Fitter report for FM
Wed Dec 07 16:53:42 2022
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Wed Dec 07 16:53:41 2022           ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Standard Edition ;
; Revision Name                   ; FM                                              ;
; Top-level Entity Name           ; ProjectWithSignalGenerator                      ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CGXFC5C6F27C7                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 1,607 / 29,080 ( 6 % )                          ;
; Total registers                 ; 3869                                            ;
; Total pins                      ; 24 / 364 ( 7 % )                                ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 936,864 / 4,567,040 ( 21 % )                    ;
; Total RAM Blocks                ; 119 / 446 ( 27 % )                              ;
; Total DSP Blocks                ; 63 / 150 ( 42 % )                               ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                                   ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                                   ;
; Total PLLs                      ; 1 / 12 ( 8 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC5C6F27C7                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.2%      ;
;     Processor 3            ;   8.8%      ;
;     Processor 4            ;   8.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; PLL:inst6|PLL_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; clk~inputCLKENA0                                                                                                                                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; rst~inputCLKENA0                                                                                                                                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                      ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                      ; Merged          ; Placement                                         ; Location assignment        ;           ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][3]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][4]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][5]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][6]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][7]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][8]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][9]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][10]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][11]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][12]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][13]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][14]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][15]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][16]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[0][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][3]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][4]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][5]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][6]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][7]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][8]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][9]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][10]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][11]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][12]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][13]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][14]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][15]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][16]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[1][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][3]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][4]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][5]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][6]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][7]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][8]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][9]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][10]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][11]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][12]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][13]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][14]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][15]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_23[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[2][16]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase0[2][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase0[3][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[0][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[1][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_12[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[2][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase1[3][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_22[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][3]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][4]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][5]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][6]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][7]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][8]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][9]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][10]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][11]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][12]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][13]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][14]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][15]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_10[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][16]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[1][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][3]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][4]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][5]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][6]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][7]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][8]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][9]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][10]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][11]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][12]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][13]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][14]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][15]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_21[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase2[2][16]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase2[2][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[0][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[1][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[2][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase3[3][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_20[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[0][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[1][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[2][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase4[3][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_19[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[0][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[1][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[2][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase5[3][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_18[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][3]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][4]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][5]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][6]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][7]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][8]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][9]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][10]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][11]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][12]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][13]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][14]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][15]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][16]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[1][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][3]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][4]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][5]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][6]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][7]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][8]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][9]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][10]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][11]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][12]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][13]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][14]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][15]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_17[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase6[2][16]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_pipeline_phase6[2][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[0][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[1][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp[0]                                                                                                                                                                                                                                                                                                                                            ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[2][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; AY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_pipeline_phase7[3][16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_16[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[0]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[0]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; CIC1:inst32|input_register[1]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; CIC1:inst32|input_register[2]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[2]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; CIC1:inst32|input_register[3]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[3]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; CIC1:inst32|input_register[4]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[4]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; CIC1:inst32|input_register[5]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[5]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; CIC1:inst32|input_register[6]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[6]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; CIC1:inst32|input_register[7]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[7]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; CIC1:inst32|input_register[8]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[8]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; CIC1:inst32|input_register[9]                                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[9]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; CIC1:inst32|input_register[10]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[10]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; CIC1:inst32|input_register[11]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[11]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; CIC1:inst32|input_register[12]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[12]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; CIC1:inst32|input_register[13]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[13]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; CIC1:inst32|input_register[14]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[14]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; CIC1:inst32|input_register[15]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[15]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; CIC1:inst32|input_register[16]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_14[0]                                                                                                                                                                                                                                                                                                                                         ; BY               ;                       ;
; CIC1:inst32|input_register[16]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|input_register[16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; CIC1:inst32|output_register[18]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[19]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[20]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[21]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[22]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[23]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[24]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[25]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[26]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[27]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[28]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[29]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[30]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[31]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[32]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[33]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[34]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; CIC1:inst32|output_register[35]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CIC1:inst32|add_temp_31[0]                                                                                                                                                                                                                                                                                                                                         ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][0]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][1]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][2]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][3]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][4]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][5]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][6]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][7]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][8]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][9]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][10]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][11]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][12]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][13]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][14]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][15]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][16]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][17]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][17]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][18]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][18]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[0][18]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][0]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][1]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][2]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][3]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][4]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][5]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][6]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][7]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][8]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][9]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][10]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][11]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][12]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][13]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][14]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][15]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][16]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][17]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][17]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][18]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[1][18]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[1][18]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][0]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][1]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][2]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][3]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][4]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][5]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][6]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][7]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][8]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][9]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][10]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][11]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][12]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][13]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][14]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][15]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][16]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][17]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][17]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][18]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][18]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[2][18]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][0]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][1]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][2]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][3]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][4]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][5]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][6]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][7]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][8]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][9]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][10]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][11]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][12]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][13]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][14]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][15]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][16]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][17]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][17]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][18]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][18]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[3][18]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][0]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][1]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][2]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][3]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][4]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][5]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][6]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][7]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][8]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][9]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][10]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][11]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][12]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][13]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][14]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][15]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][16]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][17]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][17]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][18]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][18]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[4][18]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][0]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][1]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][2]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][3]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][4]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][5]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][6]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][7]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][8]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][9]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][10]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][11]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][12]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][13]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][14]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][15]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][16]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][17]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][17]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][18]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[5][18]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|delay_pipeline[5][18]~_Duplicate_1                                                                                                                                                                                                                                                                                                                ; Q                ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[6][18]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[1]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[2]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[3]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[4]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[5]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[6]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[7]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[8]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[9]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[10]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[11]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[12]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[13]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[14]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[15]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[16]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[17]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[18]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[19]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[20]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[21]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[22]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[23]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[24]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[25]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[26]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[27]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[28]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[29]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[30]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[31]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[32]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[33]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; HPF_FIR_2:inst44|output_register[34]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HPF_FIR_2:inst44|output_register[0]                                                                                                                                                                                                                                                                                                                                ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[0][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[1][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[2][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[3][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[4][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[5][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[6][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[7][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[8][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][0]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][1]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][2]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][3]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][4]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][5]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][6]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][7]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][8]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][9]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][10]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][11]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][12]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][13]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][14]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][15]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][16]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[9][17]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; AY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][0]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][1]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][2]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][3]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][4]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][5]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][6]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][7]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][8]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][9]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][10]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][11]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][12]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][13]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][14]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][15]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][16]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|delay_pipeline[10][17]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; BY               ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp[0]                                                                                                                                                                                                                                                                                                                                       ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[1]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[2]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[3]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[4]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[5]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[6]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[7]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[8]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[9]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[10]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[11]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[12]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[13]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[14]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[15]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[16]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[17]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[18]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[19]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[20]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[21]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[22]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[23]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[24]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[25]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[26]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[27]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[28]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[29]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[30]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[31]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[32]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_1[35]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[1]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[2]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[3]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[4]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[5]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[6]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[7]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[8]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[9]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[10]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[11]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[12]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[13]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[14]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[15]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[16]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[17]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[18]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[19]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[20]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[21]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[22]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[23]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[24]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[25]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[26]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[27]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[28]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[29]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[30]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[31]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[32]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_2[35]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[1]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[2]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[3]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[4]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[5]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[6]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[7]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[8]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[9]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[10]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[11]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[12]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[13]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[14]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[15]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[16]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[17]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[18]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[19]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[20]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[21]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[22]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[23]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[24]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[25]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[26]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[27]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[28]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[29]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[30]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[31]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[32]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_3[35]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[1]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[2]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[3]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[4]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[5]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[6]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[7]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[8]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[9]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[10]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[11]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[12]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[13]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[14]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[15]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[16]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[17]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[18]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[19]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[20]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[21]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[22]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[23]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[24]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[25]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[26]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[27]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[28]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[29]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[30]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[31]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[32]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_4[35]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[1]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[2]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[3]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[4]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[5]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[6]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[7]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[8]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[9]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[10]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[11]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[12]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[13]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[14]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[15]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[16]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[17]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[18]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[19]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[20]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[21]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[22]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[23]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[24]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[25]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[26]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[27]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[28]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[29]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[30]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[31]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[32]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_5[35]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_5[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|mul_temp_10[0]                                                                                                                                                                                                                                                                                                                                    ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[1]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[2]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[3]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[4]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[5]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[6]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[7]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[8]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[9]                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[10]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[11]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[12]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[13]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[14]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[15]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[16]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[17]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[18]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[19]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[20]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[21]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[22]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[23]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[24]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[25]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[26]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[27]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_FIR_2:inst41|sumpipe1_6[32]                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_FIR_2:inst41|sumpipe1_6[0]                                                                                                                                                                                                                                                                                                                                     ; RESULTA          ;                       ;
; LPF_V2:inst29|delay_pipeline[0][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[0][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst29|delay_pipeline[0][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[0][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[1][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[1][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[1][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[2][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[2][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[2][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[3][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[3][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[3][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[4][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[4][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[4][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[5][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[5][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[5][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[6][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[6][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[6][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[7][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[7][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[7][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[8][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[8][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|delay_pipeline[8][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst29|delay_pipeline[9][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|delay_pipeline[9][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst29|output_register[6]                                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[7]                                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[8]                                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[9]                                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[10]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[11]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[12]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[13]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[14]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[15]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[16]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[17]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[18]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[19]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[20]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[21]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[22]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[23]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[24]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[25]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[26]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[27]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[28]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[29]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[30]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[31]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst29|output_register[32]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst29|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|delay_pipeline[0][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[0][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; BY               ;                       ;
; LPF_V2:inst30|delay_pipeline[0][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[0][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[1][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp[0]                                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[1][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[1][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[2][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_1[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[2][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[2][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[3][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_2[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[3][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[3][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[4][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_3[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[4][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[4][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[5][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_4[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[5][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[5][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[6][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_5[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[6][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[6][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[7][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_6[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[7][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[7][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][3]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][9]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][13]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[8][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_7[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[8][15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|delay_pipeline[8][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; LPF_V2:inst30|delay_pipeline[9][0]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][1]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][2]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][3]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][4]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][5]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][6]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][7]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][8]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][9]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][10]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][11]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][12]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][13]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][14]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|delay_pipeline[9][15]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; LPF_V2:inst30|output_register[6]                                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[7]                                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[8]                                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[9]                                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[10]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[11]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[12]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[13]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[14]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[15]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[16]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[17]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[18]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[19]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[20]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[21]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[22]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[23]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[24]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[25]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[26]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[27]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[28]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[29]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[30]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[31]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; LPF_V2:inst30|output_register[32]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LPF_V2:inst30|add_temp_8[0]                                                                                                                                                                                                                                                                                                                                        ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[12]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[13]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[14]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[15]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[16]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[17]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[18]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[19]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[20]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[21]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[22]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[23]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[24]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[25]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[26]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_I[27]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[12]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[13]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[14]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[15]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[16]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[17]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[18]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[19]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[20]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[21]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[22]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[23]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[24]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[25]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[26]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; Mul_FM_IQ:inst5|Out_Q[27]                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; RESULTA          ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[0]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[0]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[1]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[1]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[2]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[2]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[3]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[3]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[4]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[4]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[5]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[5]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[6]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[6]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[7]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[7]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[8]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[8]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[9]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[9]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[10]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[10]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[11]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[11]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[12]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[12]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[13]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122|data_out[13]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[0]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[0]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[1]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[1]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[2]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[2]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[3]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[3]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[4]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[4]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[5]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[5]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[6]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[6]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[7]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[7]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[8]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[8]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[9]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[9]~SCLR_LUT                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[10]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[10]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[11]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[11]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[12]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[12]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[13]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                                                            ; AX               ;                       ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123|data_out[13]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[13]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[14]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[15]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[16]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase0[17]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][0]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][1]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][2]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][3]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][4]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][5]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][6]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][7]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][8]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][9]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][10]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][11]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][12]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][13]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][14]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][15]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][16]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[0][17]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][0]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][1]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][2]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][3]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][4]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][5]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][6]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][7]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][8]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][9]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][10]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][11]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][12]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][13]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][14]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][15]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][16]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase1[1][17]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase1_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][0]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][1]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][2]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][3]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][4]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][5]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][6]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][7]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][8]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][9]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][10]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][11]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][12]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][13]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][14]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][15]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][16]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[0][17]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][0]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][1]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][2]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][3]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][4]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][5]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][6]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][7]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][8]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][9]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][10]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][11]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][12]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][13]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][14]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][15]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][16]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase2[1][17]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase2_2[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[13]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[14]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[15]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[16]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase3[17]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase3_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[13]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[14]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[15]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[16]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase4[17]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase4_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[13]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[14]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[15]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[16]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase5[17]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase5_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[13]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[14]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[15]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[16]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase6[17]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase6_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[13]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[14]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[15]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[16]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase7[17]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase7_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[13]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[14]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[15]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[16]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase8[17]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; AY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[13]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[14]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[15]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[16]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_pipeline_phase9[17]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|add_temp[0]                                                                                                                                                                                                                                                                                                                                        ; BY               ;                       ;
; TESTCIC2:inst33|input_register[0]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[0]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; TESTCIC2:inst33|input_register[1]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[1]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; TESTCIC2:inst33|input_register[2]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[2]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; TESTCIC2:inst33|input_register[3]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[3]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; TESTCIC2:inst33|input_register[4]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[4]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; TESTCIC2:inst33|input_register[5]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[5]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; TESTCIC2:inst33|input_register[6]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[6]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; TESTCIC2:inst33|input_register[7]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[7]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; TESTCIC2:inst33|input_register[8]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[8]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; TESTCIC2:inst33|input_register[9]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[9]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; TESTCIC2:inst33|input_register[10]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[10]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; TESTCIC2:inst33|input_register[11]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[11]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; TESTCIC2:inst33|input_register[12]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[12]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; TESTCIC2:inst33|input_register[13]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[13]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; TESTCIC2:inst33|input_register[14]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[14]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; TESTCIC2:inst33|input_register[15]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[15]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; TESTCIC2:inst33|input_register[16]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[16]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; TESTCIC2:inst33|input_register[17]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|product_phase0_1[0]                                                                                                                                                                                                                                                                                                                                ; AY               ;                       ;
; TESTCIC2:inst33|input_register[17]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TESTCIC2:inst33|input_register[17]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|Mult0~mult_hlmac                                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; cordic_v3:inst18|x[20]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[21]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[22]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[23]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[24]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[25]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[26]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[27]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[28]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[29]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[30]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[31]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[32]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[33]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[34]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[35]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|x[44]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|x[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|Mult1~mult_hlmac                                                                                                                                                                                                                                                                                                                                  ; RESULTA          ;                       ;
; cordic_v3:inst18|y[20]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[21]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[22]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[23]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[24]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[25]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[26]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[27]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[28]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[29]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[30]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[31]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[32]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[33]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[34]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[35]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; cordic_v3:inst18|y[44]                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; cordic_v3:inst18|y[19]                                                                                                                                                                                                                                                                                                                                             ; RESULTA          ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CIC1:inst32|input_pipeline_phase0[0][11]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CIC1:inst32|input_pipeline_phase0[0][13]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; CIC1:inst32|input_pipeline_phase0[0][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CIC1:inst32|input_pipeline_phase0[0][14]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CIC1:inst32|input_pipeline_phase0[1][4]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; CIC1:inst32|input_pipeline_phase0[1][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CIC1:inst32|input_pipeline_phase0[1][5]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CIC1:inst32|input_pipeline_phase2[1][2]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CIC1:inst32|input_pipeline_phase2[1][4]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; CIC1:inst32|input_pipeline_phase2[1][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CIC1:inst32|input_pipeline_phase2[1][7]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CIC1:inst32|input_pipeline_phase6[1][2]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CIC1:inst32|input_pipeline_phase6[1][11]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; CIC1:inst32|input_pipeline_phase6[1][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CIC1:inst32|input_pipeline_phase6[1][16]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; CIC1:inst32|input_register[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CIC1:inst32|input_register[3]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Clock_Divider:inst14|count[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Clock_Divider:inst14|count[3]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Clock_Divider:inst14|count[5]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Clock_Divider:inst14|count[7]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Clock_Divider:inst14|count[11]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Clock_Divider:inst14|count[13]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Clock_Divider:inst14|count[15]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Clock_Divider:inst14|count[17]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clock_Divider:inst14|count[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; FFT_clk:inst21|count[1]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FFT_clk:inst21|count[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FFT_clk:inst21|count[11]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FFT_clk:inst21|count[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; FFT_clk:inst21|count[13]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FFT_clk:inst21|count[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; FFT_clk:inst21|count[15]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FFT_clk:inst21|count[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; FFT_clk:inst21|count[17]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FFT_clk:inst21|count[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; FFT_clk:inst21|count[24]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FFT_clk:inst21|count[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; FFT_clk:inst21|count[25]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FFT_clk:inst21|count[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HPF_FIR_2:inst44|delay_pipeline[0][4]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HPF_FIR_2:inst44|delay_pipeline[0][7]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HPF_FIR_2:inst44|delay_pipeline[0][8]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HPF_FIR_2:inst44|delay_pipeline[0][10]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[0][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HPF_FIR_2:inst44|delay_pipeline[0][15]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HPF_FIR_2:inst44|delay_pipeline[2][7]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HPF_FIR_2:inst44|delay_pipeline[2][9]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[2][18]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HPF_FIR_2:inst44|delay_pipeline[2][18]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HPF_FIR_2:inst44|delay_pipeline[3][16]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[3][17]~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HPF_FIR_2:inst44|delay_pipeline[3][17]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HPF_FIR_2:inst44|delay_pipeline[4][2]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HPF_FIR_2:inst44|delay_pipeline[4][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HPF_FIR_2:inst44|delay_pipeline[4][9]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Integral:inst26|holder[1]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Integral:inst26|holder[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Integral:inst26|holder[6]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Integral:inst26|holder[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Integral:inst26|holder[7]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Integral:inst26|holder[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Integral:inst26|holder[13]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Integral:inst26|holder[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Integral:inst26|holder[15]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Integral:inst26|holder[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Integral:inst26|holder[18]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Integral:inst26|holder[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Integral:inst26|holder[26]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Integral:inst26|holder[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Integral:inst26|holder[29]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Integral:inst26|holder[29]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; LPF_FIR_2_CLK:inst27|count[0]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_FIR_2_CLK:inst27|count[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; LPF_FIR_2_CLK:inst27|count[21]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_FIR_2_CLK:inst27|count[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[0][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[0][3]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[0][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[0][9]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[1][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[1][11]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[1][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[1][13]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[2][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[2][6]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[2][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[2][7]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[2][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[2][12]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[2][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[2][14]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[3][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[3][1]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[3][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[3][15]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[4][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[4][3]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[4][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[4][12]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[5][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[5][2]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[5][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[5][8]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[5][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[5][14]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[6][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[6][11]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[6][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[6][14]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst29|delay_pipeline[7][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst29|delay_pipeline[7][4]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[0][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[0][0]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[0][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[0][4]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[0][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[0][5]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[0][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[0][8]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[0][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[0][13]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[0][14]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[0][14]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[1][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[1][1]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[1][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[1][8]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[1][11]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[1][11]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[1][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[1][12]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[2][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[2][3]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[3][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[3][7]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[4][9]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[4][9]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[4][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[4][13]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[5][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[5][1]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[5][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[5][5]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[5][8]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[5][8]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[5][10]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[5][10]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[6][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[6][7]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[6][13]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[6][13]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[7][12]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[7][12]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; LPF_V2:inst30|delay_pipeline[7][15]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LPF_V2:inst30|delay_pipeline[7][15]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Phase_Frequency_Converter:inst13|stage_1[8]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Phase_Frequency_Converter:inst13|stage_1[8]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Phase_Frequency_Converter:inst13|stage_1[9]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Phase_Frequency_Converter:inst13|stage_1[9]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Phase_Frequency_Converter:inst13|stage_1[12]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Phase_Frequency_Converter:inst13|stage_1[12]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Phase_Frequency_Converter:inst13|stage_1[16]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Phase_Frequency_Converter:inst13|stage_1[16]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; TESTCIC2:inst33|input_register[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TESTCIC2:inst33|input_register[1]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TESTCIC2:inst33|input_register[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TESTCIC2:inst33|input_register[8]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TESTCIC2:inst33|input_register[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TESTCIC2:inst33|input_register[13]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; TESTCIC2:inst33|ring_count[4]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TESTCIC2:inst33|ring_count[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; cic_clk:inst24|count[1]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cic_clk:inst24|count[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cic_clk:inst24|count[3]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cic_clk:inst24|count[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cic_clk:inst24|count[7]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cic_clk:inst24|count[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cic_clk:inst24|count[15]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cic_clk:inst24|count[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; cic_clk:inst24|count[16]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cic_clk:inst24|count[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; cic_clk:inst24|count[17]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cic_clk:inst24|count[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; cordic_v3:inst18|angle[2]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|angle[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cordic_v3:inst18|angle[7]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|angle[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cordic_v3:inst18|angle[11]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|angle[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; cordic_v3:inst18|angle[13]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|angle[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; cordic_v3:inst18|angle[15]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|angle[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; cordic_v3:inst18|count[1]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|count[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cordic_v3:inst18|xt[6]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|xt[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; cordic_v3:inst18|xt[10]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|xt[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cordic_v3:inst18|xt[20]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|xt[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cordic_v3:inst18|xt[42]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|xt[42]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cordic_v3:inst18|xt[44]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|xt[44]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cordic_v3:inst18|yt[42]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|yt[42]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cordic_v3:inst18|yt[43]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|yt[43]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; cordic_v3:inst18|yt[44]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cordic_v3:inst18|yt[44]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a2                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a2~DUPLICATE                                                 ;                  ;                       ;
; fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|a_graycounter_7cc:wrptr_g1p|counter7a0                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|a_graycounter_7cc:wrptr_g1p|counter7a0~DUPLICATE                                 ;                  ;                       ;
; fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|wrptr_g[4]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|wrptr_g[4]~DUPLICATE                                                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[3]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[3]~DUPLICATE                                                                                ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]~DUPLICATE                                                                               ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]~DUPLICATE                                                                               ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]~DUPLICATE                                                                               ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[51]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[51]~DUPLICATE                                                                               ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[55]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[55]~DUPLICATE                                                                               ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[60]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[60]~DUPLICATE                                                                               ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[96]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[96]~DUPLICATE                                                                               ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[119]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[119]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[124]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[124]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[131]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[131]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[144]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[144]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[147]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[147]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[169]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[169]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[171]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[171]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[197]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[197]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[208]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[208]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[209]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[209]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[219]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[219]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[248]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[248]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[274]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[274]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[296]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[296]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[302]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[302]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[312]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[312]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[327]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[327]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[328]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[328]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[330]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[330]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[335]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[335]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[358]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[358]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[373]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[373]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[392]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[392]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[397]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[397]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[398]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[398]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[400]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[400]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[401]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[401]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[407]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[407]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[418]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[418]~DUPLICATE                                                                              ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3ci:auto_generated|counter_reg_bit[0]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3ci:auto_generated|counter_reg_bit[0]~DUPLICATE                                                                ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3ci:auto_generated|counter_reg_bit[2]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3ci:auto_generated|counter_reg_bit[2]~DUPLICATE                                                                ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[4]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[4]~DUPLICATE                                                                                         ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[5]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[5]~DUPLICATE                                                                                         ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[0]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[0]~DUPLICATE                                                                               ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[1]~DUPLICATE                                                                               ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[2]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[2]~DUPLICATE                                                                               ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[3]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[3]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[12]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[12]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7180 ) ; 0.00 % ( 0 / 7180 )        ; 0.00 % ( 0 / 7180 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7180 ) ; 0.00 % ( 0 / 7180 )        ; 0.00 % ( 0 / 7180 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:Integral         ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:Integral         ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4501 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 184 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:Integral         ; 0.00 % ( 0 / 2475 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 20 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/output_files/FM.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,607 / 29,080        ; 6 %   ;
; ALMs needed [=A-B+C]                                        ; 1,607                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,303 / 29,080        ; 8 %   ;
;         [a] ALMs used for LUT logic and registers           ; 473                   ;       ;
;         [b] ALMs used for LUT logic                         ; 528                   ;       ;
;         [c] ALMs used for registers                         ; 1,302                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 709 / 29,080          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 29,080           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 5                     ;       ;
;         [c] Due to LAB input limits                         ; 8                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 342 / 2,908           ; 12 %  ;
;     -- Logic LABs                                           ; 342                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,865                 ;       ;
;     -- 7 input functions                                    ; 0                     ;       ;
;     -- 6 input functions                                    ; 208                   ;       ;
;     -- 5 input functions                                    ; 260                   ;       ;
;     -- 4 input functions                                    ; 180                   ;       ;
;     -- <=3 input functions                                  ; 1,217                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,687                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,869                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,550 / 58,160        ; 6 %   ;
;         -- Secondary logic registers                        ; 319 / 58,160          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,691                 ;       ;
;         -- Routing optimization registers                   ; 178                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 24 / 364              ; 7 %   ;
;     -- Clock pins                                           ; 3 / 14                ; 21 %  ;
;     -- Dedicated input pins                                 ; 3 / 23                ; 13 %  ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 119 / 446             ; 27 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 936,864 / 4,567,040   ; 21 %  ;
; Total block memory implementation bits                      ; 1,218,560 / 4,567,040 ; 27 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 63 / 150              ; 42 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4.1% / 4.0% / 4.5%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 27.8% / 28.9% / 24.5% ;       ;
; Maximum fan-out                                             ; 1518                  ;       ;
; Highest non-global fan-out                                  ; 1482                  ;       ;
; Total fan-out                                               ; 24130                 ;       ;
; Average fan-out                                             ; 3.15                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                          ;
+-------------------------------------------------------------+-----------------------+----------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; sld_signaltap:Integral ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 899 / 29080 ( 3 % )   ; 66 / 29080 ( < 1 % ) ; 642 / 29080 ( 2 % )    ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 899                   ; 66                   ; 642                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1217 / 29080 ( 4 % )  ; 76 / 29080 ( < 1 % ) ; 1013 / 29080 ( 3 % )   ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 335                   ; 20                   ; 119                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 407                   ; 30                   ; 92                     ; 0                              ;
;         [c] ALMs used for registers                         ; 475                   ; 26                   ; 802                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 326 / 29080 ( 1 % )   ; 13 / 29080 ( < 1 % ) ; 373 / 29080 ( 1 % )    ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 8 / 29080 ( < 1 % )   ; 3 / 29080 ( < 1 % )  ; 2 / 29080 ( < 1 % )    ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 3                    ; 2                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 8                     ; 0                    ; 0                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                      ; 0                              ;
;                                                             ;                       ;                      ;                        ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                    ; Low                            ;
;                                                             ;                       ;                      ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 219 / 2908 ( 8 % )    ; 11 / 2908 ( < 1 % )  ; 130 / 2908 ( 4 % )     ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 219                   ; 11                   ; 130                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                      ; 0                              ;
;                                                             ;                       ;                      ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 1390                  ; 93                   ; 382                    ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                    ; 0                      ; 0                              ;
;     -- 6 input functions                                    ; 114                   ; 9                    ; 85                     ; 0                              ;
;     -- 5 input functions                                    ; 67                    ; 27                   ; 166                    ; 0                              ;
;     -- 4 input functions                                    ; 138                   ; 20                   ; 22                     ; 0                              ;
;     -- <=3 input functions                                  ; 1071                  ; 37                   ; 109                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 549                   ; 35                   ; 1103                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                      ; 0                              ;
;                                                             ;                       ;                      ;                        ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                      ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                        ;                                ;
;         -- Primary logic registers                          ; 1618 / 58160 ( 3 % )  ; 91 / 58160 ( < 1 % ) ; 1841 / 58160 ( 3 % )   ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 147 / 58160 ( < 1 % ) ; 5 / 58160 ( < 1 % )  ; 167 / 58160 ( < 1 % )  ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                        ;                                ;
;         -- Design implementation registers                  ; 1645                  ; 91                   ; 1955                   ; 0                              ;
;         -- Routing optimization registers                   ; 120                   ; 5                    ; 53                     ; 0                              ;
;                                                             ;                       ;                      ;                        ;                                ;
;                                                             ;                       ;                      ;                        ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                      ; 0                              ;
; I/O pins                                                    ; 22                    ; 0                    ; 0                      ; 2                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                      ; 0                              ;
; Total block memory bits                                     ; 918944                ; 0                    ; 17920                  ; 0                              ;
; Total block memory implementation bits                      ; 1177600               ; 0                    ; 40960                  ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 115 / 446 ( 25 % )    ; 0 / 446 ( 0 % )      ; 4 / 446 ( < 1 % )      ; 0 / 446 ( 0 % )                ;
; DSP block                                                   ; 63 / 150 ( 42 % )     ; 0 / 150 ( 0 % )      ; 0 / 150 ( 0 % )        ; 0 / 150 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )        ; 3 / 116 ( 2 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 0 / 54 ( 0 % )         ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                        ;                                ;
; Connections                                                 ;                       ;                      ;                        ;                                ;
;     -- Input Connections                                    ; 2621                  ; 139                  ; 2548                   ; 1                              ;
;     -- Registered Input Connections                         ; 2504                  ; 104                  ; 2177                   ; 0                              ;
;     -- Output Connections                                   ; 1507                  ; 225                  ; 34                     ; 3543                           ;
;     -- Registered Output Connections                        ; 1437                  ; 225                  ; 0                      ; 0                              ;
;                                                             ;                       ;                      ;                        ;                                ;
; Internal Connections                                        ;                       ;                      ;                        ;                                ;
;     -- Total Connections                                    ; 18213                 ; 928                  ; 8935                   ; 3588                           ;
;     -- Registered Connections                               ; 10538                 ; 699                  ; 5746                   ; 0                              ;
;                                                             ;                       ;                      ;                        ;                                ;
; External Connections                                        ;                       ;                      ;                        ;                                ;
;     -- Top                                                  ; 0                     ; 0                    ; 1507                   ; 2621                           ;
;     -- sld_hub:auto_hub                                     ; 0                     ; 20                   ; 216                    ; 128                            ;
;     -- sld_signaltap:Integral                               ; 1507                  ; 216                  ; 64                     ; 795                            ;
;     -- hard_block:auto_generated_inst                       ; 2621                  ; 128                  ; 795                    ; 0                              ;
;                                                             ;                       ;                      ;                        ;                                ;
; Partition Interface                                         ;                       ;                      ;                        ;                                ;
;     -- Input Ports                                          ; 20                    ; 45                   ; 489                    ; 6                              ;
;     -- Output Ports                                         ; 149                   ; 62                   ; 295                    ; 12                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                      ; 0                              ;
;                                                             ;                       ;                      ;                        ;                                ;
; Registered Ports                                            ;                       ;                      ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 155                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 29                   ; 281                    ; 0                              ;
;                                                             ;                       ;                      ;                        ;                                ;
; Port Connectivity                                           ;                       ;                      ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 22                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 2                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 10                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 1                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 144                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 158                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 29                   ; 283                    ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADA_DCO   ; L8    ; 8A       ; 15           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[0]  ; B19   ; 7A       ; 61           ; 61           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[10] ; E11   ; 7A       ; 40           ; 61           ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[11] ; E10   ; 7A       ; 40           ; 61           ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[12] ; D12   ; 7A       ; 32           ; 61           ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[13] ; D11   ; 7A       ; 32           ; 61           ; 74           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[1]  ; C20   ; 7A       ; 61           ; 61           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[2]  ; A11   ; 7A       ; 42           ; 61           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[3]  ; B10   ; 7A       ; 42           ; 61           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[4]  ; B11   ; 7A       ; 36           ; 61           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[5]  ; A12   ; 7A       ; 36           ; 61           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[6]  ; C10   ; 7A       ; 44           ; 61           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[7]  ; D10   ; 7A       ; 44           ; 61           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[8]  ; B9    ; 7A       ; 46           ; 61           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADA_D[9]  ; C9    ; 7A       ; 46           ; 61           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; clk       ; R20   ; 5B       ; 68           ; 22           ; 43           ; 944                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rst       ; P11   ; 3B       ; 21           ; 0            ; 0            ; 1547                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADA_OE     ; C15   ; 7A       ; 50           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADA_OR     ; B15   ; 7A       ; 50           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADA_SPI_CS ; B22   ; 7A       ; 64           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AD_SCLK    ; F12   ; 7A       ; 36           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AD_SDIO    ; A21   ; 7A       ; 64           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CLK_A_N    ; A18   ; 7A       ; 57           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CLK_A_P    ; A19   ; 7A       ; 57           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 21 / 80 ( 26 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; ADA_D[2]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ; 332        ; 7A       ; ADA_D[5]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; CLK_A_N                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A19      ; 288        ; 7A       ; CLK_A_P                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; AD_SDIO                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA23     ; 172        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 64         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ; 59         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC23     ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC24     ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD7      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; ADA_D[8]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B10      ; 320        ; 7A       ; ADA_D[3]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 334        ; 7A       ; ADA_D[4]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; ADA_OR                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; ADA_D[0]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; ADA_SPI_CS                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; ADA_D[9]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ; 318        ; 7A       ; ADA_D[6]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; ADA_OE                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; ADA_D[1]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 372        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; ADA_D[7]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D11      ; 340        ; 7A       ; ADA_D[13]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 342        ; 7A       ; ADA_D[12]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 324        ; 7A       ; ADA_D[11]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E11      ; 326        ; 7A       ; ADA_D[10]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 366        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; AD_SCLK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 364        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 347        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 349        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 365        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 359        ; 8A       ; ADA_DCO                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L9       ; 353        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M25      ; 226        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 218        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 210        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; rst                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P12      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 196        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 204        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 213        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 209        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; AD_SCLK    ; Incomplete set of assignments ;
; ADA_DCO    ; Incomplete set of assignments ;
; AD_SDIO    ; Incomplete set of assignments ;
; ADA_OE     ; Incomplete set of assignments ;
; ADA_OR     ; Incomplete set of assignments ;
; ADA_SPI_CS ; Incomplete set of assignments ;
; CLK_A_N    ; Incomplete set of assignments ;
; CLK_A_P    ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; rst        ; Incomplete set of assignments ;
; ADA_D[0]   ; Incomplete set of assignments ;
; ADA_D[1]   ; Incomplete set of assignments ;
; ADA_D[2]   ; Incomplete set of assignments ;
; ADA_D[3]   ; Incomplete set of assignments ;
; ADA_D[4]   ; Incomplete set of assignments ;
; ADA_D[5]   ; Incomplete set of assignments ;
; ADA_D[6]   ; Incomplete set of assignments ;
; ADA_D[7]   ; Incomplete set of assignments ;
; ADA_D[8]   ; Incomplete set of assignments ;
; ADA_D[9]   ; Incomplete set of assignments ;
; ADA_D[10]  ; Incomplete set of assignments ;
; ADA_D[11]  ; Incomplete set of assignments ;
; ADA_D[12]  ; Incomplete set of assignments ;
; ADA_D[13]  ; Incomplete set of assignments ;
+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                            ;
+-------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                 ;                            ;
+-------------------------------------------------------------------------------------------------+----------------------------+
; PLL:inst6|PLL_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                 ; Integer PLL                ;
;     -- PLL Location                                                                             ; FRACTIONALPLL_X68_Y1_N0    ;
;     -- PLL Feedback clock type                                                                  ; none                       ;
;     -- PLL Bandwidth                                                                            ; Auto                       ;
;         -- PLL Bandwidth Range                                                                  ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                               ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                        ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                       ; Direct                     ;
;     -- PLL Freq Min Lock                                                                        ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                        ; 133.333333 MHz             ;
;     -- PLL Enable                                                                               ; On                         ;
;     -- PLL Fractional Division                                                                  ; N/A                        ;
;     -- M Counter                                                                                ; 12                         ;
;     -- N Counter                                                                                ; 2                          ;
;     -- PLL Refclk Select                                                                        ;                            ;
;             -- PLL Refclk Select Location                                                       ; PLLREFCLKSELECT_X68_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                               ; clk_2                      ;
;             -- PLL Reference Clock Input 1 source                                               ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                  ; N/A                        ;
;             -- CORECLKIN source                                                                 ; N/A                        ;
;             -- IQTXRXCLKIN source                                                               ; N/A                        ;
;             -- PLLIQCLKIN source                                                                ; N/A                        ;
;             -- RXIQCLKIN source                                                                 ; N/A                        ;
;             -- CLKIN(0) source                                                                  ; N/A                        ;
;             -- CLKIN(1) source                                                                  ; N/A                        ;
;             -- CLKIN(2) source                                                                  ; clk~input                  ;
;             -- CLKIN(3) source                                                                  ; N/A                        ;
;     -- PLL Output Counter                                                                       ;                            ;
;         -- PLL:inst6|PLL_pll_0:pll_0|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                           ; 2.941176 MHz               ;
;             -- Output Clock Location                                                            ; PLLOUTPUTCOUNTER_X68_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                           ; Off                        ;
;             -- Duty Cycle                                                                       ; 50.0000                    ;
;             -- Phase Shift                                                                      ; 0.000000 degrees           ;
;             -- C Counter                                                                        ; 102                        ;
;             -- C Counter PH Mux PRST                                                            ; 0                          ;
;             -- C Counter PRST                                                                   ; 1                          ;
;                                                                                                 ;                            ;
+-------------------------------------------------------------------------------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-------------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                    ; Entity Name                                              ; Library Name      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-------------------+
; |ProjectWithSignalGenerator                                                                                                             ; 1606.5 (0.5)         ; 2303.0 (0.5)                     ; 708.5 (0.0)                                       ; 12.0 (0.0)                       ; 0.0 (0.0)            ; 1865 (1)            ; 3869 (0)                  ; 0 (0)         ; 936864            ; 119   ; 63         ; 24   ; 0            ; |ProjectWithSignalGenerator                                                                                                                                                                                                                                                                                                                                            ; ProjectWithSignalGenerator                               ; work              ;
;    |CIC1:inst32|                                                                                                                        ; 166.5 (166.5)        ; 197.0 (197.0)                    ; 33.0 (33.0)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 256 (256)           ; 224 (224)                 ; 0 (0)         ; 0                 ; 0     ; 17         ; 0    ; 0            ; |ProjectWithSignalGenerator|CIC1:inst32                                                                                                                                                                                                                                                                                                                                ; CIC1                                                     ; work              ;
;    |Clock_Divider:inst14|                                                                                                               ; 23.5 (23.5)          ; 23.5 (23.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|Clock_Divider:inst14                                                                                                                                                                                                                                                                                                                       ; Clock_Divider                                            ; work              ;
;    |FFT_clk:inst21|                                                                                                                     ; 23.5 (23.5)          ; 24.0 (24.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|FFT_clk:inst21                                                                                                                                                                                                                                                                                                                             ; FFT_clk                                                  ; work              ;
;    |HPF_FIR_2:inst44|                                                                                                                   ; 22.0 (22.0)          ; 55.0 (55.0)                      ; 33.0 (33.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 126 (126)                 ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |ProjectWithSignalGenerator|HPF_FIR_2:inst44                                                                                                                                                                                                                                                                                                                           ; HPF_FIR_2                                                ; work              ;
;    |Integral:inst26|                                                                                                                    ; 46.0 (46.0)          ; 53.0 (53.0)                      ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 77 (77)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|Integral:inst26                                                                                                                                                                                                                                                                                                                            ; Integral                                                 ; work              ;
;    |LPF_FIR_2:inst41|                                                                                                                   ; 97.0 (97.0)          ; 123.0 (123.0)                    ; 26.0 (26.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 177 (177)           ; 248 (248)                 ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |ProjectWithSignalGenerator|LPF_FIR_2:inst41                                                                                                                                                                                                                                                                                                                           ; LPF_FIR_2                                                ; work              ;
;    |LPF_FIR_2_CLK:inst27|                                                                                                               ; 23.5 (23.5)          ; 24.0 (24.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|LPF_FIR_2_CLK:inst27                                                                                                                                                                                                                                                                                                                       ; LPF_FIR_2_CLK                                            ; work              ;
;    |LPF_V2:inst29|                                                                                                                      ; 0.7 (0.7)            ; 72.0 (72.0)                      ; 71.3 (71.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 162 (162)                 ; 0 (0)         ; 0                 ; 0     ; 9          ; 0    ; 0            ; |ProjectWithSignalGenerator|LPF_V2:inst29                                                                                                                                                                                                                                                                                                                              ; LPF_V2                                                   ; work              ;
;    |LPF_V2:inst30|                                                                                                                      ; 13.6 (13.6)          ; 72.0 (72.0)                      ; 58.7 (58.7)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 166 (166)                 ; 0 (0)         ; 0                 ; 0     ; 9          ; 0    ; 0            ; |ProjectWithSignalGenerator|LPF_V2:inst30                                                                                                                                                                                                                                                                                                                              ; LPF_V2                                                   ; work              ;
;    |Mul_FM_IQ:inst5|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |ProjectWithSignalGenerator|Mul_FM_IQ:inst5                                                                                                                                                                                                                                                                                                                            ; Mul_FM_IQ                                                ; work              ;
;    |NCO_IQ:inst2|                                                                                                                       ; 62.7 (0.0)           ; 81.5 (0.0)                       ; 19.5 (0.0)                                        ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 98 (0)              ; 85 (0)                    ; 0 (0)         ; 917504            ; 112   ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2                                                                                                                                                                                                                                                                                                                               ; NCO_IQ                                                   ; nco_iq            ;
;       |NCO_IQ_nco_iq:nco_iq|                                                                                                            ; 62.1 (0.0)           ; 80.3 (0.0)                       ; 19.0 (0.0)                                        ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 82 (0)                    ; 0 (0)         ; 917504            ; 112   ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq                                                                                                                                                                                                                                                                                                          ; NCO_IQ_nco_iq                                            ; NCO_IQ            ;
;          |asj_altqmcpipe:ux000|                                                                                                         ; 7.8 (0.3)            ; 7.8 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                                                     ; asj_altqmcpipe                                           ; NCO_IQ            ;
;             |lpm_add_sub:acc|                                                                                                           ; 7.5 (0.0)            ; 7.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                                                     ; lpm_add_sub                                              ; work              ;
;                |add_sub_ith:auto_generated|                                                                                             ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_ith:auto_generated                                                                                                                                                                                                                                          ; add_sub_ith                                              ; work              ;
;          |asj_dxx:ux002|                                                                                                                ; 9.6 (9.6)            ; 14.2 (14.2)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_dxx:ux002                                                                                                                                                                                                                                                                                            ; asj_dxx                                                  ; NCO_IQ            ;
;          |asj_dxx_g:ux001|                                                                                                              ; 5.5 (5.5)            ; 8.5 (8.5)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_dxx_g:ux001                                                                                                                                                                                                                                                                                          ; asj_dxx_g                                                ; NCO_IQ            ;
;          |asj_gal:ux009|                                                                                                                ; 1.6 (1.6)            ; 6.6 (6.6)                        ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_gal:ux009                                                                                                                                                                                                                                                                                            ; asj_gal                                                  ; NCO_IQ            ;
;          |asj_nco_as_m_cen:ux0120|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 458752            ; 56    ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0120                                                                                                                                                                                                                                                                                  ; asj_nco_as_m_cen                                         ; NCO_IQ            ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 458752            ; 56    ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                 ; altsyncram                                               ; work              ;
;                |altsyncram_e6g1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 458752            ; 56    ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_e6g1:auto_generated                                                                                                                                                                                                                  ; altsyncram_e6g1                                          ; work              ;
;          |asj_nco_as_m_cen:ux0121|                                                                                                      ; 1.4 (0.0)            ; 1.8 (0.0)                        ; 0.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 458752            ; 56    ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0121                                                                                                                                                                                                                                                                                  ; asj_nco_as_m_cen                                         ; NCO_IQ            ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 1.4 (0.0)            ; 1.8 (0.0)                        ; 0.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 458752            ; 56    ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                 ; altsyncram                                               ; work              ;
;                |altsyncram_96g1:auto_generated|                                                                                         ; 1.4 (1.4)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 458752            ; 56    ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_96g1:auto_generated                                                                                                                                                                                                                  ; altsyncram_96g1                                          ; work              ;
;          |asj_nco_mob_rw:ux122|                                                                                                         ; 17.5 (17.5)          ; 20.3 (20.3)                      ; 3.3 (3.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux122                                                                                                                                                                                                                                                                                     ; asj_nco_mob_rw                                           ; NCO_IQ            ;
;          |asj_nco_mob_rw:ux123|                                                                                                         ; 18.7 (18.7)          ; 21.0 (21.0)                      ; 2.3 (2.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_mob_rw:ux123                                                                                                                                                                                                                                                                                     ; asj_nco_mob_rw                                           ; NCO_IQ            ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                        ; altera_reset_controller                                  ; NCO_IQ            ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|NCO_IQ:inst2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                             ; altera_reset_synchronizer                                ; NCO_IQ            ;
;    |PLL:inst6|                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|PLL:inst6                                                                                                                                                                                                                                                                                                                                  ; PLL                                                      ; pll               ;
;       |PLL_pll_0:pll_0|                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|PLL:inst6|PLL_pll_0:pll_0                                                                                                                                                                                                                                                                                                                  ; PLL_pll_0                                                ; PLL               ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|PLL:inst6|PLL_pll_0:pll_0|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                          ; altera_pll                                               ; work              ;
;    |Phase_Frequency_Converter:inst13|                                                                                                   ; 65.3 (65.3)          ; 74.3 (74.3)                      ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 106 (106)           ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|Phase_Frequency_Converter:inst13                                                                                                                                                                                                                                                                                                           ; Phase_Frequency_Converter                                ; work              ;
;    |TESTCIC2:inst33|                                                                                                                    ; 118.7 (118.7)        ; 122.0 (122.0)                    ; 6.0 (6.0)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 219 (219)           ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 10         ; 0    ; 0            ; |ProjectWithSignalGenerator|TESTCIC2:inst33                                                                                                                                                                                                                                                                                                                            ; TESTCIC2                                                 ; work              ;
;    |cic_clk:inst24|                                                                                                                     ; 23.5 (23.5)          ; 24.0 (24.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|cic_clk:inst24                                                                                                                                                                                                                                                                                                                             ; cic_clk                                                  ; work              ;
;    |cordic_v3:inst18|                                                                                                                   ; 113.8 (113.8)        ; 141.0 (141.0)                    ; 27.3 (27.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 150 (150)           ; 193 (193)                 ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |ProjectWithSignalGenerator|cordic_v3:inst18                                                                                                                                                                                                                                                                                                                           ; cordic_v3                                                ; work              ;
;    |fifo_decimation:inst11|                                                                                                             ; 31.8 (0.0)           ; 44.5 (0.0)                       ; 12.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 70 (0)                    ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11                                                                                                                                                                                                                                                                                                                     ; fifo_decimation                                          ; fifo_decimation   ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                              ; altera_reset_controller                                  ; fifo_decimation   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                   ; altera_reset_synchronizer                                ; fifo_decimation   ;
;       |fifo_decimation_fifo_decimation:fifo_decimation|                                                                                 ; 31.3 (0.0)           ; 43.7 (0.0)                       ; 12.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 67 (0)                    ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation                                                                                                                                                                                                                                                                     ; fifo_decimation_fifo_decimation                          ; fifo_decimation   ;
;          |fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|                                                ; 31.3 (0.2)           ; 43.7 (0.2)                       ; 12.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (1)              ; 67 (0)                    ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls                                                                                                                                                                                       ; fifo_decimation_fifo_decimation_dcfifo_with_controls     ; fifo_decimation   ;
;             |fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|                                                                ; 31.0 (2.5)           ; 43.5 (2.5)                       ; 12.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (4)              ; 67 (0)                    ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo                                                                                                                            ; fifo_decimation_fifo_decimation_dual_clock_fifo          ; fifo_decimation   ;
;                |dcfifo:dual_clock_fifo|                                                                                                 ; 28.5 (0.0)           ; 41.0 (0.0)                       ; 12.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 67 (0)                    ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo                                                                                                     ; dcfifo                                                   ; work              ;
;                   |dcfifo_n7u1:auto_generated|                                                                                          ; 28.5 (4.9)           ; 41.0 (11.6)                      ; 12.5 (6.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (11)             ; 67 (18)                   ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated                                                                          ; dcfifo_n7u1                                              ; work              ;
;                      |a_gray2bin_d9b:wrptr_g_gray2bin|                                                                                  ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_gray2bin_d9b:wrptr_g_gray2bin                                          ; a_gray2bin_d9b                                           ; work              ;
;                      |a_gray2bin_d9b:ws_dgrp_gray2bin|                                                                                  ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_gray2bin_d9b:ws_dgrp_gray2bin                                          ; a_gray2bin_d9b                                           ; work              ;
;                      |a_graycounter_8cc:wrptr_g1p|                                                                                      ; 6.3 (6.3)            ; 7.2 (7.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_8cc:wrptr_g1p                                              ; a_graycounter_8cc                                        ; work              ;
;                      |a_graycounter_cu6:rdptr_g1p|                                                                                      ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p                                              ; a_graycounter_cu6                                        ; work              ;
;                      |alt_synch_pipe_tnl:rs_dgwp|                                                                                       ; 1.0 (0.0)            ; 3.6 (0.0)                        ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_tnl:rs_dgwp                                               ; alt_synch_pipe_tnl                                       ; work              ;
;                         |dffpipe_ed9:dffpipe10|                                                                                         ; 1.0 (1.0)            ; 3.6 (3.6)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe10                         ; dffpipe_ed9                                              ; work              ;
;                      |alt_synch_pipe_unl:ws_dgrp|                                                                                       ; 2.1 (0.0)            ; 4.0 (0.0)                        ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_unl:ws_dgrp                                               ; alt_synch_pipe_unl                                       ; work              ;
;                         |dffpipe_fd9:dffpipe14|                                                                                         ; 2.1 (2.1)            ; 4.0 (4.0)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe14                         ; dffpipe_fd9                                              ; work              ;
;                      |altsyncram_s5d1:fifo_ram|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 608               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|altsyncram_s5d1:fifo_ram                                                 ; altsyncram_s5d1                                          ; work              ;
;                      |cmpr_uu5:rdempty_eq_comp|                                                                                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|cmpr_uu5:rdempty_eq_comp                                                 ; cmpr_uu5                                                 ; work              ;
;                      |cmpr_uu5:wrfull_eq_comp|                                                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|cmpr_uu5:wrfull_eq_comp                                                  ; cmpr_uu5                                                 ; work              ;
;                      |dffpipe_dd9:ws_brp|                                                                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|dffpipe_dd9:ws_brp                                                       ; dffpipe_dd9                                              ; work              ;
;                      |dffpipe_dd9:ws_bwp|                                                                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|dffpipe_dd9:ws_bwp                                                       ; dffpipe_dd9                                              ; work              ;
;    |fifo_decimation_2:inst20|                                                                                                           ; 33.2 (0.0)           ; 43.5 (0.0)                       ; 10.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 69 (0)                    ; 0 (0)         ; 544               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20                                                                                                                                                                                                                                                                                                                   ; fifo_decimation_2                                        ; fifo_decimation_2 ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.2 (0.0)            ; 1.3 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                            ; altera_reset_controller                                  ; fifo_decimation_2 ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.2 (0.2)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                 ; altera_reset_synchronizer                                ; fifo_decimation_2 ;
;       |fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|                                                                           ; 33.0 (0.0)           ; 42.3 (0.0)                       ; 9.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 66 (0)                    ; 0 (0)         ; 544               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2                                                                                                                                                                                                                                                             ; fifo_decimation_2_fifo_decimation_2                      ; fifo_decimation_2 ;
;          |fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|                                            ; 33.0 (0.3)           ; 42.3 (0.3)                       ; 9.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (1)              ; 66 (0)                    ; 0 (0)         ; 544               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls                                                                                                                                                                           ; fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls ; fifo_decimation_2 ;
;             |fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|                                                            ; 32.7 (2.3)           ; 42.0 (2.3)                       ; 9.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (4)              ; 66 (0)                    ; 0 (0)         ; 544               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo                                                                                                            ; fifo_decimation_2_fifo_decimation_2_dual_clock_fifo      ; fifo_decimation_2 ;
;                |dcfifo:dual_clock_fifo|                                                                                                 ; 30.2 (0.0)           ; 39.7 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 66 (0)                    ; 0 (0)         ; 544               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo                                                                                     ; dcfifo                                                   ; work              ;
;                   |dcfifo_n7u1:auto_generated|                                                                                          ; 30.2 (6.7)           ; 39.7 (11.2)                      ; 9.5 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (11)             ; 66 (18)                   ; 0 (0)         ; 544               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated                                                          ; dcfifo_n7u1                                              ; work              ;
;                      |a_gray2bin_d9b:wrptr_g_gray2bin|                                                                                  ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_gray2bin_d9b:wrptr_g_gray2bin                          ; a_gray2bin_d9b                                           ; work              ;
;                      |a_gray2bin_d9b:ws_dgrp_gray2bin|                                                                                  ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_gray2bin_d9b:ws_dgrp_gray2bin                          ; a_gray2bin_d9b                                           ; work              ;
;                      |a_graycounter_8cc:wrptr_g1p|                                                                                      ; 6.4 (6.4)            ; 6.4 (6.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_8cc:wrptr_g1p                              ; a_graycounter_8cc                                        ; work              ;
;                      |a_graycounter_cu6:rdptr_g1p|                                                                                      ; 6.3 (6.3)            ; 6.5 (6.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p                              ; a_graycounter_cu6                                        ; work              ;
;                      |alt_synch_pipe_tnl:rs_dgwp|                                                                                       ; 2.6 (0.0)            ; 3.8 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_tnl:rs_dgwp                               ; alt_synch_pipe_tnl                                       ; work              ;
;                         |dffpipe_ed9:dffpipe10|                                                                                         ; 2.6 (2.6)            ; 3.8 (3.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe10         ; dffpipe_ed9                                              ; work              ;
;                      |alt_synch_pipe_unl:ws_dgrp|                                                                                       ; 0.8 (0.0)            ; 4.2 (0.0)                        ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_unl:ws_dgrp                               ; alt_synch_pipe_unl                                       ; work              ;
;                         |dffpipe_fd9:dffpipe14|                                                                                         ; 0.8 (0.8)            ; 4.2 (4.2)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe14         ; dffpipe_fd9                                              ; work              ;
;                      |altsyncram_s5d1:fifo_ram|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 544               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|altsyncram_s5d1:fifo_ram                                 ; altsyncram_s5d1                                          ; work              ;
;                      |cmpr_uu5:rdempty_eq_comp|                                                                                         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|cmpr_uu5:rdempty_eq_comp                                 ; cmpr_uu5                                                 ; work              ;
;                      |cmpr_uu5:wrfull_eq_comp|                                                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|cmpr_uu5:wrfull_eq_comp                                  ; cmpr_uu5                                                 ; work              ;
;                      |dffpipe_dd9:ws_brp|                                                                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|dffpipe_dd9:ws_brp                                       ; dffpipe_dd9                                              ; work              ;
;                      |dffpipe_dd9:ws_bwp|                                                                                               ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|dffpipe_dd9:ws_bwp                                       ; dffpipe_dd9                                              ; work              ;
;    |fifo_decimation_3:inst23|                                                                                                           ; 33.3 (0.0)           ; 41.2 (0.0)                       ; 9.2 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 60 (0)                    ; 0 (0)         ; 288               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23                                                                                                                                                                                                                                                                                                                   ; fifo_decimation_3                                        ; fifo_decimation_3 ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.4 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                            ; altera_reset_controller                                  ; fifo_decimation_3 ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.4 (0.4)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                 ; altera_reset_synchronizer                                ; fifo_decimation_3 ;
;       |fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|                                                                           ; 32.9 (0.0)           ; 39.8 (0.0)                       ; 8.2 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 57 (0)                    ; 0 (0)         ; 288               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3                                                                                                                                                                                                                                                             ; fifo_decimation_3_fifo_decimation_3                      ; fifo_decimation_3 ;
;          |fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|                                            ; 32.9 (0.3)           ; 39.8 (0.3)                       ; 8.2 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 40 (1)              ; 57 (0)                    ; 0 (0)         ; 288               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls                                                                                                                                                                           ; fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls ; fifo_decimation_3 ;
;             |fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|                                                            ; 32.6 (0.8)           ; 39.5 (0.8)                       ; 8.2 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 39 (3)              ; 57 (0)                    ; 0 (0)         ; 288               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo                                                                                                            ; fifo_decimation_3_fifo_decimation_3_dual_clock_fifo      ; fifo_decimation_3 ;
;                |dcfifo:dual_clock_fifo|                                                                                                 ; 31.6 (0.0)           ; 38.7 (0.0)                       ; 8.3 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 57 (0)                    ; 0 (0)         ; 288               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo                                                                                     ; dcfifo                                                   ; work              ;
;                   |dcfifo_o7u1:auto_generated|                                                                                          ; 31.6 (8.6)           ; 38.7 (11.9)                      ; 8.3 (3.4)                                         ; 1.2 (0.1)                        ; 0.0 (0.0)            ; 36 (11)             ; 57 (16)                   ; 0 (0)         ; 288               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated                                                          ; dcfifo_o7u1                                              ; work              ;
;                      |a_gray2bin_c9b:wrptr_g_gray2bin|                                                                                  ; 0.9 (0.9)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|a_gray2bin_c9b:wrptr_g_gray2bin                          ; a_gray2bin_c9b                                           ; work              ;
;                      |a_gray2bin_c9b:ws_dgrp_gray2bin|                                                                                  ; 1.4 (1.4)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|a_gray2bin_c9b:ws_dgrp_gray2bin                          ; a_gray2bin_c9b                                           ; work              ;
;                      |a_graycounter_7cc:wrptr_g1p|                                                                                      ; 5.6 (5.6)            ; 7.2 (7.2)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|a_graycounter_7cc:wrptr_g1p                              ; a_graycounter_7cc                                        ; work              ;
;                      |a_graycounter_bu6:rdptr_g1p|                                                                                      ; 5.5 (5.5)            ; 6.5 (6.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|a_graycounter_bu6:rdptr_g1p                              ; a_graycounter_bu6                                        ; work              ;
;                      |alt_synch_pipe_1ol:ws_dgrp|                                                                                       ; 3.2 (0.0)            ; 4.1 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|alt_synch_pipe_1ol:ws_dgrp                               ; alt_synch_pipe_1ol                                       ; work              ;
;                         |dffpipe_jd9:dffpipe14|                                                                                         ; 3.2 (3.2)            ; 4.1 (4.1)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|alt_synch_pipe_1ol:ws_dgrp|dffpipe_jd9:dffpipe14         ; dffpipe_jd9                                              ; work              ;
;                      |alt_synch_pipe_snl:rs_dgwp|                                                                                       ; 2.5 (0.0)            ; 4.0 (0.0)                        ; 1.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|alt_synch_pipe_snl:rs_dgwp                               ; alt_synch_pipe_snl                                       ; work              ;
;                         |dffpipe_id9:dffpipe10|                                                                                         ; 2.5 (2.5)            ; 4.0 (4.0)                        ; 1.6 (1.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|alt_synch_pipe_snl:rs_dgwp|dffpipe_id9:dffpipe10         ; dffpipe_id9                                              ; work              ;
;                      |altsyncram_q5d1:fifo_ram|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 288               ; 1     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|altsyncram_q5d1:fifo_ram                                 ; altsyncram_q5d1                                          ; work              ;
;                      |cmpr_tu5:rdempty_eq_comp|                                                                                         ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|cmpr_tu5:rdempty_eq_comp                                 ; cmpr_tu5                                                 ; work              ;
;                      |dffpipe_cd9:ws_brp|                                                                                               ; 1.4 (1.4)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|dffpipe_cd9:ws_brp                                       ; dffpipe_cd9                                              ; work              ;
;                      |dffpipe_cd9:ws_bwp|                                                                                               ; 1.2 (1.2)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|dffpipe_cd9:ws_bwp                                       ; dffpipe_cd9                                              ; work              ;
;    |sld_hub:auto_hub|                                                                                                                   ; 65.5 (0.5)           ; 75.0 (0.5)                       ; 12.0 (0.0)                                        ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 93 (1)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                                  ; altera_sld        ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 65.0 (0.0)           ; 74.5 (0.0)                       ; 12.0 (0.0)                                        ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                              ; altera_sld        ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 65.0 (0.0)           ; 74.5 (0.0)                       ; 12.0 (0.0)                                        ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                                              ; alt_sld_fab       ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 65.0 (2.3)           ; 74.5 (2.7)                       ; 12.0 (0.8)                                        ; 2.5 (0.4)                        ; 0.0 (0.0)            ; 92 (1)              ; 96 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                                  ; alt_sld_fab       ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 62.7 (0.0)           ; 71.8 (0.0)                       ; 11.2 (0.0)                                        ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 91 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric                        ; alt_sld_fab       ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 62.7 (43.4)          ; 71.8 (47.6)                      ; 11.2 (6.0)                                        ; 2.1 (1.8)                        ; 0.0 (0.0)            ; 91 (56)             ; 91 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                                             ; work              ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 8.5 (8.5)            ; 11.0 (11.0)                      ; 2.7 (2.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 17 (17)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                                               ; work              ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.8 (10.8)          ; 13.2 (13.2)                      ; 2.5 (2.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                                           ; altera_sld        ;
;    |sld_signaltap:Integral|                                                                                                             ; 642.0 (62.1)         ; 1012.0 (121.5)                   ; 372.0 (59.5)                                      ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 382 (2)             ; 2008 (280)                ; 0 (0)         ; 17920             ; 4     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral                                                                                                                                                                                                                                                                                                                     ; sld_signaltap                                            ; work              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 580.0 (0.0)          ; 890.5 (0.0)                      ; 312.5 (0.0)                                       ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 380 (0)             ; 1728 (0)                  ; 0 (0)         ; 17920             ; 4     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                               ; sld_signaltap_impl                                       ; work              ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 580.0 (115.0)        ; 890.5 (316.9)                    ; 312.5 (201.9)                                     ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 380 (68)            ; 1728 (637)                ; 0 (0)         ; 17920             ; 4     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                        ; sld_signaltap_implb                                      ; work              ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 15.0 (14.5)          ; 22.2 (21.5)                      ; 7.2 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                         ; altdpram                                                 ; work              ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                     ; lpm_decode                                               ; work              ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                           ; decode_vnf                                               ; work              ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17920             ; 4     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                        ; altsyncram                                               ; work              ;
;                |altsyncram_ge84:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17920             ; 4     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ge84:auto_generated                                                                                                                                                         ; altsyncram_ge84                                          ; work              ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                         ; lpm_shiftreg                                             ; work              ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                           ; lpm_shiftreg                                             ; work              ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 5.2 (5.2)            ; 7.5 (7.5)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                ; serial_crc_16                                            ; work              ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 33.2 (33.2)          ; 44.8 (44.8)                      ; 11.7 (11.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                             ; sld_buffer_manager                                       ; work              ;
;             |sld_ela_control:ela_control|                                                                                               ; 268.6 (0.3)          ; 355.1 (0.3)                      ; 86.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 171 (1)             ; 753 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                            ; sld_ela_control                                          ; work              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                    ; lpm_shiftreg                                             ; work              ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 244.0 (0.0)          ; 329.2 (0.0)                      ; 85.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 737 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                     ; sld_ela_basic_multi_level_trigger                        ; work              ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 99.4 (99.4)          ; 178.3 (178.3)                    ; 78.8 (78.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 457 (457)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                          ; lpm_shiftreg                                             ; work              ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 144.6 (0.0)          ; 151.0 (0.0)                      ; 6.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 280 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                      ; sld_mbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                                          ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                                                          ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                                                          ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1              ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1               ; sld_sbpmg                                                ; work              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                ; sld_sbpmg                                                ; work              ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 22.3 (19.1)          ; 23.6 (19.1)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                              ; sld_ela_trigger_flow_mgr                                 ; work              ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 2.5 (2.5)            ; 4.5 (4.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                      ; lpm_shiftreg                                             ; work              ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 115.7 (6.8)          ; 117.0 (7.0)                      ; 3.3 (0.2)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 39 (11)             ; 197 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                       ; sld_offload_buffer_mgr                                   ; work              ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 8.8 (0.0)            ; 9.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                             ; lpm_counter                                              ; work              ;
;                   |cntr_3ci:auto_generated|                                                                                             ; 8.8 (8.8)            ; 9.5 (9.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3ci:auto_generated                                                                     ; cntr_3ci                                                 ; work              ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 5.5 (0.0)            ; 7.0 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                      ; lpm_counter                                              ; work              ;
;                   |cntr_4vi:auto_generated|                                                                                             ; 5.5 (5.5)            ; 7.0 (7.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated                                                                                              ; cntr_4vi                                                 ; work              ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 4.5 (0.0)            ; 5.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                            ; lpm_counter                                              ; work              ;
;                   |cntr_09i:auto_generated|                                                                                             ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated                                                                                    ; cntr_09i                                                 ; work              ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 4.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                               ; lpm_counter                                              ; work              ;
;                   |cntr_kri:auto_generated|                                                                                             ; 4.0 (4.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                                       ; cntr_kri                                                 ; work              ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                      ; lpm_shiftreg                                             ; work              ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 70.5 (70.5)          ; 71.0 (71.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                       ; lpm_shiftreg                                             ; work              ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                    ; lpm_shiftreg                                             ; work              ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 14.5 (14.5)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProjectWithSignalGenerator|sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                  ; sld_rom_sr                                               ; work              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+-------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; AD_SCLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADA_DCO    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AD_SDIO    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADA_OE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADA_OR     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADA_SPI_CS ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK_A_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK_A_P    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk        ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst        ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[5]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[6]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[7]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[8]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[9]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[10]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[11]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[12]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADA_D[13]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                               ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADA_DCO                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; clk                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - LPF_FIR_2_CLK:inst27|tmp                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - FFT_clk:inst21|tmp                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - cic_clk:inst24|tmp                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Clock_Divider:inst14|tmp                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
; rst                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - LPF_FIR_2_CLK:inst27|tmp                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - FFT_clk:inst21|tmp                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - Integral:inst26|flag_150~0                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Integral:inst26|flag_150~4                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - cic_clk:inst24|tmp                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|valid_rdreq~0                            ; 1                 ; 0       ;
;      - Clock_Divider:inst14|tmp                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|comb~0                                                                                                                                                    ; 1                 ; 0       ;
;      - fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|a_graycounter_bu6:rdptr_g1p|counter5a0~0 ; 1                 ; 0       ;
;      - fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|a_graycounter_bu6:rdptr_g1p|counter5a1~0 ; 1                 ; 0       ;
;      - fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|a_graycounter_bu6:rdptr_g1p|counter5a2~0 ; 1                 ; 0       ;
;      - fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|valid_rdreq~0                            ; 1                 ; 0       ;
;      - fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|comb~0                                                                                                                                                    ; 1                 ; 0       ;
;      - Phase_Frequency_Converter:inst13|flag_np                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Phase_Frequency_Converter:inst13|flag_pn                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a0~0 ; 1                 ; 0       ;
;      - fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a1~0 ; 1                 ; 0       ;
;      - fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a2~0 ; 1                 ; 0       ;
;      - fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|_~1          ; 1                 ; 0       ;
;      - Phase_Frequency_Converter:inst13|holder[0]~2                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|valid_rdreq~0                                            ; 1                 ; 0       ;
;      - fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|comb~0                                                                                                                                                                ; 1                 ; 0       ;
;      - cordic_v3:inst18|o_valid~0                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - cordic_v3:inst18|o_data_angle[0]~0                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a0~0                 ; 1                 ; 0       ;
;      - fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a1~0                 ; 1                 ; 0       ;
;      - fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a2~0                 ; 1                 ; 0       ;
;      - fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|a_graycounter_cu6:rdptr_g1p|_~1                          ; 1                 ; 0       ;
;      - PLL:inst6|PLL_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                                                                                                                                                                                           ; 1                 ; 0       ;
; ADA_D[0]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
; ADA_D[1]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
; ADA_D[2]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
; ADA_D[3]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
; ADA_D[4]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
; ADA_D[5]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
; ADA_D[6]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
; ADA_D[7]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
; ADA_D[8]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
; ADA_D[9]                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
; ADA_D[10]                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
; ADA_D[11]                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
; ADA_D[12]                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
; ADA_D[13]                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult1~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
;      - Mul_FM_IQ:inst5|Mult0~8                                                                                                                                                                                                                                                                                                    ; 0                 ; 0       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CIC1:inst32|ring_count[0]                                                                                                                                                                                                                                                                                                                                  ; FF_X30_Y29_N35             ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CIC1:inst32|ring_count[1]                                                                                                                                                                                                                                                                                                                                  ; FF_X35_Y30_N14             ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CIC1:inst32|ring_count[2]                                                                                                                                                                                                                                                                                                                                  ; FF_X35_Y30_N31             ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CIC1:inst32|ring_count[3]                                                                                                                                                                                                                                                                                                                                  ; FF_X35_Y30_N49             ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CIC1:inst32|ring_count[4]                                                                                                                                                                                                                                                                                                                                  ; FF_X35_Y30_N43             ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CIC1:inst32|ring_count[5]                                                                                                                                                                                                                                                                                                                                  ; FF_X31_Y30_N59             ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CIC1:inst32|ring_count[6]                                                                                                                                                                                                                                                                                                                                  ; FF_X31_Y30_N16             ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CIC1:inst32|ring_count[7]                                                                                                                                                                                                                                                                                                                                  ; FF_X30_Y29_N14             ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Clock_Divider:inst14|Equal0~6                                                                                                                                                                                                                                                                                                                              ; LABCELL_X59_Y14_N54        ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Clock_Divider:inst14|tmp                                                                                                                                                                                                                                                                                                                                   ; FF_X59_Y14_N41             ; 308     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; FFT_clk:inst21|Equal0~6                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X41_Y5_N54         ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FFT_clk:inst21|tmp                                                                                                                                                                                                                                                                                                                                         ; FF_X33_Y6_N50              ; 210     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Integral:inst26|Equal3~0                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X19_Y5_N33        ; 77      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LPF_FIR_2_CLK:inst27|Equal0~6                                                                                                                                                                                                                                                                                                                              ; LABCELL_X18_Y3_N12         ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; LPF_FIR_2_CLK:inst27|tmp                                                                                                                                                                                                                                                                                                                                   ; FF_X19_Y2_N41              ; 1482    ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; NCO_IQ:inst2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                     ; FF_X21_Y47_N26             ; 106     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; PLL:inst6|PLL_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                                           ; PLLOUTPUTCOUNTER_X68_Y0_N1 ; 132     ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Phase_Frequency_Converter:inst13|Equal1~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y31_N15        ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Phase_Frequency_Converter:inst13|holder[0]~2                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y31_N27        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Phase_Frequency_Converter:inst13|o_omega[12]~15                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y31_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Phase_Frequency_Converter:inst13|o_omega~3                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y31_N9         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TESTCIC2:inst33|ring_count[0]                                                                                                                                                                                                                                                                                                                              ; FF_X19_Y22_N52             ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TESTCIC2:inst33|ring_count[1]                                                                                                                                                                                                                                                                                                                              ; FF_X19_Y22_N44             ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TESTCIC2:inst33|ring_count[2]                                                                                                                                                                                                                                                                                                                              ; FF_X19_Y22_N46             ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TESTCIC2:inst33|ring_count[3]                                                                                                                                                                                                                                                                                                                              ; FF_X19_Y22_N13             ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TESTCIC2:inst33|ring_count[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ; FF_X19_Y22_N16             ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TESTCIC2:inst33|ring_count[5]                                                                                                                                                                                                                                                                                                                              ; FF_X19_Y22_N55             ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TESTCIC2:inst33|ring_count[6]                                                                                                                                                                                                                                                                                                                              ; FF_X19_Y22_N32             ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TESTCIC2:inst33|ring_count[7]                                                                                                                                                                                                                                                                                                                              ; FF_X19_Y22_N35             ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TESTCIC2:inst33|ring_count[8]                                                                                                                                                                                                                                                                                                                              ; FF_X19_Y22_N31             ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; TESTCIC2:inst33|ring_count[9]                                                                                                                                                                                                                                                                                                                              ; FF_X19_Y22_N50             ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3              ; 885     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3              ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cic_clk:inst24|Equal0~6                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X41_Y8_N42         ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cic_clk:inst24|tmp                                                                                                                                                                                                                                                                                                                                         ; FF_X36_Y16_N41             ; 102     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                        ; PIN_R20                    ; 6       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                        ; PIN_R20                    ; 939     ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; cordic_v3:inst18|Equal1~0                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X25_Y38_N0        ; 130     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; cordic_v3:inst18|angle[0]~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y35_N15        ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cordic_v3:inst18|o_data_angle[0]~0                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y38_N48       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cordic_v3:inst18|spike_fixed_pn~0                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X25_Y38_N45       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cordic_v3:inst18|state                                                                                                                                                                                                                                                                                                                                     ; FF_X23_Y35_N32             ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cordic_v3:inst18|y[0]~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X23_Y35_N39        ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cordic_v3:inst18|yt[44]~0                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y35_N18        ; 98      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|comb~0                                                                                                                                                                                                ; MLABCELL_X25_Y34_N51       ; 68      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|valid_rdreq~0                                                                            ; MLABCELL_X25_Y31_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|valid_wrreq~1                                                                            ; LABCELL_X27_Y33_N36        ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|comb~0                                                                                                                                                                                    ; LABCELL_X23_Y27_N36        ; 67      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|valid_rdreq~0                                                            ; LABCELL_X27_Y27_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|valid_wrreq~1                                                            ; LABCELL_X30_Y27_N36        ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|comb~0                                                                                                                                                                                    ; LABCELL_X30_Y31_N24        ; 58      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|valid_rdreq~0                                                            ; LABCELL_X28_Y25_N9         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|valid_wrreq~1                                                            ; LABCELL_X27_Y26_N48        ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                                                                                                                                                                                                                                                        ; PIN_P11                    ; 30      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                                                                                                                                                                                                                                                        ; PIN_P11                    ; 1508    ; Async. clear                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X2_Y2_N56               ; 27      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; LABCELL_X7_Y1_N12          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X2_Y1_N30          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X2_Y2_N3           ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                             ; FF_X1_Y3_N20               ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                             ; FF_X1_Y3_N2                ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~0                             ; LABCELL_X1_Y1_N54          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~2                             ; LABCELL_X2_Y1_N3           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; MLABCELL_X3_Y1_N27         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; LABCELL_X2_Y2_N6           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; LABCELL_X2_Y1_N57          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X7_Y1_N57          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y1_N41               ; 16      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X7_Y1_N46               ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X2_Y1_N11               ; 58      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X7_Y1_N33          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X6_Y1_N14               ; 56      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X2_Y1_N51          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                              ; MLABCELL_X6_Y9_N27         ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                              ; MLABCELL_X6_Y9_N24         ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                               ; FF_X8_Y6_N43               ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                            ; FF_X6_Y9_N4                ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                  ; LABCELL_X2_Y3_N36          ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                           ; LABCELL_X7_Y8_N33          ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                            ; LABCELL_X1_Y3_N9           ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                            ; LABCELL_X1_Y3_N6           ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                              ; FF_X1_Y3_N14               ; 696     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                    ; LABCELL_X7_Y5_N57          ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~1                                                                                                                                                                                                      ; LABCELL_X2_Y3_N30          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]~1                                                                                                                                                                                                ; LABCELL_X10_Y8_N3          ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                         ; LABCELL_X7_Y8_N24          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                          ; LABCELL_X7_Y8_N18          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                         ; LABCELL_X10_Y8_N54         ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                              ; LABCELL_X4_Y2_N3           ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                    ; LABCELL_X2_Y6_N30          ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3ci:auto_generated|cout_actual                                                                         ; LABCELL_X2_Y6_N24          ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual                                                                                        ; LABCELL_X4_Y2_N18          ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                           ; LABCELL_X2_Y6_N54          ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                     ; LABCELL_X2_Y6_N51          ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                        ; LABCELL_X2_Y6_N21          ; 139     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                          ; LABCELL_X2_Y6_N42          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                                 ; LABCELL_X2_Y6_N39          ; 1       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                              ; LABCELL_X4_Y2_N27          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                                 ; LABCELL_X4_Y2_N48          ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~5                                                                                                                                                                                                                     ; LABCELL_X2_Y5_N39          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                                                                                                ; LABCELL_X2_Y5_N36          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                  ; LABCELL_X7_Y7_N36          ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~0                                                                                                                                                                                                                                   ; LABCELL_X1_Y3_N42          ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                                 ; LABCELL_X2_Y3_N6           ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                             ; LABCELL_X2_Y3_N51          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                      ; LABCELL_X2_Y5_N33          ; 479     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                   ;
+------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                             ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; PLL:inst6|PLL_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X68_Y0_N1 ; 132     ; Global Clock         ; GCLK9            ; --                        ;
; clk                                                              ; PIN_R20                    ; 939     ; Global Clock         ; GCLK8            ; --                        ;
; rst                                                              ; PIN_P11                    ; 1508    ; Global Clock         ; GCLK6            ; --                        ;
+------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                         ;
+---------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------+---------+
; LPF_FIR_2_CLK:inst27|tmp                                                                                      ; 1482    ;
; altera_internal_jtag~TCKUTAP                                                                                  ; 885     ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; 696     ;
+---------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                   ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_e6g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; ROM              ; Single Clock ; 32768        ; 14           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 458752 ; 32768                       ; 14                          ; --                          ; --                          ; 458752              ; 56          ; 0          ; NCO_IQ_nco_iq_sin.hex ; M10K_X44_Y54_N0, M10K_X20_Y46_N0, M10K_X12_Y52_N0, M10K_X44_Y51_N0, M10K_X20_Y48_N0, M10K_X12_Y35_N0, M10K_X20_Y59_N0, M10K_X12_Y41_N0, M10K_X29_Y59_N0, M10K_X29_Y55_N0, M10K_X20_Y45_N0, M10K_X29_Y58_N0, M10K_X12_Y43_N0, M10K_X20_Y44_N0, M10K_X39_Y55_N0, M10K_X12_Y47_N0, M10K_X20_Y53_N0, M10K_X12_Y50_N0, M10K_X20_Y56_N0, M10K_X20_Y49_N0, M10K_X12_Y53_N0, M10K_X44_Y53_N0, M10K_X12_Y56_N0, M10K_X12_Y49_N0, M10K_X12_Y55_N0, M10K_X20_Y55_N0, M10K_X20_Y57_N0, M10K_X20_Y47_N0, M10K_X39_Y46_N0, M10K_X29_Y49_N0, M10K_X12_Y46_N0, M10K_X29_Y51_N0, M10K_X12_Y54_N0, M10K_X12_Y51_N0, M10K_X29_Y50_N0, M10K_X12_Y38_N0, M10K_X12_Y44_N0, M10K_X12_Y57_N0, M10K_X12_Y40_N0, M10K_X20_Y37_N0, M10K_X29_Y35_N0, M10K_X39_Y49_N0, M10K_X39_Y51_N0, M10K_X39_Y47_N0, M10K_X12_Y48_N0, M10K_X20_Y52_N0, M10K_X29_Y47_N0, M10K_X20_Y51_N0, M10K_X44_Y44_N0, M10K_X29_Y48_N0, M10K_X29_Y45_N0, M10K_X29_Y54_N0, M10K_X44_Y47_N0, M10K_X29_Y44_N0, M10K_X20_Y50_N0, M10K_X29_Y52_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; NCO_IQ:inst2|NCO_IQ_nco_iq:nco_iq|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_96g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; ROM              ; Single Clock ; 32768        ; 14           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 458752 ; 32768                       ; 14                          ; --                          ; --                          ; 458752              ; 56          ; 0          ; NCO_IQ_nco_iq_cos.hex ; M10K_X44_Y43_N0, M10K_X29_Y40_N0, M10K_X39_Y45_N0, M10K_X12_Y33_N0, M10K_X39_Y39_N0, M10K_X39_Y40_N0, M10K_X39_Y44_N0, M10K_X39_Y38_N0, M10K_X29_Y39_N0, M10K_X29_Y38_N0, M10K_X20_Y36_N0, M10K_X20_Y40_N0, M10K_X39_Y32_N0, M10K_X44_Y41_N0, M10K_X29_Y46_N0, M10K_X39_Y57_N0, M10K_X39_Y48_N0, M10K_X44_Y45_N0, M10K_X29_Y33_N0, M10K_X20_Y38_N0, M10K_X20_Y43_N0, M10K_X12_Y39_N0, M10K_X20_Y39_N0, M10K_X12_Y34_N0, M10K_X29_Y41_N0, M10K_X39_Y33_N0, M10K_X44_Y46_N0, M10K_X39_Y42_N0, M10K_X5_Y53_N0, M10K_X12_Y45_N0, M10K_X20_Y41_N0, M10K_X5_Y35_N0, M10K_X20_Y34_N0, M10K_X20_Y32_N0, M10K_X44_Y39_N0, M10K_X29_Y43_N0, M10K_X29_Y42_N0, M10K_X39_Y41_N0, M10K_X20_Y33_N0, M10K_X29_Y57_N0, M10K_X39_Y54_N0, M10K_X44_Y42_N0, M10K_X39_Y50_N0, M10K_X44_Y49_N0, M10K_X29_Y56_N0, M10K_X39_Y35_N0, M10K_X39_Y52_N0, M10K_X29_Y37_N0, M10K_X20_Y42_N0, M10K_X39_Y43_N0, M10K_X39_Y36_N0, M10K_X12_Y42_N0, M10K_X39_Y53_N0, M10K_X39_Y37_N0, M10K_X29_Y53_N0, M10K_X20_Y54_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; fifo_decimation:inst11|fifo_decimation_fifo_decimation:fifo_decimation|fifo_decimation_fifo_decimation_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_fifo_decimation_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|altsyncram_s5d1:fifo_ram|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 32                          ; 19                          ; 32                          ; 19                          ; 608                 ; 1           ; 0          ; None                  ; M10K_X29_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; fifo_decimation_2:inst20|fifo_decimation_2_fifo_decimation_2:fifo_decimation_2|fifo_decimation_2_fifo_decimation_2_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_2_fifo_decimation_2_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_n7u1:auto_generated|altsyncram_s5d1:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1           ; 0          ; None                  ; M10K_X29_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|altsyncram_q5d1:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 18                          ; 16                          ; 18                          ; 288                 ; 1           ; 0          ; None                  ; M10K_X29_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ge84:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 140          ; 128          ; 140          ; yes                    ; no                      ; yes                    ; no                      ; 17920  ; 128                         ; 140                         ; 128                         ; 140                         ; 17920               ; 4           ; 0          ; None                  ; M10K_X5_Y3_N0, M10K_X5_Y4_N0, M10K_X5_Y7_N0, M10K_X5_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Fitter DSP Block Usage Summary                         ;
+------------------------------------------+-------------+
; Statistic                                ; Number Used ;
+------------------------------------------+-------------+
; Two Independent 18x18                    ; 12          ;
; Independent 18x18 plus 36                ; 28          ;
; Sum of two 18x18                         ; 21          ;
; Independent 27x27                        ; 2           ;
; Total number of DSP blocks               ; 63          ;
;                                          ;             ;
; Fixed Point Signed Multiplier            ; 20          ;
; Fixed Point Mixed Sign Multiplier        ; 66          ;
; Fixed Point Dedicated Output Adder Chain ; 8           ;
+------------------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                              ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; HPF_FIR_2:inst44|Mult0~mac        ; Independent 18x18 plus 36 ; DSP_X16_Y5_N0  ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; HPF_FIR_2:inst44|Mult1~mac        ; Independent 18x18 plus 36 ; DSP_X24_Y5_N0  ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; HPF_FIR_2:inst44|Mult2~mac        ; Independent 18x18 plus 36 ; DSP_X24_Y7_N0  ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TESTCIC2:inst33|Add0~mac          ; Sum of two 18x18          ; DSP_X16_Y25_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TESTCIC2:inst33|Mult0~mac         ; Two Independent 18x18     ; DSP_X24_Y25_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; HPF_FIR_2:inst44|Mult3~mac        ; Independent 18x18 plus 36 ; DSP_X34_Y7_N0  ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TESTCIC2:inst33|Mult10~mac        ; Two Independent 18x18     ; DSP_X16_Y15_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TESTCIC2:inst33|Mult9~mac         ; Two Independent 18x18     ; DSP_X16_Y17_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TESTCIC2:inst33|Mult8~mac         ; Two Independent 18x18     ; DSP_X16_Y19_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TESTCIC2:inst33|Mult7~mac         ; Two Independent 18x18     ; DSP_X16_Y31_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TESTCIC2:inst33|Mult6~mac         ; Two Independent 18x18     ; DSP_X16_Y29_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TESTCIC2:inst33|Mult4~mac         ; Two Independent 18x18     ; DSP_X16_Y27_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; TESTCIC2:inst33|Mult2~mac         ; Two Independent 18x18     ; DSP_X16_Y21_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; TESTCIC2:inst33|Mult1~mac         ; Two Independent 18x18     ; DSP_X16_Y23_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; HPF_FIR_2:inst44|Mult4~mac        ; Independent 18x18 plus 36 ; DSP_X34_Y9_N0  ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; HPF_FIR_2:inst44|Add0~mac         ; Sum of two 18x18          ; DSP_X34_Y11_N0 ; Signed              ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_FIR_2:inst41|Mult10~mac       ; Two Independent 18x18     ; DSP_X24_Y19_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LPF_FIR_2:inst41|Add4~mac         ; Sum of two 18x18          ; DSP_X24_Y17_N0 ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; CIC1:inst32|Mult4~mac             ; Independent 18x18 plus 36 ; DSP_X34_Y27_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_FIR_2:inst41|Add3~mac         ; Sum of two 18x18          ; DSP_X24_Y15_N0 ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LPF_FIR_2:inst41|Add2~mac         ; Sum of two 18x18          ; DSP_X24_Y13_N0 ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LPF_FIR_2:inst41|Add1~mac         ; Sum of two 18x18          ; DSP_X24_Y11_N0 ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; LPF_FIR_2:inst41|Add0~mac         ; Sum of two 18x18          ; DSP_X24_Y9_N0  ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; yes             ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; CIC1:inst32|Add23~mac             ; Sum of two 18x18          ; DSP_X34_Y29_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; CIC1:inst32|Add21~mac             ; Sum of two 18x18          ; DSP_X24_Y31_N0 ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; yes                          ; no                           ;
; CIC1:inst32|Add17~mac             ; Sum of two 18x18          ; DSP_X52_Y31_N0 ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; yes                          ; no                           ;
; CIC1:inst32|Add15~mac             ; Sum of two 18x18          ; DSP_X52_Y27_N0 ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; yes                          ; no                           ;
; CIC1:inst32|Add13~mac             ; Sum of two 18x18          ; DSP_X52_Y23_N0 ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; yes                          ; no                           ;
; CIC1:inst32|Add9~mac              ; Sum of two 18x18          ; DSP_X24_Y27_N0 ; Mixed               ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; yes                          ; no                           ;
; CIC1:inst32|Mult24~mac            ; Independent 18x18 plus 36 ; DSP_X24_Y21_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; CIC1:inst32|Mult10~mac            ; Independent 18x18 plus 36 ; DSP_X34_Y23_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; CIC1:inst32|Add22~mac             ; Sum of two 18x18          ; DSP_X34_Y31_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; CIC1:inst32|Add20~mac             ; Sum of two 18x18          ; DSP_X24_Y33_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; CIC1:inst32|Add16~mac             ; Sum of two 18x18          ; DSP_X52_Y33_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; CIC1:inst32|Add14~mac             ; Sum of two 18x18          ; DSP_X52_Y29_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; CIC1:inst32|Add12~mac             ; Sum of two 18x18          ; DSP_X52_Y25_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; CIC1:inst32|Add8~mac              ; Sum of two 18x18          ; DSP_X24_Y29_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; CIC1:inst32|Mult23~mac            ; Independent 18x18 plus 36 ; DSP_X24_Y23_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; CIC1:inst32|Mult9~mac             ; Independent 18x18 plus 36 ; DSP_X34_Y25_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst29|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X24_Y37_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst30|Mult0~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y41_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst29|Mult1~mac           ; Independent 18x18 plus 36 ; DSP_X24_Y35_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst30|Mult1~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y37_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; cordic_v3:inst18|Mult1~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X24_Y43_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; cordic_v3:inst18|Mult0~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X24_Y39_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst29|Mult2~mac           ; Independent 18x18 plus 36 ; DSP_X34_Y35_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst30|Mult2~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y35_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; cordic_v3:inst18|Mult1~320        ; Independent 27x27         ; DSP_X24_Y45_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; cordic_v3:inst18|Mult0~320        ; Independent 27x27         ; DSP_X24_Y41_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst29|Mult3~mac           ; Independent 18x18 plus 36 ; DSP_X34_Y37_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst30|Mult3~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y39_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst29|Mult4~mac           ; Independent 18x18 plus 36 ; DSP_X34_Y39_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst30|Mult4~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y43_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst29|Mult5~mac           ; Independent 18x18 plus 36 ; DSP_X34_Y41_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst30|Mult5~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y45_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst29|Mult6~mac           ; Independent 18x18 plus 36 ; DSP_X34_Y43_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst30|Mult6~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y47_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst29|Mult7~mac           ; Independent 18x18 plus 36 ; DSP_X34_Y45_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst30|Mult7~mac           ; Independent 18x18 plus 36 ; DSP_X16_Y49_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst29|Add0~mac            ; Sum of two 18x18          ; DSP_X34_Y47_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LPF_V2:inst30|Add0~mac            ; Sum of two 18x18          ; DSP_X24_Y49_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mul_FM_IQ:inst5|Mult1~8           ; Two Independent 18x18     ; DSP_X34_Y49_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mul_FM_IQ:inst5|Mult0~8           ; Two Independent 18x18     ; DSP_X24_Y47_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 9,731 / 217,884 ( 4 % ) ;
; C12 interconnects            ; 92 / 10,080 ( < 1 % )   ;
; C2 interconnects             ; 4,261 / 87,208 ( 5 % )  ;
; C4 interconnects             ; 2,399 / 41,360 ( 6 % )  ;
; DQS bus muxes                ; 0 / 21 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )          ;
; Direct links                 ; 810 / 217,884 ( < 1 % ) ;
; Global clocks                ; 3 / 16 ( 19 % )         ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )          ;
; Local interconnects          ; 1,515 / 58,160 ( 3 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 197 / 9,228 ( 2 % )     ;
; R14/C12 interconnect drivers ; 226 / 15,096 ( 1 % )    ;
; R3 interconnects             ; 4,784 / 94,896 ( 5 % )  ;
; R6 interconnects             ; 6,563 / 194,640 ( 3 % ) ;
; Spine clocks                 ; 20 / 180 ( 11 % )       ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 24           ; 0            ; 24           ; 0            ; 0            ; 28        ; 24           ; 0            ; 28        ; 28        ; 0            ; 7            ; 0            ; 0            ; 0            ; 0            ; 7            ; 0            ; 0            ; 0            ; 0            ; 7            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 28           ; 4            ; 28           ; 28           ; 0         ; 4            ; 28           ; 0         ; 0         ; 28           ; 21           ; 28           ; 28           ; 28           ; 28           ; 21           ; 28           ; 28           ; 28           ; 28           ; 21           ; 28           ; 28           ; 28           ; 28           ; 28           ; 28           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; AD_SCLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_DCO             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AD_SDIO             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_OE              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_OR              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_SPI_CS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK_A_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK_A_P             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 633.1             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 19.6              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                     ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; 1.486             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; 1.462             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; 1.449             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; 1.448             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; 1.442             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.331             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.331             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.331             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.331             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.331             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 1.265             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 1.264             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                           ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                            ; 1.166             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[0]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                                                         ; 1.079             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; 1.070             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; 1.070             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; 1.070             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; 1.070             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; 1.064             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; 1.060             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[3]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                                                         ; 1.052             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[2]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                                                         ; 1.048             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; 1.045             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; 1.043             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; 1.040             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ; 1.010             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; 1.003             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 0.989             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                    ; 0.989             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                                     ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                     ; 0.988             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                     ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                                     ; 0.988             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[1]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                                                         ; 0.988             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; 0.984             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 0.982             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                            ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                            ; 0.980             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                                 ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                                 ; 0.980             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                                 ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                                 ; 0.978             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                                     ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                                     ; 0.976             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; 0.972             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; 0.964             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 0.958             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                                 ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                                 ; 0.954             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                                      ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                      ; 0.944             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; 0.924             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                                 ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                                 ; 0.917             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                                             ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                                                                                                     ; 0.911             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 0.905             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 0.905             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 0.905             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; 0.870             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; 0.870             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[233]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[232]                                                                              ; 0.866             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; 0.855             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; 0.850             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; 0.848             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; 0.848             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[46]                                                                               ; 0.847             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[43]                                                                               ; 0.847             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[42]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                                                                               ; 0.847             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[40]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[39]                                                                               ; 0.847             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[37]                                                                               ; 0.847             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[37]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[36]                                                                               ; 0.847             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[205]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[204]                                                                              ; 0.838             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[90]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[89]                                                                               ; 0.838             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[263]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[262]                                                                              ; 0.834             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[260]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[259]                                                                              ; 0.834             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[258]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[257]                                                                              ; 0.834             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[256]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[255]                                                                              ; 0.834             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[238]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[237]                                                                              ; 0.832             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[43]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[42]                                                                               ; 0.832             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[40]                                                                               ; 0.832             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[39]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]                                                                               ; 0.832             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[416]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[415]                                                                              ; 0.830             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[413]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[412]                                                                              ; 0.830             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[411]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[410]                                                                              ; 0.830             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[409]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[408]                                                                              ; 0.830             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[271]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[270]                                                                              ; 0.827             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[269]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[268]                                                                              ; 0.827             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[267]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[266]                                                                              ; 0.827             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[265]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[264]                                                                              ; 0.827             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[175]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[174]                                                                              ; 0.827             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[174]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[173]                                                                              ; 0.827             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[173]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[172]                                                                              ; 0.827             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[167]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[166]                                                                              ; 0.827             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[150]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[149]                                                                              ; 0.827             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[206]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[205]                                                                              ; 0.825             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[49]                                                                               ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[48]                                                                               ; 0.825             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[309]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[308]                                                                              ; 0.822             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[301]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[300]                                                                              ; 0.822             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[273]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[272]                                                                              ; 0.822             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[322]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[321]                                                                              ; 0.821             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[320]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[319]                                                                              ; 0.821             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[319]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[318]                                                                              ; 0.821             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[316]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[315]                                                                              ; 0.821             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[314]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[313]                                                                              ; 0.821             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[380]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[379]                                                                              ; 0.821             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[188]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[187]                                                                              ; 0.820             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[185]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[184]                                                                              ; 0.820             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[183]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[182]                                                                              ; 0.820             ;
; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[335]                                                                              ; sld_signaltap:Integral|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[334]                                                                              ; 0.819             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC5C6F27C7 for design "FM"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "PLL:inst6|PLL_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): PLL:inst6|PLL_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 162 fanout uses global clock CLKCTRL_G9
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 1039 fanout uses global clock CLKCTRL_G8
    Info (11162): rst~inputCLKENA0 with 2526 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_n7u1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_fd9:dffpipe14|dffe15a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ed9:dffpipe10|dffe11a* 
    Info (332165): Entity dcfifo_o7u1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_jd9:dffpipe14|dffe15a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_id9:dffpipe10|dffe11a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'fifo_decimation_4/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc'
Warning (332174): Ignored filter at fifo_decimation_4_fifo_decimation_4.sdc(49): inst43|fifo_decimation_4|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|*rdptr_g* could not be matched with a keeper File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 49
Warning (332174): Ignored filter at fifo_decimation_4_fifo_decimation_4.sdc(50): inst43|fifo_decimation_4|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp|dffpipe*|dffe* could not be matched with a keeper File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 50
Warning (332049): Ignored set_max_skew at fifo_decimation_4_fifo_decimation_4.sdc(30): Argument -from with value [get_keepers {inst43|fifo_decimation_4|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|*rdptr_g*}] contains zero elements File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 30
    Info (332050): set_max_skew -from $from_node_list -to $to_node_list -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 30
Warning (332049): Ignored set_max_skew at fifo_decimation_4_fifo_decimation_4.sdc(30): Argument -to with value [get_keepers {inst43|fifo_decimation_4|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 30
Warning (332049): Ignored set_net_delay at fifo_decimation_4_fifo_decimation_4.sdc(32): argument -from with value [get_keepers {inst43|fifo_decimation_4|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|*rdptr_g*}] contains zero elements File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 32
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 32
Warning (332049): Ignored set_max_delay at fifo_decimation_4_fifo_decimation_4.sdc(34): Argument <from> is an empty collection File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 34
    Info (332050): set_max_delay -from $from_node_list -to $to_node_list 100 File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 34
Warning (332049): Ignored set_max_delay at fifo_decimation_4_fifo_decimation_4.sdc(34): Argument <to> is an empty collection File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 34
Warning (332049): Ignored set_min_delay at fifo_decimation_4_fifo_decimation_4.sdc(35): Argument <from> is an empty collection File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 35
    Info (332050): set_min_delay -from $from_node_list -to $to_node_list -100 File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 35
Warning (332049): Ignored set_min_delay at fifo_decimation_4_fifo_decimation_4.sdc(35): Argument <to> is an empty collection File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 35
Warning (332049): Ignored set_net_delay at fifo_decimation_4_fifo_decimation_4.sdc(42): argument -from with value [get_keepers {inst43|fifo_decimation_4|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp|dffpipe*|dffe*}] contains zero elements File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 42
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 42
Warning (332174): Ignored filter at fifo_decimation_4_fifo_decimation_4.sdc(62): inst43|fifo_decimation_4|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|delayed_wrptr_g* could not be matched with a keeper File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 62
Warning (332174): Ignored filter at fifo_decimation_4_fifo_decimation_4.sdc(63): inst43|fifo_decimation_4|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp|dffpipe*|dffe* could not be matched with a keeper File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 63
Warning (332049): Ignored set_max_skew at fifo_decimation_4_fifo_decimation_4.sdc(30): Argument -from with value [get_keepers {inst43|fifo_decimation_4|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|delayed_wrptr_g*}] contains zero elements File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 30
    Info (332050): set_max_skew -from $from_node_list -to $to_node_list -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 30
Warning (332049): Ignored set_max_skew at fifo_decimation_4_fifo_decimation_4.sdc(30): Argument -to with value [get_keepers {inst43|fifo_decimation_4|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 30
Warning (332049): Ignored set_net_delay at fifo_decimation_4_fifo_decimation_4.sdc(32): argument -from with value [get_keepers {inst43|fifo_decimation_4|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|delayed_wrptr_g*}] contains zero elements File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 32
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 32
Warning (332049): Ignored set_max_delay at fifo_decimation_4_fifo_decimation_4.sdc(34): Argument <from> is an empty collection File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 34
    Info (332050): set_max_delay -from $from_node_list -to $to_node_list 100 File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 34
Warning (332049): Ignored set_max_delay at fifo_decimation_4_fifo_decimation_4.sdc(34): Argument <to> is an empty collection File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 34
Warning (332049): Ignored set_min_delay at fifo_decimation_4_fifo_decimation_4.sdc(35): Argument <from> is an empty collection File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 35
    Info (332050): set_min_delay -from $from_node_list -to $to_node_list -100 File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 35
Warning (332049): Ignored set_min_delay at fifo_decimation_4_fifo_decimation_4.sdc(35): Argument <to> is an empty collection File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 35
Warning (332049): Ignored set_net_delay at fifo_decimation_4_fifo_decimation_4.sdc(42): argument -from with value [get_keepers {inst43|fifo_decimation_4|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp|dffpipe*|dffe*}] contains zero elements File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 42
    Info (332050): set_net_delay -from $from_node_list -to $to_node_list -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8 File: C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/fifo_decimation_4/synthesis/submodules/fifo_decimation_4_fifo_decimation_4.sdc Line: 42
Info (332104): Reading SDC File: 'FM_FFT/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'FFT/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'fifo_decimation_3/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'fifo_decimation_3/synthesis/submodules/fifo_decimation_3_fifo_decimation_3.sdc'
Info (332104): Reading SDC File: 'NCO_TEST/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'NCO_150/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'fifo_decimation_2/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'fifo_decimation_2/synthesis/submodules/fifo_decimation_2_fifo_decimation_2.sdc'
Info (332104): Reading SDC File: 'fifo_decimation/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'fifo_decimation/synthesis/submodules/fifo_decimation_fifo_decimation.sdc'
Info (332104): Reading SDC File: 'NCO_IQ/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'NCO_Data/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'NCO_FM/synthesis/submodules/altera_reset_controller.sdc'
Warning (332060): Node: FFT_clk:inst21|tmp was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Integral:inst26|count[0] is being clocked by FFT_clk:inst21|tmp
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register FFT_clk:inst21|tmp is being clocked by clk
Warning (332060): Node: LPF_FIR_2_CLK:inst27|tmp was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register LPF_FIR_2:inst41|output_register[35] is being clocked by LPF_FIR_2_CLK:inst27|tmp
Warning (332060): Node: cic_clk:inst24|tmp was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register TESTCIC2:inst33|output_register[36] is being clocked by cic_clk:inst24|tmp
Warning (332060): Node: Clock_Divider:inst14|tmp was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register fifo_decimation_3:inst23|fifo_decimation_3_fifo_decimation_3:fifo_decimation_3|fifo_decimation_3_fifo_decimation_3_dcfifo_with_controls:the_dcfifo_with_controls|fifo_decimation_3_fifo_decimation_3_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_o7u1:auto_generated|altsyncram_q5d1:fifo_ram|ram_block9a31~porta_we_reg is being clocked by Clock_Divider:inst14|tmp
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst6|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 1780 registers into blocks of type DSP block
    Extra Info (176220): Created 556 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:18
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X0_Y0 to location X10_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (11888): Total time spent on timing analysis during the Fitter is 12.37 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:23
Info (144001): Generated suppressed messages file C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/output_files/FM.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 6734 megabytes
    Info: Processing ended: Wed Dec 07 16:53:45 2022
    Info: Elapsed time: 00:01:56
    Info: Total CPU time (on all processors): 00:04:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Elia Yfrach/Desktop/Project/Processing_Unit/output_files/FM.fit.smsg.


