# LearnSystemVerilog - Um simulador didático de SystemVerilog*Matheus Coutinho - UFCG****## O projeto consiste em uma aplicação Web que simula a execução de código em SystemVerilog em uma placa FPGA virtual ##*Abr 16, 2021****# Autores #Este documento foi produzido por Matheus de Souza Coutinho<ul>	<li>Matrícula: 116111247</li>	<li>Contato: Matheus.coutinho@ccc.ufcg.edu.br</li>	<li>Projeto documentado: <a href="https://github.com/learn-systemverilog/learn-systemverilog.github.io">https://github.com/learn-systemverilog/learn-systemverilog.github.io</a></li></ul>***# Descrição Arquiteturial ### Descrição Geral sobre o ProjetoO LearnSystemVerilog tem como principal objetivo tornar o aprendizado e a prática da programação em SystemVeriLog em placas FPGA mais acessível e de forma mais intuitiva, de forma a simular os mesmo resultados e a mesma execução de uma placa física real, obtendo a vantagem de ter a compilação mais rápida em relação as placas físicas e poder ser acessada de qualquer lugar, a qualquer momento utilizando dispositivos móveis.## O Simulador Didático### Objetivo GeralImplementar um sistema que compile código em SystemVerilog e execute as operações em um modelo de placa FPGA virtual, mantendo todas as funcionalidades de uma placa física. ### Objetivos EspecíficosSimular códigos de SystemVerilog em uma placa FPGA virtual com qualidade e eficiência, buscando um melhor desempenho e um tempo de compilação menor que as placas físicas que por sua vez, tendem a demorar para realizar a compilação do código.  Além disso, buscar ampliar a acessibilidade ao aprendizado dessa linguagem através de uma aplicação Web, podendo ser acessada em qualquer lugar do mundo com um computador ou celular.