Il componente è organizzato tramite una macchina a stati che scandisce gli accessi alla memoria e le fasi di elaborazione. All'avvio e dopo ogni reset, la macchina rimane in attesa del segnale \verb|i_start| e, dopo averlo ricevuto, recupera la dimensione $W$ del flusso $U$ e successivamente esegue in sequenza la lettura di un byte $U_k$, il calcolo dei due byte derivanti da $U_k$ e la loro scrittura in memoria. Questo ciclo si conclude quando tutti i $W$ byte sono stati elaborati.

\subsection{Macchina a stati}

La macchina a stati sintetizzata, mostrata in figura \ref{fig:statemachine}, è composta da i seguenti 12 stati:

\begin{itemize}
    \item \textbf{IDLE}: La macchina è in attesa del segnale \verb|i_start| e rimane in questo stato finché il segnale non viene portato a $1$;
    \item \textbf{PREPARE\_W} e \textbf{REQUEST\_W}: Vengono impostati i segnali di controllo che si attivano durante la transizione tra questi due stati, la memoria viene quindi attivata in modalità lettura indicando l'indirizzo $0$ per recuperare $W$;
    \item \textbf{WAIT\_W} e \textbf{FETCH\_W}: Si attende che la cella di memoria venga letta. Quindi l'output in \verb|i_data| viene memorizzato. Sarà poi utilizzato per contare i cicli di computazione. Nel caso $W$ fosse pari a $0$, il modulo passa subito nello stato \textbf{DONE} portando a $1$ il segnale \verb|o_done|, altrimenti continua;
    \item \textbf{PREPARE\_U}, \textbf{REQUEST\_U} e \textbf{WAIT\_U}: Viene utilizzata la memoria ancora in modalità lettura per recuperare un byte del flusso $U$, come indirizzo viene utilizzato il numero del ciclo corrente memorizzato nel segnale \verb|U_count|;
    \item \textbf{COMPUTE\_P}: In questa fase viene letto il byte $U$ e vengono calcolati due byte del flusso in uscita, vedi sezione \ref{section:calcolodiz};
    \item \textbf{WRITE\_P1} e \textbf{WRITE\_P2}: Vengono scritti in memoria i due byte del flusso $P$ calcolati precedentemente. Se sono stati elaborati tutti i $W$ byte del flusso $U$, la macchina passa nello stato \textbf{DONE} portando a $1$ il segnale \verb|o_done|, altrimenti continua ripartendo da \textbf{PREPARE\_U};
    \item \textbf{DONE}: La computazione è terminata e viene atteso il reset del segnale \verb|i_start| per riportare a zero \verb|o_done| e tornare nello stato di \textbf{IDLE}.
\end{itemize}

\tikzstyle{statenode} = [state, minimum size=14mm, text width=11mm, align=center]

\begin{figure}[!ht]
    \centering
    \begin{tikzpicture}
        \node(idle)    at (135:6)                        [statenode, initial]   {\textbf{idle}};
        \node(prepw)   at (12 * 360/13 + 17*360/52:4.25) [statenode]            {\textbf{prep. $W$}};
        \node(reqw)    at (11 * 360/13 + 17*360/52:4.25) [statenode]            {\textbf{req. $W$}};
        \node(waitw)   at (10 * 360/13 + 17*360/52:4.25) [statenode]            {\textbf{wait $W$}};
        \node(fetchw)  at (9  * 360/13 + 17*360/52:4.25) [statenode]            {\textbf{fetch $W$}};
        \node(prepu)   at (8  * 360/13 + 17*360/52:4.25) [statenode]            {\textbf{prep. $U_k$}};
        \node(requ)    at (7  * 360/13 + 17*360/52:4.25) [statenode]            {\textbf{req. $U_k$}};
        \node(waitu)   at (6  * 360/13 + 17*360/52:4.25) [statenode]            {\textbf{wait $U_k$}};
        \node(compp)   at (5  * 360/13 + 17*360/52:4.25) [statenode]            {\textbf{comp. $P_k$}};
        \node(writep1) at (4  * 360/13 + 17*360/52:4.25) [statenode]            {\textbf{write $P_{1k}$}};
        \node(writep2) at (3  * 360/13 + 17*360/52:4.25) [statenode]            {\textbf{write $P_{2k}$}};
        \node(done)    at (2  * 360/13 + 17*360/52:4.25) [statenode, accepting] {\textbf{done}};

        \path[->] (idle) edge[loop above] node {i\_start = 0} (idle);
        \draw[->] (idle) edge[above]      node {i\_start = 1} (prepw);
        \draw[->] (prepw)   -- (reqw);
        \draw[->] (reqw)    -- (waitw);
        \draw[->] (waitw)   -- (fetchw);
        \draw[->] (fetchw)  -- (prepu);
        \draw[->] (prepu)   -- (requ);
        \draw[->] (requ)    -- (waitu);
        \draw[->] (waitu)   -- (compp);
        \draw[->] (compp)   -- (writep1);
        \draw[->] (writep1) -- (writep2);
        \draw[->] (fetchw)  edge[above]          node {W = 0}        (done);
        \draw[->] (writep2) edge[above]          node {k != W}       (prepu);
        \draw[->] (writep2) edge[left=1]         node {k = W}        (done);
        \draw[->] (done)    edge[left=2, dashed] node {i\_start = 0} (idle);
    \end{tikzpicture}
    \caption{Macchina a stati del componente implementato}
    \label{fig:statemachine}
\end{figure}

\newpage

\subsection{Calcolo del flusso \texorpdfstring{$Z$}{}}
\label{section:calcolodiz}

Il convolutore descritto in sezione \ref{section:convolutore} potrebbe essere implementato tramite la macchina a stati illustrata nelle specifiche del progetto \footcite{specifichedelprogetto}, avendo quindi 4 stati ed elaborando ad ogni step i bit $P_{1k}$ e $P_{2k}$. In questo modo ci vorrebbero 8 cicli di clock per concludere l'elaborazione di un byte letto da memoria. Considerando la dimensione di indirizzamento, è stato utilizzato un approccio differente che permette di elaborare un byte del flusso $U$ in un singolo ciclo di clock.

All'interno del componente viene mantenuto un buffer composto da un vettore di 2 elementi in grado di memorizzare gli ultimi due bit del byte $U$ letto durante il ciclo precedente. Nello stato \textbf{COMPUTE\_P} il byte $U$ corrente viene letto dalla memoria e associato ai 2 bit del buffer tramite una variabile (un vettore di 10 elementi). Grazie a questo possiamo eseguire le equazioni \ref{eq:p1k} e \ref{eq:p2k} su ciascuno degli 8 bit letti in un singolo ciclo. Come mostrato in figura \ref{code:calcolop}, in VHDL questo viene ottenuto tramite un ciclo \verb|for| che elabora il byte in ingesso e che produce i due byte del flusso in uscita $P$. Tale codice applica quindi il convolutore a tutti i bit letti come mostrato in figura \ref{fig:schemacalcolop}.

Il risultato è un componente che riesce ad elaborare ciascun byte letto dalla memoria in un singolo ciclo di clock, riducendo così il tempo che il convolutore impiega per elaborare il flusso in ingresso $U$. Il vantaggio in termini di tempo viene ottenuto a discapito delle risorse hardware utilizzare, infatti vengono sintetizzate le eq. \ref{eq:p1k} e \ref{eq:p2k} per 8 volte.

\begin{figure}[!ht]
    \centering
    \begin{varwidth}{\linewidth}
        \begin{verbatim}
-- Shift the current value and append U from memory
next_U_buffer <= i_data(1 downto 0);
U             := next_U_buffer(1 downto 0) & i_data;

-- Compute the 1/2 convolutional code
for k in 7 downto 0 loop
    -- Compute P1k and P2k
    P(k * 2 + 1) <= U(k + 2) xor U(k);
    P(k * 2)     <= U(k + 2) xor U(k + 1) xor U(k);
end loop;
    \end{verbatim}
    \end{varwidth}
    \caption{Calcolo di due byte del flusso $P$}
    \label{code:calcolop}
\end{figure}

\begin{figure}[!ht]
    \centering
    \begin{tikzpicture}
        \draw[fill=gray!10] (0, 0) rectangle (2, 1);

        \draw (2,  0) -- (10, 0);
        \draw (2,  1) -- (10, 1);
        \node at (0.5, 0.5) {$U_{k-2}$};
        \draw (1,  0) -- (1,  1);
        \node at (1.5, 0.5) {$U_{k-1}$};
        \node at (2.5, 0.5) {$U_{k}$};
        \draw (3,  0) -- (3,  1);
        \node at (3.5, 0.5) {$U_{k+1}$};
        \draw (4,  0) -- (4,  1);
        \node at (4.5, 0.5) {$U_{k+2}$};
        \draw (5,  0) -- (5,  1);
        \node at (5.5, 0.5) {$U_{k+3}$};
        \draw (6,  0) -- (6,  1);
        \node at (6.5, 0.5) {$U_{k+4}$};
        \draw (7,  0) -- (7,  1);
        \node at (7.5, 0.5) {$U_{k+5}$};
        \draw (8,  0) -- (8,  1);
        \node at (8.5, 0.5) {$U_{k+6}$};
        \draw (9,  0) -- (9,  1);
        \node at (9.5, 0.5) {$U_{k+7}$};
        \draw (10, 0) -- (10, 1);

        \node(add1) at (1, -1) [addnode] {\textbf{+}};
        \draw[->] (0.5, 0) -- (add1);
        \draw[->] (2.5, 0) -- (add1);
        \node(add2) at (2, -1) [addnode] {\textbf{+}};
        \draw[->] (0.5, 0) -- (add2);
        \draw[->] (1.5, 0) -- (add2);
        \draw[->] (2.5, 0) -- (add2);

        \draw (0.5, -2) -- (3,   -2);
        \draw (0.5, -3) -- (3,   -3);
        \draw (0.5, -3) -- (0.5, -2);
        \draw (1.5, -3) -- (1.5, -2);
        \draw (2.5, -3) -- (2.5, -2);
        \node at (1, -2.5) {$P_{1k}$};
        \draw[->] (add1) -- (1, -2);
        \node at (2, -2.5) {$P_{2k}$};
        \draw[->] (add2) -- (2, -2);

        \node(add3) at (8, -1) [addnode] {\textbf{+}};
        \draw[->] (7.5, 0) -- (add3);
        \draw[->] (9.5, 0) -- (add3);
        \node(add4) at (9, -1) [addnode] {\textbf{+}};
        \draw[->] (7.5, 0) -- (add4);
        \draw[->] (8.5, 0) -- (add4);
        \draw[->] (9.5, 0) -- (add4);

        \draw (6.5, -2) -- (10,  -2);
        \draw (6.5, -3) -- (10,  -3);
        \draw (7,   -3) -- (7,   -2);
        \draw (8.5, -3) -- (8.5, -2);
        \draw (10,  -3) -- (10,  -2);
        \node at (7.75, -2.5) {$P_{1(k+7)}$};
        \draw[->] (add3) -- (8, -2);
        \node at (9.25, -2.5) {$P_{2(k+7)}$};
        \draw[->] (add4) -- (9, -2);

        \draw[dashed] (3, -2) -- (7, -2);
        \draw[dashed] (3, -3) -- (7, -3);

        \draw [decorate, decoration = {brace}] (0, 1.25) -- (2,  1.25);
        \node at (1, 1.75) {Bit precedenti};
        \draw [decorate, decoration = {brace}] (2, 1.25) -- (10, 1.25);
        \node at (6, 1.75) {Byte attuale};
    \end{tikzpicture}
    \caption{Schema del calcolo di due byte del flusso $P$}
    \label{fig:schemacalcolop}
\end{figure}

\subsection{Architettura del componente}

Il componente descritto in VHDL è organizzato in due processi separati.

Il primo rimane in ascolto dei segnali \verb|i_rst| e \verb|i_clk|. Nel caso il segnale di reset venga alzato, lo stato viene resettato immediatamente riportando lo stato ad \verb|IDLE| e resettato il buffer utilizzato per il calcolo di $P$ e tutti gli altri segnali. In caso contrario, al rising edge del clock si avanza allo stato successivo aggiornando i registri.

Il secondo processo si occupa invece di eseguire le operazioni rispetto allo stato corrente e si attiva ogni qual volta esso viene aggiornato, oppure quando il segnale \verb|i_start| cambia valore. In quest'ultimo caso, se il segnale è alto e lo stato corrente è \textbf{IDLE}, la macchina si avvia passando allo stato successivo, altrimenti permane nello stato in cui si trova.

All'interno dell'architettura vengono inoltre usati diversi registri: \verb|current_state|, \verb|U_count|, \verb|U_buffer| e \verb|P_buffer| oltre che ai segnali collegati alla memoria. Per gestire i loro valori nel passaggio da uno stato all'altro, è stato definito un segnale ausiliario per ciascuno di essi. Questi segnali vengono modificati dalle operazioni di ciascuno stato e poi sostituiti alle loro controparti nel momento in cui lo stato viene aggiornato a causa del clock.