2022年6月13日晚

3*3卷积结果经过ReLU通过验证。
1*1卷积输入数据和权重设为1的测试，暂时未看出问题。需要用tb输入实际的数据进一步验证。
还需要做的：
①在accumulator中添加一个chnl_done信号，每当addr读到最高地址时，chnl_done拉高一周期
②在conv_post中添加一个计数器，记录chnl_done拉高的次数，当拉高8次时，说明计算完成
③在SRAM的we信号控制部分添加逻辑：若计算完成、we永不拉高
④考虑计算完成后如何输出结果，由于总线带宽限制，只能4通道并行输出，可以addr正常遍历，通过4输入MUX完成
⑤搭建top，整体仿真


2022年6月17日晚 

1*1卷积结果初步验证通过，权重数据使用3*3和ReLU的结果。权重使用8'b0111_1111，与SystemVerilog结果一致。
还需要做的：
①考虑计算完成后如何输出结果，由于总线带宽限制，只能4通道并行输出，可以addr正常遍历，通过4输入MUX完成
②搭建top，整体仿真


2022年6月18日晚

Top仿真。
需要做的：
①搞个RTL与goldenModel一致的结果展示
②将加速器挂在总线上，可能需要给top.v外边再套一层壳