Timing Analyzer report for ps2_uart_main
Tue Jul 16 10:45:52 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ps2_uart_main                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 326.16 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.066 ; -62.208            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -72.889                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                       ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.066 ; ps2:ps2_interface|index_reg[1]   ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 1.000        ; -0.079     ; 2.988      ;
; -2.048 ; ps2:ps2_interface|index_reg[1]   ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 1.000        ; -0.079     ; 2.970      ;
; -1.977 ; ps2:ps2_interface|index_reg[2]   ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 1.000        ; -0.079     ; 2.899      ;
; -1.967 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.576     ; 2.392      ;
; -1.958 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.576     ; 2.383      ;
; -1.952 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.873      ;
; -1.952 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.873      ;
; -1.952 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.873      ;
; -1.952 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.873      ;
; -1.952 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.873      ;
; -1.952 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.873      ;
; -1.952 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.873      ;
; -1.946 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.867      ;
; -1.946 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.867      ;
; -1.946 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.867      ;
; -1.946 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.867      ;
; -1.946 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.867      ;
; -1.946 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.867      ;
; -1.946 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.867      ;
; -1.921 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.842      ;
; -1.921 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.842      ;
; -1.921 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.842      ;
; -1.921 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.842      ;
; -1.921 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.842      ;
; -1.921 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.842      ;
; -1.921 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.842      ;
; -1.903 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.822      ;
; -1.897 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.816      ;
; -1.894 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.813      ;
; -1.892 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.319      ;
; -1.888 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.807      ;
; -1.884 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.311      ;
; -1.884 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.311      ;
; -1.884 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.311      ;
; -1.884 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.311      ;
; -1.884 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.311      ;
; -1.884 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.311      ;
; -1.884 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.311      ;
; -1.878 ; ps2:ps2_interface|index_reg[3]   ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 1.000        ; -0.079     ; 2.800      ;
; -1.871 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.298      ;
; -1.844 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|data_reg           ; clk          ; clk         ; 1.000        ; -0.080     ; 2.765      ;
; -1.820 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|data_reg           ; clk          ; clk         ; 1.000        ; -0.080     ; 2.741      ;
; -1.814 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.241      ;
; -1.814 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.241      ;
; -1.814 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.241      ;
; -1.814 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.241      ;
; -1.814 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.574     ; 2.241      ;
; -1.802 ; ps2:ps2_interface|index_reg[2]   ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 1.000        ; -0.079     ; 2.724      ;
; -1.779 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.698      ;
; -1.770 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.689      ;
; -1.768 ; ps2:ps2_interface|index_reg[3]   ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 1.000        ; -0.079     ; 2.690      ;
; -1.761 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.681      ;
; -1.750 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.670      ;
; -1.745 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.575     ; 2.171      ;
; -1.743 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.575     ; 2.169      ;
; -1.742 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.575     ; 2.168      ;
; -1.741 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.575     ; 2.167      ;
; -1.737 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.658      ;
; -1.737 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.658      ;
; -1.737 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.658      ;
; -1.737 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.658      ;
; -1.737 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.658      ;
; -1.737 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.658      ;
; -1.737 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.658      ;
; -1.715 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.635      ;
; -1.713 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.633      ;
; -1.712 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.632      ;
; -1.711 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.631      ;
; -1.709 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.629      ;
; -1.707 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.627      ;
; -1.706 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.626      ;
; -1.705 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.625      ;
; -1.700 ; uart:uart_interface|index_reg[3] ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.620      ;
; -1.689 ; uart:uart_interface|index_reg[3] ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.609      ;
; -1.688 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.607      ;
; -1.679 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.598      ;
; -1.679 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.080     ; 2.600      ;
; -1.677 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.080     ; 2.598      ;
; -1.676 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.080     ; 2.597      ;
; -1.675 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 2.596      ;
; -1.674 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.080     ; 2.595      ;
; -1.672 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.080     ; 2.593      ;
; -1.671 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.080     ; 2.592      ;
; -1.670 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 2.591      ;
; -1.669 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.576     ; 2.094      ;
; -1.661 ; ps2:ps2_interface|index_reg[2]   ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 1.000        ; -0.079     ; 2.583      ;
; -1.660 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.576     ; 2.085      ;
; -1.649 ; ps2:ps2_interface|index_reg[2]   ; ps2:ps2_interface|state.ST_IDLE        ; clk          ; clk         ; 1.000        ; -0.079     ; 2.571      ;
; -1.645 ; ps2:ps2_interface|ps2_clk_reg    ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 1.000        ; -0.080     ; 2.566      ;
; -1.644 ; ps2:ps2_interface|ps2_clk_reg    ; ps2:ps2_interface|state.ST_IDLE        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.565      ;
; -1.639 ; ps2:ps2_interface|ps2_clk_reg    ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.560      ;
; -1.637 ; ps2:ps2_interface|ps2_clk_reg    ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 1.000        ; -0.080     ; 2.558      ;
; -1.627 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.548      ;
; -1.627 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.548      ;
; -1.627 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.548      ;
; -1.627 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.548      ;
; -1.627 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.548      ;
; -1.627 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.548      ;
; -1.627 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.548      ;
; -1.604 ; uart:uart_interface|clks_reg[1]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.525      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; ps2:ps2_interface|ps2_out_reg[7]       ; ps2:ps2_interface|ps2_out_reg[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ps2:ps2_interface|ps2_out_reg[2]       ; ps2:ps2_interface|ps2_out_reg[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ps2:ps2_interface|ps2_out_reg[6]       ; ps2:ps2_interface|ps2_out_reg[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ps2:ps2_interface|ps2_out_reg[3]       ; ps2:ps2_interface|ps2_out_reg[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; ps2:ps2_interface|ps2_out_reg[1]       ; ps2:ps2_interface|ps2_out_reg[1]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ps2:ps2_interface|ps2_out_reg[0]       ; ps2:ps2_interface|ps2_out_reg[0]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ps2:ps2_interface|ps2_out_reg[5]       ; ps2:ps2_interface|ps2_out_reg[5]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ps2:ps2_interface|ps2_out_reg[4]       ; ps2:ps2_interface|ps2_out_reg[4]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_interface|index_reg[1]       ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_interface|index_reg[3]       ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_interface|index_reg[2]       ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_interface|index_reg[0]       ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_interface|state.ST_IDLE      ; uart:uart_interface|state.ST_IDLE      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ps2:ps2_interface|state.ST_START       ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ps2:ps2_interface|state.ST_IDLE        ; ps2:ps2_interface|state.ST_IDLE        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_DONE        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.502 ; ps2:ps2_interface|ps2_out_reg[4]       ; uart:uart_interface|tx_data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.518 ; uart:uart_interface|clks_reg[8]        ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.810      ;
; 0.540 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|index_reg[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.833      ;
; 0.541 ; ps2:ps2_interface|done_reg             ; uart:uart_interface|state.ST_IDLE      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.833      ;
; 0.624 ; uart:uart_interface|clks_reg[4]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.574      ; 1.410      ;
; 0.702 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.994      ;
; 0.738 ; uart:uart_interface|clks_reg[3]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.574      ; 1.524      ;
; 0.745 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; uart:uart_interface|clks_reg[3]        ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.748 ; uart:uart_interface|clks_reg[2]        ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.755 ; uart:uart_interface|clks_reg[2]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.574      ; 1.541      ;
; 0.756 ; uart:uart_interface|clks_reg[7]        ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.048      ;
; 0.757 ; uart:uart_interface|clks_reg[4]        ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.049      ;
; 0.758 ; uart:uart_interface|clks_reg[6]        ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.050      ;
; 0.768 ; uart:uart_interface|state.ST_DONE      ; uart:uart_interface|state.ST_IDLE      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.060      ;
; 0.776 ; uart:uart_interface|clks_reg[0]        ; uart:uart_interface|clks_reg[0]        ; clk          ; clk         ; 0.000        ; 0.100      ; 1.088      ;
; 0.777 ; uart:uart_interface|clks_reg[5]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.100      ; 1.089      ;
; 0.788 ; ps2:ps2_interface|index_reg[1]         ; ps2:ps2_interface|index_reg[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.081      ;
; 0.797 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|index_reg[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.090      ;
; 0.797 ; uart:uart_interface|index_reg[0]       ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.089      ;
; 0.797 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|ps2_out_reg[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.090      ;
; 0.797 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|ps2_out_reg[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.090      ;
; 0.802 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|state.ST_DONE        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.094      ;
; 0.802 ; ps2:ps2_interface|done_reg             ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.094      ;
; 0.819 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|ps2_out_reg[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.112      ;
; 0.821 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|ps2_out_reg[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.114      ;
; 0.840 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.132      ;
; 0.840 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.132      ;
; 0.840 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_IDLE        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.132      ;
; 0.841 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 0.000        ; 0.080      ; 1.133      ;
; 0.855 ; ps2:ps2_interface|ps2_clk_reg          ; ps2:ps2_interface|state.ST_DONE        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.147      ;
; 0.877 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.574      ; 1.663      ;
; 0.900 ; ps2:ps2_interface|ps2_out_reg[5]       ; uart:uart_interface|tx_data_reg[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.193      ;
; 0.902 ; uart:uart_interface|index_reg[0]       ; uart:uart_interface|data_reg           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.194      ;
; 0.906 ; ps2:ps2_interface|ps2_out_reg[0]       ; uart:uart_interface|tx_data_reg[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.199      ;
; 0.933 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|ps2_out_reg[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.226      ;
; 0.935 ; ps2:ps2_interface|ps2_out_reg[1]       ; uart:uart_interface|tx_data_reg[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.228      ;
; 0.937 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|ps2_out_reg[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.230      ;
; 0.937 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|ps2_out_reg[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.230      ;
; 0.938 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|ps2_out_reg[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.231      ;
; 0.990 ; ps2:ps2_interface|index_reg[0]         ; ps2:ps2_interface|index_reg[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.283      ;
; 0.993 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|done_reg             ; clk          ; clk         ; 0.000        ; 0.083      ; 1.288      ;
; 1.007 ; uart:uart_interface|state.ST_IDLE      ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.299      ;
; 1.007 ; ps2:ps2_interface|ps2_clk_reg          ; ps2:ps2_interface|index_reg[0]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.298      ;
; 1.016 ; uart:uart_interface|state.ST_IDLE      ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.309      ;
; 1.023 ; uart:uart_interface|tx_data_reg[8]     ; uart:uart_interface|data_reg           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.316      ;
; 1.073 ; ps2:ps2_interface|ps2_out_reg[7]       ; uart:uart_interface|tx_data_reg[8]     ; clk          ; clk         ; 0.000        ; 0.085      ; 1.370      ;
; 1.078 ; ps2:ps2_interface|done_reg             ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.371      ;
; 1.100 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.392      ;
; 1.101 ; uart:uart_interface|clks_reg[3]        ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.109 ; uart:uart_interface|clks_reg[2]        ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.110 ; uart:uart_interface|clks_reg[7]        ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.402      ;
; 1.118 ; uart:uart_interface|clks_reg[2]        ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; uart:uart_interface|clks_reg[6]        ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.127 ; uart:uart_interface|clks_reg[4]        ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; uart:uart_interface|clks_reg[6]        ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.142 ; ps2:ps2_interface|index_reg[1]         ; ps2:ps2_interface|index_reg[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.435      ;
; 1.158 ; ps2:ps2_interface|ps2_out_reg[6]       ; uart:uart_interface|tx_data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.086      ; 1.456      ;
; 1.158 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|index_reg[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.451      ;
; 1.168 ; ps2:ps2_interface|ps2_out_reg[2]       ; uart:uart_interface|tx_data_reg[3]     ; clk          ; clk         ; 0.000        ; 0.086      ; 1.466      ;
; 1.175 ; ps2:ps2_interface|ps2_out_reg[3]       ; uart:uart_interface|tx_data_reg[4]     ; clk          ; clk         ; 0.000        ; 0.086      ; 1.473      ;
; 1.184 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|index_reg[3]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.475      ;
; 1.184 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|index_reg[1]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.475      ;
; 1.184 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|index_reg[2]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.475      ;
; 1.184 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|index_reg[0]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.475      ;
; 1.194 ; uart:uart_interface|index_reg[1]       ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.486      ;
; 1.205 ; uart:uart_interface|index_reg[3]       ; uart:uart_interface|data_reg           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.497      ;
; 1.212 ; ps2:ps2_interface|index_reg[0]         ; ps2:ps2_interface|ps2_out_reg[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.505      ;
; 1.213 ; ps2:ps2_interface|ps2_clk_reg          ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.505      ;
; 1.216 ; ps2:ps2_interface|index_reg[0]         ; ps2:ps2_interface|ps2_out_reg[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.509      ;
; 1.225 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|tx_data_reg[8]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.517      ;
; 1.225 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|tx_data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.517      ;
; 1.225 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|tx_data_reg[0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.517      ;
; 1.231 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.523      ;
; 1.240 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.532      ;
; 1.241 ; uart:uart_interface|clks_reg[3]        ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.533      ;
; 1.248 ; uart:uart_interface|tx_data_reg[7]     ; uart:uart_interface|data_reg           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.540      ;
; 1.253 ; ps2:ps2_interface|ps2_data_reg         ; ps2:ps2_interface|ps2_out_reg[5]       ; clk          ; clk         ; 0.000        ; 0.083      ; 1.548      ;
; 1.257 ; ps2:ps2_interface|ps2_data_reg         ; ps2:ps2_interface|ps2_out_reg[0]       ; clk          ; clk         ; 0.000        ; 0.083      ; 1.552      ;
; 1.258 ; uart:uart_interface|clks_reg[4]        ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; uart:uart_interface|clks_reg[2]        ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.550      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 350.75 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.851 ; -54.687           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -72.889                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.851 ; ps2:ps2_interface|index_reg[1]   ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.784      ;
; -1.832 ; ps2:ps2_interface|index_reg[1]   ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 1.000        ; -0.069     ; 2.765      ;
; -1.813 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.539     ; 2.276      ;
; -1.797 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.539     ; 2.260      ;
; -1.770 ; ps2:ps2_interface|index_reg[2]   ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.703      ;
; -1.719 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.716 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.644      ;
; -1.715 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.644      ;
; -1.715 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.644      ;
; -1.712 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.640      ;
; -1.700 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.628      ;
; -1.696 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.624      ;
; -1.678 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.607      ;
; -1.678 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.607      ;
; -1.678 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.607      ;
; -1.678 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.607      ;
; -1.678 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.607      ;
; -1.678 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.607      ;
; -1.678 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.607      ;
; -1.672 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.136      ;
; -1.672 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.136      ;
; -1.672 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.136      ;
; -1.672 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.136      ;
; -1.672 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.136      ;
; -1.672 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.136      ;
; -1.672 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.136      ;
; -1.670 ; ps2:ps2_interface|index_reg[3]   ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.603      ;
; -1.648 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.576      ;
; -1.632 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.560      ;
; -1.612 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.076      ;
; -1.608 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|data_reg           ; clk          ; clk         ; 1.000        ; -0.072     ; 2.538      ;
; -1.604 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.068      ;
; -1.594 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.058      ;
; -1.594 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.058      ;
; -1.594 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.058      ;
; -1.594 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.058      ;
; -1.594 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.538     ; 2.058      ;
; -1.589 ; ps2:ps2_interface|index_reg[2]   ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 1.000        ; -0.069     ; 2.522      ;
; -1.579 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|data_reg           ; clk          ; clk         ; 1.000        ; -0.072     ; 2.509      ;
; -1.561 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.538     ; 2.025      ;
; -1.559 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.538     ; 2.023      ;
; -1.558 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.538     ; 2.022      ;
; -1.557 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.538     ; 2.021      ;
; -1.547 ; ps2:ps2_interface|index_reg[3]   ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 1.000        ; -0.069     ; 2.480      ;
; -1.538 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.467      ;
; -1.538 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.467      ;
; -1.538 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.467      ;
; -1.538 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.467      ;
; -1.538 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.467      ;
; -1.538 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.467      ;
; -1.538 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.467      ;
; -1.535 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.463      ;
; -1.530 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.539     ; 1.993      ;
; -1.519 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.447      ;
; -1.514 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.539     ; 1.977      ;
; -1.511 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.440      ;
; -1.509 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.438      ;
; -1.508 ; ps2:ps2_interface|index_reg[2]   ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 1.000        ; -0.069     ; 2.441      ;
; -1.508 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.437      ;
; -1.507 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.436      ;
; -1.507 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.436      ;
; -1.505 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.434      ;
; -1.504 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.433      ;
; -1.503 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.432      ;
; -1.493 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.422      ;
; -1.489 ; ps2:ps2_interface|index_reg[2]   ; ps2:ps2_interface|state.ST_IDLE        ; clk          ; clk         ; 1.000        ; -0.069     ; 2.422      ;
; -1.486 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.415      ;
; -1.479 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.409      ;
; -1.477 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.407      ;
; -1.476 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.406      ;
; -1.475 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.405      ;
; -1.465 ; uart:uart_interface|index_reg[3] ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.394      ;
; -1.464 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.394      ;
; -1.462 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.392      ;
; -1.461 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.391      ;
; -1.460 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.390      ;
; -1.449 ; uart:uart_interface|index_reg[3] ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.378      ;
; -1.432 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.360      ;
; -1.417 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.346      ;
; -1.417 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.346      ;
; -1.417 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.346      ;
; -1.417 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.346      ;
; -1.417 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.346      ;
; -1.417 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.346      ;
; -1.417 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.346      ;
; -1.416 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.344      ;
; -1.415 ; uart:uart_interface|clks_reg[1]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.344      ;
; -1.415 ; uart:uart_interface|clks_reg[1]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.344      ;
; -1.415 ; uart:uart_interface|clks_reg[1]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.344      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; ps2:ps2_interface|ps2_out_reg[1]       ; ps2:ps2_interface|ps2_out_reg[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2:ps2_interface|ps2_out_reg[0]       ; ps2:ps2_interface|ps2_out_reg[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2:ps2_interface|ps2_out_reg[5]       ; ps2:ps2_interface|ps2_out_reg[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2:ps2_interface|ps2_out_reg[4]       ; ps2:ps2_interface|ps2_out_reg[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_interface|index_reg[1]       ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_interface|index_reg[3]       ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_interface|index_reg[2]       ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_interface|index_reg[0]       ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_interface|state.ST_IDLE      ; uart:uart_interface|state.ST_IDLE      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2:ps2_interface|state.ST_START       ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2:ps2_interface|state.ST_IDLE        ; ps2:ps2_interface|state.ST_IDLE        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; ps2:ps2_interface|ps2_out_reg[7]       ; ps2:ps2_interface|ps2_out_reg[7]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ps2:ps2_interface|ps2_out_reg[2]       ; ps2:ps2_interface|ps2_out_reg[2]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ps2:ps2_interface|ps2_out_reg[6]       ; ps2:ps2_interface|ps2_out_reg[6]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ps2:ps2_interface|ps2_out_reg[3]       ; ps2:ps2_interface|ps2_out_reg[3]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.417 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_DONE        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.470 ; ps2:ps2_interface|ps2_out_reg[4]       ; uart:uart_interface|tx_data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.475 ; uart:uart_interface|clks_reg[8]        ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.743      ;
; 0.499 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|index_reg[3]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.765      ;
; 0.505 ; ps2:ps2_interface|done_reg             ; uart:uart_interface|state.ST_IDLE      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.772      ;
; 0.556 ; uart:uart_interface|clks_reg[4]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.538      ; 1.289      ;
; 0.646 ; uart:uart_interface|clks_reg[3]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.538      ; 1.379      ;
; 0.651 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.918      ;
; 0.673 ; uart:uart_interface|clks_reg[2]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.538      ; 1.406      ;
; 0.690 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.693 ; uart:uart_interface|clks_reg[3]        ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.697 ; uart:uart_interface|clks_reg[2]        ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.702 ; uart:uart_interface|clks_reg[4]        ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.970      ;
; 0.704 ; uart:uart_interface|clks_reg[7]        ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.708 ; uart:uart_interface|clks_reg[6]        ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.719 ; uart:uart_interface|state.ST_DONE      ; uart:uart_interface|state.ST_IDLE      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.986      ;
; 0.721 ; uart:uart_interface|clks_reg[5]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.007      ;
; 0.723 ; uart:uart_interface|clks_reg[0]        ; uart:uart_interface|clks_reg[0]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.009      ;
; 0.733 ; ps2:ps2_interface|index_reg[1]         ; ps2:ps2_interface|index_reg[1]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.999      ;
; 0.746 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|index_reg[2]         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.012      ;
; 0.746 ; ps2:ps2_interface|done_reg             ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.013      ;
; 0.746 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|ps2_out_reg[7]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.012      ;
; 0.746 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|ps2_out_reg[6]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.012      ;
; 0.750 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|state.ST_DONE        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.017      ;
; 0.752 ; uart:uart_interface|index_reg[0]       ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.019      ;
; 0.764 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.538      ; 1.497      ;
; 0.773 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|ps2_out_reg[2]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.039      ;
; 0.775 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|ps2_out_reg[3]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.041      ;
; 0.786 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.053      ;
; 0.787 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 0.000        ; 0.072      ; 1.054      ;
; 0.787 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.054      ;
; 0.787 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_IDLE        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.054      ;
; 0.791 ; ps2:ps2_interface|ps2_clk_reg          ; ps2:ps2_interface|state.ST_DONE        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.058      ;
; 0.831 ; ps2:ps2_interface|ps2_out_reg[5]       ; uart:uart_interface|tx_data_reg[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.099      ;
; 0.832 ; ps2:ps2_interface|ps2_out_reg[0]       ; uart:uart_interface|tx_data_reg[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.100      ;
; 0.852 ; uart:uart_interface|index_reg[0]       ; uart:uart_interface|data_reg           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.119      ;
; 0.854 ; ps2:ps2_interface|ps2_out_reg[1]       ; uart:uart_interface|tx_data_reg[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.122      ;
; 0.854 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|ps2_out_reg[3]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.120      ;
; 0.856 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|ps2_out_reg[2]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.122      ;
; 0.857 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|ps2_out_reg[6]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.123      ;
; 0.859 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|ps2_out_reg[7]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.125      ;
; 0.881 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|done_reg             ; clk          ; clk         ; 0.000        ; 0.075      ; 1.151      ;
; 0.911 ; uart:uart_interface|tx_data_reg[8]     ; uart:uart_interface|data_reg           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.179      ;
; 0.930 ; ps2:ps2_interface|index_reg[0]         ; ps2:ps2_interface|index_reg[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.196      ;
; 0.930 ; uart:uart_interface|state.ST_IDLE      ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.197      ;
; 0.938 ; uart:uart_interface|state.ST_IDLE      ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.206      ;
; 0.939 ; ps2:ps2_interface|ps2_clk_reg          ; ps2:ps2_interface|index_reg[0]         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.203      ;
; 0.959 ; ps2:ps2_interface|ps2_out_reg[7]       ; uart:uart_interface|tx_data_reg[8]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.231      ;
; 0.960 ; ps2:ps2_interface|done_reg             ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.228      ;
; 1.012 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.015 ; uart:uart_interface|clks_reg[3]        ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; uart:uart_interface|clks_reg[2]        ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.027 ; uart:uart_interface|clks_reg[6]        ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; uart:uart_interface|clks_reg[7]        ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.031 ; uart:uart_interface|clks_reg[2]        ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.036 ; uart:uart_interface|clks_reg[4]        ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.304      ;
; 1.042 ; uart:uart_interface|clks_reg[6]        ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.310      ;
; 1.052 ; ps2:ps2_interface|ps2_out_reg[6]       ; uart:uart_interface|tx_data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.325      ;
; 1.057 ; ps2:ps2_interface|index_reg[1]         ; ps2:ps2_interface|index_reg[2]         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.323      ;
; 1.058 ; ps2:ps2_interface|ps2_out_reg[2]       ; uart:uart_interface|tx_data_reg[3]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.331      ;
; 1.064 ; ps2:ps2_interface|ps2_out_reg[3]       ; uart:uart_interface|tx_data_reg[4]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.337      ;
; 1.065 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|index_reg[3]         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.331      ;
; 1.095 ; uart:uart_interface|index_reg[1]       ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.362      ;
; 1.100 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|index_reg[3]         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.364      ;
; 1.100 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|index_reg[1]         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.364      ;
; 1.100 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|index_reg[2]         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.364      ;
; 1.100 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|index_reg[0]         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.364      ;
; 1.107 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.375      ;
; 1.109 ; ps2:ps2_interface|ps2_data_reg         ; ps2:ps2_interface|ps2_out_reg[5]       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.379      ;
; 1.113 ; ps2:ps2_interface|ps2_data_reg         ; ps2:ps2_interface|ps2_out_reg[0]       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.383      ;
; 1.115 ; ps2:ps2_interface|ps2_data_reg         ; ps2:ps2_interface|ps2_out_reg[1]       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.385      ;
; 1.116 ; ps2:ps2_interface|ps2_data_reg         ; ps2:ps2_interface|ps2_out_reg[4]       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.386      ;
; 1.116 ; uart:uart_interface|index_reg[3]       ; uart:uart_interface|data_reg           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.383      ;
; 1.129 ; ps2:ps2_interface|index_reg[0]         ; ps2:ps2_interface|ps2_out_reg[3]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.395      ;
; 1.134 ; ps2:ps2_interface|index_reg[0]         ; ps2:ps2_interface|ps2_out_reg[7]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.400      ;
; 1.134 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.402      ;
; 1.135 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|tx_data_reg[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.402      ;
; 1.135 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|tx_data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.402      ;
; 1.135 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|tx_data_reg[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.402      ;
; 1.137 ; uart:uart_interface|clks_reg[3]        ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.405      ;
; 1.138 ; ps2:ps2_interface|ps2_data_reg         ; ps2:ps2_interface|ps2_out_reg[3]       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.402      ;
; 1.138 ; ps2:ps2_interface|ps2_clk_reg          ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.405      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.320 ; -4.729            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -63.934                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.320 ; ps2:ps2_interface|index_reg[1]   ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.272      ;
; -0.288 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.238     ; 1.037      ;
; -0.282 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.238     ; 1.031      ;
; -0.278 ; ps2:ps2_interface|index_reg[1]   ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 1.000        ; -0.035     ; 1.230      ;
; -0.247 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.998      ;
; -0.245 ; ps2:ps2_interface|index_reg[2]   ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.197      ;
; -0.238 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|data_reg           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.189      ;
; -0.227 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.177      ;
; -0.225 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.176      ;
; -0.225 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.176      ;
; -0.225 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.176      ;
; -0.225 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.176      ;
; -0.225 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.176      ;
; -0.225 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.176      ;
; -0.225 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.176      ;
; -0.223 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.174      ;
; -0.223 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.174      ;
; -0.223 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.174      ;
; -0.223 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.174      ;
; -0.223 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.174      ;
; -0.223 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.174      ;
; -0.223 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.174      ;
; -0.222 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.173      ;
; -0.222 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.173      ;
; -0.222 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.173      ;
; -0.222 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.173      ;
; -0.222 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.173      ;
; -0.222 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.173      ;
; -0.222 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.173      ;
; -0.221 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.171      ;
; -0.221 ; ps2:ps2_interface|index_reg[3]   ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.173      ;
; -0.219 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.168      ;
; -0.217 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|data_reg           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.215 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.966      ;
; -0.213 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.162      ;
; -0.200 ; uart:uart_interface|index_reg[3] ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.197 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.146      ;
; -0.194 ; uart:uart_interface|index_reg[3] ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.144      ;
; -0.193 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.142      ;
; -0.191 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.140      ;
; -0.190 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.139      ;
; -0.189 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.237     ; 0.939      ;
; -0.187 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.237     ; 0.937      ;
; -0.187 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.237     ; 0.937      ;
; -0.186 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.237     ; 0.936      ;
; -0.184 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.935      ;
; -0.184 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.935      ;
; -0.184 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.935      ;
; -0.184 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.935      ;
; -0.184 ; uart:uart_interface|clks_reg[0]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.935      ;
; -0.180 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.931      ;
; -0.180 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.931      ;
; -0.180 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.931      ;
; -0.180 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.931      ;
; -0.180 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.931      ;
; -0.180 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.931      ;
; -0.180 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.236     ; 0.931      ;
; -0.169 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.238     ; 0.918      ;
; -0.165 ; ps2:ps2_interface|index_reg[2]   ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.117      ;
; -0.163 ; uart:uart_interface|clks_reg[5]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.238     ; 0.912      ;
; -0.163 ; ps2:ps2_interface|ps2_clk_reg    ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.114      ;
; -0.162 ; ps2:ps2_interface|index_reg[3]   ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 1.000        ; -0.035     ; 1.114      ;
; -0.162 ; ps2:ps2_interface|ps2_clk_reg    ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.113      ;
; -0.161 ; ps2:ps2_interface|index_reg[2]   ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 1.000        ; -0.035     ; 1.113      ;
; -0.158 ; ps2:ps2_interface|ps2_clk_reg    ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 1.000        ; -0.036     ; 1.109      ;
; -0.155 ; ps2:ps2_interface|index_reg[2]   ; ps2:ps2_interface|state.ST_IDLE        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.107      ;
; -0.152 ; ps2:ps2_interface|ps2_clk_reg    ; ps2:ps2_interface|state.ST_IDLE        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.103      ;
; -0.150 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.100      ;
; -0.148 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.098      ;
; -0.148 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.098      ;
; -0.147 ; uart:uart_interface|clks_reg[6]  ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.097      ;
; -0.146 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.096      ;
; -0.144 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.094      ;
; -0.144 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.094      ;
; -0.143 ; uart:uart_interface|clks_reg[3]  ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.093      ;
; -0.142 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.091      ;
; -0.141 ; ps2:ps2_interface|index_reg[3]   ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.093      ;
; -0.136 ; uart:uart_interface|clks_reg[7]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.085      ;
; -0.131 ; ps2:ps2_interface|index_reg[3]   ; ps2:ps2_interface|state.ST_IDLE        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.083      ;
; -0.125 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.076      ;
; -0.123 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.074      ;
; -0.123 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.074      ;
; -0.122 ; uart:uart_interface|index_reg[0] ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.073      ;
; -0.122 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.073      ;
; -0.120 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.070      ;
; -0.120 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.071      ;
; -0.120 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.071      ;
; -0.119 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.070      ;
; -0.119 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.070      ;
; -0.119 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.070      ;
; -0.119 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.070      ;
; -0.119 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.070      ;
; -0.119 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.070      ;
; -0.119 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.070      ;
; -0.119 ; uart:uart_interface|index_reg[1] ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.070      ;
; -0.118 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.068      ;
; -0.118 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.068      ;
; -0.117 ; uart:uart_interface|clks_reg[8]  ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.067      ;
; -0.106 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.055      ;
; -0.100 ; uart:uart_interface|clks_reg[2]  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.049      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; ps2:ps2_interface|ps2_out_reg[7]       ; ps2:ps2_interface|ps2_out_reg[7]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2_interface|ps2_out_reg[1]       ; ps2:ps2_interface|ps2_out_reg[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2_interface|ps2_out_reg[2]       ; ps2:ps2_interface|ps2_out_reg[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2_interface|ps2_out_reg[0]       ; ps2:ps2_interface|ps2_out_reg[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2_interface|ps2_out_reg[5]       ; ps2:ps2_interface|ps2_out_reg[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2_interface|ps2_out_reg[6]       ; ps2:ps2_interface|ps2_out_reg[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2_interface|ps2_out_reg[3]       ; ps2:ps2_interface|ps2_out_reg[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2_interface|ps2_out_reg[4]       ; ps2:ps2_interface|ps2_out_reg[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_interface|index_reg[1]       ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_interface|index_reg[3]       ; uart:uart_interface|index_reg[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_interface|index_reg[2]       ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_interface|index_reg[0]       ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_interface|state.ST_IDLE      ; uart:uart_interface|state.ST_IDLE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2_interface|state.ST_START       ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2:ps2_interface|state.ST_IDLE        ; ps2:ps2_interface|state.ST_IDLE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; ps2:ps2_interface|ps2_out_reg[4]       ; uart:uart_interface|tx_data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_DONE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.209 ; uart:uart_interface|clks_reg[8]        ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.212 ; ps2:ps2_interface|done_reg             ; uart:uart_interface|state.ST_IDLE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.332      ;
; 0.220 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|index_reg[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.262 ; uart:uart_interface|clks_reg[4]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.236      ; 0.582      ;
; 0.282 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|state.ST_DONE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.402      ;
; 0.297 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; uart:uart_interface|clks_reg[3]        ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; uart:uart_interface|clks_reg[2]        ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; uart:uart_interface|clks_reg[4]        ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_interface|clks_reg[7]        ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; uart:uart_interface|clks_reg[6]        ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.308 ; uart:uart_interface|state.ST_DONE      ; uart:uart_interface|state.ST_IDLE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.311 ; uart:uart_interface|clks_reg[3]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.236      ; 0.631      ;
; 0.313 ; uart:uart_interface|clks_reg[0]        ; uart:uart_interface|clks_reg[0]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.442      ;
; 0.314 ; uart:uart_interface|clks_reg[5]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.443      ;
; 0.318 ; ps2:ps2_interface|index_reg[1]         ; ps2:ps2_interface|index_reg[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.321 ; ps2:ps2_interface|done_reg             ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.324 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|state.ST_DONE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.444      ;
; 0.325 ; uart:uart_interface|clks_reg[2]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.236      ; 0.645      ;
; 0.326 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|ps2_out_reg[7]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.446      ;
; 0.326 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|ps2_out_reg[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.446      ;
; 0.328 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|index_reg[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.332 ; uart:uart_interface|index_reg[0]       ; uart:uart_interface|index_reg[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.452      ;
; 0.334 ; ps2:ps2_interface|ps2_out_reg[5]       ; uart:uart_interface|tx_data_reg[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.334 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|ps2_out_reg[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.454      ;
; 0.335 ; ps2:ps2_interface|ps2_out_reg[0]       ; uart:uart_interface|tx_data_reg[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.336 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|ps2_out_reg[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.456      ;
; 0.343 ; ps2:ps2_interface|ps2_out_reg[1]       ; uart:uart_interface|tx_data_reg[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.464      ;
; 0.345 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_STOP        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.345 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_PS2_CLK_LOW ; clk          ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.345 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.346 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|state.ST_IDLE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.356 ; ps2:ps2_interface|ps2_clk_reg          ; ps2:ps2_interface|state.ST_DONE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.476      ;
; 0.375 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[5]        ; clk          ; clk         ; 0.000        ; 0.236      ; 0.695      ;
; 0.384 ; uart:uart_interface|index_reg[0]       ; uart:uart_interface|data_reg           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.504      ;
; 0.387 ; ps2:ps2_interface|index_reg[0]         ; ps2:ps2_interface|index_reg[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.507      ;
; 0.396 ; uart:uart_interface|state.ST_IDLE      ; uart:uart_interface|state.ST_TRANSMIT  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.516      ;
; 0.396 ; ps2:ps2_interface|ps2_clk_reg          ; ps2:ps2_interface|index_reg[0]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.515      ;
; 0.397 ; ps2:ps2_interface|state.ST_DONE        ; ps2:ps2_interface|done_reg             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.520      ;
; 0.398 ; uart:uart_interface|state.ST_IDLE      ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.399 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|ps2_out_reg[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.519      ;
; 0.402 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|ps2_out_reg[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.522      ;
; 0.402 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|ps2_out_reg[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.522      ;
; 0.403 ; uart:uart_interface|tx_data_reg[8]     ; uart:uart_interface|data_reg           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.524      ;
; 0.404 ; ps2:ps2_interface|index_reg[3]         ; ps2:ps2_interface|ps2_out_reg[7]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.524      ;
; 0.418 ; ps2:ps2_interface|ps2_out_reg[7]       ; uart:uart_interface|tx_data_reg[8]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.542      ;
; 0.418 ; ps2:ps2_interface|done_reg             ; uart:uart_interface|index_reg[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.539      ;
; 0.446 ; ps2:ps2_interface|ps2_out_reg[2]       ; uart:uart_interface|tx_data_reg[3]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.571      ;
; 0.446 ; ps2:ps2_interface|ps2_out_reg[6]       ; uart:uart_interface|tx_data_reg[7]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.571      ;
; 0.446 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.448 ; ps2:ps2_interface|ps2_out_reg[3]       ; uart:uart_interface|tx_data_reg[4]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; uart:uart_interface|clks_reg[3]        ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.453 ; uart:uart_interface|clks_reg[7]        ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|index_reg[3]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|index_reg[1]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|index_reg[2]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; ps2:ps2_interface|state.ST_STOP        ; ps2:ps2_interface|index_reg[0]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.459 ; uart:uart_interface|clks_reg[2]        ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.462 ; uart:uart_interface|clks_reg[2]        ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; uart:uart_interface|clks_reg[6]        ; uart:uart_interface|clks_reg[7]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.465 ; uart:uart_interface|clks_reg[4]        ; uart:uart_interface|clks_reg[6]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; uart:uart_interface|clks_reg[6]        ; uart:uart_interface|clks_reg[8]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; ps2:ps2_interface|index_reg[1]         ; ps2:ps2_interface|index_reg[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.481 ; uart:uart_interface|index_reg[1]       ; uart:uart_interface|index_reg[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.601      ;
; 0.486 ; ps2:ps2_interface|index_reg[2]         ; ps2:ps2_interface|index_reg[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.606      ;
; 0.487 ; ps2:ps2_interface|ps2_data_reg         ; ps2:ps2_interface|ps2_out_reg[5]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.610      ;
; 0.488 ; ps2:ps2_interface|ps2_clk_reg          ; ps2:ps2_interface|state.ST_START       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.608      ;
; 0.489 ; uart:uart_interface|index_reg[3]       ; uart:uart_interface|data_reg           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.609      ;
; 0.490 ; ps2:ps2_interface|ps2_data_reg         ; ps2:ps2_interface|ps2_out_reg[0]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.613      ;
; 0.490 ; ps2:ps2_interface|index_reg[0]         ; ps2:ps2_interface|ps2_out_reg[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.610      ;
; 0.493 ; ps2:ps2_interface|ps2_data_reg         ; ps2:ps2_interface|ps2_out_reg[1]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.616      ;
; 0.493 ; ps2:ps2_interface|ps2_data_reg         ; ps2:ps2_interface|ps2_out_reg[4]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.616      ;
; 0.494 ; ps2:ps2_interface|index_reg[0]         ; ps2:ps2_interface|ps2_out_reg[7]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.614      ;
; 0.505 ; uart:uart_interface|tx_data_reg[7]     ; uart:uart_interface|data_reg           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.625      ;
; 0.509 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|tx_data_reg[8]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|tx_data_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; uart:uart_interface|state.ST_TRANSMIT  ; uart:uart_interface|tx_data_reg[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.512 ; uart:uart_interface|clks_reg[1]        ; uart:uart_interface|clks_reg[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.632      ;
; 0.513 ; ps2:ps2_interface|ps2_data_reg         ; ps2:ps2_interface|ps2_out_reg[7]       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.632      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.066  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.066  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -62.208 ; 0.0   ; 0.0      ; 0.0     ; -72.889             ;
;  clk             ; -62.208 ; 0.000 ; N/A      ; N/A     ; -72.889             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_out      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2_clk                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2_data                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_out      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_out      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_out      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 472      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 472      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 49    ; 49   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ps2_clk    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ps2_data   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_out    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ps2_clk    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ps2_data   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_out    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Jul 16 10:45:50 2024
Info: Command: quartus_sta ps2_uart_main -c ps2_uart_main
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ps2_uart_main.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.066
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.066             -62.208 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.889 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.851
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.851             -54.687 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.889 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.320              -4.729 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -63.934 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4736 megabytes
    Info: Processing ended: Tue Jul 16 10:45:52 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


