# cpuex2020_1 1stCPU 用 FPU

## memo

3clock 以下 100MHz で動き、チェックを通ったもの
10/18 fadd 3clock 9.785ns
10/18 fsub 3clock 10.072ns
間に合ってないけど治らないのでとりあえずこれで
10/18 fmul 2clock 7.131ns
非正規化数とかゼロ周りが怪しいのでまだ改善する必要がある
10/20
組み合わせ回路で fneg, fabs を実装
10/25
finv の table を書いてみた
また、それを用いて finv の処理を python でエミュレートした
一応誤差は+-3ulp に収まったが、定数項の最上位 bit が 1 固定なのは無駄かも
つまり、定数項の最上位 bit を暗黙の 1 としてケチり、もう 1bit 下まで書けば精度が向上する可能性がある(向上させる必要は現状ないと思われるが。)
