```wavedrom
{'edge': [
    'A|B'
],
'signal': [

{'name': 'mem_clk',                 'wave': 'p...............',
                                    'node': '..A'},
{},

['Inputs',
    {'name': 'wdata[ ]',            'wave': 'x.',
                                        'data': ['']},
    {'name': 'addr[ ]',             'wave': 'x.',
                                        'data': ['A0','A1','A2']},
    {'name': 'rd_wr_n',             'wave': 'x.'},
    {'name': 'req',                 'wave': 'x0'},
],
{},

['Buffer Control',
    {'name': 'ack',                 'wave': 'x1'},
    ['In',
    {'name': 'wfifo_full',          'wave': 'x0'},
    {'name': 'rfifo_full',          'wave': 'x0'},
    {'name': 'banks_ready',         'wave': 'x1'},
    ],
    {},
    ['Out',
    {'name': 'wdata[ ]',            'wave': 'x.',
                                        'data': []},
    {'name': 'addr[ ]',             'wave': 'x.',
                                        'data': ['A0','A1']},
    {'name': 'rd_wr_n',             'wave': 'x.'},
    {'name': 'bank_en[ ]',          'wave': 'x0',
                                        'data': ['b0','b0']},
    {'name': 'wfifo_din_en',        'wave': 'x0'},
    {'name': 'rfifo_ain_en',        'wave': 'x0'},
    ],
],

{},
['Data Buffers',
['Write',
    ['In',
    {'name': 'din[ ]',              'wave': 'x.',
                                        'data': []},
    {'name': 'din_addr[ ]',         'wave': 'x.',
                                        'data': []},
    {'name': 'din_en',              'wave': 'x0'},
    {},
    {'name': 'dout_en',             'wave': 'x0'},
    ],
    {},
    ['Internal',
    {'name': 'size',                'wave': 'x=',
                                        'data': ['0']},
    {'name': 'full',                'wave': 'x0'},
    ],
    {},
    ['Out',
    {'name': 'dout[ ]',             'wave': 'x.',
                                        'data': []},
    {'name': 'dout_addr[ ]',        'wave': 'x.',
                                        'data': []},
    ],
],
{},
['Read',
    ['Addr In',
    {'name': 'addr',                'wave': 'x.',
                                        'data': ['A0','A1']},
    {'name': 'ain_en',              'wave': 'x0'},
    ],
    {},
    ['Data In',
    {'name': 'din[ ]',              'wave': 'x.',
                                        'data': []},
    {'name': 'din_addr[ ]',         'wave': 'x.',
                                        'data': []},
    {'name': 'din_en',              'wave': 'x0'},
    ],
    {},
    ['Internal',
    {'name': 'size',                'wave': 'x=',
                                        'data': ['0','1']},
    {'name': 'full',                'wave': 'x0'},
    ],
    {},
    ['Out',
    {'name': 'dout[ ]',             'wave': 'x.'},
    {'name': 'valid',               'wave': 'x0'},
    ],
]],
{},

['Bank Schedular 0',
    ['In',
    {'name': 'addr_in[ ]',          'wave': 'x.'},
    {'name': 'en',                  'wave': 'x0'},
    ],
    {},
    ['Out',
    {'name': 'ready',               'wave': 'x1'},
    ],
    {},
    ['Internal',
    {'name': 'reqs[ ]',             'wave': 'x=',
                                        'data': ['-']},
    {'name': 'active_row',          'wave': 'x=',
                                        'data': ['-']},
    {'name': 'tRC (ref-ref)(act-act)=8',    'wave': 'x=',
                                                'data': ['0']},
    {'name': 'tRAS (act-pre)=5',            'wave': 'x=',
                                                'data': ['0']},
    {'name': 'tCAS (rd-dq)=2',              'wave': 'x=',
                                                'data': ['0']},
    {'name': 'tDQ=2',                       'wave': 'x=',
                                                'data': ['0']},
    {'name': 'tRP (pre-act)=2',             'wave': 'x=',
                                                'data': ['0']},
    {'name': 'tRRD (act[0]-act[1])=2',      'wave': 'x=',
                                                'data': ['0']},
    ],
    {},
    ['Out',
    {'name': 'cmd_queue[3]',        'wave': 'x=',
                                        'data': ['nop']},
    {'name': 'cmd_queue[2]',        'wave': 'x=',
                                        'data': ['nop']},
    {'name': 'cmd_queue[1]',        'wave': 'x=',
                                        'data': ['nop']},
    {'name': 'cmd_queue[0]',        'wave': 'x=',
                                        'data': ['nop']},
    {'name': 'addr_out[ ]',         'wave': 'x=',
                                        'data': ['']},
    ],
    {},
    ['In',
    {'name': 'ack_cmd',             'wave': 'x0'},
    ],
],
{},

['Bank Schedular 1',
    ['In',
    {'name': 'addr_in[ ]',          'wave': 'x.'},
    {'name': 'en',                  'wave': 'x0'},
    ],
    {},
    ['Out',
    {'name': 'ready',               'wave': 'x1'},
    ],
    {},
    ['Internal',
    {'name': 'reqs[ ]',             'wave': 'x=',
                                        'data': ['-']},
    {'name': 'active_row',          'wave': 'x=',
                                        'data': ['-']},
    {'name': 'tRC (ref-ref)(act-act)=8',    'wave': 'x=',
                                                'data': ['0']},
    {'name': 'tRAS (act-pre)=5',            'wave': 'x=',
                                                'data': ['0']},
    {'name': 'tCAS (rd-dq)=2',              'wave': 'x=',
                                                'data': ['0']},
    {'name': 'tDQ=2',                       'wave': 'x=',
                                                'data': ['0']},
    {'name': 'tRP (pre-act)=2',             'wave': 'x=',
                                                'data': ['0']},
    {'name': 'tRRD (act[0]-act[1])=2',      'wave': 'x=',
                                                'data': ['0']},
    ],
    {},
    ['Out',
    {'name': 'cmd_queue[3]',        'wave': 'x=',
                                        'data': ['nop']},
    {'name': 'cmd_queue[2]',        'wave': 'x=',
                                        'data': ['nop']},
    {'name': 'cmd_queue[1]',        'wave': 'x=',
                                        'data': ['nop']},
    {'name': 'cmd_queue[0]',        'wave': 'x=',
                                        'data': ['nop']},
    {'name': 'addr_out[ ]',         'wave': 'x=',
                                        'data': ['']},
    ],
    {},
    ['In',
    {'name': 'ack_cmd',             'wave': 'x0'},
    ],
],
{},

{'name': 'refresh_pending', 'wave': 'x0'},
{},

['Bus Arbiter',
    ['In',
    {'name': 'bank_cmd_ack[ ]',     'wave': 'x0'},
    {'name': 'command',             'wave': 'x=',
                                        'data': ['nop']},
    ],
    {},
    ['Internal',
    {'name': 'dbus_sched[+1]',      'wave': 'x=',
                                        'data': ['-']},
    {'name': 'dbus_sched[+2]',      'wave': 'x=',
                                        'data': ['-']},
    ],
    {},
    ['DRAM Bus',
    {'name': 'ADDR',                'wave': 'x.',
                                        'data': []},
    {'name': 'BA',                  'wave': 'x.',
                                        'data': []},
    {'name': 'DQM',                 'wave': 'x.'},
    {'name': 'WE_N',                'wave': 'x1'},
    {'name': 'RAS_N',               'wave': 'x1'},
    {'name': 'CAS_N',               'wave': 'x1'},
    {'name': 'DQ',                  'wave': 'xz',
                                        'data': []},
    ],
],
{},

['Outputs',
    {'name': 'rdata[ ]',            'wave': 'x.',
                                        'data': []},
    {'name': 'valid',               'wave': 'x0'},
],

{'name': '',                        'node': '..B'}

]}
```