|3ph
xint2 <= single_port_ram_with_init:inst10.xint2
ADDr5 => 74138:inst4.A
ADDr6 => 74138:inst4.B
ADDr7 => 74138:inst4.C
clk_ => PLL:inst.inclk0
xwe => single_port_ram_with_init:inst10.xwe
xwe => single_port_ram_input_with_init:inst20.xwe
xwe => three_state_moore_state_machine:inst1.xwe
xwe => single_port_ram_with_init:inst11.xwe
xwe => single_port_ram_with_init:inst12.xwe
xwe => single_port_ram_with_init:inst13.xwe
xwe => single_port_ram_with_init:inst14.xwe
xzcs2 => single_port_ram_with_init:inst10.xzcs2
xzcs2 => single_port_ram_input_with_init:inst20.xzcs2
xzcs2 => three_state_moore_state_machine:inst1.xzcs2
xzcs2 => single_port_ram_with_init:inst11.xzcs2
xzcs2 => single_port_ram_with_init:inst12.xzcs2
xzcs2 => single_port_ram_with_init:inst13.xzcs2
xzcs2 => single_port_ram_with_init:inst14.xzcs2
RST2 => single_port_ram_with_init:inst10.rst
RST2 => inst18.IN1
RST2 => single_port_ram_with_init:inst11.rst
RST2 => single_port_ram_with_init:inst12.rst
RST2 => single_port_ram_with_init:inst13.rst
RST2 => single_port_ram_with_init:inst14.rst
address[0] => single_port_ram_with_init:inst10.addr[0]
address[0] => single_port_ram_input_with_init:inst20.addr[0]
address[0] => three_state_moore_state_machine:inst1.addr[0]
address[0] => single_port_ram_with_init:inst11.addr[0]
address[0] => single_port_ram_with_init:inst12.addr[0]
address[0] => single_port_ram_with_init:inst13.addr[0]
address[0] => single_port_ram_with_init:inst14.addr[0]
address[1] => single_port_ram_with_init:inst10.addr[1]
address[1] => single_port_ram_input_with_init:inst20.addr[1]
address[1] => three_state_moore_state_machine:inst1.addr[1]
address[1] => single_port_ram_with_init:inst11.addr[1]
address[1] => single_port_ram_with_init:inst12.addr[1]
address[1] => single_port_ram_with_init:inst13.addr[1]
address[1] => single_port_ram_with_init:inst14.addr[1]
address[2] => single_port_ram_with_init:inst10.addr[2]
address[2] => single_port_ram_input_with_init:inst20.addr[2]
address[2] => three_state_moore_state_machine:inst1.addr[2]
address[2] => single_port_ram_with_init:inst11.addr[2]
address[2] => single_port_ram_with_init:inst12.addr[2]
address[2] => single_port_ram_with_init:inst13.addr[2]
address[2] => single_port_ram_with_init:inst14.addr[2]
address[3] => single_port_ram_with_init:inst10.addr[3]
address[3] => single_port_ram_input_with_init:inst20.addr[3]
address[3] => three_state_moore_state_machine:inst1.addr[3]
address[3] => single_port_ram_with_init:inst11.addr[3]
address[3] => single_port_ram_with_init:inst12.addr[3]
address[3] => single_port_ram_with_init:inst13.addr[3]
address[3] => single_port_ram_with_init:inst14.addr[3]
address[4] => single_port_ram_with_init:inst10.addr[4]
address[4] => single_port_ram_input_with_init:inst20.addr[4]
address[4] => three_state_moore_state_machine:inst1.addr[4]
address[4] => single_port_ram_with_init:inst11.addr[4]
address[4] => single_port_ram_with_init:inst12.addr[4]
address[4] => single_port_ram_with_init:inst13.addr[4]
address[4] => single_port_ram_with_init:inst14.addr[4]
xrd => bidirectional_io:inst19.output_enable
xrd => single_port_ram_input_with_init:inst20.xrd
Data[0] <> bidirectional_io:inst19.bidir_variable[0]
Data[1] <> bidirectional_io:inst19.bidir_variable[1]
Data[2] <> bidirectional_io:inst19.bidir_variable[2]
Data[3] <> bidirectional_io:inst19.bidir_variable[3]
Data[4] <> bidirectional_io:inst19.bidir_variable[4]
Data[5] <> bidirectional_io:inst19.bidir_variable[5]
Data[6] <> bidirectional_io:inst19.bidir_variable[6]
Data[7] <> bidirectional_io:inst19.bidir_variable[7]
Data[8] <> bidirectional_io:inst19.bidir_variable[8]
Data[9] <> bidirectional_io:inst19.bidir_variable[9]
Data[10] <> bidirectional_io:inst19.bidir_variable[10]
Data[11] <> bidirectional_io:inst19.bidir_variable[11]
Data[12] <> bidirectional_io:inst19.bidir_variable[12]
Data[13] <> bidirectional_io:inst19.bidir_variable[13]
Data[14] <> bidirectional_io:inst19.bidir_variable[14]
Data[15] <> bidirectional_io:inst19.bidir_variable[15]
RST => single_port_ram_input_with_init:inst20.rst
RST => inst18.IN0
IO1[0] <> single_port_ram_input_with_init:inst20.IOA[0]
IO1[1] <> single_port_ram_input_with_init:inst20.IOA[1]
IO1[2] <> single_port_ram_input_with_init:inst20.IOA[2]
IO1[3] <> single_port_ram_input_with_init:inst20.IOA[3]
IO1[4] <> single_port_ram_input_with_init:inst20.IOA[4]
IO1[5] <> single_port_ram_input_with_init:inst20.IOA[5]
IO1[6] <> single_port_ram_input_with_init:inst20.IOA[6]
IO1[7] <> single_port_ram_input_with_init:inst20.IOA[7]
IO1[8] <> single_port_ram_input_with_init:inst20.IOA[8]
IO1[9] <> single_port_ram_input_with_init:inst20.IOA[9]
IO1[10] <> single_port_ram_input_with_init:inst20.IOA[10]
IO1[11] <> single_port_ram_input_with_init:inst20.IOA[11]
IO1[12] <> single_port_ram_input_with_init:inst20.IOA[12]
IO1[13] <> single_port_ram_input_with_init:inst20.IOA[13]
IO1[14] <> single_port_ram_input_with_init:inst20.IOA[14]
IO1[15] <> single_port_ram_input_with_init:inst20.IOA[15]
IO1[16] <> single_port_ram_input_with_init:inst20.IOA[16]
IO1[17] <> single_port_ram_input_with_init:inst20.IOA[17]
IO1[18] <> single_port_ram_input_with_init:inst20.IOA[18]
IO1[19] <> single_port_ram_input_with_init:inst20.IOA[19]
IO1[20] <> single_port_ram_input_with_init:inst20.IOA[20]
IO1[21] <> single_port_ram_input_with_init:inst20.IOA[21]
IO1[22] <> single_port_ram_input_with_init:inst20.IOA[22]
IO1[23] <> single_port_ram_input_with_init:inst20.IOA[23]
NSYNC <= three_state_moore_state_machine:inst1.NSYNC
DIN <= three_state_moore_state_machine:inst1.DIN
CLK2 <= PLL:inst.c1
flag <= single_port_ram_with_init:inst10.flag
LED1 <= inst18.DB_MAX_OUTPUT_PORT_TYPE
PWMA[0] <= lpm_inv0:inst5.result[0]
PWMA[1] <= lpm_inv0:inst5.result[1]
PWMA[2] <= lpm_inv0:inst5.result[2]
PWMA[3] <= lpm_inv0:inst5.result[3]
PWMA[4] <= lpm_inv0:inst5.result[4]
PWMA[5] <= lpm_inv0:inst5.result[5]
PWMA[6] <= lpm_inv0:inst5.result[6]
PWMA[7] <= lpm_inv0:inst5.result[7]
PWMA[8] <= lpm_inv0:inst5.result[8]
PWMA[9] <= lpm_inv0:inst5.result[9]
PWMA[10] <= lpm_inv0:inst5.result[10]
PWMA[11] <= lpm_inv0:inst5.result[11]
PWMB[0] <= lpm_inv0:inst2.result[0]
PWMB[1] <= lpm_inv0:inst2.result[1]
PWMB[2] <= lpm_inv0:inst2.result[2]
PWMB[3] <= lpm_inv0:inst2.result[3]
PWMB[4] <= lpm_inv0:inst2.result[4]
PWMB[5] <= lpm_inv0:inst2.result[5]
PWMB[6] <= lpm_inv0:inst2.result[6]
PWMB[7] <= lpm_inv0:inst2.result[7]
PWMB[8] <= lpm_inv0:inst2.result[8]
PWMB[9] <= lpm_inv0:inst2.result[9]
PWMB[10] <= lpm_inv0:inst2.result[10]
PWMB[11] <= lpm_inv0:inst2.result[11]
PWMC[0] <= lpm_inv0:inst3.result[0]
PWMC[1] <= lpm_inv0:inst3.result[1]
PWMC[2] <= lpm_inv0:inst3.result[2]
PWMC[3] <= lpm_inv0:inst3.result[3]
PWMC[4] <= lpm_inv0:inst3.result[4]
PWMC[5] <= lpm_inv0:inst3.result[5]
PWMC[6] <= lpm_inv0:inst3.result[6]
PWMC[7] <= lpm_inv0:inst3.result[7]
PWMC[8] <= lpm_inv0:inst3.result[8]
PWMC[9] <= lpm_inv0:inst3.result[9]
PWMC[10] <= lpm_inv0:inst3.result[10]
PWMC[11] <= lpm_inv0:inst3.result[11]
PWMD[0] <= lpm_inv0:inst9.result[0]
PWMD[1] <= lpm_inv0:inst9.result[1]
PWMD[2] <= lpm_inv0:inst9.result[2]
PWMD[3] <= lpm_inv0:inst9.result[3]
PWMD[4] <= lpm_inv0:inst9.result[4]
PWMD[5] <= lpm_inv0:inst9.result[5]
PWMD[6] <= lpm_inv0:inst9.result[6]
PWMD[7] <= lpm_inv0:inst9.result[7]
PWMD[8] <= lpm_inv0:inst9.result[8]
PWMD[9] <= lpm_inv0:inst9.result[9]
PWMD[10] <= lpm_inv0:inst9.result[10]
PWMD[11] <= lpm_inv0:inst9.result[11]
PWME[0] <= lpm_inv0:inst15.result[0]
PWME[1] <= lpm_inv0:inst15.result[1]
PWME[2] <= lpm_inv0:inst15.result[2]
PWME[3] <= lpm_inv0:inst15.result[3]
PWME[4] <= lpm_inv0:inst15.result[4]
PWME[5] <= lpm_inv0:inst15.result[5]
PWME[6] <= lpm_inv0:inst15.result[6]
PWME[7] <= lpm_inv0:inst15.result[7]
PWME[8] <= lpm_inv0:inst15.result[8]
PWME[9] <= lpm_inv0:inst15.result[9]
PWME[10] <= lpm_inv0:inst15.result[10]
PWME[11] <= lpm_inv0:inst15.result[11]
XA15 => ~NO_FANOUT~
XA14 => ~NO_FANOUT~
XA13 => ~NO_FANOUT~
XA12 => ~NO_FANOUT~
XA16 => ~NO_FANOUT~
XA11 => ~NO_FANOUT~
XA10 => ~NO_FANOUT~
XA9 => ~NO_FANOUT~
XA8 => ~NO_FANOUT~


|3ph|single_port_ram_with_init:inst10
en => process_0.IN1
clk => \main:PWMA_D12[0].CLK
clk => \main:PWMA_D12[1].CLK
clk => \main:PWMA_D12[2].CLK
clk => \main:PWMA_D12[3].CLK
clk => \main:PWMA_D12[4].CLK
clk => \main:PWMA_D12[5].CLK
clk => \main:PWMA_D12[6].CLK
clk => \main:PWMA_D12[7].CLK
clk => \main:PWMA_D12[8].CLK
clk => \main:PWMA_D12[9].CLK
clk => \main:PWMA_D12[10].CLK
clk => \main:PWMA_D12[11].CLK
clk => \main:PWMA_D12[12].CLK
clk => \main:PWMA_D12[13].CLK
clk => \main:PWMA_D12[14].CLK
clk => \main:PWMA_D12[15].CLK
clk => \main:PWMA_D11[0].CLK
clk => \main:PWMA_D11[1].CLK
clk => \main:PWMA_D11[2].CLK
clk => \main:PWMA_D11[3].CLK
clk => \main:PWMA_D11[4].CLK
clk => \main:PWMA_D11[5].CLK
clk => \main:PWMA_D11[6].CLK
clk => \main:PWMA_D11[7].CLK
clk => \main:PWMA_D11[8].CLK
clk => \main:PWMA_D11[9].CLK
clk => \main:PWMA_D11[10].CLK
clk => \main:PWMA_D11[11].CLK
clk => \main:PWMA_D11[12].CLK
clk => \main:PWMA_D11[13].CLK
clk => \main:PWMA_D11[14].CLK
clk => \main:PWMA_D11[15].CLK
clk => \main:PWMA_D10[0].CLK
clk => \main:PWMA_D10[1].CLK
clk => \main:PWMA_D10[2].CLK
clk => \main:PWMA_D10[3].CLK
clk => \main:PWMA_D10[4].CLK
clk => \main:PWMA_D10[5].CLK
clk => \main:PWMA_D10[6].CLK
clk => \main:PWMA_D10[7].CLK
clk => \main:PWMA_D10[8].CLK
clk => \main:PWMA_D10[9].CLK
clk => \main:PWMA_D10[10].CLK
clk => \main:PWMA_D10[11].CLK
clk => \main:PWMA_D10[12].CLK
clk => \main:PWMA_D10[13].CLK
clk => \main:PWMA_D10[14].CLK
clk => \main:PWMA_D10[15].CLK
clk => \main:PWMA_D9[0].CLK
clk => \main:PWMA_D9[1].CLK
clk => \main:PWMA_D9[2].CLK
clk => \main:PWMA_D9[3].CLK
clk => \main:PWMA_D9[4].CLK
clk => \main:PWMA_D9[5].CLK
clk => \main:PWMA_D9[6].CLK
clk => \main:PWMA_D9[7].CLK
clk => \main:PWMA_D9[8].CLK
clk => \main:PWMA_D9[9].CLK
clk => \main:PWMA_D9[10].CLK
clk => \main:PWMA_D9[11].CLK
clk => \main:PWMA_D9[12].CLK
clk => \main:PWMA_D9[13].CLK
clk => \main:PWMA_D9[14].CLK
clk => \main:PWMA_D9[15].CLK
clk => \main:PWMA_D8[0].CLK
clk => \main:PWMA_D8[1].CLK
clk => \main:PWMA_D8[2].CLK
clk => \main:PWMA_D8[3].CLK
clk => \main:PWMA_D8[4].CLK
clk => \main:PWMA_D8[5].CLK
clk => \main:PWMA_D8[6].CLK
clk => \main:PWMA_D8[7].CLK
clk => \main:PWMA_D8[8].CLK
clk => \main:PWMA_D8[9].CLK
clk => \main:PWMA_D8[10].CLK
clk => \main:PWMA_D8[11].CLK
clk => \main:PWMA_D8[12].CLK
clk => \main:PWMA_D8[13].CLK
clk => \main:PWMA_D8[14].CLK
clk => \main:PWMA_D8[15].CLK
clk => \main:PWMA_D7[0].CLK
clk => \main:PWMA_D7[1].CLK
clk => \main:PWMA_D7[2].CLK
clk => \main:PWMA_D7[3].CLK
clk => \main:PWMA_D7[4].CLK
clk => \main:PWMA_D7[5].CLK
clk => \main:PWMA_D7[6].CLK
clk => \main:PWMA_D7[7].CLK
clk => \main:PWMA_D7[8].CLK
clk => \main:PWMA_D7[9].CLK
clk => \main:PWMA_D7[10].CLK
clk => \main:PWMA_D7[11].CLK
clk => \main:PWMA_D7[12].CLK
clk => \main:PWMA_D7[13].CLK
clk => \main:PWMA_D7[14].CLK
clk => \main:PWMA_D7[15].CLK
clk => \main:PWMA_D6[0].CLK
clk => \main:PWMA_D6[1].CLK
clk => \main:PWMA_D6[2].CLK
clk => \main:PWMA_D6[3].CLK
clk => \main:PWMA_D6[4].CLK
clk => \main:PWMA_D6[5].CLK
clk => \main:PWMA_D6[6].CLK
clk => \main:PWMA_D6[7].CLK
clk => \main:PWMA_D6[8].CLK
clk => \main:PWMA_D6[9].CLK
clk => \main:PWMA_D6[10].CLK
clk => \main:PWMA_D6[11].CLK
clk => \main:PWMA_D6[12].CLK
clk => \main:PWMA_D6[13].CLK
clk => \main:PWMA_D6[14].CLK
clk => \main:PWMA_D6[15].CLK
clk => \main:PWMA_D5[0].CLK
clk => \main:PWMA_D5[1].CLK
clk => \main:PWMA_D5[2].CLK
clk => \main:PWMA_D5[3].CLK
clk => \main:PWMA_D5[4].CLK
clk => \main:PWMA_D5[5].CLK
clk => \main:PWMA_D5[6].CLK
clk => \main:PWMA_D5[7].CLK
clk => \main:PWMA_D5[8].CLK
clk => \main:PWMA_D5[9].CLK
clk => \main:PWMA_D5[10].CLK
clk => \main:PWMA_D5[11].CLK
clk => \main:PWMA_D5[12].CLK
clk => \main:PWMA_D5[13].CLK
clk => \main:PWMA_D5[14].CLK
clk => \main:PWMA_D5[15].CLK
clk => \main:PWMA_D4[0].CLK
clk => \main:PWMA_D4[1].CLK
clk => \main:PWMA_D4[2].CLK
clk => \main:PWMA_D4[3].CLK
clk => \main:PWMA_D4[4].CLK
clk => \main:PWMA_D4[5].CLK
clk => \main:PWMA_D4[6].CLK
clk => \main:PWMA_D4[7].CLK
clk => \main:PWMA_D4[8].CLK
clk => \main:PWMA_D4[9].CLK
clk => \main:PWMA_D4[10].CLK
clk => \main:PWMA_D4[11].CLK
clk => \main:PWMA_D4[12].CLK
clk => \main:PWMA_D4[13].CLK
clk => \main:PWMA_D4[14].CLK
clk => \main:PWMA_D4[15].CLK
clk => \main:PWMA_D3[0].CLK
clk => \main:PWMA_D3[1].CLK
clk => \main:PWMA_D3[2].CLK
clk => \main:PWMA_D3[3].CLK
clk => \main:PWMA_D3[4].CLK
clk => \main:PWMA_D3[5].CLK
clk => \main:PWMA_D3[6].CLK
clk => \main:PWMA_D3[7].CLK
clk => \main:PWMA_D3[8].CLK
clk => \main:PWMA_D3[9].CLK
clk => \main:PWMA_D3[10].CLK
clk => \main:PWMA_D3[11].CLK
clk => \main:PWMA_D3[12].CLK
clk => \main:PWMA_D3[13].CLK
clk => \main:PWMA_D3[14].CLK
clk => \main:PWMA_D3[15].CLK
clk => \main:PWMA_D2[0].CLK
clk => \main:PWMA_D2[1].CLK
clk => \main:PWMA_D2[2].CLK
clk => \main:PWMA_D2[3].CLK
clk => \main:PWMA_D2[4].CLK
clk => \main:PWMA_D2[5].CLK
clk => \main:PWMA_D2[6].CLK
clk => \main:PWMA_D2[7].CLK
clk => \main:PWMA_D2[8].CLK
clk => \main:PWMA_D2[9].CLK
clk => \main:PWMA_D2[10].CLK
clk => \main:PWMA_D2[11].CLK
clk => \main:PWMA_D2[12].CLK
clk => \main:PWMA_D2[13].CLK
clk => \main:PWMA_D2[14].CLK
clk => \main:PWMA_D2[15].CLK
clk => \main:PWMA_D1[0].CLK
clk => \main:PWMA_D1[1].CLK
clk => \main:PWMA_D1[2].CLK
clk => \main:PWMA_D1[3].CLK
clk => \main:PWMA_D1[4].CLK
clk => \main:PWMA_D1[5].CLK
clk => \main:PWMA_D1[6].CLK
clk => \main:PWMA_D1[7].CLK
clk => \main:PWMA_D1[8].CLK
clk => \main:PWMA_D1[9].CLK
clk => \main:PWMA_D1[10].CLK
clk => \main:PWMA_D1[11].CLK
clk => \main:PWMA_D1[12].CLK
clk => \main:PWMA_D1[13].CLK
clk => \main:PWMA_D1[14].CLK
clk => \main:PWMA_D1[15].CLK
clk => \main:PWMA_W12[0].CLK
clk => \main:PWMA_W12[1].CLK
clk => \main:PWMA_W12[2].CLK
clk => \main:PWMA_W12[3].CLK
clk => \main:PWMA_W12[4].CLK
clk => \main:PWMA_W12[5].CLK
clk => \main:PWMA_W12[6].CLK
clk => \main:PWMA_W12[7].CLK
clk => \main:PWMA_W12[8].CLK
clk => \main:PWMA_W12[9].CLK
clk => \main:PWMA_W12[10].CLK
clk => \main:PWMA_W12[11].CLK
clk => \main:PWMA_W12[12].CLK
clk => \main:PWMA_W12[13].CLK
clk => \main:PWMA_W12[14].CLK
clk => \main:PWMA_W12[15].CLK
clk => \main:PWMA_W11[0].CLK
clk => \main:PWMA_W11[1].CLK
clk => \main:PWMA_W11[2].CLK
clk => \main:PWMA_W11[3].CLK
clk => \main:PWMA_W11[4].CLK
clk => \main:PWMA_W11[5].CLK
clk => \main:PWMA_W11[6].CLK
clk => \main:PWMA_W11[7].CLK
clk => \main:PWMA_W11[8].CLK
clk => \main:PWMA_W11[9].CLK
clk => \main:PWMA_W11[10].CLK
clk => \main:PWMA_W11[11].CLK
clk => \main:PWMA_W11[12].CLK
clk => \main:PWMA_W11[13].CLK
clk => \main:PWMA_W11[14].CLK
clk => \main:PWMA_W11[15].CLK
clk => \main:PWMA_W10[0].CLK
clk => \main:PWMA_W10[1].CLK
clk => \main:PWMA_W10[2].CLK
clk => \main:PWMA_W10[3].CLK
clk => \main:PWMA_W10[4].CLK
clk => \main:PWMA_W10[5].CLK
clk => \main:PWMA_W10[6].CLK
clk => \main:PWMA_W10[7].CLK
clk => \main:PWMA_W10[8].CLK
clk => \main:PWMA_W10[9].CLK
clk => \main:PWMA_W10[10].CLK
clk => \main:PWMA_W10[11].CLK
clk => \main:PWMA_W10[12].CLK
clk => \main:PWMA_W10[13].CLK
clk => \main:PWMA_W10[14].CLK
clk => \main:PWMA_W10[15].CLK
clk => \main:PWMA_W9[0].CLK
clk => \main:PWMA_W9[1].CLK
clk => \main:PWMA_W9[2].CLK
clk => \main:PWMA_W9[3].CLK
clk => \main:PWMA_W9[4].CLK
clk => \main:PWMA_W9[5].CLK
clk => \main:PWMA_W9[6].CLK
clk => \main:PWMA_W9[7].CLK
clk => \main:PWMA_W9[8].CLK
clk => \main:PWMA_W9[9].CLK
clk => \main:PWMA_W9[10].CLK
clk => \main:PWMA_W9[11].CLK
clk => \main:PWMA_W9[12].CLK
clk => \main:PWMA_W9[13].CLK
clk => \main:PWMA_W9[14].CLK
clk => \main:PWMA_W9[15].CLK
clk => \main:PWMA_W8[0].CLK
clk => \main:PWMA_W8[1].CLK
clk => \main:PWMA_W8[2].CLK
clk => \main:PWMA_W8[3].CLK
clk => \main:PWMA_W8[4].CLK
clk => \main:PWMA_W8[5].CLK
clk => \main:PWMA_W8[6].CLK
clk => \main:PWMA_W8[7].CLK
clk => \main:PWMA_W8[8].CLK
clk => \main:PWMA_W8[9].CLK
clk => \main:PWMA_W8[10].CLK
clk => \main:PWMA_W8[11].CLK
clk => \main:PWMA_W8[12].CLK
clk => \main:PWMA_W8[13].CLK
clk => \main:PWMA_W8[14].CLK
clk => \main:PWMA_W8[15].CLK
clk => \main:PWMA_W7[0].CLK
clk => \main:PWMA_W7[1].CLK
clk => \main:PWMA_W7[2].CLK
clk => \main:PWMA_W7[3].CLK
clk => \main:PWMA_W7[4].CLK
clk => \main:PWMA_W7[5].CLK
clk => \main:PWMA_W7[6].CLK
clk => \main:PWMA_W7[7].CLK
clk => \main:PWMA_W7[8].CLK
clk => \main:PWMA_W7[9].CLK
clk => \main:PWMA_W7[10].CLK
clk => \main:PWMA_W7[11].CLK
clk => \main:PWMA_W7[12].CLK
clk => \main:PWMA_W7[13].CLK
clk => \main:PWMA_W7[14].CLK
clk => \main:PWMA_W7[15].CLK
clk => \main:PWMA_W6[0].CLK
clk => \main:PWMA_W6[1].CLK
clk => \main:PWMA_W6[2].CLK
clk => \main:PWMA_W6[3].CLK
clk => \main:PWMA_W6[4].CLK
clk => \main:PWMA_W6[5].CLK
clk => \main:PWMA_W6[6].CLK
clk => \main:PWMA_W6[7].CLK
clk => \main:PWMA_W6[8].CLK
clk => \main:PWMA_W6[9].CLK
clk => \main:PWMA_W6[10].CLK
clk => \main:PWMA_W6[11].CLK
clk => \main:PWMA_W6[12].CLK
clk => \main:PWMA_W6[13].CLK
clk => \main:PWMA_W6[14].CLK
clk => \main:PWMA_W6[15].CLK
clk => \main:PWMA_W5[0].CLK
clk => \main:PWMA_W5[1].CLK
clk => \main:PWMA_W5[2].CLK
clk => \main:PWMA_W5[3].CLK
clk => \main:PWMA_W5[4].CLK
clk => \main:PWMA_W5[5].CLK
clk => \main:PWMA_W5[6].CLK
clk => \main:PWMA_W5[7].CLK
clk => \main:PWMA_W5[8].CLK
clk => \main:PWMA_W5[9].CLK
clk => \main:PWMA_W5[10].CLK
clk => \main:PWMA_W5[11].CLK
clk => \main:PWMA_W5[12].CLK
clk => \main:PWMA_W5[13].CLK
clk => \main:PWMA_W5[14].CLK
clk => \main:PWMA_W5[15].CLK
clk => \main:PWMA_W4[0].CLK
clk => \main:PWMA_W4[1].CLK
clk => \main:PWMA_W4[2].CLK
clk => \main:PWMA_W4[3].CLK
clk => \main:PWMA_W4[4].CLK
clk => \main:PWMA_W4[5].CLK
clk => \main:PWMA_W4[6].CLK
clk => \main:PWMA_W4[7].CLK
clk => \main:PWMA_W4[8].CLK
clk => \main:PWMA_W4[9].CLK
clk => \main:PWMA_W4[10].CLK
clk => \main:PWMA_W4[11].CLK
clk => \main:PWMA_W4[12].CLK
clk => \main:PWMA_W4[13].CLK
clk => \main:PWMA_W4[14].CLK
clk => \main:PWMA_W4[15].CLK
clk => \main:PWMA_W3[0].CLK
clk => \main:PWMA_W3[1].CLK
clk => \main:PWMA_W3[2].CLK
clk => \main:PWMA_W3[3].CLK
clk => \main:PWMA_W3[4].CLK
clk => \main:PWMA_W3[5].CLK
clk => \main:PWMA_W3[6].CLK
clk => \main:PWMA_W3[7].CLK
clk => \main:PWMA_W3[8].CLK
clk => \main:PWMA_W3[9].CLK
clk => \main:PWMA_W3[10].CLK
clk => \main:PWMA_W3[11].CLK
clk => \main:PWMA_W3[12].CLK
clk => \main:PWMA_W3[13].CLK
clk => \main:PWMA_W3[14].CLK
clk => \main:PWMA_W3[15].CLK
clk => \main:PWMA_W2[0].CLK
clk => \main:PWMA_W2[1].CLK
clk => \main:PWMA_W2[2].CLK
clk => \main:PWMA_W2[3].CLK
clk => \main:PWMA_W2[4].CLK
clk => \main:PWMA_W2[5].CLK
clk => \main:PWMA_W2[6].CLK
clk => \main:PWMA_W2[7].CLK
clk => \main:PWMA_W2[8].CLK
clk => \main:PWMA_W2[9].CLK
clk => \main:PWMA_W2[10].CLK
clk => \main:PWMA_W2[11].CLK
clk => \main:PWMA_W2[12].CLK
clk => \main:PWMA_W2[13].CLK
clk => \main:PWMA_W2[14].CLK
clk => \main:PWMA_W2[15].CLK
clk => \main:PWMA_W1[0].CLK
clk => \main:PWMA_W1[1].CLK
clk => \main:PWMA_W1[2].CLK
clk => \main:PWMA_W1[3].CLK
clk => \main:PWMA_W1[4].CLK
clk => \main:PWMA_W1[5].CLK
clk => \main:PWMA_W1[6].CLK
clk => \main:PWMA_W1[7].CLK
clk => \main:PWMA_W1[8].CLK
clk => \main:PWMA_W1[9].CLK
clk => \main:PWMA_W1[10].CLK
clk => \main:PWMA_W1[11].CLK
clk => \main:PWMA_W1[12].CLK
clk => \main:PWMA_W1[13].CLK
clk => \main:PWMA_W1[14].CLK
clk => \main:PWMA_W1[15].CLK
clk => flag~reg0.CLK
clk => \main:count[0].CLK
clk => \main:count[1].CLK
clk => \main:count[2].CLK
clk => \main:count[3].CLK
clk => \main:count[4].CLK
clk => \main:count[5].CLK
clk => \main:count[6].CLK
clk => \main:count[7].CLK
clk => \main:count[8].CLK
clk => \main:count[9].CLK
clk => \main:count[10].CLK
clk => \main:count[11].CLK
clk => \main:count[12].CLK
clk => \main:count[13].CLK
clk => \main:count[14].CLK
clk => \main:count[15].CLK
clk => xint2~reg0.CLK
clk => PWMA[0]~reg0.CLK
clk => PWMA[1]~reg0.CLK
clk => PWMA[2]~reg0.CLK
clk => PWMA[3]~reg0.CLK
clk => PWMA[4]~reg0.CLK
clk => PWMA[5]~reg0.CLK
clk => PWMA[6]~reg0.CLK
clk => PWMA[7]~reg0.CLK
clk => PWMA[8]~reg0.CLK
clk => PWMA[9]~reg0.CLK
clk => PWMA[10]~reg0.CLK
clk => PWMA[11]~reg0.CLK
clk => ram[1][0].CLK
clk => ram[1][1].CLK
clk => ram[1][2].CLK
clk => ram[1][3].CLK
clk => ram[1][4].CLK
clk => ram[1][5].CLK
clk => ram[1][6].CLK
clk => ram[1][7].CLK
clk => ram[1][8].CLK
clk => ram[1][9].CLK
clk => ram[1][10].CLK
clk => ram[1][11].CLK
clk => ram[1][12].CLK
clk => ram[1][13].CLK
clk => ram[1][14].CLK
clk => ram[1][15].CLK
clk => ram[2][0].CLK
clk => ram[2][1].CLK
clk => ram[2][2].CLK
clk => ram[2][3].CLK
clk => ram[2][4].CLK
clk => ram[2][5].CLK
clk => ram[2][6].CLK
clk => ram[2][7].CLK
clk => ram[2][8].CLK
clk => ram[2][9].CLK
clk => ram[2][10].CLK
clk => ram[2][11].CLK
clk => ram[2][12].CLK
clk => ram[2][13].CLK
clk => ram[2][14].CLK
clk => ram[2][15].CLK
clk => ram[3][0].CLK
clk => ram[3][1].CLK
clk => ram[3][2].CLK
clk => ram[3][3].CLK
clk => ram[3][4].CLK
clk => ram[3][5].CLK
clk => ram[3][6].CLK
clk => ram[3][7].CLK
clk => ram[3][8].CLK
clk => ram[3][9].CLK
clk => ram[3][10].CLK
clk => ram[3][11].CLK
clk => ram[3][12].CLK
clk => ram[3][13].CLK
clk => ram[3][14].CLK
clk => ram[3][15].CLK
clk => ram[4][0].CLK
clk => ram[4][1].CLK
clk => ram[4][2].CLK
clk => ram[4][3].CLK
clk => ram[4][4].CLK
clk => ram[4][5].CLK
clk => ram[4][6].CLK
clk => ram[4][7].CLK
clk => ram[4][8].CLK
clk => ram[4][9].CLK
clk => ram[4][10].CLK
clk => ram[4][11].CLK
clk => ram[4][12].CLK
clk => ram[4][13].CLK
clk => ram[4][14].CLK
clk => ram[4][15].CLK
clk => ram[5][0].CLK
clk => ram[5][1].CLK
clk => ram[5][2].CLK
clk => ram[5][3].CLK
clk => ram[5][4].CLK
clk => ram[5][5].CLK
clk => ram[5][6].CLK
clk => ram[5][7].CLK
clk => ram[5][8].CLK
clk => ram[5][9].CLK
clk => ram[5][10].CLK
clk => ram[5][11].CLK
clk => ram[5][12].CLK
clk => ram[5][13].CLK
clk => ram[5][14].CLK
clk => ram[5][15].CLK
clk => ram[6][0].CLK
clk => ram[6][1].CLK
clk => ram[6][2].CLK
clk => ram[6][3].CLK
clk => ram[6][4].CLK
clk => ram[6][5].CLK
clk => ram[6][6].CLK
clk => ram[6][7].CLK
clk => ram[6][8].CLK
clk => ram[6][9].CLK
clk => ram[6][10].CLK
clk => ram[6][11].CLK
clk => ram[6][12].CLK
clk => ram[6][13].CLK
clk => ram[6][14].CLK
clk => ram[6][15].CLK
clk => ram[7][0].CLK
clk => ram[7][1].CLK
clk => ram[7][2].CLK
clk => ram[7][3].CLK
clk => ram[7][4].CLK
clk => ram[7][5].CLK
clk => ram[7][6].CLK
clk => ram[7][7].CLK
clk => ram[7][8].CLK
clk => ram[7][9].CLK
clk => ram[7][10].CLK
clk => ram[7][11].CLK
clk => ram[7][12].CLK
clk => ram[7][13].CLK
clk => ram[7][14].CLK
clk => ram[7][15].CLK
clk => ram[8][0].CLK
clk => ram[8][1].CLK
clk => ram[8][2].CLK
clk => ram[8][3].CLK
clk => ram[8][4].CLK
clk => ram[8][5].CLK
clk => ram[8][6].CLK
clk => ram[8][7].CLK
clk => ram[8][8].CLK
clk => ram[8][9].CLK
clk => ram[8][10].CLK
clk => ram[8][11].CLK
clk => ram[8][12].CLK
clk => ram[8][13].CLK
clk => ram[8][14].CLK
clk => ram[8][15].CLK
clk => ram[9][0].CLK
clk => ram[9][1].CLK
clk => ram[9][2].CLK
clk => ram[9][3].CLK
clk => ram[9][4].CLK
clk => ram[9][5].CLK
clk => ram[9][6].CLK
clk => ram[9][7].CLK
clk => ram[9][8].CLK
clk => ram[9][9].CLK
clk => ram[9][10].CLK
clk => ram[9][11].CLK
clk => ram[9][12].CLK
clk => ram[9][13].CLK
clk => ram[9][14].CLK
clk => ram[9][15].CLK
clk => ram[10][0].CLK
clk => ram[10][1].CLK
clk => ram[10][2].CLK
clk => ram[10][3].CLK
clk => ram[10][4].CLK
clk => ram[10][5].CLK
clk => ram[10][6].CLK
clk => ram[10][7].CLK
clk => ram[10][8].CLK
clk => ram[10][9].CLK
clk => ram[10][10].CLK
clk => ram[10][11].CLK
clk => ram[10][12].CLK
clk => ram[10][13].CLK
clk => ram[10][14].CLK
clk => ram[10][15].CLK
clk => ram[11][0].CLK
clk => ram[11][1].CLK
clk => ram[11][2].CLK
clk => ram[11][3].CLK
clk => ram[11][4].CLK
clk => ram[11][5].CLK
clk => ram[11][6].CLK
clk => ram[11][7].CLK
clk => ram[11][8].CLK
clk => ram[11][9].CLK
clk => ram[11][10].CLK
clk => ram[11][11].CLK
clk => ram[11][12].CLK
clk => ram[11][13].CLK
clk => ram[11][14].CLK
clk => ram[11][15].CLK
clk => ram[12][0].CLK
clk => ram[12][1].CLK
clk => ram[12][2].CLK
clk => ram[12][3].CLK
clk => ram[12][4].CLK
clk => ram[12][5].CLK
clk => ram[12][6].CLK
clk => ram[12][7].CLK
clk => ram[12][8].CLK
clk => ram[12][9].CLK
clk => ram[12][10].CLK
clk => ram[12][11].CLK
clk => ram[12][12].CLK
clk => ram[12][13].CLK
clk => ram[12][14].CLK
clk => ram[12][15].CLK
clk => ram[13][0].CLK
clk => ram[13][1].CLK
clk => ram[13][2].CLK
clk => ram[13][3].CLK
clk => ram[13][4].CLK
clk => ram[13][5].CLK
clk => ram[13][6].CLK
clk => ram[13][7].CLK
clk => ram[13][8].CLK
clk => ram[13][9].CLK
clk => ram[13][10].CLK
clk => ram[13][11].CLK
clk => ram[13][12].CLK
clk => ram[13][13].CLK
clk => ram[13][14].CLK
clk => ram[13][15].CLK
clk => ram[14][0].CLK
clk => ram[14][1].CLK
clk => ram[14][2].CLK
clk => ram[14][3].CLK
clk => ram[14][4].CLK
clk => ram[14][5].CLK
clk => ram[14][6].CLK
clk => ram[14][7].CLK
clk => ram[14][8].CLK
clk => ram[14][9].CLK
clk => ram[14][10].CLK
clk => ram[14][11].CLK
clk => ram[14][12].CLK
clk => ram[14][13].CLK
clk => ram[14][14].CLK
clk => ram[14][15].CLK
clk => ram[15][0].CLK
clk => ram[15][1].CLK
clk => ram[15][2].CLK
clk => ram[15][3].CLK
clk => ram[15][4].CLK
clk => ram[15][5].CLK
clk => ram[15][6].CLK
clk => ram[15][7].CLK
clk => ram[15][8].CLK
clk => ram[15][9].CLK
clk => ram[15][10].CLK
clk => ram[15][11].CLK
clk => ram[15][12].CLK
clk => ram[15][13].CLK
clk => ram[15][14].CLK
clk => ram[15][15].CLK
clk => ram[16][0].CLK
clk => ram[16][1].CLK
clk => ram[16][2].CLK
clk => ram[16][3].CLK
clk => ram[16][4].CLK
clk => ram[16][5].CLK
clk => ram[16][6].CLK
clk => ram[16][7].CLK
clk => ram[16][8].CLK
clk => ram[16][9].CLK
clk => ram[16][10].CLK
clk => ram[16][11].CLK
clk => ram[16][12].CLK
clk => ram[16][13].CLK
clk => ram[16][14].CLK
clk => ram[16][15].CLK
clk => ram[17][0].CLK
clk => ram[17][1].CLK
clk => ram[17][2].CLK
clk => ram[17][3].CLK
clk => ram[17][4].CLK
clk => ram[17][5].CLK
clk => ram[17][6].CLK
clk => ram[17][7].CLK
clk => ram[17][8].CLK
clk => ram[17][9].CLK
clk => ram[17][10].CLK
clk => ram[17][11].CLK
clk => ram[17][12].CLK
clk => ram[17][13].CLK
clk => ram[17][14].CLK
clk => ram[17][15].CLK
clk => ram[18][0].CLK
clk => ram[18][1].CLK
clk => ram[18][2].CLK
clk => ram[18][3].CLK
clk => ram[18][4].CLK
clk => ram[18][5].CLK
clk => ram[18][6].CLK
clk => ram[18][7].CLK
clk => ram[18][8].CLK
clk => ram[18][9].CLK
clk => ram[18][10].CLK
clk => ram[18][11].CLK
clk => ram[18][12].CLK
clk => ram[18][13].CLK
clk => ram[18][14].CLK
clk => ram[18][15].CLK
clk => ram[19][0].CLK
clk => ram[19][1].CLK
clk => ram[19][2].CLK
clk => ram[19][3].CLK
clk => ram[19][4].CLK
clk => ram[19][5].CLK
clk => ram[19][6].CLK
clk => ram[19][7].CLK
clk => ram[19][8].CLK
clk => ram[19][9].CLK
clk => ram[19][10].CLK
clk => ram[19][11].CLK
clk => ram[19][12].CLK
clk => ram[19][13].CLK
clk => ram[19][14].CLK
clk => ram[19][15].CLK
clk => ram[20][0].CLK
clk => ram[20][1].CLK
clk => ram[20][2].CLK
clk => ram[20][3].CLK
clk => ram[20][4].CLK
clk => ram[20][5].CLK
clk => ram[20][6].CLK
clk => ram[20][7].CLK
clk => ram[20][8].CLK
clk => ram[20][9].CLK
clk => ram[20][10].CLK
clk => ram[20][11].CLK
clk => ram[20][12].CLK
clk => ram[20][13].CLK
clk => ram[20][14].CLK
clk => ram[20][15].CLK
clk => ram[21][0].CLK
clk => ram[21][1].CLK
clk => ram[21][2].CLK
clk => ram[21][3].CLK
clk => ram[21][4].CLK
clk => ram[21][5].CLK
clk => ram[21][6].CLK
clk => ram[21][7].CLK
clk => ram[21][8].CLK
clk => ram[21][9].CLK
clk => ram[21][10].CLK
clk => ram[21][11].CLK
clk => ram[21][12].CLK
clk => ram[21][13].CLK
clk => ram[21][14].CLK
clk => ram[21][15].CLK
clk => ram[22][0].CLK
clk => ram[22][1].CLK
clk => ram[22][2].CLK
clk => ram[22][3].CLK
clk => ram[22][4].CLK
clk => ram[22][5].CLK
clk => ram[22][6].CLK
clk => ram[22][7].CLK
clk => ram[22][8].CLK
clk => ram[22][9].CLK
clk => ram[22][10].CLK
clk => ram[22][11].CLK
clk => ram[22][12].CLK
clk => ram[22][13].CLK
clk => ram[22][14].CLK
clk => ram[22][15].CLK
clk => ram[23][0].CLK
clk => ram[23][1].CLK
clk => ram[23][2].CLK
clk => ram[23][3].CLK
clk => ram[23][4].CLK
clk => ram[23][5].CLK
clk => ram[23][6].CLK
clk => ram[23][7].CLK
clk => ram[23][8].CLK
clk => ram[23][9].CLK
clk => ram[23][10].CLK
clk => ram[23][11].CLK
clk => ram[23][12].CLK
clk => ram[23][13].CLK
clk => ram[23][14].CLK
clk => ram[23][15].CLK
clk => ram[24][0].CLK
clk => ram[24][1].CLK
clk => ram[24][2].CLK
clk => ram[24][3].CLK
clk => ram[24][4].CLK
clk => ram[24][5].CLK
clk => ram[24][6].CLK
clk => ram[24][7].CLK
clk => ram[24][8].CLK
clk => ram[24][9].CLK
clk => ram[24][10].CLK
clk => ram[24][11].CLK
clk => ram[24][12].CLK
clk => ram[24][13].CLK
clk => ram[24][14].CLK
clk => ram[24][15].CLK
xwe => process_0.IN0
xzcs2 => process_0.IN1
addr[0] => Decoder0.IN4
addr[1] => Decoder0.IN3
addr[2] => Decoder0.IN2
addr[3] => Decoder0.IN1
addr[4] => Decoder0.IN0
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => \main:PWMA_D6[15].ENA
rst => \main:PWMA_D6[14].ENA
rst => \main:PWMA_D6[13].ENA
rst => \main:PWMA_D6[12].ENA
rst => \main:PWMA_D6[11].ENA
rst => \main:PWMA_D6[10].ENA
rst => \main:PWMA_D6[9].ENA
rst => \main:PWMA_D6[8].ENA
rst => \main:PWMA_D6[7].ENA
rst => \main:PWMA_D6[6].ENA
rst => \main:PWMA_D6[5].ENA
rst => \main:PWMA_D6[4].ENA
rst => \main:PWMA_D6[3].ENA
rst => \main:PWMA_D6[2].ENA
rst => \main:PWMA_D6[1].ENA
rst => \main:PWMA_D6[0].ENA
rst => \main:PWMA_D7[15].ENA
rst => \main:PWMA_D7[14].ENA
rst => \main:PWMA_D7[13].ENA
rst => \main:PWMA_D7[12].ENA
rst => \main:PWMA_D7[11].ENA
rst => \main:PWMA_D7[10].ENA
rst => \main:PWMA_D7[9].ENA
rst => \main:PWMA_D7[8].ENA
rst => \main:PWMA_D7[7].ENA
rst => \main:PWMA_D7[6].ENA
rst => \main:PWMA_D7[5].ENA
rst => \main:PWMA_D7[4].ENA
rst => \main:PWMA_D7[3].ENA
rst => \main:PWMA_D7[2].ENA
rst => \main:PWMA_D7[1].ENA
rst => \main:PWMA_D7[0].ENA
rst => \main:PWMA_D8[15].ENA
rst => \main:PWMA_D8[14].ENA
rst => \main:PWMA_D8[13].ENA
rst => \main:PWMA_D8[12].ENA
rst => \main:PWMA_D8[11].ENA
rst => \main:PWMA_D8[10].ENA
rst => \main:PWMA_D8[9].ENA
rst => \main:PWMA_D8[8].ENA
rst => \main:PWMA_D8[7].ENA
rst => \main:PWMA_D8[6].ENA
rst => \main:PWMA_D8[5].ENA
rst => \main:PWMA_D8[4].ENA
rst => \main:PWMA_D8[3].ENA
rst => \main:PWMA_D8[2].ENA
rst => \main:PWMA_D8[1].ENA
rst => \main:PWMA_D8[0].ENA
rst => \main:PWMA_D9[15].ENA
rst => \main:PWMA_D9[14].ENA
rst => \main:PWMA_D9[13].ENA
rst => \main:PWMA_D9[12].ENA
rst => \main:PWMA_D9[11].ENA
rst => \main:PWMA_D9[10].ENA
rst => \main:PWMA_D9[9].ENA
rst => \main:PWMA_D9[8].ENA
rst => \main:PWMA_D9[7].ENA
rst => \main:PWMA_D9[6].ENA
rst => \main:PWMA_D9[5].ENA
rst => \main:PWMA_D9[4].ENA
rst => \main:PWMA_D9[3].ENA
rst => \main:PWMA_D9[2].ENA
rst => \main:PWMA_D9[1].ENA
rst => \main:PWMA_D9[0].ENA
rst => \main:PWMA_D10[15].ENA
rst => \main:PWMA_D10[14].ENA
rst => \main:PWMA_D10[13].ENA
rst => \main:PWMA_D10[12].ENA
rst => \main:PWMA_D10[11].ENA
rst => \main:PWMA_D10[10].ENA
rst => \main:PWMA_D10[9].ENA
rst => \main:PWMA_D10[8].ENA
rst => \main:PWMA_D10[7].ENA
rst => \main:PWMA_D10[6].ENA
rst => \main:PWMA_D10[5].ENA
rst => \main:PWMA_D10[4].ENA
rst => \main:PWMA_D10[3].ENA
rst => \main:PWMA_D10[2].ENA
rst => \main:PWMA_D10[1].ENA
rst => \main:PWMA_D10[0].ENA
rst => \main:PWMA_D11[15].ENA
rst => \main:PWMA_D11[14].ENA
rst => \main:PWMA_D11[13].ENA
rst => \main:PWMA_D11[12].ENA
rst => \main:PWMA_D11[11].ENA
rst => \main:PWMA_D11[10].ENA
rst => \main:PWMA_D11[9].ENA
rst => \main:PWMA_D11[8].ENA
rst => \main:PWMA_D11[7].ENA
rst => \main:PWMA_D11[6].ENA
rst => \main:PWMA_D11[5].ENA
rst => \main:PWMA_D11[4].ENA
rst => \main:PWMA_D11[3].ENA
rst => \main:PWMA_D11[2].ENA
rst => \main:PWMA_D11[1].ENA
rst => \main:PWMA_D11[0].ENA
rst => \main:PWMA_D12[15].ENA
rst => \main:PWMA_D12[14].ENA
rst => \main:PWMA_D12[13].ENA
rst => \main:PWMA_D12[12].ENA
rst => \main:PWMA_D12[11].ENA
rst => \main:PWMA_D12[10].ENA
rst => \main:PWMA_D12[9].ENA
rst => \main:PWMA_D12[8].ENA
rst => \main:PWMA_D12[7].ENA
rst => \main:PWMA_D12[6].ENA
rst => \main:PWMA_D12[5].ENA
rst => \main:PWMA_D12[4].ENA
rst => \main:PWMA_D12[3].ENA
rst => \main:PWMA_D12[2].ENA
rst => \main:PWMA_D12[1].ENA
rst => \main:PWMA_D12[0].ENA
rst => \main:PWMA_D5[0].ENA
rst => \main:PWMA_D5[1].ENA
rst => \main:PWMA_D5[2].ENA
rst => \main:PWMA_D5[3].ENA
rst => \main:PWMA_D5[4].ENA
rst => \main:PWMA_D5[5].ENA
rst => \main:PWMA_D5[6].ENA
rst => \main:PWMA_D5[7].ENA
rst => \main:PWMA_D5[8].ENA
rst => \main:PWMA_D5[9].ENA
rst => \main:PWMA_D5[10].ENA
rst => \main:PWMA_D5[11].ENA
rst => \main:PWMA_D5[12].ENA
rst => \main:PWMA_D5[13].ENA
rst => \main:PWMA_D5[14].ENA
rst => \main:PWMA_D5[15].ENA
rst => \main:PWMA_D4[0].ENA
rst => \main:PWMA_D4[1].ENA
rst => \main:PWMA_D4[2].ENA
rst => \main:PWMA_D4[3].ENA
rst => \main:PWMA_D4[4].ENA
rst => \main:PWMA_D4[5].ENA
rst => \main:PWMA_D4[6].ENA
rst => \main:PWMA_D4[7].ENA
rst => \main:PWMA_D4[8].ENA
rst => \main:PWMA_D4[9].ENA
rst => \main:PWMA_D4[10].ENA
rst => \main:PWMA_D4[11].ENA
rst => \main:PWMA_D4[12].ENA
rst => \main:PWMA_D4[13].ENA
rst => \main:PWMA_D4[14].ENA
rst => \main:PWMA_D4[15].ENA
rst => \main:PWMA_D3[0].ENA
rst => \main:PWMA_D3[1].ENA
rst => \main:PWMA_D3[2].ENA
rst => \main:PWMA_D3[3].ENA
rst => \main:PWMA_D3[4].ENA
rst => \main:PWMA_D3[5].ENA
rst => \main:PWMA_D3[6].ENA
rst => \main:PWMA_D3[7].ENA
rst => \main:PWMA_D3[8].ENA
rst => \main:PWMA_D3[9].ENA
rst => \main:PWMA_D3[10].ENA
rst => \main:PWMA_D3[11].ENA
rst => \main:PWMA_D3[12].ENA
rst => \main:PWMA_D3[13].ENA
rst => \main:PWMA_D3[14].ENA
rst => \main:PWMA_D3[15].ENA
rst => \main:PWMA_D2[0].ENA
rst => \main:PWMA_D2[1].ENA
rst => \main:PWMA_D2[2].ENA
rst => \main:PWMA_D2[3].ENA
rst => \main:PWMA_D2[4].ENA
rst => \main:PWMA_D2[5].ENA
rst => \main:PWMA_D2[6].ENA
rst => \main:PWMA_D2[7].ENA
rst => \main:PWMA_D2[8].ENA
rst => \main:PWMA_D2[9].ENA
rst => \main:PWMA_D2[10].ENA
rst => \main:PWMA_D2[11].ENA
rst => \main:PWMA_D2[12].ENA
rst => \main:PWMA_D2[13].ENA
rst => \main:PWMA_D2[14].ENA
rst => \main:PWMA_D2[15].ENA
rst => \main:PWMA_D1[0].ENA
rst => \main:PWMA_D1[1].ENA
rst => \main:PWMA_D1[2].ENA
rst => \main:PWMA_D1[3].ENA
rst => \main:PWMA_D1[4].ENA
rst => \main:PWMA_D1[5].ENA
rst => \main:PWMA_D1[6].ENA
rst => \main:PWMA_D1[7].ENA
rst => \main:PWMA_D1[8].ENA
rst => \main:PWMA_D1[9].ENA
rst => \main:PWMA_D1[10].ENA
rst => \main:PWMA_D1[11].ENA
rst => \main:PWMA_D1[12].ENA
rst => \main:PWMA_D1[13].ENA
rst => \main:PWMA_D1[14].ENA
rst => \main:PWMA_D1[15].ENA
rst => \main:PWMA_W12[0].ENA
rst => \main:PWMA_W12[1].ENA
rst => \main:PWMA_W12[2].ENA
rst => \main:PWMA_W12[3].ENA
rst => \main:PWMA_W12[4].ENA
rst => \main:PWMA_W12[5].ENA
rst => \main:PWMA_W12[6].ENA
rst => \main:PWMA_W12[7].ENA
rst => \main:PWMA_W12[8].ENA
rst => \main:PWMA_W12[9].ENA
rst => \main:PWMA_W12[10].ENA
rst => \main:PWMA_W12[11].ENA
rst => \main:PWMA_W12[12].ENA
rst => \main:PWMA_W12[13].ENA
rst => \main:PWMA_W12[14].ENA
rst => \main:PWMA_W12[15].ENA
rst => \main:PWMA_W11[0].ENA
rst => \main:PWMA_W11[1].ENA
rst => \main:PWMA_W11[2].ENA
rst => \main:PWMA_W11[3].ENA
rst => \main:PWMA_W11[4].ENA
rst => \main:PWMA_W11[5].ENA
rst => \main:PWMA_W11[6].ENA
rst => \main:PWMA_W11[7].ENA
rst => \main:PWMA_W11[8].ENA
rst => \main:PWMA_W11[9].ENA
rst => \main:PWMA_W11[10].ENA
rst => \main:PWMA_W11[11].ENA
rst => \main:PWMA_W11[12].ENA
rst => \main:PWMA_W11[13].ENA
rst => \main:PWMA_W11[14].ENA
rst => \main:PWMA_W11[15].ENA
rst => \main:PWMA_W10[0].ENA
rst => \main:PWMA_W10[1].ENA
rst => \main:PWMA_W10[2].ENA
rst => \main:PWMA_W10[3].ENA
rst => \main:PWMA_W10[4].ENA
rst => \main:PWMA_W10[5].ENA
rst => \main:PWMA_W10[6].ENA
rst => \main:PWMA_W10[7].ENA
rst => \main:PWMA_W10[8].ENA
rst => \main:PWMA_W10[9].ENA
rst => \main:PWMA_W10[10].ENA
rst => \main:PWMA_W10[11].ENA
rst => \main:PWMA_W10[12].ENA
rst => \main:PWMA_W10[13].ENA
rst => \main:PWMA_W10[14].ENA
rst => \main:PWMA_W10[15].ENA
rst => \main:PWMA_W9[0].ENA
rst => \main:PWMA_W9[1].ENA
rst => \main:PWMA_W9[2].ENA
rst => \main:PWMA_W9[3].ENA
rst => \main:PWMA_W9[4].ENA
rst => \main:PWMA_W9[5].ENA
rst => \main:PWMA_W9[6].ENA
rst => \main:PWMA_W9[7].ENA
rst => \main:PWMA_W9[8].ENA
rst => \main:PWMA_W9[9].ENA
rst => \main:PWMA_W9[10].ENA
rst => \main:PWMA_W9[11].ENA
rst => \main:PWMA_W9[12].ENA
rst => \main:PWMA_W9[13].ENA
rst => \main:PWMA_W9[14].ENA
rst => \main:PWMA_W9[15].ENA
rst => \main:PWMA_W8[0].ENA
rst => \main:PWMA_W8[1].ENA
rst => \main:PWMA_W8[2].ENA
rst => \main:PWMA_W8[3].ENA
rst => \main:PWMA_W8[4].ENA
rst => \main:PWMA_W8[5].ENA
rst => \main:PWMA_W8[6].ENA
rst => \main:PWMA_W8[7].ENA
rst => \main:PWMA_W8[8].ENA
rst => \main:PWMA_W8[9].ENA
rst => \main:PWMA_W8[10].ENA
rst => \main:PWMA_W8[11].ENA
rst => \main:PWMA_W8[12].ENA
rst => \main:PWMA_W8[13].ENA
rst => \main:PWMA_W8[14].ENA
rst => \main:PWMA_W8[15].ENA
rst => \main:PWMA_W7[0].ENA
rst => \main:PWMA_W7[1].ENA
rst => \main:PWMA_W7[2].ENA
rst => \main:PWMA_W7[3].ENA
rst => \main:PWMA_W7[4].ENA
rst => \main:PWMA_W7[5].ENA
rst => \main:PWMA_W7[6].ENA
rst => \main:PWMA_W7[7].ENA
rst => \main:PWMA_W7[8].ENA
rst => \main:PWMA_W7[9].ENA
rst => \main:PWMA_W7[10].ENA
rst => \main:PWMA_W7[11].ENA
rst => \main:PWMA_W7[12].ENA
rst => \main:PWMA_W7[13].ENA
rst => \main:PWMA_W7[14].ENA
rst => \main:PWMA_W7[15].ENA
rst => \main:PWMA_W6[0].ENA
rst => \main:PWMA_W6[1].ENA
rst => \main:PWMA_W6[2].ENA
rst => \main:PWMA_W6[3].ENA
rst => \main:PWMA_W6[4].ENA
rst => \main:PWMA_W6[5].ENA
rst => \main:PWMA_W6[6].ENA
rst => \main:PWMA_W6[7].ENA
rst => \main:PWMA_W6[8].ENA
rst => \main:PWMA_W6[9].ENA
rst => \main:PWMA_W6[10].ENA
rst => \main:PWMA_W6[11].ENA
rst => \main:PWMA_W6[12].ENA
rst => \main:PWMA_W6[13].ENA
rst => \main:PWMA_W6[14].ENA
rst => \main:PWMA_W6[15].ENA
rst => \main:PWMA_W5[0].ENA
rst => \main:PWMA_W5[1].ENA
rst => \main:PWMA_W5[2].ENA
rst => \main:PWMA_W5[3].ENA
rst => \main:PWMA_W5[4].ENA
rst => \main:PWMA_W5[5].ENA
rst => \main:PWMA_W5[6].ENA
rst => \main:PWMA_W5[7].ENA
rst => \main:PWMA_W5[8].ENA
rst => \main:PWMA_W5[9].ENA
rst => \main:PWMA_W5[10].ENA
rst => \main:PWMA_W5[11].ENA
rst => \main:PWMA_W5[12].ENA
rst => \main:PWMA_W5[13].ENA
rst => \main:PWMA_W5[14].ENA
rst => \main:PWMA_W5[15].ENA
rst => \main:PWMA_W4[0].ENA
rst => \main:PWMA_W4[1].ENA
rst => \main:PWMA_W4[2].ENA
rst => \main:PWMA_W4[3].ENA
rst => \main:PWMA_W4[4].ENA
rst => \main:PWMA_W4[5].ENA
rst => \main:PWMA_W4[6].ENA
rst => \main:PWMA_W4[7].ENA
rst => \main:PWMA_W4[8].ENA
rst => \main:PWMA_W4[9].ENA
rst => \main:PWMA_W4[10].ENA
rst => \main:PWMA_W4[11].ENA
rst => \main:PWMA_W4[12].ENA
rst => \main:PWMA_W4[13].ENA
rst => \main:PWMA_W4[14].ENA
rst => \main:PWMA_W4[15].ENA
rst => \main:PWMA_W3[0].ENA
rst => \main:PWMA_W3[1].ENA
rst => \main:PWMA_W3[2].ENA
rst => \main:PWMA_W3[3].ENA
rst => \main:PWMA_W3[4].ENA
rst => \main:PWMA_W3[5].ENA
rst => \main:PWMA_W3[6].ENA
rst => \main:PWMA_W3[7].ENA
rst => \main:PWMA_W3[8].ENA
rst => \main:PWMA_W3[9].ENA
rst => \main:PWMA_W3[10].ENA
rst => \main:PWMA_W3[11].ENA
rst => \main:PWMA_W3[12].ENA
rst => \main:PWMA_W3[13].ENA
rst => \main:PWMA_W3[14].ENA
rst => \main:PWMA_W3[15].ENA
rst => \main:PWMA_W2[0].ENA
rst => \main:PWMA_W2[1].ENA
rst => \main:PWMA_W2[2].ENA
rst => \main:PWMA_W2[3].ENA
rst => \main:PWMA_W2[4].ENA
rst => \main:PWMA_W2[5].ENA
rst => \main:PWMA_W2[6].ENA
rst => \main:PWMA_W2[7].ENA
rst => \main:PWMA_W2[8].ENA
rst => \main:PWMA_W2[9].ENA
rst => \main:PWMA_W2[10].ENA
rst => \main:PWMA_W2[11].ENA
rst => \main:PWMA_W2[12].ENA
rst => \main:PWMA_W2[13].ENA
rst => \main:PWMA_W2[14].ENA
rst => \main:PWMA_W2[15].ENA
rst => \main:PWMA_W1[0].ENA
rst => \main:PWMA_W1[1].ENA
rst => \main:PWMA_W1[2].ENA
rst => \main:PWMA_W1[3].ENA
rst => \main:PWMA_W1[4].ENA
rst => \main:PWMA_W1[5].ENA
rst => \main:PWMA_W1[6].ENA
rst => \main:PWMA_W1[7].ENA
rst => \main:PWMA_W1[8].ENA
rst => \main:PWMA_W1[9].ENA
rst => \main:PWMA_W1[10].ENA
rst => \main:PWMA_W1[11].ENA
rst => \main:PWMA_W1[12].ENA
rst => \main:PWMA_W1[13].ENA
rst => \main:PWMA_W1[14].ENA
rst => \main:PWMA_W1[15].ENA
PWMA[0] <= PWMA[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[1] <= PWMA[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[2] <= PWMA[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[3] <= PWMA[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[4] <= PWMA[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[5] <= PWMA[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[6] <= PWMA[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[7] <= PWMA[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[8] <= PWMA[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[9] <= PWMA[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[10] <= PWMA[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[11] <= PWMA[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
xint2 <= xint2~reg0.DB_MAX_OUTPUT_PORT_TYPE
flag <= flag~reg0.DB_MAX_OUTPUT_PORT_TYPE


|3ph|74138:inst4
Y7N <= 22.DB_MAX_OUTPUT_PORT_TYPE
G1 => 8.IN0
G2BN => 1.IN1
G2AN => 1.IN2
B => 10.IN0
A => 9.IN0
C => 11.IN0
Y6N <= 21.DB_MAX_OUTPUT_PORT_TYPE
Y5N <= 20.DB_MAX_OUTPUT_PORT_TYPE
Y4N <= 19.DB_MAX_OUTPUT_PORT_TYPE
Y3N <= 18.DB_MAX_OUTPUT_PORT_TYPE
Y2N <= 17.DB_MAX_OUTPUT_PORT_TYPE
Y1N <= 16.DB_MAX_OUTPUT_PORT_TYPE
Y0N <= 15.DB_MAX_OUTPUT_PORT_TYPE


|3ph|PLL:inst
inclk0 => altpll:altpll_component.inclk[0]
c0 <= altpll:altpll_component.clk[0]
c1 <= altpll:altpll_component.clk[1]


|3ph|PLL:inst|altpll:altpll_component
inclk[0] => PLL_altpll:auto_generated.inclk[0]
inclk[1] => PLL_altpll:auto_generated.inclk[1]
fbin => ~NO_FANOUT~
pllena => ~NO_FANOUT~
clkswitch => ~NO_FANOUT~
areset => ~NO_FANOUT~
pfdena => ~NO_FANOUT~
clkena[0] => ~NO_FANOUT~
clkena[1] => ~NO_FANOUT~
clkena[2] => ~NO_FANOUT~
clkena[3] => ~NO_FANOUT~
clkena[4] => ~NO_FANOUT~
clkena[5] => ~NO_FANOUT~
extclkena[0] => ~NO_FANOUT~
extclkena[1] => ~NO_FANOUT~
extclkena[2] => ~NO_FANOUT~
extclkena[3] => ~NO_FANOUT~
scanclk => ~NO_FANOUT~
scanclkena => ~NO_FANOUT~
scanaclr => ~NO_FANOUT~
scanread => ~NO_FANOUT~
scanwrite => ~NO_FANOUT~
scandata => ~NO_FANOUT~
phasecounterselect[0] => ~NO_FANOUT~
phasecounterselect[1] => ~NO_FANOUT~
phasecounterselect[2] => ~NO_FANOUT~
phasecounterselect[3] => ~NO_FANOUT~
phaseupdown => ~NO_FANOUT~
phasestep => ~NO_FANOUT~
configupdate => ~NO_FANOUT~
fbmimicbidir <> <GND>
clk[0] <= clk[0].DB_MAX_OUTPUT_PORT_TYPE
clk[1] <= clk[1].DB_MAX_OUTPUT_PORT_TYPE
clk[2] <= clk[2].DB_MAX_OUTPUT_PORT_TYPE
clk[3] <= clk[3].DB_MAX_OUTPUT_PORT_TYPE
clk[4] <= clk[4].DB_MAX_OUTPUT_PORT_TYPE
extclk[0] <= <GND>
extclk[1] <= <GND>
extclk[2] <= <GND>
extclk[3] <= <GND>
clkbad[0] <= <GND>
clkbad[1] <= <GND>
enable1 <= <GND>
enable0 <= <GND>
activeclock <= <GND>
clkloss <= <GND>
locked <= <GND>
scandataout <= <GND>
scandone <= <GND>
sclkout0 <= <GND>
sclkout1 <= <GND>
phasedone <= <GND>
vcooverrange <= <GND>
vcounderrange <= <GND>
fbout <= <GND>
fref <= <GND>
icdrclk <= <GND>


|3ph|PLL:inst|altpll:altpll_component|PLL_altpll:auto_generated
clk[0] <= pll1.CLK
clk[1] <= pll1.CLK1
clk[2] <= pll1.CLK2
clk[3] <= pll1.CLK3
clk[4] <= pll1.CLK4
inclk[0] => pll1.CLK
inclk[1] => pll1.CLK1


|3ph|bidirectional_io:inst19
output_enable => bidir_variable[0].OE
output_enable => bidir_variable[1].OE
output_enable => bidir_variable[2].OE
output_enable => bidir_variable[3].OE
output_enable => bidir_variable[4].OE
output_enable => bidir_variable[5].OE
output_enable => bidir_variable[6].OE
output_enable => bidir_variable[7].OE
output_enable => bidir_variable[8].OE
output_enable => bidir_variable[9].OE
output_enable => bidir_variable[10].OE
output_enable => bidir_variable[11].OE
output_enable => bidir_variable[12].OE
output_enable => bidir_variable[13].OE
output_enable => bidir_variable[14].OE
output_enable => bidir_variable[15].OE
data[0] => bidir_variable[0].DATAIN
data[1] => bidir_variable[1].DATAIN
data[2] => bidir_variable[2].DATAIN
data[3] => bidir_variable[3].DATAIN
data[4] => bidir_variable[4].DATAIN
data[5] => bidir_variable[5].DATAIN
data[6] => bidir_variable[6].DATAIN
data[7] => bidir_variable[7].DATAIN
data[8] => bidir_variable[8].DATAIN
data[9] => bidir_variable[9].DATAIN
data[10] => bidir_variable[10].DATAIN
data[11] => bidir_variable[11].DATAIN
data[12] => bidir_variable[12].DATAIN
data[13] => bidir_variable[13].DATAIN
data[14] => bidir_variable[14].DATAIN
data[15] => bidir_variable[15].DATAIN
bidir_variable[0] <> bidir_variable[0]
bidir_variable[1] <> bidir_variable[1]
bidir_variable[2] <> bidir_variable[2]
bidir_variable[3] <> bidir_variable[3]
bidir_variable[4] <> bidir_variable[4]
bidir_variable[5] <> bidir_variable[5]
bidir_variable[6] <> bidir_variable[6]
bidir_variable[7] <> bidir_variable[7]
bidir_variable[8] <> bidir_variable[8]
bidir_variable[9] <> bidir_variable[9]
bidir_variable[10] <> bidir_variable[10]
bidir_variable[11] <> bidir_variable[11]
bidir_variable[12] <> bidir_variable[12]
bidir_variable[13] <> bidir_variable[13]
bidir_variable[14] <> bidir_variable[14]
bidir_variable[15] <> bidir_variable[15]
read_buffer[0] <= read_buffer[0].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[1] <= read_buffer[1].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[2] <= read_buffer[2].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[3] <= read_buffer[3].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[4] <= read_buffer[4].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[5] <= read_buffer[5].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[6] <= read_buffer[6].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[7] <= read_buffer[7].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[8] <= read_buffer[8].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[9] <= read_buffer[9].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[10] <= read_buffer[10].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[11] <= read_buffer[11].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[12] <= read_buffer[12].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[13] <= read_buffer[13].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[14] <= read_buffer[14].DB_MAX_OUTPUT_PORT_TYPE
read_buffer[15] <= read_buffer[15].DB_MAX_OUTPUT_PORT_TYPE


|3ph|single_port_ram_input_with_init:inst20
en => process_0.IN1
en => process_0.IN1
clk => data_out[0]~reg0.CLK
clk => data_out[1]~reg0.CLK
clk => data_out[2]~reg0.CLK
clk => data_out[3]~reg0.CLK
clk => data_out[4]~reg0.CLK
clk => data_out[5]~reg0.CLK
clk => data_out[6]~reg0.CLK
clk => data_out[7]~reg0.CLK
clk => data_out[8]~reg0.CLK
clk => data_out[9]~reg0.CLK
clk => data_out[10]~reg0.CLK
clk => data_out[11]~reg0.CLK
clk => data_out[12]~reg0.CLK
clk => data_out[13]~reg0.CLK
clk => data_out[14]~reg0.CLK
clk => data_out[15]~reg0.CLK
clk => IOA[0]~reg0.CLK
clk => IOA[0]~en.CLK
clk => IOA[1]~reg0.CLK
clk => IOA[1]~en.CLK
clk => IOA[2]~reg0.CLK
clk => IOA[2]~en.CLK
clk => IOA[3]~reg0.CLK
clk => IOA[3]~en.CLK
clk => IOA[4]~reg0.CLK
clk => IOA[4]~en.CLK
clk => IOA[5]~reg0.CLK
clk => IOA[5]~en.CLK
clk => IOA[6]~reg0.CLK
clk => IOA[6]~en.CLK
clk => IOA[7]~reg0.CLK
clk => IOA[7]~en.CLK
clk => IOA[8]~reg0.CLK
clk => IOA[8]~en.CLK
clk => IOA[9]~reg0.CLK
clk => IOA[9]~en.CLK
clk => IOA[10]~reg0.CLK
clk => IOA[10]~en.CLK
clk => IOA[11]~reg0.CLK
clk => IOA[11]~en.CLK
clk => IOA[12]~reg0.CLK
clk => IOA[12]~en.CLK
clk => IOA[13]~reg0.CLK
clk => IOA[13]~en.CLK
clk => IOA[14]~reg0.CLK
clk => IOA[14]~en.CLK
clk => IOA[15]~reg0.CLK
clk => IOA[15]~en.CLK
clk => IOA[16]~reg0.CLK
clk => IOA[16]~en.CLK
clk => IOA[17]~reg0.CLK
clk => IOA[17]~en.CLK
clk => IOA[18]~reg0.CLK
clk => IOA[18]~en.CLK
clk => IOA[19]~reg0.CLK
clk => IOA[19]~en.CLK
clk => IOA[20]~reg0.CLK
clk => IOA[20]~en.CLK
clk => IOA[21]~reg0.CLK
clk => IOA[21]~en.CLK
clk => IOA[22]~reg0.CLK
clk => IOA[22]~en.CLK
clk => IOA[23]~reg0.CLK
clk => IOA[23]~en.CLK
clk => ram[0][0].CLK
clk => ram[0][1].CLK
clk => ram[0][2].CLK
clk => ram[0][3].CLK
clk => ram[0][4].CLK
clk => ram[0][5].CLK
clk => ram[0][6].CLK
clk => ram[0][7].CLK
clk => ram[0][8].CLK
clk => ram[0][9].CLK
clk => ram[0][10].CLK
clk => ram[0][11].CLK
clk => ram[0][12].CLK
clk => ram[0][13].CLK
clk => ram[0][14].CLK
clk => ram[0][15].CLK
clk => ram[1][0].CLK
clk => ram[1][1].CLK
clk => ram[1][2].CLK
clk => ram[1][3].CLK
clk => ram[1][4].CLK
clk => ram[1][5].CLK
clk => ram[1][6].CLK
clk => ram[1][7].CLK
clk => ram[1][8].CLK
clk => ram[1][9].CLK
clk => ram[1][10].CLK
clk => ram[1][11].CLK
clk => ram[1][12].CLK
clk => ram[1][13].CLK
clk => ram[1][14].CLK
clk => ram[1][15].CLK
clk => ram[2][0].CLK
clk => ram[2][1].CLK
clk => ram[2][2].CLK
clk => ram[2][3].CLK
clk => ram[2][4].CLK
clk => ram[2][5].CLK
clk => ram[2][6].CLK
clk => ram[2][7].CLK
clk => ram[2][8].CLK
clk => ram[2][9].CLK
clk => ram[2][10].CLK
clk => ram[2][11].CLK
clk => ram[2][12].CLK
clk => ram[2][13].CLK
clk => ram[2][14].CLK
clk => ram[2][15].CLK
clk => ram[3][0].CLK
clk => ram[3][1].CLK
clk => ram[3][2].CLK
clk => ram[3][3].CLK
clk => ram[3][4].CLK
clk => ram[3][5].CLK
clk => ram[3][6].CLK
clk => ram[3][7].CLK
clk => ram[3][8].CLK
clk => ram[3][9].CLK
clk => ram[3][10].CLK
clk => ram[3][11].CLK
clk => ram[3][12].CLK
clk => ram[3][13].CLK
clk => ram[3][14].CLK
clk => ram[3][15].CLK
clk => ram[4][0].CLK
clk => ram[4][1].CLK
clk => ram[4][2].CLK
clk => ram[4][3].CLK
clk => ram[4][4].CLK
clk => ram[4][5].CLK
clk => ram[4][6].CLK
clk => ram[4][7].CLK
clk => ram[4][8].CLK
clk => ram[4][9].CLK
clk => ram[4][10].CLK
clk => ram[4][11].CLK
clk => ram[4][12].CLK
clk => ram[4][13].CLK
clk => ram[4][14].CLK
clk => ram[4][15].CLK
clk => ram[5][0].CLK
clk => ram[5][1].CLK
clk => ram[5][2].CLK
clk => ram[5][3].CLK
clk => ram[5][4].CLK
clk => ram[5][5].CLK
clk => ram[5][6].CLK
clk => ram[5][7].CLK
clk => ram[5][8].CLK
clk => ram[5][9].CLK
clk => ram[5][10].CLK
clk => ram[5][11].CLK
clk => ram[5][12].CLK
clk => ram[5][13].CLK
clk => ram[5][14].CLK
clk => ram[5][15].CLK
clk => ram[6][0].CLK
clk => ram[6][1].CLK
clk => ram[6][2].CLK
clk => ram[6][3].CLK
clk => ram[6][4].CLK
clk => ram[6][5].CLK
clk => ram[6][6].CLK
clk => ram[6][7].CLK
clk => ram[6][8].CLK
clk => ram[6][9].CLK
clk => ram[6][10].CLK
clk => ram[6][11].CLK
clk => ram[6][12].CLK
clk => ram[6][13].CLK
clk => ram[6][14].CLK
clk => ram[6][15].CLK
clk => ram[7][0].CLK
clk => ram[7][1].CLK
clk => ram[7][2].CLK
clk => ram[7][3].CLK
clk => ram[7][4].CLK
clk => ram[7][5].CLK
clk => ram[7][6].CLK
clk => ram[7][7].CLK
clk => ram[7][8].CLK
clk => ram[7][9].CLK
clk => ram[7][10].CLK
clk => ram[7][11].CLK
clk => ram[7][12].CLK
clk => ram[7][13].CLK
clk => ram[7][14].CLK
clk => ram[7][15].CLK
clk => ram[8][0].CLK
clk => ram[8][1].CLK
clk => ram[8][2].CLK
clk => ram[8][3].CLK
clk => ram[8][4].CLK
clk => ram[8][5].CLK
clk => ram[8][6].CLK
clk => ram[8][7].CLK
clk => ram[8][8].CLK
clk => ram[8][9].CLK
clk => ram[8][10].CLK
clk => ram[8][11].CLK
clk => ram[8][12].CLK
clk => ram[8][13].CLK
clk => ram[8][14].CLK
clk => ram[8][15].CLK
clk => ram[9][0].CLK
clk => ram[9][1].CLK
clk => ram[9][2].CLK
clk => ram[9][3].CLK
clk => ram[9][4].CLK
clk => ram[9][5].CLK
clk => ram[9][6].CLK
clk => ram[9][7].CLK
clk => ram[9][8].CLK
clk => ram[9][9].CLK
clk => ram[9][10].CLK
clk => ram[9][11].CLK
clk => ram[9][12].CLK
clk => ram[9][13].CLK
clk => ram[9][14].CLK
clk => ram[9][15].CLK
clk => ram[10][0].CLK
clk => ram[10][1].CLK
clk => ram[10][2].CLK
clk => ram[10][3].CLK
clk => ram[10][4].CLK
clk => ram[10][5].CLK
clk => ram[10][6].CLK
clk => ram[10][7].CLK
clk => ram[10][8].CLK
clk => ram[10][9].CLK
clk => ram[10][10].CLK
clk => ram[10][11].CLK
clk => ram[10][12].CLK
clk => ram[10][13].CLK
clk => ram[10][14].CLK
clk => ram[10][15].CLK
clk => ram[11][0].CLK
clk => ram[11][1].CLK
clk => ram[11][2].CLK
clk => ram[11][3].CLK
clk => ram[11][4].CLK
clk => ram[11][5].CLK
clk => ram[11][6].CLK
clk => ram[11][7].CLK
clk => ram[11][8].CLK
clk => ram[11][9].CLK
clk => ram[11][10].CLK
clk => ram[11][11].CLK
clk => ram[11][12].CLK
clk => ram[11][13].CLK
clk => ram[11][14].CLK
clk => ram[11][15].CLK
clk => ram[12][0].CLK
clk => ram[12][1].CLK
clk => ram[12][2].CLK
clk => ram[12][3].CLK
clk => ram[12][4].CLK
clk => ram[12][5].CLK
clk => ram[12][6].CLK
clk => ram[12][7].CLK
clk => ram[12][8].CLK
clk => ram[12][9].CLK
clk => ram[12][10].CLK
clk => ram[12][11].CLK
clk => ram[12][12].CLK
clk => ram[12][13].CLK
clk => ram[12][14].CLK
clk => ram[12][15].CLK
clk => ram[13][0].CLK
clk => ram[13][1].CLK
clk => ram[13][2].CLK
clk => ram[13][3].CLK
clk => ram[13][4].CLK
clk => ram[13][5].CLK
clk => ram[13][6].CLK
clk => ram[13][7].CLK
clk => ram[13][8].CLK
clk => ram[13][9].CLK
clk => ram[13][10].CLK
clk => ram[13][11].CLK
clk => ram[13][12].CLK
clk => ram[13][13].CLK
clk => ram[13][14].CLK
clk => ram[13][15].CLK
clk => ram[14][0].CLK
clk => ram[14][1].CLK
clk => ram[14][2].CLK
clk => ram[14][3].CLK
clk => ram[14][4].CLK
clk => ram[14][5].CLK
clk => ram[14][6].CLK
clk => ram[14][7].CLK
clk => ram[14][8].CLK
clk => ram[14][9].CLK
clk => ram[14][10].CLK
clk => ram[14][11].CLK
clk => ram[14][12].CLK
clk => ram[14][13].CLK
clk => ram[14][14].CLK
clk => ram[14][15].CLK
clk => ram[15][0].CLK
clk => ram[15][1].CLK
clk => ram[15][2].CLK
clk => ram[15][3].CLK
clk => ram[15][4].CLK
clk => ram[15][5].CLK
clk => ram[15][6].CLK
clk => ram[15][7].CLK
clk => ram[15][8].CLK
clk => ram[15][9].CLK
clk => ram[15][10].CLK
clk => ram[15][11].CLK
clk => ram[15][12].CLK
clk => ram[15][13].CLK
clk => ram[15][14].CLK
clk => ram[15][15].CLK
clk => ram[16][0].CLK
clk => ram[16][1].CLK
clk => ram[16][2].CLK
clk => ram[16][3].CLK
clk => ram[16][4].CLK
clk => ram[16][5].CLK
clk => ram[16][6].CLK
clk => ram[16][7].CLK
clk => ram[16][8].CLK
clk => ram[16][9].CLK
clk => ram[16][10].CLK
clk => ram[16][11].CLK
clk => ram[16][12].CLK
clk => ram[16][13].CLK
clk => ram[16][14].CLK
clk => ram[16][15].CLK
clk => ram[17][0].CLK
clk => ram[17][1].CLK
clk => ram[17][2].CLK
clk => ram[17][3].CLK
clk => ram[17][4].CLK
clk => ram[17][5].CLK
clk => ram[17][6].CLK
clk => ram[17][7].CLK
clk => ram[17][8].CLK
clk => ram[17][9].CLK
clk => ram[17][10].CLK
clk => ram[17][11].CLK
clk => ram[17][12].CLK
clk => ram[17][13].CLK
clk => ram[17][14].CLK
clk => ram[17][15].CLK
clk => ram[18][0].CLK
clk => ram[18][1].CLK
clk => ram[18][2].CLK
clk => ram[18][3].CLK
clk => ram[18][4].CLK
clk => ram[18][5].CLK
clk => ram[18][6].CLK
clk => ram[18][7].CLK
clk => ram[18][8].CLK
clk => ram[18][9].CLK
clk => ram[18][10].CLK
clk => ram[18][11].CLK
clk => ram[18][12].CLK
clk => ram[18][13].CLK
clk => ram[18][14].CLK
clk => ram[18][15].CLK
clk => ram[19][0].CLK
clk => ram[19][1].CLK
clk => ram[19][2].CLK
clk => ram[19][3].CLK
clk => ram[19][4].CLK
clk => ram[19][5].CLK
clk => ram[19][6].CLK
clk => ram[19][7].CLK
clk => ram[19][8].CLK
clk => ram[19][9].CLK
clk => ram[19][10].CLK
clk => ram[19][11].CLK
clk => ram[19][12].CLK
clk => ram[19][13].CLK
clk => ram[19][14].CLK
clk => ram[19][15].CLK
clk => ram[20][0].CLK
clk => ram[20][1].CLK
clk => ram[20][2].CLK
clk => ram[20][3].CLK
clk => ram[20][4].CLK
clk => ram[20][5].CLK
clk => ram[20][6].CLK
clk => ram[20][7].CLK
clk => ram[20][8].CLK
clk => ram[20][9].CLK
clk => ram[20][10].CLK
clk => ram[20][11].CLK
clk => ram[20][12].CLK
clk => ram[20][13].CLK
clk => ram[20][14].CLK
clk => ram[20][15].CLK
clk => ram[21][0].CLK
clk => ram[21][1].CLK
clk => ram[21][2].CLK
clk => ram[21][3].CLK
clk => ram[21][4].CLK
clk => ram[21][5].CLK
clk => ram[21][6].CLK
clk => ram[21][7].CLK
clk => ram[21][8].CLK
clk => ram[21][9].CLK
clk => ram[21][10].CLK
clk => ram[21][11].CLK
clk => ram[21][12].CLK
clk => ram[21][13].CLK
clk => ram[21][14].CLK
clk => ram[21][15].CLK
clk => ram[22][0].CLK
clk => ram[22][1].CLK
clk => ram[22][2].CLK
clk => ram[22][3].CLK
clk => ram[22][4].CLK
clk => ram[22][5].CLK
clk => ram[22][6].CLK
clk => ram[22][7].CLK
clk => ram[22][8].CLK
clk => ram[22][9].CLK
clk => ram[22][10].CLK
clk => ram[22][11].CLK
clk => ram[22][12].CLK
clk => ram[22][13].CLK
clk => ram[22][14].CLK
clk => ram[22][15].CLK
clk => ram[23][0].CLK
clk => ram[23][1].CLK
clk => ram[23][2].CLK
clk => ram[23][3].CLK
clk => ram[23][4].CLK
clk => ram[23][5].CLK
clk => ram[23][6].CLK
clk => ram[23][7].CLK
clk => ram[23][8].CLK
clk => ram[23][9].CLK
clk => ram[23][10].CLK
clk => ram[23][11].CLK
clk => ram[23][12].CLK
clk => ram[23][13].CLK
clk => ram[23][14].CLK
clk => ram[23][15].CLK
clk => ram[24][0].CLK
clk => ram[24][1].CLK
clk => ram[24][2].CLK
clk => ram[24][3].CLK
clk => ram[24][4].CLK
clk => ram[24][5].CLK
clk => ram[24][6].CLK
clk => ram[24][7].CLK
clk => ram[24][8].CLK
clk => ram[24][9].CLK
clk => ram[24][10].CLK
clk => ram[24][11].CLK
clk => ram[24][12].CLK
clk => ram[24][13].CLK
clk => ram[24][14].CLK
clk => ram[24][15].CLK
clk => ram[25][0].CLK
clk => ram[25][1].CLK
clk => ram[25][2].CLK
clk => ram[25][3].CLK
clk => ram[25][4].CLK
clk => ram[25][5].CLK
clk => ram[25][6].CLK
clk => ram[25][7].CLK
clk => ram[25][8].CLK
clk => ram[25][9].CLK
clk => ram[25][10].CLK
clk => ram[25][11].CLK
clk => ram[25][12].CLK
clk => ram[25][13].CLK
clk => ram[25][14].CLK
clk => ram[25][15].CLK
clk => ram[26][0].CLK
clk => ram[26][1].CLK
clk => ram[26][2].CLK
clk => ram[26][3].CLK
clk => ram[26][4].CLK
clk => ram[26][5].CLK
clk => ram[26][6].CLK
clk => ram[26][7].CLK
clk => ram[26][8].CLK
clk => ram[26][9].CLK
clk => ram[26][10].CLK
clk => ram[26][11].CLK
clk => ram[26][12].CLK
clk => ram[26][13].CLK
clk => ram[26][14].CLK
clk => ram[26][15].CLK
clk => ram[27][0].CLK
clk => ram[27][1].CLK
clk => ram[27][2].CLK
clk => ram[27][3].CLK
clk => ram[27][4].CLK
clk => ram[27][5].CLK
clk => ram[27][6].CLK
clk => ram[27][7].CLK
clk => ram[27][8].CLK
clk => ram[27][9].CLK
clk => ram[27][10].CLK
clk => ram[27][11].CLK
clk => ram[27][12].CLK
clk => ram[27][13].CLK
clk => ram[27][14].CLK
clk => ram[27][15].CLK
clk => ram[28][0].CLK
clk => ram[28][1].CLK
clk => ram[28][2].CLK
clk => ram[28][3].CLK
clk => ram[28][4].CLK
clk => ram[28][5].CLK
clk => ram[28][6].CLK
clk => ram[28][7].CLK
clk => ram[28][8].CLK
clk => ram[28][9].CLK
clk => ram[28][10].CLK
clk => ram[28][11].CLK
clk => ram[28][12].CLK
clk => ram[28][13].CLK
clk => ram[28][14].CLK
clk => ram[28][15].CLK
clk => ram[29][0].CLK
clk => ram[29][1].CLK
clk => ram[29][2].CLK
clk => ram[29][3].CLK
clk => ram[29][4].CLK
clk => ram[29][5].CLK
clk => ram[29][6].CLK
clk => ram[29][7].CLK
clk => ram[29][8].CLK
clk => ram[29][9].CLK
clk => ram[29][10].CLK
clk => ram[29][11].CLK
clk => ram[29][12].CLK
clk => ram[29][13].CLK
clk => ram[29][14].CLK
clk => ram[29][15].CLK
clk => ram[30][0].CLK
clk => ram[30][1].CLK
clk => ram[30][2].CLK
clk => ram[30][3].CLK
clk => ram[30][4].CLK
clk => ram[30][5].CLK
clk => ram[30][6].CLK
clk => ram[30][7].CLK
clk => ram[30][8].CLK
clk => ram[30][9].CLK
clk => ram[30][10].CLK
clk => ram[30][11].CLK
clk => ram[30][12].CLK
clk => ram[30][13].CLK
clk => ram[30][14].CLK
clk => ram[30][15].CLK
clk => ram[31][0].CLK
clk => ram[31][1].CLK
clk => ram[31][2].CLK
clk => ram[31][3].CLK
clk => ram[31][4].CLK
clk => ram[31][5].CLK
clk => ram[31][6].CLK
clk => ram[31][7].CLK
clk => ram[31][8].CLK
clk => ram[31][9].CLK
clk => ram[31][10].CLK
clk => ram[31][11].CLK
clk => ram[31][12].CLK
clk => ram[31][13].CLK
clk => ram[31][14].CLK
clk => ram[31][15].CLK
xwe => process_0.IN0
xrd => process_0.IN0
xzcs2 => process_0.IN1
xzcs2 => process_0.IN1
addr[0] => Decoder0.IN4
addr[0] => LessThan0.IN10
addr[0] => Mux0.IN3
addr[0] => Mux1.IN3
addr[0] => LessThan1.IN10
addr[0] => Mux2.IN36
addr[0] => Mux3.IN4
addr[0] => Mux4.IN4
addr[0] => Mux5.IN4
addr[0] => Mux6.IN4
addr[0] => Mux7.IN4
addr[0] => Mux8.IN4
addr[0] => Mux9.IN4
addr[0] => Mux10.IN4
addr[0] => Mux11.IN4
addr[0] => Mux12.IN4
addr[0] => Mux13.IN4
addr[0] => Mux14.IN4
addr[0] => Mux15.IN4
addr[0] => Mux16.IN4
addr[0] => Mux17.IN4
addr[0] => Mux18.IN4
addr[1] => Decoder0.IN3
addr[1] => LessThan0.IN9
addr[1] => Mux0.IN2
addr[1] => Mux1.IN2
addr[1] => LessThan1.IN9
addr[1] => Mux2.IN35
addr[1] => Mux3.IN3
addr[1] => Mux4.IN3
addr[1] => Mux5.IN3
addr[1] => Mux6.IN3
addr[1] => Mux7.IN3
addr[1] => Mux8.IN3
addr[1] => Mux9.IN3
addr[1] => Mux10.IN3
addr[1] => Mux11.IN3
addr[1] => Mux12.IN3
addr[1] => Mux13.IN3
addr[1] => Mux14.IN3
addr[1] => Mux15.IN3
addr[1] => Mux16.IN3
addr[1] => Mux17.IN3
addr[1] => Mux18.IN3
addr[2] => Decoder0.IN2
addr[2] => LessThan0.IN8
addr[2] => Mux0.IN1
addr[2] => Mux1.IN1
addr[2] => LessThan1.IN8
addr[2] => Mux2.IN34
addr[2] => Mux3.IN2
addr[2] => Mux4.IN2
addr[2] => Mux5.IN2
addr[2] => Mux6.IN2
addr[2] => Mux7.IN2
addr[2] => Mux8.IN2
addr[2] => Mux9.IN2
addr[2] => Mux10.IN2
addr[2] => Mux11.IN2
addr[2] => Mux12.IN2
addr[2] => Mux13.IN2
addr[2] => Mux14.IN2
addr[2] => Mux15.IN2
addr[2] => Mux16.IN2
addr[2] => Mux17.IN2
addr[2] => Mux18.IN2
addr[3] => Decoder0.IN1
addr[3] => LessThan0.IN7
addr[3] => Mux0.IN0
addr[3] => Mux1.IN0
addr[3] => LessThan1.IN7
addr[3] => Mux2.IN33
addr[3] => Mux3.IN1
addr[3] => Mux4.IN1
addr[3] => Mux5.IN1
addr[3] => Mux6.IN1
addr[3] => Mux7.IN1
addr[3] => Mux8.IN1
addr[3] => Mux9.IN1
addr[3] => Mux10.IN1
addr[3] => Mux11.IN1
addr[3] => Mux12.IN1
addr[3] => Mux13.IN1
addr[3] => Mux14.IN1
addr[3] => Mux15.IN1
addr[3] => Mux16.IN1
addr[3] => Mux17.IN1
addr[3] => Mux18.IN1
addr[4] => Decoder0.IN0
addr[4] => LessThan0.IN6
addr[4] => LessThan1.IN6
addr[4] => Mux2.IN32
addr[4] => Mux3.IN0
addr[4] => Mux4.IN0
addr[4] => Mux5.IN0
addr[4] => Mux6.IN0
addr[4] => Mux7.IN0
addr[4] => Mux8.IN0
addr[4] => Mux9.IN0
addr[4] => Mux10.IN0
addr[4] => Mux11.IN0
addr[4] => Mux12.IN0
addr[4] => Mux13.IN0
addr[4] => Mux14.IN0
addr[4] => Mux15.IN0
addr[4] => Mux16.IN0
addr[4] => Mux17.IN0
addr[4] => Mux18.IN0
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data_out[0] <= data_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= data_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= data_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= data_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= data_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= data_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= data_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= data_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= data_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= data_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= data_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= data_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[12] <= data_out[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[13] <= data_out[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[14] <= data_out[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[15] <= data_out[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
IOA[0] <> IOA[0]
IOA[1] <> IOA[1]
IOA[2] <> IOA[2]
IOA[3] <> IOA[3]
IOA[4] <> IOA[4]
IOA[5] <> IOA[5]
IOA[6] <> IOA[6]
IOA[7] <> IOA[7]
IOA[8] <> IOA[8]
IOA[9] <> IOA[9]
IOA[10] <> IOA[10]
IOA[11] <> IOA[11]
IOA[12] <> IOA[12]
IOA[13] <> IOA[13]
IOA[14] <> IOA[14]
IOA[15] <> IOA[15]
IOA[16] <> IOA[16]
IOA[17] <> IOA[17]
IOA[18] <> IOA[18]
IOA[19] <> IOA[19]
IOA[20] <> IOA[20]
IOA[21] <> IOA[21]
IOA[22] <> IOA[22]
IOA[23] <> IOA[23]
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => ram.OUTPUTSELECT
rst => IOA[0].IN1
rst => IOA[1].IN1
rst => IOA[2].IN1
rst => IOA[3].IN1
rst => IOA[4].IN1
rst => IOA[5].IN1
rst => IOA[6].IN1
rst => IOA[7].IN1
rst => IOA[8].IN1
rst => IOA[9].IN1
rst => IOA[10].IN1
rst => IOA[11].IN1
rst => IOA[12].IN1
rst => IOA[13].IN1
rst => IOA[14].IN1
rst => IOA[15].IN1
rst => IOA[16].IN1
rst => IOA[17].IN1
rst => IOA[18].IN1
rst => IOA[19].IN1
rst => IOA[20].IN1
rst => IOA[21].IN1
rst => IOA[22].IN1
rst => IOA[23].IN1
rst => IOA[3]~en.DATAIN
rst => IOA[2]~en.DATAIN
rst => IOA[1]~en.DATAIN
rst => IOA[0]~en.DATAIN
rst => IOA[4]~en.DATAIN
rst => IOA[5]~en.DATAIN
rst => IOA[6]~en.DATAIN
rst => IOA[7]~en.DATAIN
rst => IOA[8]~en.DATAIN
rst => IOA[9]~en.DATAIN
rst => IOA[10]~en.DATAIN
rst => IOA[11]~en.DATAIN
rst => IOA[12]~en.DATAIN
rst => IOA[13]~en.DATAIN
rst => IOA[14]~en.DATAIN
rst => IOA[15]~en.DATAIN
rst => IOA[16]~en.DATAIN
rst => IOA[17]~en.DATAIN
rst => IOA[18]~en.DATAIN
rst => IOA[19]~en.DATAIN
rst => IOA[20]~en.DATAIN
rst => IOA[21]~en.DATAIN
rst => IOA[22]~en.DATAIN
rst => IOA[23]~en.DATAIN


|3ph|three_state_moore_state_machine:inst1
en => process_0.IN1
clk => ram~21.CLK
clk => ram~0.CLK
clk => ram~1.CLK
clk => ram~2.CLK
clk => ram~3.CLK
clk => ram~4.CLK
clk => ram~5.CLK
clk => ram~6.CLK
clk => ram~7.CLK
clk => ram~8.CLK
clk => ram~9.CLK
clk => ram~10.CLK
clk => ram~11.CLK
clk => ram~12.CLK
clk => ram~13.CLK
clk => ram~14.CLK
clk => ram~15.CLK
clk => ram~16.CLK
clk => ram~17.CLK
clk => ram~18.CLK
clk => ram~19.CLK
clk => ram~20.CLK
clk => ram.CLK0
xwe => process_0.IN0
xzcs2 => process_0.IN1
addr[0] => ram~4.DATAIN
addr[0] => ram.WADDR
addr[1] => ram~3.DATAIN
addr[1] => ram.WADDR1
addr[2] => ram~2.DATAIN
addr[2] => ram.WADDR2
addr[3] => ram~1.DATAIN
addr[3] => ram.WADDR3
addr[4] => ram~0.DATAIN
addr[4] => ram.WADDR4
data[0] => ram~20.DATAIN
data[0] => ram.DATAIN
data[1] => ram~19.DATAIN
data[1] => ram.DATAIN1
data[2] => ram~18.DATAIN
data[2] => ram.DATAIN2
data[3] => ram~17.DATAIN
data[3] => ram.DATAIN3
data[4] => ram~16.DATAIN
data[4] => ram.DATAIN4
data[5] => ram~15.DATAIN
data[5] => ram.DATAIN5
data[6] => ram~14.DATAIN
data[6] => ram.DATAIN6
data[7] => ram~13.DATAIN
data[7] => ram.DATAIN7
data[8] => ram~12.DATAIN
data[8] => ram.DATAIN8
data[9] => ram~11.DATAIN
data[9] => ram.DATAIN9
data[10] => ram~10.DATAIN
data[10] => ram.DATAIN10
data[11] => ram~9.DATAIN
data[11] => ram.DATAIN11
data[12] => ram~8.DATAIN
data[12] => ram.DATAIN12
data[13] => ram~7.DATAIN
data[13] => ram.DATAIN13
data[14] => ram~6.DATAIN
data[14] => ram.DATAIN14
data[15] => ram~5.DATAIN
data[15] => ram.DATAIN15
clk2 => DIN~reg0.CLK
clk2 => NSYNC~reg0.CLK
clk2 => output_buff[0].CLK
clk2 => output_buff[1].CLK
clk2 => output_buff[2].CLK
clk2 => output_buff[3].CLK
clk2 => output_buff[4].CLK
clk2 => output_buff[5].CLK
clk2 => output_buff[6].CLK
clk2 => output_buff[7].CLK
clk2 => output_buff[8].CLK
clk2 => output_buff[9].CLK
clk2 => output_buff[10].CLK
clk2 => output_buff[11].CLK
clk2 => output_buff[12].CLK
clk2 => output_buff[13].CLK
clk2 => output_buff[14].CLK
clk2 => output_buff[15].CLK
clk2 => output_buff[16].CLK
clk2 => output_buff[17].CLK
clk2 => output_buff[18].CLK
clk2 => output_buff[19].CLK
clk2 => output_buff[20].CLK
clk2 => output_buff[21].CLK
clk2 => output_buff[22].CLK
clk2 => output_buff[23].CLK
clk2 => count[0].CLK
clk2 => count[1].CLK
clk2 => count[2].CLK
clk2 => count[3].CLK
clk2 => count[4].CLK
clk2 => count[5].CLK
clk2 => count[6].CLK
clk2 => count[7].CLK
clk2 => count[8].CLK
clk2 => count[9].CLK
clk2 => count[10].CLK
clk2 => count[11].CLK
clk2 => count[12].CLK
clk2 => count[13].CLK
clk2 => count[14].CLK
clk2 => count[15].CLK
clk2 => count[16].CLK
clk2 => count[17].CLK
clk2 => count[18].CLK
clk2 => count[19].CLK
clk2 => count[20].CLK
clk2 => count[21].CLK
clk2 => count[22].CLK
clk2 => count[23].CLK
clk2 => count[24].CLK
clk2 => count[25].CLK
clk2 => count[26].CLK
clk2 => count[27].CLK
clk2 => count[28].CLK
clk2 => count[29].CLK
clk2 => count[30].CLK
clk2 => count[31].CLK
clk2 => Ddata[0].CLK
clk2 => Ddata[1].CLK
clk2 => Ddata[2].CLK
clk2 => Ddata[3].CLK
clk2 => Ddata[4].CLK
clk2 => Ddata[5].CLK
clk2 => Ddata[6].CLK
clk2 => Ddata[7].CLK
clk2 => Ddata[8].CLK
clk2 => Ddata[9].CLK
clk2 => Ddata[10].CLK
clk2 => Ddata[11].CLK
clk2 => addrD[0].CLK
clk2 => addrD[1].CLK
clk2 => addrD[2].CLK
clk2 => count_ADDR[0].CLK
clk2 => count_ADDR[1].CLK
clk2 => count_ADDR[2].CLK
clk2 => count_ADDR[3].CLK
clk2 => count_ADDR[4].CLK
clk2 => count_ADDR[5].CLK
clk2 => count_ADDR[6].CLK
clk2 => count_ADDR[7].CLK
clk2 => count_ADDR[8].CLK
clk2 => count_ADDR[9].CLK
clk2 => count_ADDR[10].CLK
clk2 => count_ADDR[11].CLK
clk2 => count_ADDR[12].CLK
clk2 => count_ADDR[13].CLK
clk2 => count_ADDR[14].CLK
clk2 => count_ADDR[15].CLK
clk2 => count_ADDR[16].CLK
clk2 => count_ADDR[17].CLK
clk2 => count_ADDR[18].CLK
clk2 => count_ADDR[19].CLK
clk2 => count_ADDR[20].CLK
clk2 => count_ADDR[21].CLK
clk2 => count_ADDR[22].CLK
clk2 => count_ADDR[23].CLK
clk2 => count_ADDR[24].CLK
clk2 => count_ADDR[25].CLK
clk2 => count_ADDR[26].CLK
clk2 => count_ADDR[27].CLK
clk2 => count_ADDR[28].CLK
clk2 => count_ADDR[29].CLK
clk2 => count_ADDR[30].CLK
clk2 => count_ADDR[31].CLK
clk2 => state~1.DATAIN
NSYNC <= NSYNC~reg0.DB_MAX_OUTPUT_PORT_TYPE
DIN <= DIN~reg0.DB_MAX_OUTPUT_PORT_TYPE


|3ph|lpm_inv0:inst5
data[0] => lpm_inv:lpm_inv_component.data[0]
data[1] => lpm_inv:lpm_inv_component.data[1]
data[2] => lpm_inv:lpm_inv_component.data[2]
data[3] => lpm_inv:lpm_inv_component.data[3]
data[4] => lpm_inv:lpm_inv_component.data[4]
data[5] => lpm_inv:lpm_inv_component.data[5]
data[6] => lpm_inv:lpm_inv_component.data[6]
data[7] => lpm_inv:lpm_inv_component.data[7]
data[8] => lpm_inv:lpm_inv_component.data[8]
data[9] => lpm_inv:lpm_inv_component.data[9]
data[10] => lpm_inv:lpm_inv_component.data[10]
data[11] => lpm_inv:lpm_inv_component.data[11]
result[0] <= lpm_inv:lpm_inv_component.result[0]
result[1] <= lpm_inv:lpm_inv_component.result[1]
result[2] <= lpm_inv:lpm_inv_component.result[2]
result[3] <= lpm_inv:lpm_inv_component.result[3]
result[4] <= lpm_inv:lpm_inv_component.result[4]
result[5] <= lpm_inv:lpm_inv_component.result[5]
result[6] <= lpm_inv:lpm_inv_component.result[6]
result[7] <= lpm_inv:lpm_inv_component.result[7]
result[8] <= lpm_inv:lpm_inv_component.result[8]
result[9] <= lpm_inv:lpm_inv_component.result[9]
result[10] <= lpm_inv:lpm_inv_component.result[10]
result[11] <= lpm_inv:lpm_inv_component.result[11]


|3ph|lpm_inv0:inst5|lpm_inv:lpm_inv_component
data[0] => result[0].IN0
data[1] => result[1].IN0
data[2] => result[2].IN0
data[3] => result[3].IN0
data[4] => result[4].IN0
data[5] => result[5].IN0
data[6] => result[6].IN0
data[7] => result[7].IN0
data[8] => result[8].IN0
data[9] => result[9].IN0
data[10] => result[10].IN0
data[11] => result[11].IN0
result[0] <= result[0].DB_MAX_OUTPUT_PORT_TYPE
result[1] <= result[1].DB_MAX_OUTPUT_PORT_TYPE
result[2] <= result[2].DB_MAX_OUTPUT_PORT_TYPE
result[3] <= result[3].DB_MAX_OUTPUT_PORT_TYPE
result[4] <= result[4].DB_MAX_OUTPUT_PORT_TYPE
result[5] <= result[5].DB_MAX_OUTPUT_PORT_TYPE
result[6] <= result[6].DB_MAX_OUTPUT_PORT_TYPE
result[7] <= result[7].DB_MAX_OUTPUT_PORT_TYPE
result[8] <= result[8].DB_MAX_OUTPUT_PORT_TYPE
result[9] <= result[9].DB_MAX_OUTPUT_PORT_TYPE
result[10] <= result[10].DB_MAX_OUTPUT_PORT_TYPE
result[11] <= result[11].DB_MAX_OUTPUT_PORT_TYPE


|3ph|lpm_inv0:inst2
data[0] => lpm_inv:lpm_inv_component.data[0]
data[1] => lpm_inv:lpm_inv_component.data[1]
data[2] => lpm_inv:lpm_inv_component.data[2]
data[3] => lpm_inv:lpm_inv_component.data[3]
data[4] => lpm_inv:lpm_inv_component.data[4]
data[5] => lpm_inv:lpm_inv_component.data[5]
data[6] => lpm_inv:lpm_inv_component.data[6]
data[7] => lpm_inv:lpm_inv_component.data[7]
data[8] => lpm_inv:lpm_inv_component.data[8]
data[9] => lpm_inv:lpm_inv_component.data[9]
data[10] => lpm_inv:lpm_inv_component.data[10]
data[11] => lpm_inv:lpm_inv_component.data[11]
result[0] <= lpm_inv:lpm_inv_component.result[0]
result[1] <= lpm_inv:lpm_inv_component.result[1]
result[2] <= lpm_inv:lpm_inv_component.result[2]
result[3] <= lpm_inv:lpm_inv_component.result[3]
result[4] <= lpm_inv:lpm_inv_component.result[4]
result[5] <= lpm_inv:lpm_inv_component.result[5]
result[6] <= lpm_inv:lpm_inv_component.result[6]
result[7] <= lpm_inv:lpm_inv_component.result[7]
result[8] <= lpm_inv:lpm_inv_component.result[8]
result[9] <= lpm_inv:lpm_inv_component.result[9]
result[10] <= lpm_inv:lpm_inv_component.result[10]
result[11] <= lpm_inv:lpm_inv_component.result[11]


|3ph|lpm_inv0:inst2|lpm_inv:lpm_inv_component
data[0] => result[0].IN0
data[1] => result[1].IN0
data[2] => result[2].IN0
data[3] => result[3].IN0
data[4] => result[4].IN0
data[5] => result[5].IN0
data[6] => result[6].IN0
data[7] => result[7].IN0
data[8] => result[8].IN0
data[9] => result[9].IN0
data[10] => result[10].IN0
data[11] => result[11].IN0
result[0] <= result[0].DB_MAX_OUTPUT_PORT_TYPE
result[1] <= result[1].DB_MAX_OUTPUT_PORT_TYPE
result[2] <= result[2].DB_MAX_OUTPUT_PORT_TYPE
result[3] <= result[3].DB_MAX_OUTPUT_PORT_TYPE
result[4] <= result[4].DB_MAX_OUTPUT_PORT_TYPE
result[5] <= result[5].DB_MAX_OUTPUT_PORT_TYPE
result[6] <= result[6].DB_MAX_OUTPUT_PORT_TYPE
result[7] <= result[7].DB_MAX_OUTPUT_PORT_TYPE
result[8] <= result[8].DB_MAX_OUTPUT_PORT_TYPE
result[9] <= result[9].DB_MAX_OUTPUT_PORT_TYPE
result[10] <= result[10].DB_MAX_OUTPUT_PORT_TYPE
result[11] <= result[11].DB_MAX_OUTPUT_PORT_TYPE


|3ph|single_port_ram_with_init:inst11
en => process_0.IN1
clk => \main:PWMA_D12[0].CLK
clk => \main:PWMA_D12[1].CLK
clk => \main:PWMA_D12[2].CLK
clk => \main:PWMA_D12[3].CLK
clk => \main:PWMA_D12[4].CLK
clk => \main:PWMA_D12[5].CLK
clk => \main:PWMA_D12[6].CLK
clk => \main:PWMA_D12[7].CLK
clk => \main:PWMA_D12[8].CLK
clk => \main:PWMA_D12[9].CLK
clk => \main:PWMA_D12[10].CLK
clk => \main:PWMA_D12[11].CLK
clk => \main:PWMA_D12[12].CLK
clk => \main:PWMA_D12[13].CLK
clk => \main:PWMA_D12[14].CLK
clk => \main:PWMA_D12[15].CLK
clk => \main:PWMA_D11[0].CLK
clk => \main:PWMA_D11[1].CLK
clk => \main:PWMA_D11[2].CLK
clk => \main:PWMA_D11[3].CLK
clk => \main:PWMA_D11[4].CLK
clk => \main:PWMA_D11[5].CLK
clk => \main:PWMA_D11[6].CLK
clk => \main:PWMA_D11[7].CLK
clk => \main:PWMA_D11[8].CLK
clk => \main:PWMA_D11[9].CLK
clk => \main:PWMA_D11[10].CLK
clk => \main:PWMA_D11[11].CLK
clk => \main:PWMA_D11[12].CLK
clk => \main:PWMA_D11[13].CLK
clk => \main:PWMA_D11[14].CLK
clk => \main:PWMA_D11[15].CLK
clk => \main:PWMA_D10[0].CLK
clk => \main:PWMA_D10[1].CLK
clk => \main:PWMA_D10[2].CLK
clk => \main:PWMA_D10[3].CLK
clk => \main:PWMA_D10[4].CLK
clk => \main:PWMA_D10[5].CLK
clk => \main:PWMA_D10[6].CLK
clk => \main:PWMA_D10[7].CLK
clk => \main:PWMA_D10[8].CLK
clk => \main:PWMA_D10[9].CLK
clk => \main:PWMA_D10[10].CLK
clk => \main:PWMA_D10[11].CLK
clk => \main:PWMA_D10[12].CLK
clk => \main:PWMA_D10[13].CLK
clk => \main:PWMA_D10[14].CLK
clk => \main:PWMA_D10[15].CLK
clk => \main:PWMA_D9[0].CLK
clk => \main:PWMA_D9[1].CLK
clk => \main:PWMA_D9[2].CLK
clk => \main:PWMA_D9[3].CLK
clk => \main:PWMA_D9[4].CLK
clk => \main:PWMA_D9[5].CLK
clk => \main:PWMA_D9[6].CLK
clk => \main:PWMA_D9[7].CLK
clk => \main:PWMA_D9[8].CLK
clk => \main:PWMA_D9[9].CLK
clk => \main:PWMA_D9[10].CLK
clk => \main:PWMA_D9[11].CLK
clk => \main:PWMA_D9[12].CLK
clk => \main:PWMA_D9[13].CLK
clk => \main:PWMA_D9[14].CLK
clk => \main:PWMA_D9[15].CLK
clk => \main:PWMA_D8[0].CLK
clk => \main:PWMA_D8[1].CLK
clk => \main:PWMA_D8[2].CLK
clk => \main:PWMA_D8[3].CLK
clk => \main:PWMA_D8[4].CLK
clk => \main:PWMA_D8[5].CLK
clk => \main:PWMA_D8[6].CLK
clk => \main:PWMA_D8[7].CLK
clk => \main:PWMA_D8[8].CLK
clk => \main:PWMA_D8[9].CLK
clk => \main:PWMA_D8[10].CLK
clk => \main:PWMA_D8[11].CLK
clk => \main:PWMA_D8[12].CLK
clk => \main:PWMA_D8[13].CLK
clk => \main:PWMA_D8[14].CLK
clk => \main:PWMA_D8[15].CLK
clk => \main:PWMA_D7[0].CLK
clk => \main:PWMA_D7[1].CLK
clk => \main:PWMA_D7[2].CLK
clk => \main:PWMA_D7[3].CLK
clk => \main:PWMA_D7[4].CLK
clk => \main:PWMA_D7[5].CLK
clk => \main:PWMA_D7[6].CLK
clk => \main:PWMA_D7[7].CLK
clk => \main:PWMA_D7[8].CLK
clk => \main:PWMA_D7[9].CLK
clk => \main:PWMA_D7[10].CLK
clk => \main:PWMA_D7[11].CLK
clk => \main:PWMA_D7[12].CLK
clk => \main:PWMA_D7[13].CLK
clk => \main:PWMA_D7[14].CLK
clk => \main:PWMA_D7[15].CLK
clk => \main:PWMA_D6[0].CLK
clk => \main:PWMA_D6[1].CLK
clk => \main:PWMA_D6[2].CLK
clk => \main:PWMA_D6[3].CLK
clk => \main:PWMA_D6[4].CLK
clk => \main:PWMA_D6[5].CLK
clk => \main:PWMA_D6[6].CLK
clk => \main:PWMA_D6[7].CLK
clk => \main:PWMA_D6[8].CLK
clk => \main:PWMA_D6[9].CLK
clk => \main:PWMA_D6[10].CLK
clk => \main:PWMA_D6[11].CLK
clk => \main:PWMA_D6[12].CLK
clk => \main:PWMA_D6[13].CLK
clk => \main:PWMA_D6[14].CLK
clk => \main:PWMA_D6[15].CLK
clk => \main:PWMA_D5[0].CLK
clk => \main:PWMA_D5[1].CLK
clk => \main:PWMA_D5[2].CLK
clk => \main:PWMA_D5[3].CLK
clk => \main:PWMA_D5[4].CLK
clk => \main:PWMA_D5[5].CLK
clk => \main:PWMA_D5[6].CLK
clk => \main:PWMA_D5[7].CLK
clk => \main:PWMA_D5[8].CLK
clk => \main:PWMA_D5[9].CLK
clk => \main:PWMA_D5[10].CLK
clk => \main:PWMA_D5[11].CLK
clk => \main:PWMA_D5[12].CLK
clk => \main:PWMA_D5[13].CLK
clk => \main:PWMA_D5[14].CLK
clk => \main:PWMA_D5[15].CLK
clk => \main:PWMA_D4[0].CLK
clk => \main:PWMA_D4[1].CLK
clk => \main:PWMA_D4[2].CLK
clk => \main:PWMA_D4[3].CLK
clk => \main:PWMA_D4[4].CLK
clk => \main:PWMA_D4[5].CLK
clk => \main:PWMA_D4[6].CLK
clk => \main:PWMA_D4[7].CLK
clk => \main:PWMA_D4[8].CLK
clk => \main:PWMA_D4[9].CLK
clk => \main:PWMA_D4[10].CLK
clk => \main:PWMA_D4[11].CLK
clk => \main:PWMA_D4[12].CLK
clk => \main:PWMA_D4[13].CLK
clk => \main:PWMA_D4[14].CLK
clk => \main:PWMA_D4[15].CLK
clk => \main:PWMA_D3[0].CLK
clk => \main:PWMA_D3[1].CLK
clk => \main:PWMA_D3[2].CLK
clk => \main:PWMA_D3[3].CLK
clk => \main:PWMA_D3[4].CLK
clk => \main:PWMA_D3[5].CLK
clk => \main:PWMA_D3[6].CLK
clk => \main:PWMA_D3[7].CLK
clk => \main:PWMA_D3[8].CLK
clk => \main:PWMA_D3[9].CLK
clk => \main:PWMA_D3[10].CLK
clk => \main:PWMA_D3[11].CLK
clk => \main:PWMA_D3[12].CLK
clk => \main:PWMA_D3[13].CLK
clk => \main:PWMA_D3[14].CLK
clk => \main:PWMA_D3[15].CLK
clk => \main:PWMA_D2[0].CLK
clk => \main:PWMA_D2[1].CLK
clk => \main:PWMA_D2[2].CLK
clk => \main:PWMA_D2[3].CLK
clk => \main:PWMA_D2[4].CLK
clk => \main:PWMA_D2[5].CLK
clk => \main:PWMA_D2[6].CLK
clk => \main:PWMA_D2[7].CLK
clk => \main:PWMA_D2[8].CLK
clk => \main:PWMA_D2[9].CLK
clk => \main:PWMA_D2[10].CLK
clk => \main:PWMA_D2[11].CLK
clk => \main:PWMA_D2[12].CLK
clk => \main:PWMA_D2[13].CLK
clk => \main:PWMA_D2[14].CLK
clk => \main:PWMA_D2[15].CLK
clk => \main:PWMA_D1[0].CLK
clk => \main:PWMA_D1[1].CLK
clk => \main:PWMA_D1[2].CLK
clk => \main:PWMA_D1[3].CLK
clk => \main:PWMA_D1[4].CLK
clk => \main:PWMA_D1[5].CLK
clk => \main:PWMA_D1[6].CLK
clk => \main:PWMA_D1[7].CLK
clk => \main:PWMA_D1[8].CLK
clk => \main:PWMA_D1[9].CLK
clk => \main:PWMA_D1[10].CLK
clk => \main:PWMA_D1[11].CLK
clk => \main:PWMA_D1[12].CLK
clk => \main:PWMA_D1[13].CLK
clk => \main:PWMA_D1[14].CLK
clk => \main:PWMA_D1[15].CLK
clk => \main:PWMA_W12[0].CLK
clk => \main:PWMA_W12[1].CLK
clk => \main:PWMA_W12[2].CLK
clk => \main:PWMA_W12[3].CLK
clk => \main:PWMA_W12[4].CLK
clk => \main:PWMA_W12[5].CLK
clk => \main:PWMA_W12[6].CLK
clk => \main:PWMA_W12[7].CLK
clk => \main:PWMA_W12[8].CLK
clk => \main:PWMA_W12[9].CLK
clk => \main:PWMA_W12[10].CLK
clk => \main:PWMA_W12[11].CLK
clk => \main:PWMA_W12[12].CLK
clk => \main:PWMA_W12[13].CLK
clk => \main:PWMA_W12[14].CLK
clk => \main:PWMA_W12[15].CLK
clk => \main:PWMA_W11[0].CLK
clk => \main:PWMA_W11[1].CLK
clk => \main:PWMA_W11[2].CLK
clk => \main:PWMA_W11[3].CLK
clk => \main:PWMA_W11[4].CLK
clk => \main:PWMA_W11[5].CLK
clk => \main:PWMA_W11[6].CLK
clk => \main:PWMA_W11[7].CLK
clk => \main:PWMA_W11[8].CLK
clk => \main:PWMA_W11[9].CLK
clk => \main:PWMA_W11[10].CLK
clk => \main:PWMA_W11[11].CLK
clk => \main:PWMA_W11[12].CLK
clk => \main:PWMA_W11[13].CLK
clk => \main:PWMA_W11[14].CLK
clk => \main:PWMA_W11[15].CLK
clk => \main:PWMA_W10[0].CLK
clk => \main:PWMA_W10[1].CLK
clk => \main:PWMA_W10[2].CLK
clk => \main:PWMA_W10[3].CLK
clk => \main:PWMA_W10[4].CLK
clk => \main:PWMA_W10[5].CLK
clk => \main:PWMA_W10[6].CLK
clk => \main:PWMA_W10[7].CLK
clk => \main:PWMA_W10[8].CLK
clk => \main:PWMA_W10[9].CLK
clk => \main:PWMA_W10[10].CLK
clk => \main:PWMA_W10[11].CLK
clk => \main:PWMA_W10[12].CLK
clk => \main:PWMA_W10[13].CLK
clk => \main:PWMA_W10[14].CLK
clk => \main:PWMA_W10[15].CLK
clk => \main:PWMA_W9[0].CLK
clk => \main:PWMA_W9[1].CLK
clk => \main:PWMA_W9[2].CLK
clk => \main:PWMA_W9[3].CLK
clk => \main:PWMA_W9[4].CLK
clk => \main:PWMA_W9[5].CLK
clk => \main:PWMA_W9[6].CLK
clk => \main:PWMA_W9[7].CLK
clk => \main:PWMA_W9[8].CLK
clk => \main:PWMA_W9[9].CLK
clk => \main:PWMA_W9[10].CLK
clk => \main:PWMA_W9[11].CLK
clk => \main:PWMA_W9[12].CLK
clk => \main:PWMA_W9[13].CLK
clk => \main:PWMA_W9[14].CLK
clk => \main:PWMA_W9[15].CLK
clk => \main:PWMA_W8[0].CLK
clk => \main:PWMA_W8[1].CLK
clk => \main:PWMA_W8[2].CLK
clk => \main:PWMA_W8[3].CLK
clk => \main:PWMA_W8[4].CLK
clk => \main:PWMA_W8[5].CLK
clk => \main:PWMA_W8[6].CLK
clk => \main:PWMA_W8[7].CLK
clk => \main:PWMA_W8[8].CLK
clk => \main:PWMA_W8[9].CLK
clk => \main:PWMA_W8[10].CLK
clk => \main:PWMA_W8[11].CLK
clk => \main:PWMA_W8[12].CLK
clk => \main:PWMA_W8[13].CLK
clk => \main:PWMA_W8[14].CLK
clk => \main:PWMA_W8[15].CLK
clk => \main:PWMA_W7[0].CLK
clk => \main:PWMA_W7[1].CLK
clk => \main:PWMA_W7[2].CLK
clk => \main:PWMA_W7[3].CLK
clk => \main:PWMA_W7[4].CLK
clk => \main:PWMA_W7[5].CLK
clk => \main:PWMA_W7[6].CLK
clk => \main:PWMA_W7[7].CLK
clk => \main:PWMA_W7[8].CLK
clk => \main:PWMA_W7[9].CLK
clk => \main:PWMA_W7[10].CLK
clk => \main:PWMA_W7[11].CLK
clk => \main:PWMA_W7[12].CLK
clk => \main:PWMA_W7[13].CLK
clk => \main:PWMA_W7[14].CLK
clk => \main:PWMA_W7[15].CLK
clk => \main:PWMA_W6[0].CLK
clk => \main:PWMA_W6[1].CLK
clk => \main:PWMA_W6[2].CLK
clk => \main:PWMA_W6[3].CLK
clk => \main:PWMA_W6[4].CLK
clk => \main:PWMA_W6[5].CLK
clk => \main:PWMA_W6[6].CLK
clk => \main:PWMA_W6[7].CLK
clk => \main:PWMA_W6[8].CLK
clk => \main:PWMA_W6[9].CLK
clk => \main:PWMA_W6[10].CLK
clk => \main:PWMA_W6[11].CLK
clk => \main:PWMA_W6[12].CLK
clk => \main:PWMA_W6[13].CLK
clk => \main:PWMA_W6[14].CLK
clk => \main:PWMA_W6[15].CLK
clk => \main:PWMA_W5[0].CLK
clk => \main:PWMA_W5[1].CLK
clk => \main:PWMA_W5[2].CLK
clk => \main:PWMA_W5[3].CLK
clk => \main:PWMA_W5[4].CLK
clk => \main:PWMA_W5[5].CLK
clk => \main:PWMA_W5[6].CLK
clk => \main:PWMA_W5[7].CLK
clk => \main:PWMA_W5[8].CLK
clk => \main:PWMA_W5[9].CLK
clk => \main:PWMA_W5[10].CLK
clk => \main:PWMA_W5[11].CLK
clk => \main:PWMA_W5[12].CLK
clk => \main:PWMA_W5[13].CLK
clk => \main:PWMA_W5[14].CLK
clk => \main:PWMA_W5[15].CLK
clk => \main:PWMA_W4[0].CLK
clk => \main:PWMA_W4[1].CLK
clk => \main:PWMA_W4[2].CLK
clk => \main:PWMA_W4[3].CLK
clk => \main:PWMA_W4[4].CLK
clk => \main:PWMA_W4[5].CLK
clk => \main:PWMA_W4[6].CLK
clk => \main:PWMA_W4[7].CLK
clk => \main:PWMA_W4[8].CLK
clk => \main:PWMA_W4[9].CLK
clk => \main:PWMA_W4[10].CLK
clk => \main:PWMA_W4[11].CLK
clk => \main:PWMA_W4[12].CLK
clk => \main:PWMA_W4[13].CLK
clk => \main:PWMA_W4[14].CLK
clk => \main:PWMA_W4[15].CLK
clk => \main:PWMA_W3[0].CLK
clk => \main:PWMA_W3[1].CLK
clk => \main:PWMA_W3[2].CLK
clk => \main:PWMA_W3[3].CLK
clk => \main:PWMA_W3[4].CLK
clk => \main:PWMA_W3[5].CLK
clk => \main:PWMA_W3[6].CLK
clk => \main:PWMA_W3[7].CLK
clk => \main:PWMA_W3[8].CLK
clk => \main:PWMA_W3[9].CLK
clk => \main:PWMA_W3[10].CLK
clk => \main:PWMA_W3[11].CLK
clk => \main:PWMA_W3[12].CLK
clk => \main:PWMA_W3[13].CLK
clk => \main:PWMA_W3[14].CLK
clk => \main:PWMA_W3[15].CLK
clk => \main:PWMA_W2[0].CLK
clk => \main:PWMA_W2[1].CLK
clk => \main:PWMA_W2[2].CLK
clk => \main:PWMA_W2[3].CLK
clk => \main:PWMA_W2[4].CLK
clk => \main:PWMA_W2[5].CLK
clk => \main:PWMA_W2[6].CLK
clk => \main:PWMA_W2[7].CLK
clk => \main:PWMA_W2[8].CLK
clk => \main:PWMA_W2[9].CLK
clk => \main:PWMA_W2[10].CLK
clk => \main:PWMA_W2[11].CLK
clk => \main:PWMA_W2[12].CLK
clk => \main:PWMA_W2[13].CLK
clk => \main:PWMA_W2[14].CLK
clk => \main:PWMA_W2[15].CLK
clk => \main:PWMA_W1[0].CLK
clk => \main:PWMA_W1[1].CLK
clk => \main:PWMA_W1[2].CLK
clk => \main:PWMA_W1[3].CLK
clk => \main:PWMA_W1[4].CLK
clk => \main:PWMA_W1[5].CLK
clk => \main:PWMA_W1[6].CLK
clk => \main:PWMA_W1[7].CLK
clk => \main:PWMA_W1[8].CLK
clk => \main:PWMA_W1[9].CLK
clk => \main:PWMA_W1[10].CLK
clk => \main:PWMA_W1[11].CLK
clk => \main:PWMA_W1[12].CLK
clk => \main:PWMA_W1[13].CLK
clk => \main:PWMA_W1[14].CLK
clk => \main:PWMA_W1[15].CLK
clk => flag~reg0.CLK
clk => \main:count[0].CLK
clk => \main:count[1].CLK
clk => \main:count[2].CLK
clk => \main:count[3].CLK
clk => \main:count[4].CLK
clk => \main:count[5].CLK
clk => \main:count[6].CLK
clk => \main:count[7].CLK
clk => \main:count[8].CLK
clk => \main:count[9].CLK
clk => \main:count[10].CLK
clk => \main:count[11].CLK
clk => \main:count[12].CLK
clk => \main:count[13].CLK
clk => \main:count[14].CLK
clk => \main:count[15].CLK
clk => xint2~reg0.CLK
clk => PWMA[0]~reg0.CLK
clk => PWMA[1]~reg0.CLK
clk => PWMA[2]~reg0.CLK
clk => PWMA[3]~reg0.CLK
clk => PWMA[4]~reg0.CLK
clk => PWMA[5]~reg0.CLK
clk => PWMA[6]~reg0.CLK
clk => PWMA[7]~reg0.CLK
clk => PWMA[8]~reg0.CLK
clk => PWMA[9]~reg0.CLK
clk => PWMA[10]~reg0.CLK
clk => PWMA[11]~reg0.CLK
clk => ram[1][0].CLK
clk => ram[1][1].CLK
clk => ram[1][2].CLK
clk => ram[1][3].CLK
clk => ram[1][4].CLK
clk => ram[1][5].CLK
clk => ram[1][6].CLK
clk => ram[1][7].CLK
clk => ram[1][8].CLK
clk => ram[1][9].CLK
clk => ram[1][10].CLK
clk => ram[1][11].CLK
clk => ram[1][12].CLK
clk => ram[1][13].CLK
clk => ram[1][14].CLK
clk => ram[1][15].CLK
clk => ram[2][0].CLK
clk => ram[2][1].CLK
clk => ram[2][2].CLK
clk => ram[2][3].CLK
clk => ram[2][4].CLK
clk => ram[2][5].CLK
clk => ram[2][6].CLK
clk => ram[2][7].CLK
clk => ram[2][8].CLK
clk => ram[2][9].CLK
clk => ram[2][10].CLK
clk => ram[2][11].CLK
clk => ram[2][12].CLK
clk => ram[2][13].CLK
clk => ram[2][14].CLK
clk => ram[2][15].CLK
clk => ram[3][0].CLK
clk => ram[3][1].CLK
clk => ram[3][2].CLK
clk => ram[3][3].CLK
clk => ram[3][4].CLK
clk => ram[3][5].CLK
clk => ram[3][6].CLK
clk => ram[3][7].CLK
clk => ram[3][8].CLK
clk => ram[3][9].CLK
clk => ram[3][10].CLK
clk => ram[3][11].CLK
clk => ram[3][12].CLK
clk => ram[3][13].CLK
clk => ram[3][14].CLK
clk => ram[3][15].CLK
clk => ram[4][0].CLK
clk => ram[4][1].CLK
clk => ram[4][2].CLK
clk => ram[4][3].CLK
clk => ram[4][4].CLK
clk => ram[4][5].CLK
clk => ram[4][6].CLK
clk => ram[4][7].CLK
clk => ram[4][8].CLK
clk => ram[4][9].CLK
clk => ram[4][10].CLK
clk => ram[4][11].CLK
clk => ram[4][12].CLK
clk => ram[4][13].CLK
clk => ram[4][14].CLK
clk => ram[4][15].CLK
clk => ram[5][0].CLK
clk => ram[5][1].CLK
clk => ram[5][2].CLK
clk => ram[5][3].CLK
clk => ram[5][4].CLK
clk => ram[5][5].CLK
clk => ram[5][6].CLK
clk => ram[5][7].CLK
clk => ram[5][8].CLK
clk => ram[5][9].CLK
clk => ram[5][10].CLK
clk => ram[5][11].CLK
clk => ram[5][12].CLK
clk => ram[5][13].CLK
clk => ram[5][14].CLK
clk => ram[5][15].CLK
clk => ram[6][0].CLK
clk => ram[6][1].CLK
clk => ram[6][2].CLK
clk => ram[6][3].CLK
clk => ram[6][4].CLK
clk => ram[6][5].CLK
clk => ram[6][6].CLK
clk => ram[6][7].CLK
clk => ram[6][8].CLK
clk => ram[6][9].CLK
clk => ram[6][10].CLK
clk => ram[6][11].CLK
clk => ram[6][12].CLK
clk => ram[6][13].CLK
clk => ram[6][14].CLK
clk => ram[6][15].CLK
clk => ram[7][0].CLK
clk => ram[7][1].CLK
clk => ram[7][2].CLK
clk => ram[7][3].CLK
clk => ram[7][4].CLK
clk => ram[7][5].CLK
clk => ram[7][6].CLK
clk => ram[7][7].CLK
clk => ram[7][8].CLK
clk => ram[7][9].CLK
clk => ram[7][10].CLK
clk => ram[7][11].CLK
clk => ram[7][12].CLK
clk => ram[7][13].CLK
clk => ram[7][14].CLK
clk => ram[7][15].CLK
clk => ram[8][0].CLK
clk => ram[8][1].CLK
clk => ram[8][2].CLK
clk => ram[8][3].CLK
clk => ram[8][4].CLK
clk => ram[8][5].CLK
clk => ram[8][6].CLK
clk => ram[8][7].CLK
clk => ram[8][8].CLK
clk => ram[8][9].CLK
clk => ram[8][10].CLK
clk => ram[8][11].CLK
clk => ram[8][12].CLK
clk => ram[8][13].CLK
clk => ram[8][14].CLK
clk => ram[8][15].CLK
clk => ram[9][0].CLK
clk => ram[9][1].CLK
clk => ram[9][2].CLK
clk => ram[9][3].CLK
clk => ram[9][4].CLK
clk => ram[9][5].CLK
clk => ram[9][6].CLK
clk => ram[9][7].CLK
clk => ram[9][8].CLK
clk => ram[9][9].CLK
clk => ram[9][10].CLK
clk => ram[9][11].CLK
clk => ram[9][12].CLK
clk => ram[9][13].CLK
clk => ram[9][14].CLK
clk => ram[9][15].CLK
clk => ram[10][0].CLK
clk => ram[10][1].CLK
clk => ram[10][2].CLK
clk => ram[10][3].CLK
clk => ram[10][4].CLK
clk => ram[10][5].CLK
clk => ram[10][6].CLK
clk => ram[10][7].CLK
clk => ram[10][8].CLK
clk => ram[10][9].CLK
clk => ram[10][10].CLK
clk => ram[10][11].CLK
clk => ram[10][12].CLK
clk => ram[10][13].CLK
clk => ram[10][14].CLK
clk => ram[10][15].CLK
clk => ram[11][0].CLK
clk => ram[11][1].CLK
clk => ram[11][2].CLK
clk => ram[11][3].CLK
clk => ram[11][4].CLK
clk => ram[11][5].CLK
clk => ram[11][6].CLK
clk => ram[11][7].CLK
clk => ram[11][8].CLK
clk => ram[11][9].CLK
clk => ram[11][10].CLK
clk => ram[11][11].CLK
clk => ram[11][12].CLK
clk => ram[11][13].CLK
clk => ram[11][14].CLK
clk => ram[11][15].CLK
clk => ram[12][0].CLK
clk => ram[12][1].CLK
clk => ram[12][2].CLK
clk => ram[12][3].CLK
clk => ram[12][4].CLK
clk => ram[12][5].CLK
clk => ram[12][6].CLK
clk => ram[12][7].CLK
clk => ram[12][8].CLK
clk => ram[12][9].CLK
clk => ram[12][10].CLK
clk => ram[12][11].CLK
clk => ram[12][12].CLK
clk => ram[12][13].CLK
clk => ram[12][14].CLK
clk => ram[12][15].CLK
clk => ram[13][0].CLK
clk => ram[13][1].CLK
clk => ram[13][2].CLK
clk => ram[13][3].CLK
clk => ram[13][4].CLK
clk => ram[13][5].CLK
clk => ram[13][6].CLK
clk => ram[13][7].CLK
clk => ram[13][8].CLK
clk => ram[13][9].CLK
clk => ram[13][10].CLK
clk => ram[13][11].CLK
clk => ram[13][12].CLK
clk => ram[13][13].CLK
clk => ram[13][14].CLK
clk => ram[13][15].CLK
clk => ram[14][0].CLK
clk => ram[14][1].CLK
clk => ram[14][2].CLK
clk => ram[14][3].CLK
clk => ram[14][4].CLK
clk => ram[14][5].CLK
clk => ram[14][6].CLK
clk => ram[14][7].CLK
clk => ram[14][8].CLK
clk => ram[14][9].CLK
clk => ram[14][10].CLK
clk => ram[14][11].CLK
clk => ram[14][12].CLK
clk => ram[14][13].CLK
clk => ram[14][14].CLK
clk => ram[14][15].CLK
clk => ram[15][0].CLK
clk => ram[15][1].CLK
clk => ram[15][2].CLK
clk => ram[15][3].CLK
clk => ram[15][4].CLK
clk => ram[15][5].CLK
clk => ram[15][6].CLK
clk => ram[15][7].CLK
clk => ram[15][8].CLK
clk => ram[15][9].CLK
clk => ram[15][10].CLK
clk => ram[15][11].CLK
clk => ram[15][12].CLK
clk => ram[15][13].CLK
clk => ram[15][14].CLK
clk => ram[15][15].CLK
clk => ram[16][0].CLK
clk => ram[16][1].CLK
clk => ram[16][2].CLK
clk => ram[16][3].CLK
clk => ram[16][4].CLK
clk => ram[16][5].CLK
clk => ram[16][6].CLK
clk => ram[16][7].CLK
clk => ram[16][8].CLK
clk => ram[16][9].CLK
clk => ram[16][10].CLK
clk => ram[16][11].CLK
clk => ram[16][12].CLK
clk => ram[16][13].CLK
clk => ram[16][14].CLK
clk => ram[16][15].CLK
clk => ram[17][0].CLK
clk => ram[17][1].CLK
clk => ram[17][2].CLK
clk => ram[17][3].CLK
clk => ram[17][4].CLK
clk => ram[17][5].CLK
clk => ram[17][6].CLK
clk => ram[17][7].CLK
clk => ram[17][8].CLK
clk => ram[17][9].CLK
clk => ram[17][10].CLK
clk => ram[17][11].CLK
clk => ram[17][12].CLK
clk => ram[17][13].CLK
clk => ram[17][14].CLK
clk => ram[17][15].CLK
clk => ram[18][0].CLK
clk => ram[18][1].CLK
clk => ram[18][2].CLK
clk => ram[18][3].CLK
clk => ram[18][4].CLK
clk => ram[18][5].CLK
clk => ram[18][6].CLK
clk => ram[18][7].CLK
clk => ram[18][8].CLK
clk => ram[18][9].CLK
clk => ram[18][10].CLK
clk => ram[18][11].CLK
clk => ram[18][12].CLK
clk => ram[18][13].CLK
clk => ram[18][14].CLK
clk => ram[18][15].CLK
clk => ram[19][0].CLK
clk => ram[19][1].CLK
clk => ram[19][2].CLK
clk => ram[19][3].CLK
clk => ram[19][4].CLK
clk => ram[19][5].CLK
clk => ram[19][6].CLK
clk => ram[19][7].CLK
clk => ram[19][8].CLK
clk => ram[19][9].CLK
clk => ram[19][10].CLK
clk => ram[19][11].CLK
clk => ram[19][12].CLK
clk => ram[19][13].CLK
clk => ram[19][14].CLK
clk => ram[19][15].CLK
clk => ram[20][0].CLK
clk => ram[20][1].CLK
clk => ram[20][2].CLK
clk => ram[20][3].CLK
clk => ram[20][4].CLK
clk => ram[20][5].CLK
clk => ram[20][6].CLK
clk => ram[20][7].CLK
clk => ram[20][8].CLK
clk => ram[20][9].CLK
clk => ram[20][10].CLK
clk => ram[20][11].CLK
clk => ram[20][12].CLK
clk => ram[20][13].CLK
clk => ram[20][14].CLK
clk => ram[20][15].CLK
clk => ram[21][0].CLK
clk => ram[21][1].CLK
clk => ram[21][2].CLK
clk => ram[21][3].CLK
clk => ram[21][4].CLK
clk => ram[21][5].CLK
clk => ram[21][6].CLK
clk => ram[21][7].CLK
clk => ram[21][8].CLK
clk => ram[21][9].CLK
clk => ram[21][10].CLK
clk => ram[21][11].CLK
clk => ram[21][12].CLK
clk => ram[21][13].CLK
clk => ram[21][14].CLK
clk => ram[21][15].CLK
clk => ram[22][0].CLK
clk => ram[22][1].CLK
clk => ram[22][2].CLK
clk => ram[22][3].CLK
clk => ram[22][4].CLK
clk => ram[22][5].CLK
clk => ram[22][6].CLK
clk => ram[22][7].CLK
clk => ram[22][8].CLK
clk => ram[22][9].CLK
clk => ram[22][10].CLK
clk => ram[22][11].CLK
clk => ram[22][12].CLK
clk => ram[22][13].CLK
clk => ram[22][14].CLK
clk => ram[22][15].CLK
clk => ram[23][0].CLK
clk => ram[23][1].CLK
clk => ram[23][2].CLK
clk => ram[23][3].CLK
clk => ram[23][4].CLK
clk => ram[23][5].CLK
clk => ram[23][6].CLK
clk => ram[23][7].CLK
clk => ram[23][8].CLK
clk => ram[23][9].CLK
clk => ram[23][10].CLK
clk => ram[23][11].CLK
clk => ram[23][12].CLK
clk => ram[23][13].CLK
clk => ram[23][14].CLK
clk => ram[23][15].CLK
clk => ram[24][0].CLK
clk => ram[24][1].CLK
clk => ram[24][2].CLK
clk => ram[24][3].CLK
clk => ram[24][4].CLK
clk => ram[24][5].CLK
clk => ram[24][6].CLK
clk => ram[24][7].CLK
clk => ram[24][8].CLK
clk => ram[24][9].CLK
clk => ram[24][10].CLK
clk => ram[24][11].CLK
clk => ram[24][12].CLK
clk => ram[24][13].CLK
clk => ram[24][14].CLK
clk => ram[24][15].CLK
xwe => process_0.IN0
xzcs2 => process_0.IN1
addr[0] => Decoder0.IN4
addr[1] => Decoder0.IN3
addr[2] => Decoder0.IN2
addr[3] => Decoder0.IN1
addr[4] => Decoder0.IN0
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => \main:PWMA_D6[15].ENA
rst => \main:PWMA_D6[14].ENA
rst => \main:PWMA_D6[13].ENA
rst => \main:PWMA_D6[12].ENA
rst => \main:PWMA_D6[11].ENA
rst => \main:PWMA_D6[10].ENA
rst => \main:PWMA_D6[9].ENA
rst => \main:PWMA_D6[8].ENA
rst => \main:PWMA_D6[7].ENA
rst => \main:PWMA_D6[6].ENA
rst => \main:PWMA_D6[5].ENA
rst => \main:PWMA_D6[4].ENA
rst => \main:PWMA_D6[3].ENA
rst => \main:PWMA_D6[2].ENA
rst => \main:PWMA_D6[1].ENA
rst => \main:PWMA_D6[0].ENA
rst => \main:PWMA_D7[15].ENA
rst => \main:PWMA_D7[14].ENA
rst => \main:PWMA_D7[13].ENA
rst => \main:PWMA_D7[12].ENA
rst => \main:PWMA_D7[11].ENA
rst => \main:PWMA_D7[10].ENA
rst => \main:PWMA_D7[9].ENA
rst => \main:PWMA_D7[8].ENA
rst => \main:PWMA_D7[7].ENA
rst => \main:PWMA_D7[6].ENA
rst => \main:PWMA_D7[5].ENA
rst => \main:PWMA_D7[4].ENA
rst => \main:PWMA_D7[3].ENA
rst => \main:PWMA_D7[2].ENA
rst => \main:PWMA_D7[1].ENA
rst => \main:PWMA_D7[0].ENA
rst => \main:PWMA_D8[15].ENA
rst => \main:PWMA_D8[14].ENA
rst => \main:PWMA_D8[13].ENA
rst => \main:PWMA_D8[12].ENA
rst => \main:PWMA_D8[11].ENA
rst => \main:PWMA_D8[10].ENA
rst => \main:PWMA_D8[9].ENA
rst => \main:PWMA_D8[8].ENA
rst => \main:PWMA_D8[7].ENA
rst => \main:PWMA_D8[6].ENA
rst => \main:PWMA_D8[5].ENA
rst => \main:PWMA_D8[4].ENA
rst => \main:PWMA_D8[3].ENA
rst => \main:PWMA_D8[2].ENA
rst => \main:PWMA_D8[1].ENA
rst => \main:PWMA_D8[0].ENA
rst => \main:PWMA_D9[15].ENA
rst => \main:PWMA_D9[14].ENA
rst => \main:PWMA_D9[13].ENA
rst => \main:PWMA_D9[12].ENA
rst => \main:PWMA_D9[11].ENA
rst => \main:PWMA_D9[10].ENA
rst => \main:PWMA_D9[9].ENA
rst => \main:PWMA_D9[8].ENA
rst => \main:PWMA_D9[7].ENA
rst => \main:PWMA_D9[6].ENA
rst => \main:PWMA_D9[5].ENA
rst => \main:PWMA_D9[4].ENA
rst => \main:PWMA_D9[3].ENA
rst => \main:PWMA_D9[2].ENA
rst => \main:PWMA_D9[1].ENA
rst => \main:PWMA_D9[0].ENA
rst => \main:PWMA_D10[15].ENA
rst => \main:PWMA_D10[14].ENA
rst => \main:PWMA_D10[13].ENA
rst => \main:PWMA_D10[12].ENA
rst => \main:PWMA_D10[11].ENA
rst => \main:PWMA_D10[10].ENA
rst => \main:PWMA_D10[9].ENA
rst => \main:PWMA_D10[8].ENA
rst => \main:PWMA_D10[7].ENA
rst => \main:PWMA_D10[6].ENA
rst => \main:PWMA_D10[5].ENA
rst => \main:PWMA_D10[4].ENA
rst => \main:PWMA_D10[3].ENA
rst => \main:PWMA_D10[2].ENA
rst => \main:PWMA_D10[1].ENA
rst => \main:PWMA_D10[0].ENA
rst => \main:PWMA_D11[15].ENA
rst => \main:PWMA_D11[14].ENA
rst => \main:PWMA_D11[13].ENA
rst => \main:PWMA_D11[12].ENA
rst => \main:PWMA_D11[11].ENA
rst => \main:PWMA_D11[10].ENA
rst => \main:PWMA_D11[9].ENA
rst => \main:PWMA_D11[8].ENA
rst => \main:PWMA_D11[7].ENA
rst => \main:PWMA_D11[6].ENA
rst => \main:PWMA_D11[5].ENA
rst => \main:PWMA_D11[4].ENA
rst => \main:PWMA_D11[3].ENA
rst => \main:PWMA_D11[2].ENA
rst => \main:PWMA_D11[1].ENA
rst => \main:PWMA_D11[0].ENA
rst => \main:PWMA_D12[15].ENA
rst => \main:PWMA_D12[14].ENA
rst => \main:PWMA_D12[13].ENA
rst => \main:PWMA_D12[12].ENA
rst => \main:PWMA_D12[11].ENA
rst => \main:PWMA_D12[10].ENA
rst => \main:PWMA_D12[9].ENA
rst => \main:PWMA_D12[8].ENA
rst => \main:PWMA_D12[7].ENA
rst => \main:PWMA_D12[6].ENA
rst => \main:PWMA_D12[5].ENA
rst => \main:PWMA_D12[4].ENA
rst => \main:PWMA_D12[3].ENA
rst => \main:PWMA_D12[2].ENA
rst => \main:PWMA_D12[1].ENA
rst => \main:PWMA_D12[0].ENA
rst => \main:PWMA_D5[0].ENA
rst => \main:PWMA_D5[1].ENA
rst => \main:PWMA_D5[2].ENA
rst => \main:PWMA_D5[3].ENA
rst => \main:PWMA_D5[4].ENA
rst => \main:PWMA_D5[5].ENA
rst => \main:PWMA_D5[6].ENA
rst => \main:PWMA_D5[7].ENA
rst => \main:PWMA_D5[8].ENA
rst => \main:PWMA_D5[9].ENA
rst => \main:PWMA_D5[10].ENA
rst => \main:PWMA_D5[11].ENA
rst => \main:PWMA_D5[12].ENA
rst => \main:PWMA_D5[13].ENA
rst => \main:PWMA_D5[14].ENA
rst => \main:PWMA_D5[15].ENA
rst => \main:PWMA_D4[0].ENA
rst => \main:PWMA_D4[1].ENA
rst => \main:PWMA_D4[2].ENA
rst => \main:PWMA_D4[3].ENA
rst => \main:PWMA_D4[4].ENA
rst => \main:PWMA_D4[5].ENA
rst => \main:PWMA_D4[6].ENA
rst => \main:PWMA_D4[7].ENA
rst => \main:PWMA_D4[8].ENA
rst => \main:PWMA_D4[9].ENA
rst => \main:PWMA_D4[10].ENA
rst => \main:PWMA_D4[11].ENA
rst => \main:PWMA_D4[12].ENA
rst => \main:PWMA_D4[13].ENA
rst => \main:PWMA_D4[14].ENA
rst => \main:PWMA_D4[15].ENA
rst => \main:PWMA_D3[0].ENA
rst => \main:PWMA_D3[1].ENA
rst => \main:PWMA_D3[2].ENA
rst => \main:PWMA_D3[3].ENA
rst => \main:PWMA_D3[4].ENA
rst => \main:PWMA_D3[5].ENA
rst => \main:PWMA_D3[6].ENA
rst => \main:PWMA_D3[7].ENA
rst => \main:PWMA_D3[8].ENA
rst => \main:PWMA_D3[9].ENA
rst => \main:PWMA_D3[10].ENA
rst => \main:PWMA_D3[11].ENA
rst => \main:PWMA_D3[12].ENA
rst => \main:PWMA_D3[13].ENA
rst => \main:PWMA_D3[14].ENA
rst => \main:PWMA_D3[15].ENA
rst => \main:PWMA_D2[0].ENA
rst => \main:PWMA_D2[1].ENA
rst => \main:PWMA_D2[2].ENA
rst => \main:PWMA_D2[3].ENA
rst => \main:PWMA_D2[4].ENA
rst => \main:PWMA_D2[5].ENA
rst => \main:PWMA_D2[6].ENA
rst => \main:PWMA_D2[7].ENA
rst => \main:PWMA_D2[8].ENA
rst => \main:PWMA_D2[9].ENA
rst => \main:PWMA_D2[10].ENA
rst => \main:PWMA_D2[11].ENA
rst => \main:PWMA_D2[12].ENA
rst => \main:PWMA_D2[13].ENA
rst => \main:PWMA_D2[14].ENA
rst => \main:PWMA_D2[15].ENA
rst => \main:PWMA_D1[0].ENA
rst => \main:PWMA_D1[1].ENA
rst => \main:PWMA_D1[2].ENA
rst => \main:PWMA_D1[3].ENA
rst => \main:PWMA_D1[4].ENA
rst => \main:PWMA_D1[5].ENA
rst => \main:PWMA_D1[6].ENA
rst => \main:PWMA_D1[7].ENA
rst => \main:PWMA_D1[8].ENA
rst => \main:PWMA_D1[9].ENA
rst => \main:PWMA_D1[10].ENA
rst => \main:PWMA_D1[11].ENA
rst => \main:PWMA_D1[12].ENA
rst => \main:PWMA_D1[13].ENA
rst => \main:PWMA_D1[14].ENA
rst => \main:PWMA_D1[15].ENA
rst => \main:PWMA_W12[0].ENA
rst => \main:PWMA_W12[1].ENA
rst => \main:PWMA_W12[2].ENA
rst => \main:PWMA_W12[3].ENA
rst => \main:PWMA_W12[4].ENA
rst => \main:PWMA_W12[5].ENA
rst => \main:PWMA_W12[6].ENA
rst => \main:PWMA_W12[7].ENA
rst => \main:PWMA_W12[8].ENA
rst => \main:PWMA_W12[9].ENA
rst => \main:PWMA_W12[10].ENA
rst => \main:PWMA_W12[11].ENA
rst => \main:PWMA_W12[12].ENA
rst => \main:PWMA_W12[13].ENA
rst => \main:PWMA_W12[14].ENA
rst => \main:PWMA_W12[15].ENA
rst => \main:PWMA_W11[0].ENA
rst => \main:PWMA_W11[1].ENA
rst => \main:PWMA_W11[2].ENA
rst => \main:PWMA_W11[3].ENA
rst => \main:PWMA_W11[4].ENA
rst => \main:PWMA_W11[5].ENA
rst => \main:PWMA_W11[6].ENA
rst => \main:PWMA_W11[7].ENA
rst => \main:PWMA_W11[8].ENA
rst => \main:PWMA_W11[9].ENA
rst => \main:PWMA_W11[10].ENA
rst => \main:PWMA_W11[11].ENA
rst => \main:PWMA_W11[12].ENA
rst => \main:PWMA_W11[13].ENA
rst => \main:PWMA_W11[14].ENA
rst => \main:PWMA_W11[15].ENA
rst => \main:PWMA_W10[0].ENA
rst => \main:PWMA_W10[1].ENA
rst => \main:PWMA_W10[2].ENA
rst => \main:PWMA_W10[3].ENA
rst => \main:PWMA_W10[4].ENA
rst => \main:PWMA_W10[5].ENA
rst => \main:PWMA_W10[6].ENA
rst => \main:PWMA_W10[7].ENA
rst => \main:PWMA_W10[8].ENA
rst => \main:PWMA_W10[9].ENA
rst => \main:PWMA_W10[10].ENA
rst => \main:PWMA_W10[11].ENA
rst => \main:PWMA_W10[12].ENA
rst => \main:PWMA_W10[13].ENA
rst => \main:PWMA_W10[14].ENA
rst => \main:PWMA_W10[15].ENA
rst => \main:PWMA_W9[0].ENA
rst => \main:PWMA_W9[1].ENA
rst => \main:PWMA_W9[2].ENA
rst => \main:PWMA_W9[3].ENA
rst => \main:PWMA_W9[4].ENA
rst => \main:PWMA_W9[5].ENA
rst => \main:PWMA_W9[6].ENA
rst => \main:PWMA_W9[7].ENA
rst => \main:PWMA_W9[8].ENA
rst => \main:PWMA_W9[9].ENA
rst => \main:PWMA_W9[10].ENA
rst => \main:PWMA_W9[11].ENA
rst => \main:PWMA_W9[12].ENA
rst => \main:PWMA_W9[13].ENA
rst => \main:PWMA_W9[14].ENA
rst => \main:PWMA_W9[15].ENA
rst => \main:PWMA_W8[0].ENA
rst => \main:PWMA_W8[1].ENA
rst => \main:PWMA_W8[2].ENA
rst => \main:PWMA_W8[3].ENA
rst => \main:PWMA_W8[4].ENA
rst => \main:PWMA_W8[5].ENA
rst => \main:PWMA_W8[6].ENA
rst => \main:PWMA_W8[7].ENA
rst => \main:PWMA_W8[8].ENA
rst => \main:PWMA_W8[9].ENA
rst => \main:PWMA_W8[10].ENA
rst => \main:PWMA_W8[11].ENA
rst => \main:PWMA_W8[12].ENA
rst => \main:PWMA_W8[13].ENA
rst => \main:PWMA_W8[14].ENA
rst => \main:PWMA_W8[15].ENA
rst => \main:PWMA_W7[0].ENA
rst => \main:PWMA_W7[1].ENA
rst => \main:PWMA_W7[2].ENA
rst => \main:PWMA_W7[3].ENA
rst => \main:PWMA_W7[4].ENA
rst => \main:PWMA_W7[5].ENA
rst => \main:PWMA_W7[6].ENA
rst => \main:PWMA_W7[7].ENA
rst => \main:PWMA_W7[8].ENA
rst => \main:PWMA_W7[9].ENA
rst => \main:PWMA_W7[10].ENA
rst => \main:PWMA_W7[11].ENA
rst => \main:PWMA_W7[12].ENA
rst => \main:PWMA_W7[13].ENA
rst => \main:PWMA_W7[14].ENA
rst => \main:PWMA_W7[15].ENA
rst => \main:PWMA_W6[0].ENA
rst => \main:PWMA_W6[1].ENA
rst => \main:PWMA_W6[2].ENA
rst => \main:PWMA_W6[3].ENA
rst => \main:PWMA_W6[4].ENA
rst => \main:PWMA_W6[5].ENA
rst => \main:PWMA_W6[6].ENA
rst => \main:PWMA_W6[7].ENA
rst => \main:PWMA_W6[8].ENA
rst => \main:PWMA_W6[9].ENA
rst => \main:PWMA_W6[10].ENA
rst => \main:PWMA_W6[11].ENA
rst => \main:PWMA_W6[12].ENA
rst => \main:PWMA_W6[13].ENA
rst => \main:PWMA_W6[14].ENA
rst => \main:PWMA_W6[15].ENA
rst => \main:PWMA_W5[0].ENA
rst => \main:PWMA_W5[1].ENA
rst => \main:PWMA_W5[2].ENA
rst => \main:PWMA_W5[3].ENA
rst => \main:PWMA_W5[4].ENA
rst => \main:PWMA_W5[5].ENA
rst => \main:PWMA_W5[6].ENA
rst => \main:PWMA_W5[7].ENA
rst => \main:PWMA_W5[8].ENA
rst => \main:PWMA_W5[9].ENA
rst => \main:PWMA_W5[10].ENA
rst => \main:PWMA_W5[11].ENA
rst => \main:PWMA_W5[12].ENA
rst => \main:PWMA_W5[13].ENA
rst => \main:PWMA_W5[14].ENA
rst => \main:PWMA_W5[15].ENA
rst => \main:PWMA_W4[0].ENA
rst => \main:PWMA_W4[1].ENA
rst => \main:PWMA_W4[2].ENA
rst => \main:PWMA_W4[3].ENA
rst => \main:PWMA_W4[4].ENA
rst => \main:PWMA_W4[5].ENA
rst => \main:PWMA_W4[6].ENA
rst => \main:PWMA_W4[7].ENA
rst => \main:PWMA_W4[8].ENA
rst => \main:PWMA_W4[9].ENA
rst => \main:PWMA_W4[10].ENA
rst => \main:PWMA_W4[11].ENA
rst => \main:PWMA_W4[12].ENA
rst => \main:PWMA_W4[13].ENA
rst => \main:PWMA_W4[14].ENA
rst => \main:PWMA_W4[15].ENA
rst => \main:PWMA_W3[0].ENA
rst => \main:PWMA_W3[1].ENA
rst => \main:PWMA_W3[2].ENA
rst => \main:PWMA_W3[3].ENA
rst => \main:PWMA_W3[4].ENA
rst => \main:PWMA_W3[5].ENA
rst => \main:PWMA_W3[6].ENA
rst => \main:PWMA_W3[7].ENA
rst => \main:PWMA_W3[8].ENA
rst => \main:PWMA_W3[9].ENA
rst => \main:PWMA_W3[10].ENA
rst => \main:PWMA_W3[11].ENA
rst => \main:PWMA_W3[12].ENA
rst => \main:PWMA_W3[13].ENA
rst => \main:PWMA_W3[14].ENA
rst => \main:PWMA_W3[15].ENA
rst => \main:PWMA_W2[0].ENA
rst => \main:PWMA_W2[1].ENA
rst => \main:PWMA_W2[2].ENA
rst => \main:PWMA_W2[3].ENA
rst => \main:PWMA_W2[4].ENA
rst => \main:PWMA_W2[5].ENA
rst => \main:PWMA_W2[6].ENA
rst => \main:PWMA_W2[7].ENA
rst => \main:PWMA_W2[8].ENA
rst => \main:PWMA_W2[9].ENA
rst => \main:PWMA_W2[10].ENA
rst => \main:PWMA_W2[11].ENA
rst => \main:PWMA_W2[12].ENA
rst => \main:PWMA_W2[13].ENA
rst => \main:PWMA_W2[14].ENA
rst => \main:PWMA_W2[15].ENA
rst => \main:PWMA_W1[0].ENA
rst => \main:PWMA_W1[1].ENA
rst => \main:PWMA_W1[2].ENA
rst => \main:PWMA_W1[3].ENA
rst => \main:PWMA_W1[4].ENA
rst => \main:PWMA_W1[5].ENA
rst => \main:PWMA_W1[6].ENA
rst => \main:PWMA_W1[7].ENA
rst => \main:PWMA_W1[8].ENA
rst => \main:PWMA_W1[9].ENA
rst => \main:PWMA_W1[10].ENA
rst => \main:PWMA_W1[11].ENA
rst => \main:PWMA_W1[12].ENA
rst => \main:PWMA_W1[13].ENA
rst => \main:PWMA_W1[14].ENA
rst => \main:PWMA_W1[15].ENA
PWMA[0] <= PWMA[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[1] <= PWMA[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[2] <= PWMA[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[3] <= PWMA[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[4] <= PWMA[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[5] <= PWMA[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[6] <= PWMA[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[7] <= PWMA[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[8] <= PWMA[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[9] <= PWMA[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[10] <= PWMA[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[11] <= PWMA[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
xint2 <= xint2~reg0.DB_MAX_OUTPUT_PORT_TYPE
flag <= flag~reg0.DB_MAX_OUTPUT_PORT_TYPE


|3ph|lpm_inv0:inst3
data[0] => lpm_inv:lpm_inv_component.data[0]
data[1] => lpm_inv:lpm_inv_component.data[1]
data[2] => lpm_inv:lpm_inv_component.data[2]
data[3] => lpm_inv:lpm_inv_component.data[3]
data[4] => lpm_inv:lpm_inv_component.data[4]
data[5] => lpm_inv:lpm_inv_component.data[5]
data[6] => lpm_inv:lpm_inv_component.data[6]
data[7] => lpm_inv:lpm_inv_component.data[7]
data[8] => lpm_inv:lpm_inv_component.data[8]
data[9] => lpm_inv:lpm_inv_component.data[9]
data[10] => lpm_inv:lpm_inv_component.data[10]
data[11] => lpm_inv:lpm_inv_component.data[11]
result[0] <= lpm_inv:lpm_inv_component.result[0]
result[1] <= lpm_inv:lpm_inv_component.result[1]
result[2] <= lpm_inv:lpm_inv_component.result[2]
result[3] <= lpm_inv:lpm_inv_component.result[3]
result[4] <= lpm_inv:lpm_inv_component.result[4]
result[5] <= lpm_inv:lpm_inv_component.result[5]
result[6] <= lpm_inv:lpm_inv_component.result[6]
result[7] <= lpm_inv:lpm_inv_component.result[7]
result[8] <= lpm_inv:lpm_inv_component.result[8]
result[9] <= lpm_inv:lpm_inv_component.result[9]
result[10] <= lpm_inv:lpm_inv_component.result[10]
result[11] <= lpm_inv:lpm_inv_component.result[11]


|3ph|lpm_inv0:inst3|lpm_inv:lpm_inv_component
data[0] => result[0].IN0
data[1] => result[1].IN0
data[2] => result[2].IN0
data[3] => result[3].IN0
data[4] => result[4].IN0
data[5] => result[5].IN0
data[6] => result[6].IN0
data[7] => result[7].IN0
data[8] => result[8].IN0
data[9] => result[9].IN0
data[10] => result[10].IN0
data[11] => result[11].IN0
result[0] <= result[0].DB_MAX_OUTPUT_PORT_TYPE
result[1] <= result[1].DB_MAX_OUTPUT_PORT_TYPE
result[2] <= result[2].DB_MAX_OUTPUT_PORT_TYPE
result[3] <= result[3].DB_MAX_OUTPUT_PORT_TYPE
result[4] <= result[4].DB_MAX_OUTPUT_PORT_TYPE
result[5] <= result[5].DB_MAX_OUTPUT_PORT_TYPE
result[6] <= result[6].DB_MAX_OUTPUT_PORT_TYPE
result[7] <= result[7].DB_MAX_OUTPUT_PORT_TYPE
result[8] <= result[8].DB_MAX_OUTPUT_PORT_TYPE
result[9] <= result[9].DB_MAX_OUTPUT_PORT_TYPE
result[10] <= result[10].DB_MAX_OUTPUT_PORT_TYPE
result[11] <= result[11].DB_MAX_OUTPUT_PORT_TYPE


|3ph|single_port_ram_with_init:inst12
en => process_0.IN1
clk => \main:PWMA_D12[0].CLK
clk => \main:PWMA_D12[1].CLK
clk => \main:PWMA_D12[2].CLK
clk => \main:PWMA_D12[3].CLK
clk => \main:PWMA_D12[4].CLK
clk => \main:PWMA_D12[5].CLK
clk => \main:PWMA_D12[6].CLK
clk => \main:PWMA_D12[7].CLK
clk => \main:PWMA_D12[8].CLK
clk => \main:PWMA_D12[9].CLK
clk => \main:PWMA_D12[10].CLK
clk => \main:PWMA_D12[11].CLK
clk => \main:PWMA_D12[12].CLK
clk => \main:PWMA_D12[13].CLK
clk => \main:PWMA_D12[14].CLK
clk => \main:PWMA_D12[15].CLK
clk => \main:PWMA_D11[0].CLK
clk => \main:PWMA_D11[1].CLK
clk => \main:PWMA_D11[2].CLK
clk => \main:PWMA_D11[3].CLK
clk => \main:PWMA_D11[4].CLK
clk => \main:PWMA_D11[5].CLK
clk => \main:PWMA_D11[6].CLK
clk => \main:PWMA_D11[7].CLK
clk => \main:PWMA_D11[8].CLK
clk => \main:PWMA_D11[9].CLK
clk => \main:PWMA_D11[10].CLK
clk => \main:PWMA_D11[11].CLK
clk => \main:PWMA_D11[12].CLK
clk => \main:PWMA_D11[13].CLK
clk => \main:PWMA_D11[14].CLK
clk => \main:PWMA_D11[15].CLK
clk => \main:PWMA_D10[0].CLK
clk => \main:PWMA_D10[1].CLK
clk => \main:PWMA_D10[2].CLK
clk => \main:PWMA_D10[3].CLK
clk => \main:PWMA_D10[4].CLK
clk => \main:PWMA_D10[5].CLK
clk => \main:PWMA_D10[6].CLK
clk => \main:PWMA_D10[7].CLK
clk => \main:PWMA_D10[8].CLK
clk => \main:PWMA_D10[9].CLK
clk => \main:PWMA_D10[10].CLK
clk => \main:PWMA_D10[11].CLK
clk => \main:PWMA_D10[12].CLK
clk => \main:PWMA_D10[13].CLK
clk => \main:PWMA_D10[14].CLK
clk => \main:PWMA_D10[15].CLK
clk => \main:PWMA_D9[0].CLK
clk => \main:PWMA_D9[1].CLK
clk => \main:PWMA_D9[2].CLK
clk => \main:PWMA_D9[3].CLK
clk => \main:PWMA_D9[4].CLK
clk => \main:PWMA_D9[5].CLK
clk => \main:PWMA_D9[6].CLK
clk => \main:PWMA_D9[7].CLK
clk => \main:PWMA_D9[8].CLK
clk => \main:PWMA_D9[9].CLK
clk => \main:PWMA_D9[10].CLK
clk => \main:PWMA_D9[11].CLK
clk => \main:PWMA_D9[12].CLK
clk => \main:PWMA_D9[13].CLK
clk => \main:PWMA_D9[14].CLK
clk => \main:PWMA_D9[15].CLK
clk => \main:PWMA_D8[0].CLK
clk => \main:PWMA_D8[1].CLK
clk => \main:PWMA_D8[2].CLK
clk => \main:PWMA_D8[3].CLK
clk => \main:PWMA_D8[4].CLK
clk => \main:PWMA_D8[5].CLK
clk => \main:PWMA_D8[6].CLK
clk => \main:PWMA_D8[7].CLK
clk => \main:PWMA_D8[8].CLK
clk => \main:PWMA_D8[9].CLK
clk => \main:PWMA_D8[10].CLK
clk => \main:PWMA_D8[11].CLK
clk => \main:PWMA_D8[12].CLK
clk => \main:PWMA_D8[13].CLK
clk => \main:PWMA_D8[14].CLK
clk => \main:PWMA_D8[15].CLK
clk => \main:PWMA_D7[0].CLK
clk => \main:PWMA_D7[1].CLK
clk => \main:PWMA_D7[2].CLK
clk => \main:PWMA_D7[3].CLK
clk => \main:PWMA_D7[4].CLK
clk => \main:PWMA_D7[5].CLK
clk => \main:PWMA_D7[6].CLK
clk => \main:PWMA_D7[7].CLK
clk => \main:PWMA_D7[8].CLK
clk => \main:PWMA_D7[9].CLK
clk => \main:PWMA_D7[10].CLK
clk => \main:PWMA_D7[11].CLK
clk => \main:PWMA_D7[12].CLK
clk => \main:PWMA_D7[13].CLK
clk => \main:PWMA_D7[14].CLK
clk => \main:PWMA_D7[15].CLK
clk => \main:PWMA_D6[0].CLK
clk => \main:PWMA_D6[1].CLK
clk => \main:PWMA_D6[2].CLK
clk => \main:PWMA_D6[3].CLK
clk => \main:PWMA_D6[4].CLK
clk => \main:PWMA_D6[5].CLK
clk => \main:PWMA_D6[6].CLK
clk => \main:PWMA_D6[7].CLK
clk => \main:PWMA_D6[8].CLK
clk => \main:PWMA_D6[9].CLK
clk => \main:PWMA_D6[10].CLK
clk => \main:PWMA_D6[11].CLK
clk => \main:PWMA_D6[12].CLK
clk => \main:PWMA_D6[13].CLK
clk => \main:PWMA_D6[14].CLK
clk => \main:PWMA_D6[15].CLK
clk => \main:PWMA_D5[0].CLK
clk => \main:PWMA_D5[1].CLK
clk => \main:PWMA_D5[2].CLK
clk => \main:PWMA_D5[3].CLK
clk => \main:PWMA_D5[4].CLK
clk => \main:PWMA_D5[5].CLK
clk => \main:PWMA_D5[6].CLK
clk => \main:PWMA_D5[7].CLK
clk => \main:PWMA_D5[8].CLK
clk => \main:PWMA_D5[9].CLK
clk => \main:PWMA_D5[10].CLK
clk => \main:PWMA_D5[11].CLK
clk => \main:PWMA_D5[12].CLK
clk => \main:PWMA_D5[13].CLK
clk => \main:PWMA_D5[14].CLK
clk => \main:PWMA_D5[15].CLK
clk => \main:PWMA_D4[0].CLK
clk => \main:PWMA_D4[1].CLK
clk => \main:PWMA_D4[2].CLK
clk => \main:PWMA_D4[3].CLK
clk => \main:PWMA_D4[4].CLK
clk => \main:PWMA_D4[5].CLK
clk => \main:PWMA_D4[6].CLK
clk => \main:PWMA_D4[7].CLK
clk => \main:PWMA_D4[8].CLK
clk => \main:PWMA_D4[9].CLK
clk => \main:PWMA_D4[10].CLK
clk => \main:PWMA_D4[11].CLK
clk => \main:PWMA_D4[12].CLK
clk => \main:PWMA_D4[13].CLK
clk => \main:PWMA_D4[14].CLK
clk => \main:PWMA_D4[15].CLK
clk => \main:PWMA_D3[0].CLK
clk => \main:PWMA_D3[1].CLK
clk => \main:PWMA_D3[2].CLK
clk => \main:PWMA_D3[3].CLK
clk => \main:PWMA_D3[4].CLK
clk => \main:PWMA_D3[5].CLK
clk => \main:PWMA_D3[6].CLK
clk => \main:PWMA_D3[7].CLK
clk => \main:PWMA_D3[8].CLK
clk => \main:PWMA_D3[9].CLK
clk => \main:PWMA_D3[10].CLK
clk => \main:PWMA_D3[11].CLK
clk => \main:PWMA_D3[12].CLK
clk => \main:PWMA_D3[13].CLK
clk => \main:PWMA_D3[14].CLK
clk => \main:PWMA_D3[15].CLK
clk => \main:PWMA_D2[0].CLK
clk => \main:PWMA_D2[1].CLK
clk => \main:PWMA_D2[2].CLK
clk => \main:PWMA_D2[3].CLK
clk => \main:PWMA_D2[4].CLK
clk => \main:PWMA_D2[5].CLK
clk => \main:PWMA_D2[6].CLK
clk => \main:PWMA_D2[7].CLK
clk => \main:PWMA_D2[8].CLK
clk => \main:PWMA_D2[9].CLK
clk => \main:PWMA_D2[10].CLK
clk => \main:PWMA_D2[11].CLK
clk => \main:PWMA_D2[12].CLK
clk => \main:PWMA_D2[13].CLK
clk => \main:PWMA_D2[14].CLK
clk => \main:PWMA_D2[15].CLK
clk => \main:PWMA_D1[0].CLK
clk => \main:PWMA_D1[1].CLK
clk => \main:PWMA_D1[2].CLK
clk => \main:PWMA_D1[3].CLK
clk => \main:PWMA_D1[4].CLK
clk => \main:PWMA_D1[5].CLK
clk => \main:PWMA_D1[6].CLK
clk => \main:PWMA_D1[7].CLK
clk => \main:PWMA_D1[8].CLK
clk => \main:PWMA_D1[9].CLK
clk => \main:PWMA_D1[10].CLK
clk => \main:PWMA_D1[11].CLK
clk => \main:PWMA_D1[12].CLK
clk => \main:PWMA_D1[13].CLK
clk => \main:PWMA_D1[14].CLK
clk => \main:PWMA_D1[15].CLK
clk => \main:PWMA_W12[0].CLK
clk => \main:PWMA_W12[1].CLK
clk => \main:PWMA_W12[2].CLK
clk => \main:PWMA_W12[3].CLK
clk => \main:PWMA_W12[4].CLK
clk => \main:PWMA_W12[5].CLK
clk => \main:PWMA_W12[6].CLK
clk => \main:PWMA_W12[7].CLK
clk => \main:PWMA_W12[8].CLK
clk => \main:PWMA_W12[9].CLK
clk => \main:PWMA_W12[10].CLK
clk => \main:PWMA_W12[11].CLK
clk => \main:PWMA_W12[12].CLK
clk => \main:PWMA_W12[13].CLK
clk => \main:PWMA_W12[14].CLK
clk => \main:PWMA_W12[15].CLK
clk => \main:PWMA_W11[0].CLK
clk => \main:PWMA_W11[1].CLK
clk => \main:PWMA_W11[2].CLK
clk => \main:PWMA_W11[3].CLK
clk => \main:PWMA_W11[4].CLK
clk => \main:PWMA_W11[5].CLK
clk => \main:PWMA_W11[6].CLK
clk => \main:PWMA_W11[7].CLK
clk => \main:PWMA_W11[8].CLK
clk => \main:PWMA_W11[9].CLK
clk => \main:PWMA_W11[10].CLK
clk => \main:PWMA_W11[11].CLK
clk => \main:PWMA_W11[12].CLK
clk => \main:PWMA_W11[13].CLK
clk => \main:PWMA_W11[14].CLK
clk => \main:PWMA_W11[15].CLK
clk => \main:PWMA_W10[0].CLK
clk => \main:PWMA_W10[1].CLK
clk => \main:PWMA_W10[2].CLK
clk => \main:PWMA_W10[3].CLK
clk => \main:PWMA_W10[4].CLK
clk => \main:PWMA_W10[5].CLK
clk => \main:PWMA_W10[6].CLK
clk => \main:PWMA_W10[7].CLK
clk => \main:PWMA_W10[8].CLK
clk => \main:PWMA_W10[9].CLK
clk => \main:PWMA_W10[10].CLK
clk => \main:PWMA_W10[11].CLK
clk => \main:PWMA_W10[12].CLK
clk => \main:PWMA_W10[13].CLK
clk => \main:PWMA_W10[14].CLK
clk => \main:PWMA_W10[15].CLK
clk => \main:PWMA_W9[0].CLK
clk => \main:PWMA_W9[1].CLK
clk => \main:PWMA_W9[2].CLK
clk => \main:PWMA_W9[3].CLK
clk => \main:PWMA_W9[4].CLK
clk => \main:PWMA_W9[5].CLK
clk => \main:PWMA_W9[6].CLK
clk => \main:PWMA_W9[7].CLK
clk => \main:PWMA_W9[8].CLK
clk => \main:PWMA_W9[9].CLK
clk => \main:PWMA_W9[10].CLK
clk => \main:PWMA_W9[11].CLK
clk => \main:PWMA_W9[12].CLK
clk => \main:PWMA_W9[13].CLK
clk => \main:PWMA_W9[14].CLK
clk => \main:PWMA_W9[15].CLK
clk => \main:PWMA_W8[0].CLK
clk => \main:PWMA_W8[1].CLK
clk => \main:PWMA_W8[2].CLK
clk => \main:PWMA_W8[3].CLK
clk => \main:PWMA_W8[4].CLK
clk => \main:PWMA_W8[5].CLK
clk => \main:PWMA_W8[6].CLK
clk => \main:PWMA_W8[7].CLK
clk => \main:PWMA_W8[8].CLK
clk => \main:PWMA_W8[9].CLK
clk => \main:PWMA_W8[10].CLK
clk => \main:PWMA_W8[11].CLK
clk => \main:PWMA_W8[12].CLK
clk => \main:PWMA_W8[13].CLK
clk => \main:PWMA_W8[14].CLK
clk => \main:PWMA_W8[15].CLK
clk => \main:PWMA_W7[0].CLK
clk => \main:PWMA_W7[1].CLK
clk => \main:PWMA_W7[2].CLK
clk => \main:PWMA_W7[3].CLK
clk => \main:PWMA_W7[4].CLK
clk => \main:PWMA_W7[5].CLK
clk => \main:PWMA_W7[6].CLK
clk => \main:PWMA_W7[7].CLK
clk => \main:PWMA_W7[8].CLK
clk => \main:PWMA_W7[9].CLK
clk => \main:PWMA_W7[10].CLK
clk => \main:PWMA_W7[11].CLK
clk => \main:PWMA_W7[12].CLK
clk => \main:PWMA_W7[13].CLK
clk => \main:PWMA_W7[14].CLK
clk => \main:PWMA_W7[15].CLK
clk => \main:PWMA_W6[0].CLK
clk => \main:PWMA_W6[1].CLK
clk => \main:PWMA_W6[2].CLK
clk => \main:PWMA_W6[3].CLK
clk => \main:PWMA_W6[4].CLK
clk => \main:PWMA_W6[5].CLK
clk => \main:PWMA_W6[6].CLK
clk => \main:PWMA_W6[7].CLK
clk => \main:PWMA_W6[8].CLK
clk => \main:PWMA_W6[9].CLK
clk => \main:PWMA_W6[10].CLK
clk => \main:PWMA_W6[11].CLK
clk => \main:PWMA_W6[12].CLK
clk => \main:PWMA_W6[13].CLK
clk => \main:PWMA_W6[14].CLK
clk => \main:PWMA_W6[15].CLK
clk => \main:PWMA_W5[0].CLK
clk => \main:PWMA_W5[1].CLK
clk => \main:PWMA_W5[2].CLK
clk => \main:PWMA_W5[3].CLK
clk => \main:PWMA_W5[4].CLK
clk => \main:PWMA_W5[5].CLK
clk => \main:PWMA_W5[6].CLK
clk => \main:PWMA_W5[7].CLK
clk => \main:PWMA_W5[8].CLK
clk => \main:PWMA_W5[9].CLK
clk => \main:PWMA_W5[10].CLK
clk => \main:PWMA_W5[11].CLK
clk => \main:PWMA_W5[12].CLK
clk => \main:PWMA_W5[13].CLK
clk => \main:PWMA_W5[14].CLK
clk => \main:PWMA_W5[15].CLK
clk => \main:PWMA_W4[0].CLK
clk => \main:PWMA_W4[1].CLK
clk => \main:PWMA_W4[2].CLK
clk => \main:PWMA_W4[3].CLK
clk => \main:PWMA_W4[4].CLK
clk => \main:PWMA_W4[5].CLK
clk => \main:PWMA_W4[6].CLK
clk => \main:PWMA_W4[7].CLK
clk => \main:PWMA_W4[8].CLK
clk => \main:PWMA_W4[9].CLK
clk => \main:PWMA_W4[10].CLK
clk => \main:PWMA_W4[11].CLK
clk => \main:PWMA_W4[12].CLK
clk => \main:PWMA_W4[13].CLK
clk => \main:PWMA_W4[14].CLK
clk => \main:PWMA_W4[15].CLK
clk => \main:PWMA_W3[0].CLK
clk => \main:PWMA_W3[1].CLK
clk => \main:PWMA_W3[2].CLK
clk => \main:PWMA_W3[3].CLK
clk => \main:PWMA_W3[4].CLK
clk => \main:PWMA_W3[5].CLK
clk => \main:PWMA_W3[6].CLK
clk => \main:PWMA_W3[7].CLK
clk => \main:PWMA_W3[8].CLK
clk => \main:PWMA_W3[9].CLK
clk => \main:PWMA_W3[10].CLK
clk => \main:PWMA_W3[11].CLK
clk => \main:PWMA_W3[12].CLK
clk => \main:PWMA_W3[13].CLK
clk => \main:PWMA_W3[14].CLK
clk => \main:PWMA_W3[15].CLK
clk => \main:PWMA_W2[0].CLK
clk => \main:PWMA_W2[1].CLK
clk => \main:PWMA_W2[2].CLK
clk => \main:PWMA_W2[3].CLK
clk => \main:PWMA_W2[4].CLK
clk => \main:PWMA_W2[5].CLK
clk => \main:PWMA_W2[6].CLK
clk => \main:PWMA_W2[7].CLK
clk => \main:PWMA_W2[8].CLK
clk => \main:PWMA_W2[9].CLK
clk => \main:PWMA_W2[10].CLK
clk => \main:PWMA_W2[11].CLK
clk => \main:PWMA_W2[12].CLK
clk => \main:PWMA_W2[13].CLK
clk => \main:PWMA_W2[14].CLK
clk => \main:PWMA_W2[15].CLK
clk => \main:PWMA_W1[0].CLK
clk => \main:PWMA_W1[1].CLK
clk => \main:PWMA_W1[2].CLK
clk => \main:PWMA_W1[3].CLK
clk => \main:PWMA_W1[4].CLK
clk => \main:PWMA_W1[5].CLK
clk => \main:PWMA_W1[6].CLK
clk => \main:PWMA_W1[7].CLK
clk => \main:PWMA_W1[8].CLK
clk => \main:PWMA_W1[9].CLK
clk => \main:PWMA_W1[10].CLK
clk => \main:PWMA_W1[11].CLK
clk => \main:PWMA_W1[12].CLK
clk => \main:PWMA_W1[13].CLK
clk => \main:PWMA_W1[14].CLK
clk => \main:PWMA_W1[15].CLK
clk => flag~reg0.CLK
clk => \main:count[0].CLK
clk => \main:count[1].CLK
clk => \main:count[2].CLK
clk => \main:count[3].CLK
clk => \main:count[4].CLK
clk => \main:count[5].CLK
clk => \main:count[6].CLK
clk => \main:count[7].CLK
clk => \main:count[8].CLK
clk => \main:count[9].CLK
clk => \main:count[10].CLK
clk => \main:count[11].CLK
clk => \main:count[12].CLK
clk => \main:count[13].CLK
clk => \main:count[14].CLK
clk => \main:count[15].CLK
clk => xint2~reg0.CLK
clk => PWMA[0]~reg0.CLK
clk => PWMA[1]~reg0.CLK
clk => PWMA[2]~reg0.CLK
clk => PWMA[3]~reg0.CLK
clk => PWMA[4]~reg0.CLK
clk => PWMA[5]~reg0.CLK
clk => PWMA[6]~reg0.CLK
clk => PWMA[7]~reg0.CLK
clk => PWMA[8]~reg0.CLK
clk => PWMA[9]~reg0.CLK
clk => PWMA[10]~reg0.CLK
clk => PWMA[11]~reg0.CLK
clk => ram[1][0].CLK
clk => ram[1][1].CLK
clk => ram[1][2].CLK
clk => ram[1][3].CLK
clk => ram[1][4].CLK
clk => ram[1][5].CLK
clk => ram[1][6].CLK
clk => ram[1][7].CLK
clk => ram[1][8].CLK
clk => ram[1][9].CLK
clk => ram[1][10].CLK
clk => ram[1][11].CLK
clk => ram[1][12].CLK
clk => ram[1][13].CLK
clk => ram[1][14].CLK
clk => ram[1][15].CLK
clk => ram[2][0].CLK
clk => ram[2][1].CLK
clk => ram[2][2].CLK
clk => ram[2][3].CLK
clk => ram[2][4].CLK
clk => ram[2][5].CLK
clk => ram[2][6].CLK
clk => ram[2][7].CLK
clk => ram[2][8].CLK
clk => ram[2][9].CLK
clk => ram[2][10].CLK
clk => ram[2][11].CLK
clk => ram[2][12].CLK
clk => ram[2][13].CLK
clk => ram[2][14].CLK
clk => ram[2][15].CLK
clk => ram[3][0].CLK
clk => ram[3][1].CLK
clk => ram[3][2].CLK
clk => ram[3][3].CLK
clk => ram[3][4].CLK
clk => ram[3][5].CLK
clk => ram[3][6].CLK
clk => ram[3][7].CLK
clk => ram[3][8].CLK
clk => ram[3][9].CLK
clk => ram[3][10].CLK
clk => ram[3][11].CLK
clk => ram[3][12].CLK
clk => ram[3][13].CLK
clk => ram[3][14].CLK
clk => ram[3][15].CLK
clk => ram[4][0].CLK
clk => ram[4][1].CLK
clk => ram[4][2].CLK
clk => ram[4][3].CLK
clk => ram[4][4].CLK
clk => ram[4][5].CLK
clk => ram[4][6].CLK
clk => ram[4][7].CLK
clk => ram[4][8].CLK
clk => ram[4][9].CLK
clk => ram[4][10].CLK
clk => ram[4][11].CLK
clk => ram[4][12].CLK
clk => ram[4][13].CLK
clk => ram[4][14].CLK
clk => ram[4][15].CLK
clk => ram[5][0].CLK
clk => ram[5][1].CLK
clk => ram[5][2].CLK
clk => ram[5][3].CLK
clk => ram[5][4].CLK
clk => ram[5][5].CLK
clk => ram[5][6].CLK
clk => ram[5][7].CLK
clk => ram[5][8].CLK
clk => ram[5][9].CLK
clk => ram[5][10].CLK
clk => ram[5][11].CLK
clk => ram[5][12].CLK
clk => ram[5][13].CLK
clk => ram[5][14].CLK
clk => ram[5][15].CLK
clk => ram[6][0].CLK
clk => ram[6][1].CLK
clk => ram[6][2].CLK
clk => ram[6][3].CLK
clk => ram[6][4].CLK
clk => ram[6][5].CLK
clk => ram[6][6].CLK
clk => ram[6][7].CLK
clk => ram[6][8].CLK
clk => ram[6][9].CLK
clk => ram[6][10].CLK
clk => ram[6][11].CLK
clk => ram[6][12].CLK
clk => ram[6][13].CLK
clk => ram[6][14].CLK
clk => ram[6][15].CLK
clk => ram[7][0].CLK
clk => ram[7][1].CLK
clk => ram[7][2].CLK
clk => ram[7][3].CLK
clk => ram[7][4].CLK
clk => ram[7][5].CLK
clk => ram[7][6].CLK
clk => ram[7][7].CLK
clk => ram[7][8].CLK
clk => ram[7][9].CLK
clk => ram[7][10].CLK
clk => ram[7][11].CLK
clk => ram[7][12].CLK
clk => ram[7][13].CLK
clk => ram[7][14].CLK
clk => ram[7][15].CLK
clk => ram[8][0].CLK
clk => ram[8][1].CLK
clk => ram[8][2].CLK
clk => ram[8][3].CLK
clk => ram[8][4].CLK
clk => ram[8][5].CLK
clk => ram[8][6].CLK
clk => ram[8][7].CLK
clk => ram[8][8].CLK
clk => ram[8][9].CLK
clk => ram[8][10].CLK
clk => ram[8][11].CLK
clk => ram[8][12].CLK
clk => ram[8][13].CLK
clk => ram[8][14].CLK
clk => ram[8][15].CLK
clk => ram[9][0].CLK
clk => ram[9][1].CLK
clk => ram[9][2].CLK
clk => ram[9][3].CLK
clk => ram[9][4].CLK
clk => ram[9][5].CLK
clk => ram[9][6].CLK
clk => ram[9][7].CLK
clk => ram[9][8].CLK
clk => ram[9][9].CLK
clk => ram[9][10].CLK
clk => ram[9][11].CLK
clk => ram[9][12].CLK
clk => ram[9][13].CLK
clk => ram[9][14].CLK
clk => ram[9][15].CLK
clk => ram[10][0].CLK
clk => ram[10][1].CLK
clk => ram[10][2].CLK
clk => ram[10][3].CLK
clk => ram[10][4].CLK
clk => ram[10][5].CLK
clk => ram[10][6].CLK
clk => ram[10][7].CLK
clk => ram[10][8].CLK
clk => ram[10][9].CLK
clk => ram[10][10].CLK
clk => ram[10][11].CLK
clk => ram[10][12].CLK
clk => ram[10][13].CLK
clk => ram[10][14].CLK
clk => ram[10][15].CLK
clk => ram[11][0].CLK
clk => ram[11][1].CLK
clk => ram[11][2].CLK
clk => ram[11][3].CLK
clk => ram[11][4].CLK
clk => ram[11][5].CLK
clk => ram[11][6].CLK
clk => ram[11][7].CLK
clk => ram[11][8].CLK
clk => ram[11][9].CLK
clk => ram[11][10].CLK
clk => ram[11][11].CLK
clk => ram[11][12].CLK
clk => ram[11][13].CLK
clk => ram[11][14].CLK
clk => ram[11][15].CLK
clk => ram[12][0].CLK
clk => ram[12][1].CLK
clk => ram[12][2].CLK
clk => ram[12][3].CLK
clk => ram[12][4].CLK
clk => ram[12][5].CLK
clk => ram[12][6].CLK
clk => ram[12][7].CLK
clk => ram[12][8].CLK
clk => ram[12][9].CLK
clk => ram[12][10].CLK
clk => ram[12][11].CLK
clk => ram[12][12].CLK
clk => ram[12][13].CLK
clk => ram[12][14].CLK
clk => ram[12][15].CLK
clk => ram[13][0].CLK
clk => ram[13][1].CLK
clk => ram[13][2].CLK
clk => ram[13][3].CLK
clk => ram[13][4].CLK
clk => ram[13][5].CLK
clk => ram[13][6].CLK
clk => ram[13][7].CLK
clk => ram[13][8].CLK
clk => ram[13][9].CLK
clk => ram[13][10].CLK
clk => ram[13][11].CLK
clk => ram[13][12].CLK
clk => ram[13][13].CLK
clk => ram[13][14].CLK
clk => ram[13][15].CLK
clk => ram[14][0].CLK
clk => ram[14][1].CLK
clk => ram[14][2].CLK
clk => ram[14][3].CLK
clk => ram[14][4].CLK
clk => ram[14][5].CLK
clk => ram[14][6].CLK
clk => ram[14][7].CLK
clk => ram[14][8].CLK
clk => ram[14][9].CLK
clk => ram[14][10].CLK
clk => ram[14][11].CLK
clk => ram[14][12].CLK
clk => ram[14][13].CLK
clk => ram[14][14].CLK
clk => ram[14][15].CLK
clk => ram[15][0].CLK
clk => ram[15][1].CLK
clk => ram[15][2].CLK
clk => ram[15][3].CLK
clk => ram[15][4].CLK
clk => ram[15][5].CLK
clk => ram[15][6].CLK
clk => ram[15][7].CLK
clk => ram[15][8].CLK
clk => ram[15][9].CLK
clk => ram[15][10].CLK
clk => ram[15][11].CLK
clk => ram[15][12].CLK
clk => ram[15][13].CLK
clk => ram[15][14].CLK
clk => ram[15][15].CLK
clk => ram[16][0].CLK
clk => ram[16][1].CLK
clk => ram[16][2].CLK
clk => ram[16][3].CLK
clk => ram[16][4].CLK
clk => ram[16][5].CLK
clk => ram[16][6].CLK
clk => ram[16][7].CLK
clk => ram[16][8].CLK
clk => ram[16][9].CLK
clk => ram[16][10].CLK
clk => ram[16][11].CLK
clk => ram[16][12].CLK
clk => ram[16][13].CLK
clk => ram[16][14].CLK
clk => ram[16][15].CLK
clk => ram[17][0].CLK
clk => ram[17][1].CLK
clk => ram[17][2].CLK
clk => ram[17][3].CLK
clk => ram[17][4].CLK
clk => ram[17][5].CLK
clk => ram[17][6].CLK
clk => ram[17][7].CLK
clk => ram[17][8].CLK
clk => ram[17][9].CLK
clk => ram[17][10].CLK
clk => ram[17][11].CLK
clk => ram[17][12].CLK
clk => ram[17][13].CLK
clk => ram[17][14].CLK
clk => ram[17][15].CLK
clk => ram[18][0].CLK
clk => ram[18][1].CLK
clk => ram[18][2].CLK
clk => ram[18][3].CLK
clk => ram[18][4].CLK
clk => ram[18][5].CLK
clk => ram[18][6].CLK
clk => ram[18][7].CLK
clk => ram[18][8].CLK
clk => ram[18][9].CLK
clk => ram[18][10].CLK
clk => ram[18][11].CLK
clk => ram[18][12].CLK
clk => ram[18][13].CLK
clk => ram[18][14].CLK
clk => ram[18][15].CLK
clk => ram[19][0].CLK
clk => ram[19][1].CLK
clk => ram[19][2].CLK
clk => ram[19][3].CLK
clk => ram[19][4].CLK
clk => ram[19][5].CLK
clk => ram[19][6].CLK
clk => ram[19][7].CLK
clk => ram[19][8].CLK
clk => ram[19][9].CLK
clk => ram[19][10].CLK
clk => ram[19][11].CLK
clk => ram[19][12].CLK
clk => ram[19][13].CLK
clk => ram[19][14].CLK
clk => ram[19][15].CLK
clk => ram[20][0].CLK
clk => ram[20][1].CLK
clk => ram[20][2].CLK
clk => ram[20][3].CLK
clk => ram[20][4].CLK
clk => ram[20][5].CLK
clk => ram[20][6].CLK
clk => ram[20][7].CLK
clk => ram[20][8].CLK
clk => ram[20][9].CLK
clk => ram[20][10].CLK
clk => ram[20][11].CLK
clk => ram[20][12].CLK
clk => ram[20][13].CLK
clk => ram[20][14].CLK
clk => ram[20][15].CLK
clk => ram[21][0].CLK
clk => ram[21][1].CLK
clk => ram[21][2].CLK
clk => ram[21][3].CLK
clk => ram[21][4].CLK
clk => ram[21][5].CLK
clk => ram[21][6].CLK
clk => ram[21][7].CLK
clk => ram[21][8].CLK
clk => ram[21][9].CLK
clk => ram[21][10].CLK
clk => ram[21][11].CLK
clk => ram[21][12].CLK
clk => ram[21][13].CLK
clk => ram[21][14].CLK
clk => ram[21][15].CLK
clk => ram[22][0].CLK
clk => ram[22][1].CLK
clk => ram[22][2].CLK
clk => ram[22][3].CLK
clk => ram[22][4].CLK
clk => ram[22][5].CLK
clk => ram[22][6].CLK
clk => ram[22][7].CLK
clk => ram[22][8].CLK
clk => ram[22][9].CLK
clk => ram[22][10].CLK
clk => ram[22][11].CLK
clk => ram[22][12].CLK
clk => ram[22][13].CLK
clk => ram[22][14].CLK
clk => ram[22][15].CLK
clk => ram[23][0].CLK
clk => ram[23][1].CLK
clk => ram[23][2].CLK
clk => ram[23][3].CLK
clk => ram[23][4].CLK
clk => ram[23][5].CLK
clk => ram[23][6].CLK
clk => ram[23][7].CLK
clk => ram[23][8].CLK
clk => ram[23][9].CLK
clk => ram[23][10].CLK
clk => ram[23][11].CLK
clk => ram[23][12].CLK
clk => ram[23][13].CLK
clk => ram[23][14].CLK
clk => ram[23][15].CLK
clk => ram[24][0].CLK
clk => ram[24][1].CLK
clk => ram[24][2].CLK
clk => ram[24][3].CLK
clk => ram[24][4].CLK
clk => ram[24][5].CLK
clk => ram[24][6].CLK
clk => ram[24][7].CLK
clk => ram[24][8].CLK
clk => ram[24][9].CLK
clk => ram[24][10].CLK
clk => ram[24][11].CLK
clk => ram[24][12].CLK
clk => ram[24][13].CLK
clk => ram[24][14].CLK
clk => ram[24][15].CLK
xwe => process_0.IN0
xzcs2 => process_0.IN1
addr[0] => Decoder0.IN4
addr[1] => Decoder0.IN3
addr[2] => Decoder0.IN2
addr[3] => Decoder0.IN1
addr[4] => Decoder0.IN0
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => \main:PWMA_D6[15].ENA
rst => \main:PWMA_D6[14].ENA
rst => \main:PWMA_D6[13].ENA
rst => \main:PWMA_D6[12].ENA
rst => \main:PWMA_D6[11].ENA
rst => \main:PWMA_D6[10].ENA
rst => \main:PWMA_D6[9].ENA
rst => \main:PWMA_D6[8].ENA
rst => \main:PWMA_D6[7].ENA
rst => \main:PWMA_D6[6].ENA
rst => \main:PWMA_D6[5].ENA
rst => \main:PWMA_D6[4].ENA
rst => \main:PWMA_D6[3].ENA
rst => \main:PWMA_D6[2].ENA
rst => \main:PWMA_D6[1].ENA
rst => \main:PWMA_D6[0].ENA
rst => \main:PWMA_D7[15].ENA
rst => \main:PWMA_D7[14].ENA
rst => \main:PWMA_D7[13].ENA
rst => \main:PWMA_D7[12].ENA
rst => \main:PWMA_D7[11].ENA
rst => \main:PWMA_D7[10].ENA
rst => \main:PWMA_D7[9].ENA
rst => \main:PWMA_D7[8].ENA
rst => \main:PWMA_D7[7].ENA
rst => \main:PWMA_D7[6].ENA
rst => \main:PWMA_D7[5].ENA
rst => \main:PWMA_D7[4].ENA
rst => \main:PWMA_D7[3].ENA
rst => \main:PWMA_D7[2].ENA
rst => \main:PWMA_D7[1].ENA
rst => \main:PWMA_D7[0].ENA
rst => \main:PWMA_D8[15].ENA
rst => \main:PWMA_D8[14].ENA
rst => \main:PWMA_D8[13].ENA
rst => \main:PWMA_D8[12].ENA
rst => \main:PWMA_D8[11].ENA
rst => \main:PWMA_D8[10].ENA
rst => \main:PWMA_D8[9].ENA
rst => \main:PWMA_D8[8].ENA
rst => \main:PWMA_D8[7].ENA
rst => \main:PWMA_D8[6].ENA
rst => \main:PWMA_D8[5].ENA
rst => \main:PWMA_D8[4].ENA
rst => \main:PWMA_D8[3].ENA
rst => \main:PWMA_D8[2].ENA
rst => \main:PWMA_D8[1].ENA
rst => \main:PWMA_D8[0].ENA
rst => \main:PWMA_D9[15].ENA
rst => \main:PWMA_D9[14].ENA
rst => \main:PWMA_D9[13].ENA
rst => \main:PWMA_D9[12].ENA
rst => \main:PWMA_D9[11].ENA
rst => \main:PWMA_D9[10].ENA
rst => \main:PWMA_D9[9].ENA
rst => \main:PWMA_D9[8].ENA
rst => \main:PWMA_D9[7].ENA
rst => \main:PWMA_D9[6].ENA
rst => \main:PWMA_D9[5].ENA
rst => \main:PWMA_D9[4].ENA
rst => \main:PWMA_D9[3].ENA
rst => \main:PWMA_D9[2].ENA
rst => \main:PWMA_D9[1].ENA
rst => \main:PWMA_D9[0].ENA
rst => \main:PWMA_D10[15].ENA
rst => \main:PWMA_D10[14].ENA
rst => \main:PWMA_D10[13].ENA
rst => \main:PWMA_D10[12].ENA
rst => \main:PWMA_D10[11].ENA
rst => \main:PWMA_D10[10].ENA
rst => \main:PWMA_D10[9].ENA
rst => \main:PWMA_D10[8].ENA
rst => \main:PWMA_D10[7].ENA
rst => \main:PWMA_D10[6].ENA
rst => \main:PWMA_D10[5].ENA
rst => \main:PWMA_D10[4].ENA
rst => \main:PWMA_D10[3].ENA
rst => \main:PWMA_D10[2].ENA
rst => \main:PWMA_D10[1].ENA
rst => \main:PWMA_D10[0].ENA
rst => \main:PWMA_D11[15].ENA
rst => \main:PWMA_D11[14].ENA
rst => \main:PWMA_D11[13].ENA
rst => \main:PWMA_D11[12].ENA
rst => \main:PWMA_D11[11].ENA
rst => \main:PWMA_D11[10].ENA
rst => \main:PWMA_D11[9].ENA
rst => \main:PWMA_D11[8].ENA
rst => \main:PWMA_D11[7].ENA
rst => \main:PWMA_D11[6].ENA
rst => \main:PWMA_D11[5].ENA
rst => \main:PWMA_D11[4].ENA
rst => \main:PWMA_D11[3].ENA
rst => \main:PWMA_D11[2].ENA
rst => \main:PWMA_D11[1].ENA
rst => \main:PWMA_D11[0].ENA
rst => \main:PWMA_D12[15].ENA
rst => \main:PWMA_D12[14].ENA
rst => \main:PWMA_D12[13].ENA
rst => \main:PWMA_D12[12].ENA
rst => \main:PWMA_D12[11].ENA
rst => \main:PWMA_D12[10].ENA
rst => \main:PWMA_D12[9].ENA
rst => \main:PWMA_D12[8].ENA
rst => \main:PWMA_D12[7].ENA
rst => \main:PWMA_D12[6].ENA
rst => \main:PWMA_D12[5].ENA
rst => \main:PWMA_D12[4].ENA
rst => \main:PWMA_D12[3].ENA
rst => \main:PWMA_D12[2].ENA
rst => \main:PWMA_D12[1].ENA
rst => \main:PWMA_D12[0].ENA
rst => \main:PWMA_D5[0].ENA
rst => \main:PWMA_D5[1].ENA
rst => \main:PWMA_D5[2].ENA
rst => \main:PWMA_D5[3].ENA
rst => \main:PWMA_D5[4].ENA
rst => \main:PWMA_D5[5].ENA
rst => \main:PWMA_D5[6].ENA
rst => \main:PWMA_D5[7].ENA
rst => \main:PWMA_D5[8].ENA
rst => \main:PWMA_D5[9].ENA
rst => \main:PWMA_D5[10].ENA
rst => \main:PWMA_D5[11].ENA
rst => \main:PWMA_D5[12].ENA
rst => \main:PWMA_D5[13].ENA
rst => \main:PWMA_D5[14].ENA
rst => \main:PWMA_D5[15].ENA
rst => \main:PWMA_D4[0].ENA
rst => \main:PWMA_D4[1].ENA
rst => \main:PWMA_D4[2].ENA
rst => \main:PWMA_D4[3].ENA
rst => \main:PWMA_D4[4].ENA
rst => \main:PWMA_D4[5].ENA
rst => \main:PWMA_D4[6].ENA
rst => \main:PWMA_D4[7].ENA
rst => \main:PWMA_D4[8].ENA
rst => \main:PWMA_D4[9].ENA
rst => \main:PWMA_D4[10].ENA
rst => \main:PWMA_D4[11].ENA
rst => \main:PWMA_D4[12].ENA
rst => \main:PWMA_D4[13].ENA
rst => \main:PWMA_D4[14].ENA
rst => \main:PWMA_D4[15].ENA
rst => \main:PWMA_D3[0].ENA
rst => \main:PWMA_D3[1].ENA
rst => \main:PWMA_D3[2].ENA
rst => \main:PWMA_D3[3].ENA
rst => \main:PWMA_D3[4].ENA
rst => \main:PWMA_D3[5].ENA
rst => \main:PWMA_D3[6].ENA
rst => \main:PWMA_D3[7].ENA
rst => \main:PWMA_D3[8].ENA
rst => \main:PWMA_D3[9].ENA
rst => \main:PWMA_D3[10].ENA
rst => \main:PWMA_D3[11].ENA
rst => \main:PWMA_D3[12].ENA
rst => \main:PWMA_D3[13].ENA
rst => \main:PWMA_D3[14].ENA
rst => \main:PWMA_D3[15].ENA
rst => \main:PWMA_D2[0].ENA
rst => \main:PWMA_D2[1].ENA
rst => \main:PWMA_D2[2].ENA
rst => \main:PWMA_D2[3].ENA
rst => \main:PWMA_D2[4].ENA
rst => \main:PWMA_D2[5].ENA
rst => \main:PWMA_D2[6].ENA
rst => \main:PWMA_D2[7].ENA
rst => \main:PWMA_D2[8].ENA
rst => \main:PWMA_D2[9].ENA
rst => \main:PWMA_D2[10].ENA
rst => \main:PWMA_D2[11].ENA
rst => \main:PWMA_D2[12].ENA
rst => \main:PWMA_D2[13].ENA
rst => \main:PWMA_D2[14].ENA
rst => \main:PWMA_D2[15].ENA
rst => \main:PWMA_D1[0].ENA
rst => \main:PWMA_D1[1].ENA
rst => \main:PWMA_D1[2].ENA
rst => \main:PWMA_D1[3].ENA
rst => \main:PWMA_D1[4].ENA
rst => \main:PWMA_D1[5].ENA
rst => \main:PWMA_D1[6].ENA
rst => \main:PWMA_D1[7].ENA
rst => \main:PWMA_D1[8].ENA
rst => \main:PWMA_D1[9].ENA
rst => \main:PWMA_D1[10].ENA
rst => \main:PWMA_D1[11].ENA
rst => \main:PWMA_D1[12].ENA
rst => \main:PWMA_D1[13].ENA
rst => \main:PWMA_D1[14].ENA
rst => \main:PWMA_D1[15].ENA
rst => \main:PWMA_W12[0].ENA
rst => \main:PWMA_W12[1].ENA
rst => \main:PWMA_W12[2].ENA
rst => \main:PWMA_W12[3].ENA
rst => \main:PWMA_W12[4].ENA
rst => \main:PWMA_W12[5].ENA
rst => \main:PWMA_W12[6].ENA
rst => \main:PWMA_W12[7].ENA
rst => \main:PWMA_W12[8].ENA
rst => \main:PWMA_W12[9].ENA
rst => \main:PWMA_W12[10].ENA
rst => \main:PWMA_W12[11].ENA
rst => \main:PWMA_W12[12].ENA
rst => \main:PWMA_W12[13].ENA
rst => \main:PWMA_W12[14].ENA
rst => \main:PWMA_W12[15].ENA
rst => \main:PWMA_W11[0].ENA
rst => \main:PWMA_W11[1].ENA
rst => \main:PWMA_W11[2].ENA
rst => \main:PWMA_W11[3].ENA
rst => \main:PWMA_W11[4].ENA
rst => \main:PWMA_W11[5].ENA
rst => \main:PWMA_W11[6].ENA
rst => \main:PWMA_W11[7].ENA
rst => \main:PWMA_W11[8].ENA
rst => \main:PWMA_W11[9].ENA
rst => \main:PWMA_W11[10].ENA
rst => \main:PWMA_W11[11].ENA
rst => \main:PWMA_W11[12].ENA
rst => \main:PWMA_W11[13].ENA
rst => \main:PWMA_W11[14].ENA
rst => \main:PWMA_W11[15].ENA
rst => \main:PWMA_W10[0].ENA
rst => \main:PWMA_W10[1].ENA
rst => \main:PWMA_W10[2].ENA
rst => \main:PWMA_W10[3].ENA
rst => \main:PWMA_W10[4].ENA
rst => \main:PWMA_W10[5].ENA
rst => \main:PWMA_W10[6].ENA
rst => \main:PWMA_W10[7].ENA
rst => \main:PWMA_W10[8].ENA
rst => \main:PWMA_W10[9].ENA
rst => \main:PWMA_W10[10].ENA
rst => \main:PWMA_W10[11].ENA
rst => \main:PWMA_W10[12].ENA
rst => \main:PWMA_W10[13].ENA
rst => \main:PWMA_W10[14].ENA
rst => \main:PWMA_W10[15].ENA
rst => \main:PWMA_W9[0].ENA
rst => \main:PWMA_W9[1].ENA
rst => \main:PWMA_W9[2].ENA
rst => \main:PWMA_W9[3].ENA
rst => \main:PWMA_W9[4].ENA
rst => \main:PWMA_W9[5].ENA
rst => \main:PWMA_W9[6].ENA
rst => \main:PWMA_W9[7].ENA
rst => \main:PWMA_W9[8].ENA
rst => \main:PWMA_W9[9].ENA
rst => \main:PWMA_W9[10].ENA
rst => \main:PWMA_W9[11].ENA
rst => \main:PWMA_W9[12].ENA
rst => \main:PWMA_W9[13].ENA
rst => \main:PWMA_W9[14].ENA
rst => \main:PWMA_W9[15].ENA
rst => \main:PWMA_W8[0].ENA
rst => \main:PWMA_W8[1].ENA
rst => \main:PWMA_W8[2].ENA
rst => \main:PWMA_W8[3].ENA
rst => \main:PWMA_W8[4].ENA
rst => \main:PWMA_W8[5].ENA
rst => \main:PWMA_W8[6].ENA
rst => \main:PWMA_W8[7].ENA
rst => \main:PWMA_W8[8].ENA
rst => \main:PWMA_W8[9].ENA
rst => \main:PWMA_W8[10].ENA
rst => \main:PWMA_W8[11].ENA
rst => \main:PWMA_W8[12].ENA
rst => \main:PWMA_W8[13].ENA
rst => \main:PWMA_W8[14].ENA
rst => \main:PWMA_W8[15].ENA
rst => \main:PWMA_W7[0].ENA
rst => \main:PWMA_W7[1].ENA
rst => \main:PWMA_W7[2].ENA
rst => \main:PWMA_W7[3].ENA
rst => \main:PWMA_W7[4].ENA
rst => \main:PWMA_W7[5].ENA
rst => \main:PWMA_W7[6].ENA
rst => \main:PWMA_W7[7].ENA
rst => \main:PWMA_W7[8].ENA
rst => \main:PWMA_W7[9].ENA
rst => \main:PWMA_W7[10].ENA
rst => \main:PWMA_W7[11].ENA
rst => \main:PWMA_W7[12].ENA
rst => \main:PWMA_W7[13].ENA
rst => \main:PWMA_W7[14].ENA
rst => \main:PWMA_W7[15].ENA
rst => \main:PWMA_W6[0].ENA
rst => \main:PWMA_W6[1].ENA
rst => \main:PWMA_W6[2].ENA
rst => \main:PWMA_W6[3].ENA
rst => \main:PWMA_W6[4].ENA
rst => \main:PWMA_W6[5].ENA
rst => \main:PWMA_W6[6].ENA
rst => \main:PWMA_W6[7].ENA
rst => \main:PWMA_W6[8].ENA
rst => \main:PWMA_W6[9].ENA
rst => \main:PWMA_W6[10].ENA
rst => \main:PWMA_W6[11].ENA
rst => \main:PWMA_W6[12].ENA
rst => \main:PWMA_W6[13].ENA
rst => \main:PWMA_W6[14].ENA
rst => \main:PWMA_W6[15].ENA
rst => \main:PWMA_W5[0].ENA
rst => \main:PWMA_W5[1].ENA
rst => \main:PWMA_W5[2].ENA
rst => \main:PWMA_W5[3].ENA
rst => \main:PWMA_W5[4].ENA
rst => \main:PWMA_W5[5].ENA
rst => \main:PWMA_W5[6].ENA
rst => \main:PWMA_W5[7].ENA
rst => \main:PWMA_W5[8].ENA
rst => \main:PWMA_W5[9].ENA
rst => \main:PWMA_W5[10].ENA
rst => \main:PWMA_W5[11].ENA
rst => \main:PWMA_W5[12].ENA
rst => \main:PWMA_W5[13].ENA
rst => \main:PWMA_W5[14].ENA
rst => \main:PWMA_W5[15].ENA
rst => \main:PWMA_W4[0].ENA
rst => \main:PWMA_W4[1].ENA
rst => \main:PWMA_W4[2].ENA
rst => \main:PWMA_W4[3].ENA
rst => \main:PWMA_W4[4].ENA
rst => \main:PWMA_W4[5].ENA
rst => \main:PWMA_W4[6].ENA
rst => \main:PWMA_W4[7].ENA
rst => \main:PWMA_W4[8].ENA
rst => \main:PWMA_W4[9].ENA
rst => \main:PWMA_W4[10].ENA
rst => \main:PWMA_W4[11].ENA
rst => \main:PWMA_W4[12].ENA
rst => \main:PWMA_W4[13].ENA
rst => \main:PWMA_W4[14].ENA
rst => \main:PWMA_W4[15].ENA
rst => \main:PWMA_W3[0].ENA
rst => \main:PWMA_W3[1].ENA
rst => \main:PWMA_W3[2].ENA
rst => \main:PWMA_W3[3].ENA
rst => \main:PWMA_W3[4].ENA
rst => \main:PWMA_W3[5].ENA
rst => \main:PWMA_W3[6].ENA
rst => \main:PWMA_W3[7].ENA
rst => \main:PWMA_W3[8].ENA
rst => \main:PWMA_W3[9].ENA
rst => \main:PWMA_W3[10].ENA
rst => \main:PWMA_W3[11].ENA
rst => \main:PWMA_W3[12].ENA
rst => \main:PWMA_W3[13].ENA
rst => \main:PWMA_W3[14].ENA
rst => \main:PWMA_W3[15].ENA
rst => \main:PWMA_W2[0].ENA
rst => \main:PWMA_W2[1].ENA
rst => \main:PWMA_W2[2].ENA
rst => \main:PWMA_W2[3].ENA
rst => \main:PWMA_W2[4].ENA
rst => \main:PWMA_W2[5].ENA
rst => \main:PWMA_W2[6].ENA
rst => \main:PWMA_W2[7].ENA
rst => \main:PWMA_W2[8].ENA
rst => \main:PWMA_W2[9].ENA
rst => \main:PWMA_W2[10].ENA
rst => \main:PWMA_W2[11].ENA
rst => \main:PWMA_W2[12].ENA
rst => \main:PWMA_W2[13].ENA
rst => \main:PWMA_W2[14].ENA
rst => \main:PWMA_W2[15].ENA
rst => \main:PWMA_W1[0].ENA
rst => \main:PWMA_W1[1].ENA
rst => \main:PWMA_W1[2].ENA
rst => \main:PWMA_W1[3].ENA
rst => \main:PWMA_W1[4].ENA
rst => \main:PWMA_W1[5].ENA
rst => \main:PWMA_W1[6].ENA
rst => \main:PWMA_W1[7].ENA
rst => \main:PWMA_W1[8].ENA
rst => \main:PWMA_W1[9].ENA
rst => \main:PWMA_W1[10].ENA
rst => \main:PWMA_W1[11].ENA
rst => \main:PWMA_W1[12].ENA
rst => \main:PWMA_W1[13].ENA
rst => \main:PWMA_W1[14].ENA
rst => \main:PWMA_W1[15].ENA
PWMA[0] <= PWMA[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[1] <= PWMA[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[2] <= PWMA[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[3] <= PWMA[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[4] <= PWMA[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[5] <= PWMA[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[6] <= PWMA[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[7] <= PWMA[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[8] <= PWMA[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[9] <= PWMA[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[10] <= PWMA[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[11] <= PWMA[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
xint2 <= xint2~reg0.DB_MAX_OUTPUT_PORT_TYPE
flag <= flag~reg0.DB_MAX_OUTPUT_PORT_TYPE


|3ph|lpm_inv0:inst9
data[0] => lpm_inv:lpm_inv_component.data[0]
data[1] => lpm_inv:lpm_inv_component.data[1]
data[2] => lpm_inv:lpm_inv_component.data[2]
data[3] => lpm_inv:lpm_inv_component.data[3]
data[4] => lpm_inv:lpm_inv_component.data[4]
data[5] => lpm_inv:lpm_inv_component.data[5]
data[6] => lpm_inv:lpm_inv_component.data[6]
data[7] => lpm_inv:lpm_inv_component.data[7]
data[8] => lpm_inv:lpm_inv_component.data[8]
data[9] => lpm_inv:lpm_inv_component.data[9]
data[10] => lpm_inv:lpm_inv_component.data[10]
data[11] => lpm_inv:lpm_inv_component.data[11]
result[0] <= lpm_inv:lpm_inv_component.result[0]
result[1] <= lpm_inv:lpm_inv_component.result[1]
result[2] <= lpm_inv:lpm_inv_component.result[2]
result[3] <= lpm_inv:lpm_inv_component.result[3]
result[4] <= lpm_inv:lpm_inv_component.result[4]
result[5] <= lpm_inv:lpm_inv_component.result[5]
result[6] <= lpm_inv:lpm_inv_component.result[6]
result[7] <= lpm_inv:lpm_inv_component.result[7]
result[8] <= lpm_inv:lpm_inv_component.result[8]
result[9] <= lpm_inv:lpm_inv_component.result[9]
result[10] <= lpm_inv:lpm_inv_component.result[10]
result[11] <= lpm_inv:lpm_inv_component.result[11]


|3ph|lpm_inv0:inst9|lpm_inv:lpm_inv_component
data[0] => result[0].IN0
data[1] => result[1].IN0
data[2] => result[2].IN0
data[3] => result[3].IN0
data[4] => result[4].IN0
data[5] => result[5].IN0
data[6] => result[6].IN0
data[7] => result[7].IN0
data[8] => result[8].IN0
data[9] => result[9].IN0
data[10] => result[10].IN0
data[11] => result[11].IN0
result[0] <= result[0].DB_MAX_OUTPUT_PORT_TYPE
result[1] <= result[1].DB_MAX_OUTPUT_PORT_TYPE
result[2] <= result[2].DB_MAX_OUTPUT_PORT_TYPE
result[3] <= result[3].DB_MAX_OUTPUT_PORT_TYPE
result[4] <= result[4].DB_MAX_OUTPUT_PORT_TYPE
result[5] <= result[5].DB_MAX_OUTPUT_PORT_TYPE
result[6] <= result[6].DB_MAX_OUTPUT_PORT_TYPE
result[7] <= result[7].DB_MAX_OUTPUT_PORT_TYPE
result[8] <= result[8].DB_MAX_OUTPUT_PORT_TYPE
result[9] <= result[9].DB_MAX_OUTPUT_PORT_TYPE
result[10] <= result[10].DB_MAX_OUTPUT_PORT_TYPE
result[11] <= result[11].DB_MAX_OUTPUT_PORT_TYPE


|3ph|single_port_ram_with_init:inst13
en => process_0.IN1
clk => \main:PWMA_D12[0].CLK
clk => \main:PWMA_D12[1].CLK
clk => \main:PWMA_D12[2].CLK
clk => \main:PWMA_D12[3].CLK
clk => \main:PWMA_D12[4].CLK
clk => \main:PWMA_D12[5].CLK
clk => \main:PWMA_D12[6].CLK
clk => \main:PWMA_D12[7].CLK
clk => \main:PWMA_D12[8].CLK
clk => \main:PWMA_D12[9].CLK
clk => \main:PWMA_D12[10].CLK
clk => \main:PWMA_D12[11].CLK
clk => \main:PWMA_D12[12].CLK
clk => \main:PWMA_D12[13].CLK
clk => \main:PWMA_D12[14].CLK
clk => \main:PWMA_D12[15].CLK
clk => \main:PWMA_D11[0].CLK
clk => \main:PWMA_D11[1].CLK
clk => \main:PWMA_D11[2].CLK
clk => \main:PWMA_D11[3].CLK
clk => \main:PWMA_D11[4].CLK
clk => \main:PWMA_D11[5].CLK
clk => \main:PWMA_D11[6].CLK
clk => \main:PWMA_D11[7].CLK
clk => \main:PWMA_D11[8].CLK
clk => \main:PWMA_D11[9].CLK
clk => \main:PWMA_D11[10].CLK
clk => \main:PWMA_D11[11].CLK
clk => \main:PWMA_D11[12].CLK
clk => \main:PWMA_D11[13].CLK
clk => \main:PWMA_D11[14].CLK
clk => \main:PWMA_D11[15].CLK
clk => \main:PWMA_D10[0].CLK
clk => \main:PWMA_D10[1].CLK
clk => \main:PWMA_D10[2].CLK
clk => \main:PWMA_D10[3].CLK
clk => \main:PWMA_D10[4].CLK
clk => \main:PWMA_D10[5].CLK
clk => \main:PWMA_D10[6].CLK
clk => \main:PWMA_D10[7].CLK
clk => \main:PWMA_D10[8].CLK
clk => \main:PWMA_D10[9].CLK
clk => \main:PWMA_D10[10].CLK
clk => \main:PWMA_D10[11].CLK
clk => \main:PWMA_D10[12].CLK
clk => \main:PWMA_D10[13].CLK
clk => \main:PWMA_D10[14].CLK
clk => \main:PWMA_D10[15].CLK
clk => \main:PWMA_D9[0].CLK
clk => \main:PWMA_D9[1].CLK
clk => \main:PWMA_D9[2].CLK
clk => \main:PWMA_D9[3].CLK
clk => \main:PWMA_D9[4].CLK
clk => \main:PWMA_D9[5].CLK
clk => \main:PWMA_D9[6].CLK
clk => \main:PWMA_D9[7].CLK
clk => \main:PWMA_D9[8].CLK
clk => \main:PWMA_D9[9].CLK
clk => \main:PWMA_D9[10].CLK
clk => \main:PWMA_D9[11].CLK
clk => \main:PWMA_D9[12].CLK
clk => \main:PWMA_D9[13].CLK
clk => \main:PWMA_D9[14].CLK
clk => \main:PWMA_D9[15].CLK
clk => \main:PWMA_D8[0].CLK
clk => \main:PWMA_D8[1].CLK
clk => \main:PWMA_D8[2].CLK
clk => \main:PWMA_D8[3].CLK
clk => \main:PWMA_D8[4].CLK
clk => \main:PWMA_D8[5].CLK
clk => \main:PWMA_D8[6].CLK
clk => \main:PWMA_D8[7].CLK
clk => \main:PWMA_D8[8].CLK
clk => \main:PWMA_D8[9].CLK
clk => \main:PWMA_D8[10].CLK
clk => \main:PWMA_D8[11].CLK
clk => \main:PWMA_D8[12].CLK
clk => \main:PWMA_D8[13].CLK
clk => \main:PWMA_D8[14].CLK
clk => \main:PWMA_D8[15].CLK
clk => \main:PWMA_D7[0].CLK
clk => \main:PWMA_D7[1].CLK
clk => \main:PWMA_D7[2].CLK
clk => \main:PWMA_D7[3].CLK
clk => \main:PWMA_D7[4].CLK
clk => \main:PWMA_D7[5].CLK
clk => \main:PWMA_D7[6].CLK
clk => \main:PWMA_D7[7].CLK
clk => \main:PWMA_D7[8].CLK
clk => \main:PWMA_D7[9].CLK
clk => \main:PWMA_D7[10].CLK
clk => \main:PWMA_D7[11].CLK
clk => \main:PWMA_D7[12].CLK
clk => \main:PWMA_D7[13].CLK
clk => \main:PWMA_D7[14].CLK
clk => \main:PWMA_D7[15].CLK
clk => \main:PWMA_D6[0].CLK
clk => \main:PWMA_D6[1].CLK
clk => \main:PWMA_D6[2].CLK
clk => \main:PWMA_D6[3].CLK
clk => \main:PWMA_D6[4].CLK
clk => \main:PWMA_D6[5].CLK
clk => \main:PWMA_D6[6].CLK
clk => \main:PWMA_D6[7].CLK
clk => \main:PWMA_D6[8].CLK
clk => \main:PWMA_D6[9].CLK
clk => \main:PWMA_D6[10].CLK
clk => \main:PWMA_D6[11].CLK
clk => \main:PWMA_D6[12].CLK
clk => \main:PWMA_D6[13].CLK
clk => \main:PWMA_D6[14].CLK
clk => \main:PWMA_D6[15].CLK
clk => \main:PWMA_D5[0].CLK
clk => \main:PWMA_D5[1].CLK
clk => \main:PWMA_D5[2].CLK
clk => \main:PWMA_D5[3].CLK
clk => \main:PWMA_D5[4].CLK
clk => \main:PWMA_D5[5].CLK
clk => \main:PWMA_D5[6].CLK
clk => \main:PWMA_D5[7].CLK
clk => \main:PWMA_D5[8].CLK
clk => \main:PWMA_D5[9].CLK
clk => \main:PWMA_D5[10].CLK
clk => \main:PWMA_D5[11].CLK
clk => \main:PWMA_D5[12].CLK
clk => \main:PWMA_D5[13].CLK
clk => \main:PWMA_D5[14].CLK
clk => \main:PWMA_D5[15].CLK
clk => \main:PWMA_D4[0].CLK
clk => \main:PWMA_D4[1].CLK
clk => \main:PWMA_D4[2].CLK
clk => \main:PWMA_D4[3].CLK
clk => \main:PWMA_D4[4].CLK
clk => \main:PWMA_D4[5].CLK
clk => \main:PWMA_D4[6].CLK
clk => \main:PWMA_D4[7].CLK
clk => \main:PWMA_D4[8].CLK
clk => \main:PWMA_D4[9].CLK
clk => \main:PWMA_D4[10].CLK
clk => \main:PWMA_D4[11].CLK
clk => \main:PWMA_D4[12].CLK
clk => \main:PWMA_D4[13].CLK
clk => \main:PWMA_D4[14].CLK
clk => \main:PWMA_D4[15].CLK
clk => \main:PWMA_D3[0].CLK
clk => \main:PWMA_D3[1].CLK
clk => \main:PWMA_D3[2].CLK
clk => \main:PWMA_D3[3].CLK
clk => \main:PWMA_D3[4].CLK
clk => \main:PWMA_D3[5].CLK
clk => \main:PWMA_D3[6].CLK
clk => \main:PWMA_D3[7].CLK
clk => \main:PWMA_D3[8].CLK
clk => \main:PWMA_D3[9].CLK
clk => \main:PWMA_D3[10].CLK
clk => \main:PWMA_D3[11].CLK
clk => \main:PWMA_D3[12].CLK
clk => \main:PWMA_D3[13].CLK
clk => \main:PWMA_D3[14].CLK
clk => \main:PWMA_D3[15].CLK
clk => \main:PWMA_D2[0].CLK
clk => \main:PWMA_D2[1].CLK
clk => \main:PWMA_D2[2].CLK
clk => \main:PWMA_D2[3].CLK
clk => \main:PWMA_D2[4].CLK
clk => \main:PWMA_D2[5].CLK
clk => \main:PWMA_D2[6].CLK
clk => \main:PWMA_D2[7].CLK
clk => \main:PWMA_D2[8].CLK
clk => \main:PWMA_D2[9].CLK
clk => \main:PWMA_D2[10].CLK
clk => \main:PWMA_D2[11].CLK
clk => \main:PWMA_D2[12].CLK
clk => \main:PWMA_D2[13].CLK
clk => \main:PWMA_D2[14].CLK
clk => \main:PWMA_D2[15].CLK
clk => \main:PWMA_D1[0].CLK
clk => \main:PWMA_D1[1].CLK
clk => \main:PWMA_D1[2].CLK
clk => \main:PWMA_D1[3].CLK
clk => \main:PWMA_D1[4].CLK
clk => \main:PWMA_D1[5].CLK
clk => \main:PWMA_D1[6].CLK
clk => \main:PWMA_D1[7].CLK
clk => \main:PWMA_D1[8].CLK
clk => \main:PWMA_D1[9].CLK
clk => \main:PWMA_D1[10].CLK
clk => \main:PWMA_D1[11].CLK
clk => \main:PWMA_D1[12].CLK
clk => \main:PWMA_D1[13].CLK
clk => \main:PWMA_D1[14].CLK
clk => \main:PWMA_D1[15].CLK
clk => \main:PWMA_W12[0].CLK
clk => \main:PWMA_W12[1].CLK
clk => \main:PWMA_W12[2].CLK
clk => \main:PWMA_W12[3].CLK
clk => \main:PWMA_W12[4].CLK
clk => \main:PWMA_W12[5].CLK
clk => \main:PWMA_W12[6].CLK
clk => \main:PWMA_W12[7].CLK
clk => \main:PWMA_W12[8].CLK
clk => \main:PWMA_W12[9].CLK
clk => \main:PWMA_W12[10].CLK
clk => \main:PWMA_W12[11].CLK
clk => \main:PWMA_W12[12].CLK
clk => \main:PWMA_W12[13].CLK
clk => \main:PWMA_W12[14].CLK
clk => \main:PWMA_W12[15].CLK
clk => \main:PWMA_W11[0].CLK
clk => \main:PWMA_W11[1].CLK
clk => \main:PWMA_W11[2].CLK
clk => \main:PWMA_W11[3].CLK
clk => \main:PWMA_W11[4].CLK
clk => \main:PWMA_W11[5].CLK
clk => \main:PWMA_W11[6].CLK
clk => \main:PWMA_W11[7].CLK
clk => \main:PWMA_W11[8].CLK
clk => \main:PWMA_W11[9].CLK
clk => \main:PWMA_W11[10].CLK
clk => \main:PWMA_W11[11].CLK
clk => \main:PWMA_W11[12].CLK
clk => \main:PWMA_W11[13].CLK
clk => \main:PWMA_W11[14].CLK
clk => \main:PWMA_W11[15].CLK
clk => \main:PWMA_W10[0].CLK
clk => \main:PWMA_W10[1].CLK
clk => \main:PWMA_W10[2].CLK
clk => \main:PWMA_W10[3].CLK
clk => \main:PWMA_W10[4].CLK
clk => \main:PWMA_W10[5].CLK
clk => \main:PWMA_W10[6].CLK
clk => \main:PWMA_W10[7].CLK
clk => \main:PWMA_W10[8].CLK
clk => \main:PWMA_W10[9].CLK
clk => \main:PWMA_W10[10].CLK
clk => \main:PWMA_W10[11].CLK
clk => \main:PWMA_W10[12].CLK
clk => \main:PWMA_W10[13].CLK
clk => \main:PWMA_W10[14].CLK
clk => \main:PWMA_W10[15].CLK
clk => \main:PWMA_W9[0].CLK
clk => \main:PWMA_W9[1].CLK
clk => \main:PWMA_W9[2].CLK
clk => \main:PWMA_W9[3].CLK
clk => \main:PWMA_W9[4].CLK
clk => \main:PWMA_W9[5].CLK
clk => \main:PWMA_W9[6].CLK
clk => \main:PWMA_W9[7].CLK
clk => \main:PWMA_W9[8].CLK
clk => \main:PWMA_W9[9].CLK
clk => \main:PWMA_W9[10].CLK
clk => \main:PWMA_W9[11].CLK
clk => \main:PWMA_W9[12].CLK
clk => \main:PWMA_W9[13].CLK
clk => \main:PWMA_W9[14].CLK
clk => \main:PWMA_W9[15].CLK
clk => \main:PWMA_W8[0].CLK
clk => \main:PWMA_W8[1].CLK
clk => \main:PWMA_W8[2].CLK
clk => \main:PWMA_W8[3].CLK
clk => \main:PWMA_W8[4].CLK
clk => \main:PWMA_W8[5].CLK
clk => \main:PWMA_W8[6].CLK
clk => \main:PWMA_W8[7].CLK
clk => \main:PWMA_W8[8].CLK
clk => \main:PWMA_W8[9].CLK
clk => \main:PWMA_W8[10].CLK
clk => \main:PWMA_W8[11].CLK
clk => \main:PWMA_W8[12].CLK
clk => \main:PWMA_W8[13].CLK
clk => \main:PWMA_W8[14].CLK
clk => \main:PWMA_W8[15].CLK
clk => \main:PWMA_W7[0].CLK
clk => \main:PWMA_W7[1].CLK
clk => \main:PWMA_W7[2].CLK
clk => \main:PWMA_W7[3].CLK
clk => \main:PWMA_W7[4].CLK
clk => \main:PWMA_W7[5].CLK
clk => \main:PWMA_W7[6].CLK
clk => \main:PWMA_W7[7].CLK
clk => \main:PWMA_W7[8].CLK
clk => \main:PWMA_W7[9].CLK
clk => \main:PWMA_W7[10].CLK
clk => \main:PWMA_W7[11].CLK
clk => \main:PWMA_W7[12].CLK
clk => \main:PWMA_W7[13].CLK
clk => \main:PWMA_W7[14].CLK
clk => \main:PWMA_W7[15].CLK
clk => \main:PWMA_W6[0].CLK
clk => \main:PWMA_W6[1].CLK
clk => \main:PWMA_W6[2].CLK
clk => \main:PWMA_W6[3].CLK
clk => \main:PWMA_W6[4].CLK
clk => \main:PWMA_W6[5].CLK
clk => \main:PWMA_W6[6].CLK
clk => \main:PWMA_W6[7].CLK
clk => \main:PWMA_W6[8].CLK
clk => \main:PWMA_W6[9].CLK
clk => \main:PWMA_W6[10].CLK
clk => \main:PWMA_W6[11].CLK
clk => \main:PWMA_W6[12].CLK
clk => \main:PWMA_W6[13].CLK
clk => \main:PWMA_W6[14].CLK
clk => \main:PWMA_W6[15].CLK
clk => \main:PWMA_W5[0].CLK
clk => \main:PWMA_W5[1].CLK
clk => \main:PWMA_W5[2].CLK
clk => \main:PWMA_W5[3].CLK
clk => \main:PWMA_W5[4].CLK
clk => \main:PWMA_W5[5].CLK
clk => \main:PWMA_W5[6].CLK
clk => \main:PWMA_W5[7].CLK
clk => \main:PWMA_W5[8].CLK
clk => \main:PWMA_W5[9].CLK
clk => \main:PWMA_W5[10].CLK
clk => \main:PWMA_W5[11].CLK
clk => \main:PWMA_W5[12].CLK
clk => \main:PWMA_W5[13].CLK
clk => \main:PWMA_W5[14].CLK
clk => \main:PWMA_W5[15].CLK
clk => \main:PWMA_W4[0].CLK
clk => \main:PWMA_W4[1].CLK
clk => \main:PWMA_W4[2].CLK
clk => \main:PWMA_W4[3].CLK
clk => \main:PWMA_W4[4].CLK
clk => \main:PWMA_W4[5].CLK
clk => \main:PWMA_W4[6].CLK
clk => \main:PWMA_W4[7].CLK
clk => \main:PWMA_W4[8].CLK
clk => \main:PWMA_W4[9].CLK
clk => \main:PWMA_W4[10].CLK
clk => \main:PWMA_W4[11].CLK
clk => \main:PWMA_W4[12].CLK
clk => \main:PWMA_W4[13].CLK
clk => \main:PWMA_W4[14].CLK
clk => \main:PWMA_W4[15].CLK
clk => \main:PWMA_W3[0].CLK
clk => \main:PWMA_W3[1].CLK
clk => \main:PWMA_W3[2].CLK
clk => \main:PWMA_W3[3].CLK
clk => \main:PWMA_W3[4].CLK
clk => \main:PWMA_W3[5].CLK
clk => \main:PWMA_W3[6].CLK
clk => \main:PWMA_W3[7].CLK
clk => \main:PWMA_W3[8].CLK
clk => \main:PWMA_W3[9].CLK
clk => \main:PWMA_W3[10].CLK
clk => \main:PWMA_W3[11].CLK
clk => \main:PWMA_W3[12].CLK
clk => \main:PWMA_W3[13].CLK
clk => \main:PWMA_W3[14].CLK
clk => \main:PWMA_W3[15].CLK
clk => \main:PWMA_W2[0].CLK
clk => \main:PWMA_W2[1].CLK
clk => \main:PWMA_W2[2].CLK
clk => \main:PWMA_W2[3].CLK
clk => \main:PWMA_W2[4].CLK
clk => \main:PWMA_W2[5].CLK
clk => \main:PWMA_W2[6].CLK
clk => \main:PWMA_W2[7].CLK
clk => \main:PWMA_W2[8].CLK
clk => \main:PWMA_W2[9].CLK
clk => \main:PWMA_W2[10].CLK
clk => \main:PWMA_W2[11].CLK
clk => \main:PWMA_W2[12].CLK
clk => \main:PWMA_W2[13].CLK
clk => \main:PWMA_W2[14].CLK
clk => \main:PWMA_W2[15].CLK
clk => \main:PWMA_W1[0].CLK
clk => \main:PWMA_W1[1].CLK
clk => \main:PWMA_W1[2].CLK
clk => \main:PWMA_W1[3].CLK
clk => \main:PWMA_W1[4].CLK
clk => \main:PWMA_W1[5].CLK
clk => \main:PWMA_W1[6].CLK
clk => \main:PWMA_W1[7].CLK
clk => \main:PWMA_W1[8].CLK
clk => \main:PWMA_W1[9].CLK
clk => \main:PWMA_W1[10].CLK
clk => \main:PWMA_W1[11].CLK
clk => \main:PWMA_W1[12].CLK
clk => \main:PWMA_W1[13].CLK
clk => \main:PWMA_W1[14].CLK
clk => \main:PWMA_W1[15].CLK
clk => flag~reg0.CLK
clk => \main:count[0].CLK
clk => \main:count[1].CLK
clk => \main:count[2].CLK
clk => \main:count[3].CLK
clk => \main:count[4].CLK
clk => \main:count[5].CLK
clk => \main:count[6].CLK
clk => \main:count[7].CLK
clk => \main:count[8].CLK
clk => \main:count[9].CLK
clk => \main:count[10].CLK
clk => \main:count[11].CLK
clk => \main:count[12].CLK
clk => \main:count[13].CLK
clk => \main:count[14].CLK
clk => \main:count[15].CLK
clk => xint2~reg0.CLK
clk => PWMA[0]~reg0.CLK
clk => PWMA[1]~reg0.CLK
clk => PWMA[2]~reg0.CLK
clk => PWMA[3]~reg0.CLK
clk => PWMA[4]~reg0.CLK
clk => PWMA[5]~reg0.CLK
clk => PWMA[6]~reg0.CLK
clk => PWMA[7]~reg0.CLK
clk => PWMA[8]~reg0.CLK
clk => PWMA[9]~reg0.CLK
clk => PWMA[10]~reg0.CLK
clk => PWMA[11]~reg0.CLK
clk => ram[1][0].CLK
clk => ram[1][1].CLK
clk => ram[1][2].CLK
clk => ram[1][3].CLK
clk => ram[1][4].CLK
clk => ram[1][5].CLK
clk => ram[1][6].CLK
clk => ram[1][7].CLK
clk => ram[1][8].CLK
clk => ram[1][9].CLK
clk => ram[1][10].CLK
clk => ram[1][11].CLK
clk => ram[1][12].CLK
clk => ram[1][13].CLK
clk => ram[1][14].CLK
clk => ram[1][15].CLK
clk => ram[2][0].CLK
clk => ram[2][1].CLK
clk => ram[2][2].CLK
clk => ram[2][3].CLK
clk => ram[2][4].CLK
clk => ram[2][5].CLK
clk => ram[2][6].CLK
clk => ram[2][7].CLK
clk => ram[2][8].CLK
clk => ram[2][9].CLK
clk => ram[2][10].CLK
clk => ram[2][11].CLK
clk => ram[2][12].CLK
clk => ram[2][13].CLK
clk => ram[2][14].CLK
clk => ram[2][15].CLK
clk => ram[3][0].CLK
clk => ram[3][1].CLK
clk => ram[3][2].CLK
clk => ram[3][3].CLK
clk => ram[3][4].CLK
clk => ram[3][5].CLK
clk => ram[3][6].CLK
clk => ram[3][7].CLK
clk => ram[3][8].CLK
clk => ram[3][9].CLK
clk => ram[3][10].CLK
clk => ram[3][11].CLK
clk => ram[3][12].CLK
clk => ram[3][13].CLK
clk => ram[3][14].CLK
clk => ram[3][15].CLK
clk => ram[4][0].CLK
clk => ram[4][1].CLK
clk => ram[4][2].CLK
clk => ram[4][3].CLK
clk => ram[4][4].CLK
clk => ram[4][5].CLK
clk => ram[4][6].CLK
clk => ram[4][7].CLK
clk => ram[4][8].CLK
clk => ram[4][9].CLK
clk => ram[4][10].CLK
clk => ram[4][11].CLK
clk => ram[4][12].CLK
clk => ram[4][13].CLK
clk => ram[4][14].CLK
clk => ram[4][15].CLK
clk => ram[5][0].CLK
clk => ram[5][1].CLK
clk => ram[5][2].CLK
clk => ram[5][3].CLK
clk => ram[5][4].CLK
clk => ram[5][5].CLK
clk => ram[5][6].CLK
clk => ram[5][7].CLK
clk => ram[5][8].CLK
clk => ram[5][9].CLK
clk => ram[5][10].CLK
clk => ram[5][11].CLK
clk => ram[5][12].CLK
clk => ram[5][13].CLK
clk => ram[5][14].CLK
clk => ram[5][15].CLK
clk => ram[6][0].CLK
clk => ram[6][1].CLK
clk => ram[6][2].CLK
clk => ram[6][3].CLK
clk => ram[6][4].CLK
clk => ram[6][5].CLK
clk => ram[6][6].CLK
clk => ram[6][7].CLK
clk => ram[6][8].CLK
clk => ram[6][9].CLK
clk => ram[6][10].CLK
clk => ram[6][11].CLK
clk => ram[6][12].CLK
clk => ram[6][13].CLK
clk => ram[6][14].CLK
clk => ram[6][15].CLK
clk => ram[7][0].CLK
clk => ram[7][1].CLK
clk => ram[7][2].CLK
clk => ram[7][3].CLK
clk => ram[7][4].CLK
clk => ram[7][5].CLK
clk => ram[7][6].CLK
clk => ram[7][7].CLK
clk => ram[7][8].CLK
clk => ram[7][9].CLK
clk => ram[7][10].CLK
clk => ram[7][11].CLK
clk => ram[7][12].CLK
clk => ram[7][13].CLK
clk => ram[7][14].CLK
clk => ram[7][15].CLK
clk => ram[8][0].CLK
clk => ram[8][1].CLK
clk => ram[8][2].CLK
clk => ram[8][3].CLK
clk => ram[8][4].CLK
clk => ram[8][5].CLK
clk => ram[8][6].CLK
clk => ram[8][7].CLK
clk => ram[8][8].CLK
clk => ram[8][9].CLK
clk => ram[8][10].CLK
clk => ram[8][11].CLK
clk => ram[8][12].CLK
clk => ram[8][13].CLK
clk => ram[8][14].CLK
clk => ram[8][15].CLK
clk => ram[9][0].CLK
clk => ram[9][1].CLK
clk => ram[9][2].CLK
clk => ram[9][3].CLK
clk => ram[9][4].CLK
clk => ram[9][5].CLK
clk => ram[9][6].CLK
clk => ram[9][7].CLK
clk => ram[9][8].CLK
clk => ram[9][9].CLK
clk => ram[9][10].CLK
clk => ram[9][11].CLK
clk => ram[9][12].CLK
clk => ram[9][13].CLK
clk => ram[9][14].CLK
clk => ram[9][15].CLK
clk => ram[10][0].CLK
clk => ram[10][1].CLK
clk => ram[10][2].CLK
clk => ram[10][3].CLK
clk => ram[10][4].CLK
clk => ram[10][5].CLK
clk => ram[10][6].CLK
clk => ram[10][7].CLK
clk => ram[10][8].CLK
clk => ram[10][9].CLK
clk => ram[10][10].CLK
clk => ram[10][11].CLK
clk => ram[10][12].CLK
clk => ram[10][13].CLK
clk => ram[10][14].CLK
clk => ram[10][15].CLK
clk => ram[11][0].CLK
clk => ram[11][1].CLK
clk => ram[11][2].CLK
clk => ram[11][3].CLK
clk => ram[11][4].CLK
clk => ram[11][5].CLK
clk => ram[11][6].CLK
clk => ram[11][7].CLK
clk => ram[11][8].CLK
clk => ram[11][9].CLK
clk => ram[11][10].CLK
clk => ram[11][11].CLK
clk => ram[11][12].CLK
clk => ram[11][13].CLK
clk => ram[11][14].CLK
clk => ram[11][15].CLK
clk => ram[12][0].CLK
clk => ram[12][1].CLK
clk => ram[12][2].CLK
clk => ram[12][3].CLK
clk => ram[12][4].CLK
clk => ram[12][5].CLK
clk => ram[12][6].CLK
clk => ram[12][7].CLK
clk => ram[12][8].CLK
clk => ram[12][9].CLK
clk => ram[12][10].CLK
clk => ram[12][11].CLK
clk => ram[12][12].CLK
clk => ram[12][13].CLK
clk => ram[12][14].CLK
clk => ram[12][15].CLK
clk => ram[13][0].CLK
clk => ram[13][1].CLK
clk => ram[13][2].CLK
clk => ram[13][3].CLK
clk => ram[13][4].CLK
clk => ram[13][5].CLK
clk => ram[13][6].CLK
clk => ram[13][7].CLK
clk => ram[13][8].CLK
clk => ram[13][9].CLK
clk => ram[13][10].CLK
clk => ram[13][11].CLK
clk => ram[13][12].CLK
clk => ram[13][13].CLK
clk => ram[13][14].CLK
clk => ram[13][15].CLK
clk => ram[14][0].CLK
clk => ram[14][1].CLK
clk => ram[14][2].CLK
clk => ram[14][3].CLK
clk => ram[14][4].CLK
clk => ram[14][5].CLK
clk => ram[14][6].CLK
clk => ram[14][7].CLK
clk => ram[14][8].CLK
clk => ram[14][9].CLK
clk => ram[14][10].CLK
clk => ram[14][11].CLK
clk => ram[14][12].CLK
clk => ram[14][13].CLK
clk => ram[14][14].CLK
clk => ram[14][15].CLK
clk => ram[15][0].CLK
clk => ram[15][1].CLK
clk => ram[15][2].CLK
clk => ram[15][3].CLK
clk => ram[15][4].CLK
clk => ram[15][5].CLK
clk => ram[15][6].CLK
clk => ram[15][7].CLK
clk => ram[15][8].CLK
clk => ram[15][9].CLK
clk => ram[15][10].CLK
clk => ram[15][11].CLK
clk => ram[15][12].CLK
clk => ram[15][13].CLK
clk => ram[15][14].CLK
clk => ram[15][15].CLK
clk => ram[16][0].CLK
clk => ram[16][1].CLK
clk => ram[16][2].CLK
clk => ram[16][3].CLK
clk => ram[16][4].CLK
clk => ram[16][5].CLK
clk => ram[16][6].CLK
clk => ram[16][7].CLK
clk => ram[16][8].CLK
clk => ram[16][9].CLK
clk => ram[16][10].CLK
clk => ram[16][11].CLK
clk => ram[16][12].CLK
clk => ram[16][13].CLK
clk => ram[16][14].CLK
clk => ram[16][15].CLK
clk => ram[17][0].CLK
clk => ram[17][1].CLK
clk => ram[17][2].CLK
clk => ram[17][3].CLK
clk => ram[17][4].CLK
clk => ram[17][5].CLK
clk => ram[17][6].CLK
clk => ram[17][7].CLK
clk => ram[17][8].CLK
clk => ram[17][9].CLK
clk => ram[17][10].CLK
clk => ram[17][11].CLK
clk => ram[17][12].CLK
clk => ram[17][13].CLK
clk => ram[17][14].CLK
clk => ram[17][15].CLK
clk => ram[18][0].CLK
clk => ram[18][1].CLK
clk => ram[18][2].CLK
clk => ram[18][3].CLK
clk => ram[18][4].CLK
clk => ram[18][5].CLK
clk => ram[18][6].CLK
clk => ram[18][7].CLK
clk => ram[18][8].CLK
clk => ram[18][9].CLK
clk => ram[18][10].CLK
clk => ram[18][11].CLK
clk => ram[18][12].CLK
clk => ram[18][13].CLK
clk => ram[18][14].CLK
clk => ram[18][15].CLK
clk => ram[19][0].CLK
clk => ram[19][1].CLK
clk => ram[19][2].CLK
clk => ram[19][3].CLK
clk => ram[19][4].CLK
clk => ram[19][5].CLK
clk => ram[19][6].CLK
clk => ram[19][7].CLK
clk => ram[19][8].CLK
clk => ram[19][9].CLK
clk => ram[19][10].CLK
clk => ram[19][11].CLK
clk => ram[19][12].CLK
clk => ram[19][13].CLK
clk => ram[19][14].CLK
clk => ram[19][15].CLK
clk => ram[20][0].CLK
clk => ram[20][1].CLK
clk => ram[20][2].CLK
clk => ram[20][3].CLK
clk => ram[20][4].CLK
clk => ram[20][5].CLK
clk => ram[20][6].CLK
clk => ram[20][7].CLK
clk => ram[20][8].CLK
clk => ram[20][9].CLK
clk => ram[20][10].CLK
clk => ram[20][11].CLK
clk => ram[20][12].CLK
clk => ram[20][13].CLK
clk => ram[20][14].CLK
clk => ram[20][15].CLK
clk => ram[21][0].CLK
clk => ram[21][1].CLK
clk => ram[21][2].CLK
clk => ram[21][3].CLK
clk => ram[21][4].CLK
clk => ram[21][5].CLK
clk => ram[21][6].CLK
clk => ram[21][7].CLK
clk => ram[21][8].CLK
clk => ram[21][9].CLK
clk => ram[21][10].CLK
clk => ram[21][11].CLK
clk => ram[21][12].CLK
clk => ram[21][13].CLK
clk => ram[21][14].CLK
clk => ram[21][15].CLK
clk => ram[22][0].CLK
clk => ram[22][1].CLK
clk => ram[22][2].CLK
clk => ram[22][3].CLK
clk => ram[22][4].CLK
clk => ram[22][5].CLK
clk => ram[22][6].CLK
clk => ram[22][7].CLK
clk => ram[22][8].CLK
clk => ram[22][9].CLK
clk => ram[22][10].CLK
clk => ram[22][11].CLK
clk => ram[22][12].CLK
clk => ram[22][13].CLK
clk => ram[22][14].CLK
clk => ram[22][15].CLK
clk => ram[23][0].CLK
clk => ram[23][1].CLK
clk => ram[23][2].CLK
clk => ram[23][3].CLK
clk => ram[23][4].CLK
clk => ram[23][5].CLK
clk => ram[23][6].CLK
clk => ram[23][7].CLK
clk => ram[23][8].CLK
clk => ram[23][9].CLK
clk => ram[23][10].CLK
clk => ram[23][11].CLK
clk => ram[23][12].CLK
clk => ram[23][13].CLK
clk => ram[23][14].CLK
clk => ram[23][15].CLK
clk => ram[24][0].CLK
clk => ram[24][1].CLK
clk => ram[24][2].CLK
clk => ram[24][3].CLK
clk => ram[24][4].CLK
clk => ram[24][5].CLK
clk => ram[24][6].CLK
clk => ram[24][7].CLK
clk => ram[24][8].CLK
clk => ram[24][9].CLK
clk => ram[24][10].CLK
clk => ram[24][11].CLK
clk => ram[24][12].CLK
clk => ram[24][13].CLK
clk => ram[24][14].CLK
clk => ram[24][15].CLK
xwe => process_0.IN0
xzcs2 => process_0.IN1
addr[0] => Decoder0.IN4
addr[1] => Decoder0.IN3
addr[2] => Decoder0.IN2
addr[3] => Decoder0.IN1
addr[4] => Decoder0.IN0
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => \main:PWMA_D6[15].ENA
rst => \main:PWMA_D6[14].ENA
rst => \main:PWMA_D6[13].ENA
rst => \main:PWMA_D6[12].ENA
rst => \main:PWMA_D6[11].ENA
rst => \main:PWMA_D6[10].ENA
rst => \main:PWMA_D6[9].ENA
rst => \main:PWMA_D6[8].ENA
rst => \main:PWMA_D6[7].ENA
rst => \main:PWMA_D6[6].ENA
rst => \main:PWMA_D6[5].ENA
rst => \main:PWMA_D6[4].ENA
rst => \main:PWMA_D6[3].ENA
rst => \main:PWMA_D6[2].ENA
rst => \main:PWMA_D6[1].ENA
rst => \main:PWMA_D6[0].ENA
rst => \main:PWMA_D7[15].ENA
rst => \main:PWMA_D7[14].ENA
rst => \main:PWMA_D7[13].ENA
rst => \main:PWMA_D7[12].ENA
rst => \main:PWMA_D7[11].ENA
rst => \main:PWMA_D7[10].ENA
rst => \main:PWMA_D7[9].ENA
rst => \main:PWMA_D7[8].ENA
rst => \main:PWMA_D7[7].ENA
rst => \main:PWMA_D7[6].ENA
rst => \main:PWMA_D7[5].ENA
rst => \main:PWMA_D7[4].ENA
rst => \main:PWMA_D7[3].ENA
rst => \main:PWMA_D7[2].ENA
rst => \main:PWMA_D7[1].ENA
rst => \main:PWMA_D7[0].ENA
rst => \main:PWMA_D8[15].ENA
rst => \main:PWMA_D8[14].ENA
rst => \main:PWMA_D8[13].ENA
rst => \main:PWMA_D8[12].ENA
rst => \main:PWMA_D8[11].ENA
rst => \main:PWMA_D8[10].ENA
rst => \main:PWMA_D8[9].ENA
rst => \main:PWMA_D8[8].ENA
rst => \main:PWMA_D8[7].ENA
rst => \main:PWMA_D8[6].ENA
rst => \main:PWMA_D8[5].ENA
rst => \main:PWMA_D8[4].ENA
rst => \main:PWMA_D8[3].ENA
rst => \main:PWMA_D8[2].ENA
rst => \main:PWMA_D8[1].ENA
rst => \main:PWMA_D8[0].ENA
rst => \main:PWMA_D9[15].ENA
rst => \main:PWMA_D9[14].ENA
rst => \main:PWMA_D9[13].ENA
rst => \main:PWMA_D9[12].ENA
rst => \main:PWMA_D9[11].ENA
rst => \main:PWMA_D9[10].ENA
rst => \main:PWMA_D9[9].ENA
rst => \main:PWMA_D9[8].ENA
rst => \main:PWMA_D9[7].ENA
rst => \main:PWMA_D9[6].ENA
rst => \main:PWMA_D9[5].ENA
rst => \main:PWMA_D9[4].ENA
rst => \main:PWMA_D9[3].ENA
rst => \main:PWMA_D9[2].ENA
rst => \main:PWMA_D9[1].ENA
rst => \main:PWMA_D9[0].ENA
rst => \main:PWMA_D10[15].ENA
rst => \main:PWMA_D10[14].ENA
rst => \main:PWMA_D10[13].ENA
rst => \main:PWMA_D10[12].ENA
rst => \main:PWMA_D10[11].ENA
rst => \main:PWMA_D10[10].ENA
rst => \main:PWMA_D10[9].ENA
rst => \main:PWMA_D10[8].ENA
rst => \main:PWMA_D10[7].ENA
rst => \main:PWMA_D10[6].ENA
rst => \main:PWMA_D10[5].ENA
rst => \main:PWMA_D10[4].ENA
rst => \main:PWMA_D10[3].ENA
rst => \main:PWMA_D10[2].ENA
rst => \main:PWMA_D10[1].ENA
rst => \main:PWMA_D10[0].ENA
rst => \main:PWMA_D11[15].ENA
rst => \main:PWMA_D11[14].ENA
rst => \main:PWMA_D11[13].ENA
rst => \main:PWMA_D11[12].ENA
rst => \main:PWMA_D11[11].ENA
rst => \main:PWMA_D11[10].ENA
rst => \main:PWMA_D11[9].ENA
rst => \main:PWMA_D11[8].ENA
rst => \main:PWMA_D11[7].ENA
rst => \main:PWMA_D11[6].ENA
rst => \main:PWMA_D11[5].ENA
rst => \main:PWMA_D11[4].ENA
rst => \main:PWMA_D11[3].ENA
rst => \main:PWMA_D11[2].ENA
rst => \main:PWMA_D11[1].ENA
rst => \main:PWMA_D11[0].ENA
rst => \main:PWMA_D12[15].ENA
rst => \main:PWMA_D12[14].ENA
rst => \main:PWMA_D12[13].ENA
rst => \main:PWMA_D12[12].ENA
rst => \main:PWMA_D12[11].ENA
rst => \main:PWMA_D12[10].ENA
rst => \main:PWMA_D12[9].ENA
rst => \main:PWMA_D12[8].ENA
rst => \main:PWMA_D12[7].ENA
rst => \main:PWMA_D12[6].ENA
rst => \main:PWMA_D12[5].ENA
rst => \main:PWMA_D12[4].ENA
rst => \main:PWMA_D12[3].ENA
rst => \main:PWMA_D12[2].ENA
rst => \main:PWMA_D12[1].ENA
rst => \main:PWMA_D12[0].ENA
rst => \main:PWMA_D5[0].ENA
rst => \main:PWMA_D5[1].ENA
rst => \main:PWMA_D5[2].ENA
rst => \main:PWMA_D5[3].ENA
rst => \main:PWMA_D5[4].ENA
rst => \main:PWMA_D5[5].ENA
rst => \main:PWMA_D5[6].ENA
rst => \main:PWMA_D5[7].ENA
rst => \main:PWMA_D5[8].ENA
rst => \main:PWMA_D5[9].ENA
rst => \main:PWMA_D5[10].ENA
rst => \main:PWMA_D5[11].ENA
rst => \main:PWMA_D5[12].ENA
rst => \main:PWMA_D5[13].ENA
rst => \main:PWMA_D5[14].ENA
rst => \main:PWMA_D5[15].ENA
rst => \main:PWMA_D4[0].ENA
rst => \main:PWMA_D4[1].ENA
rst => \main:PWMA_D4[2].ENA
rst => \main:PWMA_D4[3].ENA
rst => \main:PWMA_D4[4].ENA
rst => \main:PWMA_D4[5].ENA
rst => \main:PWMA_D4[6].ENA
rst => \main:PWMA_D4[7].ENA
rst => \main:PWMA_D4[8].ENA
rst => \main:PWMA_D4[9].ENA
rst => \main:PWMA_D4[10].ENA
rst => \main:PWMA_D4[11].ENA
rst => \main:PWMA_D4[12].ENA
rst => \main:PWMA_D4[13].ENA
rst => \main:PWMA_D4[14].ENA
rst => \main:PWMA_D4[15].ENA
rst => \main:PWMA_D3[0].ENA
rst => \main:PWMA_D3[1].ENA
rst => \main:PWMA_D3[2].ENA
rst => \main:PWMA_D3[3].ENA
rst => \main:PWMA_D3[4].ENA
rst => \main:PWMA_D3[5].ENA
rst => \main:PWMA_D3[6].ENA
rst => \main:PWMA_D3[7].ENA
rst => \main:PWMA_D3[8].ENA
rst => \main:PWMA_D3[9].ENA
rst => \main:PWMA_D3[10].ENA
rst => \main:PWMA_D3[11].ENA
rst => \main:PWMA_D3[12].ENA
rst => \main:PWMA_D3[13].ENA
rst => \main:PWMA_D3[14].ENA
rst => \main:PWMA_D3[15].ENA
rst => \main:PWMA_D2[0].ENA
rst => \main:PWMA_D2[1].ENA
rst => \main:PWMA_D2[2].ENA
rst => \main:PWMA_D2[3].ENA
rst => \main:PWMA_D2[4].ENA
rst => \main:PWMA_D2[5].ENA
rst => \main:PWMA_D2[6].ENA
rst => \main:PWMA_D2[7].ENA
rst => \main:PWMA_D2[8].ENA
rst => \main:PWMA_D2[9].ENA
rst => \main:PWMA_D2[10].ENA
rst => \main:PWMA_D2[11].ENA
rst => \main:PWMA_D2[12].ENA
rst => \main:PWMA_D2[13].ENA
rst => \main:PWMA_D2[14].ENA
rst => \main:PWMA_D2[15].ENA
rst => \main:PWMA_D1[0].ENA
rst => \main:PWMA_D1[1].ENA
rst => \main:PWMA_D1[2].ENA
rst => \main:PWMA_D1[3].ENA
rst => \main:PWMA_D1[4].ENA
rst => \main:PWMA_D1[5].ENA
rst => \main:PWMA_D1[6].ENA
rst => \main:PWMA_D1[7].ENA
rst => \main:PWMA_D1[8].ENA
rst => \main:PWMA_D1[9].ENA
rst => \main:PWMA_D1[10].ENA
rst => \main:PWMA_D1[11].ENA
rst => \main:PWMA_D1[12].ENA
rst => \main:PWMA_D1[13].ENA
rst => \main:PWMA_D1[14].ENA
rst => \main:PWMA_D1[15].ENA
rst => \main:PWMA_W12[0].ENA
rst => \main:PWMA_W12[1].ENA
rst => \main:PWMA_W12[2].ENA
rst => \main:PWMA_W12[3].ENA
rst => \main:PWMA_W12[4].ENA
rst => \main:PWMA_W12[5].ENA
rst => \main:PWMA_W12[6].ENA
rst => \main:PWMA_W12[7].ENA
rst => \main:PWMA_W12[8].ENA
rst => \main:PWMA_W12[9].ENA
rst => \main:PWMA_W12[10].ENA
rst => \main:PWMA_W12[11].ENA
rst => \main:PWMA_W12[12].ENA
rst => \main:PWMA_W12[13].ENA
rst => \main:PWMA_W12[14].ENA
rst => \main:PWMA_W12[15].ENA
rst => \main:PWMA_W11[0].ENA
rst => \main:PWMA_W11[1].ENA
rst => \main:PWMA_W11[2].ENA
rst => \main:PWMA_W11[3].ENA
rst => \main:PWMA_W11[4].ENA
rst => \main:PWMA_W11[5].ENA
rst => \main:PWMA_W11[6].ENA
rst => \main:PWMA_W11[7].ENA
rst => \main:PWMA_W11[8].ENA
rst => \main:PWMA_W11[9].ENA
rst => \main:PWMA_W11[10].ENA
rst => \main:PWMA_W11[11].ENA
rst => \main:PWMA_W11[12].ENA
rst => \main:PWMA_W11[13].ENA
rst => \main:PWMA_W11[14].ENA
rst => \main:PWMA_W11[15].ENA
rst => \main:PWMA_W10[0].ENA
rst => \main:PWMA_W10[1].ENA
rst => \main:PWMA_W10[2].ENA
rst => \main:PWMA_W10[3].ENA
rst => \main:PWMA_W10[4].ENA
rst => \main:PWMA_W10[5].ENA
rst => \main:PWMA_W10[6].ENA
rst => \main:PWMA_W10[7].ENA
rst => \main:PWMA_W10[8].ENA
rst => \main:PWMA_W10[9].ENA
rst => \main:PWMA_W10[10].ENA
rst => \main:PWMA_W10[11].ENA
rst => \main:PWMA_W10[12].ENA
rst => \main:PWMA_W10[13].ENA
rst => \main:PWMA_W10[14].ENA
rst => \main:PWMA_W10[15].ENA
rst => \main:PWMA_W9[0].ENA
rst => \main:PWMA_W9[1].ENA
rst => \main:PWMA_W9[2].ENA
rst => \main:PWMA_W9[3].ENA
rst => \main:PWMA_W9[4].ENA
rst => \main:PWMA_W9[5].ENA
rst => \main:PWMA_W9[6].ENA
rst => \main:PWMA_W9[7].ENA
rst => \main:PWMA_W9[8].ENA
rst => \main:PWMA_W9[9].ENA
rst => \main:PWMA_W9[10].ENA
rst => \main:PWMA_W9[11].ENA
rst => \main:PWMA_W9[12].ENA
rst => \main:PWMA_W9[13].ENA
rst => \main:PWMA_W9[14].ENA
rst => \main:PWMA_W9[15].ENA
rst => \main:PWMA_W8[0].ENA
rst => \main:PWMA_W8[1].ENA
rst => \main:PWMA_W8[2].ENA
rst => \main:PWMA_W8[3].ENA
rst => \main:PWMA_W8[4].ENA
rst => \main:PWMA_W8[5].ENA
rst => \main:PWMA_W8[6].ENA
rst => \main:PWMA_W8[7].ENA
rst => \main:PWMA_W8[8].ENA
rst => \main:PWMA_W8[9].ENA
rst => \main:PWMA_W8[10].ENA
rst => \main:PWMA_W8[11].ENA
rst => \main:PWMA_W8[12].ENA
rst => \main:PWMA_W8[13].ENA
rst => \main:PWMA_W8[14].ENA
rst => \main:PWMA_W8[15].ENA
rst => \main:PWMA_W7[0].ENA
rst => \main:PWMA_W7[1].ENA
rst => \main:PWMA_W7[2].ENA
rst => \main:PWMA_W7[3].ENA
rst => \main:PWMA_W7[4].ENA
rst => \main:PWMA_W7[5].ENA
rst => \main:PWMA_W7[6].ENA
rst => \main:PWMA_W7[7].ENA
rst => \main:PWMA_W7[8].ENA
rst => \main:PWMA_W7[9].ENA
rst => \main:PWMA_W7[10].ENA
rst => \main:PWMA_W7[11].ENA
rst => \main:PWMA_W7[12].ENA
rst => \main:PWMA_W7[13].ENA
rst => \main:PWMA_W7[14].ENA
rst => \main:PWMA_W7[15].ENA
rst => \main:PWMA_W6[0].ENA
rst => \main:PWMA_W6[1].ENA
rst => \main:PWMA_W6[2].ENA
rst => \main:PWMA_W6[3].ENA
rst => \main:PWMA_W6[4].ENA
rst => \main:PWMA_W6[5].ENA
rst => \main:PWMA_W6[6].ENA
rst => \main:PWMA_W6[7].ENA
rst => \main:PWMA_W6[8].ENA
rst => \main:PWMA_W6[9].ENA
rst => \main:PWMA_W6[10].ENA
rst => \main:PWMA_W6[11].ENA
rst => \main:PWMA_W6[12].ENA
rst => \main:PWMA_W6[13].ENA
rst => \main:PWMA_W6[14].ENA
rst => \main:PWMA_W6[15].ENA
rst => \main:PWMA_W5[0].ENA
rst => \main:PWMA_W5[1].ENA
rst => \main:PWMA_W5[2].ENA
rst => \main:PWMA_W5[3].ENA
rst => \main:PWMA_W5[4].ENA
rst => \main:PWMA_W5[5].ENA
rst => \main:PWMA_W5[6].ENA
rst => \main:PWMA_W5[7].ENA
rst => \main:PWMA_W5[8].ENA
rst => \main:PWMA_W5[9].ENA
rst => \main:PWMA_W5[10].ENA
rst => \main:PWMA_W5[11].ENA
rst => \main:PWMA_W5[12].ENA
rst => \main:PWMA_W5[13].ENA
rst => \main:PWMA_W5[14].ENA
rst => \main:PWMA_W5[15].ENA
rst => \main:PWMA_W4[0].ENA
rst => \main:PWMA_W4[1].ENA
rst => \main:PWMA_W4[2].ENA
rst => \main:PWMA_W4[3].ENA
rst => \main:PWMA_W4[4].ENA
rst => \main:PWMA_W4[5].ENA
rst => \main:PWMA_W4[6].ENA
rst => \main:PWMA_W4[7].ENA
rst => \main:PWMA_W4[8].ENA
rst => \main:PWMA_W4[9].ENA
rst => \main:PWMA_W4[10].ENA
rst => \main:PWMA_W4[11].ENA
rst => \main:PWMA_W4[12].ENA
rst => \main:PWMA_W4[13].ENA
rst => \main:PWMA_W4[14].ENA
rst => \main:PWMA_W4[15].ENA
rst => \main:PWMA_W3[0].ENA
rst => \main:PWMA_W3[1].ENA
rst => \main:PWMA_W3[2].ENA
rst => \main:PWMA_W3[3].ENA
rst => \main:PWMA_W3[4].ENA
rst => \main:PWMA_W3[5].ENA
rst => \main:PWMA_W3[6].ENA
rst => \main:PWMA_W3[7].ENA
rst => \main:PWMA_W3[8].ENA
rst => \main:PWMA_W3[9].ENA
rst => \main:PWMA_W3[10].ENA
rst => \main:PWMA_W3[11].ENA
rst => \main:PWMA_W3[12].ENA
rst => \main:PWMA_W3[13].ENA
rst => \main:PWMA_W3[14].ENA
rst => \main:PWMA_W3[15].ENA
rst => \main:PWMA_W2[0].ENA
rst => \main:PWMA_W2[1].ENA
rst => \main:PWMA_W2[2].ENA
rst => \main:PWMA_W2[3].ENA
rst => \main:PWMA_W2[4].ENA
rst => \main:PWMA_W2[5].ENA
rst => \main:PWMA_W2[6].ENA
rst => \main:PWMA_W2[7].ENA
rst => \main:PWMA_W2[8].ENA
rst => \main:PWMA_W2[9].ENA
rst => \main:PWMA_W2[10].ENA
rst => \main:PWMA_W2[11].ENA
rst => \main:PWMA_W2[12].ENA
rst => \main:PWMA_W2[13].ENA
rst => \main:PWMA_W2[14].ENA
rst => \main:PWMA_W2[15].ENA
rst => \main:PWMA_W1[0].ENA
rst => \main:PWMA_W1[1].ENA
rst => \main:PWMA_W1[2].ENA
rst => \main:PWMA_W1[3].ENA
rst => \main:PWMA_W1[4].ENA
rst => \main:PWMA_W1[5].ENA
rst => \main:PWMA_W1[6].ENA
rst => \main:PWMA_W1[7].ENA
rst => \main:PWMA_W1[8].ENA
rst => \main:PWMA_W1[9].ENA
rst => \main:PWMA_W1[10].ENA
rst => \main:PWMA_W1[11].ENA
rst => \main:PWMA_W1[12].ENA
rst => \main:PWMA_W1[13].ENA
rst => \main:PWMA_W1[14].ENA
rst => \main:PWMA_W1[15].ENA
PWMA[0] <= PWMA[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[1] <= PWMA[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[2] <= PWMA[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[3] <= PWMA[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[4] <= PWMA[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[5] <= PWMA[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[6] <= PWMA[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[7] <= PWMA[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[8] <= PWMA[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[9] <= PWMA[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[10] <= PWMA[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[11] <= PWMA[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
xint2 <= xint2~reg0.DB_MAX_OUTPUT_PORT_TYPE
flag <= flag~reg0.DB_MAX_OUTPUT_PORT_TYPE


|3ph|lpm_inv0:inst15
data[0] => lpm_inv:lpm_inv_component.data[0]
data[1] => lpm_inv:lpm_inv_component.data[1]
data[2] => lpm_inv:lpm_inv_component.data[2]
data[3] => lpm_inv:lpm_inv_component.data[3]
data[4] => lpm_inv:lpm_inv_component.data[4]
data[5] => lpm_inv:lpm_inv_component.data[5]
data[6] => lpm_inv:lpm_inv_component.data[6]
data[7] => lpm_inv:lpm_inv_component.data[7]
data[8] => lpm_inv:lpm_inv_component.data[8]
data[9] => lpm_inv:lpm_inv_component.data[9]
data[10] => lpm_inv:lpm_inv_component.data[10]
data[11] => lpm_inv:lpm_inv_component.data[11]
result[0] <= lpm_inv:lpm_inv_component.result[0]
result[1] <= lpm_inv:lpm_inv_component.result[1]
result[2] <= lpm_inv:lpm_inv_component.result[2]
result[3] <= lpm_inv:lpm_inv_component.result[3]
result[4] <= lpm_inv:lpm_inv_component.result[4]
result[5] <= lpm_inv:lpm_inv_component.result[5]
result[6] <= lpm_inv:lpm_inv_component.result[6]
result[7] <= lpm_inv:lpm_inv_component.result[7]
result[8] <= lpm_inv:lpm_inv_component.result[8]
result[9] <= lpm_inv:lpm_inv_component.result[9]
result[10] <= lpm_inv:lpm_inv_component.result[10]
result[11] <= lpm_inv:lpm_inv_component.result[11]


|3ph|lpm_inv0:inst15|lpm_inv:lpm_inv_component
data[0] => result[0].IN0
data[1] => result[1].IN0
data[2] => result[2].IN0
data[3] => result[3].IN0
data[4] => result[4].IN0
data[5] => result[5].IN0
data[6] => result[6].IN0
data[7] => result[7].IN0
data[8] => result[8].IN0
data[9] => result[9].IN0
data[10] => result[10].IN0
data[11] => result[11].IN0
result[0] <= result[0].DB_MAX_OUTPUT_PORT_TYPE
result[1] <= result[1].DB_MAX_OUTPUT_PORT_TYPE
result[2] <= result[2].DB_MAX_OUTPUT_PORT_TYPE
result[3] <= result[3].DB_MAX_OUTPUT_PORT_TYPE
result[4] <= result[4].DB_MAX_OUTPUT_PORT_TYPE
result[5] <= result[5].DB_MAX_OUTPUT_PORT_TYPE
result[6] <= result[6].DB_MAX_OUTPUT_PORT_TYPE
result[7] <= result[7].DB_MAX_OUTPUT_PORT_TYPE
result[8] <= result[8].DB_MAX_OUTPUT_PORT_TYPE
result[9] <= result[9].DB_MAX_OUTPUT_PORT_TYPE
result[10] <= result[10].DB_MAX_OUTPUT_PORT_TYPE
result[11] <= result[11].DB_MAX_OUTPUT_PORT_TYPE


|3ph|single_port_ram_with_init:inst14
en => process_0.IN1
clk => \main:PWMA_D12[0].CLK
clk => \main:PWMA_D12[1].CLK
clk => \main:PWMA_D12[2].CLK
clk => \main:PWMA_D12[3].CLK
clk => \main:PWMA_D12[4].CLK
clk => \main:PWMA_D12[5].CLK
clk => \main:PWMA_D12[6].CLK
clk => \main:PWMA_D12[7].CLK
clk => \main:PWMA_D12[8].CLK
clk => \main:PWMA_D12[9].CLK
clk => \main:PWMA_D12[10].CLK
clk => \main:PWMA_D12[11].CLK
clk => \main:PWMA_D12[12].CLK
clk => \main:PWMA_D12[13].CLK
clk => \main:PWMA_D12[14].CLK
clk => \main:PWMA_D12[15].CLK
clk => \main:PWMA_D11[0].CLK
clk => \main:PWMA_D11[1].CLK
clk => \main:PWMA_D11[2].CLK
clk => \main:PWMA_D11[3].CLK
clk => \main:PWMA_D11[4].CLK
clk => \main:PWMA_D11[5].CLK
clk => \main:PWMA_D11[6].CLK
clk => \main:PWMA_D11[7].CLK
clk => \main:PWMA_D11[8].CLK
clk => \main:PWMA_D11[9].CLK
clk => \main:PWMA_D11[10].CLK
clk => \main:PWMA_D11[11].CLK
clk => \main:PWMA_D11[12].CLK
clk => \main:PWMA_D11[13].CLK
clk => \main:PWMA_D11[14].CLK
clk => \main:PWMA_D11[15].CLK
clk => \main:PWMA_D10[0].CLK
clk => \main:PWMA_D10[1].CLK
clk => \main:PWMA_D10[2].CLK
clk => \main:PWMA_D10[3].CLK
clk => \main:PWMA_D10[4].CLK
clk => \main:PWMA_D10[5].CLK
clk => \main:PWMA_D10[6].CLK
clk => \main:PWMA_D10[7].CLK
clk => \main:PWMA_D10[8].CLK
clk => \main:PWMA_D10[9].CLK
clk => \main:PWMA_D10[10].CLK
clk => \main:PWMA_D10[11].CLK
clk => \main:PWMA_D10[12].CLK
clk => \main:PWMA_D10[13].CLK
clk => \main:PWMA_D10[14].CLK
clk => \main:PWMA_D10[15].CLK
clk => \main:PWMA_D9[0].CLK
clk => \main:PWMA_D9[1].CLK
clk => \main:PWMA_D9[2].CLK
clk => \main:PWMA_D9[3].CLK
clk => \main:PWMA_D9[4].CLK
clk => \main:PWMA_D9[5].CLK
clk => \main:PWMA_D9[6].CLK
clk => \main:PWMA_D9[7].CLK
clk => \main:PWMA_D9[8].CLK
clk => \main:PWMA_D9[9].CLK
clk => \main:PWMA_D9[10].CLK
clk => \main:PWMA_D9[11].CLK
clk => \main:PWMA_D9[12].CLK
clk => \main:PWMA_D9[13].CLK
clk => \main:PWMA_D9[14].CLK
clk => \main:PWMA_D9[15].CLK
clk => \main:PWMA_D8[0].CLK
clk => \main:PWMA_D8[1].CLK
clk => \main:PWMA_D8[2].CLK
clk => \main:PWMA_D8[3].CLK
clk => \main:PWMA_D8[4].CLK
clk => \main:PWMA_D8[5].CLK
clk => \main:PWMA_D8[6].CLK
clk => \main:PWMA_D8[7].CLK
clk => \main:PWMA_D8[8].CLK
clk => \main:PWMA_D8[9].CLK
clk => \main:PWMA_D8[10].CLK
clk => \main:PWMA_D8[11].CLK
clk => \main:PWMA_D8[12].CLK
clk => \main:PWMA_D8[13].CLK
clk => \main:PWMA_D8[14].CLK
clk => \main:PWMA_D8[15].CLK
clk => \main:PWMA_D7[0].CLK
clk => \main:PWMA_D7[1].CLK
clk => \main:PWMA_D7[2].CLK
clk => \main:PWMA_D7[3].CLK
clk => \main:PWMA_D7[4].CLK
clk => \main:PWMA_D7[5].CLK
clk => \main:PWMA_D7[6].CLK
clk => \main:PWMA_D7[7].CLK
clk => \main:PWMA_D7[8].CLK
clk => \main:PWMA_D7[9].CLK
clk => \main:PWMA_D7[10].CLK
clk => \main:PWMA_D7[11].CLK
clk => \main:PWMA_D7[12].CLK
clk => \main:PWMA_D7[13].CLK
clk => \main:PWMA_D7[14].CLK
clk => \main:PWMA_D7[15].CLK
clk => \main:PWMA_D6[0].CLK
clk => \main:PWMA_D6[1].CLK
clk => \main:PWMA_D6[2].CLK
clk => \main:PWMA_D6[3].CLK
clk => \main:PWMA_D6[4].CLK
clk => \main:PWMA_D6[5].CLK
clk => \main:PWMA_D6[6].CLK
clk => \main:PWMA_D6[7].CLK
clk => \main:PWMA_D6[8].CLK
clk => \main:PWMA_D6[9].CLK
clk => \main:PWMA_D6[10].CLK
clk => \main:PWMA_D6[11].CLK
clk => \main:PWMA_D6[12].CLK
clk => \main:PWMA_D6[13].CLK
clk => \main:PWMA_D6[14].CLK
clk => \main:PWMA_D6[15].CLK
clk => \main:PWMA_D5[0].CLK
clk => \main:PWMA_D5[1].CLK
clk => \main:PWMA_D5[2].CLK
clk => \main:PWMA_D5[3].CLK
clk => \main:PWMA_D5[4].CLK
clk => \main:PWMA_D5[5].CLK
clk => \main:PWMA_D5[6].CLK
clk => \main:PWMA_D5[7].CLK
clk => \main:PWMA_D5[8].CLK
clk => \main:PWMA_D5[9].CLK
clk => \main:PWMA_D5[10].CLK
clk => \main:PWMA_D5[11].CLK
clk => \main:PWMA_D5[12].CLK
clk => \main:PWMA_D5[13].CLK
clk => \main:PWMA_D5[14].CLK
clk => \main:PWMA_D5[15].CLK
clk => \main:PWMA_D4[0].CLK
clk => \main:PWMA_D4[1].CLK
clk => \main:PWMA_D4[2].CLK
clk => \main:PWMA_D4[3].CLK
clk => \main:PWMA_D4[4].CLK
clk => \main:PWMA_D4[5].CLK
clk => \main:PWMA_D4[6].CLK
clk => \main:PWMA_D4[7].CLK
clk => \main:PWMA_D4[8].CLK
clk => \main:PWMA_D4[9].CLK
clk => \main:PWMA_D4[10].CLK
clk => \main:PWMA_D4[11].CLK
clk => \main:PWMA_D4[12].CLK
clk => \main:PWMA_D4[13].CLK
clk => \main:PWMA_D4[14].CLK
clk => \main:PWMA_D4[15].CLK
clk => \main:PWMA_D3[0].CLK
clk => \main:PWMA_D3[1].CLK
clk => \main:PWMA_D3[2].CLK
clk => \main:PWMA_D3[3].CLK
clk => \main:PWMA_D3[4].CLK
clk => \main:PWMA_D3[5].CLK
clk => \main:PWMA_D3[6].CLK
clk => \main:PWMA_D3[7].CLK
clk => \main:PWMA_D3[8].CLK
clk => \main:PWMA_D3[9].CLK
clk => \main:PWMA_D3[10].CLK
clk => \main:PWMA_D3[11].CLK
clk => \main:PWMA_D3[12].CLK
clk => \main:PWMA_D3[13].CLK
clk => \main:PWMA_D3[14].CLK
clk => \main:PWMA_D3[15].CLK
clk => \main:PWMA_D2[0].CLK
clk => \main:PWMA_D2[1].CLK
clk => \main:PWMA_D2[2].CLK
clk => \main:PWMA_D2[3].CLK
clk => \main:PWMA_D2[4].CLK
clk => \main:PWMA_D2[5].CLK
clk => \main:PWMA_D2[6].CLK
clk => \main:PWMA_D2[7].CLK
clk => \main:PWMA_D2[8].CLK
clk => \main:PWMA_D2[9].CLK
clk => \main:PWMA_D2[10].CLK
clk => \main:PWMA_D2[11].CLK
clk => \main:PWMA_D2[12].CLK
clk => \main:PWMA_D2[13].CLK
clk => \main:PWMA_D2[14].CLK
clk => \main:PWMA_D2[15].CLK
clk => \main:PWMA_D1[0].CLK
clk => \main:PWMA_D1[1].CLK
clk => \main:PWMA_D1[2].CLK
clk => \main:PWMA_D1[3].CLK
clk => \main:PWMA_D1[4].CLK
clk => \main:PWMA_D1[5].CLK
clk => \main:PWMA_D1[6].CLK
clk => \main:PWMA_D1[7].CLK
clk => \main:PWMA_D1[8].CLK
clk => \main:PWMA_D1[9].CLK
clk => \main:PWMA_D1[10].CLK
clk => \main:PWMA_D1[11].CLK
clk => \main:PWMA_D1[12].CLK
clk => \main:PWMA_D1[13].CLK
clk => \main:PWMA_D1[14].CLK
clk => \main:PWMA_D1[15].CLK
clk => \main:PWMA_W12[0].CLK
clk => \main:PWMA_W12[1].CLK
clk => \main:PWMA_W12[2].CLK
clk => \main:PWMA_W12[3].CLK
clk => \main:PWMA_W12[4].CLK
clk => \main:PWMA_W12[5].CLK
clk => \main:PWMA_W12[6].CLK
clk => \main:PWMA_W12[7].CLK
clk => \main:PWMA_W12[8].CLK
clk => \main:PWMA_W12[9].CLK
clk => \main:PWMA_W12[10].CLK
clk => \main:PWMA_W12[11].CLK
clk => \main:PWMA_W12[12].CLK
clk => \main:PWMA_W12[13].CLK
clk => \main:PWMA_W12[14].CLK
clk => \main:PWMA_W12[15].CLK
clk => \main:PWMA_W11[0].CLK
clk => \main:PWMA_W11[1].CLK
clk => \main:PWMA_W11[2].CLK
clk => \main:PWMA_W11[3].CLK
clk => \main:PWMA_W11[4].CLK
clk => \main:PWMA_W11[5].CLK
clk => \main:PWMA_W11[6].CLK
clk => \main:PWMA_W11[7].CLK
clk => \main:PWMA_W11[8].CLK
clk => \main:PWMA_W11[9].CLK
clk => \main:PWMA_W11[10].CLK
clk => \main:PWMA_W11[11].CLK
clk => \main:PWMA_W11[12].CLK
clk => \main:PWMA_W11[13].CLK
clk => \main:PWMA_W11[14].CLK
clk => \main:PWMA_W11[15].CLK
clk => \main:PWMA_W10[0].CLK
clk => \main:PWMA_W10[1].CLK
clk => \main:PWMA_W10[2].CLK
clk => \main:PWMA_W10[3].CLK
clk => \main:PWMA_W10[4].CLK
clk => \main:PWMA_W10[5].CLK
clk => \main:PWMA_W10[6].CLK
clk => \main:PWMA_W10[7].CLK
clk => \main:PWMA_W10[8].CLK
clk => \main:PWMA_W10[9].CLK
clk => \main:PWMA_W10[10].CLK
clk => \main:PWMA_W10[11].CLK
clk => \main:PWMA_W10[12].CLK
clk => \main:PWMA_W10[13].CLK
clk => \main:PWMA_W10[14].CLK
clk => \main:PWMA_W10[15].CLK
clk => \main:PWMA_W9[0].CLK
clk => \main:PWMA_W9[1].CLK
clk => \main:PWMA_W9[2].CLK
clk => \main:PWMA_W9[3].CLK
clk => \main:PWMA_W9[4].CLK
clk => \main:PWMA_W9[5].CLK
clk => \main:PWMA_W9[6].CLK
clk => \main:PWMA_W9[7].CLK
clk => \main:PWMA_W9[8].CLK
clk => \main:PWMA_W9[9].CLK
clk => \main:PWMA_W9[10].CLK
clk => \main:PWMA_W9[11].CLK
clk => \main:PWMA_W9[12].CLK
clk => \main:PWMA_W9[13].CLK
clk => \main:PWMA_W9[14].CLK
clk => \main:PWMA_W9[15].CLK
clk => \main:PWMA_W8[0].CLK
clk => \main:PWMA_W8[1].CLK
clk => \main:PWMA_W8[2].CLK
clk => \main:PWMA_W8[3].CLK
clk => \main:PWMA_W8[4].CLK
clk => \main:PWMA_W8[5].CLK
clk => \main:PWMA_W8[6].CLK
clk => \main:PWMA_W8[7].CLK
clk => \main:PWMA_W8[8].CLK
clk => \main:PWMA_W8[9].CLK
clk => \main:PWMA_W8[10].CLK
clk => \main:PWMA_W8[11].CLK
clk => \main:PWMA_W8[12].CLK
clk => \main:PWMA_W8[13].CLK
clk => \main:PWMA_W8[14].CLK
clk => \main:PWMA_W8[15].CLK
clk => \main:PWMA_W7[0].CLK
clk => \main:PWMA_W7[1].CLK
clk => \main:PWMA_W7[2].CLK
clk => \main:PWMA_W7[3].CLK
clk => \main:PWMA_W7[4].CLK
clk => \main:PWMA_W7[5].CLK
clk => \main:PWMA_W7[6].CLK
clk => \main:PWMA_W7[7].CLK
clk => \main:PWMA_W7[8].CLK
clk => \main:PWMA_W7[9].CLK
clk => \main:PWMA_W7[10].CLK
clk => \main:PWMA_W7[11].CLK
clk => \main:PWMA_W7[12].CLK
clk => \main:PWMA_W7[13].CLK
clk => \main:PWMA_W7[14].CLK
clk => \main:PWMA_W7[15].CLK
clk => \main:PWMA_W6[0].CLK
clk => \main:PWMA_W6[1].CLK
clk => \main:PWMA_W6[2].CLK
clk => \main:PWMA_W6[3].CLK
clk => \main:PWMA_W6[4].CLK
clk => \main:PWMA_W6[5].CLK
clk => \main:PWMA_W6[6].CLK
clk => \main:PWMA_W6[7].CLK
clk => \main:PWMA_W6[8].CLK
clk => \main:PWMA_W6[9].CLK
clk => \main:PWMA_W6[10].CLK
clk => \main:PWMA_W6[11].CLK
clk => \main:PWMA_W6[12].CLK
clk => \main:PWMA_W6[13].CLK
clk => \main:PWMA_W6[14].CLK
clk => \main:PWMA_W6[15].CLK
clk => \main:PWMA_W5[0].CLK
clk => \main:PWMA_W5[1].CLK
clk => \main:PWMA_W5[2].CLK
clk => \main:PWMA_W5[3].CLK
clk => \main:PWMA_W5[4].CLK
clk => \main:PWMA_W5[5].CLK
clk => \main:PWMA_W5[6].CLK
clk => \main:PWMA_W5[7].CLK
clk => \main:PWMA_W5[8].CLK
clk => \main:PWMA_W5[9].CLK
clk => \main:PWMA_W5[10].CLK
clk => \main:PWMA_W5[11].CLK
clk => \main:PWMA_W5[12].CLK
clk => \main:PWMA_W5[13].CLK
clk => \main:PWMA_W5[14].CLK
clk => \main:PWMA_W5[15].CLK
clk => \main:PWMA_W4[0].CLK
clk => \main:PWMA_W4[1].CLK
clk => \main:PWMA_W4[2].CLK
clk => \main:PWMA_W4[3].CLK
clk => \main:PWMA_W4[4].CLK
clk => \main:PWMA_W4[5].CLK
clk => \main:PWMA_W4[6].CLK
clk => \main:PWMA_W4[7].CLK
clk => \main:PWMA_W4[8].CLK
clk => \main:PWMA_W4[9].CLK
clk => \main:PWMA_W4[10].CLK
clk => \main:PWMA_W4[11].CLK
clk => \main:PWMA_W4[12].CLK
clk => \main:PWMA_W4[13].CLK
clk => \main:PWMA_W4[14].CLK
clk => \main:PWMA_W4[15].CLK
clk => \main:PWMA_W3[0].CLK
clk => \main:PWMA_W3[1].CLK
clk => \main:PWMA_W3[2].CLK
clk => \main:PWMA_W3[3].CLK
clk => \main:PWMA_W3[4].CLK
clk => \main:PWMA_W3[5].CLK
clk => \main:PWMA_W3[6].CLK
clk => \main:PWMA_W3[7].CLK
clk => \main:PWMA_W3[8].CLK
clk => \main:PWMA_W3[9].CLK
clk => \main:PWMA_W3[10].CLK
clk => \main:PWMA_W3[11].CLK
clk => \main:PWMA_W3[12].CLK
clk => \main:PWMA_W3[13].CLK
clk => \main:PWMA_W3[14].CLK
clk => \main:PWMA_W3[15].CLK
clk => \main:PWMA_W2[0].CLK
clk => \main:PWMA_W2[1].CLK
clk => \main:PWMA_W2[2].CLK
clk => \main:PWMA_W2[3].CLK
clk => \main:PWMA_W2[4].CLK
clk => \main:PWMA_W2[5].CLK
clk => \main:PWMA_W2[6].CLK
clk => \main:PWMA_W2[7].CLK
clk => \main:PWMA_W2[8].CLK
clk => \main:PWMA_W2[9].CLK
clk => \main:PWMA_W2[10].CLK
clk => \main:PWMA_W2[11].CLK
clk => \main:PWMA_W2[12].CLK
clk => \main:PWMA_W2[13].CLK
clk => \main:PWMA_W2[14].CLK
clk => \main:PWMA_W2[15].CLK
clk => \main:PWMA_W1[0].CLK
clk => \main:PWMA_W1[1].CLK
clk => \main:PWMA_W1[2].CLK
clk => \main:PWMA_W1[3].CLK
clk => \main:PWMA_W1[4].CLK
clk => \main:PWMA_W1[5].CLK
clk => \main:PWMA_W1[6].CLK
clk => \main:PWMA_W1[7].CLK
clk => \main:PWMA_W1[8].CLK
clk => \main:PWMA_W1[9].CLK
clk => \main:PWMA_W1[10].CLK
clk => \main:PWMA_W1[11].CLK
clk => \main:PWMA_W1[12].CLK
clk => \main:PWMA_W1[13].CLK
clk => \main:PWMA_W1[14].CLK
clk => \main:PWMA_W1[15].CLK
clk => flag~reg0.CLK
clk => \main:count[0].CLK
clk => \main:count[1].CLK
clk => \main:count[2].CLK
clk => \main:count[3].CLK
clk => \main:count[4].CLK
clk => \main:count[5].CLK
clk => \main:count[6].CLK
clk => \main:count[7].CLK
clk => \main:count[8].CLK
clk => \main:count[9].CLK
clk => \main:count[10].CLK
clk => \main:count[11].CLK
clk => \main:count[12].CLK
clk => \main:count[13].CLK
clk => \main:count[14].CLK
clk => \main:count[15].CLK
clk => xint2~reg0.CLK
clk => PWMA[0]~reg0.CLK
clk => PWMA[1]~reg0.CLK
clk => PWMA[2]~reg0.CLK
clk => PWMA[3]~reg0.CLK
clk => PWMA[4]~reg0.CLK
clk => PWMA[5]~reg0.CLK
clk => PWMA[6]~reg0.CLK
clk => PWMA[7]~reg0.CLK
clk => PWMA[8]~reg0.CLK
clk => PWMA[9]~reg0.CLK
clk => PWMA[10]~reg0.CLK
clk => PWMA[11]~reg0.CLK
clk => ram[1][0].CLK
clk => ram[1][1].CLK
clk => ram[1][2].CLK
clk => ram[1][3].CLK
clk => ram[1][4].CLK
clk => ram[1][5].CLK
clk => ram[1][6].CLK
clk => ram[1][7].CLK
clk => ram[1][8].CLK
clk => ram[1][9].CLK
clk => ram[1][10].CLK
clk => ram[1][11].CLK
clk => ram[1][12].CLK
clk => ram[1][13].CLK
clk => ram[1][14].CLK
clk => ram[1][15].CLK
clk => ram[2][0].CLK
clk => ram[2][1].CLK
clk => ram[2][2].CLK
clk => ram[2][3].CLK
clk => ram[2][4].CLK
clk => ram[2][5].CLK
clk => ram[2][6].CLK
clk => ram[2][7].CLK
clk => ram[2][8].CLK
clk => ram[2][9].CLK
clk => ram[2][10].CLK
clk => ram[2][11].CLK
clk => ram[2][12].CLK
clk => ram[2][13].CLK
clk => ram[2][14].CLK
clk => ram[2][15].CLK
clk => ram[3][0].CLK
clk => ram[3][1].CLK
clk => ram[3][2].CLK
clk => ram[3][3].CLK
clk => ram[3][4].CLK
clk => ram[3][5].CLK
clk => ram[3][6].CLK
clk => ram[3][7].CLK
clk => ram[3][8].CLK
clk => ram[3][9].CLK
clk => ram[3][10].CLK
clk => ram[3][11].CLK
clk => ram[3][12].CLK
clk => ram[3][13].CLK
clk => ram[3][14].CLK
clk => ram[3][15].CLK
clk => ram[4][0].CLK
clk => ram[4][1].CLK
clk => ram[4][2].CLK
clk => ram[4][3].CLK
clk => ram[4][4].CLK
clk => ram[4][5].CLK
clk => ram[4][6].CLK
clk => ram[4][7].CLK
clk => ram[4][8].CLK
clk => ram[4][9].CLK
clk => ram[4][10].CLK
clk => ram[4][11].CLK
clk => ram[4][12].CLK
clk => ram[4][13].CLK
clk => ram[4][14].CLK
clk => ram[4][15].CLK
clk => ram[5][0].CLK
clk => ram[5][1].CLK
clk => ram[5][2].CLK
clk => ram[5][3].CLK
clk => ram[5][4].CLK
clk => ram[5][5].CLK
clk => ram[5][6].CLK
clk => ram[5][7].CLK
clk => ram[5][8].CLK
clk => ram[5][9].CLK
clk => ram[5][10].CLK
clk => ram[5][11].CLK
clk => ram[5][12].CLK
clk => ram[5][13].CLK
clk => ram[5][14].CLK
clk => ram[5][15].CLK
clk => ram[6][0].CLK
clk => ram[6][1].CLK
clk => ram[6][2].CLK
clk => ram[6][3].CLK
clk => ram[6][4].CLK
clk => ram[6][5].CLK
clk => ram[6][6].CLK
clk => ram[6][7].CLK
clk => ram[6][8].CLK
clk => ram[6][9].CLK
clk => ram[6][10].CLK
clk => ram[6][11].CLK
clk => ram[6][12].CLK
clk => ram[6][13].CLK
clk => ram[6][14].CLK
clk => ram[6][15].CLK
clk => ram[7][0].CLK
clk => ram[7][1].CLK
clk => ram[7][2].CLK
clk => ram[7][3].CLK
clk => ram[7][4].CLK
clk => ram[7][5].CLK
clk => ram[7][6].CLK
clk => ram[7][7].CLK
clk => ram[7][8].CLK
clk => ram[7][9].CLK
clk => ram[7][10].CLK
clk => ram[7][11].CLK
clk => ram[7][12].CLK
clk => ram[7][13].CLK
clk => ram[7][14].CLK
clk => ram[7][15].CLK
clk => ram[8][0].CLK
clk => ram[8][1].CLK
clk => ram[8][2].CLK
clk => ram[8][3].CLK
clk => ram[8][4].CLK
clk => ram[8][5].CLK
clk => ram[8][6].CLK
clk => ram[8][7].CLK
clk => ram[8][8].CLK
clk => ram[8][9].CLK
clk => ram[8][10].CLK
clk => ram[8][11].CLK
clk => ram[8][12].CLK
clk => ram[8][13].CLK
clk => ram[8][14].CLK
clk => ram[8][15].CLK
clk => ram[9][0].CLK
clk => ram[9][1].CLK
clk => ram[9][2].CLK
clk => ram[9][3].CLK
clk => ram[9][4].CLK
clk => ram[9][5].CLK
clk => ram[9][6].CLK
clk => ram[9][7].CLK
clk => ram[9][8].CLK
clk => ram[9][9].CLK
clk => ram[9][10].CLK
clk => ram[9][11].CLK
clk => ram[9][12].CLK
clk => ram[9][13].CLK
clk => ram[9][14].CLK
clk => ram[9][15].CLK
clk => ram[10][0].CLK
clk => ram[10][1].CLK
clk => ram[10][2].CLK
clk => ram[10][3].CLK
clk => ram[10][4].CLK
clk => ram[10][5].CLK
clk => ram[10][6].CLK
clk => ram[10][7].CLK
clk => ram[10][8].CLK
clk => ram[10][9].CLK
clk => ram[10][10].CLK
clk => ram[10][11].CLK
clk => ram[10][12].CLK
clk => ram[10][13].CLK
clk => ram[10][14].CLK
clk => ram[10][15].CLK
clk => ram[11][0].CLK
clk => ram[11][1].CLK
clk => ram[11][2].CLK
clk => ram[11][3].CLK
clk => ram[11][4].CLK
clk => ram[11][5].CLK
clk => ram[11][6].CLK
clk => ram[11][7].CLK
clk => ram[11][8].CLK
clk => ram[11][9].CLK
clk => ram[11][10].CLK
clk => ram[11][11].CLK
clk => ram[11][12].CLK
clk => ram[11][13].CLK
clk => ram[11][14].CLK
clk => ram[11][15].CLK
clk => ram[12][0].CLK
clk => ram[12][1].CLK
clk => ram[12][2].CLK
clk => ram[12][3].CLK
clk => ram[12][4].CLK
clk => ram[12][5].CLK
clk => ram[12][6].CLK
clk => ram[12][7].CLK
clk => ram[12][8].CLK
clk => ram[12][9].CLK
clk => ram[12][10].CLK
clk => ram[12][11].CLK
clk => ram[12][12].CLK
clk => ram[12][13].CLK
clk => ram[12][14].CLK
clk => ram[12][15].CLK
clk => ram[13][0].CLK
clk => ram[13][1].CLK
clk => ram[13][2].CLK
clk => ram[13][3].CLK
clk => ram[13][4].CLK
clk => ram[13][5].CLK
clk => ram[13][6].CLK
clk => ram[13][7].CLK
clk => ram[13][8].CLK
clk => ram[13][9].CLK
clk => ram[13][10].CLK
clk => ram[13][11].CLK
clk => ram[13][12].CLK
clk => ram[13][13].CLK
clk => ram[13][14].CLK
clk => ram[13][15].CLK
clk => ram[14][0].CLK
clk => ram[14][1].CLK
clk => ram[14][2].CLK
clk => ram[14][3].CLK
clk => ram[14][4].CLK
clk => ram[14][5].CLK
clk => ram[14][6].CLK
clk => ram[14][7].CLK
clk => ram[14][8].CLK
clk => ram[14][9].CLK
clk => ram[14][10].CLK
clk => ram[14][11].CLK
clk => ram[14][12].CLK
clk => ram[14][13].CLK
clk => ram[14][14].CLK
clk => ram[14][15].CLK
clk => ram[15][0].CLK
clk => ram[15][1].CLK
clk => ram[15][2].CLK
clk => ram[15][3].CLK
clk => ram[15][4].CLK
clk => ram[15][5].CLK
clk => ram[15][6].CLK
clk => ram[15][7].CLK
clk => ram[15][8].CLK
clk => ram[15][9].CLK
clk => ram[15][10].CLK
clk => ram[15][11].CLK
clk => ram[15][12].CLK
clk => ram[15][13].CLK
clk => ram[15][14].CLK
clk => ram[15][15].CLK
clk => ram[16][0].CLK
clk => ram[16][1].CLK
clk => ram[16][2].CLK
clk => ram[16][3].CLK
clk => ram[16][4].CLK
clk => ram[16][5].CLK
clk => ram[16][6].CLK
clk => ram[16][7].CLK
clk => ram[16][8].CLK
clk => ram[16][9].CLK
clk => ram[16][10].CLK
clk => ram[16][11].CLK
clk => ram[16][12].CLK
clk => ram[16][13].CLK
clk => ram[16][14].CLK
clk => ram[16][15].CLK
clk => ram[17][0].CLK
clk => ram[17][1].CLK
clk => ram[17][2].CLK
clk => ram[17][3].CLK
clk => ram[17][4].CLK
clk => ram[17][5].CLK
clk => ram[17][6].CLK
clk => ram[17][7].CLK
clk => ram[17][8].CLK
clk => ram[17][9].CLK
clk => ram[17][10].CLK
clk => ram[17][11].CLK
clk => ram[17][12].CLK
clk => ram[17][13].CLK
clk => ram[17][14].CLK
clk => ram[17][15].CLK
clk => ram[18][0].CLK
clk => ram[18][1].CLK
clk => ram[18][2].CLK
clk => ram[18][3].CLK
clk => ram[18][4].CLK
clk => ram[18][5].CLK
clk => ram[18][6].CLK
clk => ram[18][7].CLK
clk => ram[18][8].CLK
clk => ram[18][9].CLK
clk => ram[18][10].CLK
clk => ram[18][11].CLK
clk => ram[18][12].CLK
clk => ram[18][13].CLK
clk => ram[18][14].CLK
clk => ram[18][15].CLK
clk => ram[19][0].CLK
clk => ram[19][1].CLK
clk => ram[19][2].CLK
clk => ram[19][3].CLK
clk => ram[19][4].CLK
clk => ram[19][5].CLK
clk => ram[19][6].CLK
clk => ram[19][7].CLK
clk => ram[19][8].CLK
clk => ram[19][9].CLK
clk => ram[19][10].CLK
clk => ram[19][11].CLK
clk => ram[19][12].CLK
clk => ram[19][13].CLK
clk => ram[19][14].CLK
clk => ram[19][15].CLK
clk => ram[20][0].CLK
clk => ram[20][1].CLK
clk => ram[20][2].CLK
clk => ram[20][3].CLK
clk => ram[20][4].CLK
clk => ram[20][5].CLK
clk => ram[20][6].CLK
clk => ram[20][7].CLK
clk => ram[20][8].CLK
clk => ram[20][9].CLK
clk => ram[20][10].CLK
clk => ram[20][11].CLK
clk => ram[20][12].CLK
clk => ram[20][13].CLK
clk => ram[20][14].CLK
clk => ram[20][15].CLK
clk => ram[21][0].CLK
clk => ram[21][1].CLK
clk => ram[21][2].CLK
clk => ram[21][3].CLK
clk => ram[21][4].CLK
clk => ram[21][5].CLK
clk => ram[21][6].CLK
clk => ram[21][7].CLK
clk => ram[21][8].CLK
clk => ram[21][9].CLK
clk => ram[21][10].CLK
clk => ram[21][11].CLK
clk => ram[21][12].CLK
clk => ram[21][13].CLK
clk => ram[21][14].CLK
clk => ram[21][15].CLK
clk => ram[22][0].CLK
clk => ram[22][1].CLK
clk => ram[22][2].CLK
clk => ram[22][3].CLK
clk => ram[22][4].CLK
clk => ram[22][5].CLK
clk => ram[22][6].CLK
clk => ram[22][7].CLK
clk => ram[22][8].CLK
clk => ram[22][9].CLK
clk => ram[22][10].CLK
clk => ram[22][11].CLK
clk => ram[22][12].CLK
clk => ram[22][13].CLK
clk => ram[22][14].CLK
clk => ram[22][15].CLK
clk => ram[23][0].CLK
clk => ram[23][1].CLK
clk => ram[23][2].CLK
clk => ram[23][3].CLK
clk => ram[23][4].CLK
clk => ram[23][5].CLK
clk => ram[23][6].CLK
clk => ram[23][7].CLK
clk => ram[23][8].CLK
clk => ram[23][9].CLK
clk => ram[23][10].CLK
clk => ram[23][11].CLK
clk => ram[23][12].CLK
clk => ram[23][13].CLK
clk => ram[23][14].CLK
clk => ram[23][15].CLK
clk => ram[24][0].CLK
clk => ram[24][1].CLK
clk => ram[24][2].CLK
clk => ram[24][3].CLK
clk => ram[24][4].CLK
clk => ram[24][5].CLK
clk => ram[24][6].CLK
clk => ram[24][7].CLK
clk => ram[24][8].CLK
clk => ram[24][9].CLK
clk => ram[24][10].CLK
clk => ram[24][11].CLK
clk => ram[24][12].CLK
clk => ram[24][13].CLK
clk => ram[24][14].CLK
clk => ram[24][15].CLK
xwe => process_0.IN0
xzcs2 => process_0.IN1
addr[0] => Decoder0.IN4
addr[1] => Decoder0.IN3
addr[2] => Decoder0.IN2
addr[3] => Decoder0.IN1
addr[4] => Decoder0.IN0
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[0] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[1] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[2] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[3] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[4] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[5] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[6] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[7] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[8] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[9] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[10] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[11] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[12] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[13] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[14] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
data[15] => ram.DATAB
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => PWMA.OUTPUTSELECT
rst => \main:PWMA_D6[15].ENA
rst => \main:PWMA_D6[14].ENA
rst => \main:PWMA_D6[13].ENA
rst => \main:PWMA_D6[12].ENA
rst => \main:PWMA_D6[11].ENA
rst => \main:PWMA_D6[10].ENA
rst => \main:PWMA_D6[9].ENA
rst => \main:PWMA_D6[8].ENA
rst => \main:PWMA_D6[7].ENA
rst => \main:PWMA_D6[6].ENA
rst => \main:PWMA_D6[5].ENA
rst => \main:PWMA_D6[4].ENA
rst => \main:PWMA_D6[3].ENA
rst => \main:PWMA_D6[2].ENA
rst => \main:PWMA_D6[1].ENA
rst => \main:PWMA_D6[0].ENA
rst => \main:PWMA_D7[15].ENA
rst => \main:PWMA_D7[14].ENA
rst => \main:PWMA_D7[13].ENA
rst => \main:PWMA_D7[12].ENA
rst => \main:PWMA_D7[11].ENA
rst => \main:PWMA_D7[10].ENA
rst => \main:PWMA_D7[9].ENA
rst => \main:PWMA_D7[8].ENA
rst => \main:PWMA_D7[7].ENA
rst => \main:PWMA_D7[6].ENA
rst => \main:PWMA_D7[5].ENA
rst => \main:PWMA_D7[4].ENA
rst => \main:PWMA_D7[3].ENA
rst => \main:PWMA_D7[2].ENA
rst => \main:PWMA_D7[1].ENA
rst => \main:PWMA_D7[0].ENA
rst => \main:PWMA_D8[15].ENA
rst => \main:PWMA_D8[14].ENA
rst => \main:PWMA_D8[13].ENA
rst => \main:PWMA_D8[12].ENA
rst => \main:PWMA_D8[11].ENA
rst => \main:PWMA_D8[10].ENA
rst => \main:PWMA_D8[9].ENA
rst => \main:PWMA_D8[8].ENA
rst => \main:PWMA_D8[7].ENA
rst => \main:PWMA_D8[6].ENA
rst => \main:PWMA_D8[5].ENA
rst => \main:PWMA_D8[4].ENA
rst => \main:PWMA_D8[3].ENA
rst => \main:PWMA_D8[2].ENA
rst => \main:PWMA_D8[1].ENA
rst => \main:PWMA_D8[0].ENA
rst => \main:PWMA_D9[15].ENA
rst => \main:PWMA_D9[14].ENA
rst => \main:PWMA_D9[13].ENA
rst => \main:PWMA_D9[12].ENA
rst => \main:PWMA_D9[11].ENA
rst => \main:PWMA_D9[10].ENA
rst => \main:PWMA_D9[9].ENA
rst => \main:PWMA_D9[8].ENA
rst => \main:PWMA_D9[7].ENA
rst => \main:PWMA_D9[6].ENA
rst => \main:PWMA_D9[5].ENA
rst => \main:PWMA_D9[4].ENA
rst => \main:PWMA_D9[3].ENA
rst => \main:PWMA_D9[2].ENA
rst => \main:PWMA_D9[1].ENA
rst => \main:PWMA_D9[0].ENA
rst => \main:PWMA_D10[15].ENA
rst => \main:PWMA_D10[14].ENA
rst => \main:PWMA_D10[13].ENA
rst => \main:PWMA_D10[12].ENA
rst => \main:PWMA_D10[11].ENA
rst => \main:PWMA_D10[10].ENA
rst => \main:PWMA_D10[9].ENA
rst => \main:PWMA_D10[8].ENA
rst => \main:PWMA_D10[7].ENA
rst => \main:PWMA_D10[6].ENA
rst => \main:PWMA_D10[5].ENA
rst => \main:PWMA_D10[4].ENA
rst => \main:PWMA_D10[3].ENA
rst => \main:PWMA_D10[2].ENA
rst => \main:PWMA_D10[1].ENA
rst => \main:PWMA_D10[0].ENA
rst => \main:PWMA_D11[15].ENA
rst => \main:PWMA_D11[14].ENA
rst => \main:PWMA_D11[13].ENA
rst => \main:PWMA_D11[12].ENA
rst => \main:PWMA_D11[11].ENA
rst => \main:PWMA_D11[10].ENA
rst => \main:PWMA_D11[9].ENA
rst => \main:PWMA_D11[8].ENA
rst => \main:PWMA_D11[7].ENA
rst => \main:PWMA_D11[6].ENA
rst => \main:PWMA_D11[5].ENA
rst => \main:PWMA_D11[4].ENA
rst => \main:PWMA_D11[3].ENA
rst => \main:PWMA_D11[2].ENA
rst => \main:PWMA_D11[1].ENA
rst => \main:PWMA_D11[0].ENA
rst => \main:PWMA_D12[15].ENA
rst => \main:PWMA_D12[14].ENA
rst => \main:PWMA_D12[13].ENA
rst => \main:PWMA_D12[12].ENA
rst => \main:PWMA_D12[11].ENA
rst => \main:PWMA_D12[10].ENA
rst => \main:PWMA_D12[9].ENA
rst => \main:PWMA_D12[8].ENA
rst => \main:PWMA_D12[7].ENA
rst => \main:PWMA_D12[6].ENA
rst => \main:PWMA_D12[5].ENA
rst => \main:PWMA_D12[4].ENA
rst => \main:PWMA_D12[3].ENA
rst => \main:PWMA_D12[2].ENA
rst => \main:PWMA_D12[1].ENA
rst => \main:PWMA_D12[0].ENA
rst => \main:PWMA_D5[0].ENA
rst => \main:PWMA_D5[1].ENA
rst => \main:PWMA_D5[2].ENA
rst => \main:PWMA_D5[3].ENA
rst => \main:PWMA_D5[4].ENA
rst => \main:PWMA_D5[5].ENA
rst => \main:PWMA_D5[6].ENA
rst => \main:PWMA_D5[7].ENA
rst => \main:PWMA_D5[8].ENA
rst => \main:PWMA_D5[9].ENA
rst => \main:PWMA_D5[10].ENA
rst => \main:PWMA_D5[11].ENA
rst => \main:PWMA_D5[12].ENA
rst => \main:PWMA_D5[13].ENA
rst => \main:PWMA_D5[14].ENA
rst => \main:PWMA_D5[15].ENA
rst => \main:PWMA_D4[0].ENA
rst => \main:PWMA_D4[1].ENA
rst => \main:PWMA_D4[2].ENA
rst => \main:PWMA_D4[3].ENA
rst => \main:PWMA_D4[4].ENA
rst => \main:PWMA_D4[5].ENA
rst => \main:PWMA_D4[6].ENA
rst => \main:PWMA_D4[7].ENA
rst => \main:PWMA_D4[8].ENA
rst => \main:PWMA_D4[9].ENA
rst => \main:PWMA_D4[10].ENA
rst => \main:PWMA_D4[11].ENA
rst => \main:PWMA_D4[12].ENA
rst => \main:PWMA_D4[13].ENA
rst => \main:PWMA_D4[14].ENA
rst => \main:PWMA_D4[15].ENA
rst => \main:PWMA_D3[0].ENA
rst => \main:PWMA_D3[1].ENA
rst => \main:PWMA_D3[2].ENA
rst => \main:PWMA_D3[3].ENA
rst => \main:PWMA_D3[4].ENA
rst => \main:PWMA_D3[5].ENA
rst => \main:PWMA_D3[6].ENA
rst => \main:PWMA_D3[7].ENA
rst => \main:PWMA_D3[8].ENA
rst => \main:PWMA_D3[9].ENA
rst => \main:PWMA_D3[10].ENA
rst => \main:PWMA_D3[11].ENA
rst => \main:PWMA_D3[12].ENA
rst => \main:PWMA_D3[13].ENA
rst => \main:PWMA_D3[14].ENA
rst => \main:PWMA_D3[15].ENA
rst => \main:PWMA_D2[0].ENA
rst => \main:PWMA_D2[1].ENA
rst => \main:PWMA_D2[2].ENA
rst => \main:PWMA_D2[3].ENA
rst => \main:PWMA_D2[4].ENA
rst => \main:PWMA_D2[5].ENA
rst => \main:PWMA_D2[6].ENA
rst => \main:PWMA_D2[7].ENA
rst => \main:PWMA_D2[8].ENA
rst => \main:PWMA_D2[9].ENA
rst => \main:PWMA_D2[10].ENA
rst => \main:PWMA_D2[11].ENA
rst => \main:PWMA_D2[12].ENA
rst => \main:PWMA_D2[13].ENA
rst => \main:PWMA_D2[14].ENA
rst => \main:PWMA_D2[15].ENA
rst => \main:PWMA_D1[0].ENA
rst => \main:PWMA_D1[1].ENA
rst => \main:PWMA_D1[2].ENA
rst => \main:PWMA_D1[3].ENA
rst => \main:PWMA_D1[4].ENA
rst => \main:PWMA_D1[5].ENA
rst => \main:PWMA_D1[6].ENA
rst => \main:PWMA_D1[7].ENA
rst => \main:PWMA_D1[8].ENA
rst => \main:PWMA_D1[9].ENA
rst => \main:PWMA_D1[10].ENA
rst => \main:PWMA_D1[11].ENA
rst => \main:PWMA_D1[12].ENA
rst => \main:PWMA_D1[13].ENA
rst => \main:PWMA_D1[14].ENA
rst => \main:PWMA_D1[15].ENA
rst => \main:PWMA_W12[0].ENA
rst => \main:PWMA_W12[1].ENA
rst => \main:PWMA_W12[2].ENA
rst => \main:PWMA_W12[3].ENA
rst => \main:PWMA_W12[4].ENA
rst => \main:PWMA_W12[5].ENA
rst => \main:PWMA_W12[6].ENA
rst => \main:PWMA_W12[7].ENA
rst => \main:PWMA_W12[8].ENA
rst => \main:PWMA_W12[9].ENA
rst => \main:PWMA_W12[10].ENA
rst => \main:PWMA_W12[11].ENA
rst => \main:PWMA_W12[12].ENA
rst => \main:PWMA_W12[13].ENA
rst => \main:PWMA_W12[14].ENA
rst => \main:PWMA_W12[15].ENA
rst => \main:PWMA_W11[0].ENA
rst => \main:PWMA_W11[1].ENA
rst => \main:PWMA_W11[2].ENA
rst => \main:PWMA_W11[3].ENA
rst => \main:PWMA_W11[4].ENA
rst => \main:PWMA_W11[5].ENA
rst => \main:PWMA_W11[6].ENA
rst => \main:PWMA_W11[7].ENA
rst => \main:PWMA_W11[8].ENA
rst => \main:PWMA_W11[9].ENA
rst => \main:PWMA_W11[10].ENA
rst => \main:PWMA_W11[11].ENA
rst => \main:PWMA_W11[12].ENA
rst => \main:PWMA_W11[13].ENA
rst => \main:PWMA_W11[14].ENA
rst => \main:PWMA_W11[15].ENA
rst => \main:PWMA_W10[0].ENA
rst => \main:PWMA_W10[1].ENA
rst => \main:PWMA_W10[2].ENA
rst => \main:PWMA_W10[3].ENA
rst => \main:PWMA_W10[4].ENA
rst => \main:PWMA_W10[5].ENA
rst => \main:PWMA_W10[6].ENA
rst => \main:PWMA_W10[7].ENA
rst => \main:PWMA_W10[8].ENA
rst => \main:PWMA_W10[9].ENA
rst => \main:PWMA_W10[10].ENA
rst => \main:PWMA_W10[11].ENA
rst => \main:PWMA_W10[12].ENA
rst => \main:PWMA_W10[13].ENA
rst => \main:PWMA_W10[14].ENA
rst => \main:PWMA_W10[15].ENA
rst => \main:PWMA_W9[0].ENA
rst => \main:PWMA_W9[1].ENA
rst => \main:PWMA_W9[2].ENA
rst => \main:PWMA_W9[3].ENA
rst => \main:PWMA_W9[4].ENA
rst => \main:PWMA_W9[5].ENA
rst => \main:PWMA_W9[6].ENA
rst => \main:PWMA_W9[7].ENA
rst => \main:PWMA_W9[8].ENA
rst => \main:PWMA_W9[9].ENA
rst => \main:PWMA_W9[10].ENA
rst => \main:PWMA_W9[11].ENA
rst => \main:PWMA_W9[12].ENA
rst => \main:PWMA_W9[13].ENA
rst => \main:PWMA_W9[14].ENA
rst => \main:PWMA_W9[15].ENA
rst => \main:PWMA_W8[0].ENA
rst => \main:PWMA_W8[1].ENA
rst => \main:PWMA_W8[2].ENA
rst => \main:PWMA_W8[3].ENA
rst => \main:PWMA_W8[4].ENA
rst => \main:PWMA_W8[5].ENA
rst => \main:PWMA_W8[6].ENA
rst => \main:PWMA_W8[7].ENA
rst => \main:PWMA_W8[8].ENA
rst => \main:PWMA_W8[9].ENA
rst => \main:PWMA_W8[10].ENA
rst => \main:PWMA_W8[11].ENA
rst => \main:PWMA_W8[12].ENA
rst => \main:PWMA_W8[13].ENA
rst => \main:PWMA_W8[14].ENA
rst => \main:PWMA_W8[15].ENA
rst => \main:PWMA_W7[0].ENA
rst => \main:PWMA_W7[1].ENA
rst => \main:PWMA_W7[2].ENA
rst => \main:PWMA_W7[3].ENA
rst => \main:PWMA_W7[4].ENA
rst => \main:PWMA_W7[5].ENA
rst => \main:PWMA_W7[6].ENA
rst => \main:PWMA_W7[7].ENA
rst => \main:PWMA_W7[8].ENA
rst => \main:PWMA_W7[9].ENA
rst => \main:PWMA_W7[10].ENA
rst => \main:PWMA_W7[11].ENA
rst => \main:PWMA_W7[12].ENA
rst => \main:PWMA_W7[13].ENA
rst => \main:PWMA_W7[14].ENA
rst => \main:PWMA_W7[15].ENA
rst => \main:PWMA_W6[0].ENA
rst => \main:PWMA_W6[1].ENA
rst => \main:PWMA_W6[2].ENA
rst => \main:PWMA_W6[3].ENA
rst => \main:PWMA_W6[4].ENA
rst => \main:PWMA_W6[5].ENA
rst => \main:PWMA_W6[6].ENA
rst => \main:PWMA_W6[7].ENA
rst => \main:PWMA_W6[8].ENA
rst => \main:PWMA_W6[9].ENA
rst => \main:PWMA_W6[10].ENA
rst => \main:PWMA_W6[11].ENA
rst => \main:PWMA_W6[12].ENA
rst => \main:PWMA_W6[13].ENA
rst => \main:PWMA_W6[14].ENA
rst => \main:PWMA_W6[15].ENA
rst => \main:PWMA_W5[0].ENA
rst => \main:PWMA_W5[1].ENA
rst => \main:PWMA_W5[2].ENA
rst => \main:PWMA_W5[3].ENA
rst => \main:PWMA_W5[4].ENA
rst => \main:PWMA_W5[5].ENA
rst => \main:PWMA_W5[6].ENA
rst => \main:PWMA_W5[7].ENA
rst => \main:PWMA_W5[8].ENA
rst => \main:PWMA_W5[9].ENA
rst => \main:PWMA_W5[10].ENA
rst => \main:PWMA_W5[11].ENA
rst => \main:PWMA_W5[12].ENA
rst => \main:PWMA_W5[13].ENA
rst => \main:PWMA_W5[14].ENA
rst => \main:PWMA_W5[15].ENA
rst => \main:PWMA_W4[0].ENA
rst => \main:PWMA_W4[1].ENA
rst => \main:PWMA_W4[2].ENA
rst => \main:PWMA_W4[3].ENA
rst => \main:PWMA_W4[4].ENA
rst => \main:PWMA_W4[5].ENA
rst => \main:PWMA_W4[6].ENA
rst => \main:PWMA_W4[7].ENA
rst => \main:PWMA_W4[8].ENA
rst => \main:PWMA_W4[9].ENA
rst => \main:PWMA_W4[10].ENA
rst => \main:PWMA_W4[11].ENA
rst => \main:PWMA_W4[12].ENA
rst => \main:PWMA_W4[13].ENA
rst => \main:PWMA_W4[14].ENA
rst => \main:PWMA_W4[15].ENA
rst => \main:PWMA_W3[0].ENA
rst => \main:PWMA_W3[1].ENA
rst => \main:PWMA_W3[2].ENA
rst => \main:PWMA_W3[3].ENA
rst => \main:PWMA_W3[4].ENA
rst => \main:PWMA_W3[5].ENA
rst => \main:PWMA_W3[6].ENA
rst => \main:PWMA_W3[7].ENA
rst => \main:PWMA_W3[8].ENA
rst => \main:PWMA_W3[9].ENA
rst => \main:PWMA_W3[10].ENA
rst => \main:PWMA_W3[11].ENA
rst => \main:PWMA_W3[12].ENA
rst => \main:PWMA_W3[13].ENA
rst => \main:PWMA_W3[14].ENA
rst => \main:PWMA_W3[15].ENA
rst => \main:PWMA_W2[0].ENA
rst => \main:PWMA_W2[1].ENA
rst => \main:PWMA_W2[2].ENA
rst => \main:PWMA_W2[3].ENA
rst => \main:PWMA_W2[4].ENA
rst => \main:PWMA_W2[5].ENA
rst => \main:PWMA_W2[6].ENA
rst => \main:PWMA_W2[7].ENA
rst => \main:PWMA_W2[8].ENA
rst => \main:PWMA_W2[9].ENA
rst => \main:PWMA_W2[10].ENA
rst => \main:PWMA_W2[11].ENA
rst => \main:PWMA_W2[12].ENA
rst => \main:PWMA_W2[13].ENA
rst => \main:PWMA_W2[14].ENA
rst => \main:PWMA_W2[15].ENA
rst => \main:PWMA_W1[0].ENA
rst => \main:PWMA_W1[1].ENA
rst => \main:PWMA_W1[2].ENA
rst => \main:PWMA_W1[3].ENA
rst => \main:PWMA_W1[4].ENA
rst => \main:PWMA_W1[5].ENA
rst => \main:PWMA_W1[6].ENA
rst => \main:PWMA_W1[7].ENA
rst => \main:PWMA_W1[8].ENA
rst => \main:PWMA_W1[9].ENA
rst => \main:PWMA_W1[10].ENA
rst => \main:PWMA_W1[11].ENA
rst => \main:PWMA_W1[12].ENA
rst => \main:PWMA_W1[13].ENA
rst => \main:PWMA_W1[14].ENA
rst => \main:PWMA_W1[15].ENA
PWMA[0] <= PWMA[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[1] <= PWMA[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[2] <= PWMA[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[3] <= PWMA[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[4] <= PWMA[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[5] <= PWMA[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[6] <= PWMA[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[7] <= PWMA[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[8] <= PWMA[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[9] <= PWMA[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[10] <= PWMA[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
PWMA[11] <= PWMA[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
xint2 <= xint2~reg0.DB_MAX_OUTPUT_PORT_TYPE
flag <= flag~reg0.DB_MAX_OUTPUT_PORT_TYPE


