#########################################################################
#
# 最大时钟频率(FMAX)报告
#
#########################################################################
#
# 注意: FMAX 的计算仅针对在同一时钟域内的寄存器到寄存器路径，
# 多周期路径、跨时钟域路径(包括主时钟及其生成时钟之间的路径)都将
# 被忽略。对于一个时钟及其反向时钟之间的路径， FMAX的计算通过按
# 频宽比(duty cycle)等比例扩展路径延迟得到。例如，假设有一
# 条路径的起点由时钟上升沿驱动而终点由同一时钟的下降沿驱动，
# 如果该时钟的频宽比为50，则计算FMAX时，路径延迟将乘以2(即
# 除以50%)。
#
# ***********************************************************************
# 时钟         : PLL_inst1/PLLInst_0/CLKOP
# 最小时钟周期 : 8271.7 ps
# ***********************************************************************
********************
* 路径 1
********************
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nLB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2] 
数据产生路径
=====================================================================================================================================
|              节点               |  单元   |  延迟  |         类型          |   位置   |                连线                | 扇出 |
=====================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4135.3 |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5226.3 |     clock_latency     |          | AHB_USR_CLK                        | 441  |
| inst/CIBCLK                     |   CM3   | 1096.4 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  | 3008.7 |          net          | R30C67M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |         Tilo          |          | ahb_sram1/n_2115_CE_AND_O_CE_AND_O | 25   |
| ahb_sram1/n_1953/C6             | SLICEL  |  548.1 |          net          | R32C67M  | ahb_sram1/n_2115_CE_AND_O_CE_AND_O |      |
| ahb_sram1/n_1953/C              | SLICEL  |   75.1 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1988/C6             | SLICEL  |  489.7 |          net          | R33C67M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1988/C              | SLICEL  |   75.1 |         Tilo          |          | _n_10935                           | 1    |
| ahb_sram1/n_1988/D4             | SLICEL  |  209.9 |          net          | R33C67M  | _n_10935                           |      |
| ahb_sram1/n_1988/D              | SLICEL  |   75.1 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/B4   | SLICEL  |  650.1 |          net          | R33C68L  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/B    | SLICEL  |   75.1 |         Tilo          |          | ahb_sram1/nxt_bs_n[0]              | 1    |
| SRAM_nLB_MGIOL/TXDATA0          | IOLOGIC | 1345.8 |          net          | IOL_B82C | ahb_sram1/nxt_bs_n[0]              |      |
=====================================================================================================================================
时钟路径延迟         = 6322.7    
数据路径延迟         = 7948.7     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6252.2 
        逻辑级数     = 5 
[数据捕获路径]
======================================================================================================
|              节点               |  单元   |  延迟  |     类型      |   位置   |    连线     | 扇出 |
======================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |               |          | N/A         |      |
| clk_25M                         |   top   |      0 | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5064.2 | clock_latency |          | AHB_USR_CLK | 441  |
| SRAM_nLB_MGIOL/CLK              | IOLOGIC | 1057.4 |      net      | IOL_B82C | AHB_USR_CLK |      |
======================================================================================================
时钟路径延迟         = 6121.6    
    时钟偏差         = -201 (Tcksw)
[延迟计算]
======================================================================
总延迟 = Tdatap     + Tsu        - Tckpm      - Tcksw
       = 7948.7     + 284        - 162        - -201       
       = 8271.7
======================================================================
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 
Tckpm -- 时钟悲观补偿 
# ***********************************************************************
# 时钟         : PLL_inst1/PLLInst_0/CLKOS
# 最小时钟周期 : 5247.1 ps
# ***********************************************************************
********************
* 路径 1
********************
起点     : led_wf_inst1/cnt[16]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[2]_MGIOL/CE       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2] 
数据产生路径
=========================================================================================================================
|               节点               |  单元   |  延迟  |     类型      |   位置   |             连线              | 扇出 |
=========================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4135.3 |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5226.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[16]/CLK         | SLICEL  | 1096.4 |      net      | R12C49L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[16]/DMUX        | SLICEL  |   47.7 |    Tshcko     |          | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[10]/C1          | SLICEL  |  515.7 |      net      | R11C49L  | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[10]/C           | SLICEL  |   75.1 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_15 | 1    |
| led_wf_inst1/cnt[10]/D3          | SLICEL  |  423.1 |      net      | R11C49L  | led_wf_inst1/_i_2/_i_0_rkd_15 |      |
| led_wf_inst1/cnt[10]/D           | SLICEL  |   75.1 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_20 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/B1 | SLICEL  |  661.4 |      net      | R12C48L  | led_wf_inst1/_i_2/_i_0_rkd_20 |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/B  | SLICEL  |   75.1 |     Tilo      |          | _n_10845                      | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_13/D6 | SLICEL  |  176.4 |      net      | R12C48L  | _n_10845                      |      |
| led_wf_inst1/_i_2/_i_0_rkd_13/D  | SLICEL  |   75.1 |     Tilo      |          | _n_10844                      | 20   |
| led_pin[2]_MGIOL/CE              | IOLOGIC | 3062.5 |      net      | IOL_T92A | _n_10844                      |      |
=========================================================================================================================
时钟路径延迟         = 6322.7    
数据路径延迟         = 5187.1     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4839 
        逻辑级数     = 4 
[数据捕获路径]
========================================================================================================
|              节点               |  单元   |  延迟  |     类型      |   位置   |     连线      | 扇出 |
========================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |               |          | N/A           |      |
| clk_25M                         |   top   |      0 | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 3973.2 |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5064.2 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[2]_MGIOL/CLK            | IOLOGIC | 1057.4 |      net      | IOL_T92A | CLK_FPGA_SYS1 |      |
========================================================================================================
时钟路径延迟         = 6121.6    
    时钟偏差         = -201 (Tcksw)
[延迟计算]
======================================================================
总延迟 = Tdatap     + Tsu        - Tckpm      - Tcksw
       = 5187.1     + 21         - 162        - -201       
       = 5247.1
======================================================================
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 
Tckpm -- 时钟悲观补偿 
#########################################################################
# 时钟频率总结
#########################################################################
最慢时钟     : PLL_inst1/PLLInst_0/CLKOP
最小时钟周期 : 8271.7 ps
最大时钟频率 : 120.9 MHz
#########################################################################
PLL_inst1/PLLInst_0/CLKOP : 120.9 Mhz
PLL_inst1/PLLInst_0/CLKOS : 190.6 Mhz
