//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-36037853
// Cuda compilation tools, release 12.9, V12.9.86
// Based on NVVM 7.0.1
//

.version 8.8
.target sm_52
.address_size 64

	// .globl	_Z10add_kernelPKfPffi
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std3__45__cpo5beginE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std3__45__cpo3endE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std3__45__cpo6cbeginE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std3__45__cpo4cendE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std3__45__cpo6rbeginE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std3__45__cpo4rendE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std3__45__cpo7crbeginE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std3__45__cpo5crendE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std3__449_GLOBAL__N__9ec26831_16_cust_add_cuda_cu_70ad796e6ignoreE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std3__419piecewise_constructE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std3__48in_placeE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std3__420unreachable_sentinelE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo4swapE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo9iter_moveE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo7advanceE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo5beginE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo3endE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo6cbeginE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo4cendE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo9iter_swapE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo4nextE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo4prevE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo4dataE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo5cdataE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo4sizeE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo5ssizeE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e4cuda3std6ranges3__45__cpo8distanceE[1];
.global .align 1 .b8 _ZN47_INTERNAL_9ec26831_16_cust_add_cuda_cu_70ad796e6thrust23THRUST_200802_SM_520_NS6system6detail10sequential3seqE[1];

.visible .entry _Z10add_kernelPKfPffi(
	.param .u64 _Z10add_kernelPKfPffi_param_0,
	.param .u64 _Z10add_kernelPKfPffi_param_1,
	.param .f32 _Z10add_kernelPKfPffi_param_2,
	.param .u32 _Z10add_kernelPKfPffi_param_3
)
{
	.reg .pred 	%p<2>;
	.reg .f32 	%f<4>;
	.reg .b32 	%r<6>;
	.reg .b64 	%rd<8>;


	ld.param.u64 	%rd1, [_Z10add_kernelPKfPffi_param_0];
	ld.param.u64 	%rd2, [_Z10add_kernelPKfPffi_param_1];
	ld.param.f32 	%f1, [_Z10add_kernelPKfPffi_param_2];
	ld.param.u32 	%r2, [_Z10add_kernelPKfPffi_param_3];
	mov.u32 	%r3, %ctaid.x;
	mov.u32 	%r4, %ntid.x;
	mov.u32 	%r5, %tid.x;
	mad.lo.s32 	%r1, %r3, %r4, %r5;
	setp.ge.s32 	%p1, %r1, %r2;
	@%p1 bra 	$L__BB0_2;

	cvta.to.global.u64 	%rd3, %rd1;
	mul.wide.s32 	%rd4, %r1, 4;
	add.s64 	%rd5, %rd3, %rd4;
	ld.global.f32 	%f2, [%rd5];
	add.f32 	%f3, %f2, %f1;
	cvta.to.global.u64 	%rd6, %rd2;
	add.s64 	%rd7, %rd6, %rd4;
	st.global.f32 	[%rd7], %f3;

$L__BB0_2:
	ret;

}

