Fitter report for proyecto2
Mon Jun 16 15:46:00 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Jun 16 15:46:00 2025       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; proyecto2                                   ;
; Top-level Entity Name           ; matrix_multiplication_system                ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,630 / 32,070 ( 11 % )                     ;
; Total registers                 ; 6915                                        ;
; Total pins                      ; 83 / 457 ( 18 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 4,065,280 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 397 ( 0 % )                             ;
; Total DSP Blocks                ; 40 / 87 ( 46 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.49        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.5%      ;
;     Processor 3            ;   7.4%      ;
;     Processor 4            ;   7.2%      ;
;     Processor 5            ;   6.6%      ;
;     Processor 6            ;   6.5%      ;
;     Processor 7            ;   6.5%      ;
;     Processor 8            ;   6.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                       ; Action          ; Operation                                         ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; sdram:sdram_controller|sdram_sys_sdram_pll_0:sys_sdram_pll_0|sdram_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                          ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; clk_clk~inputCLKENA0                                                                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; reset_reset_n~inputCLKENA0                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                               ; Merged          ; Placement                                         ; Location assignment                    ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[0]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[0]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[1]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[1]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[2]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[2]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[3]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[3]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[4]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[4]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[5]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[5]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[6]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[6]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[7]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[7]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[8]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[8]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[9]                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[9]~_Duplicate_1                                                                                                                  ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[10]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[10]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[11]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[11]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[12]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[12]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[13]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[13]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[14]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[14]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[15]                                                                                                                    ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|B_reg[15]~_Duplicate_1                                                                                                                 ; Q                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|B_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AX               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[0]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[1]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[2]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[3]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[4]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[5]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[6]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[7]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[8]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[9]                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[10]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[11]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[12]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[13]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[14]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|A_reg[15]                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|mult_result[0]                                                                                                                         ; AY               ;                       ;
; arithmetic_ops_counter[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~327                                                                                                                                                                                            ; AY               ;                       ;
; arithmetic_ops_counter[9]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[9]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; arithmetic_ops_counter[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~327                                                                                                                                                                                            ; AY               ;                       ;
; arithmetic_ops_counter[10]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[10]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~327                                                                                                                                                                                            ; AY               ;                       ;
; arithmetic_ops_counter[11]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[11]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~327                                                                                                                                                                                            ; AY               ;                       ;
; arithmetic_ops_counter[12]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[12]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[13]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~327                                                                                                                                                                                            ; AY               ;                       ;
; arithmetic_ops_counter[13]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[13]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[14]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~327                                                                                                                                                                                            ; AY               ;                       ;
; arithmetic_ops_counter[14]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[14]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[15]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~327                                                                                                                                                                                            ; AY               ;                       ;
; arithmetic_ops_counter[15]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[15]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[16]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~327                                                                                                                                                                                            ; AY               ;                       ;
; arithmetic_ops_counter[16]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[16]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[17]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~327                                                                                                                                                                                            ; AY               ;                       ;
; arithmetic_ops_counter[17]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[17]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[18]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[18]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[18]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[19]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[19]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[19]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[20]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[20]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[20]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[21]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[21]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[21]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[22]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[22]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[22]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[23]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[23]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[23]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[24]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[24]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[24]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[25]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[25]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[25]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[26]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[26]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[26]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[27]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[27]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[27]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[28]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[28]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[28]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[29]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[29]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[29]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[30]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[30]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[30]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; arithmetic_ops_counter[31]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; Mult0~mult_hlmac                                                                                                                                                                                     ; AY               ;                       ;
; arithmetic_ops_counter[31]                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; arithmetic_ops_counter[31]~_Duplicate_1                                                                                                                                                              ; Q                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_addr[0]~output                                                                                                                                                                                  ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_addr[1]~output                                                                                                                                                                                  ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_addr[2]~output                                                                                                                                                                                  ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_addr[3]~output                                                                                                                                                                                  ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[4]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_addr[4]~output                                                                                                                                                                                  ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_addr[5]~output                                                                                                                                                                                  ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_addr[6]~output                                                                                                                                                                                  ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[7]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_addr[7]~output                                                                                                                                                                                  ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_addr[8]~output                                                                                                                                                                                  ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_addr[9]~output                                                                                                                                                                                  ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[10]                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_addr[10]~output                                                                                                                                                                                 ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[11]                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_addr[11]~output                                                                                                                                                                                 ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[12]                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_addr[12]~output                                                                                                                                                                                 ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]                                                                                                       ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]~_Duplicate_1                                                                                                    ; Q                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_ba[0]~output                                                                                                                                                                                    ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                        ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_we_n~output                                                                                                                                                                                     ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                        ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                        ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_cas_n~output                                                                                                                                                                                    ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                        ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                        ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_ras_n~output                                                                                                                                                                                    ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                        ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_cs_n~output                                                                                                                                                                                     ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                        ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_dq[0]~output                                                                                                                                                                                    ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_dq[1]~output                                                                                                                                                                                    ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_dq[2]~output                                                                                                                                                                                    ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_dq[3]~output                                                                                                                                                                                    ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_dq[4]~output                                                                                                                                                                                    ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; wire_dq[5]~output                                                                                                                                                                                    ; I                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                              ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                           ; Q                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; wire_dq[0]~output                                                                                                                                                                                    ; OE               ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                              ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                           ; Q                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; wire_dq[1]~output                                                                                                                                                                                    ; OE               ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                 ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                           ; Q                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; wire_dq[2]~output                                                                                                                                                                                    ; OE               ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                 ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                           ; Q                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; wire_dq[3]~output                                                                                                                                                                                    ; OE               ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                 ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                           ; Q                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; wire_dq[4]~output                                                                                                                                                                                    ; OE               ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                 ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                           ; Q                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; wire_dq[5]~output                                                                                                                                                                                    ; OE               ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                 ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[0]~input                                                                                                                                                                                     ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[1]~input                                                                                                                                                                                     ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[2]~input                                                                                                                                                                                     ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[3]~input                                                                                                                                                                                     ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[4]~input                                                                                                                                                                                     ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[5]~input                                                                                                                                                                                     ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[6]~input                                                                                                                                                                                     ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[7]~input                                                                                                                                                                                     ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[8]~input                                                                                                                                                                                     ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[9]~input                                                                                                                                                                                     ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[10]~input                                                                                                                                                                                    ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[11]~input                                                                                                                                                                                    ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[12]~input                                                                                                                                                                                    ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[13]~input                                                                                                                                                                                    ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[14]~input                                                                                                                                                                                    ; O                ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; wire_dq[15]~input                                                                                                                                                                                    ; O                ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[4]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|B_reg[4]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[8]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|B_reg[8]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[7]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|B_reg[7]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[2]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|B_reg[2]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[2]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|B_reg[2]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[7]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[7]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[9]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[9]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[11]~_Duplicate_1                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|B_reg[11]~_Duplicate_1DUPLICATE                                                                                                        ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[1]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[1]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[3]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[3]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[6]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[6]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[10]~_Duplicate_1                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[10]~_Duplicate_1DUPLICATE                                                                                                        ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[12]~_Duplicate_1                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|B_reg[12]~_Duplicate_1DUPLICATE                                                                                                        ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[12]~_Duplicate_1                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|B_reg[12]~_Duplicate_1DUPLICATE                                                                                                        ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[1]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[1]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[8]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|B_reg[8]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[4]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[4]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[8]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[8]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[12]~_Duplicate_1                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[12]~_Duplicate_1DUPLICATE                                                                                                        ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[13]~_Duplicate_1                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[13]~_Duplicate_1DUPLICATE                                                                                                        ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[14]~_Duplicate_1                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|B_reg[14]~_Duplicate_1DUPLICATE                                                                                                        ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[0]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|B_reg[0]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[10]~_Duplicate_1                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|B_reg[10]~_Duplicate_1DUPLICATE                                                                                                        ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[13]~_Duplicate_1                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|B_reg[13]~_Duplicate_1DUPLICATE                                                                                                        ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[9]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|B_reg[9]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[2]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[2]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[4]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|B_reg[4]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[6]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[6]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[9]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|B_reg[9]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[2]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[2]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[10]~_Duplicate_1                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|B_reg[10]~_Duplicate_1DUPLICATE                                                                                                        ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[13]~_Duplicate_1                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[13]~_Duplicate_1DUPLICATE                                                                                                        ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[2]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[2]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[7]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[7]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[8]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[8]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[14]~_Duplicate_1                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[14]~_Duplicate_1DUPLICATE                                                                                                        ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[9]~_Duplicate_1                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|B_reg[9]~_Duplicate_1DUPLICATE                                                                                                         ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[4]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[9]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[9]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[15]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[8]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[13]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[6]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[10]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[14]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[14]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[0]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[5]~DUPLICATE                                                                                                                  ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[11]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[12]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; SystolicArray8x8:systolic_array|cycle_counter[0]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|cycle_counter[0]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; SystolicArray8x8:systolic_array|cycle_counter[1]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|cycle_counter[1]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; SystolicArray8x8:systolic_array|cycle_counter[2]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|cycle_counter[2]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; SystolicArray8x8:systolic_array|cycle_counter[4]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|cycle_counter[4]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; SystolicArray8x8:systolic_array|done                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|done~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; SystolicArray8x8:systolic_array|state.COMPLETE                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; SystolicArray8x8:systolic_array|state.COMPLETE~DUPLICATE                                                                                                                                             ;                  ;                       ;
; arithmetic_ops_counter[9]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; arithmetic_ops_counter[9]~_Duplicate_1DUPLICATE                                                                                                                                                      ;                  ;                       ;
; cipher_result[5][6]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; cipher_result[5][6]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; compute_cycles[1]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; compute_cycles[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; compute_cycles[3]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; compute_cycles[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; compute_cycles[6]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; compute_cycles[6]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; compute_cycles[7]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; compute_cycles[7]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; compute_cycles[8]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; compute_cycles[8]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; compute_cycles[12]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; compute_cycles[12]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; compute_cycles[16]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; compute_cycles[16]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; compute_cycles[18]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; compute_cycles[18]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; compute_cycles[22]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; compute_cycles[22]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; compute_cycles[24]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; compute_cycles[24]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; current_state.INIT                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; current_state.INIT~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; current_state.LOAD_MATRIX_A                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; current_state.LOAD_MATRIX_A~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; current_state.LOAD_RESULTS                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; current_state.LOAD_RESULTS~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; current_state.STORE_MATRIX_A                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; current_state.STORE_MATRIX_A~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; current_state.STORE_MATRIX_B                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; current_state.STORE_MATRIX_B~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; current_state.STORE_RESULTS                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; current_state.STORE_RESULTS~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; display_mode[0]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; display_mode[0]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; display_mode[2]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; display_mode[2]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; display_mode[3]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; display_mode[3]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; init_delay_counter[12]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; init_delay_counter[12]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; matrix_index[0]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; matrix_index[0]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; memory_accesses_counter[1]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; memory_accesses_counter[2]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[2]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; memory_accesses_counter[4]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[4]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; memory_accesses_counter[8]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[8]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; memory_accesses_counter[12]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[12]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; memory_accesses_counter[14]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[14]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; memory_accesses_counter[16]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[16]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; memory_accesses_counter[18]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[18]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; memory_accesses_counter[20]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[20]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; memory_accesses_counter[22]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[22]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; memory_accesses_counter[24]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[24]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; memory_accesses_counter[25]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[25]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; memory_accesses_counter[28]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[28]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; memory_accesses_counter[29]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; memory_accesses_counter[29]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; result_index[0]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; result_index[0]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; result_index[1]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; result_index[1]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; result_index[2]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; result_index[2]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; result_index[3]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; result_index[3]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; result_index[4]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; result_index[4]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; result_index[5]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; result_index[5]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; result_index[6]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; result_index[6]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; results_loaded[0][0][3]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; results_loaded[0][0][3]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; results_loaded[0][0][6]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; results_loaded[0][0][6]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; results_loaded[1][0][7]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; results_loaded[1][0][7]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; results_loaded[2][0][6]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; results_loaded[2][0][6]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; results_loaded[3][0][0]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; results_loaded[3][0][0]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; results_loaded[3][0][5]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; results_loaded[3][0][5]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; results_loaded[5][0][6]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; results_loaded[5][0][6]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|active_cs_n                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|active_cs_n~DUPLICATE                                                                                                     ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_addr[12]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_addr[12]~DUPLICATE                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_count[2]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_count[2]~DUPLICATE                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_count[3]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_count[3]~DUPLICATE                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_next.111                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_next.111~DUPLICATE                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_state.000~DUPLICATE                                                                                                     ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_state.010                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_state.010~DUPLICATE                                                                                                     ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_state.111                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_state.111~DUPLICATE                                                                                                     ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_count[1]~DUPLICATE                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_count[3]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_count[3]~DUPLICATE                                                                                                      ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_next.000001000                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_next.000001000~DUPLICATE                                                                                                ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_next.010000000                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_next.010000000~DUPLICATE                                                                                                ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001~DUPLICATE                                                                                               ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_state.000000100                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_state.000000100~DUPLICATE                                                                                               ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_state.000001000                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_state.000001000~DUPLICATE                                                                                               ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000~DUPLICATE                                                                                               ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_state.010000000                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_state.010000000~DUPLICATE                                                                                               ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[1]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[1]~DUPLICATE                                                                                              ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[2]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[2]~DUPLICATE                                                                                              ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[5]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[5]~DUPLICATE                                                                                              ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|refresh_request                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|refresh_request~DUPLICATE                                                                                                 ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entries[0]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entries[0]~DUPLICATE  ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entries[1]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entries[1]~DUPLICATE  ;                  ;                       ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_0[29] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_0[29]~DUPLICATE ;                  ;                       ;
; sdram_interface:sdram_if|current_state.READ_START                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram_interface:sdram_if|current_state.READ_START~DUPLICATE                                                                                                                                          ;                  ;                       ;
; sdram_interface:sdram_if|current_state.READ_WAIT                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram_interface:sdram_if|current_state.READ_WAIT~DUPLICATE                                                                                                                                           ;                  ;                       ;
; sdram_interface:sdram_if|current_state.WRITE_WAIT                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram_interface:sdram_if|current_state.WRITE_WAIT~DUPLICATE                                                                                                                                          ;                  ;                       ;
; state_timer[3]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; state_timer[3]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; systolic_start                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; systolic_start~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                       ;
+-----------------------------+------------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity               ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+------------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_new_sdram_controller_0 ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_new_sdram_controller_0 ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_new_sdram_controller_0 ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_new_sdram_controller_0 ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_new_sdram_controller_0 ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_new_sdram_controller_0 ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_new_sdram_controller_0 ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+------------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 13514 ) ; 0.00 % ( 0 / 13514 )       ; 0.00 % ( 0 / 13514 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 13514 ) ; 0.00 % ( 0 / 13514 )       ; 0.00 % ( 0 / 13514 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 13503 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/dylanggf/Documents/Arqui2/Proy2Final/output_files/proyecto2.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,630 / 32,070        ; 11 %  ;
; ALMs needed [=A-B+C]                                        ; 3,630                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,788 / 32,070        ; 15 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,408                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,749                 ;       ;
;         [c] ALMs used for registers                         ; 1,631                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,225 / 32,070        ; 4 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 67 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 66                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 707 / 3,207           ; 22 %  ;
;     -- Logic LABs                                           ; 707                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,837                 ;       ;
;     -- 7 input functions                                    ; 7                     ;       ;
;     -- 6 input functions                                    ; 794                   ;       ;
;     -- 5 input functions                                    ; 1,204                 ;       ;
;     -- 4 input functions                                    ; 765                   ;       ;
;     -- <=3 input functions                                  ; 3,067                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,496                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 6,869                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 6,078 / 64,140        ; 9 %   ;
;         -- Secondary logic registers                        ; 791 / 64,140          ; 1 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 6,269                 ;       ;
;         -- Routing optimization registers                   ; 600                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 83 / 457              ; 18 %  ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 46                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 397               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 4,065,280         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,065,280         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 40 / 87               ; 46 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 6.3% / 6.6% / 5.4%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 28.9% / 29.6% / 29.3% ;       ;
; Maximum fan-out                                             ; 6765                  ;       ;
; Highest non-global fan-out                                  ; 2048                  ;       ;
; Total fan-out                                               ; 52645                 ;       ;
; Average fan-out                                             ; 3.64                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3630 / 32070 ( 11 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3630                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4788 / 32070 ( 15 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1408                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1749                  ; 0                              ;
;         [c] ALMs used for registers                         ; 1631                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1225 / 32070 ( 4 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 67 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 66                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 707 / 3207 ( 22 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 707                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 5837                  ; 0                              ;
;     -- 7 input functions                                    ; 7                     ; 0                              ;
;     -- 6 input functions                                    ; 794                   ; 0                              ;
;     -- 5 input functions                                    ; 1204                  ; 0                              ;
;     -- 4 input functions                                    ; 765                   ; 0                              ;
;     -- <=3 input functions                                  ; 3067                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1496                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 6078 / 64140 ( 9 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 791 / 64140 ( 1 % )   ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 6269                  ; 0                              ;
;         -- Routing optimization registers                   ; 600                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 81                    ; 2                              ;
; I/O registers                                               ; 46                    ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 40 / 87 ( 45 % )      ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 3 / 116 ( 2 % )                ;
; Double data rate I/O input circuitry                        ; 16 / 400 ( 4 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 24 / 400 ( 6 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 6 / 425 ( 1 % )       ; 0 / 425 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 13735                 ; 0                              ;
;     -- Registered Input Connections                         ; 13641                 ; 0                              ;
;     -- Output Connections                                   ; 16                    ; 13719                          ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 53257                 ; 13755                          ;
;     -- Registered Connections                               ; 28542                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 32                    ; 13719                          ;
;     -- hard_block:auto_generated_inst                       ; 13719                 ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 3                     ; 2                              ;
;     -- Output Ports                                         ; 64                    ; 3                              ;
;     -- Bidir Ports                                          ; 16                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; btn2          ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; clk_clk       ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 6763                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset_reset_n ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 6766                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; hex0[0]       ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[1]       ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[2]       ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[3]       ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[4]       ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[5]       ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[6]       ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[0]       ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[1]       ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[2]       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[3]       ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[4]       ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[5]       ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[6]       ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[0]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[1]       ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[2]       ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[3]       ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[4]       ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[5]       ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[6]       ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[0]       ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[1]       ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[2]       ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[3]       ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[4]       ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[5]       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[6]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[1]       ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[2]       ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[3]       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[4]       ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[5]       ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[6]       ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[0]       ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[1]       ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[2]       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[3]       ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[4]       ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[5]       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[6]       ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_addr[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_addr[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_addr[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_addr[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_addr[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_addr[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_addr[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_addr[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_addr[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_addr[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_addr[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_addr[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_addr[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_ba[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_ba[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_cas_n    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_cke      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_cs_n     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_dqm[0]   ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_dqm[1]   ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_ras_n    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; wire_we_n     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------+
; wire_dq[0]  ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe              ;
; wire_dq[10] ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6 ;
; wire_dq[11] ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6 ;
; wire_dq[12] ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6 ;
; wire_dq[13] ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6 ;
; wire_dq[14] ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6 ;
; wire_dq[15] ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6 ;
; wire_dq[1]  ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1 ;
; wire_dq[2]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2 ;
; wire_dq[3]  ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3 ;
; wire_dq[4]  ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4 ;
; wire_dq[5]  ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5 ;
; wire_dq[6]  ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6 ;
; wire_dq[7]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6 ;
; wire_dq[8]  ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6 ;
; wire_dq[9]  ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 41 / 48 ( 85 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 29 / 32 ( 91 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; wire_we_n                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; reset_reset_n                   ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; btn2                            ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; hex4[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; hex5[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; hex5[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; hex5[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; wire_dqm[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; wire_addr[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; hex3[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; hex2[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; hex3[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; hex5[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; hex5[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; hex3[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; wire_addr[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; hex3[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; hex3[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; hex2[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; hex2[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; hex2[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; wire_addr[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; hex3[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; hex3[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; hex1[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; hex2[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; hex2[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; wire_ras_n                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; wire_addr[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; hex0[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; hex0[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; hex0[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; hex2[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; wire_cas_n                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; wire_ba[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; clk_clk                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; wire_addr[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; hex0[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; hex1[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; hex1[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; wire_dq[5]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; wire_cs_n                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; wire_addr[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; wire_addr[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; wire_addr[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; hex0[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; hex0[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; hex1[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; wire_dq[13]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; wire_dq[12]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; wire_dq[11]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; wire_dq[8]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; wire_addr[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; wire_addr[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; wire_addr[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; hex0[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; hex1[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; hex1[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; wire_dq[15]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; wire_dq[14]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; wire_dq[1]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; wire_dq[10]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; wire_dq[9]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; wire_dq[7]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; wire_ba[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; wire_addr[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; hex1[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; wire_dq[0]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; wire_dq[2]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; wire_dq[3]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; wire_dq[4]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; wire_dq[6]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; wire_dqm[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; wire_cke                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; wire_addr[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; hex4[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; hex5[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; hex4[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; hex4[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; hex4[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; hex4[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; hex4[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; hex5[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; hex0[0]       ; Incomplete set of assignments ;
; hex0[1]       ; Incomplete set of assignments ;
; hex0[2]       ; Incomplete set of assignments ;
; hex0[3]       ; Incomplete set of assignments ;
; hex0[4]       ; Incomplete set of assignments ;
; hex0[5]       ; Incomplete set of assignments ;
; hex0[6]       ; Incomplete set of assignments ;
; hex1[0]       ; Incomplete set of assignments ;
; hex1[1]       ; Incomplete set of assignments ;
; hex1[2]       ; Incomplete set of assignments ;
; hex1[3]       ; Incomplete set of assignments ;
; hex1[4]       ; Incomplete set of assignments ;
; hex1[5]       ; Incomplete set of assignments ;
; hex1[6]       ; Incomplete set of assignments ;
; hex2[0]       ; Incomplete set of assignments ;
; hex2[1]       ; Incomplete set of assignments ;
; hex2[2]       ; Incomplete set of assignments ;
; hex2[3]       ; Incomplete set of assignments ;
; hex2[4]       ; Incomplete set of assignments ;
; hex2[5]       ; Incomplete set of assignments ;
; hex2[6]       ; Incomplete set of assignments ;
; hex3[0]       ; Incomplete set of assignments ;
; hex3[1]       ; Incomplete set of assignments ;
; hex3[2]       ; Incomplete set of assignments ;
; hex3[3]       ; Incomplete set of assignments ;
; hex3[4]       ; Incomplete set of assignments ;
; hex3[5]       ; Incomplete set of assignments ;
; hex3[6]       ; Incomplete set of assignments ;
; hex4[0]       ; Incomplete set of assignments ;
; hex4[1]       ; Incomplete set of assignments ;
; hex4[2]       ; Incomplete set of assignments ;
; hex4[3]       ; Incomplete set of assignments ;
; hex4[4]       ; Incomplete set of assignments ;
; hex4[5]       ; Incomplete set of assignments ;
; hex4[6]       ; Incomplete set of assignments ;
; hex5[0]       ; Incomplete set of assignments ;
; hex5[1]       ; Incomplete set of assignments ;
; hex5[2]       ; Incomplete set of assignments ;
; hex5[3]       ; Incomplete set of assignments ;
; hex5[4]       ; Incomplete set of assignments ;
; hex5[5]       ; Incomplete set of assignments ;
; hex5[6]       ; Incomplete set of assignments ;
; wire_addr[0]  ; Incomplete set of assignments ;
; wire_addr[1]  ; Incomplete set of assignments ;
; wire_addr[2]  ; Incomplete set of assignments ;
; wire_addr[3]  ; Incomplete set of assignments ;
; wire_addr[4]  ; Incomplete set of assignments ;
; wire_addr[5]  ; Incomplete set of assignments ;
; wire_addr[6]  ; Incomplete set of assignments ;
; wire_addr[7]  ; Incomplete set of assignments ;
; wire_addr[8]  ; Incomplete set of assignments ;
; wire_addr[9]  ; Incomplete set of assignments ;
; wire_addr[10] ; Incomplete set of assignments ;
; wire_addr[11] ; Incomplete set of assignments ;
; wire_addr[12] ; Incomplete set of assignments ;
; wire_ba[0]    ; Incomplete set of assignments ;
; wire_cas_n    ; Incomplete set of assignments ;
; wire_cs_n     ; Incomplete set of assignments ;
; wire_ras_n    ; Incomplete set of assignments ;
; wire_we_n     ; Incomplete set of assignments ;
; wire_cke      ; Incomplete set of assignments ;
; wire_ba[1]    ; Incomplete set of assignments ;
; wire_dqm[0]   ; Incomplete set of assignments ;
; wire_dqm[1]   ; Incomplete set of assignments ;
; wire_dq[0]    ; Incomplete set of assignments ;
; wire_dq[1]    ; Incomplete set of assignments ;
; wire_dq[2]    ; Incomplete set of assignments ;
; wire_dq[3]    ; Incomplete set of assignments ;
; wire_dq[4]    ; Incomplete set of assignments ;
; wire_dq[5]    ; Incomplete set of assignments ;
; wire_dq[6]    ; Incomplete set of assignments ;
; wire_dq[7]    ; Incomplete set of assignments ;
; wire_dq[8]    ; Incomplete set of assignments ;
; wire_dq[9]    ; Incomplete set of assignments ;
; wire_dq[10]   ; Incomplete set of assignments ;
; wire_dq[11]   ; Incomplete set of assignments ;
; wire_dq[12]   ; Incomplete set of assignments ;
; wire_dq[13]   ; Incomplete set of assignments ;
; wire_dq[14]   ; Incomplete set of assignments ;
; wire_dq[15]   ; Incomplete set of assignments ;
; clk_clk       ; Incomplete set of assignments ;
; reset_reset_n ; Incomplete set of assignments ;
; btn2          ; Incomplete set of assignments ;
+---------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                                          ;                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; sdram:sdram_controller|sdram_sys_sdram_pll_0:sys_sdram_pll_0|sdram_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                                                                      ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                                                           ; none                       ;
;     -- PLL Bandwidth                                                                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                                           ; 400000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                                                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                                 ; 715.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                                ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                                                 ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                                 ; 111.888111 MHz             ;
;     -- PLL Enable                                                                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                                                                         ; 143                        ;
;     -- N Counter                                                                                                                                                         ; 10                         ;
;     -- PLL Refclk Select                                                                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                                                                ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                                        ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                                           ; clk_clk~input              ;
;             -- CLKIN(1) source                                                                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                                           ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                                ;                            ;
;         -- sdram:sdram_controller|sdram_sys_sdram_pll_0:sys_sdram_pll_0|sdram_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                                    ; 143.0 MHz                  ;
;             -- Output Clock Location                                                                                                                                     ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                    ; On                         ;
;             -- Duty Cycle                                                                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                                 ; 5                          ;
;             -- C Counter PH Mux PRST                                                                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                                                                            ; 1                          ;
;                                                                                                                                                                          ;                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                          ; Entity Name                                     ; Library Name ;
+----------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+
; |matrix_multiplication_system                                                                                  ; 3629.5 (1573.4)      ; 4788.0 (2404.9)                  ; 1225.5 (842.9)                                    ; 67.0 (11.3)                      ; 0.0 (0.0)            ; 5837 (2003)         ; 6869 (4456)               ; 46 (46)       ; 0                 ; 0     ; 40         ; 83   ; 0            ; |matrix_multiplication_system                                                                                                                                                                                ; matrix_multiplication_system                    ; work         ;
;    |SystolicArray8x8:systolic_array|                                                                           ; 1001.0 (402.5)       ; 1342.8 (451.3)                   ; 368.2 (66.9)                                      ; 26.3 (18.1)                      ; 0.0 (0.0)            ; 1844 (820)          ; 2226 (16)                 ; 0 (0)         ; 0                 ; 0     ; 38         ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array                                                                                                                                                ; SystolicArray8x8                                ; work         ;
;       |PE_SO:ROWS[0].COLS[0].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.7 (8.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[0].COLS[1].pe_inst|                                                                          ; 14.0 (14.0)          ; 14.7 (14.7)                      ; 2.7 (2.7)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[0].COLS[2].pe_inst|                                                                          ; 12.0 (12.0)          ; 15.8 (15.8)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[2].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[0].COLS[3].pe_inst|                                                                          ; 14.0 (14.0)          ; 14.7 (14.7)                      ; 2.7 (2.7)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[0].COLS[4].pe_inst|                                                                          ; 12.0 (12.0)          ; 15.8 (15.8)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[0].COLS[5].pe_inst|                                                                          ; 12.2 (12.2)          ; 16.3 (16.3)                      ; 4.3 (4.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[0].COLS[6].pe_inst|                                                                          ; 12.9 (12.9)          ; 15.7 (15.7)                      ; 3.7 (3.7)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 16 (16)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[0].COLS[7].pe_inst|                                                                          ; 13.7 (13.7)          ; 15.2 (15.2)                      ; 3.2 (3.2)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 16 (16)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[1].COLS[0].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[1].COLS[1].pe_inst|                                                                          ; 12.5 (12.5)          ; 16.4 (16.4)                      ; 4.1 (4.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 16 (16)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[1].COLS[2].pe_inst|                                                                          ; 12.2 (12.2)          ; 17.2 (17.2)                      ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[1].COLS[3].pe_inst|                                                                          ; 11.0 (11.0)          ; 15.7 (15.7)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[1].COLS[4].pe_inst|                                                                          ; 8.9 (8.9)            ; 16.6 (16.6)                      ; 7.6 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[1].COLS[5].pe_inst|                                                                          ; 11.4 (11.4)          ; 15.4 (15.4)                      ; 4.1 (4.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[1].COLS[6].pe_inst|                                                                          ; 11.3 (11.3)          ; 17.1 (17.1)                      ; 6.1 (6.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 16 (16)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[1].COLS[7].pe_inst|                                                                          ; 13.2 (13.2)          ; 16.6 (16.6)                      ; 3.5 (3.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[2].COLS[0].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[2].COLS[1].pe_inst|                                                                          ; 8.0 (8.0)            ; 16.4 (16.4)                      ; 8.4 (8.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[2].COLS[2].pe_inst|                                                                          ; 8.0 (8.0)            ; 16.7 (16.7)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[2].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[2].COLS[3].pe_inst|                                                                          ; 8.0 (8.0)            ; 18.2 (18.2)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[2].COLS[4].pe_inst|                                                                          ; 8.0 (8.0)            ; 17.4 (17.4)                      ; 9.4 (9.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[2].COLS[5].pe_inst|                                                                          ; 8.0 (8.0)            ; 16.3 (16.3)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[2].COLS[6].pe_inst|                                                                          ; 10.0 (10.0)          ; 16.8 (16.8)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[2].COLS[7].pe_inst|                                                                          ; 10.7 (10.7)          ; 16.9 (16.9)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[3].COLS[0].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[3].COLS[1].pe_inst|                                                                          ; 7.8 (7.8)            ; 16.3 (16.3)                      ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[3].COLS[2].pe_inst|                                                                          ; 8.0 (8.0)            ; 15.8 (15.8)                      ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[3].COLS[3].pe_inst|                                                                          ; 8.0 (8.0)            ; 17.8 (17.8)                      ; 9.8 (9.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[3].COLS[4].pe_inst|                                                                          ; 8.0 (8.0)            ; 17.9 (17.9)                      ; 9.9 (9.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[3].COLS[5].pe_inst|                                                                          ; 8.0 (8.0)            ; 17.5 (17.5)                      ; 9.5 (9.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[3].COLS[6].pe_inst|                                                                          ; 10.0 (10.0)          ; 18.1 (18.1)                      ; 8.1 (8.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[3].COLS[7].pe_inst|                                                                          ; 9.7 (9.7)            ; 16.2 (16.2)                      ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[4].COLS[0].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.2 (8.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[4].COLS[1].pe_inst|                                                                          ; 10.2 (10.2)          ; 16.5 (16.5)                      ; 6.5 (6.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[4].COLS[2].pe_inst|                                                                          ; 8.7 (8.7)            ; 16.2 (16.2)                      ; 7.6 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[2].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[4].COLS[3].pe_inst|                                                                          ; 9.0 (9.0)            ; 17.7 (17.7)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[4].COLS[4].pe_inst|                                                                          ; 12.0 (12.0)          ; 17.8 (17.8)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[4].COLS[5].pe_inst|                                                                          ; 9.0 (9.0)            ; 16.0 (16.0)                      ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[4].COLS[6].pe_inst|                                                                          ; 10.0 (10.0)          ; 17.1 (17.1)                      ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[4].COLS[7].pe_inst|                                                                          ; 8.7 (8.7)            ; 15.9 (15.9)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[7].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[5].COLS[0].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[0].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[5].COLS[1].pe_inst|                                                                          ; 11.1 (11.1)          ; 16.2 (16.2)                      ; 5.6 (5.6)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 16 (16)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[5].COLS[2].pe_inst|                                                                          ; 8.3 (8.3)            ; 15.6 (15.6)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[5].COLS[3].pe_inst|                                                                          ; 8.0 (8.0)            ; 17.2 (17.2)                      ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[5].COLS[4].pe_inst|                                                                          ; 8.7 (8.7)            ; 17.5 (17.5)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[5].COLS[5].pe_inst|                                                                          ; 8.3 (8.3)            ; 16.5 (16.5)                      ; 8.2 (8.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[5].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[5].COLS[6].pe_inst|                                                                          ; 10.3 (10.3)          ; 17.2 (17.2)                      ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[5].COLS[7].pe_inst|                                                                          ; 8.7 (8.7)            ; 16.2 (16.2)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[7].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[6].COLS[0].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.8 (8.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[6].COLS[1].pe_inst|                                                                          ; 8.0 (8.0)            ; 10.2 (10.2)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[6].COLS[2].pe_inst|                                                                          ; 8.0 (8.0)            ; 9.2 (9.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[6].COLS[3].pe_inst|                                                                          ; 8.0 (8.0)            ; 9.9 (9.9)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[6].COLS[4].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.8 (8.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[4].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[6].COLS[5].pe_inst|                                                                          ; 8.0 (8.0)            ; 9.0 (9.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[6].COLS[6].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.7 (8.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[6].COLS[7].pe_inst|                                                                          ; 8.0 (8.0)            ; 9.7 (9.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[7].COLS[0].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[7].COLS[1].pe_inst|                                                                          ; 8.0 (8.0)            ; 9.6 (9.6)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[7].COLS[2].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.8 (8.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[7].COLS[3].pe_inst|                                                                          ; 8.0 (8.0)            ; 9.3 (9.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[7].COLS[4].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.8 (8.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[7].COLS[5].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.7 (8.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[7].COLS[6].pe_inst|                                                                          ; 8.0 (8.0)            ; 8.9 (8.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;       |PE_SO:ROWS[7].COLS[7].pe_inst|                                                                          ; 8.0 (8.0)            ; 9.2 (9.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |matrix_multiplication_system|SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst                                                                                                                  ; PE_SO                                           ; work         ;
;    |lpm_divide:Div0|                                                                                           ; 571.9 (0.0)          ; 544.5 (0.0)                      ; 1.2 (0.0)                                         ; 28.6 (0.0)                       ; 0.0 (0.0)            ; 1086 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Div0                                                                                                                                                                ; lpm_divide                                      ; work         ;
;       |lpm_divide_3dm:auto_generated|                                                                          ; 571.9 (0.0)          ; 544.5 (0.0)                      ; 1.2 (0.0)                                         ; 28.6 (0.0)                       ; 0.0 (0.0)            ; 1086 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Div0|lpm_divide_3dm:auto_generated                                                                                                                                  ; lpm_divide_3dm                                  ; work         ;
;          |sign_div_unsign_9nh:divider|                                                                         ; 571.9 (0.0)          ; 544.5 (0.0)                      ; 1.2 (0.0)                                         ; 28.6 (0.0)                       ; 0.0 (0.0)            ; 1086 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                                                                                                      ; sign_div_unsign_9nh                             ; work         ;
;             |alt_u_div_o2f:divider|                                                                            ; 571.9 (571.9)        ; 544.5 (544.5)                    ; 1.2 (1.2)                                         ; 28.6 (28.6)                      ; 0.0 (0.0)            ; 1086 (1086)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider                                                                                ; alt_u_div_o2f                                   ; work         ;
;    |lpm_divide:Mod0|                                                                                           ; 75.7 (0.0)           ; 75.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 156 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod0                                                                                                                                                                ; lpm_divide                                      ; work         ;
;       |lpm_divide_o3m:auto_generated|                                                                          ; 75.7 (0.0)           ; 75.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 156 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod0|lpm_divide_o3m:auto_generated                                                                                                                                  ; lpm_divide_o3m                                  ; work         ;
;          |sign_div_unsign_rlh:divider|                                                                         ; 75.7 (0.0)           ; 75.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 156 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod0|lpm_divide_o3m:auto_generated|sign_div_unsign_rlh:divider                                                                                                      ; sign_div_unsign_rlh                             ; work         ;
;             |alt_u_div_sve:divider|                                                                            ; 75.7 (75.7)          ; 75.3 (75.3)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 156 (156)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod0|lpm_divide_o3m:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_sve:divider                                                                                ; alt_u_div_sve                                   ; work         ;
;    |lpm_divide:Mod1|                                                                                           ; 21.9 (0.0)           ; 22.0 (0.0)                       ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod1                                                                                                                                                                ; lpm_divide                                      ; work         ;
;       |lpm_divide_92m:auto_generated|                                                                          ; 21.9 (0.0)           ; 22.0 (0.0)                       ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod1|lpm_divide_92m:auto_generated                                                                                                                                  ; lpm_divide_92m                                  ; work         ;
;          |sign_div_unsign_ckh:divider|                                                                         ; 21.9 (0.0)           ; 22.0 (0.0)                       ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod1|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider                                                                                                      ; sign_div_unsign_ckh                             ; work         ;
;             |alt_u_div_use:divider|                                                                            ; 21.9 (21.9)          ; 22.0 (22.0)                      ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 44 (44)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod1|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_use:divider                                                                                ; alt_u_div_use                                   ; work         ;
;    |lpm_divide:Mod10|                                                                                          ; 25.5 (0.0)           ; 25.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod10                                                                                                                                                               ; lpm_divide                                      ; work         ;
;       |lpm_divide_92m:auto_generated|                                                                          ; 25.5 (0.0)           ; 25.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod10|lpm_divide_92m:auto_generated                                                                                                                                 ; lpm_divide_92m                                  ; work         ;
;          |sign_div_unsign_ckh:divider|                                                                         ; 25.5 (0.0)           ; 25.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod10|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider                                                                                                     ; sign_div_unsign_ckh                             ; work         ;
;             |alt_u_div_use:divider|                                                                            ; 25.5 (25.5)          ; 25.5 (25.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod10|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_use:divider                                                                               ; alt_u_div_use                                   ; work         ;
;    |lpm_divide:Mod11|                                                                                          ; 25.1 (0.0)           ; 25.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod11                                                                                                                                                               ; lpm_divide                                      ; work         ;
;       |lpm_divide_92m:auto_generated|                                                                          ; 25.1 (0.0)           ; 25.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod11|lpm_divide_92m:auto_generated                                                                                                                                 ; lpm_divide_92m                                  ; work         ;
;          |sign_div_unsign_ckh:divider|                                                                         ; 25.1 (0.0)           ; 25.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod11|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider                                                                                                     ; sign_div_unsign_ckh                             ; work         ;
;             |alt_u_div_use:divider|                                                                            ; 25.1 (25.1)          ; 25.0 (25.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 50 (50)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod11|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_use:divider                                                                               ; alt_u_div_use                                   ; work         ;
;    |lpm_divide:Mod12|                                                                                          ; 25.5 (0.0)           ; 25.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod12                                                                                                                                                               ; lpm_divide                                      ; work         ;
;       |lpm_divide_92m:auto_generated|                                                                          ; 25.5 (0.0)           ; 25.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod12|lpm_divide_92m:auto_generated                                                                                                                                 ; lpm_divide_92m                                  ; work         ;
;          |sign_div_unsign_ckh:divider|                                                                         ; 25.5 (0.0)           ; 25.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod12|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider                                                                                                     ; sign_div_unsign_ckh                             ; work         ;
;             |alt_u_div_use:divider|                                                                            ; 25.5 (25.5)          ; 25.5 (25.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod12|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_use:divider                                                                               ; alt_u_div_use                                   ; work         ;
;    |lpm_divide:Mod2|                                                                                           ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod2                                                                                                                                                                ; lpm_divide                                      ; work         ;
;       |lpm_divide_92m:auto_generated|                                                                          ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod2|lpm_divide_92m:auto_generated                                                                                                                                  ; lpm_divide_92m                                  ; work         ;
;          |sign_div_unsign_ckh:divider|                                                                         ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod2|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider                                                                                                      ; sign_div_unsign_ckh                             ; work         ;
;             |alt_u_div_use:divider|                                                                            ; 22.0 (22.0)          ; 22.0 (22.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod2|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_use:divider                                                                                ; alt_u_div_use                                   ; work         ;
;    |lpm_divide:Mod3|                                                                                           ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod3                                                                                                                                                                ; lpm_divide                                      ; work         ;
;       |lpm_divide_92m:auto_generated|                                                                          ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod3|lpm_divide_92m:auto_generated                                                                                                                                  ; lpm_divide_92m                                  ; work         ;
;          |sign_div_unsign_ckh:divider|                                                                         ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod3|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider                                                                                                      ; sign_div_unsign_ckh                             ; work         ;
;             |alt_u_div_use:divider|                                                                            ; 22.0 (22.0)          ; 22.0 (22.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod3|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_use:divider                                                                                ; alt_u_div_use                                   ; work         ;
;    |lpm_divide:Mod4|                                                                                           ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod4                                                                                                                                                                ; lpm_divide                                      ; work         ;
;       |lpm_divide_92m:auto_generated|                                                                          ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod4|lpm_divide_92m:auto_generated                                                                                                                                  ; lpm_divide_92m                                  ; work         ;
;          |sign_div_unsign_ckh:divider|                                                                         ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod4|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider                                                                                                      ; sign_div_unsign_ckh                             ; work         ;
;             |alt_u_div_use:divider|                                                                            ; 22.0 (22.0)          ; 22.0 (22.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod4|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_use:divider                                                                                ; alt_u_div_use                                   ; work         ;
;    |lpm_divide:Mod5|                                                                                           ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod5                                                                                                                                                                ; lpm_divide                                      ; work         ;
;       |lpm_divide_92m:auto_generated|                                                                          ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod5|lpm_divide_92m:auto_generated                                                                                                                                  ; lpm_divide_92m                                  ; work         ;
;          |sign_div_unsign_ckh:divider|                                                                         ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod5|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider                                                                                                      ; sign_div_unsign_ckh                             ; work         ;
;             |alt_u_div_use:divider|                                                                            ; 22.0 (22.0)          ; 22.0 (22.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod5|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_use:divider                                                                                ; alt_u_div_use                                   ; work         ;
;    |lpm_divide:Mod6|                                                                                           ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod6                                                                                                                                                                ; lpm_divide                                      ; work         ;
;       |lpm_divide_92m:auto_generated|                                                                          ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod6|lpm_divide_92m:auto_generated                                                                                                                                  ; lpm_divide_92m                                  ; work         ;
;          |sign_div_unsign_ckh:divider|                                                                         ; 22.0 (0.0)           ; 22.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod6|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider                                                                                                      ; sign_div_unsign_ckh                             ; work         ;
;             |alt_u_div_use:divider|                                                                            ; 22.0 (22.0)          ; 22.0 (22.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod6|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_use:divider                                                                                ; alt_u_div_use                                   ; work         ;
;    |lpm_divide:Mod7|                                                                                           ; 24.2 (0.0)           ; 24.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod7                                                                                                                                                                ; lpm_divide                                      ; work         ;
;       |lpm_divide_92m:auto_generated|                                                                          ; 24.2 (0.0)           ; 24.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod7|lpm_divide_92m:auto_generated                                                                                                                                  ; lpm_divide_92m                                  ; work         ;
;          |sign_div_unsign_ckh:divider|                                                                         ; 24.2 (0.0)           ; 24.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod7|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider                                                                                                      ; sign_div_unsign_ckh                             ; work         ;
;             |alt_u_div_use:divider|                                                                            ; 24.2 (24.2)          ; 24.7 (24.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod7|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_use:divider                                                                                ; alt_u_div_use                                   ; work         ;
;    |lpm_divide:Mod8|                                                                                           ; 24.7 (0.0)           ; 25.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod8                                                                                                                                                                ; lpm_divide                                      ; work         ;
;       |lpm_divide_92m:auto_generated|                                                                          ; 24.7 (0.0)           ; 25.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod8|lpm_divide_92m:auto_generated                                                                                                                                  ; lpm_divide_92m                                  ; work         ;
;          |sign_div_unsign_ckh:divider|                                                                         ; 24.7 (0.0)           ; 25.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod8|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider                                                                                                      ; sign_div_unsign_ckh                             ; work         ;
;             |alt_u_div_use:divider|                                                                            ; 24.7 (24.7)          ; 25.5 (25.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod8|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_use:divider                                                                                ; alt_u_div_use                                   ; work         ;
;    |lpm_divide:Mod9|                                                                                           ; 25.5 (0.0)           ; 25.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod9                                                                                                                                                                ; lpm_divide                                      ; work         ;
;       |lpm_divide_92m:auto_generated|                                                                          ; 25.5 (0.0)           ; 25.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod9|lpm_divide_92m:auto_generated                                                                                                                                  ; lpm_divide_92m                                  ; work         ;
;          |sign_div_unsign_ckh:divider|                                                                         ; 25.5 (0.0)           ; 25.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod9|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider                                                                                                      ; sign_div_unsign_ckh                             ; work         ;
;             |alt_u_div_use:divider|                                                                            ; 25.5 (25.5)          ; 25.5 (25.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|lpm_divide:Mod9|lpm_divide_92m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_use:divider                                                                                ; alt_u_div_use                                   ; work         ;
;    |sdram:sdram_controller|                                                                                    ; 108.7 (0.0)          ; 117.8 (0.0)                      ; 9.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 175 (0)             ; 146 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|sdram:sdram_controller                                                                                                                                                         ; sdram                                           ; sdram        ;
;       |altera_reset_controller:rst_controller|                                                                 ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|sdram:sdram_controller|altera_reset_controller:rst_controller                                                                                                                  ; altera_reset_controller                         ; sdram        ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|sdram:sdram_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                       ; altera_reset_synchronizer                       ; sdram        ;
;       |sdram_new_sdram_controller_0:new_sdram_controller_0|                                                    ; 108.3 (91.0)         ; 116.3 (92.7)                     ; 8.0 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (149)           ; 143 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0                                                                                                     ; sdram_new_sdram_controller_0                    ; sdram        ;
;          |sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module| ; 17.3 (17.3)          ; 23.7 (23.7)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module ; sdram_new_sdram_controller_0_input_efifo_module ; sdram        ;
;       |sdram_sys_sdram_pll_0:sys_sdram_pll_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|sdram:sdram_controller|sdram_sys_sdram_pll_0:sys_sdram_pll_0                                                                                                                   ; sdram_sys_sdram_pll_0                           ; sdram        ;
;          |sdram_sys_sdram_pll_0_sys_pll:sys_pll|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|sdram:sdram_controller|sdram_sys_sdram_pll_0:sys_sdram_pll_0|sdram_sys_sdram_pll_0_sys_pll:sys_pll                                                                             ; sdram_sys_sdram_pll_0_sys_pll                   ; sdram        ;
;             |altera_pll:altera_pll_i|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|sdram:sdram_controller|sdram_sys_sdram_pll_0:sys_sdram_pll_0|sdram_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i                                                     ; altera_pll                                      ; work         ;
;    |sdram_interface:sdram_if|                                                                                  ; 14.8 (14.8)          ; 18.9 (18.9)                      ; 4.3 (4.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 12 (12)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |matrix_multiplication_system|sdram_interface:sdram_if                                                                                                                                                       ; sdram_interface                                 ; work         ;
+----------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; hex0[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_addr[0]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_addr[1]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_addr[2]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_addr[3]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_addr[4]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_addr[5]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_addr[6]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_addr[7]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_addr[8]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_addr[9]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_addr[10] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_addr[11] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_addr[12] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_ba[0]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_cas_n    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_cs_n     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_ras_n    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_we_n     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; wire_cke      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_ba[1]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_dqm[0]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_dqm[1]   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_dq[0]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; wire_dq[1]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; wire_dq[2]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; wire_dq[3]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; wire_dq[4]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; wire_dq[5]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; wire_dq[6]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_dq[7]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_dq[8]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_dq[9]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_dq[10]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_dq[11]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_dq[12]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_dq[13]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_dq[14]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; wire_dq[15]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk_clk       ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_reset_n ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; btn2          ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; wire_dq[0]                                                                                                                                                       ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                     ; 0                 ; 0       ;
; wire_dq[1]                                                                                                                                                       ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                     ; 0                 ; 0       ;
; wire_dq[2]                                                                                                                                                       ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                     ; 0                 ; 0       ;
; wire_dq[3]                                                                                                                                                       ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                     ; 0                 ; 0       ;
; wire_dq[4]                                                                                                                                                       ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                     ; 0                 ; 0       ;
; wire_dq[5]                                                                                                                                                       ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                     ; 0                 ; 0       ;
; wire_dq[6]                                                                                                                                                       ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                     ; 0                 ; 0       ;
; wire_dq[7]                                                                                                                                                       ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                     ; 0                 ; 0       ;
; wire_dq[8]                                                                                                                                                       ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                                                                     ; 0                 ; 0       ;
; wire_dq[9]                                                                                                                                                       ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                                                                     ; 0                 ; 0       ;
; wire_dq[10]                                                                                                                                                      ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                                                                    ; 0                 ; 0       ;
; wire_dq[11]                                                                                                                                                      ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                                                                    ; 0                 ; 0       ;
; wire_dq[12]                                                                                                                                                      ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                                                                    ; 0                 ; 0       ;
; wire_dq[13]                                                                                                                                                      ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                                                                    ; 0                 ; 0       ;
; wire_dq[14]                                                                                                                                                      ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                                                                    ; 0                 ; 0       ;
; wire_dq[15]                                                                                                                                                      ;                   ;         ;
;      - sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                                                                    ; 0                 ; 0       ;
; clk_clk                                                                                                                                                          ;                   ;         ;
; reset_reset_n                                                                                                                                                    ;                   ;         ;
;      - sdram:sdram_controller|sdram_sys_sdram_pll_0:sys_sdram_pll_0|sdram_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 0                 ; 0       ;
;      - reset_reset_n~inputCLKENA0                                                                                                                                ; 0                 ; 0       ;
; btn2                                                                                                                                                             ;                   ;         ;
;      - btn2_prev                                                                                                                                                 ; 1                 ; 0       ;
;      - btn2_edge~0                                                                                                                                               ; 1                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                        ; Location                   ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Decoder2~1                                                                                                                                                                                  ; MLABCELL_X39_Y13_N21       ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~2                                                                                                                                                                                  ; MLABCELL_X39_Y13_N24       ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~3                                                                                                                                                                                  ; MLABCELL_X39_Y13_N27       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~4                                                                                                                                                                                  ; MLABCELL_X39_Y13_N42       ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~5                                                                                                                                                                                  ; MLABCELL_X39_Y13_N45       ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Decoder2~6                                                                                                                                                                                  ; LABCELL_X42_Y16_N42        ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LessThan1~4                                                                                                                                                                                 ; LABCELL_X73_Y9_N24         ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SystolicArray8x8:systolic_array|cycle_counter[0]~1                                                                                                                                          ; LABCELL_X36_Y12_N42        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; SystolicArray8x8:systolic_array|state.COMPUTE                                                                                                                                               ; FF_X36_Y12_N26             ; 1521    ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; WideOr0~3                                                                                                                                                                                   ; MLABCELL_X52_Y8_N15        ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; always11~0                                                                                                                                                                                  ; LABCELL_X48_Y16_N57        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; always17~0                                                                                                                                                                                  ; LABCELL_X60_Y8_N36         ; 2048    ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; always5~0                                                                                                                                                                                   ; LABCELL_X64_Y18_N39        ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; clk_clk                                                                                                                                                                                     ; PIN_AF14                   ; 6762    ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; computing_active                                                                                                                                                                            ; FF_X40_Y12_N14             ; 46      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; current_state.DISPLAY_RESULTS                                                                                                                                                               ; FF_X64_Y8_N14              ; 65      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; current_state.SYSTOLIC_COMPUTE                                                                                                                                                              ; FF_X60_Y8_N14              ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[0][0][15]~0                                                                                                                                                                 ; LABCELL_X24_Y18_N51        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[0][1][15]~0                                                                                                                                                                 ; LABCELL_X40_Y15_N39        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[0][2][15]~0                                                                                                                                                                 ; MLABCELL_X47_Y19_N51       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[0][3][15]~0                                                                                                                                                                 ; LABCELL_X24_Y18_N21        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[0][4][15]~0                                                                                                                                                                 ; LABCELL_X24_Y18_N57        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[0][5][15]~0                                                                                                                                                                 ; LABCELL_X24_Y18_N33        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[0][6][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N42         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[0][7][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N24        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[1][0][15]~0                                                                                                                                                                 ; LABCELL_X23_Y7_N57         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[1][1][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N27       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[1][2][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y9_N39        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[1][3][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N42       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[1][4][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N12       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[1][5][15]~0                                                                                                                                                                 ; LABCELL_X24_Y7_N27         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[1][6][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N45       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[1][7][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N30       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[2][0][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N6         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[2][1][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N39       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[2][2][15]~0                                                                                                                                                                 ; LABCELL_X31_Y13_N27        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[2][3][15]~0                                                                                                                                                                 ; LABCELL_X30_Y17_N6         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[2][4][15]~0                                                                                                                                                                 ; LABCELL_X30_Y15_N9         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[2][5][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N9         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[2][6][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N39        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[2][7][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N36        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[3][0][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N0         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[3][1][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N51       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[3][2][15]~0                                                                                                                                                                 ; MLABCELL_X34_Y8_N39        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[3][3][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N57        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[3][4][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N57       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[3][5][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N3         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[3][6][15]~0                                                                                                                                                                 ; LABCELL_X35_Y14_N54        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[3][7][15]~0                                                                                                                                                                 ; LABCELL_X35_Y14_N39        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[4][0][15]~0                                                                                                                                                                 ; LABCELL_X42_Y15_N21        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[4][1][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N33       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[4][2][15]~0                                                                                                                                                                 ; LABCELL_X42_Y15_N18        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[4][3][15]~0                                                                                                                                                                 ; LABCELL_X35_Y14_N9         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[4][4][15]~0                                                                                                                                                                 ; LABCELL_X35_Y14_N15        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[4][5][15]~0                                                                                                                                                                 ; LABCELL_X42_Y15_N42        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[4][6][15]~0                                                                                                                                                                 ; LABCELL_X35_Y14_N6         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[4][7][15]~0                                                                                                                                                                 ; LABCELL_X35_Y14_N18        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[5][0][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N27        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[5][1][15]~0                                                                                                                                                                 ; LABCELL_X42_Y15_N12        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[5][2][15]~0                                                                                                                                                                 ; LABCELL_X42_Y15_N15        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[5][3][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N39         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[5][4][15]~0                                                                                                                                                                 ; LABCELL_X33_Y19_N39        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[5][5][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N30        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[5][6][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N15         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[5][7][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N30         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[6][0][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N45         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[6][1][15]~0                                                                                                                                                                 ; LABCELL_X35_Y7_N57         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[6][2][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N0          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[6][3][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N3          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[6][4][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N51         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[6][5][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N12         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[6][6][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N12         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[6][7][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N21         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[7][0][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N42         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[7][1][15]~0                                                                                                                                                                 ; LABCELL_X36_Y6_N24         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[7][2][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N6          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[7][3][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N9          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[7][4][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N30         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[7][5][15]~0                                                                                                                                                                 ; LABCELL_X36_Y6_N21         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[7][6][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N54         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_a_loaded[7][7][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N33         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_internal[5][0][15]~0                                                                                                                                                               ; LABCELL_X36_Y12_N51        ; 2048    ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[0][0][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N54        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[0][1][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N6        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[0][2][15]~0                                                                                                                                                                 ; LABCELL_X40_Y19_N3         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[0][3][15]~0                                                                                                                                                                 ; LABCELL_X22_Y9_N45         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[0][4][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N21        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[0][5][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N48         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[0][6][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N27         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[0][7][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N24         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[1][0][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N51        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[1][1][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N24       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[1][2][15]~0                                                                                                                                                                 ; LABCELL_X40_Y13_N15        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[1][3][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N21       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[1][4][15]~0                                                                                                                                                                 ; LABCELL_X29_Y10_N3         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[1][5][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N3          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[1][6][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N9          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[1][7][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N6          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[2][0][15]~0                                                                                                                                                                 ; LABCELL_X29_Y17_N15        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[2][1][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N36       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[2][2][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N48        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[2][3][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N18       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[2][4][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N24         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[2][5][15]~0                                                                                                                                                                 ; LABCELL_X35_Y8_N33         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[2][6][15]~0                                                                                                                                                                 ; LABCELL_X27_Y5_N9          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[2][7][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N48         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[3][0][15]~0                                                                                                                                                                 ; LABCELL_X31_Y18_N33        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[3][1][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N48       ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[3][2][15]~0                                                                                                                                                                 ; LABCELL_X29_Y22_N21        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[3][3][15]~0                                                                                                                                                                 ; LABCELL_X22_Y7_N39         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[3][4][15]~0                                                                                                                                                                 ; LABCELL_X35_Y14_N0         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[3][5][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N51         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[3][6][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N18         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[3][7][15]~0                                                                                                                                                                 ; LABCELL_X35_Y5_N45         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[4][0][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N42        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[4][1][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N3        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[4][2][15]~0                                                                                                                                                                 ; LABCELL_X29_Y15_N39        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[4][3][15]~0                                                                                                                                                                 ; LABCELL_X22_Y5_N54         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[4][4][15]~0                                                                                                                                                                 ; LABCELL_X35_Y14_N48        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[4][5][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N57         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[4][6][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N0          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[4][7][15]~0                                                                                                                                                                 ; LABCELL_X37_Y5_N21         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[5][0][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N15        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[5][1][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N0        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[5][2][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N45        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[5][3][15]~0                                                                                                                                                                 ; LABCELL_X22_Y7_N51         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[5][4][15]~0                                                                                                                                                                 ; LABCELL_X35_Y14_N42        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[5][5][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N54         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[5][6][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N21         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[5][7][15]~0                                                                                                                                                                 ; MLABCELL_X47_Y9_N0         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[6][0][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N12        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[6][1][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N18        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[6][2][15]~0                                                                                                                                                                 ; LABCELL_X43_Y18_N24        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[6][3][15]~0                                                                                                                                                                 ; LABCELL_X35_Y14_N27        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[6][4][15]~0                                                                                                                                                                 ; LABCELL_X35_Y14_N33        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[6][5][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N36         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[6][6][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N15         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[6][7][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N27         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[7][0][15]~0                                                                                                                                                                 ; LABCELL_X31_Y14_N33        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[7][1][15]~0                                                                                                                                                                 ; MLABCELL_X25_Y11_N9        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[7][2][15]~0                                                                                                                                                                 ; LABCELL_X24_Y14_N39        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[7][3][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N33         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[7][4][15]~0                                                                                                                                                                 ; LABCELL_X35_Y14_N51        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[7][5][15]~0                                                                                                                                                                 ; LABCELL_X33_Y8_N45         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[7][6][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N36         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; matrix_b_loaded[7][7][15]~0                                                                                                                                                                 ; LABCELL_X36_Y5_N57         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; mem_delay[2]~0                                                                                                                                                                              ; LABCELL_X50_Y7_N57         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory_op_pulse                                                                                                                                                                             ; FF_X34_Y5_N2               ; 46      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory_op_valid~1                                                                                                                                                                           ; MLABCELL_X34_Y5_N54        ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; reset_reset_n                                                                                                                                                                               ; PIN_AA14                   ; 6765    ; Async. clear                            ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sdram:sdram_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                            ; FF_X28_Y3_N8               ; 140     ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|WideOr17~0                                                                                                       ; MLABCELL_X25_Y2_N9         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|active_rnw~0                                                                                                     ; LABCELL_X29_Y4_N3          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|f_select                                                                                                         ; MLABCELL_X28_Y2_N15        ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                      ; FF_X33_Y2_N56              ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]~0                                                                                                      ; LABCELL_X29_Y2_N30         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000                                                                                                ; FF_X30_Y4_N53              ; 20      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                ; FF_X29_Y2_N5               ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000~DUPLICATE                                                                                      ; FF_X29_Y2_N4               ; 6       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                               ; DDIOOECELL_X24_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                  ; DDIOOECELL_X26_Y0_N96      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                  ; DDIOOECELL_X28_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                  ; DDIOOECELL_X28_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                  ; DDIOOECELL_X30_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                  ; DDIOOECELL_X18_Y0_N79      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_0[5]~0 ; LABCELL_X30_Y5_N24         ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_1[0]~0 ; LABCELL_X30_Y5_N12         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|za_valid                                                                                                         ; FF_X30_Y5_N56              ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sdram:sdram_controller|sdram_sys_sdram_pll_0:sys_sdram_pll_0|sdram_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]                                                   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 192     ; Clock                                   ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sdram_interface:sdram_if|data_reg[5]~1                                                                                                                                                      ; LABCELL_X30_Y5_N21         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; state_timer[7]~0                                                                                                                                                                            ; LABCELL_X48_Y8_N54         ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                      ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; clk_clk                                                                                                                                   ; PIN_AF14                   ; 6762    ; Global Clock         ; GCLK4            ; --                        ;
; reset_reset_n                                                                                                                             ; PIN_AA14                   ; 6765    ; Global Clock         ; GCLK14           ; --                        ;
; sdram:sdram_controller|sdram_sys_sdram_pll_0:sys_sdram_pll_0|sdram_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 192     ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------+
; Non-Global High Fan-Out Signals                         ;
+-----------------------------------------------+---------+
; Name                                          ; Fan-Out ;
+-----------------------------------------------+---------+
; always17~0                                    ; 2048    ;
; matrix_b_internal[5][0][15]~0                 ; 2048    ;
; SystolicArray8x8:systolic_array|state.COMPUTE ; 1521    ;
+-----------------------------------------------+---------+


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 39          ;
; Independent 18x18 plus 36       ; 1           ;
; Total number of DSP blocks      ; 40          ;
;                                 ;             ;
; Fixed Point Signed Multiplier   ; 64          ;
; Fixed Point Unsigned Multiplier ; 2           ;
+---------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                    ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Mult0~mult_hlmac                                                        ; Independent 18x18 plus 36 ; DSP_X86_Y20_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult0~327                                                               ; Two Independent 18x18     ; DSP_X86_Y22_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X20_Y16_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X32_Y22_N0 ; Signed              ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X32_Y26_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X32_Y24_N0 ; Signed              ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X20_Y10_N0 ; Signed              ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X32_Y12_N0 ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X20_Y14_N0 ; Signed              ; no                     ; yes                    ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X32_Y16_N0 ; Signed              ; yes                    ; yes                    ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X20_Y8_N0  ; Signed              ; no                     ; --                     ; --                     ; no                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X32_Y10_N0 ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X20_Y12_N0 ; Mixed               ; no                     ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[3].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X32_Y14_N0 ; Mixed               ; yes                    ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X86_Y6_N0  ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X54_Y12_N0 ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X86_Y10_N0 ; Signed              ; yes                    ; yes                    ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X54_Y16_N0 ; Signed              ; yes                    ; yes                    ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X86_Y4_N0  ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X54_Y10_N0 ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X86_Y8_N0  ; Mixed               ; yes                    ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X54_Y14_N0 ; Mixed               ; yes                    ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X86_Y14_N0 ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X54_Y20_N0 ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X86_Y18_N0 ; Signed              ; yes                    ; yes                    ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X54_Y24_N0 ; Signed              ; yes                    ; yes                    ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X86_Y12_N0 ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X54_Y18_N0 ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X86_Y16_N0 ; Mixed               ; yes                    ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X54_Y22_N0 ; Mixed               ; yes                    ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X32_Y20_N0 ; Mixed               ; no                     ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X54_Y8_N0  ; Signed              ; yes                    ; yes                    ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X54_Y6_N0  ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X54_Y4_N0  ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X54_Y2_N0  ; Mixed               ; yes                    ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[0].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X32_Y18_N0 ; Mixed               ; no                     ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X32_Y8_N0  ; Signed              ; yes                    ; yes                    ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X32_Y6_N0  ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X32_Y4_N0  ; Signed              ; yes                    ; --                     ; --                     ; yes                    ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|Mult0~mac ; Two Independent 18x18     ; DSP_X32_Y2_N0  ; Mixed               ; yes                    ; --                     ; --                     ; --                     ; --                     ; --                     ; no              ; yes                            ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 15,195 / 289,320 ( 5 % )  ;
; C12 interconnects                           ; 324 / 13,420 ( 2 % )      ;
; C2 interconnects                            ; 5,663 / 119,108 ( 5 % )   ;
; C4 interconnects                            ; 4,021 / 56,300 ( 7 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,216 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 3,563 / 84,580 ( 4 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 1,151 / 12,676 ( 9 % )    ;
; R14/C12 interconnect drivers                ; 1,436 / 20,720 ( 7 % )    ;
; R3 interconnects                            ; 7,550 / 130,992 ( 6 % )   ;
; R6 interconnects                            ; 14,209 / 266,960 ( 5 % )  ;
; Spine clocks                                ; 19 / 360 ( 5 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 34           ; 83        ; 83        ; 0            ; 0            ; 83        ; 83        ; 0            ; 0            ; 0            ; 0            ; 10           ; 80           ; 0            ; 0            ; 0            ; 0            ; 0            ; 80           ; 0            ; 0            ; 0            ; 0            ; 80           ; 0            ; 83        ; 83        ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 49           ; 0         ; 0         ; 83           ; 83           ; 0         ; 0         ; 83           ; 83           ; 83           ; 83           ; 73           ; 3            ; 83           ; 83           ; 83           ; 83           ; 83           ; 3            ; 83           ; 83           ; 83           ; 83           ; 3            ; 83           ; 0         ; 0         ; 83           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; hex0[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex0[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex0[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex0[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex0[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex0[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex0[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex1[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex1[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex1[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex1[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex1[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex1[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex1[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex2[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex2[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex2[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex2[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex2[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex2[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex2[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex3[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex3[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex3[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex3[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex3[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex3[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex3[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex4[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex4[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex4[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex4[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex4[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex4[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex4[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex5[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex5[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex5[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex5[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex5[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex5[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex5[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_addr[0]       ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_addr[1]       ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_addr[2]       ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_addr[3]       ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_addr[4]       ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_addr[5]       ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_addr[6]       ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_addr[7]       ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_addr[8]       ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_addr[9]       ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_addr[10]      ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_addr[11]      ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_addr[12]      ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_ba[0]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_cas_n         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_cs_n          ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_ras_n         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_we_n          ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_cke           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_ba[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dqm[0]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dqm[1]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[0]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[1]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[2]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[3]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[4]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[5]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[6]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[7]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[8]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[9]         ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[10]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[11]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[12]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[13]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[14]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; wire_dq[15]        ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk_clk            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reset_reset_n      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; btn2               ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                         ; Destination Clock(s)                                                                            ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------------+
; clk_clk                                                                                                 ; clk_clk                                                                                         ; 611.2             ;
; clk_clk                                                                                                 ; sdram_controller|sys_sdram_pll_0|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 230.1             ;
; sdram_controller|sys_sdram_pll_0|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk         ; sdram_controller|sys_sdram_pll_0|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 37.3              ;
; clk_clk,sdram_controller|sys_sdram_pll_0|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; sdram_controller|sys_sdram_pll_0|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 23.4              ;
+---------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                           ; Destination Register                                                                                                                                                                       ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sdram_interface:sdram_if|current_state.READ_START                                                                                                                                         ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|rd_address  ; 5.872             ;
; sdram_interface:sdram_if|current_state.WRITE_START                                                                                                                                        ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|wr_address  ; 5.855             ;
; sdram_interface:sdram_if|current_state.WRITE_WAIT                                                                                                                                         ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|wr_address  ; 5.827             ;
; sdram_interface:sdram_if|current_state.READ_WAIT                                                                                                                                          ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|rd_address  ; 5.785             ;
; sdram_interface:sdram_if|addr_reg[5]                                                                                                                                                      ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_0[23] ; 5.613             ;
; sdram_interface:sdram_if|addr_reg[4]                                                                                                                                                      ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_0[22] ; 5.456             ;
; sdram_interface:sdram_if|addr_reg[6]                                                                                                                                                      ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_0[24] ; 5.452             ;
; sdram_interface:sdram_if|addr_reg[3]                                                                                                                                                      ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_1[21] ; 5.452             ;
; sdram_interface:sdram_if|addr_reg[1]                                                                                                                                                      ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_0[19] ; 5.452             ;
; sdram_interface:sdram_if|addr_reg[2]                                                                                                                                                      ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_1[20] ; 5.422             ;
; sdram_interface:sdram_if|addr_reg[0]                                                                                                                                                      ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_1[18] ; 5.186             ;
; sdram_interface:sdram_if|addr_reg[10]                                                                                                                                                     ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_1[28] ; 5.042             ;
; sdram_interface:sdram_if|addr_reg[11]                                                                                                                                                     ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_1[29] ; 4.972             ;
; sdram_interface:sdram_if|data_reg[5]                                                                                                                                                      ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_1[5]  ; 4.835             ;
; sdram_interface:sdram_if|data_reg[3]                                                                                                                                                      ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_0[3]  ; 4.708             ;
; sdram_interface:sdram_if|data_reg[4]                                                                                                                                                      ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_0[4]  ; 4.702             ;
; sdram_interface:sdram_if|data_reg[0]                                                                                                                                                      ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_1[0]  ; 4.702             ;
; sdram_interface:sdram_if|data_reg[2]                                                                                                                                                      ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_1[2]  ; 4.698             ;
; sdram_interface:sdram_if|data_reg[1]                                                                                                                                                      ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_1[1]  ; 4.680             ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|wr_address ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_0[43] ; 2.809             ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entries[1] ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_0[43] ; 2.809             ;
; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entries[0] ; sdram:sdram_controller|sdram_new_sdram_controller_0:new_sdram_controller_0|sdram_new_sdram_controller_0_input_efifo_module:the_sdram_new_sdram_controller_0_input_efifo_module|entry_0[43] ; 2.809             ;
; mem_delay[0]                                                                                                                                                                              ; mem_delay[2]                                                                                                                                                                               ; 0.718             ;
; mem_delay[2]                                                                                                                                                                              ; mem_delay[2]                                                                                                                                                                               ; 0.685             ;
; mem_delay[1]                                                                                                                                                                              ; mem_delay[2]                                                                                                                                                                               ; 0.641             ;
; matrix_b_internal[1][4][13]                                                                                                                                                               ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; 0.573             ;
; matrix_b_internal[2][4][13]                                                                                                                                                               ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; 0.573             ;
; matrix_b_internal[0][4][13]                                                                                                                                                               ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; 0.573             ;
; matrix_b_internal[3][4][13]                                                                                                                                                               ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; 0.573             ;
; matrix_b_internal[5][4][13]                                                                                                                                                               ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; 0.573             ;
; matrix_b_internal[4][4][13]                                                                                                                                                               ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; 0.573             ;
; SystolicArray8x8:systolic_array|cycle_counter[4]                                                                                                                                          ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; 0.573             ;
; SystolicArray8x8:systolic_array|cycle_counter[2]                                                                                                                                          ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; 0.573             ;
; SystolicArray8x8:systolic_array|cycle_counter[1]                                                                                                                                          ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; 0.573             ;
; SystolicArray8x8:systolic_array|cycle_counter[3]                                                                                                                                          ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; 0.573             ;
; SystolicArray8x8:systolic_array|cycle_counter[0]                                                                                                                                          ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; 0.573             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[4].pe_inst|B_reg[1]~_Duplicate_1                                                                                                       ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|Mult0~249                                                                                                                    ; 0.517             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[11]~_Duplicate_1                                                                                                      ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|Mult0~259                                                                                                                    ; 0.507             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[12]~_Duplicate_1                                                                                                      ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|Mult0~260                                                                                                                    ; 0.507             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|B_reg[14]~_Duplicate_1                                                                                                      ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[5].pe_inst|Mult0~262                                                                                                                    ; 0.507             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[3]~_Duplicate_1                                                                                                       ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|Mult0~251                                                                                                                    ; 0.506             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[4]~_Duplicate_1                                                                                                       ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|Mult0~252                                                                                                                    ; 0.506             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[10]~_Duplicate_1                                                                                                      ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|Mult0~258                                                                                                                    ; 0.506             ;
; matrix_b_internal[7][4][13]                                                                                                                                                               ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|B_reg[13]                                                                                                                    ; 0.503             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[8]~_Duplicate_1                                                                                                       ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|Mult0~256                                                                                                                    ; 0.502             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[15]~_Duplicate_1                                                                                                      ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|Mult0~265                                                                                                                    ; 0.502             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|B_reg[13]~_Duplicate_1                                                                                                      ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[3].pe_inst|Mult0~261                                                                                                                    ; 0.496             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[6]~_Duplicate_1                                                                                                       ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|Mult0~254                                                                                                                    ; 0.486             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|B_reg[10]~_Duplicate_1                                                                                                      ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|Mult0~258                                                                                                                    ; 0.486             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[1].pe_inst|psum_reg[15]                                                                                                                 ; 0.473             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[5].pe_inst|psum_reg[15]                                                                                                                 ; 0.473             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[6].pe_inst|psum_reg[15]                                                                                                                 ; 0.473             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[1].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[3].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[1].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[3].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[4].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[6].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[6].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[4].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[5].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[6].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[6].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[7].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[1].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[2].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[2].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[3].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[3].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[3].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[4].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[5].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[6].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[5].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[6].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[7].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[0].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[0].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[0].pe_inst|psum_reg[15]                                                                                                                 ; 0.472             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[1].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[1].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[3].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[0].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[1].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[6].COLS[2].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[7].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[4].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[5].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[2].COLS[7].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[1].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[5].COLS[2].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[4].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[7].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[6].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[3].COLS[7].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[4].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[1].COLS[0].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[4].COLS[0].pe_inst|psum_reg[15]                                                                                                                 ; 0.471             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[0].COLS[5].pe_inst|psum_reg[15]                                                                                                                 ; 0.470             ;
; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|psum_reg[7]                                                                                                                 ; SystolicArray8x8:systolic_array|PE_SO:ROWS[7].COLS[2].pe_inst|psum_reg[15]                                                                                                                 ; 0.470             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "proyecto2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "sdram:sdram_controller|sdram_sys_sdram_pll_0:sys_sdram_pll_0|sdram_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): sdram:sdram_controller|sdram_sys_sdram_pll_0:sys_sdram_pll_0|sdram_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 158 fanout uses global clock CLKCTRL_G0
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk_clk~inputCLKENA0 with 7267 fanout uses global clock CLKCTRL_G4
    Info (11162): reset_reset_n~inputCLKENA0 with 7270 fanout uses global clock CLKCTRL_G6
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver reset_reset_n~inputCLKENA0, placed at CLKCTRL_G6
        Info (179012): Refclk input I/O pad reset_reset_n is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'sdram/synthesis/submodules/altera_reset_controller.sdc'
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: sdram_controller|sys_sdram_pll_0|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: sdram_controller|sys_sdram_pll_0|sys_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: sdram_controller|sys_sdram_pll_0|sys_pll|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_bank[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 1815 registers into blocks of type DSP block
    Extra Info (176218): Packed 16 registers into blocks of type I/O input buffer
    Extra Info (176218): Packed 30 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 705 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:16
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:16
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X45_Y11 to location X55_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:34
Info (11888): Total time spent on timing analysis during the Fitter is 15.33 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:17
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file /home/dylanggf/Documents/Arqui2/Proy2Final/output_files/proyecto2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 3563 megabytes
    Info: Processing ended: Mon Jun 16 15:46:02 2025
    Info: Elapsed time: 00:02:06
    Info: Total CPU time (on all processors): 00:05:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/dylanggf/Documents/Arqui2/Proy2Final/output_files/proyecto2.fit.smsg.


