{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"0.471937",
   "Default View_TopLeft":"-776,-89",
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0r6  2020-01-29 bk=1.5227 VDI=41 GEI=36 GUI=JA:10.0 non-TLS
#  -string -flagsOSRD
preplace port DDR4 -pg 1 -lvl 5 -x 1320 -y 60 -defaultsOSRD
preplace port s_axi -pg 1 -lvl 0 -x -70 -y 300 -defaultsOSRD
preplace port mem_axi -pg 1 -lvl 0 -x -70 -y 320 -defaultsOSRD
preplace port deepfifo_axi -pg 1 -lvl 0 -x -70 -y 340 -defaultsOSRD
preplace port c0_sys_clk_n -pg 1 -lvl 0 -x -70 -y 90 -defaultsOSRD
preplace port c0_sys_clk_p -pg 1 -lvl 0 -x -70 -y 110 -defaultsOSRD
preplace port clk_out1 -pg 1 -lvl 5 -x 1320 -y 180 -defaultsOSRD
preplace port init_calib_complete -pg 1 -lvl 5 -x 1320 -y 80 -defaultsOSRD
preplace port mem_clk -pg 1 -lvl 5 -x 1320 -y 140 -defaultsOSRD
preplace port mem_rst -pg 1 -lvl 5 -x 1320 -y 160 -defaultsOSRD
preplace port s_axi_aclk -pg 1 -lvl 0 -x -70 -y 360 -defaultsOSRD
preplace port s_axi_aresetn -pg 1 -lvl 0 -x -70 -y 380 -defaultsOSRD
preplace port sys_rst -pg 1 -lvl 0 -x -70 -y 170 -defaultsOSRD
preplace port M01_ARESETN -pg 1 -lvl 0 -x -70 -y 520 -defaultsOSRD
preplace port M01_ACLK -pg 1 -lvl 0 -x -70 -y 500 -defaultsOSRD
preplace inst ddr4_0 -pg 1 -lvl 3 -x 850 -y 120 -defaultsOSRD
preplace inst ddrrst_inv -pg 1 -lvl 1 -x 100 -y 440 -defaultsOSRD
preplace inst membar -pg 1 -lvl 2 -x 480 -y 500 -defaultsOSRD
preplace inst blk_mem_gen_0 -pg 1 -lvl 4 -x 1180 -y 470 -defaultsOSRD
preplace inst axi_bram_ctrl_0 -pg 1 -lvl 3 -x 850 -y 820 -defaultsOSRD
preplace inst axi_dwidth_converter_0 -pg 1 -lvl 3 -x 850 -y 340 -defaultsOSRD
preplace inst axi_register_slice_0 -pg 1 -lvl 4 -x 1180 -y 340 -defaultsOSRD
preplace netloc S00_ACLK_1 1 0 2 NJ 360 260
preplace netloc c0_sys_clk_n_1 1 0 3 NJ 90 NJ 90 NJ
preplace netloc c0_sys_clk_p_1 1 0 3 NJ 110 NJ 110 NJ
preplace netloc clk_inv_Res 1 1 3 280 290 630J 250 1020
preplace netloc ddr4_0_addn_ui_clkout1 1 3 2 NJ 180 NJ
preplace netloc ddr4_0_c0_ddr4_ui_clk 1 1 4 310 300 650J 260 1040 140 NJ
preplace netloc ddr4_0_c0_ddr4_ui_clk_sync_rst 1 0 5 -50 240 NJ 240 NJ 240 1020 160 NJ
preplace netloc ddr4_0_c0_init_calib_complete 1 3 2 NJ 80 NJ
preplace netloc s_axi_aresetn_1 1 0 2 NJ 380 250
preplace netloc sys_rst_1 1 0 3 NJ 170 NJ 170 NJ
preplace netloc M01_ARESETN_1 1 0 3 NJ 520 300 840 NJ
preplace netloc M01_ACLK_1 1 0 3 NJ 500 290 820 NJ
preplace netloc axi_bram_ctrl_0_BRAM_PORTA 1 3 1 1030J 470n
preplace netloc membar_M01_AXI 1 2 1 640 510n
preplace netloc membar_M00_AXI 1 2 1 640 320n
preplace netloc ddr4_0_C0_DDR4 1 3 2 NJ 60 NJ
preplace netloc Conn2 1 0 2 NJ 340 270J
preplace netloc S00_AXI_0_1 1 0 2 NJ 300 300J
preplace netloc axi_dwidth_converter_0_M_AXI 1 3 1 1030 320n
preplace netloc axi_register_slice_0_M_AXI 1 2 3 630 0 NJ 0 1300
preplace netloc Conn1 1 0 2 NJ 320 290J
levelinfo -pg 1 -70 100 480 850 1180 1320
pagesize -pg 1 -db -bbox -sgen -230 -100 1500 1910
"
}
0
