# Bá»™ Ä‘áº¿m sá»‘ tháº­p phÃ¢n hiá»ƒn thá»‹ trÃªn LED 7 Ä‘oáº¡n (Verilog)

Dá»± Ã¡n nÃ y mÃ´ phá»ng má»™t bá»™ Ä‘áº¿m sá»‘ tá»« 0 Ä‘áº¿n 9 báº±ng ngÃ´n ngá»¯ Verilog HDL, vá»›i káº¿t quáº£ Ä‘Æ°á»£c hiá»ƒn thá»‹ trÃªn LED 7 Ä‘oáº¡n. Máº¡ch Ä‘Æ°á»£c xÃ¢y dá»±ng theo mÃ´ hÃ¬nh mÃ´-Ä‘un, bao gá»“m:

- **Bá»™ Ä‘áº¿m (Counter):** TÄƒng dáº§n tá»« 0 Ä‘áº¿n 9 vÃ  láº·p láº¡i.
- **Giáº£i mÃ£ LED 7 Ä‘oáº¡n:** Chuyá»ƒn Ä‘á»•i sá»‘ nhá»‹ phÃ¢n sang mÃ£ Ä‘iá»u khiá»ƒn 7 Ä‘oáº¡n.
- **Máº¡ch tÃ­ch há»£p (Top Module):** Káº¿t ná»‘i bá»™ Ä‘áº¿m vÃ  giáº£i mÃ£, xuáº¥t tÃ­n hiá»‡u hiá»ƒn thá»‹.

## ğŸ§ª MÃ´ phá»ng & Kiá»ƒm thá»­

- DÃ¹ng **ModelSim** Ä‘á»ƒ mÃ´ phá»ng vÃ  kiá»ƒm tra hoáº¡t Ä‘á»™ng thÃ´ng qua `testbench`.
- Clock 10ns (100MHz), tá»± Ä‘á»™ng reset vÃ  báº¯t Ä‘áº§u Ä‘áº¿m.

## ğŸ›  CÃ´ng cá»¥

- Verilog HDL
- ModelSim (mÃ´ phá»ng)
- Quartus / Vivado (náº¿u triá»ƒn khai trÃªn FPGA)

## ğŸ“ Cáº¥u trÃºc thÆ° má»¥c
project/ 
-> counter.v // Bá»™ Ä‘áº¿m 4-bit
-> seven_segment_decoder.v // Bá»™ giáº£i mÃ£ LED 7 Ä‘oáº¡n
-> top.v // Module tÃ­ch há»£p
-> tb_top.v // Testbench mÃ´ phá»ng
## ğŸ“· Minh há»a
![image](https://github.com/user-attachments/assets/dabda794-a846-401b-a00b-3803866dfede)


