# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 17
attribute \src "dut.sv:1.1-17.10"
attribute \top 1
module \simple_generate
  attribute \src "dut.sv:1.29-1.30"
  wire width 4 input 2 \a
  attribute \src "dut.sv:1.32-1.33"
  wire width 4 input 3 \b
  attribute \src "dut.sv:1.24-1.27"
  wire input 1 \clk
  wire \gen_loop[0].tmp
  wire \gen_loop[1].tmp
  wire \gen_loop[2].tmp
  wire \gen_loop[3].tmp
  attribute \src "dut.sv:1.35-1.36"
  wire width 4 output 4 \y
  cell $and $and$dut.sv:11$11
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \a [3]
    connect \B \b [3]
    connect \Y \gen_loop[3].tmp
  end
  cell $and $and$dut.sv:11$2
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \a [0]
    connect \B \b [0]
    connect \Y \gen_loop[0].tmp
  end
  cell $and $and$dut.sv:11$5
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \a [1]
    connect \B \b [1]
    connect \Y \gen_loop[1].tmp
  end
  cell $and $and$dut.sv:11$8
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \a [2]
    connect \B \b [2]
    connect \Y \gen_loop[2].tmp
  end
  attribute \always_ff 1
  attribute \src "dut.sv:12.9-13.25"
  cell $dff $procdff$13
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 1
    connect \CLK \clk
    connect \D \gen_loop[0].tmp
    connect \Q \y [0]
  end
  attribute \always_ff 1
  attribute \src "dut.sv:12.9-13.25"
  cell $dff $procdff$14
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 1
    connect \CLK \clk
    connect \D \gen_loop[3].tmp
    connect \Q \y [3]
  end
  attribute \always_ff 1
  attribute \src "dut.sv:12.9-13.25"
  cell $dff $procdff$15
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 1
    connect \CLK \clk
    connect \D \gen_loop[1].tmp
    connect \Q \y [1]
  end
  attribute \always_ff 1
  attribute \src "dut.sv:12.9-13.25"
  cell $dff $procdff$16
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 1
    connect \CLK \clk
    connect \D \gen_loop[2].tmp
    connect \Q \y [2]
  end
end
