总线主要是介绍

## 基本概念
总线是用于部件之间信息交换的工具。
## 分类
内部（片内）总线：芯片内部链接各元件的总线。（芯片内 ALU-寄存器-指令部件）

系统总线：连接 CPU、存储器，I/O 模块的总线。按照传输信息的不同，又可以分为：地址总线，数据总线，控制总线（CPU 中指令执行）

I/O 总线：主要用于链接计算机和我们的中低速 I/O 设备，通过 I/O 接口与系统总线相连接。

通信总线：链接主机与高速 I/O 设备（远程通信设备、测试设备）的总线。

实例：
![[Pasted image 20230803001509.png]]
（北桥是*主存控制器集线器*芯片，可直接访问主存）
（南桥是一个*I/O控制器*集线器，其中可以集成**USB、磁盘、以太网控制器**等，也可以通过南桥芯片引出若干**主板扩展槽**，


内部总线只传递数据信息
系统总线要传输数据、地址、控制信息

处理器总线：
用作处理器与北桥芯片进行信息交换
存储器总线：
处理器通过北桥芯片与主存、显卡、南桥互连
I/O总线
用于为系统中的各种I/O设备提供输入、输出通路，物理上是一些主板的扩展槽


串行总线：按位传输，一个方向只需要一根数据线。
并行总线：同时有多位一起传输，每一位有一根或多跟数据线。

一个系统总线通常由一组控制线，一组数据线，一组地址线构成。 
也有些总线没有单独的地址线，地址信息通过数据线传送，这种情况叫做数据/地址复用

地址线：给出源数据宽度反映最大的寻址空间
数据线：传输操作数、指令等，宽度反映一次能传送的数据的位数
控制线：传输定时信号和命令信息。

## 总线的特性和性能指标
总线的基本特性
1.物理机械特性：连线类型、数量、接插件的几何尺寸以及引脚线的排列等
2.电气特性：信号方向，电平表示方式

## 基本要素 ：
1.总线宽度：即我们总线上同时能够传输的位数
2.信号线类型
3.仲裁方式
4.定时方式
5.事务类型
7.总线带宽（最大数据传输率）：每秒钟在总线上传输的最大字节数。=工作频率 * 总线宽度
8. 总线传输周期：值一次总线操作需要的时间，包括申请、寻址、传输、结束。
9. 总线始终周期：即机器的时钟周期
10. 总线工作频率：总线上各种操作的频率，为总线周期的倒数。
11. 总线时钟频率：即机器的时钟频率
#### 带宽
处理器总线的带宽（前端总线FSB）：早期的前端总线每个时钟传送一次，故时钟频率与工作频率一致。但从奔腾开始，FSB采用新技术，总线数据传输率（工作频率）等于总线时钟频率的四倍。

在I7时，北桥芯片的功能被集成到了CPU芯片里，CPU通过存储器总线与内存条直接相连。在CPU芯片内部的核与核之间，CPU芯片与其他CPU芯片之间，以及CPU芯片与IOH芯片之间，则通过QPI总线相连

QPI总线的带宽
发送和接受方各有时钟信号，每个时钟周期传输两次。
QPI总线共有20条数据线，一个QPI数据包包含80位，需要4次传输才能完成
（20位数据中心，有16位是有效数据，剩下的四位用于循环冗余检验）

QPI带宽=每秒传输次数 * 每次传输的有效数据 * 2；
若QPI的时钟频率为A，则速度为2A，并称此为QPI频率



I/O总线的带宽
第三代总线采用串行传输方式
两个PCI-Express（总线标准，允许同一时间同时发送和接受数据的标准，常用于链接显卡、固态硬盘等高速设备）设备之间以一个链路相连，每个链路可包含多个通路
原理：在两个PCI-Express之间用一个链路链接，一个链路之间可能有很多通路，我们常见的PCI-Express×n就表示有n个通道。
每条通路由发送和接受数据线构成，可同时发送和接受数据，在发送和接受过程中，每个数据字节实际上被转换成了十位信息被传输
PCI-Express总线计算公式
（规定通路中每个方向的速率为2.5GB/S)
2.5GB/S ×2×通路数/10


### 系统（内部）总线结构
1. 单总线结构
CPU、主存与I/O模块之间的传送都通过一组总线进行![[Pasted image 20230807215756.png]]
优点：简单、便于扩充
缺点：低效（木桶效应影响速度）


2. 双总线结构
一条连接主存和 CPU，一条是 I/O，用于多个外部设备之间传送数据。
![[Pasted image 20230807220042.png]]
	双总线结构-分层次
	将IO分离出来，集中由IOP管理，将原先的单总线分成主存总线和I/O总线，形成两级双总线![[Pasted image 20230807220444.png]]
3. 三总线结构（不分层次）
三总线结构就是在计算机系统各个部件之间采用三条各自独立的总线来构成信息通路，分别为：主存总线、I/O 总线、直接内存访问（DMA）总线。
	![[Pasted image 20230807220625.png]]
	(DMA:直接存储器访问，协助CPU搬移数据，即搬移数据的操作是由DMA完成的，CPU在此期间可以进行其他操作)
	（MM：主存）
	慢速与IO总线，高速直接与主存相连，主存再与CPU相连

三总线分层次：
	CPU和CACHE间通过专门的局部总线链接，Cache同时与主存用主存总线链接。引入一条或多条扩展I/O总线，主机和扩展总线上I/O设备间的数据传送通过扩展总线接口来缓冲。
	![[Pasted image 20230807221109.png]]
	多总线分层次结构
	![[Pasted image 20230807221311.png]]
	PCI总线（第二代I/O总线）：外部的组件互相连接，外设互连标准，形状类似于一种插槽，地址总线与数据总线是分时复用的![[Pasted image 20230807221757.png]]
	ISA/EISA总线：第一代总线
传统的三总线结构
![[Pasted image 20230807222037.png]]

现代的三芯片结构![[Pasted image 20230807222147.png]]

总线在物理上一般都是以插槽的形式实现的。![[Pasted image 20230807222356.png]]


### 总线标准
1. ISA：工业便准体系结构
2. EISA：扩展的 ISA，对 ISA 完全兼容
3. VESA：32 位的局部总线，针对多媒体 PC 要求高速传送图像而推出的
4. PCI：外部设备互联。
5. AGP
6. PCI-E
7. RS-232 C
8. USB（通用串行总线）
9. PCMCIA




### 总线裁决
一次总线传输分为四个阶段：
1.总线裁决：决定哪个主控设备使用总线
2.寻址阶段：主控设备送出要访问的主存或设备的地址，同时送出有关命令，启动从设备
3.数据传输阶段：主、从设备间进行数据交换
4.结束阶段：有关信息在总线上撤销，让出总线使用

总线裁决------》判优控制。

如何进行？
1.确定总线主控设备
主控设备（如CPU,IOP)
IOP：输入输出控制器
从设备：只能相应主控设备发来的总线命令（如：主存
2.利用总线裁决决定哪个主控设备将得到使用权
3.只有具有总线使用权的主控设备才能控制总线
![[Pasted image 20230807222829.png]]

裁决方式：
1.集中裁决
将总线控制逻辑做在一个专门的总线控制器中，通过将所有的总线请求集中，利用特定算法进行裁决
2.分布裁决
控制逻辑分布在各个部件或设备中

总线裁决信号线
类型：总线请求线、总线许可线、总线忙
使用方式：专用/复用

影响因素
1.等级：优先满足高优先级的设备
2.公平性：保证每个设备都能够有机会适用总线

集中式裁决算法：
1.菊花链查询方式
![[Pasted image 20230807223416.png]]
![[Pasted image 20230807223556.png]]
![[Pasted image 20230807224128.png]]
![[Pasted image 20230807224001.png]]
![[Pasted image 20230807224117.png]]

### 总线定时和总线事物
## 总线事物
典型的总线事物包括请求操作、仲裁操作、地址传输、数据传输和总线释放。
1)请求：主设备（CPU 或 DMA）发出总线传输请求，并获得总线控制权。
2)仲裁
3)寻址
4)传输
5)释放

## 总线定时 ：
定义：规定了设备使用总线的时间，每一步该怎么做

目的：解决主、从设备如何获知传输开始和传输结束，以及通知双方如何协调进行数据通信

方式：同步、异步、半同步、分离式

同步方式：有一个时钟信号线，总线上所有设备都从这个时钟线上获得定时信号，一定频率时钟信号定义了等间隔的时间段，称为一个时钟周期。
而我们对于每个操作都规定了开始时间和结束时间。
![[Pasted image 20230807230129.png]]
优点：可采用突发传输方式，速度快
缺点：总线山每个设备工作速率要相同![[Pasted image 20230807230309.png]]
异步控制：没有一个公共的时钟信息，采用握手协议，由一系列步骤组成，只有双方都同意，才会进入到下一步
类比：按“电话联系”进行约会
![[Pasted image 20230807230936.png]]
![[Pasted image 20230807231208.png]]
半同步方式：
异步+时间戳
![[Pasted image 20230807231705.png]]

例题：
![[Pasted image 20230807231920.png]]
同步总线性能：
1.时钟频率 50ns
2.工作频率=时钟频率 50ns
3.传输速率：20MT/S
4.带宽 20M * 4B

同步总线传送所需的步骤和时间为：
1.发送地址和读命令到存储器 50ns
2.存储器读数据 200ns
3.传送数据到设备 50ns
总时间为300ns，因为产生的数据传输率为4B/300ns，

异步总线性能：
1.共需要7次握手，包括两次应答过程，分别用来传送地址和数据

![[Pasted image 20230807232219.png]]
![[Pasted image 20230807232250.png]]
一共需要360ns