{{noteTA
|G1=IT
}}{{Refimprove|time=2018-01-28}}
在[[计算机工程|计算机工程]]领域，'''乱序执行'''（'''错序执行'''，{{lang-en|''out-of-order execution''}}，简称'''OoOE'''或'''OOE'''）是一种应用在高性能[[微处理器|微处理器]]中来利用[[指令周期|指令周期]]以避免特定类型的延迟消耗的[[范式|范式]]。在这种范式中，处理器在一个由输入数据可用性所决定的顺序中执行指令，而不是由程序的原始数据所决定。在这种方式下，可以避免因为获取下一条程序指令所引起的处理器等待，取而代之的处理下一条可以立即执行的指令。

== 历史 ==

乱序执行是一种受限的[[数据流架构|数据流架构]]计算的方式，在20世纪70年代至80年代数据流架构计算是[[计算机架构|计算机架构]]的重要研究领域。在这个课题上重要的学术研究是由[[Yale_Patt|Yale Patt]]以及他的[[HPSm|HPSm]]模拟器所领导。一篇由[[James_E._Smith_(engineer)|James E. Smith]]和A.R. Pleszkun在1985年所发表的论文通过精确的描述了在乱序执行的机器上会发生的异常行为，从而完善了该模式。

通常认为第一台使用乱序执行的计算机是[[CDC_6600|CDC 6600]]（1964），使用了[[Scoreboarding|scoreboard]]来处理冲突。在现代的实现方式中，这种的记分板被认为是顺序执行的组成部分，而不是乱序执行，尽管这样的机器等待第一个写后读的冲突。严格的说，这样的机器启动在顺序执行的方式下，但是有可能结束于乱序执行之中。

大约三年后，IBM的360/91（1966）引入了[[Tomasulo算法|Tomasulo算法]]，从而支持了完全的乱序执行。

在1990年，IBM发布了第一个支持乱序执行的微处理器，[[POWER1|POWER1]]，尽管乱序执行被限制于浮点数计算上。

在整个20世纪90年代中，乱序执行变得更加普遍并且在[[IBM|IBM]]/[[Motorola|Motorola]] [[PowerPC_601|PowerPC 601]]（1993）, [[Fujitsu|Fujitsu]]/[[HAL_Computer_Systems|HAL]] [[SPARC64|SPARC64]]（1995）, [[Intel|Intel]] [[Pentium_Pro|Pentium Pro]]（1995）, [[MIPS_Technologies|MIPS]] [[R10000|R10000]]（1996）, [[Hewlett_Packard|HP]] [[PA-8000|PA-8000]]（1996）, [[AMD_K5|AMD K5]]（1996）和[[Digital_Equipment_Corporation|DEC]] [[Alpha_21264|Alpha 21264]]（1998）中被使用。较为知名的未采用乱序执行的处理器有[[Sun_Microsystems|Sun]] [[UltraSPARC|UltraSPARC]], [[Hewlett_Packard|HP]]/[[Intel|Intel]] [[Itanium|Itanium]], [[Transmeta_Crusoe|Transmeta Crusoe]], [[Intel_Atom|Intel Atom]]，以及[[IBM|IBM]] [[POWER6|POWER6]]。

乱序执行模式的逻辑复杂度是造成该技术在20世纪90年代之前没有成为计算机的主流的原因。许多低端的处理器受限于市场成本仍然未采用该范式，因为制造乱序执行的计算机需要大型的硅片。低能耗是另一种难以用乱序执行设计所实现的目标。

== 基本概念 ==
=== 循序執行===
{{main|指令周期}}
在早期的处理器中，指令的执行一般在以下的步骤中完成：
# [[指令|指令]]获取。
# 如果输入的运算对象是可以获取的（比如已经存在于寄存器中），这条指令会被发送到合适的[[功能单元|功能单元]]。如果一个或者更多的运算对象在当前的时钟周期中是不可获取的（通常需要从[[主記憶體|主記憶體]]获取），处理器会开始等待直到它们是可以获取的。
# 指令在合适的功能单元中被执行。
# 功能单元将运算结果写回[[寄存器|寄存器]]。

=== 乱序执行 ===
这种范式通过以下步骤挑選可執行的指令先執行：
# 指令获取。
# 指令被发送到一个指令序列中（也称执行缓冲区或者[[保留站|保留站]]）。
# 指令将在序列中等待直到它的数据运算对象是可以获取的。然后指令被允许在先进入的、旧的指令之前离开序列缓冲区。
# 指令被分配给一个合适的功能单元并由之执行。
# 结果被放到一个序列中。
# 仅当所有在该指令之前的指令都将他们的结果写入寄存器后，这条指令的结果才会被写入寄存器中。这个过程被称为毕业或者退休周期。

乱序执行的重要概念是实现了避免计算机在用于运算的对象不可获取时的大量等待。在上述文字的要点中，乱序执行处理器避免了在顺序执行处理器处理过程第二步中当指令由于运算数据未到位所造成的等待。

例如
<code>
# b = a * 5
# v = [[指標_(電腦科學)|*]]b
# c = a + 3
</code>
由於1與3可並行執行，而2之b無法隨即獲得，因此可以先計算乘法1與加法3，再執行2。

乱序执行使用其他“可以执行”的指令来填补了时间的空隙，然后再在结束时重新排序运算结果来实现指令的顺序执行中的运行结果。指令在原始计算机代码中的顺序被称为程序顺序，在处理器中他们被按照数据顺序中被处理，这种顺序中，数据，运算符，在计算机寄存器中变得可以获取。一般来说乱序执行需要复杂的电路来实现转换一种顺序到另一中顺序并且维护在输出时的逻辑顺序；而处理器本身就好像是随机执行的样子。

乱序执行所带来的益处随着[[指令流水线|指令管道]]的加深和[[主存|主存]]（或者[[缓存|缓存]]）和处理器间的速度差的变大而增长。在现代计算机中，处理器的运算速度大大超越了内存速度，所以在顺序执行处理器等待数据的过程中，乱序执行处理器能够执行大量的指令。

== 发送以及分配的分离实现了乱序执行 ==
一个由新的范式所造成的区别是发送步骤从分配步骤中分离的序列的产生和毕业周期从执行周期中分离的产生。这种范式的一个早期的名称是"[[分离架构|分离架构]]"。在早期的顺序执行处理器中，这些周期在一种相对固定的，管道化的方式中被执行。

为了避免错误的运算对象造成的指令乱序的减少，一种被称作[[寄存器重命名|寄存器重命名]]的技术被采用了。在这种模式中，将会有更多的寄存器被架构所定义。物理寄存器被加上标签从而不同架构的寄存器可以同时存在。

== 执行和写回的分离允许程序重新开始 ==
结果序列是解决分支预测错误以及异常/中断的必要部分。结果序列允许程序程序在一个异常后重新开始，这需要指令在程序顺序中被完成。结果序列允许结果由于一个错误的分支预测以及发在在旧代码上的异常被丢弃。

把指令分配到过去的分支的能力解决了[[预测执行|预测执行]]。

== 微架构的选择 ==
* 执行应该被发送到一个集中的序列还是分布的序列中？ 

:[[IBM|IBM]] [[PowerPC|PowerPC]]处理器采用了分布在不同的功能单元中的序列而其他的处理器采用了集中式的序列。IBM使用了术语“reservation stations”来描述他们的分布式序列。

* 是否有一种即时的结果序列或者运算结果否则可以直接被写回寄存器？对于后者，序列的功能是由寄存器映射所处理，寄存器映射可以处理用于每条指令过程中的存器重命名信息。

:早期的英特尔乱序处理器使用一种名为''[[re-order_buffer|re-order buffer]]''的结果序列，同时大部分之后的乱序处理器都使用了寄存器映射表。

:更精确的说：英特尔[[Intel_P6|P6]]类型的微处理器都同时具有一个ROB ''[[re-order_buffer|re-order buffer]]''和一个寄存器映射表的机制。ROB主要是由分支错误预测恢复所推动。

:英特尔[[Intel_P6|P6]]类型的处理器是最早期的乱序执行处理器之一，但是被[[Intel_Pentium_4|Intel Pentium 4]] [[Pentium_4#Willamette|Willamette]]微架构所替代。多年后[[Intel_Pentium_4|Intel Pentium 4]] [[Pentium_4#Willamette|Willamette]]被证明是一个错误的由于性能和发热的问题，这一点迫使英特尔回到了P6架构设计并重新开始。结果便是诞生了[[酷睿|酷睿]]，[[酷睿2|酷睿2]]和[[Sandy_Bridge|Sandy Bridge]]系列处理器以及[[Ivy_Bridge|Ivy Bridge]]系列。

== 参见 ==
* [[Scoreboarding|Scoreboarding]]
* [[Tomasulo_algorithm|Tomasulo algorithm]]
* [[Replay_system|Replay system]]
* [[Dataflow_architecture|Dataflow architecture]]

== 深度阅读 ==
*{{cite paper |doi=10.1145/327010.327125 |title=Implementation of precise interrupts in pipelined processors |last=Smith |last2=Pleszkun |year=1985 |work=Proceeding ISCA '85 Proceedings of the 12th annual international symposium on Computer architecture }}

{{CPU technologies}}

{{DEFAULTSORT:Out-Of-Order Execution}}
[[Category:Instruction_processing|Category:Instruction processing]]
[[Category:電腦架構|Category:電腦架構]]
[[Category:微處理器|Category:微處理器]]