{"hands_on_practices": [{"introduction": "链式计数器结构简单，但其顺序触发的特性会带来逐级累积的延迟。第一个练习将着重计算这种总传播延迟，这是确定任何异步计数器最高工作速度的基本技能。通过这个计算，您将具体地理解这种计数器架构的主要限制。[@problem_id:1955756]", "problem": "一个数字控制系统依赖一个12位的异步二进制计数器（通常称为纹波计数器）进行事件定序。该计数器通过级联切换触发器（toggle flip-flops）构成，其中一个触发器的输出作为下一个触发器的时钟输入。制造商规定，每个独立的触发器具有15纳秒（ns）的时钟到输出的传播延迟。为确保系统操作的完整性，关键是要确定在时钟脉冲施加到第一级后，计数器达到稳定状态所需的最大时间。这个时间被称为总最坏情况传播延迟。\n\n计算这个12位纹波计数器的总最坏情况传播延迟。答案以纳秒（ns）为单位表示。", "solution": "纹波（异步）计数器是通过级联切换触发器形成的，因此每一级的输出都作为下一级的时钟输入。如果每个触发器都有一个时钟到输出的传播延迟 $t_{pd}$，那么第一级的变化必须依次通过后续的每一级进行传播。最坏情况的稳定时间发生在变化需要贯穿所有 $N$ 级时（例如，一个导致每个触发器都发生翻转的转换）。\n\n因此，总最坏情况传播延迟是各级延迟的总和：\n$$\nT_{\\text{wc}} = N \\cdot t_{pd}.\n$$\n对于一个 $12$ 位的纹波计数器，$N = 12$，并且每个触发器的 $t_{pd} = 15 \\text{ ns}$，\n$$\nT_{\\text{wc}} = 12 \\times 15 \\text{ ns} = 180 \\text{ ns}.\n$$\n因此，在时钟脉冲施加到第一级后，计数器达到稳定状态所需的最大时间是 $180 \\text{ ns}$。", "answer": "$$\\boxed{180}$$", "id": "1955756"}, {"introduction": "计数器除了可以计数到其自然的二进制上限外，通常还需要根据特定范围进行定制。本练习将指导您完成一项常见的设计任务：通过截断计数序列来创建一个模N计数器。您将设计一个简单的组合逻辑电路，用以检测特定计数值并触发异步复位，这是数字逻辑设计中的一项核心技术。[@problem_id:1947821]", "problem": "一个异步4位二进制脉动计数器由四个下降沿触发的J-K触发器构成，分别标记为FF0、FF1、FF2和FF3。这些触发器的输出分别为 $Q_0, Q_1, Q_2, Q_3$，其中 $Q_0$ 是最低有效位 (LSB)，$Q_3$ 是最高有效位 (MSB)。对于所有触发器，J和K输入端永久连接到高逻辑电平。外部时钟信号仅施加于FF0的时钟输入端。每个后续触发器（FF1、FF2、FF3）的时钟输入由前一个触发器的输出驱动（例如，FF1的时钟连接到 $Q_0$ 输出）。所有四个触发器共享一个公共的低电平有效异步清零输入，表示为 `CLR_N`。\n\n为了将该计数器修改为模9计数器（即一个从0计数到8然后复位到0的计数器），使用一个组合逻辑门来驱动 `CLR_N` 信号线。该逻辑门的输入从计数器的输出（$Q_3, Q_2, Q_1, Q_0$）中选择。计数器应在其试图进入十进制9的无效状态时立即复位。\n\n以下哪种逻辑门配置正确地实现了模9计数器所需的复位逻辑？\n\nA. 一个双输入与门，其输入连接到 $Q_3$ 和 $Q_0$。\n\nB. 一个双输入与门，其输入连接到 $Q_2$ 和 $Q_1$。\n\nC. 一个双输入与非门，其输入连接到 $Q_3$ 和 $Q_1$。\n\nD. 一个双输入与非门，其输入连接到 $Q_3$ 和 $Q_0$。\n\nE. 一个双输入或非门，其输入连接到 $Q_3$ 和 $Q_0$。", "solution": "题目要求我们设计一个4位异步计数器的复位逻辑，使其成为一个模9计数器。\n\n首先，让我们理解模9计数器的期望行为。它应该遍历十进制状态0、1、2、3、4、5、6、7和8。使用输出 $Q_3Q_2Q_1Q_0$ 对应的二进制表示是从 `0000` 到 `1000`。计数器不允许停留在对应于十进制9的状态。当计数器达到十进制9的状态时，它必须立即复位到初始状态，即十进制0 (`0000`)。\n\n触发复位的状态是十进制9。在二进制中，这个状态表示为 $Q_3Q_2Q_1Q_0 = 1001$。这是计数器在达到最大有效计数值8 (`1000`) 之后将试图进入的第一个无效状态。\n\n题目说明触发器有一个公共的低电平有效异步清零输入 `CLR_N`。一个“低电平有效”输入意味着当 `CLR_N` 信号线接收到逻辑 `0` 时，触发复位操作（将触发器输出清零）。在所有其他时间，`CLR_N` 信号线必须处于逻辑 `1`，以允许计数器正常工作。\n\n因此，我们的任务是设计一个逻辑电路，其输出连接到 `CLR_N` 并满足以下条件：\n1. 当计数器状态为 $Q_3Q_2Q_1Q_0 = 1001$ 时，输出为逻辑 `0`。\n2. 对于所有从 $Q_3Q_2Q_1Q_0 = 0000$ 到 $Q_3Q_2Q_1Q_0 = 1000$ 的有效计数状态，输出为逻辑 `1`。\n\n让我们分析复位状态 `1001`。在这个状态下，输出为 $Q_3=1$、$Q_2=0$、$Q_1=0$ 和 $Q_0=1$。我们需要找到一个可以检测这个特定条件的简单逻辑门。逻辑门的输出取决于其输入。我们可以使用触发器的输出 $Q_0, Q_1, Q_2, Q_3$ 作为我们复位逻辑门的输入。\n\n考虑为复位产生一个逻辑 `0` 所需的条件。我们正在寻找一个在状态为 `1001` 时输出 `0` 的门。\n检测特定输入组合为高电平的最直接方法是使用与门或与非门。\n- 与门仅在所有输入都为 `1` 时输出 `1`。\n- 与非门仅在所有输入都为 `1` 时输出 `0`。\n\n因为我们需要一个逻辑 `0` 来触发低电平有效的 `CLR_N`，与非门是自然的选择。对于我们想要检测的状态，与非门的输入应全部为 `1`。\n在状态 `1001` 中，为 `1` 的位是 $Q_3$ 和 $Q_0$。所以，如果我们将 $Q_3$ 和 $Q_0$ 连接到一个双输入与非门的输入端，该门的输出将是：\n`Output = NOT (Q3 AND Q0)`\n\n让我们测试这个逻辑。当计数器试图进入状态9 (`1001`) 时，与非门的输入将是 $Q_3=1$ 和 $Q_0=1$。\n`Output = NOT (1 AND 1) = NOT(1) = 0`。\n这个逻辑 `0` 将激活 `CLR_N` 信号线并将所有触发器复位到 `0000`。\n\n现在我们必须验证这个逻辑在有效的计数序列（0到8）期间不会导致过早复位。\n复位的条件是 $Q_3=1$ 且 $Q_0=1$。让我们检查从0到8的状态：\n- 状态 0 (`0000`): $Q_3=0, Q_0=0$。输出 = NOT(0 AND 0) = 1。不复位。\n- 状态 1 (`0001`): $Q_3=0, Q_0=1$。输出 = NOT(0 AND 1) = 1。不复位。\n- ...\n- 状态 8 (`1000`): $Q_3=1, Q_0=0$。输出 = NOT(1 AND 0) = 1。不复位。\n在从0到8的整个有效计数序列中，条件（$Q_3=1$ 和 $Q_0=1$）从未同时满足。第一次满足该条件是在状态9 (`1001`)。因此，将 `CLR_N` 信号线连接到一个输入为 $Q_3$ 和 $Q_0$ 的双输入与非门的输出，将正确实现模9计数器。\n\n让我们评估给定的选项：\nA. 一个双输入与门，其输入为 $Q_3$ 和 $Q_0$：在状态9时，输出将是 `1 AND 1 = 1`。这不会触发一个低电平有效的复位。\nB. 一个双输入与门，其输入为 $Q_2$ 和 $Q_1$：这将在状态6 (`0110`) 时输出1，不符合要求。\nC. 一个双输入与非门，其输入为 $Q_3$ 和 $Q_1$：这将在 $Q_3=1$ 和 $Q_1=1$ 时输出0。这个条件在状态10 (`1010`) 时首次出现。这将创建一个模10计数器，而不是模9计数器。\nD. 一个双输入与非门，其输入为 $Q_3$ 和 $Q_0$：如上所述，这是正确的配置。它检测状态9 (`1001`) 并输出一个 `0` 来触发复位。\nE. 一个双输入或非门，其输入为 $Q_3$ 和 $Q_0$：输出为 `NOT (Q3 OR Q0)`。如果 $Q_3$ 或 $Q_0$ 为 `1`，输出将为 `0`。这会在状态1 (`0001`) 时引起复位，这是不正确的。\n\n因此，正确的配置是一个双输入与非门，其输入连接到 $Q_3$ 和 $Q_0$。", "answer": "$$\\boxed{D}$$", "id": "1947821"}, {"introduction": "正如上一个练习所示，异步复位逻辑功能强大，但也伴随着潜在风险。这个高级问题深入探讨了时序冒险——由信号传播路径延迟不均引起的微小毛刺，这些毛刺可能导致电路故障。通过分析可靠复位的条件，您将探索异步设计中的一个关键实际挑战，并理解为什么此类电路需要严格的时序验证。[@problem_id:3674154]", "problem": "一个 $4$ 级纹波（异步）二进制计数器由触发器（T-FFs）构成，其中最低有效位（LSB）的触发器在每个系统时钟的上升沿翻转，而每个后续级则在前一级的 $Q$ 输出的下降沿翻转。所有 T-FFs 共享一个公共的异步清零（CLR，高电平有效）输入。其预期功能是一个模-$10$ 计数器，从 $0000_2$ 计数到 $1001_2$，然后在检测到终端计数值 $1010_2$ 时异步清零回到 $0000_2$。\n\n终端计数值检测使用一个两级组合逻辑网络，其输出 $R$ 驱动共享的 CLR 输入：\n- 门 $G_1$ 实现 $G_1 = Q_3 \\land Q_1$，传播延迟为 $5\\,\\text{ns}$。\n- 门 $G_2$ 实现 $G_2 = \\lnot Q_2 \\land \\lnot Q_0$，传播延迟为 $15\\,\\text{ns}$。\n- 门 $G_3$ 实现 $R = G_1 \\land G_2$，传播延迟为 $5\\,\\text{ns}$。\n\n假设器件特性如下：\n- 每个触发器（FF）的时钟到 $Q$ 的传播延迟 $t_{FF}$ 在 $[10\\,\\text{ns},\\,20\\,\\text{ns}]$ 范围内。\n- 异步清零输入的 CLR 到 $Q$ 的传播延迟 $t_{CLR}$ 在 $[8\\,\\text{ns},\\,15\\,\\text{ns}]$ 范围内。\n- 每个 FF 需要最小高电平有效 CLR 脉冲宽度 $t_{w,CLR,min} = 7\\,\\text{ns}$ 以确保复位。\n\n使用的基本原理：\n- 在纹波计数器中，只有 LSB 直接随系统时钟翻转；更高位的比特按顺序响应通过较低位 $Q$ 输出传播的边沿而翻转，级间偏斜由相关的 $t_{FF}$ 值决定。\n- 从计数器输出的组合译码派生出的异步清零信号，在经过其自身的传播延迟后，会立即反馈并强制 $Q_3=Q_2=Q_1=Q_0=0$，因此产生的复位脉冲宽度受此反馈回路的传播延迟限制。\n- 具有再收敛扇出和不相等路径延迟的多输入组合网络，在输入变量非同时变化时，可能会表现出冒险（虚假的短脉冲或间隙）。\n\n一位同事建议通过对一个额外的乘积项进行“或”运算来“加速”复位，该乘积项也会对一个相邻的非法状态断言 $R$（产生 $R' = T_{10} \\lor T_{adj}$），其中两个乘积项具有不同的内部路径延迟。他询问这是否会降低风险。\n\n关于此设计的冒险风险和复位脉冲行为，包括添加具有不同路径延迟的第二个复位项的后果，哪个选项是正确的？\n\nA. 对于所实现的单个最小项译码 $R = (Q_3 \\land Q_1) \\land (\\lnot Q_2 \\land \\lnot Q_0)$，在 $1001_2 \\to 1010_2$ 转换时，$R$ 的最小高电平脉冲宽度约为 $t_{CLR,min} + d_{G_1} + d_{G_3} = 8\\,\\text{ns} + 5\\,\\text{ns} + 5\\,\\text{ns} = 18\\,\\text{ns}$，这超过了 $t_{w,CLR,min} = 7\\,\\text{ns}$，因此所有 FF 都能可靠清零。尽管如此，因为这是异步反馈，该设计在原则上容易产生冒险；稳健的缓解措施包括使用触发器同步终端计数值（同步复位）或使用脉冲发生器展宽 $R$ 信号。\n\nB. 因为译码器是文字的单个乘积（所需条件的与运算），它不会产生 runt 脉冲；复位高电平会持续到下一个系统时钟沿，因此无需进行冒险分析。\n\nC. 如果将两个不同的、在相邻非法状态下都断言复位的终端计数值乘积项进行“或”运算，并且它们具有不相等的路径延迟，那么在两个被译码状态之间转换时，静态-1 冒险可能会在复位网络上产生一个短暂的低电平毛刺，从而在所有 FF 被清零之前过早地取消 CLR 的断言。在积之和表达式中添加共识项或同步复位可以消除这种冒险。\n\nD. 将系统时钟频率降低到 $1/\\!\\big(4\\,t_{FF,max} + 20\\,\\text{ns}\\big)$ 以下，可以保证任何纹波计数器中都不会发生与复位相关的冒险，因为冒险纯粹是高频效应，在低时钟速率下会消失。\n\n选择所有正确选项。", "solution": "## 问题验证\n\n### 步骤 1：提取已知条件\n- **计数器类型**：$4$ 级纹波（异步）二进制计数器。\n- **触发器类型**：T 型触发器（T-FFs）。\n- **时钟方案**：\n    - LSB 触发器（用于 $Q_0$）在每个系统时钟的上升沿翻转。\n    - 每个后续级（用于 $Q_{i+1}$）在前一级的输出（$Q_i$）的下降沿翻转。\n- **复位**：\n    - 所有 T-FFs 共享一个公共的异步清零（CLR，高电平有效）输入。\n    - 预期功能：模-$10$ 计数器（$0000_2$ 到 $1001_2$）。\n    - 复位触发：检测到状态 $1010_2$ ($Q_3=1, Q_2=0, Q_1=1, Q_0=0$)，该状态异步地将计数器清零至 $0000_2$。\n- **复位逻辑实现**：一个三门、两级的组合逻辑网络。\n    - 门 $G_1$：$G_1 = Q_3 \\land Q_1$。传播延迟 $d_{G_1} = 5\\,\\text{ns}$。\n    - 门 $G_2$：$G_2 = \\lnot Q_2 \\land \\lnot Q_0$。传播延迟 $d_{G_2} = 15\\,\\text{ns}$。\n    - 门 $G_3$：$R = G_1 \\land G_2$。传播延迟 $d_{G_3} = 5\\,\\text{ns}$。信号 $R$ 驱动公共的 CLR 输入。\n- **器件特性**：\n    - 时钟到 $Q$ 的传播延迟：$t_{FF} \\in [10\\,\\text{ns}, 20\\,\\text{ns}]$。\n    - 异步清零到 $Q$ 的传播延迟：$t_{CLR} \\in [8\\,\\text{ns}, 15\\,\\text{ns}]$。\n    - 最小所需 CLR 脉冲宽度：$t_{w,CLR,min} = 7\\,\\text{ns}$。\n- **建议的修改**：将一个额外的乘积项（$T_{adj}$）与复位逻辑进行“或”运算，即 $R' = R \\lor T_{adj}$，其中 $R$ 和 $T_{adj}$ 是具有不同内部路径延迟的乘积项。此举旨在“加速”复位。\n\n### 步骤 2：使用提取的已知条件进行验证\n问题陈述描述了一种实现截断序列异步计数器的标准方法，尽管该方法不够稳健。所有参数（传播延迟、建立时间）在物理上都是现实的。复位的逻辑函数正确地译码了预期的终端状态。问题探讨了异步复位回路的行为以及逻辑冒险的可能性，这些都是数字电子学中关键且被充分理解的概念。\n\n- **科学依据**：该问题基于数字逻辑的基本原理，包括纹波计数器、异步复位、传播延迟和组合逻辑冒险。所有概念都是计算机组成和数字设计中的标准主题。\n- **提问清晰**：该问题提供了足够的信息来分析复位脉冲宽度和评估冒险风险。对所述电路进行独特的分析是可能的。\n- **客观性**：语言精确且量化。“同事的建议”作为一个特定场景，用于评估冒险理论。\n\n### 步骤 3：结论与行动\n问题是有效的。这是一个关于时序、异步反馈和冒险分析的、定义明确的数字逻辑设计问题。开始进行解答。\n\n## 解答推导\n\n此问题的核心在于分析异步复位反馈回路的时序，并理解产生组合逻辑冒险的条件。\n\n### 复位脉冲宽度分析\n计数器被设计为在达到状态 $Q_3Q_2Q_1Q_0 = 1010_2$ 时复位。复位是异步的，意味着它是由状态本身触发的，而不是由时钟边沿触发的。这创建了一个反馈回路：\n1. 计数器进入状态 $1010_2$。\n2. 组合译码逻辑检测到此状态，其输出 $R$ 从 $0$ 变为 $1$。\n3. 高电平有效的 $R$ 信号被施加到所有四个触发器的 CLR 输入。\n4. 经过 $t_{CLR}$ 的延迟后，触发器输出（$Q_3, Q_2, Q_1, Q_0$）被强制为 $0$。\n5. 此时状态变为 $0000_2$，译码逻辑的条件不再满足，其输出 $R$ 从 $1$ 变为 $0$。\n6. CLR 信号被取消断言。\n\n复位信号 $R$ 保持高电平的时间构成了复位脉冲。为使复位成功，此脉冲宽度 $t_{w,R}$ 必须大于所需的最小清零脉冲宽度 $t_{w,CLR,min}$。\n\n脉冲宽度 $t_{w,R}$ 是两个延迟之和：\na) $R$ 变为高电平后，触发器清零所需的时间：$t_{CLR}$。\nb) $Q$ 输出的变化（从 $1010_2$ 到 $0000_2$）通过译码逻辑传播并导致 $R$ 变为低电平所需的时间。\n\n让我们计算取消断言的逻辑延迟。复位逻辑是 $R = G_1 \\land G_2 = (Q_3 \\land Q_1) \\land (\\lnot Q_2 \\land \\lnot Q_0)$。\n当 FF 清零时，状态变为 $Q_3Q_2Q_1Q_0 = 0000_2$。\n- $G_1$ 的输入变为 $Q_3=0, Q_1=0$。输出 $G_1$ 变为 $0$。\n- 对于状态 $1010_2$，$G_2$ 的输入是 $\\lnot Q_2, \\lnot Q_0$，即 $\\lnot 0, \\lnot 0$，所以 $G_2=1$。复位到 $0000_2$ 后，输入相同，所以 $G_2$ 保持为 $1$。\n- 最终的门是 $G_3$，其 $R = G_1 \\land G_2$。由于 $G_1$ 变为 $0$，$R$ 也变为 $0$。\n因此，取消断言的路径是从 $Q$ 输出变化开始，经过 $G_1$，然后经过 $G_3$。取消断言的总逻辑延迟为 $d_{G_1} + d_{G_3} = 5\\,\\text{ns} + 5\\,\\text{ns} = 10\\,\\text{ns}$。\n\n总复位脉冲宽度为 $t_{w,R} = t_{CLR} + (d_{G_1} + d_{G_3})$。\n为了检查可靠性，我们必须考虑最坏情况，即最短可能的脉冲。这发生在所有延迟都取其最小值时。\n$t_{w,R,min} = t_{CLR,min} + (d_{G_1} + d_{G_3}) = 8\\,\\text{ns} + (5\\,\\text{ns} + 5\\,\\text{ns}) = 18\\,\\text{ns}$。\n\n### 冒险分析\n- **原始设计**：复位译码器 $R = Q_3 \\land Q_1 \\land \\lnot Q_2 \\land \\lnot Q_0$ 在概念上是一个四输入与门。这是一个单个乘积项。这样的电路不容易出现静态-1 冒险（输出应保持为 $1$ 但会短暂跳变为 $0$）。理论上，由于 $Q$ 输入的路径延迟不相等，它可能会表现出静态-0 冒险（在输出应为 $0$ 的地方出现虚假的 $1$ 脉冲），尤其是在输入顺序变化的纹波计数器中。然而，要使单个乘积项产生高电平毛刺，其所有输入必须同时处于“断言”状态。对于给定的转换，对中间状态的分析表明不会出现这种情况。该设计的主要弱点在于它使用了异步反馈，使得时序裕度至关重要。\n- **建议的修改**：同事的建议是为复位信号创建一个积之和（SOP）表达式：$R' = P_1 \\lor P_2$，其中 $P_1$ 和 $P_2$ 的路径延迟不相等且译码相邻状态。这是**静态-1 冒险**的典型结构。如果电路要在两个被译码的状态之间转换，输出 $R'$ 应该保持高电平。然而，如果关闭第一个乘积项（$P_1$）的门比打开第二个乘积项（$P_2$）的门快，输出 $R'$ 可能会瞬间变为低电平。这会在一个本应为高电平的信号中产生一个向下的毛刺。\n\n## 逐项分析选项\n\n**A. 对于所实现的单个最小项译码 $R = (Q_3 \\land Q_1) \\land (\\lnot Q_2 \\land \\lnot Q_0)$，在 $1001_2 \\to 1010_2$ 转换时，$R$ 的最小高电平脉冲宽度约为 $t_{CLR,min} + d_{G_1} + d_{G_3} = 8\\,\\text{ns} + 5\\,\\text{ns} + 5\\,\\text{ns} = 18\\,\\text{ns}$，这超过了 $t_{w,CLR,min} = 7\\,\\text{ns}$，因此所有 FF 都能可靠清零。尽管如此，因为这是异步反馈，该设计在原则上容易产生冒险；稳健的缓解措施包括使用触发器同步终端计数值（同步复位）或使用脉冲发生器展宽 $R$ 信号。**\n\n- 最小复位脉冲宽度的计算 $t_{w,R,min} = t_{CLR,min} + (d_{G_1} + d_{G_3}) = 8\\,\\text{ns} + 10\\,\\text{ns} = 18\\,\\text{ns}$ 如上所述是正确的。\n- 结论 $18\\,\\text{ns} > t_{w,CLR,min} = 7\\,\\text{ns}$，因此复位应该是可靠的，也是正确的。\n- 最后的陈述正确地指出异步反馈设计本身具有风险（“原则上容易产生冒险”），并列出了标准的、稳健的设计替代方案，如同步复位或脉冲展宽。这是一条合理的工程建议。\n- **结论：正确。**\n\n**B. 因为译码器是文字的单个乘积（所需条件的与运算），它不会产生 runt 脉冲；复位高电平会持续到下一个系统时钟沿，因此无需进行冒险分析。**\n\n- “复位高电平会持续到下一个系统时钟沿”的说法是根本错误的。复位是异步的。其持续时间完全由反馈回路周围的传播延迟（FF 清零时间 + 逻辑传播时间）决定，如上文分析。它与时钟没有任何同步关系。因为这个核心论点是错误的，所以该选项无效。\n- **结论：不正确。**\n\n**C. 如果将两个不同的、在相邻非法状态下都断言复位的终端计数值乘积项进行“或”运算，并且它们具有不相等的路径延迟，那么在两个被译码状态之间转换时，静态-1 冒险可能会在复位网络上产生一个短暂的低电平毛刺，从而在所有 FF 被清零之前过早地取消 CLR 的断言。在积之和表达式中添加共识项或同步复位可以消除这种冒险。**\n\n- 这个选项描述了同事的建议。它对静态-1 冒险给出了教科书般完美且准确的描述。\n- **原因**：一个 SOP 表达式（$P_1 \\lor P_2$），其中覆盖相邻状态的项具有不相等的路径延迟。\n- **效果**：在状态转换期间，输出（复位信号）上出现一个短暂的低电平毛刺。\n- **后果**：过早地取消 CLR 信号的断言，如果毛刺足够快，可能导致复位不完全。\n- **补救措施**：所述的解决方案，添加共识项（例如，$AB + A'C$ 变为 $AB + A'C + BC$）或使用同步设计，是缓解此问题的标准方法。\n- 该陈述是对问题描述中提到的建议修改的后果进行的正确且相关的分析。\n- **结论：正确。**\n\n**D. 将系统时钟频率降低到 $1/\\!\\big(4\\,t_{FF,max} + 20\\,\\text{ns}\\big)$ 以下，可以保证任何纹波计数器中都不会发生与复位相关的冒险，因为冒险纯粹是高频效应，在低时钟速率下会消失。**\n\n- 分母中的表达式 $4\\,t_{FF,max} + 20\\,\\text{ns}$ 代表了 4 位纹波计数器加上译码器延迟的最坏情况建立时间。以比这更慢的时钟运行可以确保计数器状态在下一个时钟沿到来之前完全稳定。\n- 然而，这并不能消除组合冒险。冒险是在转换*期间*发生的毛刺，由逻辑网络内部的路径延迟差异引起。较慢的时钟在转换之间提供了更多时间，但不会改变逻辑在转换*期间*的内部行为。无论时钟频率如何，毛刺仍然会发生。\n- 声称冒险是“纯粹是高频效应”是错误的。虽然它们的影响在高频下可能更严重（例如，一个毛刺可能被误认为是一个有效的时钟脉冲），但导致冒险的潜在竞争条件与系统时钟的频率无关。\n- **结论：不正确。**", "answer": "$$\\boxed{AC}$$", "id": "3674154"}]}