# ğŸ”§ Projektowanie UkÅ‚adÃ³w Cyfrowych â€“ Ä†wiczenia laboratoryjne

Repozytorium zawiera projekty zrealizowane w ramach laboratorium z projektowania ukÅ‚adÃ³w cyfrowych. Projekty wykorzystujÄ… Å›rodowiska takie jak **Multisim** oraz **Quartus**, a takÅ¼e jÄ™zyki opisu sprzÄ™tu **VHDL** i **SystemVerilog**.

---

## ğŸ“‹ Spis Ä‡wiczeÅ„

### ğŸ˜ƒ Ä†wiczenie 1 â€“ Transkoder binarny na wyÅ›wietlacz emotikon

**Zadanie:**  
ZaprojektowaÄ‡ ukÅ‚ad kombinacyjny realizujÄ…cy **transkoder 3-bitowej liczby binarnej** na graficznÄ… emotikonÄ™ wyÅ›wietlanÄ… na 16-punktowym ukÅ‚adzie (np. LED).

**Wymagania:**
- UÅ¼ycie **wyÅ‚Ä…cznie bramek NAND**
- Implementacja w formie **Subcircuit** (podukÅ‚adu)
- WyÅ›wietlanie na ukÅ‚adzie zrealizowanym z prÃ³bnikÃ³w w **Multisim**
- Projekt moÅ¼na rozbudowaÄ‡ o dodatkowe funkcje graficzne

**Cele:**
- Zrozumienie zasady dziaÅ‚ania bramek NAND jako bramek uniwersalnych
- Projektowanie ukÅ‚adÃ³w kombinacyjnych od podstaw

---

### ğŸ”¢ Ä†wiczenie 2 â€“ Czterobitowy licznik Fibonacciego

**Zadanie:**  
ZaprojektowaÄ‡ licznik 4-bitowy dziaÅ‚ajÄ…cy zgodnie z ciÄ…giem Fibonacciego: 0, 1, 1, 2, 3, 5, 8, 13, 0, 1, 1, 2, ...


**Wymagania:**
- UÅ¼ycie **jednego, konkretnego typu przerzutnikÃ³w** (D)
- Dowolne bramki logiczne
- WyÅ›wietlanie wartoÅ›ci na **wyÅ›wietlaczach siedmiosegmentowych**
- Trudniejsza wersja - 1 wystÄ™puje dwa razy w kaÅ¼dym cyklu

**Cele:**
- Analiza i projektowanie licznikÃ³w niestandardowych
- Praktyczne zastosowanie pamiÄ™ci w logice sekwencyjnej

---

### ğŸµ Ä†wiczenie 3 â€“ Automat sterujÄ…cy odtwarzaczem MP3

**Zadanie:**  
ZaprojektowaÄ‡ automat sterujÄ…cy prostym odtwarzaczem plikÃ³w mp3 z obsÅ‚ugÄ… przyciskÃ³w:

- `STOP`
- `PLAY`
- `NEXT`
- `PREVIOUS`

**Dodatkowe wymagania:**
- Automat powinien posiadaÄ‡ 2-bitowe wyjÅ›cie binarne okreÅ›lajÄ…ce numer utworu
- Wskazane jest zaprojektowanie sygnaÅ‚Ã³w i wskaÅºnikÃ³w stanu (np. diody LED lub wyÅ›wietlacz)

**Cele:**
- Zastosowanie automatÃ³w Mooreâ€™a lub Mealyâ€™ego w praktyce
- Projektowanie logiki sterujÄ…cej z uÅ¼yciem wejÅ›Ä‡/wyjÅ›Ä‡ binarnych

---

### ğŸ§  Ä†wiczenie 4 â€“ System wyboru menu na ukÅ‚adzie FPGA

**Zadanie:**  
ZaimplementowaÄ‡ system wyboru menu na **ukÅ‚adzie FPGA** (np. UP2, DE2, DE2-70) z uÅ¼yciem Å›rodowiska **Quartus Altera**.

**FunkcjonalnoÅ›Ä‡:**
- Dwa przyciski (`lewy`, `prawy`)
- Dwa wyÅ›wietlacze siedmiosegmentowe (`lewy`, `prawy`)
- Lewy przycisk: zwiÄ™ksza wartoÅ›Ä‡ na lewym wyÅ›wietlaczu (cyklicznie 0â€“9)
- Prawy przycisk: zapamiÄ™tuje wartoÅ›Ä‡ z lewego na prawym wyÅ›wietlaczu
- Po uruchomieniu: oba wyÅ›wietlacze pokazujÄ… `0`

**Technologia:**
- Implementacja w jÄ™zyku **VHDL**
- Åšrodowisko: **Quartus Altera II**
