Fitter report for MIC1
Fri Oct 18 20:05:09 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Oct 18 20:05:09 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; MIC1                                            ;
; Top-level Entity Name              ; DATA_PATH                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C70F896I8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 575 / 68,416 ( < 1 % )                          ;
;     Total combinational functions  ; 450 / 68,416 ( < 1 % )                          ;
;     Dedicated logic registers      ; 306 / 68,416 ( < 1 % )                          ;
; Total registers                    ; 306                                             ;
; Total pins                         ; 280 / 622 ( 45 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 1,152,000 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896I8                   ;                                ;
; Minimum Core Junction Temperature                                          ; -40                            ;                                ;
; Maximum Core Junction Temperature                                          ; 125                            ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1052 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1052 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1049    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/dudat/OneDrive/Documentos/ENGENHARIA DA COMPUTAÇÃO/4° PERÍODO/AOC/MIC-1/output_files/MIC1.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 575 / 68,416 ( < 1 % ) ;
;     -- Combinational with no register       ; 269                    ;
;     -- Register only                        ; 125                    ;
;     -- Combinational with a register        ; 181                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 333                    ;
;     -- 3 input functions                    ; 91                     ;
;     -- <=2 input functions                  ; 26                     ;
;     -- Register only                        ; 125                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 450                    ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 306 / 70,234 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 306 / 68,416 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,818 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 55 / 4,276 ( 1 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 280 / 622 ( 45 % )     ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;                                             ;                        ;
; Global signals                              ; 12                     ;
; M4Ks                                        ; 0 / 250 ( 0 % )        ;
; Total block memory bits                     ; 0 / 1,152,000 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,152,000 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 12 / 16 ( 75 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 11% / 10% / 13%        ;
; Maximum fan-out                             ; 304                    ;
; Highest non-global fan-out                  ; 67                     ;
; Total fan-out                               ; 2936                   ;
; Average fan-out                             ; 2.61                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 575 / 68416 ( < 1 % ) ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 269                   ; 0                              ;
;     -- Register only                        ; 125                   ; 0                              ;
;     -- Combinational with a register        ; 181                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 333                   ; 0                              ;
;     -- 3 input functions                    ; 91                    ; 0                              ;
;     -- <=2 input functions                  ; 26                    ; 0                              ;
;     -- Register only                        ; 125                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 450                   ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 306                   ; 0                              ;
;     -- Dedicated logic registers            ; 306 / 68416 ( < 1 % ) ; 0 / 68416 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 55 / 4276 ( 1 % )     ; 0 / 4276 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 280                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )       ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 12 / 20 ( 60 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2936                  ; 0                              ;
;     -- Registered Connections               ; 510                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 78                    ; 0                              ;
;     -- Output Ports                         ; 202                   ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK      ; T9    ; 1        ; 0            ; 22           ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LOAD       ; R29   ; 5        ; 95           ; 26           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MBR_IN[0]  ; AE16  ; 7        ; 51           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MBR_IN[1]  ; AJ9   ; 8        ; 29           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MBR_IN[2]  ; AC4   ; 1        ; 0            ; 11           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MBR_IN[3]  ; U8    ; 1        ; 0            ; 21           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MBR_IN[4]  ; V29   ; 6        ; 95           ; 21           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MBR_IN[5]  ; AH16  ; 7        ; 51           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MBR_IN[6]  ; V28   ; 6        ; 95           ; 21           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MBR_IN[7]  ; V27   ; 6        ; 95           ; 21           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[0]  ; V23   ; 6        ; 95           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[10] ; H17   ; 4        ; 53           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[11] ; D10   ; 3        ; 22           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[12] ; AD16  ; 7        ; 53           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[13] ; D15   ; 3        ; 42           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[14] ; T28   ; 6        ; 95           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[15] ; P7    ; 2        ; 0            ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[16] ; W7    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[17] ; G18   ; 4        ; 60           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[18] ; AC18  ; 7        ; 67           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[19] ; U1    ; 1        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[1]  ; D13   ; 3        ; 29           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[20] ; M4    ; 2        ; 0            ; 33           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[21] ; AC2   ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[22] ; C16   ; 4        ; 49           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[23] ; T27   ; 6        ; 95           ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[24] ; U2    ; 1        ; 0            ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[25] ; AF17  ; 7        ; 62           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[26] ; U5    ; 1        ; 0            ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[27] ; A12   ; 3        ; 35           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[28] ; A10   ; 3        ; 26           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[29] ; M2    ; 2        ; 0            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[2]  ; AG17  ; 7        ; 56           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[30] ; L4    ; 2        ; 0            ; 36           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[31] ; Y5    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[3]  ; G17   ; 4        ; 53           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[4]  ; B17   ; 4        ; 56           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[5]  ; A17   ; 4        ; 56           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[6]  ; AG16  ; 7        ; 53           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[7]  ; AH17  ; 7        ; 56           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[8]  ; T29   ; 6        ; 95           ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MDR_IN[9]  ; H16   ; 4        ; 49           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[0]     ; AK10  ; 8        ; 29           ; 0            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[10]    ; U24   ; 6        ; 95           ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[11]    ; P4    ; 2        ; 0            ; 30           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[12]    ; Y29   ; 6        ; 95           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[13]    ; AJ18  ; 7        ; 60           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[14]    ; M1    ; 2        ; 0            ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[15]    ; U25   ; 6        ; 95           ; 22           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[16]    ; AJ19  ; 7        ; 62           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[17]    ; AK12  ; 8        ; 38           ; 0            ; 2           ; 67                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[18]    ; AH15  ; 8        ; 47           ; 0            ; 0           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[19]    ; AB13  ; 8        ; 35           ; 0            ; 2           ; 65                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[1]     ; AH10  ; 8        ; 26           ; 0            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[20]    ; AG13  ; 8        ; 40           ; 0            ; 2           ; 38                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[21]    ; AJ13  ; 8        ; 44           ; 0            ; 2           ; 38                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[22]    ; AC16  ; 7        ; 53           ; 0            ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[23]    ; AH13  ; 8        ; 44           ; 0            ; 1           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[24]    ; G10   ; 3        ; 7            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[25]    ; N22   ; 5        ; 95           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[26]    ; AJ25  ; 7        ; 82           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[27]    ; R22   ; 5        ; 95           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[28]    ; B6    ; 3        ; 11           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[29]    ; F8    ; 3        ; 3            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[2]     ; AG9   ; 8        ; 24           ; 0            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[30]    ; E7    ; 3        ; 1            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[31]    ; G22   ; 4        ; 93           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[32]    ; B2    ; 2        ; 0            ; 46           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[33]    ; D9    ; 3        ; 18           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[34]    ; L3    ; 2        ; 0            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[35]    ; R28   ; 5        ; 95           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[3]     ; AB12  ; 8        ; 31           ; 0            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[4]     ; L2    ; 2        ; 0            ; 34           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[5]     ; AC17  ; 7        ; 60           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[6]     ; W9    ; 1        ; 0            ; 13           ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[7]     ; AH18  ; 7        ; 60           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[8]     ; AK17  ; 7        ; 58           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MIR[9]     ; AJ17  ; 7        ; 58           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; A[0]        ; Y10   ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[10]       ; AF10  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[11]       ; AG7   ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[12]       ; AF9   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[13]       ; Y8    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[14]       ; AK6   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[15]       ; AF21  ; 7        ; 78           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[16]       ; D19   ; 4        ; 65           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[17]       ; H18   ; 4        ; 65           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[18]       ; G12   ; 3        ; 22           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[19]       ; N8    ; 2        ; 0            ; 35           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[1]        ; A20   ; 4        ; 62           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[20]       ; J12   ; 3        ; 20           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[21]       ; J1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[22]       ; AD2   ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[23]       ; AD3   ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[24]       ; D18   ; 4        ; 60           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[25]       ; N7    ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[26]       ; H11   ; 3        ; 20           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[27]       ; AK23  ; 7        ; 76           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[28]       ; AE19  ; 7        ; 76           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[29]       ; AJ5   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[2]        ; AK22  ; 7        ; 71           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[30]       ; R24   ; 5        ; 95           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[31]       ; AA5   ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[3]        ; AC11  ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[4]        ; AF8   ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[5]        ; AC19  ; 7        ; 74           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[6]        ; AF11  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[7]        ; U30   ; 6        ; 95           ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[8]        ; Y7    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[9]        ; AB19  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[0]        ; Y9    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[10]       ; AK7   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[11]       ; AH7   ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[12]       ; AD9   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[13]       ; Y6    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[14]       ; AJ6   ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[15]       ; AH22  ; 7        ; 78           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[16]       ; J18   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[17]       ; E19   ; 4        ; 67           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[18]       ; H12   ; 3        ; 22           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[19]       ; K1    ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[1]        ; B20   ; 4        ; 62           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[20]       ; C10   ; 3        ; 20           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[21]       ; M5    ; 2        ; 0            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[22]       ; AD1   ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[23]       ; AA6   ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[24]       ; C19   ; 4        ; 65           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[25]       ; K2    ; 2        ; 0            ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[26]       ; C9    ; 3        ; 18           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[27]       ; AK24  ; 7        ; 76           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[28]       ; AJ23  ; 7        ; 76           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[29]       ; AK5   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[2]        ; AJ22  ; 7        ; 71           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[30]       ; T22   ; 5        ; 95           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[31]       ; AD4   ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[3]        ; AD10  ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[4]        ; AG8   ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[5]        ; AH20  ; 7        ; 74           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[6]        ; AC12  ; 8        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[7]        ; U29   ; 6        ; 95           ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[8]        ; AE1   ; 1        ; 0            ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; B[9]        ; AB18  ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[0]        ; AE11  ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[10]       ; AK14  ; 8        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[11]       ; AK21  ; 7        ; 69           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[12]       ; AE15  ; 8        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[13]       ; AJ20  ; 7        ; 65           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[14]       ; AJ15  ; 8        ; 47           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[15]       ; C15   ; 3        ; 44           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[16]       ; W30   ; 6        ; 95           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[17]       ; B14   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[18]       ; AD14  ; 8        ; 38           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[19]       ; C14   ; 3        ; 38           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[1]        ; AH12  ; 8        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[20]       ; E14   ; 3        ; 40           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[21]       ; C13   ; 3        ; 40           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[22]       ; H14   ; 3        ; 38           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[23]       ; B13   ; 3        ; 38           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[24]       ; AF14  ; 8        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[25]       ; T8    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[26]       ; AC14  ; 8        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[27]       ; E15   ; 3        ; 44           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[28]       ; B15   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[29]       ; AD13  ; 8        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[2]        ; AG12  ; 8        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[30]       ; D14   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[31]       ; AH9   ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[3]        ; AJ12  ; 8        ; 38           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[4]        ; AJ14  ; 8        ; 47           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[5]        ; AC13  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[6]        ; AK8   ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[7]        ; AF15  ; 8        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[8]        ; AG18  ; 7        ; 67           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; C[9]        ; AG14  ; 8        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[0]      ; AJ7   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[10]     ; F13   ; 3        ; 33           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[11]     ; AF20  ; 7        ; 69           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[12]     ; AD11  ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[13]     ; AG19  ; 7        ; 65           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[14]     ; B12   ; 3        ; 35           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[15]     ; E13   ; 3        ; 33           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[16]     ; U23   ; 6        ; 95           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[17]     ; F16   ; 4        ; 51           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[18]     ; V3    ; 1        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[19]     ; F12   ; 3        ; 26           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[1]      ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[20]     ; N9    ; 2        ; 0            ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[21]     ; F11   ; 3        ; 24           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[22]     ; G13   ; 3        ; 31           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[23]     ; A9    ; 3        ; 24           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[24]     ; P9    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[25]     ; D17   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[26]     ; AC1   ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[27]     ; B16   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[28]     ; L1    ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[29]     ; E11   ; 3        ; 24           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[2]      ; A19   ; 4        ; 58           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[30]     ; A14   ; 3        ; 42           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[31]     ; V2    ; 1        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[3]      ; AD19  ; 7        ; 74           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[4]      ; W29   ; 6        ; 95           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[5]      ; E12   ; 3        ; 26           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[6]      ; AJ8   ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[7]      ; AG20  ; 7        ; 69           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[8]      ; AF18  ; 7        ; 67           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MAR[9]      ; AK19  ; 7        ; 62           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MBR_OUT[0]  ; AJ16  ; 7        ; 51           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MBR_OUT[1]  ; AF12  ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MBR_OUT[2]  ; AK9   ; 8        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MBR_OUT[3]  ; AG10  ; 8        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MBR_OUT[4]  ; AH19  ; 7        ; 65           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MBR_OUT[5]  ; W8    ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MBR_OUT[6]  ; C18   ; 4        ; 58           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MBR_OUT[7]  ; AD17  ; 7        ; 60           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[0]  ; AA3   ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[10] ; T6    ; 1        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[11] ; W2    ; 1        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[12] ; T5    ; 1        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[13] ; AA1   ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[14] ; V8    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[15] ; N4    ; 2        ; 0            ; 31           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[16] ; Y2    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[17] ; V9    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[18] ; W5    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[19] ; AA2   ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[1]  ; W1    ; 1        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[20] ; N3    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[21] ; W3    ; 1        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[22] ; P1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[23] ; P6    ; 2        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[24] ; AB2   ; 1        ; 0            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[25] ; Y4    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[26] ; W4    ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[27] ; Y1    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[28] ; T7    ; 1        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[29] ; N2    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[2]  ; W10   ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[30] ; P2    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[31] ; V10   ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[3]  ; W6    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[4]  ; AA4   ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[5]  ; AB1   ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[6]  ; U9    ; 1        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[7]  ; Y3    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[8]  ; T4    ; 1        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MDR_OUT[9]  ; P3    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; N           ; AE12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[0]       ; E17   ; 4        ; 56           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[10]      ; C17   ; 4        ; 51           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[11]      ; U6    ; 1        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[12]      ; B18   ; 4        ; 58           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[13]      ; U3    ; 1        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[14]      ; V7    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[15]      ; F18   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[16]      ; U4    ; 1        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[17]      ; AD18  ; 7        ; 67           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[18]      ; A11   ; 3        ; 29           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[19]      ; J13   ; 3        ; 33           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[1]       ; AK11  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[20]      ; B11   ; 3        ; 29           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[21]      ; AK20  ; 7        ; 65           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[22]      ; G14   ; 3        ; 35           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[23]      ; D12   ; 3        ; 31           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[24]      ; H13   ; 3        ; 29           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[25]      ; AJ21  ; 7        ; 69           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[26]      ; B10   ; 3        ; 26           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[27]      ; AC3   ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[28]      ; B19   ; 4        ; 58           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[29]      ; M3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[2]       ; U7    ; 1        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[30]      ; T26   ; 6        ; 95           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[31]      ; V4    ; 1        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[3]       ; AJ10  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[4]       ; AJ11  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[5]       ; AE13  ; 8        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[6]       ; AD12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[7]       ; AE17  ; 7        ; 58           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[8]       ; G16   ; 4        ; 51           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[9]       ; C12   ; 3        ; 31           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Z           ; B9    ; 3        ; 24           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 59 / 85 ( 69 % ) ; 3.3V          ; --           ;
; 2        ; 28 / 79 ( 35 % ) ; 3.3V          ; --           ;
; 3        ; 45 / 72 ( 63 % ) ; 3.3V          ; --           ;
; 4        ; 27 / 74 ( 36 % ) ; 3.3V          ; --           ;
; 5        ; 6 / 85 ( 7 % )   ; 3.3V          ; --           ;
; 6        ; 17 / 81 ( 21 % ) ; 3.3V          ; --           ;
; 7        ; 45 / 74 ( 61 % ) ; 3.3V          ; --           ;
; 8        ; 56 / 72 ( 78 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 615        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 612        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 606        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 594        ; 3        ; MAR[23]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 592        ; 3        ; MDR_IN[28]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 586        ; 3        ; PC[18]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 578        ; 3        ; MDR_IN[27]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; MAR[30]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; MDR_IN[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; MAR[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 540        ; 4        ; A[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 532        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 528        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 518        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ; 514        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A25      ; 510        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 503        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; MDR_OUT[13]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA2      ; 121        ; 1        ; MDR_OUT[19]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA3      ; 122        ; 1        ; MDR_OUT[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA4      ; 123        ; 1        ; MDR_OUT[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA5      ; 140        ; 1        ; A[31]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA6      ; 141        ; 1        ; B[23]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA9      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA10     ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 339        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA29     ; 376        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA30     ; 377        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 124        ; 1        ; MDR_OUT[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB2      ; 125        ; 1        ; MDR_OUT[24]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 168        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; MIR[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 224        ; 8        ; MIR[19]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; B[9]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 280        ; 7        ; A[9]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 342        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB30     ; 372        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 132        ; 1        ; MAR[26]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC2      ; 133        ; 1        ; MDR_IN[21]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC3      ; 134        ; 1        ; PC[27]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC4      ; 135        ; 1        ; MBR_IN[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC5      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC7      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; A[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 201        ; 8        ; B[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC13     ; 223        ; 8        ; C[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC14     ; 231        ; 8        ; C[26]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; MIR[22]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 259        ; 7        ; MIR[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 272        ; 7        ; MDR_IN[18]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC19     ; 282        ; 7        ; A[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 307        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ; 322        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 350        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC29     ; 365        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 366        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 136        ; 1        ; B[22]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD2      ; 137        ; 1        ; A[22]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD3      ; 138        ; 1        ; A[23]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD4      ; 139        ; 1        ; B[31]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD6      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD7      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ; 195        ; 8        ; B[12]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD10     ; 197        ; 8        ; B[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 202        ; 8        ; MAR[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD12     ; 210        ; 8        ; PC[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 222        ; 8        ; C[29]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD14     ; 229        ; 8        ; C[18]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD15     ; 244        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD16     ; 249        ; 7        ; MDR_IN[12]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 258        ; 7        ; MBR_OUT[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD18     ; 271        ; 7        ; PC[17]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD19     ; 281        ; 7        ; MAR[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 306        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 320        ; 6        ; ~LVDS195p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD29     ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 147        ; 1        ; B[8]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE2      ; 148        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; C[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 209        ; 8        ; N                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 221        ; 8        ; PC[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; C[12]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 248        ; 7        ; MBR_IN[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 255        ; 7        ; PC[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; A[28]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE20     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 352        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 353        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF2      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF4      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 189        ; 8        ; A[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF9      ; 192        ; 8        ; A[12]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 200        ; 8        ; A[10]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ; 203        ; 8        ; A[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF12     ; 217        ; 8        ; MBR_OUT[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; C[24]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF15     ; 234        ; 8        ; C[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF16     ; 252        ; 7        ; MAR[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; MDR_IN[25]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 269        ; 7        ; MAR[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; MAR[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF21     ; 289        ; 7        ; A[15]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF22     ; 298        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG3      ; 157        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG5      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG6      ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 191        ; 8        ; A[11]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG8      ; 188        ; 8        ; B[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG9      ; 208        ; 8        ; MIR[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG10     ; 212        ; 8        ; MBR_OUT[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; C[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG13     ; 230        ; 8        ; MIR[20]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG14     ; 232        ; 8        ; C[9]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ; 251        ; 7        ; MDR_IN[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; MDR_IN[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG18     ; 270        ; 7        ; C[8]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG19     ; 268        ; 7        ; MAR[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG20     ; 275        ; 7        ; MAR[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 297        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 303        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 304        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG29     ; 330        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 159        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH4      ; 185        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH5      ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; B[11]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; C[31]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH10     ; 211        ; 8        ; MIR[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; C[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH13     ; 237        ; 8        ; MIR[23]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 241        ; 8        ; MIR[18]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH16     ; 247        ; 7        ; MBR_IN[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH17     ; 253        ; 7        ; MDR_IN[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH18     ; 261        ; 7        ; MIR[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH19     ; 267        ; 7        ; MBR_OUT[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH20     ; 283        ; 7        ; B[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; B[15]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH28     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH29     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; A[29]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; B[14]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; MAR[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; MAR[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; MBR_IN[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; PC[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; PC[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; C[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; MIR[21]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; C[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; C[14]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; MBR_OUT[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; MIR[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; MIR[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; MIR[16]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; C[13]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; PC[25]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; B[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; B[28]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; MIR[26]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; B[29]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK6      ; 193        ; 8        ; A[14]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK7      ; 198        ; 8        ; B[10]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK8      ; 205        ; 8        ; C[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK9      ; 213        ; 8        ; MBR_OUT[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK10     ; 215        ; 8        ; MIR[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK11     ; 219        ; 8        ; PC[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK12     ; 227        ; 8        ; MIR[17]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; C[10]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; MIR[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; MAR[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK20     ; 265        ; 7        ; PC[21]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK21     ; 273        ; 7        ; C[11]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK22     ; 277        ; 7        ; A[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK23     ; 285        ; 7        ; A[27]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK24     ; 287        ; 7        ; B[27]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK25     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK26     ; 299        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; MIR[32]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B3       ; 626        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 621        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 618        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 614        ; 3        ; MIR[28]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 611        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 605        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 593        ; 3        ; Z                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 591        ; 3        ; PC[26]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 585        ; 3        ; PC[20]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 577        ; 3        ; MAR[14]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 573        ; 3        ; C[23]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 568        ; 3        ; C[17]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 565        ; 3        ; C[28]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 559        ; 4        ; MAR[27]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 548        ; 4        ; MDR_IN[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 547        ; 4        ; PC[12]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 544        ; 4        ; PC[28]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 539        ; 4        ; B[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 531        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 527        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 517        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 513        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B25      ; 509        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 502        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ; 499        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B28      ; 496        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B29      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 620        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; B[26]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 600        ; 3        ; B[20]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; PC[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 572        ; 3        ; C[21]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 575        ; 3        ; C[19]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 564        ; 3        ; C[15]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 558        ; 4        ; MDR_IN[22]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 554        ; 4        ; PC[10]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 546        ; 4        ; MBR_OUT[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 538        ; 4        ; B[24]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C22      ; 520        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C27      ; 498        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C28      ; 492        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C29      ; 473        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C30      ; 472        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 633        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 632        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 617        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 616        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 608        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 604        ; 3        ; MIR[33]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 599        ; 3        ; MDR_IN[11]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; PC[23]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 588        ; 3        ; MDR_IN[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 571        ; 3        ; C[30]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 567        ; 3        ; MDR_IN[13]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 553        ; 4        ; MAR[25]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 541        ; 4        ; A[24]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 537        ; 4        ; A[16]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ; 519        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D23      ; 515        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D24      ; 508        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 507        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 494        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D27      ; 495        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 475        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D29      ; 474        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; MIR[30]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 628        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 609        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 607        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 596        ; 3        ; MAR[29]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 589        ; 3        ; MAR[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 579        ; 3        ; MAR[15]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 570        ; 3        ; C[20]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 566        ; 3        ; C[27]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 560        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E17      ; 550        ; 4        ; PC[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; B[17]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E20      ; 530        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ; 525        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E22      ; 506        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ; 505        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E24      ; 490        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 477        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E29      ; 470        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 471        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 629        ; 3        ; MIR[29]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; MAR[21]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 590        ; 3        ; MAR[19]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 580        ; 3        ; MAR[10]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; MAR[17]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; PC[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ; 533        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F20      ; 529        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 491        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F29      ; 463        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F30      ; 464        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 623        ; 3        ; MIR[24]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 610        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 597        ; 3        ; A[18]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 582        ; 3        ; MAR[22]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 576        ; 3        ; PC[22]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 555        ; 4        ; PC[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 551        ; 4        ; MDR_IN[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 542        ; 4        ; MDR_IN[17]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ; 521        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 511        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 500        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 489        ; 4        ; MIR[31]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 468        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 469        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G29      ; 458        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G30      ; 459        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 602        ; 3        ; A[26]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 598        ; 3        ; B[18]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 587        ; 3        ; PC[24]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 574        ; 3        ; C[22]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; H16      ; 557        ; 4        ; MDR_IN[9]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 552        ; 4        ; MDR_IN[10]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ; 535        ; 4        ; A[17]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H19      ; 524        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H20      ; 512        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H21      ; 501        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 485        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 465        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H28      ; 467        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H29      ; 453        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H30      ; 454        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 51         ; 2        ; A[21]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; A[20]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J13      ; 581        ; 3        ; PC[19]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; B[16]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J19      ; 523        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 479        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J30      ; 440        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 56         ; 2        ; B[19]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 57         ; 2        ; B[25]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 462        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 452        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 446        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K29      ; 433        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K30      ; 434        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 60         ; 2        ; MAR[28]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 61         ; 2        ; MIR[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 54         ; 2        ; MIR[34]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 55         ; 2        ; MDR_IN[30]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 450        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 457        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 435        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L29      ; 431        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L30      ; 432        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 64         ; 2        ; MIR[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 65         ; 2        ; MDR_IN[29]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 66         ; 2        ; PC[29]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 67         ; 2        ; MDR_IN[20]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 53         ; 2        ; B[21]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 442        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 443        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 447        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 437        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M29      ; 425        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M30      ; 426        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; MDR_OUT[29]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 69         ; 2        ; MDR_OUT[20]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 71         ; 2        ; MDR_OUT[15]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; A[25]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 58         ; 2        ; A[19]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ; 63         ; 2        ; MAR[20]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 428        ; 5        ; MIR[25]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 423        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N29      ; 422        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; MDR_OUT[22]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 76         ; 2        ; MDR_OUT[30]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 73         ; 2        ; MDR_OUT[9]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 74         ; 2        ; MIR[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 72         ; 2        ; MDR_OUT[23]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ; 70         ; 2        ; MDR_IN[15]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 62         ; 2        ; MAR[24]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 419        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 418        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 417        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 416        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 415        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P29      ; 413        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P30      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; MIR[27]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R23      ; 410        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 407        ; 5        ; A[30]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R26      ; 408        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 403        ; 5        ; MIR[35]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R29      ; 404        ; 5        ; LOAD                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; MDR_OUT[8]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ; 92         ; 1        ; MDR_OUT[12]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T6       ; 89         ; 1        ; MDR_OUT[10]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ; 90         ; 1        ; MDR_OUT[28]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 97         ; 1        ; C[25]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T9       ; 96         ; 1        ; CLOCK                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; B[30]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T25      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T26      ; 400        ; 6        ; PC[30]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T27      ; 399        ; 6        ; MDR_IN[23]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T28      ; 397        ; 6        ; MDR_IN[14]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T29      ; 398        ; 6        ; MDR_IN[8]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; MDR_IN[19]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 94         ; 1        ; MDR_IN[24]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 102        ; 1        ; PC[13]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U4       ; 103        ; 1        ; PC[16]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U5       ; 95         ; 1        ; MDR_IN[26]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U6       ; 100        ; 1        ; PC[11]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U7       ; 101        ; 1        ; PC[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U8       ; 99         ; 1        ; MBR_IN[3]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U9       ; 98         ; 1        ; MDR_OUT[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; MAR[16]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 389        ; 6        ; MIR[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U25      ; 388        ; 6        ; MIR[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; B[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U30      ; 392        ; 6        ; A[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; MAR[31]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ; 105        ; 1        ; MAR[18]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 108        ; 1        ; PC[31]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; PC[14]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V8       ; 117        ; 1        ; MDR_OUT[14]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V9       ; 116        ; 1        ; MDR_OUT[17]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V10      ; 115        ; 1        ; MDR_OUT[31]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; MDR_IN[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; MBR_IN[7]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V28      ; 385        ; 6        ; MBR_IN[6]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V29      ; 386        ; 6        ; MBR_IN[4]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; MDR_OUT[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 107        ; 1        ; MDR_OUT[11]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 109        ; 1        ; MDR_OUT[21]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W4       ; 110        ; 1        ; MDR_OUT[26]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W5       ; 119        ; 1        ; MDR_OUT[18]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W6       ; 128        ; 1        ; MDR_OUT[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W7       ; 130        ; 1        ; MDR_IN[16]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W8       ; 129        ; 1        ; MBR_OUT[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W9       ; 126        ; 1        ; MIR[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W10      ; 127        ; 1        ; MDR_OUT[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 363        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 358        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 379        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W29      ; 383        ; 6        ; MAR[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W30      ; 384        ; 6        ; C[16]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 111        ; 1        ; MDR_OUT[27]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ; 112        ; 1        ; MDR_OUT[16]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y3       ; 113        ; 1        ; MDR_OUT[7]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y4       ; 114        ; 1        ; MDR_OUT[25]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y5       ; 131        ; 1        ; MDR_IN[31]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y6       ; 144        ; 1        ; B[13]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y7       ; 145        ; 1        ; A[8]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y8       ; 146        ; 1        ; A[13]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y9       ; 142        ; 1        ; B[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y10      ; 143        ; 1        ; A[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 345        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y28      ; 374        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y29      ; 380        ; 6        ; MIR[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y30      ; 381        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                 ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
; |DATA_PATH                               ; 575 (0)     ; 306 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 280  ; 0            ; 269 (0)      ; 125 (0)           ; 181 (0)          ; |DATA_PATH                                                                          ; work         ;
;    |BANK_REGS:inst|                      ; 362 (44)    ; 306 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (44)      ; 125 (0)           ; 181 (103)        ; |DATA_PATH|BANK_REGS:inst                                                           ; work         ;
;       |CPP:inst7|                        ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (0)            ; 22 (0)           ; |DATA_PATH|BANK_REGS:inst|CPP:inst7                                                 ; work         ;
;          |register_32bit:inst|           ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (0)            ; 22 (0)           ; |DATA_PATH|BANK_REGS:inst|CPP:inst7|register_32bit:inst                             ; work         ;
;             |register_4bit:inst1|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |DATA_PATH|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1         ; work         ;
;             |register_4bit:inst2|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2         ; work         ;
;             |register_4bit:inst3|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DATA_PATH|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3         ; work         ;
;             |register_4bit:inst4|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4         ; work         ;
;             |register_4bit:inst5|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5         ; work         ;
;             |register_4bit:inst6|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DATA_PATH|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst6         ; work         ;
;             |register_4bit:inst7|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst7         ; work         ;
;             |register_4bit:inst|         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst          ; work         ;
;       |H:inst10|                         ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 7 (0)             ; 25 (0)           ; |DATA_PATH|BANK_REGS:inst|H:inst10                                                  ; work         ;
;          |register_32bit:inst|           ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (0)             ; 25 (0)           ; |DATA_PATH|BANK_REGS:inst|H:inst10|register_32bit:inst                              ; work         ;
;             |register_4bit:inst1|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1          ; work         ;
;             |register_4bit:inst2|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2          ; work         ;
;             |register_4bit:inst3|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3          ; work         ;
;             |register_4bit:inst4|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4          ; work         ;
;             |register_4bit:inst5|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DATA_PATH|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5          ; work         ;
;             |register_4bit:inst6|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6          ; work         ;
;             |register_4bit:inst7|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7          ; work         ;
;             |register_4bit:inst|         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst           ; work         ;
;       |LV:inst6|                         ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 13 (0)            ; 19 (0)           ; |DATA_PATH|BANK_REGS:inst|LV:inst6                                                  ; work         ;
;          |register_32bit:inst|           ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (0)            ; 19 (0)           ; |DATA_PATH|BANK_REGS:inst|LV:inst6|register_32bit:inst                              ; work         ;
;             |register_4bit:inst1|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst1          ; work         ;
;             |register_4bit:inst2|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2          ; work         ;
;             |register_4bit:inst3|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DATA_PATH|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3          ; work         ;
;             |register_4bit:inst4|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst4          ; work         ;
;             |register_4bit:inst5|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |DATA_PATH|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5          ; work         ;
;             |register_4bit:inst6|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst6          ; work         ;
;             |register_4bit:inst7|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |DATA_PATH|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst7          ; work         ;
;             |register_4bit:inst|         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |DATA_PATH|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst           ; work         ;
;       |MAR:inst|                         ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 27 (0)            ; 5 (0)            ; |DATA_PATH|BANK_REGS:inst|MAR:inst                                                  ; work         ;
;          |register_32bit:inst|           ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 27 (0)            ; 5 (0)            ; |DATA_PATH|BANK_REGS:inst|MAR:inst|register_32bit:inst                              ; work         ;
;             |register_4bit:inst1|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |DATA_PATH|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1          ; work         ;
;             |register_4bit:inst2|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DATA_PATH|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2          ; work         ;
;             |register_4bit:inst3|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DATA_PATH|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3          ; work         ;
;             |register_4bit:inst4|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |DATA_PATH|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4          ; work         ;
;             |register_4bit:inst5|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DATA_PATH|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5          ; work         ;
;             |register_4bit:inst6|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DATA_PATH|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6          ; work         ;
;             |register_4bit:inst7|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DATA_PATH|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7          ; work         ;
;             |register_4bit:inst|         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |DATA_PATH|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst           ; work         ;
;       |MBR:inst4|                        ; 19 (1)      ; 17 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (1)             ; 15 (0)           ; |DATA_PATH|BANK_REGS:inst|MBR:inst4                                                 ; work         ;
;          |register_32bit:inst1|          ; 9 (1)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 7 (0)            ; |DATA_PATH|BANK_REGS:inst|MBR:inst4|register_32bit:inst1                            ; work         ;
;             |register_4bit:inst2|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2        ; work         ;
;             |register_4bit:inst3|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3        ; work         ;
;          |register_32bit:inst|           ; 9 (1)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (0)            ; |DATA_PATH|BANK_REGS:inst|MBR:inst4|register_32bit:inst                             ; work         ;
;             |register_4bit:inst2|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2         ; work         ;
;             |register_4bit:inst3|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3         ; work         ;
;       |MDR:inst2|                        ; 57 (1)      ; 33 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 24 (1)            ; 31 (0)           ; |DATA_PATH|BANK_REGS:inst|MDR:inst2                                                 ; work         ;
;          |register_32bit:inst|           ; 56 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 23 (0)            ; 31 (9)           ; |DATA_PATH|BANK_REGS:inst|MDR:inst2|register_32bit:inst                             ; work         ;
;             |register_4bit:inst1|        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1         ; work         ;
;             |register_4bit:inst2|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2         ; work         ;
;             |register_4bit:inst3|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3         ; work         ;
;             |register_4bit:inst4|        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4         ; work         ;
;             |register_4bit:inst5|        ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5         ; work         ;
;             |register_4bit:inst6|        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6         ; work         ;
;             |register_4bit:inst7|        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7         ; work         ;
;             |register_4bit:inst|         ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst          ; work         ;
;       |OPC:inst9|                        ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 5 (0)             ; 27 (0)           ; |DATA_PATH|BANK_REGS:inst|OPC:inst9                                                 ; work         ;
;          |register_32bit:inst|           ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (0)             ; 27 (0)           ; |DATA_PATH|BANK_REGS:inst|OPC:inst9|register_32bit:inst                             ; work         ;
;             |register_4bit:inst1|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst1         ; work         ;
;             |register_4bit:inst2|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DATA_PATH|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2         ; work         ;
;             |register_4bit:inst3|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DATA_PATH|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3         ; work         ;
;             |register_4bit:inst4|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst4         ; work         ;
;             |register_4bit:inst5|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5         ; work         ;
;             |register_4bit:inst6|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst6         ; work         ;
;             |register_4bit:inst7|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst7         ; work         ;
;             |register_4bit:inst|         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst          ; work         ;
;       |PC:inst3|                         ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 19 (0)            ; 13 (0)           ; |DATA_PATH|BANK_REGS:inst|PC:inst3                                                  ; work         ;
;          |register_32bit:inst|           ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 19 (0)            ; 13 (0)           ; |DATA_PATH|BANK_REGS:inst|PC:inst3|register_32bit:inst                              ; work         ;
;             |register_4bit:inst1|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |DATA_PATH|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst1          ; work         ;
;             |register_4bit:inst2|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |DATA_PATH|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2          ; work         ;
;             |register_4bit:inst3|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DATA_PATH|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3          ; work         ;
;             |register_4bit:inst4|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst4          ; work         ;
;             |register_4bit:inst5|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DATA_PATH|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5          ; work         ;
;             |register_4bit:inst6|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst6          ; work         ;
;             |register_4bit:inst7|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DATA_PATH|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst7          ; work         ;
;             |register_4bit:inst|         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DATA_PATH|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst           ; work         ;
;       |SP:inst5|                         ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 9 (0)             ; 23 (0)           ; |DATA_PATH|BANK_REGS:inst|SP:inst5                                                  ; work         ;
;          |register_32bit:inst|           ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (0)             ; 23 (0)           ; |DATA_PATH|BANK_REGS:inst|SP:inst5|register_32bit:inst                              ; work         ;
;             |register_4bit:inst1|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DATA_PATH|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst1          ; work         ;
;             |register_4bit:inst2|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2          ; work         ;
;             |register_4bit:inst3|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3          ; work         ;
;             |register_4bit:inst4|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst4          ; work         ;
;             |register_4bit:inst5|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5          ; work         ;
;             |register_4bit:inst6|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |DATA_PATH|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst6          ; work         ;
;             |register_4bit:inst7|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst7          ; work         ;
;             |register_4bit:inst|         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst           ; work         ;
;       |TOS:inst8|                        ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 9 (0)             ; 23 (0)           ; |DATA_PATH|BANK_REGS:inst|TOS:inst8                                                 ; work         ;
;          |register_32bit:inst|           ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (0)             ; 23 (0)           ; |DATA_PATH|BANK_REGS:inst|TOS:inst8|register_32bit:inst                             ; work         ;
;             |register_4bit:inst1|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst1         ; work         ;
;             |register_4bit:inst2|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2         ; work         ;
;             |register_4bit:inst3|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DATA_PATH|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3         ; work         ;
;             |register_4bit:inst4|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst4         ; work         ;
;             |register_4bit:inst5|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DATA_PATH|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5         ; work         ;
;             |register_4bit:inst6|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |DATA_PATH|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst6         ; work         ;
;             |register_4bit:inst7|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |DATA_PATH|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst7         ; work         ;
;             |register_4bit:inst|         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |DATA_PATH|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst          ; work         ;
;    |ula_32bit:inst2|                     ; 255 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 213 (0)      ; 0 (0)             ; 42 (0)           ; |DATA_PATH|ula_32bit:inst2                                                          ; work         ;
;       |shifter:inst1|                    ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 7 (7)            ; |DATA_PATH|ula_32bit:inst2|shifter:inst1                                            ; work         ;
;       |ula_8bit:inst2|                   ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 10 (0)           ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2                                           ; work         ;
;          |ula_1bit:inst2|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 1 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst3|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 2 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst4|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 2 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst5|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst6|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 1 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst7|                ; 7 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (4)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst8|                ; 7 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 2 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst|                 ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 1 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst                             ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|full_adder_1bit_ula:inst10  ; work         ;
;       |ula_8bit:inst3|                   ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 7 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3                                           ; work         ;
;          |ula_1bit:inst2|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst3|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst4|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst5|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 2 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst6|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 1 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst7|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst8|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 1 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst|                 ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 1 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst                             ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|full_adder_1bit_ula:inst10  ; work         ;
;       |ula_8bit:inst4|                   ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 4 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4                                           ; work         ;
;          |ula_1bit:inst2|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst3|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst4|                ; 5 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst5|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst6|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst7|                ; 8 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst8|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8                            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|full_adder_1bit_ula:inst10 ; work         ;
;          |ula_1bit:inst|                 ; 8 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst                             ; work         ;
;             |full_adder_1bit_ula:inst10| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|full_adder_1bit_ula:inst10  ; work         ;
;       |ula_8bit:inst|                    ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 14 (0)           ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst                                            ; work         ;
;          |ula_1bit:inst2|                ; 8 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (3)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2                             ; work         ;
;             |full_adder_1bit_ula:inst10| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|full_adder_1bit_ula:inst10  ; work         ;
;          |ula_1bit:inst3|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 2 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3                             ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|full_adder_1bit_ula:inst10  ; work         ;
;          |ula_1bit:inst4|                ; 7 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4                             ; work         ;
;             |full_adder_1bit_ula:inst10| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|full_adder_1bit_ula:inst10  ; work         ;
;          |ula_1bit:inst5|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 2 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5                             ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|full_adder_1bit_ula:inst10  ; work         ;
;          |ula_1bit:inst6|                ; 6 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6                             ; work         ;
;             |full_adder_1bit_ula:inst10| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|full_adder_1bit_ula:inst10  ; work         ;
;          |ula_1bit:inst7|                ; 10 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 0 (0)             ; 2 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7                             ; work         ;
;             |decoder2_4:inst6|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|decoder2_4:inst6            ; work         ;
;             |full_adder_1bit_ula:inst10| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|full_adder_1bit_ula:inst10  ; work         ;
;          |ula_1bit:inst8|                ; 6 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 2 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8                             ; work         ;
;             |full_adder_1bit_ula:inst10| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|full_adder_1bit_ula:inst10  ; work         ;
;          |ula_1bit:inst|                 ; 10 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (2)        ; 0 (0)             ; 3 (3)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst                              ; work         ;
;             |full_adder_1bit_ula:inst10| ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |DATA_PATH|ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|full_adder_1bit_ula:inst10   ; work         ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; MDR_OUT[31] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[30] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[29] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[28] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[27] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[26] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[25] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[24] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[23] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[22] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[21] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[20] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[19] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[18] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[17] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[16] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[15] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[14] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[13] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[12] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[11] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[10] ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; MDR_OUT[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; N           ; Output   ; --            ; --            ; --                    ; --  ;
; MIR[35]     ; Input    ; (0) 163 ps    ; (0) 163 ps    ; --                    ; --  ;
; MIR[34]     ; Input    ; (0) 163 ps    ; (0) 163 ps    ; --                    ; --  ;
; MIR[33]     ; Input    ; (0) 162 ps    ; (0) 162 ps    ; --                    ; --  ;
; MIR[32]     ; Input    ; (0) 163 ps    ; (0) 163 ps    ; --                    ; --  ;
; MIR[31]     ; Input    ; (0) 162 ps    ; (0) 162 ps    ; --                    ; --  ;
; MIR[30]     ; Input    ; (0) 162 ps    ; (0) 162 ps    ; --                    ; --  ;
; MIR[29]     ; Input    ; (0) 162 ps    ; (0) 162 ps    ; --                    ; --  ;
; MIR[28]     ; Input    ; (0) 162 ps    ; (0) 162 ps    ; --                    ; --  ;
; MIR[27]     ; Input    ; (0) 163 ps    ; (0) 163 ps    ; --                    ; --  ;
; MIR[26]     ; Input    ; (0) 162 ps    ; (0) 162 ps    ; --                    ; --  ;
; MIR[25]     ; Input    ; (0) 163 ps    ; (0) 163 ps    ; --                    ; --  ;
; MIR[24]     ; Input    ; (0) 162 ps    ; (0) 162 ps    ; --                    ; --  ;
; Z           ; Output   ; --            ; --            ; --                    ; --  ;
; A[31]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[30]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[29]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[28]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[27]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[26]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[25]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[24]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[23]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[22]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[21]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[20]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[19]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[18]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[17]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[16]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[15]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[14]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[13]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[12]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[11]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; A[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; A[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; A[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; A[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; A[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; A[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; A[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; A[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; A[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; A[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; B[31]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[30]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[29]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[28]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[27]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[26]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[25]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[24]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[23]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[22]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[21]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[20]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[19]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[18]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[17]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[16]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[15]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[14]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[13]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[12]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[11]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; B[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; B[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; B[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; B[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; B[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; B[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; B[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; B[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; B[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; B[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; C[31]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[30]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[29]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[28]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[27]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[26]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[25]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[24]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[23]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[22]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[21]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[20]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[19]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[18]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[17]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[16]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[15]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[14]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[13]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[12]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[11]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; C[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; C[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; C[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; C[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; C[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; C[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; C[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; C[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; C[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; C[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[31]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[30]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[29]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[28]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[27]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[26]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[25]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[24]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[23]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[22]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[21]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[20]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[19]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[18]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[17]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[16]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; MAR[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; MBR_OUT[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; MBR_OUT[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; MBR_OUT[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; MBR_OUT[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; MBR_OUT[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; MBR_OUT[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; MBR_OUT[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; MBR_OUT[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; PC[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; PC[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; PC[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; MIR[17]     ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[19]     ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[20]     ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[18]     ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[3]      ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[2]      ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[1]      ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[0]      ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[21]     ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[16]     ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[22]     ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[23]     ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; LOAD        ; Input    ; (0) 163 ps    ; (0) 163 ps    ; --                    ; --  ;
; MBR_IN[7]   ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[31]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[30]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[29]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[28]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[27]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[26]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[25]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[24]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[23]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[22]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[21]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[20]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[19]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[18]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[17]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[16]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[15]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[14]  ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[13]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[12]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[11]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[10]  ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[9]   ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[8]   ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[7]   ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MBR_IN[6]   ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[6]   ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MBR_IN[5]   ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[5]   ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MBR_IN[4]   ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[4]   ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MBR_IN[3]   ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[3]   ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MBR_IN[2]   ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MDR_IN[2]   ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MBR_IN[1]   ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[1]   ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MBR_IN[0]   ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MDR_IN[0]   ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MIR[6]      ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; CLOCK       ; Input    ; (0) 163 ps    ; (0) 163 ps    ; --                    ; --  ;
; MIR[15]     ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MIR[13]     ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[14]     ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MIR[11]     ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MIR[12]     ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MIR[9]      ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[10]     ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
; MIR[8]      ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[5]      ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[7]      ; Input    ; (6) 2395 ps   ; (6) 2395 ps   ; --                    ; --  ;
; MIR[4]      ; Input    ; (6) 2403 ps   ; (6) 2403 ps   ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                        ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; MIR[35]                                                                                 ;                   ;         ;
; MIR[34]                                                                                 ;                   ;         ;
; MIR[33]                                                                                 ;                   ;         ;
; MIR[32]                                                                                 ;                   ;         ;
; MIR[31]                                                                                 ;                   ;         ;
; MIR[30]                                                                                 ;                   ;         ;
; MIR[29]                                                                                 ;                   ;         ;
; MIR[28]                                                                                 ;                   ;         ;
; MIR[27]                                                                                 ;                   ;         ;
; MIR[26]                                                                                 ;                   ;         ;
; MIR[25]                                                                                 ;                   ;         ;
; MIR[24]                                                                                 ;                   ;         ;
; MIR[17]                                                                                 ;                   ;         ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|full_adder_1bit_ula:inst10|inst4~0  ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|full_adder_1bit_ula:inst10|inst2     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|full_adder_1bit_ula:inst10|inst3~0   ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst2    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst3~0  ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst1~0 ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|inst2                                ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|full_adder_1bit_ula:inst10|inst      ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
; MIR[19]                                                                                 ;                   ;         ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|full_adder_1bit_ula:inst10|inst4~0  ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|inst2                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|inst3                                ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|inst3                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst1~0 ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|inst2                                ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|inst2                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|full_adder_1bit_ula:inst10|inst      ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst     ; 0                 ; 6       ;
; MIR[20]                                                                                 ;                   ;         ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|inst8~2                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|decoder2_4:inst6|inst2~0            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst3~0  ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst2    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|inst8~0                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|inst8~1                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|inst8~3                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst3~2 ; 0                 ; 6       ;
; MIR[18]                                                                                 ;                   ;         ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|inst                                ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|inst                                ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|inst                                ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|inst                                ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|inst                                ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|inst                                ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|inst                                 ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|inst                                ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|inst                                ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|inst                                ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|inst                                ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst3~2 ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5|inst                               ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst    ; 0                 ; 6       ;
; MIR[3]                                                                                  ;                   ;         ;
;      - BANK_REGS:inst|OUT_B[23]~0                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~1                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~3                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~4                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~6                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~8                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~9                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~11                                                      ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~111                                                     ; 1                 ; 6       ;
; MIR[2]                                                                                  ;                   ;         ;
;      - BANK_REGS:inst|OUT_B[23]~0                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~1                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~3                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~4                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~6                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~8                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~9                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~11                                                      ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~111                                                     ; 0                 ; 6       ;
; MIR[1]                                                                                  ;                   ;         ;
;      - BANK_REGS:inst|OUT_B[23]~0                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~1                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~3                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~4                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~6                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~8                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~9                                                       ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~11                                                      ; 1                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~111                                                     ; 1                 ; 6       ;
; MIR[0]                                                                                  ;                   ;         ;
;      - BANK_REGS:inst|OUT_B[23]~0                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~1                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~3                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~4                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~6                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~8                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~9                                                       ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~11                                                      ; 0                 ; 6       ;
;      - BANK_REGS:inst|OUT_B[23]~111                                                     ; 0                 ; 6       ;
; MIR[21]                                                                                 ;                   ;         ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|inst8~2                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|decoder2_4:inst6|inst2~0            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst3~0  ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst2    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|inst8~0                              ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|inst8~1                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5|inst8~0                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|inst8~0                             ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|inst8~3                            ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst3~2 ; 0                 ; 6       ;
; MIR[16]                                                                                 ;                   ;         ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst4    ; 0                 ; 6       ;
;      - ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|inst8~2                             ; 0                 ; 6       ;
; MIR[22]                                                                                 ;                   ;         ;
;      - ula_32bit:inst2|shifter:inst1|inst18[31]~0                                       ; 0                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst12~0                                           ; 0                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[30]                                         ; 0                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[7]                                          ; 0                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[4]                                          ; 0                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[1]                                          ; 0                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[0]                                          ; 0                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[3]                                          ; 0                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[2]                                          ; 0                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[6]                                          ; 0                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[5]                                          ; 0                 ; 6       ;
; MIR[23]                                                                                 ;                   ;         ;
;      - ula_32bit:inst2|shifter:inst1|inst18[31]~0                                       ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst12~0                                           ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[30]                                         ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[7]                                          ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[4]                                          ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[1]                                          ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[0]                                          ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[29]~2                                       ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[28]~3                                       ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[27]~4                                       ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[26]~5                                       ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[25]~6                                       ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[24]~7                                       ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[23]~8                                       ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[22]~9                                       ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[21]~10                                      ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[20]~11                                      ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[19]~12                                      ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[18]~13                                      ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[17]~14                                      ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[16]~15                                      ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[15]~16                                      ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[14]~17                                      ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[13]~18                                      ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[12]~19                                      ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[11]~20                                      ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[10]~21                                      ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[9]~22                                       ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[8]~23                                       ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[3]                                          ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[2]                                          ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[6]                                          ; 1                 ; 6       ;
;      - ula_32bit:inst2|shifter:inst1|inst18[5]                                          ; 1                 ; 6       ;
; LOAD                                                                                    ;                   ;         ;
; MBR_IN[7]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst            ; 1                 ; 6       ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst~feeder    ; 1                 ; 6       ;
; MDR_IN[31]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst            ; 1                 ; 6       ;
; MDR_IN[30]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[30]~0                        ; 1                 ; 6       ;
; MDR_IN[29]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2           ; 0                 ; 6       ;
; MDR_IN[28]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3           ; 0                 ; 6       ;
; MDR_IN[27]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst            ; 0                 ; 6       ;
; MDR_IN[26]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1           ; 1                 ; 6       ;
; MDR_IN[25]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2           ; 0                 ; 6       ;
; MDR_IN[24]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3           ; 0                 ; 6       ;
; MDR_IN[23]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst            ; 1                 ; 6       ;
; MDR_IN[22]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1           ; 1                 ; 6       ;
; MDR_IN[21]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2           ; 1                 ; 6       ;
; MDR_IN[20]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst3           ; 1                 ; 6       ;
; MDR_IN[19]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst            ; 0                 ; 6       ;
; MDR_IN[18]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst1           ; 1                 ; 6       ;
; MDR_IN[17]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst2           ; 0                 ; 6       ;
; MDR_IN[16]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3           ; 1                 ; 6       ;
; MDR_IN[15]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst             ; 1                 ; 6       ;
; MDR_IN[14]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst1            ; 1                 ; 6       ;
; MDR_IN[13]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2            ; 1                 ; 6       ;
; MDR_IN[12]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst3            ; 1                 ; 6       ;
; MDR_IN[11]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst            ; 1                 ; 6       ;
; MDR_IN[10]                                                                              ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1           ; 0                 ; 6       ;
; MDR_IN[9]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst2           ; 0                 ; 6       ;
; MDR_IN[8]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3           ; 0                 ; 6       ;
; MDR_IN[7]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[7]~1                         ; 1                 ; 6       ;
; MBR_IN[6]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1          ; 1                 ; 6       ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1           ; 1                 ; 6       ;
; MDR_IN[6]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[6]~2                         ; 0                 ; 6       ;
; MBR_IN[5]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2          ; 0                 ; 6       ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst2           ; 0                 ; 6       ;
; MDR_IN[5]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[5]~3                         ; 0                 ; 6       ;
; MBR_IN[4]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3          ; 0                 ; 6       ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst3           ; 0                 ; 6       ;
; MDR_IN[4]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[4]~4                         ; 0                 ; 6       ;
; MBR_IN[3]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst           ; 1                 ; 6       ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst            ; 1                 ; 6       ;
; MDR_IN[3]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[3]~5                         ; 1                 ; 6       ;
; MBR_IN[2]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1          ; 0                 ; 6       ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1           ; 0                 ; 6       ;
; MDR_IN[2]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[2]~6                         ; 0                 ; 6       ;
; MBR_IN[1]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2          ; 0                 ; 6       ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst2           ; 0                 ; 6       ;
; MDR_IN[1]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[1]~7                         ; 1                 ; 6       ;
; MBR_IN[0]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3          ; 1                 ; 6       ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst3           ; 1                 ; 6       ;
; MDR_IN[0]                                                                               ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[0]~8                         ; 0                 ; 6       ;
; MIR[6]                                                                                  ;                   ;         ;
;      - MDR_OUT[31]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[30]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[29]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[28]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[27]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[26]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[25]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[24]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[23]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[22]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[21]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[20]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[19]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[18]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[17]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[16]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[15]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[14]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[13]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[12]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[11]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[10]                                                                      ; 0                 ; 6       ;
;      - MDR_OUT[9]                                                                       ; 0                 ; 6       ;
;      - MDR_OUT[8]                                                                       ; 0                 ; 6       ;
;      - MDR_OUT[7]                                                                       ; 0                 ; 6       ;
;      - MDR_OUT[6]                                                                       ; 0                 ; 6       ;
;      - MDR_OUT[5]                                                                       ; 0                 ; 6       ;
;      - MDR_OUT[4]                                                                       ; 0                 ; 6       ;
;      - MDR_OUT[3]                                                                       ; 0                 ; 6       ;
;      - MDR_OUT[2]                                                                       ; 0                 ; 6       ;
;      - MDR_OUT[1]                                                                       ; 0                 ; 6       ;
;      - MDR_OUT[0]                                                                       ; 0                 ; 6       ;
; CLOCK                                                                                   ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|inst6                                                   ; 0                 ; 0       ;
;      - BANK_REGS:inst|H:inst10|register_32bit:inst|inst12                               ; 0                 ; 0       ;
;      - BANK_REGS:inst|TOS:inst8|register_32bit:inst|inst12                              ; 0                 ; 0       ;
;      - BANK_REGS:inst|OPC:inst9|register_32bit:inst|inst12                              ; 0                 ; 0       ;
;      - BANK_REGS:inst|LV:inst6|register_32bit:inst|inst12                               ; 0                 ; 0       ;
;      - BANK_REGS:inst|CPP:inst7|register_32bit:inst|inst12                              ; 0                 ; 0       ;
;      - BANK_REGS:inst|MBR:inst4|inst15                                                  ; 1                 ; 0       ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst1|inst12                             ; 1                 ; 0       ;
;      - BANK_REGS:inst|PC:inst3|register_32bit:inst|inst12                               ; 0                 ; 0       ;
;      - BANK_REGS:inst|SP:inst5|register_32bit:inst|inst12                               ; 0                 ; 0       ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst12                              ; 0                 ; 0       ;
;      - BANK_REGS:inst|MAR:inst|register_32bit:inst|inst12                               ; 0                 ; 0       ;
;      - BANK_REGS:inst|MBR:inst4|register_32bit:inst|inst12                              ; 1                 ; 0       ;
; MIR[15]                                                                                 ;                   ;         ;
;      - BANK_REGS:inst|H:inst10|register_32bit:inst|inst12                               ; 0                 ; 6       ;
; MIR[13]                                                                                 ;                   ;         ;
;      - BANK_REGS:inst|TOS:inst8|register_32bit:inst|inst12                              ; 1                 ; 6       ;
; MIR[14]                                                                                 ;                   ;         ;
;      - BANK_REGS:inst|OPC:inst9|register_32bit:inst|inst12                              ; 0                 ; 6       ;
; MIR[11]                                                                                 ;                   ;         ;
;      - BANK_REGS:inst|LV:inst6|register_32bit:inst|inst12                               ; 0                 ; 6       ;
; MIR[12]                                                                                 ;                   ;         ;
;      - BANK_REGS:inst|CPP:inst7|register_32bit:inst|inst12                              ; 1                 ; 6       ;
; MIR[9]                                                                                  ;                   ;         ;
;      - BANK_REGS:inst|PC:inst3|register_32bit:inst|inst12                               ; 0                 ; 6       ;
; MIR[10]                                                                                 ;                   ;         ;
;      - BANK_REGS:inst|SP:inst5|register_32bit:inst|inst12                               ; 1                 ; 6       ;
; MIR[8]                                                                                  ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst12                              ; 0                 ; 6       ;
; MIR[5]                                                                                  ;                   ;         ;
;      - BANK_REGS:inst|MDR:inst2|inst6                                                   ; 0                 ; 6       ;
; MIR[7]                                                                                  ;                   ;         ;
;      - BANK_REGS:inst|MAR:inst|register_32bit:inst|inst12                               ; 1                 ; 6       ;
; MIR[4]                                                                                  ;                   ;         ;
;      - BANK_REGS:inst|MBR:inst4|inst15                                                  ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                    ;
+------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                 ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|inst12  ; LCCOMB_X94_Y26_N6  ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|inst12   ; LCCOMB_X94_Y26_N4  ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|inst12   ; LCCOMB_X1_Y25_N14  ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|inst12   ; LCCOMB_X48_Y4_N24  ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst1|inst12 ; LCCOMB_X1_Y25_N20  ; 8       ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst|inst12  ; LCCOMB_X1_Y25_N12  ; 8       ; Clock         ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; BANK_REGS:inst|MDR:inst2|inst6                       ; LCFF_X48_Y4_N13    ; 33      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst12  ; LCCOMB_X48_Y4_N26  ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|inst12  ; LCCOMB_X1_Y25_N28  ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|inst12   ; LCCOMB_X48_Y4_N16  ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|inst12   ; LCCOMB_X94_Y26_N10 ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|inst12  ; LCCOMB_X48_Y4_N2   ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; CLOCK                                                ; PIN_T9             ; 13      ; Clock         ; no     ; --                   ; --               ; --                        ;
; LOAD                                                 ; PIN_R29            ; 304     ; Async. clear  ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; MIR[6]                                               ; PIN_W9             ; 32      ; Output enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                               ;
+------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                 ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|inst12  ; LCCOMB_X94_Y26_N6  ; 32      ; Global Clock         ; GCLK5            ; --                        ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|inst12   ; LCCOMB_X94_Y26_N4  ; 32      ; Global Clock         ; GCLK4            ; --                        ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|inst12   ; LCCOMB_X1_Y25_N14  ; 32      ; Global Clock         ; GCLK2            ; --                        ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|inst12   ; LCCOMB_X48_Y4_N24  ; 32      ; Global Clock         ; GCLK15           ; --                        ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst1|inst12 ; LCCOMB_X1_Y25_N20  ; 8       ; Global Clock         ; GCLK3            ; --                        ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst|inst12  ; LCCOMB_X1_Y25_N12  ; 8       ; Global Clock         ; GCLK1            ; --                        ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst12  ; LCCOMB_X48_Y4_N26  ; 32      ; Global Clock         ; GCLK13           ; --                        ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|inst12  ; LCCOMB_X1_Y25_N28  ; 32      ; Global Clock         ; GCLK0            ; --                        ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|inst12   ; LCCOMB_X48_Y4_N16  ; 32      ; Global Clock         ; GCLK14           ; --                        ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|inst12   ; LCCOMB_X94_Y26_N10 ; 32      ; Global Clock         ; GCLK7            ; --                        ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|inst12  ; LCCOMB_X48_Y4_N2   ; 32      ; Global Clock         ; GCLK12           ; --                        ;
; LOAD                                                 ; PIN_R29            ; 304     ; Global Clock         ; GCLK6            ; --                        ;
+------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                            ;
+----------------------------------------------------------------------------------+---------+
; Name                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------+---------+
; MIR[17]                                                                          ; 67      ;
; MIR[19]                                                                          ; 65      ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|decoder2_4:inst6|inst2~0            ; 64      ;
; MIR[21]                                                                          ; 38      ;
; MIR[20]                                                                          ; 38      ;
; MIR[18]                                                                          ; 34      ;
; MIR[23]                                                                          ; 33      ;
; BANK_REGS:inst|MDR:inst2|inst6                                                   ; 33      ;
; MIR[6]                                                                           ; 32      ;
; BANK_REGS:inst|OUT_B[23]~11                                                      ; 32      ;
; BANK_REGS:inst|OUT_B[23]~9                                                       ; 32      ;
; BANK_REGS:inst|OUT_B[23]~8                                                       ; 32      ;
; BANK_REGS:inst|OUT_B[23]~4                                                       ; 32      ;
; BANK_REGS:inst|OUT_B[23]~3                                                       ; 32      ;
; BANK_REGS:inst|OUT_B[23]~1                                                       ; 32      ;
; BANK_REGS:inst|OUT_B[23]~0                                                       ; 32      ;
; ula_32bit:inst2|shifter:inst1|inst12~0                                           ; 23      ;
; BANK_REGS:inst|OUT_B[31]~7                                                       ; 23      ;
; CLOCK                                                                            ; 13      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst~0          ; 12      ;
; MIR[22]                                                                          ; 11      ;
; ula_32bit:inst2|shifter:inst1|inst18[5]                                          ; 11      ;
; ula_32bit:inst2|shifter:inst1|inst18[6]                                          ; 11      ;
; ula_32bit:inst2|shifter:inst1|inst18[2]                                          ; 11      ;
; ula_32bit:inst2|shifter:inst1|inst18[3]                                          ; 11      ;
; ula_32bit:inst2|shifter:inst1|inst18[0]                                          ; 11      ;
; ula_32bit:inst2|shifter:inst1|inst18[1]                                          ; 11      ;
; ula_32bit:inst2|shifter:inst1|inst18[4]                                          ; 11      ;
; ula_32bit:inst2|shifter:inst1|inst18[7]                                          ; 11      ;
; ula_32bit:inst2|shifter:inst1|inst18[30]                                         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3~0         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst2~0         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1~0         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst~0          ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst3~0          ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2~0          ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst1~0          ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst~0           ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3~0         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst2~0         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst1~0         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst~0          ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst3~0         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2~0         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1~0         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst~0          ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3~0         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2~0         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1~0         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst~0          ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3~0         ; 11      ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2~0         ; 11      ;
; BANK_REGS:inst|OUT_B[23]~6                                                       ; 10      ;
; MIR[0]                                                                           ; 9       ;
; MIR[1]                                                                           ; 9       ;
; MIR[2]                                                                           ; 9       ;
; MIR[3]                                                                           ; 9       ;
; BANK_REGS:inst|OUT_B[23]~111                                                     ; 8       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst             ; 5       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst3            ; 5       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|inst                                 ; 5       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|inst                               ; 5       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst3            ; 5       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst2            ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst1            ; 4       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|inst                                ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst2            ; 4       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|inst                                ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1            ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst             ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst3            ; 4       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5|inst2                              ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst1            ; 4       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|inst                               ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst             ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst3             ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst2             ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst1             ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst              ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst3            ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst2            ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst1            ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst             ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst3            ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst2            ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst1            ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst             ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst3            ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst2            ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst1            ; 4       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|inst                               ; 4       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|inst2                              ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst             ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2            ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1            ; 4       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst           ; 4       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst             ; 4       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|inst8~1                             ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|inst8~1                             ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|inst8~1                             ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|inst8~1                             ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|inst8~1                             ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|inst8~1                             ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|inst8~1                             ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|inst8~1                              ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|inst8~1                             ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|inst8~1                            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst4   ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst4   ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst4    ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|inst2                               ; 3       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst3            ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|inst                                ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|inst                                ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|inst                                ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|inst2                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|inst                                ; 3       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|inst                                ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|inst                               ; 3       ;
; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst2            ; 3       ;
; BANK_REGS:inst|OUT_B[9]~101                                                      ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|inst2                              ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|inst                                ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|inst                                ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|inst2                              ; 3       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|inst                                ; 3       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|inst                               ; 3       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4|inst                               ; 3       ;
; MBR_IN[0]                                                                        ; 2       ;
; MBR_IN[1]                                                                        ; 2       ;
; MBR_IN[2]                                                                        ; 2       ;
; MBR_IN[3]                                                                        ; 2       ;
; MBR_IN[4]                                                                        ; 2       ;
; MBR_IN[5]                                                                        ; 2       ;
; MBR_IN[6]                                                                        ; 2       ;
; MBR_IN[7]                                                                        ; 2       ;
; MIR[16]                                                                          ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|inst8~3                            ; 2       ;
; BANK_REGS:inst|MBR:inst4|inst15                                                  ; 2       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5|inst                               ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|inst8~1                            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|inst8~1                            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|inst8~1                            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|inst8~1                            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|inst8~1                             ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|inst8~1                            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|inst8~2                             ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst4    ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|inst2                                ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4|inst8~1                            ; 2       ;
; ula_32bit:inst2|shifter:inst1|inst18[31]~0                                       ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|full_adder_1bit_ula:inst10|inst4~2  ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|full_adder_1bit_ula:inst10|inst4    ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst4   ; 2       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|full_adder_1bit_ula:inst10|inst4    ; 2       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst4~2 ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst4    ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst4~1  ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|full_adder_1bit_ula:inst10|inst3     ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst3~0  ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst4    ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst4    ; 2       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3          ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3           ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|inst2                               ; 2       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2          ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2           ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst2            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|inst2                               ; 2       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1          ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1           ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst2    ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|inst3                               ; 2       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst            ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst             ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst2    ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|full_adder_1bit_ula:inst10|inst2     ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|inst3                                ; 2       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3          ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3           ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst3            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst3~0  ; 2       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2          ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2           ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst2            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|inst2                               ; 2       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1          ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1           ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst1            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|inst2                               ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst             ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst1|inst3            ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst1|inst2            ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst1|inst1            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst1|inst             ; 2       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|inst2                               ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst|inst3             ; 2       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst|inst2             ; 2       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst|inst1             ; 2       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst|inst              ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst7|inst3            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst7|inst2            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst7|inst1            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst7|inst             ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|inst2                               ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst6|inst3            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst6|inst2            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst6|inst1            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst6|inst             ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst4|inst3            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst4|inst2            ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst4|inst1            ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst4|inst             ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst3            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|inst2                              ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2            ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1           ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1            ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4|inst2                              ; 2       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|inst                               ; 2       ;
; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst             ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst2           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst            ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst3            ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2            ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst1            ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst             ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst2           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst1           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst            ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst3           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst            ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst            ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2           ; 2       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst            ; 2       ;
; MIR[4]                                                                           ; 1       ;
; MIR[7]                                                                           ; 1       ;
; MIR[5]                                                                           ; 1       ;
; MIR[8]                                                                           ; 1       ;
; MIR[10]                                                                          ; 1       ;
; MIR[9]                                                                           ; 1       ;
; MIR[12]                                                                          ; 1       ;
; MIR[11]                                                                          ; 1       ;
; MIR[14]                                                                          ; 1       ;
; MIR[13]                                                                          ; 1       ;
; MIR[15]                                                                          ; 1       ;
; MDR_IN[0]                                                                        ; 1       ;
; MDR_IN[1]                                                                        ; 1       ;
; MDR_IN[2]                                                                        ; 1       ;
; MDR_IN[3]                                                                        ; 1       ;
; MDR_IN[4]                                                                        ; 1       ;
; MDR_IN[5]                                                                        ; 1       ;
; MDR_IN[6]                                                                        ; 1       ;
; MDR_IN[7]                                                                        ; 1       ;
; MDR_IN[8]                                                                        ; 1       ;
; MDR_IN[9]                                                                        ; 1       ;
; MDR_IN[10]                                                                       ; 1       ;
; MDR_IN[11]                                                                       ; 1       ;
; MDR_IN[12]                                                                       ; 1       ;
; MDR_IN[13]                                                                       ; 1       ;
; MDR_IN[14]                                                                       ; 1       ;
; MDR_IN[15]                                                                       ; 1       ;
; MDR_IN[16]                                                                       ; 1       ;
; MDR_IN[17]                                                                       ; 1       ;
; MDR_IN[18]                                                                       ; 1       ;
; MDR_IN[19]                                                                       ; 1       ;
; MDR_IN[20]                                                                       ; 1       ;
; MDR_IN[21]                                                                       ; 1       ;
; MDR_IN[22]                                                                       ; 1       ;
; MDR_IN[23]                                                                       ; 1       ;
; MDR_IN[24]                                                                       ; 1       ;
; MDR_IN[25]                                                                       ; 1       ;
; MDR_IN[26]                                                                       ; 1       ;
; MDR_IN[27]                                                                       ; 1       ;
; MDR_IN[28]                                                                       ; 1       ;
; MDR_IN[29]                                                                       ; 1       ;
; MDR_IN[30]                                                                       ; 1       ;
; MDR_IN[31]                                                                       ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst3~0          ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3~0          ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst~0           ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst~0           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst~0          ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst3~3 ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst3~2 ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst     ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst     ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|full_adder_1bit_ula:inst10|inst     ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|full_adder_1bit_ula:inst10|inst     ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|full_adder_1bit_ula:inst10|inst     ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst     ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst     ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst     ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|full_adder_1bit_ula:inst10|inst      ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst     ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst4~3 ; 1       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[0]~8                         ; 1       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[1]~7                         ; 1       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[2]~6                         ; 1       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[3]~5                         ; 1       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[4]~4                         ; 1       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[5]~3                         ; 1       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[6]~2                         ; 1       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[7]~1                         ; 1       ;
; BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst11[30]~0                        ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst2            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst             ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst             ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst2            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst             ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3             ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst2             ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst1             ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst              ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst1            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst             ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst             ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst             ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1            ; 1       ;
; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst             ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst9                                              ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst9~11                                           ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst9~10                                           ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst9~9                                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst9~8                                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst9~7                                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[8]~23                                       ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[9]~22                                       ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[10]~21                                      ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst9~6                                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[11]~20                                      ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|inst8~0                             ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst7|inst2                               ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[12]~19                                      ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[13]~18                                      ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[14]~17                                      ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|full_adder_1bit_ula:inst10|inst4    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|inst8~0                             ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst9~5                                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst9~4                                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[15]~16                                      ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[16]~15                                      ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[17]~14                                      ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5|full_adder_1bit_ula:inst10|inst    ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst5|inst8~0                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[18]~13                                      ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|inst8~0                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[19]~12                                      ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst4   ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst7|inst8~0                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[20]~11                                      ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst|inst8~0                             ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst9~3                                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[21]~10                                      ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst2|inst8~0                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[22]~9                                       ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst4|inst8~0                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst9~2                                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst9~1                                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[23]~8                                       ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst3|inst8~0                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[24]~7                                       ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst6|inst8~0                            ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst6|inst8~0                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[25]~6                                       ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst5|inst8~0                            ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst5|inst8~0                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[26]~5                                       ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst8|inst8~0                            ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst8|inst8~0                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst9~0                                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[27]~4                                       ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst7|inst8~0                            ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|inst8~0                            ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[28]~3                                       ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst|inst8~0                             ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst7|full_adder_1bit_ula:inst10|inst4   ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|inst8~0                             ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|inst2                               ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[29]~2                                       ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst2|inst8~0                            ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst2|inst8~0                            ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|inst8~1                             ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst6|inst8~0                             ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst8|inst8~0                             ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst5|inst8~0                             ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|full_adder_1bit_ula:inst10|inst4     ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst2|inst8~0                             ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|inst8~0                              ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst6|inst8~0                            ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst3|inst8~0                             ; 1       ;
; ula_32bit:inst2|shifter:inst1|inst18[30]~1                                       ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst4|inst8~0                            ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst4|inst8~0                            ; 1       ;
; ula_32bit:inst2|ula_8bit:inst3|ula_1bit:inst3|inst8~0                            ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst1   ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|full_adder_1bit_ula:inst10|inst1~0 ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|full_adder_1bit_ula:inst10|inst4~1  ; 1       ;
; ula_32bit:inst2|ula_8bit:inst2|ula_1bit:inst8|full_adder_1bit_ula:inst10|inst3~2 ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst4|full_adder_1bit_ula:inst10|inst4~0  ; 1       ;
; BANK_REGS:inst|OUT_B[0]~146                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[0]~145                                                      ; 1       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[0]~144                                                      ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst3            ; 1       ;
; BANK_REGS:inst|OUT_B[0]~143                                                      ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst3           ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3            ; 1       ;
; BANK_REGS:inst|OUT_B[0]~142                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3           ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[1]~141                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[1]~140                                                      ; 1       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[1]~139                                                      ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst2            ; 1       ;
; BANK_REGS:inst|OUT_B[1]~138                                                      ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2           ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2            ; 1       ;
; BANK_REGS:inst|OUT_B[1]~137                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst2           ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[2]~136                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[2]~135                                                      ; 1       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1           ; 1       ;
; BANK_REGS:inst|OUT_B[2]~134                                                      ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst1            ; 1       ;
; BANK_REGS:inst|OUT_B[2]~133                                                      ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1           ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1            ; 1       ;
; BANK_REGS:inst|OUT_B[2]~132                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1           ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1           ; 1       ;
; BANK_REGS:inst|OUT_B[3]~131                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[3]~130                                                      ; 1       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst            ; 1       ;
; BANK_REGS:inst|OUT_B[3]~129                                                      ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst             ; 1       ;
; BANK_REGS:inst|OUT_B[3]~128                                                      ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst            ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst             ; 1       ;
; BANK_REGS:inst|OUT_B[3]~127                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst            ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst            ; 1       ;
; ula_32bit:inst2|ula_8bit:inst|ula_1bit:inst|full_adder_1bit_ula:inst10|inst3~0   ; 1       ;
; BANK_REGS:inst|OUT_B[4]~126                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[4]~125                                                      ; 1       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[4]~124                                                      ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst3            ; 1       ;
; BANK_REGS:inst|OUT_B[4]~123                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3            ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[4]~122                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst3           ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[5]~121                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[5]~120                                                      ; 1       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[5]~119                                                      ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst2            ; 1       ;
; BANK_REGS:inst|OUT_B[5]~118                                                      ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2           ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst2            ; 1       ;
; BANK_REGS:inst|OUT_B[5]~117                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst2           ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[6]~116                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[6]~115                                                      ; 1       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1           ; 1       ;
; BANK_REGS:inst|OUT_B[6]~114                                                      ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst1            ; 1       ;
; BANK_REGS:inst|OUT_B[6]~113                                                      ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1           ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst1            ; 1       ;
; BANK_REGS:inst|OUT_B[6]~112                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst1           ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst1           ; 1       ;
; BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst            ; 1       ;
; BANK_REGS:inst|OUT_B[7]~110                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[7]~109                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[7]~108                                                      ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst             ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst             ; 1       ;
; BANK_REGS:inst|OUT_B[7]~107                                                      ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst            ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst            ; 1       ;
; BANK_REGS:inst|OUT_B[7]~106                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst            ; 1       ;
; BANK_REGS:inst|OUT_B[8]~105                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[8]~104                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst1|inst3            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst1|inst3            ; 1       ;
; BANK_REGS:inst|OUT_B[8]~103                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[8]~102                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst3           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[9]~100                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[9]~99                                                       ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst1|inst2            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst1|inst2            ; 1       ;
; BANK_REGS:inst|OUT_B[9]~98                                                       ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst2           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[9]~97                                                       ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[10]~96                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[10]~95                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst1|inst1            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst1|inst1            ; 1       ;
; BANK_REGS:inst|OUT_B[10]~94                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst1           ; 1       ;
; BANK_REGS:inst|OUT_B[10]~93                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst1           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1           ; 1       ;
; BANK_REGS:inst|OUT_B[11]~92                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[11]~91                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst1|inst             ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst1|inst             ; 1       ;
; BANK_REGS:inst|OUT_B[11]~90                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst            ; 1       ;
; BANK_REGS:inst|OUT_B[11]~89                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst            ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst            ; 1       ;
; BANK_REGS:inst|OUT_B[12]~88                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[12]~87                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst|inst3             ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst|inst3             ; 1       ;
; BANK_REGS:inst|OUT_B[12]~86                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst|inst3            ; 1       ;
; BANK_REGS:inst|OUT_B[12]~85                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst|inst3            ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst|inst3            ; 1       ;
; BANK_REGS:inst|OUT_B[13]~84                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[13]~83                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst|inst2             ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst|inst2             ; 1       ;
; BANK_REGS:inst|OUT_B[13]~82                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst|inst2            ; 1       ;
; BANK_REGS:inst|OUT_B[13]~81                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst|inst2            ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst|inst2            ; 1       ;
; BANK_REGS:inst|OUT_B[14]~80                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[14]~79                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst|inst1             ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst|inst1             ; 1       ;
; BANK_REGS:inst|OUT_B[14]~78                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst|inst1            ; 1       ;
; BANK_REGS:inst|OUT_B[14]~77                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst|inst1            ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst|inst1            ; 1       ;
; BANK_REGS:inst|OUT_B[15]~76                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[15]~75                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst|inst              ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst|inst              ; 1       ;
; BANK_REGS:inst|OUT_B[15]~74                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst|inst             ; 1       ;
; BANK_REGS:inst|OUT_B[15]~73                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst|inst             ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst|inst             ; 1       ;
; BANK_REGS:inst|OUT_B[16]~72                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[16]~71                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst7|inst3            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst7|inst3            ; 1       ;
; BANK_REGS:inst|OUT_B[16]~70                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[16]~69                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst3           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[17]~68                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[17]~67                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst7|inst2            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst7|inst2            ; 1       ;
; BANK_REGS:inst|OUT_B[17]~66                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[17]~65                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst2           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[18]~64                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[18]~63                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst7|inst1            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst7|inst1            ; 1       ;
; BANK_REGS:inst|OUT_B[18]~62                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst1           ; 1       ;
; BANK_REGS:inst|OUT_B[18]~61                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst1           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst1           ; 1       ;
; BANK_REGS:inst|OUT_B[19]~60                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[19]~59                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst7|inst             ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst7|inst             ; 1       ;
; BANK_REGS:inst|OUT_B[19]~58                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst            ; 1       ;
; BANK_REGS:inst|OUT_B[19]~57                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst            ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst            ; 1       ;
; BANK_REGS:inst|OUT_B[20]~56                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[20]~55                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst6|inst3            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst6|inst3            ; 1       ;
; BANK_REGS:inst|OUT_B[20]~54                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[20]~53                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst3           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[21]~52                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[21]~51                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst6|inst2            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst6|inst2            ; 1       ;
; BANK_REGS:inst|OUT_B[21]~50                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[21]~49                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst2           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[22]~48                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[22]~47                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst6|inst1            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst6|inst1            ; 1       ;
; BANK_REGS:inst|OUT_B[22]~46                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst1           ; 1       ;
; BANK_REGS:inst|OUT_B[22]~45                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst1           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst1           ; 1       ;
; BANK_REGS:inst|OUT_B[23]~44                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[23]~43                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst6|inst             ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst6|inst             ; 1       ;
; BANK_REGS:inst|OUT_B[23]~42                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst            ; 1       ;
; BANK_REGS:inst|OUT_B[23]~41                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst            ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst            ; 1       ;
; BANK_REGS:inst|OUT_B[24]~40                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[24]~39                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst4|inst3            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst4|inst3            ; 1       ;
; BANK_REGS:inst|OUT_B[24]~38                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[24]~37                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst3           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[25]~36                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[25]~35                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst4|inst2            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst4|inst2            ; 1       ;
; BANK_REGS:inst|OUT_B[25]~34                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[25]~33                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst2           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[26]~32                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[26]~31                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst4|inst1            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst4|inst1            ; 1       ;
; BANK_REGS:inst|OUT_B[26]~30                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst1           ; 1       ;
; BANK_REGS:inst|OUT_B[26]~29                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst1           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst1           ; 1       ;
; BANK_REGS:inst|OUT_B[27]~28                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[27]~27                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst4|inst             ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst4|inst             ; 1       ;
; BANK_REGS:inst|OUT_B[27]~26                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst            ; 1       ;
; BANK_REGS:inst|OUT_B[27]~25                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst            ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst            ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst|full_adder_1bit_ula:inst10|inst4~0  ; 1       ;
; BANK_REGS:inst|OUT_B[28]~24                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[28]~23                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5|inst3            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst3            ; 1       ;
; BANK_REGS:inst|OUT_B[28]~22                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[28]~21                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3           ; 1       ;
; BANK_REGS:inst|OUT_B[29]~20                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[29]~19                                                      ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5|inst2            ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst2            ; 1       ;
; BANK_REGS:inst|OUT_B[29]~18                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[29]~17                                                      ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2           ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2           ; 1       ;
; BANK_REGS:inst|OUT_B[30]~16                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[30]~15                                                      ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst1            ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5|inst1            ; 1       ;
; BANK_REGS:inst|OUT_B[30]~14                                                      ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst1           ; 1       ;
; BANK_REGS:inst|OUT_B[30]~13                                                      ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1           ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1           ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|inst8~2                            ; 1       ;
; BANK_REGS:inst|OUT_B[31]~12                                                      ; 1       ;
; BANK_REGS:inst|OUT_B[31]~10                                                      ; 1       ;
; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst             ; 1       ;
; BANK_REGS:inst|OUT_B[31]~5                                                       ; 1       ;
; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst            ; 1       ;
; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5|inst             ; 1       ;
; BANK_REGS:inst|OUT_B[31]~2                                                       ; 1       ;
; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst            ; 1       ;
; BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst            ; 1       ;
; ula_32bit:inst2|ula_8bit:inst4|ula_1bit:inst3|inst2                              ; 1       ;
+----------------------------------------------------------------------------------+---------+


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 1,102 / 197,592 ( < 1 % ) ;
; C16 interconnects           ; 182 / 6,270 ( 3 % )       ;
; C4 interconnects            ; 1,020 / 123,120 ( < 1 % ) ;
; Direct links                ; 104 / 197,592 ( < 1 % )   ;
; Global clocks               ; 12 / 16 ( 75 % )          ;
; Local interconnects         ; 270 / 68,416 ( < 1 % )    ;
; R24 interconnects           ; 221 / 5,926 ( 4 % )       ;
; R4 interconnects            ; 1,044 / 167,484 ( < 1 % ) ;
+-----------------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.45) ; Number of LABs  (Total = 55) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 11                           ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 5                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 5                            ;
; 15                                          ; 5                            ;
; 16                                          ; 21                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.89) ; Number of LABs  (Total = 55) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 50                           ;
; 1 Clock                            ; 15                           ;
; 1 Sync. load                       ; 4                            ;
; 2 Clocks                           ; 35                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.13) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 10                           ;
; 3                                            ; 3                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 4                            ;
; 20                                           ; 2                            ;
; 21                                           ; 4                            ;
; 22                                           ; 3                            ;
; 23                                           ; 4                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 7                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.82) ; Number of LABs  (Total = 55) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 11                           ;
; 2                                               ; 4                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 3                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 1                            ;
; 9                                               ; 2                            ;
; 10                                              ; 4                            ;
; 11                                              ; 6                            ;
; 12                                              ; 2                            ;
; 13                                              ; 5                            ;
; 14                                              ; 3                            ;
; 15                                              ; 4                            ;
; 16                                              ; 1                            ;
; 17                                              ; 2                            ;
; 18                                              ; 1                            ;
; 19                                              ; 0                            ;
; 20                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.78) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 11                           ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 3                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 3                            ;
; 30                                           ; 5                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
; 33                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 °C ;
; High Junction Temperature ; 125 °C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; CLOCK                ; 9.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                               ;
+-----------------+-----------------------------------------------------------------------+-------------------+
; Source Register ; Destination Register                                                  ; Delay Added in ns ;
+-----------------+-----------------------------------------------------------------------+-------------------+
; CLOCK           ; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst ; 3.016             ;
; MIR[14]         ; BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst ; 1.508             ;
; MIR[11]         ; BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst6|inst  ; 1.506             ;
; MIR[15]         ; BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1 ; 0.582             ;
; MIR[7]          ; BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; 0.489             ;
; MIR[10]         ; BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst6|inst  ; 0.177             ;
; MIR[12]         ; BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst ; 0.175             ;
; MIR[9]          ; BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1 ; 0.147             ;
+-----------------+-----------------------------------------------------------------------+-------------------+
Note: This table only shows the top 8 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C70F896I8 for design "MIC1"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C70F896C8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location G7
    Info (169125): Pin ~nCSO~ is reserved at location K9
    Info (169125): Pin ~LVDS195p/nCEO~ is reserved at location AD25
Critical Warning (169085): No exact pin location assignment(s) for 280 pins of 280 total pins
    Info (169086): Pin MDR_OUT[31] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[30] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[29] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[28] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[27] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[26] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[25] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[24] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[23] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[22] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[21] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[20] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[19] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[18] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[17] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[16] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[15] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[14] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[13] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[12] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[11] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[10] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[9] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[8] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[7] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[6] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[5] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[4] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[3] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[2] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[1] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[0] not assigned to an exact location on the device
    Info (169086): Pin N not assigned to an exact location on the device
    Info (169086): Pin MIR[35] not assigned to an exact location on the device
    Info (169086): Pin MIR[34] not assigned to an exact location on the device
    Info (169086): Pin MIR[33] not assigned to an exact location on the device
    Info (169086): Pin MIR[32] not assigned to an exact location on the device
    Info (169086): Pin MIR[31] not assigned to an exact location on the device
    Info (169086): Pin MIR[30] not assigned to an exact location on the device
    Info (169086): Pin MIR[29] not assigned to an exact location on the device
    Info (169086): Pin MIR[28] not assigned to an exact location on the device
    Info (169086): Pin MIR[27] not assigned to an exact location on the device
    Info (169086): Pin MIR[26] not assigned to an exact location on the device
    Info (169086): Pin MIR[25] not assigned to an exact location on the device
    Info (169086): Pin MIR[24] not assigned to an exact location on the device
    Info (169086): Pin Z not assigned to an exact location on the device
    Info (169086): Pin A[31] not assigned to an exact location on the device
    Info (169086): Pin A[30] not assigned to an exact location on the device
    Info (169086): Pin A[29] not assigned to an exact location on the device
    Info (169086): Pin A[28] not assigned to an exact location on the device
    Info (169086): Pin A[27] not assigned to an exact location on the device
    Info (169086): Pin A[26] not assigned to an exact location on the device
    Info (169086): Pin A[25] not assigned to an exact location on the device
    Info (169086): Pin A[24] not assigned to an exact location on the device
    Info (169086): Pin A[23] not assigned to an exact location on the device
    Info (169086): Pin A[22] not assigned to an exact location on the device
    Info (169086): Pin A[21] not assigned to an exact location on the device
    Info (169086): Pin A[20] not assigned to an exact location on the device
    Info (169086): Pin A[19] not assigned to an exact location on the device
    Info (169086): Pin A[18] not assigned to an exact location on the device
    Info (169086): Pin A[17] not assigned to an exact location on the device
    Info (169086): Pin A[16] not assigned to an exact location on the device
    Info (169086): Pin A[15] not assigned to an exact location on the device
    Info (169086): Pin A[14] not assigned to an exact location on the device
    Info (169086): Pin A[13] not assigned to an exact location on the device
    Info (169086): Pin A[12] not assigned to an exact location on the device
    Info (169086): Pin A[11] not assigned to an exact location on the device
    Info (169086): Pin A[10] not assigned to an exact location on the device
    Info (169086): Pin A[9] not assigned to an exact location on the device
    Info (169086): Pin A[8] not assigned to an exact location on the device
    Info (169086): Pin A[7] not assigned to an exact location on the device
    Info (169086): Pin A[6] not assigned to an exact location on the device
    Info (169086): Pin A[5] not assigned to an exact location on the device
    Info (169086): Pin A[4] not assigned to an exact location on the device
    Info (169086): Pin A[3] not assigned to an exact location on the device
    Info (169086): Pin A[2] not assigned to an exact location on the device
    Info (169086): Pin A[1] not assigned to an exact location on the device
    Info (169086): Pin A[0] not assigned to an exact location on the device
    Info (169086): Pin B[31] not assigned to an exact location on the device
    Info (169086): Pin B[30] not assigned to an exact location on the device
    Info (169086): Pin B[29] not assigned to an exact location on the device
    Info (169086): Pin B[28] not assigned to an exact location on the device
    Info (169086): Pin B[27] not assigned to an exact location on the device
    Info (169086): Pin B[26] not assigned to an exact location on the device
    Info (169086): Pin B[25] not assigned to an exact location on the device
    Info (169086): Pin B[24] not assigned to an exact location on the device
    Info (169086): Pin B[23] not assigned to an exact location on the device
    Info (169086): Pin B[22] not assigned to an exact location on the device
    Info (169086): Pin B[21] not assigned to an exact location on the device
    Info (169086): Pin B[20] not assigned to an exact location on the device
    Info (169086): Pin B[19] not assigned to an exact location on the device
    Info (169086): Pin B[18] not assigned to an exact location on the device
    Info (169086): Pin B[17] not assigned to an exact location on the device
    Info (169086): Pin B[16] not assigned to an exact location on the device
    Info (169086): Pin B[15] not assigned to an exact location on the device
    Info (169086): Pin B[14] not assigned to an exact location on the device
    Info (169086): Pin B[13] not assigned to an exact location on the device
    Info (169086): Pin B[12] not assigned to an exact location on the device
    Info (169086): Pin B[11] not assigned to an exact location on the device
    Info (169086): Pin B[10] not assigned to an exact location on the device
    Info (169086): Pin B[9] not assigned to an exact location on the device
    Info (169086): Pin B[8] not assigned to an exact location on the device
    Info (169086): Pin B[7] not assigned to an exact location on the device
    Info (169086): Pin B[6] not assigned to an exact location on the device
    Info (169086): Pin B[5] not assigned to an exact location on the device
    Info (169086): Pin B[4] not assigned to an exact location on the device
    Info (169086): Pin B[3] not assigned to an exact location on the device
    Info (169086): Pin B[2] not assigned to an exact location on the device
    Info (169086): Pin B[1] not assigned to an exact location on the device
    Info (169086): Pin B[0] not assigned to an exact location on the device
    Info (169086): Pin C[31] not assigned to an exact location on the device
    Info (169086): Pin C[30] not assigned to an exact location on the device
    Info (169086): Pin C[29] not assigned to an exact location on the device
    Info (169086): Pin C[28] not assigned to an exact location on the device
    Info (169086): Pin C[27] not assigned to an exact location on the device
    Info (169086): Pin C[26] not assigned to an exact location on the device
    Info (169086): Pin C[25] not assigned to an exact location on the device
    Info (169086): Pin C[24] not assigned to an exact location on the device
    Info (169086): Pin C[23] not assigned to an exact location on the device
    Info (169086): Pin C[22] not assigned to an exact location on the device
    Info (169086): Pin C[21] not assigned to an exact location on the device
    Info (169086): Pin C[20] not assigned to an exact location on the device
    Info (169086): Pin C[19] not assigned to an exact location on the device
    Info (169086): Pin C[18] not assigned to an exact location on the device
    Info (169086): Pin C[17] not assigned to an exact location on the device
    Info (169086): Pin C[16] not assigned to an exact location on the device
    Info (169086): Pin C[15] not assigned to an exact location on the device
    Info (169086): Pin C[14] not assigned to an exact location on the device
    Info (169086): Pin C[13] not assigned to an exact location on the device
    Info (169086): Pin C[12] not assigned to an exact location on the device
    Info (169086): Pin C[11] not assigned to an exact location on the device
    Info (169086): Pin C[10] not assigned to an exact location on the device
    Info (169086): Pin C[9] not assigned to an exact location on the device
    Info (169086): Pin C[8] not assigned to an exact location on the device
    Info (169086): Pin C[7] not assigned to an exact location on the device
    Info (169086): Pin C[6] not assigned to an exact location on the device
    Info (169086): Pin C[5] not assigned to an exact location on the device
    Info (169086): Pin C[4] not assigned to an exact location on the device
    Info (169086): Pin C[3] not assigned to an exact location on the device
    Info (169086): Pin C[2] not assigned to an exact location on the device
    Info (169086): Pin C[1] not assigned to an exact location on the device
    Info (169086): Pin C[0] not assigned to an exact location on the device
    Info (169086): Pin MAR[31] not assigned to an exact location on the device
    Info (169086): Pin MAR[30] not assigned to an exact location on the device
    Info (169086): Pin MAR[29] not assigned to an exact location on the device
    Info (169086): Pin MAR[28] not assigned to an exact location on the device
    Info (169086): Pin MAR[27] not assigned to an exact location on the device
    Info (169086): Pin MAR[26] not assigned to an exact location on the device
    Info (169086): Pin MAR[25] not assigned to an exact location on the device
    Info (169086): Pin MAR[24] not assigned to an exact location on the device
    Info (169086): Pin MAR[23] not assigned to an exact location on the device
    Info (169086): Pin MAR[22] not assigned to an exact location on the device
    Info (169086): Pin MAR[21] not assigned to an exact location on the device
    Info (169086): Pin MAR[20] not assigned to an exact location on the device
    Info (169086): Pin MAR[19] not assigned to an exact location on the device
    Info (169086): Pin MAR[18] not assigned to an exact location on the device
    Info (169086): Pin MAR[17] not assigned to an exact location on the device
    Info (169086): Pin MAR[16] not assigned to an exact location on the device
    Info (169086): Pin MAR[15] not assigned to an exact location on the device
    Info (169086): Pin MAR[14] not assigned to an exact location on the device
    Info (169086): Pin MAR[13] not assigned to an exact location on the device
    Info (169086): Pin MAR[12] not assigned to an exact location on the device
    Info (169086): Pin MAR[11] not assigned to an exact location on the device
    Info (169086): Pin MAR[10] not assigned to an exact location on the device
    Info (169086): Pin MAR[9] not assigned to an exact location on the device
    Info (169086): Pin MAR[8] not assigned to an exact location on the device
    Info (169086): Pin MAR[7] not assigned to an exact location on the device
    Info (169086): Pin MAR[6] not assigned to an exact location on the device
    Info (169086): Pin MAR[5] not assigned to an exact location on the device
    Info (169086): Pin MAR[4] not assigned to an exact location on the device
    Info (169086): Pin MAR[3] not assigned to an exact location on the device
    Info (169086): Pin MAR[2] not assigned to an exact location on the device
    Info (169086): Pin MAR[1] not assigned to an exact location on the device
    Info (169086): Pin MAR[0] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[7] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[6] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[5] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[4] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[3] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[2] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[1] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[0] not assigned to an exact location on the device
    Info (169086): Pin PC[31] not assigned to an exact location on the device
    Info (169086): Pin PC[30] not assigned to an exact location on the device
    Info (169086): Pin PC[29] not assigned to an exact location on the device
    Info (169086): Pin PC[28] not assigned to an exact location on the device
    Info (169086): Pin PC[27] not assigned to an exact location on the device
    Info (169086): Pin PC[26] not assigned to an exact location on the device
    Info (169086): Pin PC[25] not assigned to an exact location on the device
    Info (169086): Pin PC[24] not assigned to an exact location on the device
    Info (169086): Pin PC[23] not assigned to an exact location on the device
    Info (169086): Pin PC[22] not assigned to an exact location on the device
    Info (169086): Pin PC[21] not assigned to an exact location on the device
    Info (169086): Pin PC[20] not assigned to an exact location on the device
    Info (169086): Pin PC[19] not assigned to an exact location on the device
    Info (169086): Pin PC[18] not assigned to an exact location on the device
    Info (169086): Pin PC[17] not assigned to an exact location on the device
    Info (169086): Pin PC[16] not assigned to an exact location on the device
    Info (169086): Pin PC[15] not assigned to an exact location on the device
    Info (169086): Pin PC[14] not assigned to an exact location on the device
    Info (169086): Pin PC[13] not assigned to an exact location on the device
    Info (169086): Pin PC[12] not assigned to an exact location on the device
    Info (169086): Pin PC[11] not assigned to an exact location on the device
    Info (169086): Pin PC[10] not assigned to an exact location on the device
    Info (169086): Pin PC[9] not assigned to an exact location on the device
    Info (169086): Pin PC[8] not assigned to an exact location on the device
    Info (169086): Pin PC[7] not assigned to an exact location on the device
    Info (169086): Pin PC[6] not assigned to an exact location on the device
    Info (169086): Pin PC[5] not assigned to an exact location on the device
    Info (169086): Pin PC[4] not assigned to an exact location on the device
    Info (169086): Pin PC[3] not assigned to an exact location on the device
    Info (169086): Pin PC[2] not assigned to an exact location on the device
    Info (169086): Pin PC[1] not assigned to an exact location on the device
    Info (169086): Pin PC[0] not assigned to an exact location on the device
    Info (169086): Pin MIR[17] not assigned to an exact location on the device
    Info (169086): Pin MIR[19] not assigned to an exact location on the device
    Info (169086): Pin MIR[20] not assigned to an exact location on the device
    Info (169086): Pin MIR[18] not assigned to an exact location on the device
    Info (169086): Pin MIR[3] not assigned to an exact location on the device
    Info (169086): Pin MIR[2] not assigned to an exact location on the device
    Info (169086): Pin MIR[1] not assigned to an exact location on the device
    Info (169086): Pin MIR[0] not assigned to an exact location on the device
    Info (169086): Pin MIR[21] not assigned to an exact location on the device
    Info (169086): Pin MIR[16] not assigned to an exact location on the device
    Info (169086): Pin MIR[22] not assigned to an exact location on the device
    Info (169086): Pin MIR[23] not assigned to an exact location on the device
    Info (169086): Pin LOAD not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[7] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[31] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[30] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[29] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[28] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[27] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[26] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[25] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[24] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[23] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[22] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[21] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[20] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[19] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[18] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[17] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[16] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[15] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[14] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[13] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[12] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[11] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[10] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[9] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[8] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[7] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[6] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[6] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[5] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[5] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[4] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[4] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[3] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[3] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[2] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[2] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[1] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[1] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[0] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[0] not assigned to an exact location on the device
    Info (169086): Pin MIR[6] not assigned to an exact location on the device
    Info (169086): Pin CLOCK not assigned to an exact location on the device
    Info (169086): Pin MIR[15] not assigned to an exact location on the device
    Info (169086): Pin MIR[13] not assigned to an exact location on the device
    Info (169086): Pin MIR[14] not assigned to an exact location on the device
    Info (169086): Pin MIR[11] not assigned to an exact location on the device
    Info (169086): Pin MIR[12] not assigned to an exact location on the device
    Info (169086): Pin MIR[9] not assigned to an exact location on the device
    Info (169086): Pin MIR[10] not assigned to an exact location on the device
    Info (169086): Pin MIR[8] not assigned to an exact location on the device
    Info (169086): Pin MIR[5] not assigned to an exact location on the device
    Info (169086): Pin MIR[7] not assigned to an exact location on the device
    Info (169086): Pin MIR[4] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node BANK_REGS:inst|CPP:inst7|register_32bit:inst|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node BANK_REGS:inst|H:inst10|register_32bit:inst|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node BANK_REGS:inst|LV:inst6|register_32bit:inst|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node BANK_REGS:inst|MAR:inst|register_32bit:inst|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node BANK_REGS:inst|MDR:inst2|register_32bit:inst|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node BANK_REGS:inst|OPC:inst9|register_32bit:inst|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node BANK_REGS:inst|PC:inst3|register_32bit:inst|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node BANK_REGS:inst|SP:inst5|register_32bit:inst|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node BANK_REGS:inst|TOS:inst8|register_32bit:inst|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node BANK_REGS:inst|MBR:inst4|register_32bit:inst1|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node BANK_REGS:inst|MBR:inst4|register_32bit:inst|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node LOAD (placed in PIN R29 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 279 (unused VREF, 3.3V VCCIO, 77 input, 202 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  85 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  77 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  74 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  84 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  80 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  74 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X36_Y13 to location X47_Y25
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.25 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 202 output pins without output pin load capacitance assignment
    Info (306007): Pin "MDR_OUT[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MDR_OUT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "C[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MAR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MBR_OUT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MBR_OUT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MBR_OUT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MBR_OUT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MBR_OUT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MBR_OUT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MBR_OUT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MBR_OUT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/dudat/OneDrive/Documentos/ENGENHARIA DA COMPUTAÇÃO/4° PERÍODO/AOC/MIC-1/output_files/MIC1.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4986 megabytes
    Info: Processing ended: Fri Oct 18 20:05:09 2024
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/dudat/OneDrive/Documentos/ENGENHARIA DA COMPUTAÇÃO/4° PERÍODO/AOC/MIC-1/output_files/MIC1.fit.smsg.


