# Implementa√ß√£o RISC-V Multi-Cycle Modular

Esta se√ß√£o guia a refatora√ß√£o da arquitetura Single-Cycle para Multi-Cycle (RV32I), com foco na modulariza√ß√£o e isolamento de componentes.

## 1. üèóÔ∏è Prepara√ß√£o e Estrutura
- [ ] **Limpeza Inicial**:
    - [ ] Garantir que a pasta `rtl/core/multi_cycle/` esteja limpa (fazer backup do que j√° existe se necess√°rio).
- [ ] **Revis√£o de Depend√™ncias Comuns**:
    - [ ] Confirmar que `rtl/core/common/` cont√©m: `alu.vhd`, `reg_file.vhd`, `imm_gen.vhd` (n√£o precisamos reescrever estes).

## 2. üîå Modifica√ß√µes no Datapath (`datapath.vhd`)
*O Datapath Multi-Cycle precisa de registradores "invis√≠veis" ao programador para guardar dados entre os estados do clock.*

- [ ] **Instanciar Registradores Internos (Barreiras)**:
    - [ ] **IR (Instruction Register)**: Guarda a instru√ß√£o lida na fase de Fetch. (Enable controlado por `IRWrite`).
    - [ ] **MDR (Memory Data Register)**: Guarda o dado vindo da mem√≥ria (Load).
    - [ ] **Reg A e Reg B**: Guardam os valores lidos do Banco de Registradores (`rs1` e `rs2`).
    - [ ] **ALUOut**: Guarda o resultado da ALU para ser usado no pr√≥ximo ciclo (ex: endere√ßo de mem√≥ria ou WriteBack).
- [ ] **Atualizar Multiplexadores (MUXs)**:
    - [ ] **MUX A (Entrada A da ALU)**: Adicionar op√ß√£o para selecionar `PC` (para c√°lculo de branch/jal) ou `Reg A`.
    - [ ] **MUX B (Entrada B da ALU)**: Adicionar op√ß√µes para `Reg B`, `4` (incremento PC), `Imediato`, ou `Shifts`.
    - [ ] **MUX MemToReg**: Agora deve selecionar entre `ALUOut` (resultados R-Type/I-Type) ou `MDR` (Loads).
- [ ] **L√≥gica do PC**:
    - [ ] Alterar o PC para ser um registrador com *Enable* (`PCWrite` ou `PCWriteCond` vindo do controle).

## 3. üß† Controle Modular (`control_unit/`)
*Em vez de um arquivo gigante, vamos dividir a FSM em tr√™s entidades menores conectadas por um wrapper.*

### 3.1. `main_fsm.vhd` (M√°quina de Estados)
*Respons√°vel apenas pelas transi√ß√µes de estados, sem gerar os sinais finais de controle.*
- [ ] Definir os Estados (Enum):
    - `S_FETCH`, `S_DECODE`
    - `S_EXEC_R`, `S_EXEC_I`, `S_JAL`, `S_JALR`, `S_BRANCH`
    - `S_MEM_ADDR`, `S_MEM_READ`, `S_MEM_WRITE`, `S_WB`
- [ ] Implementar L√≥gica de Pr√≥ximo Estado (Process Combinacional):
    - Ler `Opcode`.
    - Transitar de `FETCH` -> `DECODE` -> [Execu√ß√£o Espec√≠fica] -> [Mem√≥ria/WB] -> `FETCH`.
- [ ] Implementar L√≥gica Sequencial:
    - Atualizar `CurrentState` na borda de subida do Clock.

### 3.2. `control_decoder.vhd` (Decodificador de Sinais)
*Recebe o Estado Atual e gera os sinais de controle para o Datapath.*
- [ ] Mapear sa√≠das baseadas no **Estado Atual**:
    - [ ] **Estados de Busca**: Em `S_FETCH`, ligar `IRWrite`, `ALUSrcA=PC`, `ALUSrcB=4`, `PCWrite`.
    - [ ] **Estados de Execu√ß√£o**: Em `S_EXEC_R`, ligar `ALUSrcA=RegA`, `ALUSrcB=RegB`, etc.
    - [ ] **Estados de Mem√≥ria**: Em `S_MEM_READ`, garantir que `IorD` (Instruction or Data) selecione o endere√ßo da ALUOut.
    - [ ] **Estados de WriteBack**: Controlar `RegWrite` e `MemToReg`.

### 3.3. `alu_decoder.vhd` (ALU Control)
*Pode ser reutilizado ou adaptado do Single-Cycle, mas deve estar separado.*
- [ ] Receber `ALUOp` (gerado pelo `control_decoder`) e campos `Funct3/Funct7`.
- [ ] Gerar `ALUControl` (4 bits) para a ALU.

### 3.4. `control_top.vhd` (Wrapper)
- [ ] Instanciar e conectar: `main_fsm`, `control_decoder` e `alu_decoder`.
- [ ] Expor apenas as portas necess√°rias para o Datapath.

## 4. üîó Top Level (`processor_top.vhd`)
- [ ] Conectar o novo `control_top` ao `datapath` modificado.
- [ ] **Gerenciamento de Mem√≥ria**:
    - [ ] Implementar MUX externo (ou interno ao Datapath) para unificar o barramento de endere√ßos, j√° que a maioria das implementa√ß√µes Multi-Cycle usa uma mem√≥ria unificada (Princeton) ou arbitra o acesso.
    - *Nota: Se mantivermos IMem e DMem separadas no testbench, o MUX seleciona qual endere√ßo vai para qual porta baseado no estado.*

## 5. üß™ Verifica√ß√£o Passo-a-Passo
- [ ] **Teste 1: Fetch & Decode**:
    - Rodar simula√ß√£o curta. Verificar se `IR` carrega a instru√ß√£o correta e se a FSM vai de `FETCH` para `DECODE`.
- [ ] **Teste 2: Instru√ß√µes Tipo-R (ALU)**:
    - Testar `ADD`, `SUB`. Verificar se os registradores `A`, `B` e `ALUOut` capturam os dados corretamente nos ciclos intermedi√°rios.
- [ ] **Teste 3: Loads e Stores**:
    - Verificar se o endere√ßo √© calculado num ciclo, a mem√≥ria acessada no outro e o WB feito no terceiro.
- [ ] **Teste 4: Branches e Jumps**:
    - Verificar se o PC √© atualizado corretamente (n√£o esquecer de `PCWriteCond` para branches).
- [ ] **Teste Final**:
    - Rodar `fibonacci` e `hello_world`.

# ‚úÖ Checklist do SoC RISC-V

Este documento rastreia o progresso da migra√ß√£o de um **Core** isolado para um **SoC (System-on-Chip)** completo, capaz de bootar via UART.

## 1. Reestrutura√ß√£o do Reposit√≥rio
- [x] Criar a estrutura de diret√≥rios (`rtl/core`, `rtl/soc`, `rtl/perips`, etc.).
- [x] Mover arquivos `.vhd` do processador antigo para `rtl/core`.
- [x] Mover arquivos de teste unit√°rios para `sim/core`.
- [x] Atualizar o **makefile** para incluir os novos caminhos de fonte.
- [x] Verificar se `make sim TB=processor_top_tb` ainda funciona ap√≥s a mudan√ßa.

## 2. Defini√ß√£o do Sistema (Architecture)

- [ ] Definir mapa de mem√≥ria em `sw/common/memory_map.h`.
    - `0x00000000`: Boot ROM (bootloader)
    - `0x10000000`: Perif√©ricos (UART, GPIO)
    - `0x80000000`: Main RAM
- [x] Atualizar Linker Script (`sw/common/link_soc.ld`) para apontar RAM para `0x80000000`.

## 3. Implementa√ß√£o de Hardware (RTL)

### SoC Infrastructure (`rtl/soc/`)

- [x] Implementar `bus_interconnect.vhd`:
    - Decodificar endere√ßos (`0x0`, `0x1`, `0x8`).

    | Endere√ßo Inicial | Tamanho | Dispositivo | Descri√ß√£o |
    | :-: | :-: | :-: | :-- |
    | `0x00000000` | 4 KB | Boot ROM | C√≥digo de inicializa√ß√£o (Read-Only) | 
    | `0x10000000` | 4 KB | Perif√©ricos | Registradores de IO (UART, LEDs) | 
    | `0x80000000` | 4 KB | Main RAM | Mem√≥ria de Instru√ß√£o e Dados do Usu√°rio | 

    - Roteamento de sinais `We`, `Addr`, `Data`.
- [x] Implementar `dual_port_ram.vhd`:
    - Porta A (Instru√ß√£o), Porta B (Dados).
- [x] Implementar `boot_rom.vhd`:
    - Array constante com o c√≥digo do **bootloader**.
    - Capacidade de carregar a mem√≥ria RAM.

### Perif√©ricos (`rtl/perips/`)

- [ ] Implementar `gpio_controller.vhd` (para LEDs).
- [x] Implementar `uart_controller.vhd` (Tx e Rx simples).

### Top Level

- [ ] Criar soc_top.vhd:
    - Instanciar `processor_top` (Core).
    - Instanciar `bus_interconnect`.
    - Instanciar Memorias e Perif√©ricos.
    - Mux no barramento de instru√ß√£o (BootROM vs RAM).

## 4. Software e Firmware

- [x] Escrever `sw/bootloader/bootloader.s`:
    - C√≥digo que roda em 0x0000.
    - Inicialmente: Apenas pula para `0x8000`.
    - Futuro: L√™ da UART e grava na RAM.
- [ ] Atualizar `sw/apps/hello.c` e `test_all.s`:
    - Usar novos endere√ßos de perif√©ricos.
    - Recompilar para gerar HEX compat√≠vel com a Main RAM.

## 5. Simula√ß√£o do Sistema

- [ ] Criar `sim/soc/soc_tb.vhd`:
    - Instanciar `soc_top`.
    - Simular clock e reset.
    - Simular entrada serial (RX) injetando dados de um arquivo.
- [ ] Validar execu√ß√£o do "Hello World" imprimindo no console do simulador via VHDL TextIO.

## 6. FPGA (S√≠ntese)

- [ ] Criar arquivo de constraints (`.xdc`) mapeando pinos (Clock, Reset, LEDs, UART TX/RX).
- [ ] Criar arquivo de automatiza√ß√£o para sintetiza√ß√£o e upload `build.tcl`.
- [ ] Adicionar FPGA ao workflow (`makefile`)
- [ ] Gravar e testar na placa.