# パワーエレクトロニクス用半導体デバイスの物理と技術課題

パワーエレクトロニクスの高効率化・小型化は、パワー半導体の材料物性とデバイス構造、さらに実装・駆動・EMCを含む統合設計で決まることが多い。SiからSiC/GaNへ移行が進むほど、高速スイッチングに伴う寄生・劣化物理が前面に出る。

## 参考ドキュメント）
- PowerAmerica, Material Properties of Silicon, Silicon Carbide, and Gallium Nitride（物性比較表）
https://poweramericainstitute.org/about/why-wide-bandgap/how-wbg-works/
- ローム TechWeb, SiC-MOSFETとは－SiC-MOSFETの信頼性（ゲート酸化膜、評価例）
https://techweb.rohm.co.jp/product/power-device/sic/6888/
- 東芝レビュー, GaNパワーデバイスの電流コラプスシミュレーション技術（2015, PDF）
https://www.global.toshiba/content/dam/toshiba/migration/corp/techReviewAssets/tech/review/2015/08/70_08pdf/f04.pdf

## 1. パワー半導体が担う役割と損失の分解

パワー半導体は、導通・遮断・スイッチングを繰り返し、電力変換を成立させる中核要素である。損失は概ね次で整理できる。

- 導通損失（オン状態）
- スイッチング損失（オン・オフ遷移）
- ゲート駆動損失（ドライバが供給する電荷）
- 逆回復・蓄積電荷関連損失（ダイオード、バイポーラ動作）
- 漏れ損失（オフ状態、温度上昇で増大）
- 寄生要因による追加損失（リンギング、過渡電流、EMI対策での損失）

代表的な近似式は以下である。

導通損失（MOSFET系）：
$P_{cond}\approx I_{rms}^{2}R_{on}$

スイッチング損失（測定/モデルから得る）：
$P_{sw}\approx f_{sw}(E_{on}+E_{off})$

出力容量由来の損失（近似）：
$E_{Coss}\approx \int_{0}^{V} C_{oss}(v)\,v\,dv \ \ (\text{単純化すると } \approx \frac{1}{2}C_{oss}V^{2})$

ゲート駆動損失（近似）：
$P_{g}\approx Q_{g}V_{g}f_{sw}$

ここで重要なのは、$R_{on}$ や $C_{oss}$ は素子単体の「定数」ではなく、温度・電圧・動作履歴で変化し得る点である。

## 2. 材料物性が決める限界：禁制帯幅・臨界電界・熱

### 2.1 代表的な性能指標

垂直構造（縦型）における高耐圧実現では、ドリフト層が支配的であり、材料の臨界電界 $E_{crit}$ が強烈に効く。代表的な指標としてBaligaの議論が広く参照され、特定条件下で「高耐圧と低オン抵抗の両立可能性」を概観できる。

一例として、ドリフト層支配の特定オン抵抗 $R_{on,sp}$ のスケーリングは、

$$
R_{on,sp}\propto \frac{V_{B}^{2}}{\mu \varepsilon E_{crit}^{3}}
$$

といった形で表される（係数はモデル仮定に依存する）。$E_{crit}$ が大きいほど、同一耐圧 $V_{B}$ で $R_{on,sp}$ を小さくできる方向に働くため、SiCやGaNが高電圧域で有利になりやすい。

### 2.2 代表的物性の比較

値は結晶多形、温度、ドーピング、測定定義で揺れるため、ここでは代表値・代表傾向として扱う。

| 材料 | 禁制帯幅 $E_{g}$ (eV) | 臨界電界 $E_{crit}$ | 熱伝導率 $k$ | 特徴の要約 |
|---|---:|---:|---:|---|
| Si | 約1.1 | 小 | 中 | 成熟、低コスト、IGBT/SJが強い |
| 4H-SiC | 約3.2 | 大 | 大 | 高耐圧・低損失、熱に強いが界面/欠陥起因の課題が残る |
| GaN | 約3.4 | 大 | 中 | 高速スイッチングで有利、横型特有のトラップ/電界集中が課題になりやすい |

物性差は「同じ回路要件でも、素子の最適点（耐圧・周波数・温度）が変わる」ことを意味する。

## 3. デバイス方式の全体像：縦型/横型、ユニポーラ/バイポーラ

### 3.1 ユニポーラとバイポーラの分岐

- ユニポーラ（多数キャリア）：
  MOSFET、JFET、HEMTなどであり、高速・低スイッチング損失に寄与しやすい。
- バイポーラ（少数キャリア）：
  IGBT、PiNダイオードなどであり、高耐圧・大電流に強い反面、蓄積電荷が損失や遅れを生む。

高周波化では、少数キャリア蓄積に起因する逆回復 $Q_{rr}$ やテール電流が制約になりやすく、ユニポーラ素子が好まれる傾向が強くなる。一方で、電圧・電流・コスト制約でIGBTが依然強い領域も残る。

### 3.2 代表デバイスと得意領域

| デバイス | 代表材料 | 得意な電圧域の目安 | 得意な周波数域の目安 | 典型課題 |
|---|---|---:|---:|---|
| SJ MOSFET | Si | 中低耐圧 | 高め | 寄生容量と損失の両立、EMI |
| IGBT | Si | 高耐圧・大電力 | 中 | テール電流、逆回復、熱 |
| SiC MOSFET（縦型） | 4H-SiC | 高耐圧 | 高め | ゲート酸化膜/界面、短絡、宇宙線SEB等 |
| SiC SBD | 4H-SiC | 中高耐圧 | 高め | 漏れ・熱、コスト |
| GaN HEMT（横型） | GaN-on-Si等 | 中耐圧（主流） | 非常に高い | ダイナミック$R_{on}$、トラップ、ゲート |
| GaN（将来：縦型） | GaN | 高耐圧（期待） | 高い | 結晶・プロセス、量産性 |

目安は設計・製品世代で変化するため、用途ごとに更新される前提で扱うのがよい。

## 4. 高速スイッチングで顕在化する物理：容量、電界、寄生

### 4.1 容量性負荷と電界分布

高速化は一般に $dv/dt$ と $di/dt$ を増大させる。これにより、

- ミラー容量（$C_{gd}$）によるゲートの引き回し
- $C_{oss}$ の電圧依存性による非線形エネルギー
- 配線/パッケージの寄生インダクタンスによるリンギング
- 高電界領域でのホットキャリア、トラップ充填、TDDB（時間依存絶縁破壊）

が同時に効く。

過渡電圧のスケーリングは、

$$
\Delta V \approx L_{stray}\frac{di}{dt}
$$

で把握でき、素子が高速になるほど「素子の良さ」が「実装の厳しさ」と表裏一体になる。

### 4.2 逆回復と寄生ダイオード問題

Si MOSFETのボディダイオードや、IGBTのフリーホイールダイオードでは逆回復が損失・EMIの主要因になる。SiCではSBDの適用で逆回復を大きく抑えられる一方、SiC MOSFETのボディダイオードでは結晶欠陥と関係した劣化物理が議論される領域がある（後述）。

GaN HEMTでは「ボディダイオード」ではなくチャネルの逆導通で電流が流れる設計が多く、逆回復の様相が異なるが、代わりにトラップ起因の動的特性が支配的になりやすい。

## 5. SiCパワーデバイスの主要課題：界面・欠陥・過酷イベント

### 5.1 SiC MOS界面とゲート酸化膜の信頼性

SiC MOSFETは高耐圧・低損失を実現しやすい一方、SiC/SiO2界面の欠陥密度やトラップが、チャネル移動度、しきい値電圧 $V_{th}$ の不安定性、ゲート酸化膜信頼性に影響する。

- $V_{th}$ のドリフト：ゲートバイアスと温度に依存し、動作点の余裕設計に直結する
- TDDBやHTGBなどの酸化膜劣化評価：試験条件と評価指標の整合が重要である

SiCの「材料優位」を回路で引き出すには、トランジスタ単体の$R_{on}$だけでなく、ゲート信頼性と高温動作時のパラメータ変動を含めて設計を閉じる必要がある。

### 5.2 ボディダイオードとバイポーラ劣化（BPD→スタッキングフォルト）

SiCデバイスでは、基底面転位（Basal Plane Dislocation; BPD）がショックレー型スタッキングフォルトへ拡張し、順方向電圧劣化などにつながる「バイポーラ劣化」が古くから議論されてきた。これはPiNだけでなく、MOSFETのボディダイオードを強く順方向導通させる状況で懸念として現れ得る。

この現象は、結晶欠陥工学とデバイス運用条件（逆導通の頻度・電流密度・温度）をつなぐ話であり、設計上は「SBD併用」「同期整流の徹底」「逆導通条件の制御」といった回避方針が語られることが多い。

### 5.3 宇宙線（中性子）起因の単一事象破壊（SEB）

高耐圧デバイスでは、宇宙線由来の中性子が核反応を誘起し、局所的な電荷生成とアバランシェ増幅から熱破壊に至る単一事象バーンアウト（SEB）が重要になる場合がある。SiC MOSFETは高電界で動作できるがゆえに、特定バイアス条件で局所的な現象が致命傷になり得る点が議論されている。

この領域では、デバイス構造（電界緩和、セル設計）、定格ディレーティング、システムレベルの保護（クランプ、スナバ、検出）といった多層対策が必要になる。

### 5.4 短絡耐量と熱集中

高速素子ほど短絡時の局所温度上昇が急峻になり得る。オン抵抗の温度係数、熱抵抗、セル内電流集中、ゲート駆動条件が相互作用し、短絡耐量（許容時間）が設計制約として現れる。SiCは高温に強い一方、短絡の時間スケールが短くなりやすいという観察もあり、ドライバ・保護回路との協調が重要になる。

## 6. GaNパワーデバイスの主要課題：トラップと電界、ダイナミック特性

### 6.1 ダイナミック$R_{on}$（電流コラプス）とトラップ

横型GaN HEMTでは、表面・バッファ・界面に存在するトラップが、スイッチング履歴に依存してオン抵抗が増加する現象（電流コラプス、ダイナミック$R_{on}$）を生む。これにより、DC測定で良好でも、実スイッチング条件で損失が増える場合がある。

この問題は、以下の複合で生じることが多い。

- 高電界によるトラップ充填
- パッシベーションや界面品質
- フィールドプレート等の電界制御構造
- 温度上昇と自己発熱

したがって、GaNでは「材料物性が良い」だけでは不十分で、「欠陥準位と電界分布を制御する設計・プロセス・評価」が中核テーマになる。

### 6.2 ゲート構造（E-mode化）と信頼性

実用電源ではノーマリオフ（E-mode）が好まれる。p-GaNゲート等の構造は利便性をもたらす一方、ゲート周辺の高電界・ホットキャリア・トラップと絡む劣化モードが増えうる。GaN信頼性は、Si/SiCとは異なる物理が混在するため、評価法自体の整備も重要課題になる。

## 7. Siパワーデバイスのいま：成熟と最適化

Siは物性優位ではWBGに譲るが、製造成熟度、コスト、品質、設計データの蓄積が圧倒的である。特に、

- 低〜中耐圧のSJ MOSFET
- 高電圧・大電力のIGBT

は依然として強力であり、回路方式（共振形、ソフトスイッチング、マルチレベル）と組み合わせて最適点を作る戦略が有効である。WBGが万能化するのではなく、用途ごとに「Siの完成度」と「WBGの優位」が棲み分けつつ、境界が移動していると捉えるのが実態に近い。

## 8. 実装・規格・評価の課題：デバイス単体からシステム整合へ

### 8.1 規格試験と動作ストレスのギャップ

車載等ではAEC-Q101のような離散半導体の信頼性試験が広く参照される。一方で、WBGがもたらす高速スイッチング特有のストレス（高$dv/dt$、高$di/dt$、反復アバランシェ、熱サイクルの局所化）は、静的試験だけでは捉えにくいという問題意識が共有されてきた。

そのため、動作条件に即した評価（スイッチング繰返し、パルスストレス、電界履歴を再現した試験）と、故障物理に基づく設計余裕の設定が重要になる。

### 8.2 パッケージ、熱、寄生、絶縁

- 低インダクタンス化：リンギングと過電圧を抑えるが、電界ストレスを増やす側面もある
- 高放熱化：SiC/GaNの利点を引き出すが、熱膨張差による疲労も増える
- 絶縁・部分放電：高電圧化で電界が厳しくなり、材料・構造の選択が重要になる

ここでは電磁界・熱・材料強度の連成が本質であり、素子カタログ値だけでは設計が決まらない。

## 9. 解析・設計の基本技術：デバイス物理と設計変数

### 9.1 TCADとコンパクトモデルの役割分担

- TCAD（物理モデルに基づく）：電界分布、トラップ、アバランシェ、温度場などの理解と設計指針抽出
- コンパクトモデル（回路シミュレーション用）：$R_{on}(T)$、$C_{oss}(V)$、$Q_{g}$、ダイナミック$R_{on}$等を回路へ埋め込む

両者の接続点は「測定で同定可能なパラメータ」にある。測定条件・定義・抽出法がずれると、モデルと現象が噛み合わなくなるため、評価系の設計がそのまま解析品質になる。

### 9.2 信頼性解析

- TDDB、ホットキャリア、トラップ劣化
- 熱サイクル疲労（はんだ、接合、ワイヤ、焼結材）
- 単一事象（SEB等）やアバランシェ耐量
- ばらつき（欠陥分布）を含む統計的設計

WBGでは、材料起因の欠陥が性能に直結しやすく、デバイス個体差と劣化の相関把握が重要テーマになりやすい。

## 10. 次世代材料（超ワイドバンドギャップ）と論点

Ga2O3やダイヤモンド等は、さらに高い$E_{crit}$が期待されるが、熱伝導、ドーピング、界面、量産性、信頼性評価法など未解決論点が多い。したがって現時点では、SiC/GaNの統合設計を深めつつ、用途探索と基盤技術の整備が並走している段階と整理できる。

## まとめ

パワー半導体の本質課題は、材料物性が与える潜在能力を、デバイス構造・欠陥制御・実装・駆動・評価法で現実性能へ変換する点にある。SiCではMOS界面・欠陥・宇宙線SEBなど「高電界環境での信頼性物理」が、GaNではトラップ起因のダイナミック特性と電界制御が中心課題になりやすく、いずれもデバイス単体の最適化からシステム整合へ設計の重心が移っていると言える。


## 関連研究

- AEC Council, AEC-Q101 Rev E Base Document（離散半導体の車載信頼性試験）
https://www.aecouncil.com/Documents/AEC_Q101_Rev_E_Base_Document.pdf

- IET, Cosmic ray neutron-induced single-event burnout in power devices（2015, SEBの基礎）
https://ietresearch.onlinelibrary.wiley.com/doi/10.1049/iet-pel.2014.0977

- Micro and Nano Engineering（等）, Single event burnout of SiC MOSFET induced by atmospheric neutrons（2023）
https://www.sciencedirect.com/science/article/abs/pii/S0026271423000975

- Electronics (MDPI), A Brief Review of Single-Event Burnout Failure Mechanisms in SiC Power MOSFETs（2024）
https://www.mdpi.com/2079-9292/13/8/1414

- ScienceDirect, Review on Modeling and Mitigation of Bipolar Degradation in 4H-SiC（2024）
https://www.sciencedirect.com/science/article/pii/S2772370424000075

- 九州工業大学リポジトリ, Forward bias degradation and BPD→SSFs（2020, PDF）
https://kyutech.repo.nii.ac.jp/record/7509/files/nperc139.pdf

- 東芝 Technical Review, Evaluation methodology for current collapse phenomenon of GaN HEMT（PDF）
https://toshiba.semicon-storage.com/content/dam/toshiba-ss-v3/master/en/company/technical-review/pdf/technical-review-14.pdf

- 九州大学（Kozakら）, Stability, Reliability, and Robustness of GaN Power Devices（2023, PDF）
https://catalog.lib.kyushu-u.ac.jp/opac_download_md/7330777/7330777.pdf

- METI, 半導体・デジタル産業戦略（2023, PDF）
https://www.meti.go.jp/press/2023/06/20230606003/20230606003-1.pdf
