+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                     ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; fpscount                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                                                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                                                                                             ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                      ; 48    ; 8              ; 2            ; 8              ; 54     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001|channel_adapter_0                                                                                                                                                                                                    ; 40    ; 8              ; 2            ; 8              ; 46     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001|data_format_adapter_0                                                                                                                                                                                                ; 38    ; 2              ; 2            ; 2              ; 38     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter_001                                                                                                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter|timing_adapter_0                                                                                                                                                                                                         ; 30    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|avalon_st_adapter                                                                                                                                                                                                                          ; 30    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                                                                                 ; 8     ; 26             ; 2            ; 26             ; 32     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|avalon_st_adapter|error_adapter_0                                                                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|avalon_st_adapter                                                                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|mux_pipeline_001|core                                                                                                                                                                                                    ; 86    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|mux_pipeline_001                                                                                                                                                                                                         ; 88    ; 2              ; 0            ; 2              ; 84     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|mux_pipeline|core                                                                                                                                                                                                        ; 86    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|mux_pipeline                                                                                                                                                                                                             ; 88    ; 2              ; 0            ; 2              ; 84     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|agent_pipeline_001|core                                                                                                                                                                                                  ; 85    ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|agent_pipeline_001                                                                                                                                                                                                       ; 88    ; 3              ; 0            ; 3              ; 83     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|agent_pipeline|core                                                                                                                                                                                                      ; 86    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|agent_pipeline                                                                                                                                                                                                           ; 88    ; 2              ; 0            ; 2              ; 84     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo_001|read_crosser|sync[3].u                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo_001|read_crosser|sync[2].u                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo_001|read_crosser|sync[1].u                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo_001|read_crosser|sync[0].u                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo_001|read_crosser                                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo_001|write_crosser|sync[3].u                                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo_001|write_crosser|sync[2].u                                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo_001|write_crosser|sync[1].u                                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo_001|write_crosser|sync[0].u                                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo_001|write_crosser                                                                                                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo_001                                                                                                                                                                                                           ; 160   ; 72             ; 0            ; 72             ; 84     ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo|read_crosser|sync[3].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo|read_crosser|sync[2].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo|read_crosser|sync[1].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo|read_crosser|sync[0].u                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo|read_crosser                                                                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo|write_crosser|sync[3].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo|write_crosser|sync[2].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo|write_crosser|sync[1].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo|write_crosser|sync[0].u                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo|write_crosser                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|async_fifo                                                                                                                                                                                                               ; 160   ; 72             ; 0            ; 72             ; 84     ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_mux                                                                                                                                                                                                                  ; 86    ; 0              ; 2            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|rsp_demux                                                                                                                                                                                                                ; 86    ; 1              ; 2            ; 1              ; 84     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_mux                                                                                                                                                                                                                  ; 86    ; 0              ; 2            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|cmd_demux                                                                                                                                                                                                                ; 86    ; 1              ; 2            ; 1              ; 84     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|router_001|the_default_decode                                                                                                                                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|router_001                                                                                                                                                                                                               ; 85    ; 0              ; 2            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|router|the_default_decode                                                                                                                                                                                                ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|router                                                                                                                                                                                                                   ; 85    ; 2              ; 3            ; 2              ; 84     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|alt_xcvr_reconfig_0_reconfig_mgmt_agent_rdata_fifo                                                                                                                                                                       ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|alt_xcvr_reconfig_0_reconfig_mgmt_agent_rsp_fifo                                                                                                                                                                         ; 125   ; 39             ; 0            ; 39             ; 84     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|alt_xcvr_reconfig_0_reconfig_mgmt_agent|uncompressor                                                                                                                                                                     ; 23    ; 1              ; 0            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|alt_xcvr_reconfig_0_reconfig_mgmt_agent                                                                                                                                                                                  ; 244   ; 39             ; 38           ; 39             ; 255    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pcie_reconfig_driver_0_reconfig_mgmt_agent                                                                                                                                                                               ; 138   ; 31             ; 52           ; 31             ; 117    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|alt_xcvr_reconfig_0_reconfig_mgmt_translator                                                                                                                                                                             ; 92    ; 5              ; 2            ; 5              ; 75     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5|pcie_reconfig_driver_0_reconfig_mgmt_translator                                                                                                                                                                          ; 91    ; 19             ; 0            ; 19             ; 85     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_5                                                                                                                                                                                                                          ; 78    ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|avalon_st_adapter|error_adapter_0                                                                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|avalon_st_adapter                                                                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|mux_pipeline_003|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|mux_pipeline_003                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|mux_pipeline_002|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|mux_pipeline_002                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|mux_pipeline_001|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|mux_pipeline_001                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|mux_pipeline|core                                                                                                                                                                                                        ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|mux_pipeline                                                                                                                                                                                                             ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|agent_pipeline_001|core                                                                                                                                                                                                  ; 140   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|agent_pipeline_001                                                                                                                                                                                                       ; 143   ; 3              ; 0            ; 3              ; 138    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|agent_pipeline|core                                                                                                                                                                                                      ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|agent_pipeline                                                                                                                                                                                                           ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_mux_001                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_mux                                                                                                                                                                                                                  ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|rsp_demux                                                                                                                                                                                                                ; 143   ; 4              ; 2            ; 4              ; 279    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_mux|arb|adder                                                                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_mux|arb                                                                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_mux                                                                                                                                                                                                                  ; 281   ; 0              ; 0            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_demux_001                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|cmd_demux                                                                                                                                                                                                                ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|router_002|the_default_decode                                                                                                                                                                                            ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|router_002                                                                                                                                                                                                               ; 140   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|router_001|the_default_decode                                                                                                                                                                                            ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|router_001                                                                                                                                                                                                               ; 140   ; 3              ; 3            ; 3              ; 140    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|router|the_default_decode                                                                                                                                                                                                ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|router                                                                                                                                                                                                                   ; 140   ; 3              ; 3            ; 3              ; 140    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|pcie_256_dma_txs_agent_rsp_fifo                                                                                                                                                                                          ; 180   ; 39             ; 0            ; 39             ; 139    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|pcie_256_dma_txs_agent|uncompressor                                                                                                                                                                                      ; 78    ; 1              ; 0            ; 1              ; 76     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|pcie_256_dma_txs_agent                                                                                                                                                                                                   ; 355   ; 39             ; 39           ; 39             ; 420    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|pcie_256_dma_wr_dcm_master_agent                                                                                                                                                                                         ; 249   ; 31             ; 108          ; 31             ; 172    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|pcie_256_dma_rd_dcm_master_agent                                                                                                                                                                                         ; 249   ; 31             ; 108          ; 31             ; 172    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|pcie_256_dma_txs_translator                                                                                                                                                                                              ; 147   ; 4              ; 0            ; 4              ; 137    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|pcie_256_dma_wr_dcm_master_translator                                                                                                                                                                                    ; 148   ; 13             ; 2            ; 13             ; 141    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4|pcie_256_dma_rd_dcm_master_translator                                                                                                                                                                                    ; 148   ; 13             ; 2            ; 13             ; 141    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_4                                                                                                                                                                                                                          ; 240   ; 0              ; 0            ; 0              ; 171    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|avalon_st_adapter|error_adapter_0                                                                                                                                                                                        ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|avalon_st_adapter                                                                                                                                                                                                        ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|mux_pipeline_003|core                                                                                                                                                                                                    ; 115   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|mux_pipeline_003                                                                                                                                                                                                         ; 117   ; 2              ; 0            ; 2              ; 113    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|mux_pipeline_002|core                                                                                                                                                                                                    ; 115   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|mux_pipeline_002                                                                                                                                                                                                         ; 117   ; 2              ; 0            ; 2              ; 113    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|mux_pipeline_001|core                                                                                                                                                                                                    ; 115   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|mux_pipeline_001                                                                                                                                                                                                         ; 117   ; 2              ; 0            ; 2              ; 113    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|mux_pipeline|core                                                                                                                                                                                                        ; 115   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|mux_pipeline                                                                                                                                                                                                             ; 117   ; 2              ; 0            ; 2              ; 113    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|agent_pipeline_001|core                                                                                                                                                                                                  ; 95    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|agent_pipeline_001                                                                                                                                                                                                       ; 98    ; 3              ; 0            ; 3              ; 93     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|agent_pipeline|core                                                                                                                                                                                                      ; 97    ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|agent_pipeline                                                                                                                                                                                                           ; 99    ; 2              ; 0            ; 2              ; 95     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_cmd_width_adapter                                                                                                                                                                                           ; 118   ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_rsp_width_adapter|uncompressor                                                                                                                                                                              ; 51    ; 4              ; 0            ; 4              ; 44     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_rsp_width_adapter                                                                                                                                                                                           ; 100   ; 3              ; 0            ; 3              ; 113    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|rsp_mux_001                                                                                                                                                                                                              ; 115   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|rsp_mux                                                                                                                                                                                                                  ; 115   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|rsp_demux                                                                                                                                                                                                                ; 116   ; 4              ; 2            ; 4              ; 225    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|cmd_mux|arb|adder                                                                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|cmd_mux|arb                                                                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|cmd_mux                                                                                                                                                                                                                  ; 227   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|cmd_demux_001                                                                                                                                                                                                            ; 115   ; 1              ; 2            ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|cmd_demux                                                                                                                                                                                                                ; 115   ; 1              ; 2            ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                        ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                 ; 18    ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                        ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                 ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                        ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                 ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                        ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                 ; 18    ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                        ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                 ; 18    ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                        ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                 ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                        ; 28    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                          ; 40    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                ; 97    ; 0              ; 1            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_burst_adapter                                                                                                                                                                                               ; 97    ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|router_002|the_default_decode                                                                                                                                                                                            ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|router_002                                                                                                                                                                                                               ; 95    ; 0              ; 2            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|router_001|the_default_decode                                                                                                                                                                                            ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|router_001                                                                                                                                                                                                               ; 113   ; 3              ; 3            ; 3              ; 113    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|router|the_default_decode                                                                                                                                                                                                ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|router                                                                                                                                                                                                                   ; 113   ; 3              ; 3            ; 3              ; 113    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_agent_rdata_fifo                                                                                                                                                                                            ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_agent_rsp_fifo                                                                                                                                                                                              ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_agent|uncompressor                                                                                                                                                                                          ; 51    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_agent                                                                                                                                                                                                       ; 233   ; 22             ; 23           ; 22             ; 263    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|alt_vip_cl_vfb_0_mem_master_wr_agent                                                                                                                                                                                     ; 195   ; 28             ; 81           ; 28             ; 145    ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|alt_vip_cl_vfb_0_mem_master_rd_agent                                                                                                                                                                                     ; 195   ; 28             ; 81           ; 28             ; 145    ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|sdram_vfb_s1_translator                                                                                                                                                                                                  ; 80    ; 4              ; 7            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|alt_vip_cl_vfb_0_mem_master_wr_translator                                                                                                                                                                                ; 121   ; 11             ; 0            ; 11             ; 81     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3|alt_vip_cl_vfb_0_mem_master_rd_translator                                                                                                                                                                                ; 121   ; 47             ; 0            ; 47             ; 114    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_3                                                                                                                                                                                                                          ; 134   ; 0              ; 0            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                    ; 262   ; 1              ; 2            ; 1              ; 261    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|avalon_st_adapter_002                                                                                                                                                                                                    ; 262   ; 0              ; 0            ; 0              ; 261    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                    ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|avalon_st_adapter_001                                                                                                                                                                                                    ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                                                                                                                                                        ; 262   ; 1              ; 2            ; 1              ; 261    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|avalon_st_adapter                                                                                                                                                                                                        ; 262   ; 0              ; 0            ; 0              ; 261    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_007|core                                                                                                                                                                                                    ; 260   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_007                                                                                                                                                                                                         ; 262   ; 2              ; 0            ; 2              ; 258    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_006|core                                                                                                                                                                                                    ; 260   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_006                                                                                                                                                                                                         ; 262   ; 2              ; 0            ; 2              ; 258    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_005|core                                                                                                                                                                                                    ; 260   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_005                                                                                                                                                                                                         ; 262   ; 2              ; 0            ; 2              ; 258    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_004|core                                                                                                                                                                                                    ; 260   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_004                                                                                                                                                                                                         ; 262   ; 2              ; 0            ; 2              ; 258    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_003|core                                                                                                                                                                                                    ; 260   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_003                                                                                                                                                                                                         ; 262   ; 2              ; 0            ; 2              ; 258    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_002|core                                                                                                                                                                                                    ; 260   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_002                                                                                                                                                                                                         ; 262   ; 2              ; 0            ; 2              ; 258    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_001|core                                                                                                                                                                                                    ; 260   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline_001                                                                                                                                                                                                         ; 262   ; 2              ; 0            ; 2              ; 258    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline|core                                                                                                                                                                                                        ; 260   ; 0              ; 0            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|mux_pipeline                                                                                                                                                                                                             ; 262   ; 2              ; 0            ; 2              ; 258    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|agent_pipeline_005|core                                                                                                                                                                                                  ; 401   ; 0              ; 0            ; 0              ; 399    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|agent_pipeline_005                                                                                                                                                                                                       ; 404   ; 3              ; 0            ; 3              ; 399    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|agent_pipeline_004|core                                                                                                                                                                                                  ; 404   ; 0              ; 0            ; 0              ; 402    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|agent_pipeline_004                                                                                                                                                                                                       ; 406   ; 2              ; 0            ; 2              ; 402    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|agent_pipeline_003|core                                                                                                                                                                                                  ; 185   ; 0              ; 0            ; 0              ; 183    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|agent_pipeline_003                                                                                                                                                                                                       ; 188   ; 3              ; 0            ; 3              ; 183    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|agent_pipeline_002|core                                                                                                                                                                                                  ; 188   ; 0              ; 0            ; 0              ; 186    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|agent_pipeline_002                                                                                                                                                                                                       ; 190   ; 2              ; 0            ; 2              ; 186    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|agent_pipeline_001|core                                                                                                                                                                                                  ; 401   ; 0              ; 0            ; 0              ; 399    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|agent_pipeline_001                                                                                                                                                                                                       ; 404   ; 3              ; 0            ; 3              ; 399    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|agent_pipeline|core                                                                                                                                                                                                      ; 404   ; 0              ; 0            ; 0              ; 402    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|agent_pipeline                                                                                                                                                                                                           ; 406   ; 2              ; 0            ; 2              ; 402    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_cmd_width_adapter|uncompressor                                                                                                                                                                 ; 85    ; 4              ; 0            ; 4              ; 78     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_cmd_width_adapter                                                                                                                                                                              ; 263   ; 16             ; 0            ; 16             ; 402    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_cmd_width_adapter                                                                                                                                                                                        ; 263   ; 3              ; 0            ; 3              ; 186    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_cmd_width_adapter|uncompressor                                                                                                                                                                 ; 85    ; 4              ; 0            ; 4              ; 78     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_cmd_width_adapter                                                                                                                                                                              ; 263   ; 16             ; 0            ; 16             ; 402    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_rsp_width_adapter                                                                                                                                                                              ; 407   ; 3              ; 0            ; 3              ; 258    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_rsp_width_adapter|uncompressor                                                                                                                                                                           ; 85    ; 4              ; 0            ; 4              ; 78     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_rsp_width_adapter                                                                                                                                                                                        ; 191   ; 3              ; 0            ; 3              ; 258    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_rsp_width_adapter                                                                                                                                                                              ; 407   ; 3              ; 0            ; 3              ; 258    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_mux_001                                                                                                                                                                                                              ; 260   ; 0              ; 2            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_mux|arb|adder                                                                                                                                                                                                        ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_mux|arb                                                                                                                                                                                                              ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_mux                                                                                                                                                                                                                  ; 774   ; 0              ; 0            ; 0              ; 260    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_demux_002                                                                                                                                                                                                            ; 260   ; 1              ; 2            ; 1              ; 258    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_demux_001                                                                                                                                                                                                            ; 261   ; 4              ; 2            ; 4              ; 515    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|rsp_demux                                                                                                                                                                                                                ; 260   ; 1              ; 2            ; 1              ; 258    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_mux_002                                                                                                                                                                                                              ; 260   ; 0              ; 2            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_mux_001|arb|adder                                                                                                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_mux_001|arb                                                                                                                                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_mux_001                                                                                                                                                                                                              ; 517   ; 0              ; 0            ; 0              ; 259    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_mux                                                                                                                                                                                                                  ; 260   ; 0              ; 2            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_demux_001                                                                                                                                                                                                            ; 260   ; 1              ; 2            ; 1              ; 258    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|cmd_demux                                                                                                                                                                                                                ; 262   ; 9              ; 2            ; 9              ; 772    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                           ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                           ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                             ; 72    ; 5              ; 0            ; 5              ; 69     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                   ; 404   ; 0              ; 1            ; 0              ; 402    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_burst_adapter                                                                                                                                                                                  ; 404   ; 0              ; 0            ; 0              ; 402    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                     ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                              ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                     ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                              ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                     ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                              ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                     ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                              ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                     ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                              ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                     ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                              ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                     ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                       ; 72    ; 5              ; 0            ; 5              ; 67     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                             ; 188   ; 0              ; 1            ; 0              ; 186    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_burst_adapter                                                                                                                                                                                            ; 188   ; 0              ; 0            ; 0              ; 186    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                    ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                           ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                    ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                           ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                           ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                             ; 72    ; 5              ; 0            ; 5              ; 69     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                   ; 404   ; 0              ; 1            ; 0              ; 402    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_burst_adapter                                                                                                                                                                                  ; 404   ; 0              ; 0            ; 0              ; 402    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_004|the_default_decode                                                                                                                                                                                            ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_004                                                                                                                                                                                                               ; 401   ; 0              ; 2            ; 0              ; 402    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_003|the_default_decode                                                                                                                                                                                            ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_003                                                                                                                                                                                                               ; 185   ; 0              ; 2            ; 0              ; 186    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_002|the_default_decode                                                                                                                                                                                            ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_002                                                                                                                                                                                                               ; 401   ; 0              ; 2            ; 0              ; 402    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_001|the_default_decode                                                                                                                                                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router_001                                                                                                                                                                                                               ; 257   ; 5              ; 4            ; 5              ; 258    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router|the_default_decode                                                                                                                                                                                                ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|router                                                                                                                                                                                                                   ; 257   ; 0              ; 4            ; 0              ; 258    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_agent_rdata_fifo                                                                                                                                                                               ; 303   ; 41             ; 0            ; 41             ; 260    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_agent_rsp_fifo                                                                                                                                                                                 ; 441   ; 39             ; 0            ; 39             ; 400    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_agent|uncompressor                                                                                                                                                                             ; 85    ; 1              ; 0            ; 1              ; 83     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_agent                                                                                                                                                                                          ; 1326  ; 266            ; 264          ; 266            ; 1425   ; 266             ; 266           ; 266             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_agent_rsp_fifo                                                                                                                                                                                           ; 225   ; 39             ; 0            ; 39             ; 184    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_agent|uncompressor                                                                                                                                                                                       ; 85    ; 1              ; 0            ; 1              ; 83     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_agent                                                                                                                                                                                                    ; 510   ; 72             ; 72           ; 72             ; 579    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_agent_rdata_fifo                                                                                                                                                                               ; 303   ; 41             ; 0            ; 41             ; 260    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_agent_rsp_fifo                                                                                                                                                                                 ; 441   ; 39             ; 0            ; 39             ; 400    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_agent|uncompressor                                                                                                                                                                             ; 85    ; 1              ; 0            ; 1              ; 83     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_agent                                                                                                                                                                                          ; 1326  ; 266            ; 264          ; 266            ; 1425   ; 266             ; 266           ; 266             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_dma_wr_master_agent                                                                                                                                                                                         ; 482   ; 32             ; 116          ; 32             ; 385    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_dma_rd_master_agent                                                                                                                                                                                         ; 482   ; 32             ; 116          ; 32             ; 385    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_wr_dts_slave_translator                                                                                                                                                                                     ; 630   ; 261            ; 56           ; 261            ; 529    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|ocm_256k_dma_s2_translator                                                                                                                                                                                               ; 216   ; 7              ; 49           ; 7              ; 156    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_rd_dts_slave_translator                                                                                                                                                                                     ; 630   ; 261            ; 56           ; 261            ; 529    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_dma_wr_master_translator                                                                                                                                                                                    ; 357   ; 155            ; 0            ; 155            ; 352    ; 155             ; 155           ; 155             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2|pcie_256_dma_dma_rd_master_translator                                                                                                                                                                                    ; 357   ; 11             ; 0            ; 11             ; 223    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_2                                                                                                                                                                                                                          ; 354   ; 0              ; 0            ; 0              ; 763    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_017|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_017                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_016|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_016                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_015|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_015                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_014|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_014                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_013|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_013                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_012|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_012                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_011|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_011                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_010|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_010                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_009|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_009                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_008|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_008                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_007|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_007                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_006|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_006                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_005|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_005                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_004                                                                                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                    ; 134   ; 1              ; 2            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_003                                                                                                                                                                                                    ; 134   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                    ; 14    ; 1              ; 2            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_002                                                                                                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                    ; 14    ; 1              ; 2            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001                                                                                                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter                                                                                                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_039|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_039                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_038|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_038                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_037|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_037                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_036|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_036                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_035|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_035                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_034|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_034                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_033|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_033                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_032|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_032                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_031|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_031                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_030|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_030                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_029|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_029                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_028|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_028                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_027|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_027                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_026|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_026                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_025|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_025                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_024|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_024                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_023|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_023                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_022|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_022                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_021|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_021                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_020|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_020                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_019|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_019                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_018|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_018                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_017|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_017                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_016|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_016                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_015|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_015                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_014|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_014                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_013|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_013                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_012|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_012                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_011|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_011                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_010|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_010                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_009|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_009                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_008|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_008                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_007|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_007                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_006|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_006                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_005|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_005                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_004|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_004                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_003|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_003                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_002|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_002                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_001|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline_001                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline|core                                                                                                                                                                                                        ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mux_pipeline                                                                                                                                                                                                             ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_035|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_035                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_034|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_034                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_033|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_033                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_032|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_032                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_031|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_031                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_030|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_030                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_029|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_029                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_028|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_028                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_027|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_027                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_026|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_026                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_025|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_025                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_024|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_024                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_023|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_023                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_022|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_022                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_021|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_021                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_020|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_020                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_019|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_019                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_018|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_018                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_017|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_017                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_016|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_016                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_015|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_015                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_014|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_014                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_013|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_013                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_012|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_012                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_011|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_011                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_010|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_010                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_009|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_009                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_008|core                                                                                                                                                                                                  ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_008                                                                                                                                                                                                       ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_007|core                                                                                                                                                                                                  ; 232   ; 0              ; 0            ; 0              ; 230    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_007                                                                                                                                                                                                       ; 235   ; 3              ; 0            ; 3              ; 230    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_006|core                                                                                                                                                                                                  ; 250   ; 0              ; 0            ; 0              ; 248    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_006                                                                                                                                                                                                       ; 252   ; 2              ; 0            ; 2              ; 248    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_005|core                                                                                                                                                                                                  ; 97    ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_005                                                                                                                                                                                                       ; 100   ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_004|core                                                                                                                                                                                                  ; 115   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_004                                                                                                                                                                                                       ; 117   ; 2              ; 0            ; 2              ; 113    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_003|core                                                                                                                                                                                                  ; 97    ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_003                                                                                                                                                                                                       ; 100   ; 3              ; 0            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_002|core                                                                                                                                                                                                  ; 115   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_002                                                                                                                                                                                                       ; 117   ; 2              ; 0            ; 2              ; 113    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_001|core                                                                                                                                                                                                  ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline_001                                                                                                                                                                                                       ; 127   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline|core                                                                                                                                                                                                      ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|agent_pipeline                                                                                                                                                                                                           ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline_003|core                                                                                                                                                                                                ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline_003                                                                                                                                                                                                     ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline_002|core                                                                                                                                                                                                ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline_002                                                                                                                                                                                                     ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline_001|core                                                                                                                                                                                                ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline_001                                                                                                                                                                                                     ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline|core                                                                                                                                                                                                    ; 142   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|limiter_pipeline                                                                                                                                                                                                         ; 144   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_mipi_avalon_slave_0_cmd_width_adapter                                                                                                                                                                      ; 145   ; 3              ; 0            ; 3              ; 113    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_camera_avalon_slave_0_cmd_width_adapter                                                                                                                                                                    ; 145   ; 3              ; 0            ; 3              ; 113    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mem_if_ddr3_emif_0_avl_0_rsp_width_adapter                                                                                                                                                                               ; 253   ; 3              ; 2            ; 3              ; 140    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_mipi_avalon_slave_0_rsp_width_adapter|uncompressor                                                                                                                                                         ; 54    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_mipi_avalon_slave_0_rsp_width_adapter                                                                                                                                                                      ; 118   ; 3              ; 0            ; 3              ; 140    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_camera_avalon_slave_0_rsp_width_adapter|uncompressor                                                                                                                                                       ; 54    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_camera_avalon_slave_0_rsp_width_adapter                                                                                                                                                                    ; 118   ; 3              ; 0            ; 3              ; 140    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mem_if_ddr3_emif_0_avl_0_cmd_width_adapter|uncompressor                                                                                                                                                                  ; 54    ; 4              ; 0            ; 4              ; 45     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mem_if_ddr3_emif_0_avl_0_cmd_width_adapter                                                                                                                                                                               ; 145   ; 14             ; 0            ; 14             ; 248    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux_001|arb|adder                                                                                                                                                                                                    ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux_001|arb                                                                                                                                                                                                          ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux_001                                                                                                                                                                                                              ; 281   ; 0              ; 0            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb|adder                                                                                                                                                                                                        ; 72    ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb                                                                                                                                                                                                              ; 22    ; 0              ; 4            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux                                                                                                                                                                                                                  ; 2505  ; 0              ; 0            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_017                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_016                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_015                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_014                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_013                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_012                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_011                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_010                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_009                                                                                                                                                                                                            ; 143   ; 4              ; 2            ; 4              ; 279    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_008                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_007                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_006                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_005                                                                                                                                                                                                            ; 143   ; 4              ; 2            ; 4              ; 279    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_004                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_003                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_002                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_001                                                                                                                                                                                                            ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux                                                                                                                                                                                                                ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_017                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_016                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_015                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_014                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_013                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_012                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_011                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_010                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_009|arb|adder                                                                                                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_009|arb                                                                                                                                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_009                                                                                                                                                                                                              ; 281   ; 0              ; 0            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_008                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_007                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_006                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_005|arb|adder                                                                                                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_005|arb                                                                                                                                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_005                                                                                                                                                                                                              ; 281   ; 0              ; 0            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_004                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_003                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_002                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_001                                                                                                                                                                                                              ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux                                                                                                                                                                                                                  ; 142   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux_001                                                                                                                                                                                                            ; 143   ; 4              ; 2            ; 4              ; 279    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux                                                                                                                                                                                                                ; 159   ; 324            ; 2            ; 324            ; 2503   ; 324             ; 324           ; 324             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_mipi_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                                                                                                              ; 115   ; 10             ; 12           ; 10             ; 113    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_mipi_avalon_slave_0_burst_adapter                                                                                                                                                                          ; 115   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_camera_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                                                                                                            ; 115   ; 10             ; 12           ; 10             ; 113    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_camera_avalon_slave_0_burst_adapter                                                                                                                                                                        ; 115   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios2_gen2_0_instruction_master_limiter                                                                                                                                                                                  ; 282   ; 0              ; 0            ; 0              ; 280    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios2_gen2_0_data_master_limiter                                                                                                                                                                                         ; 282   ; 0              ; 0            ; 0              ; 280    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_019|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_019                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_018|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_018                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_017|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_017                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_016|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_016                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_015|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_015                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_014|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_014                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_013|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_013                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_012|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_012                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_011|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_011                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_010|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_010                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_009|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_009                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_008|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_008                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_007|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_007                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_006|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_006                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_005|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_005                                                                                                                                                                                                               ; 232   ; 0              ; 2            ; 0              ; 248    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_004|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_004                                                                                                                                                                                                               ; 97    ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_003                                                                                                                                                                                                               ; 97    ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002|the_default_decode                                                                                                                                                                                            ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002                                                                                                                                                                                                               ; 124   ; 0              ; 2            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001|the_default_decode                                                                                                                                                                                            ; 0     ; 23             ; 0            ; 23             ; 23     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001                                                                                                                                                                                                               ; 124   ; 0              ; 7            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router|the_default_decode                                                                                                                                                                                                ; 0     ; 23             ; 0            ; 23             ; 23     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router                                                                                                                                                                                                                   ; 124   ; 0              ; 7            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|ddr3_status_s1_agent_rsp_fifo                                                                                                                                                                                            ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|ddr3_status_s1_agent|uncompressor                                                                                                                                                                                        ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|ddr3_status_s1_agent                                                                                                                                                                                                     ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|csr_regmap_s1_agent_rsp_fifo                                                                                                                                                                                             ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|csr_regmap_s1_agent|uncompressor                                                                                                                                                                                         ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|csr_regmap_s1_agent                                                                                                                                                                                                      ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|ocm_256k_dma_s1_agent_rsp_fifo                                                                                                                                                                                           ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|ocm_256k_dma_s1_agent|uncompressor                                                                                                                                                                                       ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|ocm_256k_dma_s1_agent                                                                                                                                                                                                    ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|timer_0_s1_agent|uncompressor                                                                                                                                                                                            ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|timer_0_s1_agent                                                                                                                                                                                                         ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mipi_pwdn_n_s1_agent_rsp_fifo                                                                                                                                                                                            ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mipi_pwdn_n_s1_agent|uncompressor                                                                                                                                                                                        ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mipi_pwdn_n_s1_agent                                                                                                                                                                                                     ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mipi_reset_n_s1_agent_rsp_fifo                                                                                                                                                                                           ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mipi_reset_n_s1_agent|uncompressor                                                                                                                                                                                       ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mipi_reset_n_s1_agent                                                                                                                                                                                                    ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pio_button_s1_agent_rsp_fifo                                                                                                                                                                                             ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pio_button_s1_agent|uncompressor                                                                                                                                                                                         ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pio_button_s1_agent                                                                                                                                                                                                      ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pio_led_s1_agent_rsp_fifo                                                                                                                                                                                                ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pio_led_s1_agent|uncompressor                                                                                                                                                                                            ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pio_led_s1_agent                                                                                                                                                                                                         ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios_ram_s1_agent_rsp_fifo                                                                                                                                                                                               ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios_ram_s1_agent|uncompressor                                                                                                                                                                                           ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios_ram_s1_agent                                                                                                                                                                                                        ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fifo_0_out_agent_rsp_fifo                                                                                                                                                                                                ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fifo_0_out_agent|uncompressor                                                                                                                                                                                            ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fifo_0_out_agent                                                                                                                                                                                                         ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|terasic_auto_focus_0_mm_ctrl_agent_rsp_fifo                                                                                                                                                                              ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|terasic_auto_focus_0_mm_ctrl_agent|uncompressor                                                                                                                                                                          ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|terasic_auto_focus_0_mm_ctrl_agent                                                                                                                                                                                       ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fifo_0_in_csr_agent_rsp_fifo                                                                                                                                                                                             ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fifo_0_in_csr_agent|uncompressor                                                                                                                                                                                         ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fifo_0_in_csr_agent                                                                                                                                                                                                      ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                              ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                                                                                                                                          ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                       ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_qsys_0_control_slave_agent|uncompressor                                                                                                                                                                            ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_qsys_0_control_slave_agent                                                                                                                                                                                         ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mem_if_ddr3_emif_0_avl_0_agent_rsp_fifo                                                                                                                                                                                  ; 272   ; 39             ; 0            ; 39             ; 231    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mem_if_ddr3_emif_0_avl_0_agent|uncompressor                                                                                                                                                                              ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mem_if_ddr3_emif_0_avl_0_agent                                                                                                                                                                                           ; 747   ; 137            ; 151          ; 137            ; 782    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_mipi_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                         ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_mipi_avalon_slave_0_agent|uncompressor                                                                                                                                                                     ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_mipi_avalon_slave_0_agent                                                                                                                                                                                  ; 237   ; 13             ; 31           ; 13             ; 248    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_camera_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                       ; 137   ; 39             ; 0            ; 39             ; 96     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_camera_avalon_slave_0_agent|uncompressor                                                                                                                                                                   ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_camera_avalon_slave_0_agent                                                                                                                                                                                ; 237   ; 13             ; 31           ; 13             ; 248    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                             ; 164   ; 39             ; 0            ; 39             ; 123    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                                                                         ; 54    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_0_avalon_jtag_slave_agent                                                                                                                                                                                      ; 339   ; 39             ; 55           ; 39             ; 355    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios2_gen2_0_instruction_master_agent                                                                                                                                                                                    ; 216   ; 48             ; 104          ; 48             ; 156    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios2_gen2_0_data_master_agent                                                                                                                                                                                           ; 216   ; 48             ; 104          ; 48             ; 156    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|ddr3_status_s1_translator                                                                                                                                                                                                ; 114   ; 6              ; 32           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|csr_regmap_s1_translator                                                                                                                                                                                                 ; 114   ; 7              ; 28           ; 7              ; 76     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|ocm_256k_dma_s1_translator                                                                                                                                                                                               ; 114   ; 7              ; 15           ; 7              ; 89     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|timer_0_s1_translator                                                                                                                                                                                                    ; 98    ; 22             ; 47           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mipi_pwdn_n_s1_translator                                                                                                                                                                                                ; 114   ; 6              ; 32           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mipi_reset_n_s1_translator                                                                                                                                                                                               ; 114   ; 6              ; 32           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pio_button_s1_translator                                                                                                                                                                                                 ; 114   ; 6              ; 32           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pio_led_s1_translator                                                                                                                                                                                                    ; 114   ; 6              ; 32           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios_ram_s1_translator                                                                                                                                                                                                   ; 114   ; 7              ; 16           ; 7              ; 88     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fifo_0_out_translator                                                                                                                                                                                                    ; 114   ; 5              ; 30           ; 5              ; 36     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|terasic_auto_focus_0_mm_ctrl_translator                                                                                                                                                                                  ; 114   ; 6              ; 28           ; 6              ; 72     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|fifo_0_in_csr_translator                                                                                                                                                                                                 ; 114   ; 6              ; 28           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                  ; 114   ; 5              ; 22           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sysid_qsys_0_control_slave_translator                                                                                                                                                                                    ; 114   ; 6              ; 30           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|mem_if_ddr3_emif_0_avl_0_translator                                                                                                                                                                                      ; 325   ; 4              ; 5            ; 4              ; 309    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_mipi_avalon_slave_0_translator                                                                                                                                                                             ; 61    ; 5              ; 28           ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|i2c_opencores_camera_avalon_slave_0_translator                                                                                                                                                                           ; 61    ; 5              ; 28           ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                 ; 114   ; 5              ; 33           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios2_gen2_0_instruction_master_translator                                                                                                                                                                               ; 115   ; 51             ; 2            ; 51             ; 108    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|nios2_gen2_0_data_master_translator                                                                                                                                                                                      ; 115   ; 12             ; 2            ; 12             ; 108    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1                                                                                                                                                                                                                          ; 720   ; 0              ; 1            ; 0              ; 753    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|csr_regmap_s2_translator                                                                                                                                                                                                 ; 147   ; 7              ; 61           ; 7              ; 76     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_256_dma_rxm_bar2_translator                                                                                                                                                                                         ; 148   ; 13             ; 2            ; 13             ; 141    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                                                                                                          ; 136   ; 0              ; 0            ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|timer_0                                                                                                                                                                                                                                    ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid_qsys_0                                                                                                                                                                                                                               ; 3     ; 16             ; 2            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_vfb|the_top_sdram_vfb_input_efifo_module                                                                                                                                                                                             ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_vfb                                                                                                                                                                                                                                  ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u0|pll_0                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_led                                                                                                                                                                                                                                    ; 38    ; 28             ; 28           ; 28             ; 36     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_button                                                                                                                                                                                                                                 ; 42    ; 0              ; 28           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_reconfig_driver_0                                                                                                                                                                                                                     ; 43    ; 6              ; 33           ; 6              ; 41     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|rs_hip                                                                                                                                                                                                                        ; 11    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|g_tx_side_fifo.tx_side_fifo                                                                                                                                                                                 ; 265   ; 2              ; 0            ; 2              ; 265    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|arbiter_inst                                                                                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_tlpgen                                                                                                                                                                          ; 426   ; 24             ; 2            ; 24             ; 190    ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign|tlp_header_fifo|subfifo|fifo_state|is_almost_full_compare|auto_generated                                                                                                ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign|tlp_header_fifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated                                                                                               ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign|tlp_header_fifo|subfifo|rd_ptr|auto_generated                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign|tlp_header_fifo|subfifo|last_row_data_out_mux|auto_generated                                                                                                            ; 4453  ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign|LPM_DEST_ADD_SUB_component|auto_generated                                                                                                                               ; 130   ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign|aligned_data_buff|auto_generated                                                                                                                                        ; 152   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_wdalign                                                                                                                                                                         ; 378   ; 0              ; 77           ; 0              ; 304    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_readmem|tlp_gen_desc_fifo                                                                                                                                                       ; 165   ; 21             ; 0            ; 21             ; 163    ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_readmem|desc_data_done_fifo                                                                                                                                                     ; 6     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_readmem|total_desc_bcnt_fifo                                                                                                                                                    ; 22    ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_readmem|wr_data_buff|auto_generated                                                                                                                                             ; 150   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_readmem|LPM_DEST_ADD_SUB_component|auto_generated                                                                                                                               ; 130   ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_readmem|write_desc_fifo                                                                                                                                                         ; 165   ; 1              ; 0            ; 1              ; 164    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128|dma_wr_readmem                                                                                                                                                                         ; 316   ; 64             ; 1            ; 64             ; 459    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|write_data_mover_128                                                                                                                                                                                        ; 481   ; 0              ; 0            ; 0              ; 255    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|rd_status_fifo                                                                                                                                                                              ; 37    ; 1              ; 0            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|rxm_cmd_fifo                                                                                                                                                                                ; 76    ; 34             ; 0            ; 34             ; 76     ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo|two_comparison                                                                                                                    ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                              ; 18    ; 9              ; 0            ; 9              ; 1      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo|FIFOram                                                                                                                           ; 166   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated|dpfifo                                                                                                                                   ; 149   ; 0              ; 0            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|g_avmmwr_data_fifo.avmmwr_data_fifo|auto_generated                                                                                                                                          ; 149   ; 0              ; 0            ; 0              ; 154    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|desc_outstanding_reads_queue                                                                                                                                                                ; 9     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|tag_queu                                                                                                                                                                                    ; 9     ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|tag_fifo                                                                                                                                                                                    ; 9     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|LPM_SRC_ADD_SUB_component|auto_generated                                                                                                                                                    ; 130   ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|LPM_DEST_ADD_SUB_component|auto_generated                                                                                                                                                   ; 66    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover|read_desc_fifo                                                                                                                                                                              ; 165   ; 0              ; 0            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|read_data_mover                                                                                                                                                                                             ; 550   ; 88             ; 177          ; 88             ; 416    ; 88              ; 88            ; 88              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                          ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated|dpfifo                                                                                                                                               ; 136   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|g_tx_output_fifo.tx_output_fifo|auto_generated                                                                                                                                                      ; 136   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|predecode_tag_fifo                                                                                                                                                                                  ; 14    ; 2              ; 0            ; 2              ; 14     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|rx_input_fifo                                                                                                                                                                                       ; 271   ; 2              ; 0            ; 2              ; 271    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|rx_eop_fifo                                                                                                                                                                                         ; 6     ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                           ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                     ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                  ; 284   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated|dpfifo                                                                                                                                                          ; 271   ; 0              ; 0            ; 0              ; 273    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf|rx_input_buffer_fifo|auto_generated                                                                                                                                                                 ; 271   ; 0              ; 0            ; 0              ; 273    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|hip_inf                                                                                                                                                                                                     ; 314   ; 17             ; 2            ; 17             ; 630    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|txs_slave                                                                                                                                                                                                   ; 402   ; 129            ; 199          ; 129            ; 297    ; 129             ; 129           ; 129             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app|rxm_master                                                                                                                                                                                                  ; 494   ; 136            ; 262          ; 136            ; 623    ; 136             ; 136           ; 136             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcieav_256_app                                                                                                                                                                                                             ; 1200  ; 259            ; 223          ; 259            ; 1247   ; 259             ; 259           ; 259             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|write_control|ep_last_fifo                                                                                                                                                                                      ; 14    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                            ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                      ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                   ; 180   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo                                                                                                                                                           ; 165   ; 0              ; 0            ; 0              ; 169    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|write_control|g_dt_fifo.dt_fifo|auto_generated                                                                                                                                                                  ; 165   ; 0              ; 0            ; 0              ; 169    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|write_control                                                                                                                                                                                                   ; 632   ; 200            ; 168          ; 200            ; 458    ; 200             ; 200           ; 200             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|read_control|ep_last_fifo                                                                                                                                                                                       ; 14    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                             ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                       ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                    ; 180   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated|dpfifo                                                                                                                                                            ; 165   ; 0              ; 0            ; 0              ; 169    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|read_control|g_dt_fifo.dt_fifo|auto_generated                                                                                                                                                                   ; 165   ; 0              ; 0            ; 0              ; 169    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0|read_control                                                                                                                                                                                                    ; 632   ; 22             ; 168          ; 22             ; 298    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|dma_control_0                                                                                                                                                                                                                 ; 856   ; 0              ; 0            ; 0              ; 594    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|altpcie_rxm_2_dma_controller_decode                                                                                                                                                                                           ; 132   ; 0              ; 63           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_tl_cfg_sync.altpcie_tl_cfg_pipe_inst                                                                                                                         ; 166   ; 0              ; 0            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[3].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[3].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[3].sv_xcvr_avmm_csr_inst                                        ; 30    ; 2              ; 11           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[3].av_reconfig_bundle_to_xcvr_inst                              ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[2].sv_xcvr_avmm_csr_inst                                        ; 30    ; 2              ; 11           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[2].av_reconfig_bundle_to_xcvr_inst                              ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[1].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[1].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[1].sv_xcvr_avmm_csr_inst                                        ; 30    ; 2              ; 11           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[1].av_reconfig_bundle_to_xcvr_inst                              ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_rx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                        ; 30    ; 2              ; 11           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                              ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm                                                                                      ; 1660  ; 8              ; 260          ; 8              ; 349    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                     ; 217   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                 ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                ; 167   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                     ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                     ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                ; 230   ; 0              ; 0            ; 0              ; 278    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_pipe_gen1_2                                              ; 170   ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                 ; 194   ; 1              ; 0            ; 1              ; 183    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                     ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch                                                                       ; 461   ; 16             ; 0            ; 16             ; 601    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                     ; 217   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                 ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                ; 167   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                     ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                     ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                ; 230   ; 0              ; 0            ; 0              ; 278    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_pipe_gen1_2                                              ; 170   ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                 ; 194   ; 1              ; 0            ; 1              ; 183    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                     ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch                                                                       ; 461   ; 0              ; 0            ; 0              ; 601    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                     ; 217   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                 ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                ; 167   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                     ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                     ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                ; 230   ; 0              ; 0            ; 0              ; 278    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_pipe_gen1_2                                              ; 170   ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                 ; 194   ; 1              ; 0            ; 1              ; 183    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                     ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch                                                                       ; 461   ; 0              ; 0            ; 0              ; 601    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                     ; 217   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pld_pcs_interface                                 ; 146   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                ; 167   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pcs_pma_interface                                     ; 125   ; 60             ; 0            ; 60             ; 48     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                     ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs                                                ; 230   ; 0              ; 0            ; 0              ; 278    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_pipe_gen1_2                                              ; 170   ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_common_pcs_pma_interface                                 ; 194   ; 1              ; 0            ; 1              ; 183    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_rx_pld_pcs_interface                                     ; 156   ; 0              ; 0            ; 0              ; 266    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                       ; 461   ; 16             ; 0            ; 16             ; 601    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs                                                                                            ; 1716  ; 0              ; 0            ; 0              ; 2276   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst                                                ; 132   ; 66             ; 5            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst                                                ; 132   ; 66             ; 5            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst                                                ; 132   ; 62             ; 8            ; 62             ; 64     ; 62              ; 62            ; 62              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst                                                ; 132   ; 66             ; 5            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma                                                                                  ; 273   ; 4              ; 24           ; 4              ; 232    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma                                                                                  ; 188   ; 0              ; 0            ; 0              ; 380    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma                                                                                            ; 305   ; 0              ; 0            ; 0              ; 612    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native                                                                                                        ; 1346  ; 352            ; 0            ; 352            ; 1308   ; 352             ; 352           ; 352             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_tx_pll_inst                                                                                                        ; 73    ; 47             ; 71           ; 47             ; 50     ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_emsip_adapter_inst                                                                                                 ; 1046  ; 740            ; 784          ; 740            ; 994    ; 740             ; 740           ; 740             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip                                                                                                                            ; 505   ; 20             ; 12           ; 20             ; 369    ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_soft_reset.altpcie_rs_hip                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync2                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|bitsync_rx_ltd                                                                                                                                                 ; 10    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom                                                                                                                                                                ; 922   ; 413            ; 66           ; 413            ; 1083   ; 413             ; 413           ; 413             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast|altpcie_av_hip_ast_hwtcl                                                                                                                                                                                           ; 789   ; 21             ; 45           ; 21             ; 877    ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma|c5_hip_ast                                                                                                                                                                                                                    ; 753   ; 86             ; 0            ; 86             ; 792    ; 86              ; 86            ; 86              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_256_dma                                                                                                                                                                                                                               ; 2756  ; 1431           ; 0            ; 1431           ; 966    ; 1431            ; 1431          ; 1431            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ocm_256k_dma|the_altsyncram|auto_generated|mux5                                                                                                                                                                                            ; 4102  ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ocm_256k_dma|the_altsyncram|auto_generated|mux4                                                                                                                                                                                            ; 2054  ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ocm_256k_dma|the_altsyncram|auto_generated|decode3                                                                                                                                                                                         ; 7     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ocm_256k_dma|the_altsyncram|auto_generated|decode2                                                                                                                                                                                         ; 7     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ocm_256k_dma|the_altsyncram|auto_generated                                                                                                                                                                                                 ; 145   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ocm_256k_dma                                                                                                                                                                                                                               ; 152   ; 1              ; 2            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_ram|the_altsyncram|auto_generated|mux2                                                                                                                                                                                                ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_ram|the_altsyncram|auto_generated|decode3                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_ram|the_altsyncram|auto_generated                                                                                                                                                                                                     ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios_ram                                                                                                                                                                                                                                   ; 58    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_gen2_0|cpu                                                                                                                                                                                                                           ; 151   ; 1              ; 26           ; 1              ; 137    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_gen2_0                                                                                                                                                                                                                               ; 151   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mipi_reset_n                                                                                                                                                                                                                               ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mipi_pwdn_n                                                                                                                                                                                                                                ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|mm_interconnect_1|s0_seq_debug_translator                                                                                                                                                                               ; 115   ; 4              ; 0            ; 4              ; 105    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|mm_interconnect_1|dmaster_master_translator                                                                                                                                                                             ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|mm_interconnect_1                                                                                                                                                                                                       ; 107   ; 0              ; 1            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dll0                                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|oct0                                                                                                                                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|c0                                                                                                                                                                                                                      ; 414   ; 169            ; 9            ; 169            ; 415    ; 169             ; 169           ; 169             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|rst_controller                                                                                                                                                                                                  ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|p2b_adapter                                                                                                                                                                                                     ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|b2p_adapter                                                                                                                                                                                                     ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|transacto|p2m                                                                                                                                                                                                   ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|transacto                                                                                                                                                                                                       ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|p2b                                                                                                                                                                                                             ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|b2p                                                                                                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|fifo                                                                                                                                                                                                            ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|timing_adt                                                                                                                                                                                                      ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                                          ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                                           ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                                        ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                                       ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master|node                                                                                                                                                                           ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster|jtag_phy_embedded_in_jtag_master                                                                                                                                                                                ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|dmaster                                                                                                                                                                                                                 ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|irq_mapper                                                                                                                                                                                                           ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|rsp_mux_002                                                                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                              ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                    ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                        ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                  ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                        ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|rsp_mux                                                                                                                                                                                            ; 455   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                      ; 117   ; 4              ; 2            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                      ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                      ; 118   ; 9              ; 2            ; 9              ; 340    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|rsp_demux                                                                                                                                                                                          ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                        ; 229   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                        ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                                              ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                        ; 342   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cmd_mux                                                                                                                                                                                            ; 116   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cmd_demux_002                                                                                                                                                                                      ; 116   ; 1              ; 2            ; 1              ; 114    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                      ; 120   ; 4              ; 4            ; 4              ; 227    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cmd_demux                                                                                                                                                                                          ; 119   ; 16             ; 2            ; 16             ; 453    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|seq_bridge_m0_limiter                                                                                                                                                                              ; 230   ; 0              ; 0            ; 0              ; 231    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                      ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router_006                                                                                                                                                                                         ; 112   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                      ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router_005                                                                                                                                                                                         ; 112   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                      ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router_004                                                                                                                                                                                         ; 112   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                      ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router_003                                                                                                                                                                                         ; 112   ; 0              ; 2            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                      ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router_002                                                                                                                                                                                         ; 112   ; 6              ; 4            ; 6              ; 114    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                      ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router_001                                                                                                                                                                                         ; 112   ; 0              ; 4            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|router                                                                                                                                                                                             ; 112   ; 0              ; 4            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent_rsp_fifo                                                                                                                                                         ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent|uncompressor                                                                                                                                                     ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent                                                                                                                                                                  ; 301   ; 39             ; 41           ; 39             ; 332    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                          ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent|uncompressor                                                                                                                                                      ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent                                                                                                                                                                   ; 301   ; 39             ; 41           ; 39             ; 332    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|sequencer_mem_s1_agent_rsp_fifo                                                                                                                                                                    ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|sequencer_mem_s1_agent|uncompressor                                                                                                                                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|sequencer_mem_s1_agent                                                                                                                                                                             ; 301   ; 39             ; 41           ; 39             ; 332    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|hphy_bridge_s0_agent_rsp_fifo                                                                                                                                                                      ; 152   ; 39             ; 0            ; 39             ; 111    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|hphy_bridge_s0_agent|uncompressor                                                                                                                                                                  ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|hphy_bridge_s0_agent                                                                                                                                                                               ; 301   ; 39             ; 41           ; 39             ; 332    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cpu_inst_instruction_master_agent                                                                                                                                                                  ; 191   ; 35             ; 82           ; 35             ; 144    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|seq_bridge_m0_agent                                                                                                                                                                                ; 191   ; 35             ; 82           ; 35             ; 144    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cpu_inst_data_master_agent                                                                                                                                                                         ; 191   ; 35             ; 82           ; 35             ; 144    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_translator                                                                                                                                                             ; 115   ; 5              ; 28           ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_translator                                                                                                                                                              ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|sequencer_mem_s1_translator                                                                                                                                                                        ; 115   ; 6              ; 19           ; 6              ; 85     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|hphy_bridge_s0_translator                                                                                                                                                                          ; 115   ; 5              ; 16           ; 5              ; 84     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cpu_inst_instruction_master_translator                                                                                                                                                             ; 101   ; 66             ; 0            ; 66             ; 108    ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|seq_bridge_m0_translator                                                                                                                                                                           ; 116   ; 10             ; 2            ; 10             ; 109    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                                                                                                                                    ; 104   ; 25             ; 0            ; 25             ; 108    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|mm_interconnect_0                                                                                                                                                                                                    ; 281   ; 0              ; 0            ; 0              ; 290    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|seq_bridge                                                                                                                                                                                                           ; 110   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_mem|the_altsyncram|auto_generated                                                                                                                                                                          ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_mem                                                                                                                                                                                                        ; 54    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|hphy_bridge                                                                                                                                                                                                          ; 94    ; 9              ; 1            ; 9              ; 83     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                                                                                                                                          ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_reg_file_inst                                                                                                                                                                                              ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst                                                                                                                              ; 19    ; 16             ; 0            ; 16             ; 4      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                                                                                                                                  ; 21    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|rd_mux                                                                                                                          ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|wr_decode                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                                                                                                                                 ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                                                                                                                                   ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_scc_mgr_inst                                                                                                                                                                                               ; 57    ; 24             ; 30           ; 24             ; 79     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated                                                                                                                 ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b                                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated                                                                                                                 ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a                                                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench                                                                                                                                                ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|cpu_inst                                                                                                                                                                                                             ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0|sequencer_rst                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|s0                                                                                                                                                                                                                      ; 115   ; 1              ; 0            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                            ; 135   ; 1              ; 3            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                                                            ; 135   ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                            ; 135   ; 1              ; 3            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                                                            ; 135   ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                            ; 135   ; 1              ; 3            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                            ; 135   ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                            ; 135   ; 1              ; 3            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                            ; 135   ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                                          ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                                                                                                                                         ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                                                                                                                             ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                                                                                                                                            ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                                                                                                                                         ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                                      ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|uio_pads                                                                                                                                                                                                     ; 633   ; 62             ; 118          ; 62             ; 220    ; 62              ; 62            ; 62              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|memphy_ldc                                                                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|read_capture_reset[3].ureset_read_capture_clk                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|read_capture_reset[2].ureset_read_capture_clk                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_avl_clk                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_scc_clk                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_seq_clk                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_resync_clk                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset|ureset_afi_clk                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy|ureset                                                                                                                                                                                                       ; 13    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0|umemphy                                                                                                                                                                                                              ; 975   ; 0              ; 0            ; 0              ; 366    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|p0                                                                                                                                                                                                                      ; 974   ; 544            ; 0            ; 544            ; 172    ; 544             ; 544           ; 544             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0|pll0                                                                                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_ddr3_emif_0                                                                                                                                                                                                                         ; 193   ; 0              ; 0            ; 0              ; 164    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                               ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                                                       ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_r                                                                                                                                                                                                   ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                               ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                                                       ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0|the_top_jtag_uart_0_scfifo_w                                                                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart_0                                                                                                                                                                                                                                ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_opencores_mipi|i2c_master_top_inst|byte_controller|bit_controller                                                                                                                                                                      ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_opencores_mipi|i2c_master_top_inst|byte_controller                                                                                                                                                                                     ; 35    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_opencores_mipi|i2c_master_top_inst                                                                                                                                                                                                     ; 19    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_opencores_mipi                                                                                                                                                                                                                         ; 15    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_opencores_camera|i2c_master_top_inst|byte_controller|bit_controller                                                                                                                                                                    ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_opencores_camera|i2c_master_top_inst|byte_controller                                                                                                                                                                                   ; 35    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_opencores_camera|i2c_master_top_inst                                                                                                                                                                                                   ; 19    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i2c_opencores_camera                                                                                                                                                                                                                       ; 15    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_map_avalonst_to_avalonmm_other_info                                                                                                                                                                                             ; 20    ; 12             ; 0            ; 12             ; 32     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                               ; 46    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo                                                                                                                                                                       ; 25    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_other_info|single_clock_fifo|auto_generated                                                                                                                                                                              ; 24    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_other_info                                                                                                                                                                                                               ; 24    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_map_avalonst_to_avalonmm                                                                                                                                                                                                        ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                 ; 58    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                                                                                                         ; 37    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_with_controls|the_scfifo                                                                                                                                                                                                 ; 36    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0|the_scfifo_with_controls                                                                                                                                                                                                            ; 73    ; 0              ; 0            ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|fifo_0                                                                                                                                                                                                                                     ; 94    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_status                                                                                                                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|csr_regmap|the_altsyncram|auto_generated                                                                                                                                                                                                   ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|csr_regmap                                                                                                                                                                                                                                 ; 91    ; 1              ; 2            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|basic|a5|bundle                                                                                                                                                                                                        ; 463   ; 105            ; 25           ; 105            ; 551    ; 105             ; 105           ; 105             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|basic|a5|pif[4].pif_arb                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|basic|a5|pif[3].pif_arb                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|basic|a5|pif[2].pif_arb                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|basic|a5|pif[1].pif_arb                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|basic|a5|pif[0].pif_arb                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|basic|a5|lif[0].logical_if|pif_tbus_mux                                                                                                                                                                                ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|basic|a5|lif[0].logical_if|lif_csr|l2paddr                                                                                                                                                                             ; 16    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|basic|a5|lif[0].logical_if|lif_csr|l2pch                                                                                                                                                                               ; 8     ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|basic|a5|lif[0].logical_if|lif_csr                                                                                                                                                                                     ; 57    ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|basic|a5|lif[0].logical_if                                                                                                                                                                                             ; 245   ; 0              ; 0            ; 0              ; 280    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|basic|a5                                                                                                                                                                                                               ; 273   ; 0              ; 0            ; 0              ; 417    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|basic                                                                                                                                                                                                                  ; 273   ; 0              ; 0            ; 0              ; 417    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|cal_seq                                                                                                                                                                                                                ; 13    ; 12             ; 0            ; 12             ; 14     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|adce.sc_adce                                                                                                                                                                                                           ; 82    ; 72             ; 82           ; 72             ; 72     ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|direct.sc_direct|mutex_inst                                                                                                                                                                                            ; 74    ; 1              ; 2            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|direct.sc_direct                                                                                                                                                                                                       ; 73    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_cv|inst_xreconf_cif|mutex_inst                                                                                                                                                        ; 74    ; 0              ; 2            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_cv|inst_xreconf_cif|inst_basic_acq                                                                                                                                                    ; 94    ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_cv|inst_xreconf_cif                                                                                                                                                                   ; 95    ; 0              ; 1            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_cv|inst_analog_datactrl|inst_rmw_sm                                                                                                                                                   ; 80    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_cv|inst_analog_datactrl|inst_analog_ctrlsm                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_cv|inst_analog_datactrl                                                                                                                                                               ; 79    ; 7              ; 0            ; 7              ; 83     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_cv|inst_xreconf_uif|wait_gen|rst_sync                                                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_cv|inst_xreconf_uif|wait_gen                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_cv|inst_xreconf_uif                                                                                                                                                                   ; 106   ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|analog.sc_analog|reconfig_analog_cv                                                                                                                                                                                    ; 74    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|analog.sc_analog                                                                                                                                                                                                       ; 73    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|offset.sc_offset|offset_cancellation_av|mutex_inst                                                                                                                                                                     ; 74    ; 17             ; 2            ; 17             ; 72     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|offset.sc_offset|offset_cancellation_av|wait_gen|rst_sync                                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|offset.sc_offset|offset_cancellation_av|wait_gen                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|offset.sc_offset|offset_cancellation_av                                                                                                                                                                                ; 82    ; 0              ; 32           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|offset.sc_offset                                                                                                                                                                                                       ; 153   ; 72             ; 0            ; 72             ; 72     ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|arbiter                                                                                                                                                                                                                ; 11    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0|inst_reconfig_reset_sync                                                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_xcvr_reconfig_0                                                                                                                                                                                                                        ; 291   ; 18             ; 0            ; 18             ; 383    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|sync_ctrl                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|pkt_trans_rd                                                                                                                                                                                                              ; 104   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|video_out                                                                                                                                                                                                                 ; 129   ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|rd_ctrl                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|pkt_trans_wr                                                                                                                                                                                                              ; 129   ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|wr_ctrl                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|video_in|vid_back                                                                                                                                                                                                         ; 129   ; 0              ; 0            ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|video_in|vid_front                                                                                                                                                                                                        ; 31    ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|video_in                                                                                                                                                                                                                  ; 98    ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0                                                                                                                                                                                                                           ; 65    ; 0              ; 0            ; 0              ; 142    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                                                                          ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                                                                          ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                                                                         ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                                                                         ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                                                                        ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                     ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                           ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                     ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                    ; 55    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst|dcfifo_component|auto_generated                                                                                                                                                                             ; 31    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|rgb_fifo_inst                                                                                                                                                                                                             ; 31    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|add2_avg4|parallel_add_component|auto_generated                                                                                                                                            ; 24    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|add2_avg4                                                                                                                                                                                  ; 24    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|add2_avg3|parallel_add_component|auto_generated                                                                                                                                            ; 24    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|add2_avg3                                                                                                                                                                                  ; 24    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|add4_avg2|parallel_add_component|auto_generated                                                                                                                                            ; 48    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|add4_avg2                                                                                                                                                                                  ; 48    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|add4_avg1|parallel_add_component|auto_generated                                                                                                                                            ; 48    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|add4_avg1                                                                                                                                                                                  ; 48    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|Bayer_LineBuffer_Inst|ALTSHIFT_TAPS_component|auto_generated|cntr3                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|Bayer_LineBuffer_Inst|ALTSHIFT_TAPS_component|auto_generated|cntr1|cmpr6                                                                                                                   ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|Bayer_LineBuffer_Inst|ALTSHIFT_TAPS_component|auto_generated|cntr1                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|Bayer_LineBuffer_Inst|ALTSHIFT_TAPS_component|auto_generated|altsyncram2                                                                                                                   ; 60    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|Bayer_LineBuffer_Inst|ALTSHIFT_TAPS_component|auto_generated                                                                                                                               ; 15    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst|Bayer_LineBuffer_Inst                                                                                                                                                                      ; 15    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|Bayer2RGB_inst                                                                                                                                                                                            ; 39    ; 0              ; 0            ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst|CAMERA_Bayer_inst                                                                                                                                                                                         ; 16    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0|CAMERA_RGB_inst                                                                                                                                                                                                           ; 16    ; 0              ; 0            ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_camera_0                                                                                                                                                                                                                           ; 18    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_auto_focus_0|vcm_i2c|u0                                                                                                                                                                                                            ; 27    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_auto_focus_0|vcm_i2c                                                                                                                                                                                                               ; 19    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_auto_focus_0|vcm_ctrl|f                                                                                                                                                                                                            ; 28    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_auto_focus_0|vcm_ctrl                                                                                                                                                                                                              ; 54    ; 6              ; 0            ; 6              ; 85     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|terasic_auto_focus_0                                                                                                                                                                                                                       ; 69    ; 8              ; 16           ; 8              ; 68     ; 8               ; 8             ; 8               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                                                                            ; 68    ; 38             ; 0            ; 38             ; 69     ; 38              ; 38            ; 38              ; 62    ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
