`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: USTC ESLAB
// Engineer: Huang Yifan (hyf15@mail.ustc.edu.cn)
// 
// Design Name: RV32I Core
// Module Name: Hazard Module
// Tool Versions: Vivado 2017.4.1
// Description: Hazard Module is used to control flush, bubble and bypass
// 
//////////////////////////////////////////////////////////////////////////////////

//  åŠŸèƒ½è¯´æ˜
    //  è¯†åˆ«æµæ°´çº¿ä¸­çš„æ•°æ®å†²çªï¼Œæ§åˆ¶æ•°æ®è½¬å‘ï¼Œå’Œflushã€bubbleä¿¡å·
// è¾“å…¥
    // rst               CPUçš„rstä¿¡å·
    // reg1_srcD         IDé˜¶æ®µçš„æºreg1åœ°å€
    // reg2_srcD         IDé˜¶æ®µçš„æºreg2åœ°å€
    // reg1_srcE         EXé˜¶æ®µçš„æºreg1åœ°å€
    // reg2_srcE         EXé˜¶æ®µçš„æºreg2åœ°å€
    // reg_dstE          EXé˜¶æ®µçš„ç›®çš„regåœ°å€
    // reg_dstM          MEMé˜¶æ®µçš„ç›®çš„regåœ°å€
    // reg_dstW          WBé˜¶æ®µçš„ç›®çš„regåœ°å€
    // br                æ˜¯å¦branch
    // jalr              æ˜¯å¦jalr
    // jal               æ˜¯å¦jal
    // src_reg_en        æŒ‡ä»¤ä¸­çš„æºreg1å’Œæºreg2åœ°å€æ˜¯å¦æœ‰æ•ˆ
    // wb_select         å†™å›å¯„å­˜å™¨çš„å€¼çš„æ¥æºï¼ˆCacheå†…å®¹æˆ–è?…ALUè®¡ç®—ç»“æœï¼?
    // reg_write_en_MEM  MEMé˜¶æ®µçš„å¯„å­˜å™¨å†™ä½¿èƒ½ä¿¡å?
    // reg_write_en_WB   WBé˜¶æ®µçš„å¯„å­˜å™¨å†™ä½¿èƒ½ä¿¡å?
    // alu_src1          ALUæ“ä½œæ•?1æ¥æºï¼?0è¡¨ç¤ºæ¥è‡ªreg1ï¼?1è¡¨ç¤ºæ¥è‡ªPC
    // alu_src2          ALUæ“ä½œæ•?2æ¥æºï¼?2â€™b00è¡¨ç¤ºæ¥è‡ªreg2ï¼?2'b01è¡¨ç¤ºæ¥è‡ªreg2åœ°å€ï¼?2'b10è¡¨ç¤ºæ¥è‡ªç«‹å³æ•?
// è¾“å‡º
    // flushF            IFé˜¶æ®µçš„flushä¿¡å·
    // bubbleF           IFé˜¶æ®µçš„bubbleä¿¡å·
    // flushD            IDé˜¶æ®µçš„flushä¿¡å·
    // bubbleD           IDé˜¶æ®µçš„bubbleä¿¡å·
    // flushE            EXé˜¶æ®µçš„flushä¿¡å·
    // bubbleE           EXé˜¶æ®µçš„bubbleä¿¡å·
    // flushM            MEMé˜¶æ®µçš„flushä¿¡å·
    // bubbleM           MEMé˜¶æ®µçš„bubbleä¿¡å·
    // flushW            WBé˜¶æ®µçš„flushä¿¡å·
    // bubbleW           WBé˜¶æ®µçš„bubbleä¿¡å·
    // op1_sel           ALUçš„æ“ä½œæ•°1æ¥æºï¼?2'b00è¡¨ç¤ºæ¥è‡ªALUè½¬å‘æ•°æ®ï¼?2'b01è¡¨ç¤ºæ¥è‡ªwrite back dataè½¬å‘ï¼?2'b10è¡¨ç¤ºæ¥è‡ªPCï¼?2'b11è¡¨ç¤ºæ¥è‡ªreg1
    // op2_sel           ALUçš„æ“ä½œæ•°2æ¥æºï¼?2'b00è¡¨ç¤ºæ¥è‡ªALUè½¬å‘æ•°æ®ï¼?2'b01è¡¨ç¤ºæ¥è‡ªwrite back dataè½¬å‘ï¼?2'b10è¡¨ç¤ºæ¥è‡ªreg2åœ°å€ï¼?2'b11è¡¨ç¤ºæ¥è‡ªreg2æˆ–ç«‹å³æ•°
    // reg2_sel          reg2çš„æ¥æº?
// å®éªŒè¦æ±‚
    // è¡¥å…¨æ¨¡å—


module HarzardUnit(
    input wire rst,
    input wire [4:0] reg1_srcD, reg2_srcD, reg1_srcE, reg2_srcE, reg_dstE, reg_dstM, reg_dstW,
    input wire br, jalr, jal,
    input wire [1:0] src_reg_en,
    input wire wb_select,
    input wire reg_write_en_MEM,
    input wire reg_write_en_WB,
    input wire alu_src1,
    input wire [1:0] alu_src2,
    output reg flushF, bubbleF, flushD, bubbleD, flushE, bubbleE, flushM, bubbleM, flushW, bubbleW,
    output reg [1:0] op1_sel, op2_sel, reg2_sel
    );

    always@(*) begin
        if(rst == 1) begin
            flushF = 1;
            bubbleF = 0;
            flushD = 1;
            bubbleD = 0;
            flushE = 1;
            bubbleE = 0;
            flushM = 1;
            bubbleM = 0;
            flushW = 1;
            bubbleW = 0;
            op1_sel = 2'b11;
            op2_sel = 2'b11;
            reg2_sel = 2'b10;
        end
        else begin
            flushF=0; 
            bubbleE=0;
            bubbleM=0;
            flushM=0;
            bubbleW=0;
            flushW=0;
            begin
                if(src_reg_en[1]==1 && reg_write_en_MEM!=0 && reg1_srcE==reg_dstM && reg1_srcE!=5'b0)  
                    op1_sel = (alu_src1 == 0)? 2'b00 : 2'b10;
                else if(src_reg_en[1]==1 && reg_write_en_WB!=0 && reg1_srcE==reg_dstW && reg1_srcE!=5'b0) 
                    op1_sel = (alu_src1 == 0)? 2'b01 : 2'b10;
                else op1_sel = (alu_src1 == 0)? 2'b11 : 2'b10;
            end
            begin
                if(src_reg_en[0]==1 && reg_write_en_MEM!=0 && reg2_srcE==reg_dstM && reg2_srcE!=5'b0)  begin
                    case (alu_src2)
                        2'b00: op2_sel = 2'b00;
                        2'b01: op2_sel = 2'b10;
                        2'b10: op2_sel = 2'b11;
                        default: op2_sel = 2'b11;
                    endcase
                end
                else if(src_reg_en[0]==1 && reg_write_en_WB!=0 && reg2_srcE==reg_dstW && reg2_srcE!=5'b0) begin
                    case (alu_src2)
                        2'b00: op2_sel = 2'b01;
                        2'b01: op2_sel = 2'b10;
                        2'b10: op2_sel = 2'b11;
                        default: op2_sel = 2'b11;
                    endcase
                end
                else begin
                    case (alu_src2)
                        2'b00: op2_sel = 2'b11;
                        2'b01: op2_sel = 2'b10;
                        2'b10: op2_sel = 2'b11;
                        default: op2_sel = 2'b11;
                    endcase
                end
            end
            begin
                if(src_reg_en[0]==1 && reg_write_en_MEM!=0 && reg2_srcE==reg_dstM && reg2_srcE!=5'b0)  begin
                    reg2_sel = 2'b00;
                end
                else if(src_reg_en[0]==1 && reg_write_en_WB!=0 && reg2_srcE==reg_dstW && reg2_srcE!=5'b0) begin
                    reg2_sel = 2'b01;
                end
                else begin
                    reg2_sel = 2'b10;
                end
            end
            begin
                if(jalr==1 || br==1) begin //jalr,bråˆ°è¾¾Eæ—¶ï¼Œè¦ä¼˜å…ˆäºjalå¤„ç†, å› ä¸ºè€ƒè™‘jalrE, jalDè¿ç»­çš„æƒ…å†?
                    flushD=1;               //ä¸‹ä¸€å‘¨æœŸFæ®µåŠ è½½æ–°æŒ‡ä»¤ï¼ŒFä¸éœ€è¦åŠ¨ï¼ŒDEæ¸…ç©º
                    flushE=1;
                    bubbleD=0;
                    bubbleF=0;
                end
                else if(jal==1) begin
                    flushD=1;               //ä¸‹ä¸€å‘¨æœŸFæ®µåŠ è½½æ–°æŒ‡ä»¤ï¼ŒFä¸éœ€è¦åŠ¨ï¼ŒDæ¸…ç©º
                    flushE=0;
                    bubbleD=0;
                    bubbleF=0;
                end
                else if(wb_select==1 && (reg1_srcD == reg_dstE || reg2_srcD == reg_dstE)) begin //LWåº”æ”¾åœ¨JALä¹‹åå¤„ç†ï¼Œå› ä¸ºä¿¡å·å?¼äº’ç›¸è¦†ç›–çš„æƒ…å†µåªæœ‰LWEï¼ŒJALDçš„æƒ…å†µï¼Œä½†æ˜¯JALDä¸ä¼šå’ŒLWEæœ‰ä»»ä½•çš„å†²çªï¼Œæ‰€ä»¥JALDç›¸å½“äºå¤©ç„¶çš„bubbleï¼Œæ­¤æ—¶ä¸éœ?è¦å¯¹LWE STALL
                    flushE=1;               //ä¸‹ä¸€å‘¨æœŸFæ®µåŠ è½½æ–°æŒ‡ä»¤ï¼ŒDF stallä¸?ä¸ªå‘¨æœŸï¼ŒEæ¸…ç©ºï¼Œé˜²æ­¢è¯»å…¥D
                    flushD=0;
                    bubbleD=1;
                    bubbleF=1;
                end
                else begin   
                    flushD=0;
                    flushE=0;
                    bubbleD=0;
                    bubbleF=0;
                end
                
            end
        end
    end

endmodule