+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                              ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; pwm                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst|\real_passthrough:gen_outp_blk:0:outp_blk                                         ; 33    ; 0              ; 2            ; 0              ; 31     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_component|auto_generated ; 27    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated       ; 29    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_13                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_13                                       ; 20    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_15                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_14                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_compute                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_memread                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst|\real_passthrough:hpfircore_core                                                  ; 28    ; 16             ; 0            ; 16             ; 39     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst|intf_ctrl                                                                         ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst|source                                                                            ; 37    ; 2              ; 3            ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst|sink                                                                              ; 25    ; 0              ; 3            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0|FIR_fir_compiler_ii_0_ast_inst                                                                                   ; 25    ; 7              ; 0            ; 7              ; 37     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir|fir_compiler_ii_0                                                                                                                  ; 22    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir                                                                                                                                    ; 20    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dif3                                                                                                                                   ; 18    ; 17             ; 18           ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dif2                                                                                                                                   ; 18    ; 17             ; 18           ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dif1                                                                                                                                   ; 18    ; 17             ; 18           ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dif0                                                                                                                                   ; 18    ; 17             ; 18           ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; int3                                                                                                                                   ; 18    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; int2                                                                                                                                   ; 18    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; int1                                                                                                                                   ; 18    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; int0                                                                                                                                   ; 18    ; 16             ; 0            ; 16             ; 17     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll|altpll_component|auto_generated                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll                                                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
