
PowerSupervisor402.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000008  00803f00  000004de  00000552  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000004de  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  0000055a  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  0000058c  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000048  00000000  00000000  000005c8  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00001fec  00000000  00000000  00000610  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 0000135b  00000000  00000000  000025fc  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000421  00000000  00000000  00003957  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000074  00000000  00000000  00003d78  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    0000144b  00000000  00000000  00003dec  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    0000011b  00000000  00000000  00005237  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000038  00000000  00000000  00005352  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	19 c0       	rjmp	.+50     	; 0x34 <__ctors_end>
   2:	33 c0       	rjmp	.+102    	; 0x6a <__bad_interrupt>
   4:	32 c0       	rjmp	.+100    	; 0x6a <__bad_interrupt>
   6:	31 c0       	rjmp	.+98     	; 0x6a <__bad_interrupt>
   8:	30 c0       	rjmp	.+96     	; 0x6a <__bad_interrupt>
   a:	2f c0       	rjmp	.+94     	; 0x6a <__bad_interrupt>
   c:	2e c0       	rjmp	.+92     	; 0x6a <__bad_interrupt>
   e:	2d c0       	rjmp	.+90     	; 0x6a <__bad_interrupt>
  10:	2c c0       	rjmp	.+88     	; 0x6a <__bad_interrupt>
  12:	2b c0       	rjmp	.+86     	; 0x6a <__bad_interrupt>
  14:	2a c0       	rjmp	.+84     	; 0x6a <__bad_interrupt>
  16:	29 c0       	rjmp	.+82     	; 0x6a <__bad_interrupt>
  18:	28 c0       	rjmp	.+80     	; 0x6a <__bad_interrupt>
  1a:	27 c0       	rjmp	.+78     	; 0x6a <__bad_interrupt>
  1c:	26 c0       	rjmp	.+76     	; 0x6a <__bad_interrupt>
  1e:	25 c0       	rjmp	.+74     	; 0x6a <__bad_interrupt>
  20:	24 c0       	rjmp	.+72     	; 0x6a <__bad_interrupt>
  22:	23 c0       	rjmp	.+70     	; 0x6a <__bad_interrupt>
  24:	22 c0       	rjmp	.+68     	; 0x6a <__bad_interrupt>
  26:	21 c0       	rjmp	.+66     	; 0x6a <__bad_interrupt>
  28:	20 c0       	rjmp	.+64     	; 0x6a <__bad_interrupt>
  2a:	1f c0       	rjmp	.+62     	; 0x6a <__bad_interrupt>
  2c:	1e c0       	rjmp	.+60     	; 0x6a <__bad_interrupt>
  2e:	1d c0       	rjmp	.+58     	; 0x6a <__bad_interrupt>
  30:	1c c0       	rjmp	.+56     	; 0x6a <__bad_interrupt>
  32:	1b c0       	rjmp	.+54     	; 0x6a <__bad_interrupt>

00000034 <__ctors_end>:
  34:	11 24       	eor	r1, r1
  36:	1f be       	out	0x3f, r1	; 63
  38:	cf ef       	ldi	r28, 0xFF	; 255
  3a:	cd bf       	out	0x3d, r28	; 61
  3c:	df e3       	ldi	r29, 0x3F	; 63
  3e:	de bf       	out	0x3e, r29	; 62

00000040 <__do_copy_data>:
  40:	1f e3       	ldi	r17, 0x3F	; 63
  42:	a0 e0       	ldi	r26, 0x00	; 0
  44:	bf e3       	ldi	r27, 0x3F	; 63
  46:	ee ed       	ldi	r30, 0xDE	; 222
  48:	f4 e0       	ldi	r31, 0x04	; 4
  4a:	02 c0       	rjmp	.+4      	; 0x50 <__do_copy_data+0x10>
  4c:	05 90       	lpm	r0, Z+
  4e:	0d 92       	st	X+, r0
  50:	a8 30       	cpi	r26, 0x08	; 8
  52:	b1 07       	cpc	r27, r17
  54:	d9 f7       	brne	.-10     	; 0x4c <__do_copy_data+0xc>

00000056 <__do_clear_bss>:
  56:	2f e3       	ldi	r18, 0x3F	; 63
  58:	a8 e0       	ldi	r26, 0x08	; 8
  5a:	bf e3       	ldi	r27, 0x3F	; 63
  5c:	01 c0       	rjmp	.+2      	; 0x60 <.do_clear_bss_start>

0000005e <.do_clear_bss_loop>:
  5e:	1d 92       	st	X+, r1

00000060 <.do_clear_bss_start>:
  60:	a8 30       	cpi	r26, 0x08	; 8
  62:	b2 07       	cpc	r27, r18
  64:	e1 f7       	brne	.-8      	; 0x5e <.do_clear_bss_loop>
  66:	5c d0       	rcall	.+184    	; 0x120 <main>
  68:	38 c2       	rjmp	.+1136   	; 0x4da <_exit>

0000006a <__bad_interrupt>:
  6a:	ca cf       	rjmp	.-108    	; 0x0 <__vectors>

0000006c <_Z11readVoltagev>:
str_config config ={0x02,0b00000000,3500,3000,30};



void rtcDisable(){
	RTC.CTRLA = 0;
  6c:	e0 e0       	ldi	r30, 0x00	; 0
  6e:	f6 e0       	ldi	r31, 0x06	; 6
  70:	83 e0       	ldi	r24, 0x03	; 3
  72:	80 83       	st	Z, r24
  74:	80 85       	ldd	r24, Z+8	; 0x08
  76:	81 60       	ori	r24, 0x01	; 1
  78:	80 87       	std	Z+8, r24	; 0x08
  7a:	83 85       	ldd	r24, Z+11	; 0x0b
  7c:	88 23       	and	r24, r24
  7e:	e9 f3       	breq	.-6      	; 0x7a <_Z11readVoltagev+0xe>
  80:	e0 e0       	ldi	r30, 0x00	; 0
  82:	f6 e0       	ldi	r31, 0x06	; 6
  84:	60 89       	ldd	r22, Z+16	; 0x10
  86:	71 89       	ldd	r23, Z+17	; 0x11
  88:	81 e0       	ldi	r24, 0x01	; 1
  8a:	83 87       	std	Z+11, r24	; 0x0b
  8c:	80 e0       	ldi	r24, 0x00	; 0
  8e:	90 e0       	ldi	r25, 0x00	; 0
  90:	29 d1       	rcall	.+594    	; 0x2e4 <__floatunsisf>
  92:	9b 01       	movw	r18, r22
  94:	ac 01       	movw	r20, r24
  96:	6d ec       	ldi	r22, 0xCD	; 205
  98:	7c ec       	ldi	r23, 0xCC	; 204
  9a:	8c e8       	ldi	r24, 0x8C	; 140
  9c:	94 e4       	ldi	r25, 0x44	; 68
  9e:	81 d0       	rcall	.+258    	; 0x1a2 <__divsf3>
  a0:	20 e0       	ldi	r18, 0x00	; 0
  a2:	30 e0       	ldi	r19, 0x00	; 0
  a4:	4a e7       	ldi	r20, 0x7A	; 122
  a6:	54 e4       	ldi	r21, 0x44	; 68
  a8:	ab d1       	rcall	.+854    	; 0x400 <__mulsf3>
  aa:	ed d0       	rcall	.+474    	; 0x286 <__fixunssfsi>
  ac:	cb 01       	movw	r24, r22
  ae:	08 95       	ret

000000b0 <_Z7initAdcv>:
  b0:	80 e1       	ldi	r24, 0x10	; 16
  b2:	80 93 a0 00 	sts	0x00A0, r24	; 0x8000a0 <__TEXT_REGION_LENGTH__+0x7000a0>
  b6:	e0 e0       	ldi	r30, 0x00	; 0
  b8:	f6 e0       	ldi	r31, 0x06	; 6
  ba:	8d e1       	ldi	r24, 0x1D	; 29
  bc:	86 83       	std	Z+6, r24	; 0x06
  be:	81 e1       	ldi	r24, 0x11	; 17
  c0:	82 83       	std	Z+2, r24	; 0x02
  c2:	08 95       	ret

000000c4 <_Z9rtcEnablej>:
}


void rtcEnable(uint16_t sleep_duration){
	while (RTC.STATUS > 0) {} // Wait for all register to be synchronized
  c4:	e0 e4       	ldi	r30, 0x40	; 64
  c6:	f1 e0       	ldi	r31, 0x01	; 1
  c8:	91 81       	ldd	r25, Z+1	; 0x01
  ca:	91 11       	cpse	r25, r1
  cc:	fd cf       	rjmp	.-6      	; 0xc8 <_Z9rtcEnablej+0x4>

	RTC.PER = 1024*sleep_duration; //in seconds
  ce:	20 e0       	ldi	r18, 0x00	; 0
  d0:	30 e0       	ldi	r19, 0x00	; 0
  d2:	38 2f       	mov	r19, r24
  d4:	33 0f       	add	r19, r19
  d6:	33 0f       	add	r19, r19
  d8:	e0 e4       	ldi	r30, 0x40	; 64
  da:	f1 e0       	ldi	r31, 0x01	; 1
  dc:	22 87       	std	Z+10, r18	; 0x0a
  de:	33 87       	std	Z+11, r19	; 0x0b
	RTC.INTCTRL = 0 << RTC_CMP_bp
	| 1 << RTC_OVF_bp; //Overflow interrupt.
  e0:	81 e0       	ldi	r24, 0x01	; 1
  e2:	82 83       	std	Z+2, r24	; 0x02
	
	RTC.CTRLA = RTC_PRESCALER_DIV1_gc	//NO Prescaler
	| 1 << RTC_RTCEN_bp       	//Enable RTC
	| 1 << RTC_RUNSTDBY_bp;   	//Run in standby
  e4:	91 e8       	ldi	r25, 0x81	; 129
  e6:	90 83       	st	Z, r25

	RTC.CLKSEL = RTC_CLKSEL_INT1K_gc; // 32KHz divided by 32, i.e run at 1.024kHz
  e8:	87 83       	std	Z+7, r24	; 0x07
  ea:	08 95       	ret

000000ec <_Z5setupv>:
}

void setup(){
	#if F_CPU == 2000000
	_PROTECTED_WRITE(CLKCTRL.MCLKCTRLA, CLKCTRL_CLKSEL_OSC20M_gc); 	/* Set the Main clock to internal 20MHz oscillator*/
  ec:	88 ed       	ldi	r24, 0xD8	; 216
  ee:	90 e0       	ldi	r25, 0x00	; 0
  f0:	84 bf       	out	0x34, r24	; 52
  f2:	90 93 60 00 	sts	0x0060, r25	; 0x800060 <__TEXT_REGION_LENGTH__+0x700060>
	_PROTECTED_WRITE(CLKCTRL.MCLKCTRLB, CLKCTRL_PDIV_10X_gc | CLKCTRL_PEN_bm);  	/* Set the Main clock division factor to 6X and keep the Main clock prescaler enabled. */
  f6:	23 e1       	ldi	r18, 0x13	; 19
  f8:	30 e0       	ldi	r19, 0x00	; 0
  fa:	84 bf       	out	0x34, r24	; 52
  fc:	20 93 61 00 	sts	0x0061, r18	; 0x800061 <__TEXT_REGION_LENGTH__+0x700061>
	_PROTECTED_WRITE(CLKCTRL.MCLKCTRLA, CLKCTRL_CLKSEL_OSC20M_gc); 	/* Set the Main clock to internal 20MHz oscillator*/
	_PROTECTED_WRITE(CLKCTRL.MCLKCTRLB, CLKCTRL_PDIV_32X_gc | CLKCTRL_PEN_bm);  	/* Set the Main clock division factor to 6X and keep the Main clock prescaler enabled. */
	#endif
	

	PORTA.DIR |= PIN1_bm;	//OUTPUT PIN A1
 100:	e0 e0       	ldi	r30, 0x00	; 0
 102:	f4 e0       	ldi	r31, 0x04	; 4
 104:	80 81       	ld	r24, Z
 106:	82 60       	ori	r24, 0x02	; 2
 108:	80 83       	st	Z, r24
	BOARD_OFF; // Start Value =off
 10a:	86 e0       	ldi	r24, 0x06	; 6
 10c:	84 83       	std	Z+4, r24	; 0x04
	config.mode = 0;
 10e:	e0 e0       	ldi	r30, 0x00	; 0
 110:	ff e3       	ldi	r31, 0x3F	; 63
 112:	11 82       	std	Z+1, r1	; 0x01
	
	rtcEnable(config.deep_sleep_duration);
 114:	86 81       	ldd	r24, Z+6	; 0x06
 116:	97 81       	ldd	r25, Z+7	; 0x07
 118:	d5 df       	rcall	.-86     	; 0xc4 <_Z9rtcEnablej>
	
	initAdc();
 11a:	ca df       	rcall	.-108    	; 0xb0 <_Z7initAdcv>
	readVoltage(); //read once beacause of faulty readings
 11c:	a7 df       	rcall	.-178    	; 0x6c <_Z11readVoltagev>
 11e:	08 95       	ret

00000120 <main>:
}


int main(void){
	setup();
 120:	e5 df       	rcall	.-54     	; 0xec <_Z5setupv>
		sprintf(buffer,"\nMode: %d Volt:%d\n", config.mode, volt);
		sendString(buffer);
		#endif


		if (config.mode == 0){
 122:	c0 e0       	ldi	r28, 0x00	; 0
 124:	df e3       	ldi	r29, 0x3F	; 63
			if (volt <= config.hyst_off){
				config.mode = 0;
				BOARD_OFF
			}
			else {
				BOARD_ON
 126:	00 e0       	ldi	r16, 0x00	; 0
 128:	14 e0       	ldi	r17, 0x04	; 4
 12a:	0f 2e       	mov	r0, r31
 12c:	f0 e7       	ldi	r31, 0x70	; 112
 12e:	ef 2e       	mov	r14, r31
 130:	f0 2d       	mov	r31, r0
				_delay_ms(EXEC_TIME);  //5s
				BOARD_OFF
 132:	0f 2e       	mov	r0, r31
 134:	f6 e0       	ldi	r31, 0x06	; 6
 136:	ff 2e       	mov	r15, r31
 138:	f0 2d       	mov	r31, r0
		#endif


		if (config.mode == 0){
			if (volt >= config.hyst_on){
				config.mode = 1;
 13a:	dd 24       	eor	r13, r13
 13c:	d3 94       	inc	r13
	serial(57600);
	sendString("\n\nSTART\n");
	#endif
	while (1)
	{
		volt = readVoltage();
 13e:	96 df       	rcall	.-212    	; 0x6c <_Z11readVoltagev>
		sprintf(buffer,"\nMode: %d Volt:%d\n", config.mode, volt);
		sendString(buffer);
		#endif


		if (config.mode == 0){
 140:	29 81       	ldd	r18, Y+1	; 0x01
 142:	21 11       	cpse	r18, r1
 144:	17 c0       	rjmp	.+46     	; 0x174 <main+0x54>
			if (volt >= config.hyst_on){
 146:	2a 81       	ldd	r18, Y+2	; 0x02
 148:	3b 81       	ldd	r19, Y+3	; 0x03
 14a:	82 17       	cp	r24, r18
 14c:	93 07       	cpc	r25, r19
 14e:	78 f0       	brcs	.+30     	; 0x16e <main+0x4e>
				config.mode = 1;
 150:	d9 82       	std	Y+1, r13	; 0x01
				BOARD_ON
 152:	f8 01       	movw	r30, r16
 154:	e4 82       	std	Z+4, r14	; 0x04
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 156:	ff e7       	ldi	r31, 0x7F	; 127
 158:	24 e8       	ldi	r18, 0x84	; 132
 15a:	8e e1       	ldi	r24, 0x1E	; 30
 15c:	f1 50       	subi	r31, 0x01	; 1
 15e:	20 40       	sbci	r18, 0x00	; 0
 160:	80 40       	sbci	r24, 0x00	; 0
 162:	e1 f7       	brne	.-8      	; 0x15c <main+0x3c>
 164:	00 c0       	rjmp	.+0      	; 0x166 <main+0x46>
 166:	00 00       	nop
				_delay_ms(EXEC_TIME);  //5s
				BOARD_OFF
 168:	f8 01       	movw	r30, r16
 16a:	f4 82       	std	Z+4, r15	; 0x04
 16c:	e8 cf       	rjmp	.-48     	; 0x13e <main+0x1e>
			}
			else {
				BOARD_OFF
 16e:	f8 01       	movw	r30, r16
 170:	f4 82       	std	Z+4, r15	; 0x04
 172:	e5 cf       	rjmp	.-54     	; 0x13e <main+0x1e>
			}
		}
		else{
			if (volt <= config.hyst_off){
 174:	2c 81       	ldd	r18, Y+4	; 0x04
 176:	3d 81       	ldd	r19, Y+5	; 0x05
 178:	28 17       	cp	r18, r24
 17a:	39 07       	cpc	r19, r25
 17c:	20 f0       	brcs	.+8      	; 0x186 <main+0x66>
				config.mode = 0;
 17e:	19 82       	std	Y+1, r1	; 0x01
				BOARD_OFF
 180:	f8 01       	movw	r30, r16
 182:	f4 82       	std	Z+4, r15	; 0x04
 184:	dc cf       	rjmp	.-72     	; 0x13e <main+0x1e>
			}
			else {
				BOARD_ON
 186:	f8 01       	movw	r30, r16
 188:	e4 82       	std	Z+4, r14	; 0x04
 18a:	ff e7       	ldi	r31, 0x7F	; 127
 18c:	24 e8       	ldi	r18, 0x84	; 132
 18e:	8e e1       	ldi	r24, 0x1E	; 30
 190:	f1 50       	subi	r31, 0x01	; 1
 192:	20 40       	sbci	r18, 0x00	; 0
 194:	80 40       	sbci	r24, 0x00	; 0
 196:	e1 f7       	brne	.-8      	; 0x190 <main+0x70>
 198:	00 c0       	rjmp	.+0      	; 0x19a <main+0x7a>
 19a:	00 00       	nop
				_delay_ms(EXEC_TIME);  //5s
				BOARD_OFF
 19c:	f8 01       	movw	r30, r16
 19e:	f4 82       	std	Z+4, r15	; 0x04
 1a0:	ce cf       	rjmp	.-100    	; 0x13e <main+0x1e>

000001a2 <__divsf3>:
 1a2:	0e 94 e5 00 	call	0x1ca	; 0x1ca <__divsf3x>
 1a6:	0c 94 c6 01 	jmp	0x38c	; 0x38c <__fp_round>
 1aa:	0e 94 bf 01 	call	0x37e	; 0x37e <__fp_pscB>
 1ae:	58 f0       	brcs	.+22     	; 0x1c6 <__divsf3+0x24>
 1b0:	0e 94 b8 01 	call	0x370	; 0x370 <__fp_pscA>
 1b4:	40 f0       	brcs	.+16     	; 0x1c6 <__divsf3+0x24>
 1b6:	29 f4       	brne	.+10     	; 0x1c2 <__divsf3+0x20>
 1b8:	5f 3f       	cpi	r21, 0xFF	; 255
 1ba:	29 f0       	breq	.+10     	; 0x1c6 <__divsf3+0x24>
 1bc:	0c 94 af 01 	jmp	0x35e	; 0x35e <__fp_inf>
 1c0:	51 11       	cpse	r21, r1
 1c2:	0c 94 fa 01 	jmp	0x3f4	; 0x3f4 <__fp_szero>
 1c6:	0c 94 b5 01 	jmp	0x36a	; 0x36a <__fp_nan>

000001ca <__divsf3x>:
 1ca:	0e 94 d7 01 	call	0x3ae	; 0x3ae <__fp_split3>
 1ce:	68 f3       	brcs	.-38     	; 0x1aa <__divsf3+0x8>

000001d0 <__divsf3_pse>:
 1d0:	99 23       	and	r25, r25
 1d2:	b1 f3       	breq	.-20     	; 0x1c0 <__divsf3+0x1e>
 1d4:	55 23       	and	r21, r21
 1d6:	91 f3       	breq	.-28     	; 0x1bc <__divsf3+0x1a>
 1d8:	95 1b       	sub	r25, r21
 1da:	55 0b       	sbc	r21, r21
 1dc:	bb 27       	eor	r27, r27
 1de:	aa 27       	eor	r26, r26
 1e0:	62 17       	cp	r22, r18
 1e2:	73 07       	cpc	r23, r19
 1e4:	84 07       	cpc	r24, r20
 1e6:	38 f0       	brcs	.+14     	; 0x1f6 <__divsf3_pse+0x26>
 1e8:	9f 5f       	subi	r25, 0xFF	; 255
 1ea:	5f 4f       	sbci	r21, 0xFF	; 255
 1ec:	22 0f       	add	r18, r18
 1ee:	33 1f       	adc	r19, r19
 1f0:	44 1f       	adc	r20, r20
 1f2:	aa 1f       	adc	r26, r26
 1f4:	a9 f3       	breq	.-22     	; 0x1e0 <__divsf3_pse+0x10>
 1f6:	35 d0       	rcall	.+106    	; 0x262 <__divsf3_pse+0x92>
 1f8:	0e 2e       	mov	r0, r30
 1fa:	3a f0       	brmi	.+14     	; 0x20a <__divsf3_pse+0x3a>
 1fc:	e0 e8       	ldi	r30, 0x80	; 128
 1fe:	32 d0       	rcall	.+100    	; 0x264 <__divsf3_pse+0x94>
 200:	91 50       	subi	r25, 0x01	; 1
 202:	50 40       	sbci	r21, 0x00	; 0
 204:	e6 95       	lsr	r30
 206:	00 1c       	adc	r0, r0
 208:	ca f7       	brpl	.-14     	; 0x1fc <__divsf3_pse+0x2c>
 20a:	2b d0       	rcall	.+86     	; 0x262 <__divsf3_pse+0x92>
 20c:	fe 2f       	mov	r31, r30
 20e:	29 d0       	rcall	.+82     	; 0x262 <__divsf3_pse+0x92>
 210:	66 0f       	add	r22, r22
 212:	77 1f       	adc	r23, r23
 214:	88 1f       	adc	r24, r24
 216:	bb 1f       	adc	r27, r27
 218:	26 17       	cp	r18, r22
 21a:	37 07       	cpc	r19, r23
 21c:	48 07       	cpc	r20, r24
 21e:	ab 07       	cpc	r26, r27
 220:	b0 e8       	ldi	r27, 0x80	; 128
 222:	09 f0       	breq	.+2      	; 0x226 <__divsf3_pse+0x56>
 224:	bb 0b       	sbc	r27, r27
 226:	80 2d       	mov	r24, r0
 228:	bf 01       	movw	r22, r30
 22a:	ff 27       	eor	r31, r31
 22c:	93 58       	subi	r25, 0x83	; 131
 22e:	5f 4f       	sbci	r21, 0xFF	; 255
 230:	3a f0       	brmi	.+14     	; 0x240 <__divsf3_pse+0x70>
 232:	9e 3f       	cpi	r25, 0xFE	; 254
 234:	51 05       	cpc	r21, r1
 236:	78 f0       	brcs	.+30     	; 0x256 <__divsf3_pse+0x86>
 238:	0c 94 af 01 	jmp	0x35e	; 0x35e <__fp_inf>
 23c:	0c 94 fa 01 	jmp	0x3f4	; 0x3f4 <__fp_szero>
 240:	5f 3f       	cpi	r21, 0xFF	; 255
 242:	e4 f3       	brlt	.-8      	; 0x23c <__divsf3_pse+0x6c>
 244:	98 3e       	cpi	r25, 0xE8	; 232
 246:	d4 f3       	brlt	.-12     	; 0x23c <__divsf3_pse+0x6c>
 248:	86 95       	lsr	r24
 24a:	77 95       	ror	r23
 24c:	67 95       	ror	r22
 24e:	b7 95       	ror	r27
 250:	f7 95       	ror	r31
 252:	9f 5f       	subi	r25, 0xFF	; 255
 254:	c9 f7       	brne	.-14     	; 0x248 <__divsf3_pse+0x78>
 256:	88 0f       	add	r24, r24
 258:	91 1d       	adc	r25, r1
 25a:	96 95       	lsr	r25
 25c:	87 95       	ror	r24
 25e:	97 f9       	bld	r25, 7
 260:	08 95       	ret
 262:	e1 e0       	ldi	r30, 0x01	; 1
 264:	66 0f       	add	r22, r22
 266:	77 1f       	adc	r23, r23
 268:	88 1f       	adc	r24, r24
 26a:	bb 1f       	adc	r27, r27
 26c:	62 17       	cp	r22, r18
 26e:	73 07       	cpc	r23, r19
 270:	84 07       	cpc	r24, r20
 272:	ba 07       	cpc	r27, r26
 274:	20 f0       	brcs	.+8      	; 0x27e <__divsf3_pse+0xae>
 276:	62 1b       	sub	r22, r18
 278:	73 0b       	sbc	r23, r19
 27a:	84 0b       	sbc	r24, r20
 27c:	ba 0b       	sbc	r27, r26
 27e:	ee 1f       	adc	r30, r30
 280:	88 f7       	brcc	.-30     	; 0x264 <__divsf3_pse+0x94>
 282:	e0 95       	com	r30
 284:	08 95       	ret

00000286 <__fixunssfsi>:
 286:	0e 94 df 01 	call	0x3be	; 0x3be <__fp_splitA>
 28a:	88 f0       	brcs	.+34     	; 0x2ae <__fixunssfsi+0x28>
 28c:	9f 57       	subi	r25, 0x7F	; 127
 28e:	98 f0       	brcs	.+38     	; 0x2b6 <__fixunssfsi+0x30>
 290:	b9 2f       	mov	r27, r25
 292:	99 27       	eor	r25, r25
 294:	b7 51       	subi	r27, 0x17	; 23
 296:	b0 f0       	brcs	.+44     	; 0x2c4 <__fixunssfsi+0x3e>
 298:	e1 f0       	breq	.+56     	; 0x2d2 <__fixunssfsi+0x4c>
 29a:	66 0f       	add	r22, r22
 29c:	77 1f       	adc	r23, r23
 29e:	88 1f       	adc	r24, r24
 2a0:	99 1f       	adc	r25, r25
 2a2:	1a f0       	brmi	.+6      	; 0x2aa <__fixunssfsi+0x24>
 2a4:	ba 95       	dec	r27
 2a6:	c9 f7       	brne	.-14     	; 0x29a <__fixunssfsi+0x14>
 2a8:	14 c0       	rjmp	.+40     	; 0x2d2 <__fixunssfsi+0x4c>
 2aa:	b1 30       	cpi	r27, 0x01	; 1
 2ac:	91 f0       	breq	.+36     	; 0x2d2 <__fixunssfsi+0x4c>
 2ae:	0e 94 f9 01 	call	0x3f2	; 0x3f2 <__fp_zero>
 2b2:	b1 e0       	ldi	r27, 0x01	; 1
 2b4:	08 95       	ret
 2b6:	0c 94 f9 01 	jmp	0x3f2	; 0x3f2 <__fp_zero>
 2ba:	67 2f       	mov	r22, r23
 2bc:	78 2f       	mov	r23, r24
 2be:	88 27       	eor	r24, r24
 2c0:	b8 5f       	subi	r27, 0xF8	; 248
 2c2:	39 f0       	breq	.+14     	; 0x2d2 <__fixunssfsi+0x4c>
 2c4:	b9 3f       	cpi	r27, 0xF9	; 249
 2c6:	cc f3       	brlt	.-14     	; 0x2ba <__fixunssfsi+0x34>
 2c8:	86 95       	lsr	r24
 2ca:	77 95       	ror	r23
 2cc:	67 95       	ror	r22
 2ce:	b3 95       	inc	r27
 2d0:	d9 f7       	brne	.-10     	; 0x2c8 <__fixunssfsi+0x42>
 2d2:	3e f4       	brtc	.+14     	; 0x2e2 <__fixunssfsi+0x5c>
 2d4:	90 95       	com	r25
 2d6:	80 95       	com	r24
 2d8:	70 95       	com	r23
 2da:	61 95       	neg	r22
 2dc:	7f 4f       	sbci	r23, 0xFF	; 255
 2de:	8f 4f       	sbci	r24, 0xFF	; 255
 2e0:	9f 4f       	sbci	r25, 0xFF	; 255
 2e2:	08 95       	ret

000002e4 <__floatunsisf>:
 2e4:	e8 94       	clt
 2e6:	09 c0       	rjmp	.+18     	; 0x2fa <__floatsisf+0x12>

000002e8 <__floatsisf>:
 2e8:	97 fb       	bst	r25, 7
 2ea:	3e f4       	brtc	.+14     	; 0x2fa <__floatsisf+0x12>
 2ec:	90 95       	com	r25
 2ee:	80 95       	com	r24
 2f0:	70 95       	com	r23
 2f2:	61 95       	neg	r22
 2f4:	7f 4f       	sbci	r23, 0xFF	; 255
 2f6:	8f 4f       	sbci	r24, 0xFF	; 255
 2f8:	9f 4f       	sbci	r25, 0xFF	; 255
 2fa:	99 23       	and	r25, r25
 2fc:	a9 f0       	breq	.+42     	; 0x328 <__floatsisf+0x40>
 2fe:	f9 2f       	mov	r31, r25
 300:	96 e9       	ldi	r25, 0x96	; 150
 302:	bb 27       	eor	r27, r27
 304:	93 95       	inc	r25
 306:	f6 95       	lsr	r31
 308:	87 95       	ror	r24
 30a:	77 95       	ror	r23
 30c:	67 95       	ror	r22
 30e:	b7 95       	ror	r27
 310:	f1 11       	cpse	r31, r1
 312:	f8 cf       	rjmp	.-16     	; 0x304 <__floatsisf+0x1c>
 314:	fa f4       	brpl	.+62     	; 0x354 <__floatsisf+0x6c>
 316:	bb 0f       	add	r27, r27
 318:	11 f4       	brne	.+4      	; 0x31e <__floatsisf+0x36>
 31a:	60 ff       	sbrs	r22, 0
 31c:	1b c0       	rjmp	.+54     	; 0x354 <__floatsisf+0x6c>
 31e:	6f 5f       	subi	r22, 0xFF	; 255
 320:	7f 4f       	sbci	r23, 0xFF	; 255
 322:	8f 4f       	sbci	r24, 0xFF	; 255
 324:	9f 4f       	sbci	r25, 0xFF	; 255
 326:	16 c0       	rjmp	.+44     	; 0x354 <__floatsisf+0x6c>
 328:	88 23       	and	r24, r24
 32a:	11 f0       	breq	.+4      	; 0x330 <__floatsisf+0x48>
 32c:	96 e9       	ldi	r25, 0x96	; 150
 32e:	11 c0       	rjmp	.+34     	; 0x352 <__floatsisf+0x6a>
 330:	77 23       	and	r23, r23
 332:	21 f0       	breq	.+8      	; 0x33c <__floatsisf+0x54>
 334:	9e e8       	ldi	r25, 0x8E	; 142
 336:	87 2f       	mov	r24, r23
 338:	76 2f       	mov	r23, r22
 33a:	05 c0       	rjmp	.+10     	; 0x346 <__floatsisf+0x5e>
 33c:	66 23       	and	r22, r22
 33e:	71 f0       	breq	.+28     	; 0x35c <__floatsisf+0x74>
 340:	96 e8       	ldi	r25, 0x86	; 134
 342:	86 2f       	mov	r24, r22
 344:	70 e0       	ldi	r23, 0x00	; 0
 346:	60 e0       	ldi	r22, 0x00	; 0
 348:	2a f0       	brmi	.+10     	; 0x354 <__floatsisf+0x6c>
 34a:	9a 95       	dec	r25
 34c:	66 0f       	add	r22, r22
 34e:	77 1f       	adc	r23, r23
 350:	88 1f       	adc	r24, r24
 352:	da f7       	brpl	.-10     	; 0x34a <__floatsisf+0x62>
 354:	88 0f       	add	r24, r24
 356:	96 95       	lsr	r25
 358:	87 95       	ror	r24
 35a:	97 f9       	bld	r25, 7
 35c:	08 95       	ret

0000035e <__fp_inf>:
 35e:	97 f9       	bld	r25, 7
 360:	9f 67       	ori	r25, 0x7F	; 127
 362:	80 e8       	ldi	r24, 0x80	; 128
 364:	70 e0       	ldi	r23, 0x00	; 0
 366:	60 e0       	ldi	r22, 0x00	; 0
 368:	08 95       	ret

0000036a <__fp_nan>:
 36a:	9f ef       	ldi	r25, 0xFF	; 255
 36c:	80 ec       	ldi	r24, 0xC0	; 192
 36e:	08 95       	ret

00000370 <__fp_pscA>:
 370:	00 24       	eor	r0, r0
 372:	0a 94       	dec	r0
 374:	16 16       	cp	r1, r22
 376:	17 06       	cpc	r1, r23
 378:	18 06       	cpc	r1, r24
 37a:	09 06       	cpc	r0, r25
 37c:	08 95       	ret

0000037e <__fp_pscB>:
 37e:	00 24       	eor	r0, r0
 380:	0a 94       	dec	r0
 382:	12 16       	cp	r1, r18
 384:	13 06       	cpc	r1, r19
 386:	14 06       	cpc	r1, r20
 388:	05 06       	cpc	r0, r21
 38a:	08 95       	ret

0000038c <__fp_round>:
 38c:	09 2e       	mov	r0, r25
 38e:	03 94       	inc	r0
 390:	00 0c       	add	r0, r0
 392:	11 f4       	brne	.+4      	; 0x398 <__fp_round+0xc>
 394:	88 23       	and	r24, r24
 396:	52 f0       	brmi	.+20     	; 0x3ac <__fp_round+0x20>
 398:	bb 0f       	add	r27, r27
 39a:	40 f4       	brcc	.+16     	; 0x3ac <__fp_round+0x20>
 39c:	bf 2b       	or	r27, r31
 39e:	11 f4       	brne	.+4      	; 0x3a4 <__fp_round+0x18>
 3a0:	60 ff       	sbrs	r22, 0
 3a2:	04 c0       	rjmp	.+8      	; 0x3ac <__fp_round+0x20>
 3a4:	6f 5f       	subi	r22, 0xFF	; 255
 3a6:	7f 4f       	sbci	r23, 0xFF	; 255
 3a8:	8f 4f       	sbci	r24, 0xFF	; 255
 3aa:	9f 4f       	sbci	r25, 0xFF	; 255
 3ac:	08 95       	ret

000003ae <__fp_split3>:
 3ae:	57 fd       	sbrc	r21, 7
 3b0:	90 58       	subi	r25, 0x80	; 128
 3b2:	44 0f       	add	r20, r20
 3b4:	55 1f       	adc	r21, r21
 3b6:	59 f0       	breq	.+22     	; 0x3ce <__fp_splitA+0x10>
 3b8:	5f 3f       	cpi	r21, 0xFF	; 255
 3ba:	71 f0       	breq	.+28     	; 0x3d8 <__fp_splitA+0x1a>
 3bc:	47 95       	ror	r20

000003be <__fp_splitA>:
 3be:	88 0f       	add	r24, r24
 3c0:	97 fb       	bst	r25, 7
 3c2:	99 1f       	adc	r25, r25
 3c4:	61 f0       	breq	.+24     	; 0x3de <__fp_splitA+0x20>
 3c6:	9f 3f       	cpi	r25, 0xFF	; 255
 3c8:	79 f0       	breq	.+30     	; 0x3e8 <__fp_splitA+0x2a>
 3ca:	87 95       	ror	r24
 3cc:	08 95       	ret
 3ce:	12 16       	cp	r1, r18
 3d0:	13 06       	cpc	r1, r19
 3d2:	14 06       	cpc	r1, r20
 3d4:	55 1f       	adc	r21, r21
 3d6:	f2 cf       	rjmp	.-28     	; 0x3bc <__fp_split3+0xe>
 3d8:	46 95       	lsr	r20
 3da:	f1 df       	rcall	.-30     	; 0x3be <__fp_splitA>
 3dc:	08 c0       	rjmp	.+16     	; 0x3ee <__fp_splitA+0x30>
 3de:	16 16       	cp	r1, r22
 3e0:	17 06       	cpc	r1, r23
 3e2:	18 06       	cpc	r1, r24
 3e4:	99 1f       	adc	r25, r25
 3e6:	f1 cf       	rjmp	.-30     	; 0x3ca <__fp_splitA+0xc>
 3e8:	86 95       	lsr	r24
 3ea:	71 05       	cpc	r23, r1
 3ec:	61 05       	cpc	r22, r1
 3ee:	08 94       	sec
 3f0:	08 95       	ret

000003f2 <__fp_zero>:
 3f2:	e8 94       	clt

000003f4 <__fp_szero>:
 3f4:	bb 27       	eor	r27, r27
 3f6:	66 27       	eor	r22, r22
 3f8:	77 27       	eor	r23, r23
 3fa:	cb 01       	movw	r24, r22
 3fc:	97 f9       	bld	r25, 7
 3fe:	08 95       	ret

00000400 <__mulsf3>:
 400:	0e 94 13 02 	call	0x426	; 0x426 <__mulsf3x>
 404:	0c 94 c6 01 	jmp	0x38c	; 0x38c <__fp_round>
 408:	0e 94 b8 01 	call	0x370	; 0x370 <__fp_pscA>
 40c:	38 f0       	brcs	.+14     	; 0x41c <__mulsf3+0x1c>
 40e:	0e 94 bf 01 	call	0x37e	; 0x37e <__fp_pscB>
 412:	20 f0       	brcs	.+8      	; 0x41c <__mulsf3+0x1c>
 414:	95 23       	and	r25, r21
 416:	11 f0       	breq	.+4      	; 0x41c <__mulsf3+0x1c>
 418:	0c 94 af 01 	jmp	0x35e	; 0x35e <__fp_inf>
 41c:	0c 94 b5 01 	jmp	0x36a	; 0x36a <__fp_nan>
 420:	11 24       	eor	r1, r1
 422:	0c 94 fa 01 	jmp	0x3f4	; 0x3f4 <__fp_szero>

00000426 <__mulsf3x>:
 426:	0e 94 d7 01 	call	0x3ae	; 0x3ae <__fp_split3>
 42a:	70 f3       	brcs	.-36     	; 0x408 <__mulsf3+0x8>

0000042c <__mulsf3_pse>:
 42c:	95 9f       	mul	r25, r21
 42e:	c1 f3       	breq	.-16     	; 0x420 <__mulsf3+0x20>
 430:	95 0f       	add	r25, r21
 432:	50 e0       	ldi	r21, 0x00	; 0
 434:	55 1f       	adc	r21, r21
 436:	62 9f       	mul	r22, r18
 438:	f0 01       	movw	r30, r0
 43a:	72 9f       	mul	r23, r18
 43c:	bb 27       	eor	r27, r27
 43e:	f0 0d       	add	r31, r0
 440:	b1 1d       	adc	r27, r1
 442:	63 9f       	mul	r22, r19
 444:	aa 27       	eor	r26, r26
 446:	f0 0d       	add	r31, r0
 448:	b1 1d       	adc	r27, r1
 44a:	aa 1f       	adc	r26, r26
 44c:	64 9f       	mul	r22, r20
 44e:	66 27       	eor	r22, r22
 450:	b0 0d       	add	r27, r0
 452:	a1 1d       	adc	r26, r1
 454:	66 1f       	adc	r22, r22
 456:	82 9f       	mul	r24, r18
 458:	22 27       	eor	r18, r18
 45a:	b0 0d       	add	r27, r0
 45c:	a1 1d       	adc	r26, r1
 45e:	62 1f       	adc	r22, r18
 460:	73 9f       	mul	r23, r19
 462:	b0 0d       	add	r27, r0
 464:	a1 1d       	adc	r26, r1
 466:	62 1f       	adc	r22, r18
 468:	83 9f       	mul	r24, r19
 46a:	a0 0d       	add	r26, r0
 46c:	61 1d       	adc	r22, r1
 46e:	22 1f       	adc	r18, r18
 470:	74 9f       	mul	r23, r20
 472:	33 27       	eor	r19, r19
 474:	a0 0d       	add	r26, r0
 476:	61 1d       	adc	r22, r1
 478:	23 1f       	adc	r18, r19
 47a:	84 9f       	mul	r24, r20
 47c:	60 0d       	add	r22, r0
 47e:	21 1d       	adc	r18, r1
 480:	82 2f       	mov	r24, r18
 482:	76 2f       	mov	r23, r22
 484:	6a 2f       	mov	r22, r26
 486:	11 24       	eor	r1, r1
 488:	9f 57       	subi	r25, 0x7F	; 127
 48a:	50 40       	sbci	r21, 0x00	; 0
 48c:	9a f0       	brmi	.+38     	; 0x4b4 <__mulsf3_pse+0x88>
 48e:	f1 f0       	breq	.+60     	; 0x4cc <__mulsf3_pse+0xa0>
 490:	88 23       	and	r24, r24
 492:	4a f0       	brmi	.+18     	; 0x4a6 <__mulsf3_pse+0x7a>
 494:	ee 0f       	add	r30, r30
 496:	ff 1f       	adc	r31, r31
 498:	bb 1f       	adc	r27, r27
 49a:	66 1f       	adc	r22, r22
 49c:	77 1f       	adc	r23, r23
 49e:	88 1f       	adc	r24, r24
 4a0:	91 50       	subi	r25, 0x01	; 1
 4a2:	50 40       	sbci	r21, 0x00	; 0
 4a4:	a9 f7       	brne	.-22     	; 0x490 <__mulsf3_pse+0x64>
 4a6:	9e 3f       	cpi	r25, 0xFE	; 254
 4a8:	51 05       	cpc	r21, r1
 4aa:	80 f0       	brcs	.+32     	; 0x4cc <__mulsf3_pse+0xa0>
 4ac:	0c 94 af 01 	jmp	0x35e	; 0x35e <__fp_inf>
 4b0:	0c 94 fa 01 	jmp	0x3f4	; 0x3f4 <__fp_szero>
 4b4:	5f 3f       	cpi	r21, 0xFF	; 255
 4b6:	e4 f3       	brlt	.-8      	; 0x4b0 <__mulsf3_pse+0x84>
 4b8:	98 3e       	cpi	r25, 0xE8	; 232
 4ba:	d4 f3       	brlt	.-12     	; 0x4b0 <__mulsf3_pse+0x84>
 4bc:	86 95       	lsr	r24
 4be:	77 95       	ror	r23
 4c0:	67 95       	ror	r22
 4c2:	b7 95       	ror	r27
 4c4:	f7 95       	ror	r31
 4c6:	e7 95       	ror	r30
 4c8:	9f 5f       	subi	r25, 0xFF	; 255
 4ca:	c1 f7       	brne	.-16     	; 0x4bc <__mulsf3_pse+0x90>
 4cc:	fe 2b       	or	r31, r30
 4ce:	88 0f       	add	r24, r24
 4d0:	91 1d       	adc	r25, r1
 4d2:	96 95       	lsr	r25
 4d4:	87 95       	ror	r24
 4d6:	97 f9       	bld	r25, 7
 4d8:	08 95       	ret

000004da <_exit>:
 4da:	f8 94       	cli

000004dc <__stop_program>:
 4dc:	ff cf       	rjmp	.-2      	; 0x4dc <__stop_program>
