Group,Bump/Pin Name,Ball Name,Ball ID,Bump center_x,Bump center_y,Ball center_x,Ball center_y,IO_tile_pin,IO_tile_pin_x,IO_tile_pin_y,IO_tile_pin_z,EFPGA_PIN,GBOX_NAME,Mode_BP_SDR_A_TX,Mode_BP_DDR_A_TX,Mode_RATE_3_A_TX,Mode_RATE_4_A_TX,Mode_RATE_5_A_TX,Mode_RATE_6_A_TX,Mode_RATE_7_A_TX,Mode_RATE_8_A_TX,Mode_RATE_9_A_TX,Mode_RATE_10_A_TX,Mode_BP_SDR_B_TX,Mode_BP_DDR_B_TX,Mode_RATE_3_B_TX,Mode_RATE_4_B_TX,Mode_RATE_5_B_TX,Mode_BP_SDR_A_RX,Mode_BP_DDR_A_RX,Mode_RATE_3_A_RX,Mode_RATE_4_A_RX,Mode_RATE_5_A_RX,Mode_RATE_6_A_RX,Mode_RATE_7_A_RX,Mode_RATE_8_A_RX,Mode_RATE_9_A_RX,Mode_RATE_10_A_RX,Mode_BP_SDR_B_RX,Mode_BP_DDR_B_RX,Mode_RATE_3_B_RX,Mode_RATE_4_B_RX,Mode_RATE_5_B_RX,Ref clock,BANK,ALT Function,Debug Mode,Scan Mode,Mbist Mode,Type,Direction,Voltage,Power Pad,Discription,Voltage2,Remark
System,RST_N,RST_N,,5760,6193,18000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Input,1.8V-3.3V,N,Chip Reset,1.8V-3.3V,
,XIN,XIN,,5890,6193,19000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Input,1.8V-3.3V,N,Crystal Clock,1.8V-3.3V,
,TESTMODE,TESTMODE,,6020,6193,20000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Input,1.8V-3.3V,N,Testmode pin,1.8V-3.3V,
,Bootm0,BOOTM0,,6150,6193,21000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_0,,,,Input,1.8V-3.3V,N,Boot mode pin,1.8V-3.3V,
,Bootm1,BOOTM1,,6280,6193,22000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_1,,,,Input,1.8V-3.3V,N,Boot mode pin,1.8V-3.3V,
,Bootm2,BOOTM2,,5825,6080.4,23000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_2,,,,,1.8V-3.3V,N,Boot mode pin,,
,CLKSEL_0,CLKSEL_0,,5955,6080.4,24000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,,1.8V-3.3V,N,Clock select pin,,
,CLKSEL_1,CLKSEL_1,,6085,6080.4,25000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Input,1.8V-3.3V,N,Clock select pin,1.8V-3.3V,
JTAG,JTAG_TDI,JTAG_TDI,,6215,6080.4,26000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Input,1.8V-3.3V,N,JTAG Data Input,1.8V-3.3V,
,JTAG_TDO,JTAG_TDO,,6345,6080.4,27000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Output,1.8V-3.3V,N,JTAG Data Output,1.8V-3.3V,
,JTAG_TMS,JTAG_TMS,,5760,5967.8,18000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Input,1.8V-3.3V,N,JTAG TMS Bit,1.8V-3.3V,
,JTAG_TCK,JTAG_TCK,,5890,5967.8,19000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Input,1.8V-3.3V,N,JTAG Clock,1.8V-3.3V,
,JTAG_TRSTN,JTAG_TRSTN,,6020,5967.8,20000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Input,1.8V-3.3V,N,JTAG Reset,1.8V-3.3V,
GPIO,GPIO_A_0,GPIO_A_0,,6150,5967.8,21000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_1,GPIO_A_1,,6280,5967.8,22000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_2,GPIO_A_2,,5825,5855.2,23000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_3,GPIO_A_3,,5955,5855.2,24000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_4,GPIO_A_4,,6085,5855.2,25000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_5,GPIO_A_5,,6215,5855.2,26000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_6,GPIO_A_6,,6345,5855.2,27000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_7,GPIO_A_7,,5760,5742.6,18000,22000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_8,GPIO_A_8,,5890,5742.6,19000,22000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_9,GPIO_A_9,,6020,5742.6,20000,22000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_10,GPIO_A_10,,6150,5742.6,21000,22000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_11,GPIO_A_11,,6280,5742.6,22000,22000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_12,GPIO_A_12,,5825,5630,23000,22000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_13,GPIO_A_13,,5955,5630,24000,22000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_14,GPIO_A_14,,6085,5630,25000,22000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_A_15,GPIO_A_15,,6215,5630,26000,22000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,,Inout,1.8V-3.3V,N,FPGA,1.8V-3.3V,
,GPIO_B_0,GPIO_B_0,,6345,5630,27000,22000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,UART0_TX ,,,,,Inout,1.8V-3.3V,N,General Purpose I/O,1.8V-3.3V,
,GPIO_B_1,GPIO_B_1,,5760,5517.4,18000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,UART0_RX ,,,,,Inout,1.8V-3.3V,N,General Purpose I/O,1.8V-3.3V,
,GPIO_B_2,GPIO_B_2,,5890,5517.4,19000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,UART1_TX ,,,,,Inout,1.8V-3.3V,N,General Purpose I/O,1.8V-3.3V,
,GPIO_B_3,GPIO_B_3,,6020,5517.4,20000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,UART1_RX ,,,,,Inout,1.8V-3.3V,N,General Purpose I/O,1.8V-3.3V,
,GPIO_B_4,GPIO_B_4,,6150,5517.4,21000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,SPI_CS ,Debug_3,,,,Inout,1.8V-3.3V,N,General Purpose I/O,1.8V-3.3V,
,GPIO_B_5,GPIO_B_5,,6280,5517.4,22000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_4,,,,Inout,1.8V-3.3V,N,General Purpose I/O,1.8V-3.3V,
,GPIO_B_6,GPIO_B_6,,5825,5404.8,23000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,SPI_MOSI (DQ0) ,Debug_5,,,,Inout,1.8V-3.3V,N,General Purpose I/O,1.8V-3.3V,
,GPIO_B_7,GPIO_B_7,,5955,5404.8,24000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,SPI_MISO (DQ1) ,Debug_6,,,,Inout,1.8V-3.3V,N,General Purpose I/O,1.8V-3.3V,
,GPIO_B_8,GPIO_B_8,,6085,5404.8,25000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,SPI_DQ2 ,Debug_7,,,,Inout,1.8V-3.3V,N,General Purpose I/O,1.8V-3.3V,
,GPIO_B_9,GPIO_B_9,,6215,5404.8,26000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,SPI_DQ3 ,Debug_8,,,,Inout,1.8V-3.3V,N,General Purpose I/O,1.8V-3.3V,
,GPIO_B_10,GPIO_B_10,,6345,5404.8,27000,23000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,Debug_9,,,,Inout,1.8V-3.3V,N,General Purpose I/O,1.8V-3.3V,
,GPIO_B_11,GPIO_B_11,,5760,5292.2,18000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,I2C_SDA ,Debug_10,,,,Inout,1.8V-3.3V,N,General Purpose I/O,1.8V-3.3V,
,GPIO_B_12,GPIO_B_12,,5890,5292.2,19000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,UART0_CTS,Debug_11,,,,Inout,1.8V-3.3V,N,SW0,1.8V-3.3V,
,GPIO_B_13,GPIO_B_13,,6020,5292.2,20000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,UART0_RTS,Debug_12,,,,Inout,1.8V-3.3V,N,SW1,1.8V-3.3V,
,GPIO_B_14,GPIO_B_14,,6150,5292.2,21000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,UART1_CTS,Debug_13,,,SRP_BI_SDS_18V_STB_*,Inout,1.2 / 1.5/ 1.8,N,SW2,1.8V-3.3V,
,GPIO_B_15,GPIO_B_15,,6280,5292.2,22000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,UART1_RTS,Debug_14,,,SRP_BI_SDS_18V_STB_*,Inout,1.2 / 1.5/ 1.8,,SW3,1.8V-3.3V,
,GPIO_C_0,GPIO_C_0,,5825,5179.6,23000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,gpt_event_0,Debug_15,,,SRP_BI_SDS_18V_STB_*,Inout,1.2 / 1.5/ 1.8,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_1,GPIO_C_1,,5955,5179.6,24000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpt_event_1,Debug_16,,,SRP_BI_SDS_18V_STB_*,Inout,1.2 / 1.5/ 1.8,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_2,GPIO_C_2,,6085,5179.6,25000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpt_event_2,Debug_17,,,SRP_BI_SDS_18V_STB_*,Inout,1.2 / 1.5/ 1.8,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_3,GPIO_C_3,,6215,5179.6,26000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpt_event_3,Debug_18,,,SRP_BI_SDS_18V_STB_*,Inout,1.2 / 1.5/ 1.8,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_4,GPIO_C_4,,6345,5179.6,27000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpt_pwm_0,Debug_19,,,SRP_BI_SDS_18V_STB_*,Inout,1.2 / 1.5/ 1.8,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_5,GPIO_C_5,,5760,5067,18000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpt_pwm_1,Debug_20,,,SRP_BI_SDS_18V_STB_*,Inout,1.2 / 1.5/ 1.8,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_6,GPIO_C_6,,5890,5067,19000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpt_pwm_2,Debug_21,,,SRP_BI_SDS_18V_STB_*,Inout,1.2 / 1.5/ 1.8,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_7,GPIO_C_7,,6020,5067,20000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpt_pwm_3,Debug_22,,,SRP_BI_SDS_18V_STB_*,Inout,1.2 / 1.5/ 1.8,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_8,GPIO_C_8,,6150,5067,21000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_23,,,SRP_BI_SDS_18V_STB_*,Inout,1.2 / 1.5/ 1.8,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_9,GPIO_C_9,,6280,5067,22000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_24,,,SRP_BI_SDS_18V_STB_*,Inout,1.2 / 1.5/ 1.8,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_10,GPIO_C_10,,5825,4954.4,23000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_25,,,,Inout,1.8V-3.3V,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_11,GPIO_C_11,,5955,4954.4,24000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_26,,,,Inout,1.8V-3.3V,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_12,GPIO_C_12,,6085,4954.4,25000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_27,,,??,Inout,,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_13,GPIO_C_13,,6215,4954.4,26000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_28,,,??,Inout,,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_14,GPIO_C_14,,6345,4954.4,27000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_29,,,??,Inout,,,General Purpose I/O,1.8V-3.3V,
,GPIO_C_15,GPIO_C_15,,5760,4841.8,18000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_30,,,,Inout,,,General Purpose I/O,1.8V-3.3V,
GBe,MDIO_MDC ,MDIO_MDC ,,5890,4841.8,19000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Debug_31,,,,Inout,,,,1.8V-3.3V,
,MDIO_DATA ,MDIO_DATA ,,6020,4841.8,20000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,1.8V-3.3V,
,RGMII_TXD0,RGMII_TXD0,,6150,4841.8,21000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Output ,,,,1.2 / 1.5/ 1.8,
,RGMII_TXD1,RGMII_TXD1,,6280,4841.8,22000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Output ,,,,1.2 / 1.5/ 1.8,
,RGMII_TXD2,RGMII_TXD2,,5825,4729.2,23000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Output ,,,,1.2 / 1.5/ 1.8,
,RGMII_TXD3,RGMII_TXD3,,5955,4729.2,24000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Output ,,,,1.2 / 1.5/ 1.8,
,RGMII_TX_CTL ,RGMII_TX_CTL ,,6085,4729.2,25000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Output ,,,,1.2 / 1.5/ 1.8,
,RGMII_TXC,RGMII_TXC,,6215,4729.2,26000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,Output ,,,,1.2 / 1.5/ 1.8,
,RGMII_RXD0,RGMII_RXD0,,6345,4729.2,27000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,Input ,,,,1.2 / 1.5/ 1.8,
,RGMII_RXD1,RGMII_RXD1,,5760,4616.6,18000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,Input ,,,,1.2 / 1.5/ 1.8,
,RGMII_RXD2,RGMII_RXD2,,5890,4616.6,19000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,Input ,,,,1.2 / 1.5/ 1.8,
,RGMII_RXD3,RGMII_RXD3,,6020,4616.6,20000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,Input ,,,,1.2 / 1.5/ 1.8,
,RGMII_RX_CTL ,RGMII_RX_CTL ,,6150,4616.6,21000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,Input,,,,1.2 / 1.5/ 1.9,
,RGMII_RXC ,RGMII_RXC ,,6280,4616.6,22000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,Input,,,,1.2 / 1.5/ 1.10,
USB,USB_DP ,USB_DP ,,5825,4504,23000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,Inout,,,,,
,USB_DN ,USB_DN ,,5955,4504,24000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,Inout,,,,,
,USB_XTAL_OUT,USB_XTAL_OUT,,6085,4504,25000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,Output,,,,,
,USB_XTAL_IN ,USB_XTAL_IN ,,6215,4504,26000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,Input,,,,,
I2C CLK,I2C_SCL ,I2C_SCL ,,6345,4504,27000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
SPI CLK,SPI_SCLK ,SPI_SCLK ,,5760,4504,17000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
GPT,GPT_RTC,GPT_RTC,,5890,4504,16000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,Inout,,,,,
DDR,PAD_MEM_DQS_N[0],PAD_MEM_DQS_N[0],,1600,6193,3000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQS_N[1],PAD_MEM_DQS_N[1],,1730,6193,4000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQS_N[2],PAD_MEM_DQS_N[2],,1860,6193,5000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQS_N[3],PAD_MEM_DQS_N[3],,1990,6193,6000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQS[0],PAD_MEM_DQS[0],,2120,6193,7000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQS[1],PAD_MEM_DQS[1],,2250,6193,8000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQS[2],PAD_MEM_DQS[2],,2380,6193,9000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQS[3],PAD_MEM_DQS[3],,2510,6193,10000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[0],PAD_MEM_DQ[0],,2640,6193,11000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[1],PAD_MEM_DQ[1],,2770,6193,12000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[2],PAD_MEM_DQ[2],,2900,6193,13000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[3],PAD_MEM_DQ[3],,3030,6193,14000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[4],PAD_MEM_DQ[4],,3160,6193,15000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[5],PAD_MEM_DQ[5],,3290,6193,16000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[6],PAD_MEM_DQ[6],,3420,6193,17000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[7],PAD_MEM_DQ[7],,3550,6193,18000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[8],PAD_MEM_DQ[8],,3680,6193,19000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[9],PAD_MEM_DQ[9],,3810,6193,20000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[10],PAD_MEM_DQ[10],,3940,6193,21000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[11],PAD_MEM_DQ[11],,1665,6080.4,3000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[12],PAD_MEM_DQ[12],,1795,6080.4,4000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[13],PAD_MEM_DQ[13],,1925,6080.4,5000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[14],PAD_MEM_DQ[14],,2055,6080.4,6000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[15],PAD_MEM_DQ[15],,2185,6080.4,7000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[16],PAD_MEM_DQ[16],,2315,6080.4,8000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[17],PAD_MEM_DQ[17],,2445,6080.4,9000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[18],PAD_MEM_DQ[18],,2575,6080.4,10000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[19],PAD_MEM_DQ[19],,2705,6080.4,11000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[20],PAD_MEM_DQ[20],,2835,6080.4,12000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[21],PAD_MEM_DQ[21],,2965,6080.4,13000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[22],PAD_MEM_DQ[22],,3095,6080.4,14000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[23],PAD_MEM_DQ[23],,3225,6080.4,15000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[24],PAD_MEM_DQ[24],,3355,6080.4,16000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[25],PAD_MEM_DQ[25],,3485,6080.4,17000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[26],PAD_MEM_DQ[26],,3615,6080.4,18000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[27],PAD_MEM_DQ[27],,3745,6080.4,19000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[28],PAD_MEM_DQ[28],,3875,6080.4,20000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[29],PAD_MEM_DQ[29],,4005,6080.4,21000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[30],PAD_MEM_DQ[30],,1600,5967.8,3000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DQ[31],PAD_MEM_DQ[31],,1730,5967.8,4000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DM[0],PAD_MEM_DM[0],,1860,5967.8,5000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DM[1],PAD_MEM_DM[1],,1990,5967.8,6000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DM[2],PAD_MEM_DM[2],,2120,5967.8,7000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_DM[3],PAD_MEM_DM[3],,2250,5967.8,8000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CLK[0],PAD_MEM_CLK[0],,2380,5967.8,9000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CLK[1],PAD_MEM_CLK[1],,2510,5967.8,10000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CLK_N[0],PAD_MEM_CLK_N[0],,2640,5967.8,11000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CLK_N[1],PAD_MEM_CLK_N[1],,2770,5967.8,12000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[0],PAD_MEM_CTL[0],,2900,5967.8,13000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[1],PAD_MEM_CTL[1],,3030,5967.8,14000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[2],PAD_MEM_CTL[2],,3160,5967.8,15000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[3],PAD_MEM_CTL[3],,3290,5967.8,16000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[4],PAD_MEM_CTL[4],,3420,5967.8,17000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[5],PAD_MEM_CTL[5],,3550,5967.8,18000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[6],PAD_MEM_CTL[6],,3680,5967.8,19000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[7],PAD_MEM_CTL[7],,3810,5967.8,20000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[8],PAD_MEM_CTL[8],,3940,5967.8,21000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[9],PAD_MEM_CTL[9],,1600,5855.2,3000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[10],PAD_MEM_CTL[10],,1730,5855.2,4000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[11],PAD_MEM_CTL[11],,1860,5855.2,5000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[12],PAD_MEM_CTL[12],,1990,5855.2,6000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[13],PAD_MEM_CTL[13],,2120,5855.2,7000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[14],PAD_MEM_CTL[14],,2250,5855.2,8000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[15],PAD_MEM_CTL[15],,2380,5855.2,9000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[16],PAD_MEM_CTL[16],,2510,5855.2,10000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[17],PAD_MEM_CTL[17],,2640,5855.2,11000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[18],PAD_MEM_CTL[18],,2770,5855.2,12000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[19],PAD_MEM_CTL[19],,2900,5855.2,13000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[20],PAD_MEM_CTL[20],,3030,5855.2,14000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[21],PAD_MEM_CTL[21],,3160,5855.2,15000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[22],PAD_MEM_CTL[22],,3290,5855.2,16000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[23],PAD_MEM_CTL[23],,3420,5855.2,17000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[24],PAD_MEM_CTL[24],,3550,5855.2,18000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[25],PAD_MEM_CTL[25],,3680,5855.2,19000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[26],PAD_MEM_CTL[26],,3810,5855.2,20000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[27],PAD_MEM_CTL[27],,3940,5855.2,21000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
,PAD_MEM_CTL[28],PAD_MEM_CTL[28],,4070,5855.2,22000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Inout,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_0_1_0,0,1,0,F2A_0,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_0_1_1,0,1,1,F2A_1,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_0_1_2,0,1,2,F2A_2,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_0_1_3,0,1,3,F2A_3,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_0_1_4,0,1,4,F2A_4,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_0_1_5,0,1,5,F2A_5,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_0_1_6,0,1,6,F2A_6,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_0_1_7,0,1,7,F2A_7,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_0_1_8,0,1,8,F2A_8,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_0_2_0,0,2,0,A2F_0,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_0_2_1,0,2,1,A2F_1,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_0_2_2,0,2,2,A2F_2,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_0_2_3,0,2,3,A2F_3,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_0_2_4,0,2,4,A2F_4,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_0_2_5,0,2,5,A2F_5,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_0_2_6,0,2,6,A2F_6,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_0_2_7,0,2,7,A2F_7,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_0_2_8,0,2,8,A2F_8,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_0_2_9,0,2,9,A2F_9,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_0_2_10,0,2,10,A2F_10,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_0_3_0,0,3,0,F2A_24,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_0_3_1,0,3,1,F2A_25,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_0_3_2,0,3,2,F2A_26,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_0_3_3,0,3,3,F2A_27,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_0_3_4,0,3,4,F2A_28,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_0_3_5,0,3,5,F2A_29,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_0_3_6,0,3,6,F2A_30,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_0_3_7,0,3,7,F2A_31,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_0_3_8,0,3,8,F2A_32,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_0_3_9,0,3,9,F2A_33,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_0_3_10,0,3,10,F2A_34,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_0_3_11,0,3,11,F2A_35,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_0_3_12,0,3,12,F2A_36,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_0_3_13,0,3,13,F2A_37,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_0_3_14,0,3,14,F2A_38,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_0_3_15,0,3,15,F2A_39,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_0_3_16,0,3,16,F2A_40,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_0_3_17,0,3,17,F2A_41,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_0_3_18,0,3,18,F2A_42,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_0_3_19,0,3,19,F2A_43,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_0_3_20,0,3,20,F2A_44,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_0_3_21,0,3,21,F2A_45,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_0_3_22,0,3,22,F2A_46,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_0_3_23,0,3,23,F2A_47,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_0_4_0,0,4,0,A2F_24,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_0_4_1,0,4,1,A2F_25,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_0_4_2,0,4,2,A2F_26,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_0_4_3,0,4,3,A2F_27,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_0_4_4,0,4,4,A2F_28,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_0_4_5,0,4,5,A2F_29,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_0_4_6,0,4,6,A2F_30,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_0_4_7,0,4,7,A2F_31,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_0_4_8,0,4,8,A2F_32,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_0_4_9,0,4,9,A2F_33,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_0_4_10,0,4,10,A2F_34,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_0_4_11,0,4,11,A2F_35,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_0_4_12,0,4,12,A2F_36,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,980,40,2000,1000,FPGA_0_4_13,0,4,13,A2F_37,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,980,40,2000,1000,FPGA_0_4_14,0,4,14,A2F_38,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,980,40,2000,1000,FPGA_0_4_15,0,4,15,A2F_39,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,70,40,1000,1000,FPGA_0_5_0,0,5,0,F2A_72,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_0_5_1,0,5,1,F2A_73,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_0_5_2,0,5,2,F2A_74,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_0_5_3,0,5,3,F2A_75,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_0_5_4,0,5,4,F2A_76,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_0_5_5,0,5,5,F2A_77,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_0_5_6,0,5,6,F2A_78,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_0_5_7,0,5,7,F2A_79,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_0_5_8,0,5,8,F2A_80,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_0_5_9,0,5,9,F2A_81,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_0_5_10,0,5,10,F2A_82,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,330,40,1000,3000,FPGA_0_5_11,0,5,11,F2A_83,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,330,40,1000,3000,FPGA_0_5_12,0,5,12,F2A_84,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,330,40,1000,3000,FPGA_0_5_13,0,5,13,F2A_85,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,330,40,1000,3000,FPGA_0_5_14,0,5,14,F2A_86,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_0_5_15,0,5,15,F2A_87,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_0_5_16,0,5,16,F2A_88,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_0_5_17,0,5,17,F2A_89,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_0_5_18,0,5,18,F2A_90,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_0_5_19,0,5,19,F2A_91,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_0_5_20,0,5,20,F2A_92,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_0_5_21,0,5,21,F2A_93,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_0_5_22,0,5,22,F2A_94,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_0_5_23,0,5,23,F2A_95,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,460,40,1000,4000,FPGA_0_6_0,0,6,0,A2F_72,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,460,40,1000,4000,FPGA_0_6_1,0,6,1,A2F_73,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,460,40,1000,4000,FPGA_0_6_2,0,6,2,A2F_74,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,460,40,1000,4000,FPGA_0_6_3,0,6,3,A2F_75,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,460,40,1000,4000,FPGA_0_6_4,0,6,4,A2F_76,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_0_6_5,0,6,5,A2F_77,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_0_6_6,0,6,6,A2F_78,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_0_6_7,0,6,7,A2F_79,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_0_6_8,0,6,8,A2F_80,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_0_6_9,0,6,9,A2F_81,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_0_6_10,0,6,10,A2F_82,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_0_6_11,0,6,11,A2F_83,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_0_6_12,0,6,12,A2F_84,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,980,40,2000,1000,FPGA_0_6_13,0,6,13,A2F_85,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,980,40,2000,1000,FPGA_0_6_14,0,6,14,A2F_86,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,980,40,2000,1000,FPGA_0_6_15,0,6,15,A2F_87,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,70,40,1000,1000,FPGA_0_7_0,0,7,0,F2A_120,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_0_7_1,0,7,1,F2A_121,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_0_7_2,0,7,2,F2A_122,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_0_7_3,0,7,3,F2A_123,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_0_7_4,0,7,4,F2A_124,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_0_7_5,0,7,5,F2A_125,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_0_7_6,0,7,6,F2A_126,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_0_7_7,0,7,7,F2A_127,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_0_7_8,0,7,8,F2A_128,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_0_7_9,0,7,9,F2A_129,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_0_7_10,0,7,10,F2A_130,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,330,40,1000,3000,FPGA_0_7_11,0,7,11,F2A_131,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,330,40,1000,3000,FPGA_0_7_12,0,7,12,F2A_132,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,330,40,1000,3000,FPGA_0_7_13,0,7,13,F2A_133,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,330,40,1000,3000,FPGA_0_7_14,0,7,14,F2A_134,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_0_7_15,0,7,15,F2A_135,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_0_7_16,0,7,16,F2A_136,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_0_7_17,0,7,17,F2A_137,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_0_7_18,0,7,18,F2A_138,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_0_7_19,0,7,19,F2A_139,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_0_7_20,0,7,20,F2A_140,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_0_7_21,0,7,21,F2A_141,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_0_7_22,0,7,22,F2A_142,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_0_7_23,0,7,23,F2A_143,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,460,40,1000,4000,FPGA_0_8_0,0,8,0,A2F_120,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,460,40,1000,4000,FPGA_0_8_1,0,8,1,A2F_121,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,460,40,1000,4000,FPGA_0_8_2,0,8,2,A2F_122,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,460,40,1000,4000,FPGA_0_8_3,0,8,3,A2F_123,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,460,40,1000,4000,FPGA_0_8_4,0,8,4,A2F_124,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_0_8_5,0,8,5,A2F_125,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_0_8_6,0,8,6,A2F_126,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_0_8_7,0,8,7,A2F_127,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_0_8_8,0,8,8,A2F_128,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_0_8_9,0,8,9,A2F_129,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_0_8_10,0,8,10,A2F_130,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_0_8_11,0,8,11,A2F_131,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_0_8_12,0,8,12,A2F_132,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,980,40,2000,1000,FPGA_0_8_13,0,8,13,A2F_133,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,980,40,2000,1000,FPGA_0_8_14,0,8,14,A2F_134,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,980,40,2000,1000,FPGA_0_8_15,0,8,15,A2F_135,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,70,40,1000,1000,FPGA_0_9_0,0,9,0,F2A_168,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_0_9_1,0,9,1,F2A_169,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_0_9_2,0,9,2,F2A_170,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_0_9_3,0,9,3,F2A_171,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_0_9_4,0,9,4,F2A_172,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_0_9_5,0,9,5,F2A_173,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_0_9_6,0,9,6,F2A_174,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_0_9_7,0,9,7,F2A_175,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_0_9_8,0,9,8,F2A_176,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_0_9_9,0,9,9,F2A_177,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_0_9_10,0,9,10,F2A_178,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,330,40,1000,3000,FPGA_0_9_11,0,9,11,F2A_179,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,330,40,1000,3000,FPGA_0_9_12,0,9,12,F2A_180,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,330,40,1000,3000,FPGA_0_9_13,0,9,13,F2A_181,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,330,40,1000,3000,FPGA_0_9_14,0,9,14,F2A_182,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_0_9_15,0,9,15,F2A_183,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_0_9_16,0,9,16,F2A_184,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_0_9_17,0,9,17,F2A_185,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_0_9_18,0,9,18,F2A_186,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_0_9_19,0,9,19,F2A_187,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_0_9_20,0,9,20,F2A_188,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_0_9_21,0,9,21,F2A_189,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_0_9_22,0,9,22,F2A_190,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_0_9_23,0,9,23,F2A_191,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,460,40,1000,4000,FPGA_0_10_0,0,10,0,A2F_168,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,460,40,1000,4000,FPGA_0_10_1,0,10,1,A2F_169,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,460,40,1000,4000,FPGA_0_10_2,0,10,2,A2F_170,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,460,40,1000,4000,FPGA_0_10_3,0,10,3,A2F_171,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,460,40,1000,4000,FPGA_0_10_4,0,10,4,A2F_172,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_0_10_5,0,10,5,A2F_173,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_0_10_6,0,10,6,A2F_174,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_0_10_7,0,10,7,A2F_175,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_0_10_8,0,10,8,A2F_176,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_0_10_9,0,10,9,A2F_177,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_0_10_10,0,10,10,A2F_178,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_0_10_11,0,10,11,A2F_179,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_0_10_12,0,10,12,A2F_180,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,980,40,2000,1000,FPGA_0_10_13,0,10,13,A2F_181,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,980,40,2000,1000,FPGA_0_10_14,0,10,14,A2F_182,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,980,40,2000,1000,FPGA_0_10_15,0,10,15,A2F_183,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,70,40,1000,1000,FPGA_0_11_0,0,11,0,F2A_216,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_0_11_1,0,11,1,F2A_217,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_0_11_2,0,11,2,F2A_218,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_0_11_3,0,11,3,F2A_219,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_0_11_4,0,11,4,F2A_220,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_0_11_5,0,11,5,F2A_221,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_0_11_6,0,11,6,F2A_222,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_0_11_7,0,11,7,F2A_223,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_0_11_8,0,11,8,F2A_224,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_0_11_9,0,11,9,F2A_225,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_0_11_10,0,11,10,F2A_226,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,330,40,1000,3000,FPGA_0_11_11,0,11,11,F2A_227,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,330,40,1000,3000,FPGA_0_11_12,0,11,12,F2A_228,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,330,40,1000,3000,FPGA_0_11_13,0,11,13,F2A_229,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,330,40,1000,3000,FPGA_0_11_14,0,11,14,F2A_230,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_0_11_15,0,11,15,F2A_231,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_0_11_16,0,11,16,F2A_232,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_0_11_17,0,11,17,F2A_233,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_0_11_18,0,11,18,F2A_234,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_0_11_19,0,11,19,F2A_235,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_0_11_20,0,11,20,F2A_236,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_0_11_21,0,11,21,F2A_237,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_0_11_22,0,11,22,F2A_238,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_0_11_23,0,11,23,F2A_239,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,460,40,1000,4000,FPGA_0_12_0,0,12,0,A2F_216,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,460,40,1000,4000,FPGA_0_12_1,0,12,1,A2F_217,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,460,40,1000,4000,FPGA_0_12_2,0,12,2,A2F_218,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,460,40,1000,4000,FPGA_0_12_3,0,12,3,A2F_219,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,460,40,1000,4000,FPGA_0_12_4,0,12,4,A2F_220,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_0_12_5,0,12,5,A2F_221,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_0_12_6,0,12,6,A2F_222,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_0_12_7,0,12,7,A2F_223,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_0_12_8,0,12,8,A2F_224,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_0_12_9,0,12,9,A2F_225,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_0_12_10,0,12,10,A2F_226,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_0_12_11,0,12,11,A2F_227,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_0_12_12,0,12,12,A2F_228,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,980,40,2000,1000,FPGA_0_12_13,0,12,13,A2F_229,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,980,40,2000,1000,FPGA_0_12_14,0,12,14,A2F_230,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,980,40,2000,1000,FPGA_0_12_15,0,12,15,A2F_231,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,70,40,1000,1000,FPGA_0_13_0,0,13,0,F2A_264,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_0_13_1,0,13,1,F2A_265,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_0_13_2,0,13,2,F2A_266,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_0_13_3,0,13,3,F2A_267,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_0_13_4,0,13,4,F2A_268,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_0_13_5,0,13,5,F2A_269,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_0_13_6,0,13,6,F2A_270,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_0_13_7,0,13,7,F2A_271,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_0_13_8,0,13,8,F2A_272,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_0_13_9,0,13,9,F2A_273,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_0_13_10,0,13,10,F2A_274,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,330,40,1000,3000,FPGA_0_13_11,0,13,11,F2A_275,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,330,40,1000,3000,FPGA_0_13_12,0,13,12,F2A_276,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,330,40,1000,3000,FPGA_0_13_13,0,13,13,F2A_277,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,330,40,1000,3000,FPGA_0_13_14,0,13,14,F2A_278,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_0_13_15,0,13,15,F2A_279,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_0_13_16,0,13,16,F2A_280,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_0_13_17,0,13,17,F2A_281,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_0_13_18,0,13,18,F2A_282,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_0_13_19,0,13,19,F2A_283,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_0_13_20,0,13,20,F2A_284,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_0_13_21,0,13,21,F2A_285,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_0_13_22,0,13,22,F2A_286,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_0_13_23,0,13,23,F2A_287,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,460,40,1000,4000,FPGA_0_14_0,0,14,0,A2F_264,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,460,40,1000,4000,FPGA_0_14_1,0,14,1,A2F_265,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,460,40,1000,4000,FPGA_0_14_2,0,14,2,A2F_266,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,460,40,1000,4000,FPGA_0_14_3,0,14,3,A2F_267,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,460,40,1000,4000,FPGA_0_14_4,0,14,4,A2F_268,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_0_14_5,0,14,5,A2F_269,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_0_14_6,0,14,6,A2F_270,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_0_14_7,0,14,7,A2F_271,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_0_14_8,0,14,8,A2F_272,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_0_14_9,0,14,9,A2F_273,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_0_14_10,0,14,10,A2F_274,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_0_14_11,0,14,11,A2F_275,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_0_14_12,0,14,12,A2F_276,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,980,40,2000,1000,FPGA_0_14_13,0,14,13,A2F_277,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,980,40,2000,1000,FPGA_0_14_14,0,14,14,A2F_278,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,980,40,2000,1000,FPGA_0_14_15,0,14,15,A2F_279,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,70,40,1000,1000,FPGA_0_15_0,0,15,0,F2A_312,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_0_15_1,0,15,1,F2A_313,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_0_15_2,0,15,2,F2A_314,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_0_15_3,0,15,3,F2A_315,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_0_15_4,0,15,4,F2A_316,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_0_15_5,0,15,5,F2A_317,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_0_15_6,0,15,6,F2A_318,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_0_15_7,0,15,7,F2A_319,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_0_15_8,0,15,8,F2A_320,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_0_15_9,0,15,9,F2A_321,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_0_15_10,0,15,10,F2A_322,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,330,40,1000,3000,FPGA_0_15_11,0,15,11,F2A_323,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,330,40,1000,3000,FPGA_0_15_12,0,15,12,F2A_324,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,330,40,1000,3000,FPGA_0_15_13,0,15,13,F2A_325,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,330,40,1000,3000,FPGA_0_15_14,0,15,14,F2A_326,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_0_15_15,0,15,15,F2A_327,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_0_15_16,0,15,16,F2A_328,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_0_15_17,0,15,17,F2A_329,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_0_15_18,0,15,18,F2A_330,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_0_15_19,0,15,19,F2A_331,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_0_15_20,0,15,20,F2A_332,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_0_15_21,0,15,21,F2A_333,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_0_15_22,0,15,22,F2A_334,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_0_15_23,0,15,23,F2A_335,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,460,40,1000,4000,FPGA_0_16_0,0,16,0,A2F_312,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,460,40,1000,4000,FPGA_0_16_1,0,16,1,A2F_313,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,460,40,1000,4000,FPGA_0_16_2,0,16,2,A2F_314,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,460,40,1000,4000,FPGA_0_16_3,0,16,3,A2F_315,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,460,40,1000,4000,FPGA_0_16_4,0,16,4,A2F_316,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_0_16_5,0,16,5,A2F_317,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_0_16_6,0,16,6,A2F_318,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_0_16_7,0,16,7,A2F_319,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_0_16_8,0,16,8,A2F_320,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_0_16_9,0,16,9,A2F_321,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_0_16_10,0,16,10,A2F_322,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_0_16_11,0,16,11,A2F_323,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_0_16_12,0,16,12,A2F_324,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,980,40,2000,1000,FPGA_0_16_13,0,16,13,A2F_325,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,980,40,2000,1000,FPGA_0_16_14,0,16,14,A2F_326,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,980,40,2000,1000,FPGA_0_16_15,0,16,15,A2F_327,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,70,40,1000,1000,FPGA_0_17_0,0,17,0,F2A_360,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_0_17_1,0,17,1,F2A_361,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_0_17_2,0,17,2,F2A_362,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_0_17_3,0,17,3,F2A_363,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_0_17_4,0,17,4,F2A_364,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_0_17_5,0,17,5,F2A_365,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_0_17_6,0,17,6,F2A_366,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_0_17_7,0,17,7,F2A_367,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_0_17_8,0,17,8,F2A_368,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_0_17_9,0,17,9,F2A_369,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_0_17_10,0,17,10,F2A_370,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,330,40,1000,3000,FPGA_0_17_11,0,17,11,F2A_371,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,330,40,1000,3000,FPGA_0_17_12,0,17,12,F2A_372,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,330,40,1000,3000,FPGA_0_17_13,0,17,13,F2A_373,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,330,40,1000,3000,FPGA_0_17_14,0,17,14,F2A_374,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_0_17_15,0,17,15,F2A_375,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_0_17_16,0,17,16,F2A_376,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_0_17_17,0,17,17,F2A_377,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_0_17_18,0,17,18,F2A_378,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_0_17_19,0,17,19,F2A_379,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_0_17_20,0,17,20,F2A_380,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_0_17_21,0,17,21,F2A_381,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_0_17_22,0,17,22,F2A_382,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_0_17_23,0,17,23,F2A_383,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,460,40,1000,4000,FPGA_0_18_0,0,18,0,A2F_360,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,460,40,1000,4000,FPGA_0_18_1,0,18,1,A2F_361,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,460,40,1000,4000,FPGA_0_18_2,0,18,2,A2F_362,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,460,40,1000,4000,FPGA_0_18_3,0,18,3,A2F_363,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,460,40,1000,4000,FPGA_0_18_4,0,18,4,A2F_364,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_0_18_5,0,18,5,A2F_365,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_0_18_6,0,18,6,A2F_366,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_0_18_7,0,18,7,A2F_367,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_0_18_8,0,18,8,A2F_368,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_0_18_9,0,18,9,A2F_369,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_0_18_10,0,18,10,A2F_370,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_0_18_11,0,18,11,A2F_371,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_0_18_12,0,18,12,A2F_372,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,980,40,2000,1000,FPGA_0_18_13,0,18,13,A2F_373,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,980,40,2000,1000,FPGA_0_18_14,0,18,14,A2F_374,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,980,40,2000,1000,FPGA_0_18_15,0,18,15,A2F_375,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,70,40,1000,1000,FPGA_0_19_0,0,19,0,F2A_408,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_0_19_1,0,19,1,F2A_409,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_0_19_2,0,19,2,F2A_410,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_0_19_3,0,19,3,F2A_411,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_0_19_4,0,19,4,F2A_412,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_0_19_5,0,19,5,F2A_413,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_0_19_6,0,19,6,F2A_414,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_0_19_7,0,19,7,F2A_415,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_0_19_8,0,19,8,F2A_416,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_0_19_9,0,19,9,F2A_417,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_0_19_10,0,19,10,F2A_418,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,330,40,1000,3000,FPGA_0_19_11,0,19,11,F2A_419,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,330,40,1000,3000,FPGA_0_19_12,0,19,12,F2A_420,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,330,40,1000,3000,FPGA_0_19_13,0,19,13,F2A_421,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,330,40,1000,3000,FPGA_0_19_14,0,19,14,F2A_422,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_0_19_15,0,19,15,F2A_423,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_0_19_16,0,19,16,F2A_424,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_0_19_17,0,19,17,F2A_425,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_0_19_18,0,19,18,F2A_426,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_0_19_19,0,19,19,F2A_427,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_0_19_20,0,19,20,F2A_428,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_0_19_21,0,19,21,F2A_429,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_0_19_22,0,19,22,F2A_430,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_0_19_23,0,19,23,F2A_431,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,460,40,1000,4000,FPGA_0_20_0,0,20,0,A2F_408,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,460,40,1000,4000,FPGA_0_20_1,0,20,1,A2F_409,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,460,40,1000,4000,FPGA_0_20_2,0,20,2,A2F_410,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,460,40,1000,4000,FPGA_0_20_3,0,20,3,A2F_411,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,460,40,1000,4000,FPGA_0_20_4,0,20,4,A2F_412,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_0_20_5,0,20,5,A2F_413,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_0_20_6,0,20,6,A2F_414,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_0_20_7,0,20,7,A2F_415,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_0_20_8,0,20,8,A2F_416,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_0_20_9,0,20,9,A2F_417,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_0_20_10,0,20,10,A2F_418,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_0_20_11,0,20,11,A2F_419,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_0_20_12,0,20,12,A2F_420,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,980,40,2000,1000,FPGA_0_20_13,0,20,13,A2F_421,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,980,40,2000,1000,FPGA_0_20_14,0,20,14,A2F_422,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,980,40,2000,1000,FPGA_0_20_15,0,20,15,A2F_423,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,70,40,1000,1000,FPGA_0_21_0,0,21,0,F2A_456,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_0_21_1,0,21,1,F2A_457,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_0_21_2,0,21,2,F2A_458,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_0_21_3,0,21,3,F2A_459,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_0_21_4,0,21,4,F2A_460,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_0_21_5,0,21,5,F2A_461,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_0_21_6,0,21,6,F2A_462,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_0_21_7,0,21,7,F2A_463,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_0_21_8,0,21,8,F2A_464,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_0_21_9,0,21,9,F2A_465,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_0_21_10,0,21,10,F2A_466,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,330,40,1000,3000,FPGA_0_21_11,0,21,11,F2A_467,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,330,40,1000,3000,FPGA_0_21_12,0,21,12,F2A_468,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,330,40,1000,3000,FPGA_0_21_13,0,21,13,F2A_469,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,330,40,1000,3000,FPGA_0_21_14,0,21,14,F2A_470,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_0_21_15,0,21,15,F2A_471,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_0_21_16,0,21,16,F2A_472,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_0_21_17,0,21,17,F2A_473,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_0_21_18,0,21,18,F2A_474,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_0_21_19,0,21,19,F2A_475,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_0_21_20,0,21,20,F2A_476,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_0_21_21,0,21,21,F2A_477,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_0_21_22,0,21,22,F2A_478,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_0_21_23,0,21,23,F2A_479,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,460,40,1000,4000,FPGA_0_22_0,0,22,0,A2F_456,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,460,40,1000,4000,FPGA_0_22_1,0,22,1,A2F_457,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,460,40,1000,4000,FPGA_0_22_2,0,22,2,A2F_458,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,460,40,1000,4000,FPGA_0_22_3,0,22,3,A2F_459,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,460,40,1000,4000,FPGA_0_22_4,0,22,4,A2F_460,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_0_22_5,0,22,5,A2F_461,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_0_22_6,0,22,6,A2F_462,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_0_22_7,0,22,7,A2F_463,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_0_22_8,0,22,8,A2F_464,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_0_22_9,0,22,9,A2F_465,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_0_22_10,0,22,10,A2F_466,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_0_22_11,0,22,11,A2F_467,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_0_22_12,0,22,12,A2F_468,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,980,40,2000,1000,FPGA_0_22_13,0,22,13,A2F_469,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,980,40,2000,1000,FPGA_0_22_14,0,22,14,A2F_470,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,980,40,2000,1000,FPGA_0_22_15,0,22,15,A2F_471,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_0_23_0,0,23,0,F2A_504,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_0_23_1,0,23,1,F2A_505,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_0_23_2,0,23,2,F2A_506,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_0_23_3,0,23,3,F2A_507,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_0_23_4,0,23,4,F2A_508,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_0_23_5,0,23,5,F2A_509,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_0_23_6,0,23,6,F2A_510,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_0_23_7,0,23,7,F2A_511,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_0_23_8,0,23,8,F2A_512,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_0_24_0,0,24,0,A2F_504,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_0_24_1,0,24,1,A2F_505,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_0_24_2,0,24,2,A2F_506,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_0_24_3,0,24,3,A2F_507,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_0_24_4,0,24,4,A2F_508,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_0_24_5,0,24,5,A2F_509,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_0_24_6,0,24,6,A2F_510,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_0_24_7,0,24,7,A2F_511,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_0_24_8,0,24,8,A2F_512,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_0_24_9,0,24,9,A2F_513,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_0_24_10,0,24,10,A2F_514,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_0_25_0,0,25,0,F2A_528,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_0_25_1,0,25,1,F2A_529,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_0_25_2,0,25,2,F2A_530,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_0_25_3,0,25,3,F2A_531,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_0_25_4,0,25,4,F2A_532,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_0_25_5,0,25,5,F2A_533,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_0_25_6,0,25,6,F2A_534,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_0_25_7,0,25,7,F2A_535,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_0_25_8,0,25,8,F2A_536,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_0_25_9,0,25,9,F2A_537,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_0_25_10,0,25,10,F2A_538,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_0_25_11,0,25,11,F2A_539,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_0_25_12,0,25,12,F2A_540,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_0_25_13,0,25,13,F2A_541,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_0_25_14,0,25,14,F2A_542,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_0_25_15,0,25,15,F2A_543,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_0_25_16,0,25,16,F2A_544,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_0_25_17,0,25,17,F2A_545,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_0_25_18,0,25,18,F2A_546,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_0_25_19,0,25,19,F2A_547,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_0_25_20,0,25,20,F2A_548,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_0_25_21,0,25,21,F2A_549,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_0_25_22,0,25,22,F2A_550,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_0_25_23,0,25,23,F2A_551,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_0_26_0,0,26,0,A2F_528,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_0_26_1,0,26,1,A2F_529,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_0_26_2,0,26,2,A2F_530,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_0_26_3,0,26,3,A2F_531,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_0_26_4,0,26,4,A2F_532,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_0_26_5,0,26,5,A2F_533,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_0_26_6,0,26,6,A2F_534,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_0_26_7,0,26,7,A2F_535,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_0_26_8,0,26,8,A2F_536,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_0_26_9,0,26,9,A2F_537,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_0_26_10,0,26,10,A2F_538,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_0_26_11,0,26,11,A2F_539,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_0_26_12,0,26,12,A2F_540,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,980,40,2000,1000,FPGA_0_26_13,0,26,13,A2F_541,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,980,40,2000,1000,FPGA_0_26_14,0,26,14,A2F_542,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,980,40,2000,1000,FPGA_0_26_15,0,26,15,A2F_543,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,70,40,1000,1000,FPGA_0_27_0,0,27,0,F2A_576,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_0_27_1,0,27,1,F2A_577,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_0_27_2,0,27,2,F2A_578,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_0_27_3,0,27,3,F2A_579,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_0_27_4,0,27,4,F2A_580,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_0_27_5,0,27,5,F2A_581,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_0_27_6,0,27,6,F2A_582,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_0_27_7,0,27,7,F2A_583,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_0_27_8,0,27,8,F2A_584,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_0_27_9,0,27,9,F2A_585,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_0_27_10,0,27,10,F2A_586,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,330,40,1000,3000,FPGA_0_27_11,0,27,11,F2A_587,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,330,40,1000,3000,FPGA_0_27_12,0,27,12,F2A_588,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,330,40,1000,3000,FPGA_0_27_13,0,27,13,F2A_589,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,330,40,1000,3000,FPGA_0_27_14,0,27,14,F2A_590,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_0_27_15,0,27,15,F2A_591,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_0_27_16,0,27,16,F2A_592,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_0_27_17,0,27,17,F2A_593,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_0_27_18,0,27,18,F2A_594,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_0_27_19,0,27,19,F2A_595,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_0_27_20,0,27,20,F2A_596,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_0_27_21,0,27,21,F2A_597,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_0_27_22,0,27,22,F2A_598,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_0_27_23,0,27,23,F2A_599,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,460,40,1000,4000,FPGA_0_28_0,0,28,0,A2F_576,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,460,40,1000,4000,FPGA_0_28_1,0,28,1,A2F_577,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,460,40,1000,4000,FPGA_0_28_2,0,28,2,A2F_578,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,460,40,1000,4000,FPGA_0_28_3,0,28,3,A2F_579,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,460,40,1000,4000,FPGA_0_28_4,0,28,4,A2F_580,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_0_28_5,0,28,5,A2F_581,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_0_28_6,0,28,6,A2F_582,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_0_28_7,0,28,7,A2F_583,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_0_28_8,0,28,8,A2F_584,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_0_28_9,0,28,9,A2F_585,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_0_28_10,0,28,10,A2F_586,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_0_28_11,0,28,11,A2F_587,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_0_28_12,0,28,12,A2F_588,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,980,40,2000,1000,FPGA_0_28_13,0,28,13,A2F_589,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,980,40,2000,1000,FPGA_0_28_14,0,28,14,A2F_590,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,980,40,2000,1000,FPGA_0_28_15,0,28,15,A2F_591,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,70,40,1000,1000,FPGA_0_29_0,0,29,0,F2A_624,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_0_29_1,0,29,1,F2A_625,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_0_29_2,0,29,2,F2A_626,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_0_29_3,0,29,3,F2A_627,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_0_29_4,0,29,4,F2A_628,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_0_29_5,0,29,5,F2A_629,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_0_29_6,0,29,6,F2A_630,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_0_29_7,0,29,7,F2A_631,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_0_29_8,0,29,8,F2A_632,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_0_29_9,0,29,9,F2A_633,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_0_29_10,0,29,10,F2A_634,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,330,40,1000,3000,FPGA_0_29_11,0,29,11,F2A_635,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,330,40,1000,3000,FPGA_0_29_12,0,29,12,F2A_636,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,330,40,1000,3000,FPGA_0_29_13,0,29,13,F2A_637,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,330,40,1000,3000,FPGA_0_29_14,0,29,14,F2A_638,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_0_29_15,0,29,15,F2A_639,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_0_29_16,0,29,16,F2A_640,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_0_29_17,0,29,17,F2A_641,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_0_29_18,0,29,18,F2A_642,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_0_29_19,0,29,19,F2A_643,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_0_29_20,0,29,20,F2A_644,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_0_29_21,0,29,21,F2A_645,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_0_29_22,0,29,22,F2A_646,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_0_29_23,0,29,23,F2A_647,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,460,40,1000,4000,FPGA_0_30_0,0,30,0,A2F_624,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,460,40,1000,4000,FPGA_0_30_1,0,30,1,A2F_625,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,460,40,1000,4000,FPGA_0_30_2,0,30,2,A2F_626,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,460,40,1000,4000,FPGA_0_30_3,0,30,3,A2F_627,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,460,40,1000,4000,FPGA_0_30_4,0,30,4,A2F_628,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_0_30_5,0,30,5,A2F_629,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_0_30_6,0,30,6,A2F_630,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_0_30_7,0,30,7,A2F_631,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_0_30_8,0,30,8,A2F_632,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_0_30_9,0,30,9,A2F_633,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_0_30_10,0,30,10,A2F_634,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_0_30_11,0,30,11,A2F_635,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_0_30_12,0,30,12,A2F_636,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,980,40,2000,1000,FPGA_0_30_13,0,30,13,A2F_637,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,980,40,2000,1000,FPGA_0_30_14,0,30,14,A2F_638,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,980,40,2000,1000,FPGA_0_30_15,0,30,15,A2F_639,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,70,40,1000,1000,FPGA_0_31_0,0,31,0,F2A_672,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_0_31_1,0,31,1,F2A_673,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_0_31_2,0,31,2,F2A_674,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_0_31_3,0,31,3,F2A_675,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_0_31_4,0,31,4,F2A_676,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_0_31_5,0,31,5,F2A_677,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_0_31_6,0,31,6,F2A_678,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_0_31_7,0,31,7,F2A_679,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_0_31_8,0,31,8,F2A_680,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_0_31_9,0,31,9,F2A_681,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_0_31_10,0,31,10,F2A_682,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,330,40,1000,3000,FPGA_0_31_11,0,31,11,F2A_683,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,330,40,1000,3000,FPGA_0_31_12,0,31,12,F2A_684,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,330,40,1000,3000,FPGA_0_31_13,0,31,13,F2A_685,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,330,40,1000,3000,FPGA_0_31_14,0,31,14,F2A_686,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_0_31_15,0,31,15,F2A_687,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_0_31_16,0,31,16,F2A_688,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_0_31_17,0,31,17,F2A_689,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_0_31_18,0,31,18,F2A_690,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_0_31_19,0,31,19,F2A_691,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_0_31_20,0,31,20,F2A_692,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_0_31_21,0,31,21,F2A_693,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_0_31_22,0,31,22,F2A_694,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_0_31_23,0,31,23,F2A_695,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,460,40,1000,4000,FPGA_0_32_0,0,32,0,A2F_672,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,460,40,1000,4000,FPGA_0_32_1,0,32,1,A2F_673,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,460,40,1000,4000,FPGA_0_32_2,0,32,2,A2F_674,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,460,40,1000,4000,FPGA_0_32_3,0,32,3,A2F_675,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,460,40,1000,4000,FPGA_0_32_4,0,32,4,A2F_676,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_0_32_5,0,32,5,A2F_677,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_0_32_6,0,32,6,A2F_678,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_0_32_7,0,32,7,A2F_679,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_0_32_8,0,32,8,A2F_680,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_0_32_9,0,32,9,A2F_681,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_0_32_10,0,32,10,A2F_682,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_0_32_11,0,32,11,A2F_683,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_0_32_12,0,32,12,A2F_684,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,980,40,2000,1000,FPGA_0_32_13,0,32,13,A2F_685,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,980,40,2000,1000,FPGA_0_32_14,0,32,14,A2F_686,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,980,40,2000,1000,FPGA_0_32_15,0,32,15,A2F_687,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,70,40,1000,1000,FPGA_0_33_0,0,33,0,F2A_720,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_0_33_1,0,33,1,F2A_721,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_0_33_2,0,33,2,F2A_722,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_0_33_3,0,33,3,F2A_723,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_0_33_4,0,33,4,F2A_724,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_0_33_5,0,33,5,F2A_725,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_0_33_6,0,33,6,F2A_726,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_0_33_7,0,33,7,F2A_727,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_0_33_8,0,33,8,F2A_728,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_0_33_9,0,33,9,F2A_729,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_0_33_10,0,33,10,F2A_730,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,330,40,1000,3000,FPGA_0_33_11,0,33,11,F2A_731,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,330,40,1000,3000,FPGA_0_33_12,0,33,12,F2A_732,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,330,40,1000,3000,FPGA_0_33_13,0,33,13,F2A_733,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,330,40,1000,3000,FPGA_0_33_14,0,33,14,F2A_734,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_0_33_15,0,33,15,F2A_735,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_0_33_16,0,33,16,F2A_736,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_0_33_17,0,33,17,F2A_737,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_0_33_18,0,33,18,F2A_738,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_0_33_19,0,33,19,F2A_739,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_0_33_20,0,33,20,F2A_740,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_0_33_21,0,33,21,F2A_741,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_0_33_22,0,33,22,F2A_742,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_0_33_23,0,33,23,F2A_743,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,460,40,1000,4000,FPGA_0_34_0,0,34,0,A2F_720,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,460,40,1000,4000,FPGA_0_34_1,0,34,1,A2F_721,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,460,40,1000,4000,FPGA_0_34_2,0,34,2,A2F_722,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,460,40,1000,4000,FPGA_0_34_3,0,34,3,A2F_723,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,460,40,1000,4000,FPGA_0_34_4,0,34,4,A2F_724,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_0_34_5,0,34,5,A2F_725,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_0_34_6,0,34,6,A2F_726,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_0_34_7,0,34,7,A2F_727,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_0_34_8,0,34,8,A2F_728,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_0_34_9,0,34,9,A2F_729,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_0_34_10,0,34,10,A2F_730,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_0_34_11,0,34,11,A2F_731,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_0_34_12,0,34,12,A2F_732,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,980,40,2000,1000,FPGA_0_34_13,0,34,13,A2F_733,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,980,40,2000,1000,FPGA_0_34_14,0,34,14,A2F_734,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,980,40,2000,1000,FPGA_0_34_15,0,34,15,A2F_735,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,70,40,1000,1000,FPGA_0_35_0,0,35,0,F2A_768,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_0_35_1,0,35,1,F2A_769,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_0_35_2,0,35,2,F2A_770,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_0_35_3,0,35,3,F2A_771,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_0_35_4,0,35,4,F2A_772,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_0_35_5,0,35,5,F2A_773,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_0_35_6,0,35,6,F2A_774,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_0_35_7,0,35,7,F2A_775,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_0_35_8,0,35,8,F2A_776,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_0_35_9,0,35,9,F2A_777,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_0_35_10,0,35,10,F2A_778,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,330,40,1000,3000,FPGA_0_35_11,0,35,11,F2A_779,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,330,40,1000,3000,FPGA_0_35_12,0,35,12,F2A_780,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,330,40,1000,3000,FPGA_0_35_13,0,35,13,F2A_781,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,330,40,1000,3000,FPGA_0_35_14,0,35,14,F2A_782,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_0_35_15,0,35,15,F2A_783,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_0_35_16,0,35,16,F2A_784,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_0_35_17,0,35,17,F2A_785,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_0_35_18,0,35,18,F2A_786,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_0_35_19,0,35,19,F2A_787,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_0_35_20,0,35,20,F2A_788,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_0_35_21,0,35,21,F2A_789,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_0_35_22,0,35,22,F2A_790,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_0_35_23,0,35,23,F2A_791,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,460,40,1000,4000,FPGA_0_36_0,0,36,0,A2F_768,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,460,40,1000,4000,FPGA_0_36_1,0,36,1,A2F_769,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,460,40,1000,4000,FPGA_0_36_2,0,36,2,A2F_770,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,460,40,1000,4000,FPGA_0_36_3,0,36,3,A2F_771,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,460,40,1000,4000,FPGA_0_36_4,0,36,4,A2F_772,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_0_36_5,0,36,5,A2F_773,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_0_36_6,0,36,6,A2F_774,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_0_36_7,0,36,7,A2F_775,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_0_36_8,0,36,8,A2F_776,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_0_36_9,0,36,9,A2F_777,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_0_36_10,0,36,10,A2F_778,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_0_36_11,0,36,11,A2F_779,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_0_36_12,0,36,12,A2F_780,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,980,40,2000,1000,FPGA_0_36_13,0,36,13,A2F_781,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,980,40,2000,1000,FPGA_0_36_14,0,36,14,A2F_782,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,980,40,2000,1000,FPGA_0_36_15,0,36,15,A2F_783,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,70,40,1000,1000,FPGA_0_37_0,0,37,0,F2A_816,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_0_37_1,0,37,1,F2A_817,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_0_37_2,0,37,2,F2A_818,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_0_37_3,0,37,3,F2A_819,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_0_37_4,0,37,4,F2A_820,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_0_37_5,0,37,5,F2A_821,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_0_37_6,0,37,6,F2A_822,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_0_37_7,0,37,7,F2A_823,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_0_37_8,0,37,8,F2A_824,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_0_37_9,0,37,9,F2A_825,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_0_37_10,0,37,10,F2A_826,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,330,40,1000,3000,FPGA_0_37_11,0,37,11,F2A_827,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,330,40,1000,3000,FPGA_0_37_12,0,37,12,F2A_828,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,330,40,1000,3000,FPGA_0_37_13,0,37,13,F2A_829,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,330,40,1000,3000,FPGA_0_37_14,0,37,14,F2A_830,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_0_37_15,0,37,15,F2A_831,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_0_37_16,0,37,16,F2A_832,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_0_37_17,0,37,17,F2A_833,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_0_37_18,0,37,18,F2A_834,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_0_37_19,0,37,19,F2A_835,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_0_37_20,0,37,20,F2A_836,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_0_37_21,0,37,21,F2A_837,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_0_37_22,0,37,22,F2A_838,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_0_37_23,0,37,23,F2A_839,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,460,40,1000,4000,FPGA_0_38_0,0,38,0,A2F_816,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,460,40,1000,4000,FPGA_0_38_1,0,38,1,A2F_817,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,460,40,1000,4000,FPGA_0_38_2,0,38,2,A2F_818,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,460,40,1000,4000,FPGA_0_38_3,0,38,3,A2F_819,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,460,40,1000,4000,FPGA_0_38_4,0,38,4,A2F_820,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_0_38_5,0,38,5,A2F_821,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_0_38_6,0,38,6,A2F_822,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_0_38_7,0,38,7,A2F_823,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_0_38_8,0,38,8,A2F_824,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_0_38_9,0,38,9,A2F_825,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_0_38_10,0,38,10,A2F_826,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_0_38_11,0,38,11,A2F_827,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_0_38_12,0,38,12,A2F_828,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,980,40,2000,1000,FPGA_0_38_13,0,38,13,A2F_829,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,980,40,2000,1000,FPGA_0_38_14,0,38,14,A2F_830,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,980,40,2000,1000,FPGA_0_38_15,0,38,15,A2F_831,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,70,40,1000,1000,FPGA_0_39_0,0,39,0,F2A_864,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_0_39_1,0,39,1,F2A_865,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_0_39_2,0,39,2,F2A_866,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_0_39_3,0,39,3,F2A_867,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_0_39_4,0,39,4,F2A_868,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_0_39_5,0,39,5,F2A_869,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_0_39_6,0,39,6,F2A_870,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_0_39_7,0,39,7,F2A_871,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_0_39_8,0,39,8,F2A_872,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_0_39_9,0,39,9,F2A_873,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_0_39_10,0,39,10,F2A_874,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,330,40,1000,3000,FPGA_0_39_11,0,39,11,F2A_875,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,330,40,1000,3000,FPGA_0_39_12,0,39,12,F2A_876,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,330,40,1000,3000,FPGA_0_39_13,0,39,13,F2A_877,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,330,40,1000,3000,FPGA_0_39_14,0,39,14,F2A_878,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_0_39_15,0,39,15,F2A_879,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_0_39_16,0,39,16,F2A_880,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_0_39_17,0,39,17,F2A_881,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_0_39_18,0,39,18,F2A_882,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_0_39_19,0,39,19,F2A_883,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_0_39_20,0,39,20,F2A_884,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_0_39_21,0,39,21,F2A_885,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_0_39_22,0,39,22,F2A_886,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_0_39_23,0,39,23,F2A_887,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,460,40,1000,4000,FPGA_0_40_0,0,40,0,A2F_864,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,460,40,1000,4000,FPGA_0_40_1,0,40,1,A2F_865,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,460,40,1000,4000,FPGA_0_40_2,0,40,2,A2F_866,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,460,40,1000,4000,FPGA_0_40_3,0,40,3,A2F_867,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,460,40,1000,4000,FPGA_0_40_4,0,40,4,A2F_868,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_0_40_5,0,40,5,A2F_869,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_0_40_6,0,40,6,A2F_870,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_0_40_7,0,40,7,A2F_871,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_0_40_8,0,40,8,A2F_872,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_0_40_9,0,40,9,A2F_873,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_0_40_10,0,40,10,A2F_874,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_0_40_11,0,40,11,A2F_875,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_0_40_12,0,40,12,A2F_876,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,980,40,2000,1000,FPGA_0_40_13,0,40,13,A2F_877,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,980,40,2000,1000,FPGA_0_40_14,0,40,14,A2F_878,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,980,40,2000,1000,FPGA_0_40_15,0,40,15,A2F_879,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,70,40,1000,1000,FPGA_0_41_0,0,41,0,F2A_912,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_0_41_1,0,41,1,F2A_913,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_0_41_2,0,41,2,F2A_914,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_0_41_3,0,41,3,F2A_915,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_0_41_4,0,41,4,F2A_916,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_0_41_5,0,41,5,F2A_917,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_0_41_6,0,41,6,F2A_918,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_0_41_7,0,41,7,F2A_919,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_0_41_8,0,41,8,F2A_920,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_0_41_9,0,41,9,F2A_921,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_0_41_10,0,41,10,F2A_922,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,330,40,1000,3000,FPGA_0_41_11,0,41,11,F2A_923,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,330,40,1000,3000,FPGA_0_41_12,0,41,12,F2A_924,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,330,40,1000,3000,FPGA_0_41_13,0,41,13,F2A_925,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,330,40,1000,3000,FPGA_0_41_14,0,41,14,F2A_926,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_0_41_15,0,41,15,F2A_927,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_0_41_16,0,41,16,F2A_928,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_0_41_17,0,41,17,F2A_929,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_0_41_18,0,41,18,F2A_930,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_0_41_19,0,41,19,F2A_931,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_0_41_20,0,41,20,F2A_932,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_0_41_21,0,41,21,F2A_933,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_0_41_22,0,41,22,F2A_934,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_0_41_23,0,41,23,F2A_935,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,460,40,1000,4000,FPGA_0_42_0,0,42,0,A2F_912,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,460,40,1000,4000,FPGA_0_42_1,0,42,1,A2F_913,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,460,40,1000,4000,FPGA_0_42_2,0,42,2,A2F_914,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,460,40,1000,4000,FPGA_0_42_3,0,42,3,A2F_915,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,460,40,1000,4000,FPGA_0_42_4,0,42,4,A2F_916,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_0_42_5,0,42,5,A2F_917,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_0_42_6,0,42,6,A2F_918,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_0_42_7,0,42,7,A2F_919,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_0_42_8,0,42,8,A2F_920,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_0_42_9,0,42,9,A2F_921,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_0_42_10,0,42,10,A2F_922,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_0_42_11,0,42,11,A2F_923,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_0_42_12,0,42,12,A2F_924,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,980,40,2000,1000,FPGA_0_42_13,0,42,13,A2F_925,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,980,40,2000,1000,FPGA_0_42_14,0,42,14,A2F_926,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,980,40,2000,1000,FPGA_0_42_15,0,42,15,A2F_927,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,70,40,1000,1000,FPGA_0_43_0,0,43,0,F2A_960,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_0_43_1,0,43,1,F2A_961,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_0_43_2,0,43,2,F2A_962,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_0_43_3,0,43,3,F2A_963,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_0_43_4,0,43,4,F2A_964,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_0_43_5,0,43,5,F2A_965,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_0_43_6,0,43,6,F2A_966,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_0_43_7,0,43,7,F2A_967,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_0_43_8,0,43,8,F2A_968,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_0_43_9,0,43,9,F2A_969,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_0_43_10,0,43,10,F2A_970,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,330,40,1000,3000,FPGA_0_43_11,0,43,11,F2A_971,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,330,40,1000,3000,FPGA_0_43_12,0,43,12,F2A_972,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,330,40,1000,3000,FPGA_0_43_13,0,43,13,F2A_973,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,330,40,1000,3000,FPGA_0_43_14,0,43,14,F2A_974,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_0_43_15,0,43,15,F2A_975,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_0_43_16,0,43,16,F2A_976,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_0_43_17,0,43,17,F2A_977,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_0_43_18,0,43,18,F2A_978,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_0_43_19,0,43,19,F2A_979,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_0_43_20,0,43,20,F2A_980,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_0_43_21,0,43,21,F2A_981,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_0_43_22,0,43,22,F2A_982,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_0_43_23,0,43,23,F2A_983,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,460,40,1000,4000,FPGA_0_44_0,0,44,0,A2F_960,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,460,40,1000,4000,FPGA_0_44_1,0,44,1,A2F_961,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,460,40,1000,4000,FPGA_0_44_2,0,44,2,A2F_962,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,460,40,1000,4000,FPGA_0_44_3,0,44,3,A2F_963,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,460,40,1000,4000,FPGA_0_44_4,0,44,4,A2F_964,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_0_44_5,0,44,5,A2F_965,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_0_44_6,0,44,6,A2F_966,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_0_44_7,0,44,7,A2F_967,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_0_44_8,0,44,8,A2F_968,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_0_44_9,0,44,9,A2F_969,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_0_44_10,0,44,10,A2F_970,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_0_44_11,0,44,11,A2F_971,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_0_44_12,0,44,12,A2F_972,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,980,40,2000,1000,FPGA_0_44_13,0,44,13,A2F_973,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,980,40,2000,1000,FPGA_0_44_14,0,44,14,A2F_974,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,980,40,2000,1000,FPGA_0_44_15,0,44,15,A2F_975,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_0_45_0,0,45,0,F2A_1008,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_0_45_1,0,45,1,F2A_1009,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_0_45_2,0,45,2,F2A_1010,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_0_45_3,0,45,3,F2A_1011,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_0_45_4,0,45,4,F2A_1012,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_0_45_5,0,45,5,F2A_1013,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_0_45_6,0,45,6,F2A_1014,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_0_45_7,0,45,7,F2A_1015,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_0_45_8,0,45,8,F2A_1016,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_0_46_0,0,46,0,A2F_1008,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_0_46_1,0,46,1,A2F_1009,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_0_46_2,0,46,2,A2F_1010,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_0_46_3,0,46,3,A2F_1011,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_0_46_4,0,46,4,A2F_1012,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_0_46_5,0,46,5,A2F_1013,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_0_46_6,0,46,6,A2F_1014,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_0_46_7,0,46,7,A2F_1015,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_0_46_8,0,46,8,A2F_1016,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_0_46_9,0,46,9,A2F_1017,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_0_46_10,0,46,10,A2F_1018,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_0_47_0,0,47,0,F2A_1032,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_0_47_1,0,47,1,F2A_1033,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_0_47_2,0,47,2,F2A_1034,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_0_47_3,0,47,3,F2A_1035,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_0_47_4,0,47,4,F2A_1036,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_0_47_5,0,47,5,F2A_1037,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_0_47_6,0,47,6,F2A_1038,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_0_47_7,0,47,7,F2A_1039,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_0_47_8,0,47,8,F2A_1040,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_0_47_9,0,47,9,F2A_1041,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_0_47_10,0,47,10,F2A_1042,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_0_47_11,0,47,11,F2A_1043,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_0_47_12,0,47,12,F2A_1044,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_0_47_13,0,47,13,F2A_1045,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_0_47_14,0,47,14,F2A_1046,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_0_47_15,0,47,15,F2A_1047,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_0_47_16,0,47,16,F2A_1048,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_0_47_17,0,47,17,F2A_1049,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_0_47_18,0,47,18,F2A_1050,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_0_47_19,0,47,19,F2A_1051,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_0_47_20,0,47,20,F2A_1052,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_0_47_21,0,47,21,F2A_1053,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_0_47_22,0,47,22,F2A_1054,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_0_47_23,0,47,23,F2A_1055,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_0_48_0,0,48,0,A2F_1032,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_0_48_1,0,48,1,A2F_1033,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_0_48_2,0,48,2,A2F_1034,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_0_48_3,0,48,3,A2F_1035,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_0_48_4,0,48,4,A2F_1036,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_0_48_5,0,48,5,A2F_1037,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_0_48_6,0,48,6,A2F_1038,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_0_48_7,0,48,7,A2F_1039,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_0_48_8,0,48,8,A2F_1040,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_0_48_9,0,48,9,A2F_1041,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_0_48_10,0,48,10,A2F_1042,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_0_48_11,0,48,11,A2F_1043,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_0_48_12,0,48,12,A2F_1044,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,980,40,2000,1000,FPGA_0_48_13,0,48,13,A2F_1045,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,980,40,2000,1000,FPGA_0_48_14,0,48,14,A2F_1046,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,980,40,2000,1000,FPGA_0_48_15,0,48,15,A2F_1047,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,70,40,1000,1000,FPGA_0_49_0,0,49,0,F2A_1080,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_0_49_1,0,49,1,F2A_1081,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_0_49_2,0,49,2,F2A_1082,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_0_49_3,0,49,3,F2A_1083,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_0_49_4,0,49,4,F2A_1084,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_0_49_5,0,49,5,F2A_1085,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_0_49_6,0,49,6,F2A_1086,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_0_49_7,0,49,7,F2A_1087,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_0_49_8,0,49,8,F2A_1088,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_0_49_9,0,49,9,F2A_1089,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_0_49_10,0,49,10,F2A_1090,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,330,40,1000,3000,FPGA_0_49_11,0,49,11,F2A_1091,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,330,40,1000,3000,FPGA_0_49_12,0,49,12,F2A_1092,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,330,40,1000,3000,FPGA_0_49_13,0,49,13,F2A_1093,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,330,40,1000,3000,FPGA_0_49_14,0,49,14,F2A_1094,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_0_49_15,0,49,15,F2A_1095,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_0_49_16,0,49,16,F2A_1096,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_0_49_17,0,49,17,F2A_1097,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_0_49_18,0,49,18,F2A_1098,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_0_49_19,0,49,19,F2A_1099,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_0_49_20,0,49,20,F2A_1100,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_0_49_21,0,49,21,F2A_1101,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_0_49_22,0,49,22,F2A_1102,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_0_49_23,0,49,23,F2A_1103,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,460,40,1000,4000,FPGA_0_50_0,0,50,0,A2F_1080,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,460,40,1000,4000,FPGA_0_50_1,0,50,1,A2F_1081,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,460,40,1000,4000,FPGA_0_50_2,0,50,2,A2F_1082,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,460,40,1000,4000,FPGA_0_50_3,0,50,3,A2F_1083,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,460,40,1000,4000,FPGA_0_50_4,0,50,4,A2F_1084,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_0_50_5,0,50,5,A2F_1085,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_0_50_6,0,50,6,A2F_1086,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_0_50_7,0,50,7,A2F_1087,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_0_50_8,0,50,8,A2F_1088,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_0_50_9,0,50,9,A2F_1089,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_0_50_10,0,50,10,A2F_1090,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_0_50_11,0,50,11,A2F_1091,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_0_50_12,0,50,12,A2F_1092,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,980,40,2000,1000,FPGA_0_50_13,0,50,13,A2F_1093,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,980,40,2000,1000,FPGA_0_50_14,0,50,14,A2F_1094,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,980,40,2000,1000,FPGA_0_50_15,0,50,15,A2F_1095,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,70,40,1000,1000,FPGA_0_51_0,0,51,0,F2A_1128,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_0_51_1,0,51,1,F2A_1129,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_0_51_2,0,51,2,F2A_1130,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_0_51_3,0,51,3,F2A_1131,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_0_51_4,0,51,4,F2A_1132,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_0_51_5,0,51,5,F2A_1133,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_0_51_6,0,51,6,F2A_1134,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_0_51_7,0,51,7,F2A_1135,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_0_51_8,0,51,8,F2A_1136,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_0_51_9,0,51,9,F2A_1137,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_0_51_10,0,51,10,F2A_1138,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,330,40,1000,3000,FPGA_0_51_11,0,51,11,F2A_1139,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,330,40,1000,3000,FPGA_0_51_12,0,51,12,F2A_1140,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,330,40,1000,3000,FPGA_0_51_13,0,51,13,F2A_1141,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,330,40,1000,3000,FPGA_0_51_14,0,51,14,F2A_1142,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_0_51_15,0,51,15,F2A_1143,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_0_51_16,0,51,16,F2A_1144,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_0_51_17,0,51,17,F2A_1145,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_0_51_18,0,51,18,F2A_1146,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_0_51_19,0,51,19,F2A_1147,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_0_51_20,0,51,20,F2A_1148,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_0_51_21,0,51,21,F2A_1149,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_0_51_22,0,51,22,F2A_1150,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_0_51_23,0,51,23,F2A_1151,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,460,40,1000,4000,FPGA_0_52_0,0,52,0,A2F_1128,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,460,40,1000,4000,FPGA_0_52_1,0,52,1,A2F_1129,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,460,40,1000,4000,FPGA_0_52_2,0,52,2,A2F_1130,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,460,40,1000,4000,FPGA_0_52_3,0,52,3,A2F_1131,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,460,40,1000,4000,FPGA_0_52_4,0,52,4,A2F_1132,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_0_52_5,0,52,5,A2F_1133,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_0_52_6,0,52,6,A2F_1134,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_0_52_7,0,52,7,A2F_1135,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_0_52_8,0,52,8,A2F_1136,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_0_52_9,0,52,9,A2F_1137,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_0_52_10,0,52,10,A2F_1138,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_0_52_11,0,52,11,A2F_1139,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_0_52_12,0,52,12,A2F_1140,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,980,40,2000,1000,FPGA_0_52_13,0,52,13,A2F_1141,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,980,40,2000,1000,FPGA_0_52_14,0,52,14,A2F_1142,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,980,40,2000,1000,FPGA_0_52_15,0,52,15,A2F_1143,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,70,40,1000,1000,FPGA_0_53_0,0,53,0,F2A_1176,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_0_53_1,0,53,1,F2A_1177,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_0_53_2,0,53,2,F2A_1178,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_0_53_3,0,53,3,F2A_1179,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_0_53_4,0,53,4,F2A_1180,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_0_53_5,0,53,5,F2A_1181,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_0_53_6,0,53,6,F2A_1182,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_0_53_7,0,53,7,F2A_1183,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_0_53_8,0,53,8,F2A_1184,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_0_53_9,0,53,9,F2A_1185,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_0_53_10,0,53,10,F2A_1186,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,330,40,1000,3000,FPGA_0_53_11,0,53,11,F2A_1187,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,330,40,1000,3000,FPGA_0_53_12,0,53,12,F2A_1188,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,330,40,1000,3000,FPGA_0_53_13,0,53,13,F2A_1189,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,330,40,1000,3000,FPGA_0_53_14,0,53,14,F2A_1190,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_0_53_15,0,53,15,F2A_1191,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_0_53_16,0,53,16,F2A_1192,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_0_53_17,0,53,17,F2A_1193,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_0_53_18,0,53,18,F2A_1194,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_0_53_19,0,53,19,F2A_1195,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_0_53_20,0,53,20,F2A_1196,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_0_53_21,0,53,21,F2A_1197,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_0_53_22,0,53,22,F2A_1198,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_0_53_23,0,53,23,F2A_1199,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,460,40,1000,4000,FPGA_0_54_0,0,54,0,A2F_1176,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,460,40,1000,4000,FPGA_0_54_1,0,54,1,A2F_1177,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,460,40,1000,4000,FPGA_0_54_2,0,54,2,A2F_1178,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,460,40,1000,4000,FPGA_0_54_3,0,54,3,A2F_1179,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,460,40,1000,4000,FPGA_0_54_4,0,54,4,A2F_1180,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_0_54_5,0,54,5,A2F_1181,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_0_54_6,0,54,6,A2F_1182,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_0_54_7,0,54,7,A2F_1183,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_0_54_8,0,54,8,A2F_1184,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_0_54_9,0,54,9,A2F_1185,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_0_54_10,0,54,10,A2F_1186,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_0_54_11,0,54,11,A2F_1187,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_0_54_12,0,54,12,A2F_1188,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,980,40,2000,1000,FPGA_0_54_13,0,54,13,A2F_1189,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,980,40,2000,1000,FPGA_0_54_14,0,54,14,A2F_1190,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,980,40,2000,1000,FPGA_0_54_15,0,54,15,A2F_1191,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,70,40,1000,1000,FPGA_0_55_0,0,55,0,F2A_1224,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_0_55_1,0,55,1,F2A_1225,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_0_55_2,0,55,2,F2A_1226,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_0_55_3,0,55,3,F2A_1227,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_0_55_4,0,55,4,F2A_1228,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_0_55_5,0,55,5,F2A_1229,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_0_55_6,0,55,6,F2A_1230,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_0_55_7,0,55,7,F2A_1231,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_0_55_8,0,55,8,F2A_1232,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_0_55_9,0,55,9,F2A_1233,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_0_55_10,0,55,10,F2A_1234,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,330,40,1000,3000,FPGA_0_55_11,0,55,11,F2A_1235,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,330,40,1000,3000,FPGA_0_55_12,0,55,12,F2A_1236,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,330,40,1000,3000,FPGA_0_55_13,0,55,13,F2A_1237,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,330,40,1000,3000,FPGA_0_55_14,0,55,14,F2A_1238,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_0_55_15,0,55,15,F2A_1239,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_0_55_16,0,55,16,F2A_1240,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_0_55_17,0,55,17,F2A_1241,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_0_55_18,0,55,18,F2A_1242,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_0_55_19,0,55,19,F2A_1243,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_0_55_20,0,55,20,F2A_1244,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_0_55_21,0,55,21,F2A_1245,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_0_55_22,0,55,22,F2A_1246,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_0_55_23,0,55,23,F2A_1247,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,460,40,1000,4000,FPGA_0_56_0,0,56,0,A2F_1224,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,460,40,1000,4000,FPGA_0_56_1,0,56,1,A2F_1225,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,460,40,1000,4000,FPGA_0_56_2,0,56,2,A2F_1226,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,460,40,1000,4000,FPGA_0_56_3,0,56,3,A2F_1227,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,460,40,1000,4000,FPGA_0_56_4,0,56,4,A2F_1228,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_0_56_5,0,56,5,A2F_1229,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_0_56_6,0,56,6,A2F_1230,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_0_56_7,0,56,7,A2F_1231,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_0_56_8,0,56,8,A2F_1232,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_0_56_9,0,56,9,A2F_1233,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_0_56_10,0,56,10,A2F_1234,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_0_56_11,0,56,11,A2F_1235,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_0_56_12,0,56,12,A2F_1236,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,980,40,2000,1000,FPGA_0_56_13,0,56,13,A2F_1237,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,980,40,2000,1000,FPGA_0_56_14,0,56,14,A2F_1238,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,980,40,2000,1000,FPGA_0_56_15,0,56,15,A2F_1239,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,70,40,1000,1000,FPGA_0_57_0,0,57,0,F2A_1272,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_0_57_1,0,57,1,F2A_1273,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_0_57_2,0,57,2,F2A_1274,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_0_57_3,0,57,3,F2A_1275,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_0_57_4,0,57,4,F2A_1276,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_0_57_5,0,57,5,F2A_1277,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_0_57_6,0,57,6,F2A_1278,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_0_57_7,0,57,7,F2A_1279,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_0_57_8,0,57,8,F2A_1280,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_0_57_9,0,57,9,F2A_1281,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_0_57_10,0,57,10,F2A_1282,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,330,40,1000,3000,FPGA_0_57_11,0,57,11,F2A_1283,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,330,40,1000,3000,FPGA_0_57_12,0,57,12,F2A_1284,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,330,40,1000,3000,FPGA_0_57_13,0,57,13,F2A_1285,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,330,40,1000,3000,FPGA_0_57_14,0,57,14,F2A_1286,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_0_57_15,0,57,15,F2A_1287,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_0_57_16,0,57,16,F2A_1288,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_0_57_17,0,57,17,F2A_1289,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_0_57_18,0,57,18,F2A_1290,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_0_57_19,0,57,19,F2A_1291,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_0_57_20,0,57,20,F2A_1292,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_0_57_21,0,57,21,F2A_1293,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_0_57_22,0,57,22,F2A_1294,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_0_57_23,0,57,23,F2A_1295,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,460,40,1000,4000,FPGA_0_58_0,0,58,0,A2F_1272,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,460,40,1000,4000,FPGA_0_58_1,0,58,1,A2F_1273,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,460,40,1000,4000,FPGA_0_58_2,0,58,2,A2F_1274,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,460,40,1000,4000,FPGA_0_58_3,0,58,3,A2F_1275,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,460,40,1000,4000,FPGA_0_58_4,0,58,4,A2F_1276,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_0_58_5,0,58,5,A2F_1277,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_0_58_6,0,58,6,A2F_1278,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_0_58_7,0,58,7,A2F_1279,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_0_58_8,0,58,8,A2F_1280,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_0_58_9,0,58,9,A2F_1281,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_0_58_10,0,58,10,A2F_1282,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_0_58_11,0,58,11,A2F_1283,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_0_58_12,0,58,12,A2F_1284,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,980,40,2000,1000,FPGA_0_58_13,0,58,13,A2F_1285,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,980,40,2000,1000,FPGA_0_58_14,0,58,14,A2F_1286,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,980,40,2000,1000,FPGA_0_58_15,0,58,15,A2F_1287,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,70,40,1000,1000,FPGA_0_59_0,0,59,0,F2A_1320,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_0_59_1,0,59,1,F2A_1321,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_0_59_2,0,59,2,F2A_1322,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_0_59_3,0,59,3,F2A_1323,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_0_59_4,0,59,4,F2A_1324,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_0_59_5,0,59,5,F2A_1325,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_0_59_6,0,59,6,F2A_1326,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_0_59_7,0,59,7,F2A_1327,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_0_59_8,0,59,8,F2A_1328,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_0_59_9,0,59,9,F2A_1329,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_0_59_10,0,59,10,F2A_1330,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,330,40,1000,3000,FPGA_0_59_11,0,59,11,F2A_1331,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,330,40,1000,3000,FPGA_0_59_12,0,59,12,F2A_1332,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,330,40,1000,3000,FPGA_0_59_13,0,59,13,F2A_1333,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,330,40,1000,3000,FPGA_0_59_14,0,59,14,F2A_1334,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_0_59_15,0,59,15,F2A_1335,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_0_59_16,0,59,16,F2A_1336,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_0_59_17,0,59,17,F2A_1337,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_0_59_18,0,59,18,F2A_1338,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_0_59_19,0,59,19,F2A_1339,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_0_59_20,0,59,20,F2A_1340,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_0_59_21,0,59,21,F2A_1341,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_0_59_22,0,59,22,F2A_1342,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_0_59_23,0,59,23,F2A_1343,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,460,40,1000,4000,FPGA_0_60_0,0,60,0,A2F_1320,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,460,40,1000,4000,FPGA_0_60_1,0,60,1,A2F_1321,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,460,40,1000,4000,FPGA_0_60_2,0,60,2,A2F_1322,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,460,40,1000,4000,FPGA_0_60_3,0,60,3,A2F_1323,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,460,40,1000,4000,FPGA_0_60_4,0,60,4,A2F_1324,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_0_60_5,0,60,5,A2F_1325,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_0_60_6,0,60,6,A2F_1326,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_0_60_7,0,60,7,A2F_1327,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_0_60_8,0,60,8,A2F_1328,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_0_60_9,0,60,9,A2F_1329,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_0_60_10,0,60,10,A2F_1330,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_0_60_11,0,60,11,A2F_1331,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_0_60_12,0,60,12,A2F_1332,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,980,40,2000,1000,FPGA_0_60_13,0,60,13,A2F_1333,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,980,40,2000,1000,FPGA_0_60_14,0,60,14,A2F_1334,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,980,40,2000,1000,FPGA_0_60_15,0,60,15,A2F_1335,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,70,40,1000,1000,FPGA_0_61_0,0,61,0,F2A_1368,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_0_61_1,0,61,1,F2A_1369,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_0_61_2,0,61,2,F2A_1370,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_0_61_3,0,61,3,F2A_1371,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_0_61_4,0,61,4,F2A_1372,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_0_61_5,0,61,5,F2A_1373,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_0_61_6,0,61,6,F2A_1374,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_0_61_7,0,61,7,F2A_1375,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_0_61_8,0,61,8,F2A_1376,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_0_61_9,0,61,9,F2A_1377,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_0_61_10,0,61,10,F2A_1378,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,330,40,1000,3000,FPGA_0_61_11,0,61,11,F2A_1379,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,330,40,1000,3000,FPGA_0_61_12,0,61,12,F2A_1380,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,330,40,1000,3000,FPGA_0_61_13,0,61,13,F2A_1381,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,330,40,1000,3000,FPGA_0_61_14,0,61,14,F2A_1382,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_0_61_15,0,61,15,F2A_1383,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_0_61_16,0,61,16,F2A_1384,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_0_61_17,0,61,17,F2A_1385,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_0_61_18,0,61,18,F2A_1386,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_0_61_19,0,61,19,F2A_1387,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_0_61_20,0,61,20,F2A_1388,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_0_61_21,0,61,21,F2A_1389,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_0_61_22,0,61,22,F2A_1390,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_0_61_23,0,61,23,F2A_1391,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,460,40,1000,4000,FPGA_0_62_0,0,62,0,A2F_1368,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,460,40,1000,4000,FPGA_0_62_1,0,62,1,A2F_1369,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,460,40,1000,4000,FPGA_0_62_2,0,62,2,A2F_1370,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,460,40,1000,4000,FPGA_0_62_3,0,62,3,A2F_1371,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,460,40,1000,4000,FPGA_0_62_4,0,62,4,A2F_1372,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_0_62_5,0,62,5,A2F_1373,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_0_62_6,0,62,6,A2F_1374,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_0_62_7,0,62,7,A2F_1375,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_0_62_8,0,62,8,A2F_1376,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_0_62_9,0,62,9,A2F_1377,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_0_62_10,0,62,10,A2F_1378,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_0_62_11,0,62,11,A2F_1379,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_0_62_12,0,62,12,A2F_1380,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,980,40,2000,1000,FPGA_0_62_13,0,62,13,A2F_1381,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,980,40,2000,1000,FPGA_0_62_14,0,62,14,A2F_1382,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,980,40,2000,1000,FPGA_0_62_15,0,62,15,A2F_1383,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,70,40,1000,1000,FPGA_0_63_0,0,63,0,F2A_1416,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_0_63_1,0,63,1,F2A_1417,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_0_63_2,0,63,2,F2A_1418,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_0_63_3,0,63,3,F2A_1419,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_0_63_4,0,63,4,F2A_1420,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_0_63_5,0,63,5,F2A_1421,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_0_63_6,0,63,6,F2A_1422,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_0_63_7,0,63,7,F2A_1423,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_0_63_8,0,63,8,F2A_1424,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_0_63_9,0,63,9,F2A_1425,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_0_63_10,0,63,10,F2A_1426,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,330,40,1000,3000,FPGA_0_63_11,0,63,11,F2A_1427,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,330,40,1000,3000,FPGA_0_63_12,0,63,12,F2A_1428,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,330,40,1000,3000,FPGA_0_63_13,0,63,13,F2A_1429,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,330,40,1000,3000,FPGA_0_63_14,0,63,14,F2A_1430,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_0_63_15,0,63,15,F2A_1431,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_0_63_16,0,63,16,F2A_1432,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_0_63_17,0,63,17,F2A_1433,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_0_63_18,0,63,18,F2A_1434,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_0_63_19,0,63,19,F2A_1435,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_0_63_20,0,63,20,F2A_1436,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_0_63_21,0,63,21,F2A_1437,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_0_63_22,0,63,22,F2A_1438,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_0_63_23,0,63,23,F2A_1439,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,460,40,1000,4000,FPGA_0_64_0,0,64,0,A2F_1416,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,460,40,1000,4000,FPGA_0_64_1,0,64,1,A2F_1417,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,460,40,1000,4000,FPGA_0_64_2,0,64,2,A2F_1418,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,460,40,1000,4000,FPGA_0_64_3,0,64,3,A2F_1419,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,460,40,1000,4000,FPGA_0_64_4,0,64,4,A2F_1420,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_0_64_5,0,64,5,A2F_1421,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_0_64_6,0,64,6,A2F_1422,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_0_64_7,0,64,7,A2F_1423,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_0_64_8,0,64,8,A2F_1424,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_0_64_9,0,64,9,A2F_1425,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_0_64_10,0,64,10,A2F_1426,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_0_64_11,0,64,11,A2F_1427,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_0_64_12,0,64,12,A2F_1428,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,980,40,2000,1000,FPGA_0_64_13,0,64,13,A2F_1429,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,980,40,2000,1000,FPGA_0_64_14,0,64,14,A2F_1430,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,980,40,2000,1000,FPGA_0_64_15,0,64,15,A2F_1431,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,70,40,1000,1000,FPGA_0_65_0,0,65,0,F2A_1464,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_0_65_1,0,65,1,F2A_1465,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_0_65_2,0,65,2,F2A_1466,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_0_65_3,0,65,3,F2A_1467,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_0_65_4,0,65,4,F2A_1468,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_0_65_5,0,65,5,F2A_1469,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_0_65_6,0,65,6,F2A_1470,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_0_65_7,0,65,7,F2A_1471,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_0_65_8,0,65,8,F2A_1472,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_0_65_9,0,65,9,F2A_1473,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_0_65_10,0,65,10,F2A_1474,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,330,40,1000,3000,FPGA_0_65_11,0,65,11,F2A_1475,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,330,40,1000,3000,FPGA_0_65_12,0,65,12,F2A_1476,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,330,40,1000,3000,FPGA_0_65_13,0,65,13,F2A_1477,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,330,40,1000,3000,FPGA_0_65_14,0,65,14,F2A_1478,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_0_65_15,0,65,15,F2A_1479,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_0_65_16,0,65,16,F2A_1480,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_0_65_17,0,65,17,F2A_1481,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_0_65_18,0,65,18,F2A_1482,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_0_65_19,0,65,19,F2A_1483,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_0_65_20,0,65,20,F2A_1484,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_0_65_21,0,65,21,F2A_1485,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_0_65_22,0,65,22,F2A_1486,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_0_65_23,0,65,23,F2A_1487,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,460,40,1000,4000,FPGA_0_66_0,0,66,0,A2F_1464,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,460,40,1000,4000,FPGA_0_66_1,0,66,1,A2F_1465,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,460,40,1000,4000,FPGA_0_66_2,0,66,2,A2F_1466,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,460,40,1000,4000,FPGA_0_66_3,0,66,3,A2F_1467,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,460,40,1000,4000,FPGA_0_66_4,0,66,4,A2F_1468,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_0_66_5,0,66,5,A2F_1469,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_0_66_6,0,66,6,A2F_1470,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_0_66_7,0,66,7,A2F_1471,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_0_66_8,0,66,8,A2F_1472,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_0_66_9,0,66,9,A2F_1473,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_0_66_10,0,66,10,A2F_1474,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_0_66_11,0,66,11,A2F_1475,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_0_66_12,0,66,12,A2F_1476,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,980,40,2000,1000,FPGA_0_66_13,0,66,13,A2F_1477,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,980,40,2000,1000,FPGA_0_66_14,0,66,14,A2F_1478,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,980,40,2000,1000,FPGA_0_66_15,0,66,15,A2F_1479,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_0_67_0,0,67,0,F2A_1512,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_0_67_1,0,67,1,F2A_1513,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_0_67_2,0,67,2,F2A_1514,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_0_67_3,0,67,3,F2A_1515,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_0_67_4,0,67,4,F2A_1516,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_0_67_5,0,67,5,F2A_1517,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_0_67_6,0,67,6,F2A_1518,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_0_67_7,0,67,7,F2A_1519,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_0_67_8,0,67,8,F2A_1520,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_0_68_0,0,68,0,A2F_1512,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_0_68_1,0,68,1,A2F_1513,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_0_68_2,0,68,2,A2F_1514,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_0_68_3,0,68,3,A2F_1515,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_0_68_4,0,68,4,A2F_1516,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_0_68_5,0,68,5,A2F_1517,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_0_68_6,0,68,6,A2F_1518,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_0_68_7,0,68,7,A2F_1519,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_0_68_8,0,68,8,A2F_1520,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_0_68_9,0,68,9,A2F_1521,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_0_68_10,0,68,10,A2F_1522,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_0_69_0,0,69,0,F2A_1536,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_0_69_1,0,69,1,F2A_1537,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_0_69_2,0,69,2,F2A_1538,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_0_69_3,0,69,3,F2A_1539,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_0_69_4,0,69,4,F2A_1540,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_0_69_5,0,69,5,F2A_1541,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_0_69_6,0,69,6,F2A_1542,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_0_69_7,0,69,7,F2A_1543,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_0_69_8,0,69,8,F2A_1544,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_0_69_9,0,69,9,F2A_1545,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_0_69_10,0,69,10,F2A_1546,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_0_69_11,0,69,11,F2A_1547,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_0_69_12,0,69,12,F2A_1548,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_0_69_13,0,69,13,F2A_1549,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_0_69_14,0,69,14,F2A_1550,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_0_69_15,0,69,15,F2A_1551,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_0_69_16,0,69,16,F2A_1552,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_0_69_17,0,69,17,F2A_1553,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_0_69_18,0,69,18,F2A_1554,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_0_69_19,0,69,19,F2A_1555,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_0_69_20,0,69,20,F2A_1556,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_0_69_21,0,69,21,F2A_1557,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_0_69_22,0,69,22,F2A_1558,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_0_69_23,0,69,23,F2A_1559,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_0_70_0,0,70,0,A2F_1536,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_0_70_1,0,70,1,A2F_1537,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_0_70_2,0,70,2,A2F_1538,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_0_70_3,0,70,3,A2F_1539,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_0_70_4,0,70,4,A2F_1540,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_0_70_5,0,70,5,A2F_1541,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_0_70_6,0,70,6,A2F_1542,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_0_70_7,0,70,7,A2F_1543,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_0_70_8,0,70,8,A2F_1544,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_0_70_9,0,70,9,A2F_1545,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_0_70_10,0,70,10,A2F_1546,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_0_70_11,0,70,11,A2F_1547,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_0_70_12,0,70,12,A2F_1548,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,980,40,2000,1000,FPGA_0_70_13,0,70,13,A2F_1549,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,980,40,2000,1000,FPGA_0_70_14,0,70,14,A2F_1550,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,980,40,2000,1000,FPGA_0_70_15,0,70,15,A2F_1551,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,70,40,1000,1000,FPGA_0_71_0,0,71,0,F2A_1584,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_0_71_1,0,71,1,F2A_1585,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_0_71_2,0,71,2,F2A_1586,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_0_71_3,0,71,3,F2A_1587,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_0_71_4,0,71,4,F2A_1588,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_0_71_5,0,71,5,F2A_1589,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_0_71_6,0,71,6,F2A_1590,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_0_71_7,0,71,7,F2A_1591,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_0_71_8,0,71,8,F2A_1592,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_0_71_9,0,71,9,F2A_1593,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_0_71_10,0,71,10,F2A_1594,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,330,40,1000,3000,FPGA_0_71_11,0,71,11,F2A_1595,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,330,40,1000,3000,FPGA_0_71_12,0,71,12,F2A_1596,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,330,40,1000,3000,FPGA_0_71_13,0,71,13,F2A_1597,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,330,40,1000,3000,FPGA_0_71_14,0,71,14,F2A_1598,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_0_71_15,0,71,15,F2A_1599,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_0_71_16,0,71,16,F2A_1600,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_0_71_17,0,71,17,F2A_1601,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_0_71_18,0,71,18,F2A_1602,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_0_71_19,0,71,19,F2A_1603,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_0_71_20,0,71,20,F2A_1604,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_0_71_21,0,71,21,F2A_1605,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_0_71_22,0,71,22,F2A_1606,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_0_71_23,0,71,23,F2A_1607,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,460,40,1000,4000,FPGA_0_72_0,0,72,0,A2F_1584,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,460,40,1000,4000,FPGA_0_72_1,0,72,1,A2F_1585,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,460,40,1000,4000,FPGA_0_72_2,0,72,2,A2F_1586,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,460,40,1000,4000,FPGA_0_72_3,0,72,3,A2F_1587,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,460,40,1000,4000,FPGA_0_72_4,0,72,4,A2F_1588,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_0_72_5,0,72,5,A2F_1589,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_0_72_6,0,72,6,A2F_1590,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_0_72_7,0,72,7,A2F_1591,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_0_72_8,0,72,8,A2F_1592,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_0_72_9,0,72,9,A2F_1593,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_0_72_10,0,72,10,A2F_1594,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_0_72_11,0,72,11,A2F_1595,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_0_72_12,0,72,12,A2F_1596,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,980,40,2000,1000,FPGA_0_72_13,0,72,13,A2F_1597,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,980,40,2000,1000,FPGA_0_72_14,0,72,14,A2F_1598,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,980,40,2000,1000,FPGA_0_72_15,0,72,15,A2F_1599,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,70,40,1000,1000,FPGA_0_73_0,0,73,0,F2A_1632,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_0_73_1,0,73,1,F2A_1633,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_0_73_2,0,73,2,F2A_1634,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_0_73_3,0,73,3,F2A_1635,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_0_73_4,0,73,4,F2A_1636,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_0_73_5,0,73,5,F2A_1637,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_0_73_6,0,73,6,F2A_1638,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_0_73_7,0,73,7,F2A_1639,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_0_73_8,0,73,8,F2A_1640,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_0_73_9,0,73,9,F2A_1641,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_0_73_10,0,73,10,F2A_1642,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,330,40,1000,3000,FPGA_0_73_11,0,73,11,F2A_1643,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,330,40,1000,3000,FPGA_0_73_12,0,73,12,F2A_1644,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,330,40,1000,3000,FPGA_0_73_13,0,73,13,F2A_1645,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,330,40,1000,3000,FPGA_0_73_14,0,73,14,F2A_1646,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_0_73_15,0,73,15,F2A_1647,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_0_73_16,0,73,16,F2A_1648,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_0_73_17,0,73,17,F2A_1649,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_0_73_18,0,73,18,F2A_1650,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_0_73_19,0,73,19,F2A_1651,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_0_73_20,0,73,20,F2A_1652,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_0_73_21,0,73,21,F2A_1653,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_0_73_22,0,73,22,F2A_1654,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_0_73_23,0,73,23,F2A_1655,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,460,40,1000,4000,FPGA_0_74_0,0,74,0,A2F_1632,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,460,40,1000,4000,FPGA_0_74_1,0,74,1,A2F_1633,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,460,40,1000,4000,FPGA_0_74_2,0,74,2,A2F_1634,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,460,40,1000,4000,FPGA_0_74_3,0,74,3,A2F_1635,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,460,40,1000,4000,FPGA_0_74_4,0,74,4,A2F_1636,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_0_74_5,0,74,5,A2F_1637,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_0_74_6,0,74,6,A2F_1638,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_0_74_7,0,74,7,A2F_1639,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_0_74_8,0,74,8,A2F_1640,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_0_74_9,0,74,9,A2F_1641,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_0_74_10,0,74,10,A2F_1642,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_0_74_11,0,74,11,A2F_1643,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_0_74_12,0,74,12,A2F_1644,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,980,40,2000,1000,FPGA_0_74_13,0,74,13,A2F_1645,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,980,40,2000,1000,FPGA_0_74_14,0,74,14,A2F_1646,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,980,40,2000,1000,FPGA_0_74_15,0,74,15,A2F_1647,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,70,40,1000,1000,FPGA_0_75_0,0,75,0,F2A_1680,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_0_75_1,0,75,1,F2A_1681,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_0_75_2,0,75,2,F2A_1682,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_0_75_3,0,75,3,F2A_1683,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_0_75_4,0,75,4,F2A_1684,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_0_75_5,0,75,5,F2A_1685,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_0_75_6,0,75,6,F2A_1686,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_0_75_7,0,75,7,F2A_1687,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_0_75_8,0,75,8,F2A_1688,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_0_75_9,0,75,9,F2A_1689,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_0_75_10,0,75,10,F2A_1690,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,330,40,1000,3000,FPGA_0_75_11,0,75,11,F2A_1691,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,330,40,1000,3000,FPGA_0_75_12,0,75,12,F2A_1692,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,330,40,1000,3000,FPGA_0_75_13,0,75,13,F2A_1693,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,330,40,1000,3000,FPGA_0_75_14,0,75,14,F2A_1694,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_0_75_15,0,75,15,F2A_1695,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_0_75_16,0,75,16,F2A_1696,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_0_75_17,0,75,17,F2A_1697,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_0_75_18,0,75,18,F2A_1698,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_0_75_19,0,75,19,F2A_1699,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_0_75_20,0,75,20,F2A_1700,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_0_75_21,0,75,21,F2A_1701,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_0_75_22,0,75,22,F2A_1702,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_0_75_23,0,75,23,F2A_1703,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,460,40,1000,4000,FPGA_0_76_0,0,76,0,A2F_1680,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,460,40,1000,4000,FPGA_0_76_1,0,76,1,A2F_1681,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,460,40,1000,4000,FPGA_0_76_2,0,76,2,A2F_1682,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,460,40,1000,4000,FPGA_0_76_3,0,76,3,A2F_1683,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,460,40,1000,4000,FPGA_0_76_4,0,76,4,A2F_1684,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_0_76_5,0,76,5,A2F_1685,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_0_76_6,0,76,6,A2F_1686,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_0_76_7,0,76,7,A2F_1687,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_0_76_8,0,76,8,A2F_1688,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_0_76_9,0,76,9,A2F_1689,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_0_76_10,0,76,10,A2F_1690,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_0_76_11,0,76,11,A2F_1691,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_0_76_12,0,76,12,A2F_1692,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,980,40,2000,1000,FPGA_0_76_13,0,76,13,A2F_1693,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,980,40,2000,1000,FPGA_0_76_14,0,76,14,A2F_1694,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,980,40,2000,1000,FPGA_0_76_15,0,76,15,A2F_1695,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,70,40,1000,1000,FPGA_0_77_0,0,77,0,F2A_1728,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_0_77_1,0,77,1,F2A_1729,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_0_77_2,0,77,2,F2A_1730,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_0_77_3,0,77,3,F2A_1731,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_0_77_4,0,77,4,F2A_1732,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_0_77_5,0,77,5,F2A_1733,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_0_77_6,0,77,6,F2A_1734,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_0_77_7,0,77,7,F2A_1735,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_0_77_8,0,77,8,F2A_1736,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_0_77_9,0,77,9,F2A_1737,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_0_77_10,0,77,10,F2A_1738,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,330,40,1000,3000,FPGA_0_77_11,0,77,11,F2A_1739,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,330,40,1000,3000,FPGA_0_77_12,0,77,12,F2A_1740,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,330,40,1000,3000,FPGA_0_77_13,0,77,13,F2A_1741,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,330,40,1000,3000,FPGA_0_77_14,0,77,14,F2A_1742,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_0_77_15,0,77,15,F2A_1743,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_0_77_16,0,77,16,F2A_1744,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_0_77_17,0,77,17,F2A_1745,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_0_77_18,0,77,18,F2A_1746,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_0_77_19,0,77,19,F2A_1747,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_0_77_20,0,77,20,F2A_1748,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_0_77_21,0,77,21,F2A_1749,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_0_77_22,0,77,22,F2A_1750,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_0_77_23,0,77,23,F2A_1751,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,460,40,1000,4000,FPGA_0_78_0,0,78,0,A2F_1728,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,460,40,1000,4000,FPGA_0_78_1,0,78,1,A2F_1729,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,460,40,1000,4000,FPGA_0_78_2,0,78,2,A2F_1730,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,460,40,1000,4000,FPGA_0_78_3,0,78,3,A2F_1731,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,460,40,1000,4000,FPGA_0_78_4,0,78,4,A2F_1732,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_0_78_5,0,78,5,A2F_1733,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_0_78_6,0,78,6,A2F_1734,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_0_78_7,0,78,7,A2F_1735,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_0_78_8,0,78,8,A2F_1736,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_0_78_9,0,78,9,A2F_1737,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_0_78_10,0,78,10,A2F_1738,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_0_78_11,0,78,11,A2F_1739,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_0_78_12,0,78,12,A2F_1740,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,980,40,2000,1000,FPGA_0_78_13,0,78,13,A2F_1741,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,980,40,2000,1000,FPGA_0_78_14,0,78,14,A2F_1742,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,980,40,2000,1000,FPGA_0_78_15,0,78,15,A2F_1743,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,70,40,1000,1000,FPGA_0_79_0,0,79,0,F2A_1776,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_0_79_1,0,79,1,F2A_1777,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_0_79_2,0,79,2,F2A_1778,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_0_79_3,0,79,3,F2A_1779,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_0_79_4,0,79,4,F2A_1780,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_0_79_5,0,79,5,F2A_1781,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_0_79_6,0,79,6,F2A_1782,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_0_79_7,0,79,7,F2A_1783,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_0_79_8,0,79,8,F2A_1784,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_0_79_9,0,79,9,F2A_1785,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_0_79_10,0,79,10,F2A_1786,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,330,40,1000,3000,FPGA_0_79_11,0,79,11,F2A_1787,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,330,40,1000,3000,FPGA_0_79_12,0,79,12,F2A_1788,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,330,40,1000,3000,FPGA_0_79_13,0,79,13,F2A_1789,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,330,40,1000,3000,FPGA_0_79_14,0,79,14,F2A_1790,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_0_79_15,0,79,15,F2A_1791,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_0_79_16,0,79,16,F2A_1792,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_0_79_17,0,79,17,F2A_1793,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_0_79_18,0,79,18,F2A_1794,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_0_79_19,0,79,19,F2A_1795,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_0_79_20,0,79,20,F2A_1796,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_0_79_21,0,79,21,F2A_1797,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_0_79_22,0,79,22,F2A_1798,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_0_79_23,0,79,23,F2A_1799,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,460,40,1000,4000,FPGA_0_80_0,0,80,0,A2F_1776,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,460,40,1000,4000,FPGA_0_80_1,0,80,1,A2F_1777,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,460,40,1000,4000,FPGA_0_80_2,0,80,2,A2F_1778,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,460,40,1000,4000,FPGA_0_80_3,0,80,3,A2F_1779,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,460,40,1000,4000,FPGA_0_80_4,0,80,4,A2F_1780,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_0_80_5,0,80,5,A2F_1781,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_0_80_6,0,80,6,A2F_1782,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_0_80_7,0,80,7,A2F_1783,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_0_80_8,0,80,8,A2F_1784,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_0_80_9,0,80,9,A2F_1785,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_0_80_10,0,80,10,A2F_1786,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_0_80_11,0,80,11,A2F_1787,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_0_80_12,0,80,12,A2F_1788,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,980,40,2000,1000,FPGA_0_80_13,0,80,13,A2F_1789,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,980,40,2000,1000,FPGA_0_80_14,0,80,14,A2F_1790,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,980,40,2000,1000,FPGA_0_80_15,0,80,15,A2F_1791,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,70,40,1000,1000,FPGA_0_81_0,0,81,0,F2A_1824,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_0_81_1,0,81,1,F2A_1825,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_0_81_2,0,81,2,F2A_1826,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_0_81_3,0,81,3,F2A_1827,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_0_81_4,0,81,4,F2A_1828,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_0_81_5,0,81,5,F2A_1829,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_0_81_6,0,81,6,F2A_1830,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_0_81_7,0,81,7,F2A_1831,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_0_81_8,0,81,8,F2A_1832,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_0_81_9,0,81,9,F2A_1833,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_0_81_10,0,81,10,F2A_1834,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,330,40,1000,3000,FPGA_0_81_11,0,81,11,F2A_1835,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,330,40,1000,3000,FPGA_0_81_12,0,81,12,F2A_1836,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,330,40,1000,3000,FPGA_0_81_13,0,81,13,F2A_1837,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,330,40,1000,3000,FPGA_0_81_14,0,81,14,F2A_1838,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_0_81_15,0,81,15,F2A_1839,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_0_81_16,0,81,16,F2A_1840,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_0_81_17,0,81,17,F2A_1841,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_0_81_18,0,81,18,F2A_1842,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_0_81_19,0,81,19,F2A_1843,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_0_81_20,0,81,20,F2A_1844,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_0_81_21,0,81,21,F2A_1845,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_0_81_22,0,81,22,F2A_1846,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_0_81_23,0,81,23,F2A_1847,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,460,40,1000,4000,FPGA_0_82_0,0,82,0,A2F_1824,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,460,40,1000,4000,FPGA_0_82_1,0,82,1,A2F_1825,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,460,40,1000,4000,FPGA_0_82_2,0,82,2,A2F_1826,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,460,40,1000,4000,FPGA_0_82_3,0,82,3,A2F_1827,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,460,40,1000,4000,FPGA_0_82_4,0,82,4,A2F_1828,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_0_82_5,0,82,5,A2F_1829,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_0_82_6,0,82,6,A2F_1830,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_0_82_7,0,82,7,A2F_1831,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_0_82_8,0,82,8,A2F_1832,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_0_82_9,0,82,9,A2F_1833,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_0_82_10,0,82,10,A2F_1834,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_0_82_11,0,82,11,A2F_1835,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_0_82_12,0,82,12,A2F_1836,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,980,40,2000,1000,FPGA_0_82_13,0,82,13,A2F_1837,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,980,40,2000,1000,FPGA_0_82_14,0,82,14,A2F_1838,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,980,40,2000,1000,FPGA_0_82_15,0,82,15,A2F_1839,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,70,40,1000,1000,FPGA_0_83_0,0,83,0,F2A_1872,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_0_83_1,0,83,1,F2A_1873,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_0_83_2,0,83,2,F2A_1874,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_0_83_3,0,83,3,F2A_1875,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_0_83_4,0,83,4,F2A_1876,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_0_83_5,0,83,5,F2A_1877,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_0_83_6,0,83,6,F2A_1878,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_0_83_7,0,83,7,F2A_1879,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_0_83_8,0,83,8,F2A_1880,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_0_83_9,0,83,9,F2A_1881,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_0_83_10,0,83,10,F2A_1882,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,330,40,1000,3000,FPGA_0_83_11,0,83,11,F2A_1883,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,330,40,1000,3000,FPGA_0_83_12,0,83,12,F2A_1884,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,330,40,1000,3000,FPGA_0_83_13,0,83,13,F2A_1885,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,330,40,1000,3000,FPGA_0_83_14,0,83,14,F2A_1886,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_0_83_15,0,83,15,F2A_1887,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_0_83_16,0,83,16,F2A_1888,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_0_83_17,0,83,17,F2A_1889,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_0_83_18,0,83,18,F2A_1890,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_0_83_19,0,83,19,F2A_1891,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_0_83_20,0,83,20,F2A_1892,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_0_83_21,0,83,21,F2A_1893,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_0_83_22,0,83,22,F2A_1894,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_0_83_23,0,83,23,F2A_1895,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,460,40,1000,4000,FPGA_0_84_0,0,84,0,A2F_1872,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,460,40,1000,4000,FPGA_0_84_1,0,84,1,A2F_1873,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,460,40,1000,4000,FPGA_0_84_2,0,84,2,A2F_1874,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,460,40,1000,4000,FPGA_0_84_3,0,84,3,A2F_1875,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,460,40,1000,4000,FPGA_0_84_4,0,84,4,A2F_1876,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_0_84_5,0,84,5,A2F_1877,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_0_84_6,0,84,6,A2F_1878,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_0_84_7,0,84,7,A2F_1879,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_0_84_8,0,84,8,A2F_1880,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_0_84_9,0,84,9,A2F_1881,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_0_84_10,0,84,10,A2F_1882,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_0_84_11,0,84,11,A2F_1883,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_0_84_12,0,84,12,A2F_1884,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,980,40,2000,1000,FPGA_0_84_13,0,84,13,A2F_1885,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,980,40,2000,1000,FPGA_0_84_14,0,84,14,A2F_1886,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,980,40,2000,1000,FPGA_0_84_15,0,84,15,A2F_1887,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,70,40,1000,1000,FPGA_0_85_0,0,85,0,F2A_1920,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_0_85_1,0,85,1,F2A_1921,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_0_85_2,0,85,2,F2A_1922,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_0_85_3,0,85,3,F2A_1923,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_0_85_4,0,85,4,F2A_1924,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_0_85_5,0,85,5,F2A_1925,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_0_85_6,0,85,6,F2A_1926,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_0_85_7,0,85,7,F2A_1927,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_0_85_8,0,85,8,F2A_1928,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_0_85_9,0,85,9,F2A_1929,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_0_85_10,0,85,10,F2A_1930,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,330,40,1000,3000,FPGA_0_85_11,0,85,11,F2A_1931,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,330,40,1000,3000,FPGA_0_85_12,0,85,12,F2A_1932,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,330,40,1000,3000,FPGA_0_85_13,0,85,13,F2A_1933,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,330,40,1000,3000,FPGA_0_85_14,0,85,14,F2A_1934,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_0_85_15,0,85,15,F2A_1935,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_0_85_16,0,85,16,F2A_1936,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_0_85_17,0,85,17,F2A_1937,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_0_85_18,0,85,18,F2A_1938,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_0_85_19,0,85,19,F2A_1939,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_0_85_20,0,85,20,F2A_1940,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_0_85_21,0,85,21,F2A_1941,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_0_85_22,0,85,22,F2A_1942,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_0_85_23,0,85,23,F2A_1943,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,460,40,1000,4000,FPGA_0_86_0,0,86,0,A2F_1920,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,460,40,1000,4000,FPGA_0_86_1,0,86,1,A2F_1921,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,460,40,1000,4000,FPGA_0_86_2,0,86,2,A2F_1922,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,460,40,1000,4000,FPGA_0_86_3,0,86,3,A2F_1923,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,460,40,1000,4000,FPGA_0_86_4,0,86,4,A2F_1924,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_0_86_5,0,86,5,A2F_1925,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_0_86_6,0,86,6,A2F_1926,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_0_86_7,0,86,7,A2F_1927,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_0_86_8,0,86,8,A2F_1928,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_0_86_9,0,86,9,A2F_1929,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_0_86_10,0,86,10,A2F_1930,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_0_86_11,0,86,11,A2F_1931,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_0_86_12,0,86,12,A2F_1932,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,980,40,2000,1000,FPGA_0_86_13,0,86,13,A2F_1933,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,980,40,2000,1000,FPGA_0_86_14,0,86,14,A2F_1934,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,980,40,2000,1000,FPGA_0_86_15,0,86,15,A2F_1935,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,70,40,1000,1000,FPGA_0_87_0,0,87,0,F2A_1968,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_0_87_1,0,87,1,F2A_1969,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_0_87_2,0,87,2,F2A_1970,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_0_87_3,0,87,3,F2A_1971,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_0_87_4,0,87,4,F2A_1972,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_0_87_5,0,87,5,F2A_1973,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_0_87_6,0,87,6,F2A_1974,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_0_87_7,0,87,7,F2A_1975,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_0_87_8,0,87,8,F2A_1976,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_0_87_9,0,87,9,F2A_1977,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_0_87_10,0,87,10,F2A_1978,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,330,40,1000,3000,FPGA_0_87_11,0,87,11,F2A_1979,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,330,40,1000,3000,FPGA_0_87_12,0,87,12,F2A_1980,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,330,40,1000,3000,FPGA_0_87_13,0,87,13,F2A_1981,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,330,40,1000,3000,FPGA_0_87_14,0,87,14,F2A_1982,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_0_87_15,0,87,15,F2A_1983,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_0_87_16,0,87,16,F2A_1984,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_0_87_17,0,87,17,F2A_1985,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_0_87_18,0,87,18,F2A_1986,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_0_87_19,0,87,19,F2A_1987,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_0_87_20,0,87,20,F2A_1988,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_0_87_21,0,87,21,F2A_1989,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_0_87_22,0,87,22,F2A_1990,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_0_87_23,0,87,23,F2A_1991,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,460,40,1000,4000,FPGA_0_88_0,0,88,0,A2F_1968,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,460,40,1000,4000,FPGA_0_88_1,0,88,1,A2F_1969,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,460,40,1000,4000,FPGA_0_88_2,0,88,2,A2F_1970,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,460,40,1000,4000,FPGA_0_88_3,0,88,3,A2F_1971,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,460,40,1000,4000,FPGA_0_88_4,0,88,4,A2F_1972,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_0_88_5,0,88,5,A2F_1973,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_0_88_6,0,88,6,A2F_1974,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_0_88_7,0,88,7,A2F_1975,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_0_88_8,0,88,8,A2F_1976,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_0_88_9,0,88,9,A2F_1977,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_0_88_10,0,88,10,A2F_1978,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_0_88_11,0,88,11,A2F_1979,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_0_88_12,0,88,12,A2F_1980,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,980,40,2000,1000,FPGA_0_88_13,0,88,13,A2F_1981,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,980,40,2000,1000,FPGA_0_88_14,0,88,14,A2F_1982,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,980,40,2000,1000,FPGA_0_88_15,0,88,15,A2F_1983,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_0_89_0,0,89,0,F2A_2016,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_0_89_1,0,89,1,F2A_2017,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_0_89_2,0,89,2,F2A_2018,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_0_89_3,0,89,3,F2A_2019,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_0_89_4,0,89,4,F2A_2020,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_0_89_5,0,89,5,F2A_2021,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_0_89_6,0,89,6,F2A_2022,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_0_89_7,0,89,7,F2A_2023,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_0_89_8,0,89,8,F2A_2024,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_0_90_0,0,90,0,A2F_2016,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_0_90_1,0,90,1,A2F_2017,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_0_90_2,0,90,2,A2F_2018,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_0_90_3,0,90,3,A2F_2019,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_0_90_4,0,90,4,A2F_2020,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_0_90_5,0,90,5,A2F_2021,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_0_90_6,0,90,6,A2F_2022,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_0_90_7,0,90,7,A2F_2023,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_0_90_8,0,90,8,A2F_2024,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_0_90_9,0,90,9,A2F_2025,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_0_90_10,0,90,10,A2F_2026,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_0_91_0,0,91,0,F2A_2040,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_0_91_1,0,91,1,F2A_2041,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_0_91_2,0,91,2,F2A_2042,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_0_91_3,0,91,3,F2A_2043,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_0_91_4,0,91,4,F2A_2044,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_0_91_5,0,91,5,F2A_2045,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_0_91_6,0,91,6,F2A_2046,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_0_91_7,0,91,7,F2A_2047,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_0_91_8,0,91,8,F2A_2048,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_0_91_9,0,91,9,F2A_2049,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_0_91_10,0,91,10,F2A_2050,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_0_91_11,0,91,11,F2A_2051,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_0_91_12,0,91,12,F2A_2052,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_0_91_13,0,91,13,F2A_2053,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_0_91_14,0,91,14,F2A_2054,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_0_91_15,0,91,15,F2A_2055,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_0_91_16,0,91,16,F2A_2056,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_0_91_17,0,91,17,F2A_2057,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_0_91_18,0,91,18,F2A_2058,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_0_91_19,0,91,19,F2A_2059,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_0_91_20,0,91,20,F2A_2060,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_0_91_21,0,91,21,F2A_2061,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_0_91_22,0,91,22,F2A_2062,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_0_91_23,0,91,23,F2A_2063,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_0_92_0,0,92,0,A2F_2040,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_0_92_1,0,92,1,A2F_2041,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_0_92_2,0,92,2,A2F_2042,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_0_92_3,0,92,3,A2F_2043,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_0_92_4,0,92,4,A2F_2044,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_0_92_5,0,92,5,A2F_2045,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_0_92_6,0,92,6,A2F_2046,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_0_92_7,0,92,7,A2F_2047,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_0_92_8,0,92,8,A2F_2048,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_0_92_9,0,92,9,A2F_2049,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_0_92_10,0,92,10,A2F_2050,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_0_92_11,0,92,11,A2F_2051,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_0_92_12,0,92,12,A2F_2052,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,980,40,2000,1000,FPGA_0_92_13,0,92,13,A2F_2053,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,980,40,2000,1000,FPGA_0_92_14,0,92,14,A2F_2054,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,980,40,2000,1000,FPGA_0_92_15,0,92,15,A2F_2055,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,70,40,1000,1000,FPGA_0_93_0,0,93,0,F2A_2088,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_0_93_1,0,93,1,F2A_2089,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_0_93_2,0,93,2,F2A_2090,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_0_93_3,0,93,3,F2A_2091,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_0_93_4,0,93,4,F2A_2092,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_0_93_5,0,93,5,F2A_2093,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_0_93_6,0,93,6,F2A_2094,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_0_93_7,0,93,7,F2A_2095,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_0_93_8,0,93,8,F2A_2096,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_0_93_9,0,93,9,F2A_2097,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_0_93_10,0,93,10,F2A_2098,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,330,40,1000,3000,FPGA_0_93_11,0,93,11,F2A_2099,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,330,40,1000,3000,FPGA_0_93_12,0,93,12,F2A_2100,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,330,40,1000,3000,FPGA_0_93_13,0,93,13,F2A_2101,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,330,40,1000,3000,FPGA_0_93_14,0,93,14,F2A_2102,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_0_93_15,0,93,15,F2A_2103,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_0_93_16,0,93,16,F2A_2104,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_0_93_17,0,93,17,F2A_2105,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_0_93_18,0,93,18,F2A_2106,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_0_93_19,0,93,19,F2A_2107,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_0_93_20,0,93,20,F2A_2108,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_0_93_21,0,93,21,F2A_2109,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_0_93_22,0,93,22,F2A_2110,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_0_93_23,0,93,23,F2A_2111,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,460,40,1000,4000,FPGA_0_94_0,0,94,0,A2F_2088,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,460,40,1000,4000,FPGA_0_94_1,0,94,1,A2F_2089,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,460,40,1000,4000,FPGA_0_94_2,0,94,2,A2F_2090,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,460,40,1000,4000,FPGA_0_94_3,0,94,3,A2F_2091,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,460,40,1000,4000,FPGA_0_94_4,0,94,4,A2F_2092,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_0_94_5,0,94,5,A2F_2093,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_0_94_6,0,94,6,A2F_2094,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_0_94_7,0,94,7,A2F_2095,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_0_94_8,0,94,8,A2F_2096,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_0_94_9,0,94,9,A2F_2097,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_0_94_10,0,94,10,A2F_2098,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_0_94_11,0,94,11,A2F_2099,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_0_94_12,0,94,12,A2F_2100,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,980,40,2000,1000,FPGA_0_94_13,0,94,13,A2F_2101,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,980,40,2000,1000,FPGA_0_94_14,0,94,14,A2F_2102,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,980,40,2000,1000,FPGA_0_94_15,0,94,15,A2F_2103,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,70,40,1000,1000,FPGA_0_95_0,0,95,0,F2A_2136,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_0_95_1,0,95,1,F2A_2137,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_0_95_2,0,95,2,F2A_2138,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_0_95_3,0,95,3,F2A_2139,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_0_95_4,0,95,4,F2A_2140,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_0_95_5,0,95,5,F2A_2141,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_0_95_6,0,95,6,F2A_2142,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_0_95_7,0,95,7,F2A_2143,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_0_95_8,0,95,8,F2A_2144,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_0_95_9,0,95,9,F2A_2145,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_0_95_10,0,95,10,F2A_2146,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,330,40,1000,3000,FPGA_0_95_11,0,95,11,F2A_2147,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,330,40,1000,3000,FPGA_0_95_12,0,95,12,F2A_2148,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,330,40,1000,3000,FPGA_0_95_13,0,95,13,F2A_2149,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,330,40,1000,3000,FPGA_0_95_14,0,95,14,F2A_2150,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_0_95_15,0,95,15,F2A_2151,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_0_95_16,0,95,16,F2A_2152,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_0_95_17,0,95,17,F2A_2153,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_0_95_18,0,95,18,F2A_2154,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_0_95_19,0,95,19,F2A_2155,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_0_95_20,0,95,20,F2A_2156,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_0_95_21,0,95,21,F2A_2157,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_0_95_22,0,95,22,F2A_2158,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_0_95_23,0,95,23,F2A_2159,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,460,40,1000,4000,FPGA_0_96_0,0,96,0,A2F_2136,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,460,40,1000,4000,FPGA_0_96_1,0,96,1,A2F_2137,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,460,40,1000,4000,FPGA_0_96_2,0,96,2,A2F_2138,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,460,40,1000,4000,FPGA_0_96_3,0,96,3,A2F_2139,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,460,40,1000,4000,FPGA_0_96_4,0,96,4,A2F_2140,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_0_96_5,0,96,5,A2F_2141,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_0_96_6,0,96,6,A2F_2142,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_0_96_7,0,96,7,A2F_2143,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_0_96_8,0,96,8,A2F_2144,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_0_96_9,0,96,9,A2F_2145,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_0_96_10,0,96,10,A2F_2146,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_0_96_11,0,96,11,A2F_2147,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_0_96_12,0,96,12,A2F_2148,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,980,40,2000,1000,FPGA_0_96_13,0,96,13,A2F_2149,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,980,40,2000,1000,FPGA_0_96_14,0,96,14,A2F_2150,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,980,40,2000,1000,FPGA_0_96_15,0,96,15,A2F_2151,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,70,40,1000,1000,FPGA_0_97_0,0,97,0,F2A_2184,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_0_97_1,0,97,1,F2A_2185,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_0_97_2,0,97,2,F2A_2186,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_0_97_3,0,97,3,F2A_2187,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_0_97_4,0,97,4,F2A_2188,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_0_97_5,0,97,5,F2A_2189,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_0_97_6,0,97,6,F2A_2190,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_0_97_7,0,97,7,F2A_2191,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_0_97_8,0,97,8,F2A_2192,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_0_97_9,0,97,9,F2A_2193,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_0_97_10,0,97,10,F2A_2194,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,330,40,1000,3000,FPGA_0_97_11,0,97,11,F2A_2195,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,330,40,1000,3000,FPGA_0_97_12,0,97,12,F2A_2196,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,330,40,1000,3000,FPGA_0_97_13,0,97,13,F2A_2197,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,330,40,1000,3000,FPGA_0_97_14,0,97,14,F2A_2198,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_0_97_15,0,97,15,F2A_2199,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_0_97_16,0,97,16,F2A_2200,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_0_97_17,0,97,17,F2A_2201,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_0_97_18,0,97,18,F2A_2202,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_0_97_19,0,97,19,F2A_2203,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_0_97_20,0,97,20,F2A_2204,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_0_97_21,0,97,21,F2A_2205,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_0_97_22,0,97,22,F2A_2206,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_0_97_23,0,97,23,F2A_2207,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,460,40,1000,4000,FPGA_0_98_0,0,98,0,A2F_2184,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,460,40,1000,4000,FPGA_0_98_1,0,98,1,A2F_2185,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,460,40,1000,4000,FPGA_0_98_2,0,98,2,A2F_2186,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,460,40,1000,4000,FPGA_0_98_3,0,98,3,A2F_2187,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,460,40,1000,4000,FPGA_0_98_4,0,98,4,A2F_2188,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_0_98_5,0,98,5,A2F_2189,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_0_98_6,0,98,6,A2F_2190,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_0_98_7,0,98,7,A2F_2191,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_0_98_8,0,98,8,A2F_2192,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_0_98_9,0,98,9,A2F_2193,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_0_98_10,0,98,10,A2F_2194,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_0_98_11,0,98,11,A2F_2195,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_0_98_12,0,98,12,A2F_2196,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,980,40,2000,1000,FPGA_0_98_13,0,98,13,A2F_2197,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,980,40,2000,1000,FPGA_0_98_14,0,98,14,A2F_2198,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,980,40,2000,1000,FPGA_0_98_15,0,98,15,A2F_2199,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,70,40,1000,1000,FPGA_0_99_0,0,99,0,F2A_2232,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_0_99_1,0,99,1,F2A_2233,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_0_99_2,0,99,2,F2A_2234,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_0_99_3,0,99,3,F2A_2235,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_0_99_4,0,99,4,F2A_2236,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_0_99_5,0,99,5,F2A_2237,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_0_99_6,0,99,6,F2A_2238,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_0_99_7,0,99,7,F2A_2239,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_0_99_8,0,99,8,F2A_2240,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_0_99_9,0,99,9,F2A_2241,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_0_99_10,0,99,10,F2A_2242,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,330,40,1000,3000,FPGA_0_99_11,0,99,11,F2A_2243,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,330,40,1000,3000,FPGA_0_99_12,0,99,12,F2A_2244,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,330,40,1000,3000,FPGA_0_99_13,0,99,13,F2A_2245,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,330,40,1000,3000,FPGA_0_99_14,0,99,14,F2A_2246,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_0_99_15,0,99,15,F2A_2247,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_0_99_16,0,99,16,F2A_2248,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_0_99_17,0,99,17,F2A_2249,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_0_99_18,0,99,18,F2A_2250,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_0_99_19,0,99,19,F2A_2251,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_0_99_20,0,99,20,F2A_2252,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_0_99_21,0,99,21,F2A_2253,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_0_99_22,0,99,22,F2A_2254,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_0_99_23,0,99,23,F2A_2255,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,460,40,1000,4000,FPGA_0_100_0,0,100,0,A2F_2232,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,460,40,1000,4000,FPGA_0_100_1,0,100,1,A2F_2233,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,460,40,1000,4000,FPGA_0_100_2,0,100,2,A2F_2234,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,460,40,1000,4000,FPGA_0_100_3,0,100,3,A2F_2235,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,460,40,1000,4000,FPGA_0_100_4,0,100,4,A2F_2236,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_0_100_5,0,100,5,A2F_2237,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_0_100_6,0,100,6,A2F_2238,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_0_100_7,0,100,7,A2F_2239,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_0_100_8,0,100,8,A2F_2240,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_0_100_9,0,100,9,A2F_2241,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_0_100_10,0,100,10,A2F_2242,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_0_100_11,0,100,11,A2F_2243,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_0_100_12,0,100,12,A2F_2244,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,980,40,2000,1000,FPGA_0_100_13,0,100,13,A2F_2245,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,980,40,2000,1000,FPGA_0_100_14,0,100,14,A2F_2246,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,980,40,2000,1000,FPGA_0_100_15,0,100,15,A2F_2247,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,70,40,1000,1000,FPGA_0_101_0,0,101,0,F2A_2280,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_0_101_1,0,101,1,F2A_2281,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_0_101_2,0,101,2,F2A_2282,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_0_101_3,0,101,3,F2A_2283,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_0_101_4,0,101,4,F2A_2284,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_0_101_5,0,101,5,F2A_2285,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_0_101_6,0,101,6,F2A_2286,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_0_101_7,0,101,7,F2A_2287,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_0_101_8,0,101,8,F2A_2288,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_0_101_9,0,101,9,F2A_2289,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_0_101_10,0,101,10,F2A_2290,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,330,40,1000,3000,FPGA_0_101_11,0,101,11,F2A_2291,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,330,40,1000,3000,FPGA_0_101_12,0,101,12,F2A_2292,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,330,40,1000,3000,FPGA_0_101_13,0,101,13,F2A_2293,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,330,40,1000,3000,FPGA_0_101_14,0,101,14,F2A_2294,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_0_101_15,0,101,15,F2A_2295,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_0_101_16,0,101,16,F2A_2296,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_0_101_17,0,101,17,F2A_2297,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_0_101_18,0,101,18,F2A_2298,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_0_101_19,0,101,19,F2A_2299,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_0_101_20,0,101,20,F2A_2300,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_0_101_21,0,101,21,F2A_2301,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_0_101_22,0,101,22,F2A_2302,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_0_101_23,0,101,23,F2A_2303,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,460,40,1000,4000,FPGA_0_102_0,0,102,0,A2F_2280,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,460,40,1000,4000,FPGA_0_102_1,0,102,1,A2F_2281,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,460,40,1000,4000,FPGA_0_102_2,0,102,2,A2F_2282,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,460,40,1000,4000,FPGA_0_102_3,0,102,3,A2F_2283,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,460,40,1000,4000,FPGA_0_102_4,0,102,4,A2F_2284,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_0_102_5,0,102,5,A2F_2285,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_0_102_6,0,102,6,A2F_2286,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_0_102_7,0,102,7,A2F_2287,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_0_102_8,0,102,8,A2F_2288,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_0_102_9,0,102,9,A2F_2289,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_0_102_10,0,102,10,A2F_2290,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_0_102_11,0,102,11,A2F_2291,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_0_102_12,0,102,12,A2F_2292,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,980,40,2000,1000,FPGA_0_102_13,0,102,13,A2F_2293,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,980,40,2000,1000,FPGA_0_102_14,0,102,14,A2F_2294,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,980,40,2000,1000,FPGA_0_102_15,0,102,15,A2F_2295,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,70,40,1000,1000,FPGA_0_103_0,0,103,0,F2A_2328,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_0_103_1,0,103,1,F2A_2329,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_0_103_2,0,103,2,F2A_2330,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_0_103_3,0,103,3,F2A_2331,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_0_103_4,0,103,4,F2A_2332,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_0_103_5,0,103,5,F2A_2333,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_0_103_6,0,103,6,F2A_2334,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_0_103_7,0,103,7,F2A_2335,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_0_103_8,0,103,8,F2A_2336,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_0_103_9,0,103,9,F2A_2337,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_0_103_10,0,103,10,F2A_2338,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,330,40,1000,3000,FPGA_0_103_11,0,103,11,F2A_2339,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,330,40,1000,3000,FPGA_0_103_12,0,103,12,F2A_2340,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,330,40,1000,3000,FPGA_0_103_13,0,103,13,F2A_2341,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,330,40,1000,3000,FPGA_0_103_14,0,103,14,F2A_2342,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_0_103_15,0,103,15,F2A_2343,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_0_103_16,0,103,16,F2A_2344,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_0_103_17,0,103,17,F2A_2345,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_0_103_18,0,103,18,F2A_2346,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_0_103_19,0,103,19,F2A_2347,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_0_103_20,0,103,20,F2A_2348,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_0_103_21,0,103,21,F2A_2349,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_0_103_22,0,103,22,F2A_2350,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_0_103_23,0,103,23,F2A_2351,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,460,40,1000,4000,FPGA_0_104_0,0,104,0,A2F_2328,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,460,40,1000,4000,FPGA_0_104_1,0,104,1,A2F_2329,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,460,40,1000,4000,FPGA_0_104_2,0,104,2,A2F_2330,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,460,40,1000,4000,FPGA_0_104_3,0,104,3,A2F_2331,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,460,40,1000,4000,FPGA_0_104_4,0,104,4,A2F_2332,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_0_104_5,0,104,5,A2F_2333,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_0_104_6,0,104,6,A2F_2334,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_0_104_7,0,104,7,A2F_2335,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_0_104_8,0,104,8,A2F_2336,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_0_104_9,0,104,9,A2F_2337,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_0_104_10,0,104,10,A2F_2338,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_0_104_11,0,104,11,A2F_2339,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_0_104_12,0,104,12,A2F_2340,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,980,40,2000,1000,FPGA_0_104_13,0,104,13,A2F_2341,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,980,40,2000,1000,FPGA_0_104_14,0,104,14,A2F_2342,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,980,40,2000,1000,FPGA_0_104_15,0,104,15,A2F_2343,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,70,40,1000,1000,FPGA_0_105_0,0,105,0,F2A_2376,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_0_105_1,0,105,1,F2A_2377,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_0_105_2,0,105,2,F2A_2378,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_0_105_3,0,105,3,F2A_2379,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_0_105_4,0,105,4,F2A_2380,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_0_105_5,0,105,5,F2A_2381,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_0_105_6,0,105,6,F2A_2382,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_0_105_7,0,105,7,F2A_2383,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_0_105_8,0,105,8,F2A_2384,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_0_105_9,0,105,9,F2A_2385,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_0_105_10,0,105,10,F2A_2386,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,330,40,1000,3000,FPGA_0_105_11,0,105,11,F2A_2387,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,330,40,1000,3000,FPGA_0_105_12,0,105,12,F2A_2388,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,330,40,1000,3000,FPGA_0_105_13,0,105,13,F2A_2389,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,330,40,1000,3000,FPGA_0_105_14,0,105,14,F2A_2390,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_0_105_15,0,105,15,F2A_2391,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_0_105_16,0,105,16,F2A_2392,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_0_105_17,0,105,17,F2A_2393,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_0_105_18,0,105,18,F2A_2394,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_0_105_19,0,105,19,F2A_2395,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_0_105_20,0,105,20,F2A_2396,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_0_105_21,0,105,21,F2A_2397,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_0_105_22,0,105,22,F2A_2398,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_0_105_23,0,105,23,F2A_2399,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,460,40,1000,4000,FPGA_0_106_0,0,106,0,A2F_2376,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,460,40,1000,4000,FPGA_0_106_1,0,106,1,A2F_2377,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,460,40,1000,4000,FPGA_0_106_2,0,106,2,A2F_2378,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,460,40,1000,4000,FPGA_0_106_3,0,106,3,A2F_2379,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,460,40,1000,4000,FPGA_0_106_4,0,106,4,A2F_2380,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_0_106_5,0,106,5,A2F_2381,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_0_106_6,0,106,6,A2F_2382,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_0_106_7,0,106,7,A2F_2383,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_0_106_8,0,106,8,A2F_2384,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_0_106_9,0,106,9,A2F_2385,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_0_106_10,0,106,10,A2F_2386,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_0_106_11,0,106,11,A2F_2387,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_0_106_12,0,106,12,A2F_2388,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,980,40,2000,1000,FPGA_0_106_13,0,106,13,A2F_2389,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,980,40,2000,1000,FPGA_0_106_14,0,106,14,A2F_2390,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,980,40,2000,1000,FPGA_0_106_15,0,106,15,A2F_2391,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,70,40,1000,1000,FPGA_0_107_0,0,107,0,F2A_2424,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_0_107_1,0,107,1,F2A_2425,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_0_107_2,0,107,2,F2A_2426,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_0_107_3,0,107,3,F2A_2427,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_0_107_4,0,107,4,F2A_2428,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_0_107_5,0,107,5,F2A_2429,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_0_107_6,0,107,6,F2A_2430,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_0_107_7,0,107,7,F2A_2431,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_0_107_8,0,107,8,F2A_2432,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_0_107_9,0,107,9,F2A_2433,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_0_107_10,0,107,10,F2A_2434,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,330,40,1000,3000,FPGA_0_107_11,0,107,11,F2A_2435,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,330,40,1000,3000,FPGA_0_107_12,0,107,12,F2A_2436,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,330,40,1000,3000,FPGA_0_107_13,0,107,13,F2A_2437,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,330,40,1000,3000,FPGA_0_107_14,0,107,14,F2A_2438,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_0_107_15,0,107,15,F2A_2439,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_0_107_16,0,107,16,F2A_2440,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_0_107_17,0,107,17,F2A_2441,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_0_107_18,0,107,18,F2A_2442,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_0_107_19,0,107,19,F2A_2443,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_0_107_20,0,107,20,F2A_2444,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_0_107_21,0,107,21,F2A_2445,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_0_107_22,0,107,22,F2A_2446,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_0_107_23,0,107,23,F2A_2447,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,460,40,1000,4000,FPGA_0_108_0,0,108,0,A2F_2424,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,460,40,1000,4000,FPGA_0_108_1,0,108,1,A2F_2425,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,460,40,1000,4000,FPGA_0_108_2,0,108,2,A2F_2426,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,460,40,1000,4000,FPGA_0_108_3,0,108,3,A2F_2427,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,460,40,1000,4000,FPGA_0_108_4,0,108,4,A2F_2428,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_0_108_5,0,108,5,A2F_2429,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_0_108_6,0,108,6,A2F_2430,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_0_108_7,0,108,7,A2F_2431,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_0_108_8,0,108,8,A2F_2432,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_0_108_9,0,108,9,A2F_2433,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_0_108_10,0,108,10,A2F_2434,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_0_108_11,0,108,11,A2F_2435,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_0_108_12,0,108,12,A2F_2436,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,980,40,2000,1000,FPGA_0_108_13,0,108,13,A2F_2437,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,980,40,2000,1000,FPGA_0_108_14,0,108,14,A2F_2438,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,980,40,2000,1000,FPGA_0_108_15,0,108,15,A2F_2439,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,70,40,1000,1000,FPGA_0_109_0,0,109,0,F2A_2472,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_0_109_1,0,109,1,F2A_2473,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_0_109_2,0,109,2,F2A_2474,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_0_109_3,0,109,3,F2A_2475,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_0_109_4,0,109,4,F2A_2476,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_0_109_5,0,109,5,F2A_2477,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_0_109_6,0,109,6,F2A_2478,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_0_109_7,0,109,7,F2A_2479,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_0_109_8,0,109,8,F2A_2480,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_0_109_9,0,109,9,F2A_2481,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_0_109_10,0,109,10,F2A_2482,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,330,40,1000,3000,FPGA_0_109_11,0,109,11,F2A_2483,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,330,40,1000,3000,FPGA_0_109_12,0,109,12,F2A_2484,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,330,40,1000,3000,FPGA_0_109_13,0,109,13,F2A_2485,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,330,40,1000,3000,FPGA_0_109_14,0,109,14,F2A_2486,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_0_109_15,0,109,15,F2A_2487,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_0_109_16,0,109,16,F2A_2488,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_0_109_17,0,109,17,F2A_2489,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_0_109_18,0,109,18,F2A_2490,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_0_109_19,0,109,19,F2A_2491,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_0_109_20,0,109,20,F2A_2492,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_0_109_21,0,109,21,F2A_2493,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_0_109_22,0,109,22,F2A_2494,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_0_109_23,0,109,23,F2A_2495,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,460,40,1000,4000,FPGA_0_110_0,0,110,0,A2F_2472,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,460,40,1000,4000,FPGA_0_110_1,0,110,1,A2F_2473,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,460,40,1000,4000,FPGA_0_110_2,0,110,2,A2F_2474,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,460,40,1000,4000,FPGA_0_110_3,0,110,3,A2F_2475,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,460,40,1000,4000,FPGA_0_110_4,0,110,4,A2F_2476,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_0_110_5,0,110,5,A2F_2477,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_0_110_6,0,110,6,A2F_2478,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_0_110_7,0,110,7,A2F_2479,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_0_110_8,0,110,8,A2F_2480,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_0_110_9,0,110,9,A2F_2481,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_0_110_10,0,110,10,A2F_2482,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_0_110_11,0,110,11,A2F_2483,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_0_110_12,0,110,12,A2F_2484,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,980,40,2000,1000,FPGA_0_110_13,0,110,13,A2F_2485,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,980,40,2000,1000,FPGA_0_110_14,0,110,14,A2F_2486,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,980,40,2000,1000,FPGA_0_110_15,0,110,15,A2F_2487,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_0_111_0,0,111,0,F2A_2520,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_0_111_1,0,111,1,F2A_2521,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_0_111_2,0,111,2,F2A_2522,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_0_111_3,0,111,3,F2A_2523,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_0_111_4,0,111,4,F2A_2524,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_0_111_5,0,111,5,F2A_2525,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_0_111_6,0,111,6,F2A_2526,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_0_111_7,0,111,7,F2A_2527,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_0_111_8,0,111,8,F2A_2528,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_0_112_0,0,112,0,A2F_2520,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_0_112_1,0,112,1,A2F_2521,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_0_112_2,0,112,2,A2F_2522,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_0_112_3,0,112,3,A2F_2523,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_0_112_4,0,112,4,A2F_2524,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_0_112_5,0,112,5,A2F_2525,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_0_112_6,0,112,6,A2F_2526,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_0_112_7,0,112,7,A2F_2527,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_0_112_8,0,112,8,A2F_2528,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_0_112_9,0,112,9,A2F_2529,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_0_112_10,0,112,10,A2F_2530,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_0_113_0,0,113,0,F2A_2544,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_0_113_1,0,113,1,F2A_2545,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_0_113_2,0,113,2,F2A_2546,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_0_113_3,0,113,3,F2A_2547,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_0_113_4,0,113,4,F2A_2548,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_0_113_5,0,113,5,F2A_2549,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_0_113_6,0,113,6,F2A_2550,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_0_113_7,0,113,7,F2A_2551,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_0_113_8,0,113,8,F2A_2552,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_0_113_9,0,113,9,F2A_2553,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_0_113_10,0,113,10,F2A_2554,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_0_113_11,0,113,11,F2A_2555,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_0_113_12,0,113,12,F2A_2556,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_0_113_13,0,113,13,F2A_2557,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_0_113_14,0,113,14,F2A_2558,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_0_113_15,0,113,15,F2A_2559,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_0_113_16,0,113,16,F2A_2560,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_0_113_17,0,113,17,F2A_2561,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_0_113_18,0,113,18,F2A_2562,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_0_113_19,0,113,19,F2A_2563,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_0_113_20,0,113,20,F2A_2564,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_0_113_21,0,113,21,F2A_2565,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_0_113_22,0,113,22,F2A_2566,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_0_113_23,0,113,23,F2A_2567,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_0_114_0,0,114,0,A2F_2544,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_0_114_1,0,114,1,A2F_2545,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_0_114_2,0,114,2,A2F_2546,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_0_114_3,0,114,3,A2F_2547,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_0_114_4,0,114,4,A2F_2548,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_0_114_5,0,114,5,A2F_2549,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_0_114_6,0,114,6,A2F_2550,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_0_114_7,0,114,7,A2F_2551,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_0_114_8,0,114,8,A2F_2552,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_0_114_9,0,114,9,A2F_2553,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_0_114_10,0,114,10,A2F_2554,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_0_114_11,0,114,11,A2F_2555,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_0_114_12,0,114,12,A2F_2556,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,980,40,2000,1000,FPGA_0_114_13,0,114,13,A2F_2557,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,980,40,2000,1000,FPGA_0_114_14,0,114,14,A2F_2558,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,980,40,2000,1000,FPGA_0_114_15,0,114,15,A2F_2559,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,70,40,1000,1000,FPGA_0_115_0,0,115,0,F2A_2592,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_0_115_1,0,115,1,F2A_2593,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_0_115_2,0,115,2,F2A_2594,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_0_115_3,0,115,3,F2A_2595,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_0_115_4,0,115,4,F2A_2596,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_0_115_5,0,115,5,F2A_2597,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_0_115_6,0,115,6,F2A_2598,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_0_115_7,0,115,7,F2A_2599,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_0_115_8,0,115,8,F2A_2600,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_0_115_9,0,115,9,F2A_2601,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_0_115_10,0,115,10,F2A_2602,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,330,40,1000,3000,FPGA_0_115_11,0,115,11,F2A_2603,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,330,40,1000,3000,FPGA_0_115_12,0,115,12,F2A_2604,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,330,40,1000,3000,FPGA_0_115_13,0,115,13,F2A_2605,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,330,40,1000,3000,FPGA_0_115_14,0,115,14,F2A_2606,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_0_115_15,0,115,15,F2A_2607,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_0_115_16,0,115,16,F2A_2608,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_0_115_17,0,115,17,F2A_2609,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_0_115_18,0,115,18,F2A_2610,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_0_115_19,0,115,19,F2A_2611,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_0_115_20,0,115,20,F2A_2612,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_0_115_21,0,115,21,F2A_2613,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_0_115_22,0,115,22,F2A_2614,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_0_115_23,0,115,23,F2A_2615,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,460,40,1000,4000,FPGA_0_116_0,0,116,0,A2F_2592,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,460,40,1000,4000,FPGA_0_116_1,0,116,1,A2F_2593,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,460,40,1000,4000,FPGA_0_116_2,0,116,2,A2F_2594,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,460,40,1000,4000,FPGA_0_116_3,0,116,3,A2F_2595,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,460,40,1000,4000,FPGA_0_116_4,0,116,4,A2F_2596,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_0_116_5,0,116,5,A2F_2597,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_0_116_6,0,116,6,A2F_2598,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_0_116_7,0,116,7,A2F_2599,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_0_116_8,0,116,8,A2F_2600,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_0_116_9,0,116,9,A2F_2601,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_0_116_10,0,116,10,A2F_2602,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_0_116_11,0,116,11,A2F_2603,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_0_116_12,0,116,12,A2F_2604,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,980,40,2000,1000,FPGA_0_116_13,0,116,13,A2F_2605,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,980,40,2000,1000,FPGA_0_116_14,0,116,14,A2F_2606,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,980,40,2000,1000,FPGA_0_116_15,0,116,15,A2F_2607,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,70,40,1000,1000,FPGA_0_117_0,0,117,0,F2A_2640,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_0_117_1,0,117,1,F2A_2641,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_0_117_2,0,117,2,F2A_2642,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_0_117_3,0,117,3,F2A_2643,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_0_117_4,0,117,4,F2A_2644,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_0_117_5,0,117,5,F2A_2645,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_0_117_6,0,117,6,F2A_2646,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_0_117_7,0,117,7,F2A_2647,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_0_117_8,0,117,8,F2A_2648,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_0_117_9,0,117,9,F2A_2649,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_0_117_10,0,117,10,F2A_2650,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,330,40,1000,3000,FPGA_0_117_11,0,117,11,F2A_2651,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,330,40,1000,3000,FPGA_0_117_12,0,117,12,F2A_2652,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,330,40,1000,3000,FPGA_0_117_13,0,117,13,F2A_2653,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,330,40,1000,3000,FPGA_0_117_14,0,117,14,F2A_2654,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_0_117_15,0,117,15,F2A_2655,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_0_117_16,0,117,16,F2A_2656,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_0_117_17,0,117,17,F2A_2657,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_0_117_18,0,117,18,F2A_2658,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_0_117_19,0,117,19,F2A_2659,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_0_117_20,0,117,20,F2A_2660,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_0_117_21,0,117,21,F2A_2661,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_0_117_22,0,117,22,F2A_2662,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_0_117_23,0,117,23,F2A_2663,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,460,40,1000,4000,FPGA_0_118_0,0,118,0,A2F_2640,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,460,40,1000,4000,FPGA_0_118_1,0,118,1,A2F_2641,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,460,40,1000,4000,FPGA_0_118_2,0,118,2,A2F_2642,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,460,40,1000,4000,FPGA_0_118_3,0,118,3,A2F_2643,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,460,40,1000,4000,FPGA_0_118_4,0,118,4,A2F_2644,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_0_118_5,0,118,5,A2F_2645,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_0_118_6,0,118,6,A2F_2646,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_0_118_7,0,118,7,A2F_2647,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_0_118_8,0,118,8,A2F_2648,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_0_118_9,0,118,9,A2F_2649,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_0_118_10,0,118,10,A2F_2650,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_0_118_11,0,118,11,A2F_2651,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_0_118_12,0,118,12,A2F_2652,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,980,40,2000,1000,FPGA_0_118_13,0,118,13,A2F_2653,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,980,40,2000,1000,FPGA_0_118_14,0,118,14,A2F_2654,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,980,40,2000,1000,FPGA_0_118_15,0,118,15,A2F_2655,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,70,40,1000,1000,FPGA_0_119_0,0,119,0,F2A_2688,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_0_119_1,0,119,1,F2A_2689,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_0_119_2,0,119,2,F2A_2690,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_0_119_3,0,119,3,F2A_2691,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_0_119_4,0,119,4,F2A_2692,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_0_119_5,0,119,5,F2A_2693,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_0_119_6,0,119,6,F2A_2694,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_0_119_7,0,119,7,F2A_2695,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_0_119_8,0,119,8,F2A_2696,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_0_119_9,0,119,9,F2A_2697,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_0_119_10,0,119,10,F2A_2698,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,330,40,1000,3000,FPGA_0_119_11,0,119,11,F2A_2699,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,330,40,1000,3000,FPGA_0_119_12,0,119,12,F2A_2700,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,330,40,1000,3000,FPGA_0_119_13,0,119,13,F2A_2701,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,330,40,1000,3000,FPGA_0_119_14,0,119,14,F2A_2702,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_0_119_15,0,119,15,F2A_2703,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_0_119_16,0,119,16,F2A_2704,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_0_119_17,0,119,17,F2A_2705,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_0_119_18,0,119,18,F2A_2706,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_0_119_19,0,119,19,F2A_2707,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_0_119_20,0,119,20,F2A_2708,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_0_119_21,0,119,21,F2A_2709,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_0_119_22,0,119,22,F2A_2710,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_0_119_23,0,119,23,F2A_2711,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,460,40,1000,4000,FPGA_0_120_0,0,120,0,A2F_2688,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,460,40,1000,4000,FPGA_0_120_1,0,120,1,A2F_2689,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,460,40,1000,4000,FPGA_0_120_2,0,120,2,A2F_2690,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,460,40,1000,4000,FPGA_0_120_3,0,120,3,A2F_2691,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,460,40,1000,4000,FPGA_0_120_4,0,120,4,A2F_2692,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_0_120_5,0,120,5,A2F_2693,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_0_120_6,0,120,6,A2F_2694,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_0_120_7,0,120,7,A2F_2695,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_0_120_8,0,120,8,A2F_2696,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_0_120_9,0,120,9,A2F_2697,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_0_120_10,0,120,10,A2F_2698,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_0_120_11,0,120,11,A2F_2699,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_0_120_12,0,120,12,A2F_2700,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,980,40,2000,1000,FPGA_0_120_13,0,120,13,A2F_2701,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,980,40,2000,1000,FPGA_0_120_14,0,120,14,A2F_2702,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,980,40,2000,1000,FPGA_0_120_15,0,120,15,A2F_2703,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,70,40,1000,1000,FPGA_0_121_0,0,121,0,F2A_2736,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_0_121_1,0,121,1,F2A_2737,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_0_121_2,0,121,2,F2A_2738,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_0_121_3,0,121,3,F2A_2739,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_0_121_4,0,121,4,F2A_2740,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_0_121_5,0,121,5,F2A_2741,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_0_121_6,0,121,6,F2A_2742,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_0_121_7,0,121,7,F2A_2743,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_0_121_8,0,121,8,F2A_2744,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_0_121_9,0,121,9,F2A_2745,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_0_121_10,0,121,10,F2A_2746,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,330,40,1000,3000,FPGA_0_121_11,0,121,11,F2A_2747,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,330,40,1000,3000,FPGA_0_121_12,0,121,12,F2A_2748,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,330,40,1000,3000,FPGA_0_121_13,0,121,13,F2A_2749,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,330,40,1000,3000,FPGA_0_121_14,0,121,14,F2A_2750,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_0_121_15,0,121,15,F2A_2751,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_0_121_16,0,121,16,F2A_2752,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_0_121_17,0,121,17,F2A_2753,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_0_121_18,0,121,18,F2A_2754,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_0_121_19,0,121,19,F2A_2755,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_0_121_20,0,121,20,F2A_2756,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_0_121_21,0,121,21,F2A_2757,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_0_121_22,0,121,22,F2A_2758,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_0_121_23,0,121,23,F2A_2759,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,460,40,1000,4000,FPGA_0_122_0,0,122,0,A2F_2736,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,460,40,1000,4000,FPGA_0_122_1,0,122,1,A2F_2737,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,460,40,1000,4000,FPGA_0_122_2,0,122,2,A2F_2738,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,460,40,1000,4000,FPGA_0_122_3,0,122,3,A2F_2739,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,460,40,1000,4000,FPGA_0_122_4,0,122,4,A2F_2740,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_0_122_5,0,122,5,A2F_2741,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_0_122_6,0,122,6,A2F_2742,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_0_122_7,0,122,7,A2F_2743,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_0_122_8,0,122,8,A2F_2744,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_0_122_9,0,122,9,A2F_2745,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_0_122_10,0,122,10,A2F_2746,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_0_122_11,0,122,11,A2F_2747,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_0_122_12,0,122,12,A2F_2748,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,980,40,2000,1000,FPGA_0_122_13,0,122,13,A2F_2749,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,980,40,2000,1000,FPGA_0_122_14,0,122,14,A2F_2750,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,980,40,2000,1000,FPGA_0_122_15,0,122,15,A2F_2751,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,70,40,1000,1000,FPGA_0_123_0,0,123,0,F2A_2784,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_0_123_1,0,123,1,F2A_2785,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_0_123_2,0,123,2,F2A_2786,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_0_123_3,0,123,3,F2A_2787,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_0_123_4,0,123,4,F2A_2788,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_0_123_5,0,123,5,F2A_2789,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_0_123_6,0,123,6,F2A_2790,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_0_123_7,0,123,7,F2A_2791,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_0_123_8,0,123,8,F2A_2792,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_0_123_9,0,123,9,F2A_2793,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_0_123_10,0,123,10,F2A_2794,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,330,40,1000,3000,FPGA_0_123_11,0,123,11,F2A_2795,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,330,40,1000,3000,FPGA_0_123_12,0,123,12,F2A_2796,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,330,40,1000,3000,FPGA_0_123_13,0,123,13,F2A_2797,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,330,40,1000,3000,FPGA_0_123_14,0,123,14,F2A_2798,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_0_123_15,0,123,15,F2A_2799,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_0_123_16,0,123,16,F2A_2800,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_0_123_17,0,123,17,F2A_2801,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_0_123_18,0,123,18,F2A_2802,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_0_123_19,0,123,19,F2A_2803,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_0_123_20,0,123,20,F2A_2804,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_0_123_21,0,123,21,F2A_2805,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_0_123_22,0,123,22,F2A_2806,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_0_123_23,0,123,23,F2A_2807,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,460,40,1000,4000,FPGA_0_124_0,0,124,0,A2F_2784,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,460,40,1000,4000,FPGA_0_124_1,0,124,1,A2F_2785,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,460,40,1000,4000,FPGA_0_124_2,0,124,2,A2F_2786,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,460,40,1000,4000,FPGA_0_124_3,0,124,3,A2F_2787,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,460,40,1000,4000,FPGA_0_124_4,0,124,4,A2F_2788,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_0_124_5,0,124,5,A2F_2789,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_0_124_6,0,124,6,A2F_2790,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_0_124_7,0,124,7,A2F_2791,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_0_124_8,0,124,8,A2F_2792,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_0_124_9,0,124,9,A2F_2793,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_0_124_10,0,124,10,A2F_2794,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_0_124_11,0,124,11,A2F_2795,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_0_124_12,0,124,12,A2F_2796,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,980,40,2000,1000,FPGA_0_124_13,0,124,13,A2F_2797,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,980,40,2000,1000,FPGA_0_124_14,0,124,14,A2F_2798,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,980,40,2000,1000,FPGA_0_124_15,0,124,15,A2F_2799,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,70,40,1000,1000,FPGA_0_125_0,0,125,0,F2A_2832,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_0_125_1,0,125,1,F2A_2833,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_0_125_2,0,125,2,F2A_2834,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_0_125_3,0,125,3,F2A_2835,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_0_125_4,0,125,4,F2A_2836,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_0_125_5,0,125,5,F2A_2837,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_0_125_6,0,125,6,F2A_2838,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_0_125_7,0,125,7,F2A_2839,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_0_125_8,0,125,8,F2A_2840,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_0_125_9,0,125,9,F2A_2841,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_0_125_10,0,125,10,F2A_2842,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,330,40,1000,3000,FPGA_0_125_11,0,125,11,F2A_2843,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,330,40,1000,3000,FPGA_0_125_12,0,125,12,F2A_2844,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,330,40,1000,3000,FPGA_0_125_13,0,125,13,F2A_2845,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,330,40,1000,3000,FPGA_0_125_14,0,125,14,F2A_2846,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_0_125_15,0,125,15,F2A_2847,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_0_125_16,0,125,16,F2A_2848,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_0_125_17,0,125,17,F2A_2849,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_0_125_18,0,125,18,F2A_2850,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_0_125_19,0,125,19,F2A_2851,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_0_125_20,0,125,20,F2A_2852,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_0_125_21,0,125,21,F2A_2853,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_0_125_22,0,125,22,F2A_2854,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_0_125_23,0,125,23,F2A_2855,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,460,40,1000,4000,FPGA_0_126_0,0,126,0,A2F_2832,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,460,40,1000,4000,FPGA_0_126_1,0,126,1,A2F_2833,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,460,40,1000,4000,FPGA_0_126_2,0,126,2,A2F_2834,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,460,40,1000,4000,FPGA_0_126_3,0,126,3,A2F_2835,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,460,40,1000,4000,FPGA_0_126_4,0,126,4,A2F_2836,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_0_126_5,0,126,5,A2F_2837,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_0_126_6,0,126,6,A2F_2838,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_0_126_7,0,126,7,A2F_2839,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_0_126_8,0,126,8,A2F_2840,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_0_126_9,0,126,9,A2F_2841,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_0_126_10,0,126,10,A2F_2842,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_0_126_11,0,126,11,A2F_2843,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_0_126_12,0,126,12,A2F_2844,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,980,40,2000,1000,FPGA_0_126_13,0,126,13,A2F_2845,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,980,40,2000,1000,FPGA_0_126_14,0,126,14,A2F_2846,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,980,40,2000,1000,FPGA_0_126_15,0,126,15,A2F_2847,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,70,40,1000,1000,FPGA_0_127_0,0,127,0,F2A_2880,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_0_127_1,0,127,1,F2A_2881,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_0_127_2,0,127,2,F2A_2882,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_0_127_3,0,127,3,F2A_2883,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_0_127_4,0,127,4,F2A_2884,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_0_127_5,0,127,5,F2A_2885,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_0_127_6,0,127,6,F2A_2886,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_0_127_7,0,127,7,F2A_2887,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_0_127_8,0,127,8,F2A_2888,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_0_127_9,0,127,9,F2A_2889,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_0_127_10,0,127,10,F2A_2890,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,330,40,1000,3000,FPGA_0_127_11,0,127,11,F2A_2891,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,330,40,1000,3000,FPGA_0_127_12,0,127,12,F2A_2892,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,330,40,1000,3000,FPGA_0_127_13,0,127,13,F2A_2893,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,330,40,1000,3000,FPGA_0_127_14,0,127,14,F2A_2894,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_0_127_15,0,127,15,F2A_2895,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_0_127_16,0,127,16,F2A_2896,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_0_127_17,0,127,17,F2A_2897,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_0_127_18,0,127,18,F2A_2898,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_0_127_19,0,127,19,F2A_2899,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_0_127_20,0,127,20,F2A_2900,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_0_127_21,0,127,21,F2A_2901,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_0_127_22,0,127,22,F2A_2902,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_0_127_23,0,127,23,F2A_2903,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,460,40,1000,4000,FPGA_0_128_0,0,128,0,A2F_2880,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,460,40,1000,4000,FPGA_0_128_1,0,128,1,A2F_2881,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,460,40,1000,4000,FPGA_0_128_2,0,128,2,A2F_2882,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,460,40,1000,4000,FPGA_0_128_3,0,128,3,A2F_2883,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,460,40,1000,4000,FPGA_0_128_4,0,128,4,A2F_2884,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_0_128_5,0,128,5,A2F_2885,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_0_128_6,0,128,6,A2F_2886,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_0_128_7,0,128,7,A2F_2887,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_0_128_8,0,128,8,A2F_2888,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_0_128_9,0,128,9,A2F_2889,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_0_128_10,0,128,10,A2F_2890,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_0_128_11,0,128,11,A2F_2891,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_0_128_12,0,128,12,A2F_2892,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,980,40,2000,1000,FPGA_0_128_13,0,128,13,A2F_2893,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,980,40,2000,1000,FPGA_0_128_14,0,128,14,A2F_2894,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,980,40,2000,1000,FPGA_0_128_15,0,128,15,A2F_2895,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,70,40,1000,1000,FPGA_0_129_0,0,129,0,F2A_2928,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_0_129_1,0,129,1,F2A_2929,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_0_129_2,0,129,2,F2A_2930,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_0_129_3,0,129,3,F2A_2931,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_0_129_4,0,129,4,F2A_2932,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_0_129_5,0,129,5,F2A_2933,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_0_129_6,0,129,6,F2A_2934,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_0_129_7,0,129,7,F2A_2935,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_0_129_8,0,129,8,F2A_2936,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_0_129_9,0,129,9,F2A_2937,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_0_129_10,0,129,10,F2A_2938,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,330,40,1000,3000,FPGA_0_129_11,0,129,11,F2A_2939,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,330,40,1000,3000,FPGA_0_129_12,0,129,12,F2A_2940,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,330,40,1000,3000,FPGA_0_129_13,0,129,13,F2A_2941,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,330,40,1000,3000,FPGA_0_129_14,0,129,14,F2A_2942,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_0_129_15,0,129,15,F2A_2943,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_0_129_16,0,129,16,F2A_2944,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_0_129_17,0,129,17,F2A_2945,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_0_129_18,0,129,18,F2A_2946,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_0_129_19,0,129,19,F2A_2947,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_0_129_20,0,129,20,F2A_2948,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_0_129_21,0,129,21,F2A_2949,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_0_129_22,0,129,22,F2A_2950,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_0_129_23,0,129,23,F2A_2951,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,460,40,1000,4000,FPGA_0_130_0,0,130,0,A2F_2928,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,460,40,1000,4000,FPGA_0_130_1,0,130,1,A2F_2929,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,460,40,1000,4000,FPGA_0_130_2,0,130,2,A2F_2930,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,460,40,1000,4000,FPGA_0_130_3,0,130,3,A2F_2931,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,460,40,1000,4000,FPGA_0_130_4,0,130,4,A2F_2932,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_0_130_5,0,130,5,A2F_2933,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_0_130_6,0,130,6,A2F_2934,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_0_130_7,0,130,7,A2F_2935,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_0_130_8,0,130,8,A2F_2936,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_0_130_9,0,130,9,A2F_2937,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_0_130_10,0,130,10,A2F_2938,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_0_130_11,0,130,11,A2F_2939,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_0_130_12,0,130,12,A2F_2940,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,980,40,2000,1000,FPGA_0_130_13,0,130,13,A2F_2941,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,980,40,2000,1000,FPGA_0_130_14,0,130,14,A2F_2942,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,980,40,2000,1000,FPGA_0_130_15,0,130,15,A2F_2943,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,70,40,1000,1000,FPGA_0_131_0,0,131,0,F2A_2976,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_0_131_1,0,131,1,F2A_2977,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_0_131_2,0,131,2,F2A_2978,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_0_131_3,0,131,3,F2A_2979,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_0_131_4,0,131,4,F2A_2980,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_0_131_5,0,131,5,F2A_2981,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_0_131_6,0,131,6,F2A_2982,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_0_131_7,0,131,7,F2A_2983,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_0_131_8,0,131,8,F2A_2984,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_0_131_9,0,131,9,F2A_2985,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_0_131_10,0,131,10,F2A_2986,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,330,40,1000,3000,FPGA_0_131_11,0,131,11,F2A_2987,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,330,40,1000,3000,FPGA_0_131_12,0,131,12,F2A_2988,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,330,40,1000,3000,FPGA_0_131_13,0,131,13,F2A_2989,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,330,40,1000,3000,FPGA_0_131_14,0,131,14,F2A_2990,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_0_131_15,0,131,15,F2A_2991,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_0_131_16,0,131,16,F2A_2992,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_0_131_17,0,131,17,F2A_2993,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_0_131_18,0,131,18,F2A_2994,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_0_131_19,0,131,19,F2A_2995,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_0_131_20,0,131,20,F2A_2996,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_0_131_21,0,131,21,F2A_2997,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_0_131_22,0,131,22,F2A_2998,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_0_131_23,0,131,23,F2A_2999,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,460,40,1000,4000,FPGA_0_132_0,0,132,0,A2F_2976,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,460,40,1000,4000,FPGA_0_132_1,0,132,1,A2F_2977,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,460,40,1000,4000,FPGA_0_132_2,0,132,2,A2F_2978,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,460,40,1000,4000,FPGA_0_132_3,0,132,3,A2F_2979,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,460,40,1000,4000,FPGA_0_132_4,0,132,4,A2F_2980,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_0_132_5,0,132,5,A2F_2981,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_0_132_6,0,132,6,A2F_2982,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_0_132_7,0,132,7,A2F_2983,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_0_132_8,0,132,8,A2F_2984,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_0_132_9,0,132,9,A2F_2985,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_0_132_10,0,132,10,A2F_2986,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_0_132_11,0,132,11,A2F_2987,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_0_132_12,0,132,12,A2F_2988,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,980,40,2000,1000,FPGA_0_132_13,0,132,13,A2F_2989,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,980,40,2000,1000,FPGA_0_132_14,0,132,14,A2F_2990,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,980,40,2000,1000,FPGA_0_132_15,0,132,15,A2F_2991,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_211_1_0,211,1,0,F2A_0,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_211_1_1,211,1,1,F2A_1,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_211_1_2,211,1,2,F2A_2,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_211_1_3,211,1,3,F2A_3,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_211_1_4,211,1,4,F2A_4,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_211_1_5,211,1,5,F2A_5,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_211_1_6,211,1,6,F2A_6,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_211_1_7,211,1,7,F2A_7,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_211_1_8,211,1,8,F2A_8,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_211_2_0,211,2,0,A2F_0,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_211_2_1,211,2,1,A2F_1,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_211_2_2,211,2,2,A2F_2,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_211_2_3,211,2,3,A2F_3,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_211_2_4,211,2,4,A2F_4,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_211_2_5,211,2,5,A2F_5,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_211_2_6,211,2,6,A2F_6,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_211_2_7,211,2,7,A2F_7,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_211_2_8,211,2,8,A2F_8,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_211_2_9,211,2,9,A2F_9,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_211_2_10,211,2,10,A2F_10,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_211_3_0,211,3,0,F2A_24,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_211_3_1,211,3,1,F2A_25,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_211_3_2,211,3,2,F2A_26,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_211_3_3,211,3,3,F2A_27,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_211_3_4,211,3,4,F2A_28,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_211_3_5,211,3,5,F2A_29,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_211_3_6,211,3,6,F2A_30,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_211_3_7,211,3,7,F2A_31,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_211_3_8,211,3,8,F2A_32,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_211_3_9,211,3,9,F2A_33,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_211_3_10,211,3,10,F2A_34,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_211_3_11,211,3,11,F2A_35,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_211_3_12,211,3,12,F2A_36,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_211_3_13,211,3,13,F2A_37,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_211_3_14,211,3,14,F2A_38,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_211_3_15,211,3,15,F2A_39,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_211_3_16,211,3,16,F2A_40,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_211_3_17,211,3,17,F2A_41,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_211_3_18,211,3,18,F2A_42,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_211_3_19,211,3,19,F2A_43,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_211_3_20,211,3,20,F2A_44,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_211_3_21,211,3,21,F2A_45,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_211_3_22,211,3,22,F2A_46,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_211_3_23,211,3,23,F2A_47,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_211_4_0,211,4,0,A2F_24,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_211_4_1,211,4,1,A2F_25,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_211_4_2,211,4,2,A2F_26,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_211_4_3,211,4,3,A2F_27,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_211_4_4,211,4,4,A2F_28,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_211_4_5,211,4,5,A2F_29,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_211_4_6,211,4,6,A2F_30,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_211_4_7,211,4,7,A2F_31,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_211_4_8,211,4,8,A2F_32,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_211_4_9,211,4,9,A2F_33,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_211_4_10,211,4,10,A2F_34,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_211_4_11,211,4,11,A2F_35,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_211_4_12,211,4,12,A2F_36,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,980,40,2000,1000,FPGA_211_4_13,211,4,13,A2F_37,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,980,40,2000,1000,FPGA_211_4_14,211,4,14,A2F_38,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,980,40,2000,1000,FPGA_211_4_15,211,4,15,A2F_39,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,70,40,1000,1000,FPGA_211_5_0,211,5,0,F2A_72,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_211_5_1,211,5,1,F2A_73,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_211_5_2,211,5,2,F2A_74,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_211_5_3,211,5,3,F2A_75,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_211_5_4,211,5,4,F2A_76,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_211_5_5,211,5,5,F2A_77,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_211_5_6,211,5,6,F2A_78,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_211_5_7,211,5,7,F2A_79,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_211_5_8,211,5,8,F2A_80,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_211_5_9,211,5,9,F2A_81,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_211_5_10,211,5,10,F2A_82,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,330,40,1000,3000,FPGA_211_5_11,211,5,11,F2A_83,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,330,40,1000,3000,FPGA_211_5_12,211,5,12,F2A_84,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,330,40,1000,3000,FPGA_211_5_13,211,5,13,F2A_85,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,330,40,1000,3000,FPGA_211_5_14,211,5,14,F2A_86,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_211_5_15,211,5,15,F2A_87,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_211_5_16,211,5,16,F2A_88,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_211_5_17,211,5,17,F2A_89,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_211_5_18,211,5,18,F2A_90,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_211_5_19,211,5,19,F2A_91,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_211_5_20,211,5,20,F2A_92,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_211_5_21,211,5,21,F2A_93,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_211_5_22,211,5,22,F2A_94,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_211_5_23,211,5,23,F2A_95,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,460,40,1000,4000,FPGA_211_6_0,211,6,0,A2F_72,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,460,40,1000,4000,FPGA_211_6_1,211,6,1,A2F_73,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,460,40,1000,4000,FPGA_211_6_2,211,6,2,A2F_74,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,460,40,1000,4000,FPGA_211_6_3,211,6,3,A2F_75,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,460,40,1000,4000,FPGA_211_6_4,211,6,4,A2F_76,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_211_6_5,211,6,5,A2F_77,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_211_6_6,211,6,6,A2F_78,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_211_6_7,211,6,7,A2F_79,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_211_6_8,211,6,8,A2F_80,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_211_6_9,211,6,9,A2F_81,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_211_6_10,211,6,10,A2F_82,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_211_6_11,211,6,11,A2F_83,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_211_6_12,211,6,12,A2F_84,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,980,40,2000,1000,FPGA_211_6_13,211,6,13,A2F_85,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,980,40,2000,1000,FPGA_211_6_14,211,6,14,A2F_86,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,980,40,2000,1000,FPGA_211_6_15,211,6,15,A2F_87,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,70,40,1000,1000,FPGA_211_7_0,211,7,0,F2A_120,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_211_7_1,211,7,1,F2A_121,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_211_7_2,211,7,2,F2A_122,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_211_7_3,211,7,3,F2A_123,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_211_7_4,211,7,4,F2A_124,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_211_7_5,211,7,5,F2A_125,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_211_7_6,211,7,6,F2A_126,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_211_7_7,211,7,7,F2A_127,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_211_7_8,211,7,8,F2A_128,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_211_7_9,211,7,9,F2A_129,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_211_7_10,211,7,10,F2A_130,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,330,40,1000,3000,FPGA_211_7_11,211,7,11,F2A_131,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,330,40,1000,3000,FPGA_211_7_12,211,7,12,F2A_132,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,330,40,1000,3000,FPGA_211_7_13,211,7,13,F2A_133,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,330,40,1000,3000,FPGA_211_7_14,211,7,14,F2A_134,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_211_7_15,211,7,15,F2A_135,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_211_7_16,211,7,16,F2A_136,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_211_7_17,211,7,17,F2A_137,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_211_7_18,211,7,18,F2A_138,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_211_7_19,211,7,19,F2A_139,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_211_7_20,211,7,20,F2A_140,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_211_7_21,211,7,21,F2A_141,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_211_7_22,211,7,22,F2A_142,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_211_7_23,211,7,23,F2A_143,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,460,40,1000,4000,FPGA_211_8_0,211,8,0,A2F_120,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,460,40,1000,4000,FPGA_211_8_1,211,8,1,A2F_121,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,460,40,1000,4000,FPGA_211_8_2,211,8,2,A2F_122,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,460,40,1000,4000,FPGA_211_8_3,211,8,3,A2F_123,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,460,40,1000,4000,FPGA_211_8_4,211,8,4,A2F_124,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_211_8_5,211,8,5,A2F_125,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_211_8_6,211,8,6,A2F_126,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_211_8_7,211,8,7,A2F_127,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_211_8_8,211,8,8,A2F_128,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_211_8_9,211,8,9,A2F_129,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_211_8_10,211,8,10,A2F_130,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_211_8_11,211,8,11,A2F_131,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_211_8_12,211,8,12,A2F_132,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,980,40,2000,1000,FPGA_211_8_13,211,8,13,A2F_133,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,980,40,2000,1000,FPGA_211_8_14,211,8,14,A2F_134,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,980,40,2000,1000,FPGA_211_8_15,211,8,15,A2F_135,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,70,40,1000,1000,FPGA_211_9_0,211,9,0,F2A_168,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_211_9_1,211,9,1,F2A_169,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_211_9_2,211,9,2,F2A_170,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_211_9_3,211,9,3,F2A_171,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_211_9_4,211,9,4,F2A_172,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_211_9_5,211,9,5,F2A_173,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_211_9_6,211,9,6,F2A_174,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_211_9_7,211,9,7,F2A_175,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_211_9_8,211,9,8,F2A_176,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_211_9_9,211,9,9,F2A_177,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_211_9_10,211,9,10,F2A_178,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,330,40,1000,3000,FPGA_211_9_11,211,9,11,F2A_179,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,330,40,1000,3000,FPGA_211_9_12,211,9,12,F2A_180,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,330,40,1000,3000,FPGA_211_9_13,211,9,13,F2A_181,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,330,40,1000,3000,FPGA_211_9_14,211,9,14,F2A_182,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_211_9_15,211,9,15,F2A_183,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_211_9_16,211,9,16,F2A_184,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_211_9_17,211,9,17,F2A_185,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_211_9_18,211,9,18,F2A_186,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_211_9_19,211,9,19,F2A_187,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_211_9_20,211,9,20,F2A_188,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_211_9_21,211,9,21,F2A_189,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_211_9_22,211,9,22,F2A_190,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_211_9_23,211,9,23,F2A_191,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,460,40,1000,4000,FPGA_211_10_0,211,10,0,A2F_168,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,460,40,1000,4000,FPGA_211_10_1,211,10,1,A2F_169,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,460,40,1000,4000,FPGA_211_10_2,211,10,2,A2F_170,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,460,40,1000,4000,FPGA_211_10_3,211,10,3,A2F_171,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,460,40,1000,4000,FPGA_211_10_4,211,10,4,A2F_172,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_211_10_5,211,10,5,A2F_173,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_211_10_6,211,10,6,A2F_174,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_211_10_7,211,10,7,A2F_175,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_211_10_8,211,10,8,A2F_176,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_211_10_9,211,10,9,A2F_177,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_211_10_10,211,10,10,A2F_178,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_211_10_11,211,10,11,A2F_179,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_211_10_12,211,10,12,A2F_180,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,980,40,2000,1000,FPGA_211_10_13,211,10,13,A2F_181,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,980,40,2000,1000,FPGA_211_10_14,211,10,14,A2F_182,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,980,40,2000,1000,FPGA_211_10_15,211,10,15,A2F_183,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,70,40,1000,1000,FPGA_211_11_0,211,11,0,F2A_216,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_211_11_1,211,11,1,F2A_217,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_211_11_2,211,11,2,F2A_218,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_211_11_3,211,11,3,F2A_219,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_211_11_4,211,11,4,F2A_220,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_211_11_5,211,11,5,F2A_221,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_211_11_6,211,11,6,F2A_222,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_211_11_7,211,11,7,F2A_223,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_211_11_8,211,11,8,F2A_224,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_211_11_9,211,11,9,F2A_225,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_211_11_10,211,11,10,F2A_226,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,330,40,1000,3000,FPGA_211_11_11,211,11,11,F2A_227,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,330,40,1000,3000,FPGA_211_11_12,211,11,12,F2A_228,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,330,40,1000,3000,FPGA_211_11_13,211,11,13,F2A_229,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,330,40,1000,3000,FPGA_211_11_14,211,11,14,F2A_230,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_211_11_15,211,11,15,F2A_231,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_211_11_16,211,11,16,F2A_232,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_211_11_17,211,11,17,F2A_233,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_211_11_18,211,11,18,F2A_234,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_211_11_19,211,11,19,F2A_235,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_211_11_20,211,11,20,F2A_236,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_211_11_21,211,11,21,F2A_237,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_211_11_22,211,11,22,F2A_238,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_211_11_23,211,11,23,F2A_239,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,460,40,1000,4000,FPGA_211_12_0,211,12,0,A2F_216,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,460,40,1000,4000,FPGA_211_12_1,211,12,1,A2F_217,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,460,40,1000,4000,FPGA_211_12_2,211,12,2,A2F_218,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,460,40,1000,4000,FPGA_211_12_3,211,12,3,A2F_219,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,460,40,1000,4000,FPGA_211_12_4,211,12,4,A2F_220,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_211_12_5,211,12,5,A2F_221,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_211_12_6,211,12,6,A2F_222,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_211_12_7,211,12,7,A2F_223,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_211_12_8,211,12,8,A2F_224,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_211_12_9,211,12,9,A2F_225,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_211_12_10,211,12,10,A2F_226,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_211_12_11,211,12,11,A2F_227,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_211_12_12,211,12,12,A2F_228,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,980,40,2000,1000,FPGA_211_12_13,211,12,13,A2F_229,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,980,40,2000,1000,FPGA_211_12_14,211,12,14,A2F_230,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,980,40,2000,1000,FPGA_211_12_15,211,12,15,A2F_231,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,70,40,1000,1000,FPGA_211_13_0,211,13,0,F2A_264,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_211_13_1,211,13,1,F2A_265,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_211_13_2,211,13,2,F2A_266,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_211_13_3,211,13,3,F2A_267,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_211_13_4,211,13,4,F2A_268,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_211_13_5,211,13,5,F2A_269,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_211_13_6,211,13,6,F2A_270,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_211_13_7,211,13,7,F2A_271,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_211_13_8,211,13,8,F2A_272,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_211_13_9,211,13,9,F2A_273,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_211_13_10,211,13,10,F2A_274,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,330,40,1000,3000,FPGA_211_13_11,211,13,11,F2A_275,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,330,40,1000,3000,FPGA_211_13_12,211,13,12,F2A_276,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,330,40,1000,3000,FPGA_211_13_13,211,13,13,F2A_277,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,330,40,1000,3000,FPGA_211_13_14,211,13,14,F2A_278,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_211_13_15,211,13,15,F2A_279,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_211_13_16,211,13,16,F2A_280,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_211_13_17,211,13,17,F2A_281,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_211_13_18,211,13,18,F2A_282,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_211_13_19,211,13,19,F2A_283,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_211_13_20,211,13,20,F2A_284,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_211_13_21,211,13,21,F2A_285,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_211_13_22,211,13,22,F2A_286,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_211_13_23,211,13,23,F2A_287,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,460,40,1000,4000,FPGA_211_14_0,211,14,0,A2F_264,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,460,40,1000,4000,FPGA_211_14_1,211,14,1,A2F_265,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,460,40,1000,4000,FPGA_211_14_2,211,14,2,A2F_266,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,460,40,1000,4000,FPGA_211_14_3,211,14,3,A2F_267,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,460,40,1000,4000,FPGA_211_14_4,211,14,4,A2F_268,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_211_14_5,211,14,5,A2F_269,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_211_14_6,211,14,6,A2F_270,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_211_14_7,211,14,7,A2F_271,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_211_14_8,211,14,8,A2F_272,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_211_14_9,211,14,9,A2F_273,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_211_14_10,211,14,10,A2F_274,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_211_14_11,211,14,11,A2F_275,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_211_14_12,211,14,12,A2F_276,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,980,40,2000,1000,FPGA_211_14_13,211,14,13,A2F_277,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,980,40,2000,1000,FPGA_211_14_14,211,14,14,A2F_278,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,980,40,2000,1000,FPGA_211_14_15,211,14,15,A2F_279,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,70,40,1000,1000,FPGA_211_15_0,211,15,0,F2A_312,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_211_15_1,211,15,1,F2A_313,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_211_15_2,211,15,2,F2A_314,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_211_15_3,211,15,3,F2A_315,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_211_15_4,211,15,4,F2A_316,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_211_15_5,211,15,5,F2A_317,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_211_15_6,211,15,6,F2A_318,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_211_15_7,211,15,7,F2A_319,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_211_15_8,211,15,8,F2A_320,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_211_15_9,211,15,9,F2A_321,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_211_15_10,211,15,10,F2A_322,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,330,40,1000,3000,FPGA_211_15_11,211,15,11,F2A_323,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,330,40,1000,3000,FPGA_211_15_12,211,15,12,F2A_324,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,330,40,1000,3000,FPGA_211_15_13,211,15,13,F2A_325,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,330,40,1000,3000,FPGA_211_15_14,211,15,14,F2A_326,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_211_15_15,211,15,15,F2A_327,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_211_15_16,211,15,16,F2A_328,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_211_15_17,211,15,17,F2A_329,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_211_15_18,211,15,18,F2A_330,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_211_15_19,211,15,19,F2A_331,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_211_15_20,211,15,20,F2A_332,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_211_15_21,211,15,21,F2A_333,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_211_15_22,211,15,22,F2A_334,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_211_15_23,211,15,23,F2A_335,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,460,40,1000,4000,FPGA_211_16_0,211,16,0,A2F_312,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,460,40,1000,4000,FPGA_211_16_1,211,16,1,A2F_313,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,460,40,1000,4000,FPGA_211_16_2,211,16,2,A2F_314,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,460,40,1000,4000,FPGA_211_16_3,211,16,3,A2F_315,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,460,40,1000,4000,FPGA_211_16_4,211,16,4,A2F_316,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_211_16_5,211,16,5,A2F_317,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_211_16_6,211,16,6,A2F_318,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_211_16_7,211,16,7,A2F_319,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_211_16_8,211,16,8,A2F_320,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_211_16_9,211,16,9,A2F_321,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_211_16_10,211,16,10,A2F_322,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_211_16_11,211,16,11,A2F_323,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_211_16_12,211,16,12,A2F_324,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,980,40,2000,1000,FPGA_211_16_13,211,16,13,A2F_325,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,980,40,2000,1000,FPGA_211_16_14,211,16,14,A2F_326,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,980,40,2000,1000,FPGA_211_16_15,211,16,15,A2F_327,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,70,40,1000,1000,FPGA_211_17_0,211,17,0,F2A_360,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_211_17_1,211,17,1,F2A_361,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_211_17_2,211,17,2,F2A_362,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_211_17_3,211,17,3,F2A_363,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_211_17_4,211,17,4,F2A_364,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_211_17_5,211,17,5,F2A_365,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_211_17_6,211,17,6,F2A_366,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_211_17_7,211,17,7,F2A_367,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_211_17_8,211,17,8,F2A_368,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_211_17_9,211,17,9,F2A_369,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_211_17_10,211,17,10,F2A_370,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,330,40,1000,3000,FPGA_211_17_11,211,17,11,F2A_371,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,330,40,1000,3000,FPGA_211_17_12,211,17,12,F2A_372,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,330,40,1000,3000,FPGA_211_17_13,211,17,13,F2A_373,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,330,40,1000,3000,FPGA_211_17_14,211,17,14,F2A_374,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_211_17_15,211,17,15,F2A_375,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_211_17_16,211,17,16,F2A_376,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_211_17_17,211,17,17,F2A_377,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_211_17_18,211,17,18,F2A_378,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_211_17_19,211,17,19,F2A_379,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_211_17_20,211,17,20,F2A_380,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_211_17_21,211,17,21,F2A_381,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_211_17_22,211,17,22,F2A_382,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_211_17_23,211,17,23,F2A_383,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,460,40,1000,4000,FPGA_211_18_0,211,18,0,A2F_360,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,460,40,1000,4000,FPGA_211_18_1,211,18,1,A2F_361,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,460,40,1000,4000,FPGA_211_18_2,211,18,2,A2F_362,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,460,40,1000,4000,FPGA_211_18_3,211,18,3,A2F_363,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,460,40,1000,4000,FPGA_211_18_4,211,18,4,A2F_364,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_211_18_5,211,18,5,A2F_365,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_211_18_6,211,18,6,A2F_366,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_211_18_7,211,18,7,A2F_367,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_211_18_8,211,18,8,A2F_368,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_211_18_9,211,18,9,A2F_369,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_211_18_10,211,18,10,A2F_370,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_211_18_11,211,18,11,A2F_371,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_211_18_12,211,18,12,A2F_372,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,980,40,2000,1000,FPGA_211_18_13,211,18,13,A2F_373,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,980,40,2000,1000,FPGA_211_18_14,211,18,14,A2F_374,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,980,40,2000,1000,FPGA_211_18_15,211,18,15,A2F_375,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,70,40,1000,1000,FPGA_211_19_0,211,19,0,F2A_408,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_211_19_1,211,19,1,F2A_409,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_211_19_2,211,19,2,F2A_410,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_211_19_3,211,19,3,F2A_411,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_211_19_4,211,19,4,F2A_412,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_211_19_5,211,19,5,F2A_413,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_211_19_6,211,19,6,F2A_414,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_211_19_7,211,19,7,F2A_415,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_211_19_8,211,19,8,F2A_416,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_211_19_9,211,19,9,F2A_417,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_211_19_10,211,19,10,F2A_418,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,330,40,1000,3000,FPGA_211_19_11,211,19,11,F2A_419,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,330,40,1000,3000,FPGA_211_19_12,211,19,12,F2A_420,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,330,40,1000,3000,FPGA_211_19_13,211,19,13,F2A_421,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,330,40,1000,3000,FPGA_211_19_14,211,19,14,F2A_422,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_211_19_15,211,19,15,F2A_423,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_211_19_16,211,19,16,F2A_424,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_211_19_17,211,19,17,F2A_425,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_211_19_18,211,19,18,F2A_426,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_211_19_19,211,19,19,F2A_427,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_211_19_20,211,19,20,F2A_428,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_211_19_21,211,19,21,F2A_429,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_211_19_22,211,19,22,F2A_430,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_211_19_23,211,19,23,F2A_431,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,460,40,1000,4000,FPGA_211_20_0,211,20,0,A2F_408,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,460,40,1000,4000,FPGA_211_20_1,211,20,1,A2F_409,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,460,40,1000,4000,FPGA_211_20_2,211,20,2,A2F_410,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,460,40,1000,4000,FPGA_211_20_3,211,20,3,A2F_411,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,460,40,1000,4000,FPGA_211_20_4,211,20,4,A2F_412,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_211_20_5,211,20,5,A2F_413,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_211_20_6,211,20,6,A2F_414,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_211_20_7,211,20,7,A2F_415,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_211_20_8,211,20,8,A2F_416,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_211_20_9,211,20,9,A2F_417,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_211_20_10,211,20,10,A2F_418,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_211_20_11,211,20,11,A2F_419,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_211_20_12,211,20,12,A2F_420,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,980,40,2000,1000,FPGA_211_20_13,211,20,13,A2F_421,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,980,40,2000,1000,FPGA_211_20_14,211,20,14,A2F_422,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,980,40,2000,1000,FPGA_211_20_15,211,20,15,A2F_423,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,70,40,1000,1000,FPGA_211_21_0,211,21,0,F2A_456,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_211_21_1,211,21,1,F2A_457,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_211_21_2,211,21,2,F2A_458,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_211_21_3,211,21,3,F2A_459,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_211_21_4,211,21,4,F2A_460,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_211_21_5,211,21,5,F2A_461,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_211_21_6,211,21,6,F2A_462,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_211_21_7,211,21,7,F2A_463,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_211_21_8,211,21,8,F2A_464,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_211_21_9,211,21,9,F2A_465,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_211_21_10,211,21,10,F2A_466,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,330,40,1000,3000,FPGA_211_21_11,211,21,11,F2A_467,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,330,40,1000,3000,FPGA_211_21_12,211,21,12,F2A_468,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,330,40,1000,3000,FPGA_211_21_13,211,21,13,F2A_469,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,330,40,1000,3000,FPGA_211_21_14,211,21,14,F2A_470,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_211_21_15,211,21,15,F2A_471,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_211_21_16,211,21,16,F2A_472,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_211_21_17,211,21,17,F2A_473,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_211_21_18,211,21,18,F2A_474,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_211_21_19,211,21,19,F2A_475,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_211_21_20,211,21,20,F2A_476,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_211_21_21,211,21,21,F2A_477,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_211_21_22,211,21,22,F2A_478,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_211_21_23,211,21,23,F2A_479,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,460,40,1000,4000,FPGA_211_22_0,211,22,0,A2F_456,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,460,40,1000,4000,FPGA_211_22_1,211,22,1,A2F_457,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,460,40,1000,4000,FPGA_211_22_2,211,22,2,A2F_458,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,460,40,1000,4000,FPGA_211_22_3,211,22,3,A2F_459,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,460,40,1000,4000,FPGA_211_22_4,211,22,4,A2F_460,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_211_22_5,211,22,5,A2F_461,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_211_22_6,211,22,6,A2F_462,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_211_22_7,211,22,7,A2F_463,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_211_22_8,211,22,8,A2F_464,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_211_22_9,211,22,9,A2F_465,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_211_22_10,211,22,10,A2F_466,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_211_22_11,211,22,11,A2F_467,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_211_22_12,211,22,12,A2F_468,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,980,40,2000,1000,FPGA_211_22_13,211,22,13,A2F_469,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,980,40,2000,1000,FPGA_211_22_14,211,22,14,A2F_470,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,980,40,2000,1000,FPGA_211_22_15,211,22,15,A2F_471,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_211_23_0,211,23,0,F2A_504,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_211_23_1,211,23,1,F2A_505,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_211_23_2,211,23,2,F2A_506,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_211_23_3,211,23,3,F2A_507,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_211_23_4,211,23,4,F2A_508,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_211_23_5,211,23,5,F2A_509,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_211_23_6,211,23,6,F2A_510,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_211_23_7,211,23,7,F2A_511,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_211_23_8,211,23,8,F2A_512,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_211_24_0,211,24,0,A2F_504,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_211_24_1,211,24,1,A2F_505,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_211_24_2,211,24,2,A2F_506,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_211_24_3,211,24,3,A2F_507,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_211_24_4,211,24,4,A2F_508,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_211_24_5,211,24,5,A2F_509,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_211_24_6,211,24,6,A2F_510,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_211_24_7,211,24,7,A2F_511,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_211_24_8,211,24,8,A2F_512,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_211_24_9,211,24,9,A2F_513,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_211_24_10,211,24,10,A2F_514,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_211_25_0,211,25,0,F2A_528,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_211_25_1,211,25,1,F2A_529,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_211_25_2,211,25,2,F2A_530,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_211_25_3,211,25,3,F2A_531,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_211_25_4,211,25,4,F2A_532,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_211_25_5,211,25,5,F2A_533,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_211_25_6,211,25,6,F2A_534,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_211_25_7,211,25,7,F2A_535,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_211_25_8,211,25,8,F2A_536,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_211_25_9,211,25,9,F2A_537,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_211_25_10,211,25,10,F2A_538,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_211_25_11,211,25,11,F2A_539,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_211_25_12,211,25,12,F2A_540,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_211_25_13,211,25,13,F2A_541,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_211_25_14,211,25,14,F2A_542,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_211_25_15,211,25,15,F2A_543,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_211_25_16,211,25,16,F2A_544,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_211_25_17,211,25,17,F2A_545,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_211_25_18,211,25,18,F2A_546,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_211_25_19,211,25,19,F2A_547,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_211_25_20,211,25,20,F2A_548,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_211_25_21,211,25,21,F2A_549,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_211_25_22,211,25,22,F2A_550,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_211_25_23,211,25,23,F2A_551,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_211_26_0,211,26,0,A2F_528,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_211_26_1,211,26,1,A2F_529,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_211_26_2,211,26,2,A2F_530,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_211_26_3,211,26,3,A2F_531,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_211_26_4,211,26,4,A2F_532,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_211_26_5,211,26,5,A2F_533,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_211_26_6,211,26,6,A2F_534,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_211_26_7,211,26,7,A2F_535,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_211_26_8,211,26,8,A2F_536,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_211_26_9,211,26,9,A2F_537,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_211_26_10,211,26,10,A2F_538,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_211_26_11,211,26,11,A2F_539,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_211_26_12,211,26,12,A2F_540,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,980,40,2000,1000,FPGA_211_26_13,211,26,13,A2F_541,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,980,40,2000,1000,FPGA_211_26_14,211,26,14,A2F_542,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,980,40,2000,1000,FPGA_211_26_15,211,26,15,A2F_543,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,70,40,1000,1000,FPGA_211_27_0,211,27,0,F2A_576,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_211_27_1,211,27,1,F2A_577,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_211_27_2,211,27,2,F2A_578,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_211_27_3,211,27,3,F2A_579,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_211_27_4,211,27,4,F2A_580,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_211_27_5,211,27,5,F2A_581,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_211_27_6,211,27,6,F2A_582,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_211_27_7,211,27,7,F2A_583,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_211_27_8,211,27,8,F2A_584,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_211_27_9,211,27,9,F2A_585,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_211_27_10,211,27,10,F2A_586,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,330,40,1000,3000,FPGA_211_27_11,211,27,11,F2A_587,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,330,40,1000,3000,FPGA_211_27_12,211,27,12,F2A_588,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,330,40,1000,3000,FPGA_211_27_13,211,27,13,F2A_589,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,330,40,1000,3000,FPGA_211_27_14,211,27,14,F2A_590,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_211_27_15,211,27,15,F2A_591,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_211_27_16,211,27,16,F2A_592,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_211_27_17,211,27,17,F2A_593,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_211_27_18,211,27,18,F2A_594,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_211_27_19,211,27,19,F2A_595,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_211_27_20,211,27,20,F2A_596,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_211_27_21,211,27,21,F2A_597,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_211_27_22,211,27,22,F2A_598,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_211_27_23,211,27,23,F2A_599,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,460,40,1000,4000,FPGA_211_28_0,211,28,0,A2F_576,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,460,40,1000,4000,FPGA_211_28_1,211,28,1,A2F_577,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,460,40,1000,4000,FPGA_211_28_2,211,28,2,A2F_578,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,460,40,1000,4000,FPGA_211_28_3,211,28,3,A2F_579,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,460,40,1000,4000,FPGA_211_28_4,211,28,4,A2F_580,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_211_28_5,211,28,5,A2F_581,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_211_28_6,211,28,6,A2F_582,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_211_28_7,211,28,7,A2F_583,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_211_28_8,211,28,8,A2F_584,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_211_28_9,211,28,9,A2F_585,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_211_28_10,211,28,10,A2F_586,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_211_28_11,211,28,11,A2F_587,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_211_28_12,211,28,12,A2F_588,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,980,40,2000,1000,FPGA_211_28_13,211,28,13,A2F_589,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,980,40,2000,1000,FPGA_211_28_14,211,28,14,A2F_590,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,980,40,2000,1000,FPGA_211_28_15,211,28,15,A2F_591,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,70,40,1000,1000,FPGA_211_29_0,211,29,0,F2A_624,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_211_29_1,211,29,1,F2A_625,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_211_29_2,211,29,2,F2A_626,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_211_29_3,211,29,3,F2A_627,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_211_29_4,211,29,4,F2A_628,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_211_29_5,211,29,5,F2A_629,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_211_29_6,211,29,6,F2A_630,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_211_29_7,211,29,7,F2A_631,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_211_29_8,211,29,8,F2A_632,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_211_29_9,211,29,9,F2A_633,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_211_29_10,211,29,10,F2A_634,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,330,40,1000,3000,FPGA_211_29_11,211,29,11,F2A_635,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,330,40,1000,3000,FPGA_211_29_12,211,29,12,F2A_636,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,330,40,1000,3000,FPGA_211_29_13,211,29,13,F2A_637,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,330,40,1000,3000,FPGA_211_29_14,211,29,14,F2A_638,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_211_29_15,211,29,15,F2A_639,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_211_29_16,211,29,16,F2A_640,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_211_29_17,211,29,17,F2A_641,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_211_29_18,211,29,18,F2A_642,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_211_29_19,211,29,19,F2A_643,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_211_29_20,211,29,20,F2A_644,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_211_29_21,211,29,21,F2A_645,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_211_29_22,211,29,22,F2A_646,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_211_29_23,211,29,23,F2A_647,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,460,40,1000,4000,FPGA_211_30_0,211,30,0,A2F_624,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,460,40,1000,4000,FPGA_211_30_1,211,30,1,A2F_625,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,460,40,1000,4000,FPGA_211_30_2,211,30,2,A2F_626,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,460,40,1000,4000,FPGA_211_30_3,211,30,3,A2F_627,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,460,40,1000,4000,FPGA_211_30_4,211,30,4,A2F_628,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_211_30_5,211,30,5,A2F_629,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_211_30_6,211,30,6,A2F_630,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_211_30_7,211,30,7,A2F_631,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_211_30_8,211,30,8,A2F_632,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_211_30_9,211,30,9,A2F_633,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_211_30_10,211,30,10,A2F_634,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_211_30_11,211,30,11,A2F_635,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_211_30_12,211,30,12,A2F_636,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,980,40,2000,1000,FPGA_211_30_13,211,30,13,A2F_637,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,980,40,2000,1000,FPGA_211_30_14,211,30,14,A2F_638,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,980,40,2000,1000,FPGA_211_30_15,211,30,15,A2F_639,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,70,40,1000,1000,FPGA_211_31_0,211,31,0,F2A_672,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_211_31_1,211,31,1,F2A_673,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_211_31_2,211,31,2,F2A_674,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_211_31_3,211,31,3,F2A_675,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_211_31_4,211,31,4,F2A_676,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_211_31_5,211,31,5,F2A_677,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_211_31_6,211,31,6,F2A_678,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_211_31_7,211,31,7,F2A_679,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_211_31_8,211,31,8,F2A_680,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_211_31_9,211,31,9,F2A_681,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_211_31_10,211,31,10,F2A_682,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,330,40,1000,3000,FPGA_211_31_11,211,31,11,F2A_683,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,330,40,1000,3000,FPGA_211_31_12,211,31,12,F2A_684,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,330,40,1000,3000,FPGA_211_31_13,211,31,13,F2A_685,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,330,40,1000,3000,FPGA_211_31_14,211,31,14,F2A_686,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_211_31_15,211,31,15,F2A_687,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_211_31_16,211,31,16,F2A_688,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_211_31_17,211,31,17,F2A_689,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_211_31_18,211,31,18,F2A_690,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_211_31_19,211,31,19,F2A_691,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_211_31_20,211,31,20,F2A_692,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_211_31_21,211,31,21,F2A_693,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_211_31_22,211,31,22,F2A_694,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_211_31_23,211,31,23,F2A_695,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,460,40,1000,4000,FPGA_211_32_0,211,32,0,A2F_672,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,460,40,1000,4000,FPGA_211_32_1,211,32,1,A2F_673,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,460,40,1000,4000,FPGA_211_32_2,211,32,2,A2F_674,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,460,40,1000,4000,FPGA_211_32_3,211,32,3,A2F_675,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,460,40,1000,4000,FPGA_211_32_4,211,32,4,A2F_676,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_211_32_5,211,32,5,A2F_677,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_211_32_6,211,32,6,A2F_678,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_211_32_7,211,32,7,A2F_679,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_211_32_8,211,32,8,A2F_680,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_211_32_9,211,32,9,A2F_681,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_211_32_10,211,32,10,A2F_682,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_211_32_11,211,32,11,A2F_683,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_211_32_12,211,32,12,A2F_684,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,980,40,2000,1000,FPGA_211_32_13,211,32,13,A2F_685,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,980,40,2000,1000,FPGA_211_32_14,211,32,14,A2F_686,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,980,40,2000,1000,FPGA_211_32_15,211,32,15,A2F_687,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,70,40,1000,1000,FPGA_211_33_0,211,33,0,F2A_720,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_211_33_1,211,33,1,F2A_721,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_211_33_2,211,33,2,F2A_722,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_211_33_3,211,33,3,F2A_723,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_211_33_4,211,33,4,F2A_724,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_211_33_5,211,33,5,F2A_725,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_211_33_6,211,33,6,F2A_726,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_211_33_7,211,33,7,F2A_727,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_211_33_8,211,33,8,F2A_728,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_211_33_9,211,33,9,F2A_729,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_211_33_10,211,33,10,F2A_730,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,330,40,1000,3000,FPGA_211_33_11,211,33,11,F2A_731,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,330,40,1000,3000,FPGA_211_33_12,211,33,12,F2A_732,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,330,40,1000,3000,FPGA_211_33_13,211,33,13,F2A_733,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,330,40,1000,3000,FPGA_211_33_14,211,33,14,F2A_734,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_211_33_15,211,33,15,F2A_735,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_211_33_16,211,33,16,F2A_736,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_211_33_17,211,33,17,F2A_737,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_211_33_18,211,33,18,F2A_738,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_211_33_19,211,33,19,F2A_739,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_211_33_20,211,33,20,F2A_740,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_211_33_21,211,33,21,F2A_741,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_211_33_22,211,33,22,F2A_742,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_211_33_23,211,33,23,F2A_743,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,460,40,1000,4000,FPGA_211_34_0,211,34,0,A2F_720,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,460,40,1000,4000,FPGA_211_34_1,211,34,1,A2F_721,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,460,40,1000,4000,FPGA_211_34_2,211,34,2,A2F_722,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,460,40,1000,4000,FPGA_211_34_3,211,34,3,A2F_723,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,460,40,1000,4000,FPGA_211_34_4,211,34,4,A2F_724,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_211_34_5,211,34,5,A2F_725,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_211_34_6,211,34,6,A2F_726,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_211_34_7,211,34,7,A2F_727,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_211_34_8,211,34,8,A2F_728,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_211_34_9,211,34,9,A2F_729,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_211_34_10,211,34,10,A2F_730,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_211_34_11,211,34,11,A2F_731,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_211_34_12,211,34,12,A2F_732,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,980,40,2000,1000,FPGA_211_34_13,211,34,13,A2F_733,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,980,40,2000,1000,FPGA_211_34_14,211,34,14,A2F_734,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,980,40,2000,1000,FPGA_211_34_15,211,34,15,A2F_735,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,70,40,1000,1000,FPGA_211_35_0,211,35,0,F2A_768,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_211_35_1,211,35,1,F2A_769,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_211_35_2,211,35,2,F2A_770,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_211_35_3,211,35,3,F2A_771,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_211_35_4,211,35,4,F2A_772,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_211_35_5,211,35,5,F2A_773,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_211_35_6,211,35,6,F2A_774,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_211_35_7,211,35,7,F2A_775,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_211_35_8,211,35,8,F2A_776,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_211_35_9,211,35,9,F2A_777,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_211_35_10,211,35,10,F2A_778,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,330,40,1000,3000,FPGA_211_35_11,211,35,11,F2A_779,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,330,40,1000,3000,FPGA_211_35_12,211,35,12,F2A_780,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,330,40,1000,3000,FPGA_211_35_13,211,35,13,F2A_781,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,330,40,1000,3000,FPGA_211_35_14,211,35,14,F2A_782,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_211_35_15,211,35,15,F2A_783,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_211_35_16,211,35,16,F2A_784,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_211_35_17,211,35,17,F2A_785,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_211_35_18,211,35,18,F2A_786,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_211_35_19,211,35,19,F2A_787,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_211_35_20,211,35,20,F2A_788,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_211_35_21,211,35,21,F2A_789,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_211_35_22,211,35,22,F2A_790,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_211_35_23,211,35,23,F2A_791,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,460,40,1000,4000,FPGA_211_36_0,211,36,0,A2F_768,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,460,40,1000,4000,FPGA_211_36_1,211,36,1,A2F_769,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,460,40,1000,4000,FPGA_211_36_2,211,36,2,A2F_770,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,460,40,1000,4000,FPGA_211_36_3,211,36,3,A2F_771,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,460,40,1000,4000,FPGA_211_36_4,211,36,4,A2F_772,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_211_36_5,211,36,5,A2F_773,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_211_36_6,211,36,6,A2F_774,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_211_36_7,211,36,7,A2F_775,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_211_36_8,211,36,8,A2F_776,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_211_36_9,211,36,9,A2F_777,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_211_36_10,211,36,10,A2F_778,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_211_36_11,211,36,11,A2F_779,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_211_36_12,211,36,12,A2F_780,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,980,40,2000,1000,FPGA_211_36_13,211,36,13,A2F_781,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,980,40,2000,1000,FPGA_211_36_14,211,36,14,A2F_782,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,980,40,2000,1000,FPGA_211_36_15,211,36,15,A2F_783,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,70,40,1000,1000,FPGA_211_37_0,211,37,0,F2A_816,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_211_37_1,211,37,1,F2A_817,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_211_37_2,211,37,2,F2A_818,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_211_37_3,211,37,3,F2A_819,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_211_37_4,211,37,4,F2A_820,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_211_37_5,211,37,5,F2A_821,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_211_37_6,211,37,6,F2A_822,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_211_37_7,211,37,7,F2A_823,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_211_37_8,211,37,8,F2A_824,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_211_37_9,211,37,9,F2A_825,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_211_37_10,211,37,10,F2A_826,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,330,40,1000,3000,FPGA_211_37_11,211,37,11,F2A_827,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,330,40,1000,3000,FPGA_211_37_12,211,37,12,F2A_828,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,330,40,1000,3000,FPGA_211_37_13,211,37,13,F2A_829,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,330,40,1000,3000,FPGA_211_37_14,211,37,14,F2A_830,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_211_37_15,211,37,15,F2A_831,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_211_37_16,211,37,16,F2A_832,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_211_37_17,211,37,17,F2A_833,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_211_37_18,211,37,18,F2A_834,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_211_37_19,211,37,19,F2A_835,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_211_37_20,211,37,20,F2A_836,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_211_37_21,211,37,21,F2A_837,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_211_37_22,211,37,22,F2A_838,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_211_37_23,211,37,23,F2A_839,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,460,40,1000,4000,FPGA_211_38_0,211,38,0,A2F_816,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,460,40,1000,4000,FPGA_211_38_1,211,38,1,A2F_817,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,460,40,1000,4000,FPGA_211_38_2,211,38,2,A2F_818,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,460,40,1000,4000,FPGA_211_38_3,211,38,3,A2F_819,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,460,40,1000,4000,FPGA_211_38_4,211,38,4,A2F_820,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_211_38_5,211,38,5,A2F_821,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_211_38_6,211,38,6,A2F_822,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_211_38_7,211,38,7,A2F_823,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_211_38_8,211,38,8,A2F_824,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_211_38_9,211,38,9,A2F_825,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_211_38_10,211,38,10,A2F_826,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_211_38_11,211,38,11,A2F_827,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_211_38_12,211,38,12,A2F_828,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,980,40,2000,1000,FPGA_211_38_13,211,38,13,A2F_829,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,980,40,2000,1000,FPGA_211_38_14,211,38,14,A2F_830,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,980,40,2000,1000,FPGA_211_38_15,211,38,15,A2F_831,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,70,40,1000,1000,FPGA_211_39_0,211,39,0,F2A_864,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_211_39_1,211,39,1,F2A_865,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_211_39_2,211,39,2,F2A_866,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_211_39_3,211,39,3,F2A_867,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_211_39_4,211,39,4,F2A_868,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_211_39_5,211,39,5,F2A_869,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_211_39_6,211,39,6,F2A_870,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_211_39_7,211,39,7,F2A_871,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_211_39_8,211,39,8,F2A_872,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_211_39_9,211,39,9,F2A_873,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_211_39_10,211,39,10,F2A_874,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,330,40,1000,3000,FPGA_211_39_11,211,39,11,F2A_875,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,330,40,1000,3000,FPGA_211_39_12,211,39,12,F2A_876,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,330,40,1000,3000,FPGA_211_39_13,211,39,13,F2A_877,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,330,40,1000,3000,FPGA_211_39_14,211,39,14,F2A_878,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_211_39_15,211,39,15,F2A_879,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_211_39_16,211,39,16,F2A_880,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_211_39_17,211,39,17,F2A_881,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_211_39_18,211,39,18,F2A_882,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_211_39_19,211,39,19,F2A_883,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_211_39_20,211,39,20,F2A_884,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_211_39_21,211,39,21,F2A_885,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_211_39_22,211,39,22,F2A_886,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_211_39_23,211,39,23,F2A_887,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,460,40,1000,4000,FPGA_211_40_0,211,40,0,A2F_864,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,460,40,1000,4000,FPGA_211_40_1,211,40,1,A2F_865,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,460,40,1000,4000,FPGA_211_40_2,211,40,2,A2F_866,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,460,40,1000,4000,FPGA_211_40_3,211,40,3,A2F_867,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,460,40,1000,4000,FPGA_211_40_4,211,40,4,A2F_868,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_211_40_5,211,40,5,A2F_869,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_211_40_6,211,40,6,A2F_870,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_211_40_7,211,40,7,A2F_871,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_211_40_8,211,40,8,A2F_872,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_211_40_9,211,40,9,A2F_873,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_211_40_10,211,40,10,A2F_874,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_211_40_11,211,40,11,A2F_875,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_211_40_12,211,40,12,A2F_876,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,980,40,2000,1000,FPGA_211_40_13,211,40,13,A2F_877,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,980,40,2000,1000,FPGA_211_40_14,211,40,14,A2F_878,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,980,40,2000,1000,FPGA_211_40_15,211,40,15,A2F_879,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,70,40,1000,1000,FPGA_211_41_0,211,41,0,F2A_912,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_211_41_1,211,41,1,F2A_913,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_211_41_2,211,41,2,F2A_914,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_211_41_3,211,41,3,F2A_915,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_211_41_4,211,41,4,F2A_916,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_211_41_5,211,41,5,F2A_917,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_211_41_6,211,41,6,F2A_918,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_211_41_7,211,41,7,F2A_919,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_211_41_8,211,41,8,F2A_920,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_211_41_9,211,41,9,F2A_921,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_211_41_10,211,41,10,F2A_922,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,330,40,1000,3000,FPGA_211_41_11,211,41,11,F2A_923,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,330,40,1000,3000,FPGA_211_41_12,211,41,12,F2A_924,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,330,40,1000,3000,FPGA_211_41_13,211,41,13,F2A_925,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,330,40,1000,3000,FPGA_211_41_14,211,41,14,F2A_926,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_211_41_15,211,41,15,F2A_927,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_211_41_16,211,41,16,F2A_928,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_211_41_17,211,41,17,F2A_929,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_211_41_18,211,41,18,F2A_930,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_211_41_19,211,41,19,F2A_931,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_211_41_20,211,41,20,F2A_932,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_211_41_21,211,41,21,F2A_933,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_211_41_22,211,41,22,F2A_934,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_211_41_23,211,41,23,F2A_935,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,460,40,1000,4000,FPGA_211_42_0,211,42,0,A2F_912,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,460,40,1000,4000,FPGA_211_42_1,211,42,1,A2F_913,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,460,40,1000,4000,FPGA_211_42_2,211,42,2,A2F_914,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,460,40,1000,4000,FPGA_211_42_3,211,42,3,A2F_915,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,460,40,1000,4000,FPGA_211_42_4,211,42,4,A2F_916,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_211_42_5,211,42,5,A2F_917,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_211_42_6,211,42,6,A2F_918,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_211_42_7,211,42,7,A2F_919,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_211_42_8,211,42,8,A2F_920,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_211_42_9,211,42,9,A2F_921,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_211_42_10,211,42,10,A2F_922,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_211_42_11,211,42,11,A2F_923,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_211_42_12,211,42,12,A2F_924,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,980,40,2000,1000,FPGA_211_42_13,211,42,13,A2F_925,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,980,40,2000,1000,FPGA_211_42_14,211,42,14,A2F_926,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,980,40,2000,1000,FPGA_211_42_15,211,42,15,A2F_927,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,70,40,1000,1000,FPGA_211_43_0,211,43,0,F2A_960,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_211_43_1,211,43,1,F2A_961,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_211_43_2,211,43,2,F2A_962,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_211_43_3,211,43,3,F2A_963,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_211_43_4,211,43,4,F2A_964,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_211_43_5,211,43,5,F2A_965,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_211_43_6,211,43,6,F2A_966,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_211_43_7,211,43,7,F2A_967,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_211_43_8,211,43,8,F2A_968,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_211_43_9,211,43,9,F2A_969,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_211_43_10,211,43,10,F2A_970,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,330,40,1000,3000,FPGA_211_43_11,211,43,11,F2A_971,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,330,40,1000,3000,FPGA_211_43_12,211,43,12,F2A_972,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,330,40,1000,3000,FPGA_211_43_13,211,43,13,F2A_973,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,330,40,1000,3000,FPGA_211_43_14,211,43,14,F2A_974,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_211_43_15,211,43,15,F2A_975,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_211_43_16,211,43,16,F2A_976,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_211_43_17,211,43,17,F2A_977,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_211_43_18,211,43,18,F2A_978,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_211_43_19,211,43,19,F2A_979,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_211_43_20,211,43,20,F2A_980,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_211_43_21,211,43,21,F2A_981,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_211_43_22,211,43,22,F2A_982,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_211_43_23,211,43,23,F2A_983,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,460,40,1000,4000,FPGA_211_44_0,211,44,0,A2F_960,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,460,40,1000,4000,FPGA_211_44_1,211,44,1,A2F_961,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,460,40,1000,4000,FPGA_211_44_2,211,44,2,A2F_962,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,460,40,1000,4000,FPGA_211_44_3,211,44,3,A2F_963,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,460,40,1000,4000,FPGA_211_44_4,211,44,4,A2F_964,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_211_44_5,211,44,5,A2F_965,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_211_44_6,211,44,6,A2F_966,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_211_44_7,211,44,7,A2F_967,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_211_44_8,211,44,8,A2F_968,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_211_44_9,211,44,9,A2F_969,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_211_44_10,211,44,10,A2F_970,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_211_44_11,211,44,11,A2F_971,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_211_44_12,211,44,12,A2F_972,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,980,40,2000,1000,FPGA_211_44_13,211,44,13,A2F_973,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,980,40,2000,1000,FPGA_211_44_14,211,44,14,A2F_974,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,980,40,2000,1000,FPGA_211_44_15,211,44,15,A2F_975,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_211_45_0,211,45,0,F2A_1008,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_211_45_1,211,45,1,F2A_1009,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_211_45_2,211,45,2,F2A_1010,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_211_45_3,211,45,3,F2A_1011,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_211_45_4,211,45,4,F2A_1012,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_211_45_5,211,45,5,F2A_1013,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_211_45_6,211,45,6,F2A_1014,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_211_45_7,211,45,7,F2A_1015,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_211_45_8,211,45,8,F2A_1016,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_211_46_0,211,46,0,A2F_1008,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_211_46_1,211,46,1,A2F_1009,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_211_46_2,211,46,2,A2F_1010,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_211_46_3,211,46,3,A2F_1011,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_211_46_4,211,46,4,A2F_1012,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_211_46_5,211,46,5,A2F_1013,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_211_46_6,211,46,6,A2F_1014,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_211_46_7,211,46,7,A2F_1015,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_211_46_8,211,46,8,A2F_1016,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_211_46_9,211,46,9,A2F_1017,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_211_46_10,211,46,10,A2F_1018,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_211_47_0,211,47,0,F2A_1032,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_211_47_1,211,47,1,F2A_1033,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_211_47_2,211,47,2,F2A_1034,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_211_47_3,211,47,3,F2A_1035,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_211_47_4,211,47,4,F2A_1036,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_211_47_5,211,47,5,F2A_1037,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_211_47_6,211,47,6,F2A_1038,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_211_47_7,211,47,7,F2A_1039,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_211_47_8,211,47,8,F2A_1040,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_211_47_9,211,47,9,F2A_1041,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_211_47_10,211,47,10,F2A_1042,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_211_47_11,211,47,11,F2A_1043,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_211_47_12,211,47,12,F2A_1044,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_211_47_13,211,47,13,F2A_1045,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_211_47_14,211,47,14,F2A_1046,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_211_47_15,211,47,15,F2A_1047,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_211_47_16,211,47,16,F2A_1048,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_211_47_17,211,47,17,F2A_1049,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_211_47_18,211,47,18,F2A_1050,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_211_47_19,211,47,19,F2A_1051,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_211_47_20,211,47,20,F2A_1052,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_211_47_21,211,47,21,F2A_1053,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_211_47_22,211,47,22,F2A_1054,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_211_47_23,211,47,23,F2A_1055,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_211_48_0,211,48,0,A2F_1032,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_211_48_1,211,48,1,A2F_1033,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_211_48_2,211,48,2,A2F_1034,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_211_48_3,211,48,3,A2F_1035,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_211_48_4,211,48,4,A2F_1036,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_211_48_5,211,48,5,A2F_1037,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_211_48_6,211,48,6,A2F_1038,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_211_48_7,211,48,7,A2F_1039,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_211_48_8,211,48,8,A2F_1040,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_211_48_9,211,48,9,A2F_1041,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_211_48_10,211,48,10,A2F_1042,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_211_48_11,211,48,11,A2F_1043,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_211_48_12,211,48,12,A2F_1044,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,980,40,2000,1000,FPGA_211_48_13,211,48,13,A2F_1045,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,980,40,2000,1000,FPGA_211_48_14,211,48,14,A2F_1046,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,980,40,2000,1000,FPGA_211_48_15,211,48,15,A2F_1047,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,70,40,1000,1000,FPGA_211_49_0,211,49,0,F2A_1080,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_211_49_1,211,49,1,F2A_1081,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_211_49_2,211,49,2,F2A_1082,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_211_49_3,211,49,3,F2A_1083,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_211_49_4,211,49,4,F2A_1084,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_211_49_5,211,49,5,F2A_1085,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_211_49_6,211,49,6,F2A_1086,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_211_49_7,211,49,7,F2A_1087,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_211_49_8,211,49,8,F2A_1088,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_211_49_9,211,49,9,F2A_1089,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_211_49_10,211,49,10,F2A_1090,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,330,40,1000,3000,FPGA_211_49_11,211,49,11,F2A_1091,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,330,40,1000,3000,FPGA_211_49_12,211,49,12,F2A_1092,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,330,40,1000,3000,FPGA_211_49_13,211,49,13,F2A_1093,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,330,40,1000,3000,FPGA_211_49_14,211,49,14,F2A_1094,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_211_49_15,211,49,15,F2A_1095,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_211_49_16,211,49,16,F2A_1096,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_211_49_17,211,49,17,F2A_1097,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_211_49_18,211,49,18,F2A_1098,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_211_49_19,211,49,19,F2A_1099,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_211_49_20,211,49,20,F2A_1100,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_211_49_21,211,49,21,F2A_1101,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_211_49_22,211,49,22,F2A_1102,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_211_49_23,211,49,23,F2A_1103,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,460,40,1000,4000,FPGA_211_50_0,211,50,0,A2F_1080,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,460,40,1000,4000,FPGA_211_50_1,211,50,1,A2F_1081,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,460,40,1000,4000,FPGA_211_50_2,211,50,2,A2F_1082,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,460,40,1000,4000,FPGA_211_50_3,211,50,3,A2F_1083,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,460,40,1000,4000,FPGA_211_50_4,211,50,4,A2F_1084,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_211_50_5,211,50,5,A2F_1085,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_211_50_6,211,50,6,A2F_1086,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_211_50_7,211,50,7,A2F_1087,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_211_50_8,211,50,8,A2F_1088,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_211_50_9,211,50,9,A2F_1089,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_211_50_10,211,50,10,A2F_1090,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_211_50_11,211,50,11,A2F_1091,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_211_50_12,211,50,12,A2F_1092,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,980,40,2000,1000,FPGA_211_50_13,211,50,13,A2F_1093,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,980,40,2000,1000,FPGA_211_50_14,211,50,14,A2F_1094,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,980,40,2000,1000,FPGA_211_50_15,211,50,15,A2F_1095,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,70,40,1000,1000,FPGA_211_51_0,211,51,0,F2A_1128,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_211_51_1,211,51,1,F2A_1129,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_211_51_2,211,51,2,F2A_1130,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_211_51_3,211,51,3,F2A_1131,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_211_51_4,211,51,4,F2A_1132,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_211_51_5,211,51,5,F2A_1133,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_211_51_6,211,51,6,F2A_1134,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_211_51_7,211,51,7,F2A_1135,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_211_51_8,211,51,8,F2A_1136,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_211_51_9,211,51,9,F2A_1137,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_211_51_10,211,51,10,F2A_1138,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,330,40,1000,3000,FPGA_211_51_11,211,51,11,F2A_1139,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,330,40,1000,3000,FPGA_211_51_12,211,51,12,F2A_1140,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,330,40,1000,3000,FPGA_211_51_13,211,51,13,F2A_1141,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,330,40,1000,3000,FPGA_211_51_14,211,51,14,F2A_1142,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_211_51_15,211,51,15,F2A_1143,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_211_51_16,211,51,16,F2A_1144,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_211_51_17,211,51,17,F2A_1145,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_211_51_18,211,51,18,F2A_1146,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_211_51_19,211,51,19,F2A_1147,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_211_51_20,211,51,20,F2A_1148,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_211_51_21,211,51,21,F2A_1149,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_211_51_22,211,51,22,F2A_1150,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_211_51_23,211,51,23,F2A_1151,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,460,40,1000,4000,FPGA_211_52_0,211,52,0,A2F_1128,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,460,40,1000,4000,FPGA_211_52_1,211,52,1,A2F_1129,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,460,40,1000,4000,FPGA_211_52_2,211,52,2,A2F_1130,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,460,40,1000,4000,FPGA_211_52_3,211,52,3,A2F_1131,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,460,40,1000,4000,FPGA_211_52_4,211,52,4,A2F_1132,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_211_52_5,211,52,5,A2F_1133,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_211_52_6,211,52,6,A2F_1134,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_211_52_7,211,52,7,A2F_1135,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_211_52_8,211,52,8,A2F_1136,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_211_52_9,211,52,9,A2F_1137,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_211_52_10,211,52,10,A2F_1138,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_211_52_11,211,52,11,A2F_1139,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_211_52_12,211,52,12,A2F_1140,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,980,40,2000,1000,FPGA_211_52_13,211,52,13,A2F_1141,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,980,40,2000,1000,FPGA_211_52_14,211,52,14,A2F_1142,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,980,40,2000,1000,FPGA_211_52_15,211,52,15,A2F_1143,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,70,40,1000,1000,FPGA_211_53_0,211,53,0,F2A_1176,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_211_53_1,211,53,1,F2A_1177,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_211_53_2,211,53,2,F2A_1178,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_211_53_3,211,53,3,F2A_1179,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_211_53_4,211,53,4,F2A_1180,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_211_53_5,211,53,5,F2A_1181,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_211_53_6,211,53,6,F2A_1182,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_211_53_7,211,53,7,F2A_1183,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_211_53_8,211,53,8,F2A_1184,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_211_53_9,211,53,9,F2A_1185,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_211_53_10,211,53,10,F2A_1186,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,330,40,1000,3000,FPGA_211_53_11,211,53,11,F2A_1187,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,330,40,1000,3000,FPGA_211_53_12,211,53,12,F2A_1188,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,330,40,1000,3000,FPGA_211_53_13,211,53,13,F2A_1189,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,330,40,1000,3000,FPGA_211_53_14,211,53,14,F2A_1190,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_211_53_15,211,53,15,F2A_1191,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_211_53_16,211,53,16,F2A_1192,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_211_53_17,211,53,17,F2A_1193,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_211_53_18,211,53,18,F2A_1194,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_211_53_19,211,53,19,F2A_1195,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_211_53_20,211,53,20,F2A_1196,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_211_53_21,211,53,21,F2A_1197,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_211_53_22,211,53,22,F2A_1198,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_211_53_23,211,53,23,F2A_1199,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,460,40,1000,4000,FPGA_211_54_0,211,54,0,A2F_1176,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,460,40,1000,4000,FPGA_211_54_1,211,54,1,A2F_1177,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,460,40,1000,4000,FPGA_211_54_2,211,54,2,A2F_1178,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,460,40,1000,4000,FPGA_211_54_3,211,54,3,A2F_1179,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,460,40,1000,4000,FPGA_211_54_4,211,54,4,A2F_1180,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_211_54_5,211,54,5,A2F_1181,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_211_54_6,211,54,6,A2F_1182,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_211_54_7,211,54,7,A2F_1183,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_211_54_8,211,54,8,A2F_1184,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_211_54_9,211,54,9,A2F_1185,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_211_54_10,211,54,10,A2F_1186,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_211_54_11,211,54,11,A2F_1187,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_211_54_12,211,54,12,A2F_1188,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,980,40,2000,1000,FPGA_211_54_13,211,54,13,A2F_1189,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,980,40,2000,1000,FPGA_211_54_14,211,54,14,A2F_1190,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,980,40,2000,1000,FPGA_211_54_15,211,54,15,A2F_1191,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,70,40,1000,1000,FPGA_211_55_0,211,55,0,F2A_1224,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_211_55_1,211,55,1,F2A_1225,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_211_55_2,211,55,2,F2A_1226,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_211_55_3,211,55,3,F2A_1227,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_211_55_4,211,55,4,F2A_1228,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_211_55_5,211,55,5,F2A_1229,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_211_55_6,211,55,6,F2A_1230,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_211_55_7,211,55,7,F2A_1231,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_211_55_8,211,55,8,F2A_1232,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_211_55_9,211,55,9,F2A_1233,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_211_55_10,211,55,10,F2A_1234,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,330,40,1000,3000,FPGA_211_55_11,211,55,11,F2A_1235,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,330,40,1000,3000,FPGA_211_55_12,211,55,12,F2A_1236,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,330,40,1000,3000,FPGA_211_55_13,211,55,13,F2A_1237,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,330,40,1000,3000,FPGA_211_55_14,211,55,14,F2A_1238,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_211_55_15,211,55,15,F2A_1239,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_211_55_16,211,55,16,F2A_1240,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_211_55_17,211,55,17,F2A_1241,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_211_55_18,211,55,18,F2A_1242,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_211_55_19,211,55,19,F2A_1243,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_211_55_20,211,55,20,F2A_1244,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_211_55_21,211,55,21,F2A_1245,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_211_55_22,211,55,22,F2A_1246,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_211_55_23,211,55,23,F2A_1247,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,460,40,1000,4000,FPGA_211_56_0,211,56,0,A2F_1224,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,460,40,1000,4000,FPGA_211_56_1,211,56,1,A2F_1225,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,460,40,1000,4000,FPGA_211_56_2,211,56,2,A2F_1226,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,460,40,1000,4000,FPGA_211_56_3,211,56,3,A2F_1227,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,460,40,1000,4000,FPGA_211_56_4,211,56,4,A2F_1228,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_211_56_5,211,56,5,A2F_1229,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_211_56_6,211,56,6,A2F_1230,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_211_56_7,211,56,7,A2F_1231,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_211_56_8,211,56,8,A2F_1232,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_211_56_9,211,56,9,A2F_1233,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_211_56_10,211,56,10,A2F_1234,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_211_56_11,211,56,11,A2F_1235,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_211_56_12,211,56,12,A2F_1236,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,980,40,2000,1000,FPGA_211_56_13,211,56,13,A2F_1237,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,980,40,2000,1000,FPGA_211_56_14,211,56,14,A2F_1238,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,980,40,2000,1000,FPGA_211_56_15,211,56,15,A2F_1239,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,70,40,1000,1000,FPGA_211_57_0,211,57,0,F2A_1272,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_211_57_1,211,57,1,F2A_1273,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_211_57_2,211,57,2,F2A_1274,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_211_57_3,211,57,3,F2A_1275,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_211_57_4,211,57,4,F2A_1276,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_211_57_5,211,57,5,F2A_1277,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_211_57_6,211,57,6,F2A_1278,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_211_57_7,211,57,7,F2A_1279,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_211_57_8,211,57,8,F2A_1280,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_211_57_9,211,57,9,F2A_1281,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_211_57_10,211,57,10,F2A_1282,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,330,40,1000,3000,FPGA_211_57_11,211,57,11,F2A_1283,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,330,40,1000,3000,FPGA_211_57_12,211,57,12,F2A_1284,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,330,40,1000,3000,FPGA_211_57_13,211,57,13,F2A_1285,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,330,40,1000,3000,FPGA_211_57_14,211,57,14,F2A_1286,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_211_57_15,211,57,15,F2A_1287,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_211_57_16,211,57,16,F2A_1288,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_211_57_17,211,57,17,F2A_1289,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_211_57_18,211,57,18,F2A_1290,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_211_57_19,211,57,19,F2A_1291,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_211_57_20,211,57,20,F2A_1292,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_211_57_21,211,57,21,F2A_1293,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_211_57_22,211,57,22,F2A_1294,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_211_57_23,211,57,23,F2A_1295,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,460,40,1000,4000,FPGA_211_58_0,211,58,0,A2F_1272,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,460,40,1000,4000,FPGA_211_58_1,211,58,1,A2F_1273,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,460,40,1000,4000,FPGA_211_58_2,211,58,2,A2F_1274,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,460,40,1000,4000,FPGA_211_58_3,211,58,3,A2F_1275,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,460,40,1000,4000,FPGA_211_58_4,211,58,4,A2F_1276,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_211_58_5,211,58,5,A2F_1277,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_211_58_6,211,58,6,A2F_1278,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_211_58_7,211,58,7,A2F_1279,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_211_58_8,211,58,8,A2F_1280,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_211_58_9,211,58,9,A2F_1281,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_211_58_10,211,58,10,A2F_1282,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_211_58_11,211,58,11,A2F_1283,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_211_58_12,211,58,12,A2F_1284,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,980,40,2000,1000,FPGA_211_58_13,211,58,13,A2F_1285,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,980,40,2000,1000,FPGA_211_58_14,211,58,14,A2F_1286,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,980,40,2000,1000,FPGA_211_58_15,211,58,15,A2F_1287,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,70,40,1000,1000,FPGA_211_59_0,211,59,0,F2A_1320,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_211_59_1,211,59,1,F2A_1321,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_211_59_2,211,59,2,F2A_1322,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_211_59_3,211,59,3,F2A_1323,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_211_59_4,211,59,4,F2A_1324,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_211_59_5,211,59,5,F2A_1325,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_211_59_6,211,59,6,F2A_1326,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_211_59_7,211,59,7,F2A_1327,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_211_59_8,211,59,8,F2A_1328,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_211_59_9,211,59,9,F2A_1329,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_211_59_10,211,59,10,F2A_1330,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,330,40,1000,3000,FPGA_211_59_11,211,59,11,F2A_1331,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,330,40,1000,3000,FPGA_211_59_12,211,59,12,F2A_1332,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,330,40,1000,3000,FPGA_211_59_13,211,59,13,F2A_1333,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,330,40,1000,3000,FPGA_211_59_14,211,59,14,F2A_1334,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_211_59_15,211,59,15,F2A_1335,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_211_59_16,211,59,16,F2A_1336,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_211_59_17,211,59,17,F2A_1337,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_211_59_18,211,59,18,F2A_1338,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_211_59_19,211,59,19,F2A_1339,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_211_59_20,211,59,20,F2A_1340,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_211_59_21,211,59,21,F2A_1341,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_211_59_22,211,59,22,F2A_1342,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_211_59_23,211,59,23,F2A_1343,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,460,40,1000,4000,FPGA_211_60_0,211,60,0,A2F_1320,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,460,40,1000,4000,FPGA_211_60_1,211,60,1,A2F_1321,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,460,40,1000,4000,FPGA_211_60_2,211,60,2,A2F_1322,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,460,40,1000,4000,FPGA_211_60_3,211,60,3,A2F_1323,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,460,40,1000,4000,FPGA_211_60_4,211,60,4,A2F_1324,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_211_60_5,211,60,5,A2F_1325,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_211_60_6,211,60,6,A2F_1326,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_211_60_7,211,60,7,A2F_1327,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_211_60_8,211,60,8,A2F_1328,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_211_60_9,211,60,9,A2F_1329,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_211_60_10,211,60,10,A2F_1330,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_211_60_11,211,60,11,A2F_1331,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_211_60_12,211,60,12,A2F_1332,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,980,40,2000,1000,FPGA_211_60_13,211,60,13,A2F_1333,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,980,40,2000,1000,FPGA_211_60_14,211,60,14,A2F_1334,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,980,40,2000,1000,FPGA_211_60_15,211,60,15,A2F_1335,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,70,40,1000,1000,FPGA_211_61_0,211,61,0,F2A_1368,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_211_61_1,211,61,1,F2A_1369,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_211_61_2,211,61,2,F2A_1370,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_211_61_3,211,61,3,F2A_1371,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_211_61_4,211,61,4,F2A_1372,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_211_61_5,211,61,5,F2A_1373,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_211_61_6,211,61,6,F2A_1374,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_211_61_7,211,61,7,F2A_1375,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_211_61_8,211,61,8,F2A_1376,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_211_61_9,211,61,9,F2A_1377,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_211_61_10,211,61,10,F2A_1378,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,330,40,1000,3000,FPGA_211_61_11,211,61,11,F2A_1379,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,330,40,1000,3000,FPGA_211_61_12,211,61,12,F2A_1380,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,330,40,1000,3000,FPGA_211_61_13,211,61,13,F2A_1381,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,330,40,1000,3000,FPGA_211_61_14,211,61,14,F2A_1382,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_211_61_15,211,61,15,F2A_1383,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_211_61_16,211,61,16,F2A_1384,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_211_61_17,211,61,17,F2A_1385,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_211_61_18,211,61,18,F2A_1386,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_211_61_19,211,61,19,F2A_1387,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_211_61_20,211,61,20,F2A_1388,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_211_61_21,211,61,21,F2A_1389,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_211_61_22,211,61,22,F2A_1390,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_211_61_23,211,61,23,F2A_1391,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,460,40,1000,4000,FPGA_211_62_0,211,62,0,A2F_1368,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,460,40,1000,4000,FPGA_211_62_1,211,62,1,A2F_1369,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,460,40,1000,4000,FPGA_211_62_2,211,62,2,A2F_1370,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,460,40,1000,4000,FPGA_211_62_3,211,62,3,A2F_1371,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,460,40,1000,4000,FPGA_211_62_4,211,62,4,A2F_1372,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_211_62_5,211,62,5,A2F_1373,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_211_62_6,211,62,6,A2F_1374,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_211_62_7,211,62,7,A2F_1375,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_211_62_8,211,62,8,A2F_1376,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_211_62_9,211,62,9,A2F_1377,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_211_62_10,211,62,10,A2F_1378,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_211_62_11,211,62,11,A2F_1379,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_211_62_12,211,62,12,A2F_1380,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,980,40,2000,1000,FPGA_211_62_13,211,62,13,A2F_1381,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,980,40,2000,1000,FPGA_211_62_14,211,62,14,A2F_1382,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,980,40,2000,1000,FPGA_211_62_15,211,62,15,A2F_1383,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,70,40,1000,1000,FPGA_211_63_0,211,63,0,F2A_1416,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_211_63_1,211,63,1,F2A_1417,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_211_63_2,211,63,2,F2A_1418,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_211_63_3,211,63,3,F2A_1419,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_211_63_4,211,63,4,F2A_1420,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_211_63_5,211,63,5,F2A_1421,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_211_63_6,211,63,6,F2A_1422,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_211_63_7,211,63,7,F2A_1423,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_211_63_8,211,63,8,F2A_1424,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_211_63_9,211,63,9,F2A_1425,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_211_63_10,211,63,10,F2A_1426,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,330,40,1000,3000,FPGA_211_63_11,211,63,11,F2A_1427,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,330,40,1000,3000,FPGA_211_63_12,211,63,12,F2A_1428,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,330,40,1000,3000,FPGA_211_63_13,211,63,13,F2A_1429,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,330,40,1000,3000,FPGA_211_63_14,211,63,14,F2A_1430,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_211_63_15,211,63,15,F2A_1431,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_211_63_16,211,63,16,F2A_1432,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_211_63_17,211,63,17,F2A_1433,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_211_63_18,211,63,18,F2A_1434,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_211_63_19,211,63,19,F2A_1435,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_211_63_20,211,63,20,F2A_1436,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_211_63_21,211,63,21,F2A_1437,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_211_63_22,211,63,22,F2A_1438,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_211_63_23,211,63,23,F2A_1439,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,460,40,1000,4000,FPGA_211_64_0,211,64,0,A2F_1416,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,460,40,1000,4000,FPGA_211_64_1,211,64,1,A2F_1417,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,460,40,1000,4000,FPGA_211_64_2,211,64,2,A2F_1418,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,460,40,1000,4000,FPGA_211_64_3,211,64,3,A2F_1419,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,460,40,1000,4000,FPGA_211_64_4,211,64,4,A2F_1420,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_211_64_5,211,64,5,A2F_1421,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_211_64_6,211,64,6,A2F_1422,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_211_64_7,211,64,7,A2F_1423,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_211_64_8,211,64,8,A2F_1424,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_211_64_9,211,64,9,A2F_1425,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_211_64_10,211,64,10,A2F_1426,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_211_64_11,211,64,11,A2F_1427,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_211_64_12,211,64,12,A2F_1428,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,980,40,2000,1000,FPGA_211_64_13,211,64,13,A2F_1429,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,980,40,2000,1000,FPGA_211_64_14,211,64,14,A2F_1430,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,980,40,2000,1000,FPGA_211_64_15,211,64,15,A2F_1431,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,70,40,1000,1000,FPGA_211_65_0,211,65,0,F2A_1464,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_211_65_1,211,65,1,F2A_1465,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_211_65_2,211,65,2,F2A_1466,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_211_65_3,211,65,3,F2A_1467,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_211_65_4,211,65,4,F2A_1468,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_211_65_5,211,65,5,F2A_1469,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_211_65_6,211,65,6,F2A_1470,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_211_65_7,211,65,7,F2A_1471,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_211_65_8,211,65,8,F2A_1472,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_211_65_9,211,65,9,F2A_1473,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_211_65_10,211,65,10,F2A_1474,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,330,40,1000,3000,FPGA_211_65_11,211,65,11,F2A_1475,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,330,40,1000,3000,FPGA_211_65_12,211,65,12,F2A_1476,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,330,40,1000,3000,FPGA_211_65_13,211,65,13,F2A_1477,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,330,40,1000,3000,FPGA_211_65_14,211,65,14,F2A_1478,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_211_65_15,211,65,15,F2A_1479,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_211_65_16,211,65,16,F2A_1480,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_211_65_17,211,65,17,F2A_1481,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_211_65_18,211,65,18,F2A_1482,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_211_65_19,211,65,19,F2A_1483,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_211_65_20,211,65,20,F2A_1484,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_211_65_21,211,65,21,F2A_1485,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_211_65_22,211,65,22,F2A_1486,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_211_65_23,211,65,23,F2A_1487,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,460,40,1000,4000,FPGA_211_66_0,211,66,0,A2F_1464,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,460,40,1000,4000,FPGA_211_66_1,211,66,1,A2F_1465,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,460,40,1000,4000,FPGA_211_66_2,211,66,2,A2F_1466,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,460,40,1000,4000,FPGA_211_66_3,211,66,3,A2F_1467,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,460,40,1000,4000,FPGA_211_66_4,211,66,4,A2F_1468,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_211_66_5,211,66,5,A2F_1469,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_211_66_6,211,66,6,A2F_1470,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_211_66_7,211,66,7,A2F_1471,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_211_66_8,211,66,8,A2F_1472,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_211_66_9,211,66,9,A2F_1473,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_211_66_10,211,66,10,A2F_1474,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_211_66_11,211,66,11,A2F_1475,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_211_66_12,211,66,12,A2F_1476,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,980,40,2000,1000,FPGA_211_66_13,211,66,13,A2F_1477,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,980,40,2000,1000,FPGA_211_66_14,211,66,14,A2F_1478,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,980,40,2000,1000,FPGA_211_66_15,211,66,15,A2F_1479,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_211_67_0,211,67,0,F2A_1512,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_211_67_1,211,67,1,F2A_1513,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_211_67_2,211,67,2,F2A_1514,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_211_67_3,211,67,3,F2A_1515,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_211_67_4,211,67,4,F2A_1516,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_211_67_5,211,67,5,F2A_1517,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_211_67_6,211,67,6,F2A_1518,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_211_67_7,211,67,7,F2A_1519,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_211_67_8,211,67,8,F2A_1520,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_211_68_0,211,68,0,A2F_1512,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_211_68_1,211,68,1,A2F_1513,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_211_68_2,211,68,2,A2F_1514,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_211_68_3,211,68,3,A2F_1515,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_211_68_4,211,68,4,A2F_1516,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_211_68_5,211,68,5,A2F_1517,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_211_68_6,211,68,6,A2F_1518,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_211_68_7,211,68,7,A2F_1519,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_211_68_8,211,68,8,A2F_1520,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_211_68_9,211,68,9,A2F_1521,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_211_68_10,211,68,10,A2F_1522,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_211_69_0,211,69,0,F2A_1536,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_211_69_1,211,69,1,F2A_1537,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_211_69_2,211,69,2,F2A_1538,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_211_69_3,211,69,3,F2A_1539,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_211_69_4,211,69,4,F2A_1540,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_211_69_5,211,69,5,F2A_1541,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_211_69_6,211,69,6,F2A_1542,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_211_69_7,211,69,7,F2A_1543,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_211_69_8,211,69,8,F2A_1544,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_211_69_9,211,69,9,F2A_1545,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_211_69_10,211,69,10,F2A_1546,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_211_69_11,211,69,11,F2A_1547,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_211_69_12,211,69,12,F2A_1548,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_211_69_13,211,69,13,F2A_1549,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_211_69_14,211,69,14,F2A_1550,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_211_69_15,211,69,15,F2A_1551,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_211_69_16,211,69,16,F2A_1552,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_211_69_17,211,69,17,F2A_1553,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_211_69_18,211,69,18,F2A_1554,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_211_69_19,211,69,19,F2A_1555,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_211_69_20,211,69,20,F2A_1556,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_211_69_21,211,69,21,F2A_1557,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_211_69_22,211,69,22,F2A_1558,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_211_69_23,211,69,23,F2A_1559,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_211_70_0,211,70,0,A2F_1536,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_211_70_1,211,70,1,A2F_1537,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_211_70_2,211,70,2,A2F_1538,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_211_70_3,211,70,3,A2F_1539,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_211_70_4,211,70,4,A2F_1540,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_211_70_5,211,70,5,A2F_1541,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_211_70_6,211,70,6,A2F_1542,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_211_70_7,211,70,7,A2F_1543,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_211_70_8,211,70,8,A2F_1544,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_211_70_9,211,70,9,A2F_1545,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_211_70_10,211,70,10,A2F_1546,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_211_70_11,211,70,11,A2F_1547,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_211_70_12,211,70,12,A2F_1548,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,980,40,2000,1000,FPGA_211_70_13,211,70,13,A2F_1549,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,980,40,2000,1000,FPGA_211_70_14,211,70,14,A2F_1550,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,980,40,2000,1000,FPGA_211_70_15,211,70,15,A2F_1551,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,70,40,1000,1000,FPGA_211_71_0,211,71,0,F2A_1584,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_211_71_1,211,71,1,F2A_1585,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_211_71_2,211,71,2,F2A_1586,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_211_71_3,211,71,3,F2A_1587,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_211_71_4,211,71,4,F2A_1588,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_211_71_5,211,71,5,F2A_1589,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_211_71_6,211,71,6,F2A_1590,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_211_71_7,211,71,7,F2A_1591,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_211_71_8,211,71,8,F2A_1592,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_211_71_9,211,71,9,F2A_1593,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_211_71_10,211,71,10,F2A_1594,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,330,40,1000,3000,FPGA_211_71_11,211,71,11,F2A_1595,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,330,40,1000,3000,FPGA_211_71_12,211,71,12,F2A_1596,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,330,40,1000,3000,FPGA_211_71_13,211,71,13,F2A_1597,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,330,40,1000,3000,FPGA_211_71_14,211,71,14,F2A_1598,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_211_71_15,211,71,15,F2A_1599,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_211_71_16,211,71,16,F2A_1600,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_211_71_17,211,71,17,F2A_1601,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_211_71_18,211,71,18,F2A_1602,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_211_71_19,211,71,19,F2A_1603,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_211_71_20,211,71,20,F2A_1604,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_211_71_21,211,71,21,F2A_1605,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_211_71_22,211,71,22,F2A_1606,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_211_71_23,211,71,23,F2A_1607,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,460,40,1000,4000,FPGA_211_72_0,211,72,0,A2F_1584,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,460,40,1000,4000,FPGA_211_72_1,211,72,1,A2F_1585,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,460,40,1000,4000,FPGA_211_72_2,211,72,2,A2F_1586,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,460,40,1000,4000,FPGA_211_72_3,211,72,3,A2F_1587,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,460,40,1000,4000,FPGA_211_72_4,211,72,4,A2F_1588,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_211_72_5,211,72,5,A2F_1589,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_211_72_6,211,72,6,A2F_1590,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_211_72_7,211,72,7,A2F_1591,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_211_72_8,211,72,8,A2F_1592,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_211_72_9,211,72,9,A2F_1593,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_211_72_10,211,72,10,A2F_1594,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_211_72_11,211,72,11,A2F_1595,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_211_72_12,211,72,12,A2F_1596,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,980,40,2000,1000,FPGA_211_72_13,211,72,13,A2F_1597,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,980,40,2000,1000,FPGA_211_72_14,211,72,14,A2F_1598,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,980,40,2000,1000,FPGA_211_72_15,211,72,15,A2F_1599,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,70,40,1000,1000,FPGA_211_73_0,211,73,0,F2A_1632,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_211_73_1,211,73,1,F2A_1633,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_211_73_2,211,73,2,F2A_1634,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_211_73_3,211,73,3,F2A_1635,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_211_73_4,211,73,4,F2A_1636,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_211_73_5,211,73,5,F2A_1637,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_211_73_6,211,73,6,F2A_1638,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_211_73_7,211,73,7,F2A_1639,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_211_73_8,211,73,8,F2A_1640,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_211_73_9,211,73,9,F2A_1641,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_211_73_10,211,73,10,F2A_1642,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,330,40,1000,3000,FPGA_211_73_11,211,73,11,F2A_1643,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,330,40,1000,3000,FPGA_211_73_12,211,73,12,F2A_1644,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,330,40,1000,3000,FPGA_211_73_13,211,73,13,F2A_1645,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,330,40,1000,3000,FPGA_211_73_14,211,73,14,F2A_1646,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_211_73_15,211,73,15,F2A_1647,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_211_73_16,211,73,16,F2A_1648,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_211_73_17,211,73,17,F2A_1649,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_211_73_18,211,73,18,F2A_1650,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_211_73_19,211,73,19,F2A_1651,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_211_73_20,211,73,20,F2A_1652,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_211_73_21,211,73,21,F2A_1653,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_211_73_22,211,73,22,F2A_1654,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_211_73_23,211,73,23,F2A_1655,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,460,40,1000,4000,FPGA_211_74_0,211,74,0,A2F_1632,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,460,40,1000,4000,FPGA_211_74_1,211,74,1,A2F_1633,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,460,40,1000,4000,FPGA_211_74_2,211,74,2,A2F_1634,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,460,40,1000,4000,FPGA_211_74_3,211,74,3,A2F_1635,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,460,40,1000,4000,FPGA_211_74_4,211,74,4,A2F_1636,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_211_74_5,211,74,5,A2F_1637,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_211_74_6,211,74,6,A2F_1638,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_211_74_7,211,74,7,A2F_1639,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_211_74_8,211,74,8,A2F_1640,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_211_74_9,211,74,9,A2F_1641,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_211_74_10,211,74,10,A2F_1642,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_211_74_11,211,74,11,A2F_1643,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_211_74_12,211,74,12,A2F_1644,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,980,40,2000,1000,FPGA_211_74_13,211,74,13,A2F_1645,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,980,40,2000,1000,FPGA_211_74_14,211,74,14,A2F_1646,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,980,40,2000,1000,FPGA_211_74_15,211,74,15,A2F_1647,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,70,40,1000,1000,FPGA_211_75_0,211,75,0,F2A_1680,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_211_75_1,211,75,1,F2A_1681,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_211_75_2,211,75,2,F2A_1682,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_211_75_3,211,75,3,F2A_1683,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_211_75_4,211,75,4,F2A_1684,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_211_75_5,211,75,5,F2A_1685,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_211_75_6,211,75,6,F2A_1686,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_211_75_7,211,75,7,F2A_1687,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_211_75_8,211,75,8,F2A_1688,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_211_75_9,211,75,9,F2A_1689,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_211_75_10,211,75,10,F2A_1690,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,330,40,1000,3000,FPGA_211_75_11,211,75,11,F2A_1691,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,330,40,1000,3000,FPGA_211_75_12,211,75,12,F2A_1692,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,330,40,1000,3000,FPGA_211_75_13,211,75,13,F2A_1693,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,330,40,1000,3000,FPGA_211_75_14,211,75,14,F2A_1694,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_211_75_15,211,75,15,F2A_1695,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_211_75_16,211,75,16,F2A_1696,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_211_75_17,211,75,17,F2A_1697,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_211_75_18,211,75,18,F2A_1698,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_211_75_19,211,75,19,F2A_1699,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_211_75_20,211,75,20,F2A_1700,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_211_75_21,211,75,21,F2A_1701,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_211_75_22,211,75,22,F2A_1702,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_211_75_23,211,75,23,F2A_1703,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,460,40,1000,4000,FPGA_211_76_0,211,76,0,A2F_1680,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,460,40,1000,4000,FPGA_211_76_1,211,76,1,A2F_1681,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,460,40,1000,4000,FPGA_211_76_2,211,76,2,A2F_1682,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,460,40,1000,4000,FPGA_211_76_3,211,76,3,A2F_1683,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,460,40,1000,4000,FPGA_211_76_4,211,76,4,A2F_1684,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_211_76_5,211,76,5,A2F_1685,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_211_76_6,211,76,6,A2F_1686,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_211_76_7,211,76,7,A2F_1687,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_211_76_8,211,76,8,A2F_1688,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_211_76_9,211,76,9,A2F_1689,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_211_76_10,211,76,10,A2F_1690,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_211_76_11,211,76,11,A2F_1691,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_211_76_12,211,76,12,A2F_1692,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,980,40,2000,1000,FPGA_211_76_13,211,76,13,A2F_1693,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,980,40,2000,1000,FPGA_211_76_14,211,76,14,A2F_1694,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,980,40,2000,1000,FPGA_211_76_15,211,76,15,A2F_1695,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,70,40,1000,1000,FPGA_211_77_0,211,77,0,F2A_1728,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_211_77_1,211,77,1,F2A_1729,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_211_77_2,211,77,2,F2A_1730,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_211_77_3,211,77,3,F2A_1731,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_211_77_4,211,77,4,F2A_1732,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_211_77_5,211,77,5,F2A_1733,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_211_77_6,211,77,6,F2A_1734,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_211_77_7,211,77,7,F2A_1735,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_211_77_8,211,77,8,F2A_1736,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_211_77_9,211,77,9,F2A_1737,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_211_77_10,211,77,10,F2A_1738,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,330,40,1000,3000,FPGA_211_77_11,211,77,11,F2A_1739,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,330,40,1000,3000,FPGA_211_77_12,211,77,12,F2A_1740,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,330,40,1000,3000,FPGA_211_77_13,211,77,13,F2A_1741,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,330,40,1000,3000,FPGA_211_77_14,211,77,14,F2A_1742,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_211_77_15,211,77,15,F2A_1743,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_211_77_16,211,77,16,F2A_1744,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_211_77_17,211,77,17,F2A_1745,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_211_77_18,211,77,18,F2A_1746,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_211_77_19,211,77,19,F2A_1747,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_211_77_20,211,77,20,F2A_1748,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_211_77_21,211,77,21,F2A_1749,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_211_77_22,211,77,22,F2A_1750,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_211_77_23,211,77,23,F2A_1751,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,460,40,1000,4000,FPGA_211_78_0,211,78,0,A2F_1728,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,460,40,1000,4000,FPGA_211_78_1,211,78,1,A2F_1729,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,460,40,1000,4000,FPGA_211_78_2,211,78,2,A2F_1730,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,460,40,1000,4000,FPGA_211_78_3,211,78,3,A2F_1731,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,460,40,1000,4000,FPGA_211_78_4,211,78,4,A2F_1732,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_211_78_5,211,78,5,A2F_1733,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_211_78_6,211,78,6,A2F_1734,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_211_78_7,211,78,7,A2F_1735,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_211_78_8,211,78,8,A2F_1736,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_211_78_9,211,78,9,A2F_1737,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_211_78_10,211,78,10,A2F_1738,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_211_78_11,211,78,11,A2F_1739,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_211_78_12,211,78,12,A2F_1740,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,980,40,2000,1000,FPGA_211_78_13,211,78,13,A2F_1741,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,980,40,2000,1000,FPGA_211_78_14,211,78,14,A2F_1742,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,980,40,2000,1000,FPGA_211_78_15,211,78,15,A2F_1743,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,70,40,1000,1000,FPGA_211_79_0,211,79,0,F2A_1776,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_211_79_1,211,79,1,F2A_1777,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_211_79_2,211,79,2,F2A_1778,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_211_79_3,211,79,3,F2A_1779,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_211_79_4,211,79,4,F2A_1780,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_211_79_5,211,79,5,F2A_1781,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_211_79_6,211,79,6,F2A_1782,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_211_79_7,211,79,7,F2A_1783,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_211_79_8,211,79,8,F2A_1784,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_211_79_9,211,79,9,F2A_1785,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_211_79_10,211,79,10,F2A_1786,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,330,40,1000,3000,FPGA_211_79_11,211,79,11,F2A_1787,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,330,40,1000,3000,FPGA_211_79_12,211,79,12,F2A_1788,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,330,40,1000,3000,FPGA_211_79_13,211,79,13,F2A_1789,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,330,40,1000,3000,FPGA_211_79_14,211,79,14,F2A_1790,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_211_79_15,211,79,15,F2A_1791,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_211_79_16,211,79,16,F2A_1792,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_211_79_17,211,79,17,F2A_1793,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_211_79_18,211,79,18,F2A_1794,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_211_79_19,211,79,19,F2A_1795,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_211_79_20,211,79,20,F2A_1796,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_211_79_21,211,79,21,F2A_1797,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_211_79_22,211,79,22,F2A_1798,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_211_79_23,211,79,23,F2A_1799,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,460,40,1000,4000,FPGA_211_80_0,211,80,0,A2F_1776,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,460,40,1000,4000,FPGA_211_80_1,211,80,1,A2F_1777,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,460,40,1000,4000,FPGA_211_80_2,211,80,2,A2F_1778,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,460,40,1000,4000,FPGA_211_80_3,211,80,3,A2F_1779,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,460,40,1000,4000,FPGA_211_80_4,211,80,4,A2F_1780,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_211_80_5,211,80,5,A2F_1781,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_211_80_6,211,80,6,A2F_1782,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_211_80_7,211,80,7,A2F_1783,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_211_80_8,211,80,8,A2F_1784,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_211_80_9,211,80,9,A2F_1785,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_211_80_10,211,80,10,A2F_1786,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_211_80_11,211,80,11,A2F_1787,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_211_80_12,211,80,12,A2F_1788,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,980,40,2000,1000,FPGA_211_80_13,211,80,13,A2F_1789,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,980,40,2000,1000,FPGA_211_80_14,211,80,14,A2F_1790,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,980,40,2000,1000,FPGA_211_80_15,211,80,15,A2F_1791,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,70,40,1000,1000,FPGA_211_81_0,211,81,0,F2A_1824,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_211_81_1,211,81,1,F2A_1825,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_211_81_2,211,81,2,F2A_1826,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_211_81_3,211,81,3,F2A_1827,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_211_81_4,211,81,4,F2A_1828,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_211_81_5,211,81,5,F2A_1829,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_211_81_6,211,81,6,F2A_1830,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_211_81_7,211,81,7,F2A_1831,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_211_81_8,211,81,8,F2A_1832,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_211_81_9,211,81,9,F2A_1833,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_211_81_10,211,81,10,F2A_1834,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,330,40,1000,3000,FPGA_211_81_11,211,81,11,F2A_1835,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,330,40,1000,3000,FPGA_211_81_12,211,81,12,F2A_1836,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,330,40,1000,3000,FPGA_211_81_13,211,81,13,F2A_1837,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,330,40,1000,3000,FPGA_211_81_14,211,81,14,F2A_1838,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_211_81_15,211,81,15,F2A_1839,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_211_81_16,211,81,16,F2A_1840,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_211_81_17,211,81,17,F2A_1841,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_211_81_18,211,81,18,F2A_1842,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_211_81_19,211,81,19,F2A_1843,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_211_81_20,211,81,20,F2A_1844,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_211_81_21,211,81,21,F2A_1845,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_211_81_22,211,81,22,F2A_1846,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_211_81_23,211,81,23,F2A_1847,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,460,40,1000,4000,FPGA_211_82_0,211,82,0,A2F_1824,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,460,40,1000,4000,FPGA_211_82_1,211,82,1,A2F_1825,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,460,40,1000,4000,FPGA_211_82_2,211,82,2,A2F_1826,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,460,40,1000,4000,FPGA_211_82_3,211,82,3,A2F_1827,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,460,40,1000,4000,FPGA_211_82_4,211,82,4,A2F_1828,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_211_82_5,211,82,5,A2F_1829,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_211_82_6,211,82,6,A2F_1830,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_211_82_7,211,82,7,A2F_1831,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_211_82_8,211,82,8,A2F_1832,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_211_82_9,211,82,9,A2F_1833,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_211_82_10,211,82,10,A2F_1834,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_211_82_11,211,82,11,A2F_1835,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_211_82_12,211,82,12,A2F_1836,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,980,40,2000,1000,FPGA_211_82_13,211,82,13,A2F_1837,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,980,40,2000,1000,FPGA_211_82_14,211,82,14,A2F_1838,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,980,40,2000,1000,FPGA_211_82_15,211,82,15,A2F_1839,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,70,40,1000,1000,FPGA_211_83_0,211,83,0,F2A_1872,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_211_83_1,211,83,1,F2A_1873,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_211_83_2,211,83,2,F2A_1874,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_211_83_3,211,83,3,F2A_1875,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_211_83_4,211,83,4,F2A_1876,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_211_83_5,211,83,5,F2A_1877,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_211_83_6,211,83,6,F2A_1878,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_211_83_7,211,83,7,F2A_1879,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_211_83_8,211,83,8,F2A_1880,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_211_83_9,211,83,9,F2A_1881,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_211_83_10,211,83,10,F2A_1882,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,330,40,1000,3000,FPGA_211_83_11,211,83,11,F2A_1883,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,330,40,1000,3000,FPGA_211_83_12,211,83,12,F2A_1884,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,330,40,1000,3000,FPGA_211_83_13,211,83,13,F2A_1885,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,330,40,1000,3000,FPGA_211_83_14,211,83,14,F2A_1886,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_211_83_15,211,83,15,F2A_1887,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_211_83_16,211,83,16,F2A_1888,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_211_83_17,211,83,17,F2A_1889,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_211_83_18,211,83,18,F2A_1890,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_211_83_19,211,83,19,F2A_1891,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_211_83_20,211,83,20,F2A_1892,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_211_83_21,211,83,21,F2A_1893,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_211_83_22,211,83,22,F2A_1894,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_211_83_23,211,83,23,F2A_1895,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,460,40,1000,4000,FPGA_211_84_0,211,84,0,A2F_1872,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,460,40,1000,4000,FPGA_211_84_1,211,84,1,A2F_1873,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,460,40,1000,4000,FPGA_211_84_2,211,84,2,A2F_1874,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,460,40,1000,4000,FPGA_211_84_3,211,84,3,A2F_1875,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,460,40,1000,4000,FPGA_211_84_4,211,84,4,A2F_1876,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_211_84_5,211,84,5,A2F_1877,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_211_84_6,211,84,6,A2F_1878,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_211_84_7,211,84,7,A2F_1879,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_211_84_8,211,84,8,A2F_1880,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_211_84_9,211,84,9,A2F_1881,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_211_84_10,211,84,10,A2F_1882,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_211_84_11,211,84,11,A2F_1883,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_211_84_12,211,84,12,A2F_1884,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,980,40,2000,1000,FPGA_211_84_13,211,84,13,A2F_1885,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,980,40,2000,1000,FPGA_211_84_14,211,84,14,A2F_1886,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,980,40,2000,1000,FPGA_211_84_15,211,84,15,A2F_1887,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,70,40,1000,1000,FPGA_211_85_0,211,85,0,F2A_1920,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_211_85_1,211,85,1,F2A_1921,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_211_85_2,211,85,2,F2A_1922,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_211_85_3,211,85,3,F2A_1923,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_211_85_4,211,85,4,F2A_1924,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_211_85_5,211,85,5,F2A_1925,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_211_85_6,211,85,6,F2A_1926,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_211_85_7,211,85,7,F2A_1927,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_211_85_8,211,85,8,F2A_1928,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_211_85_9,211,85,9,F2A_1929,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_211_85_10,211,85,10,F2A_1930,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,330,40,1000,3000,FPGA_211_85_11,211,85,11,F2A_1931,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,330,40,1000,3000,FPGA_211_85_12,211,85,12,F2A_1932,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,330,40,1000,3000,FPGA_211_85_13,211,85,13,F2A_1933,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,330,40,1000,3000,FPGA_211_85_14,211,85,14,F2A_1934,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_211_85_15,211,85,15,F2A_1935,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_211_85_16,211,85,16,F2A_1936,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_211_85_17,211,85,17,F2A_1937,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_211_85_18,211,85,18,F2A_1938,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_211_85_19,211,85,19,F2A_1939,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_211_85_20,211,85,20,F2A_1940,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_211_85_21,211,85,21,F2A_1941,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_211_85_22,211,85,22,F2A_1942,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_211_85_23,211,85,23,F2A_1943,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,460,40,1000,4000,FPGA_211_86_0,211,86,0,A2F_1920,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,460,40,1000,4000,FPGA_211_86_1,211,86,1,A2F_1921,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,460,40,1000,4000,FPGA_211_86_2,211,86,2,A2F_1922,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,460,40,1000,4000,FPGA_211_86_3,211,86,3,A2F_1923,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,460,40,1000,4000,FPGA_211_86_4,211,86,4,A2F_1924,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_211_86_5,211,86,5,A2F_1925,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_211_86_6,211,86,6,A2F_1926,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_211_86_7,211,86,7,A2F_1927,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_211_86_8,211,86,8,A2F_1928,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_211_86_9,211,86,9,A2F_1929,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_211_86_10,211,86,10,A2F_1930,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_211_86_11,211,86,11,A2F_1931,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_211_86_12,211,86,12,A2F_1932,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,980,40,2000,1000,FPGA_211_86_13,211,86,13,A2F_1933,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,980,40,2000,1000,FPGA_211_86_14,211,86,14,A2F_1934,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,980,40,2000,1000,FPGA_211_86_15,211,86,15,A2F_1935,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,70,40,1000,1000,FPGA_211_87_0,211,87,0,F2A_1968,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_211_87_1,211,87,1,F2A_1969,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_211_87_2,211,87,2,F2A_1970,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_211_87_3,211,87,3,F2A_1971,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_211_87_4,211,87,4,F2A_1972,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_211_87_5,211,87,5,F2A_1973,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_211_87_6,211,87,6,F2A_1974,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_211_87_7,211,87,7,F2A_1975,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_211_87_8,211,87,8,F2A_1976,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_211_87_9,211,87,9,F2A_1977,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_211_87_10,211,87,10,F2A_1978,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,330,40,1000,3000,FPGA_211_87_11,211,87,11,F2A_1979,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,330,40,1000,3000,FPGA_211_87_12,211,87,12,F2A_1980,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,330,40,1000,3000,FPGA_211_87_13,211,87,13,F2A_1981,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,330,40,1000,3000,FPGA_211_87_14,211,87,14,F2A_1982,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_211_87_15,211,87,15,F2A_1983,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_211_87_16,211,87,16,F2A_1984,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_211_87_17,211,87,17,F2A_1985,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_211_87_18,211,87,18,F2A_1986,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_211_87_19,211,87,19,F2A_1987,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_211_87_20,211,87,20,F2A_1988,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_211_87_21,211,87,21,F2A_1989,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_211_87_22,211,87,22,F2A_1990,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_211_87_23,211,87,23,F2A_1991,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,460,40,1000,4000,FPGA_211_88_0,211,88,0,A2F_1968,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,460,40,1000,4000,FPGA_211_88_1,211,88,1,A2F_1969,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,460,40,1000,4000,FPGA_211_88_2,211,88,2,A2F_1970,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,460,40,1000,4000,FPGA_211_88_3,211,88,3,A2F_1971,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,460,40,1000,4000,FPGA_211_88_4,211,88,4,A2F_1972,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_211_88_5,211,88,5,A2F_1973,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_211_88_6,211,88,6,A2F_1974,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_211_88_7,211,88,7,A2F_1975,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_211_88_8,211,88,8,A2F_1976,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_211_88_9,211,88,9,A2F_1977,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_211_88_10,211,88,10,A2F_1978,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_211_88_11,211,88,11,A2F_1979,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_211_88_12,211,88,12,A2F_1980,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,980,40,2000,1000,FPGA_211_88_13,211,88,13,A2F_1981,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,980,40,2000,1000,FPGA_211_88_14,211,88,14,A2F_1982,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,980,40,2000,1000,FPGA_211_88_15,211,88,15,A2F_1983,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_211_89_0,211,89,0,F2A_2016,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_211_89_1,211,89,1,F2A_2017,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_211_89_2,211,89,2,F2A_2018,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_211_89_3,211,89,3,F2A_2019,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_211_89_4,211,89,4,F2A_2020,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_211_89_5,211,89,5,F2A_2021,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_211_89_6,211,89,6,F2A_2022,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_211_89_7,211,89,7,F2A_2023,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_211_89_8,211,89,8,F2A_2024,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_211_90_0,211,90,0,A2F_2016,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_211_90_1,211,90,1,A2F_2017,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_211_90_2,211,90,2,A2F_2018,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_211_90_3,211,90,3,A2F_2019,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_211_90_4,211,90,4,A2F_2020,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_211_90_5,211,90,5,A2F_2021,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_211_90_6,211,90,6,A2F_2022,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_211_90_7,211,90,7,A2F_2023,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_211_90_8,211,90,8,A2F_2024,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_211_90_9,211,90,9,A2F_2025,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_211_90_10,211,90,10,A2F_2026,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_211_91_0,211,91,0,F2A_2040,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_211_91_1,211,91,1,F2A_2041,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_211_91_2,211,91,2,F2A_2042,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_211_91_3,211,91,3,F2A_2043,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_211_91_4,211,91,4,F2A_2044,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_211_91_5,211,91,5,F2A_2045,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_211_91_6,211,91,6,F2A_2046,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_211_91_7,211,91,7,F2A_2047,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_211_91_8,211,91,8,F2A_2048,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_211_91_9,211,91,9,F2A_2049,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_211_91_10,211,91,10,F2A_2050,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_211_91_11,211,91,11,F2A_2051,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_211_91_12,211,91,12,F2A_2052,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_211_91_13,211,91,13,F2A_2053,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_211_91_14,211,91,14,F2A_2054,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_211_91_15,211,91,15,F2A_2055,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_211_91_16,211,91,16,F2A_2056,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_211_91_17,211,91,17,F2A_2057,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_211_91_18,211,91,18,F2A_2058,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_211_91_19,211,91,19,F2A_2059,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_211_91_20,211,91,20,F2A_2060,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_211_91_21,211,91,21,F2A_2061,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_211_91_22,211,91,22,F2A_2062,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_211_91_23,211,91,23,F2A_2063,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_211_92_0,211,92,0,A2F_2040,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_211_92_1,211,92,1,A2F_2041,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_211_92_2,211,92,2,A2F_2042,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_211_92_3,211,92,3,A2F_2043,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_211_92_4,211,92,4,A2F_2044,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_211_92_5,211,92,5,A2F_2045,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_211_92_6,211,92,6,A2F_2046,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_211_92_7,211,92,7,A2F_2047,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_211_92_8,211,92,8,A2F_2048,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_211_92_9,211,92,9,A2F_2049,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_211_92_10,211,92,10,A2F_2050,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_211_92_11,211,92,11,A2F_2051,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_211_92_12,211,92,12,A2F_2052,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,980,40,2000,1000,FPGA_211_92_13,211,92,13,A2F_2053,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,980,40,2000,1000,FPGA_211_92_14,211,92,14,A2F_2054,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,980,40,2000,1000,FPGA_211_92_15,211,92,15,A2F_2055,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,70,40,1000,1000,FPGA_211_93_0,211,93,0,F2A_2088,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_211_93_1,211,93,1,F2A_2089,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_211_93_2,211,93,2,F2A_2090,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_211_93_3,211,93,3,F2A_2091,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_211_93_4,211,93,4,F2A_2092,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_211_93_5,211,93,5,F2A_2093,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_211_93_6,211,93,6,F2A_2094,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_211_93_7,211,93,7,F2A_2095,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_211_93_8,211,93,8,F2A_2096,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_211_93_9,211,93,9,F2A_2097,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_211_93_10,211,93,10,F2A_2098,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,330,40,1000,3000,FPGA_211_93_11,211,93,11,F2A_2099,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,330,40,1000,3000,FPGA_211_93_12,211,93,12,F2A_2100,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,330,40,1000,3000,FPGA_211_93_13,211,93,13,F2A_2101,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,330,40,1000,3000,FPGA_211_93_14,211,93,14,F2A_2102,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_211_93_15,211,93,15,F2A_2103,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_211_93_16,211,93,16,F2A_2104,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_211_93_17,211,93,17,F2A_2105,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_211_93_18,211,93,18,F2A_2106,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_211_93_19,211,93,19,F2A_2107,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_211_93_20,211,93,20,F2A_2108,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_211_93_21,211,93,21,F2A_2109,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_211_93_22,211,93,22,F2A_2110,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_211_93_23,211,93,23,F2A_2111,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,460,40,1000,4000,FPGA_211_94_0,211,94,0,A2F_2088,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,460,40,1000,4000,FPGA_211_94_1,211,94,1,A2F_2089,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,460,40,1000,4000,FPGA_211_94_2,211,94,2,A2F_2090,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,460,40,1000,4000,FPGA_211_94_3,211,94,3,A2F_2091,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,460,40,1000,4000,FPGA_211_94_4,211,94,4,A2F_2092,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_211_94_5,211,94,5,A2F_2093,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_211_94_6,211,94,6,A2F_2094,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_211_94_7,211,94,7,A2F_2095,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_211_94_8,211,94,8,A2F_2096,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_211_94_9,211,94,9,A2F_2097,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_211_94_10,211,94,10,A2F_2098,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_211_94_11,211,94,11,A2F_2099,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_211_94_12,211,94,12,A2F_2100,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,980,40,2000,1000,FPGA_211_94_13,211,94,13,A2F_2101,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,980,40,2000,1000,FPGA_211_94_14,211,94,14,A2F_2102,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,980,40,2000,1000,FPGA_211_94_15,211,94,15,A2F_2103,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,70,40,1000,1000,FPGA_211_95_0,211,95,0,F2A_2136,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_211_95_1,211,95,1,F2A_2137,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_211_95_2,211,95,2,F2A_2138,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_211_95_3,211,95,3,F2A_2139,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_211_95_4,211,95,4,F2A_2140,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_211_95_5,211,95,5,F2A_2141,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_211_95_6,211,95,6,F2A_2142,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_211_95_7,211,95,7,F2A_2143,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_211_95_8,211,95,8,F2A_2144,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_211_95_9,211,95,9,F2A_2145,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_211_95_10,211,95,10,F2A_2146,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,330,40,1000,3000,FPGA_211_95_11,211,95,11,F2A_2147,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,330,40,1000,3000,FPGA_211_95_12,211,95,12,F2A_2148,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,330,40,1000,3000,FPGA_211_95_13,211,95,13,F2A_2149,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,330,40,1000,3000,FPGA_211_95_14,211,95,14,F2A_2150,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_211_95_15,211,95,15,F2A_2151,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_211_95_16,211,95,16,F2A_2152,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_211_95_17,211,95,17,F2A_2153,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_211_95_18,211,95,18,F2A_2154,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_211_95_19,211,95,19,F2A_2155,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_211_95_20,211,95,20,F2A_2156,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_211_95_21,211,95,21,F2A_2157,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_211_95_22,211,95,22,F2A_2158,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_211_95_23,211,95,23,F2A_2159,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,460,40,1000,4000,FPGA_211_96_0,211,96,0,A2F_2136,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,460,40,1000,4000,FPGA_211_96_1,211,96,1,A2F_2137,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,460,40,1000,4000,FPGA_211_96_2,211,96,2,A2F_2138,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,460,40,1000,4000,FPGA_211_96_3,211,96,3,A2F_2139,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,460,40,1000,4000,FPGA_211_96_4,211,96,4,A2F_2140,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_211_96_5,211,96,5,A2F_2141,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_211_96_6,211,96,6,A2F_2142,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_211_96_7,211,96,7,A2F_2143,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_211_96_8,211,96,8,A2F_2144,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_211_96_9,211,96,9,A2F_2145,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_211_96_10,211,96,10,A2F_2146,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_211_96_11,211,96,11,A2F_2147,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_211_96_12,211,96,12,A2F_2148,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,980,40,2000,1000,FPGA_211_96_13,211,96,13,A2F_2149,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,980,40,2000,1000,FPGA_211_96_14,211,96,14,A2F_2150,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,980,40,2000,1000,FPGA_211_96_15,211,96,15,A2F_2151,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,70,40,1000,1000,FPGA_211_97_0,211,97,0,F2A_2184,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_211_97_1,211,97,1,F2A_2185,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_211_97_2,211,97,2,F2A_2186,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_211_97_3,211,97,3,F2A_2187,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_211_97_4,211,97,4,F2A_2188,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_211_97_5,211,97,5,F2A_2189,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_211_97_6,211,97,6,F2A_2190,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_211_97_7,211,97,7,F2A_2191,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_211_97_8,211,97,8,F2A_2192,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_211_97_9,211,97,9,F2A_2193,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_211_97_10,211,97,10,F2A_2194,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,330,40,1000,3000,FPGA_211_97_11,211,97,11,F2A_2195,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,330,40,1000,3000,FPGA_211_97_12,211,97,12,F2A_2196,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,330,40,1000,3000,FPGA_211_97_13,211,97,13,F2A_2197,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,330,40,1000,3000,FPGA_211_97_14,211,97,14,F2A_2198,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_211_97_15,211,97,15,F2A_2199,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_211_97_16,211,97,16,F2A_2200,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_211_97_17,211,97,17,F2A_2201,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_211_97_18,211,97,18,F2A_2202,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_211_97_19,211,97,19,F2A_2203,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_211_97_20,211,97,20,F2A_2204,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_211_97_21,211,97,21,F2A_2205,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_211_97_22,211,97,22,F2A_2206,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_211_97_23,211,97,23,F2A_2207,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,460,40,1000,4000,FPGA_211_98_0,211,98,0,A2F_2184,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,460,40,1000,4000,FPGA_211_98_1,211,98,1,A2F_2185,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,460,40,1000,4000,FPGA_211_98_2,211,98,2,A2F_2186,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,460,40,1000,4000,FPGA_211_98_3,211,98,3,A2F_2187,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,460,40,1000,4000,FPGA_211_98_4,211,98,4,A2F_2188,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_211_98_5,211,98,5,A2F_2189,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_211_98_6,211,98,6,A2F_2190,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_211_98_7,211,98,7,A2F_2191,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_211_98_8,211,98,8,A2F_2192,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_211_98_9,211,98,9,A2F_2193,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_211_98_10,211,98,10,A2F_2194,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_211_98_11,211,98,11,A2F_2195,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_211_98_12,211,98,12,A2F_2196,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,980,40,2000,1000,FPGA_211_98_13,211,98,13,A2F_2197,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,980,40,2000,1000,FPGA_211_98_14,211,98,14,A2F_2198,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,980,40,2000,1000,FPGA_211_98_15,211,98,15,A2F_2199,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,70,40,1000,1000,FPGA_211_99_0,211,99,0,F2A_2232,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_211_99_1,211,99,1,F2A_2233,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_211_99_2,211,99,2,F2A_2234,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_211_99_3,211,99,3,F2A_2235,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_211_99_4,211,99,4,F2A_2236,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_211_99_5,211,99,5,F2A_2237,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_211_99_6,211,99,6,F2A_2238,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_211_99_7,211,99,7,F2A_2239,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_211_99_8,211,99,8,F2A_2240,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_211_99_9,211,99,9,F2A_2241,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_211_99_10,211,99,10,F2A_2242,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,330,40,1000,3000,FPGA_211_99_11,211,99,11,F2A_2243,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,330,40,1000,3000,FPGA_211_99_12,211,99,12,F2A_2244,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,330,40,1000,3000,FPGA_211_99_13,211,99,13,F2A_2245,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,330,40,1000,3000,FPGA_211_99_14,211,99,14,F2A_2246,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_211_99_15,211,99,15,F2A_2247,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_211_99_16,211,99,16,F2A_2248,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_211_99_17,211,99,17,F2A_2249,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_211_99_18,211,99,18,F2A_2250,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_211_99_19,211,99,19,F2A_2251,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_211_99_20,211,99,20,F2A_2252,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_211_99_21,211,99,21,F2A_2253,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_211_99_22,211,99,22,F2A_2254,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_211_99_23,211,99,23,F2A_2255,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,460,40,1000,4000,FPGA_211_100_0,211,100,0,A2F_2232,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,460,40,1000,4000,FPGA_211_100_1,211,100,1,A2F_2233,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,460,40,1000,4000,FPGA_211_100_2,211,100,2,A2F_2234,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,460,40,1000,4000,FPGA_211_100_3,211,100,3,A2F_2235,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,460,40,1000,4000,FPGA_211_100_4,211,100,4,A2F_2236,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_211_100_5,211,100,5,A2F_2237,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_211_100_6,211,100,6,A2F_2238,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_211_100_7,211,100,7,A2F_2239,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_211_100_8,211,100,8,A2F_2240,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_211_100_9,211,100,9,A2F_2241,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_211_100_10,211,100,10,A2F_2242,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_211_100_11,211,100,11,A2F_2243,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_211_100_12,211,100,12,A2F_2244,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,980,40,2000,1000,FPGA_211_100_13,211,100,13,A2F_2245,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,980,40,2000,1000,FPGA_211_100_14,211,100,14,A2F_2246,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,980,40,2000,1000,FPGA_211_100_15,211,100,15,A2F_2247,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,70,40,1000,1000,FPGA_211_101_0,211,101,0,F2A_2280,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_211_101_1,211,101,1,F2A_2281,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_211_101_2,211,101,2,F2A_2282,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_211_101_3,211,101,3,F2A_2283,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_211_101_4,211,101,4,F2A_2284,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_211_101_5,211,101,5,F2A_2285,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_211_101_6,211,101,6,F2A_2286,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_211_101_7,211,101,7,F2A_2287,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_211_101_8,211,101,8,F2A_2288,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_211_101_9,211,101,9,F2A_2289,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_211_101_10,211,101,10,F2A_2290,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,330,40,1000,3000,FPGA_211_101_11,211,101,11,F2A_2291,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,330,40,1000,3000,FPGA_211_101_12,211,101,12,F2A_2292,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,330,40,1000,3000,FPGA_211_101_13,211,101,13,F2A_2293,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,330,40,1000,3000,FPGA_211_101_14,211,101,14,F2A_2294,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_211_101_15,211,101,15,F2A_2295,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_211_101_16,211,101,16,F2A_2296,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_211_101_17,211,101,17,F2A_2297,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_211_101_18,211,101,18,F2A_2298,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_211_101_19,211,101,19,F2A_2299,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_211_101_20,211,101,20,F2A_2300,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_211_101_21,211,101,21,F2A_2301,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_211_101_22,211,101,22,F2A_2302,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_211_101_23,211,101,23,F2A_2303,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,460,40,1000,4000,FPGA_211_102_0,211,102,0,A2F_2280,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,460,40,1000,4000,FPGA_211_102_1,211,102,1,A2F_2281,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,460,40,1000,4000,FPGA_211_102_2,211,102,2,A2F_2282,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,460,40,1000,4000,FPGA_211_102_3,211,102,3,A2F_2283,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,460,40,1000,4000,FPGA_211_102_4,211,102,4,A2F_2284,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_211_102_5,211,102,5,A2F_2285,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_211_102_6,211,102,6,A2F_2286,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_211_102_7,211,102,7,A2F_2287,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_211_102_8,211,102,8,A2F_2288,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_211_102_9,211,102,9,A2F_2289,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_211_102_10,211,102,10,A2F_2290,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_211_102_11,211,102,11,A2F_2291,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_211_102_12,211,102,12,A2F_2292,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,980,40,2000,1000,FPGA_211_102_13,211,102,13,A2F_2293,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,980,40,2000,1000,FPGA_211_102_14,211,102,14,A2F_2294,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,980,40,2000,1000,FPGA_211_102_15,211,102,15,A2F_2295,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,70,40,1000,1000,FPGA_211_103_0,211,103,0,F2A_2328,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_211_103_1,211,103,1,F2A_2329,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_211_103_2,211,103,2,F2A_2330,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_211_103_3,211,103,3,F2A_2331,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_211_103_4,211,103,4,F2A_2332,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_211_103_5,211,103,5,F2A_2333,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_211_103_6,211,103,6,F2A_2334,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_211_103_7,211,103,7,F2A_2335,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_211_103_8,211,103,8,F2A_2336,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_211_103_9,211,103,9,F2A_2337,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_211_103_10,211,103,10,F2A_2338,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,330,40,1000,3000,FPGA_211_103_11,211,103,11,F2A_2339,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,330,40,1000,3000,FPGA_211_103_12,211,103,12,F2A_2340,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,330,40,1000,3000,FPGA_211_103_13,211,103,13,F2A_2341,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,330,40,1000,3000,FPGA_211_103_14,211,103,14,F2A_2342,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_211_103_15,211,103,15,F2A_2343,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_211_103_16,211,103,16,F2A_2344,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_211_103_17,211,103,17,F2A_2345,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_211_103_18,211,103,18,F2A_2346,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_211_103_19,211,103,19,F2A_2347,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_211_103_20,211,103,20,F2A_2348,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_211_103_21,211,103,21,F2A_2349,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_211_103_22,211,103,22,F2A_2350,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_211_103_23,211,103,23,F2A_2351,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,460,40,1000,4000,FPGA_211_104_0,211,104,0,A2F_2328,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,460,40,1000,4000,FPGA_211_104_1,211,104,1,A2F_2329,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,460,40,1000,4000,FPGA_211_104_2,211,104,2,A2F_2330,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,460,40,1000,4000,FPGA_211_104_3,211,104,3,A2F_2331,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,460,40,1000,4000,FPGA_211_104_4,211,104,4,A2F_2332,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_211_104_5,211,104,5,A2F_2333,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_211_104_6,211,104,6,A2F_2334,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_211_104_7,211,104,7,A2F_2335,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_211_104_8,211,104,8,A2F_2336,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_211_104_9,211,104,9,A2F_2337,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_211_104_10,211,104,10,A2F_2338,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_211_104_11,211,104,11,A2F_2339,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_211_104_12,211,104,12,A2F_2340,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,980,40,2000,1000,FPGA_211_104_13,211,104,13,A2F_2341,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,980,40,2000,1000,FPGA_211_104_14,211,104,14,A2F_2342,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,980,40,2000,1000,FPGA_211_104_15,211,104,15,A2F_2343,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,70,40,1000,1000,FPGA_211_105_0,211,105,0,F2A_2376,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_211_105_1,211,105,1,F2A_2377,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_211_105_2,211,105,2,F2A_2378,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_211_105_3,211,105,3,F2A_2379,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_211_105_4,211,105,4,F2A_2380,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_211_105_5,211,105,5,F2A_2381,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_211_105_6,211,105,6,F2A_2382,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_211_105_7,211,105,7,F2A_2383,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_211_105_8,211,105,8,F2A_2384,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_211_105_9,211,105,9,F2A_2385,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_211_105_10,211,105,10,F2A_2386,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,330,40,1000,3000,FPGA_211_105_11,211,105,11,F2A_2387,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,330,40,1000,3000,FPGA_211_105_12,211,105,12,F2A_2388,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,330,40,1000,3000,FPGA_211_105_13,211,105,13,F2A_2389,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,330,40,1000,3000,FPGA_211_105_14,211,105,14,F2A_2390,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_211_105_15,211,105,15,F2A_2391,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_211_105_16,211,105,16,F2A_2392,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_211_105_17,211,105,17,F2A_2393,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_211_105_18,211,105,18,F2A_2394,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_211_105_19,211,105,19,F2A_2395,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_211_105_20,211,105,20,F2A_2396,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_211_105_21,211,105,21,F2A_2397,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_211_105_22,211,105,22,F2A_2398,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_211_105_23,211,105,23,F2A_2399,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,460,40,1000,4000,FPGA_211_106_0,211,106,0,A2F_2376,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,460,40,1000,4000,FPGA_211_106_1,211,106,1,A2F_2377,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,460,40,1000,4000,FPGA_211_106_2,211,106,2,A2F_2378,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,460,40,1000,4000,FPGA_211_106_3,211,106,3,A2F_2379,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,460,40,1000,4000,FPGA_211_106_4,211,106,4,A2F_2380,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_211_106_5,211,106,5,A2F_2381,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_211_106_6,211,106,6,A2F_2382,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_211_106_7,211,106,7,A2F_2383,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_211_106_8,211,106,8,A2F_2384,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_211_106_9,211,106,9,A2F_2385,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_211_106_10,211,106,10,A2F_2386,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_211_106_11,211,106,11,A2F_2387,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_211_106_12,211,106,12,A2F_2388,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,980,40,2000,1000,FPGA_211_106_13,211,106,13,A2F_2389,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,980,40,2000,1000,FPGA_211_106_14,211,106,14,A2F_2390,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,980,40,2000,1000,FPGA_211_106_15,211,106,15,A2F_2391,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,70,40,1000,1000,FPGA_211_107_0,211,107,0,F2A_2424,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_211_107_1,211,107,1,F2A_2425,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_211_107_2,211,107,2,F2A_2426,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_211_107_3,211,107,3,F2A_2427,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_211_107_4,211,107,4,F2A_2428,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_211_107_5,211,107,5,F2A_2429,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_211_107_6,211,107,6,F2A_2430,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_211_107_7,211,107,7,F2A_2431,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_211_107_8,211,107,8,F2A_2432,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_211_107_9,211,107,9,F2A_2433,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_211_107_10,211,107,10,F2A_2434,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,330,40,1000,3000,FPGA_211_107_11,211,107,11,F2A_2435,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,330,40,1000,3000,FPGA_211_107_12,211,107,12,F2A_2436,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,330,40,1000,3000,FPGA_211_107_13,211,107,13,F2A_2437,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,330,40,1000,3000,FPGA_211_107_14,211,107,14,F2A_2438,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_211_107_15,211,107,15,F2A_2439,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_211_107_16,211,107,16,F2A_2440,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_211_107_17,211,107,17,F2A_2441,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_211_107_18,211,107,18,F2A_2442,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_211_107_19,211,107,19,F2A_2443,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_211_107_20,211,107,20,F2A_2444,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_211_107_21,211,107,21,F2A_2445,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_211_107_22,211,107,22,F2A_2446,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_211_107_23,211,107,23,F2A_2447,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,460,40,1000,4000,FPGA_211_108_0,211,108,0,A2F_2424,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,460,40,1000,4000,FPGA_211_108_1,211,108,1,A2F_2425,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,460,40,1000,4000,FPGA_211_108_2,211,108,2,A2F_2426,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,460,40,1000,4000,FPGA_211_108_3,211,108,3,A2F_2427,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,460,40,1000,4000,FPGA_211_108_4,211,108,4,A2F_2428,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_211_108_5,211,108,5,A2F_2429,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_211_108_6,211,108,6,A2F_2430,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_211_108_7,211,108,7,A2F_2431,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_211_108_8,211,108,8,A2F_2432,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_211_108_9,211,108,9,A2F_2433,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_211_108_10,211,108,10,A2F_2434,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_211_108_11,211,108,11,A2F_2435,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_211_108_12,211,108,12,A2F_2436,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,980,40,2000,1000,FPGA_211_108_13,211,108,13,A2F_2437,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,980,40,2000,1000,FPGA_211_108_14,211,108,14,A2F_2438,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,980,40,2000,1000,FPGA_211_108_15,211,108,15,A2F_2439,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,70,40,1000,1000,FPGA_211_109_0,211,109,0,F2A_2472,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_211_109_1,211,109,1,F2A_2473,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_211_109_2,211,109,2,F2A_2474,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_211_109_3,211,109,3,F2A_2475,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_211_109_4,211,109,4,F2A_2476,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_211_109_5,211,109,5,F2A_2477,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_211_109_6,211,109,6,F2A_2478,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_211_109_7,211,109,7,F2A_2479,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_211_109_8,211,109,8,F2A_2480,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_211_109_9,211,109,9,F2A_2481,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_211_109_10,211,109,10,F2A_2482,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,330,40,1000,3000,FPGA_211_109_11,211,109,11,F2A_2483,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,330,40,1000,3000,FPGA_211_109_12,211,109,12,F2A_2484,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,330,40,1000,3000,FPGA_211_109_13,211,109,13,F2A_2485,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,330,40,1000,3000,FPGA_211_109_14,211,109,14,F2A_2486,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_211_109_15,211,109,15,F2A_2487,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_211_109_16,211,109,16,F2A_2488,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_211_109_17,211,109,17,F2A_2489,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_211_109_18,211,109,18,F2A_2490,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_211_109_19,211,109,19,F2A_2491,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_211_109_20,211,109,20,F2A_2492,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_211_109_21,211,109,21,F2A_2493,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_211_109_22,211,109,22,F2A_2494,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_211_109_23,211,109,23,F2A_2495,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,460,40,1000,4000,FPGA_211_110_0,211,110,0,A2F_2472,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,460,40,1000,4000,FPGA_211_110_1,211,110,1,A2F_2473,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,460,40,1000,4000,FPGA_211_110_2,211,110,2,A2F_2474,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,460,40,1000,4000,FPGA_211_110_3,211,110,3,A2F_2475,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,460,40,1000,4000,FPGA_211_110_4,211,110,4,A2F_2476,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_211_110_5,211,110,5,A2F_2477,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_211_110_6,211,110,6,A2F_2478,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_211_110_7,211,110,7,A2F_2479,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_211_110_8,211,110,8,A2F_2480,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_211_110_9,211,110,9,A2F_2481,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_211_110_10,211,110,10,A2F_2482,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_211_110_11,211,110,11,A2F_2483,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_211_110_12,211,110,12,A2F_2484,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,980,40,2000,1000,FPGA_211_110_13,211,110,13,A2F_2485,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,980,40,2000,1000,FPGA_211_110_14,211,110,14,A2F_2486,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,980,40,2000,1000,FPGA_211_110_15,211,110,15,A2F_2487,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_211_111_0,211,111,0,F2A_2520,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_211_111_1,211,111,1,F2A_2521,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_211_111_2,211,111,2,F2A_2522,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_211_111_3,211,111,3,F2A_2523,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_211_111_4,211,111,4,F2A_2524,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_211_111_5,211,111,5,F2A_2525,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_211_111_6,211,111,6,F2A_2526,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_211_111_7,211,111,7,F2A_2527,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_211_111_8,211,111,8,F2A_2528,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_211_112_0,211,112,0,A2F_2520,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_211_112_1,211,112,1,A2F_2521,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_211_112_2,211,112,2,A2F_2522,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_211_112_3,211,112,3,A2F_2523,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_211_112_4,211,112,4,A2F_2524,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_211_112_5,211,112,5,A2F_2525,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_211_112_6,211,112,6,A2F_2526,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_211_112_7,211,112,7,A2F_2527,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_211_112_8,211,112,8,A2F_2528,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_211_112_9,211,112,9,A2F_2529,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_211_112_10,211,112,10,A2F_2530,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_211_113_0,211,113,0,F2A_2544,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_211_113_1,211,113,1,F2A_2545,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_211_113_2,211,113,2,F2A_2546,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_211_113_3,211,113,3,F2A_2547,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_211_113_4,211,113,4,F2A_2548,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_211_113_5,211,113,5,F2A_2549,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_211_113_6,211,113,6,F2A_2550,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_211_113_7,211,113,7,F2A_2551,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_211_113_8,211,113,8,F2A_2552,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_211_113_9,211,113,9,F2A_2553,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_211_113_10,211,113,10,F2A_2554,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_211_113_11,211,113,11,F2A_2555,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_211_113_12,211,113,12,F2A_2556,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_211_113_13,211,113,13,F2A_2557,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_211_113_14,211,113,14,F2A_2558,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_211_113_15,211,113,15,F2A_2559,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_211_113_16,211,113,16,F2A_2560,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_211_113_17,211,113,17,F2A_2561,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_211_113_18,211,113,18,F2A_2562,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_211_113_19,211,113,19,F2A_2563,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_211_113_20,211,113,20,F2A_2564,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_211_113_21,211,113,21,F2A_2565,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_211_113_22,211,113,22,F2A_2566,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_211_113_23,211,113,23,F2A_2567,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_211_114_0,211,114,0,A2F_2544,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_211_114_1,211,114,1,A2F_2545,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_211_114_2,211,114,2,A2F_2546,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_211_114_3,211,114,3,A2F_2547,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_211_114_4,211,114,4,A2F_2548,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_211_114_5,211,114,5,A2F_2549,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_211_114_6,211,114,6,A2F_2550,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_211_114_7,211,114,7,A2F_2551,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_211_114_8,211,114,8,A2F_2552,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_211_114_9,211,114,9,A2F_2553,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_211_114_10,211,114,10,A2F_2554,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_211_114_11,211,114,11,A2F_2555,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_211_114_12,211,114,12,A2F_2556,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,980,40,2000,1000,FPGA_211_114_13,211,114,13,A2F_2557,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,980,40,2000,1000,FPGA_211_114_14,211,114,14,A2F_2558,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,980,40,2000,1000,FPGA_211_114_15,211,114,15,A2F_2559,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,70,40,1000,1000,FPGA_211_115_0,211,115,0,F2A_2592,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_211_115_1,211,115,1,F2A_2593,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_211_115_2,211,115,2,F2A_2594,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_211_115_3,211,115,3,F2A_2595,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_211_115_4,211,115,4,F2A_2596,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_211_115_5,211,115,5,F2A_2597,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_211_115_6,211,115,6,F2A_2598,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_211_115_7,211,115,7,F2A_2599,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_211_115_8,211,115,8,F2A_2600,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_211_115_9,211,115,9,F2A_2601,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_211_115_10,211,115,10,F2A_2602,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,330,40,1000,3000,FPGA_211_115_11,211,115,11,F2A_2603,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,330,40,1000,3000,FPGA_211_115_12,211,115,12,F2A_2604,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,330,40,1000,3000,FPGA_211_115_13,211,115,13,F2A_2605,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,330,40,1000,3000,FPGA_211_115_14,211,115,14,F2A_2606,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_211_115_15,211,115,15,F2A_2607,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_211_115_16,211,115,16,F2A_2608,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_211_115_17,211,115,17,F2A_2609,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_211_115_18,211,115,18,F2A_2610,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_211_115_19,211,115,19,F2A_2611,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_211_115_20,211,115,20,F2A_2612,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_211_115_21,211,115,21,F2A_2613,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_211_115_22,211,115,22,F2A_2614,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_211_115_23,211,115,23,F2A_2615,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,460,40,1000,4000,FPGA_211_116_0,211,116,0,A2F_2592,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,460,40,1000,4000,FPGA_211_116_1,211,116,1,A2F_2593,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,460,40,1000,4000,FPGA_211_116_2,211,116,2,A2F_2594,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,460,40,1000,4000,FPGA_211_116_3,211,116,3,A2F_2595,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,460,40,1000,4000,FPGA_211_116_4,211,116,4,A2F_2596,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_211_116_5,211,116,5,A2F_2597,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_211_116_6,211,116,6,A2F_2598,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_211_116_7,211,116,7,A2F_2599,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_211_116_8,211,116,8,A2F_2600,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_211_116_9,211,116,9,A2F_2601,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_211_116_10,211,116,10,A2F_2602,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_211_116_11,211,116,11,A2F_2603,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_211_116_12,211,116,12,A2F_2604,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,980,40,2000,1000,FPGA_211_116_13,211,116,13,A2F_2605,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,980,40,2000,1000,FPGA_211_116_14,211,116,14,A2F_2606,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,980,40,2000,1000,FPGA_211_116_15,211,116,15,A2F_2607,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,70,40,1000,1000,FPGA_211_117_0,211,117,0,F2A_2640,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_211_117_1,211,117,1,F2A_2641,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_211_117_2,211,117,2,F2A_2642,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_211_117_3,211,117,3,F2A_2643,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_211_117_4,211,117,4,F2A_2644,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_211_117_5,211,117,5,F2A_2645,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_211_117_6,211,117,6,F2A_2646,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_211_117_7,211,117,7,F2A_2647,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_211_117_8,211,117,8,F2A_2648,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_211_117_9,211,117,9,F2A_2649,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_211_117_10,211,117,10,F2A_2650,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,330,40,1000,3000,FPGA_211_117_11,211,117,11,F2A_2651,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,330,40,1000,3000,FPGA_211_117_12,211,117,12,F2A_2652,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,330,40,1000,3000,FPGA_211_117_13,211,117,13,F2A_2653,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,330,40,1000,3000,FPGA_211_117_14,211,117,14,F2A_2654,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_211_117_15,211,117,15,F2A_2655,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_211_117_16,211,117,16,F2A_2656,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_211_117_17,211,117,17,F2A_2657,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_211_117_18,211,117,18,F2A_2658,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_211_117_19,211,117,19,F2A_2659,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_211_117_20,211,117,20,F2A_2660,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_211_117_21,211,117,21,F2A_2661,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_211_117_22,211,117,22,F2A_2662,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_211_117_23,211,117,23,F2A_2663,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,460,40,1000,4000,FPGA_211_118_0,211,118,0,A2F_2640,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,460,40,1000,4000,FPGA_211_118_1,211,118,1,A2F_2641,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,460,40,1000,4000,FPGA_211_118_2,211,118,2,A2F_2642,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,460,40,1000,4000,FPGA_211_118_3,211,118,3,A2F_2643,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,460,40,1000,4000,FPGA_211_118_4,211,118,4,A2F_2644,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_211_118_5,211,118,5,A2F_2645,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_211_118_6,211,118,6,A2F_2646,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_211_118_7,211,118,7,A2F_2647,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_211_118_8,211,118,8,A2F_2648,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_211_118_9,211,118,9,A2F_2649,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_211_118_10,211,118,10,A2F_2650,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_211_118_11,211,118,11,A2F_2651,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_211_118_12,211,118,12,A2F_2652,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,980,40,2000,1000,FPGA_211_118_13,211,118,13,A2F_2653,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,980,40,2000,1000,FPGA_211_118_14,211,118,14,A2F_2654,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,980,40,2000,1000,FPGA_211_118_15,211,118,15,A2F_2655,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,70,40,1000,1000,FPGA_211_119_0,211,119,0,F2A_2688,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_211_119_1,211,119,1,F2A_2689,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_211_119_2,211,119,2,F2A_2690,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_211_119_3,211,119,3,F2A_2691,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_211_119_4,211,119,4,F2A_2692,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_211_119_5,211,119,5,F2A_2693,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_211_119_6,211,119,6,F2A_2694,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_211_119_7,211,119,7,F2A_2695,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_211_119_8,211,119,8,F2A_2696,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_211_119_9,211,119,9,F2A_2697,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_211_119_10,211,119,10,F2A_2698,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,330,40,1000,3000,FPGA_211_119_11,211,119,11,F2A_2699,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,330,40,1000,3000,FPGA_211_119_12,211,119,12,F2A_2700,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,330,40,1000,3000,FPGA_211_119_13,211,119,13,F2A_2701,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,330,40,1000,3000,FPGA_211_119_14,211,119,14,F2A_2702,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_211_119_15,211,119,15,F2A_2703,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_211_119_16,211,119,16,F2A_2704,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_211_119_17,211,119,17,F2A_2705,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_211_119_18,211,119,18,F2A_2706,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_211_119_19,211,119,19,F2A_2707,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_211_119_20,211,119,20,F2A_2708,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_211_119_21,211,119,21,F2A_2709,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_211_119_22,211,119,22,F2A_2710,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_211_119_23,211,119,23,F2A_2711,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,460,40,1000,4000,FPGA_211_120_0,211,120,0,A2F_2688,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,460,40,1000,4000,FPGA_211_120_1,211,120,1,A2F_2689,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,460,40,1000,4000,FPGA_211_120_2,211,120,2,A2F_2690,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,460,40,1000,4000,FPGA_211_120_3,211,120,3,A2F_2691,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,460,40,1000,4000,FPGA_211_120_4,211,120,4,A2F_2692,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_211_120_5,211,120,5,A2F_2693,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_211_120_6,211,120,6,A2F_2694,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_211_120_7,211,120,7,A2F_2695,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_211_120_8,211,120,8,A2F_2696,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_211_120_9,211,120,9,A2F_2697,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_211_120_10,211,120,10,A2F_2698,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_211_120_11,211,120,11,A2F_2699,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_211_120_12,211,120,12,A2F_2700,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,980,40,2000,1000,FPGA_211_120_13,211,120,13,A2F_2701,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,980,40,2000,1000,FPGA_211_120_14,211,120,14,A2F_2702,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,980,40,2000,1000,FPGA_211_120_15,211,120,15,A2F_2703,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,70,40,1000,1000,FPGA_211_121_0,211,121,0,F2A_2736,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_211_121_1,211,121,1,F2A_2737,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_211_121_2,211,121,2,F2A_2738,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_211_121_3,211,121,3,F2A_2739,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_211_121_4,211,121,4,F2A_2740,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_211_121_5,211,121,5,F2A_2741,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_211_121_6,211,121,6,F2A_2742,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_211_121_7,211,121,7,F2A_2743,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_211_121_8,211,121,8,F2A_2744,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_211_121_9,211,121,9,F2A_2745,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_211_121_10,211,121,10,F2A_2746,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,330,40,1000,3000,FPGA_211_121_11,211,121,11,F2A_2747,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,330,40,1000,3000,FPGA_211_121_12,211,121,12,F2A_2748,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,330,40,1000,3000,FPGA_211_121_13,211,121,13,F2A_2749,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,330,40,1000,3000,FPGA_211_121_14,211,121,14,F2A_2750,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_211_121_15,211,121,15,F2A_2751,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_211_121_16,211,121,16,F2A_2752,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_211_121_17,211,121,17,F2A_2753,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_211_121_18,211,121,18,F2A_2754,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_211_121_19,211,121,19,F2A_2755,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_211_121_20,211,121,20,F2A_2756,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_211_121_21,211,121,21,F2A_2757,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_211_121_22,211,121,22,F2A_2758,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_211_121_23,211,121,23,F2A_2759,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,460,40,1000,4000,FPGA_211_122_0,211,122,0,A2F_2736,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,460,40,1000,4000,FPGA_211_122_1,211,122,1,A2F_2737,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,460,40,1000,4000,FPGA_211_122_2,211,122,2,A2F_2738,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,460,40,1000,4000,FPGA_211_122_3,211,122,3,A2F_2739,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,460,40,1000,4000,FPGA_211_122_4,211,122,4,A2F_2740,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_211_122_5,211,122,5,A2F_2741,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_211_122_6,211,122,6,A2F_2742,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_211_122_7,211,122,7,A2F_2743,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_211_122_8,211,122,8,A2F_2744,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_211_122_9,211,122,9,A2F_2745,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_211_122_10,211,122,10,A2F_2746,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_211_122_11,211,122,11,A2F_2747,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_211_122_12,211,122,12,A2F_2748,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,980,40,2000,1000,FPGA_211_122_13,211,122,13,A2F_2749,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,980,40,2000,1000,FPGA_211_122_14,211,122,14,A2F_2750,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,980,40,2000,1000,FPGA_211_122_15,211,122,15,A2F_2751,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,70,40,1000,1000,FPGA_211_123_0,211,123,0,F2A_2784,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_211_123_1,211,123,1,F2A_2785,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_211_123_2,211,123,2,F2A_2786,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_211_123_3,211,123,3,F2A_2787,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_211_123_4,211,123,4,F2A_2788,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_211_123_5,211,123,5,F2A_2789,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_211_123_6,211,123,6,F2A_2790,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_211_123_7,211,123,7,F2A_2791,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_211_123_8,211,123,8,F2A_2792,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_211_123_9,211,123,9,F2A_2793,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_211_123_10,211,123,10,F2A_2794,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,330,40,1000,3000,FPGA_211_123_11,211,123,11,F2A_2795,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,330,40,1000,3000,FPGA_211_123_12,211,123,12,F2A_2796,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,330,40,1000,3000,FPGA_211_123_13,211,123,13,F2A_2797,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,330,40,1000,3000,FPGA_211_123_14,211,123,14,F2A_2798,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_211_123_15,211,123,15,F2A_2799,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_211_123_16,211,123,16,F2A_2800,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_211_123_17,211,123,17,F2A_2801,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_211_123_18,211,123,18,F2A_2802,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_211_123_19,211,123,19,F2A_2803,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_211_123_20,211,123,20,F2A_2804,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_211_123_21,211,123,21,F2A_2805,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_211_123_22,211,123,22,F2A_2806,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_211_123_23,211,123,23,F2A_2807,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,460,40,1000,4000,FPGA_211_124_0,211,124,0,A2F_2784,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,460,40,1000,4000,FPGA_211_124_1,211,124,1,A2F_2785,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,460,40,1000,4000,FPGA_211_124_2,211,124,2,A2F_2786,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,460,40,1000,4000,FPGA_211_124_3,211,124,3,A2F_2787,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,460,40,1000,4000,FPGA_211_124_4,211,124,4,A2F_2788,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_211_124_5,211,124,5,A2F_2789,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_211_124_6,211,124,6,A2F_2790,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_211_124_7,211,124,7,A2F_2791,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_211_124_8,211,124,8,A2F_2792,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_211_124_9,211,124,9,A2F_2793,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_211_124_10,211,124,10,A2F_2794,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_211_124_11,211,124,11,A2F_2795,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_211_124_12,211,124,12,A2F_2796,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,980,40,2000,1000,FPGA_211_124_13,211,124,13,A2F_2797,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,980,40,2000,1000,FPGA_211_124_14,211,124,14,A2F_2798,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,980,40,2000,1000,FPGA_211_124_15,211,124,15,A2F_2799,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,70,40,1000,1000,FPGA_211_125_0,211,125,0,F2A_2832,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_211_125_1,211,125,1,F2A_2833,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_211_125_2,211,125,2,F2A_2834,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_211_125_3,211,125,3,F2A_2835,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_211_125_4,211,125,4,F2A_2836,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_211_125_5,211,125,5,F2A_2837,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_211_125_6,211,125,6,F2A_2838,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_211_125_7,211,125,7,F2A_2839,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_211_125_8,211,125,8,F2A_2840,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_211_125_9,211,125,9,F2A_2841,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_211_125_10,211,125,10,F2A_2842,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,330,40,1000,3000,FPGA_211_125_11,211,125,11,F2A_2843,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,330,40,1000,3000,FPGA_211_125_12,211,125,12,F2A_2844,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,330,40,1000,3000,FPGA_211_125_13,211,125,13,F2A_2845,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,330,40,1000,3000,FPGA_211_125_14,211,125,14,F2A_2846,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_211_125_15,211,125,15,F2A_2847,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_211_125_16,211,125,16,F2A_2848,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_211_125_17,211,125,17,F2A_2849,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_211_125_18,211,125,18,F2A_2850,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_211_125_19,211,125,19,F2A_2851,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_211_125_20,211,125,20,F2A_2852,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_211_125_21,211,125,21,F2A_2853,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_211_125_22,211,125,22,F2A_2854,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_211_125_23,211,125,23,F2A_2855,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,460,40,1000,4000,FPGA_211_126_0,211,126,0,A2F_2832,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,460,40,1000,4000,FPGA_211_126_1,211,126,1,A2F_2833,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,460,40,1000,4000,FPGA_211_126_2,211,126,2,A2F_2834,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,460,40,1000,4000,FPGA_211_126_3,211,126,3,A2F_2835,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,460,40,1000,4000,FPGA_211_126_4,211,126,4,A2F_2836,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_211_126_5,211,126,5,A2F_2837,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_211_126_6,211,126,6,A2F_2838,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_211_126_7,211,126,7,A2F_2839,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_211_126_8,211,126,8,A2F_2840,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_211_126_9,211,126,9,A2F_2841,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_211_126_10,211,126,10,A2F_2842,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_211_126_11,211,126,11,A2F_2843,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_211_126_12,211,126,12,A2F_2844,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,980,40,2000,1000,FPGA_211_126_13,211,126,13,A2F_2845,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,980,40,2000,1000,FPGA_211_126_14,211,126,14,A2F_2846,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,980,40,2000,1000,FPGA_211_126_15,211,126,15,A2F_2847,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,70,40,1000,1000,FPGA_211_127_0,211,127,0,F2A_2880,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_211_127_1,211,127,1,F2A_2881,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_211_127_2,211,127,2,F2A_2882,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_211_127_3,211,127,3,F2A_2883,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_211_127_4,211,127,4,F2A_2884,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_211_127_5,211,127,5,F2A_2885,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_211_127_6,211,127,6,F2A_2886,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_211_127_7,211,127,7,F2A_2887,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_211_127_8,211,127,8,F2A_2888,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_211_127_9,211,127,9,F2A_2889,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_211_127_10,211,127,10,F2A_2890,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,330,40,1000,3000,FPGA_211_127_11,211,127,11,F2A_2891,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,330,40,1000,3000,FPGA_211_127_12,211,127,12,F2A_2892,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,330,40,1000,3000,FPGA_211_127_13,211,127,13,F2A_2893,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,330,40,1000,3000,FPGA_211_127_14,211,127,14,F2A_2894,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_211_127_15,211,127,15,F2A_2895,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_211_127_16,211,127,16,F2A_2896,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_211_127_17,211,127,17,F2A_2897,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_211_127_18,211,127,18,F2A_2898,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_211_127_19,211,127,19,F2A_2899,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_211_127_20,211,127,20,F2A_2900,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_211_127_21,211,127,21,F2A_2901,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_211_127_22,211,127,22,F2A_2902,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_211_127_23,211,127,23,F2A_2903,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,460,40,1000,4000,FPGA_211_128_0,211,128,0,A2F_2880,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,460,40,1000,4000,FPGA_211_128_1,211,128,1,A2F_2881,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,460,40,1000,4000,FPGA_211_128_2,211,128,2,A2F_2882,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,460,40,1000,4000,FPGA_211_128_3,211,128,3,A2F_2883,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,460,40,1000,4000,FPGA_211_128_4,211,128,4,A2F_2884,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_211_128_5,211,128,5,A2F_2885,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_211_128_6,211,128,6,A2F_2886,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_211_128_7,211,128,7,A2F_2887,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_211_128_8,211,128,8,A2F_2888,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_211_128_9,211,128,9,A2F_2889,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_211_128_10,211,128,10,A2F_2890,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_211_128_11,211,128,11,A2F_2891,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_211_128_12,211,128,12,A2F_2892,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,980,40,2000,1000,FPGA_211_128_13,211,128,13,A2F_2893,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,980,40,2000,1000,FPGA_211_128_14,211,128,14,A2F_2894,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,980,40,2000,1000,FPGA_211_128_15,211,128,15,A2F_2895,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,70,40,1000,1000,FPGA_211_129_0,211,129,0,F2A_2928,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_211_129_1,211,129,1,F2A_2929,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_211_129_2,211,129,2,F2A_2930,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_211_129_3,211,129,3,F2A_2931,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_211_129_4,211,129,4,F2A_2932,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_211_129_5,211,129,5,F2A_2933,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_211_129_6,211,129,6,F2A_2934,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_211_129_7,211,129,7,F2A_2935,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_211_129_8,211,129,8,F2A_2936,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_211_129_9,211,129,9,F2A_2937,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_211_129_10,211,129,10,F2A_2938,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,330,40,1000,3000,FPGA_211_129_11,211,129,11,F2A_2939,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,330,40,1000,3000,FPGA_211_129_12,211,129,12,F2A_2940,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,330,40,1000,3000,FPGA_211_129_13,211,129,13,F2A_2941,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,330,40,1000,3000,FPGA_211_129_14,211,129,14,F2A_2942,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_211_129_15,211,129,15,F2A_2943,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_211_129_16,211,129,16,F2A_2944,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_211_129_17,211,129,17,F2A_2945,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_211_129_18,211,129,18,F2A_2946,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_211_129_19,211,129,19,F2A_2947,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_211_129_20,211,129,20,F2A_2948,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_211_129_21,211,129,21,F2A_2949,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_211_129_22,211,129,22,F2A_2950,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_211_129_23,211,129,23,F2A_2951,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,460,40,1000,4000,FPGA_211_130_0,211,130,0,A2F_2928,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,460,40,1000,4000,FPGA_211_130_1,211,130,1,A2F_2929,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,460,40,1000,4000,FPGA_211_130_2,211,130,2,A2F_2930,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,460,40,1000,4000,FPGA_211_130_3,211,130,3,A2F_2931,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,460,40,1000,4000,FPGA_211_130_4,211,130,4,A2F_2932,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_211_130_5,211,130,5,A2F_2933,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_211_130_6,211,130,6,A2F_2934,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_211_130_7,211,130,7,A2F_2935,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_211_130_8,211,130,8,A2F_2936,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_211_130_9,211,130,9,A2F_2937,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_211_130_10,211,130,10,A2F_2938,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_211_130_11,211,130,11,A2F_2939,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_211_130_12,211,130,12,A2F_2940,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,980,40,2000,1000,FPGA_211_130_13,211,130,13,A2F_2941,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,980,40,2000,1000,FPGA_211_130_14,211,130,14,A2F_2942,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,980,40,2000,1000,FPGA_211_130_15,211,130,15,A2F_2943,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,70,40,1000,1000,FPGA_211_131_0,211,131,0,F2A_2976,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_211_131_1,211,131,1,F2A_2977,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_211_131_2,211,131,2,F2A_2978,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_211_131_3,211,131,3,F2A_2979,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_211_131_4,211,131,4,F2A_2980,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_211_131_5,211,131,5,F2A_2981,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_211_131_6,211,131,6,F2A_2982,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_211_131_7,211,131,7,F2A_2983,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_211_131_8,211,131,8,F2A_2984,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_211_131_9,211,131,9,F2A_2985,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_211_131_10,211,131,10,F2A_2986,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,330,40,1000,3000,FPGA_211_131_11,211,131,11,F2A_2987,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,330,40,1000,3000,FPGA_211_131_12,211,131,12,F2A_2988,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,330,40,1000,3000,FPGA_211_131_13,211,131,13,F2A_2989,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,330,40,1000,3000,FPGA_211_131_14,211,131,14,F2A_2990,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_211_131_15,211,131,15,F2A_2991,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_211_131_16,211,131,16,F2A_2992,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_211_131_17,211,131,17,F2A_2993,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_211_131_18,211,131,18,F2A_2994,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_211_131_19,211,131,19,F2A_2995,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_211_131_20,211,131,20,F2A_2996,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_211_131_21,211,131,21,F2A_2997,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_211_131_22,211,131,22,F2A_2998,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_211_131_23,211,131,23,F2A_2999,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,460,40,1000,4000,FPGA_211_132_0,211,132,0,A2F_2976,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,460,40,1000,4000,FPGA_211_132_1,211,132,1,A2F_2977,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,460,40,1000,4000,FPGA_211_132_2,211,132,2,A2F_2978,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,460,40,1000,4000,FPGA_211_132_3,211,132,3,A2F_2979,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,460,40,1000,4000,FPGA_211_132_4,211,132,4,A2F_2980,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_211_132_5,211,132,5,A2F_2981,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_211_132_6,211,132,6,A2F_2982,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_211_132_7,211,132,7,A2F_2983,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_211_132_8,211,132,8,A2F_2984,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_211_132_9,211,132,9,A2F_2985,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_211_132_10,211,132,10,A2F_2986,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_211_132_11,211,132,11,A2F_2987,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_211_132_12,211,132,12,A2F_2988,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,980,40,2000,1000,FPGA_211_132_13,211,132,13,A2F_2989,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,980,40,2000,1000,FPGA_211_132_14,211,132,14,A2F_2990,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,980,40,2000,1000,FPGA_211_132_15,211,132,15,A2F_2991,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_1_0_0,1,0,0,F2A_0,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_1_0_1,1,0,1,F2A_1,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_1_0_2,1,0,2,F2A_2,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_1_0_3,1,0,3,F2A_3,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_1_0_4,1,0,4,F2A_4,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_1_0_5,1,0,5,F2A_5,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_1_0_6,1,0,6,F2A_6,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_1_0_7,1,0,7,F2A_7,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_1_0_8,1,0,8,F2A_8,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_0_0,2,0,0,A2F_0,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_0_1,2,0,1,A2F_1,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_0_2,2,0,2,A2F_2,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_0_3,2,0,3,A2F_3,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_0_4,2,0,4,A2F_4,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_0_5,2,0,5,A2F_5,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_0_6,2,0,6,A2F_6,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_0_7,2,0,7,A2F_7,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_0_8,2,0,8,A2F_8,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_0_9,2,0,9,A2F_9,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_0_10,2,0,10,A2F_10,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_3_0_0,3,0,0,F2A_24,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_0_1,3,0,1,F2A_25,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_0_2,3,0,2,F2A_26,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_0_3,3,0,3,F2A_27,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_0_4,3,0,4,F2A_28,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_0_5,3,0,5,F2A_29,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_0_6,3,0,6,F2A_30,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_0_7,3,0,7,F2A_31,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_0_8,3,0,8,F2A_32,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_0_9,3,0,9,F2A_33,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_0_10,3,0,10,F2A_34,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_3_0_11,3,0,11,F2A_35,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_3_0_12,3,0,12,F2A_36,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_3_0_13,3,0,13,F2A_37,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_3_0_14,3,0,14,F2A_38,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_0_15,3,0,15,F2A_39,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_0_16,3,0,16,F2A_40,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_0_17,3,0,17,F2A_41,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_0_18,3,0,18,F2A_42,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_0_19,3,0,19,F2A_43,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_0_20,3,0,20,F2A_44,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_0_21,3,0,21,F2A_45,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_0_22,3,0,22,F2A_46,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_0_23,3,0,23,F2A_47,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_4_0_0,4,0,0,A2F_24,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_4_0_1,4,0,1,A2F_25,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_4_0_2,4,0,2,A2F_26,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_4_0_3,4,0,3,A2F_27,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_4_0_4,4,0,4,A2F_28,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_4_0_5,4,0,5,A2F_29,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_4_0_6,4,0,6,A2F_30,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_4_0_7,4,0,7,A2F_31,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_4_0_8,4,0,8,A2F_32,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_4_0_9,4,0,9,A2F_33,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_4_0_10,4,0,10,A2F_34,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_4_0_11,4,0,11,A2F_35,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_4_0_12,4,0,12,A2F_36,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,980,40,2000,1000,FPGA_4_0_13,4,0,13,A2F_37,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,980,40,2000,1000,FPGA_4_0_14,4,0,14,A2F_38,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,980,40,2000,1000,FPGA_4_0_15,4,0,15,A2F_39,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,70,40,1000,1000,FPGA_5_0_0,5,0,0,F2A_72,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_5_0_1,5,0,1,F2A_73,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_5_0_2,5,0,2,F2A_74,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_5_0_3,5,0,3,F2A_75,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_5_0_4,5,0,4,F2A_76,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_5_0_5,5,0,5,F2A_77,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_5_0_6,5,0,6,F2A_78,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_5_0_7,5,0,7,F2A_79,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_5_0_8,5,0,8,F2A_80,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_5_0_9,5,0,9,F2A_81,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_5_0_10,5,0,10,F2A_82,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,330,40,1000,3000,FPGA_5_0_11,5,0,11,F2A_83,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,330,40,1000,3000,FPGA_5_0_12,5,0,12,F2A_84,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,330,40,1000,3000,FPGA_5_0_13,5,0,13,F2A_85,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,330,40,1000,3000,FPGA_5_0_14,5,0,14,F2A_86,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_5_0_15,5,0,15,F2A_87,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_5_0_16,5,0,16,F2A_88,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_5_0_17,5,0,17,F2A_89,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_5_0_18,5,0,18,F2A_90,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_5_0_19,5,0,19,F2A_91,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_5_0_20,5,0,20,F2A_92,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_5_0_21,5,0,21,F2A_93,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_5_0_22,5,0,22,F2A_94,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_5_0_23,5,0,23,F2A_95,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,460,40,1000,4000,FPGA_6_0_0,6,0,0,A2F_72,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,460,40,1000,4000,FPGA_6_0_1,6,0,1,A2F_73,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,460,40,1000,4000,FPGA_6_0_2,6,0,2,A2F_74,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,460,40,1000,4000,FPGA_6_0_3,6,0,3,A2F_75,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,460,40,1000,4000,FPGA_6_0_4,6,0,4,A2F_76,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_6_0_5,6,0,5,A2F_77,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_6_0_6,6,0,6,A2F_78,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_6_0_7,6,0,7,A2F_79,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_6_0_8,6,0,8,A2F_80,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_6_0_9,6,0,9,A2F_81,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_6_0_10,6,0,10,A2F_82,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_6_0_11,6,0,11,A2F_83,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_6_0_12,6,0,12,A2F_84,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,980,40,2000,1000,FPGA_6_0_13,6,0,13,A2F_85,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,980,40,2000,1000,FPGA_6_0_14,6,0,14,A2F_86,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,980,40,2000,1000,FPGA_6_0_15,6,0,15,A2F_87,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,70,40,1000,1000,FPGA_7_0_0,7,0,0,F2A_120,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_7_0_1,7,0,1,F2A_121,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_7_0_2,7,0,2,F2A_122,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_7_0_3,7,0,3,F2A_123,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_7_0_4,7,0,4,F2A_124,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_7_0_5,7,0,5,F2A_125,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_7_0_6,7,0,6,F2A_126,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_7_0_7,7,0,7,F2A_127,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_7_0_8,7,0,8,F2A_128,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_7_0_9,7,0,9,F2A_129,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_7_0_10,7,0,10,F2A_130,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,330,40,1000,3000,FPGA_7_0_11,7,0,11,F2A_131,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,330,40,1000,3000,FPGA_7_0_12,7,0,12,F2A_132,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,330,40,1000,3000,FPGA_7_0_13,7,0,13,F2A_133,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,330,40,1000,3000,FPGA_7_0_14,7,0,14,F2A_134,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_7_0_15,7,0,15,F2A_135,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_7_0_16,7,0,16,F2A_136,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_7_0_17,7,0,17,F2A_137,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_7_0_18,7,0,18,F2A_138,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_7_0_19,7,0,19,F2A_139,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_7_0_20,7,0,20,F2A_140,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_7_0_21,7,0,21,F2A_141,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_7_0_22,7,0,22,F2A_142,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_7_0_23,7,0,23,F2A_143,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,460,40,1000,4000,FPGA_8_0_0,8,0,0,A2F_120,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,460,40,1000,4000,FPGA_8_0_1,8,0,1,A2F_121,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,460,40,1000,4000,FPGA_8_0_2,8,0,2,A2F_122,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,460,40,1000,4000,FPGA_8_0_3,8,0,3,A2F_123,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,460,40,1000,4000,FPGA_8_0_4,8,0,4,A2F_124,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_8_0_5,8,0,5,A2F_125,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_8_0_6,8,0,6,A2F_126,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_8_0_7,8,0,7,A2F_127,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_8_0_8,8,0,8,A2F_128,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_8_0_9,8,0,9,A2F_129,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_8_0_10,8,0,10,A2F_130,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_8_0_11,8,0,11,A2F_131,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_8_0_12,8,0,12,A2F_132,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,980,40,2000,1000,FPGA_8_0_13,8,0,13,A2F_133,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,980,40,2000,1000,FPGA_8_0_14,8,0,14,A2F_134,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,980,40,2000,1000,FPGA_8_0_15,8,0,15,A2F_135,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,70,40,1000,1000,FPGA_9_0_0,9,0,0,F2A_168,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_9_0_1,9,0,1,F2A_169,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_9_0_2,9,0,2,F2A_170,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_9_0_3,9,0,3,F2A_171,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_9_0_4,9,0,4,F2A_172,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_9_0_5,9,0,5,F2A_173,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_9_0_6,9,0,6,F2A_174,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_9_0_7,9,0,7,F2A_175,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_9_0_8,9,0,8,F2A_176,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_9_0_9,9,0,9,F2A_177,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_9_0_10,9,0,10,F2A_178,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,330,40,1000,3000,FPGA_9_0_11,9,0,11,F2A_179,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,330,40,1000,3000,FPGA_9_0_12,9,0,12,F2A_180,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,330,40,1000,3000,FPGA_9_0_13,9,0,13,F2A_181,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,330,40,1000,3000,FPGA_9_0_14,9,0,14,F2A_182,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_9_0_15,9,0,15,F2A_183,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_9_0_16,9,0,16,F2A_184,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_9_0_17,9,0,17,F2A_185,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_9_0_18,9,0,18,F2A_186,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_9_0_19,9,0,19,F2A_187,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_9_0_20,9,0,20,F2A_188,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_9_0_21,9,0,21,F2A_189,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_9_0_22,9,0,22,F2A_190,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_9_0_23,9,0,23,F2A_191,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,460,40,1000,4000,FPGA_10_0_0,10,0,0,A2F_168,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,460,40,1000,4000,FPGA_10_0_1,10,0,1,A2F_169,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,460,40,1000,4000,FPGA_10_0_2,10,0,2,A2F_170,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,460,40,1000,4000,FPGA_10_0_3,10,0,3,A2F_171,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,460,40,1000,4000,FPGA_10_0_4,10,0,4,A2F_172,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_10_0_5,10,0,5,A2F_173,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_10_0_6,10,0,6,A2F_174,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_10_0_7,10,0,7,A2F_175,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_10_0_8,10,0,8,A2F_176,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_10_0_9,10,0,9,A2F_177,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_10_0_10,10,0,10,A2F_178,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_10_0_11,10,0,11,A2F_179,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_10_0_12,10,0,12,A2F_180,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,980,40,2000,1000,FPGA_10_0_13,10,0,13,A2F_181,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,980,40,2000,1000,FPGA_10_0_14,10,0,14,A2F_182,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,980,40,2000,1000,FPGA_10_0_15,10,0,15,A2F_183,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,70,40,1000,1000,FPGA_11_0_0,11,0,0,F2A_216,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_11_0_1,11,0,1,F2A_217,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_11_0_2,11,0,2,F2A_218,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_11_0_3,11,0,3,F2A_219,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_11_0_4,11,0,4,F2A_220,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_11_0_5,11,0,5,F2A_221,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_11_0_6,11,0,6,F2A_222,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_11_0_7,11,0,7,F2A_223,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_11_0_8,11,0,8,F2A_224,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_11_0_9,11,0,9,F2A_225,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_11_0_10,11,0,10,F2A_226,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,330,40,1000,3000,FPGA_11_0_11,11,0,11,F2A_227,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,330,40,1000,3000,FPGA_11_0_12,11,0,12,F2A_228,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,330,40,1000,3000,FPGA_11_0_13,11,0,13,F2A_229,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,330,40,1000,3000,FPGA_11_0_14,11,0,14,F2A_230,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_11_0_15,11,0,15,F2A_231,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_11_0_16,11,0,16,F2A_232,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_11_0_17,11,0,17,F2A_233,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_11_0_18,11,0,18,F2A_234,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_11_0_19,11,0,19,F2A_235,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_11_0_20,11,0,20,F2A_236,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_11_0_21,11,0,21,F2A_237,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_11_0_22,11,0,22,F2A_238,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_11_0_23,11,0,23,F2A_239,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,460,40,1000,4000,FPGA_12_0_0,12,0,0,A2F_216,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,460,40,1000,4000,FPGA_12_0_1,12,0,1,A2F_217,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,460,40,1000,4000,FPGA_12_0_2,12,0,2,A2F_218,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,460,40,1000,4000,FPGA_12_0_3,12,0,3,A2F_219,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,460,40,1000,4000,FPGA_12_0_4,12,0,4,A2F_220,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_12_0_5,12,0,5,A2F_221,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_12_0_6,12,0,6,A2F_222,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_12_0_7,12,0,7,A2F_223,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_12_0_8,12,0,8,A2F_224,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_12_0_9,12,0,9,A2F_225,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_12_0_10,12,0,10,A2F_226,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_12_0_11,12,0,11,A2F_227,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_12_0_12,12,0,12,A2F_228,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,980,40,2000,1000,FPGA_12_0_13,12,0,13,A2F_229,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,980,40,2000,1000,FPGA_12_0_14,12,0,14,A2F_230,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,980,40,2000,1000,FPGA_12_0_15,12,0,15,A2F_231,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,70,40,1000,1000,FPGA_13_0_0,13,0,0,F2A_264,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_13_0_1,13,0,1,F2A_265,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_13_0_2,13,0,2,F2A_266,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_13_0_3,13,0,3,F2A_267,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_13_0_4,13,0,4,F2A_268,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_13_0_5,13,0,5,F2A_269,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_13_0_6,13,0,6,F2A_270,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_13_0_7,13,0,7,F2A_271,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_13_0_8,13,0,8,F2A_272,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_13_0_9,13,0,9,F2A_273,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_13_0_10,13,0,10,F2A_274,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,330,40,1000,3000,FPGA_13_0_11,13,0,11,F2A_275,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,330,40,1000,3000,FPGA_13_0_12,13,0,12,F2A_276,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,330,40,1000,3000,FPGA_13_0_13,13,0,13,F2A_277,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,330,40,1000,3000,FPGA_13_0_14,13,0,14,F2A_278,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_13_0_15,13,0,15,F2A_279,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_13_0_16,13,0,16,F2A_280,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_13_0_17,13,0,17,F2A_281,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_13_0_18,13,0,18,F2A_282,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_13_0_19,13,0,19,F2A_283,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_13_0_20,13,0,20,F2A_284,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_13_0_21,13,0,21,F2A_285,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_13_0_22,13,0,22,F2A_286,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_13_0_23,13,0,23,F2A_287,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,460,40,1000,4000,FPGA_14_0_0,14,0,0,A2F_264,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,460,40,1000,4000,FPGA_14_0_1,14,0,1,A2F_265,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,460,40,1000,4000,FPGA_14_0_2,14,0,2,A2F_266,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,460,40,1000,4000,FPGA_14_0_3,14,0,3,A2F_267,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,460,40,1000,4000,FPGA_14_0_4,14,0,4,A2F_268,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_14_0_5,14,0,5,A2F_269,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_14_0_6,14,0,6,A2F_270,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_14_0_7,14,0,7,A2F_271,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_14_0_8,14,0,8,A2F_272,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_14_0_9,14,0,9,A2F_273,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_14_0_10,14,0,10,A2F_274,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_14_0_11,14,0,11,A2F_275,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_14_0_12,14,0,12,A2F_276,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,980,40,2000,1000,FPGA_14_0_13,14,0,13,A2F_277,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,980,40,2000,1000,FPGA_14_0_14,14,0,14,A2F_278,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,980,40,2000,1000,FPGA_14_0_15,14,0,15,A2F_279,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,70,40,1000,1000,FPGA_15_0_0,15,0,0,F2A_312,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_15_0_1,15,0,1,F2A_313,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_15_0_2,15,0,2,F2A_314,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_15_0_3,15,0,3,F2A_315,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_15_0_4,15,0,4,F2A_316,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_15_0_5,15,0,5,F2A_317,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_15_0_6,15,0,6,F2A_318,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_15_0_7,15,0,7,F2A_319,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_15_0_8,15,0,8,F2A_320,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_15_0_9,15,0,9,F2A_321,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_15_0_10,15,0,10,F2A_322,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,330,40,1000,3000,FPGA_15_0_11,15,0,11,F2A_323,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,330,40,1000,3000,FPGA_15_0_12,15,0,12,F2A_324,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,330,40,1000,3000,FPGA_15_0_13,15,0,13,F2A_325,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,330,40,1000,3000,FPGA_15_0_14,15,0,14,F2A_326,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_15_0_15,15,0,15,F2A_327,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_15_0_16,15,0,16,F2A_328,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_15_0_17,15,0,17,F2A_329,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_15_0_18,15,0,18,F2A_330,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_15_0_19,15,0,19,F2A_331,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_15_0_20,15,0,20,F2A_332,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_15_0_21,15,0,21,F2A_333,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_15_0_22,15,0,22,F2A_334,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_15_0_23,15,0,23,F2A_335,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,460,40,1000,4000,FPGA_16_0_0,16,0,0,A2F_312,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,460,40,1000,4000,FPGA_16_0_1,16,0,1,A2F_313,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,460,40,1000,4000,FPGA_16_0_2,16,0,2,A2F_314,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,460,40,1000,4000,FPGA_16_0_3,16,0,3,A2F_315,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,460,40,1000,4000,FPGA_16_0_4,16,0,4,A2F_316,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_16_0_5,16,0,5,A2F_317,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_16_0_6,16,0,6,A2F_318,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_16_0_7,16,0,7,A2F_319,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_16_0_8,16,0,8,A2F_320,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_16_0_9,16,0,9,A2F_321,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_16_0_10,16,0,10,A2F_322,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_16_0_11,16,0,11,A2F_323,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_16_0_12,16,0,12,A2F_324,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,980,40,2000,1000,FPGA_16_0_13,16,0,13,A2F_325,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,980,40,2000,1000,FPGA_16_0_14,16,0,14,A2F_326,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,980,40,2000,1000,FPGA_16_0_15,16,0,15,A2F_327,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,70,40,1000,1000,FPGA_17_0_0,17,0,0,F2A_360,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_17_0_1,17,0,1,F2A_361,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_17_0_2,17,0,2,F2A_362,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_17_0_3,17,0,3,F2A_363,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_17_0_4,17,0,4,F2A_364,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_17_0_5,17,0,5,F2A_365,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_17_0_6,17,0,6,F2A_366,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_17_0_7,17,0,7,F2A_367,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_17_0_8,17,0,8,F2A_368,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_17_0_9,17,0,9,F2A_369,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_17_0_10,17,0,10,F2A_370,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,330,40,1000,3000,FPGA_17_0_11,17,0,11,F2A_371,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,330,40,1000,3000,FPGA_17_0_12,17,0,12,F2A_372,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,330,40,1000,3000,FPGA_17_0_13,17,0,13,F2A_373,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,330,40,1000,3000,FPGA_17_0_14,17,0,14,F2A_374,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_17_0_15,17,0,15,F2A_375,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_17_0_16,17,0,16,F2A_376,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_17_0_17,17,0,17,F2A_377,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_17_0_18,17,0,18,F2A_378,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_17_0_19,17,0,19,F2A_379,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_17_0_20,17,0,20,F2A_380,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_17_0_21,17,0,21,F2A_381,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_17_0_22,17,0,22,F2A_382,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_17_0_23,17,0,23,F2A_383,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,460,40,1000,4000,FPGA_18_0_0,18,0,0,A2F_360,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,460,40,1000,4000,FPGA_18_0_1,18,0,1,A2F_361,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,460,40,1000,4000,FPGA_18_0_2,18,0,2,A2F_362,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,460,40,1000,4000,FPGA_18_0_3,18,0,3,A2F_363,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,460,40,1000,4000,FPGA_18_0_4,18,0,4,A2F_364,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_18_0_5,18,0,5,A2F_365,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_18_0_6,18,0,6,A2F_366,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_18_0_7,18,0,7,A2F_367,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_18_0_8,18,0,8,A2F_368,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_18_0_9,18,0,9,A2F_369,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_18_0_10,18,0,10,A2F_370,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_18_0_11,18,0,11,A2F_371,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_18_0_12,18,0,12,A2F_372,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,980,40,2000,1000,FPGA_18_0_13,18,0,13,A2F_373,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,980,40,2000,1000,FPGA_18_0_14,18,0,14,A2F_374,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,980,40,2000,1000,FPGA_18_0_15,18,0,15,A2F_375,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,70,40,1000,1000,FPGA_19_0_0,19,0,0,F2A_408,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_19_0_1,19,0,1,F2A_409,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_19_0_2,19,0,2,F2A_410,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_19_0_3,19,0,3,F2A_411,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_19_0_4,19,0,4,F2A_412,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_19_0_5,19,0,5,F2A_413,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_19_0_6,19,0,6,F2A_414,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_19_0_7,19,0,7,F2A_415,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_19_0_8,19,0,8,F2A_416,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_19_0_9,19,0,9,F2A_417,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_19_0_10,19,0,10,F2A_418,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,330,40,1000,3000,FPGA_19_0_11,19,0,11,F2A_419,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,330,40,1000,3000,FPGA_19_0_12,19,0,12,F2A_420,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,330,40,1000,3000,FPGA_19_0_13,19,0,13,F2A_421,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,330,40,1000,3000,FPGA_19_0_14,19,0,14,F2A_422,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_19_0_15,19,0,15,F2A_423,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_19_0_16,19,0,16,F2A_424,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_19_0_17,19,0,17,F2A_425,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_19_0_18,19,0,18,F2A_426,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_19_0_19,19,0,19,F2A_427,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_19_0_20,19,0,20,F2A_428,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_19_0_21,19,0,21,F2A_429,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_19_0_22,19,0,22,F2A_430,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_19_0_23,19,0,23,F2A_431,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,460,40,1000,4000,FPGA_20_0_0,20,0,0,A2F_408,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,460,40,1000,4000,FPGA_20_0_1,20,0,1,A2F_409,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,460,40,1000,4000,FPGA_20_0_2,20,0,2,A2F_410,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,460,40,1000,4000,FPGA_20_0_3,20,0,3,A2F_411,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,460,40,1000,4000,FPGA_20_0_4,20,0,4,A2F_412,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_20_0_5,20,0,5,A2F_413,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_20_0_6,20,0,6,A2F_414,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_20_0_7,20,0,7,A2F_415,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_20_0_8,20,0,8,A2F_416,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_20_0_9,20,0,9,A2F_417,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_20_0_10,20,0,10,A2F_418,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_20_0_11,20,0,11,A2F_419,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_20_0_12,20,0,12,A2F_420,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,980,40,2000,1000,FPGA_20_0_13,20,0,13,A2F_421,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,980,40,2000,1000,FPGA_20_0_14,20,0,14,A2F_422,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,980,40,2000,1000,FPGA_20_0_15,20,0,15,A2F_423,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,70,40,1000,1000,FPGA_21_0_0,21,0,0,F2A_456,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_21_0_1,21,0,1,F2A_457,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_21_0_2,21,0,2,F2A_458,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_21_0_3,21,0,3,F2A_459,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_21_0_4,21,0,4,F2A_460,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_21_0_5,21,0,5,F2A_461,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_21_0_6,21,0,6,F2A_462,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_21_0_7,21,0,7,F2A_463,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_21_0_8,21,0,8,F2A_464,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_21_0_9,21,0,9,F2A_465,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_21_0_10,21,0,10,F2A_466,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,330,40,1000,3000,FPGA_21_0_11,21,0,11,F2A_467,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,330,40,1000,3000,FPGA_21_0_12,21,0,12,F2A_468,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,330,40,1000,3000,FPGA_21_0_13,21,0,13,F2A_469,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,330,40,1000,3000,FPGA_21_0_14,21,0,14,F2A_470,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_21_0_15,21,0,15,F2A_471,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_21_0_16,21,0,16,F2A_472,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_21_0_17,21,0,17,F2A_473,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_21_0_18,21,0,18,F2A_474,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_21_0_19,21,0,19,F2A_475,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_21_0_20,21,0,20,F2A_476,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_21_0_21,21,0,21,F2A_477,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_21_0_22,21,0,22,F2A_478,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_21_0_23,21,0,23,F2A_479,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,460,40,1000,4000,FPGA_22_0_0,22,0,0,A2F_456,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,460,40,1000,4000,FPGA_22_0_1,22,0,1,A2F_457,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,460,40,1000,4000,FPGA_22_0_2,22,0,2,A2F_458,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,460,40,1000,4000,FPGA_22_0_3,22,0,3,A2F_459,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,460,40,1000,4000,FPGA_22_0_4,22,0,4,A2F_460,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_22_0_5,22,0,5,A2F_461,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_22_0_6,22,0,6,A2F_462,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_22_0_7,22,0,7,A2F_463,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_22_0_8,22,0,8,A2F_464,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_22_0_9,22,0,9,A2F_465,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_22_0_10,22,0,10,A2F_466,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_22_0_11,22,0,11,A2F_467,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_22_0_12,22,0,12,A2F_468,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,980,40,2000,1000,FPGA_22_0_13,22,0,13,A2F_469,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,980,40,2000,1000,FPGA_22_0_14,22,0,14,A2F_470,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,980,40,2000,1000,FPGA_22_0_15,22,0,15,A2F_471,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_23_0_0,23,0,0,F2A_504,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_23_0_1,23,0,1,F2A_505,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_23_0_2,23,0,2,F2A_506,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_23_0_3,23,0,3,F2A_507,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_23_0_4,23,0,4,F2A_508,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_23_0_5,23,0,5,F2A_509,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_23_0_6,23,0,6,F2A_510,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_23_0_7,23,0,7,F2A_511,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_23_0_8,23,0,8,F2A_512,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_24_0_0,24,0,0,A2F_504,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_24_0_1,24,0,1,A2F_505,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_24_0_2,24,0,2,A2F_506,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_24_0_3,24,0,3,A2F_507,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_24_0_4,24,0,4,A2F_508,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_24_0_5,24,0,5,A2F_509,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_24_0_6,24,0,6,A2F_510,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_24_0_7,24,0,7,A2F_511,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_24_0_8,24,0,8,A2F_512,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_24_0_9,24,0,9,A2F_513,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_24_0_10,24,0,10,A2F_514,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_25_0_0,25,0,0,F2A_528,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_25_0_1,25,0,1,F2A_529,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_25_0_2,25,0,2,F2A_530,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_25_0_3,25,0,3,F2A_531,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_25_0_4,25,0,4,F2A_532,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_25_0_5,25,0,5,F2A_533,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_25_0_6,25,0,6,F2A_534,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_25_0_7,25,0,7,F2A_535,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_25_0_8,25,0,8,F2A_536,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_25_0_9,25,0,9,F2A_537,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_25_0_10,25,0,10,F2A_538,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_25_0_11,25,0,11,F2A_539,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_25_0_12,25,0,12,F2A_540,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_25_0_13,25,0,13,F2A_541,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_25_0_14,25,0,14,F2A_542,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_25_0_15,25,0,15,F2A_543,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_25_0_16,25,0,16,F2A_544,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_25_0_17,25,0,17,F2A_545,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_25_0_18,25,0,18,F2A_546,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_25_0_19,25,0,19,F2A_547,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_25_0_20,25,0,20,F2A_548,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_25_0_21,25,0,21,F2A_549,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_25_0_22,25,0,22,F2A_550,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_25_0_23,25,0,23,F2A_551,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_26_0_0,26,0,0,A2F_528,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_26_0_1,26,0,1,A2F_529,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_26_0_2,26,0,2,A2F_530,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_26_0_3,26,0,3,A2F_531,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_26_0_4,26,0,4,A2F_532,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_26_0_5,26,0,5,A2F_533,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_26_0_6,26,0,6,A2F_534,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_26_0_7,26,0,7,A2F_535,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_26_0_8,26,0,8,A2F_536,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_26_0_9,26,0,9,A2F_537,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_26_0_10,26,0,10,A2F_538,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_26_0_11,26,0,11,A2F_539,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_26_0_12,26,0,12,A2F_540,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,980,40,2000,1000,FPGA_26_0_13,26,0,13,A2F_541,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,980,40,2000,1000,FPGA_26_0_14,26,0,14,A2F_542,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,980,40,2000,1000,FPGA_26_0_15,26,0,15,A2F_543,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,70,40,1000,1000,FPGA_27_0_0,27,0,0,F2A_576,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_27_0_1,27,0,1,F2A_577,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_27_0_2,27,0,2,F2A_578,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_27_0_3,27,0,3,F2A_579,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_27_0_4,27,0,4,F2A_580,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_27_0_5,27,0,5,F2A_581,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_27_0_6,27,0,6,F2A_582,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_27_0_7,27,0,7,F2A_583,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_27_0_8,27,0,8,F2A_584,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_27_0_9,27,0,9,F2A_585,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_27_0_10,27,0,10,F2A_586,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,330,40,1000,3000,FPGA_27_0_11,27,0,11,F2A_587,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,330,40,1000,3000,FPGA_27_0_12,27,0,12,F2A_588,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,330,40,1000,3000,FPGA_27_0_13,27,0,13,F2A_589,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,330,40,1000,3000,FPGA_27_0_14,27,0,14,F2A_590,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_27_0_15,27,0,15,F2A_591,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_27_0_16,27,0,16,F2A_592,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_27_0_17,27,0,17,F2A_593,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_27_0_18,27,0,18,F2A_594,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_27_0_19,27,0,19,F2A_595,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_27_0_20,27,0,20,F2A_596,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_27_0_21,27,0,21,F2A_597,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_27_0_22,27,0,22,F2A_598,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_27_0_23,27,0,23,F2A_599,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,460,40,1000,4000,FPGA_28_0_0,28,0,0,A2F_576,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,460,40,1000,4000,FPGA_28_0_1,28,0,1,A2F_577,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,460,40,1000,4000,FPGA_28_0_2,28,0,2,A2F_578,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,460,40,1000,4000,FPGA_28_0_3,28,0,3,A2F_579,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,460,40,1000,4000,FPGA_28_0_4,28,0,4,A2F_580,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_28_0_5,28,0,5,A2F_581,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_28_0_6,28,0,6,A2F_582,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_28_0_7,28,0,7,A2F_583,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_28_0_8,28,0,8,A2F_584,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_28_0_9,28,0,9,A2F_585,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_28_0_10,28,0,10,A2F_586,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_28_0_11,28,0,11,A2F_587,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_28_0_12,28,0,12,A2F_588,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,980,40,2000,1000,FPGA_28_0_13,28,0,13,A2F_589,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,980,40,2000,1000,FPGA_28_0_14,28,0,14,A2F_590,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,980,40,2000,1000,FPGA_28_0_15,28,0,15,A2F_591,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,70,40,1000,1000,FPGA_29_0_0,29,0,0,F2A_624,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_29_0_1,29,0,1,F2A_625,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_29_0_2,29,0,2,F2A_626,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_29_0_3,29,0,3,F2A_627,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_29_0_4,29,0,4,F2A_628,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_29_0_5,29,0,5,F2A_629,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_29_0_6,29,0,6,F2A_630,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_29_0_7,29,0,7,F2A_631,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_29_0_8,29,0,8,F2A_632,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_29_0_9,29,0,9,F2A_633,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_29_0_10,29,0,10,F2A_634,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,330,40,1000,3000,FPGA_29_0_11,29,0,11,F2A_635,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,330,40,1000,3000,FPGA_29_0_12,29,0,12,F2A_636,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,330,40,1000,3000,FPGA_29_0_13,29,0,13,F2A_637,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,330,40,1000,3000,FPGA_29_0_14,29,0,14,F2A_638,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_29_0_15,29,0,15,F2A_639,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_29_0_16,29,0,16,F2A_640,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_29_0_17,29,0,17,F2A_641,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_29_0_18,29,0,18,F2A_642,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_29_0_19,29,0,19,F2A_643,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_29_0_20,29,0,20,F2A_644,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_29_0_21,29,0,21,F2A_645,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_29_0_22,29,0,22,F2A_646,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_29_0_23,29,0,23,F2A_647,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,460,40,1000,4000,FPGA_30_0_0,30,0,0,A2F_624,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,460,40,1000,4000,FPGA_30_0_1,30,0,1,A2F_625,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,460,40,1000,4000,FPGA_30_0_2,30,0,2,A2F_626,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,460,40,1000,4000,FPGA_30_0_3,30,0,3,A2F_627,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,460,40,1000,4000,FPGA_30_0_4,30,0,4,A2F_628,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_30_0_5,30,0,5,A2F_629,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_30_0_6,30,0,6,A2F_630,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_30_0_7,30,0,7,A2F_631,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_30_0_8,30,0,8,A2F_632,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_30_0_9,30,0,9,A2F_633,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_30_0_10,30,0,10,A2F_634,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_30_0_11,30,0,11,A2F_635,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_30_0_12,30,0,12,A2F_636,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,980,40,2000,1000,FPGA_30_0_13,30,0,13,A2F_637,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,980,40,2000,1000,FPGA_30_0_14,30,0,14,A2F_638,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,980,40,2000,1000,FPGA_30_0_15,30,0,15,A2F_639,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,70,40,1000,1000,FPGA_31_0_0,31,0,0,F2A_672,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_31_0_1,31,0,1,F2A_673,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_31_0_2,31,0,2,F2A_674,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_31_0_3,31,0,3,F2A_675,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_31_0_4,31,0,4,F2A_676,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_31_0_5,31,0,5,F2A_677,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_31_0_6,31,0,6,F2A_678,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_31_0_7,31,0,7,F2A_679,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_31_0_8,31,0,8,F2A_680,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_31_0_9,31,0,9,F2A_681,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_31_0_10,31,0,10,F2A_682,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,330,40,1000,3000,FPGA_31_0_11,31,0,11,F2A_683,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,330,40,1000,3000,FPGA_31_0_12,31,0,12,F2A_684,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,330,40,1000,3000,FPGA_31_0_13,31,0,13,F2A_685,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,330,40,1000,3000,FPGA_31_0_14,31,0,14,F2A_686,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_31_0_15,31,0,15,F2A_687,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_31_0_16,31,0,16,F2A_688,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_31_0_17,31,0,17,F2A_689,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_31_0_18,31,0,18,F2A_690,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_31_0_19,31,0,19,F2A_691,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_31_0_20,31,0,20,F2A_692,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_31_0_21,31,0,21,F2A_693,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_31_0_22,31,0,22,F2A_694,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_31_0_23,31,0,23,F2A_695,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,460,40,1000,4000,FPGA_32_0_0,32,0,0,A2F_672,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,460,40,1000,4000,FPGA_32_0_1,32,0,1,A2F_673,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,460,40,1000,4000,FPGA_32_0_2,32,0,2,A2F_674,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,460,40,1000,4000,FPGA_32_0_3,32,0,3,A2F_675,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,460,40,1000,4000,FPGA_32_0_4,32,0,4,A2F_676,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_32_0_5,32,0,5,A2F_677,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_32_0_6,32,0,6,A2F_678,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_32_0_7,32,0,7,A2F_679,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_32_0_8,32,0,8,A2F_680,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_32_0_9,32,0,9,A2F_681,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_32_0_10,32,0,10,A2F_682,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_32_0_11,32,0,11,A2F_683,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_32_0_12,32,0,12,A2F_684,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,980,40,2000,1000,FPGA_32_0_13,32,0,13,A2F_685,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,980,40,2000,1000,FPGA_32_0_14,32,0,14,A2F_686,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,980,40,2000,1000,FPGA_32_0_15,32,0,15,A2F_687,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,70,40,1000,1000,FPGA_33_0_0,33,0,0,F2A_720,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_33_0_1,33,0,1,F2A_721,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_33_0_2,33,0,2,F2A_722,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_33_0_3,33,0,3,F2A_723,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_33_0_4,33,0,4,F2A_724,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_33_0_5,33,0,5,F2A_725,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_33_0_6,33,0,6,F2A_726,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_33_0_7,33,0,7,F2A_727,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_33_0_8,33,0,8,F2A_728,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_33_0_9,33,0,9,F2A_729,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_33_0_10,33,0,10,F2A_730,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,330,40,1000,3000,FPGA_33_0_11,33,0,11,F2A_731,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,330,40,1000,3000,FPGA_33_0_12,33,0,12,F2A_732,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,330,40,1000,3000,FPGA_33_0_13,33,0,13,F2A_733,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,330,40,1000,3000,FPGA_33_0_14,33,0,14,F2A_734,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_33_0_15,33,0,15,F2A_735,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_33_0_16,33,0,16,F2A_736,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_33_0_17,33,0,17,F2A_737,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_33_0_18,33,0,18,F2A_738,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_33_0_19,33,0,19,F2A_739,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_33_0_20,33,0,20,F2A_740,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_33_0_21,33,0,21,F2A_741,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_33_0_22,33,0,22,F2A_742,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_33_0_23,33,0,23,F2A_743,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,460,40,1000,4000,FPGA_34_0_0,34,0,0,A2F_720,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,460,40,1000,4000,FPGA_34_0_1,34,0,1,A2F_721,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,460,40,1000,4000,FPGA_34_0_2,34,0,2,A2F_722,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,460,40,1000,4000,FPGA_34_0_3,34,0,3,A2F_723,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,460,40,1000,4000,FPGA_34_0_4,34,0,4,A2F_724,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_34_0_5,34,0,5,A2F_725,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_34_0_6,34,0,6,A2F_726,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_34_0_7,34,0,7,A2F_727,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_34_0_8,34,0,8,A2F_728,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_34_0_9,34,0,9,A2F_729,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_34_0_10,34,0,10,A2F_730,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_34_0_11,34,0,11,A2F_731,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_34_0_12,34,0,12,A2F_732,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,980,40,2000,1000,FPGA_34_0_13,34,0,13,A2F_733,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,980,40,2000,1000,FPGA_34_0_14,34,0,14,A2F_734,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,980,40,2000,1000,FPGA_34_0_15,34,0,15,A2F_735,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,70,40,1000,1000,FPGA_35_0_0,35,0,0,F2A_768,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_35_0_1,35,0,1,F2A_769,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_35_0_2,35,0,2,F2A_770,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_35_0_3,35,0,3,F2A_771,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_35_0_4,35,0,4,F2A_772,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_35_0_5,35,0,5,F2A_773,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_35_0_6,35,0,6,F2A_774,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_35_0_7,35,0,7,F2A_775,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_35_0_8,35,0,8,F2A_776,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_35_0_9,35,0,9,F2A_777,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_35_0_10,35,0,10,F2A_778,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,330,40,1000,3000,FPGA_35_0_11,35,0,11,F2A_779,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,330,40,1000,3000,FPGA_35_0_12,35,0,12,F2A_780,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,330,40,1000,3000,FPGA_35_0_13,35,0,13,F2A_781,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,330,40,1000,3000,FPGA_35_0_14,35,0,14,F2A_782,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_35_0_15,35,0,15,F2A_783,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_35_0_16,35,0,16,F2A_784,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_35_0_17,35,0,17,F2A_785,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_35_0_18,35,0,18,F2A_786,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_35_0_19,35,0,19,F2A_787,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_35_0_20,35,0,20,F2A_788,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_35_0_21,35,0,21,F2A_789,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_35_0_22,35,0,22,F2A_790,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_35_0_23,35,0,23,F2A_791,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,460,40,1000,4000,FPGA_36_0_0,36,0,0,A2F_768,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,460,40,1000,4000,FPGA_36_0_1,36,0,1,A2F_769,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,460,40,1000,4000,FPGA_36_0_2,36,0,2,A2F_770,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,460,40,1000,4000,FPGA_36_0_3,36,0,3,A2F_771,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,460,40,1000,4000,FPGA_36_0_4,36,0,4,A2F_772,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_36_0_5,36,0,5,A2F_773,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_36_0_6,36,0,6,A2F_774,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_36_0_7,36,0,7,A2F_775,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_36_0_8,36,0,8,A2F_776,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_36_0_9,36,0,9,A2F_777,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_36_0_10,36,0,10,A2F_778,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_36_0_11,36,0,11,A2F_779,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_36_0_12,36,0,12,A2F_780,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,980,40,2000,1000,FPGA_36_0_13,36,0,13,A2F_781,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,980,40,2000,1000,FPGA_36_0_14,36,0,14,A2F_782,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,980,40,2000,1000,FPGA_36_0_15,36,0,15,A2F_783,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,70,40,1000,1000,FPGA_37_0_0,37,0,0,F2A_816,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_37_0_1,37,0,1,F2A_817,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_37_0_2,37,0,2,F2A_818,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_37_0_3,37,0,3,F2A_819,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_37_0_4,37,0,4,F2A_820,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_37_0_5,37,0,5,F2A_821,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_37_0_6,37,0,6,F2A_822,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_37_0_7,37,0,7,F2A_823,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_37_0_8,37,0,8,F2A_824,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_37_0_9,37,0,9,F2A_825,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_37_0_10,37,0,10,F2A_826,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,330,40,1000,3000,FPGA_37_0_11,37,0,11,F2A_827,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,330,40,1000,3000,FPGA_37_0_12,37,0,12,F2A_828,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,330,40,1000,3000,FPGA_37_0_13,37,0,13,F2A_829,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,330,40,1000,3000,FPGA_37_0_14,37,0,14,F2A_830,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_37_0_15,37,0,15,F2A_831,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_37_0_16,37,0,16,F2A_832,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_37_0_17,37,0,17,F2A_833,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_37_0_18,37,0,18,F2A_834,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_37_0_19,37,0,19,F2A_835,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_37_0_20,37,0,20,F2A_836,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_37_0_21,37,0,21,F2A_837,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_37_0_22,37,0,22,F2A_838,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_37_0_23,37,0,23,F2A_839,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,460,40,1000,4000,FPGA_38_0_0,38,0,0,A2F_816,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,460,40,1000,4000,FPGA_38_0_1,38,0,1,A2F_817,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,460,40,1000,4000,FPGA_38_0_2,38,0,2,A2F_818,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,460,40,1000,4000,FPGA_38_0_3,38,0,3,A2F_819,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,460,40,1000,4000,FPGA_38_0_4,38,0,4,A2F_820,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_38_0_5,38,0,5,A2F_821,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_38_0_6,38,0,6,A2F_822,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_38_0_7,38,0,7,A2F_823,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_38_0_8,38,0,8,A2F_824,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_38_0_9,38,0,9,A2F_825,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_38_0_10,38,0,10,A2F_826,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_38_0_11,38,0,11,A2F_827,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_38_0_12,38,0,12,A2F_828,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,980,40,2000,1000,FPGA_38_0_13,38,0,13,A2F_829,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,980,40,2000,1000,FPGA_38_0_14,38,0,14,A2F_830,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,980,40,2000,1000,FPGA_38_0_15,38,0,15,A2F_831,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,70,40,1000,1000,FPGA_39_0_0,39,0,0,F2A_864,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_39_0_1,39,0,1,F2A_865,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_39_0_2,39,0,2,F2A_866,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_39_0_3,39,0,3,F2A_867,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_39_0_4,39,0,4,F2A_868,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_39_0_5,39,0,5,F2A_869,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_39_0_6,39,0,6,F2A_870,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_39_0_7,39,0,7,F2A_871,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_39_0_8,39,0,8,F2A_872,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_39_0_9,39,0,9,F2A_873,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_39_0_10,39,0,10,F2A_874,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,330,40,1000,3000,FPGA_39_0_11,39,0,11,F2A_875,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,330,40,1000,3000,FPGA_39_0_12,39,0,12,F2A_876,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,330,40,1000,3000,FPGA_39_0_13,39,0,13,F2A_877,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,330,40,1000,3000,FPGA_39_0_14,39,0,14,F2A_878,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_39_0_15,39,0,15,F2A_879,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_39_0_16,39,0,16,F2A_880,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_39_0_17,39,0,17,F2A_881,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_39_0_18,39,0,18,F2A_882,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_39_0_19,39,0,19,F2A_883,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_39_0_20,39,0,20,F2A_884,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_39_0_21,39,0,21,F2A_885,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_39_0_22,39,0,22,F2A_886,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_39_0_23,39,0,23,F2A_887,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,460,40,1000,4000,FPGA_40_0_0,40,0,0,A2F_864,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,460,40,1000,4000,FPGA_40_0_1,40,0,1,A2F_865,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,460,40,1000,4000,FPGA_40_0_2,40,0,2,A2F_866,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,460,40,1000,4000,FPGA_40_0_3,40,0,3,A2F_867,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,460,40,1000,4000,FPGA_40_0_4,40,0,4,A2F_868,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_40_0_5,40,0,5,A2F_869,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_40_0_6,40,0,6,A2F_870,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_40_0_7,40,0,7,A2F_871,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_40_0_8,40,0,8,A2F_872,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_40_0_9,40,0,9,A2F_873,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_40_0_10,40,0,10,A2F_874,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_40_0_11,40,0,11,A2F_875,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_40_0_12,40,0,12,A2F_876,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,980,40,2000,1000,FPGA_40_0_13,40,0,13,A2F_877,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,980,40,2000,1000,FPGA_40_0_14,40,0,14,A2F_878,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,980,40,2000,1000,FPGA_40_0_15,40,0,15,A2F_879,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,70,40,1000,1000,FPGA_41_0_0,41,0,0,F2A_912,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_41_0_1,41,0,1,F2A_913,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_41_0_2,41,0,2,F2A_914,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_41_0_3,41,0,3,F2A_915,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_41_0_4,41,0,4,F2A_916,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_41_0_5,41,0,5,F2A_917,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_41_0_6,41,0,6,F2A_918,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_41_0_7,41,0,7,F2A_919,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_41_0_8,41,0,8,F2A_920,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_41_0_9,41,0,9,F2A_921,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_41_0_10,41,0,10,F2A_922,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,330,40,1000,3000,FPGA_41_0_11,41,0,11,F2A_923,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,330,40,1000,3000,FPGA_41_0_12,41,0,12,F2A_924,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,330,40,1000,3000,FPGA_41_0_13,41,0,13,F2A_925,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,330,40,1000,3000,FPGA_41_0_14,41,0,14,F2A_926,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_41_0_15,41,0,15,F2A_927,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_41_0_16,41,0,16,F2A_928,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_41_0_17,41,0,17,F2A_929,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_41_0_18,41,0,18,F2A_930,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_41_0_19,41,0,19,F2A_931,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_41_0_20,41,0,20,F2A_932,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_41_0_21,41,0,21,F2A_933,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_41_0_22,41,0,22,F2A_934,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_41_0_23,41,0,23,F2A_935,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,460,40,1000,4000,FPGA_42_0_0,42,0,0,A2F_912,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,460,40,1000,4000,FPGA_42_0_1,42,0,1,A2F_913,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,460,40,1000,4000,FPGA_42_0_2,42,0,2,A2F_914,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,460,40,1000,4000,FPGA_42_0_3,42,0,3,A2F_915,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,460,40,1000,4000,FPGA_42_0_4,42,0,4,A2F_916,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_42_0_5,42,0,5,A2F_917,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_42_0_6,42,0,6,A2F_918,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_42_0_7,42,0,7,A2F_919,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_42_0_8,42,0,8,A2F_920,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_42_0_9,42,0,9,A2F_921,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_42_0_10,42,0,10,A2F_922,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_42_0_11,42,0,11,A2F_923,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_42_0_12,42,0,12,A2F_924,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,980,40,2000,1000,FPGA_42_0_13,42,0,13,A2F_925,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,980,40,2000,1000,FPGA_42_0_14,42,0,14,A2F_926,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,980,40,2000,1000,FPGA_42_0_15,42,0,15,A2F_927,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,70,40,1000,1000,FPGA_43_0_0,43,0,0,F2A_960,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_43_0_1,43,0,1,F2A_961,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_43_0_2,43,0,2,F2A_962,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_43_0_3,43,0,3,F2A_963,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_43_0_4,43,0,4,F2A_964,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_43_0_5,43,0,5,F2A_965,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_43_0_6,43,0,6,F2A_966,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_43_0_7,43,0,7,F2A_967,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_43_0_8,43,0,8,F2A_968,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_43_0_9,43,0,9,F2A_969,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_43_0_10,43,0,10,F2A_970,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,330,40,1000,3000,FPGA_43_0_11,43,0,11,F2A_971,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,330,40,1000,3000,FPGA_43_0_12,43,0,12,F2A_972,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,330,40,1000,3000,FPGA_43_0_13,43,0,13,F2A_973,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,330,40,1000,3000,FPGA_43_0_14,43,0,14,F2A_974,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_43_0_15,43,0,15,F2A_975,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_43_0_16,43,0,16,F2A_976,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_43_0_17,43,0,17,F2A_977,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_43_0_18,43,0,18,F2A_978,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_43_0_19,43,0,19,F2A_979,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_43_0_20,43,0,20,F2A_980,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_43_0_21,43,0,21,F2A_981,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_43_0_22,43,0,22,F2A_982,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_43_0_23,43,0,23,F2A_983,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,460,40,1000,4000,FPGA_44_0_0,44,0,0,A2F_960,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,460,40,1000,4000,FPGA_44_0_1,44,0,1,A2F_961,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,460,40,1000,4000,FPGA_44_0_2,44,0,2,A2F_962,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,460,40,1000,4000,FPGA_44_0_3,44,0,3,A2F_963,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,460,40,1000,4000,FPGA_44_0_4,44,0,4,A2F_964,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_44_0_5,44,0,5,A2F_965,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_44_0_6,44,0,6,A2F_966,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_44_0_7,44,0,7,A2F_967,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_44_0_8,44,0,8,A2F_968,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_44_0_9,44,0,9,A2F_969,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_44_0_10,44,0,10,A2F_970,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_44_0_11,44,0,11,A2F_971,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_44_0_12,44,0,12,A2F_972,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,980,40,2000,1000,FPGA_44_0_13,44,0,13,A2F_973,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,980,40,2000,1000,FPGA_44_0_14,44,0,14,A2F_974,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,980,40,2000,1000,FPGA_44_0_15,44,0,15,A2F_975,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_45_0_0,45,0,0,F2A_1008,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_45_0_1,45,0,1,F2A_1009,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_45_0_2,45,0,2,F2A_1010,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_45_0_3,45,0,3,F2A_1011,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_45_0_4,45,0,4,F2A_1012,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_45_0_5,45,0,5,F2A_1013,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_45_0_6,45,0,6,F2A_1014,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_45_0_7,45,0,7,F2A_1015,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_45_0_8,45,0,8,F2A_1016,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_46_0_0,46,0,0,A2F_1008,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_46_0_1,46,0,1,A2F_1009,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_46_0_2,46,0,2,A2F_1010,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_46_0_3,46,0,3,A2F_1011,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_46_0_4,46,0,4,A2F_1012,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_46_0_5,46,0,5,A2F_1013,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_46_0_6,46,0,6,A2F_1014,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_46_0_7,46,0,7,A2F_1015,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_46_0_8,46,0,8,A2F_1016,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_46_0_9,46,0,9,A2F_1017,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_46_0_10,46,0,10,A2F_1018,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_47_0_0,47,0,0,F2A_1032,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_47_0_1,47,0,1,F2A_1033,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_47_0_2,47,0,2,F2A_1034,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_47_0_3,47,0,3,F2A_1035,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_47_0_4,47,0,4,F2A_1036,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_47_0_5,47,0,5,F2A_1037,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_47_0_6,47,0,6,F2A_1038,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_47_0_7,47,0,7,F2A_1039,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_47_0_8,47,0,8,F2A_1040,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_47_0_9,47,0,9,F2A_1041,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_47_0_10,47,0,10,F2A_1042,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_47_0_11,47,0,11,F2A_1043,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_47_0_12,47,0,12,F2A_1044,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_47_0_13,47,0,13,F2A_1045,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_47_0_14,47,0,14,F2A_1046,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_47_0_15,47,0,15,F2A_1047,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_47_0_16,47,0,16,F2A_1048,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_47_0_17,47,0,17,F2A_1049,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_47_0_18,47,0,18,F2A_1050,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_47_0_19,47,0,19,F2A_1051,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_47_0_20,47,0,20,F2A_1052,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_47_0_21,47,0,21,F2A_1053,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_47_0_22,47,0,22,F2A_1054,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_47_0_23,47,0,23,F2A_1055,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_48_0_0,48,0,0,A2F_1032,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_48_0_1,48,0,1,A2F_1033,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_48_0_2,48,0,2,A2F_1034,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_48_0_3,48,0,3,A2F_1035,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_48_0_4,48,0,4,A2F_1036,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_48_0_5,48,0,5,A2F_1037,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_48_0_6,48,0,6,A2F_1038,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_48_0_7,48,0,7,A2F_1039,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_48_0_8,48,0,8,A2F_1040,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_48_0_9,48,0,9,A2F_1041,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_48_0_10,48,0,10,A2F_1042,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_48_0_11,48,0,11,A2F_1043,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_48_0_12,48,0,12,A2F_1044,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,980,40,2000,1000,FPGA_48_0_13,48,0,13,A2F_1045,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,980,40,2000,1000,FPGA_48_0_14,48,0,14,A2F_1046,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,980,40,2000,1000,FPGA_48_0_15,48,0,15,A2F_1047,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,70,40,1000,1000,FPGA_49_0_0,49,0,0,F2A_1080,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_49_0_1,49,0,1,F2A_1081,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_49_0_2,49,0,2,F2A_1082,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_49_0_3,49,0,3,F2A_1083,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_49_0_4,49,0,4,F2A_1084,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_49_0_5,49,0,5,F2A_1085,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_49_0_6,49,0,6,F2A_1086,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_49_0_7,49,0,7,F2A_1087,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_49_0_8,49,0,8,F2A_1088,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_49_0_9,49,0,9,F2A_1089,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_49_0_10,49,0,10,F2A_1090,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,330,40,1000,3000,FPGA_49_0_11,49,0,11,F2A_1091,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,330,40,1000,3000,FPGA_49_0_12,49,0,12,F2A_1092,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,330,40,1000,3000,FPGA_49_0_13,49,0,13,F2A_1093,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,330,40,1000,3000,FPGA_49_0_14,49,0,14,F2A_1094,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_49_0_15,49,0,15,F2A_1095,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_49_0_16,49,0,16,F2A_1096,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_49_0_17,49,0,17,F2A_1097,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_49_0_18,49,0,18,F2A_1098,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_49_0_19,49,0,19,F2A_1099,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_49_0_20,49,0,20,F2A_1100,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_49_0_21,49,0,21,F2A_1101,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_49_0_22,49,0,22,F2A_1102,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_49_0_23,49,0,23,F2A_1103,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,460,40,1000,4000,FPGA_50_0_0,50,0,0,A2F_1080,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,460,40,1000,4000,FPGA_50_0_1,50,0,1,A2F_1081,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,460,40,1000,4000,FPGA_50_0_2,50,0,2,A2F_1082,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,460,40,1000,4000,FPGA_50_0_3,50,0,3,A2F_1083,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,460,40,1000,4000,FPGA_50_0_4,50,0,4,A2F_1084,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_50_0_5,50,0,5,A2F_1085,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_50_0_6,50,0,6,A2F_1086,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_50_0_7,50,0,7,A2F_1087,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_50_0_8,50,0,8,A2F_1088,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_50_0_9,50,0,9,A2F_1089,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_50_0_10,50,0,10,A2F_1090,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_50_0_11,50,0,11,A2F_1091,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_50_0_12,50,0,12,A2F_1092,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,980,40,2000,1000,FPGA_50_0_13,50,0,13,A2F_1093,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,980,40,2000,1000,FPGA_50_0_14,50,0,14,A2F_1094,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,980,40,2000,1000,FPGA_50_0_15,50,0,15,A2F_1095,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,70,40,1000,1000,FPGA_51_0_0,51,0,0,F2A_1128,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_51_0_1,51,0,1,F2A_1129,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_51_0_2,51,0,2,F2A_1130,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_51_0_3,51,0,3,F2A_1131,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_51_0_4,51,0,4,F2A_1132,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_51_0_5,51,0,5,F2A_1133,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_51_0_6,51,0,6,F2A_1134,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_51_0_7,51,0,7,F2A_1135,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_51_0_8,51,0,8,F2A_1136,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_51_0_9,51,0,9,F2A_1137,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_51_0_10,51,0,10,F2A_1138,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,330,40,1000,3000,FPGA_51_0_11,51,0,11,F2A_1139,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,330,40,1000,3000,FPGA_51_0_12,51,0,12,F2A_1140,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,330,40,1000,3000,FPGA_51_0_13,51,0,13,F2A_1141,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,330,40,1000,3000,FPGA_51_0_14,51,0,14,F2A_1142,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_51_0_15,51,0,15,F2A_1143,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_51_0_16,51,0,16,F2A_1144,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_51_0_17,51,0,17,F2A_1145,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_51_0_18,51,0,18,F2A_1146,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_51_0_19,51,0,19,F2A_1147,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_51_0_20,51,0,20,F2A_1148,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_51_0_21,51,0,21,F2A_1149,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_51_0_22,51,0,22,F2A_1150,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_51_0_23,51,0,23,F2A_1151,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,460,40,1000,4000,FPGA_52_0_0,52,0,0,A2F_1128,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,460,40,1000,4000,FPGA_52_0_1,52,0,1,A2F_1129,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,460,40,1000,4000,FPGA_52_0_2,52,0,2,A2F_1130,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,460,40,1000,4000,FPGA_52_0_3,52,0,3,A2F_1131,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,460,40,1000,4000,FPGA_52_0_4,52,0,4,A2F_1132,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_52_0_5,52,0,5,A2F_1133,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_52_0_6,52,0,6,A2F_1134,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_52_0_7,52,0,7,A2F_1135,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_52_0_8,52,0,8,A2F_1136,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_52_0_9,52,0,9,A2F_1137,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_52_0_10,52,0,10,A2F_1138,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_52_0_11,52,0,11,A2F_1139,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_52_0_12,52,0,12,A2F_1140,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,980,40,2000,1000,FPGA_52_0_13,52,0,13,A2F_1141,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,980,40,2000,1000,FPGA_52_0_14,52,0,14,A2F_1142,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,980,40,2000,1000,FPGA_52_0_15,52,0,15,A2F_1143,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,70,40,1000,1000,FPGA_53_0_0,53,0,0,F2A_1176,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_53_0_1,53,0,1,F2A_1177,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_53_0_2,53,0,2,F2A_1178,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_53_0_3,53,0,3,F2A_1179,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_53_0_4,53,0,4,F2A_1180,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_53_0_5,53,0,5,F2A_1181,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_53_0_6,53,0,6,F2A_1182,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_53_0_7,53,0,7,F2A_1183,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_53_0_8,53,0,8,F2A_1184,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_53_0_9,53,0,9,F2A_1185,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_53_0_10,53,0,10,F2A_1186,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,330,40,1000,3000,FPGA_53_0_11,53,0,11,F2A_1187,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,330,40,1000,3000,FPGA_53_0_12,53,0,12,F2A_1188,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,330,40,1000,3000,FPGA_53_0_13,53,0,13,F2A_1189,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,330,40,1000,3000,FPGA_53_0_14,53,0,14,F2A_1190,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_53_0_15,53,0,15,F2A_1191,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_53_0_16,53,0,16,F2A_1192,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_53_0_17,53,0,17,F2A_1193,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_53_0_18,53,0,18,F2A_1194,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_53_0_19,53,0,19,F2A_1195,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_53_0_20,53,0,20,F2A_1196,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_53_0_21,53,0,21,F2A_1197,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_53_0_22,53,0,22,F2A_1198,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_53_0_23,53,0,23,F2A_1199,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,460,40,1000,4000,FPGA_54_0_0,54,0,0,A2F_1176,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,460,40,1000,4000,FPGA_54_0_1,54,0,1,A2F_1177,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,460,40,1000,4000,FPGA_54_0_2,54,0,2,A2F_1178,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,460,40,1000,4000,FPGA_54_0_3,54,0,3,A2F_1179,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,460,40,1000,4000,FPGA_54_0_4,54,0,4,A2F_1180,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_54_0_5,54,0,5,A2F_1181,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_54_0_6,54,0,6,A2F_1182,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_54_0_7,54,0,7,A2F_1183,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_54_0_8,54,0,8,A2F_1184,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_54_0_9,54,0,9,A2F_1185,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_54_0_10,54,0,10,A2F_1186,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_54_0_11,54,0,11,A2F_1187,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_54_0_12,54,0,12,A2F_1188,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,980,40,2000,1000,FPGA_54_0_13,54,0,13,A2F_1189,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,980,40,2000,1000,FPGA_54_0_14,54,0,14,A2F_1190,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,980,40,2000,1000,FPGA_54_0_15,54,0,15,A2F_1191,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,70,40,1000,1000,FPGA_55_0_0,55,0,0,F2A_1224,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_55_0_1,55,0,1,F2A_1225,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_55_0_2,55,0,2,F2A_1226,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_55_0_3,55,0,3,F2A_1227,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_55_0_4,55,0,4,F2A_1228,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_55_0_5,55,0,5,F2A_1229,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_55_0_6,55,0,6,F2A_1230,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_55_0_7,55,0,7,F2A_1231,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_55_0_8,55,0,8,F2A_1232,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_55_0_9,55,0,9,F2A_1233,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_55_0_10,55,0,10,F2A_1234,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,330,40,1000,3000,FPGA_55_0_11,55,0,11,F2A_1235,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,330,40,1000,3000,FPGA_55_0_12,55,0,12,F2A_1236,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,330,40,1000,3000,FPGA_55_0_13,55,0,13,F2A_1237,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,330,40,1000,3000,FPGA_55_0_14,55,0,14,F2A_1238,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_55_0_15,55,0,15,F2A_1239,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_55_0_16,55,0,16,F2A_1240,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_55_0_17,55,0,17,F2A_1241,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_55_0_18,55,0,18,F2A_1242,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_55_0_19,55,0,19,F2A_1243,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_55_0_20,55,0,20,F2A_1244,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_55_0_21,55,0,21,F2A_1245,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_55_0_22,55,0,22,F2A_1246,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_55_0_23,55,0,23,F2A_1247,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,460,40,1000,4000,FPGA_56_0_0,56,0,0,A2F_1224,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,460,40,1000,4000,FPGA_56_0_1,56,0,1,A2F_1225,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,460,40,1000,4000,FPGA_56_0_2,56,0,2,A2F_1226,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,460,40,1000,4000,FPGA_56_0_3,56,0,3,A2F_1227,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,460,40,1000,4000,FPGA_56_0_4,56,0,4,A2F_1228,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_56_0_5,56,0,5,A2F_1229,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_56_0_6,56,0,6,A2F_1230,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_56_0_7,56,0,7,A2F_1231,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_56_0_8,56,0,8,A2F_1232,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_56_0_9,56,0,9,A2F_1233,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_56_0_10,56,0,10,A2F_1234,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_56_0_11,56,0,11,A2F_1235,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_56_0_12,56,0,12,A2F_1236,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,980,40,2000,1000,FPGA_56_0_13,56,0,13,A2F_1237,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,980,40,2000,1000,FPGA_56_0_14,56,0,14,A2F_1238,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,980,40,2000,1000,FPGA_56_0_15,56,0,15,A2F_1239,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,70,40,1000,1000,FPGA_57_0_0,57,0,0,F2A_1272,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_57_0_1,57,0,1,F2A_1273,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_57_0_2,57,0,2,F2A_1274,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_57_0_3,57,0,3,F2A_1275,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_57_0_4,57,0,4,F2A_1276,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_57_0_5,57,0,5,F2A_1277,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_57_0_6,57,0,6,F2A_1278,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_57_0_7,57,0,7,F2A_1279,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_57_0_8,57,0,8,F2A_1280,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_57_0_9,57,0,9,F2A_1281,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_57_0_10,57,0,10,F2A_1282,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,330,40,1000,3000,FPGA_57_0_11,57,0,11,F2A_1283,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,330,40,1000,3000,FPGA_57_0_12,57,0,12,F2A_1284,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,330,40,1000,3000,FPGA_57_0_13,57,0,13,F2A_1285,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,330,40,1000,3000,FPGA_57_0_14,57,0,14,F2A_1286,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_57_0_15,57,0,15,F2A_1287,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_57_0_16,57,0,16,F2A_1288,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_57_0_17,57,0,17,F2A_1289,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_57_0_18,57,0,18,F2A_1290,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_57_0_19,57,0,19,F2A_1291,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_57_0_20,57,0,20,F2A_1292,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_57_0_21,57,0,21,F2A_1293,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_57_0_22,57,0,22,F2A_1294,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_57_0_23,57,0,23,F2A_1295,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,460,40,1000,4000,FPGA_58_0_0,58,0,0,A2F_1272,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,460,40,1000,4000,FPGA_58_0_1,58,0,1,A2F_1273,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,460,40,1000,4000,FPGA_58_0_2,58,0,2,A2F_1274,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,460,40,1000,4000,FPGA_58_0_3,58,0,3,A2F_1275,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,460,40,1000,4000,FPGA_58_0_4,58,0,4,A2F_1276,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_58_0_5,58,0,5,A2F_1277,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_58_0_6,58,0,6,A2F_1278,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_58_0_7,58,0,7,A2F_1279,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_58_0_8,58,0,8,A2F_1280,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_58_0_9,58,0,9,A2F_1281,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_58_0_10,58,0,10,A2F_1282,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_58_0_11,58,0,11,A2F_1283,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_58_0_12,58,0,12,A2F_1284,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,980,40,2000,1000,FPGA_58_0_13,58,0,13,A2F_1285,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,980,40,2000,1000,FPGA_58_0_14,58,0,14,A2F_1286,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,980,40,2000,1000,FPGA_58_0_15,58,0,15,A2F_1287,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,70,40,1000,1000,FPGA_59_0_0,59,0,0,F2A_1320,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_59_0_1,59,0,1,F2A_1321,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_59_0_2,59,0,2,F2A_1322,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_59_0_3,59,0,3,F2A_1323,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_59_0_4,59,0,4,F2A_1324,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_59_0_5,59,0,5,F2A_1325,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_59_0_6,59,0,6,F2A_1326,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_59_0_7,59,0,7,F2A_1327,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_59_0_8,59,0,8,F2A_1328,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_59_0_9,59,0,9,F2A_1329,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_59_0_10,59,0,10,F2A_1330,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,330,40,1000,3000,FPGA_59_0_11,59,0,11,F2A_1331,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,330,40,1000,3000,FPGA_59_0_12,59,0,12,F2A_1332,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,330,40,1000,3000,FPGA_59_0_13,59,0,13,F2A_1333,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,330,40,1000,3000,FPGA_59_0_14,59,0,14,F2A_1334,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_59_0_15,59,0,15,F2A_1335,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_59_0_16,59,0,16,F2A_1336,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_59_0_17,59,0,17,F2A_1337,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_59_0_18,59,0,18,F2A_1338,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_59_0_19,59,0,19,F2A_1339,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_59_0_20,59,0,20,F2A_1340,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_59_0_21,59,0,21,F2A_1341,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_59_0_22,59,0,22,F2A_1342,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_59_0_23,59,0,23,F2A_1343,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,460,40,1000,4000,FPGA_60_0_0,60,0,0,A2F_1320,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,460,40,1000,4000,FPGA_60_0_1,60,0,1,A2F_1321,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,460,40,1000,4000,FPGA_60_0_2,60,0,2,A2F_1322,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,460,40,1000,4000,FPGA_60_0_3,60,0,3,A2F_1323,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,460,40,1000,4000,FPGA_60_0_4,60,0,4,A2F_1324,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_60_0_5,60,0,5,A2F_1325,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_60_0_6,60,0,6,A2F_1326,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_60_0_7,60,0,7,A2F_1327,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_60_0_8,60,0,8,A2F_1328,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_60_0_9,60,0,9,A2F_1329,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_60_0_10,60,0,10,A2F_1330,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_60_0_11,60,0,11,A2F_1331,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_60_0_12,60,0,12,A2F_1332,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,980,40,2000,1000,FPGA_60_0_13,60,0,13,A2F_1333,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,980,40,2000,1000,FPGA_60_0_14,60,0,14,A2F_1334,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,980,40,2000,1000,FPGA_60_0_15,60,0,15,A2F_1335,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,70,40,1000,1000,FPGA_61_0_0,61,0,0,F2A_1368,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_61_0_1,61,0,1,F2A_1369,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_61_0_2,61,0,2,F2A_1370,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_61_0_3,61,0,3,F2A_1371,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_61_0_4,61,0,4,F2A_1372,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_61_0_5,61,0,5,F2A_1373,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_61_0_6,61,0,6,F2A_1374,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_61_0_7,61,0,7,F2A_1375,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_61_0_8,61,0,8,F2A_1376,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_61_0_9,61,0,9,F2A_1377,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_61_0_10,61,0,10,F2A_1378,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,330,40,1000,3000,FPGA_61_0_11,61,0,11,F2A_1379,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,330,40,1000,3000,FPGA_61_0_12,61,0,12,F2A_1380,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,330,40,1000,3000,FPGA_61_0_13,61,0,13,F2A_1381,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,330,40,1000,3000,FPGA_61_0_14,61,0,14,F2A_1382,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_61_0_15,61,0,15,F2A_1383,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_61_0_16,61,0,16,F2A_1384,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_61_0_17,61,0,17,F2A_1385,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_61_0_18,61,0,18,F2A_1386,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_61_0_19,61,0,19,F2A_1387,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_61_0_20,61,0,20,F2A_1388,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_61_0_21,61,0,21,F2A_1389,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_61_0_22,61,0,22,F2A_1390,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_61_0_23,61,0,23,F2A_1391,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,460,40,1000,4000,FPGA_62_0_0,62,0,0,A2F_1368,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,460,40,1000,4000,FPGA_62_0_1,62,0,1,A2F_1369,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,460,40,1000,4000,FPGA_62_0_2,62,0,2,A2F_1370,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,460,40,1000,4000,FPGA_62_0_3,62,0,3,A2F_1371,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,460,40,1000,4000,FPGA_62_0_4,62,0,4,A2F_1372,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_62_0_5,62,0,5,A2F_1373,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_62_0_6,62,0,6,A2F_1374,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_62_0_7,62,0,7,A2F_1375,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_62_0_8,62,0,8,A2F_1376,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_62_0_9,62,0,9,A2F_1377,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_62_0_10,62,0,10,A2F_1378,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_62_0_11,62,0,11,A2F_1379,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_62_0_12,62,0,12,A2F_1380,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,980,40,2000,1000,FPGA_62_0_13,62,0,13,A2F_1381,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,980,40,2000,1000,FPGA_62_0_14,62,0,14,A2F_1382,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,980,40,2000,1000,FPGA_62_0_15,62,0,15,A2F_1383,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,70,40,1000,1000,FPGA_63_0_0,63,0,0,F2A_1416,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_63_0_1,63,0,1,F2A_1417,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_63_0_2,63,0,2,F2A_1418,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_63_0_3,63,0,3,F2A_1419,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_63_0_4,63,0,4,F2A_1420,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_63_0_5,63,0,5,F2A_1421,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_63_0_6,63,0,6,F2A_1422,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_63_0_7,63,0,7,F2A_1423,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_63_0_8,63,0,8,F2A_1424,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_63_0_9,63,0,9,F2A_1425,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_63_0_10,63,0,10,F2A_1426,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,330,40,1000,3000,FPGA_63_0_11,63,0,11,F2A_1427,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,330,40,1000,3000,FPGA_63_0_12,63,0,12,F2A_1428,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,330,40,1000,3000,FPGA_63_0_13,63,0,13,F2A_1429,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,330,40,1000,3000,FPGA_63_0_14,63,0,14,F2A_1430,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_63_0_15,63,0,15,F2A_1431,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_63_0_16,63,0,16,F2A_1432,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_63_0_17,63,0,17,F2A_1433,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_63_0_18,63,0,18,F2A_1434,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_63_0_19,63,0,19,F2A_1435,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_63_0_20,63,0,20,F2A_1436,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_63_0_21,63,0,21,F2A_1437,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_63_0_22,63,0,22,F2A_1438,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_63_0_23,63,0,23,F2A_1439,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,460,40,1000,4000,FPGA_64_0_0,64,0,0,A2F_1416,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,460,40,1000,4000,FPGA_64_0_1,64,0,1,A2F_1417,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,460,40,1000,4000,FPGA_64_0_2,64,0,2,A2F_1418,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,460,40,1000,4000,FPGA_64_0_3,64,0,3,A2F_1419,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,460,40,1000,4000,FPGA_64_0_4,64,0,4,A2F_1420,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_64_0_5,64,0,5,A2F_1421,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_64_0_6,64,0,6,A2F_1422,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_64_0_7,64,0,7,A2F_1423,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_64_0_8,64,0,8,A2F_1424,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_64_0_9,64,0,9,A2F_1425,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_64_0_10,64,0,10,A2F_1426,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_64_0_11,64,0,11,A2F_1427,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_64_0_12,64,0,12,A2F_1428,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,980,40,2000,1000,FPGA_64_0_13,64,0,13,A2F_1429,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,980,40,2000,1000,FPGA_64_0_14,64,0,14,A2F_1430,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,980,40,2000,1000,FPGA_64_0_15,64,0,15,A2F_1431,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,70,40,1000,1000,FPGA_65_0_0,65,0,0,F2A_1464,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_65_0_1,65,0,1,F2A_1465,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_65_0_2,65,0,2,F2A_1466,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_65_0_3,65,0,3,F2A_1467,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_65_0_4,65,0,4,F2A_1468,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_65_0_5,65,0,5,F2A_1469,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_65_0_6,65,0,6,F2A_1470,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_65_0_7,65,0,7,F2A_1471,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_65_0_8,65,0,8,F2A_1472,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_65_0_9,65,0,9,F2A_1473,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_65_0_10,65,0,10,F2A_1474,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,330,40,1000,3000,FPGA_65_0_11,65,0,11,F2A_1475,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,330,40,1000,3000,FPGA_65_0_12,65,0,12,F2A_1476,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,330,40,1000,3000,FPGA_65_0_13,65,0,13,F2A_1477,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,330,40,1000,3000,FPGA_65_0_14,65,0,14,F2A_1478,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_65_0_15,65,0,15,F2A_1479,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_65_0_16,65,0,16,F2A_1480,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_65_0_17,65,0,17,F2A_1481,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_65_0_18,65,0,18,F2A_1482,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_65_0_19,65,0,19,F2A_1483,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_65_0_20,65,0,20,F2A_1484,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_65_0_21,65,0,21,F2A_1485,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_65_0_22,65,0,22,F2A_1486,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_65_0_23,65,0,23,F2A_1487,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,460,40,1000,4000,FPGA_66_0_0,66,0,0,A2F_1464,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,460,40,1000,4000,FPGA_66_0_1,66,0,1,A2F_1465,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,460,40,1000,4000,FPGA_66_0_2,66,0,2,A2F_1466,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,460,40,1000,4000,FPGA_66_0_3,66,0,3,A2F_1467,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,460,40,1000,4000,FPGA_66_0_4,66,0,4,A2F_1468,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_66_0_5,66,0,5,A2F_1469,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_66_0_6,66,0,6,A2F_1470,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_66_0_7,66,0,7,A2F_1471,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_66_0_8,66,0,8,A2F_1472,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_66_0_9,66,0,9,A2F_1473,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_66_0_10,66,0,10,A2F_1474,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_66_0_11,66,0,11,A2F_1475,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_66_0_12,66,0,12,A2F_1476,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,980,40,2000,1000,FPGA_66_0_13,66,0,13,A2F_1477,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,980,40,2000,1000,FPGA_66_0_14,66,0,14,A2F_1478,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,980,40,2000,1000,FPGA_66_0_15,66,0,15,A2F_1479,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_67_0_0,67,0,0,F2A_1512,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_67_0_1,67,0,1,F2A_1513,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_67_0_2,67,0,2,F2A_1514,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_67_0_3,67,0,3,F2A_1515,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_67_0_4,67,0,4,F2A_1516,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_67_0_5,67,0,5,F2A_1517,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_67_0_6,67,0,6,F2A_1518,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_67_0_7,67,0,7,F2A_1519,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_67_0_8,67,0,8,F2A_1520,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_68_0_0,68,0,0,A2F_1512,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_68_0_1,68,0,1,A2F_1513,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_68_0_2,68,0,2,A2F_1514,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_68_0_3,68,0,3,A2F_1515,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_68_0_4,68,0,4,A2F_1516,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_68_0_5,68,0,5,A2F_1517,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_68_0_6,68,0,6,A2F_1518,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_68_0_7,68,0,7,A2F_1519,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_68_0_8,68,0,8,A2F_1520,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_68_0_9,68,0,9,A2F_1521,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_68_0_10,68,0,10,A2F_1522,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_69_0_0,69,0,0,F2A_1536,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_69_0_1,69,0,1,F2A_1537,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_69_0_2,69,0,2,F2A_1538,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_69_0_3,69,0,3,F2A_1539,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_69_0_4,69,0,4,F2A_1540,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_69_0_5,69,0,5,F2A_1541,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_69_0_6,69,0,6,F2A_1542,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_69_0_7,69,0,7,F2A_1543,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_69_0_8,69,0,8,F2A_1544,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_69_0_9,69,0,9,F2A_1545,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_69_0_10,69,0,10,F2A_1546,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_69_0_11,69,0,11,F2A_1547,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_69_0_12,69,0,12,F2A_1548,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_69_0_13,69,0,13,F2A_1549,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_69_0_14,69,0,14,F2A_1550,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_69_0_15,69,0,15,F2A_1551,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_69_0_16,69,0,16,F2A_1552,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_69_0_17,69,0,17,F2A_1553,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_69_0_18,69,0,18,F2A_1554,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_69_0_19,69,0,19,F2A_1555,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_69_0_20,69,0,20,F2A_1556,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_69_0_21,69,0,21,F2A_1557,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_69_0_22,69,0,22,F2A_1558,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_69_0_23,69,0,23,F2A_1559,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_70_0_0,70,0,0,A2F_1536,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_70_0_1,70,0,1,A2F_1537,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_70_0_2,70,0,2,A2F_1538,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_70_0_3,70,0,3,A2F_1539,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_70_0_4,70,0,4,A2F_1540,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_70_0_5,70,0,5,A2F_1541,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_70_0_6,70,0,6,A2F_1542,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_70_0_7,70,0,7,A2F_1543,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_70_0_8,70,0,8,A2F_1544,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_70_0_9,70,0,9,A2F_1545,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_70_0_10,70,0,10,A2F_1546,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_70_0_11,70,0,11,A2F_1547,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_70_0_12,70,0,12,A2F_1548,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,980,40,2000,1000,FPGA_70_0_13,70,0,13,A2F_1549,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,980,40,2000,1000,FPGA_70_0_14,70,0,14,A2F_1550,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,980,40,2000,1000,FPGA_70_0_15,70,0,15,A2F_1551,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,70,40,1000,1000,FPGA_71_0_0,71,0,0,F2A_1584,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_71_0_1,71,0,1,F2A_1585,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_71_0_2,71,0,2,F2A_1586,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_71_0_3,71,0,3,F2A_1587,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_71_0_4,71,0,4,F2A_1588,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_71_0_5,71,0,5,F2A_1589,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_71_0_6,71,0,6,F2A_1590,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_71_0_7,71,0,7,F2A_1591,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_71_0_8,71,0,8,F2A_1592,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_71_0_9,71,0,9,F2A_1593,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_71_0_10,71,0,10,F2A_1594,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,330,40,1000,3000,FPGA_71_0_11,71,0,11,F2A_1595,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,330,40,1000,3000,FPGA_71_0_12,71,0,12,F2A_1596,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,330,40,1000,3000,FPGA_71_0_13,71,0,13,F2A_1597,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,330,40,1000,3000,FPGA_71_0_14,71,0,14,F2A_1598,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_71_0_15,71,0,15,F2A_1599,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_71_0_16,71,0,16,F2A_1600,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_71_0_17,71,0,17,F2A_1601,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_71_0_18,71,0,18,F2A_1602,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_71_0_19,71,0,19,F2A_1603,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_71_0_20,71,0,20,F2A_1604,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_71_0_21,71,0,21,F2A_1605,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_71_0_22,71,0,22,F2A_1606,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_71_0_23,71,0,23,F2A_1607,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,460,40,1000,4000,FPGA_72_0_0,72,0,0,A2F_1584,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,460,40,1000,4000,FPGA_72_0_1,72,0,1,A2F_1585,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,460,40,1000,4000,FPGA_72_0_2,72,0,2,A2F_1586,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,460,40,1000,4000,FPGA_72_0_3,72,0,3,A2F_1587,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,460,40,1000,4000,FPGA_72_0_4,72,0,4,A2F_1588,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_72_0_5,72,0,5,A2F_1589,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_72_0_6,72,0,6,A2F_1590,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_72_0_7,72,0,7,A2F_1591,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_72_0_8,72,0,8,A2F_1592,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_72_0_9,72,0,9,A2F_1593,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_72_0_10,72,0,10,A2F_1594,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_72_0_11,72,0,11,A2F_1595,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_72_0_12,72,0,12,A2F_1596,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,980,40,2000,1000,FPGA_72_0_13,72,0,13,A2F_1597,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,980,40,2000,1000,FPGA_72_0_14,72,0,14,A2F_1598,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,980,40,2000,1000,FPGA_72_0_15,72,0,15,A2F_1599,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,70,40,1000,1000,FPGA_73_0_0,73,0,0,F2A_1632,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_73_0_1,73,0,1,F2A_1633,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_73_0_2,73,0,2,F2A_1634,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_73_0_3,73,0,3,F2A_1635,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_73_0_4,73,0,4,F2A_1636,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_73_0_5,73,0,5,F2A_1637,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_73_0_6,73,0,6,F2A_1638,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_73_0_7,73,0,7,F2A_1639,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_73_0_8,73,0,8,F2A_1640,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_73_0_9,73,0,9,F2A_1641,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_73_0_10,73,0,10,F2A_1642,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,330,40,1000,3000,FPGA_73_0_11,73,0,11,F2A_1643,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,330,40,1000,3000,FPGA_73_0_12,73,0,12,F2A_1644,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,330,40,1000,3000,FPGA_73_0_13,73,0,13,F2A_1645,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,330,40,1000,3000,FPGA_73_0_14,73,0,14,F2A_1646,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_73_0_15,73,0,15,F2A_1647,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_73_0_16,73,0,16,F2A_1648,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_73_0_17,73,0,17,F2A_1649,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_73_0_18,73,0,18,F2A_1650,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_73_0_19,73,0,19,F2A_1651,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_73_0_20,73,0,20,F2A_1652,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_73_0_21,73,0,21,F2A_1653,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_73_0_22,73,0,22,F2A_1654,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_73_0_23,73,0,23,F2A_1655,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,460,40,1000,4000,FPGA_74_0_0,74,0,0,A2F_1632,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,460,40,1000,4000,FPGA_74_0_1,74,0,1,A2F_1633,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,460,40,1000,4000,FPGA_74_0_2,74,0,2,A2F_1634,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,460,40,1000,4000,FPGA_74_0_3,74,0,3,A2F_1635,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,460,40,1000,4000,FPGA_74_0_4,74,0,4,A2F_1636,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_74_0_5,74,0,5,A2F_1637,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_74_0_6,74,0,6,A2F_1638,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_74_0_7,74,0,7,A2F_1639,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_74_0_8,74,0,8,A2F_1640,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_74_0_9,74,0,9,A2F_1641,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_74_0_10,74,0,10,A2F_1642,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_74_0_11,74,0,11,A2F_1643,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_74_0_12,74,0,12,A2F_1644,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,980,40,2000,1000,FPGA_74_0_13,74,0,13,A2F_1645,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,980,40,2000,1000,FPGA_74_0_14,74,0,14,A2F_1646,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,980,40,2000,1000,FPGA_74_0_15,74,0,15,A2F_1647,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,70,40,1000,1000,FPGA_75_0_0,75,0,0,F2A_1680,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_75_0_1,75,0,1,F2A_1681,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_75_0_2,75,0,2,F2A_1682,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_75_0_3,75,0,3,F2A_1683,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_75_0_4,75,0,4,F2A_1684,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_75_0_5,75,0,5,F2A_1685,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_75_0_6,75,0,6,F2A_1686,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_75_0_7,75,0,7,F2A_1687,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_75_0_8,75,0,8,F2A_1688,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_75_0_9,75,0,9,F2A_1689,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_75_0_10,75,0,10,F2A_1690,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,330,40,1000,3000,FPGA_75_0_11,75,0,11,F2A_1691,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,330,40,1000,3000,FPGA_75_0_12,75,0,12,F2A_1692,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,330,40,1000,3000,FPGA_75_0_13,75,0,13,F2A_1693,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,330,40,1000,3000,FPGA_75_0_14,75,0,14,F2A_1694,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_75_0_15,75,0,15,F2A_1695,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_75_0_16,75,0,16,F2A_1696,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_75_0_17,75,0,17,F2A_1697,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_75_0_18,75,0,18,F2A_1698,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_75_0_19,75,0,19,F2A_1699,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_75_0_20,75,0,20,F2A_1700,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_75_0_21,75,0,21,F2A_1701,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_75_0_22,75,0,22,F2A_1702,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_75_0_23,75,0,23,F2A_1703,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,460,40,1000,4000,FPGA_76_0_0,76,0,0,A2F_1680,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,460,40,1000,4000,FPGA_76_0_1,76,0,1,A2F_1681,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,460,40,1000,4000,FPGA_76_0_2,76,0,2,A2F_1682,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,460,40,1000,4000,FPGA_76_0_3,76,0,3,A2F_1683,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,460,40,1000,4000,FPGA_76_0_4,76,0,4,A2F_1684,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_76_0_5,76,0,5,A2F_1685,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_76_0_6,76,0,6,A2F_1686,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_76_0_7,76,0,7,A2F_1687,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_76_0_8,76,0,8,A2F_1688,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_76_0_9,76,0,9,A2F_1689,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_76_0_10,76,0,10,A2F_1690,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_76_0_11,76,0,11,A2F_1691,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_76_0_12,76,0,12,A2F_1692,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,980,40,2000,1000,FPGA_76_0_13,76,0,13,A2F_1693,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,980,40,2000,1000,FPGA_76_0_14,76,0,14,A2F_1694,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,980,40,2000,1000,FPGA_76_0_15,76,0,15,A2F_1695,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,70,40,1000,1000,FPGA_77_0_0,77,0,0,F2A_1728,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_77_0_1,77,0,1,F2A_1729,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_77_0_2,77,0,2,F2A_1730,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_77_0_3,77,0,3,F2A_1731,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_77_0_4,77,0,4,F2A_1732,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_77_0_5,77,0,5,F2A_1733,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_77_0_6,77,0,6,F2A_1734,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_77_0_7,77,0,7,F2A_1735,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_77_0_8,77,0,8,F2A_1736,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_77_0_9,77,0,9,F2A_1737,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_77_0_10,77,0,10,F2A_1738,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,330,40,1000,3000,FPGA_77_0_11,77,0,11,F2A_1739,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,330,40,1000,3000,FPGA_77_0_12,77,0,12,F2A_1740,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,330,40,1000,3000,FPGA_77_0_13,77,0,13,F2A_1741,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,330,40,1000,3000,FPGA_77_0_14,77,0,14,F2A_1742,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_77_0_15,77,0,15,F2A_1743,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_77_0_16,77,0,16,F2A_1744,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_77_0_17,77,0,17,F2A_1745,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_77_0_18,77,0,18,F2A_1746,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_77_0_19,77,0,19,F2A_1747,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_77_0_20,77,0,20,F2A_1748,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_77_0_21,77,0,21,F2A_1749,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_77_0_22,77,0,22,F2A_1750,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_77_0_23,77,0,23,F2A_1751,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,460,40,1000,4000,FPGA_78_0_0,78,0,0,A2F_1728,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,460,40,1000,4000,FPGA_78_0_1,78,0,1,A2F_1729,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,460,40,1000,4000,FPGA_78_0_2,78,0,2,A2F_1730,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,460,40,1000,4000,FPGA_78_0_3,78,0,3,A2F_1731,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,460,40,1000,4000,FPGA_78_0_4,78,0,4,A2F_1732,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_78_0_5,78,0,5,A2F_1733,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_78_0_6,78,0,6,A2F_1734,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_78_0_7,78,0,7,A2F_1735,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_78_0_8,78,0,8,A2F_1736,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_78_0_9,78,0,9,A2F_1737,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_78_0_10,78,0,10,A2F_1738,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_78_0_11,78,0,11,A2F_1739,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_78_0_12,78,0,12,A2F_1740,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,980,40,2000,1000,FPGA_78_0_13,78,0,13,A2F_1741,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,980,40,2000,1000,FPGA_78_0_14,78,0,14,A2F_1742,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,980,40,2000,1000,FPGA_78_0_15,78,0,15,A2F_1743,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,70,40,1000,1000,FPGA_79_0_0,79,0,0,F2A_1776,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_79_0_1,79,0,1,F2A_1777,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_79_0_2,79,0,2,F2A_1778,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_79_0_3,79,0,3,F2A_1779,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_79_0_4,79,0,4,F2A_1780,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_79_0_5,79,0,5,F2A_1781,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_79_0_6,79,0,6,F2A_1782,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_79_0_7,79,0,7,F2A_1783,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_79_0_8,79,0,8,F2A_1784,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_79_0_9,79,0,9,F2A_1785,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_79_0_10,79,0,10,F2A_1786,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,330,40,1000,3000,FPGA_79_0_11,79,0,11,F2A_1787,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,330,40,1000,3000,FPGA_79_0_12,79,0,12,F2A_1788,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,330,40,1000,3000,FPGA_79_0_13,79,0,13,F2A_1789,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,330,40,1000,3000,FPGA_79_0_14,79,0,14,F2A_1790,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_79_0_15,79,0,15,F2A_1791,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_79_0_16,79,0,16,F2A_1792,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_79_0_17,79,0,17,F2A_1793,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_79_0_18,79,0,18,F2A_1794,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_79_0_19,79,0,19,F2A_1795,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_79_0_20,79,0,20,F2A_1796,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_79_0_21,79,0,21,F2A_1797,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_79_0_22,79,0,22,F2A_1798,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_79_0_23,79,0,23,F2A_1799,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,460,40,1000,4000,FPGA_80_0_0,80,0,0,A2F_1776,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,460,40,1000,4000,FPGA_80_0_1,80,0,1,A2F_1777,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,460,40,1000,4000,FPGA_80_0_2,80,0,2,A2F_1778,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,460,40,1000,4000,FPGA_80_0_3,80,0,3,A2F_1779,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,460,40,1000,4000,FPGA_80_0_4,80,0,4,A2F_1780,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_80_0_5,80,0,5,A2F_1781,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_80_0_6,80,0,6,A2F_1782,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_80_0_7,80,0,7,A2F_1783,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_80_0_8,80,0,8,A2F_1784,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_80_0_9,80,0,9,A2F_1785,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_80_0_10,80,0,10,A2F_1786,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_80_0_11,80,0,11,A2F_1787,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_80_0_12,80,0,12,A2F_1788,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,980,40,2000,1000,FPGA_80_0_13,80,0,13,A2F_1789,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,980,40,2000,1000,FPGA_80_0_14,80,0,14,A2F_1790,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,980,40,2000,1000,FPGA_80_0_15,80,0,15,A2F_1791,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,70,40,1000,1000,FPGA_81_0_0,81,0,0,F2A_1824,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_81_0_1,81,0,1,F2A_1825,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_81_0_2,81,0,2,F2A_1826,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_81_0_3,81,0,3,F2A_1827,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_81_0_4,81,0,4,F2A_1828,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_81_0_5,81,0,5,F2A_1829,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_81_0_6,81,0,6,F2A_1830,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_81_0_7,81,0,7,F2A_1831,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_81_0_8,81,0,8,F2A_1832,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_81_0_9,81,0,9,F2A_1833,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_81_0_10,81,0,10,F2A_1834,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,330,40,1000,3000,FPGA_81_0_11,81,0,11,F2A_1835,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,330,40,1000,3000,FPGA_81_0_12,81,0,12,F2A_1836,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,330,40,1000,3000,FPGA_81_0_13,81,0,13,F2A_1837,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,330,40,1000,3000,FPGA_81_0_14,81,0,14,F2A_1838,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_81_0_15,81,0,15,F2A_1839,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_81_0_16,81,0,16,F2A_1840,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_81_0_17,81,0,17,F2A_1841,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_81_0_18,81,0,18,F2A_1842,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_81_0_19,81,0,19,F2A_1843,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_81_0_20,81,0,20,F2A_1844,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_81_0_21,81,0,21,F2A_1845,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_81_0_22,81,0,22,F2A_1846,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_81_0_23,81,0,23,F2A_1847,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,460,40,1000,4000,FPGA_82_0_0,82,0,0,A2F_1824,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,460,40,1000,4000,FPGA_82_0_1,82,0,1,A2F_1825,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,460,40,1000,4000,FPGA_82_0_2,82,0,2,A2F_1826,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,460,40,1000,4000,FPGA_82_0_3,82,0,3,A2F_1827,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,460,40,1000,4000,FPGA_82_0_4,82,0,4,A2F_1828,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_82_0_5,82,0,5,A2F_1829,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_82_0_6,82,0,6,A2F_1830,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_82_0_7,82,0,7,A2F_1831,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_82_0_8,82,0,8,A2F_1832,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_82_0_9,82,0,9,A2F_1833,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_82_0_10,82,0,10,A2F_1834,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_82_0_11,82,0,11,A2F_1835,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_82_0_12,82,0,12,A2F_1836,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,980,40,2000,1000,FPGA_82_0_13,82,0,13,A2F_1837,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,980,40,2000,1000,FPGA_82_0_14,82,0,14,A2F_1838,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,980,40,2000,1000,FPGA_82_0_15,82,0,15,A2F_1839,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,70,40,1000,1000,FPGA_83_0_0,83,0,0,F2A_1872,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_83_0_1,83,0,1,F2A_1873,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_83_0_2,83,0,2,F2A_1874,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_83_0_3,83,0,3,F2A_1875,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_83_0_4,83,0,4,F2A_1876,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_83_0_5,83,0,5,F2A_1877,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_83_0_6,83,0,6,F2A_1878,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_83_0_7,83,0,7,F2A_1879,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_83_0_8,83,0,8,F2A_1880,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_83_0_9,83,0,9,F2A_1881,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_83_0_10,83,0,10,F2A_1882,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,330,40,1000,3000,FPGA_83_0_11,83,0,11,F2A_1883,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,330,40,1000,3000,FPGA_83_0_12,83,0,12,F2A_1884,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,330,40,1000,3000,FPGA_83_0_13,83,0,13,F2A_1885,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,330,40,1000,3000,FPGA_83_0_14,83,0,14,F2A_1886,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_83_0_15,83,0,15,F2A_1887,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_83_0_16,83,0,16,F2A_1888,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_83_0_17,83,0,17,F2A_1889,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_83_0_18,83,0,18,F2A_1890,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_83_0_19,83,0,19,F2A_1891,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_83_0_20,83,0,20,F2A_1892,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_83_0_21,83,0,21,F2A_1893,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_83_0_22,83,0,22,F2A_1894,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_83_0_23,83,0,23,F2A_1895,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,460,40,1000,4000,FPGA_84_0_0,84,0,0,A2F_1872,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,460,40,1000,4000,FPGA_84_0_1,84,0,1,A2F_1873,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,460,40,1000,4000,FPGA_84_0_2,84,0,2,A2F_1874,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,460,40,1000,4000,FPGA_84_0_3,84,0,3,A2F_1875,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,460,40,1000,4000,FPGA_84_0_4,84,0,4,A2F_1876,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_84_0_5,84,0,5,A2F_1877,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_84_0_6,84,0,6,A2F_1878,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_84_0_7,84,0,7,A2F_1879,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_84_0_8,84,0,8,A2F_1880,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_84_0_9,84,0,9,A2F_1881,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_84_0_10,84,0,10,A2F_1882,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_84_0_11,84,0,11,A2F_1883,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_84_0_12,84,0,12,A2F_1884,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,980,40,2000,1000,FPGA_84_0_13,84,0,13,A2F_1885,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,980,40,2000,1000,FPGA_84_0_14,84,0,14,A2F_1886,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,980,40,2000,1000,FPGA_84_0_15,84,0,15,A2F_1887,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,70,40,1000,1000,FPGA_85_0_0,85,0,0,F2A_1920,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_85_0_1,85,0,1,F2A_1921,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_85_0_2,85,0,2,F2A_1922,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_85_0_3,85,0,3,F2A_1923,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_85_0_4,85,0,4,F2A_1924,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_85_0_5,85,0,5,F2A_1925,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_85_0_6,85,0,6,F2A_1926,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_85_0_7,85,0,7,F2A_1927,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_85_0_8,85,0,8,F2A_1928,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_85_0_9,85,0,9,F2A_1929,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_85_0_10,85,0,10,F2A_1930,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,330,40,1000,3000,FPGA_85_0_11,85,0,11,F2A_1931,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,330,40,1000,3000,FPGA_85_0_12,85,0,12,F2A_1932,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,330,40,1000,3000,FPGA_85_0_13,85,0,13,F2A_1933,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,330,40,1000,3000,FPGA_85_0_14,85,0,14,F2A_1934,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_85_0_15,85,0,15,F2A_1935,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_85_0_16,85,0,16,F2A_1936,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_85_0_17,85,0,17,F2A_1937,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_85_0_18,85,0,18,F2A_1938,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_85_0_19,85,0,19,F2A_1939,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_85_0_20,85,0,20,F2A_1940,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_85_0_21,85,0,21,F2A_1941,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_85_0_22,85,0,22,F2A_1942,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_85_0_23,85,0,23,F2A_1943,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,460,40,1000,4000,FPGA_86_0_0,86,0,0,A2F_1920,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,460,40,1000,4000,FPGA_86_0_1,86,0,1,A2F_1921,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,460,40,1000,4000,FPGA_86_0_2,86,0,2,A2F_1922,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,460,40,1000,4000,FPGA_86_0_3,86,0,3,A2F_1923,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,460,40,1000,4000,FPGA_86_0_4,86,0,4,A2F_1924,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_86_0_5,86,0,5,A2F_1925,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_86_0_6,86,0,6,A2F_1926,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_86_0_7,86,0,7,A2F_1927,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_86_0_8,86,0,8,A2F_1928,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_86_0_9,86,0,9,A2F_1929,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_86_0_10,86,0,10,A2F_1930,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_86_0_11,86,0,11,A2F_1931,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_86_0_12,86,0,12,A2F_1932,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,980,40,2000,1000,FPGA_86_0_13,86,0,13,A2F_1933,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,980,40,2000,1000,FPGA_86_0_14,86,0,14,A2F_1934,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,980,40,2000,1000,FPGA_86_0_15,86,0,15,A2F_1935,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,70,40,1000,1000,FPGA_87_0_0,87,0,0,F2A_1968,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_87_0_1,87,0,1,F2A_1969,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_87_0_2,87,0,2,F2A_1970,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_87_0_3,87,0,3,F2A_1971,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_87_0_4,87,0,4,F2A_1972,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_87_0_5,87,0,5,F2A_1973,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_87_0_6,87,0,6,F2A_1974,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_87_0_7,87,0,7,F2A_1975,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_87_0_8,87,0,8,F2A_1976,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_87_0_9,87,0,9,F2A_1977,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_87_0_10,87,0,10,F2A_1978,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,330,40,1000,3000,FPGA_87_0_11,87,0,11,F2A_1979,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,330,40,1000,3000,FPGA_87_0_12,87,0,12,F2A_1980,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,330,40,1000,3000,FPGA_87_0_13,87,0,13,F2A_1981,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,330,40,1000,3000,FPGA_87_0_14,87,0,14,F2A_1982,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_87_0_15,87,0,15,F2A_1983,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_87_0_16,87,0,16,F2A_1984,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_87_0_17,87,0,17,F2A_1985,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_87_0_18,87,0,18,F2A_1986,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_87_0_19,87,0,19,F2A_1987,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_87_0_20,87,0,20,F2A_1988,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_87_0_21,87,0,21,F2A_1989,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_87_0_22,87,0,22,F2A_1990,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_87_0_23,87,0,23,F2A_1991,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,460,40,1000,4000,FPGA_88_0_0,88,0,0,A2F_1968,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,460,40,1000,4000,FPGA_88_0_1,88,0,1,A2F_1969,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,460,40,1000,4000,FPGA_88_0_2,88,0,2,A2F_1970,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,460,40,1000,4000,FPGA_88_0_3,88,0,3,A2F_1971,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,460,40,1000,4000,FPGA_88_0_4,88,0,4,A2F_1972,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_88_0_5,88,0,5,A2F_1973,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_88_0_6,88,0,6,A2F_1974,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_88_0_7,88,0,7,A2F_1975,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_88_0_8,88,0,8,A2F_1976,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_88_0_9,88,0,9,A2F_1977,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_88_0_10,88,0,10,A2F_1978,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_88_0_11,88,0,11,A2F_1979,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_88_0_12,88,0,12,A2F_1980,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,980,40,2000,1000,FPGA_88_0_13,88,0,13,A2F_1981,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,980,40,2000,1000,FPGA_88_0_14,88,0,14,A2F_1982,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,980,40,2000,1000,FPGA_88_0_15,88,0,15,A2F_1983,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_89_0_0,89,0,0,F2A_2016,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_89_0_1,89,0,1,F2A_2017,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_89_0_2,89,0,2,F2A_2018,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_89_0_3,89,0,3,F2A_2019,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_89_0_4,89,0,4,F2A_2020,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_89_0_5,89,0,5,F2A_2021,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_89_0_6,89,0,6,F2A_2022,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_89_0_7,89,0,7,F2A_2023,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_89_0_8,89,0,8,F2A_2024,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_90_0_0,90,0,0,A2F_2016,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_90_0_1,90,0,1,A2F_2017,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_90_0_2,90,0,2,A2F_2018,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_90_0_3,90,0,3,A2F_2019,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_90_0_4,90,0,4,A2F_2020,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_90_0_5,90,0,5,A2F_2021,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_90_0_6,90,0,6,A2F_2022,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_90_0_7,90,0,7,A2F_2023,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_90_0_8,90,0,8,A2F_2024,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_90_0_9,90,0,9,A2F_2025,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_90_0_10,90,0,10,A2F_2026,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_91_0_0,91,0,0,F2A_2040,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_91_0_1,91,0,1,F2A_2041,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_91_0_2,91,0,2,F2A_2042,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_91_0_3,91,0,3,F2A_2043,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_91_0_4,91,0,4,F2A_2044,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_91_0_5,91,0,5,F2A_2045,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_91_0_6,91,0,6,F2A_2046,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_91_0_7,91,0,7,F2A_2047,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_91_0_8,91,0,8,F2A_2048,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_91_0_9,91,0,9,F2A_2049,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_91_0_10,91,0,10,F2A_2050,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_91_0_11,91,0,11,F2A_2051,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_91_0_12,91,0,12,F2A_2052,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_91_0_13,91,0,13,F2A_2053,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_91_0_14,91,0,14,F2A_2054,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_91_0_15,91,0,15,F2A_2055,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_91_0_16,91,0,16,F2A_2056,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_91_0_17,91,0,17,F2A_2057,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_91_0_18,91,0,18,F2A_2058,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_91_0_19,91,0,19,F2A_2059,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_91_0_20,91,0,20,F2A_2060,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_91_0_21,91,0,21,F2A_2061,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_91_0_22,91,0,22,F2A_2062,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_91_0_23,91,0,23,F2A_2063,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_92_0_0,92,0,0,A2F_2040,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_92_0_1,92,0,1,A2F_2041,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_92_0_2,92,0,2,A2F_2042,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_92_0_3,92,0,3,A2F_2043,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_92_0_4,92,0,4,A2F_2044,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_92_0_5,92,0,5,A2F_2045,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_92_0_6,92,0,6,A2F_2046,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_92_0_7,92,0,7,A2F_2047,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_92_0_8,92,0,8,A2F_2048,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_92_0_9,92,0,9,A2F_2049,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_92_0_10,92,0,10,A2F_2050,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_92_0_11,92,0,11,A2F_2051,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_92_0_12,92,0,12,A2F_2052,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,980,40,2000,1000,FPGA_92_0_13,92,0,13,A2F_2053,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,980,40,2000,1000,FPGA_92_0_14,92,0,14,A2F_2054,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,980,40,2000,1000,FPGA_92_0_15,92,0,15,A2F_2055,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,70,40,1000,1000,FPGA_93_0_0,93,0,0,F2A_2088,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_93_0_1,93,0,1,F2A_2089,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_93_0_2,93,0,2,F2A_2090,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_93_0_3,93,0,3,F2A_2091,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_93_0_4,93,0,4,F2A_2092,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_93_0_5,93,0,5,F2A_2093,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_93_0_6,93,0,6,F2A_2094,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_93_0_7,93,0,7,F2A_2095,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_93_0_8,93,0,8,F2A_2096,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_93_0_9,93,0,9,F2A_2097,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_93_0_10,93,0,10,F2A_2098,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,330,40,1000,3000,FPGA_93_0_11,93,0,11,F2A_2099,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,330,40,1000,3000,FPGA_93_0_12,93,0,12,F2A_2100,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,330,40,1000,3000,FPGA_93_0_13,93,0,13,F2A_2101,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,330,40,1000,3000,FPGA_93_0_14,93,0,14,F2A_2102,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_93_0_15,93,0,15,F2A_2103,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_93_0_16,93,0,16,F2A_2104,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_93_0_17,93,0,17,F2A_2105,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_93_0_18,93,0,18,F2A_2106,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_93_0_19,93,0,19,F2A_2107,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_93_0_20,93,0,20,F2A_2108,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_93_0_21,93,0,21,F2A_2109,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_93_0_22,93,0,22,F2A_2110,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_93_0_23,93,0,23,F2A_2111,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,460,40,1000,4000,FPGA_94_0_0,94,0,0,A2F_2088,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,460,40,1000,4000,FPGA_94_0_1,94,0,1,A2F_2089,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,460,40,1000,4000,FPGA_94_0_2,94,0,2,A2F_2090,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,460,40,1000,4000,FPGA_94_0_3,94,0,3,A2F_2091,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,460,40,1000,4000,FPGA_94_0_4,94,0,4,A2F_2092,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_94_0_5,94,0,5,A2F_2093,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_94_0_6,94,0,6,A2F_2094,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_94_0_7,94,0,7,A2F_2095,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_94_0_8,94,0,8,A2F_2096,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_94_0_9,94,0,9,A2F_2097,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_94_0_10,94,0,10,A2F_2098,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_94_0_11,94,0,11,A2F_2099,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_94_0_12,94,0,12,A2F_2100,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,980,40,2000,1000,FPGA_94_0_13,94,0,13,A2F_2101,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,980,40,2000,1000,FPGA_94_0_14,94,0,14,A2F_2102,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,980,40,2000,1000,FPGA_94_0_15,94,0,15,A2F_2103,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,70,40,1000,1000,FPGA_95_0_0,95,0,0,F2A_2136,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_95_0_1,95,0,1,F2A_2137,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_95_0_2,95,0,2,F2A_2138,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_95_0_3,95,0,3,F2A_2139,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_95_0_4,95,0,4,F2A_2140,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_95_0_5,95,0,5,F2A_2141,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_95_0_6,95,0,6,F2A_2142,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_95_0_7,95,0,7,F2A_2143,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_95_0_8,95,0,8,F2A_2144,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_95_0_9,95,0,9,F2A_2145,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_95_0_10,95,0,10,F2A_2146,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,330,40,1000,3000,FPGA_95_0_11,95,0,11,F2A_2147,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,330,40,1000,3000,FPGA_95_0_12,95,0,12,F2A_2148,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,330,40,1000,3000,FPGA_95_0_13,95,0,13,F2A_2149,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,330,40,1000,3000,FPGA_95_0_14,95,0,14,F2A_2150,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_95_0_15,95,0,15,F2A_2151,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_95_0_16,95,0,16,F2A_2152,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_95_0_17,95,0,17,F2A_2153,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_95_0_18,95,0,18,F2A_2154,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_95_0_19,95,0,19,F2A_2155,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_95_0_20,95,0,20,F2A_2156,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_95_0_21,95,0,21,F2A_2157,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_95_0_22,95,0,22,F2A_2158,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_95_0_23,95,0,23,F2A_2159,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,460,40,1000,4000,FPGA_96_0_0,96,0,0,A2F_2136,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,460,40,1000,4000,FPGA_96_0_1,96,0,1,A2F_2137,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,460,40,1000,4000,FPGA_96_0_2,96,0,2,A2F_2138,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,460,40,1000,4000,FPGA_96_0_3,96,0,3,A2F_2139,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,460,40,1000,4000,FPGA_96_0_4,96,0,4,A2F_2140,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_96_0_5,96,0,5,A2F_2141,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_96_0_6,96,0,6,A2F_2142,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_96_0_7,96,0,7,A2F_2143,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_96_0_8,96,0,8,A2F_2144,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_96_0_9,96,0,9,A2F_2145,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_96_0_10,96,0,10,A2F_2146,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_96_0_11,96,0,11,A2F_2147,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_96_0_12,96,0,12,A2F_2148,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,980,40,2000,1000,FPGA_96_0_13,96,0,13,A2F_2149,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,980,40,2000,1000,FPGA_96_0_14,96,0,14,A2F_2150,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,980,40,2000,1000,FPGA_96_0_15,96,0,15,A2F_2151,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,70,40,1000,1000,FPGA_97_0_0,97,0,0,F2A_2184,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_97_0_1,97,0,1,F2A_2185,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_97_0_2,97,0,2,F2A_2186,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_97_0_3,97,0,3,F2A_2187,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_97_0_4,97,0,4,F2A_2188,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_97_0_5,97,0,5,F2A_2189,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_97_0_6,97,0,6,F2A_2190,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_97_0_7,97,0,7,F2A_2191,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_97_0_8,97,0,8,F2A_2192,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_97_0_9,97,0,9,F2A_2193,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_97_0_10,97,0,10,F2A_2194,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,330,40,1000,3000,FPGA_97_0_11,97,0,11,F2A_2195,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,330,40,1000,3000,FPGA_97_0_12,97,0,12,F2A_2196,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,330,40,1000,3000,FPGA_97_0_13,97,0,13,F2A_2197,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,330,40,1000,3000,FPGA_97_0_14,97,0,14,F2A_2198,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_97_0_15,97,0,15,F2A_2199,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_97_0_16,97,0,16,F2A_2200,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_97_0_17,97,0,17,F2A_2201,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_97_0_18,97,0,18,F2A_2202,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_97_0_19,97,0,19,F2A_2203,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_97_0_20,97,0,20,F2A_2204,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_97_0_21,97,0,21,F2A_2205,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_97_0_22,97,0,22,F2A_2206,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_97_0_23,97,0,23,F2A_2207,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,460,40,1000,4000,FPGA_98_0_0,98,0,0,A2F_2184,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,460,40,1000,4000,FPGA_98_0_1,98,0,1,A2F_2185,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,460,40,1000,4000,FPGA_98_0_2,98,0,2,A2F_2186,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,460,40,1000,4000,FPGA_98_0_3,98,0,3,A2F_2187,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,460,40,1000,4000,FPGA_98_0_4,98,0,4,A2F_2188,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_98_0_5,98,0,5,A2F_2189,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_98_0_6,98,0,6,A2F_2190,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_98_0_7,98,0,7,A2F_2191,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_98_0_8,98,0,8,A2F_2192,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_98_0_9,98,0,9,A2F_2193,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_98_0_10,98,0,10,A2F_2194,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_98_0_11,98,0,11,A2F_2195,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_98_0_12,98,0,12,A2F_2196,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,980,40,2000,1000,FPGA_98_0_13,98,0,13,A2F_2197,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,980,40,2000,1000,FPGA_98_0_14,98,0,14,A2F_2198,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,980,40,2000,1000,FPGA_98_0_15,98,0,15,A2F_2199,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,70,40,1000,1000,FPGA_99_0_0,99,0,0,F2A_2232,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_99_0_1,99,0,1,F2A_2233,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_99_0_2,99,0,2,F2A_2234,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_99_0_3,99,0,3,F2A_2235,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_99_0_4,99,0,4,F2A_2236,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_99_0_5,99,0,5,F2A_2237,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_99_0_6,99,0,6,F2A_2238,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_99_0_7,99,0,7,F2A_2239,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_99_0_8,99,0,8,F2A_2240,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_99_0_9,99,0,9,F2A_2241,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_99_0_10,99,0,10,F2A_2242,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,330,40,1000,3000,FPGA_99_0_11,99,0,11,F2A_2243,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,330,40,1000,3000,FPGA_99_0_12,99,0,12,F2A_2244,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,330,40,1000,3000,FPGA_99_0_13,99,0,13,F2A_2245,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,330,40,1000,3000,FPGA_99_0_14,99,0,14,F2A_2246,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_99_0_15,99,0,15,F2A_2247,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_99_0_16,99,0,16,F2A_2248,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_99_0_17,99,0,17,F2A_2249,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_99_0_18,99,0,18,F2A_2250,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_99_0_19,99,0,19,F2A_2251,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_99_0_20,99,0,20,F2A_2252,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_99_0_21,99,0,21,F2A_2253,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_99_0_22,99,0,22,F2A_2254,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_99_0_23,99,0,23,F2A_2255,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,460,40,1000,4000,FPGA_100_0_0,100,0,0,A2F_2232,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,460,40,1000,4000,FPGA_100_0_1,100,0,1,A2F_2233,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,460,40,1000,4000,FPGA_100_0_2,100,0,2,A2F_2234,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,460,40,1000,4000,FPGA_100_0_3,100,0,3,A2F_2235,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,460,40,1000,4000,FPGA_100_0_4,100,0,4,A2F_2236,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_100_0_5,100,0,5,A2F_2237,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_100_0_6,100,0,6,A2F_2238,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_100_0_7,100,0,7,A2F_2239,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_100_0_8,100,0,8,A2F_2240,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_100_0_9,100,0,9,A2F_2241,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_100_0_10,100,0,10,A2F_2242,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_100_0_11,100,0,11,A2F_2243,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_100_0_12,100,0,12,A2F_2244,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,980,40,2000,1000,FPGA_100_0_13,100,0,13,A2F_2245,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,980,40,2000,1000,FPGA_100_0_14,100,0,14,A2F_2246,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,980,40,2000,1000,FPGA_100_0_15,100,0,15,A2F_2247,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,70,40,1000,1000,FPGA_101_0_0,101,0,0,F2A_2280,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_101_0_1,101,0,1,F2A_2281,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_101_0_2,101,0,2,F2A_2282,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_101_0_3,101,0,3,F2A_2283,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_101_0_4,101,0,4,F2A_2284,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_101_0_5,101,0,5,F2A_2285,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_101_0_6,101,0,6,F2A_2286,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_101_0_7,101,0,7,F2A_2287,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_101_0_8,101,0,8,F2A_2288,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_101_0_9,101,0,9,F2A_2289,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_101_0_10,101,0,10,F2A_2290,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,330,40,1000,3000,FPGA_101_0_11,101,0,11,F2A_2291,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,330,40,1000,3000,FPGA_101_0_12,101,0,12,F2A_2292,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,330,40,1000,3000,FPGA_101_0_13,101,0,13,F2A_2293,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,330,40,1000,3000,FPGA_101_0_14,101,0,14,F2A_2294,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_101_0_15,101,0,15,F2A_2295,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_101_0_16,101,0,16,F2A_2296,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_101_0_17,101,0,17,F2A_2297,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_101_0_18,101,0,18,F2A_2298,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_101_0_19,101,0,19,F2A_2299,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_101_0_20,101,0,20,F2A_2300,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_101_0_21,101,0,21,F2A_2301,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_101_0_22,101,0,22,F2A_2302,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_101_0_23,101,0,23,F2A_2303,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,460,40,1000,4000,FPGA_102_0_0,102,0,0,A2F_2280,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,460,40,1000,4000,FPGA_102_0_1,102,0,1,A2F_2281,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,460,40,1000,4000,FPGA_102_0_2,102,0,2,A2F_2282,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,460,40,1000,4000,FPGA_102_0_3,102,0,3,A2F_2283,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,460,40,1000,4000,FPGA_102_0_4,102,0,4,A2F_2284,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_102_0_5,102,0,5,A2F_2285,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_102_0_6,102,0,6,A2F_2286,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_102_0_7,102,0,7,A2F_2287,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_102_0_8,102,0,8,A2F_2288,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_102_0_9,102,0,9,A2F_2289,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_102_0_10,102,0,10,A2F_2290,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_102_0_11,102,0,11,A2F_2291,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_102_0_12,102,0,12,A2F_2292,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,980,40,2000,1000,FPGA_102_0_13,102,0,13,A2F_2293,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,980,40,2000,1000,FPGA_102_0_14,102,0,14,A2F_2294,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,980,40,2000,1000,FPGA_102_0_15,102,0,15,A2F_2295,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,70,40,1000,1000,FPGA_103_0_0,103,0,0,F2A_2328,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_103_0_1,103,0,1,F2A_2329,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_103_0_2,103,0,2,F2A_2330,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_103_0_3,103,0,3,F2A_2331,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_103_0_4,103,0,4,F2A_2332,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_103_0_5,103,0,5,F2A_2333,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_103_0_6,103,0,6,F2A_2334,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_103_0_7,103,0,7,F2A_2335,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_103_0_8,103,0,8,F2A_2336,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_103_0_9,103,0,9,F2A_2337,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_103_0_10,103,0,10,F2A_2338,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,330,40,1000,3000,FPGA_103_0_11,103,0,11,F2A_2339,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,330,40,1000,3000,FPGA_103_0_12,103,0,12,F2A_2340,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,330,40,1000,3000,FPGA_103_0_13,103,0,13,F2A_2341,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,330,40,1000,3000,FPGA_103_0_14,103,0,14,F2A_2342,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_103_0_15,103,0,15,F2A_2343,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_103_0_16,103,0,16,F2A_2344,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_103_0_17,103,0,17,F2A_2345,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_103_0_18,103,0,18,F2A_2346,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_103_0_19,103,0,19,F2A_2347,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_103_0_20,103,0,20,F2A_2348,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_103_0_21,103,0,21,F2A_2349,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_103_0_22,103,0,22,F2A_2350,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_103_0_23,103,0,23,F2A_2351,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,460,40,1000,4000,FPGA_104_0_0,104,0,0,A2F_2328,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,460,40,1000,4000,FPGA_104_0_1,104,0,1,A2F_2329,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,460,40,1000,4000,FPGA_104_0_2,104,0,2,A2F_2330,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,460,40,1000,4000,FPGA_104_0_3,104,0,3,A2F_2331,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,460,40,1000,4000,FPGA_104_0_4,104,0,4,A2F_2332,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_104_0_5,104,0,5,A2F_2333,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_104_0_6,104,0,6,A2F_2334,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_104_0_7,104,0,7,A2F_2335,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_104_0_8,104,0,8,A2F_2336,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_104_0_9,104,0,9,A2F_2337,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_104_0_10,104,0,10,A2F_2338,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_104_0_11,104,0,11,A2F_2339,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_104_0_12,104,0,12,A2F_2340,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,980,40,2000,1000,FPGA_104_0_13,104,0,13,A2F_2341,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,980,40,2000,1000,FPGA_104_0_14,104,0,14,A2F_2342,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,980,40,2000,1000,FPGA_104_0_15,104,0,15,A2F_2343,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,70,40,1000,1000,FPGA_105_0_0,105,0,0,F2A_2376,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_105_0_1,105,0,1,F2A_2377,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_105_0_2,105,0,2,F2A_2378,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_105_0_3,105,0,3,F2A_2379,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_105_0_4,105,0,4,F2A_2380,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_105_0_5,105,0,5,F2A_2381,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_105_0_6,105,0,6,F2A_2382,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_105_0_7,105,0,7,F2A_2383,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_105_0_8,105,0,8,F2A_2384,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_105_0_9,105,0,9,F2A_2385,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_105_0_10,105,0,10,F2A_2386,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,330,40,1000,3000,FPGA_105_0_11,105,0,11,F2A_2387,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,330,40,1000,3000,FPGA_105_0_12,105,0,12,F2A_2388,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,330,40,1000,3000,FPGA_105_0_13,105,0,13,F2A_2389,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,330,40,1000,3000,FPGA_105_0_14,105,0,14,F2A_2390,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_105_0_15,105,0,15,F2A_2391,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_105_0_16,105,0,16,F2A_2392,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_105_0_17,105,0,17,F2A_2393,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_105_0_18,105,0,18,F2A_2394,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_105_0_19,105,0,19,F2A_2395,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_105_0_20,105,0,20,F2A_2396,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_105_0_21,105,0,21,F2A_2397,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_105_0_22,105,0,22,F2A_2398,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_105_0_23,105,0,23,F2A_2399,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,460,40,1000,4000,FPGA_106_0_0,106,0,0,A2F_2376,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,460,40,1000,4000,FPGA_106_0_1,106,0,1,A2F_2377,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,460,40,1000,4000,FPGA_106_0_2,106,0,2,A2F_2378,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,460,40,1000,4000,FPGA_106_0_3,106,0,3,A2F_2379,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,460,40,1000,4000,FPGA_106_0_4,106,0,4,A2F_2380,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_106_0_5,106,0,5,A2F_2381,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_106_0_6,106,0,6,A2F_2382,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_106_0_7,106,0,7,A2F_2383,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_106_0_8,106,0,8,A2F_2384,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_106_0_9,106,0,9,A2F_2385,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_106_0_10,106,0,10,A2F_2386,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_106_0_11,106,0,11,A2F_2387,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_106_0_12,106,0,12,A2F_2388,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,980,40,2000,1000,FPGA_106_0_13,106,0,13,A2F_2389,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,980,40,2000,1000,FPGA_106_0_14,106,0,14,A2F_2390,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,980,40,2000,1000,FPGA_106_0_15,106,0,15,A2F_2391,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,70,40,1000,1000,FPGA_107_0_0,107,0,0,F2A_2424,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_107_0_1,107,0,1,F2A_2425,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_107_0_2,107,0,2,F2A_2426,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_107_0_3,107,0,3,F2A_2427,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_107_0_4,107,0,4,F2A_2428,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_107_0_5,107,0,5,F2A_2429,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_107_0_6,107,0,6,F2A_2430,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_107_0_7,107,0,7,F2A_2431,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_107_0_8,107,0,8,F2A_2432,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_107_0_9,107,0,9,F2A_2433,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_107_0_10,107,0,10,F2A_2434,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,330,40,1000,3000,FPGA_107_0_11,107,0,11,F2A_2435,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,330,40,1000,3000,FPGA_107_0_12,107,0,12,F2A_2436,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,330,40,1000,3000,FPGA_107_0_13,107,0,13,F2A_2437,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,330,40,1000,3000,FPGA_107_0_14,107,0,14,F2A_2438,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_107_0_15,107,0,15,F2A_2439,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_107_0_16,107,0,16,F2A_2440,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_107_0_17,107,0,17,F2A_2441,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_107_0_18,107,0,18,F2A_2442,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_107_0_19,107,0,19,F2A_2443,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_107_0_20,107,0,20,F2A_2444,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_107_0_21,107,0,21,F2A_2445,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_107_0_22,107,0,22,F2A_2446,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_107_0_23,107,0,23,F2A_2447,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,460,40,1000,4000,FPGA_108_0_0,108,0,0,A2F_2424,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,460,40,1000,4000,FPGA_108_0_1,108,0,1,A2F_2425,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,460,40,1000,4000,FPGA_108_0_2,108,0,2,A2F_2426,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,460,40,1000,4000,FPGA_108_0_3,108,0,3,A2F_2427,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,460,40,1000,4000,FPGA_108_0_4,108,0,4,A2F_2428,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_108_0_5,108,0,5,A2F_2429,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_108_0_6,108,0,6,A2F_2430,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_108_0_7,108,0,7,A2F_2431,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_108_0_8,108,0,8,A2F_2432,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_108_0_9,108,0,9,A2F_2433,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_108_0_10,108,0,10,A2F_2434,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_108_0_11,108,0,11,A2F_2435,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_108_0_12,108,0,12,A2F_2436,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,980,40,2000,1000,FPGA_108_0_13,108,0,13,A2F_2437,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,980,40,2000,1000,FPGA_108_0_14,108,0,14,A2F_2438,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,980,40,2000,1000,FPGA_108_0_15,108,0,15,A2F_2439,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,70,40,1000,1000,FPGA_109_0_0,109,0,0,F2A_2472,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_109_0_1,109,0,1,F2A_2473,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_109_0_2,109,0,2,F2A_2474,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_109_0_3,109,0,3,F2A_2475,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_109_0_4,109,0,4,F2A_2476,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_109_0_5,109,0,5,F2A_2477,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_109_0_6,109,0,6,F2A_2478,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_109_0_7,109,0,7,F2A_2479,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_109_0_8,109,0,8,F2A_2480,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_109_0_9,109,0,9,F2A_2481,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_109_0_10,109,0,10,F2A_2482,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,330,40,1000,3000,FPGA_109_0_11,109,0,11,F2A_2483,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,330,40,1000,3000,FPGA_109_0_12,109,0,12,F2A_2484,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,330,40,1000,3000,FPGA_109_0_13,109,0,13,F2A_2485,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,330,40,1000,3000,FPGA_109_0_14,109,0,14,F2A_2486,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_109_0_15,109,0,15,F2A_2487,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_109_0_16,109,0,16,F2A_2488,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_109_0_17,109,0,17,F2A_2489,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_109_0_18,109,0,18,F2A_2490,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_109_0_19,109,0,19,F2A_2491,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_109_0_20,109,0,20,F2A_2492,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_109_0_21,109,0,21,F2A_2493,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_109_0_22,109,0,22,F2A_2494,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_109_0_23,109,0,23,F2A_2495,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,460,40,1000,4000,FPGA_110_0_0,110,0,0,A2F_2472,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,460,40,1000,4000,FPGA_110_0_1,110,0,1,A2F_2473,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,460,40,1000,4000,FPGA_110_0_2,110,0,2,A2F_2474,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,460,40,1000,4000,FPGA_110_0_3,110,0,3,A2F_2475,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,460,40,1000,4000,FPGA_110_0_4,110,0,4,A2F_2476,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_110_0_5,110,0,5,A2F_2477,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_110_0_6,110,0,6,A2F_2478,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_110_0_7,110,0,7,A2F_2479,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_110_0_8,110,0,8,A2F_2480,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_110_0_9,110,0,9,A2F_2481,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_110_0_10,110,0,10,A2F_2482,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_110_0_11,110,0,11,A2F_2483,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_110_0_12,110,0,12,A2F_2484,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,980,40,2000,1000,FPGA_110_0_13,110,0,13,A2F_2485,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,980,40,2000,1000,FPGA_110_0_14,110,0,14,A2F_2486,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,980,40,2000,1000,FPGA_110_0_15,110,0,15,A2F_2487,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_111_0_0,111,0,0,F2A_2520,f2g_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_111_0_1,111,0,1,F2A_2521,f2g_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_111_0_2,111,0,2,F2A_2522,f2g_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_111_0_3,111,0,3,F2A_2523,f2g_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_111_0_4,111,0,4,F2A_2524,f2g_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_111_0_5,111,0,5,F2A_2525,f2g_trx_dly_ld,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_111_0_6,111,0,6,F2A_2526,f2g_trx_dly_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_111_0_7,111,0,7,F2A_2527,f2g_trx_dly_inc,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_111_0_8,111,0,8,F2A_2528,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_112_0_0,112,0,0,A2F_2520,g2f_trx_dly_tap[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_112_0_1,112,0,1,A2F_2521,g2f_trx_dly_tap[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_112_0_2,112,0,2,A2F_2522,g2f_trx_dly_tap[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_112_0_3,112,0,3,A2F_2523,g2f_trx_dly_tap[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_112_0_4,112,0,4,A2F_2524,g2f_trx_dly_tap[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_112_0_5,112,0,5,A2F_2525,g2f_trx_dly_tap[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_112_0_6,112,0,6,A2F_2526,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_112_0_7,112,0,7,A2F_2527,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_112_0_8,112,0,8,A2F_2528,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_112_0_9,112,0,9,A2F_2529,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_112_0_10,112,0,10,A2F_2530,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_113_0_0,113,0,0,F2A_2544,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_113_0_1,113,0,1,F2A_2545,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_113_0_2,113,0,2,F2A_2546,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_113_0_3,113,0,3,F2A_2547,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_113_0_4,113,0,4,F2A_2548,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_113_0_5,113,0,5,F2A_2549,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_113_0_6,113,0,6,F2A_2550,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_113_0_7,113,0,7,F2A_2551,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_113_0_8,113,0,8,F2A_2552,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_113_0_9,113,0,9,F2A_2553,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_113_0_10,113,0,10,F2A_2554,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_113_0_11,113,0,11,F2A_2555,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_113_0_12,113,0,12,F2A_2556,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_113_0_13,113,0,13,F2A_2557,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_113_0_14,113,0,14,F2A_2558,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_113_0_15,113,0,15,F2A_2559,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_113_0_16,113,0,16,F2A_2560,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_113_0_17,113,0,17,F2A_2561,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_113_0_18,113,0,18,F2A_2562,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_113_0_19,113,0,19,F2A_2563,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_113_0_20,113,0,20,F2A_2564,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_113_0_21,113,0,21,F2A_2565,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_113_0_22,113,0,22,F2A_2566,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_113_0_23,113,0,23,F2A_2567,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_114_0_0,114,0,0,A2F_2544,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_114_0_1,114,0,1,A2F_2545,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_114_0_2,114,0,2,A2F_2546,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_114_0_3,114,0,3,A2F_2547,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_114_0_4,114,0,4,A2F_2548,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_114_0_5,114,0,5,A2F_2549,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_114_0_6,114,0,6,A2F_2550,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_114_0_7,114,0,7,A2F_2551,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_114_0_8,114,0,8,A2F_2552,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_114_0_9,114,0,9,A2F_2553,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_114_0_10,114,0,10,A2F_2554,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_114_0_11,114,0,11,A2F_2555,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_114_0_12,114,0,12,A2F_2556,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,980,40,2000,1000,FPGA_114_0_13,114,0,13,A2F_2557,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,980,40,2000,1000,FPGA_114_0_14,114,0,14,A2F_2558,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,980,40,2000,1000,FPGA_114_0_15,114,0,15,A2F_2559,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,70,40,1000,1000,FPGA_115_0_0,115,0,0,F2A_2592,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_115_0_1,115,0,1,F2A_2593,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_115_0_2,115,0,2,F2A_2594,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_115_0_3,115,0,3,F2A_2595,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_115_0_4,115,0,4,F2A_2596,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_115_0_5,115,0,5,F2A_2597,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_115_0_6,115,0,6,F2A_2598,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_115_0_7,115,0,7,F2A_2599,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_115_0_8,115,0,8,F2A_2600,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_115_0_9,115,0,9,F2A_2601,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_115_0_10,115,0,10,F2A_2602,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,330,40,1000,3000,FPGA_115_0_11,115,0,11,F2A_2603,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,330,40,1000,3000,FPGA_115_0_12,115,0,12,F2A_2604,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,330,40,1000,3000,FPGA_115_0_13,115,0,13,F2A_2605,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,330,40,1000,3000,FPGA_115_0_14,115,0,14,F2A_2606,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_115_0_15,115,0,15,F2A_2607,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_115_0_16,115,0,16,F2A_2608,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_115_0_17,115,0,17,F2A_2609,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_115_0_18,115,0,18,F2A_2610,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_115_0_19,115,0,19,F2A_2611,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_115_0_20,115,0,20,F2A_2612,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_115_0_21,115,0,21,F2A_2613,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_115_0_22,115,0,22,F2A_2614,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_115_0_23,115,0,23,F2A_2615,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,460,40,1000,4000,FPGA_116_0_0,116,0,0,A2F_2592,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,460,40,1000,4000,FPGA_116_0_1,116,0,1,A2F_2593,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,460,40,1000,4000,FPGA_116_0_2,116,0,2,A2F_2594,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,460,40,1000,4000,FPGA_116_0_3,116,0,3,A2F_2595,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,460,40,1000,4000,FPGA_116_0_4,116,0,4,A2F_2596,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_116_0_5,116,0,5,A2F_2597,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_116_0_6,116,0,6,A2F_2598,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_116_0_7,116,0,7,A2F_2599,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_116_0_8,116,0,8,A2F_2600,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_116_0_9,116,0,9,A2F_2601,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_116_0_10,116,0,10,A2F_2602,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_116_0_11,116,0,11,A2F_2603,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_116_0_12,116,0,12,A2F_2604,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,980,40,2000,1000,FPGA_116_0_13,116,0,13,A2F_2605,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,980,40,2000,1000,FPGA_116_0_14,116,0,14,A2F_2606,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,980,40,2000,1000,FPGA_116_0_15,116,0,15,A2F_2607,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,70,40,1000,1000,FPGA_117_0_0,117,0,0,F2A_2640,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_117_0_1,117,0,1,F2A_2641,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_117_0_2,117,0,2,F2A_2642,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_117_0_3,117,0,3,F2A_2643,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_117_0_4,117,0,4,F2A_2644,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_117_0_5,117,0,5,F2A_2645,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_117_0_6,117,0,6,F2A_2646,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_117_0_7,117,0,7,F2A_2647,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_117_0_8,117,0,8,F2A_2648,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_117_0_9,117,0,9,F2A_2649,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_117_0_10,117,0,10,F2A_2650,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,330,40,1000,3000,FPGA_117_0_11,117,0,11,F2A_2651,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,330,40,1000,3000,FPGA_117_0_12,117,0,12,F2A_2652,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,330,40,1000,3000,FPGA_117_0_13,117,0,13,F2A_2653,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,330,40,1000,3000,FPGA_117_0_14,117,0,14,F2A_2654,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_117_0_15,117,0,15,F2A_2655,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_117_0_16,117,0,16,F2A_2656,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_117_0_17,117,0,17,F2A_2657,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_117_0_18,117,0,18,F2A_2658,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_117_0_19,117,0,19,F2A_2659,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_117_0_20,117,0,20,F2A_2660,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_117_0_21,117,0,21,F2A_2661,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_117_0_22,117,0,22,F2A_2662,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_117_0_23,117,0,23,F2A_2663,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,460,40,1000,4000,FPGA_118_0_0,118,0,0,A2F_2640,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,460,40,1000,4000,FPGA_118_0_1,118,0,1,A2F_2641,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,460,40,1000,4000,FPGA_118_0_2,118,0,2,A2F_2642,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,460,40,1000,4000,FPGA_118_0_3,118,0,3,A2F_2643,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,460,40,1000,4000,FPGA_118_0_4,118,0,4,A2F_2644,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_118_0_5,118,0,5,A2F_2645,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_118_0_6,118,0,6,A2F_2646,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_118_0_7,118,0,7,A2F_2647,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_118_0_8,118,0,8,A2F_2648,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_118_0_9,118,0,9,A2F_2649,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_118_0_10,118,0,10,A2F_2650,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_118_0_11,118,0,11,A2F_2651,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_118_0_12,118,0,12,A2F_2652,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,980,40,2000,1000,FPGA_118_0_13,118,0,13,A2F_2653,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,980,40,2000,1000,FPGA_118_0_14,118,0,14,A2F_2654,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,980,40,2000,1000,FPGA_118_0_15,118,0,15,A2F_2655,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,70,40,1000,1000,FPGA_119_0_0,119,0,0,F2A_2688,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_119_0_1,119,0,1,F2A_2689,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_119_0_2,119,0,2,F2A_2690,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_119_0_3,119,0,3,F2A_2691,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_119_0_4,119,0,4,F2A_2692,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_119_0_5,119,0,5,F2A_2693,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_119_0_6,119,0,6,F2A_2694,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_119_0_7,119,0,7,F2A_2695,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_119_0_8,119,0,8,F2A_2696,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_119_0_9,119,0,9,F2A_2697,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_119_0_10,119,0,10,F2A_2698,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,330,40,1000,3000,FPGA_119_0_11,119,0,11,F2A_2699,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,330,40,1000,3000,FPGA_119_0_12,119,0,12,F2A_2700,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,330,40,1000,3000,FPGA_119_0_13,119,0,13,F2A_2701,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,330,40,1000,3000,FPGA_119_0_14,119,0,14,F2A_2702,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_119_0_15,119,0,15,F2A_2703,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_119_0_16,119,0,16,F2A_2704,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_119_0_17,119,0,17,F2A_2705,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_119_0_18,119,0,18,F2A_2706,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_119_0_19,119,0,19,F2A_2707,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_119_0_20,119,0,20,F2A_2708,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_119_0_21,119,0,21,F2A_2709,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_119_0_22,119,0,22,F2A_2710,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_119_0_23,119,0,23,F2A_2711,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,460,40,1000,4000,FPGA_120_0_0,120,0,0,A2F_2688,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,460,40,1000,4000,FPGA_120_0_1,120,0,1,A2F_2689,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,460,40,1000,4000,FPGA_120_0_2,120,0,2,A2F_2690,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,460,40,1000,4000,FPGA_120_0_3,120,0,3,A2F_2691,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,460,40,1000,4000,FPGA_120_0_4,120,0,4,A2F_2692,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_120_0_5,120,0,5,A2F_2693,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_120_0_6,120,0,6,A2F_2694,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_120_0_7,120,0,7,A2F_2695,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_120_0_8,120,0,8,A2F_2696,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_120_0_9,120,0,9,A2F_2697,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_120_0_10,120,0,10,A2F_2698,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_120_0_11,120,0,11,A2F_2699,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_120_0_12,120,0,12,A2F_2700,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,980,40,2000,1000,FPGA_120_0_13,120,0,13,A2F_2701,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,980,40,2000,1000,FPGA_120_0_14,120,0,14,A2F_2702,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,980,40,2000,1000,FPGA_120_0_15,120,0,15,A2F_2703,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,70,40,1000,1000,FPGA_121_0_0,121,0,0,F2A_2736,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_121_0_1,121,0,1,F2A_2737,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_121_0_2,121,0,2,F2A_2738,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_121_0_3,121,0,3,F2A_2739,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_121_0_4,121,0,4,F2A_2740,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_121_0_5,121,0,5,F2A_2741,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_121_0_6,121,0,6,F2A_2742,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_121_0_7,121,0,7,F2A_2743,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_121_0_8,121,0,8,F2A_2744,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_121_0_9,121,0,9,F2A_2745,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_121_0_10,121,0,10,F2A_2746,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,330,40,1000,3000,FPGA_121_0_11,121,0,11,F2A_2747,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,330,40,1000,3000,FPGA_121_0_12,121,0,12,F2A_2748,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,330,40,1000,3000,FPGA_121_0_13,121,0,13,F2A_2749,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,330,40,1000,3000,FPGA_121_0_14,121,0,14,F2A_2750,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_121_0_15,121,0,15,F2A_2751,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_121_0_16,121,0,16,F2A_2752,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_121_0_17,121,0,17,F2A_2753,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_121_0_18,121,0,18,F2A_2754,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_121_0_19,121,0,19,F2A_2755,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_121_0_20,121,0,20,F2A_2756,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_121_0_21,121,0,21,F2A_2757,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_121_0_22,121,0,22,F2A_2758,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_121_0_23,121,0,23,F2A_2759,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,460,40,1000,4000,FPGA_122_0_0,122,0,0,A2F_2736,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,460,40,1000,4000,FPGA_122_0_1,122,0,1,A2F_2737,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,460,40,1000,4000,FPGA_122_0_2,122,0,2,A2F_2738,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,460,40,1000,4000,FPGA_122_0_3,122,0,3,A2F_2739,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,460,40,1000,4000,FPGA_122_0_4,122,0,4,A2F_2740,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_122_0_5,122,0,5,A2F_2741,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_122_0_6,122,0,6,A2F_2742,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_122_0_7,122,0,7,A2F_2743,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_122_0_8,122,0,8,A2F_2744,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_122_0_9,122,0,9,A2F_2745,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_122_0_10,122,0,10,A2F_2746,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_122_0_11,122,0,11,A2F_2747,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_122_0_12,122,0,12,A2F_2748,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,980,40,2000,1000,FPGA_122_0_13,122,0,13,A2F_2749,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,980,40,2000,1000,FPGA_122_0_14,122,0,14,A2F_2750,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,980,40,2000,1000,FPGA_122_0_15,122,0,15,A2F_2751,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,70,40,1000,1000,FPGA_123_0_0,123,0,0,F2A_2784,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_123_0_1,123,0,1,F2A_2785,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_123_0_2,123,0,2,F2A_2786,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_123_0_3,123,0,3,F2A_2787,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_123_0_4,123,0,4,F2A_2788,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_123_0_5,123,0,5,F2A_2789,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_123_0_6,123,0,6,F2A_2790,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_123_0_7,123,0,7,F2A_2791,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_123_0_8,123,0,8,F2A_2792,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_123_0_9,123,0,9,F2A_2793,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_123_0_10,123,0,10,F2A_2794,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,330,40,1000,3000,FPGA_123_0_11,123,0,11,F2A_2795,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,330,40,1000,3000,FPGA_123_0_12,123,0,12,F2A_2796,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,330,40,1000,3000,FPGA_123_0_13,123,0,13,F2A_2797,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,330,40,1000,3000,FPGA_123_0_14,123,0,14,F2A_2798,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_123_0_15,123,0,15,F2A_2799,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_123_0_16,123,0,16,F2A_2800,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_123_0_17,123,0,17,F2A_2801,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_123_0_18,123,0,18,F2A_2802,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_123_0_19,123,0,19,F2A_2803,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_123_0_20,123,0,20,F2A_2804,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_123_0_21,123,0,21,F2A_2805,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_123_0_22,123,0,22,F2A_2806,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_123_0_23,123,0,23,F2A_2807,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,460,40,1000,4000,FPGA_124_0_0,124,0,0,A2F_2784,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,460,40,1000,4000,FPGA_124_0_1,124,0,1,A2F_2785,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,460,40,1000,4000,FPGA_124_0_2,124,0,2,A2F_2786,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,460,40,1000,4000,FPGA_124_0_3,124,0,3,A2F_2787,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,460,40,1000,4000,FPGA_124_0_4,124,0,4,A2F_2788,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_124_0_5,124,0,5,A2F_2789,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_124_0_6,124,0,6,A2F_2790,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_124_0_7,124,0,7,A2F_2791,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_124_0_8,124,0,8,A2F_2792,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_124_0_9,124,0,9,A2F_2793,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_124_0_10,124,0,10,A2F_2794,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_124_0_11,124,0,11,A2F_2795,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_124_0_12,124,0,12,A2F_2796,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,980,40,2000,1000,FPGA_124_0_13,124,0,13,A2F_2797,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,980,40,2000,1000,FPGA_124_0_14,124,0,14,A2F_2798,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,980,40,2000,1000,FPGA_124_0_15,124,0,15,A2F_2799,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,70,40,1000,1000,FPGA_125_0_0,125,0,0,F2A_2832,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_125_0_1,125,0,1,F2A_2833,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_125_0_2,125,0,2,F2A_2834,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_125_0_3,125,0,3,F2A_2835,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_125_0_4,125,0,4,F2A_2836,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_125_0_5,125,0,5,F2A_2837,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_125_0_6,125,0,6,F2A_2838,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_125_0_7,125,0,7,F2A_2839,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_125_0_8,125,0,8,F2A_2840,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_125_0_9,125,0,9,F2A_2841,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_125_0_10,125,0,10,F2A_2842,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,330,40,1000,3000,FPGA_125_0_11,125,0,11,F2A_2843,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,330,40,1000,3000,FPGA_125_0_12,125,0,12,F2A_2844,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,330,40,1000,3000,FPGA_125_0_13,125,0,13,F2A_2845,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,330,40,1000,3000,FPGA_125_0_14,125,0,14,F2A_2846,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_125_0_15,125,0,15,F2A_2847,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_125_0_16,125,0,16,F2A_2848,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_125_0_17,125,0,17,F2A_2849,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_125_0_18,125,0,18,F2A_2850,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_125_0_19,125,0,19,F2A_2851,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_125_0_20,125,0,20,F2A_2852,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_125_0_21,125,0,21,F2A_2853,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_125_0_22,125,0,22,F2A_2854,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_125_0_23,125,0,23,F2A_2855,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,460,40,1000,4000,FPGA_126_0_0,126,0,0,A2F_2832,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,460,40,1000,4000,FPGA_126_0_1,126,0,1,A2F_2833,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,460,40,1000,4000,FPGA_126_0_2,126,0,2,A2F_2834,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,460,40,1000,4000,FPGA_126_0_3,126,0,3,A2F_2835,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,460,40,1000,4000,FPGA_126_0_4,126,0,4,A2F_2836,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_126_0_5,126,0,5,A2F_2837,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_126_0_6,126,0,6,A2F_2838,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_126_0_7,126,0,7,A2F_2839,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_126_0_8,126,0,8,A2F_2840,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_126_0_9,126,0,9,A2F_2841,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_126_0_10,126,0,10,A2F_2842,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_126_0_11,126,0,11,A2F_2843,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_126_0_12,126,0,12,A2F_2844,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,980,40,2000,1000,FPGA_126_0_13,126,0,13,A2F_2845,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,980,40,2000,1000,FPGA_126_0_14,126,0,14,A2F_2846,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,980,40,2000,1000,FPGA_126_0_15,126,0,15,A2F_2847,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,70,40,1000,1000,FPGA_127_0_0,127,0,0,F2A_2880,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_127_0_1,127,0,1,F2A_2881,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_127_0_2,127,0,2,F2A_2882,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_127_0_3,127,0,3,F2A_2883,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_127_0_4,127,0,4,F2A_2884,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_127_0_5,127,0,5,F2A_2885,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_127_0_6,127,0,6,F2A_2886,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_127_0_7,127,0,7,F2A_2887,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_127_0_8,127,0,8,F2A_2888,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_127_0_9,127,0,9,F2A_2889,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_127_0_10,127,0,10,F2A_2890,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,330,40,1000,3000,FPGA_127_0_11,127,0,11,F2A_2891,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,330,40,1000,3000,FPGA_127_0_12,127,0,12,F2A_2892,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,330,40,1000,3000,FPGA_127_0_13,127,0,13,F2A_2893,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,330,40,1000,3000,FPGA_127_0_14,127,0,14,F2A_2894,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_127_0_15,127,0,15,F2A_2895,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_127_0_16,127,0,16,F2A_2896,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_127_0_17,127,0,17,F2A_2897,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_127_0_18,127,0,18,F2A_2898,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_127_0_19,127,0,19,F2A_2899,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_127_0_20,127,0,20,F2A_2900,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_127_0_21,127,0,21,F2A_2901,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_127_0_22,127,0,22,F2A_2902,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_127_0_23,127,0,23,F2A_2903,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,460,40,1000,4000,FPGA_128_0_0,128,0,0,A2F_2880,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,460,40,1000,4000,FPGA_128_0_1,128,0,1,A2F_2881,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,460,40,1000,4000,FPGA_128_0_2,128,0,2,A2F_2882,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,460,40,1000,4000,FPGA_128_0_3,128,0,3,A2F_2883,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,460,40,1000,4000,FPGA_128_0_4,128,0,4,A2F_2884,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_128_0_5,128,0,5,A2F_2885,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_128_0_6,128,0,6,A2F_2886,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_128_0_7,128,0,7,A2F_2887,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_128_0_8,128,0,8,A2F_2888,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_128_0_9,128,0,9,A2F_2889,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_128_0_10,128,0,10,A2F_2890,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_128_0_11,128,0,11,A2F_2891,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_128_0_12,128,0,12,A2F_2892,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,980,40,2000,1000,FPGA_128_0_13,128,0,13,A2F_2893,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,980,40,2000,1000,FPGA_128_0_14,128,0,14,A2F_2894,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,980,40,2000,1000,FPGA_128_0_15,128,0,15,A2F_2895,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,70,40,1000,1000,FPGA_129_0_0,129,0,0,F2A_2928,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_129_0_1,129,0,1,F2A_2929,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_129_0_2,129,0,2,F2A_2930,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_129_0_3,129,0,3,F2A_2931,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_129_0_4,129,0,4,F2A_2932,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_129_0_5,129,0,5,F2A_2933,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_129_0_6,129,0,6,F2A_2934,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_129_0_7,129,0,7,F2A_2935,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_129_0_8,129,0,8,F2A_2936,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_129_0_9,129,0,9,F2A_2937,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_129_0_10,129,0,10,F2A_2938,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,330,40,1000,3000,FPGA_129_0_11,129,0,11,F2A_2939,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,330,40,1000,3000,FPGA_129_0_12,129,0,12,F2A_2940,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,330,40,1000,3000,FPGA_129_0_13,129,0,13,F2A_2941,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,330,40,1000,3000,FPGA_129_0_14,129,0,14,F2A_2942,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_129_0_15,129,0,15,F2A_2943,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_129_0_16,129,0,16,F2A_2944,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_129_0_17,129,0,17,F2A_2945,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_129_0_18,129,0,18,F2A_2946,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_129_0_19,129,0,19,F2A_2947,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_129_0_20,129,0,20,F2A_2948,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_129_0_21,129,0,21,F2A_2949,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_129_0_22,129,0,22,F2A_2950,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_129_0_23,129,0,23,F2A_2951,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,460,40,1000,4000,FPGA_130_0_0,130,0,0,A2F_2928,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,460,40,1000,4000,FPGA_130_0_1,130,0,1,A2F_2929,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,460,40,1000,4000,FPGA_130_0_2,130,0,2,A2F_2930,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,460,40,1000,4000,FPGA_130_0_3,130,0,3,A2F_2931,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,460,40,1000,4000,FPGA_130_0_4,130,0,4,A2F_2932,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_130_0_5,130,0,5,A2F_2933,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_130_0_6,130,0,6,A2F_2934,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_130_0_7,130,0,7,A2F_2935,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_130_0_8,130,0,8,A2F_2936,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_130_0_9,130,0,9,A2F_2937,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_130_0_10,130,0,10,A2F_2938,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_130_0_11,130,0,11,A2F_2939,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_130_0_12,130,0,12,A2F_2940,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,980,40,2000,1000,FPGA_130_0_13,130,0,13,A2F_2941,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,980,40,2000,1000,FPGA_130_0_14,130,0,14,A2F_2942,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,980,40,2000,1000,FPGA_130_0_15,130,0,15,A2F_2943,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,70,40,1000,1000,FPGA_131_0_0,131,0,0,F2A_2976,f2g_trx_reset_n_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_131_0_1,131,0,1,F2A_2977,f2g_tx_oe_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_131_0_2,131,0,2,F2A_2978,f2g_tx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_131_0_3,131,0,3,F2A_2979,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_131_0_4,131,0,4,F2A_2980,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_131_0_5,131,0,5,F2A_2981,f2g_in_en_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_131_0_6,131,0,6,F2A_2982,f2g_trx_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_131_0_7,131,0,7,F2A_2983,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_131_0_8,131,0,8,F2A_2984,f2g_tx_out[1]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_131_0_9,131,0,9,F2A_2985,f2g_tx_out[2]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_131_0_10,131,0,10,F2A_2986,f2g_tx_out[3]_A,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,330,40,1000,3000,FPGA_131_0_11,131,0,11,F2A_2987,f2g_tx_out[4]_A,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,330,40,1000,3000,FPGA_131_0_12,131,0,12,F2A_2988,f2g_tx_out[5]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,330,40,1000,3000,FPGA_131_0_13,131,0,13,F2A_2989,f2g_tx_out[6]_A,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,330,40,1000,3000,FPGA_131_0_14,131,0,14,F2A_2990,f2g_tx_out[7]_A,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_131_0_15,131,0,15,F2A_2991,f2g_tx_out[8]_A,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_131_0_16,131,0,16,F2A_2992,f2g_tx_out[9]_A,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_131_0_17,131,0,17,F2A_2993,f2g_trx_reset_n_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_131_0_18,131,0,18,F2A_2994,f2g_tx_oe_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_131_0_19,131,0,19,F2A_2995,f2g_tx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_131_0_20,131,0,20,F2A_2996,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_131_0_21,131,0,21,F2A_2997,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_131_0_22,131,0,22,F2A_2998,f2g_in_en_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_131_0_23,131,0,23,F2A_2999,f2g_trx_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,460,40,1000,4000,FPGA_132_0_0,132,0,0,A2F_2976,g2f_rx_cdr_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,460,40,1000,4000,FPGA_132_0_1,132,0,1,A2F_2977,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,460,40,1000,4000,FPGA_132_0_2,132,0,2,A2F_2978,g2f_core_clk_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,460,40,1000,4000,FPGA_132_0_3,132,0,3,A2F_2979,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,460,40,1000,4000,FPGA_132_0_4,132,0,4,A2F_2980,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_132_0_5,132,0,5,A2F_2981,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_132_0_6,132,0,6,A2F_2982,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_132_0_7,132,0,7,A2F_2983,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_132_0_8,132,0,8,A2F_2984,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_132_0_9,132,0,9,A2F_2985,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,Y,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_132_0_10,132,0,10,A2F_2986,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,Y,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_132_0_11,132,0,11,A2F_2987,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,Y,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_132_0_12,132,0,12,A2F_2988,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,980,40,2000,1000,FPGA_132_0_13,132,0,13,A2F_2989,g2f_rx_cdr_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,980,40,2000,1000,FPGA_132_0_14,132,0,14,A2F_2990,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,980,40,2000,1000,FPGA_132_0_15,132,0,15,A2F_2991,g2f_core_clk_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
Power,VDD,VDD,C8  D4  D5  D7  D8  D15  D16  D19  E19  H9  H10  H11  H12  H13  H14  J8  J15  K8  K15  L8  L15  M8  M15  N8  N15  P8  P15  R9  R10  R11  R12  R13  R14  W4  W5  W8  W15  W18  W19,163.1,1989.45,,1989.45,,163.1,,1989.45,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,IO,,Y,Digital Power,,,
Power,VSS,VSS,A1  A4  A9  A12  A15  A19  A22  B3  B10  B11  B13  B14  C2  C3  C13  C14  C20  C21  D1  D3  D6  D9  D10  D14  D17  D18  D21  D22  E4  F4  F19  G1  G4  G19  G22  H8  H15  J4  J9  J10  J11  J12  J13  J14  K1  K4  K9  K10  K11  K12  K13  K14  K19  K22  L2  L,47.3,2019.45,,2019.45,,47.3,,2019.45,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,IO,,Y,Digital Gnd,,,
Power,1p8_VDD,1P8_VDD,B2  B9  B12  B15  B20  B21  C4  C6  C11  C17  D20  E20  F3  F20  G3  G20  H4  H19  K2  K21  N2  N21  R4  R19  R20  T4  U3  U20  U21  V1  V21  V22  Y6  Y16  Y17,163.1,2049.45,,2049.45,,163.1,,2049.45,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,IO,,Y,Aragio Power,,,
Power,VSS,VSS,A1  A4  A9  A12  A15  A19  A22  B3  B10  B11  B13  B14  C2  C3  C13  C14  C20  C21  D1  D3  D6  D9  D10  D14  D17  D18  D21  D22  E4  F4  F19  G1  G4  G19  G22  H8  H15  J4  J9  J10  J11  J12  J13  J14  K1  K4  K9  K10  K11  K12  K13  K14  K19  K22  L2  L,47.3,2079.45,,2079.45,,47.3,,2079.45,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,IO,,Y,Aragio Gnd,,,
Power,USB_VDD,USB_VDD,C8  D4  D5  D7  D8  D15  D16  D19  E19  H9  H10  H11  H12  H13  H14  J8  J15  K8  K15  L8  L15  M8  M15  N8  N15  P8  P15  R9  R10  R11  R12  R13  R14  W4  W5  W8  W15  W18  W19,163.1,2109.45,,2109.45,,163.1,,2109.45,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,IO,,Y,USB Power,,,
Power,SER_VDD,SER_VDD,C8  D4  D5  D7  D8  D15  D16  D19  E19  H9  H10  H11  H12  H13  H14  J8  J15  K8  K15  L8  L15  M8  M15  N8  N15  P8  P15  R9  R10  R11  R12  R13  R14  W4  W5  W8  W15  W18  W19,47.3,2139.45,,2139.45,,47.3,,2139.45,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,IO,,Y,Serdes Power,,,
Power,PLL_VDD,PLL_VDD,C8  D4  D5  D7  D8  D15  D16  D19  E19  H9  H10  H11  H12  H13  H14  J8  J15  K8  K15  L8  L15  M8  M15  N8  N15  P8  P15  R9  R10  R11  R12  R13  R14  W4  W5  W8  W15  W18  W19,163.1,2169.45,,2169.45,,163.1,,2169.45,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,N/A,,,,,IO,,Y,PLL VDD,,,
