## 1.不要用两个initial

仿真代码中，除了时钟可以单独写一个initial，其他的信号需要全部放进一个initial块中，因为initial块是异步执行的，把同一个信号放进两个块中，vivado不知道用哪个，会让后面的覆盖前面的

## 2.顶层模块不需要reg

当子模块中用always行为建模，其中被赋值的变量必须是reg类型，但是顶层模块不需要传入reg类型

因为reg表示：

- 你打算用 always 来驱动它
- 在模块内部要赋值给 Q1

而顶层模块中只需要用一根线把子模块的输出引出来即可