# VerilogProject
## 3-е задание(Очередь)
Makefile запускает три теста test_1, test_2, test_3\
Соотвествующие команды\
make first\
make second\
make third
## 4-е задание(Реализация автомата) 
Makefile запускает два теста test_1, test_2\
Соотвествующие команды\
make first\
make second

