fsm gen_range_stmt_7 {
  in bool p_i;
  out bool p_o;

  void main() {
    bool b = p_i;
    gen for (u3 N < 0) {
      b = ~b;
    }
    p_o.write(b);
    fence;
  }
}
// @fec/golden {{{
//  module gen_range_stmt_7(
//    input wire rst,
//    input wire clk,
//    input wire p_i,
//    output reg p_o
//  );
//
//  always @(posedge clk) begin
//    if (rst) begin
//      p_o <= 1'd0;
//    end else begin
//      p_o <= p_i;
//    end
//  end
//
//  endmodule
// }}}
