# 第五章 门级建模
case 语句通常用于微处理器的指令译码 
每个case分项的分支表达式的值必须互不相同
执行完case分项的语句,则跳出case语句结构,终止case语句的执行

case语句中所有表达式值的位宽必须相等,只有这样控制表达式和分支表达式才能进行对应的比较
forever语句必须写在initial块中,不能独立写在程序中
门级原语是预定义的，可以直接使用而无需声明
基本的逻辑门分为两类：
1. and/or
2. buf/not 
and or 都具有一个标量输出口和多个标量输入端口
** 在门级原语实例引用的时候，我们可以不指定具体实例的名字 ** 
** buf/not 具有一个标量输入和多个标量输出 ** 
带控制端的缓冲器/非门
1. bufif1 
2. notif1 
3. bufif0 
4. notif0 
如果控制信号无效，则输出为高阻抗z
** 实例数组 **
## 5.2 门延迟
用户可以通过门延迟来说明逻辑电路中的延迟 此外用于还可以指定端到端的延迟
在verilog门级原语中，有三种输入到输出的延迟：
1. 上升延迟 0 x z 到1 所需要的时间
2. 下降延迟 1 x z 到0 所需要的时间
3. 关断延迟 0 1 x 到z 所需要的时间
如果值变化到x ，则所需的时间是以上三种延迟中最小的那个
可以对上述的三种延迟指定其** 最小值：典型值：最大值 **
1. 最小值：设计者预期逻辑门所具有的最小延迟
2. 典型值：设计者预期逻辑门所具有的的典型延迟
3. 最大值：设计者预期逻辑门所具有的的最大值
