# 🎓 Thiết Kế Phần Cứng và Hệ Thống SoC trên FPGA – Level 0 (Kria KV260)

Chào mừng bạn đến với **Level 0** trong series **Thiết kế phần cứng và hệ thống SoC trên FPGA**.  
Repository này chứa toàn bộ tài liệu, mã nguồn và hướng dẫn liên quan đến việc hiện thực một mô-đun phần cứng đơn giản và tích hợp vào hệ thống SoC trên bo mạch **Xilinx Kria KV260**.

---

## 📘 Giới thiệu

Trong Level 0 này, chúng ta sẽ hiện thực hàm toán học cơ bản:

> **Y = A × X + B**

bằng ngôn ngữ **Verilog HDL**, và tích hợp nó vào hệ thống SoC sử dụng **Vivado** và **PetaLinux**.

Bài học được thiết kế cho những người mới bắt đầu với phát triển hệ thống SoC trên nền FPGA.

---

## 🧱 Nội dung chính

- ✅ Xác định đặc tả hệ thống và vẽ sơ đồ khối
- ✅ Mô tả phần cứng bằng Verilog HDL
- ✅ Mô phỏng chức năng trên Vivado
- ✅ Đóng gói IP và tạo giao diện AXI4-Lite
- ✅ Thiết kế hệ thống SoC sử dụng Block Design (Zynq MPSoC + IP tự thiết kế)
- ✅ Tổng hợp, Place & Route và tạo file bitstream
- ✅ Xuất file phần cứng `.xsa` cho PetaLinux
- ✅ Thiết lập PetaLinux, tạo driver và cấu hình thiết bị
- ✅ Tạo bộ khởi động Linux (BOOT.BIN, rootfs)
- ✅ Lập trình nhúng (Embedded C) để điều khiển IP từ hệ điều hành Linux
 
[![Xem video demo](https://img.youtube.com/vi/F1vxzkd7_DI/0.jpg)](https://www.youtube.com/watch?v=F1vxzkd7_DI)


