Fitter report for MipsMulticicloDE2Wrapper
Fri Dec 01 14:11:53 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 01 14:11:53 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; MipsMulticicloDE2Wrapper                        ;
; Top-level Entity Name              ; MipsMulticicloDE2Wrapper                        ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,283 / 33,216 ( 7 % )                          ;
;     Total combinational functions  ; 1,930 / 33,216 ( 6 % )                          ;
;     Dedicated logic registers      ; 1,238 / 33,216 ( 4 % )                          ;
; Total registers                    ; 1238                                            ;
; Total pins                         ; 89 / 475 ( 19 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 8,192 / 483,840 ( 2 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3296 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3296 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3293    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/eiske/Documents/GitHub/INE5406/R3/MipsMulticicloDE2Wrapper.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,283 / 33,216 ( 7 % )  ;
;     -- Combinational with no register       ; 1045                    ;
;     -- Register only                        ; 353                     ;
;     -- Combinational with a register        ; 885                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1583                    ;
;     -- 3 input functions                    ; 297                     ;
;     -- <=2 input functions                  ; 50                      ;
;     -- Register only                        ; 353                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1837                    ;
;     -- arithmetic mode                      ; 93                      ;
;                                             ;                         ;
; Total registers*                            ; 1,238 / 34,593 ( 4 % )  ;
;     -- Dedicated logic registers            ; 1,238 / 33,216 ( 4 % )  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 161 / 2,076 ( 8 % )     ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 89 / 475 ( 19 % )       ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )          ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M4Ks                                        ; 2 / 105 ( 2 % )         ;
; Total block memory bits                     ; 8,192 / 483,840 ( 2 % ) ;
; Total block memory implementation bits      ; 9,216 / 483,840 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 3 / 16 ( 19 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 4%            ;
; Peak interconnect usage (total/H/V)         ; 25% / 22% / 30%         ;
; Maximum fan-out                             ; 1228                    ;
; Highest non-global fan-out                  ; 245                     ;
; Total fan-out                               ; 12421                   ;
; Average fan-out                             ; 3.60                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2283 / 33216 ( 7 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1045                 ; 0                              ;
;     -- Register only                        ; 353                  ; 0                              ;
;     -- Combinational with a register        ; 885                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1583                 ; 0                              ;
;     -- 3 input functions                    ; 297                  ; 0                              ;
;     -- <=2 input functions                  ; 50                   ; 0                              ;
;     -- Register only                        ; 353                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1837                 ; 0                              ;
;     -- arithmetic mode                      ; 93                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1238                 ; 0                              ;
;     -- Dedicated logic registers            ; 1238 / 33216 ( 4 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 161 / 2076 ( 8 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 89                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 8192                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M4K                                         ; 2 / 105 ( 1 % )      ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 3 / 20 ( 15 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 12421                ; 0                              ;
;     -- Registered Connections               ; 4990                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 13                   ; 0                              ;
;     -- Output Ports                         ; 76                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; P2    ; 1        ; 0            ; 18           ; 2           ; 6                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[0]   ; T10   ; 1        ; 0            ; 16           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[1]   ; H16   ; 4        ; 42           ; 36           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[2]   ; B17   ; 4        ; 42           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[3]   ; Y26   ; 6        ; 65           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[0]    ; AD10  ; 8        ; 22           ; 0            ; 1           ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[1]    ; G12   ; 3        ; 27           ; 36           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[2]    ; V13   ; 8        ; 27           ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[3]    ; F12   ; 3        ; 27           ; 36           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[4]    ; AE11  ; 8        ; 27           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[5]    ; R4    ; 1        ; 0            ; 16           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[6]    ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[7]    ; D13   ; 3        ; 31           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0]  ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[1]  ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[2]  ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[3]  ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[4]  ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[5]  ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[6]  ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[0]  ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[1]  ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[2]  ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[3]  ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[4]  ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[5]  ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[6]  ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[0]  ; C16   ; 4        ; 37           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[1]  ; B15   ; 4        ; 37           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[2]  ; D16   ; 4        ; 40           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[3]  ; G14   ; 4        ; 35           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[4]  ; B16   ; 4        ; 37           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[5]  ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[6]  ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[0]  ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[1]  ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[2]  ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[3]  ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[4]  ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[5]  ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[6]  ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[0]  ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[1]  ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[2]  ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[3]  ; A14   ; 4        ; 33           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[4]  ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[5]  ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[6]  ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[0]  ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[1]  ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[2]  ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[3]  ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[4]  ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[5]  ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[6]  ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX6[0]  ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX6[1]  ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX6[2]  ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX6[3]  ; G13   ; 4        ; 35           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX6[4]  ; D15   ; 4        ; 40           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX6[5]  ; F13   ; 4        ; 35           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX6[6]  ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX7[0]  ; C23   ; 4        ; 63           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX7[1]  ; C3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX7[2]  ; T22   ; 6        ; 65           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX7[3]  ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX7[4]  ; AA3   ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX7[5]  ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX7[6]  ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[0]  ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[1]  ; A17   ; 4        ; 42           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[2]  ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[3]  ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[0]  ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[10] ; D14   ; 4        ; 33           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[11] ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[12] ; U12   ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[13] ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[14] ; B14   ; 4        ; 33           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[15] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[1]  ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[2]  ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[3]  ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[4]  ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[5]  ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[6]  ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[7]  ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[8]  ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[9]  ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 64 ( 16 % ) ; 3.3V          ; --           ;
; 2        ; 6 / 59 ( 10 % )  ; 3.3V          ; --           ;
; 3        ; 32 / 56 ( 57 % ) ; 3.3V          ; --           ;
; 4        ; 19 / 58 ( 33 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 4 / 59 ( 7 % )   ; 3.3V          ; --           ;
; 7        ; 3 / 58 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 18 / 56 ( 32 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 451        ; 3        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; LEDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; LEDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 459        ; 3        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 450        ; 3        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 449        ; 3        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 426        ; 4        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 440        ; 3        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 446        ; 3        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 455        ; 3        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 72         ; 1        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 73         ; 1        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 74         ; 1        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; LEDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 175        ; 8        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                     ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |MipsMulticicloDE2Wrapper                          ; 2283 (55)   ; 1238 (0)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 89   ; 0            ; 1045 (51)    ; 353 (0)           ; 885 (8)          ; |MipsMulticicloDE2Wrapper                                                                                                                               ; work         ;
;    |Debounce:DebClk|                               ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 2 (2)            ; |MipsMulticicloDE2Wrapper|Debounce:DebClk                                                                                                               ; work         ;
;    |Debounce:DebRst|                               ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 2 (2)            ; |MipsMulticicloDE2Wrapper|Debounce:DebRst                                                                                                               ; work         ;
;    |Decoder7Segments:H0|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|Decoder7Segments:H0                                                                                                           ; work         ;
;    |Decoder7Segments:H1|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|Decoder7Segments:H1                                                                                                           ; work         ;
;    |Decoder7Segments:H2|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|Decoder7Segments:H2                                                                                                           ; work         ;
;    |Decoder7Segments:H3|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|Decoder7Segments:H3                                                                                                           ; work         ;
;    |Decoder7Segments:H4|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|Decoder7Segments:H4                                                                                                           ; work         ;
;    |Decoder7Segments:H5|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|Decoder7Segments:H5                                                                                                           ; work         ;
;    |Decoder7Segments:H6|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|Decoder7Segments:H6                                                                                                           ; work         ;
;    |MipsMulticiclo:Mips|                           ; 2169 (0)    ; 1226 (0)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 943 (0)      ; 345 (0)           ; 881 (0)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips                                                                                                           ; work         ;
;       |blocoControle:BC|                           ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoControle:BC                                                                                          ; work         ;
;       |blocoOperativo:BO|                          ; 2150 (15)   ; 1216 (0)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 934 (15)     ; 345 (0)           ; 871 (0)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO                                                                                         ; work         ;
;          |ALUOperation:operacaoUla|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|ALUOperation:operacaoUla                                                                ; work         ;
;          |Memoria:RAM|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM                                                                             ; work         ;
;             |bram:SectorA|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA                                                                ; work         ;
;                |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component                                ; work         ;
;                   |altsyncram_oee1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated ; work         ;
;          |Mux2x1:mux1|                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux1                                                                             ; work         ;
;          |Mux2x1:mux2|                             ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 20 (20)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2                                                                             ; work         ;
;          |Mux2x1:muxA|                             ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 13 (13)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA                                                                             ; work         ;
;          |Mux2x1:muxPC|                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxPC                                                                            ; work         ;
;          |Mux4x1:mux3|                             ; 61 (61)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 34 (34)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:mux3                                                                             ; work         ;
;          |Mux4x1:muxB|                             ; 51 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 21 (21)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB                                                                             ; work         ;
;          |ULA:ULA1|                                ; 195 (99)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (67)     ; 0 (0)             ; 32 (32)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1                                                                                ; work         ;
;             |Arithmetic:AddSub|                    ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Arithmetic:AddSub                                                              ; work         ;
;             |Logical:AndOrSlt|                     ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Logical:AndOrSlt                                                               ; work         ;
;          |bancoRegistrador:reg|                    ; 1730 (1730) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 650 (650)    ; 335 (335)         ; 745 (745)        ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg                                                                    ; work         ;
;          |registrador:PC|                          ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 32 (32)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC                                                                          ; work         ;
;          |registrador:RDM|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM                                                                         ; work         ;
;          |registrador:RI|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 28 (28)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI                                                                          ; work         ;
;          |registrador:RegA|                        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA                                                                        ; work         ;
;          |registrador:RegB|                        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB                                                                        ; work         ;
;          |registrador:ULASaida|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |MipsMulticicloDE2Wrapper|MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida                                                                    ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; SW[6]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; HEX0[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SW[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW[5]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; KEY[0]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; KEY[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; KEY[3]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK_50 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                             ;
+------------------------------+-------------------+---------+
; Source Pin / Fanout          ; Pad To Core Index ; Setting ;
+------------------------------+-------------------+---------+
; SW[6]                        ;                   ;         ;
; SW[7]                        ;                   ;         ;
; SW[2]                        ;                   ;         ;
;      - LEDR~0                ; 0                 ; 6       ;
;      - LEDR~1                ; 0                 ; 6       ;
;      - LEDR~4                ; 0                 ; 6       ;
;      - LEDR~15               ; 0                 ; 6       ;
;      - LEDR~16               ; 0                 ; 6       ;
; SW[5]                        ;                   ;         ;
;      - LEDR~0                ; 0                 ; 6       ;
;      - LEDR~17               ; 0                 ; 6       ;
;      - LEDR~21               ; 0                 ; 6       ;
;      - LEDR~31               ; 0                 ; 6       ;
; SW[3]                        ;                   ;         ;
;      - LEDR~0                ; 0                 ; 6       ;
;      - LEDR~1                ; 0                 ; 6       ;
;      - LEDR~4                ; 0                 ; 6       ;
;      - LEDR~15               ; 0                 ; 6       ;
;      - LEDR~16               ; 0                 ; 6       ;
; SW[1]                        ;                   ;         ;
;      - LEDR~4                ; 0                 ; 6       ;
;      - LEDR~15               ; 0                 ; 6       ;
;      - LEDR~16               ; 0                 ; 6       ;
; SW[4]                        ;                   ;         ;
;      - LEDR~4                ; 1                 ; 6       ;
;      - LEDR~15               ; 1                 ; 6       ;
;      - LEDR~16               ; 1                 ; 6       ;
; SW[0]                        ;                   ;         ;
;      - LEDR~5                ; 1                 ; 6       ;
;      - LEDR~6                ; 1                 ; 6       ;
;      - LEDR~9                ; 1                 ; 6       ;
;      - LEDR~10               ; 1                 ; 6       ;
;      - LEDR~13               ; 1                 ; 6       ;
;      - LEDR~14               ; 1                 ; 6       ;
;      - LEDR~20               ; 1                 ; 6       ;
;      - LEDR~24               ; 1                 ; 6       ;
;      - LEDR~27               ; 1                 ; 6       ;
;      - LEDR~30               ; 1                 ; 6       ;
;      - LEDR~34               ; 1                 ; 6       ;
;      - LEDR~37               ; 1                 ; 6       ;
;      - LEDR~40               ; 1                 ; 6       ;
;      - LEDR~43               ; 1                 ; 6       ;
;      - LEDR~46               ; 1                 ; 6       ;
;      - LEDR~49               ; 1                 ; 6       ;
;      - LEDR~52               ; 1                 ; 6       ;
;      - LEDR~55               ; 1                 ; 6       ;
;      - LEDR~58               ; 1                 ; 6       ;
; KEY[0]                       ;                   ;         ;
;      - Debounce:DebClk|OP1~0 ; 1                 ; 6       ;
;      - LEDG[0]               ; 1                 ; 6       ;
; KEY[1]                       ;                   ;         ;
;      - Debounce:DebRst|OP1~0 ; 1                 ; 6       ;
;      - LEDG[1]               ; 1                 ; 6       ;
; KEY[2]                       ;                   ;         ;
;      - LEDG[2]               ; 0                 ; 6       ;
; KEY[3]                       ;                   ;         ;
;      - LEDG[3]               ; 1                 ; 6       ;
; CLOCK_50                     ;                   ;         ;
+------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                      ;
+-------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                    ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                ; PIN_P2             ; 6       ; Clock        ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                ; PIN_P2             ; 7       ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Debounce:DebClk|DebouncedData                                           ; LCCOMB_X1_Y18_N28  ; 1228    ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Debounce:DebRst|DebouncedData                                           ; LCCOMB_X31_Y35_N24 ; 1226    ; Async. clear ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                   ; LCFF_X29_Y21_N13   ; 45      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                   ; LCFF_X27_Y20_N15   ; 14      ; Write enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|EnableRegPC_s                     ; LCCOMB_X29_Y19_N22 ; 28      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~11    ; LCCOMB_X28_Y25_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~12    ; LCCOMB_X29_Y27_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~13    ; LCCOMB_X28_Y25_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~15    ; LCCOMB_X34_Y24_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~17    ; LCCOMB_X34_Y25_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~18    ; LCCOMB_X34_Y24_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~19    ; LCCOMB_X34_Y25_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~2     ; LCCOMB_X34_Y24_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~21    ; LCCOMB_X30_Y27_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~23    ; LCCOMB_X30_Y27_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~24    ; LCCOMB_X30_Y27_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~25    ; LCCOMB_X30_Y27_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~27    ; LCCOMB_X27_Y26_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~28    ; LCCOMB_X24_Y23_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~29    ; LCCOMB_X23_Y24_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~30    ; LCCOMB_X27_Y26_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~32    ; LCCOMB_X27_Y25_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~33    ; LCCOMB_X27_Y25_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~34    ; LCCOMB_X27_Y25_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~35    ; LCCOMB_X28_Y25_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~36    ; LCCOMB_X28_Y25_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~37    ; LCCOMB_X27_Y25_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~38    ; LCCOMB_X27_Y25_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~39    ; LCCOMB_X27_Y25_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~40    ; LCCOMB_X28_Y25_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~41    ; LCCOMB_X28_Y25_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~42    ; LCCOMB_X28_Y25_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~43    ; LCCOMB_X28_Y25_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~5     ; LCCOMB_X34_Y25_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~6     ; LCCOMB_X36_Y26_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~7     ; LCCOMB_X35_Y22_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~9     ; LCCOMB_X28_Y27_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31]~5 ; LCCOMB_X29_Y19_N10 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                        ;
+-------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                          ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                      ; PIN_P2             ; 7       ; Global Clock         ; GCLK3            ; --                        ;
; Debounce:DebClk|DebouncedData ; LCCOMB_X1_Y18_N28  ; 1228    ; Global Clock         ; GCLK2            ; --                        ;
; Debounce:DebRst|DebouncedData ; LCCOMB_X31_Y35_N24 ; 1226    ; Global Clock         ; GCLK10           ; --                        ;
+-------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                           ;
+---------------------------------------------------------------------------------+---------+
; Name                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------+---------+
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[19]           ; 245     ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[16]           ; 242     ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[17]           ; 242     ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[18]           ; 242     ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[22]           ; 241     ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[21]           ; 241     ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[24]           ; 241     ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[23]           ; 241     ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ALUOperation:operacaoUla|Operation[1]~1   ; 62      ;
; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                           ; 53      ;
; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                           ; 53      ;
; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                           ; 45      ;
; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                           ; 42      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]            ; 40      ;
; MipsMulticiclo:Mips|blocoControle:BC|current_state.S4                           ; 37      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[20]           ; 34      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[13]~61                    ; 34      ;
; MipsMulticiclo:Mips|blocoControle:BC|WideOr8~0                                  ; 34      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]           ; 33      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[1]~31                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[2]~30                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[3]~29                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[4]~28                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[5]~27                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[6]~26                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[7]~25                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[8]~24                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[9]~23                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[10]~22                 ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[11]~21                 ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[12]~20                 ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[13]~19                 ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[14]~18                 ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[15]~17                 ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[16]~16                 ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[17]~15                 ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[18]~14                 ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[19]~13                 ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[20]~12                 ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[21]~11                 ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[22]~10                 ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[23]~9                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[24]~8                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[25]~7                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[26]~6                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[27]~5                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[28]~4                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[29]~3                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[30]~2                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[31]~1                  ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~43            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~42            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~41            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~40            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~39            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~38            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~37            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~36            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~35            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~34            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~33            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~32            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~30            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~29            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~28            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~27            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~25            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~24            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~23            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~21            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~19            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~18            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~17            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~15            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~13            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~12            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~11            ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~9             ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~7             ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~6             ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~5             ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~2             ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux2|Output[0]~0                   ; 32      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Equal2~0                      ; 31      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|EnableRegPC_s                             ; 28      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ALUOperation:operacaoUla|Operation[2]~4   ; 23      ;
; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                           ; 22      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[15]           ; 20      ;
; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2                           ; 20      ;
; SW[0]                                                                           ; 19      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Equal2~1                      ; 17      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:mux3|Output[15]~0                  ; 17      ;
; LEDR~15                                                                         ; 16      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[1]~0                   ; 16      ;
; LEDR~16                                                                         ; 15      ;
; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                           ; 14      ;
; MipsMulticiclo:Mips|blocoControle:BC|current_state.S7                           ; 13      ;
; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                           ; 12      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[7]      ; 11      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[6]      ; 11      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[5]      ; 11      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[4]      ; 11      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[3]      ; 11      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[2]      ; 11      ;
; LEDR~21                                                                         ; 10      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[1]      ; 10      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[0]      ; 10      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[7]            ; 10      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]            ; 10      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[5]            ; 10      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]            ; 10      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]            ; 10      ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]            ; 10      ;
; MipsMulticiclo:Mips|blocoControle:BC|EscReg~0                                   ; 9       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[7]           ; 9       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[6]           ; 9       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[5]           ; 9       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[4]           ; 9       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[3]           ; 9       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[2]           ; 9       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[1]           ; 9       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[0]           ; 9       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]            ; 9       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]            ; 9       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~31            ; 8       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~26            ; 8       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~4             ; 8       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~1             ; 8       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux1|Output[2]~2                   ; 8       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux1|Output[1]~1                   ; 8       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux1|Output[0]~0                   ; 8       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[14]           ; 8       ;
; MipsMulticiclo:Mips|blocoControle:BC|WideOr6                                    ; 8       ;
; MipsMulticiclo:Mips|blocoControle:BC|WideOr7~0                                  ; 8       ;
; MipsMulticiclo:Mips|blocoControle:BC|WideOr8                                    ; 8       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[0]            ; 7       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[26]           ; 6       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]            ; 6       ;
; CLOCK_50                                                                        ; 5       ;
; SW[3]                                                                           ; 5       ;
; SW[2]                                                                           ; 5       ;
; MipsMulticiclo:Mips|blocoControle:BC|Equal1~0                                   ; 5       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]           ; 5       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[13]           ; 5       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[12]           ; 5       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[11]           ; 5       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[1]            ; 5       ;
; LEDR~0                                                                          ; 5       ;
; SW[5]                                                                           ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31]~5         ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~22            ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~20            ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~16            ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~14            ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~10            ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~8             ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~3             ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:mux1|Output[4]~3                   ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|Equal0~0             ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]           ; 4       ;
; MipsMulticiclo:Mips|blocoControle:BC|Equal0~0                                   ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[0]~59                     ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[1]~48                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[1]~31                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[2]~47                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[2]~30                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[3]~45                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[3]~29                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[4]~43                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[4]~28                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[5]~41                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[5]~27                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[6]~39                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[6]~26                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[7]~37                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[7]~25                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[8]~35                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[8]~24                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[9]~33                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[9]~23                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[10]~31                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[10]~22                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[11]~29                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[11]~21                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[12]~27                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[12]~20                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[13]~25                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[13]~19                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[14]~23                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[14]~18                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[15]~21                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[15]~17                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[16]~19                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[16]~16                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[17]~17                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[17]~15                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[18]~16                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[18]~14                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[19]~15                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[19]~13                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[20]~14                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[20]~12                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[21]~13                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[21]~11                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[22]~12                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[22]~10                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[23]~11                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[23]~9                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[24]~10                 ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[24]~8                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[25]~9                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[25]~7                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[26]~8                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[26]~6                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[27]~7                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[27]~5                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[28]~6                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[28]~4                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[29]~5                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[29]~3                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[30]~4                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[30]~2                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[31]~1                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[31]~3                  ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxA|Output[0]~0                   ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux4x1:muxB|Output[0]~2                   ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[10]           ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[9]      ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[9]            ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[8]      ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[8]            ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[7]            ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[6]            ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[5]            ; 4       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[4]            ; 4       ;
; LEDR~1                                                                          ; 4       ;
; SW[4]                                                                           ; 3       ;
; SW[1]                                                                           ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[5]~135                    ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[19]~131                   ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[17]~129                   ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[29]           ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[25]~116                   ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[10]~114                   ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[6]~105                    ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[30]~100                   ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[27]~94                    ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[26]~90                    ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[28]~88                    ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[20]~72                    ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[14]~64                    ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ALUOperation:operacaoUla|Operation[0]~0   ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[15]     ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[14]     ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[13]     ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[12]     ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[11]     ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[10]     ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]            ; 3       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]            ; 3       ;
; LEDR~4                                                                          ; 3       ;
; KEY[1]                                                                          ; 2       ;
; KEY[0]                                                                          ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[21]~148                   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[29]~147                   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[31]~146                   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[13]~145                   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[12]~144                   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[4]~143                    ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[3]~142                    ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[2]~141                    ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[1]~140                    ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[11]~139                   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[9]~138                    ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[8]~137                    ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[7]~136                    ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[24]~134                   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[23]~133                   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[22]~132                   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[18]~130                   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[16]~128                   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|ULA:ULA1|Output[15]~127                   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxPC|Output[9]~7                  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxPC|Output[8]~6                  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxPC|Output[7]~5                  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxPC|Output[6]~4                  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxPC|Output[5]~3                  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxPC|Output[4]~2                  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxPC|Output[3]~1                  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|Mux2x1:muxPC|Output[2]~0                  ; 2       ;
; Debounce:DebClk|OP1                                                             ; 2       ;
; Debounce:DebClk|OP2                                                             ; 2       ;
; Debounce:DebClk|OP3                                                             ; 2       ;
; Debounce:DebClk|OP4                                                             ; 2       ;
; Debounce:DebClk|OP5                                                             ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][1]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][1]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][1]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][1]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][1]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][1]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][1]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][1]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][1]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][1]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][1]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][2]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][2]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][2]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][2]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][2]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][2]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][2]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][2]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][2]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][2]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][2]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][3]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][3]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][3]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][3]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][3]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][3]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][3]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][3]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][3]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][3]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][3]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][4]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][4]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][4]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][4]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][4]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][4]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][4]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][4]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][4]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][4]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][4]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][5]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][5]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][5]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][5]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][5]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][5]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][5]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][5]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][5]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][5]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][5]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][6]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][6]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][6]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][6]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][6]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][6]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][6]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][6]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][6]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][6]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][6]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][7]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][7]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][7]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][7]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][7]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][7]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][7]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][7]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][7]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][7]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][7]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][8]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][8]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][8]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][8]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][8]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][8]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][8]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][8]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][8]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][8]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][8]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][9]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][9]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][9]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][9]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][9]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][9]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][9]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][9]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][9]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][9]   ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][9]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][10]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][10]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][10]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][10]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][10]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][10]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][10]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][10]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][10]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][10]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][10] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][11]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][11]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][11]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][11]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][11]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][11]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][11]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][11]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][11]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][11]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][11] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][12]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][12]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][12]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][12]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][12]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][12]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][12]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][12]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][12]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][12]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][12] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][13]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][13]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][13]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][13]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][13]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][13]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][13]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][13]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][13]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][13]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][13] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][14]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][14]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][14]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][14]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][14]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][14]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][14]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][14]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][14]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][14]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][14] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][15]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][15]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][15]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][15]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][15]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][15]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][15]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][15]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][15]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][15]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][15] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][16]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][16]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][16]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][16]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][16]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][16]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][16]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][16]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][16]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][16]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][16] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[16]     ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][17]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][17]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][17]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][17]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][17]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][17]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][17]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][17]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][17]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][17]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][17] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[17]     ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][18]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][18]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][18]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][18]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][18]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][18]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][18]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][18]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][18]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][18]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][18] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[18]     ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][19]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][19]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][19]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][19]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][19]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][19]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][19]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][19]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][19]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][19]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][19] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[19]     ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][20]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][20]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][20]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][20]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][20]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][20]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][20]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][20]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][20]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][20]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][20] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[20]     ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][21]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][21]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][21]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][21]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][21]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][21]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][21]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][21]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][21]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][21]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[18][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][21] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[21]     ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][22]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][22]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][22]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][22]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][22]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][22]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][22]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][22]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][22]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][22]  ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[28][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[16][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[24][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[20][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][22] ; 2       ;
; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][22] ; 2       ;
+---------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                     ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                        ; Location                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------+----------------------+-----------------+-----------------+
; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; ./simulation/RAMBubble.mif ; M4K_X26_Y21, M4K_X26_Y20 ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 4,195 / 94,460 ( 4 % ) ;
; C16 interconnects           ; 35 / 3,315 ( 1 % )     ;
; C4 interconnects            ; 2,544 / 60,840 ( 4 % ) ;
; Direct links                ; 522 / 94,460 ( < 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 1,110 / 33,216 ( 3 % ) ;
; R24 interconnects           ; 33 / 3,091 ( 1 % )     ;
; R4 interconnects            ; 2,705 / 81,294 ( 3 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.18) ; Number of LABs  (Total = 161) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 5                             ;
; 3                                           ; 1                             ;
; 4                                           ; 0                             ;
; 5                                           ; 1                             ;
; 6                                           ; 0                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 2                             ;
; 11                                          ; 0                             ;
; 12                                          ; 4                             ;
; 13                                          ; 0                             ;
; 14                                          ; 7                             ;
; 15                                          ; 19                            ;
; 16                                          ; 110                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.50) ; Number of LABs  (Total = 161) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 139                           ;
; 1 Clock                            ; 140                           ;
; 1 Clock enable                     ; 29                            ;
; 2 Clock enables                    ; 94                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.64) ; Number of LABs  (Total = 161) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 6                             ;
; 2                                            ; 5                             ;
; 3                                            ; 1                             ;
; 4                                            ; 0                             ;
; 5                                            ; 2                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 1                             ;
; 14                                           ; 3                             ;
; 15                                           ; 3                             ;
; 16                                           ; 7                             ;
; 17                                           ; 10                            ;
; 18                                           ; 5                             ;
; 19                                           ; 7                             ;
; 20                                           ; 13                            ;
; 21                                           ; 10                            ;
; 22                                           ; 5                             ;
; 23                                           ; 7                             ;
; 24                                           ; 8                             ;
; 25                                           ; 7                             ;
; 26                                           ; 4                             ;
; 27                                           ; 8                             ;
; 28                                           ; 8                             ;
; 29                                           ; 8                             ;
; 30                                           ; 10                            ;
; 31                                           ; 5                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 12.76) ; Number of LABs  (Total = 161) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 10                            ;
; 2                                                ; 5                             ;
; 3                                                ; 1                             ;
; 4                                                ; 4                             ;
; 5                                                ; 3                             ;
; 6                                                ; 7                             ;
; 7                                                ; 6                             ;
; 8                                                ; 8                             ;
; 9                                                ; 8                             ;
; 10                                               ; 4                             ;
; 11                                               ; 7                             ;
; 12                                               ; 6                             ;
; 13                                               ; 10                            ;
; 14                                               ; 7                             ;
; 15                                               ; 10                            ;
; 16                                               ; 15                            ;
; 17                                               ; 4                             ;
; 18                                               ; 14                            ;
; 19                                               ; 11                            ;
; 20                                               ; 1                             ;
; 21                                               ; 8                             ;
; 22                                               ; 5                             ;
; 23                                               ; 3                             ;
; 24                                               ; 0                             ;
; 25                                               ; 1                             ;
; 26                                               ; 1                             ;
; 27                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 25.52) ; Number of LABs  (Total = 161) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 1                             ;
; 4                                            ; 6                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 0                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 4                             ;
; 16                                           ; 3                             ;
; 17                                           ; 0                             ;
; 18                                           ; 0                             ;
; 19                                           ; 3                             ;
; 20                                           ; 2                             ;
; 21                                           ; 5                             ;
; 22                                           ; 4                             ;
; 23                                           ; 5                             ;
; 24                                           ; 2                             ;
; 25                                           ; 8                             ;
; 26                                           ; 4                             ;
; 27                                           ; 5                             ;
; 28                                           ; 9                             ;
; 29                                           ; 13                            ;
; 30                                           ; 26                            ;
; 31                                           ; 13                            ;
; 32                                           ; 34                            ;
; 33                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                             ;
+---------------------+---------------------------------------------------------------------------------+-------------------+
; Source Register     ; Destination Register                                                            ; Delay Added in ns ;
+---------------------+---------------------------------------------------------------------------------+-------------------+
; Debounce:DebClk|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][31] ; 0.398             ;
; Debounce:DebClk|OP5 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][31] ; 0.027             ;
+---------------------+---------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "MipsMulticicloDE2Wrapper"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 89 pins of 89 total pins
    Info (169086): Pin SW[6] not assigned to an exact location on the device
    Info (169086): Pin SW[7] not assigned to an exact location on the device
    Info (169086): Pin HEX0[0] not assigned to an exact location on the device
    Info (169086): Pin HEX0[1] not assigned to an exact location on the device
    Info (169086): Pin HEX0[2] not assigned to an exact location on the device
    Info (169086): Pin HEX0[3] not assigned to an exact location on the device
    Info (169086): Pin HEX0[4] not assigned to an exact location on the device
    Info (169086): Pin HEX0[5] not assigned to an exact location on the device
    Info (169086): Pin HEX0[6] not assigned to an exact location on the device
    Info (169086): Pin HEX1[0] not assigned to an exact location on the device
    Info (169086): Pin HEX1[1] not assigned to an exact location on the device
    Info (169086): Pin HEX1[2] not assigned to an exact location on the device
    Info (169086): Pin HEX1[3] not assigned to an exact location on the device
    Info (169086): Pin HEX1[4] not assigned to an exact location on the device
    Info (169086): Pin HEX1[5] not assigned to an exact location on the device
    Info (169086): Pin HEX1[6] not assigned to an exact location on the device
    Info (169086): Pin HEX2[0] not assigned to an exact location on the device
    Info (169086): Pin HEX2[1] not assigned to an exact location on the device
    Info (169086): Pin HEX2[2] not assigned to an exact location on the device
    Info (169086): Pin HEX2[3] not assigned to an exact location on the device
    Info (169086): Pin HEX2[4] not assigned to an exact location on the device
    Info (169086): Pin HEX2[5] not assigned to an exact location on the device
    Info (169086): Pin HEX2[6] not assigned to an exact location on the device
    Info (169086): Pin HEX3[0] not assigned to an exact location on the device
    Info (169086): Pin HEX3[1] not assigned to an exact location on the device
    Info (169086): Pin HEX3[2] not assigned to an exact location on the device
    Info (169086): Pin HEX3[3] not assigned to an exact location on the device
    Info (169086): Pin HEX3[4] not assigned to an exact location on the device
    Info (169086): Pin HEX3[5] not assigned to an exact location on the device
    Info (169086): Pin HEX3[6] not assigned to an exact location on the device
    Info (169086): Pin HEX4[0] not assigned to an exact location on the device
    Info (169086): Pin HEX4[1] not assigned to an exact location on the device
    Info (169086): Pin HEX4[2] not assigned to an exact location on the device
    Info (169086): Pin HEX4[3] not assigned to an exact location on the device
    Info (169086): Pin HEX4[4] not assigned to an exact location on the device
    Info (169086): Pin HEX4[5] not assigned to an exact location on the device
    Info (169086): Pin HEX4[6] not assigned to an exact location on the device
    Info (169086): Pin HEX5[0] not assigned to an exact location on the device
    Info (169086): Pin HEX5[1] not assigned to an exact location on the device
    Info (169086): Pin HEX5[2] not assigned to an exact location on the device
    Info (169086): Pin HEX5[3] not assigned to an exact location on the device
    Info (169086): Pin HEX5[4] not assigned to an exact location on the device
    Info (169086): Pin HEX5[5] not assigned to an exact location on the device
    Info (169086): Pin HEX5[6] not assigned to an exact location on the device
    Info (169086): Pin HEX6[0] not assigned to an exact location on the device
    Info (169086): Pin HEX6[1] not assigned to an exact location on the device
    Info (169086): Pin HEX6[2] not assigned to an exact location on the device
    Info (169086): Pin HEX6[3] not assigned to an exact location on the device
    Info (169086): Pin HEX6[4] not assigned to an exact location on the device
    Info (169086): Pin HEX6[5] not assigned to an exact location on the device
    Info (169086): Pin HEX6[6] not assigned to an exact location on the device
    Info (169086): Pin HEX7[0] not assigned to an exact location on the device
    Info (169086): Pin HEX7[1] not assigned to an exact location on the device
    Info (169086): Pin HEX7[2] not assigned to an exact location on the device
    Info (169086): Pin HEX7[3] not assigned to an exact location on the device
    Info (169086): Pin HEX7[4] not assigned to an exact location on the device
    Info (169086): Pin HEX7[5] not assigned to an exact location on the device
    Info (169086): Pin HEX7[6] not assigned to an exact location on the device
    Info (169086): Pin LEDR[0] not assigned to an exact location on the device
    Info (169086): Pin LEDR[1] not assigned to an exact location on the device
    Info (169086): Pin LEDR[2] not assigned to an exact location on the device
    Info (169086): Pin LEDR[3] not assigned to an exact location on the device
    Info (169086): Pin LEDR[4] not assigned to an exact location on the device
    Info (169086): Pin LEDR[5] not assigned to an exact location on the device
    Info (169086): Pin LEDR[6] not assigned to an exact location on the device
    Info (169086): Pin LEDR[7] not assigned to an exact location on the device
    Info (169086): Pin LEDR[8] not assigned to an exact location on the device
    Info (169086): Pin LEDR[9] not assigned to an exact location on the device
    Info (169086): Pin LEDR[10] not assigned to an exact location on the device
    Info (169086): Pin LEDR[11] not assigned to an exact location on the device
    Info (169086): Pin LEDR[12] not assigned to an exact location on the device
    Info (169086): Pin LEDR[13] not assigned to an exact location on the device
    Info (169086): Pin LEDR[14] not assigned to an exact location on the device
    Info (169086): Pin LEDR[15] not assigned to an exact location on the device
    Info (169086): Pin LEDG[0] not assigned to an exact location on the device
    Info (169086): Pin LEDG[1] not assigned to an exact location on the device
    Info (169086): Pin LEDG[2] not assigned to an exact location on the device
    Info (169086): Pin LEDG[3] not assigned to an exact location on the device
    Info (169086): Pin SW[2] not assigned to an exact location on the device
    Info (169086): Pin SW[5] not assigned to an exact location on the device
    Info (169086): Pin SW[3] not assigned to an exact location on the device
    Info (169086): Pin SW[1] not assigned to an exact location on the device
    Info (169086): Pin SW[4] not assigned to an exact location on the device
    Info (169086): Pin SW[0] not assigned to an exact location on the device
    Info (169086): Pin KEY[0] not assigned to an exact location on the device
    Info (169086): Pin KEY[1] not assigned to an exact location on the device
    Info (169086): Pin KEY[2] not assigned to an exact location on the device
    Info (169086): Pin KEY[3] not assigned to an exact location on the device
    Info (169086): Pin CLOCK_50 not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MipsMulticicloDE2Wrapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Debounce:DebClk|OP6
        Info (176357): Destination node Debounce:DebClk|OP5
        Info (176357): Destination node Debounce:DebClk|OP4
        Info (176357): Destination node Debounce:DebClk|OP3
        Info (176357): Destination node Debounce:DebClk|OP2
Info (176353): Automatically promoted node Debounce:DebClk|DebouncedData 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Debounce:DebRst|DebouncedData 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 88 (unused VREF, 3.3V VCCIO, 12 input, 76 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.22 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 76 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/eiske/Documents/GitHub/INE5406/R3/MipsMulticicloDE2Wrapper.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 835 megabytes
    Info: Processing ended: Fri Dec 01 14:11:54 2017
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:00:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/eiske/Documents/GitHub/INE5406/R3/MipsMulticicloDE2Wrapper.fit.smsg.


