0.7
2020.2
Oct 14 2022
05:20:55
D:/Facultad/Arquitectura de computadoras/MIS_TPS/TP2_UART/TP2_UART.sim/sim_1/behav/xsim/glbl.v,1665704903,verilog,,,,glbl,,,,,,,,
D:/Facultad/Arquitectura de computadoras/MIS_TPS/TP2_UART/TP2_UART.srcs/sim_1/new/TestBench_BaudRateGenerator.v,1695316964,verilog,,,,TestBench_BaudRateGenerator,,,,,,,,
D:/Facultad/Arquitectura de computadoras/MIS_TPS/TP2_UART/TP2_UART.srcs/sources_1/new/BaudRateGenerator.v,1695322963,verilog,,D:/Facultad/Arquitectura de computadoras/MIS_TPS/TP2_UART/TP2_UART.srcs/sim_1/new/TestBench_BaudRateGenerator.v,,BaudRateGenerator,,,,,,,,
