Analysis & Synthesis report for CEG3155-Lab-2
Tue Oct 08 00:57:33 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Logic Cells Representing Combinational Loops
  9. General Register Statistics
 10. Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst7"
 11. Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst6"
 12. Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst5"
 13. Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst4"
 14. Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst3"
 15. Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst2"
 16. Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper"
 17. Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst"
 18. Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower"
 19. Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst1"
 20. Port Connectivity Checks: "lshift_8bit:lshift_8bit7"
 21. Port Connectivity Checks: "lshift_8bit:lshift_8bit6"
 22. Port Connectivity Checks: "lshift_8bit:lshift_8bit5"
 23. Port Connectivity Checks: "lshift_8bit:lshift_8bit4"
 24. Port Connectivity Checks: "lshift_8bit:lshift_8bit3"
 25. Port Connectivity Checks: "lshift_8bit:lshift_8bit2"
 26. Port Connectivity Checks: "lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst"
 27. Port Connectivity Checks: "lshift_8bit:lshift_8bit1"
 28. Elapsed Time Per Partition
 29. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                    ;
+------------------------------------+--------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue Oct 08 00:57:33 2024      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; CEG3155-Lab-2                              ;
; Top-level Entity Name              ; Multiplier_4bit                            ;
; Family                             ; Cyclone IV E                               ;
; Total logic elements               ; 333                                        ;
;     Total combinational functions  ; 333                                        ;
;     Dedicated logic registers      ; 0                                          ;
; Total registers                    ; 0                                          ;
; Total pins                         ; 21                                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0                                          ;
; Embedded Multiplier 9-bit elements ; 0                                          ;
; Total PLLs                         ; 0                                          ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE115F29C8      ;                    ;
; Top-level entity name                                                      ; Multiplier_4bit    ; CEG3155-Lab-2      ;
; Family name                                                                ; Cyclone IV E       ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                       ;
+----------------------------------+-----------------+-----------------+-----------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type       ; File Name with Absolute Path                                                ; Library ;
+----------------------------------+-----------------+-----------------+-----------------------------------------------------------------------------+---------+
; lshift_8bit.vhd                  ; yes             ; User VHDL File  ; C:/Users/sahil/Documents/repos/vhdl_files/CEG3155-Lab-2/lshift_8bit.vhd     ;         ;
; CLA_4bit.vhd                     ; yes             ; User VHDL File  ; C:/Users/sahil/Documents/repos/vhdl_files/CEG3155-Lab-2/CLA_4bit.vhd        ;         ;
; enabledsrlatch.vhd               ; yes             ; User VHDL File  ; C:/Users/sahil/Documents/repos/vhdl_files/CEG3155-Lab-2/enabledsrlatch.vhd  ;         ;
; d_FF.vhd                         ; yes             ; User VHDL File  ; C:/Users/sahil/Documents/repos/vhdl_files/CEG3155-Lab-2/d_FF.vhd            ;         ;
; dff_8bit.vhd                     ; yes             ; User VHDL File  ; C:/Users/sahil/Documents/repos/vhdl_files/CEG3155-Lab-2/dff_8bit.vhd        ;         ;
; Multiplier_4bit.vhd              ; yes             ; User VHDL File  ; C:/Users/sahil/Documents/repos/vhdl_files/CEG3155-Lab-2/Multiplier_4bit.vhd ;         ;
; CLA_8bit.vhd                     ; yes             ; User VHDL File  ; C:/Users/sahil/Documents/repos/vhdl_files/CEG3155-Lab-2/CLA_8bit.vhd        ;         ;
+----------------------------------+-----------------+-----------------+-----------------------------------------------------------------------------+---------+


+------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                ;
+---------------------------------------------+--------------+
; Resource                                    ; Usage        ;
+---------------------------------------------+--------------+
; Estimated Total logic elements              ; 333          ;
;                                             ;              ;
; Total combinational functions               ; 333          ;
; Logic element usage by number of LUT inputs ;              ;
;     -- 4 input functions                    ; 101          ;
;     -- 3 input functions                    ; 151          ;
;     -- <=2 input functions                  ; 81           ;
;                                             ;              ;
; Logic elements by mode                      ;              ;
;     -- normal mode                          ; 333          ;
;     -- arithmetic mode                      ; 0            ;
;                                             ;              ;
; Total registers                             ; 0            ;
;     -- Dedicated logic registers            ; 0            ;
;     -- I/O registers                        ; 0            ;
;                                             ;              ;
; I/O pins                                    ; 21           ;
; Embedded Multiplier 9-bit elements          ; 0            ;
; Maximum fan-out node                        ; GClock~input ;
; Maximum fan-out                             ; 224          ;
; Total fan-out                               ; 1050         ;
; Average fan-out                             ; 2.80         ;
+---------------------------------------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                        ;
+---------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                               ; Library Name ;
+---------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Multiplier_4bit                            ; 333 (5)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 21   ; 0            ; |Multiplier_4bit                                                                                                                  ; work         ;
;    |CLA_8bit:CLA_8bit_inst1|                ; 27 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1                                                                                          ; work         ;
;       |CLA_4bit:CLA_4bit_lower|             ; 14 (6)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;       |CLA_4bit:CLA_4bit_upper|             ; 13 (5)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;    |CLA_8bit:CLA_8bit_inst2|                ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2                                                                                          ; work         ;
;       |CLA_4bit:CLA_4bit_lower|             ; 15 (7)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;       |CLA_4bit:CLA_4bit_upper|             ; 17 (9)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;    |CLA_8bit:CLA_8bit_inst3|                ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3                                                                                          ; work         ;
;       |CLA_4bit:CLA_4bit_lower|             ; 17 (9)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;       |CLA_4bit:CLA_4bit_upper|             ; 15 (7)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;    |CLA_8bit:CLA_8bit_inst4|                ; 30 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4                                                                                          ; work         ;
;       |CLA_4bit:CLA_4bit_lower|             ; 15 (7)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;       |CLA_4bit:CLA_4bit_upper|             ; 15 (7)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;    |CLA_8bit:CLA_8bit_inst5|                ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5                                                                                          ; work         ;
;       |CLA_4bit:CLA_4bit_lower|             ; 17 (8)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;       |CLA_4bit:CLA_4bit_upper|             ; 15 (7)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;    |CLA_8bit:CLA_8bit_inst6|                ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6                                                                                          ; work         ;
;       |CLA_4bit:CLA_4bit_lower|             ; 15 (7)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;       |CLA_4bit:CLA_4bit_upper|             ; 17 (8)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;    |CLA_8bit:CLA_8bit_inst7|                ; 31 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7                                                                                          ; work         ;
;       |CLA_4bit:CLA_4bit_lower|             ; 16 (6)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;       |CLA_4bit:CLA_4bit_upper|             ; 15 (7)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper                                                                  ; work         ;
;          |dFF_8bit:dff_8bit_inst|           ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst                                           ; work         ;
;             |d_FF:dff_inst0|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst1|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst2|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch  ; work         ;
;             |d_FF:dff_inst3|                ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3                            ; work         ;
;                |enabledSRLatch:masterLatch| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch ; work         ;
;                |enabledSRLatch:slaveLatch|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch  ; work         ;
;    |lshift_8bit:lshift_8bit1|               ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1                                                                                         ; work         ;
;       |dFF_8bit:dff_inst|                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst                                                                       ; work         ;
;          |d_FF:dff_inst0|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst0                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst1|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst1                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst2|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst2                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst3|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst3                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst4|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst4                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst5|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst5                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst6|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst6                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst7|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst7                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:slaveLatch                              ; work         ;
;    |lshift_8bit:lshift_8bit2|               ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2                                                                                         ; work         ;
;       |dFF_8bit:dff_inst|                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst                                                                       ; work         ;
;          |d_FF:dff_inst0|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst0                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst1|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst1                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst2|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst2                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst3|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst3                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst4|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst4                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst5|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst5                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst6|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst6                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst7|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst7                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:slaveLatch                              ; work         ;
;    |lshift_8bit:lshift_8bit3|               ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3                                                                                         ; work         ;
;       |dFF_8bit:dff_inst|                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst                                                                       ; work         ;
;          |d_FF:dff_inst0|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst0                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst1|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst1                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst2|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst2                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst3|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst3                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst4|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst4                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst5|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst5                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst6|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst6                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst7|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst7                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:slaveLatch                              ; work         ;
;    |lshift_8bit:lshift_8bit4|               ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4                                                                                         ; work         ;
;       |dFF_8bit:dff_inst|                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst                                                                       ; work         ;
;          |d_FF:dff_inst0|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst0                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst1|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst1                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst2|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst2                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst3|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst3                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst4|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst4                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst5|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst5                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst6|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst6                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst7|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst7                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:slaveLatch                              ; work         ;
;    |lshift_8bit:lshift_8bit5|               ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5                                                                                         ; work         ;
;       |dFF_8bit:dff_inst|                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst                                                                       ; work         ;
;          |d_FF:dff_inst0|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst0                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst1|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst1                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst2|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst2                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst3|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst3                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst4|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst4                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst5|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst5                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst6|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst6                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst7|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst7                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:slaveLatch                              ; work         ;
;    |lshift_8bit:lshift_8bit6|               ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6                                                                                         ; work         ;
;       |dFF_8bit:dff_inst|                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst                                                                       ; work         ;
;          |d_FF:dff_inst0|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst0                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst1|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst1                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst2|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst2                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst3|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst3                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst4|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst4                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst5|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst5                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst6|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst6                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst7|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst7                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:slaveLatch                              ; work         ;
;    |lshift_8bit:lshift_8bit7|               ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7                                                                                         ; work         ;
;       |dFF_8bit:dff_inst|                   ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst                                                                       ; work         ;
;          |d_FF:dff_inst0|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst0                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst1|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst1                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst2|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst2                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst3|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst3                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst4|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst4                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst5|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst5                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst6|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst6                                                        ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch                              ; work         ;
;          |d_FF:dff_inst7|                   ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst7                                                        ; work         ;
;             |enabledSRLatch:masterLatch|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:masterLatch                             ; work         ;
;             |enabledSRLatch:slaveLatch|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier_4bit|lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst7|enabledSRLatch:slaveLatch                              ; work         ;
+---------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Logic Cells Representing Combinational Loops                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------+-----+
; Logic Cell Name                                                                                                        ;     ;
+------------------------------------------------------------------------------------------------------------------------+-----+
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit6|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst5|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit5|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst4|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit4|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst3|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit3|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst2|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0  ;     ;
; lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst2|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst1|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; lshift_8bit:lshift_8bit2|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:slaveLatch|o_q~0                              ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch|o_q~0 ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch|o_q~0 ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch|o_q~0 ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch|o_q~0 ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch|o_q~0 ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch|o_q~0 ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch|o_q~0 ;     ;
; CLA_8bit:CLA_8bit_inst7|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst3|enabledSRLatch:masterLatch|o_q~0 ;     ;
; lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst6|enabledSRLatch:masterLatch|o_q~0                             ;     ;
; CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst2|enabledSRLatch:masterLatch|o_q~0 ;     ;
; lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst5|enabledSRLatch:masterLatch|o_q~0                             ;     ;
; CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst1|enabledSRLatch:masterLatch|o_q~0 ;     ;
; lshift_8bit:lshift_8bit7|dFF_8bit:dff_inst|d_FF:dff_inst4|enabledSRLatch:masterLatch|o_q~0                             ;     ;
; CLA_8bit:CLA_8bit_inst6|CLA_4bit:CLA_4bit_upper|dFF_8bit:dff_8bit_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch|o_q~0 ;     ;
; Number of logic cells representing combinational loops                                                                 ; 224 ;
+------------------------------------------------------------------------------------------------------------------------+-----+
Table restricted to first 100 entries. Note: All cells listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst7"                                                                   ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; zeroout     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; overflowout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst6"                                                                   ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; zeroout     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; overflowout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst5"                                                                   ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; zeroout     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; overflowout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst4"                                                                   ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; zeroout     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; overflowout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst3"                                                                   ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; zeroout     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; overflowout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst2"                                                                   ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; zeroout     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; overflowout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_upper"                                         ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; sum[7..4] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zeroout   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower|dFF_8bit:dff_8bit_inst"                  ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; i_d[7..4] ; Input  ; Info     ; Stuck at GND                                                                        ;
; o_qbar    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower"                                           ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; sum[7..4]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zeroout     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; overflowout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "CLA_8bit:CLA_8bit_inst1"                                                                   ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; cin         ; Input  ; Info     ; Stuck at GND                                                                        ;
; zeroout     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; overflowout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------+
; Port Connectivity Checks: "lshift_8bit:lshift_8bit7" ;
+------+-------+----------+----------------------------+
; Port ; Type  ; Severity ; Details                    ;
+------+-------+----------+----------------------------+
; n    ; Input ; Info     ; Stuck at VCC               ;
+------+-------+----------+----------------------------+


+------------------------------------------------------+
; Port Connectivity Checks: "lshift_8bit:lshift_8bit6" ;
+---------+-------+----------+-------------------------+
; Port    ; Type  ; Severity ; Details                 ;
+---------+-------+----------+-------------------------+
; n[2..1] ; Input ; Info     ; Stuck at VCC            ;
; n[0]    ; Input ; Info     ; Stuck at GND            ;
+---------+-------+----------+-------------------------+


+------------------------------------------------------+
; Port Connectivity Checks: "lshift_8bit:lshift_8bit5" ;
+------+-------+----------+----------------------------+
; Port ; Type  ; Severity ; Details                    ;
+------+-------+----------+----------------------------+
; n[2] ; Input ; Info     ; Stuck at VCC               ;
; n[1] ; Input ; Info     ; Stuck at GND               ;
; n[0] ; Input ; Info     ; Stuck at VCC               ;
+------+-------+----------+----------------------------+


+------------------------------------------------------+
; Port Connectivity Checks: "lshift_8bit:lshift_8bit4" ;
+---------+-------+----------+-------------------------+
; Port    ; Type  ; Severity ; Details                 ;
+---------+-------+----------+-------------------------+
; n[1..0] ; Input ; Info     ; Stuck at GND            ;
; n[2]    ; Input ; Info     ; Stuck at VCC            ;
+---------+-------+----------+-------------------------+


+------------------------------------------------------+
; Port Connectivity Checks: "lshift_8bit:lshift_8bit3" ;
+---------+-------+----------+-------------------------+
; Port    ; Type  ; Severity ; Details                 ;
+---------+-------+----------+-------------------------+
; n[1..0] ; Input ; Info     ; Stuck at VCC            ;
; n[2]    ; Input ; Info     ; Stuck at GND            ;
+---------+-------+----------+-------------------------+


+------------------------------------------------------+
; Port Connectivity Checks: "lshift_8bit:lshift_8bit2" ;
+------+-------+----------+----------------------------+
; Port ; Type  ; Severity ; Details                    ;
+------+-------+----------+----------------------------+
; n[2] ; Input ; Info     ; Stuck at GND               ;
; n[1] ; Input ; Info     ; Stuck at VCC               ;
; n[0] ; Input ; Info     ; Stuck at GND               ;
+------+-------+----------+----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst"                                           ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; o_qbar ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------+
; Port Connectivity Checks: "lshift_8bit:lshift_8bit1" ;
+---------+-------+----------+-------------------------+
; Port    ; Type  ; Severity ; Details                 ;
+---------+-------+----------+-------------------------+
; n[2..1] ; Input ; Info     ; Stuck at GND            ;
; n[0]    ; Input ; Info     ; Stuck at VCC            ;
+---------+-------+----------+-------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:00     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Oct 08 00:57:31 2024
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off CEG3155-Lab-2 -c CEG3155-Lab-2
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 2 design units, including 1 entities, in source file lshift_8bit.vhd
    Info (12022): Found design unit 1: lshift_8bit-structural
    Info (12023): Found entity 1: lshift_8bit
Info (12021): Found 2 design units, including 1 entities, in source file cla_4bit.vhd
    Info (12022): Found design unit 1: CLA_4bit-basic
    Info (12023): Found entity 1: CLA_4bit
Info (12021): Found 2 design units, including 1 entities, in source file enabledsrlatch.vhd
    Info (12022): Found design unit 1: enabledSRLatch-rtl
    Info (12023): Found entity 1: enabledSRLatch
Info (12021): Found 2 design units, including 1 entities, in source file d_ff.vhd
    Info (12022): Found design unit 1: d_FF-rtl
    Info (12023): Found entity 1: d_FF
Info (12021): Found 2 design units, including 1 entities, in source file dff_8bit.vhd
    Info (12022): Found design unit 1: dFF_8bit-rtl
    Info (12023): Found entity 1: dFF_8bit
Info (12021): Found 2 design units, including 1 entities, in source file testbench.vhd
    Info (12022): Found design unit 1: tb_adder_subtractor-behavior
    Info (12023): Found entity 1: tb_adder_subtractor
Info (12021): Found 2 design units, including 1 entities, in source file 4bitadder.vhd
    Info (12022): Found design unit 1: adder_subtractor-Structural
    Info (12023): Found entity 1: adder_subtractor
Info (12021): Found 2 design units, including 1 entities, in source file 1bitadder.vhd
    Info (12022): Found design unit 1: full_adder-Behavioral
    Info (12023): Found entity 1: full_adder
Info (12021): Found 2 design units, including 1 entities, in source file multiplier_4bit.vhd
    Info (12022): Found design unit 1: Multiplier_4bit-basic
    Info (12023): Found entity 1: Multiplier_4bit
Info (12021): Found 2 design units, including 1 entities, in source file cla_8bit.vhd
    Info (12022): Found design unit 1: CLA_8bit-basic
    Info (12023): Found entity 1: CLA_8bit
Info (12127): Elaborating entity "Multiplier_4bit" for the top level hierarchy
Info (12128): Elaborating entity "lshift_8bit" for hierarchy "lshift_8bit:lshift_8bit1"
Info (12128): Elaborating entity "dFF_8bit" for hierarchy "lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst"
Info (12128): Elaborating entity "d_FF" for hierarchy "lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst0"
Info (12128): Elaborating entity "enabledSRLatch" for hierarchy "lshift_8bit:lshift_8bit1|dFF_8bit:dff_inst|d_FF:dff_inst0|enabledSRLatch:masterLatch"
Info (12128): Elaborating entity "CLA_8bit" for hierarchy "CLA_8bit:CLA_8bit_inst1"
Warning (10541): VHDL Signal Declaration warning at CLA_8bit.vhd(9): used implicit default value for signal "zeroOut" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations.
Info (12128): Elaborating entity "CLA_4bit" for hierarchy "CLA_8bit:CLA_8bit_inst1|CLA_4bit:CLA_4bit_lower"
Warning (10541): VHDL Signal Declaration warning at CLA_4bit.vhd(9): used implicit default value for signal "zeroOut" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations.
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "OverFlowOut" is stuck at GND
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 1 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "GReset"
Info (21057): Implemented 354 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 10 input pins
    Info (21059): Implemented 11 output pins
    Info (21061): Implemented 333 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4675 megabytes
    Info: Processing ended: Tue Oct 08 00:57:33 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


