TimeQuest Timing Analyzer report for SNN
Fri Apr 13 11:56:21 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; SNN                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 316.46 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.160 ; -102.427           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.301 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.445 ; -68.340               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.612 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -62.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                     ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.160 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.727      ;
; -2.160 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.727      ;
; -2.160 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.727      ;
; -2.160 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.727      ;
; -2.160 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.727      ;
; -2.160 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.727      ;
; -2.160 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.428     ; 2.727      ;
; -2.040 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.607      ;
; -2.040 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.607      ;
; -2.040 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.607      ;
; -2.040 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.607      ;
; -2.040 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.607      ;
; -2.040 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.607      ;
; -2.040 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.428     ; 2.607      ;
; -2.030 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.964      ;
; -2.030 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.964      ;
; -2.030 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.964      ;
; -2.030 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.964      ;
; -2.030 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.964      ;
; -2.030 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.964      ;
; -2.030 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.964      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.593      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.593      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.593      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.593      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.593      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.593      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.428     ; 2.593      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.959      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.959      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.959      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.959      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.959      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.959      ;
; -2.026 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.959      ;
; -2.021 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.954      ;
; -2.021 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.954      ;
; -2.021 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.954      ;
; -2.021 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.954      ;
; -2.021 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.954      ;
; -2.021 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.954      ;
; -2.021 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.954      ;
; -2.009 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.943      ;
; -2.009 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.943      ;
; -2.009 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.943      ;
; -2.009 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.943      ;
; -2.009 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.943      ;
; -2.009 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.943      ;
; -2.009 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.943      ;
; -1.999 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.999 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.999 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.999 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.999 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.999 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.999 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.999 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.999 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.999 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.999 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.999 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.975 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.542      ;
; -1.975 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.542      ;
; -1.975 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.542      ;
; -1.975 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.542      ;
; -1.975 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.542      ;
; -1.975 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.542      ;
; -1.975 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.428     ; 2.542      ;
; -1.973 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.907      ;
; -1.973 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.907      ;
; -1.973 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.907      ;
; -1.973 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.907      ;
; -1.973 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.907      ;
; -1.973 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.907      ;
; -1.973 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.907      ;
; -1.971 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.904      ;
; -1.971 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.904      ;
; -1.971 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.904      ;
; -1.971 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.904      ;
; -1.971 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.904      ;
; -1.971 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.904      ;
; -1.971 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.904      ;
; -1.971 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.904      ;
; -1.971 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.904      ;
; -1.971 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.904      ;
; -1.971 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.904      ;
; -1.971 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.904      ;
; -1.970 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.537      ;
; -1.970 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.537      ;
; -1.970 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.537      ;
; -1.970 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.537      ;
; -1.970 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.537      ;
; -1.970 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.428     ; 2.537      ;
; -1.970 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.428     ; 2.537      ;
; -1.970 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.903      ;
; -1.970 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.903      ;
; -1.970 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.903      ;
; -1.970 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.903      ;
; -1.970 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.903      ;
; -1.970 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.903      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                      ;
+-------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.301 ; uart_rx:iDUT1|shift_reg[5] ; uart_tx:iDUT2|shift_tx[6]   ; clk          ; clk         ; 0.000        ; 0.440      ; 0.898      ;
; 0.327 ; uart_rx:iDUT1|shift_reg[0] ; uart_tx:iDUT2|shift_tx[1]   ; clk          ; clk         ; 0.000        ; 0.440      ; 0.924      ;
; 0.343 ; uart_tx:iDUT2|bit_cnt[1]   ; uart_tx:iDUT2|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_tx:iDUT2|bit_cnt[2]   ; uart_tx:iDUT2|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_tx:iDUT2|bit_cnt[3]   ; uart_tx:iDUT2|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_tx:iDUT2|bit_cnt[0]   ; uart_tx:iDUT2|bit_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|state         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; uart_tx:iDUT2|shift_tx[9]  ; uart_tx:iDUT2|shift_tx[9]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.351 ; uart_rx:iDUT1|shift_reg[6] ; uart_tx:iDUT2|shift_tx[7]   ; clk          ; clk         ; 0.000        ; 0.440      ; 0.948      ;
; 0.358 ; uart_rx:iDUT1|bit_cnt[2]   ; uart_rx:iDUT1|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_rx:iDUT1|bit_cnt[1]   ; uart_rx:iDUT1|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_rx:iDUT1|bit_cnt[0]   ; uart_rx:iDUT1|bit_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_rx:iDUT1|bit_cnt[3]   ; uart_rx:iDUT1|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_rx:iDUT1|state.IDLE   ; uart_rx:iDUT1|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_rx:iDUT1|state.RX     ; uart_rx:iDUT1|state.RX      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_rx:iDUT1|state.TAIL   ; uart_rx:iDUT1|state.TAIL    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart_rx:iDUT1|state.LEAD   ; uart_rx:iDUT1|state.LEAD    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.595      ;
; 0.394 ; uart_rx:iDUT1|shift_reg[6] ; uart_rx:iDUT1|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.407 ; uart_rx_synch              ; uart_rx:iDUT1|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.626      ;
; 0.408 ; uart_rx_synch              ; uart_rx:iDUT1|state.LEAD    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.627      ;
; 0.413 ; uart_rx:iDUT1|shift_reg[5] ; uart_rx:iDUT1|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.632      ;
; 0.435 ; uart_rx:iDUT1|shift_reg[3] ; uart_tx:iDUT2|shift_tx[4]   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.032      ;
; 0.450 ; uart_rx:iDUT1|shift_reg[7] ; uart_tx:iDUT2|shift_tx[8]   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.047      ;
; 0.463 ; uart_tx:iDUT2|shift_tx[3]  ; uart_tx:iDUT2|shift_tx[2]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.697      ;
; 0.464 ; uart_tx:iDUT2|shift_tx[8]  ; uart_tx:iDUT2|shift_tx[7]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.698      ;
; 0.465 ; uart_tx:iDUT2|shift_tx[6]  ; uart_tx:iDUT2|shift_tx[5]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.699      ;
; 0.465 ; uart_tx:iDUT2|shift_tx[2]  ; uart_tx:iDUT2|shift_tx[1]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.699      ;
; 0.467 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.052      ;
; 0.467 ; uart_tx:iDUT2|baud_cnt[5]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.052      ;
; 0.480 ; uart_tx:iDUT2|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.065      ;
; 0.481 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.066      ;
; 0.512 ; uart_tx:iDUT2|shift_tx[9]  ; uart_tx:iDUT2|shift_tx[8]   ; clk          ; clk         ; 0.000        ; 0.104      ; 0.773      ;
; 0.517 ; uart_rx_ff                 ; uart_rx_synch               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.523 ; rst_synch:i_rst_synch|temp ; rst_synch:i_rst_synch|rst_n ; clk          ; clk         ; 0.000        ; 0.063      ; 0.743      ;
; 0.531 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.750      ;
; 0.537 ; uart_rx:iDUT1|shift_reg[7] ; uart_rx:iDUT1|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.537 ; uart_tx:iDUT2|shift_tx[5]  ; uart_tx:iDUT2|shift_tx[4]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.771      ;
; 0.538 ; uart_tx:iDUT2|shift_tx[4]  ; uart_tx:iDUT2|shift_tx[3]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.772      ;
; 0.539 ; uart_tx:iDUT2|shift_tx[7]  ; uart_tx:iDUT2|shift_tx[6]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.773      ;
; 0.541 ; uart_rx:iDUT1|shift_reg[1] ; uart_tx:iDUT2|shift_tx[2]   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.138      ;
; 0.543 ; uart_tx:iDUT2|baud_cnt[4]  ; uart_tx:iDUT2|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.777      ;
; 0.546 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.780      ;
; 0.548 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.782      ;
; 0.557 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; uart_tx:iDUT2|baud_cnt[5]  ; uart_tx:iDUT2|baud_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; uart_tx:iDUT2|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.562 ; uart_rx:iDUT1|state.LEAD   ; uart_rx:iDUT1|state.RX      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; uart_tx:iDUT2|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.782      ;
; 0.564 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.798      ;
; 0.566 ; uart_rx:iDUT1|shift_reg[4] ; uart_tx:iDUT2|shift_tx[5]   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.163      ;
; 0.573 ; uart_tx:iDUT2|baud_cnt[9]  ; uart_tx:iDUT2|baud_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; uart_rx:iDUT1|baud_cnt[9]  ; uart_rx:iDUT1|baud_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.575 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.576 ; uart_rx:iDUT1|baud_cnt[3]  ; uart_rx:iDUT1|baud_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.795      ;
; 0.577 ; uart_rx:iDUT1|baud_cnt[1]  ; uart_rx:iDUT1|baud_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.796      ;
; 0.577 ; uart_tx:iDUT2|baud_cnt[5]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.162      ;
; 0.578 ; uart_rx:iDUT1|baud_cnt[5]  ; uart_rx:iDUT1|baud_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.163      ;
; 0.579 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.164      ;
; 0.587 ; uart_rx:iDUT1|state.IDLE   ; uart_rx:iDUT1|state.LEAD    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.806      ;
; 0.589 ; uart_rx:iDUT1|bit_cnt[0]   ; uart_rx:iDUT1|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.808      ;
; 0.591 ; uart_tx:iDUT2|baud_cnt[9]  ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.176      ;
; 0.593 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.178      ;
; 0.594 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.813      ;
; 0.596 ; uart_tx:iDUT2|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.181      ;
; 0.598 ; uart_rx:iDUT1|state.TAIL   ; uart_rx:iDUT1|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.817      ;
; 0.613 ; uart_rx:iDUT1|state.RX     ; uart_rx:iDUT1|state.TAIL    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.832      ;
; 0.667 ; uart_rx:iDUT1|shift_reg[3] ; uart_rx:iDUT1|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.886      ;
; 0.689 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.274      ;
; 0.690 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.275      ;
; 0.703 ; uart_rx:iDUT1|baud_cnt[2]  ; uart_rx:iDUT1|baud_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.922      ;
; 0.703 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.288      ;
; 0.708 ; uart_rx:iDUT1|baud_cnt[7]  ; uart_rx:iDUT1|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.927      ;
; 0.710 ; uart_rx:iDUT1|baud_cnt[4]  ; uart_rx:iDUT1|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.929      ;
; 0.760 ; uart_rx:iDUT1|baud_cnt[0]  ; uart_rx:iDUT1|baud_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.979      ;
; 0.771 ; uart_rx_synch              ; uart_rx:iDUT1|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.990      ;
; 0.798 ; uart_rx:iDUT1|shift_reg[2] ; uart_rx:iDUT1|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.017      ;
; 0.800 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.385      ;
; 0.801 ; uart_tx:iDUT2|baud_cnt[5]  ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.386      ;
; 0.832 ; uart_rx:iDUT1|bit_cnt[2]   ; uart_tx:iDUT2|shift_tx[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.051      ;
; 0.832 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.051      ;
; 0.833 ; uart_tx:iDUT2|baud_cnt[4]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.067      ;
; 0.835 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.069      ;
; 0.845 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.847 ; uart_tx:iDUT2|baud_cnt[9]  ; uart_tx:iDUT2|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; uart_rx:iDUT1|baud_cnt[9]  ; uart_rx:iDUT1|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.849 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; uart_tx:iDUT2|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.069      ;
; 0.851 ; uart_rx:iDUT1|baud_cnt[1]  ; uart_rx:iDUT1|baud_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.070      ;
; 0.851 ; uart_rx:iDUT1|baud_cnt[3]  ; uart_rx:iDUT1|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.070      ;
; 0.852 ; uart_tx:iDUT2|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.071      ;
; 0.853 ; uart_rx:iDUT1|baud_cnt[5]  ; uart_rx:iDUT1|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.072      ;
; 0.857 ; uart_rx:iDUT1|shift_reg[4] ; uart_rx:iDUT1|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.076      ;
; 0.862 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; uart_rx:iDUT1|shift_reg[2] ; uart_tx:iDUT2|shift_tx[3]   ; clk          ; clk         ; 0.000        ; 0.440      ; 1.460      ;
+-------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                   ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.445 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 0.500        ; -0.308     ; 1.632      ;
; -1.445 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 0.500        ; -0.308     ; 1.632      ;
; -1.445 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 0.500        ; -0.308     ; 1.632      ;
; -1.445 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 0.500        ; -0.308     ; 1.632      ;
; -1.445 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 0.500        ; -0.308     ; 1.632      ;
; -1.445 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 0.500        ; -0.308     ; 1.632      ;
; -1.445 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 0.500        ; -0.308     ; 1.632      ;
; -1.275 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[0]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.461      ;
; -1.275 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[0] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.461      ;
; -1.275 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[1] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.461      ;
; -1.275 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[2] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.461      ;
; -1.275 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[3] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.461      ;
; -1.275 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[4] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.461      ;
; -1.275 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[5] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.461      ;
; -1.275 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[6] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.461      ;
; -1.275 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[7] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.461      ;
; -1.275 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[3]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.461      ;
; -1.275 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[2]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.461      ;
; -1.275 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[1]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.461      ;
; -1.275 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[0]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.461      ;
; -1.271 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.LEAD   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.457      ;
; -1.271 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.IDLE   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.457      ;
; -1.271 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.TAIL   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.457      ;
; -1.271 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.RX     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.457      ;
; -1.271 ; rst_synch:i_rst_synch|rst_n ; uart_rx_synch              ; clk          ; clk         ; 0.500        ; -0.309     ; 1.457      ;
; -1.271 ; rst_synch:i_rst_synch|rst_n ; uart_rx_ff                 ; clk          ; clk         ; 0.500        ; -0.309     ; 1.457      ;
; -1.118 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.304      ;
; -1.118 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[11] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.304      ;
; -1.118 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[10] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.304      ;
; -1.118 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[9]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.304      ;
; -1.118 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[8]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.304      ;
; -1.118 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.304      ;
; -1.118 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[6]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.304      ;
; -1.118 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[5]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.304      ;
; -1.118 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.304      ;
; -1.118 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.304      ;
; -1.118 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.304      ;
; -1.118 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.304      ;
; -1.106 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[9]  ; clk          ; clk         ; 0.500        ; 0.027      ; 1.628      ;
; -1.094 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[11] ; clk          ; clk         ; 0.500        ; 0.043      ; 1.632      ;
; -1.094 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[7]  ; clk          ; clk         ; 0.500        ; 0.043      ; 1.632      ;
; -1.094 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[6]  ; clk          ; clk         ; 0.500        ; 0.043      ; 1.632      ;
; -1.094 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[4]  ; clk          ; clk         ; 0.500        ; 0.043      ; 1.632      ;
; -1.094 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[0]  ; clk          ; clk         ; 0.500        ; 0.043      ; 1.632      ;
; -1.080 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|state        ; clk          ; clk         ; 0.500        ; 0.043      ; 1.618      ;
; -1.080 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[3]   ; clk          ; clk         ; 0.500        ; 0.043      ; 1.618      ;
; -1.080 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[2]   ; clk          ; clk         ; 0.500        ; 0.043      ; 1.618      ;
; -1.080 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[1]   ; clk          ; clk         ; 0.500        ; 0.043      ; 1.618      ;
; -1.080 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[0]   ; clk          ; clk         ; 0.500        ; 0.043      ; 1.618      ;
; -1.079 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[1]  ; clk          ; clk         ; 0.500        ; 0.054      ; 1.628      ;
; -1.079 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[2]  ; clk          ; clk         ; 0.500        ; 0.054      ; 1.628      ;
; -1.079 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[3]  ; clk          ; clk         ; 0.500        ; 0.054      ; 1.628      ;
; -1.079 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[4]  ; clk          ; clk         ; 0.500        ; 0.054      ; 1.628      ;
; -1.079 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[5]  ; clk          ; clk         ; 0.500        ; 0.054      ; 1.628      ;
; -1.079 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[6]  ; clk          ; clk         ; 0.500        ; 0.054      ; 1.628      ;
; -1.079 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[7]  ; clk          ; clk         ; 0.500        ; 0.054      ; 1.628      ;
; -1.079 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[8]  ; clk          ; clk         ; 0.500        ; 0.054      ; 1.628      ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                   ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.612 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[1]  ; clk          ; clk         ; -0.500       ; 0.194      ; 1.483      ;
; 1.612 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[2]  ; clk          ; clk         ; -0.500       ; 0.194      ; 1.483      ;
; 1.612 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[3]  ; clk          ; clk         ; -0.500       ; 0.194      ; 1.483      ;
; 1.612 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[4]  ; clk          ; clk         ; -0.500       ; 0.194      ; 1.483      ;
; 1.612 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[5]  ; clk          ; clk         ; -0.500       ; 0.194      ; 1.483      ;
; 1.612 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[6]  ; clk          ; clk         ; -0.500       ; 0.194      ; 1.483      ;
; 1.612 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[7]  ; clk          ; clk         ; -0.500       ; 0.194      ; 1.483      ;
; 1.612 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[8]  ; clk          ; clk         ; -0.500       ; 0.194      ; 1.483      ;
; 1.618 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|state        ; clk          ; clk         ; -0.500       ; 0.183      ; 1.478      ;
; 1.618 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[3]   ; clk          ; clk         ; -0.500       ; 0.183      ; 1.478      ;
; 1.618 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[2]   ; clk          ; clk         ; -0.500       ; 0.183      ; 1.478      ;
; 1.618 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[1]   ; clk          ; clk         ; -0.500       ; 0.183      ; 1.478      ;
; 1.618 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[0]   ; clk          ; clk         ; -0.500       ; 0.183      ; 1.478      ;
; 1.625 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[11] ; clk          ; clk         ; -0.500       ; 0.183      ; 1.485      ;
; 1.625 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[7]  ; clk          ; clk         ; -0.500       ; 0.183      ; 1.485      ;
; 1.625 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[6]  ; clk          ; clk         ; -0.500       ; 0.183      ; 1.485      ;
; 1.625 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[4]  ; clk          ; clk         ; -0.500       ; 0.183      ; 1.485      ;
; 1.625 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[0]  ; clk          ; clk         ; -0.500       ; 0.183      ; 1.485      ;
; 1.640 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[9]  ; clk          ; clk         ; -0.500       ; 0.166      ; 1.483      ;
; 1.663 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[11] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[10] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[9]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[8]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[6]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[5]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.663 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.156      ;
; 1.814 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.LEAD   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.307      ;
; 1.814 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.IDLE   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.307      ;
; 1.814 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.TAIL   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.307      ;
; 1.814 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.RX     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.307      ;
; 1.814 ; rst_synch:i_rst_synch|rst_n ; uart_rx_synch              ; clk          ; clk         ; -0.500       ; -0.184     ; 1.307      ;
; 1.814 ; rst_synch:i_rst_synch|rst_n ; uart_rx_ff                 ; clk          ; clk         ; -0.500       ; -0.184     ; 1.307      ;
; 1.825 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[0]  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[0] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[1] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[2] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[3] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[4] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[5] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[6] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[7] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[3]   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[2]   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[1]   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[0]   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.991 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; -0.500       ; -0.183     ; 1.485      ;
; 1.991 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; -0.500       ; -0.183     ; 1.485      ;
; 1.991 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; -0.500       ; -0.183     ; 1.485      ;
; 1.991 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; -0.500       ; -0.183     ; 1.485      ;
; 1.991 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; -0.500       ; -0.183     ; 1.485      ;
; 1.991 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; -0.500       ; -0.183     ; 1.485      ;
; 1.991 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; -0.500       ; -0.183     ; 1.485      ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 348.8 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.867 ; -87.384           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.284 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.249 ; -58.871              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.534 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -62.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.867 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.479      ;
; -1.867 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.479      ;
; -1.867 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.479      ;
; -1.867 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.479      ;
; -1.867 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.479      ;
; -1.867 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.479      ;
; -1.867 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.479      ;
; -1.765 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.377      ;
; -1.765 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.377      ;
; -1.765 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.377      ;
; -1.765 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.377      ;
; -1.765 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.377      ;
; -1.765 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.377      ;
; -1.765 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.377      ;
; -1.738 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.679      ;
; -1.738 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.679      ;
; -1.738 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.679      ;
; -1.738 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.679      ;
; -1.738 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.679      ;
; -1.738 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.679      ;
; -1.738 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.679      ;
; -1.734 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.675      ;
; -1.734 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.675      ;
; -1.734 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.675      ;
; -1.734 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.675      ;
; -1.734 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.675      ;
; -1.734 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.675      ;
; -1.734 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.675      ;
; -1.724 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.336      ;
; -1.724 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.336      ;
; -1.724 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.336      ;
; -1.724 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.336      ;
; -1.724 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.336      ;
; -1.724 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.336      ;
; -1.724 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.336      ;
; -1.715 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.655      ;
; -1.715 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.655      ;
; -1.715 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.655      ;
; -1.715 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.655      ;
; -1.715 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.655      ;
; -1.715 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.655      ;
; -1.715 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.655      ;
; -1.713 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.653      ;
; -1.713 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.653      ;
; -1.713 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.653      ;
; -1.713 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.653      ;
; -1.713 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.653      ;
; -1.713 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.653      ;
; -1.713 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.653      ;
; -1.713 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.653      ;
; -1.713 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.653      ;
; -1.713 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.653      ;
; -1.713 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.653      ;
; -1.713 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.653      ;
; -1.709 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.649      ;
; -1.709 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.649      ;
; -1.709 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.649      ;
; -1.709 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.649      ;
; -1.709 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.649      ;
; -1.709 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.649      ;
; -1.709 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.649      ;
; -1.707 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.319      ;
; -1.707 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.319      ;
; -1.707 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.319      ;
; -1.707 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.319      ;
; -1.707 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.319      ;
; -1.707 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.319      ;
; -1.707 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.319      ;
; -1.703 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.644      ;
; -1.703 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.644      ;
; -1.703 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.644      ;
; -1.703 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.644      ;
; -1.703 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.644      ;
; -1.703 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.644      ;
; -1.703 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.644      ;
; -1.684 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.624      ;
; -1.684 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.624      ;
; -1.684 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.624      ;
; -1.684 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.624      ;
; -1.684 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.624      ;
; -1.684 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.624      ;
; -1.684 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.624      ;
; -1.684 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.624      ;
; -1.684 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.624      ;
; -1.684 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.624      ;
; -1.684 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.624      ;
; -1.684 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.624      ;
; -1.680 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.292      ;
; -1.680 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.292      ;
; -1.680 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.292      ;
; -1.680 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.292      ;
; -1.680 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.292      ;
; -1.680 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.292      ;
; -1.680 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.383     ; 2.292      ;
; -1.679 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.619      ;
; -1.679 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.619      ;
; -1.679 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.619      ;
; -1.679 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.619      ;
; -1.679 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.619      ;
; -1.679 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.619      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                       ;
+-------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.284 ; uart_rx:iDUT1|shift_reg[5] ; uart_tx:iDUT2|shift_tx[6]   ; clk          ; clk         ; 0.000        ; 0.393      ; 0.821      ;
; 0.299 ; uart_tx:iDUT2|bit_cnt[1]   ; uart_tx:iDUT2|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_tx:iDUT2|bit_cnt[2]   ; uart_tx:iDUT2|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_tx:iDUT2|bit_cnt[3]   ; uart_tx:iDUT2|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_tx:iDUT2|bit_cnt[0]   ; uart_tx:iDUT2|bit_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|state         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; uart_tx:iDUT2|shift_tx[9]  ; uart_tx:iDUT2|shift_tx[9]   ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.304 ; uart_rx:iDUT1|shift_reg[0] ; uart_tx:iDUT2|shift_tx[1]   ; clk          ; clk         ; 0.000        ; 0.393      ; 0.841      ;
; 0.311 ; uart_rx:iDUT1|state.IDLE   ; uart_rx:iDUT1|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_rx:iDUT1|state.RX     ; uart_rx:iDUT1|state.RX      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_rx:iDUT1|state.TAIL   ; uart_rx:iDUT1|state.TAIL    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_rx:iDUT1|state.LEAD   ; uart_rx:iDUT1|state.LEAD    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; uart_rx:iDUT1|bit_cnt[2]   ; uart_rx:iDUT1|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:iDUT1|bit_cnt[1]   ; uart_rx:iDUT1|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:iDUT1|bit_cnt[0]   ; uart_rx:iDUT1|bit_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_rx:iDUT1|bit_cnt[3]   ; uart_rx:iDUT1|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.322 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.534      ;
; 0.331 ; uart_rx:iDUT1|shift_reg[6] ; uart_tx:iDUT2|shift_tx[7]   ; clk          ; clk         ; 0.000        ; 0.393      ; 0.868      ;
; 0.357 ; uart_rx:iDUT1|shift_reg[6] ; uart_rx:iDUT1|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.369 ; uart_rx_synch              ; uart_rx:iDUT1|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.569      ;
; 0.370 ; uart_rx_synch              ; uart_rx:iDUT1|state.LEAD    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.570      ;
; 0.374 ; uart_rx:iDUT1|shift_reg[5] ; uart_rx:iDUT1|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.573      ;
; 0.408 ; uart_rx:iDUT1|shift_reg[3] ; uart_tx:iDUT2|shift_tx[4]   ; clk          ; clk         ; 0.000        ; 0.393      ; 0.945      ;
; 0.417 ; uart_tx:iDUT2|baud_cnt[5]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.383      ; 0.944      ;
; 0.419 ; uart_tx:iDUT2|shift_tx[3]  ; uart_tx:iDUT2|shift_tx[2]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.631      ;
; 0.419 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.383      ; 0.946      ;
; 0.419 ; uart_tx:iDUT2|shift_tx[8]  ; uart_tx:iDUT2|shift_tx[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.631      ;
; 0.420 ; uart_tx:iDUT2|shift_tx[6]  ; uart_tx:iDUT2|shift_tx[5]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.632      ;
; 0.420 ; uart_tx:iDUT2|shift_tx[2]  ; uart_tx:iDUT2|shift_tx[1]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.632      ;
; 0.423 ; uart_tx:iDUT2|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.383      ; 0.950      ;
; 0.424 ; uart_rx:iDUT1|shift_reg[7] ; uart_tx:iDUT2|shift_tx[8]   ; clk          ; clk         ; 0.000        ; 0.393      ; 0.961      ;
; 0.429 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.383      ; 0.956      ;
; 0.461 ; uart_tx:iDUT2|shift_tx[9]  ; uart_tx:iDUT2|shift_tx[8]   ; clk          ; clk         ; 0.000        ; 0.093      ; 0.698      ;
; 0.466 ; uart_rx_ff                 ; uart_rx_synch               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.666      ;
; 0.480 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.679      ;
; 0.480 ; rst_synch:i_rst_synch|temp ; rst_synch:i_rst_synch|rst_n ; clk          ; clk         ; 0.000        ; 0.055      ; 0.679      ;
; 0.483 ; uart_tx:iDUT2|shift_tx[5]  ; uart_tx:iDUT2|shift_tx[4]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.695      ;
; 0.484 ; uart_tx:iDUT2|shift_tx[4]  ; uart_tx:iDUT2|shift_tx[3]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.696      ;
; 0.484 ; uart_rx:iDUT1|shift_reg[7] ; uart_rx:iDUT1|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.485 ; uart_tx:iDUT2|shift_tx[7]  ; uart_tx:iDUT2|shift_tx[6]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.697      ;
; 0.489 ; uart_tx:iDUT2|baud_cnt[4]  ; uart_tx:iDUT2|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.701      ;
; 0.490 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.702      ;
; 0.493 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.705      ;
; 0.501 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; uart_tx:iDUT2|baud_cnt[5]  ; uart_tx:iDUT2|baud_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; uart_tx:iDUT2|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; uart_rx:iDUT1|state.LEAD   ; uart_rx:iDUT1|state.RX      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.703      ;
; 0.505 ; uart_tx:iDUT2|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.718      ;
; 0.506 ; uart_tx:iDUT2|baud_cnt[5]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.033      ;
; 0.507 ; uart_rx:iDUT1|shift_reg[1] ; uart_tx:iDUT2|shift_tx[2]   ; clk          ; clk         ; 0.000        ; 0.393      ; 1.044      ;
; 0.514 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.041      ;
; 0.515 ; uart_tx:iDUT2|baud_cnt[9]  ; uart_tx:iDUT2|baud_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; uart_rx:iDUT1|baud_cnt[9]  ; uart_rx:iDUT1|baud_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.042      ;
; 0.517 ; uart_rx:iDUT1|baud_cnt[3]  ; uart_rx:iDUT1|baud_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; uart_rx:iDUT1|baud_cnt[1]  ; uart_rx:iDUT1|baud_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; uart_rx:iDUT1|baud_cnt[5]  ; uart_rx:iDUT1|baud_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.521 ; uart_tx:iDUT2|baud_cnt[9]  ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.048      ;
; 0.522 ; uart_rx:iDUT1|state.IDLE   ; uart_rx:iDUT1|state.LEAD    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.722      ;
; 0.522 ; uart_tx:iDUT2|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.049      ;
; 0.524 ; uart_rx:iDUT1|shift_reg[4] ; uart_tx:iDUT2|shift_tx[5]   ; clk          ; clk         ; 0.000        ; 0.393      ; 1.061      ;
; 0.525 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.052      ;
; 0.528 ; uart_rx:iDUT1|bit_cnt[0]   ; uart_rx:iDUT1|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.727      ;
; 0.529 ; uart_rx:iDUT1|state.TAIL   ; uart_rx:iDUT1|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.729      ;
; 0.534 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.733      ;
; 0.550 ; uart_rx:iDUT1|state.RX     ; uart_rx:iDUT1|state.TAIL    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.750      ;
; 0.604 ; uart_rx:iDUT1|shift_reg[3] ; uart_rx:iDUT1|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.803      ;
; 0.604 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.131      ;
; 0.610 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.137      ;
; 0.614 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.141      ;
; 0.644 ; uart_rx:iDUT1|baud_cnt[4]  ; uart_rx:iDUT1|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.843      ;
; 0.645 ; uart_rx:iDUT1|baud_cnt[2]  ; uart_rx:iDUT1|baud_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.844      ;
; 0.645 ; uart_rx:iDUT1|baud_cnt[7]  ; uart_rx:iDUT1|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.844      ;
; 0.691 ; uart_rx:iDUT1|baud_cnt[0]  ; uart_rx:iDUT1|baud_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.890      ;
; 0.695 ; uart_rx_synch              ; uart_rx:iDUT1|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.895      ;
; 0.698 ; uart_tx:iDUT2|baud_cnt[5]  ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.383      ; 1.225      ;
; 0.699 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.226      ;
; 0.740 ; uart_rx:iDUT1|shift_reg[2] ; uart_rx:iDUT1|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.939      ;
; 0.742 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.954      ;
; 0.745 ; uart_tx:iDUT2|baud_cnt[4]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.957      ;
; 0.746 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.750 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.949      ;
; 0.752 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; uart_rx:iDUT1|bit_cnt[2]   ; uart_tx:iDUT2|shift_tx[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.754 ; uart_tx:iDUT2|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.759 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; uart_tx:iDUT2|baud_cnt[9]  ; uart_tx:iDUT2|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; uart_rx:iDUT1|baud_cnt[9]  ; uart_rx:iDUT1|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; uart_rx:iDUT1|baud_cnt[3]  ; uart_rx:iDUT1|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; uart_tx:iDUT2|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.763 ; uart_rx:iDUT1|baud_cnt[5]  ; uart_rx:iDUT1|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.763 ; uart_rx:iDUT1|baud_cnt[1]  ; uart_rx:iDUT1|baud_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.766 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.783 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.982      ;
; 0.790 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.989      ;
+-------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                    ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.249 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 0.500        ; -0.295     ; 1.449      ;
; -1.249 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 0.500        ; -0.295     ; 1.449      ;
; -1.249 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 0.500        ; -0.295     ; 1.449      ;
; -1.249 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 0.500        ; -0.295     ; 1.449      ;
; -1.249 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 0.500        ; -0.295     ; 1.449      ;
; -1.249 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 0.500        ; -0.295     ; 1.449      ;
; -1.249 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 0.500        ; -0.295     ; 1.449      ;
; -1.105 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[0]  ; clk          ; clk         ; 0.500        ; -0.296     ; 1.304      ;
; -1.105 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[0] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.304      ;
; -1.105 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[1] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.304      ;
; -1.105 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[2] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.304      ;
; -1.105 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[3] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.304      ;
; -1.105 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[4] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.304      ;
; -1.105 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[5] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.304      ;
; -1.105 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[6] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.304      ;
; -1.105 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[7] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.304      ;
; -1.105 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[3]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.304      ;
; -1.105 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[2]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.304      ;
; -1.105 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[1]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.304      ;
; -1.105 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[0]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.304      ;
; -1.094 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.LEAD   ; clk          ; clk         ; 0.500        ; -0.297     ; 1.292      ;
; -1.094 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.IDLE   ; clk          ; clk         ; 0.500        ; -0.297     ; 1.292      ;
; -1.094 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.TAIL   ; clk          ; clk         ; 0.500        ; -0.297     ; 1.292      ;
; -1.094 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.RX     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.292      ;
; -1.094 ; rst_synch:i_rst_synch|rst_n ; uart_rx_synch              ; clk          ; clk         ; 0.500        ; -0.297     ; 1.292      ;
; -1.094 ; rst_synch:i_rst_synch|rst_n ; uart_rx_ff                 ; clk          ; clk         ; 0.500        ; -0.297     ; 1.292      ;
; -0.963 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[11] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[10] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[9]  ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[8]  ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[6]  ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[5]  ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.963 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; 0.500        ; -0.296     ; 1.162      ;
; -0.947 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[9]  ; clk          ; clk         ; 0.500        ; 0.004      ; 1.446      ;
; -0.934 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[11] ; clk          ; clk         ; 0.500        ; 0.020      ; 1.449      ;
; -0.934 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[7]  ; clk          ; clk         ; 0.500        ; 0.020      ; 1.449      ;
; -0.934 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[6]  ; clk          ; clk         ; 0.500        ; 0.020      ; 1.449      ;
; -0.934 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[4]  ; clk          ; clk         ; 0.500        ; 0.020      ; 1.449      ;
; -0.934 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[0]  ; clk          ; clk         ; 0.500        ; 0.020      ; 1.449      ;
; -0.930 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|state        ; clk          ; clk         ; 0.500        ; 0.020      ; 1.445      ;
; -0.930 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[3]   ; clk          ; clk         ; 0.500        ; 0.020      ; 1.445      ;
; -0.930 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[2]   ; clk          ; clk         ; 0.500        ; 0.020      ; 1.445      ;
; -0.930 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[1]   ; clk          ; clk         ; 0.500        ; 0.020      ; 1.445      ;
; -0.930 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[0]   ; clk          ; clk         ; 0.500        ; 0.020      ; 1.445      ;
; -0.922 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[1]  ; clk          ; clk         ; 0.500        ; 0.029      ; 1.446      ;
; -0.922 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[2]  ; clk          ; clk         ; 0.500        ; 0.029      ; 1.446      ;
; -0.922 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[3]  ; clk          ; clk         ; 0.500        ; 0.029      ; 1.446      ;
; -0.922 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[4]  ; clk          ; clk         ; 0.500        ; 0.029      ; 1.446      ;
; -0.922 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[5]  ; clk          ; clk         ; 0.500        ; 0.029      ; 1.446      ;
; -0.922 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[6]  ; clk          ; clk         ; 0.500        ; 0.029      ; 1.446      ;
; -0.922 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[7]  ; clk          ; clk         ; 0.500        ; 0.029      ; 1.446      ;
; -0.922 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[8]  ; clk          ; clk         ; 0.500        ; 0.029      ; 1.446      ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                    ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.534 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[1]  ; clk          ; clk         ; -0.500       ; 0.152      ; 1.350      ;
; 1.534 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[2]  ; clk          ; clk         ; -0.500       ; 0.152      ; 1.350      ;
; 1.534 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[3]  ; clk          ; clk         ; -0.500       ; 0.152      ; 1.350      ;
; 1.534 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[4]  ; clk          ; clk         ; -0.500       ; 0.152      ; 1.350      ;
; 1.534 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[5]  ; clk          ; clk         ; -0.500       ; 0.152      ; 1.350      ;
; 1.534 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[6]  ; clk          ; clk         ; -0.500       ; 0.152      ; 1.350      ;
; 1.534 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[7]  ; clk          ; clk         ; -0.500       ; 0.152      ; 1.350      ;
; 1.534 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[8]  ; clk          ; clk         ; -0.500       ; 0.152      ; 1.350      ;
; 1.546 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|state        ; clk          ; clk         ; -0.500       ; 0.143      ; 1.353      ;
; 1.546 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[3]   ; clk          ; clk         ; -0.500       ; 0.143      ; 1.353      ;
; 1.546 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[2]   ; clk          ; clk         ; -0.500       ; 0.143      ; 1.353      ;
; 1.546 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[1]   ; clk          ; clk         ; -0.500       ; 0.143      ; 1.353      ;
; 1.546 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[0]   ; clk          ; clk         ; -0.500       ; 0.143      ; 1.353      ;
; 1.549 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[11] ; clk          ; clk         ; -0.500       ; 0.143      ; 1.356      ;
; 1.549 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[7]  ; clk          ; clk         ; -0.500       ; 0.143      ; 1.356      ;
; 1.549 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[6]  ; clk          ; clk         ; -0.500       ; 0.143      ; 1.356      ;
; 1.549 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[4]  ; clk          ; clk         ; -0.500       ; 0.143      ; 1.356      ;
; 1.549 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[0]  ; clk          ; clk         ; -0.500       ; 0.143      ; 1.356      ;
; 1.560 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[9]  ; clk          ; clk         ; -0.500       ; 0.126      ; 1.350      ;
; 1.566 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[11] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[10] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[9]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[8]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[6]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[5]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.566 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.044      ;
; 1.712 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.LEAD   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.190      ;
; 1.712 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.IDLE   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.190      ;
; 1.712 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.TAIL   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.190      ;
; 1.712 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.RX     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.190      ;
; 1.712 ; rst_synch:i_rst_synch|rst_n ; uart_rx_synch              ; clk          ; clk         ; -0.500       ; -0.186     ; 1.190      ;
; 1.712 ; rst_synch:i_rst_synch|rst_n ; uart_rx_ff                 ; clk          ; clk         ; -0.500       ; -0.186     ; 1.190      ;
; 1.721 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[0]  ; clk          ; clk         ; -0.500       ; -0.186     ; 1.199      ;
; 1.721 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[0] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.199      ;
; 1.721 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[1] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.199      ;
; 1.721 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[2] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.199      ;
; 1.721 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[3] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.199      ;
; 1.721 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[4] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.199      ;
; 1.721 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[5] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.199      ;
; 1.721 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[6] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.199      ;
; 1.721 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[7] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.199      ;
; 1.721 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[3]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.199      ;
; 1.721 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[2]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.199      ;
; 1.721 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[1]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.199      ;
; 1.721 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[0]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.199      ;
; 1.877 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; -0.500       ; -0.185     ; 1.356      ;
; 1.877 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; -0.500       ; -0.185     ; 1.356      ;
; 1.877 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; -0.500       ; -0.185     ; 1.356      ;
; 1.877 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; -0.500       ; -0.185     ; 1.356      ;
; 1.877 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; -0.500       ; -0.185     ; 1.356      ;
; 1.877 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; -0.500       ; -0.185     ; 1.356      ;
; 1.877 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; -0.500       ; -0.185     ; 1.356      ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.704 ; -31.424           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.149 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.043 ; -51.383              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.515 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -79.289                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.704 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.456      ;
; -0.704 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.456      ;
; -0.704 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.456      ;
; -0.704 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.456      ;
; -0.704 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.456      ;
; -0.704 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.456      ;
; -0.704 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.456      ;
; -0.681 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.631      ;
; -0.679 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.629      ;
; -0.679 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.629      ;
; -0.679 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.629      ;
; -0.679 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.629      ;
; -0.679 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.629      ;
; -0.679 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.629      ;
; -0.679 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.629      ;
; -0.673 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.425      ;
; -0.673 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.425      ;
; -0.673 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.425      ;
; -0.673 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.425      ;
; -0.673 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.425      ;
; -0.673 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.425      ;
; -0.673 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.425      ;
; -0.669 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.421      ;
; -0.669 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.421      ;
; -0.669 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.421      ;
; -0.669 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.421      ;
; -0.669 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.421      ;
; -0.669 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.421      ;
; -0.669 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.421      ;
; -0.666 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.617      ;
; -0.666 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.617      ;
; -0.666 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.617      ;
; -0.666 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.617      ;
; -0.666 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.617      ;
; -0.666 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.617      ;
; -0.666 ; uart_rx:iDUT1|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.617      ;
; -0.659 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; uart_rx:iDUT1|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.658 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.410      ;
; -0.658 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.410      ;
; -0.658 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.410      ;
; -0.658 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.410      ;
; -0.658 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.410      ;
; -0.658 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.410      ;
; -0.658 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.410      ;
; -0.652 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.652 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.650 ; uart_rx:iDUT1|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.601      ;
; -0.650 ; uart_rx:iDUT1|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.601      ;
; -0.650 ; uart_rx:iDUT1|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.601      ;
; -0.650 ; uart_rx:iDUT1|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.601      ;
; -0.650 ; uart_rx:iDUT1|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.601      ;
; -0.650 ; uart_rx:iDUT1|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.601      ;
; -0.650 ; uart_rx:iDUT1|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.601      ;
; -0.641 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.641 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.641 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.641 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.641 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.641 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.641 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.641 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.641 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.641 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.641 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.641 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.592      ;
; -0.634 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.632 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|shift_reg[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                       ;
+-------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.149 ; uart_rx:iDUT1|shift_reg[5] ; uart_tx:iDUT2|shift_tx[6]   ; clk          ; clk         ; 0.000        ; 0.242      ; 0.475      ;
; 0.166 ; uart_rx:iDUT1|shift_reg[0] ; uart_tx:iDUT2|shift_tx[1]   ; clk          ; clk         ; 0.000        ; 0.242      ; 0.492      ;
; 0.178 ; uart_tx:iDUT2|bit_cnt[1]   ; uart_tx:iDUT2|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_tx:iDUT2|bit_cnt[2]   ; uart_tx:iDUT2|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_tx:iDUT2|bit_cnt[3]   ; uart_tx:iDUT2|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_tx:iDUT2|bit_cnt[0]   ; uart_tx:iDUT2|bit_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_tx:iDUT2|state        ; uart_tx:iDUT2|state         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; uart_rx:iDUT1|shift_reg[6] ; uart_tx:iDUT2|shift_tx[7]   ; clk          ; clk         ; 0.000        ; 0.242      ; 0.505      ;
; 0.179 ; uart_tx:iDUT2|shift_tx[9]  ; uart_tx:iDUT2|shift_tx[9]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; uart_rx:iDUT1|bit_cnt[2]   ; uart_rx:iDUT1|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:iDUT1|bit_cnt[1]   ; uart_rx:iDUT1|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:iDUT1|bit_cnt[0]   ; uart_rx:iDUT1|bit_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:iDUT1|bit_cnt[3]   ; uart_rx:iDUT1|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:iDUT1|state.IDLE   ; uart_rx:iDUT1|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:iDUT1|state.RX     ; uart_rx:iDUT1|state.RX      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:iDUT1|state.TAIL   ; uart_rx:iDUT1|state.TAIL    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:iDUT1|state.LEAD   ; uart_rx:iDUT1|state.LEAD    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; uart_tx:iDUT2|baud_cnt[11] ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.317      ;
; 0.205 ; uart_rx:iDUT1|shift_reg[6] ; uart_rx:iDUT1|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.213 ; uart_rx_synch              ; uart_rx:iDUT1|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.333      ;
; 0.214 ; uart_rx_synch              ; uart_rx:iDUT1|state.LEAD    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.216 ; uart_rx:iDUT1|shift_reg[5] ; uart_rx:iDUT1|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.337      ;
; 0.218 ; uart_rx:iDUT1|shift_reg[3] ; uart_tx:iDUT2|shift_tx[4]   ; clk          ; clk         ; 0.000        ; 0.242      ; 0.544      ;
; 0.229 ; uart_rx:iDUT1|shift_reg[7] ; uart_tx:iDUT2|shift_tx[8]   ; clk          ; clk         ; 0.000        ; 0.242      ; 0.555      ;
; 0.244 ; uart_tx:iDUT2|shift_tx[3]  ; uart_tx:iDUT2|shift_tx[2]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.373      ;
; 0.245 ; uart_tx:iDUT2|shift_tx[2]  ; uart_tx:iDUT2|shift_tx[1]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.374      ;
; 0.245 ; uart_tx:iDUT2|shift_tx[8]  ; uart_tx:iDUT2|shift_tx[7]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.374      ;
; 0.246 ; uart_tx:iDUT2|shift_tx[6]  ; uart_tx:iDUT2|shift_tx[5]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.375      ;
; 0.249 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.568      ;
; 0.249 ; uart_tx:iDUT2|baud_cnt[5]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.568      ;
; 0.259 ; uart_tx:iDUT2|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.578      ;
; 0.261 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.580      ;
; 0.264 ; rst_synch:i_rst_synch|temp ; rst_synch:i_rst_synch|rst_n ; clk          ; clk         ; 0.000        ; 0.039      ; 0.387      ;
; 0.269 ; uart_rx_ff                 ; uart_rx_synch               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.272 ; uart_tx:iDUT2|shift_tx[9]  ; uart_tx:iDUT2|shift_tx[8]   ; clk          ; clk         ; 0.000        ; 0.059      ; 0.415      ;
; 0.277 ; uart_rx:iDUT1|baud_cnt[11] ; uart_rx:iDUT1|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.277 ; uart_rx:iDUT1|shift_reg[1] ; uart_tx:iDUT2|shift_tx[2]   ; clk          ; clk         ; 0.000        ; 0.242      ; 0.603      ;
; 0.279 ; uart_rx:iDUT1|shift_reg[7] ; uart_rx:iDUT1|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.285 ; uart_tx:iDUT2|shift_tx[5]  ; uart_tx:iDUT2|shift_tx[4]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; uart_tx:iDUT2|shift_tx[4]  ; uart_tx:iDUT2|shift_tx[3]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; uart_tx:iDUT2|shift_tx[7]  ; uart_tx:iDUT2|shift_tx[6]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.289 ; uart_tx:iDUT2|baud_cnt[4]  ; uart_tx:iDUT2|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.290 ; uart_tx:iDUT2|baud_cnt[7]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.291 ; uart_rx:iDUT1|shift_reg[4] ; uart_tx:iDUT2|shift_tx[5]   ; clk          ; clk         ; 0.000        ; 0.242      ; 0.617      ;
; 0.291 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.420      ;
; 0.297 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_tx:iDUT2|baud_cnt[5]  ; uart_tx:iDUT2|baud_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart_tx:iDUT2|baud_cnt[10] ; uart_tx:iDUT2|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; uart_tx:iDUT2|baud_cnt[0]  ; uart_tx:iDUT2|baud_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.429      ;
; 0.300 ; uart_tx:iDUT2|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; uart_rx:iDUT1|state.LEAD   ; uart_rx:iDUT1|state.RX      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.306 ; uart_tx:iDUT2|baud_cnt[9]  ; uart_tx:iDUT2|baud_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; uart_rx:iDUT1|baud_cnt[9]  ; uart_rx:iDUT1|baud_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart_rx:iDUT1|baud_cnt[10] ; uart_rx:iDUT1|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; uart_rx:iDUT1|baud_cnt[1]  ; uart_rx:iDUT1|baud_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; uart_rx:iDUT1|baud_cnt[3]  ; uart_rx:iDUT1|baud_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; uart_rx:iDUT1|baud_cnt[5]  ; uart_rx:iDUT1|baud_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; uart_rx:iDUT1|state.IDLE   ; uart_rx:iDUT1|state.LEAD    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; uart_tx:iDUT2|baud_cnt[5]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.631      ;
; 0.314 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.633      ;
; 0.315 ; uart_rx:iDUT1|bit_cnt[0]   ; uart_rx:iDUT1|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.634      ;
; 0.319 ; uart_rx:iDUT1|baud_cnt[8]  ; uart_rx:iDUT1|baud_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; uart_rx:iDUT1|state.TAIL   ; uart_rx:iDUT1|state.IDLE    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.320 ; uart_tx:iDUT2|baud_cnt[9]  ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.639      ;
; 0.326 ; uart_tx:iDUT2|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.645      ;
; 0.327 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.646      ;
; 0.328 ; uart_rx:iDUT1|state.RX     ; uart_rx:iDUT1|state.TAIL    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.344 ; uart_rx:iDUT1|shift_reg[3] ; uart_rx:iDUT1|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.465      ;
; 0.372 ; uart_rx:iDUT1|baud_cnt[2]  ; uart_rx:iDUT1|baud_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.373 ; uart_rx:iDUT1|baud_cnt[7]  ; uart_rx:iDUT1|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.377 ; uart_rx:iDUT1|baud_cnt[4]  ; uart_rx:iDUT1|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.378 ; uart_tx:iDUT2|baud_cnt[3]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.697      ;
; 0.380 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.699      ;
; 0.390 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.399 ; uart_rx:iDUT1|baud_cnt[0]  ; uart_rx:iDUT1|baud_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.519      ;
; 0.399 ; uart_rx_synch              ; uart_rx:iDUT1|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.520      ;
; 0.418 ; uart_rx:iDUT1|shift_reg[2] ; uart_rx:iDUT1|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.539      ;
; 0.442 ; uart_rx:iDUT1|shift_reg[4] ; uart_rx:iDUT1|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.762      ;
; 0.444 ; uart_tx:iDUT2|baud_cnt[5]  ; uart_tx:iDUT2|baud_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.763      ;
; 0.446 ; uart_rx:iDUT1|bit_cnt[2]   ; uart_tx:iDUT2|shift_tx[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; uart_tx:iDUT2|baud_cnt[1]  ; uart_tx:iDUT2|baud_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.449 ; uart_tx:iDUT2|baud_cnt[6]  ; uart_tx:iDUT2|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.578      ;
; 0.450 ; uart_tx:iDUT2|baud_cnt[4]  ; uart_tx:iDUT2|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.579      ;
; 0.454 ; uart_rx_synch              ; uart_tx:iDUT2|shift_tx[9]   ; clk          ; clk         ; 0.000        ; 0.227      ; 0.765      ;
; 0.455 ; uart_tx:iDUT2|baud_cnt[9]  ; uart_tx:iDUT2|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; uart_rx:iDUT1|shift_reg[2] ; uart_tx:iDUT2|shift_tx[3]   ; clk          ; clk         ; 0.000        ; 0.242      ; 0.782      ;
; 0.456 ; uart_tx:iDUT2|baud_cnt[2]  ; uart_tx:iDUT2|baud_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; uart_rx:iDUT1|baud_cnt[9]  ; uart_rx:iDUT1|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; uart_tx:iDUT2|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; uart_rx:iDUT1|baud_cnt[1]  ; uart_rx:iDUT1|baud_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; uart_rx:iDUT1|baud_cnt[3]  ; uart_rx:iDUT1|baud_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; uart_rx:iDUT1|baud_cnt[5]  ; uart_rx:iDUT1|baud_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; uart_rx:iDUT1|baud_cnt[6]  ; uart_rx:iDUT1|baud_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; uart_tx:iDUT2|baud_cnt[8]  ; uart_tx:iDUT2|baud_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
+-------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                    ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.043 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.933      ;
; -1.043 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.933      ;
; -1.043 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.933      ;
; -1.043 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.933      ;
; -1.043 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.933      ;
; -1.043 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.933      ;
; -1.043 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.933      ;
; -0.939 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[0]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.829      ;
; -0.939 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[0] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.829      ;
; -0.939 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[1] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.829      ;
; -0.939 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[2] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.829      ;
; -0.939 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[3] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.829      ;
; -0.939 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[4] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.829      ;
; -0.939 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[5] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.829      ;
; -0.939 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[6] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.829      ;
; -0.939 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[7] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.829      ;
; -0.939 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[3]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.829      ;
; -0.939 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[2]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.829      ;
; -0.939 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[1]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.829      ;
; -0.939 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[0]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.829      ;
; -0.937 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.LEAD   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.827      ;
; -0.937 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.IDLE   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.827      ;
; -0.937 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.TAIL   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.827      ;
; -0.937 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.RX     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.827      ;
; -0.937 ; rst_synch:i_rst_synch|rst_n ; uart_rx_synch              ; clk          ; clk         ; 0.500        ; -0.597     ; 0.827      ;
; -0.937 ; rst_synch:i_rst_synch|rst_n ; uart_rx_ff                 ; clk          ; clk         ; 0.500        ; -0.597     ; 0.827      ;
; -0.857 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[9]  ; clk          ; clk         ; 0.500        ; -0.414     ; 0.930      ;
; -0.853 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[11] ; clk          ; clk         ; 0.500        ; -0.407     ; 0.933      ;
; -0.853 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[7]  ; clk          ; clk         ; 0.500        ; -0.407     ; 0.933      ;
; -0.853 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[6]  ; clk          ; clk         ; 0.500        ; -0.407     ; 0.933      ;
; -0.853 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[4]  ; clk          ; clk         ; 0.500        ; -0.407     ; 0.933      ;
; -0.853 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[0]  ; clk          ; clk         ; 0.500        ; -0.407     ; 0.933      ;
; -0.847 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|state        ; clk          ; clk         ; 0.500        ; -0.407     ; 0.927      ;
; -0.847 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[3]   ; clk          ; clk         ; 0.500        ; -0.407     ; 0.927      ;
; -0.847 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[2]   ; clk          ; clk         ; 0.500        ; -0.407     ; 0.927      ;
; -0.847 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[1]   ; clk          ; clk         ; 0.500        ; -0.407     ; 0.927      ;
; -0.847 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[0]   ; clk          ; clk         ; 0.500        ; -0.407     ; 0.927      ;
; -0.846 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[11] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[10] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[9]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[8]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[6]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[5]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.846 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.736      ;
; -0.843 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[1]  ; clk          ; clk         ; 0.500        ; -0.400     ; 0.930      ;
; -0.843 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[2]  ; clk          ; clk         ; 0.500        ; -0.400     ; 0.930      ;
; -0.843 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[3]  ; clk          ; clk         ; 0.500        ; -0.400     ; 0.930      ;
; -0.843 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[4]  ; clk          ; clk         ; 0.500        ; -0.400     ; 0.930      ;
; -0.843 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[5]  ; clk          ; clk         ; 0.500        ; -0.400     ; 0.930      ;
; -0.843 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[6]  ; clk          ; clk         ; 0.500        ; -0.400     ; 0.930      ;
; -0.843 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[7]  ; clk          ; clk         ; 0.500        ; -0.400     ; 0.930      ;
; -0.843 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[8]  ; clk          ; clk         ; 0.500        ; -0.400     ; 0.930      ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                    ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.515 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[1]  ; clk          ; clk         ; -0.500       ; -0.317     ; 0.802      ;
; 1.515 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[2]  ; clk          ; clk         ; -0.500       ; -0.317     ; 0.802      ;
; 1.515 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[3]  ; clk          ; clk         ; -0.500       ; -0.317     ; 0.802      ;
; 1.515 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[4]  ; clk          ; clk         ; -0.500       ; -0.317     ; 0.802      ;
; 1.515 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[5]  ; clk          ; clk         ; -0.500       ; -0.317     ; 0.802      ;
; 1.515 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[6]  ; clk          ; clk         ; -0.500       ; -0.317     ; 0.802      ;
; 1.515 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[7]  ; clk          ; clk         ; -0.500       ; -0.317     ; 0.802      ;
; 1.515 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[8]  ; clk          ; clk         ; -0.500       ; -0.317     ; 0.802      ;
; 1.521 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|state        ; clk          ; clk         ; -0.500       ; -0.324     ; 0.801      ;
; 1.521 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[3]   ; clk          ; clk         ; -0.500       ; -0.324     ; 0.801      ;
; 1.521 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[2]   ; clk          ; clk         ; -0.500       ; -0.324     ; 0.801      ;
; 1.521 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[1]   ; clk          ; clk         ; -0.500       ; -0.324     ; 0.801      ;
; 1.521 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|bit_cnt[0]   ; clk          ; clk         ; -0.500       ; -0.324     ; 0.801      ;
; 1.526 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[11] ; clk          ; clk         ; -0.500       ; -0.324     ; 0.806      ;
; 1.526 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[7]  ; clk          ; clk         ; -0.500       ; -0.324     ; 0.806      ;
; 1.526 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[6]  ; clk          ; clk         ; -0.500       ; -0.324     ; 0.806      ;
; 1.526 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[4]  ; clk          ; clk         ; -0.500       ; -0.324     ; 0.806      ;
; 1.526 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[0]  ; clk          ; clk         ; -0.500       ; -0.324     ; 0.806      ;
; 1.530 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[9]  ; clk          ; clk         ; -0.500       ; -0.332     ; 0.802      ;
; 1.553 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[2]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[11] ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[10] ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[9]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[8]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[7]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[6]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[5]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[4]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[3]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[1]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.553 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|baud_cnt[0]  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.634      ;
; 1.628 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.LEAD   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.709      ;
; 1.628 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.IDLE   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.709      ;
; 1.628 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.TAIL   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.709      ;
; 1.628 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|state.RX     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.709      ;
; 1.628 ; rst_synch:i_rst_synch|rst_n ; uart_rx_synch              ; clk          ; clk         ; -0.500       ; -0.523     ; 0.709      ;
; 1.628 ; rst_synch:i_rst_synch|rst_n ; uart_rx_ff                 ; clk          ; clk         ; -0.500       ; -0.523     ; 0.709      ;
; 1.631 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|shift_tx[0]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[0] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[1] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[2] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[3] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[4] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[5] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[6] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|shift_reg[7] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[3]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[2]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[1]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.631 ; rst_synch:i_rst_synch|rst_n ; uart_rx:iDUT1|bit_cnt[0]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.713      ;
; 1.724 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[2]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.806      ;
; 1.724 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[10] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.806      ;
; 1.724 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[9]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.806      ;
; 1.724 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[8]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.806      ;
; 1.724 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[5]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.806      ;
; 1.724 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[3]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.806      ;
; 1.724 ; rst_synch:i_rst_synch|rst_n ; uart_tx:iDUT2|baud_cnt[1]  ; clk          ; clk         ; -0.500       ; -0.522     ; 0.806      ;
+-------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.160   ; 0.149 ; -1.445   ; 1.515   ; -3.000              ;
;  clk             ; -2.160   ; 0.149 ; -1.445   ; 1.515   ; -3.000              ;
; Design-wide TNS  ; -102.427 ; 0.0   ; -68.34   ; 0.0     ; -79.289             ;
;  clk             ; -102.427 ; 0.000 ; -68.340  ; 0.000   ; -79.289             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_tx       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sys_rst_n               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; uart_rx                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; led[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; led[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; led[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; led[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; uart_tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; led[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; led[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; led[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; led[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; led[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; led[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; led[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; uart_tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; led[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; led[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; uart_tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2067     ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2067     ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 57       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 57       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sys_rst_n  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sys_rst_n  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Fri Apr 13 11:56:12 2018
Info: Command: quartus_sta SNN -c SNN
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SNN.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.160            -102.427 clk 
Info (332146): Worst-case hold slack is 0.301
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.301               0.000 clk 
Info (332146): Worst-case recovery slack is -1.445
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.445             -68.340 clk 
Info (332146): Worst-case removal slack is 1.612
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.612               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.867
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.867             -87.384 clk 
Info (332146): Worst-case hold slack is 0.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.284               0.000 clk 
Info (332146): Worst-case recovery slack is -1.249
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.249             -58.871 clk 
Info (332146): Worst-case removal slack is 1.534
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.534               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.704
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.704             -31.424 clk 
Info (332146): Worst-case hold slack is 0.149
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.149               0.000 clk 
Info (332146): Worst-case recovery slack is -1.043
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.043             -51.383 clk 
Info (332146): Worst-case removal slack is 1.515
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.515               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.289 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 875 megabytes
    Info: Processing ended: Fri Apr 13 11:56:21 2018
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:05


