<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ü§∑üèº üïµÔ∏è üìú 5 nm vs 3 nm ü•å ü§Ωüèø üê§</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Les processus de fabrication interm√©diaires, diff√©rents types de transistors et de nombreuses autres options ajoutent de l'incertitude au processus de...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>5 nm vs 3 nm</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/461875/"><h3>  Les processus de fabrication interm√©diaires, diff√©rents types de transistors et de nombreuses autres options ajoutent de l'incertitude au processus de fabrication de l'√©lectronique. </h3><br>  Les fabricants d'√©lectronique se pr√©parent pour la prochaine vague de processus de fabrication de pointe, mais leurs clients seront confus avec un tas d'options d√©routantes - que ce soit pour d√©velopper des puces en utilisant la technologie de processus de 5 nm, attendre 3 nm ou choisir quelque chose entre les deux. <br><br>  Le chemin vers 5 nm est bien d√©fini, contrairement √† 3 nm.  Apr√®s cela, le paysage devient confus alors que les usines ajoutent des processus de fabrication interm√©diaires, tels que 6 nm et 4 nm.  Le passage √† l'un de ces processus techniques est tr√®s co√ªteux et les avantages ne sont pas toujours √©vidents. <br><br>  Une autre source de pr√©occupation est la diminution de la base manufacturi√®re.  Dans le cas des proc√©d√©s techniques les plus avanc√©s, le choix des fabricants est restreint.  Il y avait plusieurs grands fabricants dans l'industrie, mais au fil du temps, ce domaine s'est r√©tr√©ci en raison d'une forte augmentation des co√ªts et d'une diminution de la base d'utilisateurs.  En g√©n√©ral, moins il y a de fabricants, moins il y a d'options de technologie et de prix. <br><a name="habracut"></a><br>  Aujourd'hui, Samsung et TSMC sont les <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">deux seuls fabricants</a> √† utiliser des processus technologiques de 7 nm ou moins, bien que cela puisse changer.  Intel et la soci√©t√© chinoise SMIC d√©veloppent des processus de fabrication avanc√©s.  Intel, qui n'est pas le plus grand acteur dans le domaine de la production commerciale, rencontre des probl√®mes avec le d√©veloppement de la technologie des proc√©d√©s 10 nm.  Et il n'est pas clair si SMIC parviendra √† distribuer 7 nm, car ce sujet est encore au stade de la recherche et du d√©veloppement (la m√™me chose se produit avec Intel avec la technologie de processus 10 nm). <br><br>  En ce qui concerne les processus de fabrication plus avanc√©s, Samsung et TSMC travaillent avec 7 nm en utilisant des transistors finFET, et les deux fabricants vont continuer √† 5 nm.  Contrairement aux transistors plans traditionnels, les finFET sont des structures tridimensionnelles avec de meilleures performances et moins de fuites. <br><br>  Ensuite, √† 3 nm, Samsung passera de finFET √† la nouvelle architecture de transistors FET nanosheet, qui est un d√©veloppement de la technologie finFET.  TSMC n'a pas encore d√©voil√© ses plans pour 3 nm, laissant de nombreux clients dans les limbes.  TSMC, selon les sources, p√®se une vari√©t√© d'options, y compris les nanocouches, les nanofils et les finFET forc√©s.  Intel, TSMC et d'autres travaillent √©galement sur de nouvelles formes d'emballages avanc√©s comme options possibles pour la r√©duction d'√©chelle. <br><br>  Cependant, √† 3 nm, la taille de la technologie des transistors peut aller dans diff√©rentes directions.  finFET peut toujours jouer, mais cette technologie a besoin de quelques perc√©es.  Apparemment, l'industrie devra se pr√©parer √† la transition vers la nouvelle architecture de la technologie de processus 3 nm et la prochaine technologie de processus interm√©diaire √† 2 nm, √† en juger par les plans de d√©veloppement d'une organisation travaillant dans ce domaine. <br><br>  "Le 5 nm est encore finFET", a d√©clar√© Naoto Horiguchi, directeur de programme chez Imec.  - Disons qu'√† 3 nm, nous entrerons dans une p√©riode de transition de finFET √† d'autres architectures.  Nous pensons que ce seront des nanocouches. ¬ª <br><br>  Les transistors FET nanocouches sont li√©s √† l'architecture des transistors √† grille tout autour (GAA).  Et ce n'est pas la seule option.  ¬´L'industrie est tr√®s conservatrice.  Ses participants vont essayer de tout presser, du finFET √† la limite ¬ª, a d√©clar√© Horiguchi.  - Au processus de fabrication de 3 nm, nous avons la possibilit√© d'utiliser finFET.  Mais nous devrons faire plusieurs innovations finFET, l'am√©liorer en g√©n√©ral. ¬ª <br><br>  Les fabricants de puces resteront-ils sur la technologie de traitement 7 nm, migreront-ils vers 5 nm, 3 nm ou vers l'interm√©diaire?  7 nm offre des performances suffisantes pour presque toutes les applications, ce processus durera donc longtemps.  Dehors, il existe plusieurs options hautes performances, et elles co√ªtent toutes plus cher.  Et nous verrons si ces technologies ont le temps d'appara√Ætre √† temps. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/61d/5ca/800/61d5ca800f0bc6966b5a91d6d9971eef.png"><br>  <i>La tension de fonctionnement de divers processus de fabrication est des transistors plans, des finFET et des nanocouches FET.</i> <br><br><h2>  Ruine de production </h2><br>  La puce se compose de nombreux transistors servant d'interrupteurs.  Pendant de nombreuses d√©cennies, les progr√®s des circuits int√©gr√©s ont √©t√© conformes √† la loi de Moore, selon laquelle la densit√© des transistors sur un appareil double en 18 √† 24 mois. <br><br>  Dans un rythme similaire, les fabricants ont introduit de nouveaux proc√©d√©s technologiques avec une densit√© de transistors plus √©lev√©e, ce qui a permis √† l'industrie de r√©duire le co√ªt des puces en termes de nombre de transistors.  √Ä chaque processus de fabrication, les fabricants ont mis √† l'√©chelle les sp√©cifications des transistors 0,7 fois, ce qui permet √† l'industrie d'augmenter sa productivit√© de 40% avec la m√™me consommation d'√©nergie et une r√©duction de surface double. <br><br>  L'industrie des circuits int√©gr√©s a suivi cette formule et a prosp√©r√©.  Depuis les ann√©es 1980, il a ouvert la voie √† des PC rapides √† prix r√©duits. <br><br>  En 2001, il y avait d√©j√† au moins 18 fabricants avec des usines o√π ils pouvaient fabriquer des puces √† 130 nm, ce qui √† l'√©poque √©tait un processus technique avanc√©, selon IBS.  Ensuite, plusieurs autres nouveaux fabricants sont apparus, fabriquant des puces sur mesure dans les usines d'autres personnes.  De plus, la fabrication de puces √©tait pratiqu√©e pour les laboratoires qui les avaient d√©velopp√©es, mais n'avaient pas leur propre production. <br><br>  √Ä la fin de la d√©cennie, le co√ªt de production et les processus de fabrication ont augment√©.  Incapables de faire face √† l'augmentation des prix, de nombreux fabricants de puces sont pass√©s au mod√®le fab lite.  Ils ont produit des puces √† la maison et le reste a √©t√© externalis√©. <br><br>  Au fil du temps, moins de fabricants de puces ont fabriqu√© des appareils avanc√©s dans leurs propres installations.  Certains se sont compl√®tement d√©barrass√©s de la production ou ont quitt√© cette entreprise. <br><br>  Cependant, dans les ann√©es 2000, un mod√®le √©conomique d'ateliers de silicium est apparu.  Les ateliers sont rest√©s √† la tra√Æne d'Intel et d'autres soci√©t√©s technologiques, mais ont permis aux soci√©t√©s de conception d'acc√©der √† divers processus. <br><br>  Le prochain changement majeur s'est produit au stade 20 nm, lorsque les transistors planaires traditionnels ont heurt√© un mur et ont rencontr√© <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">un effet de canal court</a> .  En r√©ponse, Intel est pass√© √† la technologie de transistor de nouvelle g√©n√©ration, finFET, √† 22 nm en 2011.  Les ateliers sont pass√©s au finFET √† 16/14 nm. <br><br>  FinFET pr√©sente plusieurs avantages par rapport aux transistors plans.  ¬´Dans ce sch√©ma, le transistor entier s'√©tend verticalement de sorte que le canal s'√©l√®ve au-dessus du substrat, et la valve s'enroule autour de trois c√¥t√©s de l'ailette.  La zone de contact accrue de la vanne permet un meilleur contr√¥le du courant de fuite ¬ª, √©crivent Matt Kogorno et Toshihiko Miyashita d'Applied Materials.  Kogorno est le directeur de la gestion globale des produits et Miyashita est le technologue en chef. <br><br>  FinFET est √©galement des dispositifs plus complexes, il est plus difficile de les produire et de les mettre √† l'√©chelle pour chaque processus technique ult√©rieur.  En cons√©quence, le co√ªt de la R&amp;D est mont√© au ciel.  Alors maintenant, le rythme d'un changement de processus √† part enti√®re est pass√© de 18 mois √† 2,5 ans ou plus. <br><br>  Les prix des circuits int√©gr√©s continuent √©galement d'augmenter.  Le co√ªt de d√©veloppement d'un appareil planaire √† 28 nm varie de 10 √† 35 millions de dollars, selon Gartner.  √Ä titre de comparaison, le co√ªt de conception d'un syst√®me √† puce unique (SoC) √† 7 nm varie de 120 millions de dollars √† 420 millions de dollars. <br><br>  ¬´Le co√ªt de d√©veloppement d√©pend fortement de la complexit√© du SoC¬ª, a d√©clar√© Samuel Wen, analyste chez Gartner.  - Les deux tiers vont au d√©veloppement de la puce.  Le reste est le d√©veloppement de sous-marins, le co√ªt des masques et l'am√©lioration de la production.  Au fil du temps, le co√ªt de la conception diminue √©galement. ¬ª <br><br>  Cependant, les tendances des prix ont chang√© le paysage du monde des circuits int√©gr√©s.  Au fil du temps, moins d'entreprises peuvent se permettre de payer pour la conception de puces pour les processus de fabrication les plus avanc√©s.  Beaucoup d'entre eux comptent sur des ateliers pour les probl√®mes de production. <br><br>  Une diminution du nombre de clients et une augmentation du co√ªt de production ont influenc√© le paysage des ateliers de production de puces avanc√©es.  Par exemple, il reste cinq fabricants / ateliers sur le march√© des 16/14 nm: GlobalFoundries, Intel, Samsung, TSMC et UMC.  SMIC travaille √©galement avec finFET sur une technologie de processus de 14 nm. <br><br>  Et √† 7 nm, une autre transition s'est produite.  Les processus technologiques et les co√ªts de production ont continu√© de cro√Ætre et le retour sur investissement √©tait d√©j√† en cause.  En cons√©quence, GlobalFoundries et UMC ont cess√© l'ann√©e derni√®re d'essayer de d√©velopper une technologie de traitement √† 7 nm.  Les deux soci√©t√©s continuent d'op√©rer sur le march√© des 16/14 nm. <br><br>  En essayant de se d√©velopper davantage, Samsung et TSMC se pr√©cipitent √† pleine vitesse jusqu'au virage de 7 nm et au-del√†.  Apr√®s plusieurs retards, Intel pr√©voit de lancer la production √† 10 nm √† la mi-2019 et √† 7 g - d'ici 2021.  Le SMIC, quant √† lui, ne promet aucun d√©lai. <br><br>  Mais tous les clients des ateliers n'ont pas besoin de processus de fabrication avanc√©s.  Il existe un march√© florissant pour les puces de 28 nm.  "Tout d√©pend des caract√©ristiques du produit", a expliqu√© Ven of Gartner.  - Certains produits n√©cessitent des performances maximales.  Les d√©veloppeurs peuvent toujours utiliser des processus techniques obsol√®tes.  Et les puces pour les applications qui ne n√©cessitent pas de hautes performances peuvent vivre sur les processus de fabrication N-1 et N-2. ¬ª <br><br>  D'autres le font √©cho.  ¬´Combien d'entreprises peuvent se permettre le dernier silicium aujourd'hui d'un point de vue √©conomique?  Leur nombre diminue.  Dans les march√©s exigeant des performances extr√™mement √©lev√©es, un tel besoin sera toujours.  Mais dans la cha√Æne d'approvisionnement, en termes de volumes, une rupture se forme au milieu.  Les clients les plus exigeants ont besoin de processus technologiques √† 7, 5 et √©ventuellement un jour √† 3 nm.  Mais tout le monde a un peu ralenti ¬ª, a d√©clar√© Walter Eun, vice-pr√©sident de la gestion des affaires chez UMC. <br><br>  Mais dans certains cas, les puces les plus avanc√©es sont n√©cessaires - ce sont les serveurs et les smartphones.  Il y a aussi une mer de nouvelles startups li√©es aux puces IA.  De nombreuses entreprises con√ßoivent des puces pour l'apprentissage automatique et l'apprentissage en profondeur. <br><br>  ¬´Personne ne pr√©tend que la n√©cessit√© de compter quelque chose 10 fois plus vite qu'aujourd'hui sera toujours commercialement utile et comp√©titive, m√™me sur les march√©s non techniques.  Toutes ces r√©alisations uniques de la technologie d'apprentissage en profondeur en sont la preuve.  Il n'y a litt√©ralement pas de fin aux demandes de puissance informatique toujours croissante ¬ª, a d√©clar√© Aki Fujimura, directeur de D2S. <br><br>  ¬´Les demandes de puissance de calcul ont connu plusieurs changements majeurs - au d√©but, c'√©tait le GPU, et plus tard - l'apprentissage en profondeur¬ª, a d√©clar√© Fujimura.  - L'apprentissage en profondeur est une technologie massive pour trouver des mod√®les appropri√©s, et la formation des r√©seaux de neurones est la t√¢che d'une optimisation coh√©rente.  Maintenant que le monde a mis au point un m√©canisme pour traiter une √©norme quantit√© de donn√©es et les transformer en informations utiles sous la forme d'un programme capable de conclusions logiques, le nombre de calculs n√©cessaires cro√Æt avec la quantit√© de donn√©es disponibles.  Et comme la quantit√© de donn√©es dans tous les domaines augmente de fa√ßon exponentielle, les besoins en puissance de calcul sont garantis de cro√Ætre de mani√®re significative, au moins dans le domaine du deep learning. ¬ª <br><br>  Il n'est pas clair si les puces AI n√©cessitent des processus techniques de 5 nm ou plus, mais il y a certainement des exigences pour une augmentation de la puissance de calcul.  Mais la migration vers ces processus technologiques ne devient pas un processus plus facile ou moins cher. <br><br><h2>  5 nm vs 3 nm </h2><br>  Entre-temps, au d√©but de 2018, TSMC a franchi une nouvelle √©tape, devenant le premier fabricant au monde √† utiliser la technologie de traitement √† 7 nm.  Samsung a ensuite rejoint la course des 7 nm.  Le processus de fabrication de puces √† 7 nm est principalement bas√© sur finFET et consiste √† fabriquer des puces avec une √©tape de grille de 56 √† 57 nm et une √©tape minimale de placement des conducteurs m√©talliques [pas m√©tallique] √† 40 nm, selon les informations d'IC ‚Äã‚ÄãKnowledge et de TEL. <br><br>  Dans la premi√®re version de 7 nm, TSMC a utilis√© une <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">lithographie par immersion √†</a> 193 nm et des motifs multiples.  Cette ann√©e, TSMC promet de publier une nouvelle version de 7 nm en utilisant la lithographie ultraviolette extr√™me (EUV).  EUV simplifie les √©tapes du processus, mais c'est une technologie co√ªteuse et elle a son propre ensemble de difficult√©s. <br><br>  TSMC pr√©pare sa nouvelle technologie de traitement √† 5 nm pour une sortie au premier semestre 2020.  La nouvelle technologie de TSMC √† 5 nm sera 15% plus rapide que 7 nm et consommera 30% d'√©nergie en moins.  La deuxi√®me version de la technologie de traitement √† 5 nm, qui sortira l'ann√©e prochaine, sera 7% plus rapide.  Les deux versions utiliseront EUV. <br><br>  TSMC gagne d√©j√† des commandes √† 5 nm.  ¬´De grosses commandes sont attendues d'Apple, HiSilicon et Qualcomm¬ª, a d√©clar√© Handel Jones, directeur d'IBS.  ¬´Le volume de substrats sera de 40 000 √† 60 000 par mois d'ici le quatri√®me trimestre 2020.¬ª <br><br>  La vitesse de transition √† 5 nm pour TSMC est inf√©rieure √† 7 nm.  Premi√®rement, 5 nm est un processus compl√®tement nouveau, avec des outils et des brevets EDA mis √† jour.  De plus, c'est plus cher.  En moyenne, le co√ªt de d√©veloppement d'un appareil √† 5 ‚Äã‚Äãnm varie de 210 millions de dollars √† 680 millions de dollars, selon Gartner. <br><br>  Certains fabricants de puces veulent s'√©loigner de 7 nm sans d√©penser autant d'argent que 5 nm.  Par cons√©quent, TSMC a r√©cemment introduit une nouvelle technologie de processus de 6 nm, qui est moins ch√®re, mais avec quelques compromis. <br><br>  "Les chiffres N6 et N5 ne semblent pas √™tre diff√©rents, mais en fait l'√©cart est grand", a d√©clar√© S. S. Wei, directeur de TSMC lors de la derni√®re r√©union.  - A N5, par rapport √† N7, la densit√© logique est augment√©e de 80%.  N6 contre N7 seulement 18%.  Comme vous pouvez le voir, il existe une grande diff√©rence entre la densit√© logique et l'efficacit√© des transistors.  En cons√©quence, la consommation d'√©nergie globale de la puce N5 est plus faible.  Le passage au N5 pr√©sente de nombreux avantages.  Mais le N5 est un processus technique √† part enti√®re, et il faut du temps aux clients pour d√©velopper de nouveaux produits.  La beaut√© de N6 est que s'ils ont d√©j√† un projet sous N7, ils devront consacrer tr√®s peu d'efforts.  Ils peuvent passer √† N6 et b√©n√©ficier de certains avantages.  Et selon les caract√©ristiques du produit et du march√©, les clients d√©cideront quoi faire. ¬ª <br><br>  Pendant ce temps, Samsung a d√©ploy√© 5 nm, qui appara√Ætra au premier semestre 2020. Par rapport √† 7 nm, la nouvelle technologie de processus de 5 nm de Samsung √† finFET offre jusqu'√† 25% de compactage logique et 20% de consommation d'√©nergie en moins, ou 10% de vitesse en plus. <br><br>  Samsung a √©galement introduit une nouvelle technologie de traitement √† 6 nm, offrant aux clients une autre option.  ¬´Le 6 nm pr√©sente l'avantage de l'√©volutivit√© avec le 7 nm et la r√©utilisation de la propri√©t√© intellectuelle¬ª, a d√©clar√© Ryan Lee, vice-pr√©sident du marketing pour les ateliers de Samsung.  Et Samsung pr√©voit d√©j√† le d√©veloppement de la technologie de processus 4 nm finFET.  Jusqu'√† pr√©sent, il n'y a pratiquement aucune information ouverte sur cette technologie. <br><br>  Apr√®s 5 nm, un certain nombre de processus de fabrication √† part enti√®re co√ªtent 3 nm.  Mais 3 nm n'est pas pour les mauviettes.  Selon IBS, le co√ªt de d√©veloppement d'un appareil pour la technologie des proc√©d√©s 3 nm varie de 500 millions √† 1,5 milliard de dollars.  Le co√ªt du processus de d√©veloppement varie de 4 √† 5 milliards de dollars, et la production - de 15 √† 20 dollars.  "Le co√ªt des transistors 3 nm devrait √™tre de 20-25% sup√©rieur √† 5 nm de la m√™me disponibilit√©", a d√©clar√© Jones d'IBS.  ¬´Nous pouvons nous attendre √† une augmentation de 15% de l'efficacit√© et √† une r√©duction de 25% de la consommation d'√©nergie par rapport au 5 nm finFET.¬ª <br><br>  Samsung est la seule entreprise √† annoncer son intention de d√©velopper une technologie de traitement √† 3 nm.  Pour cela, l'atelier passera √† l'architecture des transistors circulaires, nanocouches.  TSMC n'a pas encore d√©voil√© ses plans, c'est pourquoi certains pensent que l'entreprise est √† la tra√Æne.  "√Ä 3 nm, Samsung est tr√®s susceptible d'entrer dans la production en volume en 2021", a d√©clar√© Jones.  ¬´TSMC acc√©l√®re le d√©veloppement en essayant de suivre Samsung.¬ª <br><br>  √Ä 3 nm, TSMC examine les FET nanocouches, les FET nanofils et m√™me les finFET.  L'une des fa√ßons d'√©tendre la technologie finFET consiste √† utiliser des mat√©riaux √† haute mobilit√© dans les canaux, √† savoir l'Allemagne.  Les dispositifs finFET d'aujourd'hui utilisent du silicium ou du silicium-germanium (SiGe) dans les canaux.  En augmentant le m√©lange de germanium, vous pouvez augmenter la mobilit√© du canal - c'est-√†-dire la vitesse de passage des √©lectrons √† travers l'appareil.  Et ici, le probl√®me est la gestion des d√©fauts. <br><br>  L'extension de la technologie finFET est logique.  finFET √† 3 nm fournit un chemin de transition √† partir de 5 nm.  Cependant, il y a des probl√®mes.  Th√©oriquement, la technologie finFET se retrouve dans une impasse lorsque la largeur des ailettes atteint 5 nm, ce qui est proche de l'√©tat actuel.  "Aujourd'hui, nous utilisons deux ailettes pour NMOS et trois pour PMOS dans une cellule standard", a d√©clar√© Horiguchi d'Imec.  - L'un des aspects importants de 3 nm est que nous devons passer √† une architecture √† une seule ailette pour les conceptions de cellules standard.  Une seule nageoire devrait fonctionner assez bien.  Pour √©tendre la technologie finFET √† N3, nous avons besoin d'une technologie sp√©ciale pour am√©liorer la puissance d'une seule ailette et r√©duire les ph√©nom√®nes parasites d'arri√®re-plan. ¬ª <br><br>  En plus de la grande mobilit√© de finFET, l'option suivante est GAA.  En 2017, Samsung a introduit le FET Multi Bridge Channel (MBCFET) pour 3 nm.  MBCFET - FET nanocouche.  L'essai MBCFET de Samsung sera disponible en 2020. <br><br>  Les puces nanocouches ont des avantages par rapport au finFET.  Dans finFET, l'obturateur se courbe autour de l'ailette de trois c√¥t√©s.  Dans les nanocouches, l'obturateur est situ√© sur les quatre c√¥t√©s de l'ailette, ce qui donne plus de contr√¥le sur le courant. <br><br>  Par rapport √† 5 nm, les FET nanocouches de Samsung offrent jusqu'√† 45% d'augmentation de l'efficacit√© de la zone logique et une r√©duction de 50% de la consommation d'√©nergie ou une augmentation de 35% de la vitesse.  ¬´La structure finFET a ses propres limites d'√©volutivit√©, car la tension d'alimentation ne peut pas √™tre abaiss√©e en dessous de 0,75 V. Notre innovation utilisant des nano-couches nous permet de r√©duire la tension √† des valeurs inf√©rieures √† 0,7 V¬ª, a d√©clar√© Samsung Lee. <br><br>  Il existe plusieurs types de technologies GAA, notamment le FET nanocouche et le FET nanofil.  GAA lui-m√™me est la prochaine √©tape apr√®s finFET.  Dans ce syst√®me, finFET est situ√© sur le c√¥t√©, puis divis√© en morceaux horizontaux.  Les pi√®ces forment des canaux.  Le mat√©riau d'obturation s'enroule autour de chaque couche. <br><br>  Compar√© au FET nanofil, un tel circuit a des canaux plus larges, c'est-√†-dire une productivit√© et un courant d'excitation plus √©lev√©s.  ¬´Les nanocouches ont des largeurs plus efficaces¬ª, a d√©clar√© Imec Horiguchi.  ¬´Les nanofils font beaucoup mieux avec l'√©lectrostatique.¬ª  Mais leur section transversale est tr√®s petite.  Cela ne donnera aucun avantage en termes de largeur de canal effective. " <br><br>  Les architectures GAA ont plusieurs probl√®mes.  Habituellement, ils donnent une augmentation extr√™mement faible par rapport au finFET √† 5 nm.  Faire des puces en utilisant cette technologie est assez difficile. <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">¬´La nouvelle g√©n√©ration de GAA √† 3 nm et moins ajoute un autre niveau de complexit√© √† la fabrication¬ª, a d√©clar√© Richard Gotshaw, vice-pr√©sident et directeur technique, </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Lam Research</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> . - √Ä premi√®re vue, cela ressemble √† une modification de finFET. Cependant, les exigences augmentent et la complexit√© de cette architecture GAA est nettement sup√©rieure √† celle de finFET. ¬ª </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Dans le processus de production de puces nanocouches, la premi√®re √©tape est le placement de fines couches altern√©es de SiGe et de silicium sur le substrat. ¬´Nous obtenons une pile de silicium, silicium-germanium, silicium. Nous l'appelons super-r√©seau ¬ª, a d√©clar√© Namsun Kim, directeur de l'ing√©nierie d'Applied Materials, dans une r√©cente interview. "Ayant une teneur en germanium, vous devez lui fournir une bonne couche d'isolation."</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Au minimum, le pack doit √™tre compos√© de trois couches de SiGe et de trois silicium. Ensuite, de minuscules structures de feuilles sont appliqu√©es au pack. Apr√®s cela, une isolation avec des rainures est form√©e, puis des s√©parateurs internes. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Ensuite, les couches de SiGe sont retir√©es du super-r√©seau, laissant des couches de silicium avec un espace vide entre elles. Chaque couche de silicium forme la base de la feuille ou du canal dans le dispositif. Ensuite, vous devez appliquer un mat√©riau avec une constante di√©lectrique √©lev√©e pour cr√©er un obturateur. ¬´Il y a une distance minimale entre les nanofils. Tr√®s petit. Le probl√®me est d'y mettre du m√©tal d'√©paisseur de travail ¬ª, a d√©clar√© Kim.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">L'industrie a travaill√© au fil des ans pour cr√©er la technologie GAA, mais il y a encore quelques probl√®mes. "L'un des principaux est la capacit√© parasite", a d√©clar√© Kim. - Si vous me demandez quels sont les principaux probl√®mes de la technologie GAA, alors il y en a deux. S√©parateurs internes et isolation du substrat. "</font></font><br><br><h2>  Et ensuite? </h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Combien de temps la technologie GAA ou les nanocouches sont-elles suffisantes? ¬´Les nanocouches survivront aux deux ou trois de la prochaine technologie de processus. Les ateliers peuvent fabriquer des nanocouches sur N3. La prochaine g√©n√©ration est s√ªre. Et apr√®s cela, vous devrez peut-√™tre modifier l'int√©gration des nanocouches ou de l'architecture. Mais ce sera toujours une architecture nanocouche ¬ª, a d√©clar√© Horiguchi d'Imec. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">L'industrie explore des moyens d'am√©liorer les technologies GAA et finFET dans les processus de fabrication avanc√©s. Les dispositifs GAA offrent actuellement un l√©ger avantage sur les finFET. Par exemple, dans la nano-puce Imec pr√©c√©dente, le pas de grille √©tait de 42 nm et le pas minimum pour placer les conducteurs m√©talliques √©tait de 21 nm. En comparaison, finFET √† 5 nm peut avoir un pas de grille de 48 nm et un pas minimum de conducteurs m√©talliques de 28 nm.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">En laboratoire, Imec a d√©montr√© l'√©volutivit√© d'un dispositif semi-conducteur de type p avec un double empilement de GAA et de germanium dans le canal. √Ä l'aide d'un circuit sans extension, Imec a d√©velopp√© un nanofil d'une longueur de grille d'environ 25 nm. Il peut √™tre adapt√© aux nanocouches. Comme pour la version pr√©c√©dente, la taille du fil est de 9 nm. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Le germanium peut jouer un r√¥le dans la poursuite de l'utilisation de finFET en dehors de la technologie de traitement √† 5 nm. Imec a montr√© Ge nFinFET avec un Gmsat / SSsat et PBTI record. Ils ont √©t√© atteints en am√©liorant le remplacement des mat√©riaux di√©lectriques √©lev√©s.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Nous verrons √©galement si la technologie finFET peut √™tre √©tendue √† 3 nm. </font><font style="vertical-align: inherit;">Il est √©galement difficile de savoir si les puces nanocouches appara√Ætront √† temps. </font><font style="vertical-align: inherit;">Il existe de nombreuses inconnues et incertitudes dans ce paysage changeant, et il n'y a pas de calendrier pour clarifier la situation.</font></font></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr461875/">https://habr.com/ru/post/fr461875/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr461861/index.html">Office 365 Cloud Security: Check Point CloudGuard SaaS Testing</a></li>
<li><a href="../fr461865/index.html">Cours vid√©o ¬´Introduction √† l'inversion √† partir de z√©ro avec IDA PRO. Chapitre 1</a></li>
<li><a href="../fr461867/index.html">Comment reconna√Ætre des images et des textes sur votre t√©l√©phone √† l'aide de ML Kit</a></li>
<li><a href="../fr461871/index.html">101 conseils pour devenir un bon programmeur (et humain)</a></li>
<li><a href="../fr461873/index.html">ViewPager 2 - nouvelle fonctionnalit√© dans l'ancien wrapper</a></li>
<li><a href="../fr461877/index.html">Java vs Kotlin pour Android: avis des d√©veloppeurs</a></li>
<li><a href="../fr461879/index.html">Le livre "Linux en action"</a></li>
<li><a href="../fr461881/index.html">Guide de journalisation Node.js</a></li>
<li><a href="../fr461885/index.html">EDS est un autre type de fraude</a></li>
<li><a href="../fr461887/index.html">Entr√©e dans Aeronet Episode 2: Homing Drone</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>