---
layout: post
title: S32K144EVB的学习历程（七）SPI
date: 2017-10-20 10:48:30
category: Hardware
tag: S32K144
draft: false
---

本节针对了我在工程上需要亟待着手解决的一个方面也就是使用外接 SPI 网卡进行高速传输的一个问题，在这里打算进行仔细的解读一下有关 SPI 协议使用的部分。但是还是老样子，我们根据例程进行分析相关的寄存器和使用方法。

<!--more-->

本例程来自 NXP 官方给出的 AN5413 Cookbook 上面的程序。

### 介绍
这是一个简单的 LPSPI 程序在执行过程中使用了 FIFO 可以有效提高吞吐量。经过初始化，一个 16-bit 的帧将会以 1Mbps 的速度进行传输。在这里使用了软件上下拉标志位进行读取，而不是使用中断和 DMA。

S32K144 评估板使用 LPSPI 的说明：在例程中使用了 LPSPI1 和外部芯片选择 3，链接在 MC33903 或者是 UGA1169TK/F 这两个 SBC(System Basis Chip) 芯片上面(默认是使用前者)，如果这个芯片收到数据被激活后，会返回一个 Reading Status Register 的值，我们就可以知道我们在 LPSPI 上的数据是否被发送到。为了给这个 SBC 供电，必须要连接一个 12V 的电源供应到 EVB 并且连接 1-2 管脚在 J107 跳线部分。在这个时候仍旧可以使用一个 USB 连接在 EVB 上面以允许 EVB 调试功能开启。如果 SBC 没有被供电的话，所有的 LPSPI 收到的数据都会是 0。

使用 LPSPI1 要首先在 PCC 中选择时钟，然后根据 择的时钟进行分频，波特率计算，在 LPSPI1 中有两个 FIFO 寄存器，分别管理输入和输出队列。LPSPI 下方有一个 SBC 芯片，用作 Slave 器件，接收来自 LPSPI1 的数据。

### 设计流程：
* 关狗
* 系统时钟设置：初始化 SOSC 为 8MHz，系统时钟为 80MHz，RUN 模式为 80MHz
* 初始化 LPSPI1：
    - 模块控制：
        + 关闭模块以允许设置
    - 设置 LPSPI1 为主机(Master)：
    - 初始化时钟所需要的配置为 10MHz 为预分频功能时钟(100 微秒周期)
        + 预分频功能时钟的频率 = 功能性时钟 / 预分频因子 = 40MHz/4 = 10MHz
        + SCK 波特率 = (Functional clock / PRESCALE) / (SCKDIV+2) = (40 MHz / 4) / (8 + 2) = 10 MHz / 10 = 1 MHz
        + SCK 和 PCS 间隔 = 5 prescaled functional clocks = 50 nesc
        + PCS 和 CSK 间隔 = 10 prescaled functional clocks = 1 usec
        + 相邻两次传输的时间间隔 = 10 prescaled functional clocks = 1 usec
    - FIFO 控制
        + RxFIFO: Receive Data Flag (RDF) 接收数据标志位 置位，当 FIFO>0
        + TxFIFO: Transmit Data Flag (TDF) 发送数据标志位 置位，当 FIFO<=3
    - 设置发送命令（可以使用一些其他的设置在这里，例如使用不同的片选信号和每帧字节）
        + 预分频因子为 8，(80 MHz / 8 = 10 MHz 预分频时钟)
        + 帧长度 = 16 bits
        + PCS3 被用作片选信号
        + SCK 极性为 Active Low
        + 相位：数据在 SCK 前沿改变，在后沿捕获
        + MSB 首先（最高位先发），字节交换关闭，连续传输关闭
        + 单位宽度传送
        + 正常的 FIFO 配置：收到的数据在 Rx FIFO，发送的数据在 Tx FIFO
    - 模块使能
        + 使能模块，包括在调试模式和 DOZE 模式中
* 初始化 PORT 管脚给 LPSPI1
* 循环：
    - 等待 TDF 置位（示意 Tx FIFO 可用），然后写入一帧到 Tx FIFO 并且清除 TDF
    - 等待 RDF 置位（示意接收到数据），然后读取一帧并且清楚 RDF
    - 减少 counter

### 代码
为了减少大家的阅读疲劳，这次仅仅挑出几个与本此 LPSPI 配置较为密切的寄存器以供大家学习。

```c
void PORT_init (void) {
PCC->PCCn[PCC_PORTB_INDEX ]|=PCC_PCCn_CGC_MASK; /* Enable clock for PORTB */
PORTB->PCR[14]|=PORT_PCR_MUX(3); /* Port B14: MUX = ALT3, LPSPI1_SCK */
PORTB->PCR[15]|=PORT_PCR_MUX(3); /* Port B15: MUX = ALT3, LPSPI1_SIN */
PORTB->PCR[16]|=PORT_PCR_MUX(3); /* Port B16: MUX = ALT3, LPSPI1_SOUT */
PORTB->PCR[17]|=PORT_PCR_MUX(3); /* Port B17: MUX = ALT3, LPSPI1_PCS3 */
}
```

这个是设置 PORT MUX 的，如果这个看不懂的话可以从我的 S32K 第一节的 hello world 例程开始看起。

```c
void LPSPI1_init_master(void) {
PCC->PCCn[PCC_LPSPI1_INDEX] = 0; /* Disable clocks to modify PCS ( default) */
PCC->PCCn[PCC_LPSPI1_INDEX] = 0xC6000000; /* Enable PCS=SPLL_DIV2 (40 MHz func'l clock) */
LPSPI1->CR = 0x00000000; /* Disable module for configuration */
LPSPI1->IER = 0x00000000; /* Interrupts not used */
LPSPI1->DER = 0x00000000; /* DMA not used */
LPSPI1->CFGR0 = 0x00000000; /* Defaults: */
/* RDM0=0: rec'd data to FIFO as normal */
/* CIRFIFO=0; Circular FIFO is disabled */
/* HRSEL, HRPOL, HREN=0: Host request disabled */
LPSPI1->CFGR1 = 0x00000001; /* Configurations: master mode*/
/* PCSCFG=0: PCS[3:2] are enabled */
/* OUTCFG=0: Output data retains last value when CS negated */
/* PINCFG=0: SIN is input, SOUT is output */
/* MATCFG=0: Match disabled */
/* PCSPOL=0: PCS is active low */
/* NOSTALL=0: Stall if Tx FIFO empty or Rx FIFO full */
/* AUTOPCS=0: does not apply for master mode */
/* SAMPLE=0: input data sampled on SCK edge */
/* MASTER=1: Master mode */
LPSPI1->TCR = 0x5300000F; /* Transmit cmd: PCS3, 16bits, prescale func'l clk by 4. */
/* CPOL=0: SCK inactive state is low */
/* CPHA=1: Change data on SCK lead'g, capture on trail'g edge*/
/* PRESCALE=2: Functional clock divided by 2**2 = 4 */
/* PCS=3: Transfer using PCS3 */
/* LSBF=0: Data is transferred MSB first */
/* BYSW=0: Byte swap disabled */
/* CONT, CONTC=0: Continuous transfer disabled */
/* RXMSK=0: Normal transfer: rx data stored in rx FIFO */
/* TXMSK=0: Normal transfer: data loaded from tx FIFO */
/* WIDTH=0: Single bit transfer */
/* FRAMESZ=15: # bits in frame = 15+1=16 */
LPSPI1->CCR = 0x04090808; /* Clk dividers based on prescaled func'l clk of 100 nsec */
/* SCKPCS=4: SCK to PCS delay = 4+1 = 5 (500 nsec) */
/* PCSSCK=4: PCS to SCK delay = 9+1 = 10 (1 usec) */
/* DBT=8: Delay between Transfers = 8+2 = 10 (1 usec) */
/* SCKDIV=8: SCK divider =8+2 = 10 (1 usec: 1 MHz baud rate) */
LPSPI1->FCR = 0x00000003; /* RXWATER=0: Rx flags set when Rx FIFO >0 */
/* TXWATER=3: Tx flags set when Tx FIFO <= 3 */
LPSPI1->CR = 0x00000009; /* Enable module for operation */
/* DBGEN=1: module enabled in debug mode */
/* DOZEN=0: module enabled in Doze mode */
/* RST=0: Master logic not reset */
/* MEN=1: Module is enabled */
}
```

这个就是 LPSPI 的主要设置内容了，里面的东西虽然繁杂，但是都需要一点点全部啃透了才能算理解，因为在工程中遇到的 SPI 协议有很多不同的设置，包括数据的捕获方式和片选方式，如果到时候还要查数据手册会大大降低效率。

我们就详细的从最开始的 S32K144 LPSPI 模块的基本特性开始介绍：

### LPSPI 特性

* Command/transmit FIFO 长度为 4 个 dwords (1 dword = 32 bits)
* Receive FIFO 为 4 个 words (1 dword = 32 bits)
* "主机输出请求 (Host request input)" 可以被用于控制 SPI 总线传输起始时间

### LPSPI 结构
![LPSPI.png][1]
### LPSPI 工作模式

| Chip Mode | LPSPI Operation |
| :-------: | :------- |
| Run | 正常 |
| Stop/Wait | 能够继续运行如果 `Doze Enable` 置 0 <br>并且 LPSPI 使用一个能够保持运行的时钟 |
| Low Leakage Stop | `Doze Enable` 被忽视，LPSPI 等待当前的传送任务完成<br> 然后进入该模式 |
| Debug | 能够继续运行如果 `Debug Enable` 位被置位 |

### 用到的寄存器
由于实在太多了，大部分寄存器都是状态寄存器，所以就直接介绍一下设置寄存器，对于状态寄存器我们一概而过。

### Control Register (LPSPIx_CR)
包含一些基本的寄存器操作。

| Field | Name | Description |
| :-------: | :-------: | :----- |
| 9 | RRF | **Reset Receive FIFO** <br>0 没有作用<br>1 Rx FIFO 被清空 |
| 8 | RTF | **Reset Transmit FIFO** <br>0 没有作用<br>1 Tx FIFO 被清空 |
| 3 | DBGEN | **Debug Enable** <br>0 模块在 Debug 模式下关闭<br>1 模块在 Debug 模式下开启 |
| 2 | DOZEN | **Doze mode enable** <br>0 模块在 Doze 模式下关闭<br>1 模块在 Doze 模式下开启 |
| 1 | RST | **Software Reset** <br>重置所有的 SPI 内部寄存器（除了 CR）<br>保持置位直到被软件清零<br>0 不重置<br>1 重置 |
| 0 | MEN | **Module Enable** <br>0 不使能<br>1 使能模块 |

### Status Register (LPSPIx_SR)
状态显示寄存器。

| Field | Name | Description |
| :-------: | :-------: | :----- |
| 24 | MBF | **Module Busy Flag** <br>0 LPSPI 空闲<br>1 LPSPI 忙碌 |
| 13 | DMF | **Data Match Flag** <br>指示接收的数据是否有和 MATCFG 寄存器中设置的一致<br>0 LPSPI 未接收到匹配数据<br>1 LPSPI 已经接收到匹配数据 |
| 12 | REF | **Receive Error Flag** <br>指示 Rx FIFO overflow<br>0 Rx FIFO 没有溢出<br>1 Rx FIFO 溢出 |
| 11 | TEF | **Transmit Error Flag** <br>指示 Tx FIFO underrun<br>0 Tx FIFO 没有 underrun<br>1 Rx FIFO 发生 underrun |
| 10 | TCF | **Transfer Complete Flag** <br>0 所有传输完成<br>1 传输未完成 |
| 9 | FCF | **Frame Complete Flag** <br>0 当前接收/发送帧未传送完<br>1 当前接收/发送帧已传送完 |
| 8 | WCF | **Word Complete Flag** <br>0 当前接收/发送字未传送完<br>1 当前接收/发送字已传送完 |
| 1 | RDF | **Receive Data Flag** <br>当 Rx FIFO中字多于 RXWATER 时置位<br>0 接收数据准备好<br>1 接收数据未准备好 |
| 0 | TDF | **Transmit Data Flag** <br>当 Tx FIFO中字少于 TXWATER 时置位<br>0 发送数据未准备好<br>1 请求发送数据 |

### Interrupt Enable Register (LPSPIx_IER)
中断使能寄存器。

| Field | Name | Description |
| :-------: | :-------: | :----- |
| 13 | DMIE | **Data Match Interrupt Enable** |
| 12 | DMIE | **Receive Error Interrupt Enable** |
| 11 | TEIE | **Transmit Error Interrupt Enable** |
| 10 | TCIE | **Transfer Complete Interrupt Enable** |
| 9 | TEIE | **Transmit Error Interrupt Enable** |
| 8 | WCIE | **Word Complete Interrupt Enable** |
| 1 | RDIE | **Receive Data Interrupt Enable** |
| 0 | TDIE | **Transmit Data Interrupt Enable** |

### DMA Enable Register (LPSPIx_DER)
DMA 使能寄存器。

| Field | Name | Description |
| :-------: | :-------: | :----- |
| 1 | RDDE | **Receive Data DMA Enable** |
| 0 | TDDE | **Transmit Data DMA Enable** |

### Configuration Register 0 (LPSPIx_CFGR0)
这个是一些基本的 SPI 设置，看到 0 了么，说明后面还有很多...

| Field | Name | Description |
| :-------: | :-------: | :----- |
| 9 | RDMO | **Receive Data Match Only**<br>0 正常存取接收的数据到 FIFO <br>1 如果接收的数据不是匹配数据就丢弃  |
| 8 | CIRFIFO | **Circular FIFO Enable**<br>开启后当 Tx FIFO 清空后会回复原状循环发送<br>0 关闭循环发送<br>1 开启循环发送 |
| 2 | HRSEL | **Host Request Select**<br>0 Host request 输入是 LPSPI_HREQ 管脚<br>1 Host request 输入是触发器 |
| 1 | HRPOL | **Host Request Polarity**<br>0 Active low<br>1 Active high |
| 0 | HREN | **Host Request Enable**<br>当在主机模式下的时候<br>LPSPI 只会当收到 host request 后发送数据 |

### Configuration Register 1 (LPSPIx_CFGR1)
这个寄存器应当在 LPSPI 关闭的时候进行写入。

| Field | Name | Description |
| :-------: | :-------: | :----- |
| 27 | PCSCFG | **Peripheral Chip Select Configuration**<br>如果在使用 4-bit 传输，此位必须置位<br>0 PCS[3:2] 启用 <br>1 PCS[3:2] 禁用 |
| 26 | OUTCFG | **Output Config**<br>设置如果片选为无效态的话输出数据 <br>0 输出的数据保留最后<br>1 输出的数据是三态的 |
| 25-24 | PINCFG | **Pin Configuration**<br>00 SIN 输入数据 SOUT 输出数据<br>01 SOUT 既输入也输出<br>10 SDI 既输入也输出<br>11 SIN 输出数据 SOUT 输入数据 |
| 18-16 | MATCFG | **Match Configuration**<br>设置能够引起 DMF 置位的情况<br>000 Match disabled<br>010 Match 启用 (第一个数据字和 MATCH0 或者 MATCH1 一致)<br>011 Match 启用 (任何数据字和 MATCH0 或者 MATCH1 一致)<br>100 Match 启用 (第一个数据字和 MATCH0 且 第二个和 MATCH1 一致)<br>101 Match 启用 (任何数据字和 MATCH0 且 下一个和 MATCH1 一致)<br>110 Match 启用 (第一个数据字和 MATCH0 按位与 和 MATCH0 和 MATCH1 按位与一致)<br>111 Match 启用 (任何数据字和 MATCH0 按位与 和 MATCH0 和 MATCH1 按位与一致) |
| 11-8 | PCSPOL | **Peripheral Chip Select Polarity**<br>0 PCSx active low<br>1 PCSx active high |
| 3 | NOSTALL | **NO STALL**<br>当 Tx FIFO 为空或者 Rx FIFO 为满时通常会停止<br>0 停止<br>1 不停止 |
| 2 | AUTOPCS | **Automatic PCS**<br>自动被片选，主机模式下无效<br>0 禁用<br>1 启用 |
| 1 | SAMPLE | **Sample Point**<br>0 Input data sampled on SCK edge.<br>0 禁用<br>1 Input data sampled on delayed SCK edge |
| 0 | MASTER | **Master Mode**<br>0 Slave mode<br>1 Master mode |

### Data Match Register 0/1 (LPSPIx_DMR0/1)
之前说的 匹配值 寄存器，有两个分别是 0/1。

### Clock Configuration Register (LPSPIx_CCR)
一些与时序有关的设置。

| Field | Name | Description |
| :-------: | :-------: | :----- |
| 31-24 | SCKPCS | **SCK to PCS Delay**<br>主机模式下的最后一个 SCK 沿和 PCS 无效态的延时<br>Delay=(SCKPCS+1)*波特率时钟周期 |
| 23-16 | PCSSCK | **PCS to SCK Delay**<br>主机模式下的 PCS 有效态和 第一个 SCK 沿的延时<br>Delay=(PCSSCK+1)*波特率时钟周期 |
| 15-8 | DBT | **Delay Between Transfers**<br>PCS 无效态到下个有效态的间隔<br>Delay=(DBT+2)*波特率时钟周期 |
| 7-0 | SCKDIV | **SCK Divider**<br>设置 SCK 的分频时钟<br>Divider=(SCKDIV+2) |

### FIFO Control Register (LPSPIx_FCR)
控制 FIFO 的准备标志位。

| Field | Name | Description |
| :-------: | :-------: | :----- |
| 23-16 | RXWATER | **Receive FIFO Watermark**<br>当 Rx FIFO 中装的字多于这个值就会使 RDF(Receive Data Flag) 置位 |
| 7-0 | TXWATER | **Transmit FIFO Watermark**<br>当 Tx FIFO 中装的字少于这个值就会使 TDF(Transmit Data Flag) 置位 |

### Transmit Command Register (LPSPIx_TCR)
重头戏，这个寄存器控制发送数据的过程。这个叫做发送命令寄存器，好玩的是里面存的都是命令，当你写入命令的时候，这个命令会像数据一样被存入 Tx FIFO，当它被顶置到 FIFO 顶的时候，一般的数据帧会被发送出去，但它不会发送，相反的是，它会改变后续的发送数据的属性，这个特性使 LPSPI 可以在保持发送不断的情况下改变发送的属性（譬如片选和长度）。

| Field | Name | Description |
| :-------: | :-------: | :----- |
| 31 | CPOL | **Clock Polarity**<br>0 不活跃 SCK 为 low<br>1 不活跃 SCK 为 high |
| 30 | CPHA | **Clock Phase**<br>0 数据在前沿捕获在后沿改变<br>1 数据在后沿捕获在前沿改变<br>*前沿是指从不活跃到活跃的跳变沿* |
| 29-27 | PRESCALE | **Prescaler Value**<br>预分频时钟<br>分频因子=2^(`PRESCALE`+1) |
| 25-24 | PCS | **Peripheral Chip Select**<br>片选<br>使用 PCS[`PCS`] |
| 23 | LSBF | **LSB First**<br>定义发送数据的排序方式<br>0 MSB 高字节优先<br>1 LSB 低字节优先 |
| 22 | BYSW | **Byte Swap**<br>内容置换，开启后将[31:24]和[7:0]互换，[23:16]与[15:8]互换<br>0 内容置换关闭<br>1 内容置换开启 |
| 21 | CONT | **Continuous Transfer**<br>开启后一直保持 PCS 有效<br>0 开启<br>1 关闭 |
| 20 | CONTC | **Continuing Command**<br>这个是开启了 `CONT=1` 后如果想要改变属性用的<br>下一个命令必须和上一个命令规定的数据帧长度一样，并且将此位置 1<br>0 开启一个新的传输过程<br>1 继续不间断传输 |
| 19 | RXMSK | **Receive Data Mask**<br>开启后不将接收到的数据存入FIFO<br>0 禁用<br>1 开启|
| 18 | TXMSK | **Transmit Data Mask**<br>开启后不能发送数据<br>0 禁用<br>1 开启 |
| 17-16 | WIDTH | **Transfer Width**<br>传输的位宽<br>00 单位传输<br>01 两位传输<br>10 四位传输<br> |
| 11-0 | FRAMESZ | **Frame Size**<br>帧的长度<br>帧的长度=(`FRAMESZ`+1) |

### Transmit Data Register (LPSPIx_TDR)
32-bit 发送寄存器，当发送的数据不够 32 位时用 0 补齐。

还有一些乱七八糟的寄存器像是 RDR 什么的，都和上面的类似，很好理解，就没有再给出了。

[1]: /img/2017-10-20-S32K144_7/LPSPI.png

