TimeQuest Timing Analyzer report for GeniusVGA
Mon Jul 27 18:24:15 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ControladorPrincipal:inst|estado_atual.paridade'
 13. Slow 1200mV 85C Model Setup: 'ControladorPrincipal:inst|estado_atual.inicio'
 14. Slow 1200mV 85C Model Setup: 'ControladorPrincipal:inst|estado_atual.implementar_x'
 15. Slow 1200mV 85C Model Setup: 'ControladorPrincipal:inst|clock_memory'
 16. Slow 1200mV 85C Model Setup: 'ControladorPrincipal:inst|estado_atual.acessar_mem'
 17. Slow 1200mV 85C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Hold: 'ControladorPrincipal:inst|estado_atual.inicio'
 19. Slow 1200mV 85C Model Hold: 'ControladorPrincipal:inst|estado_atual.implementar_x'
 20. Slow 1200mV 85C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Hold: 'ControladorPrincipal:inst|estado_atual.acessar_mem'
 22. Slow 1200mV 85C Model Hold: 'ControladorPrincipal:inst|estado_atual.paridade'
 23. Slow 1200mV 85C Model Hold: 'ControladorPrincipal:inst|clock_memory'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'ControladorPrincipal:inst|clock_memory'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.acessar_mem'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.implementar_x'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.inicio'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.paridade'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'inclk0'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 85C Model Metastability Report
 38. Slow 1200mV 0C Model Fmax Summary
 39. Slow 1200mV 0C Model Setup Summary
 40. Slow 1200mV 0C Model Hold Summary
 41. Slow 1200mV 0C Model Recovery Summary
 42. Slow 1200mV 0C Model Removal Summary
 43. Slow 1200mV 0C Model Minimum Pulse Width Summary
 44. Slow 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.paridade'
 45. Slow 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.inicio'
 46. Slow 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.implementar_x'
 47. Slow 1200mV 0C Model Setup: 'ControladorPrincipal:inst|clock_memory'
 48. Slow 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.acessar_mem'
 49. Slow 1200mV 0C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 50. Slow 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.inicio'
 51. Slow 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.implementar_x'
 52. Slow 1200mV 0C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 53. Slow 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.acessar_mem'
 54. Slow 1200mV 0C Model Hold: 'ControladorPrincipal:inst|clock_memory'
 55. Slow 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.paridade'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|clock_memory'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.inicio'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.paridade'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.implementar_x'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.acessar_mem'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'inclk0'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Slow 1200mV 0C Model Metastability Report
 70. Fast 1200mV 0C Model Setup Summary
 71. Fast 1200mV 0C Model Hold Summary
 72. Fast 1200mV 0C Model Recovery Summary
 73. Fast 1200mV 0C Model Removal Summary
 74. Fast 1200mV 0C Model Minimum Pulse Width Summary
 75. Fast 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.paridade'
 76. Fast 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.inicio'
 77. Fast 1200mV 0C Model Setup: 'ControladorPrincipal:inst|clock_memory'
 78. Fast 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.implementar_x'
 79. Fast 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.acessar_mem'
 80. Fast 1200mV 0C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 81. Fast 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.inicio'
 82. Fast 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.implementar_x'
 83. Fast 1200mV 0C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 84. Fast 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.acessar_mem'
 85. Fast 1200mV 0C Model Hold: 'ControladorPrincipal:inst|clock_memory'
 86. Fast 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.paridade'
 87. Fast 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|clock_memory'
 88. Fast 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.paridade'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.implementar_x'
 90. Fast 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.acessar_mem'
 91. Fast 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.inicio'
 92. Fast 1200mV 0C Model Minimum Pulse Width: 'inclk0'
 93. Fast 1200mV 0C Model Minimum Pulse Width: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 94. Setup Times
 95. Hold Times
 96. Clock to Output Times
 97. Minimum Clock to Output Times
 98. Propagation Delay
 99. Minimum Propagation Delay
100. Fast 1200mV 0C Model Metastability Report
101. Multicorner Timing Analysis Summary
102. Setup Times
103. Hold Times
104. Clock to Output Times
105. Minimum Clock to Output Times
106. Progagation Delay
107. Minimum Progagation Delay
108. Board Trace Model Assignments
109. Input Transition Times
110. Signal Integrity Metrics (Slow 1200mv 0c Model)
111. Signal Integrity Metrics (Slow 1200mv 85c Model)
112. Signal Integrity Metrics (Fast 1200mv 0c Model)
113. Setup Transfers
114. Hold Transfers
115. Report TCCS
116. Report RSKM
117. Unconstrained Paths
118. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; GeniusVGA                                                          ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  14.3%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                              ; Targets                                                  ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+----------------------------------------------------------+
; ControladorPrincipal:inst|clock_memory               ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { ControladorPrincipal:inst|clock_memory }               ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { ControladorPrincipal:inst|estado_atual.acessar_mem }   ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { ControladorPrincipal:inst|estado_atual.implementar_x } ;
; ControladorPrincipal:inst|estado_atual.inicio        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { ControladorPrincipal:inst|estado_atual.inicio }        ;
; ControladorPrincipal:inst|estado_atual.paridade      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { ControladorPrincipal:inst|estado_atual.paridade }      ;
; inclk0                                               ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { inclk0 }                                               ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; Generated ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; inclk0 ; inst2|altpll_component|auto_generated|pll1|inclk[0] ; { inst2|altpll_component|auto_generated|pll1|clk[0] }    ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                   ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note                                           ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; 140.33 MHz ; 140.33 MHz      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ;                                                ;
; 219.97 MHz ; 219.97 MHz      ; ControladorPrincipal:inst|estado_atual.implementar_x ;                                                ;
; 219.97 MHz ; 219.97 MHz      ; ControladorPrincipal:inst|estado_atual.inicio        ;                                                ;
; 308.36 MHz ; 270.78 MHz      ; ControladorPrincipal:inst|clock_memory               ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                           ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; ControladorPrincipal:inst|estado_atual.paridade      ; -4.783 ; -423.728      ;
; ControladorPrincipal:inst|estado_atual.inicio        ; -4.522 ; -93.153       ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; -3.877 ; -54.528       ;
; ControladorPrincipal:inst|clock_memory               ; -3.417 ; -1293.293     ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; -1.685 ; -21.436       ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; -0.637 ; -1.628        ;
+------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; ControladorPrincipal:inst|estado_atual.inicio        ; -1.157 ; -15.414       ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.889 ; -7.962        ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; -0.202 ; -0.656        ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; -0.023 ; -0.023        ;
; ControladorPrincipal:inst|estado_atual.paridade      ; 0.523  ; 0.000         ;
; ControladorPrincipal:inst|clock_memory               ; 0.587  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; ControladorPrincipal:inst|clock_memory               ; -2.693 ; -1383.956     ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; 0.373  ; 0.000         ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.387  ; 0.000         ;
; ControladorPrincipal:inst|estado_atual.inicio        ; 0.403  ; 0.000         ;
; ControladorPrincipal:inst|estado_atual.paridade      ; 0.462  ; 0.000         ;
; inclk0                                               ; 9.891  ; 0.000         ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; 19.710 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ControladorPrincipal:inst|estado_atual.paridade'                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                          ; Launch Clock                           ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -4.783 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a95        ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.544      ; 4.027      ;
; -4.633 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a31        ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.540      ; 3.873      ;
; -4.467 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a223       ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.595      ; 3.762      ;
; -4.141 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a128       ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.384      ; 3.717      ;
; -4.121 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a0         ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.394      ; 3.707      ;
; -4.022 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a137       ; ControladorPrincipal:inst|oitoPixels_8bits_2[9]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.409      ; 3.661      ;
; -4.012 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a201       ; ControladorPrincipal:inst|oitoPixels_8bits_2[9]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.358      ; 3.600      ;
; -3.986 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a192       ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.406      ; 3.584      ;
; -3.985 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a160       ; ControladorPrincipal:inst|oitoPixels_8bits_2[32] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.397      ; 3.986      ;
; -3.983 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a121       ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.374      ; 3.614      ;
; -3.920 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a159       ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.619      ; 3.239      ;
; -3.850 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a64        ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.448      ; 3.490      ;
; -3.757 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a148       ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.380      ; 3.739      ;
; -3.715 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a249       ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.432      ; 3.404      ;
; -3.709 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a70        ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.382      ; 3.705      ;
; -3.704 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a252       ; ControladorPrincipal:inst|oitoPixels_8bits_2[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.396      ; 3.704      ;
; -3.702 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a57        ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.387      ; 3.346      ;
; -3.694 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.863      ; 3.257      ;
; -3.689 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a30        ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.827      ; 3.097      ;
; -3.672 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a222       ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.813      ; 3.066      ;
; -3.664 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a155       ; ControladorPrincipal:inst|oitoPixels_8bits_2[27] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.424      ; 3.877      ;
; -3.658 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a133       ; ControladorPrincipal:inst|oitoPixels_8bits_2[5]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.404      ; 3.678      ;
; -3.656 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a107       ; ControladorPrincipal:inst|oitoPixels_8bits_2[43] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.440      ; 3.712      ;
; -3.656 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a6         ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.362      ; 3.632      ;
; -3.655 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a235       ; ControladorPrincipal:inst|oitoPixels_8bits_2[43] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.407      ; 3.678      ;
; -3.642 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a94        ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.807      ; 3.030      ;
; -3.630 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a109       ; ControladorPrincipal:inst|oitoPixels_8bits_2[45] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.368      ; 3.606      ;
; -3.625 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a165       ; ControladorPrincipal:inst|oitoPixels_8bits_2[37] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.382      ; 3.612      ;
; -3.620 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a77        ; ControladorPrincipal:inst|oitoPixels_8bits_2[13] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.437      ; 3.671      ;
; -3.607 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a105       ; ControladorPrincipal:inst|oitoPixels_8bits_2[41] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.385      ; 3.605      ;
; -3.601 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a20        ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.361      ; 3.564      ;
; -3.600 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a189       ; ControladorPrincipal:inst|oitoPixels_8bits_2[61] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.354      ; 3.564      ;
; -3.600 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a158       ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.869      ; 3.050      ;
; -3.600 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a173       ; ControladorPrincipal:inst|oitoPixels_8bits_2[45] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.407      ; 3.615      ;
; -3.597 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a38        ; ControladorPrincipal:inst|oitoPixels_8bits_2[38] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.373      ; 3.585      ;
; -3.593 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a188       ; ControladorPrincipal:inst|oitoPixels_8bits_2[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.421      ; 3.618      ;
; -3.584 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a166       ; ControladorPrincipal:inst|oitoPixels_8bits_2[38] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.368      ; 3.567      ;
; -3.579 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a111       ; ControladorPrincipal:inst|oitoPixels_8bits_2[47] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.372      ; 3.564      ;
; -3.570 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a97        ; ControladorPrincipal:inst|oitoPixels_8bits_2[33] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.383      ; 3.568      ;
; -3.560 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a79        ; ControladorPrincipal:inst|oitoPixels_8bits_2[15] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.379      ; 3.554      ;
; -3.559 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a152       ; ControladorPrincipal:inst|oitoPixels_8bits_2[24] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.358      ; 3.532      ;
; -3.554 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a28        ; ControladorPrincipal:inst|oitoPixels_8bits_2[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.602      ; 3.641      ;
; -3.548 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a62        ; ControladorPrincipal:inst|oitoPixels_8bits_2[62] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.358      ; 3.513      ;
; -3.548 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a58        ; ControladorPrincipal:inst|oitoPixels_8bits_2[58] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.544      ; 3.564      ;
; -3.548 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a126       ; ControladorPrincipal:inst|oitoPixels_8bits_2[62] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.347      ; 3.502      ;
; -3.547 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a55        ; ControladorPrincipal:inst|oitoPixels_8bits_2[55] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.509      ; 3.701      ;
; -3.547 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a134       ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.418      ; 3.579      ;
; -3.546 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a73        ; ControladorPrincipal:inst|oitoPixels_8bits_2[9]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.364      ; 3.140      ;
; -3.543 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a132       ; ControladorPrincipal:inst|oitoPixels_8bits_2[4]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.380      ; 3.536      ;
; -3.541 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a84        ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.365      ; 3.508      ;
; -3.535 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a251       ; ControladorPrincipal:inst|oitoPixels_8bits_2[59] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.407      ; 3.726      ;
; -3.534 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a130       ; ControladorPrincipal:inst|oitoPixels_8bits_2[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.541      ; 3.555      ;
; -3.534 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a101       ; ControladorPrincipal:inst|oitoPixels_8bits_2[37] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.381      ; 3.520      ;
; -3.533 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a135       ; ControladorPrincipal:inst|oitoPixels_8bits_2[7]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.443      ; 3.589      ;
; -3.530 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a150       ; ControladorPrincipal:inst|oitoPixels_8bits_2[22] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.601      ; 3.642      ;
; -3.530 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a254       ; ControladorPrincipal:inst|oitoPixels_8bits_2[62] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.375      ; 3.512      ;
; -3.526 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a186       ; ControladorPrincipal:inst|oitoPixels_8bits_2[58] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.551      ; 3.549      ;
; -3.522 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a167       ; ControladorPrincipal:inst|oitoPixels_8bits_2[39] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.387      ; 3.515      ;
; -3.521 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a203       ; ControladorPrincipal:inst|oitoPixels_8bits_2[11] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.382      ; 3.511      ;
; -3.521 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a116       ; ControladorPrincipal:inst|oitoPixels_8bits_2[52] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.333      ; 3.470      ;
; -3.516 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a149       ; ControladorPrincipal:inst|oitoPixels_8bits_2[21] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.371      ; 3.671      ;
; -3.516 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a11        ; ControladorPrincipal:inst|oitoPixels_8bits_2[11] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.386      ; 3.510      ;
; -3.514 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a185       ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.423      ; 3.194      ;
; -3.505 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a255       ; ControladorPrincipal:inst|oitoPixels_8bits_2[63] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.597      ; 3.579      ;
; -3.505 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a146       ; ControladorPrincipal:inst|oitoPixels_8bits_2[18] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.514      ; 3.505      ;
; -3.503 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a183       ; ControladorPrincipal:inst|oitoPixels_8bits_2[55] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.515      ; 3.663      ;
; -3.502 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a160       ; ControladorPrincipal:inst|oitoPixels_8bits_1[32] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.866      ; 4.043      ;
; -3.500 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a198       ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.391      ; 3.505      ;
; -3.495 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a106       ; ControladorPrincipal:inst|oitoPixels_8bits_2[42] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.358      ; 3.642      ;
; -3.493 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a129       ; ControladorPrincipal:inst|oitoPixels_8bits_2[1]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.383      ; 3.483      ;
; -3.489 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a156       ; ControladorPrincipal:inst|oitoPixels_8bits_2[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.584      ; 3.558      ;
; -3.487 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a103       ; ControladorPrincipal:inst|oitoPixels_8bits_2[39] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.380      ; 3.473      ;
; -3.486 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a170       ; ControladorPrincipal:inst|oitoPixels_8bits_2[42] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.375      ; 3.650      ;
; -3.485 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a180       ; ControladorPrincipal:inst|oitoPixels_8bits_2[52] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.357      ; 3.458      ;
; -3.484 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a232       ; ControladorPrincipal:inst|oitoPixels_8bits_2[40] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.434      ; 3.531      ;
; -3.484 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a179       ; ControladorPrincipal:inst|oitoPixels_8bits_2[51] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.431      ; 3.707      ;
; -3.479 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a217       ; ControladorPrincipal:inst|oitoPixels_8bits_2[25] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.409      ; 3.496      ;
; -3.476 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a92        ; ControladorPrincipal:inst|oitoPixels_8bits_2[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.586      ; 3.547      ;
; -3.474 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a131       ; ControladorPrincipal:inst|oitoPixels_8bits_2[3]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.518      ; 3.471      ;
; -3.474 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a65        ; ControladorPrincipal:inst|oitoPixels_8bits_2[1]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.414      ; 3.495      ;
; -3.472 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a39        ; ControladorPrincipal:inst|oitoPixels_8bits_2[39] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.380      ; 3.458      ;
; -3.471 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a32        ; ControladorPrincipal:inst|oitoPixels_8bits_2[32] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.379      ; 3.454      ;
; -3.471 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a219       ; ControladorPrincipal:inst|oitoPixels_8bits_2[27] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.382      ; 3.642      ;
; -3.469 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a207       ; ControladorPrincipal:inst|oitoPixels_8bits_2[15] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.387      ; 3.471      ;
; -3.468 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a47        ; ControladorPrincipal:inst|oitoPixels_8bits_2[47] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.371      ; 3.452      ;
; -3.466 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a175       ; ControladorPrincipal:inst|oitoPixels_8bits_2[47] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.393      ; 3.472      ;
; -3.465 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a14        ; ControladorPrincipal:inst|oitoPixels_8bits_2[14] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.360      ; 3.428      ;
; -3.464 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a33        ; ControladorPrincipal:inst|oitoPixels_8bits_2[33] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.365      ; 3.444      ;
; -3.460 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a60        ; ControladorPrincipal:inst|oitoPixels_8bits_2[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.412      ; 3.476      ;
; -3.459 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a153       ; ControladorPrincipal:inst|oitoPixels_8bits_2[25] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.421      ; 3.488      ;
; -3.458 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a27        ; ControladorPrincipal:inst|oitoPixels_8bits_2[27] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.389      ; 3.636      ;
; -3.457 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a44        ; ControladorPrincipal:inst|oitoPixels_8bits_2[44] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.391      ; 3.456      ;
; -3.453 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a149       ; ControladorPrincipal:inst|oitoPixels_8bits_1[21] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.840      ; 3.970      ;
; -3.451 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177       ; ControladorPrincipal:inst|oitoPixels_8bits_2[49] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.365      ; 3.606      ;
; -3.450 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a241       ; ControladorPrincipal:inst|oitoPixels_8bits_2[49] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.427      ; 3.667      ;
; -3.447 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a50        ; ControladorPrincipal:inst|oitoPixels_8bits_2[50] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.535      ; 3.460      ;
; -3.444 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49        ; ControladorPrincipal:inst|oitoPixels_8bits_2[49] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.367      ; 3.601      ;
; -3.443 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a169       ; ControladorPrincipal:inst|oitoPixels_8bits_2[41] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.398      ; 3.454      ;
; -3.440 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a244       ; ControladorPrincipal:inst|oitoPixels_8bits_2[52] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.372      ; 3.428      ;
; -3.436 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a194       ; ControladorPrincipal:inst|oitoPixels_8bits_2[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.590      ; 3.506      ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ControladorPrincipal:inst|estado_atual.inicio'                                                                                                                                                                     ;
+--------+--------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                              ; Launch Clock                                         ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; -4.522 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.565     ; 3.542      ;
; -4.439 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.567     ; 3.471      ;
; -4.427 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[1]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.534     ; 3.495      ;
; -4.427 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.569     ; 3.457      ;
; -4.419 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.565     ; 3.439      ;
; -4.404 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.570     ; 3.454      ;
; -4.384 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.568     ; 3.436      ;
; -4.369 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.371     ; 3.460      ;
; -4.341 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.737     ; 3.203      ;
; -4.336 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[4]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.524     ; 3.437      ;
; -4.324 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.569     ; 3.354      ;
; -4.314 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.563     ; 3.336      ;
; -4.312 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.563     ; 3.348      ;
; -4.312 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.565     ; 3.346      ;
; -4.312 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.580     ; 3.331      ;
; -4.301 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.570     ; 3.351      ;
; -4.287 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[5]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.523     ; 3.366      ;
; -4.286 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.738     ; 3.168      ;
; -4.282 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[5]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.521     ; 3.363      ;
; -4.282 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.373     ; 3.372      ;
; -4.276 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[3]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.532     ; 3.345      ;
; -4.273 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[3]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.534     ; 3.340      ;
; -4.272 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.576     ; 3.281      ;
; -4.266 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.523     ; 3.341      ;
; -4.266 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.371     ; 3.357      ;
; -4.261 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.522     ; 3.333      ;
; -4.258 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.524     ; 3.328      ;
; -4.257 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.581     ; 3.296      ;
; -4.233 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[2]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.536     ; 3.291      ;
; -4.233 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[4]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.524     ; 3.334      ;
; -4.214 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.733     ; 3.080      ;
; -4.213 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.733     ; 3.065      ;
; -4.209 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.565     ; 3.243      ;
; -4.185 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.576     ; 3.208      ;
; -4.184 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[5]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.523     ; 3.263      ;
; -4.179 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.580     ; 3.198      ;
; -4.179 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.373     ; 3.269      ;
; -4.174 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.397     ; 3.240      ;
; -4.173 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.576     ; 3.182      ;
; -4.163 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.523     ; 3.238      ;
; -4.163 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.692     ; 3.065      ;
; -4.161 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.369     ; 3.254      ;
; -4.160 ; ControladorPrincipal:inst|x[9]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.528     ; 3.217      ;
; -4.155 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[5]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.534     ; 3.223      ;
; -4.155 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.524     ; 3.225      ;
; -4.154 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.581     ; 3.193      ;
; -4.134 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.535     ; 3.193      ;
; -4.128 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[4]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.522     ; 3.231      ;
; -4.119 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.382     ; 3.199      ;
; -4.116 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.575     ; 3.126      ;
; -4.113 ; ControladorPrincipal:inst|x[10]                  ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.739     ; 2.973      ;
; -4.090 ; ControladorPrincipal:inst|x[8]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.580     ; 3.109      ;
; -4.074 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.371     ; 3.166      ;
; -4.071 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.397     ; 3.137      ;
; -4.065 ; ControladorPrincipal:inst|x[9]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.532     ; 3.132      ;
; -4.062 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.576     ; 3.085      ;
; -4.062 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.521     ; 3.139      ;
; -4.060 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.539     ; 2.983      ;
; -4.035 ; ControladorPrincipal:inst|x[8]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.581     ; 3.074      ;
; -4.032 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.384     ; 3.111      ;
; -4.023 ; ControladorPrincipal:inst|x[11]                  ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.529     ; 3.079      ;
; -4.021 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.579     ; 3.041      ;
; -4.020 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.382     ; 3.100      ;
; -4.016 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.534     ; 3.080      ;
; -4.011 ; ControladorPrincipal:inst|x[12]                  ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.708     ; 2.902      ;
; -4.008 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.535     ; 3.067      ;
; -4.007 ; ControladorPrincipal:inst|x[9]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.334     ; 3.135      ;
; -3.998 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.580     ; 3.038      ;
; -3.986 ; ControladorPrincipal:inst|x[10]                  ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.735     ; 2.850      ;
; -3.984 ; ControladorPrincipal:inst|x[12]                  ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.708     ; 2.861      ;
; -3.966 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.395     ; 3.034      ;
; -3.964 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.691     ; 2.871      ;
; -3.963 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.381     ; 3.044      ;
; -3.963 ; ControladorPrincipal:inst|x[8]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.576     ; 2.986      ;
; -3.962 ; ControladorPrincipal:inst|x[10]                  ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.735     ; 2.812      ;
; -3.950 ; ControladorPrincipal:inst|x[9]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.528     ; 3.021      ;
; -3.942 ; ControladorPrincipal:inst|x[8]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.576     ; 2.951      ;
; -3.935 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.534     ; 2.999      ;
; -3.933 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.384     ; 3.012      ;
; -3.924 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.408     ; 2.979      ;
; -3.906 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.575     ; 2.930      ;
; -3.877 ; ControladorPrincipal:inst|x[13]                  ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.533     ; 2.929      ;
; -3.865 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.565     ; 2.763      ;
; -3.860 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.533     ; 2.925      ;
; -3.836 ; ControladorPrincipal:inst|oitoPixels_8bits_1[2]  ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.737     ; 2.210      ;
; -3.825 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.408     ; 2.880      ;
; -3.813 ; ControladorPrincipal:inst|x[11]                  ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.529     ; 2.883      ;
; -3.812 ; ControladorPrincipal:inst|x[9]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.360     ; 2.915      ;
; -3.789 ; ControladorPrincipal:inst|x[8]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.382     ; 2.869      ;
; -3.768 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.407     ; 2.824      ;
; -3.737 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[3]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.534     ; 2.804      ;
; -3.725 ; ControladorPrincipal:inst|oitoPixels_8bits_1[42] ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.697     ; 2.139      ;
; -3.722 ; ControladorPrincipal:inst|oitoPixels_8bits_2[36] ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.124     ; 2.578      ;
; -3.696 ; ControladorPrincipal:inst|oitoPixels_8bits_1[10] ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.733     ; 2.074      ;
; -3.693 ; ControladorPrincipal:inst|oitoPixels_8bits_1[34] ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.564     ; 2.240      ;
; -3.675 ; ControladorPrincipal:inst|x[11]                  ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.361     ; 2.777      ;
; -3.654 ; ControladorPrincipal:inst|oitoPixels_8bits_1[36] ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.395     ; 2.239      ;
; -3.635 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[2]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.534     ; 2.695      ;
; -3.635 ; ControladorPrincipal:inst|oitoPixels_8bits_2[26] ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.277     ; 2.469      ;
; -3.619 ; ControladorPrincipal:inst|oitoPixels_8bits_1[45] ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.522     ; 2.069      ;
+--------+--------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ControladorPrincipal:inst|estado_atual.implementar_x'                                                                                                                                               ;
+--------+---------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -3.877 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.080      ; 3.542      ;
; -3.794 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.078      ; 3.471      ;
; -3.782 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.111      ; 3.495      ;
; -3.782 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.076      ; 3.457      ;
; -3.774 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.080      ; 3.439      ;
; -3.759 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.075      ; 3.454      ;
; -3.739 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.077      ; 3.436      ;
; -3.724 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.274      ; 3.460      ;
; -3.696 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.092     ; 3.203      ;
; -3.691 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.121      ; 3.437      ;
; -3.679 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.076      ; 3.354      ;
; -3.669 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.082      ; 3.336      ;
; -3.667 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.082      ; 3.348      ;
; -3.667 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.080      ; 3.346      ;
; -3.667 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.065      ; 3.331      ;
; -3.656 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.075      ; 3.351      ;
; -3.642 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.122      ; 3.366      ;
; -3.641 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.093     ; 3.168      ;
; -3.637 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.124      ; 3.363      ;
; -3.637 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.272      ; 3.372      ;
; -3.631 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.113      ; 3.345      ;
; -3.628 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.111      ; 3.340      ;
; -3.627 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.069      ; 3.281      ;
; -3.621 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.122      ; 3.341      ;
; -3.621 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.274      ; 3.357      ;
; -3.616 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.123      ; 3.333      ;
; -3.613 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.121      ; 3.328      ;
; -3.612 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.064      ; 3.296      ;
; -3.588 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.109      ; 3.291      ;
; -3.588 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.121      ; 3.334      ;
; -3.569 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.088     ; 3.080      ;
; -3.568 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.088     ; 3.065      ;
; -3.564 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.080      ; 3.243      ;
; -3.546 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.089     ; 3.542      ;
; -3.540 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.069      ; 3.208      ;
; -3.539 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.122      ; 3.263      ;
; -3.534 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.065      ; 3.198      ;
; -3.534 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.272      ; 3.269      ;
; -3.529 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.248      ; 3.240      ;
; -3.528 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.069      ; 3.182      ;
; -3.518 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.122      ; 3.238      ;
; -3.518 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.047     ; 3.065      ;
; -3.516 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.276      ; 3.254      ;
; -3.515 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.117      ; 3.217      ;
; -3.510 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.111      ; 3.223      ;
; -3.510 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.121      ; 3.225      ;
; -3.509 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.064      ; 3.193      ;
; -3.489 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.110      ; 3.193      ;
; -3.483 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.123      ; 3.231      ;
; -3.474 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.263      ; 3.199      ;
; -3.471 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.070      ; 3.126      ;
; -3.468 ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.094     ; 2.973      ;
; -3.463 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.091     ; 3.471      ;
; -3.451 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.058     ; 3.495      ;
; -3.451 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.093     ; 3.457      ;
; -3.445 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.065      ; 3.109      ;
; -3.443 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.089     ; 3.439      ;
; -3.429 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.274      ; 3.166      ;
; -3.428 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.094     ; 3.454      ;
; -3.426 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.248      ; 3.137      ;
; -3.420 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.113      ; 3.132      ;
; -3.417 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.069      ; 3.085      ;
; -3.417 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.124      ; 3.139      ;
; -3.415 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.106      ; 2.983      ;
; -3.408 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.092     ; 3.436      ;
; -3.393 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; 0.105      ; 3.460      ;
; -3.390 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.064      ; 3.074      ;
; -3.387 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.261      ; 3.111      ;
; -3.378 ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.116      ; 3.079      ;
; -3.376 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.066      ; 3.041      ;
; -3.375 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.263      ; 3.100      ;
; -3.371 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.111      ; 3.080      ;
; -3.366 ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.063     ; 2.902      ;
; -3.365 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.261     ; 3.203      ;
; -3.363 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.110      ; 3.067      ;
; -3.362 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.311      ; 3.135      ;
; -3.360 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.048     ; 3.437      ;
; -3.353 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.065      ; 3.038      ;
; -3.348 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.093     ; 3.354      ;
; -3.341 ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.090     ; 2.850      ;
; -3.339 ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.063     ; 2.861      ;
; -3.338 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.087     ; 3.336      ;
; -3.336 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.087     ; 3.348      ;
; -3.336 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.089     ; 3.346      ;
; -3.336 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.104     ; 3.331      ;
; -3.325 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.094     ; 3.351      ;
; -3.321 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.250      ; 3.034      ;
; -3.319 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.046     ; 2.871      ;
; -3.318 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.264      ; 3.044      ;
; -3.318 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.069      ; 2.986      ;
; -3.317 ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.090     ; 2.812      ;
; -3.311 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.047     ; 3.366      ;
; -3.310 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.262     ; 3.168      ;
; -3.306 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.045     ; 3.363      ;
; -3.306 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; 0.103      ; 3.372      ;
; -3.305 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.117      ; 3.021      ;
; -3.300 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.056     ; 3.345      ;
; -3.297 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.058     ; 3.340      ;
; -3.297 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.069      ; 2.951      ;
; -3.296 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.100     ; 3.281      ;
+--------+---------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ControladorPrincipal:inst|clock_memory'                                                                                                                                                                                                                               ;
+--------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                                     ; Launch Clock                                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+
; -3.417 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a249~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.168      ; 4.123      ;
; -3.314 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a84~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.217      ; 4.069      ;
; -3.255 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a249~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.168      ; 3.961      ;
; -3.245 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a155~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.160      ; 3.943      ;
; -3.245 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a187~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.194      ; 3.977      ;
; -3.233 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a82~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.153      ; 3.924      ;
; -3.223 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a138~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.168      ; 3.929      ;
; -3.219 ; ControladorPrincipal:inst|address[3]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a70~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.021      ; 3.778      ;
; -3.210 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a227~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.187      ; 3.935      ;
; -3.202 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a254~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.202      ; 3.942      ;
; -3.197 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a64~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.168      ; 3.903      ;
; -3.197 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a14~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.213      ; 3.948      ;
; -3.195 ; ControladorPrincipal:inst|address[3]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a83~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.017      ; 3.750      ;
; -3.191 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a228~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.174      ; 3.903      ;
; -3.190 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a194~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.180      ; 3.908      ;
; -3.185 ; ControladorPrincipal:inst|address[3]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a88~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.012      ; 3.735      ;
; -3.176 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a113~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.174      ; 3.888      ;
; -3.158 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a66~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.185      ; 3.881      ;
; -3.149 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a232~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.161      ; 3.848      ;
; -3.147 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a212~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.213      ; 3.898      ;
; -3.145 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a118~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.186      ; 3.869      ;
; -3.141 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a155~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.160      ; 3.839      ;
; -3.141 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a187~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.194      ; 3.873      ;
; -3.139 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a152~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.218      ; 3.895      ;
; -3.131 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a246~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.200      ; 3.869      ;
; -3.131 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a100~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.243      ; 3.912      ;
; -3.131 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a221~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.208      ; 3.877      ;
; -3.128 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a241~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.182      ; 3.848      ;
; -3.128 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a84~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.217      ; 3.883      ;
; -3.127 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a223~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.176      ; 3.841      ;
; -3.126 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a160~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.181      ; 3.845      ;
; -3.125 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a188~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.176      ; 3.839      ;
; -3.119 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a138~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.168      ; 3.825      ;
; -3.116 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a255~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.176      ; 3.830      ;
; -3.114 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a116~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.243      ; 3.895      ;
; -3.114 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a237~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.198      ; 3.850      ;
; -3.113 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a251~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.176      ; 3.827      ;
; -3.113 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a250~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.211      ; 3.862      ;
; -3.109 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a216~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.204      ; 3.851      ;
; -3.108 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a235~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.192      ; 3.838      ;
; -3.106 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a137~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.190      ; 3.834      ;
; -3.106 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a68~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.182      ; 3.826      ;
; -3.105 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a219~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.200      ; 3.843      ;
; -3.105 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a69~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.204      ; 3.847      ;
; -3.091 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a209~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.184      ; 3.813      ;
; -3.087 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a206~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.216      ; 3.841      ;
; -3.085 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a243~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.192      ; 3.815      ;
; -3.083 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a201~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.238      ; 3.859      ;
; -3.081 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a191~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.169      ; 3.788      ;
; -3.078 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a187~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.023      ; 3.639      ;
; -3.078 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a234~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.182      ; 3.798      ;
; -3.074 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a199~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.229      ; 3.841      ;
; -3.072 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a175~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.208      ; 3.818      ;
; -3.071 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a226~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.189      ; 3.798      ;
; -3.070 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a14~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.213      ; 3.821      ;
; -3.067 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a159~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.153      ; 3.758      ;
; -3.060 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a248~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.220      ; 3.818      ;
; -3.056 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a198~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.208      ; 3.802      ;
; -3.050 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a213~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.180      ; 3.768      ;
; -3.048 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a203~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.208      ; 3.794      ;
; -3.048 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a227~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.187      ; 3.773      ;
; -3.047 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a82~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.153      ; 3.738      ;
; -3.046 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a254~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.031      ; 3.615      ;
; -3.044 ; ControladorPrincipal:inst|address[5]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a31~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.036      ; 3.618      ;
; -3.043 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a171~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.204      ; 3.785      ;
; -3.042 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a93~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.180      ; 3.760      ;
; -3.040 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a254~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.202      ; 3.780      ;
; -3.033 ; ControladorPrincipal:inst|address[5]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a247~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.035      ; 3.606      ;
; -3.033 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a156~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.203      ; 3.774      ;
; -3.033 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a152~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.218      ; 3.789      ;
; -3.032 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a149~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.230      ; 3.800      ;
; -3.030 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a135~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.172      ; 3.740      ;
; -3.029 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a74~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.225      ; 3.792      ;
; -3.029 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a228~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.174      ; 3.741      ;
; -3.028 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a194~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.180      ; 3.746      ;
; -3.022 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a160~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.181      ; 3.741      ;
; -3.020 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a236~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.175      ; 3.733      ;
; -3.017 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a107~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.160      ; 3.715      ;
; -3.015 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a91~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.153      ; 3.706      ;
; -3.013 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a247~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.228      ; 3.779      ;
; -3.012 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a96~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.175      ; 3.725      ;
; -3.011 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a64~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.168      ; 3.717      ;
; -3.009 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a81~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.186      ; 3.733      ;
; -3.009 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a185~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.177      ; 3.724      ;
; -3.009 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a210~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.244      ; 3.791      ;
; -3.006 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a184~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.155      ; 3.699      ;
; -3.003 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a235~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.021      ; 3.562      ;
; -3.001 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a217~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.190      ; 3.729      ;
; -3.000 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a164~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.168      ; 3.706      ;
; -2.999 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a144~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.172      ; 3.709      ;
; -2.999 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a188~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.176      ; 3.713      ;
; -2.998 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a193~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.229      ; 3.765      ;
; -2.997 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a202~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.214      ; 3.749      ;
; -2.993 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a225~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.226      ; 3.757      ;
; -2.993 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a215~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.192      ; 3.723      ;
; -2.993 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a205~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.188      ; 3.719      ;
; -2.991 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a227~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.016      ; 3.545      ;
; -2.990 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a148~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.203      ; 3.731      ;
; -2.990 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a113~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.174      ; 3.702      ;
; -2.987 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a232~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.161      ; 3.686      ;
+--------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ControladorPrincipal:inst|estado_atual.acessar_mem'                                                                                                                                                                      ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                ; Launch Clock                                         ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -1.685 ; ControladorPrincipal:inst|x[14]                 ; ControladorPrincipal:inst|address[14]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.585     ; 0.670      ;
; -1.535 ; ControladorPrincipal:inst|x[6]                  ; ControladorPrincipal:inst|address[6]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.600     ; 0.390      ;
; -1.530 ; ControladorPrincipal:inst|x[14]                 ; ControladorPrincipal:inst|address[14]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.930     ; 0.670      ;
; -1.510 ; ControladorPrincipal:inst|x[10]                 ; ControladorPrincipal:inst|address[10]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.600     ; 0.390      ;
; -1.509 ; ControladorPrincipal:inst|x[13]                 ; ControladorPrincipal:inst|address[13]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.585     ; 0.660      ;
; -1.503 ; ControladorPrincipal:inst|x[12]                 ; ControladorPrincipal:inst|address[12]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.595     ; 0.389      ;
; -1.380 ; ControladorPrincipal:inst|x[6]                  ; ControladorPrincipal:inst|address[6]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.945     ; 0.390      ;
; -1.376 ; ControladorPrincipal:inst|x[7]                  ; ControladorPrincipal:inst|address[7]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.441     ; 0.391      ;
; -1.368 ; ControladorPrincipal:inst|x[2]                  ; ControladorPrincipal:inst|address[2]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.432     ; 0.384      ;
; -1.366 ; ControladorPrincipal:inst|x[1]                  ; ControladorPrincipal:inst|address[1]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.430     ; 0.391      ;
; -1.364 ; ControladorPrincipal:inst|x[3]                  ; ControladorPrincipal:inst|address[3]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.429     ; 0.391      ;
; -1.362 ; ControladorPrincipal:inst|x[5]                  ; ControladorPrincipal:inst|address[5]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.442     ; 0.393      ;
; -1.358 ; ControladorPrincipal:inst|x[11]                 ; ControladorPrincipal:inst|address[11]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.419     ; 0.389      ;
; -1.355 ; ControladorPrincipal:inst|x[10]                 ; ControladorPrincipal:inst|address[10]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.945     ; 0.390      ;
; -1.354 ; ControladorPrincipal:inst|x[13]                 ; ControladorPrincipal:inst|address[13]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.930     ; 0.660      ;
; -1.353 ; ControladorPrincipal:inst|x[8]                  ; ControladorPrincipal:inst|address[8]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.442     ; 0.390      ;
; -1.348 ; ControladorPrincipal:inst|x[12]                 ; ControladorPrincipal:inst|address[12]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.940     ; 0.389      ;
; -1.342 ; ControladorPrincipal:inst|x[9]                  ; ControladorPrincipal:inst|address[9]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.416     ; 0.382      ;
; -1.342 ; ControladorPrincipal:inst|x[4]                  ; ControladorPrincipal:inst|address[4]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.441     ; 0.382      ;
; -1.221 ; ControladorPrincipal:inst|x[7]                  ; ControladorPrincipal:inst|address[7]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.786     ; 0.391      ;
; -1.213 ; ControladorPrincipal:inst|x[2]                  ; ControladorPrincipal:inst|address[2]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.777     ; 0.384      ;
; -1.211 ; ControladorPrincipal:inst|x[1]                  ; ControladorPrincipal:inst|address[1]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.775     ; 0.391      ;
; -1.209 ; ControladorPrincipal:inst|x[3]                  ; ControladorPrincipal:inst|address[3]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.774     ; 0.391      ;
; -1.207 ; ControladorPrincipal:inst|x[5]                  ; ControladorPrincipal:inst|address[5]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.787     ; 0.393      ;
; -1.203 ; ControladorPrincipal:inst|x[11]                 ; ControladorPrincipal:inst|address[11]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.764     ; 0.389      ;
; -1.198 ; ControladorPrincipal:inst|x[8]                  ; ControladorPrincipal:inst|address[8]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.787     ; 0.390      ;
; -1.187 ; ControladorPrincipal:inst|x[9]                  ; ControladorPrincipal:inst|address[9]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.761     ; 0.382      ;
; -1.187 ; ControladorPrincipal:inst|x[4]                  ; ControladorPrincipal:inst|address[4]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.786     ; 0.382      ;
; -0.737 ; ControladorPrincipal:inst|estado_atual.espera_1 ; ControladorPrincipal:inst|clock_memory ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; 0.603      ; 0.738      ;
; -0.726 ; ControladorPrincipal:inst|x[0]                  ; ControladorPrincipal:inst|address[0]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; 2.855      ; 3.369      ;
; -0.571 ; ControladorPrincipal:inst|x[0]                  ; ControladorPrincipal:inst|address[0]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; 2.510      ; 3.369      ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                         ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                         ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.637 ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.125     ; 1.192      ;
; -0.282 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.125     ; 0.837      ;
; -0.266 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.125     ; 0.821      ;
; -0.264 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.130     ; 0.814      ;
; -0.179 ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.125     ; 0.734      ;
; -0.061 ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.125     ; 1.116      ;
; 0.286  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.125     ; 0.769      ;
; 0.296  ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.125     ; 0.759      ;
; 0.296  ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.130     ; 0.754      ;
; 0.327  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.125     ; 0.728      ;
; 32.874 ; interfacevga:inst9|l[6]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 7.029      ;
; 32.932 ; interfacevga:inst9|l[7]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 6.971      ;
; 33.105 ; interfacevga:inst9|l[4]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 6.798      ;
; 33.239 ; interfacevga:inst9|l[5]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 6.664      ;
; 33.709 ; interfacevga:inst9|l[3]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 6.194      ;
; 33.774 ; interfacevga:inst9|l[6]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 6.129      ;
; 33.832 ; interfacevga:inst9|l[7]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 6.071      ;
; 33.954 ; interfacevga:inst9|l[2]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.949      ;
; 34.005 ; interfacevga:inst9|l[4]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.898      ;
; 34.052 ; interfacevga:inst9|l[6]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.851      ;
; 34.071 ; interfacevga:inst9|l[8]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.832      ;
; 34.110 ; interfacevga:inst9|l[7]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.793      ;
; 34.139 ; interfacevga:inst9|l[5]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.764      ;
; 34.283 ; interfacevga:inst9|l[4]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.620      ;
; 34.417 ; interfacevga:inst9|l[5]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.486      ;
; 34.444 ; interfacevga:inst9|l[9]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.459      ;
; 34.609 ; interfacevga:inst9|l[3]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.294      ;
; 34.635 ; interfacevga:inst9|l[1]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.268      ;
; 34.788 ; interfacevga:inst9|contclk[6]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 5.119      ;
; 34.809 ; interfacevga:inst9|l[0]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.094      ;
; 34.854 ; interfacevga:inst9|l[2]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.049      ;
; 34.887 ; interfacevga:inst9|l[3]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 5.016      ;
; 34.971 ; interfacevga:inst9|l[8]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 4.932      ;
; 35.057 ; interfacevga:inst9|contclk[2]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 4.850      ;
; 35.061 ; interfacevga:inst9|contclk[4]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 4.846      ;
; 35.132 ; interfacevga:inst9|l[2]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 4.771      ;
; 35.180 ; interfacevga:inst9|contclk[8]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 4.727      ;
; 35.222 ; interfacevga:inst9|contclk[3]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 4.685      ;
; 35.227 ; interfacevga:inst9|contclk[0]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 4.680      ;
; 35.249 ; interfacevga:inst9|l[8]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 4.654      ;
; 35.328 ; interfacevga:inst9|contclk[5]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 4.579      ;
; 35.329 ; interfacevga:inst9|l[9]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 4.574      ;
; 35.356 ; interfacevga:inst9|contclk[1]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 4.551      ;
; 35.495 ; interfacevga:inst9|l[1]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 4.408      ;
; 35.532 ; interfacevga:inst9|contclk[9]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 4.375      ;
; 35.609 ; interfacevga:inst9|l[9]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 4.294      ;
; 35.661 ; interfacevga:inst9|l[0]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 4.242      ;
; 35.688 ; interfacevga:inst9|contclk[6]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 4.219      ;
; 35.775 ; interfacevga:inst9|l[1]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 4.128      ;
; 35.832 ; interfacevga:inst9|contclk[7]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 4.075      ;
; 35.927 ; interfacevga:inst9|contclk[2]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 3.980      ;
; 35.941 ; interfacevga:inst9|l[0]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.095     ; 3.962      ;
; 35.961 ; interfacevga:inst9|contclk[4]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 3.946      ;
; 35.966 ; interfacevga:inst9|contclk[6]                        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 3.941      ;
; 36.080 ; interfacevga:inst9|contclk[8]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 3.827      ;
; 36.111 ; interfacevga:inst9|contclk[0]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 3.796      ;
; 36.122 ; interfacevga:inst9|contclk[3]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 3.785      ;
; 36.157 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[0]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.761      ;
; 36.157 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[1]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.761      ;
; 36.157 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[2]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.761      ;
; 36.157 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.761      ;
; 36.157 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.761      ;
; 36.157 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.761      ;
; 36.157 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.761      ;
; 36.157 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.761      ;
; 36.157 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.761      ;
; 36.157 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 3.761      ;
; 36.179 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[0]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.077     ; 3.742      ;
; 36.179 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.077     ; 3.742      ;
; 36.179 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.077     ; 3.742      ;
; 36.179 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.077     ; 3.742      ;
; 36.179 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.077     ; 3.742      ;
; 36.179 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.077     ; 3.742      ;
; 36.179 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.077     ; 3.742      ;
; 36.179 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.077     ; 3.742      ;
; 36.179 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.077     ; 3.742      ;
; 36.179 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.077     ; 3.742      ;
; 36.198 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[0]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.719      ;
; 36.198 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.719      ;
; 36.198 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.719      ;
; 36.198 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.719      ;
; 36.198 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.719      ;
; 36.198 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.719      ;
; 36.198 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.719      ;
; 36.198 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.719      ;
; 36.198 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.719      ;
; 36.198 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.719      ;
; 36.207 ; interfacevga:inst9|contclk[2]                        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 3.700      ;
; 36.228 ; interfacevga:inst9|contclk[5]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 3.679      ;
; 36.228 ; interfacevga:inst9|contclk[1]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 3.679      ;
; 36.239 ; interfacevga:inst9|contclk[4]                        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.091     ; 3.668      ;
; 36.250 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[0]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.667      ;
; 36.250 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.667      ;
; 36.250 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.667      ;
; 36.250 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.667      ;
; 36.250 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.667      ;
; 36.250 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.667      ;
; 36.250 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.667      ;
; 36.250 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.667      ;
; 36.250 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 3.667      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ControladorPrincipal:inst|estado_atual.inicio'                                                                                                                                                                          ;
+--------+------------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                              ; Launch Clock                                         ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; -1.157 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.633      ; 3.046      ;
; -1.127 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.633      ; 3.076      ;
; -1.120 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.638      ; 3.088      ;
; -1.079 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.610      ; 3.101      ;
; -1.061 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.633      ; 3.142      ;
; -1.059 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.635      ; 3.146      ;
; -1.039 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.603      ; 3.134      ;
; -1.011 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.508      ; 3.749      ;
; -0.995 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.618      ; 3.193      ;
; -0.973 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.508      ; 3.787      ;
; -0.935 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.649      ; 3.966      ;
; -0.914 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.605      ; 3.261      ;
; -0.897 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.485      ; 3.840      ;
; -0.897 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.488      ; 3.843      ;
; -0.890 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.610      ; 3.290      ;
; -0.889 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.469      ; 2.580      ;
; -0.882 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.615      ; 3.303      ;
; -0.877 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.613      ; 3.306      ;
; -0.874 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.597      ; 3.293      ;
; -0.873 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.613      ; 3.310      ;
; -0.864 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.451      ; 3.157      ;
; -0.853 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.494      ; 2.641      ;
; -0.853 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.612      ; 3.329      ;
; -0.851 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.603      ; 3.322      ;
; -0.848 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.603      ; 3.325      ;
; -0.842 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.774      ; 3.502      ;
; -0.840 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.478      ; 3.890      ;
; -0.838 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.613      ; 3.345      ;
; -0.820 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.488      ; 3.920      ;
; -0.812 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.472      ; 3.912      ;
; -0.807 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.608      ; 3.371      ;
; -0.805 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.779      ; 3.544      ;
; -0.795 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.446      ; 3.221      ;
; -0.787 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.508      ; 3.973      ;
; -0.776 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.615      ; 3.409      ;
; -0.772 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.597      ; 3.395      ;
; -0.770 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.774      ; 3.574      ;
; -0.759 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.599      ; 3.410      ;
; -0.751 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.448      ; 3.267      ;
; -0.749 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.485      ; 3.988      ;
; -0.747 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.649      ; 4.154      ;
; -0.732 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.776      ; 3.614      ;
; -0.732 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.649      ; 4.169      ;
; -0.720 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.485      ; 4.017      ;
; -0.719 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.597      ; 3.448      ;
; -0.718 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.446      ; 3.298      ;
; -0.715 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.488      ; 4.025      ;
; -0.700 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.496      ; 2.796      ;
; -0.699 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.446      ; 3.317      ;
; -0.698 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.478      ; 4.032      ;
; -0.694 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[2]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.324      ; 2.630      ;
; -0.690 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.446      ; 3.326      ;
; -0.678 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.337      ; 2.659      ;
; -0.674 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.446      ; 3.342      ;
; -0.673 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.602      ; 3.499      ;
; -0.639 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.478      ; 4.091      ;
; -0.625 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[4]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.337      ; 2.712      ;
; -0.616 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.451      ; 3.405      ;
; -0.607 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.472      ; 4.117      ;
; -0.596 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.610      ; 3.584      ;
; -0.584 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.448      ; 3.434      ;
; -0.548 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.774      ; 3.796      ;
; -0.544 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[5]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.337      ; 2.793      ;
; -0.513 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[7] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.321      ; 4.060      ;
; -0.507 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.508      ; 3.753      ;
; -0.491 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[3]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.326      ; 2.835      ;
; -0.491 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.472      ; 4.233      ;
; -0.486 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.336      ; 2.850      ;
; -0.465 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.321      ; 4.108      ;
; -0.447 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.829      ; 2.402      ;
; -0.436 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.508      ; 3.824      ;
; -0.433 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.446      ; 3.583      ;
; -0.428 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.294      ; 2.866      ;
; -0.427 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.321      ; 4.146      ;
; -0.418 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.485      ; 3.819      ;
; -0.418 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.649      ; 3.983      ;
; -0.414 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.289      ; 2.875      ;
; -0.410 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[7] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.321      ; 4.163      ;
; -0.389 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.294      ; 2.905      ;
; -0.375 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[7] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.321      ; 4.198      ;
; -0.354 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.488      ; 3.886      ;
; -0.329 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.290      ; 2.961      ;
; -0.329 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.649      ; 4.072      ;
; -0.308 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.478      ; 3.922      ;
; -0.289 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.472      ; 3.935      ;
; -0.283 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.488      ; 3.957      ;
; -0.279 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.809      ; 2.550      ;
; -0.271 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.508      ; 3.989      ;
; -0.268 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.799      ; 2.551      ;
; -0.255 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.806      ; 2.571      ;
; -0.247 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.129      ; 2.402      ;
; -0.233 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[0]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.436      ; 1.455      ;
; -0.229 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.485      ; 4.008      ;
; -0.227 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.649      ; 4.174      ;
; -0.218 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.488      ; 4.022      ;
; -0.206 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.321      ; 4.367      ;
; -0.196 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.485      ; 4.041      ;
; -0.189 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.970      ; 2.801      ;
; -0.169 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.478      ; 4.061      ;
; -0.161 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.793      ; 2.652      ;
+--------+------------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ControladorPrincipal:inst|estado_atual.implementar_x'                                                                                                                                                                     ;
+--------+------------------------------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                         ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -0.889 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.469      ; 2.580      ;
; -0.853 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.494      ; 2.641      ;
; -0.771 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.831      ; 2.580      ;
; -0.735 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.856      ; 2.641      ;
; -0.700 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.496      ; 2.796      ;
; -0.694 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.324      ; 2.630      ;
; -0.678 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.337      ; 2.659      ;
; -0.625 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.337      ; 2.712      ;
; -0.582 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.858      ; 2.796      ;
; -0.576 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.686      ; 2.630      ;
; -0.560 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.699      ; 2.659      ;
; -0.544 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.337      ; 2.793      ;
; -0.507 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.699      ; 2.712      ;
; -0.491 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.326      ; 2.835      ;
; -0.486 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.336      ; 2.850      ;
; -0.442 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[0]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.781      ; 1.571      ;
; -0.428 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.294      ; 2.866      ;
; -0.426 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.699      ; 2.793      ;
; -0.414 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.289      ; 2.875      ;
; -0.389 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.294      ; 2.905      ;
; -0.373 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.688      ; 2.835      ;
; -0.368 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.698      ; 2.850      ;
; -0.329 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.290      ; 2.961      ;
; -0.310 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.656      ; 2.866      ;
; -0.296 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.651      ; 2.875      ;
; -0.271 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.656      ; 2.905      ;
; -0.211 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.652      ; 2.961      ;
; -0.078 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[0]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 1.781      ; 1.455      ;
; 0.000  ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.326      ; 3.326      ;
; 0.118  ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.688      ; 3.326      ;
; 0.206  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.210      ; 5.648      ;
; 0.258  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.237      ; 5.727      ;
; 0.399  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.235      ; 5.866      ;
; 0.414  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.078      ; 5.724      ;
; 0.422  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.065      ; 5.719      ;
; 0.502  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.035      ; 5.769      ;
; 0.503  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.078      ; 5.813      ;
; 0.505  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.078      ; 5.815      ;
; 0.508  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.067      ; 5.807      ;
; 0.519  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.031      ; 5.782      ;
; 0.553  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.067      ; 5.852      ;
; 0.568  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.077      ; 5.877      ;
; 0.612  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.030      ; 5.874      ;
; 0.657  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 5.035      ; 5.924      ;
; 0.707  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.210      ; 5.669      ;
; 0.760  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.237      ; 5.749      ;
; 0.879  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.235      ; 5.866      ;
; 0.939  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.065      ; 5.756      ;
; 0.944  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.078      ; 5.774      ;
; 0.998  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.067      ; 5.817      ;
; 1.019  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.078      ; 5.849      ;
; 1.025  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.078      ; 5.855      ;
; 1.028  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.035      ; 5.815      ;
; 1.041  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.067      ; 5.860      ;
; 1.050  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.031      ; 5.833      ;
; 1.098  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.077      ; 5.927      ;
; 1.132  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.030      ; 5.914      ;
; 1.238  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 5.035      ; 6.025      ;
; 1.845  ; ControladorPrincipal:inst|x[12]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.064      ; 1.909      ;
; 1.849  ; ControladorPrincipal:inst|x[12]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.540      ; 1.909      ;
; 1.884  ; ControladorPrincipal:inst|x[14]                      ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.057      ; 1.941      ;
; 1.888  ; ControladorPrincipal:inst|x[14]                      ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.533      ; 1.941      ;
; 2.027  ; ControladorPrincipal:inst|x[10]                      ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.065      ; 2.092      ;
; 2.031  ; ControladorPrincipal:inst|x[10]                      ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.541      ; 2.092      ;
; 2.043  ; ControladorPrincipal:inst|x[11]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.236      ; 2.279      ;
; 2.047  ; ControladorPrincipal:inst|x[11]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.712      ; 2.279      ;
; 2.054  ; ControladorPrincipal:inst|x[13]                      ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.057      ; 2.111      ;
; 2.057  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.058      ; 2.115      ;
; 2.057  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.190      ; 2.247      ;
; 2.058  ; ControladorPrincipal:inst|x[13]                      ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.533      ; 2.111      ;
; 2.061  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.666      ; 2.247      ;
; 2.061  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.534      ; 2.115      ;
; 2.078  ; ControladorPrincipal:inst|x[10]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.038      ; 2.116      ;
; 2.082  ; ControladorPrincipal:inst|x[10]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.514      ; 2.116      ;
; 2.114  ; ControladorPrincipal:inst|x[6]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.065      ; 2.179      ;
; 2.118  ; ControladorPrincipal:inst|x[6]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.541      ; 2.179      ;
; 2.121  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.191      ; 2.312      ;
; 2.125  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.667      ; 2.312      ;
; 2.173  ; ControladorPrincipal:inst|x[9]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.237      ; 2.410      ;
; 2.177  ; ControladorPrincipal:inst|x[9]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.713      ; 2.410      ;
; 2.213  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.058      ; 2.271      ;
; 2.217  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.534      ; 2.271      ;
; 2.246  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.217      ; 2.463      ;
; 2.250  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.693      ; 2.463      ;
; 2.266  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.191      ; 2.457      ;
; 2.270  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.667      ; 2.457      ;
; 2.282  ; ControladorPrincipal:inst|x[5]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.190      ; 2.472      ;
; 2.286  ; ControladorPrincipal:inst|x[5]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.666      ; 2.472      ;
; 2.292  ; ControladorPrincipal:inst|x[11]                      ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.057      ; 2.349      ;
; 2.296  ; ControladorPrincipal:inst|x[6]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.040      ; 2.336      ;
; 2.296  ; ControladorPrincipal:inst|x[11]                      ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.533      ; 2.349      ;
; 2.300  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.059      ; 2.359      ;
; 2.300  ; ControladorPrincipal:inst|x[6]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.516      ; 2.336      ;
; 2.302  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.216      ; 2.518      ;
; 2.304  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.535      ; 2.359      ;
; 2.306  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.692      ; 2.518      ;
; 2.310  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.218      ; 2.528      ;
; 2.314  ; ControladorPrincipal:inst|x[5]                       ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.058      ; 2.372      ;
; 2.314  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.694      ; 2.528      ;
; 2.318  ; ControladorPrincipal:inst|x[5]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.215      ; 2.533      ;
+--------+------------------------------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                          ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                         ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.202 ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.360      ; 0.676      ;
; -0.155 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.360      ; 0.723      ;
; -0.155 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 0.719      ;
; -0.144 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.360      ; 0.734      ;
; 0.178  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.360      ; 1.056      ;
; 0.291  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.360      ; 0.669      ;
; 0.392  ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.356      ; 0.766      ;
; 0.395  ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.360      ; 0.773      ;
; 0.402  ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.411  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.360      ; 0.789      ;
; 0.441  ; interfacevga:inst9|l[9]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.708      ;
; 0.649  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[1]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.915      ;
; 0.656  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.657  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.658  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; interfacevga:inst9|l[8]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.659  ; interfacevga:inst9|l[7]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.659  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.661  ; interfacevga:inst9|l[6]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.666  ; interfacevga:inst9|contclk[9]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.932      ;
; 0.667  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.933      ;
; 0.667  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.933      ;
; 0.670  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.936      ;
; 0.674  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[2]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.940      ;
; 0.676  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[0]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.943      ;
; 0.678  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[0]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.944      ;
; 0.679  ; interfacevga:inst9|contclk[7]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.945      ;
; 0.699  ; interfacevga:inst9|contclk[8]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.965      ;
; 0.761  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.360      ; 1.139      ;
; 0.818  ; interfacevga:inst9|l[4]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.085      ;
; 0.967  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[2]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.233      ;
; 0.974  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.975  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.976  ; interfacevga:inst9|l[7]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.243      ;
; 0.976  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.243      ;
; 0.982  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[1]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.248      ;
; 0.984  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.250      ;
; 0.984  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.250      ;
; 0.984  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.251      ;
; 0.984  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.251      ;
; 0.985  ; interfacevga:inst9|l[8]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.252      ;
; 0.987  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[2]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.253      ;
; 0.988  ; interfacevga:inst9|l[6]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.989  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.256      ;
; 0.989  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.256      ;
; 0.993  ; interfacevga:inst9|l[6]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.260      ;
; 0.997  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.263      ;
; 0.997  ; interfacevga:inst9|contclk[7]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.263      ;
; 1.001  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.267      ;
; 1.002  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.268      ;
; 1.006  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.272      ;
; 1.026  ; interfacevga:inst9|contclk[8]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.292      ;
; 1.088  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.354      ;
; 1.093  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.359      ;
; 1.095  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.362      ;
; 1.096  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.363      ;
; 1.097  ; interfacevga:inst9|l[7]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.364      ;
; 1.097  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.364      ;
; 1.100  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.367      ;
; 1.101  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.368      ;
; 1.102  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.369      ;
; 1.105  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.371      ;
; 1.105  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.371      ;
; 1.108  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.374      ;
; 1.110  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.376      ;
; 1.110  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.376      ;
; 1.110  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.377      ;
; 1.110  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.377      ;
; 1.113  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.379      ;
; 1.114  ; interfacevga:inst9|l[6]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.381      ;
; 1.115  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.382      ;
; 1.115  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.382      ;
; 1.118  ; interfacevga:inst9|contclk[7]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.384      ;
; 1.123  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.389      ;
; 1.127  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.393      ;
; 1.128  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.394      ;
; 1.132  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.398      ;
; 1.145  ; interfacevga:inst9|l[4]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.412      ;
; 1.147  ; interfacevga:inst9|contclk[6]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.413      ;
; 1.150  ; interfacevga:inst9|l[4]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.417      ;
; 1.214  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.480      ;
; 1.219  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.485      ;
; 1.221  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.488      ;
; 1.222  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.489      ;
; 1.223  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.490      ;
; 1.226  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.493      ;
; 1.227  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.494      ;
; 1.231  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.497      ;
; 1.231  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.497      ;
; 1.234  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.500      ;
; 1.236  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.502      ;
; 1.236  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.503      ;
; 1.236  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.503      ;
; 1.239  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.505      ;
; 1.241  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.508      ;
; 1.241  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.508      ;
; 1.249  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.515      ;
; 1.253  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.519      ;
; 1.258  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.524      ;
; 1.271  ; interfacevga:inst9|l[4]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.538      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ControladorPrincipal:inst|estado_atual.acessar_mem'                                                                                                                                                                       ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                ; Launch Clock                                         ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.023 ; ControladorPrincipal:inst|estado_atual.espera_1 ; ControladorPrincipal:inst|clock_memory ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; 1.128      ; 0.675      ;
; 0.305  ; ControladorPrincipal:inst|x[0]                  ; ControladorPrincipal:inst|address[0]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; 2.791      ; 3.116      ;
; 0.505  ; ControladorPrincipal:inst|x[0]                  ; ControladorPrincipal:inst|address[0]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; 3.091      ; 3.116      ;
; 0.690  ; ControladorPrincipal:inst|x[9]                  ; ControladorPrincipal:inst|address[9]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.350     ; 0.360      ;
; 0.705  ; ControladorPrincipal:inst|x[11]                 ; ControladorPrincipal:inst|address[11]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.354     ; 0.371      ;
; 0.706  ; ControladorPrincipal:inst|x[2]                  ; ControladorPrincipal:inst|address[2]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.364     ; 0.362      ;
; 0.713  ; ControladorPrincipal:inst|x[4]                  ; ControladorPrincipal:inst|address[4]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.373     ; 0.360      ;
; 0.715  ; ControladorPrincipal:inst|x[3]                  ; ControladorPrincipal:inst|address[3]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.362     ; 0.373      ;
; 0.715  ; ControladorPrincipal:inst|x[1]                  ; ControladorPrincipal:inst|address[1]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.362     ; 0.373      ;
; 0.726  ; ControladorPrincipal:inst|x[8]                  ; ControladorPrincipal:inst|address[8]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.374     ; 0.372      ;
; 0.727  ; ControladorPrincipal:inst|x[7]                  ; ControladorPrincipal:inst|address[7]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.374     ; 0.373      ;
; 0.730  ; ControladorPrincipal:inst|x[5]                  ; ControladorPrincipal:inst|address[5]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.375     ; 0.375      ;
; 0.875  ; ControladorPrincipal:inst|x[12]                 ; ControladorPrincipal:inst|address[12]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.523     ; 0.372      ;
; 0.877  ; ControladorPrincipal:inst|x[10]                 ; ControladorPrincipal:inst|address[10]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.525     ; 0.372      ;
; 0.878  ; ControladorPrincipal:inst|x[6]                  ; ControladorPrincipal:inst|address[6]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.525     ; 0.373      ;
; 0.890  ; ControladorPrincipal:inst|x[9]                  ; ControladorPrincipal:inst|address[9]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.050     ; 0.360      ;
; 0.905  ; ControladorPrincipal:inst|x[11]                 ; ControladorPrincipal:inst|address[11]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.054     ; 0.371      ;
; 0.906  ; ControladorPrincipal:inst|x[2]                  ; ControladorPrincipal:inst|address[2]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.064     ; 0.362      ;
; 0.913  ; ControladorPrincipal:inst|x[4]                  ; ControladorPrincipal:inst|address[4]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.073     ; 0.360      ;
; 0.915  ; ControladorPrincipal:inst|x[3]                  ; ControladorPrincipal:inst|address[3]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.062     ; 0.373      ;
; 0.915  ; ControladorPrincipal:inst|x[1]                  ; ControladorPrincipal:inst|address[1]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.062     ; 0.373      ;
; 0.926  ; ControladorPrincipal:inst|x[8]                  ; ControladorPrincipal:inst|address[8]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.074     ; 0.372      ;
; 0.927  ; ControladorPrincipal:inst|x[7]                  ; ControladorPrincipal:inst|address[7]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.074     ; 0.373      ;
; 0.930  ; ControladorPrincipal:inst|x[5]                  ; ControladorPrincipal:inst|address[5]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.075     ; 0.375      ;
; 1.075  ; ControladorPrincipal:inst|x[12]                 ; ControladorPrincipal:inst|address[12]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.223     ; 0.372      ;
; 1.077  ; ControladorPrincipal:inst|x[10]                 ; ControladorPrincipal:inst|address[10]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.225     ; 0.372      ;
; 1.078  ; ControladorPrincipal:inst|x[6]                  ; ControladorPrincipal:inst|address[6]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.225     ; 0.373      ;
; 1.089  ; ControladorPrincipal:inst|x[14]                 ; ControladorPrincipal:inst|address[14]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.526     ; 0.583      ;
; 1.089  ; ControladorPrincipal:inst|x[13]                 ; ControladorPrincipal:inst|address[13]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.526     ; 0.583      ;
; 1.289  ; ControladorPrincipal:inst|x[14]                 ; ControladorPrincipal:inst|address[14]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.226     ; 0.583      ;
; 1.289  ; ControladorPrincipal:inst|x[13]                 ; ControladorPrincipal:inst|address[13]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.226     ; 0.583      ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ControladorPrincipal:inst|estado_atual.paridade'                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                          ; Launch Clock                           ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.523 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[36] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.565      ; 1.608      ;
; 0.603 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.570      ; 1.693      ;
; 0.624 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[45] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.705      ; 1.849      ;
; 0.641 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.566      ; 1.727      ;
; 0.646 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[17] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.566      ; 1.732      ;
; 0.733 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[4]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.568      ; 1.821      ;
; 0.782 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.554      ; 1.856      ;
; 0.796 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.567      ; 1.883      ;
; 0.804 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[63] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.570      ; 1.894      ;
; 0.810 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[7]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.570      ; 1.900      ;
; 0.872 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[35] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.564      ; 1.956      ;
; 0.873 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.565      ; 1.958      ;
; 0.875 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[36] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.294      ; 1.689      ;
; 0.875 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[43] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.556      ; 1.951      ;
; 0.889 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[42] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.699      ; 2.108      ;
; 0.908 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[24] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.572      ; 2.000      ;
; 0.910 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[8]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.570      ; 2.000      ;
; 0.980 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.558      ; 2.058      ;
; 1.025 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[50] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.723      ; 2.268      ;
; 1.053 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[12] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.572      ; 2.145      ;
; 1.056 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[27] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.714      ; 2.290      ;
; 1.058 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[12] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.317      ; 1.895      ;
; 1.060 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[10] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.735      ; 2.315      ;
; 1.072 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[62] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.674      ; 2.266      ;
; 1.073 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.568      ; 2.161      ;
; 1.075 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[61] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.735      ; 2.330      ;
; 1.080 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[49] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.578      ; 2.178      ;
; 1.086 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[55] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.563      ; 2.169      ;
; 1.089 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[4]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.575      ; 2.184      ;
; 1.090 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[59] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.713      ; 2.323      ;
; 1.095 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.109      ; 1.724      ;
; 1.101 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[17] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.108      ; 1.729      ;
; 1.101 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[63] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.299      ; 1.920      ;
; 1.101 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[25] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.568      ; 2.189      ;
; 1.101 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[9]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.567      ; 2.188      ;
; 1.104 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[40] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.566      ; 2.190      ;
; 1.107 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[7]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.577      ; 2.204      ;
; 1.109 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[59] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.706      ; 2.335      ;
; 1.118 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.136      ; 1.774      ;
; 1.121 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[35] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.557      ; 2.198      ;
; 1.142 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[27] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.707      ; 2.369      ;
; 1.146 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.297      ; 1.963      ;
; 1.147 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[14] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.551      ; 2.218      ;
; 1.156 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[32] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.560      ; 2.236      ;
; 1.167 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[4]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.134      ; 1.821      ;
; 1.179 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.559      ; 2.258      ;
; 1.184 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[17] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.559      ; 2.263      ;
; 1.192 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[37] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.699      ; 2.411      ;
; 1.199 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[53] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.580      ; 2.299      ;
; 1.217 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[36] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.558      ; 2.295      ;
; 1.219 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.116      ; 1.855      ;
; 1.219 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[23] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.576      ; 2.315      ;
; 1.221 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[35] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.297      ; 2.038      ;
; 1.243 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[58] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.573      ; 2.336      ;
; 1.245 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[7]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.133      ; 1.898      ;
; 1.253 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[48] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.543      ; 2.316      ;
; 1.254 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[50] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.284      ; 2.058      ;
; 1.262 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[56] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.300      ; 2.082      ;
; 1.267 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[58] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.278      ; 2.065      ;
; 1.268 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[54] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.696      ; 2.484      ;
; 1.273 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[10] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.295      ; 2.088      ;
; 1.277 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[25] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.575      ; 2.372      ;
; 1.278 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[44] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.548      ; 2.346      ;
; 1.283 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[46] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.563      ; 2.366      ;
; 1.288 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[52] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.555      ; 2.363      ;
; 1.288 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[26] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.572      ; 2.380      ;
; 1.300 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[22] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.399      ; 2.219      ;
; 1.301 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[56] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.553      ; 2.374      ;
; 1.308 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[26] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.279      ; 2.107      ;
; 1.312 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[11] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.564      ; 2.396      ;
; 1.314 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[43] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.117      ; 1.951      ;
; 1.318 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[13] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.582      ; 2.420      ;
; 1.324 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.746      ; 2.590      ;
; 1.324 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[37] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.706      ; 2.550      ;
; 1.328 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[15] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.569      ; 2.417      ;
; 1.356 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.739      ; 2.615      ;
; 1.378 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[16] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.554      ; 2.452      ;
; 1.382 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[24] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.096      ; 1.998      ;
; 1.391 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[11] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.557      ; 2.468      ;
; 1.396 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[54] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.689      ; 2.605      ;
; 1.402 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[15] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.124      ; 2.046      ;
; 1.403 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[22] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.566      ; 2.489      ;
; 1.405 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.577      ; 2.502      ;
; 1.411 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[19] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.564      ; 2.495      ;
; 1.420 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[45] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.117      ; 2.057      ;
; 1.422 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[38] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.572      ; 2.514      ;
; 1.427 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.565      ; 2.512      ;
; 1.430 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.316      ; 2.266      ;
; 1.434 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[1]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.584      ; 2.538      ;
; 1.449 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[55] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.286      ; 2.255      ;
; 1.450 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[23] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.304      ; 2.274      ;
; 1.451 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.570      ; 2.541      ;
; 1.452 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[38] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.565      ; 2.537      ;
; 1.455 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[53] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.282      ; 2.257      ;
; 1.462 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[51] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.562      ; 2.544      ;
; 1.463 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[24] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.579      ; 2.562      ;
; 1.464 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[39] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.575      ; 2.559      ;
; 1.465 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[41] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.577      ; 2.562      ;
; 1.466 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[5]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.588      ; 2.574      ;
; 1.469 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[42] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.116      ; 2.105      ;
+-------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ControladorPrincipal:inst|clock_memory'                                                                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                     ; Launch Clock                                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.587 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.437      ; 0.766      ;
; 0.601 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|address_reg_a[0] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0]              ; ControladorPrincipal:inst|clock_memory             ; ControladorPrincipal:inst|clock_memory ; 0.000        ; 0.080      ; 0.867      ;
; 0.621 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.439      ; 0.802      ;
; 0.632 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.414      ; 0.788      ;
; 0.637 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.413      ; 0.792      ;
; 0.646 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.418      ; 0.806      ;
; 0.660 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.414      ; 0.816      ;
; 0.676 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.415      ; 0.833      ;
; 0.860 ; ControladorPrincipal:inst|address[14]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|address_reg_a[1]                  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.693      ; 1.259      ;
; 0.890 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.416      ; 1.048      ;
; 0.896 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.437      ; 1.075      ;
; 0.899 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.436      ; 1.077      ;
; 0.917 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.434      ; 1.093      ;
; 0.924 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.441      ; 1.107      ;
; 0.931 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.417      ; 1.090      ;
; 0.932 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.418      ; 1.092      ;
; 0.936 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.420      ; 1.098      ;
; 0.937 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.442      ; 1.121      ;
; 0.940 ; ControladorPrincipal:inst|address[6]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.420      ; 1.102      ;
; 0.943 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.443      ; 1.128      ;
; 0.943 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.443      ; 1.128      ;
; 0.944 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.438      ; 1.124      ;
; 0.945 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.418      ; 1.105      ;
; 0.951 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.418      ; 1.111      ;
; 0.954 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.439      ; 1.135      ;
; 0.956 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.439      ; 1.137      ;
; 0.958 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.428      ; 1.128      ;
; 0.960 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.417      ; 1.119      ;
; 0.962 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.417      ; 1.121      ;
; 0.962 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.440      ; 1.144      ;
; 0.963 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.440      ; 1.145      ;
; 0.964 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.417      ; 1.123      ;
; 0.966 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.419      ; 1.127      ;
; 0.967 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.418      ; 1.127      ;
; 0.969 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.420      ; 1.131      ;
; 0.973 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.405      ; 1.120      ;
; 0.976 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.399      ; 1.117      ;
; 0.983 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.413      ; 1.138      ;
; 0.984 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.421      ; 1.147      ;
; 0.984 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.407      ; 1.133      ;
; 0.993 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.419      ; 1.154      ;
; 0.997 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.397      ; 1.136      ;
; 1.003 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a23~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.414      ; 1.159      ;
; 1.004 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a23~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.393      ; 1.139      ;
; 1.017 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.415      ; 1.174      ;
; 1.017 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.407      ; 1.166      ;
; 1.020 ; ControladorPrincipal:inst|address[6]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.414      ; 1.176      ;
; 1.022 ; ControladorPrincipal:inst|address[6]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.419      ; 1.183      ;
; 1.037 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.416      ; 1.195      ;
; 1.041 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|address_reg_a[1] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1]              ; ControladorPrincipal:inst|clock_memory             ; ControladorPrincipal:inst|clock_memory ; 0.000        ; -0.361     ; 0.866      ;
; 1.042 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a23~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.391      ; 1.175      ;
; 1.044 ; ControladorPrincipal:inst|address[6]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.418      ; 1.204      ;
; 1.066 ; ControladorPrincipal:inst|address[4]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a35~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.405      ; 1.213      ;
; 1.080 ; ControladorPrincipal:inst|address[5]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.413      ; 1.235      ;
; 1.090 ; ControladorPrincipal:inst|address[5]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a12~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.407      ; 1.239      ;
; 1.104 ; ControladorPrincipal:inst|address[8]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a61~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.398      ; 1.244      ;
; 1.139 ; ControladorPrincipal:inst|address[5]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a46~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.408      ; 1.289      ;
; 1.162 ; ControladorPrincipal:inst|address[8]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.418      ; 1.322      ;
; 1.189 ; ControladorPrincipal:inst|address[4]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a63~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.400      ; 1.331      ;
; 1.192 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.398      ; 1.332      ;
; 1.212 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.406      ; 1.360      ;
; 1.215 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.412      ; 1.369      ;
; 1.216 ; ControladorPrincipal:inst|address[8]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.407      ; 1.365      ;
; 1.217 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.412      ; 1.371      ;
; 1.227 ; ControladorPrincipal:inst|address[5]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.417      ; 1.386      ;
; 1.231 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.432      ; 1.405      ;
; 1.231 ; ControladorPrincipal:inst|address[4]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a5~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.396      ; 1.369      ;
; 1.235 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.411      ; 1.388      ;
; 1.237 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a63~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.422      ; 1.401      ;
; 1.242 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.433      ; 1.417      ;
; 1.245 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.398      ; 1.385      ;
; 1.245 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.406      ; 1.393      ;
; 1.248 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.458      ; 1.448      ;
; 1.251 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.443      ; 1.436      ;
; 1.251 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.434      ; 1.427      ;
; 1.253 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.434      ; 1.429      ;
; 1.253 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.418      ; 1.413      ;
; 1.257 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.399      ; 1.398      ;
; 1.260 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.418      ; 1.420      ;
; 1.260 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a23~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.392      ; 1.394      ;
; 1.266 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.422      ; 1.430      ;
; 1.271 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.455      ; 1.468      ;
; 1.273 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a72~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.427      ; 1.442      ;
; 1.275 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a5~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.418      ; 1.435      ;
; 1.276 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.417      ; 1.435      ;
; 1.285 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.457      ; 1.484      ;
; 1.287 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.441      ; 1.470      ;
; 1.290 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.422      ; 1.454      ;
; 1.292 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a22~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.413      ; 1.447      ;
; 1.292 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a42~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.432      ; 1.466      ;
; 1.294 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.431      ; 1.467      ;
; 1.296 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.441      ; 1.479      ;
; 1.297 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a5~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.421      ; 1.460      ;
; 1.298 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.440      ; 1.480      ;
; 1.300 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a62~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.413      ; 1.455      ;
; 1.304 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.437      ; 1.483      ;
; 1.304 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.432      ; 1.478      ;
; 1.305 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.454      ; 1.501      ;
; 1.306 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.419      ; 1.467      ;
; 1.312 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a63~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.399      ; 1.453      ;
+-------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ControladorPrincipal:inst|clock_memory'                                                                                                                                     ;
+--------+--------------+----------------+------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                                  ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a0                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a1                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a10                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a100                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a101                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a102                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a103                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a104                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a105                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a106                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a107                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a108                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a109                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a11                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a111                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a112                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a113                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a114                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a115                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a116                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a117                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a118                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a119                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a12                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a120                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a121                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a121~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a122                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a122~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a123                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a123~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a124                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a124~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a125                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a125~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a126                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a126~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a127                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a127~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a128                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a128~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a129                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a129~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a13                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a130                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a130~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a131                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a131~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a132                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a132~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a133                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a133~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a134                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a134~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a135                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a135~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a136                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a136~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a137                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a137~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a138                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a138~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a139                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a139~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a14                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a140                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a140~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a141                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a141~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a142                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a142~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a143                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a143~porta_address_reg0 ;
+--------+--------------+----------------+------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.acessar_mem'                                                                             ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------+
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[0]|datac                          ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[10]|datac                         ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[1]|datac                          ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[3]|datac                          ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[2]|datac                          ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[4]|datac                          ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[6]|datac                          ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[8]|datac                          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[5]|datac                          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[7]|datac                          ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[10]          ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[1]           ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[3]           ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[2]           ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[4]           ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[6]           ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[8]           ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[12]|datac                         ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[9]|datac                          ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[5]           ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[7]           ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[11]|datac                         ;
; 0.380 ; 0.380        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[0]           ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem~clkctrl|inclk[0] ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem~clkctrl|outclk   ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[12]          ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[9]           ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[11]          ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[13]|datad                         ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[14]|datad                         ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[13]          ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[14]          ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|clock_memory|datac                        ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|WideOr1~0|datad                           ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|clock_memory         ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem|q                ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|WideOr1~0|combout                         ;
; 0.569 ; 0.569        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|clock_memory         ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|WideOr1~0|datad                           ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|clock_memory|datac                        ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[13]          ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[14]          ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[13]|datad                         ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[14]|datad                         ;
; 0.613 ; 0.613        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[11]          ;
; 0.613 ; 0.613        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[12]          ;
; 0.613 ; 0.613        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[9]           ;
; 0.615 ; 0.615        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[0]           ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem~clkctrl|inclk[0] ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem~clkctrl|outclk   ;
; 0.616 ; 0.616        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[8]           ;
; 0.617 ; 0.617        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[10]          ;
; 0.617 ; 0.617        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[2]           ;
; 0.617 ; 0.617        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[4]           ;
; 0.617 ; 0.617        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[5]           ;
; 0.617 ; 0.617        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[6]           ;
; 0.617 ; 0.617        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[7]           ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[11]|datac                         ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[12]|datac                         ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[9]|datac                          ;
; 0.618 ; 0.618        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[1]           ;
; 0.618 ; 0.618        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[3]           ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[8]|datac                          ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[10]|datac                         ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[2]|datac                          ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[4]|datac                          ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[5]|datac                          ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[6]|datac                          ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[7]|datac                          ;
; 0.622 ; 0.622        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[0]|datac                          ;
; 0.622 ; 0.622        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[1]|datac                          ;
; 0.622 ; 0.622        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[3]|datac                          ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.implementar_x'                                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------+
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0clkctrl|inclk[0]    ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0clkctrl|outclk      ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[4]|datad                   ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[5]|datad                   ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[7]|datad                   ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[8]|datad                   ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[3]|datad                   ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[1]|datad                   ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[2]|datad                   ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[11]|datad                  ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[10]|datac                  ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[12]|datac                  ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[13]|datad                  ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[14]|datad                  ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[6]|datac                   ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[9]|datad                   ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[10]   ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[12]   ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[6]    ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[0]|datac                   ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0|datab              ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[0]    ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0|combout            ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[4]    ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[5]    ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[7]    ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[8]    ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[3]    ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[1]    ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[2]    ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[11]   ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[13]   ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[14]   ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[9]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|estado_atual.implementar_x|q ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|estado_atual.implementar_x|q ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[14]   ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[9]    ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[11]   ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[13]   ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[1]    ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[2]    ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[3]    ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[4]    ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[7]    ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[5]    ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[8]    ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0|combout            ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[0]    ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[0]|datac                   ;
; 0.581 ; 0.581        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[10]   ;
; 0.581 ; 0.581        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[12]   ;
; 0.581 ; 0.581        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[6]    ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0|datab              ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[10]|datac                  ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[12]|datac                  ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[14]|datad                  ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[6]|datac                   ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[9]|datad                   ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[11]|datad                  ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[13]|datad                  ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[1]|datad                   ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[2]|datad                   ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[3]|datad                   ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[4]|datad                   ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[7]|datad                   ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[5]|datad                   ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[8]|datad                   ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0clkctrl|inclk[0]    ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0clkctrl|outclk      ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.inicio'                                                                        ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------+
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[13]           ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[14]           ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[9]            ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[11]           ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[1]            ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[2]            ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[3]            ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[4]            ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[5]            ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[7]            ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[8]            ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0|combout                    ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[0]            ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[0]|datac                           ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|WideOr0~0|datad                      ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[10]           ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[12]           ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[6]            ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[10]|datac                          ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[12]|datac                          ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[13]|datad                          ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[14]|datad                          ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[6]|datac                           ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[9]|datad                           ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[11]|datad                          ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[1]|datad                           ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[2]|datad                           ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[3]|datad                           ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[4]|datad                           ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[5]|datad                           ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[7]|datad                           ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[8]|datad                           ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0clkctrl|inclk[0]            ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0clkctrl|outclk              ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[1]      ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[1]|dataa                     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio~clkctrl|inclk[0] ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio~clkctrl|outclk   ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[3]|datac                     ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[4]|datac                     ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[6]|datac                     ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[0]|datac                     ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[3]      ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[4]      ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[6]      ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[0]      ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[2]|datad                     ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[5]|datac                     ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[7]|datad                     ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[5]      ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[2]      ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[7]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio|q                ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[2]      ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[7]      ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[5]      ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[2]|datad                     ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[7]|datad                     ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[0]      ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[5]|datac                     ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[1]      ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[3]      ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[4]      ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[6]      ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[0]|datac                     ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[3]|datac                     ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[4]|datac                     ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[6]|datac                     ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio~clkctrl|inclk[0] ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio~clkctrl|outclk   ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[1]|dataa                     ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0clkctrl|inclk[0]            ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0clkctrl|outclk              ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[5]|datad                           ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[8]|datad                           ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[4]|datad                           ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[7]|datad                           ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[1]|datad                           ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[2]|datad                           ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[3]|datad                           ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[11]|datad                          ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[13]|datad                          ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[10]|datac                          ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[12]|datac                          ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[14]|datad                          ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[6]|datac                           ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[9]|datad                           ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[10]           ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[12]           ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[6]            ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|WideOr0~0|datad                      ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[0]|datac                           ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[0]            ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0|combout                    ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[5]            ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[8]            ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[4]            ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[7]            ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[1]            ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.paridade'                                                                               ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------------------------------------------+
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; inst|Selector5~11|combout                        ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|Selector5~12|datab                          ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[23]|datac                ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[31]|datac                ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[63]|datac                ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[22]|datab                ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[29]|datac                ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[63] ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|Selector5~12|combout                        ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[26]|datac                ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[50]|datac                ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[53]|datac                ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[55]|datac                ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[58]|datac                ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[54] ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[8]  ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[3]|datac                 ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[14] ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[16] ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[21] ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[22] ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[24] ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[32] ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[48] ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[52] ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[62] ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|Selector5~11|datad                          ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|Selector5~12clkctrl|inclk[0]                ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|Selector5~12clkctrl|outclk                  ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[10]|datac                ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[18]|datac                ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[2]|datac                 ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[34]|datac                ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[35]|datac                ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[13] ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[29] ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[5]  ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[23] ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[29] ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[43] ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[36]|datac                ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[21] ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[17] ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[26] ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[50] ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[58] ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[59] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[53] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[58] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[11] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[19] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[25] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[27] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[37] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[38] ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[3]  ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[40] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[42] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[51] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[61] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[9]  ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[12]|datac                ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[28]|datac                ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[26] ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[10] ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[13] ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[18] ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[2]  ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[45] ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[46] ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[5]  ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[60] ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[0]|datad                 ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[18] ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[34] ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[15] ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[30] ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[47] ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[49] ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[53] ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[55] ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; inst|oitoPixels_8bits_1[37]|datac                ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; inst|oitoPixels_8bits_1[42]|datac                ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; inst|oitoPixels_8bits_1[45]|datac                ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[1]|datad                 ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[39]|datad                ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[47]|datad                ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[49]|datad                ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[4]|datad                 ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[7]|datad                 ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[17] ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[1]  ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[20] ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[33] ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[35] ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_1[49] ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inclk0'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.894  ; 9.894        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|o                                              ;
; 9.912  ; 9.912        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|i                                              ;
; 10.087 ; 10.087       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.106 ; 10.106       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|o                                              ;
; 10.107 ; 10.107       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.107 ; 10.107       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; inclk0 ; Rise       ; inclk0                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.acessar_mem                      ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_1                         ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_2                         ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_4                         ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.implementar_x                    ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.inicio                           ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.paridade                         ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[0]                                                 ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[1]                                                 ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[2]                                                 ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[3]                                                 ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[4]                                                 ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[5]                                                 ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[6]                                                 ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[7]                                                 ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[8]                                                 ;
; 19.710 ; 19.930       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[9]                                                 ;
; 19.711 ; 19.931       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_3                         ;
; 19.711 ; 19.931       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_5                         ;
; 19.711 ; 19.931       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[0]                                           ;
; 19.711 ; 19.931       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[1]                                           ;
; 19.711 ; 19.931       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[2]                                           ;
; 19.711 ; 19.931       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[3]                                           ;
; 19.711 ; 19.931       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[4]                                           ;
; 19.711 ; 19.931       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[5]                                           ;
; 19.711 ; 19.931       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[6]                                           ;
; 19.711 ; 19.931       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[7]                                           ;
; 19.711 ; 19.931       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[8]                                           ;
; 19.711 ; 19.931       ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[9]                                           ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.acessar_mem                      ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_1                         ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_2                         ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_3                         ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_5                         ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.implementar_x                    ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.inicio                           ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[0]                                           ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[1]                                           ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[2]                                           ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[3]                                           ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[4]                                           ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[5]                                           ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[6]                                           ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[7]                                           ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[8]                                           ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[9]                                           ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[0]                                                 ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[1]                                                 ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[2]                                                 ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[3]                                                 ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[4]                                                 ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[5]                                                 ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[6]                                                 ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[7]                                                 ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[8]                                                 ;
; 19.881 ; 20.069       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[9]                                                 ;
; 19.882 ; 20.070       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_4                         ;
; 19.882 ; 20.070       ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.paridade                         ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[0]|clk                                                          ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[1]|clk                                                          ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[2]|clk                                                          ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[3]|clk                                                          ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[4]|clk                                                          ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[5]|clk                                                          ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[6]|clk                                                          ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[7]|clk                                                          ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[8]|clk                                                          ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[9]|clk                                                          ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_2|clk                                          ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_4|clk                                          ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.paridade|clk                                          ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[0]|clk                                                    ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[1]|clk                                                    ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[2]|clk                                                    ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[3]|clk                                                    ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[4]|clk                                                    ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[5]|clk                                                    ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[6]|clk                                                    ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[7]|clk                                                    ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[8]|clk                                                    ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[9]|clk                                                    ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.acessar_mem|clk                                       ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_1|clk                                          ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_3|clk                                          ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_5|clk                                          ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.implementar_x|clk                                     ;
; 19.966 ; 19.966       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.inicio|clk                                            ;
; 19.968 ; 19.968       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.968 ; 19.968       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 20.031 ; 20.031       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 20.031 ; 20.031       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 20.033 ; 20.033       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[0]|clk                                                    ;
; 20.033 ; 20.033       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[1]|clk                                                    ;
; 20.033 ; 20.033       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[2]|clk                                                    ;
; 20.033 ; 20.033       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[3]|clk                                                    ;
; 20.033 ; 20.033       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[4]|clk                                                    ;
; 20.033 ; 20.033       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[5]|clk                                                    ;
; 20.033 ; 20.033       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[6]|clk                                                    ;
; 20.033 ; 20.033       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[7]|clk                                                    ;
; 20.033 ; 20.033       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[8]|clk                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; reset     ; inclk0     ; 7.780 ; 8.339 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; reset     ; inclk0     ; -5.940 ; -6.426 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+
; cor[*]    ; ControladorPrincipal:inst|estado_atual.inicio ; 16.336 ; 16.191 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[0]   ; ControladorPrincipal:inst|estado_atual.inicio ; 14.363 ; 14.207 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[1]   ; ControladorPrincipal:inst|estado_atual.inicio ; 14.554 ; 14.392 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[2]   ; ControladorPrincipal:inst|estado_atual.inicio ; 15.594 ; 15.367 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[3]   ; ControladorPrincipal:inst|estado_atual.inicio ; 14.328 ; 14.120 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[4]   ; ControladorPrincipal:inst|estado_atual.inicio ; 15.046 ; 14.960 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[5]   ; ControladorPrincipal:inst|estado_atual.inicio ; 15.401 ; 15.295 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[6]   ; ControladorPrincipal:inst|estado_atual.inicio ; 14.899 ; 14.792 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[7]   ; ControladorPrincipal:inst|estado_atual.inicio ; 15.400 ; 15.349 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[8]   ; ControladorPrincipal:inst|estado_atual.inicio ; 15.118 ; 14.860 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[9]   ; ControladorPrincipal:inst|estado_atual.inicio ; 15.356 ; 15.254 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[10]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.773 ; 15.887 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[11]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.764 ; 15.891 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[12]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.201 ; 15.125 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[13]  ; ControladorPrincipal:inst|estado_atual.inicio ; 16.336 ; 16.191 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[14]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.470 ; 15.451 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[15]  ; ControladorPrincipal:inst|estado_atual.inicio ; 16.127 ; 16.122 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[16]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.203 ; 15.000 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[17]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.801 ; 15.732 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[18]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.238 ; 15.140 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[19]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.203 ; 15.000 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[20]  ; ControladorPrincipal:inst|estado_atual.inicio ; 14.345 ; 14.125 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[21]  ; ControladorPrincipal:inst|estado_atual.inicio ; 14.762 ; 14.549 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[22]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.739 ; 15.559 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[23]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.193 ; 15.235 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
; VGA_CLK   ; inclk0                                        ; 2.980  ;        ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; blank     ; inclk0                                        ; 11.153 ; 11.290 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; cor[*]    ; inclk0                                        ; 16.465 ; 16.441 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[0]   ; inclk0                                        ; 14.230 ; 14.267 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[1]   ; inclk0                                        ; 14.421 ; 14.452 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[2]   ; inclk0                                        ; 15.412 ; 15.430 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[3]   ; inclk0                                        ; 14.195 ; 14.180 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[4]   ; inclk0                                        ; 14.847 ; 14.825 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[5]   ; inclk0                                        ; 15.385 ; 15.301 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[6]   ; inclk0                                        ; 15.226 ; 15.140 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[7]   ; inclk0                                        ; 15.755 ; 15.659 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[8]   ; inclk0                                        ; 14.936 ; 14.923 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[9]   ; inclk0                                        ; 15.069 ; 14.927 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[10]  ; inclk0                                        ; 15.897 ; 15.770 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[11]  ; inclk0                                        ; 15.888 ; 15.774 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[12]  ; inclk0                                        ; 14.914 ; 14.798 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[13]  ; inclk0                                        ; 16.219 ; 16.263 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[14]  ; inclk0                                        ; 15.797 ; 15.799 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[15]  ; inclk0                                        ; 16.465 ; 16.441 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[16]  ; inclk0                                        ; 15.033 ; 15.063 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[17]  ; inclk0                                        ; 15.514 ; 15.405 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[18]  ; inclk0                                        ; 14.951 ; 14.813 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[19]  ; inclk0                                        ; 15.033 ; 15.063 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[20]  ; inclk0                                        ; 14.175 ; 14.188 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[21]  ; inclk0                                        ; 14.645 ; 14.673 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[22]  ; inclk0                                        ; 15.763 ; 15.750 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[23]  ; inclk0                                        ; 15.313 ; 15.160 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; inclk0                                        ; 8.432  ; 8.506  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; inclk0                                        ; 8.595  ; 8.492  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK   ; inclk0                                        ;        ; 2.894  ; Fall       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+
; cor[*]    ; ControladorPrincipal:inst|estado_atual.inicio ; 11.187 ; 10.964 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[0]   ; ControladorPrincipal:inst|estado_atual.inicio ; 11.664 ; 11.738 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[1]   ; ControladorPrincipal:inst|estado_atual.inicio ; 11.846 ; 11.916 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[2]   ; ControladorPrincipal:inst|estado_atual.inicio ; 12.893 ; 12.827 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[3]   ; ControladorPrincipal:inst|estado_atual.inicio ; 11.632 ; 11.656 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[4]   ; ControladorPrincipal:inst|estado_atual.inicio ; 12.011 ; 11.961 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[5]   ; ControladorPrincipal:inst|estado_atual.inicio ; 12.069 ; 11.984 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[6]   ; ControladorPrincipal:inst|estado_atual.inicio ; 11.925 ; 11.713 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[7]   ; ControladorPrincipal:inst|estado_atual.inicio ; 11.187 ; 10.964 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[8]   ; ControladorPrincipal:inst|estado_atual.inicio ; 12.497 ; 12.322 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[9]   ; ControladorPrincipal:inst|estado_atual.inicio ; 12.031 ; 11.951 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[10]  ; ControladorPrincipal:inst|estado_atual.inicio ; 12.525 ; 12.495 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[11]  ; ControladorPrincipal:inst|estado_atual.inicio ; 12.149 ; 12.204 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[12]  ; ControladorPrincipal:inst|estado_atual.inicio ; 11.866 ; 11.711 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[13]  ; ControladorPrincipal:inst|estado_atual.inicio ; 12.797 ; 12.848 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[14]  ; ControladorPrincipal:inst|estado_atual.inicio ; 11.431 ; 11.422 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[15]  ; ControladorPrincipal:inst|estado_atual.inicio ; 13.282 ; 13.126 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[16]  ; ControladorPrincipal:inst|estado_atual.inicio ; 12.736 ; 12.682 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[17]  ; ControladorPrincipal:inst|estado_atual.inicio ; 12.456 ; 12.406 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[18]  ; ControladorPrincipal:inst|estado_atual.inicio ; 11.916 ; 11.838 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[19]  ; ControladorPrincipal:inst|estado_atual.inicio ; 12.736 ; 12.682 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[20]  ; ControladorPrincipal:inst|estado_atual.inicio ; 11.912 ; 11.842 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[21]  ; ControladorPrincipal:inst|estado_atual.inicio ; 11.481 ; 11.518 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[22]  ; ControladorPrincipal:inst|estado_atual.inicio ; 11.889 ; 11.811 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[23]  ; ControladorPrincipal:inst|estado_atual.inicio ; 11.619 ; 11.548 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
; VGA_CLK   ; inclk0                                        ; 2.436  ;        ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; blank     ; inclk0                                        ; 7.137  ; 7.199  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; cor[*]    ; inclk0                                        ; 7.455  ; 7.406  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[0]   ; inclk0                                        ; 8.570  ; 8.571  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[1]   ; inclk0                                        ; 8.752  ; 8.749  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[2]   ; inclk0                                        ; 8.631  ; 8.616  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[3]   ; inclk0                                        ; 8.538  ; 8.489  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[4]   ; inclk0                                        ; 7.749  ; 7.750  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[5]   ; inclk0                                        ; 7.807  ; 7.773  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[6]   ; inclk0                                        ; 8.703  ; 8.663  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[7]   ; inclk0                                        ; 8.463  ; 8.294  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[8]   ; inclk0                                        ; 8.286  ; 8.060  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[9]   ; inclk0                                        ; 7.769  ; 7.740  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[10]  ; inclk0                                        ; 8.784  ; 8.660  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[11]  ; inclk0                                        ; 8.072  ; 7.952  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[12]  ; inclk0                                        ; 7.655  ; 7.449  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[13]  ; inclk0                                        ; 9.134  ; 9.055  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[14]  ; inclk0                                        ; 9.122  ; 8.988  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[15]  ; inclk0                                        ; 9.770  ; 9.525  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[16]  ; inclk0                                        ; 8.474  ; 8.420  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[17]  ; inclk0                                        ; 8.194  ; 8.195  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[18]  ; inclk0                                        ; 7.654  ; 7.627  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[19]  ; inclk0                                        ; 8.474  ; 8.420  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[20]  ; inclk0                                        ; 7.650  ; 7.580  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[21]  ; inclk0                                        ; 7.455  ; 7.406  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[22]  ; inclk0                                        ; 8.233  ; 8.145  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[23]  ; inclk0                                        ; 7.481  ; 7.449  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; inclk0                                        ; 6.559  ; 6.631  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; inclk0                                        ; 5.997  ; 5.938  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK   ; inclk0                                        ;        ; 2.352  ; Fall       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; amarelo    ; cor[0]      ; 16.001 ; 14.410 ; 14.842 ; 16.465 ;
; amarelo    ; cor[1]      ; 16.192 ; 14.595 ; 15.033 ; 16.650 ;
; amarelo    ; cor[2]      ; 17.183 ; 15.514 ; 15.995 ; 17.628 ;
; amarelo    ; cor[3]      ; 15.966 ; 14.323 ; 14.807 ; 16.378 ;
; amarelo    ; cor[4]      ; 16.618 ; 16.404 ; 16.957 ; 17.023 ;
; amarelo    ; cor[5]      ; 17.156 ; 16.739 ; 17.312 ; 17.499 ;
; amarelo    ; cor[6]      ; 16.945 ; 16.821 ; 17.424 ; 17.338 ;
; amarelo    ; cor[7]      ; 17.446 ; 17.395 ; 17.953 ; 17.857 ;
; amarelo    ; cor[8]      ; 16.707 ; 15.096 ; 15.593 ; 17.121 ;
; amarelo    ; cor[9]      ; 16.644 ; 16.698 ; 17.267 ; 17.064 ;
; amarelo    ; cor[10]     ; 16.420 ; 17.541 ; 18.095 ; 16.943 ;
; amarelo    ; cor[11]     ; 17.308 ; 17.545 ; 18.086 ; 17.826 ;
; amarelo    ; cor[12]     ; 16.433 ; 16.569 ; 17.112 ; 16.867 ;
; amarelo    ; cor[13]     ; 17.990 ; 17.780 ; 18.369 ; 18.461 ;
; amarelo    ; cor[14]     ; 17.516 ; 17.480 ; 17.995 ; 17.997 ;
; amarelo    ; cor[15]     ; 18.173 ; 18.168 ; 18.663 ; 18.639 ;
; amarelo    ; cor[16]     ; 16.792 ; 16.705 ; 17.231 ; 17.261 ;
; amarelo    ; cor[17]     ; 17.090 ; 17.176 ; 17.712 ; 17.542 ;
; amarelo    ; cor[18]     ; 16.527 ; 16.584 ; 17.149 ; 16.950 ;
; amarelo    ; cor[19]     ; 16.792 ; 16.705 ; 17.231 ; 17.261 ;
; amarelo    ; cor[20]     ; 15.934 ; 15.830 ; 16.373 ; 16.386 ;
; amarelo    ; cor[21]     ; 16.416 ; 14.793 ; 15.394 ; 16.871 ;
; amarelo    ; cor[22]     ; 17.534 ; 17.294 ; 17.908 ; 17.948 ;
; amarelo    ; cor[23]     ; 16.847 ; 16.922 ; 17.511 ; 17.358 ;
; azul       ; cor[0]      ; 17.287 ; 15.696 ; 16.187 ; 17.810 ;
; azul       ; cor[1]      ; 17.478 ; 15.881 ; 16.378 ; 17.995 ;
; azul       ; cor[2]      ; 18.469 ; 16.800 ; 17.340 ; 18.973 ;
; azul       ; cor[3]      ; 17.252 ; 15.609 ; 16.152 ; 17.723 ;
; azul       ; cor[4]      ; 17.904 ; 17.690 ; 18.302 ; 18.368 ;
; azul       ; cor[5]      ; 18.442 ; 18.025 ; 18.657 ; 18.844 ;
; azul       ; cor[6]      ; 18.231 ; 18.107 ; 18.769 ; 18.683 ;
; azul       ; cor[7]      ; 18.732 ; 18.681 ; 19.298 ; 19.202 ;
; azul       ; cor[8]      ; 17.993 ; 16.382 ; 16.938 ; 18.466 ;
; azul       ; cor[9]      ; 17.930 ; 17.984 ; 18.612 ; 18.409 ;
; azul       ; cor[10]     ; 17.706 ; 18.827 ; 19.440 ; 18.288 ;
; azul       ; cor[11]     ; 18.594 ; 18.831 ; 19.431 ; 19.171 ;
; azul       ; cor[12]     ; 17.719 ; 17.855 ; 18.457 ; 18.212 ;
; azul       ; cor[13]     ; 19.276 ; 19.066 ; 19.714 ; 19.806 ;
; azul       ; cor[14]     ; 18.802 ; 18.766 ; 19.340 ; 19.342 ;
; azul       ; cor[15]     ; 19.459 ; 19.454 ; 20.008 ; 19.984 ;
; azul       ; cor[16]     ; 18.078 ; 17.991 ; 18.576 ; 18.606 ;
; azul       ; cor[17]     ; 18.376 ; 18.462 ; 19.057 ; 18.887 ;
; azul       ; cor[18]     ; 17.813 ; 17.870 ; 18.494 ; 18.295 ;
; azul       ; cor[19]     ; 18.078 ; 17.991 ; 18.576 ; 18.606 ;
; azul       ; cor[20]     ; 17.220 ; 17.116 ; 17.718 ; 17.731 ;
; azul       ; cor[21]     ; 17.702 ; 16.079 ; 16.739 ; 18.216 ;
; azul       ; cor[22]     ; 18.820 ; 18.580 ; 19.253 ; 19.293 ;
; azul       ; cor[23]     ; 18.133 ; 18.208 ; 18.856 ; 18.703 ;
; verde      ; cor[0]      ; 16.425 ; 14.834 ; 15.262 ; 16.885 ;
; verde      ; cor[1]      ; 16.616 ; 15.019 ; 15.453 ; 17.070 ;
; verde      ; cor[2]      ; 17.607 ; 15.938 ; 16.415 ; 18.048 ;
; verde      ; cor[3]      ; 16.390 ; 14.747 ; 15.227 ; 16.798 ;
; verde      ; cor[4]      ; 17.042 ; 16.828 ; 17.377 ; 17.443 ;
; verde      ; cor[5]      ; 17.580 ; 17.163 ; 17.732 ; 17.919 ;
; verde      ; cor[6]      ; 17.369 ; 17.245 ; 17.844 ; 17.758 ;
; verde      ; cor[7]      ; 17.870 ; 17.819 ; 18.373 ; 18.277 ;
; verde      ; cor[8]      ; 17.131 ; 15.520 ; 16.013 ; 17.541 ;
; verde      ; cor[9]      ; 17.068 ; 17.122 ; 17.687 ; 17.484 ;
; verde      ; cor[10]     ; 16.844 ; 17.965 ; 18.515 ; 17.363 ;
; verde      ; cor[11]     ; 17.732 ; 17.969 ; 18.506 ; 18.246 ;
; verde      ; cor[12]     ; 16.857 ; 16.993 ; 17.532 ; 17.287 ;
; verde      ; cor[13]     ; 18.414 ; 18.204 ; 18.789 ; 18.881 ;
; verde      ; cor[14]     ; 17.940 ; 17.904 ; 18.415 ; 18.417 ;
; verde      ; cor[15]     ; 18.597 ; 18.592 ; 19.083 ; 19.059 ;
; verde      ; cor[16]     ; 17.216 ; 17.129 ; 17.651 ; 17.681 ;
; verde      ; cor[17]     ; 17.514 ; 17.600 ; 18.132 ; 17.962 ;
; verde      ; cor[18]     ; 16.951 ; 17.008 ; 17.569 ; 17.370 ;
; verde      ; cor[19]     ; 17.216 ; 17.129 ; 17.651 ; 17.681 ;
; verde      ; cor[20]     ; 16.358 ; 16.254 ; 16.793 ; 16.806 ;
; verde      ; cor[21]     ; 16.840 ; 15.217 ; 15.814 ; 17.291 ;
; verde      ; cor[22]     ; 17.958 ; 17.718 ; 18.328 ; 18.368 ;
; verde      ; cor[23]     ; 17.271 ; 17.346 ; 17.931 ; 17.778 ;
; vermelho   ; cor[0]      ; 16.115 ; 14.524 ; 14.837 ; 16.460 ;
; vermelho   ; cor[1]      ; 16.306 ; 14.709 ; 15.028 ; 16.645 ;
; vermelho   ; cor[2]      ; 17.297 ; 15.628 ; 15.990 ; 17.623 ;
; vermelho   ; cor[3]      ; 16.080 ; 14.437 ; 14.802 ; 16.373 ;
; vermelho   ; cor[4]      ; 16.732 ; 16.518 ; 16.952 ; 17.018 ;
; vermelho   ; cor[5]      ; 17.270 ; 16.853 ; 17.307 ; 17.494 ;
; vermelho   ; cor[6]      ; 17.059 ; 16.935 ; 17.419 ; 17.333 ;
; vermelho   ; cor[7]      ; 17.560 ; 17.509 ; 17.948 ; 17.852 ;
; vermelho   ; cor[8]      ; 16.821 ; 15.210 ; 15.588 ; 17.116 ;
; vermelho   ; cor[9]      ; 16.758 ; 16.812 ; 17.262 ; 17.059 ;
; vermelho   ; cor[10]     ; 16.534 ; 17.655 ; 18.090 ; 16.938 ;
; vermelho   ; cor[11]     ; 17.422 ; 17.659 ; 18.081 ; 17.821 ;
; vermelho   ; cor[12]     ; 16.547 ; 16.683 ; 17.107 ; 16.862 ;
; vermelho   ; cor[13]     ; 18.104 ; 17.894 ; 18.364 ; 18.456 ;
; vermelho   ; cor[14]     ; 17.630 ; 17.594 ; 17.990 ; 17.992 ;
; vermelho   ; cor[15]     ; 18.287 ; 18.282 ; 18.658 ; 18.634 ;
; vermelho   ; cor[16]     ; 16.906 ; 16.819 ; 17.226 ; 17.256 ;
; vermelho   ; cor[17]     ; 17.204 ; 17.290 ; 17.707 ; 17.537 ;
; vermelho   ; cor[18]     ; 16.641 ; 16.698 ; 17.144 ; 16.945 ;
; vermelho   ; cor[19]     ; 16.906 ; 16.819 ; 17.226 ; 17.256 ;
; vermelho   ; cor[20]     ; 16.048 ; 15.944 ; 16.368 ; 16.381 ;
; vermelho   ; cor[21]     ; 16.530 ; 14.907 ; 15.389 ; 16.866 ;
; vermelho   ; cor[22]     ; 17.648 ; 17.408 ; 17.903 ; 17.943 ;
; vermelho   ; cor[23]     ; 16.961 ; 17.036 ; 17.506 ; 17.353 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; amarelo    ; cor[0]      ; 14.437 ; 13.297 ; 13.741 ; 14.909 ;
; amarelo    ; cor[1]      ; 14.619 ; 13.475 ; 13.923 ; 15.087 ;
; amarelo    ; cor[2]      ; 13.357 ; 13.586 ; 14.051 ; 13.787 ;
; amarelo    ; cor[3]      ; 14.405 ; 13.215 ; 13.709 ; 14.827 ;
; amarelo    ; cor[4]      ; 12.475 ; 12.750 ; 13.432 ; 12.921 ;
; amarelo    ; cor[5]      ; 12.533 ; 12.961 ; 13.490 ; 12.944 ;
; amarelo    ; cor[6]      ; 13.429 ; 13.660 ; 14.121 ; 13.834 ;
; amarelo    ; cor[7]      ; 13.651 ; 13.020 ; 13.634 ; 13.977 ;
; amarelo    ; cor[8]      ; 13.474 ; 12.786 ; 13.457 ; 13.743 ;
; amarelo    ; cor[9]      ; 12.495 ; 12.928 ; 13.452 ; 12.911 ;
; amarelo    ; cor[10]     ; 13.510 ; 13.949 ; 14.470 ; 13.831 ;
; amarelo    ; cor[11]     ; 13.260 ; 12.678 ; 13.243 ; 13.635 ;
; amarelo    ; cor[12]     ; 12.843 ; 12.175 ; 12.826 ; 13.132 ;
; amarelo    ; cor[13]     ; 13.860 ; 13.858 ; 14.338 ; 14.226 ;
; amarelo    ; cor[14]     ; 13.917 ; 13.714 ; 14.293 ; 14.368 ;
; amarelo    ; cor[15]     ; 14.902 ; 14.251 ; 14.941 ; 15.160 ;
; amarelo    ; cor[16]     ; 13.200 ; 13.146 ; 13.744 ; 13.682 ;
; amarelo    ; cor[17]     ; 12.920 ; 13.383 ; 13.877 ; 13.366 ;
; amarelo    ; cor[18]     ; 12.380 ; 12.815 ; 13.337 ; 12.798 ;
; amarelo    ; cor[19]     ; 13.200 ; 13.146 ; 13.744 ; 13.682 ;
; amarelo    ; cor[20]     ; 12.376 ; 12.306 ; 12.920 ; 12.842 ;
; amarelo    ; cor[21]     ; 12.181 ; 12.132 ; 12.727 ; 12.596 ;
; amarelo    ; cor[22]     ; 12.959 ; 13.208 ; 13.774 ; 13.316 ;
; amarelo    ; cor[23]     ; 12.525 ; 12.175 ; 12.652 ; 12.985 ;
; azul       ; cor[0]      ; 14.382 ; 15.017 ; 15.481 ; 14.878 ;
; azul       ; cor[1]      ; 14.564 ; 15.195 ; 15.663 ; 15.056 ;
; azul       ; cor[2]      ; 14.692 ; 14.941 ; 15.417 ; 15.167 ;
; azul       ; cor[3]      ; 14.350 ; 14.935 ; 15.449 ; 14.796 ;
; azul       ; cor[4]      ; 14.198 ; 14.075 ; 14.535 ; 14.623 ;
; azul       ; cor[5]      ; 14.256 ; 14.098 ; 14.593 ; 14.646 ;
; azul       ; cor[6]      ; 14.762 ; 14.666 ; 15.350 ; 15.241 ;
; azul       ; cor[7]      ; 14.594 ; 14.743 ; 15.336 ; 15.051 ;
; azul       ; cor[8]      ; 14.305 ; 14.509 ; 15.159 ; 14.797 ;
; azul       ; cor[9]      ; 14.218 ; 14.065 ; 14.555 ; 14.613 ;
; azul       ; cor[10]     ; 15.230 ; 14.472 ; 15.091 ; 15.571 ;
; azul       ; cor[11]     ; 14.397 ; 14.401 ; 14.945 ; 14.738 ;
; azul       ; cor[12]     ; 13.980 ; 13.898 ; 14.528 ; 14.235 ;
; azul       ; cor[13]     ; 14.979 ; 15.224 ; 15.789 ; 15.439 ;
; azul       ; cor[14]     ; 15.250 ; 15.200 ; 15.838 ; 15.774 ;
; azul       ; cor[15]     ; 16.095 ; 15.801 ; 16.483 ; 16.311 ;
; azul       ; cor[16]     ; 14.596 ; 14.836 ; 15.260 ; 15.162 ;
; azul       ; cor[17]     ; 14.643 ; 14.520 ; 14.980 ; 15.068 ;
; azul       ; cor[18]     ; 14.103 ; 13.952 ; 14.440 ; 14.500 ;
; azul       ; cor[19]     ; 14.596 ; 14.836 ; 15.260 ; 15.162 ;
; azul       ; cor[20]     ; 13.772 ; 13.996 ; 14.436 ; 14.322 ;
; azul       ; cor[21]     ; 13.881 ; 13.750 ; 14.241 ; 14.192 ;
; azul       ; cor[22]     ; 14.530 ; 14.314 ; 14.888 ; 14.893 ;
; azul       ; cor[23]     ; 13.293 ; 13.895 ; 14.392 ; 13.756 ;
; verde      ; cor[0]      ; 14.853 ; 14.219 ; 14.644 ; 15.301 ;
; verde      ; cor[1]      ; 15.035 ; 14.397 ; 14.826 ; 15.479 ;
; verde      ; cor[2]      ; 14.282 ; 14.220 ; 14.706 ; 14.652 ;
; verde      ; cor[3]      ; 14.821 ; 14.137 ; 14.612 ; 15.219 ;
; verde      ; cor[4]      ; 13.400 ; 13.354 ; 13.824 ; 13.786 ;
; verde      ; cor[5]      ; 13.458 ; 13.377 ; 13.882 ; 13.809 ;
; verde      ; cor[6]      ; 14.354 ; 14.267 ; 14.778 ; 14.699 ;
; verde      ; cor[7]      ; 14.067 ; 13.945 ; 14.499 ; 14.369 ;
; verde      ; cor[8]      ; 13.890 ; 13.711 ; 14.322 ; 14.135 ;
; verde      ; cor[9]      ; 13.420 ; 13.344 ; 13.844 ; 13.776 ;
; verde      ; cor[10]     ; 14.432 ; 14.365 ; 14.862 ; 14.734 ;
; verde      ; cor[11]     ; 13.676 ; 13.603 ; 14.108 ; 14.027 ;
; verde      ; cor[12]     ; 13.259 ; 13.100 ; 13.691 ; 13.524 ;
; verde      ; cor[13]     ; 14.643 ; 14.534 ; 15.067 ; 14.966 ;
; verde      ; cor[14]     ; 14.726 ; 14.639 ; 15.158 ; 15.063 ;
; verde      ; cor[15]     ; 15.351 ; 15.176 ; 15.806 ; 15.600 ;
; verde      ; cor[16]     ; 14.125 ; 14.071 ; 14.549 ; 14.495 ;
; verde      ; cor[17]     ; 13.845 ; 13.799 ; 14.269 ; 14.231 ;
; verde      ; cor[18]     ; 13.305 ; 13.231 ; 13.729 ; 13.663 ;
; verde      ; cor[19]     ; 14.125 ; 14.071 ; 14.549 ; 14.495 ;
; verde      ; cor[20]     ; 13.301 ; 13.231 ; 13.725 ; 13.655 ;
; verde      ; cor[21]     ; 13.106 ; 13.029 ; 13.530 ; 13.461 ;
; verde      ; cor[22]     ; 13.742 ; 13.624 ; 14.166 ; 14.056 ;
; verde      ; cor[23]     ; 13.450 ; 13.097 ; 13.555 ; 13.850 ;
; vermelho   ; cor[0]      ; 14.533 ; 13.899 ; 14.215 ; 14.872 ;
; vermelho   ; cor[1]      ; 14.715 ; 14.077 ; 14.397 ; 15.050 ;
; vermelho   ; cor[2]      ; 13.832 ; 13.900 ; 14.277 ; 14.181 ;
; vermelho   ; cor[3]      ; 14.501 ; 13.817 ; 14.183 ; 14.790 ;
; vermelho   ; cor[4]      ; 12.950 ; 13.034 ; 13.395 ; 13.315 ;
; vermelho   ; cor[5]      ; 13.008 ; 13.057 ; 13.453 ; 13.338 ;
; vermelho   ; cor[6]      ; 13.904 ; 13.947 ; 14.349 ; 14.228 ;
; vermelho   ; cor[7]      ; 13.747 ; 13.495 ; 14.028 ; 13.940 ;
; vermelho   ; cor[8]      ; 13.570 ; 13.261 ; 13.851 ; 13.706 ;
; vermelho   ; cor[9]      ; 12.970 ; 13.024 ; 13.415 ; 13.305 ;
; vermelho   ; cor[10]     ; 14.112 ; 13.937 ; 14.318 ; 14.305 ;
; vermelho   ; cor[11]     ; 13.356 ; 13.153 ; 13.637 ; 13.598 ;
; vermelho   ; cor[12]     ; 12.939 ; 12.650 ; 13.220 ; 13.095 ;
; vermelho   ; cor[13]     ; 14.323 ; 14.106 ; 14.523 ; 14.537 ;
; vermelho   ; cor[14]     ; 14.392 ; 14.189 ; 14.687 ; 14.634 ;
; vermelho   ; cor[15]     ; 15.031 ; 14.726 ; 15.335 ; 15.171 ;
; vermelho   ; cor[16]     ; 13.675 ; 13.621 ; 14.120 ; 14.066 ;
; vermelho   ; cor[17]     ; 13.395 ; 13.479 ; 13.840 ; 13.760 ;
; vermelho   ; cor[18]     ; 12.855 ; 12.911 ; 13.300 ; 13.192 ;
; vermelho   ; cor[19]     ; 13.675 ; 13.621 ; 14.120 ; 14.066 ;
; vermelho   ; cor[20]     ; 12.851 ; 12.781 ; 13.296 ; 13.226 ;
; vermelho   ; cor[21]     ; 12.656 ; 12.607 ; 13.101 ; 12.990 ;
; vermelho   ; cor[22]     ; 13.422 ; 13.196 ; 13.622 ; 13.627 ;
; vermelho   ; cor[23]     ; 13.000 ; 12.777 ; 13.126 ; 13.379 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                    ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note                                           ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; 153.94 MHz ; 153.94 MHz      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ;                                                ;
; 225.53 MHz ; 225.53 MHz      ; ControladorPrincipal:inst|estado_atual.implementar_x ;                                                ;
; 243.01 MHz ; 243.01 MHz      ; ControladorPrincipal:inst|estado_atual.inicio        ;                                                ;
; 339.9 MHz  ; 274.05 MHz      ; ControladorPrincipal:inst|clock_memory               ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; ControladorPrincipal:inst|estado_atual.paridade      ; -4.472 ; -390.913      ;
; ControladorPrincipal:inst|estado_atual.inicio        ; -4.031 ; -84.042       ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; -3.468 ; -49.346       ;
; ControladorPrincipal:inst|clock_memory               ; -2.938 ; -1116.798     ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; -1.469 ; -18.987       ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; -0.431 ; -0.685        ;
+------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                             ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; ControladorPrincipal:inst|estado_atual.inicio        ; -0.896 ; -12.410       ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.776 ; -6.752        ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; -0.298 ; -1.025        ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; 0.141  ; 0.000         ;
; ControladorPrincipal:inst|clock_memory               ; 0.491  ; 0.000         ;
; ControladorPrincipal:inst|estado_atual.paridade      ; 0.567  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                              ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; ControladorPrincipal:inst|clock_memory               ; -2.649 ; -1361.428     ;
; ControladorPrincipal:inst|estado_atual.inicio        ; 0.303  ; 0.000         ;
; ControladorPrincipal:inst|estado_atual.paridade      ; 0.341  ; 0.000         ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.426  ; 0.000         ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; 0.435  ; 0.000         ;
; inclk0                                               ; 9.887  ; 0.000         ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; 19.711 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.paridade'                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                          ; Launch Clock                           ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -4.472 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a95        ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.388      ; 3.689      ;
; -4.304 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a31        ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.384      ; 3.517      ;
; -4.138 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a223       ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.439      ; 3.406      ;
; -3.873 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a0         ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.251      ; 3.407      ;
; -3.873 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a128       ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.240      ; 3.396      ;
; -3.773 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a121       ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.236      ; 3.362      ;
; -3.694 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a137       ; ControladorPrincipal:inst|oitoPixels_8bits_2[9]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.272      ; 3.285      ;
; -3.693 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a201       ; ControladorPrincipal:inst|oitoPixels_8bits_2[9]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.222      ; 3.234      ;
; -3.669 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a192       ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.265      ; 3.217      ;
; -3.647 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a160       ; ControladorPrincipal:inst|oitoPixels_8bits_2[32] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.261      ; 3.595      ;
; -3.621 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a159       ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.463      ; 2.913      ;
; -3.540 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a64        ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.308      ; 3.131      ;
; -3.520 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a148       ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.242      ; 3.447      ;
; -3.502 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a57        ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.251      ; 3.106      ;
; -3.492 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a70        ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.244      ; 3.432      ;
; -3.459 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a6         ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.222      ; 3.377      ;
; -3.436 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a133       ; ControladorPrincipal:inst|oitoPixels_8bits_2[5]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.265      ; 3.400      ;
; -3.422 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a77        ; ControladorPrincipal:inst|oitoPixels_8bits_2[13] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.296      ; 3.415      ;
; -3.421 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.672      ; 2.922      ;
; -3.418 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a222       ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.713      ; 2.840      ;
; -3.414 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a189       ; ControladorPrincipal:inst|oitoPixels_8bits_2[61] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.216      ; 3.324      ;
; -3.413 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a249       ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.298      ; 3.064      ;
; -3.409 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a105       ; ControladorPrincipal:inst|oitoPixels_8bits_2[41] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.247      ; 3.352      ;
; -3.406 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a30        ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.728      ; 2.843      ;
; -3.374 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a252       ; ControladorPrincipal:inst|oitoPixels_8bits_2[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.256      ; 3.317      ;
; -3.370 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a38        ; ControladorPrincipal:inst|oitoPixels_8bits_2[38] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.236      ; 3.304      ;
; -3.370 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a155       ; ControladorPrincipal:inst|oitoPixels_8bits_2[27] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.288      ; 3.503      ;
; -3.366 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a165       ; ControladorPrincipal:inst|oitoPixels_8bits_2[37] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.243      ; 3.298      ;
; -3.364 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a203       ; ControladorPrincipal:inst|oitoPixels_8bits_2[11] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.241      ; 3.298      ;
; -3.363 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a28        ; ControladorPrincipal:inst|oitoPixels_8bits_2[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.443      ; 3.385      ;
; -3.361 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a107       ; ControladorPrincipal:inst|oitoPixels_8bits_2[43] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.303      ; 3.363      ;
; -3.359 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a150       ; ControladorPrincipal:inst|oitoPixels_8bits_2[22] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.437      ; 3.390      ;
; -3.358 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a79        ; ControladorPrincipal:inst|oitoPixels_8bits_2[15] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.238      ; 3.293      ;
; -3.358 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a111       ; ControladorPrincipal:inst|oitoPixels_8bits_2[47] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.230      ; 3.284      ;
; -3.355 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a255       ; ControladorPrincipal:inst|oitoPixels_8bits_2[63] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.441      ; 3.367      ;
; -3.355 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a94        ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.708      ; 2.772      ;
; -3.352 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a134       ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.278      ; 3.326      ;
; -3.348 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a20        ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.224      ; 3.257      ;
; -3.345 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a166       ; ControladorPrincipal:inst|oitoPixels_8bits_2[38] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.228      ; 3.271      ;
; -3.338 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a132       ; ControladorPrincipal:inst|oitoPixels_8bits_2[4]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.238      ; 3.272      ;
; -3.337 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a109       ; ControladorPrincipal:inst|oitoPixels_8bits_2[45] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.230      ; 3.259      ;
; -3.332 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a235       ; ControladorPrincipal:inst|oitoPixels_8bits_2[43] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.270      ; 3.301      ;
; -3.320 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a73        ; ControladorPrincipal:inst|oitoPixels_8bits_2[9]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.228      ; 2.867      ;
; -3.319 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a97        ; ControladorPrincipal:inst|oitoPixels_8bits_2[33] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.243      ; 3.260      ;
; -3.315 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a130       ; ControladorPrincipal:inst|oitoPixels_8bits_2[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.389      ; 3.280      ;
; -3.313 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a198       ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.253      ; 3.262      ;
; -3.310 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a188       ; ControladorPrincipal:inst|oitoPixels_8bits_2[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.281      ; 3.278      ;
; -3.308 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a232       ; ControladorPrincipal:inst|oitoPixels_8bits_2[40] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.299      ; 3.303      ;
; -3.306 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a101       ; ControladorPrincipal:inst|oitoPixels_8bits_2[37] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.240      ; 3.235      ;
; -3.304 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a156       ; ControladorPrincipal:inst|oitoPixels_8bits_2[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.426      ; 3.309      ;
; -3.300 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a103       ; ControladorPrincipal:inst|oitoPixels_8bits_2[39] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.240      ; 3.229      ;
; -3.299 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a58        ; ControladorPrincipal:inst|oitoPixels_8bits_2[58] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.391      ; 3.256      ;
; -3.297 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a186       ; ControladorPrincipal:inst|oitoPixels_8bits_2[58] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.397      ; 3.260      ;
; -3.296 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a33        ; ControladorPrincipal:inst|oitoPixels_8bits_2[33] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.226      ; 3.220      ;
; -3.294 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a149       ; ControladorPrincipal:inst|oitoPixels_8bits_2[21] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.234      ; 3.366      ;
; -3.292 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a173       ; ControladorPrincipal:inst|oitoPixels_8bits_2[45] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.268      ; 3.252      ;
; -3.289 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a92        ; ControladorPrincipal:inst|oitoPixels_8bits_2[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.428      ; 3.296      ;
; -3.287 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a167       ; ControladorPrincipal:inst|oitoPixels_8bits_2[39] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.247      ; 3.223      ;
; -3.280 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a55        ; ControladorPrincipal:inst|oitoPixels_8bits_2[55] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.358      ; 3.338      ;
; -3.279 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a126       ; ControladorPrincipal:inst|oitoPixels_8bits_2[62] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.211      ; 3.182      ;
; -3.278 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a169       ; ControladorPrincipal:inst|oitoPixels_8bits_2[41] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.256      ; 3.230      ;
; -3.277 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a106       ; ControladorPrincipal:inst|oitoPixels_8bits_2[42] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.218      ; 3.339      ;
; -3.275 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a62        ; ControladorPrincipal:inst|oitoPixels_8bits_2[62] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.222      ; 3.189      ;
; -3.272 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a135       ; ControladorPrincipal:inst|oitoPixels_8bits_2[7]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.299      ; 3.267      ;
; -3.269 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a146       ; ControladorPrincipal:inst|oitoPixels_8bits_2[18] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.364      ; 3.213      ;
; -3.268 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a11        ; ControladorPrincipal:inst|oitoPixels_8bits_2[11] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.246      ; 3.207      ;
; -3.265 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177       ; ControladorPrincipal:inst|oitoPixels_8bits_2[49] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.226      ; 3.336      ;
; -3.260 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49        ; ControladorPrincipal:inst|oitoPixels_8bits_2[49] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.227      ; 3.332      ;
; -3.258 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a152       ; ControladorPrincipal:inst|oitoPixels_8bits_2[24] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.221      ; 3.177      ;
; -3.257 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a158       ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.768      ; 2.734      ;
; -3.255 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a131       ; ControladorPrincipal:inst|oitoPixels_8bits_2[3]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.364      ; 3.192      ;
; -3.253 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a60        ; ControladorPrincipal:inst|oitoPixels_8bits_2[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.271      ; 3.211      ;
; -3.250 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a207       ; ControladorPrincipal:inst|oitoPixels_8bits_2[15] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.246      ; 3.193      ;
; -3.250 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a47        ; ControladorPrincipal:inst|oitoPixels_8bits_2[47] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.229      ; 3.175      ;
; -3.249 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a222       ; ControladorPrincipal:inst|oitoPixels_8bits_2[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.224      ; 3.169      ;
; -3.249 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a129       ; ControladorPrincipal:inst|oitoPixels_8bits_2[1]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.244      ; 3.184      ;
; -3.249 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a180       ; ControladorPrincipal:inst|oitoPixels_8bits_2[52] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.224      ; 3.172      ;
; -3.246 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a84        ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.227      ; 3.158      ;
; -3.246 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a27        ; ControladorPrincipal:inst|oitoPixels_8bits_2[27] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.252      ; 3.343      ;
; -3.241 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a183       ; ControladorPrincipal:inst|oitoPixels_8bits_2[55] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.364      ; 3.305      ;
; -3.232 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a5         ; ControladorPrincipal:inst|oitoPixels_8bits_2[5]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.236      ; 3.167      ;
; -3.231 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a185       ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.286      ; 2.870      ;
; -3.231 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a30        ; ControladorPrincipal:inst|oitoPixels_8bits_2[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.239      ; 3.166      ;
; -3.227 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a153       ; ControladorPrincipal:inst|oitoPixels_8bits_2[25] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.287      ; 3.207      ;
; -3.225 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a44        ; ControladorPrincipal:inst|oitoPixels_8bits_2[44] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.250      ; 3.168      ;
; -3.225 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a254       ; ControladorPrincipal:inst|oitoPixels_8bits_2[62] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.238      ; 3.155      ;
; -3.225 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a116       ; ControladorPrincipal:inst|oitoPixels_8bits_2[52] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.198      ; 3.122      ;
; -3.224 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a251       ; ControladorPrincipal:inst|oitoPixels_8bits_2[59] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.270      ; 3.332      ;
; -3.219 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a32        ; ControladorPrincipal:inst|oitoPixels_8bits_2[32] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.243      ; 3.149      ;
; -3.215 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a125       ; ControladorPrincipal:inst|oitoPixels_8bits_2[61] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.247      ; 3.156      ;
; -3.213 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a50        ; ControladorPrincipal:inst|oitoPixels_8bits_2[50] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.383      ; 3.169      ;
; -3.210 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a37        ; ControladorPrincipal:inst|oitoPixels_8bits_2[37] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.282      ; 3.181      ;
; -3.203 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a74        ; ControladorPrincipal:inst|oitoPixels_8bits_2[10] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.389      ; 3.165      ;
; -3.201 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a14        ; ControladorPrincipal:inst|oitoPixels_8bits_2[14] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.224      ; 3.112      ;
; -3.201 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a127       ; ControladorPrincipal:inst|oitoPixels_8bits_2[63] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.423      ; 3.195      ;
; -3.198 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a39        ; ControladorPrincipal:inst|oitoPixels_8bits_2[39] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.239      ; 3.126      ;
; -3.195 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a170       ; ControladorPrincipal:inst|oitoPixels_8bits_2[42] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.238      ; 3.277      ;
; -3.191 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a89        ; ControladorPrincipal:inst|oitoPixels_8bits_2[25] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.234      ; 3.118      ;
; -3.187 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a209       ; ControladorPrincipal:inst|oitoPixels_8bits_2[17] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.262      ; 3.146      ;
; -3.186 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a179       ; ControladorPrincipal:inst|oitoPixels_8bits_2[51] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.294      ; 3.328      ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.inicio'                                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                              ; Launch Clock                                         ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; -4.031 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[1]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.469     ; 3.247      ;
; -4.031 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.497     ; 3.204      ;
; -4.001 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.500     ; 3.183      ;
; -3.976 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.502     ; 3.156      ;
; -3.961 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.500     ; 3.153      ;
; -3.937 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.496     ; 3.111      ;
; -3.936 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.502     ; 3.126      ;
; -3.920 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.654     ; 2.948      ;
; -3.909 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.320     ; 3.147      ;
; -3.908 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[4]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.461     ; 3.142      ;
; -3.900 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.501     ; 3.081      ;
; -3.888 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.510     ; 3.060      ;
; -3.884 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[5]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.459     ; 3.109      ;
; -3.882 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[3]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.467     ; 3.098      ;
; -3.881 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.495     ; 3.068      ;
; -3.880 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.654     ; 2.918      ;
; -3.860 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.501     ; 3.051      ;
; -3.859 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.460     ; 3.078      ;
; -3.859 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[5]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.461     ; 3.082      ;
; -3.857 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[3]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.469     ; 3.071      ;
; -3.856 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.497     ; 3.041      ;
; -3.849 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.495     ; 3.024      ;
; -3.848 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.510     ; 3.030      ;
; -3.839 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.322     ; 3.076      ;
; -3.834 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.462     ; 3.051      ;
; -3.817 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[2]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.471     ; 3.008      ;
; -3.815 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.319     ; 3.054      ;
; -3.814 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.461     ; 3.034      ;
; -3.814 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[4]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.460     ; 3.049      ;
; -3.810 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.505     ; 2.975      ;
; -3.800 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.649     ; 2.833      ;
; -3.783 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[5]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.460     ; 3.007      ;
; -3.780 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.496     ; 2.966      ;
; -3.778 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.510     ; 2.950      ;
; -3.778 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.614     ; 2.843      ;
; -3.771 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[5]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.469     ; 2.986      ;
; -3.768 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.505     ; 2.945      ;
; -3.766 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.649     ; 2.787      ;
; -3.758 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.461     ; 2.976      ;
; -3.746 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.470     ; 2.955      ;
; -3.745 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.321     ; 2.983      ;
; -3.738 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.510     ; 2.920      ;
; -3.727 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.318     ; 2.967      ;
; -3.726 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.505     ; 2.891      ;
; -3.726 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[4]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.459     ; 2.962      ;
; -3.724 ; ControladorPrincipal:inst|x[10]                  ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.656     ; 2.750      ;
; -3.720 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.460     ; 2.941      ;
; -3.719 ; ControladorPrincipal:inst|x[1]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.347     ; 2.930      ;
; -3.712 ; ControladorPrincipal:inst|x[9]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.462     ; 2.920      ;
; -3.697 ; ControladorPrincipal:inst|x[8]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.510     ; 2.869      ;
; -3.694 ; ControladorPrincipal:inst|x[9]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.467     ; 2.909      ;
; -3.688 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.328     ; 2.918      ;
; -3.674 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.504     ; 2.840      ;
; -3.658 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.505     ; 2.835      ;
; -3.657 ; ControladorPrincipal:inst|x[8]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.510     ; 2.839      ;
; -3.657 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.320     ; 2.896      ;
; -3.644 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.472     ; 2.730      ;
; -3.641 ; ControladorPrincipal:inst|x[12]                  ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.624     ; 2.699      ;
; -3.636 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.470     ; 2.845      ;
; -3.632 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.459     ; 2.854      ;
; -3.629 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.509     ; 2.802      ;
; -3.625 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.346     ; 2.837      ;
; -3.618 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.330     ; 2.847      ;
; -3.604 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.328     ; 2.834      ;
; -3.604 ; ControladorPrincipal:inst|x[10]                  ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.651     ; 2.635      ;
; -3.597 ; ControladorPrincipal:inst|x[12]                  ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.624     ; 2.643      ;
; -3.593 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.469     ; 2.805      ;
; -3.592 ; ControladorPrincipal:inst|x[11]                  ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.463     ; 2.799      ;
; -3.590 ; ControladorPrincipal:inst|x[9]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.285     ; 2.863      ;
; -3.589 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.509     ; 2.772      ;
; -3.577 ; ControladorPrincipal:inst|x[8]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.505     ; 2.754      ;
; -3.574 ; ControladorPrincipal:inst|x[9]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.462     ; 2.794      ;
; -3.560 ; ControladorPrincipal:inst|x[10]                  ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.651     ; 2.579      ;
; -3.552 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.327     ; 2.783      ;
; -3.549 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.613     ; 2.617      ;
; -3.537 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.345     ; 2.750      ;
; -3.534 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.330     ; 2.763      ;
; -3.533 ; ControladorPrincipal:inst|x[8]                   ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.505     ; 2.698      ;
; -3.509 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.504     ; 2.687      ;
; -3.509 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.469     ; 2.721      ;
; -3.498 ; ControladorPrincipal:inst|x[5]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.355     ; 2.701      ;
; -3.468 ; ControladorPrincipal:inst|x[13]                  ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.467     ; 2.671      ;
; -3.457 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.468     ; 2.670      ;
; -3.454 ; ControladorPrincipal:inst|x[11]                  ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.463     ; 2.673      ;
; -3.454 ; ControladorPrincipal:inst|x[6]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.499     ; 2.513      ;
; -3.444 ; ControladorPrincipal:inst|oitoPixels_8bits_1[2]  ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.644     ; 1.993      ;
; -3.415 ; ControladorPrincipal:inst|oitoPixels_8bits_1[42] ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.607     ; 2.001      ;
; -3.414 ; ControladorPrincipal:inst|x[4]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.355     ; 2.617      ;
; -3.411 ; ControladorPrincipal:inst|x[8]                   ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.328     ; 2.641      ;
; -3.400 ; ControladorPrincipal:inst|x[9]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.312     ; 2.646      ;
; -3.371 ; ControladorPrincipal:inst|x[3]                   ; ControladorPrincipal:inst|x[3]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.468     ; 2.586      ;
; -3.362 ; ControladorPrincipal:inst|x[7]                   ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.354     ; 2.566      ;
; -3.328 ; ControladorPrincipal:inst|oitoPixels_8bits_1[10] ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.641     ; 1.880      ;
; -3.327 ; ControladorPrincipal:inst|oitoPixels_8bits_1[36] ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.331     ; 2.069      ;
; -3.314 ; ControladorPrincipal:inst|oitoPixels_8bits_1[45] ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.450     ; 1.931      ;
; -3.302 ; ControladorPrincipal:inst|oitoPixels_8bits_1[34] ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.485     ; 2.010      ;
; -3.288 ; ControladorPrincipal:inst|oitoPixels_8bits_1[26] ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.490     ; 1.991      ;
; -3.284 ; ControladorPrincipal:inst|x[2]                   ; ControladorPrincipal:inst|x[2]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.469     ; 2.477      ;
; -3.280 ; ControladorPrincipal:inst|x[11]                  ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.313     ; 2.525      ;
; -3.275 ; ControladorPrincipal:inst|oitoPixels_8bits_1[15] ; ControladorPrincipal:inst|cor_out[7] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 1.000        ; -1.490     ; 1.976      ;
+--------+--------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.implementar_x'                                                                                                                                                ;
+--------+---------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -3.468 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.094      ; 3.247      ;
; -3.468 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.066      ; 3.204      ;
; -3.438 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.063      ; 3.183      ;
; -3.413 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.061      ; 3.156      ;
; -3.398 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.063      ; 3.153      ;
; -3.374 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.067      ; 3.111      ;
; -3.373 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.061      ; 3.126      ;
; -3.357 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.091     ; 2.948      ;
; -3.346 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.243      ; 3.147      ;
; -3.345 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.102      ; 3.142      ;
; -3.337 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.062      ; 3.081      ;
; -3.325 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.053      ; 3.060      ;
; -3.321 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.104      ; 3.109      ;
; -3.319 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.096      ; 3.098      ;
; -3.318 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.068      ; 3.068      ;
; -3.317 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.091     ; 2.918      ;
; -3.297 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.062      ; 3.051      ;
; -3.296 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.103      ; 3.078      ;
; -3.296 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.102      ; 3.082      ;
; -3.294 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.094      ; 3.071      ;
; -3.293 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.066      ; 3.041      ;
; -3.286 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.068      ; 3.024      ;
; -3.285 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.053      ; 3.030      ;
; -3.276 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.241      ; 3.076      ;
; -3.271 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.101      ; 3.051      ;
; -3.254 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.092      ; 3.008      ;
; -3.252 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.244      ; 3.054      ;
; -3.251 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.102      ; 3.034      ;
; -3.251 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.103      ; 3.049      ;
; -3.247 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.058      ; 2.975      ;
; -3.237 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.086     ; 2.833      ;
; -3.220 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.103      ; 3.007      ;
; -3.217 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.067      ; 2.966      ;
; -3.215 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.053      ; 2.950      ;
; -3.215 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.051     ; 2.843      ;
; -3.208 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.094      ; 2.986      ;
; -3.205 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.058      ; 2.945      ;
; -3.203 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.086     ; 2.787      ;
; -3.195 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.102      ; 2.976      ;
; -3.183 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.093      ; 2.955      ;
; -3.182 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.242      ; 2.983      ;
; -3.175 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.053      ; 2.920      ;
; -3.164 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.245      ; 2.967      ;
; -3.163 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.058      ; 2.891      ;
; -3.163 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.104      ; 2.962      ;
; -3.161 ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.093     ; 2.750      ;
; -3.157 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.103      ; 2.941      ;
; -3.156 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.216      ; 2.930      ;
; -3.149 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.101      ; 2.920      ;
; -3.134 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.053      ; 2.869      ;
; -3.131 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.096      ; 2.909      ;
; -3.125 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.235      ; 2.918      ;
; -3.115 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.053     ; 3.247      ;
; -3.115 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.081     ; 3.204      ;
; -3.111 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.059      ; 2.840      ;
; -3.095 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.058      ; 2.835      ;
; -3.094 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.053      ; 2.839      ;
; -3.094 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.243      ; 2.896      ;
; -3.085 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.084     ; 3.183      ;
; -3.081 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.091      ; 2.730      ;
; -3.078 ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.061     ; 2.699      ;
; -3.073 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.093      ; 2.845      ;
; -3.069 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.104      ; 2.854      ;
; -3.066 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.054      ; 2.802      ;
; -3.062 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.217      ; 2.837      ;
; -3.060 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.086     ; 3.156      ;
; -3.055 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.233      ; 2.847      ;
; -3.045 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.084     ; 3.153      ;
; -3.041 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.235      ; 2.834      ;
; -3.041 ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.088     ; 2.635      ;
; -3.034 ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.061     ; 2.643      ;
; -3.030 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.094      ; 2.805      ;
; -3.029 ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.100      ; 2.799      ;
; -3.027 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.278      ; 2.863      ;
; -3.026 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.054      ; 2.772      ;
; -3.021 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.080     ; 3.111      ;
; -3.020 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.086     ; 3.126      ;
; -3.014 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.058      ; 2.754      ;
; -3.011 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.101      ; 2.794      ;
; -3.004 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.238     ; 2.948      ;
; -2.997 ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.088     ; 2.579      ;
; -2.993 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; 0.096      ; 3.147      ;
; -2.992 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.045     ; 3.142      ;
; -2.989 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.236      ; 2.783      ;
; -2.986 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.050     ; 2.617      ;
; -2.984 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.085     ; 3.081      ;
; -2.974 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.218      ; 2.750      ;
; -2.972 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.094     ; 3.060      ;
; -2.971 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.233      ; 2.763      ;
; -2.970 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.058      ; 2.698      ;
; -2.968 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.043     ; 3.109      ;
; -2.966 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.051     ; 3.098      ;
; -2.965 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.079     ; 3.068      ;
; -2.964 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.238     ; 2.918      ;
; -2.946 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.059      ; 2.687      ;
; -2.946 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.094      ; 2.721      ;
; -2.944 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.085     ; 3.051      ;
; -2.943 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.044     ; 3.078      ;
; -2.943 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.045     ; 3.082      ;
; -2.941 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.053     ; 3.071      ;
+--------+---------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ControladorPrincipal:inst|clock_memory'                                                                                                                                                                                                                                ;
+--------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                                     ; Launch Clock                                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.938 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a249~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.230      ; 3.698      ;
; -2.863 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a187~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.259      ; 3.652      ;
; -2.856 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a84~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.282      ; 3.668      ;
; -2.851 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a138~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.231      ; 3.612      ;
; -2.825 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a14~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.277      ; 3.632      ;
; -2.821 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a155~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.223      ; 3.574      ;
; -2.821 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a249~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.230      ; 3.581      ;
; -2.777 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a82~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.214      ; 3.521      ;
; -2.775 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a152~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.284      ; 3.589      ;
; -2.772 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a188~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.240      ; 3.542      ;
; -2.771 ; ControladorPrincipal:inst|address[3]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a70~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.106      ; 3.407      ;
; -2.757 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a84~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.282      ; 3.569      ;
; -2.753 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a137~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.254      ; 3.537      ;
; -2.751 ; ControladorPrincipal:inst|address[3]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a83~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.102      ; 3.383      ;
; -2.745 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a227~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.252      ; 3.527      ;
; -2.741 ; ControladorPrincipal:inst|address[3]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a88~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.097      ; 3.368      ;
; -2.738 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a64~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.230      ; 3.498      ;
; -2.737 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a254~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.268      ; 3.535      ;
; -2.736 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a187~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.259      ; 3.525      ;
; -2.735 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a228~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.237      ; 3.502      ;
; -2.733 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a194~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.243      ; 3.506      ;
; -2.725 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a113~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.237      ; 3.492      ;
; -2.725 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a175~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.272      ; 3.527      ;
; -2.724 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a138~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.231      ; 3.485      ;
; -2.714 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a14~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.277      ; 3.521      ;
; -2.705 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a66~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.249      ; 3.484      ;
; -2.703 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a155~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.223      ; 3.456      ;
; -2.697 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a232~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.223      ; 3.450      ;
; -2.693 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a160~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.246      ; 3.469      ;
; -2.690 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a118~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.251      ; 3.471      ;
; -2.688 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a212~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.278      ; 3.496      ;
; -2.681 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a159~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.216      ; 3.427      ;
; -2.681 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a223~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.239      ; 3.450      ;
; -2.677 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a221~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.273      ; 3.480      ;
; -2.675 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a241~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.246      ; 3.451      ;
; -2.674 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a246~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.264      ; 3.468      ;
; -2.672 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a255~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.239      ; 3.441      ;
; -2.670 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a100~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.308      ; 3.508      ;
; -2.660 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a191~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.231      ; 3.421      ;
; -2.659 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a68~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.246      ; 3.435      ;
; -2.658 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a237~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.262      ; 3.450      ;
; -2.657 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a251~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.240      ; 3.427      ;
; -2.656 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a171~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.268      ; 3.454      ;
; -2.656 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a116~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.308      ; 3.494      ;
; -2.655 ; ControladorPrincipal:inst|address[5]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a31~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.118      ; 3.303      ;
; -2.654 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a235~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.255      ; 3.439      ;
; -2.654 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a74~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.291      ; 3.475      ;
; -2.653 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a250~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.277      ; 3.460      ;
; -2.652 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a216~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.269      ; 3.451      ;
; -2.651 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a219~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.265      ; 3.446      ;
; -2.648 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a152~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.284      ; 3.462      ;
; -2.647 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a69~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.268      ; 3.445      ;
; -2.645 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a188~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.240      ; 3.415      ;
; -2.645 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a82~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.214      ; 3.389      ;
; -2.643 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a187~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.105      ; 3.278      ;
; -2.640 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a135~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.236      ; 3.406      ;
; -2.640 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a156~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.268      ; 3.438      ;
; -2.639 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a185~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.241      ; 3.410      ;
; -2.639 ; ControladorPrincipal:inst|address[5]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a247~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.120      ; 3.289      ;
; -2.637 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a209~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.247      ; 3.414      ;
; -2.635 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a243~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.258      ; 3.423      ;
; -2.634 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a149~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.296      ; 3.460      ;
; -2.632 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a234~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.247      ; 3.409      ;
; -2.631 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a201~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.302      ; 3.463      ;
; -2.627 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a184~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.220      ; 3.377      ;
; -2.627 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a226~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.252      ; 3.409      ;
; -2.626 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a137~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.254      ; 3.410      ;
; -2.625 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a206~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.282      ; 3.437      ;
; -2.623 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a199~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.295      ; 3.448      ;
; -2.621 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a164~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.233      ; 3.384      ;
; -2.614 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a163~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.231      ; 3.375      ;
; -2.613 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a213~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.243      ; 3.386      ;
; -2.612 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a144~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.236      ; 3.378      ;
; -2.610 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a113~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.237      ; 3.377      ;
; -2.609 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a254~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.114      ; 3.253      ;
; -2.609 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a93~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.245      ; 3.384      ;
; -2.606 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a148~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.268      ; 3.404      ;
; -2.606 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a64~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.230      ; 3.366      ;
; -2.605 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a32~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.263      ; 3.398      ;
; -2.605 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a154~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.271      ; 3.406      ;
; -2.604 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a248~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.286      ; 3.420      ;
; -2.603 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a133~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.258      ; 3.391      ;
; -2.603 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a157~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.231      ; 3.364      ;
; -2.600 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a198~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.272      ; 3.402      ;
; -2.599 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a227~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.252      ; 3.381      ;
; -2.598 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a175~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.272      ; 3.400      ;
; -2.597 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a142~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.261      ; 3.388      ;
; -2.597 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a203~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.274      ; 3.401      ;
; -2.594 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a107~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.224      ; 3.348      ;
; -2.591 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a91~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.216      ; 3.337      ;
; -2.591 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a254~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.268      ; 3.389      ;
; -2.591 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a66~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.249      ; 3.370      ;
; -2.589 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a228~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.237      ; 3.356      ;
; -2.587 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a194~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.243      ; 3.360      ;
; -2.587 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a160~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.246      ; 3.363      ;
; -2.585 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a186~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.266      ; 3.381      ;
; -2.583 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a96~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.240      ; 3.353      ;
; -2.582 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a170~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.284      ; 3.396      ;
; -2.581 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a134~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.248      ; 3.359      ;
; -2.581 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a153~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; 0.240      ; 3.351      ;
+--------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.acessar_mem'                                                                                                                                                                       ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                ; Launch Clock                                         ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -1.469 ; ControladorPrincipal:inst|x[14]                 ; ControladorPrincipal:inst|address[14]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.525     ; 0.601      ;
; -1.350 ; ControladorPrincipal:inst|x[6]                  ; ControladorPrincipal:inst|address[6]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.540     ; 0.361      ;
; -1.329 ; ControladorPrincipal:inst|x[10]                 ; ControladorPrincipal:inst|address[10]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.540     ; 0.361      ;
; -1.321 ; ControladorPrincipal:inst|x[12]                 ; ControladorPrincipal:inst|address[12]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.533     ; 0.361      ;
; -1.317 ; ControladorPrincipal:inst|x[13]                 ; ControladorPrincipal:inst|address[13]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.525     ; 0.591      ;
; -1.270 ; ControladorPrincipal:inst|x[14]                 ; ControladorPrincipal:inst|address[14]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.826     ; 0.601      ;
; -1.204 ; ControladorPrincipal:inst|x[7]                  ; ControladorPrincipal:inst|address[7]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.394     ; 0.362      ;
; -1.197 ; ControladorPrincipal:inst|x[2]                  ; ControladorPrincipal:inst|address[2]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.388     ; 0.355      ;
; -1.197 ; ControladorPrincipal:inst|x[1]                  ; ControladorPrincipal:inst|address[1]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.386     ; 0.362      ;
; -1.195 ; ControladorPrincipal:inst|x[3]                  ; ControladorPrincipal:inst|address[3]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.385     ; 0.362      ;
; -1.190 ; ControladorPrincipal:inst|x[5]                  ; ControladorPrincipal:inst|address[5]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.395     ; 0.363      ;
; -1.187 ; ControladorPrincipal:inst|x[11]                 ; ControladorPrincipal:inst|address[11]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.375     ; 0.359      ;
; -1.183 ; ControladorPrincipal:inst|x[8]                  ; ControladorPrincipal:inst|address[8]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.395     ; 0.360      ;
; -1.175 ; ControladorPrincipal:inst|x[4]                  ; ControladorPrincipal:inst|address[4]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.395     ; 0.353      ;
; -1.174 ; ControladorPrincipal:inst|x[9]                  ; ControladorPrincipal:inst|address[9]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.372     ; 0.354      ;
; -1.151 ; ControladorPrincipal:inst|x[6]                  ; ControladorPrincipal:inst|address[6]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.841     ; 0.361      ;
; -1.130 ; ControladorPrincipal:inst|x[10]                 ; ControladorPrincipal:inst|address[10]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.841     ; 0.361      ;
; -1.122 ; ControladorPrincipal:inst|x[12]                 ; ControladorPrincipal:inst|address[12]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.834     ; 0.361      ;
; -1.118 ; ControladorPrincipal:inst|x[13]                 ; ControladorPrincipal:inst|address[13]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.826     ; 0.591      ;
; -1.005 ; ControladorPrincipal:inst|x[7]                  ; ControladorPrincipal:inst|address[7]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.695     ; 0.362      ;
; -0.998 ; ControladorPrincipal:inst|x[2]                  ; ControladorPrincipal:inst|address[2]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.689     ; 0.355      ;
; -0.998 ; ControladorPrincipal:inst|x[1]                  ; ControladorPrincipal:inst|address[1]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.687     ; 0.362      ;
; -0.996 ; ControladorPrincipal:inst|x[3]                  ; ControladorPrincipal:inst|address[3]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.686     ; 0.362      ;
; -0.991 ; ControladorPrincipal:inst|x[5]                  ; ControladorPrincipal:inst|address[5]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.696     ; 0.363      ;
; -0.988 ; ControladorPrincipal:inst|x[11]                 ; ControladorPrincipal:inst|address[11]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.676     ; 0.359      ;
; -0.984 ; ControladorPrincipal:inst|x[8]                  ; ControladorPrincipal:inst|address[8]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.696     ; 0.360      ;
; -0.976 ; ControladorPrincipal:inst|x[4]                  ; ControladorPrincipal:inst|address[4]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.696     ; 0.353      ;
; -0.975 ; ControladorPrincipal:inst|x[9]                  ; ControladorPrincipal:inst|address[9]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.673     ; 0.354      ;
; -0.765 ; ControladorPrincipal:inst|x[0]                  ; ControladorPrincipal:inst|address[0]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; 2.522      ; 3.130      ;
; -0.734 ; ControladorPrincipal:inst|estado_atual.espera_1 ; ControladorPrincipal:inst|clock_memory ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; 0.442      ; 0.667      ;
; -0.566 ; ControladorPrincipal:inst|x[0]                  ; ControladorPrincipal:inst|address[0]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; 2.221      ; 3.130      ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                          ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                         ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.431 ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.004     ; 1.089      ;
; -0.094 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.004     ; 0.752      ;
; -0.080 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.004     ; 0.738      ;
; -0.080 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.010     ; 0.732      ;
; 0.005  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.004     ; 0.653      ;
; 0.148  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.004     ; 1.010      ;
; 0.451  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.004     ; 0.707      ;
; 0.459  ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.010     ; 0.693      ;
; 0.461  ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.004     ; 0.697      ;
; 0.499  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.004     ; 0.659      ;
; 33.504 ; interfacevga:inst9|l[6]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 6.412      ;
; 33.557 ; interfacevga:inst9|l[7]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 6.359      ;
; 33.720 ; interfacevga:inst9|l[4]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 6.196      ;
; 33.844 ; interfacevga:inst9|l[5]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 6.072      ;
; 34.254 ; interfacevga:inst9|l[3]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 5.662      ;
; 34.356 ; interfacevga:inst9|l[6]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 5.560      ;
; 34.409 ; interfacevga:inst9|l[7]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 5.507      ;
; 34.476 ; interfacevga:inst9|l[2]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 5.440      ;
; 34.563 ; interfacevga:inst9|l[4]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 5.353      ;
; 34.582 ; interfacevga:inst9|l[8]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 5.334      ;
; 34.602 ; interfacevga:inst9|l[6]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 5.314      ;
; 34.655 ; interfacevga:inst9|l[7]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 5.261      ;
; 34.676 ; interfacevga:inst9|l[5]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 5.240      ;
; 34.808 ; interfacevga:inst9|l[4]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 5.108      ;
; 34.906 ; interfacevga:inst9|l[9]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 5.010      ;
; 34.921 ; interfacevga:inst9|l[5]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 4.995      ;
; 35.087 ; interfacevga:inst9|l[1]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 4.829      ;
; 35.106 ; interfacevga:inst9|l[3]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 4.810      ;
; 35.232 ; interfacevga:inst9|contclk[6]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 4.688      ;
; 35.243 ; interfacevga:inst9|l[0]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 4.673      ;
; 35.328 ; interfacevga:inst9|l[2]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 4.588      ;
; 35.352 ; interfacevga:inst9|l[3]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 4.564      ;
; 35.434 ; interfacevga:inst9|l[8]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 4.482      ;
; 35.483 ; interfacevga:inst9|contclk[2]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 4.437      ;
; 35.490 ; interfacevga:inst9|contclk[4]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 4.430      ;
; 35.574 ; interfacevga:inst9|l[2]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 4.342      ;
; 35.602 ; interfacevga:inst9|contclk[8]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 4.318      ;
; 35.625 ; interfacevga:inst9|contclk[3]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 4.295      ;
; 35.638 ; interfacevga:inst9|contclk[0]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 4.282      ;
; 35.680 ; interfacevga:inst9|l[8]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 4.236      ;
; 35.726 ; interfacevga:inst9|contclk[5]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 4.194      ;
; 35.755 ; interfacevga:inst9|contclk[1]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 4.165      ;
; 35.758 ; interfacevga:inst9|l[9]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 4.158      ;
; 35.899 ; interfacevga:inst9|l[1]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 4.017      ;
; 35.917 ; interfacevga:inst9|contclk[9]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 4.003      ;
; 36.004 ; interfacevga:inst9|l[9]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 3.912      ;
; 36.051 ; interfacevga:inst9|l[0]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 3.865      ;
; 36.084 ; interfacevga:inst9|contclk[6]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.836      ;
; 36.144 ; interfacevga:inst9|l[1]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 3.772      ;
; 36.187 ; interfacevga:inst9|contclk[7]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.733      ;
; 36.296 ; interfacevga:inst9|l[0]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.083     ; 3.620      ;
; 36.311 ; interfacevga:inst9|contclk[2]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.609      ;
; 36.330 ; interfacevga:inst9|contclk[6]                        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.590      ;
; 36.342 ; interfacevga:inst9|contclk[4]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.578      ;
; 36.454 ; interfacevga:inst9|contclk[8]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.466      ;
; 36.464 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[0]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.464      ;
; 36.464 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[1]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.464      ;
; 36.464 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[2]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.464      ;
; 36.464 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.464      ;
; 36.464 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.464      ;
; 36.464 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.464      ;
; 36.464 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.464      ;
; 36.464 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.464      ;
; 36.464 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.464      ;
; 36.464 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.071     ; 3.464      ;
; 36.470 ; interfacevga:inst9|contclk[0]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.450      ;
; 36.477 ; interfacevga:inst9|contclk[3]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.443      ;
; 36.493 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[0]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.068     ; 3.438      ;
; 36.493 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.068     ; 3.438      ;
; 36.493 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.068     ; 3.438      ;
; 36.493 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.068     ; 3.438      ;
; 36.493 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.068     ; 3.438      ;
; 36.493 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.068     ; 3.438      ;
; 36.493 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.068     ; 3.438      ;
; 36.493 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.068     ; 3.438      ;
; 36.493 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.068     ; 3.438      ;
; 36.493 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.068     ; 3.438      ;
; 36.527 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[0]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.400      ;
; 36.527 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.400      ;
; 36.527 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.400      ;
; 36.527 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.400      ;
; 36.527 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.400      ;
; 36.527 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.400      ;
; 36.527 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.400      ;
; 36.527 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.400      ;
; 36.527 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.400      ;
; 36.527 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.400      ;
; 36.556 ; interfacevga:inst9|contclk[2]                        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.364      ;
; 36.570 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[0]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.357      ;
; 36.570 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.357      ;
; 36.570 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.357      ;
; 36.570 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.357      ;
; 36.570 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.357      ;
; 36.570 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.357      ;
; 36.570 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.357      ;
; 36.570 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.357      ;
; 36.570 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.357      ;
; 36.570 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.072     ; 3.357      ;
; 36.578 ; interfacevga:inst9|contclk[5]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.342      ;
; 36.578 ; interfacevga:inst9|contclk[1]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.079     ; 3.342      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.inicio'                                                                                                                                                                           ;
+--------+------------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                              ; Launch Clock                                         ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; -0.896 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.009      ; 3.346      ;
; -0.858 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.013      ; 2.725      ;
; -0.841 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.009      ; 3.401      ;
; -0.823 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.013      ; 2.760      ;
; -0.819 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.019      ; 2.770      ;
; -0.813 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.135      ; 3.555      ;
; -0.788 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.995      ; 2.777      ;
; -0.788 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.991      ; 3.436      ;
; -0.776 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.073      ; 2.297      ;
; -0.775 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.993      ; 3.451      ;
; -0.768 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.013      ; 2.815      ;
; -0.762 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.016      ; 2.824      ;
; -0.750 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.987      ; 2.807      ;
; -0.743 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.098      ; 2.355      ;
; -0.740 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.983      ; 3.476      ;
; -0.726 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.993      ; 3.500      ;
; -0.716 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.979      ; 3.496      ;
; -0.710 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.003      ; 2.863      ;
; -0.683 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.009      ; 3.559      ;
; -0.649 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.991      ; 3.575      ;
; -0.646 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.990      ; 2.914      ;
; -0.641 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.135      ; 3.727      ;
; -0.628 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.991      ; 3.596      ;
; -0.628 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 4.135      ; 3.740      ;
; -0.617 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.995      ; 2.948      ;
; -0.614 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.993      ; 3.612      ;
; -0.608 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.100      ; 2.492      ;
; -0.604 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.001      ; 2.967      ;
; -0.603 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.997      ; 2.964      ;
; -0.602 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.983      ; 3.614      ;
; -0.595 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.850      ; 2.825      ;
; -0.590 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.998      ; 2.978      ;
; -0.589 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.997      ; 2.978      ;
; -0.587 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[2]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.944      ; 2.357      ;
; -0.586 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.987      ; 2.971      ;
; -0.584 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.997      ; 2.983      ;
; -0.565 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.983      ; 2.988      ;
; -0.557 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.954      ; 2.397      ;
; -0.550 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.987      ; 3.007      ;
; -0.542 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.993      ; 3.021      ;
; -0.540 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.983      ; 3.676      ;
; -0.534 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[4]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.954      ; 2.420      ;
; -0.516 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.979      ; 3.696      ;
; -0.510 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.844      ; 2.904      ;
; -0.509 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.983      ; 3.044      ;
; -0.504 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.986      ; 3.052      ;
; -0.494 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.139      ; 3.215      ;
; -0.494 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.000      ; 3.076      ;
; -0.487 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.145      ; 3.228      ;
; -0.487 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.142      ; 3.225      ;
; -0.471 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.844      ; 2.943      ;
; -0.464 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.983      ; 3.089      ;
; -0.462 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[5]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.954      ; 2.492      ;
; -0.440 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.844      ; 2.974      ;
; -0.436 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.139      ; 3.273      ;
; -0.426 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[7] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.840      ; 3.647      ;
; -0.424 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.844      ; 2.990      ;
; -0.415 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.847      ; 3.002      ;
; -0.414 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.979      ; 3.798      ;
; -0.410 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[3]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.945      ; 2.535      ;
; -0.408 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.953      ; 2.545      ;
; -0.405 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.840      ; 3.668      ;
; -0.385 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.844      ; 3.029      ;
; -0.367 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.916      ; 2.549      ;
; -0.356 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.504      ; 2.168      ;
; -0.352 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.989      ; 3.207      ;
; -0.351 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.840      ; 3.722      ;
; -0.347 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.911      ; 2.564      ;
; -0.335 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[7] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.840      ; 3.738      ;
; -0.333 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.995      ; 3.232      ;
; -0.321 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.917      ; 2.596      ;
; -0.320 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[7] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.840      ; 3.753      ;
; -0.317 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.850      ; 3.103      ;
; -0.310 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.847      ; 3.107      ;
; -0.273 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.912      ; 2.639      ;
; -0.263 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.009      ; 3.479      ;
; -0.238 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.139      ; 3.471      ;
; -0.223 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.478      ; 2.275      ;
; -0.217 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.488      ; 2.291      ;
; -0.213 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[0]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.295      ; 1.315      ;
; -0.197 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.486      ; 2.309      ;
; -0.193 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.991      ; 3.531      ;
; -0.190 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.009      ; 3.552      ;
; -0.157 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.135      ; 3.711      ;
; -0.149 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 3.840      ; 3.924      ;
; -0.147 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.844      ; 3.267      ;
; -0.120 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.474      ; 2.374      ;
; -0.118 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.766      ; 2.168      ;
; -0.114 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.630      ; 2.536      ;
; -0.103 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.993      ; 3.623      ;
; -0.086 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.135      ; 3.782      ;
; -0.073 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.983      ; 3.643      ;
; -0.061 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.979      ; 3.651      ;
; -0.049 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.826      ; 2.297      ;
; -0.049 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.993      ; 3.677      ;
; -0.036 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.009      ; 3.706      ;
; -0.016 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.851      ; 2.355      ;
; 0.003  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.991      ; 3.727      ;
; 0.003  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 3.993      ; 3.729      ;
; 0.014  ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 4.135      ; 3.882      ;
+--------+------------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.implementar_x'                                                                                                                                                                      ;
+--------+------------------------------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                         ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -0.776 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.073      ; 2.297      ;
; -0.743 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.098      ; 2.355      ;
; -0.612 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.389      ; 2.297      ;
; -0.608 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 3.100      ; 2.492      ;
; -0.587 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.944      ; 2.357      ;
; -0.579 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.414      ; 2.355      ;
; -0.557 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.954      ; 2.397      ;
; -0.534 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.954      ; 2.420      ;
; -0.462 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.954      ; 2.492      ;
; -0.444 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.416      ; 2.492      ;
; -0.423 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.260      ; 2.357      ;
; -0.410 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.945      ; 2.535      ;
; -0.408 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.953      ; 2.545      ;
; -0.393 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.270      ; 2.397      ;
; -0.370 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.270      ; 2.420      ;
; -0.367 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.916      ; 2.549      ;
; -0.359 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[0]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.596      ; 1.450      ;
; -0.347 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.911      ; 2.564      ;
; -0.321 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.917      ; 2.596      ;
; -0.298 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.270      ; 2.492      ;
; -0.273 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.912      ; 2.639      ;
; -0.246 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.261      ; 2.535      ;
; -0.244 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.269      ; 2.545      ;
; -0.203 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.232      ; 2.549      ;
; -0.183 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.227      ; 2.564      ;
; -0.157 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.233      ; 2.596      ;
; -0.109 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.228      ; 2.639      ;
; -0.014 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[0]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 1.596      ; 1.315      ;
; 0.023  ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.946      ; 2.969      ;
; 0.187  ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 3.262      ; 2.969      ;
; 0.264  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.632      ; 5.109      ;
; 0.296  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.659      ; 5.168      ;
; 0.441  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.503      ; 5.157      ;
; 0.448  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.657      ; 5.318      ;
; 0.449  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.513      ; 5.175      ;
; 0.529  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.513      ; 5.255      ;
; 0.532  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.513      ; 5.258      ;
; 0.534  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.475      ; 5.222      ;
; 0.548  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.471      ; 5.232      ;
; 0.555  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.505      ; 5.273      ;
; 0.574  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.504      ; 5.291      ;
; 0.581  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.512      ; 5.306      ;
; 0.632  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.470      ; 5.315      ;
; 0.646  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 4.476      ; 5.335      ;
; 0.888  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.632      ; 5.253      ;
; 0.946  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.659      ; 5.338      ;
; 1.038  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.657      ; 5.428      ;
; 1.094  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.503      ; 5.330      ;
; 1.114  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.513      ; 5.360      ;
; 1.127  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.505      ; 5.365      ;
; 1.178  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.513      ; 5.424      ;
; 1.181  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.513      ; 5.427      ;
; 1.188  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.475      ; 5.396      ;
; 1.189  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.504      ; 5.426      ;
; 1.199  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.471      ; 5.403      ;
; 1.255  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.512      ; 5.500      ;
; 1.268  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.470      ; 5.471      ;
; 1.407  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 4.476      ; 5.616      ;
; 1.640  ; ControladorPrincipal:inst|x[12]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.058      ; 1.698      ;
; 1.678  ; ControladorPrincipal:inst|x[14]                      ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.052      ; 1.730      ;
; 1.704  ; ControladorPrincipal:inst|x[12]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.474      ; 1.698      ;
; 1.742  ; ControladorPrincipal:inst|x[14]                      ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.468      ; 1.730      ;
; 1.803  ; ControladorPrincipal:inst|x[10]                      ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.058      ; 1.861      ;
; 1.827  ; ControladorPrincipal:inst|x[13]                      ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.051      ; 1.878      ;
; 1.830  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.053      ; 1.883      ;
; 1.830  ; ControladorPrincipal:inst|x[11]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.213      ; 2.043      ;
; 1.855  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.172      ; 2.027      ;
; 1.867  ; ControladorPrincipal:inst|x[10]                      ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.474      ; 1.861      ;
; 1.877  ; ControladorPrincipal:inst|x[6]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.058      ; 1.935      ;
; 1.883  ; ControladorPrincipal:inst|x[10]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.031      ; 1.914      ;
; 1.891  ; ControladorPrincipal:inst|x[13]                      ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.467      ; 1.878      ;
; 1.894  ; ControladorPrincipal:inst|x[11]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.629      ; 2.043      ;
; 1.894  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.469      ; 1.883      ;
; 1.908  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.173      ; 2.081      ;
; 1.919  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.588      ; 2.027      ;
; 1.941  ; ControladorPrincipal:inst|x[6]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.474      ; 1.935      ;
; 1.945  ; ControladorPrincipal:inst|x[9]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.213      ; 2.158      ;
; 1.947  ; ControladorPrincipal:inst|x[10]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.447      ; 1.914      ;
; 1.970  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.053      ; 2.023      ;
; 1.972  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.589      ; 2.081      ;
; 2.009  ; ControladorPrincipal:inst|x[9]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.629      ; 2.158      ;
; 2.023  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.199      ; 2.222      ;
; 2.034  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.469      ; 2.023      ;
; 2.036  ; ControladorPrincipal:inst|x[5]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.172      ; 2.208      ;
; 2.036  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.172      ; 2.208      ;
; 2.038  ; ControladorPrincipal:inst|x[11]                      ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.052      ; 2.090      ;
; 2.045  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.053      ; 2.098      ;
; 2.055  ; ControladorPrincipal:inst|x[5]                       ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.053      ; 2.108      ;
; 2.068  ; ControladorPrincipal:inst|x[6]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.033      ; 2.101      ;
; 2.069  ; ControladorPrincipal:inst|x[5]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.197      ; 2.266      ;
; 2.069  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.197      ; 2.266      ;
; 2.076  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.200      ; 2.276      ;
; 2.079  ; ControladorPrincipal:inst|x[9]                       ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.051      ; 2.130      ;
; 2.087  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.615      ; 2.222      ;
; 2.100  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.588      ; 2.208      ;
; 2.100  ; ControladorPrincipal:inst|x[5]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.588      ; 2.208      ;
; 2.102  ; ControladorPrincipal:inst|x[11]                      ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.468      ; 2.090      ;
; 2.109  ; ControladorPrincipal:inst|x[2]                       ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.053      ; 2.162      ;
; 2.109  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.469      ; 2.098      ;
; 2.113  ; ControladorPrincipal:inst|x[9]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.240      ; 2.353      ;
+--------+------------------------------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                           ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                         ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.298 ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 0.612      ;
; -0.246 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 0.664      ;
; -0.244 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.420      ; 0.660      ;
; -0.237 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 0.673      ;
; 0.045  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 0.955      ;
; 0.187  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.426      ; 0.597      ;
; 0.285  ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.426      ; 0.695      ;
; 0.286  ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.420      ; 0.690      ;
; 0.299  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.426      ; 0.709      ;
; 0.353  ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.400  ; interfacevga:inst9|l[9]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.643      ;
; 0.593  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[1]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.835      ;
; 0.600  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.601  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; interfacevga:inst9|l[8]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.603  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.604  ; interfacevga:inst9|l[7]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.606  ; interfacevga:inst9|l[6]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.849      ;
; 0.609  ; interfacevga:inst9|contclk[9]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.851      ;
; 0.611  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.853      ;
; 0.611  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.853      ;
; 0.613  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.855      ;
; 0.617  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[2]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.859      ;
; 0.619  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[0]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.862      ;
; 0.620  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[0]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.862      ;
; 0.622  ; interfacevga:inst9|contclk[7]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.864      ;
; 0.630  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.426      ; 1.040      ;
; 0.637  ; interfacevga:inst9|contclk[8]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.879      ;
; 0.759  ; interfacevga:inst9|l[4]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.002      ;
; 0.879  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[2]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.121      ;
; 0.886  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.129      ;
; 0.887  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[1]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.129      ;
; 0.888  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.889  ; interfacevga:inst9|l[8]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.132      ;
; 0.889  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.132      ;
; 0.890  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.133      ;
; 0.891  ; interfacevga:inst9|l[7]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.134      ;
; 0.891  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.134      ;
; 0.894  ; interfacevga:inst9|l[6]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.137      ;
; 0.898  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.140      ;
; 0.898  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.140      ;
; 0.898  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[2]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.140      ;
; 0.899  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.142      ;
; 0.900  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.143      ;
; 0.901  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.143      ;
; 0.905  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.147      ;
; 0.905  ; interfacevga:inst9|l[6]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.148      ;
; 0.908  ; interfacevga:inst9|contclk[7]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.150      ;
; 0.912  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.154      ;
; 0.916  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.158      ;
; 0.925  ; interfacevga:inst9|contclk[8]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.167      ;
; 0.978  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.220      ;
; 0.985  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.228      ;
; 0.989  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.232      ;
; 0.989  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.231      ;
; 0.990  ; interfacevga:inst9|l[7]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.233      ;
; 0.990  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.233      ;
; 0.996  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.239      ;
; 0.997  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.239      ;
; 0.997  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.239      ;
; 0.997  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.239      ;
; 0.998  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.241      ;
; 0.999  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.242      ;
; 1.000  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.243      ;
; 1.001  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.244      ;
; 1.004  ; interfacevga:inst9|l[6]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.247      ;
; 1.007  ; interfacevga:inst9|contclk[7]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.249      ;
; 1.008  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.250      ;
; 1.008  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.250      ;
; 1.008  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.250      ;
; 1.009  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.252      ;
; 1.010  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.253      ;
; 1.011  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.253      ;
; 1.015  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.257      ;
; 1.022  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.264      ;
; 1.026  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.268      ;
; 1.042  ; interfacevga:inst9|l[4]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.285      ;
; 1.058  ; interfacevga:inst9|l[4]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.301      ;
; 1.062  ; interfacevga:inst9|contclk[6]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.304      ;
; 1.088  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.330      ;
; 1.095  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.338      ;
; 1.099  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.342      ;
; 1.099  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.341      ;
; 1.100  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.343      ;
; 1.106  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.349      ;
; 1.107  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.349      ;
; 1.107  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.349      ;
; 1.107  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.349      ;
; 1.108  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.351      ;
; 1.109  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.352      ;
; 1.110  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.353      ;
; 1.118  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.360      ;
; 1.118  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.360      ;
; 1.119  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.362      ;
; 1.120  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.363      ;
; 1.121  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.363      ;
; 1.125  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.367      ;
; 1.136  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.378      ;
; 1.152  ; interfacevga:inst9|l[4]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.395      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.acessar_mem'                                                                                                                                                                       ;
+-------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                ; Launch Clock                                         ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.141 ; ControladorPrincipal:inst|estado_atual.espera_1 ; ControladorPrincipal:inst|clock_memory ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; 0.908      ; 0.619      ;
; 0.306 ; ControladorPrincipal:inst|x[0]                  ; ControladorPrincipal:inst|address[0]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; 2.471      ; 2.797      ;
; 0.544 ; ControladorPrincipal:inst|x[0]                  ; ControladorPrincipal:inst|address[0]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; 2.733      ; 2.797      ;
; 0.613 ; ControladorPrincipal:inst|x[9]                  ; ControladorPrincipal:inst|address[9]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.309     ; 0.324      ;
; 0.625 ; ControladorPrincipal:inst|x[11]                 ; ControladorPrincipal:inst|address[11]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.312     ; 0.333      ;
; 0.629 ; ControladorPrincipal:inst|x[2]                  ; ControladorPrincipal:inst|address[2]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.323     ; 0.326      ;
; 0.634 ; ControladorPrincipal:inst|x[4]                  ; ControladorPrincipal:inst|address[4]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.330     ; 0.324      ;
; 0.636 ; ControladorPrincipal:inst|x[1]                  ; ControladorPrincipal:inst|address[1]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.321     ; 0.335      ;
; 0.637 ; ControladorPrincipal:inst|x[3]                  ; ControladorPrincipal:inst|address[3]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.321     ; 0.336      ;
; 0.645 ; ControladorPrincipal:inst|x[8]                  ; ControladorPrincipal:inst|address[8]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.330     ; 0.335      ;
; 0.646 ; ControladorPrincipal:inst|x[7]                  ; ControladorPrincipal:inst|address[7]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.329     ; 0.337      ;
; 0.647 ; ControladorPrincipal:inst|x[5]                  ; ControladorPrincipal:inst|address[5]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.330     ; 0.337      ;
; 0.779 ; ControladorPrincipal:inst|x[12]                 ; ControladorPrincipal:inst|address[12]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.464     ; 0.335      ;
; 0.786 ; ControladorPrincipal:inst|x[10]                 ; ControladorPrincipal:inst|address[10]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.470     ; 0.336      ;
; 0.786 ; ControladorPrincipal:inst|x[6]                  ; ControladorPrincipal:inst|address[6]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.470     ; 0.336      ;
; 0.851 ; ControladorPrincipal:inst|x[9]                  ; ControladorPrincipal:inst|address[9]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.047     ; 0.324      ;
; 0.863 ; ControladorPrincipal:inst|x[11]                 ; ControladorPrincipal:inst|address[11]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.050     ; 0.333      ;
; 0.867 ; ControladorPrincipal:inst|x[2]                  ; ControladorPrincipal:inst|address[2]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.061     ; 0.326      ;
; 0.872 ; ControladorPrincipal:inst|x[4]                  ; ControladorPrincipal:inst|address[4]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.068     ; 0.324      ;
; 0.874 ; ControladorPrincipal:inst|x[1]                  ; ControladorPrincipal:inst|address[1]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.059     ; 0.335      ;
; 0.875 ; ControladorPrincipal:inst|x[3]                  ; ControladorPrincipal:inst|address[3]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.059     ; 0.336      ;
; 0.883 ; ControladorPrincipal:inst|x[8]                  ; ControladorPrincipal:inst|address[8]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.068     ; 0.335      ;
; 0.884 ; ControladorPrincipal:inst|x[7]                  ; ControladorPrincipal:inst|address[7]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.067     ; 0.337      ;
; 0.885 ; ControladorPrincipal:inst|x[5]                  ; ControladorPrincipal:inst|address[5]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.068     ; 0.337      ;
; 0.982 ; ControladorPrincipal:inst|x[14]                 ; ControladorPrincipal:inst|address[14]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.468     ; 0.534      ;
; 0.982 ; ControladorPrincipal:inst|x[13]                 ; ControladorPrincipal:inst|address[13]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.468     ; 0.534      ;
; 1.017 ; ControladorPrincipal:inst|x[12]                 ; ControladorPrincipal:inst|address[12]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.202     ; 0.335      ;
; 1.024 ; ControladorPrincipal:inst|x[10]                 ; ControladorPrincipal:inst|address[10]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.208     ; 0.336      ;
; 1.024 ; ControladorPrincipal:inst|x[6]                  ; ControladorPrincipal:inst|address[6]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.208     ; 0.336      ;
; 1.220 ; ControladorPrincipal:inst|x[14]                 ; ControladorPrincipal:inst|address[14]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.206     ; 0.534      ;
; 1.220 ; ControladorPrincipal:inst|x[13]                 ; ControladorPrincipal:inst|address[13]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.206     ; 0.534      ;
+-------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ControladorPrincipal:inst|clock_memory'                                                                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                     ; Launch Clock                                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.491 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.488      ; 0.700      ;
; 0.525 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.490      ; 0.736      ;
; 0.533 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.467      ; 0.721      ;
; 0.533 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.467      ; 0.721      ;
; 0.542 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.471      ; 0.734      ;
; 0.550 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|address_reg_a[0] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0]              ; ControladorPrincipal:inst|clock_memory             ; ControladorPrincipal:inst|clock_memory ; 0.000        ; 0.071      ; 0.792      ;
; 0.553 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.467      ; 0.741      ;
; 0.568 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.468      ; 0.757      ;
; 0.716 ; ControladorPrincipal:inst|address[14]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|address_reg_a[1]                  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.728      ; 1.135      ;
; 0.761 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.468      ; 0.950      ;
; 0.769 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.486      ; 0.976      ;
; 0.782 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.487      ; 0.990      ;
; 0.789 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.483      ; 0.993      ;
; 0.797 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.470      ; 0.988      ;
; 0.800 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.491      ; 1.012      ;
; 0.800 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.471      ; 0.992      ;
; 0.805 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.472      ; 0.998      ;
; 0.807 ; ControladorPrincipal:inst|address[6]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.472      ; 1.000      ;
; 0.811 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.470      ; 1.002      ;
; 0.813 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.493      ; 1.027      ;
; 0.819 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.489      ; 1.029      ;
; 0.819 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.471      ; 1.011      ;
; 0.819 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.494      ; 1.034      ;
; 0.820 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.493      ; 1.034      ;
; 0.821 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.488      ; 1.030      ;
; 0.825 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.469      ; 1.015      ;
; 0.829 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.470      ; 1.020      ;
; 0.830 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.472      ; 1.023      ;
; 0.832 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.472      ; 1.025      ;
; 0.833 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.470      ; 1.024      ;
; 0.834 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.490      ; 1.045      ;
; 0.835 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.471      ; 1.027      ;
; 0.836 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.480      ; 1.037      ;
; 0.838 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.460      ; 1.019      ;
; 0.840 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.453      ; 1.014      ;
; 0.841 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.491      ; 1.053      ;
; 0.842 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.490      ; 1.053      ;
; 0.843 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.464      ; 1.028      ;
; 0.848 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.474      ; 1.043      ;
; 0.848 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.461      ; 1.030      ;
; 0.855 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.471      ; 1.047      ;
; 0.859 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.452      ; 1.032      ;
; 0.865 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a23~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.446      ; 1.032      ;
; 0.873 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.461      ; 1.055      ;
; 0.876 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.468      ; 1.065      ;
; 0.882 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a23~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.465      ; 1.068      ;
; 0.886 ; ControladorPrincipal:inst|address[6]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.465      ; 1.072      ;
; 0.888 ; ControladorPrincipal:inst|address[6]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.472      ; 1.081      ;
; 0.893 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.470      ; 1.084      ;
; 0.901 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a23~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.445      ; 1.067      ;
; 0.907 ; ControladorPrincipal:inst|address[6]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.470      ; 1.098      ;
; 0.910 ; ControladorPrincipal:inst|address[4]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a35~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.459      ; 1.090      ;
; 0.934 ; ControladorPrincipal:inst|address[5]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.464      ; 1.119      ;
; 0.936 ; ControladorPrincipal:inst|address[5]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a12~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.460      ; 1.117      ;
; 0.948 ; ControladorPrincipal:inst|address[8]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a61~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.452      ; 1.121      ;
; 0.953 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|address_reg_a[1] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1]              ; ControladorPrincipal:inst|clock_memory             ; ControladorPrincipal:inst|clock_memory ; 0.000        ; -0.333     ; 0.791      ;
; 0.982 ; ControladorPrincipal:inst|address[5]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a46~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.462      ; 1.165      ;
; 1.011 ; ControladorPrincipal:inst|address[8]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.471      ; 1.203      ;
; 1.029 ; ControladorPrincipal:inst|address[4]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a63~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.454      ; 1.204      ;
; 1.033 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.452      ; 1.206      ;
; 1.050 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.460      ; 1.231      ;
; 1.052 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.463      ; 1.236      ;
; 1.053 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.463      ; 1.237      ;
; 1.058 ; ControladorPrincipal:inst|address[8]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.461      ; 1.240      ;
; 1.069 ; ControladorPrincipal:inst|address[5]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.469      ; 1.259      ;
; 1.069 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.484      ; 1.274      ;
; 1.070 ; ControladorPrincipal:inst|address[4]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a5~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.448      ; 1.239      ;
; 1.075 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.463      ; 1.259      ;
; 1.078 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a63~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.473      ; 1.272      ;
; 1.079 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.485      ; 1.285      ;
; 1.079 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.452      ; 1.252      ;
; 1.079 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.460      ; 1.260      ;
; 1.088 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.508      ; 1.317      ;
; 1.088 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.453      ; 1.262      ;
; 1.088 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.471      ; 1.280      ;
; 1.089 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.486      ; 1.296      ;
; 1.090 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.494      ; 1.305      ;
; 1.090 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.486      ; 1.297      ;
; 1.094 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a23~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.445      ; 1.260      ;
; 1.094 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.474      ; 1.289      ;
; 1.095 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.471      ; 1.287      ;
; 1.114 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.469      ; 1.304      ;
; 1.115 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.505      ; 1.341      ;
; 1.117 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a5~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.467      ; 1.305      ;
; 1.120 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.491      ; 1.332      ;
; 1.121 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.475      ; 1.317      ;
; 1.121 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.507      ; 1.349      ;
; 1.123 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a72~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.478      ; 1.322      ;
; 1.128 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.491      ; 1.340      ;
; 1.129 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.492      ; 1.342      ;
; 1.131 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a42~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.484      ; 1.336      ;
; 1.132 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.484      ; 1.337      ;
; 1.133 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a5~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.470      ; 1.324      ;
; 1.134 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.489      ; 1.344      ;
; 1.134 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.484      ; 1.339      ;
; 1.136 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a22~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.463      ; 1.320      ;
; 1.140 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.472      ; 1.333      ;
; 1.144 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a63~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.453      ; 1.318      ;
; 1.145 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.485      ; 1.351      ;
; 1.151 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.492      ; 1.364      ;
+-------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.paridade'                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                          ; Launch Clock                           ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.567 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[36] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.391      ; 1.478      ;
; 0.638 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.396      ; 1.554      ;
; 0.661 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.392      ; 1.573      ;
; 0.666 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[17] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.392      ; 1.578      ;
; 0.670 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[45] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.517      ; 1.707      ;
; 0.754 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[4]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.395      ; 1.669      ;
; 0.814 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.383      ; 1.717      ;
; 0.819 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.394      ; 1.733      ;
; 0.821 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[63] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.397      ; 1.738      ;
; 0.823 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[7]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.396      ; 1.739      ;
; 0.877 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.391      ; 1.788      ;
; 0.886 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[35] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.390      ; 1.796      ;
; 0.897 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[43] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.382      ; 1.799      ;
; 0.900 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[42] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.512      ; 1.932      ;
; 0.928 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[24] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.396      ; 1.844      ;
; 0.929 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[8]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.393      ; 1.842      ;
; 0.965 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[36] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.061      ; 1.546      ;
; 0.994 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.384      ; 1.898      ;
; 1.015 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[50] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.538      ; 2.073      ;
; 1.021 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[49] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.404      ; 1.945      ;
; 1.040 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[10] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.546      ; 2.106      ;
; 1.053 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[62] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.492      ; 2.065      ;
; 1.056 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.395      ; 1.971      ;
; 1.058 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[61] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.546      ; 2.124      ;
; 1.059 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[25] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.395      ; 1.974      ;
; 1.059 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[9]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.393      ; 1.972      ;
; 1.060 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[27] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.530      ; 2.110      ;
; 1.064 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[12] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.398      ; 1.982      ;
; 1.077 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[7]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.403      ; 2.000      ;
; 1.082 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[4]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.402      ; 2.004      ;
; 1.084 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[59] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.529      ; 2.133      ;
; 1.087 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[55] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.389      ; 1.996      ;
; 1.112 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[40] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.392      ; 2.024      ;
; 1.116 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[35] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.383      ; 2.019      ;
; 1.117 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[59] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.522      ; 2.159      ;
; 1.118 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[14] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.378      ; 2.016      ;
; 1.126 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[27] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.523      ; 2.169      ;
; 1.133 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[63] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.060      ; 1.713      ;
; 1.137 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[32] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.387      ; 2.044      ;
; 1.144 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[12] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.077      ; 1.741      ;
; 1.160 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.892      ; 1.572      ;
; 1.168 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[17] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.890      ; 1.578      ;
; 1.179 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.385      ; 2.084      ;
; 1.182 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[37] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.512      ; 2.214      ;
; 1.185 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[17] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.385      ; 2.090      ;
; 1.188 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.913      ; 1.621      ;
; 1.190 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[53] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.404      ; 2.114      ;
; 1.197 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[48] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.372      ; 2.089      ;
; 1.201 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[23] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.402      ; 2.123      ;
; 1.203 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[58] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.397      ; 2.120      ;
; 1.212 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[36] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.384      ; 2.116      ;
; 1.216 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[54] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.510      ; 2.246      ;
; 1.219 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.058      ; 1.797      ;
; 1.236 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[46] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.390      ; 2.146      ;
; 1.239 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[4]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.911      ; 1.670      ;
; 1.242 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[44] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.376      ; 2.138      ;
; 1.248 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[37] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.519      ; 2.287      ;
; 1.253 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[52] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.383      ; 2.156      ;
; 1.253 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[26] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.395      ; 2.168      ;
; 1.253 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.556      ; 2.329      ;
; 1.266 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[25] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.402      ; 2.188      ;
; 1.276 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[11] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.390      ; 2.186      ;
; 1.278 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[35] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.064      ; 1.862      ;
; 1.279 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[56] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.380      ; 2.179      ;
; 1.289 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[13] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.405      ; 2.214      ;
; 1.291 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[50] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.050      ; 1.861      ;
; 1.292 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[15] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.395      ; 2.207      ;
; 1.301 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.895      ; 1.716      ;
; 1.306 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[7]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.911      ; 1.737      ;
; 1.325 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[56] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.067      ; 1.912      ;
; 1.330 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[58] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.044      ; 1.894      ;
; 1.332 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.403      ; 2.255      ;
; 1.343 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[10] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.063      ; 1.926      ;
; 1.344 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.549      ; 2.413      ;
; 1.350 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[38] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.398      ; 2.268      ;
; 1.359 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[22] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.394      ; 2.273      ;
; 1.360 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[22] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.150      ; 2.030      ;
; 1.361 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[16] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.381      ; 2.262      ;
; 1.363 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[11] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.383      ; 2.266      ;
; 1.374 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[54] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.503      ; 2.397      ;
; 1.375 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[26] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.046      ; 1.941      ;
; 1.378 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[43] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.901      ; 1.799      ;
; 1.380 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[39] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.401      ; 2.301      ;
; 1.382 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.393      ; 2.295      ;
; 1.385 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[19] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.390      ; 2.295      ;
; 1.391 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[5]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.411      ; 2.322      ;
; 1.405 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.396      ; 2.321      ;
; 1.412 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[33] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.411      ; 2.343      ;
; 1.414 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[41] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.402      ; 2.336      ;
; 1.419 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[24] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.403      ; 2.342      ;
; 1.423 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[38] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.391      ; 2.334      ;
; 1.424 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[1]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.410      ; 2.354      ;
; 1.424 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a61        ; ControladorPrincipal:inst|oitoPixels_8bits_1[61] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.269      ; 2.213      ;
; 1.430 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[8]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.400      ; 2.350      ;
; 1.439 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[47] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.395      ; 2.354      ;
; 1.440 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[51] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.388      ; 2.348      ;
; 1.441 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[24] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.881      ; 1.842      ;
; 1.449 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a56        ; ControladorPrincipal:inst|oitoPixels_8bits_1[56] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.115      ; 2.084      ;
; 1.457 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[15] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.903      ; 1.880      ;
; 1.458 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[45] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 1.524      ; 2.502      ;
+-------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|clock_memory'                                                                                                                                      ;
+--------+--------------+----------------+------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                                  ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a1                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a10                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a100                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a101                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a102                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a103                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a104                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a105                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a106                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a107                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a108                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a109                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a11                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a111                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a112                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a113                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a114                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a115                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a116                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a117                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a118                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a119                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a12                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a120                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a121                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a121~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a122                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a122~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a123                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a123~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a124                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a124~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a125                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a125~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a126                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a126~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a127                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a127~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a128                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a128~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a129                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a129~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a13                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a130                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a130~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a131                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a131~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a132                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a132~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a133                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a133~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a134                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a134~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a135                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a135~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a136                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a136~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a137                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a137~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a138                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a138~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a139                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a139~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a14                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a140                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a140~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a141                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a141~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a142                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a142~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a143                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a143~porta_address_reg0 ;
+--------+--------------+----------------+------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.inicio'                                                                         ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------+
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[11]           ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[13]           ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[9]            ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[14]           ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[2]            ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[3]            ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[7]            ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[1]            ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[4]            ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[5]            ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[8]            ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[12]           ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[10]           ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[6]            ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[12]|datac                          ;
; 0.336 ; 0.336        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[10]|datac                          ;
; 0.336 ; 0.336        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[6]|datac                           ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[11]|datad                          ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[13]|datad                          ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[9]|datad                           ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[14]|datad                          ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[2]|datad                           ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[3]|datad                           ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[7]|datad                           ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[1]|datad                           ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[4]|datad                           ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[5]|datad                           ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[8]|datad                           ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0clkctrl|inclk[0]            ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0clkctrl|outclk              ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[0]            ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[7]      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[2]      ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[0]|datac                           ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[5]      ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0|combout                    ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[4]      ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[5]|datac                     ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[0]      ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[1]      ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[3]      ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[6]      ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[7]|datad                     ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|WideOr0~0|datad                      ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[2]|datad                     ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[4]|datac                     ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[0]|datac                     ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[3]|datac                     ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[6]|datac                     ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[1]|dataa                     ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio~clkctrl|inclk[0] ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio|q                ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio~clkctrl|inclk[0] ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio~clkctrl|outclk   ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[1]|dataa                     ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[0]|datac                     ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[3]|datac                     ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[4]|datac                     ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[6]|datac                     ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[1]      ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[2]|datad                     ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|WideOr0~0|datad                      ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[0]      ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[3]      ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[4]      ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[6]      ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[7]|datad                     ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[5]|datac                     ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0|combout                    ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[5]      ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[0]|datac                           ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[2]      ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[7]      ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[0]            ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0clkctrl|inclk[0]            ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0clkctrl|outclk              ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[3]|datad                           ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[4]|datad                           ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[5]|datad                           ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[8]|datad                           ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[1]|datad                           ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[2]|datad                           ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[7]|datad                           ;
; 0.655 ; 0.655        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[13]|datad                          ;
; 0.655 ; 0.655        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[14]|datad                          ;
; 0.655 ; 0.655        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[9]|datad                           ;
; 0.656 ; 0.656        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[10]|datac                          ;
; 0.656 ; 0.656        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[11]|datad                          ;
; 0.656 ; 0.656        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[6]|datac                           ;
; 0.661 ; 0.661        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[12]|datac                          ;
; 0.666 ; 0.666        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[10]           ;
; 0.666 ; 0.666        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[6]            ;
; 0.671 ; 0.671        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[12]           ;
; 0.684 ; 0.684        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[3]            ;
; 0.684 ; 0.684        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[4]            ;
; 0.684 ; 0.684        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[5]            ;
; 0.684 ; 0.684        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[8]            ;
; 0.685 ; 0.685        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[1]            ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.paridade'                                                                                ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------------------------------------------+
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[62] ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[14] ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[52] ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[17] ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[21] ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[43] ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[60] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[11] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[16] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[19] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[24] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[27] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[38] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[40] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[46] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[48] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[54] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[59] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[8]  ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[13] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[15] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[25] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[32] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[37] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[42] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[44] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[45] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[47] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[51] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[5]  ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[61] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[9]  ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[1]  ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[30] ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[39] ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[41] ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[49] ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[4]  ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[7]  ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[33] ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[56] ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[12] ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[28] ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[22] ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[34] ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[35] ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[36] ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[56]|datac                ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[53] ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[62]|datad                ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[23] ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[3]  ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[55] ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[14]|datad                ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[52]|datad                ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[10] ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[18] ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[17]|datad                ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[21]|datad                ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[43]|datad                ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[60]|datad                ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[2]  ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[50] ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[58] ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[11]|datad                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[12]|datac                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[16]|datad                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[19]|datad                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[20]|datad                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[24]|datad                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[27]|datad                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[38]|datad                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[40]|datad                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[46]|datad                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[48]|datad                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[54]|datad                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[59]|datad                ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[8]|datad                 ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[26] ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[29] ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[63] ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[0]|datad                 ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[13]|datad                ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[15]|datad                ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[25]|datad                ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[28]|datac                ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[32]|datad                ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[37]|datad                ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[42]|datad                ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[44]|datad                ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[45]|datad                ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[47]|datad                ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[51]|datad                ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[57]|datad                ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[5]|datad                 ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.implementar_x'                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------+
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0|datab              ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[11]   ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[13]   ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[14]   ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[9]    ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[1]    ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[2]    ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[7]    ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[3]    ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[4]    ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[5]    ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[8]    ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0|combout            ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[12]   ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[10]   ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[6]    ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[12]|datac                  ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[0]|datac                   ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[10]|datac                  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[11]|datad                  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[6]|datac                   ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[13]|datad                  ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[14]|datad                  ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[9]|datad                   ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[1]|datad                   ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[2]|datad                   ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[7]|datad                   ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[3]|datad                   ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[4]|datad                   ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[5]|datad                   ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[8]|datad                   ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[0]    ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0clkctrl|inclk[0]    ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|estado_atual.implementar_x|q ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|estado_atual.implementar_x|q ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0clkctrl|inclk[0]    ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0clkctrl|outclk      ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[0]    ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[1]|datad                   ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[4]|datad                   ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[5]|datad                   ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[8]|datad                   ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[0]|datac                   ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[2]|datad                   ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[3]|datad                   ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[7]|datad                   ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[14]|datad                  ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[11]|datad                  ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[13]|datad                  ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[9]|datad                   ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[10]|datac                  ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[6]|datac                   ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[12]|datac                  ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[10]   ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[6]    ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[12]   ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0|combout            ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[1]    ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[4]    ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[5]    ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[8]    ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[2]    ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[3]    ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[7]    ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[14]   ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[11]   ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[13]   ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[9]    ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0|datab              ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.acessar_mem'                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------+
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|WideOr1~0|datad                           ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|clock_memory|datac                        ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|clock_memory         ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem~clkctrl|inclk[0] ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem~clkctrl|outclk   ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[0]|datac                          ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[10]|datac                         ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[1]|datac                          ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[2]|datac                          ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[3]|datac                          ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[5]|datac                          ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[6]|datac                          ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[7]|datac                          ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[4]|datac                          ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[8]|datac                          ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[9]|datac                          ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|WideOr1~0|combout                         ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[11]|datac                         ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[12]|datac                         ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[10]          ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[1]           ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[2]           ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[3]           ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[5]           ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[6]           ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[7]           ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[4]           ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[8]           ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[0]           ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[9]           ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[13]|datad                         ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[14]|datad                         ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[11]          ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[12]          ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[13]          ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[14]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem|q                ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[13]          ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[14]          ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[11]          ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[12]          ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[9]           ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[13]|datad                         ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[14]|datad                         ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[0]           ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[10]          ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[2]           ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[3]           ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[4]           ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[5]           ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[6]           ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[7]           ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[8]           ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[1]           ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|WideOr1~0|combout                         ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[11]|datac                         ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[12]|datac                         ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[9]|datac                          ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[10]|datac                         ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[2]|datac                          ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[3]|datac                          ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[4]|datac                          ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[5]|datac                          ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[6]|datac                          ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[7]|datac                          ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[8]|datac                          ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[0]|datac                          ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[1]|datac                          ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|clock_memory         ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem~clkctrl|inclk[0] ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem~clkctrl|outclk   ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|clock_memory|datac                        ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|WideOr1~0|datad                           ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inclk0'                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; 9.887  ; 9.887        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.887  ; 9.887        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.916  ; 9.916        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|o                                              ;
; 9.931  ; 9.931        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|i                                              ;
; 10.068 ; 10.068       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.084 ; 10.084       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|o                                              ;
; 10.112 ; 10.112       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.112 ; 10.112       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; inclk0 ; Rise       ; inclk0                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 19.711 ; 19.929       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.acessar_mem                      ;
; 19.711 ; 19.929       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_1                         ;
; 19.711 ; 19.929       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_3                         ;
; 19.711 ; 19.929       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_4                         ;
; 19.711 ; 19.929       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_5                         ;
; 19.711 ; 19.929       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.implementar_x                    ;
; 19.711 ; 19.929       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.inicio                           ;
; 19.711 ; 19.929       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.paridade                         ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_2                         ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[0]                                           ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[1]                                           ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[2]                                           ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[3]                                           ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[4]                                           ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[5]                                           ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[6]                                           ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[7]                                           ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[8]                                           ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[9]                                           ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[0]                                                 ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[1]                                                 ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[2]                                                 ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[3]                                                 ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[4]                                                 ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[5]                                                 ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[6]                                                 ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[7]                                                 ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[8]                                                 ;
; 19.712 ; 19.930       ; 0.218          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[9]                                                 ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_2                         ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_3                         ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_5                         ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[0]                                           ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[1]                                           ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[2]                                           ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[3]                                           ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[4]                                           ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[5]                                           ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[6]                                           ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[7]                                           ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[8]                                           ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[9]                                           ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[0]                                                 ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[1]                                                 ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[2]                                                 ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[3]                                                 ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[4]                                                 ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[5]                                                 ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[6]                                                 ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[7]                                                 ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[8]                                                 ;
; 19.881 ; 20.067       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[9]                                                 ;
; 19.882 ; 20.068       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.acessar_mem                      ;
; 19.882 ; 20.068       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_1                         ;
; 19.882 ; 20.068       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_4                         ;
; 19.882 ; 20.068       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.implementar_x                    ;
; 19.882 ; 20.068       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.inicio                           ;
; 19.882 ; 20.068       ; 0.186          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.paridade                         ;
; 19.969 ; 19.969       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.acessar_mem|clk                                       ;
; 19.969 ; 19.969       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_1|clk                                          ;
; 19.969 ; 19.969       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_3|clk                                          ;
; 19.969 ; 19.969       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_4|clk                                          ;
; 19.969 ; 19.969       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_5|clk                                          ;
; 19.969 ; 19.969       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.implementar_x|clk                                     ;
; 19.969 ; 19.969       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.inicio|clk                                            ;
; 19.969 ; 19.969       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.paridade|clk                                          ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[0]|clk                                                    ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[1]|clk                                                    ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[2]|clk                                                    ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[3]|clk                                                    ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[4]|clk                                                    ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[5]|clk                                                    ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[6]|clk                                                    ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[7]|clk                                                    ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[8]|clk                                                    ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[9]|clk                                                    ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[0]|clk                                                          ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[1]|clk                                                          ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[2]|clk                                                          ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[3]|clk                                                          ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[4]|clk                                                          ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[5]|clk                                                          ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[6]|clk                                                          ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[7]|clk                                                          ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[8]|clk                                                          ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[9]|clk                                                          ;
; 19.970 ; 19.970       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_2|clk                                          ;
; 19.973 ; 19.973       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.973 ; 19.973       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 20.026 ; 20.026       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 20.026 ; 20.026       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 20.029 ; 20.029       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[0]|clk                                                    ;
; 20.029 ; 20.029       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[1]|clk                                                    ;
; 20.029 ; 20.029       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[2]|clk                                                    ;
; 20.029 ; 20.029       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[3]|clk                                                    ;
; 20.029 ; 20.029       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[4]|clk                                                    ;
; 20.029 ; 20.029       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[5]|clk                                                    ;
; 20.029 ; 20.029       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[6]|clk                                                    ;
; 20.029 ; 20.029       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[7]|clk                                                    ;
; 20.029 ; 20.029       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[8]|clk                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; reset     ; inclk0     ; 6.916 ; 7.333 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; reset     ; inclk0     ; -5.276 ; -5.572 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+
; cor[*]    ; ControladorPrincipal:inst|estado_atual.inicio ; 14.900 ; 14.694 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[0]   ; ControladorPrincipal:inst|estado_atual.inicio ; 13.116 ; 12.677 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[1]   ; ControladorPrincipal:inst|estado_atual.inicio ; 13.310 ; 12.831 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[2]   ; ControladorPrincipal:inst|estado_atual.inicio ; 14.224 ; 13.743 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[3]   ; ControladorPrincipal:inst|estado_atual.inicio ; 13.081 ; 12.599 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[4]   ; ControladorPrincipal:inst|estado_atual.inicio ; 13.704 ; 13.548 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[5]   ; ControladorPrincipal:inst|estado_atual.inicio ; 13.878 ; 13.831 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[6]   ; ControladorPrincipal:inst|estado_atual.inicio ; 13.613 ; 13.435 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[7]   ; ControladorPrincipal:inst|estado_atual.inicio ; 14.062 ; 13.927 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[8]   ; ControladorPrincipal:inst|estado_atual.inicio ; 13.805 ; 13.288 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[9]   ; ControladorPrincipal:inst|estado_atual.inicio ; 13.835 ; 13.787 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[10]  ; ControladorPrincipal:inst|estado_atual.inicio ; 14.218 ; 14.402 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[11]  ; ControladorPrincipal:inst|estado_atual.inicio ; 14.340 ; 14.404 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[12]  ; ControladorPrincipal:inst|estado_atual.inicio ; 13.674 ; 13.672 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[13]  ; ControladorPrincipal:inst|estado_atual.inicio ; 14.900 ; 14.694 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[14]  ; ControladorPrincipal:inst|estado_atual.inicio ; 14.138 ; 14.009 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[15]  ; ControladorPrincipal:inst|estado_atual.inicio ; 14.761 ; 14.608 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[16]  ; ControladorPrincipal:inst|estado_atual.inicio ; 13.871 ; 13.404 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[17]  ; ControladorPrincipal:inst|estado_atual.inicio ; 14.247 ; 14.216 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[18]  ; ControladorPrincipal:inst|estado_atual.inicio ; 13.700 ; 13.693 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[19]  ; ControladorPrincipal:inst|estado_atual.inicio ; 13.871 ; 13.404 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[20]  ; ControladorPrincipal:inst|estado_atual.inicio ; 13.057 ; 12.625 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[21]  ; ControladorPrincipal:inst|estado_atual.inicio ; 13.400 ; 13.055 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[22]  ; ControladorPrincipal:inst|estado_atual.inicio ; 14.391 ; 13.951 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[23]  ; ControladorPrincipal:inst|estado_atual.inicio ; 13.797 ; 13.839 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
; VGA_CLK   ; inclk0                                        ; 2.738  ;        ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; blank     ; inclk0                                        ; 10.194 ; 10.354 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; cor[*]    ; inclk0                                        ; 15.167 ; 14.996 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[0]   ; inclk0                                        ; 13.003 ; 13.084 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[1]   ; inclk0                                        ; 13.197 ; 13.238 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[2]   ; inclk0                                        ; 14.092 ; 14.148 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[3]   ; inclk0                                        ; 12.968 ; 13.006 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[4]   ; inclk0                                        ; 13.616 ; 13.610 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[5]   ; inclk0                                        ; 14.129 ; 13.988 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[6]   ; inclk0                                        ; 14.016 ; 13.850 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[7]   ; inclk0                                        ; 14.481 ; 14.310 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[8]   ; inclk0                                        ; 13.673 ; 13.693 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[9]   ; inclk0                                        ; 13.934 ; 13.634 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[10]  ; inclk0                                        ; 14.637 ; 14.341 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[11]  ; inclk0                                        ; 14.626 ; 14.343 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[12]  ; inclk0                                        ; 13.773 ; 13.458 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[13]  ; inclk0                                        ; 14.896 ; 14.896 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[14]  ; inclk0                                        ; 14.541 ; 14.424 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[15]  ; inclk0                                        ; 15.167 ; 14.996 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[16]  ; inclk0                                        ; 13.825 ; 13.809 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[17]  ; inclk0                                        ; 14.346 ; 14.064 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[18]  ; inclk0                                        ; 13.799 ; 13.541 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[19]  ; inclk0                                        ; 13.825 ; 13.809 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[20]  ; inclk0                                        ; 13.011 ; 13.030 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[21]  ; inclk0                                        ; 13.339 ; 13.474 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[22]  ; inclk0                                        ; 14.511 ; 14.430 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[23]  ; inclk0                                        ; 14.052 ; 13.916 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; inclk0                                        ; 7.795  ; 7.739  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; inclk0                                        ; 7.906  ; 7.738  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK   ; inclk0                                        ;        ; 2.662  ; Fall       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+
; cor[*]    ; ControladorPrincipal:inst|estado_atual.inicio ; 9.983  ; 9.881  ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[0]   ; ControladorPrincipal:inst|estado_atual.inicio ; 10.538 ; 10.453 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[1]   ; ControladorPrincipal:inst|estado_atual.inicio ; 10.723 ; 10.600 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[2]   ; ControladorPrincipal:inst|estado_atual.inicio ; 11.708 ; 11.410 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[3]   ; ControladorPrincipal:inst|estado_atual.inicio ; 10.505 ; 10.378 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[4]   ; ControladorPrincipal:inst|estado_atual.inicio ; 10.883 ; 10.640 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[5]   ; ControladorPrincipal:inst|estado_atual.inicio ; 10.967 ; 10.652 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[6]   ; ControladorPrincipal:inst|estado_atual.inicio ; 10.673 ; 10.550 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[7]   ; ControladorPrincipal:inst|estado_atual.inicio ; 9.983  ; 9.881  ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[8]   ; ControladorPrincipal:inst|estado_atual.inicio ; 11.183 ; 11.130 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[9]   ; ControladorPrincipal:inst|estado_atual.inicio ; 10.930 ; 10.615 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[10]  ; ControladorPrincipal:inst|estado_atual.inicio ; 11.369 ; 11.110 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[11]  ; ControladorPrincipal:inst|estado_atual.inicio ; 10.971 ; 10.856 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[12]  ; ControladorPrincipal:inst|estado_atual.inicio ; 10.585 ; 10.576 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[13]  ; ControladorPrincipal:inst|estado_atual.inicio ; 11.622 ; 11.428 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[14]  ; ControladorPrincipal:inst|estado_atual.inicio ; 10.339 ; 10.159 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[15]  ; ControladorPrincipal:inst|estado_atual.inicio ; 12.071 ; 11.695 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[16]  ; ControladorPrincipal:inst|estado_atual.inicio ; 11.432 ; 11.305 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[17]  ; ControladorPrincipal:inst|estado_atual.inicio ; 11.323 ; 11.026 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[18]  ; ControladorPrincipal:inst|estado_atual.inicio ; 10.798 ; 10.523 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[19]  ; ControladorPrincipal:inst|estado_atual.inicio ; 11.432 ; 11.305 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[20]  ; ControladorPrincipal:inst|estado_atual.inicio ; 10.651 ; 10.558 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[21]  ; ControladorPrincipal:inst|estado_atual.inicio ; 10.377 ; 10.243 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[22]  ; ControladorPrincipal:inst|estado_atual.inicio ; 10.709 ; 10.587 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[23]  ; ControladorPrincipal:inst|estado_atual.inicio ; 10.517 ; 10.266 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
; VGA_CLK   ; inclk0                                        ; 2.238  ;        ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; blank     ; inclk0                                        ; 6.478  ; 6.680  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; cor[*]    ; inclk0                                        ; 6.874  ; 6.747  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[0]   ; inclk0                                        ; 7.940  ; 7.813  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[1]   ; inclk0                                        ; 8.125  ; 7.960  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[2]   ; inclk0                                        ; 8.015  ; 7.820  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[3]   ; inclk0                                        ; 7.907  ; 7.738  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[4]   ; inclk0                                        ; 7.190  ; 7.050  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[5]   ; inclk0                                        ; 7.274  ; 7.062  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[6]   ; inclk0                                        ; 8.097  ; 7.862  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[7]   ; inclk0                                        ; 7.711  ; 7.683  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[8]   ; inclk0                                        ; 7.593  ; 7.437  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[9]   ; inclk0                                        ; 7.237  ; 7.025  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[10]  ; inclk0                                        ; 8.050  ; 7.970  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[11]  ; inclk0                                        ; 7.381  ; 7.347  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[12]  ; inclk0                                        ; 6.995  ; 6.883  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[13]  ; inclk0                                        ; 8.507  ; 8.215  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[14]  ; inclk0                                        ; 8.319  ; 8.292  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[15]  ; inclk0                                        ; 8.978  ; 8.739  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[16]  ; inclk0                                        ; 7.842  ; 7.715  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[17]  ; inclk0                                        ; 7.630  ; 7.436  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[18]  ; inclk0                                        ; 7.105  ; 6.933  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[19]  ; inclk0                                        ; 7.842  ; 7.715  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[20]  ; inclk0                                        ; 7.061  ; 6.968  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[21]  ; inclk0                                        ; 6.874  ; 6.747  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[22]  ; inclk0                                        ; 7.651  ; 7.398  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[23]  ; inclk0                                        ; 6.927  ; 6.791  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; inclk0                                        ; 6.088  ; 6.023  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; inclk0                                        ; 5.558  ; 5.394  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK   ; inclk0                                        ;        ; 2.164  ; Fall       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; amarelo    ; cor[0]      ; 14.452 ; 12.958 ; 13.351 ; 14.832 ;
; amarelo    ; cor[1]      ; 14.646 ; 13.112 ; 13.545 ; 14.986 ;
; amarelo    ; cor[2]      ; 15.541 ; 13.934 ; 14.434 ; 15.896 ;
; amarelo    ; cor[3]      ; 14.417 ; 12.880 ; 13.316 ; 14.754 ;
; amarelo    ; cor[4]      ; 15.021 ; 14.749 ; 15.364 ; 15.358 ;
; amarelo    ; cor[5]      ; 15.578 ; 15.032 ; 15.725 ; 15.736 ;
; amarelo    ; cor[6]      ; 15.370 ; 15.169 ; 15.764 ; 15.598 ;
; amarelo    ; cor[7]      ; 15.819 ; 15.684 ; 16.229 ; 16.058 ;
; amarelo    ; cor[8]      ; 15.122 ; 13.558 ; 14.085 ; 15.441 ;
; amarelo    ; cor[9]      ; 15.064 ; 14.988 ; 15.682 ; 15.382 ;
; amarelo    ; cor[10]     ; 14.845 ; 15.790 ; 16.385 ; 15.252 ;
; amarelo    ; cor[11]     ; 15.657 ; 15.792 ; 16.374 ; 16.065 ;
; amarelo    ; cor[12]     ; 14.852 ; 14.873 ; 15.521 ; 15.206 ;
; amarelo    ; cor[13]     ; 16.288 ; 16.011 ; 16.644 ; 16.644 ;
; amarelo    ; cor[14]     ; 15.895 ; 15.743 ; 16.289 ; 16.172 ;
; amarelo    ; cor[15]     ; 16.518 ; 16.365 ; 16.915 ; 16.744 ;
; amarelo    ; cor[16]     ; 15.188 ; 15.054 ; 15.573 ; 15.557 ;
; amarelo    ; cor[17]     ; 15.476 ; 15.417 ; 16.094 ; 15.812 ;
; amarelo    ; cor[18]     ; 14.929 ; 14.894 ; 15.547 ; 15.289 ;
; amarelo    ; cor[19]     ; 15.188 ; 15.054 ; 15.573 ; 15.557 ;
; amarelo    ; cor[20]     ; 14.374 ; 14.275 ; 14.759 ; 14.778 ;
; amarelo    ; cor[21]     ; 14.788 ; 13.344 ; 13.871 ; 15.222 ;
; amarelo    ; cor[22]     ; 15.893 ; 15.525 ; 16.259 ; 16.178 ;
; amarelo    ; cor[23]     ; 15.210 ; 15.275 ; 15.800 ; 15.664 ;
; azul       ; cor[0]      ; 15.655 ; 14.161 ; 14.562 ; 16.043 ;
; azul       ; cor[1]      ; 15.849 ; 14.315 ; 14.756 ; 16.197 ;
; azul       ; cor[2]      ; 16.744 ; 15.137 ; 15.645 ; 17.107 ;
; azul       ; cor[3]      ; 15.620 ; 14.083 ; 14.527 ; 15.965 ;
; azul       ; cor[4]      ; 16.224 ; 15.952 ; 16.575 ; 16.569 ;
; azul       ; cor[5]      ; 16.781 ; 16.235 ; 16.936 ; 16.947 ;
; azul       ; cor[6]      ; 16.573 ; 16.372 ; 16.975 ; 16.809 ;
; azul       ; cor[7]      ; 17.022 ; 16.887 ; 17.440 ; 17.269 ;
; azul       ; cor[8]      ; 16.325 ; 14.761 ; 15.296 ; 16.652 ;
; azul       ; cor[9]      ; 16.267 ; 16.191 ; 16.893 ; 16.593 ;
; azul       ; cor[10]     ; 16.048 ; 16.993 ; 17.596 ; 16.463 ;
; azul       ; cor[11]     ; 16.860 ; 16.995 ; 17.585 ; 17.276 ;
; azul       ; cor[12]     ; 16.055 ; 16.076 ; 16.732 ; 16.417 ;
; azul       ; cor[13]     ; 17.491 ; 17.214 ; 17.855 ; 17.855 ;
; azul       ; cor[14]     ; 17.098 ; 16.946 ; 17.500 ; 17.383 ;
; azul       ; cor[15]     ; 17.721 ; 17.568 ; 18.126 ; 17.955 ;
; azul       ; cor[16]     ; 16.391 ; 16.257 ; 16.784 ; 16.768 ;
; azul       ; cor[17]     ; 16.679 ; 16.620 ; 17.305 ; 17.023 ;
; azul       ; cor[18]     ; 16.132 ; 16.097 ; 16.758 ; 16.500 ;
; azul       ; cor[19]     ; 16.391 ; 16.257 ; 16.784 ; 16.768 ;
; azul       ; cor[20]     ; 15.577 ; 15.478 ; 15.970 ; 15.989 ;
; azul       ; cor[21]     ; 15.991 ; 14.547 ; 15.082 ; 16.433 ;
; azul       ; cor[22]     ; 17.096 ; 16.728 ; 17.470 ; 17.389 ;
; azul       ; cor[23]     ; 16.413 ; 16.478 ; 17.011 ; 16.875 ;
; verde      ; cor[0]      ; 14.797 ; 13.303 ; 13.793 ; 15.274 ;
; verde      ; cor[1]      ; 14.991 ; 13.457 ; 13.987 ; 15.428 ;
; verde      ; cor[2]      ; 15.886 ; 14.279 ; 14.876 ; 16.338 ;
; verde      ; cor[3]      ; 14.762 ; 13.225 ; 13.758 ; 15.196 ;
; verde      ; cor[4]      ; 15.366 ; 15.094 ; 15.806 ; 15.800 ;
; verde      ; cor[5]      ; 15.923 ; 15.377 ; 16.167 ; 16.178 ;
; verde      ; cor[6]      ; 15.715 ; 15.514 ; 16.206 ; 16.040 ;
; verde      ; cor[7]      ; 16.164 ; 16.029 ; 16.671 ; 16.500 ;
; verde      ; cor[8]      ; 15.467 ; 13.903 ; 14.527 ; 15.883 ;
; verde      ; cor[9]      ; 15.409 ; 15.333 ; 16.124 ; 15.824 ;
; verde      ; cor[10]     ; 15.190 ; 16.135 ; 16.827 ; 15.694 ;
; verde      ; cor[11]     ; 16.002 ; 16.137 ; 16.816 ; 16.507 ;
; verde      ; cor[12]     ; 15.197 ; 15.218 ; 15.963 ; 15.648 ;
; verde      ; cor[13]     ; 16.633 ; 16.356 ; 17.086 ; 17.086 ;
; verde      ; cor[14]     ; 16.240 ; 16.088 ; 16.731 ; 16.614 ;
; verde      ; cor[15]     ; 16.863 ; 16.710 ; 17.357 ; 17.186 ;
; verde      ; cor[16]     ; 15.533 ; 15.399 ; 16.015 ; 15.999 ;
; verde      ; cor[17]     ; 15.821 ; 15.762 ; 16.536 ; 16.254 ;
; verde      ; cor[18]     ; 15.274 ; 15.239 ; 15.989 ; 15.731 ;
; verde      ; cor[19]     ; 15.533 ; 15.399 ; 16.015 ; 15.999 ;
; verde      ; cor[20]     ; 14.719 ; 14.620 ; 15.201 ; 15.220 ;
; verde      ; cor[21]     ; 15.133 ; 13.689 ; 14.313 ; 15.664 ;
; verde      ; cor[22]     ; 16.238 ; 15.870 ; 16.701 ; 16.620 ;
; verde      ; cor[23]     ; 15.555 ; 15.620 ; 16.242 ; 16.106 ;
; vermelho   ; cor[0]      ; 14.512 ; 13.018 ; 13.377 ; 14.858 ;
; vermelho   ; cor[1]      ; 14.706 ; 13.172 ; 13.571 ; 15.012 ;
; vermelho   ; cor[2]      ; 15.601 ; 13.994 ; 14.460 ; 15.922 ;
; vermelho   ; cor[3]      ; 14.477 ; 12.940 ; 13.342 ; 14.780 ;
; vermelho   ; cor[4]      ; 15.081 ; 14.809 ; 15.390 ; 15.384 ;
; vermelho   ; cor[5]      ; 15.638 ; 15.092 ; 15.751 ; 15.762 ;
; vermelho   ; cor[6]      ; 15.430 ; 15.229 ; 15.790 ; 15.624 ;
; vermelho   ; cor[7]      ; 15.879 ; 15.744 ; 16.255 ; 16.084 ;
; vermelho   ; cor[8]      ; 15.182 ; 13.618 ; 14.111 ; 15.467 ;
; vermelho   ; cor[9]      ; 15.124 ; 15.048 ; 15.708 ; 15.408 ;
; vermelho   ; cor[10]     ; 14.905 ; 15.850 ; 16.411 ; 15.278 ;
; vermelho   ; cor[11]     ; 15.717 ; 15.852 ; 16.400 ; 16.091 ;
; vermelho   ; cor[12]     ; 14.912 ; 14.933 ; 15.547 ; 15.232 ;
; vermelho   ; cor[13]     ; 16.348 ; 16.071 ; 16.670 ; 16.670 ;
; vermelho   ; cor[14]     ; 15.955 ; 15.803 ; 16.315 ; 16.198 ;
; vermelho   ; cor[15]     ; 16.578 ; 16.425 ; 16.941 ; 16.770 ;
; vermelho   ; cor[16]     ; 15.248 ; 15.114 ; 15.599 ; 15.583 ;
; vermelho   ; cor[17]     ; 15.536 ; 15.477 ; 16.120 ; 15.838 ;
; vermelho   ; cor[18]     ; 14.989 ; 14.954 ; 15.573 ; 15.315 ;
; vermelho   ; cor[19]     ; 15.248 ; 15.114 ; 15.599 ; 15.583 ;
; vermelho   ; cor[20]     ; 14.434 ; 14.335 ; 14.785 ; 14.804 ;
; vermelho   ; cor[21]     ; 14.848 ; 13.404 ; 13.897 ; 15.248 ;
; vermelho   ; cor[22]     ; 15.953 ; 15.585 ; 16.285 ; 16.204 ;
; vermelho   ; cor[23]     ; 15.270 ; 15.335 ; 15.826 ; 15.690 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; amarelo    ; cor[0]      ; 13.009 ; 11.939 ; 12.340 ; 13.410 ;
; amarelo    ; cor[1]      ; 13.194 ; 12.086 ; 12.525 ; 13.557 ;
; amarelo    ; cor[2]      ; 12.141 ; 12.182 ; 12.625 ; 12.220 ;
; amarelo    ; cor[3]      ; 12.976 ; 11.864 ; 12.307 ; 13.335 ;
; amarelo    ; cor[4]      ; 11.316 ; 11.536 ; 11.963 ; 11.450 ;
; amarelo    ; cor[5]      ; 11.400 ; 11.618 ; 12.123 ; 11.462 ;
; amarelo    ; cor[6]      ; 12.223 ; 12.246 ; 12.704 ; 12.262 ;
; amarelo    ; cor[7]      ; 12.267 ; 11.809 ; 12.111 ; 12.532 ;
; amarelo    ; cor[8]      ; 12.149 ; 11.563 ; 11.993 ; 12.286 ;
; amarelo    ; cor[9]      ; 11.363 ; 11.581 ; 12.086 ; 11.425 ;
; amarelo    ; cor[10]     ; 12.176 ; 12.510 ; 13.018 ; 12.370 ;
; amarelo    ; cor[11]     ; 11.937 ; 11.473 ; 11.781 ; 12.196 ;
; amarelo    ; cor[12]     ; 11.551 ; 11.009 ; 11.395 ; 11.732 ;
; amarelo    ; cor[13]     ; 12.633 ; 12.424 ; 12.915 ; 12.615 ;
; amarelo    ; cor[14]     ; 12.673 ; 12.418 ; 12.719 ; 12.724 ;
; amarelo    ; cor[15]     ; 13.482 ; 12.865 ; 13.378 ; 13.557 ;
; amarelo    ; cor[16]     ; 11.999 ; 11.877 ; 12.242 ; 12.115 ;
; amarelo    ; cor[17]     ; 11.756 ; 11.992 ; 12.479 ; 11.836 ;
; amarelo    ; cor[18]     ; 11.231 ; 11.489 ; 11.954 ; 11.333 ;
; amarelo    ; cor[19]     ; 11.999 ; 11.877 ; 12.242 ; 12.115 ;
; amarelo    ; cor[20]     ; 11.218 ; 11.130 ; 11.461 ; 11.368 ;
; amarelo    ; cor[21]     ; 11.041 ; 10.986 ; 11.274 ; 11.147 ;
; amarelo    ; cor[22]     ; 11.777 ; 11.847 ; 12.371 ; 11.798 ;
; amarelo    ; cor[23]     ; 11.359 ; 10.917 ; 11.327 ; 11.499 ;
; azul       ; cor[0]      ; 13.095 ; 13.525 ; 13.910 ; 13.202 ;
; azul       ; cor[1]      ; 13.280 ; 13.672 ; 14.095 ; 13.349 ;
; azul       ; cor[2]      ; 13.380 ; 13.434 ; 13.849 ; 13.445 ;
; azul       ; cor[3]      ; 13.062 ; 13.450 ; 13.877 ; 13.127 ;
; azul       ; cor[4]      ; 12.902 ; 12.664 ; 13.024 ; 12.985 ;
; azul       ; cor[5]      ; 12.986 ; 12.676 ; 13.108 ; 12.997 ;
; azul       ; cor[6]      ; 13.459 ; 13.299 ; 13.686 ; 13.509 ;
; azul       ; cor[7]      ; 13.281 ; 13.395 ; 13.646 ; 13.357 ;
; azul       ; cor[8]      ; 13.039 ; 13.149 ; 13.528 ; 13.112 ;
; azul       ; cor[9]      ; 12.949 ; 12.639 ; 13.071 ; 12.960 ;
; azul       ; cor[10]     ; 13.762 ; 13.125 ; 13.439 ; 13.888 ;
; azul       ; cor[11]     ; 12.995 ; 13.059 ; 13.316 ; 13.181 ;
; azul       ; cor[12]     ; 12.609 ; 12.595 ; 12.930 ; 12.717 ;
; azul       ; cor[13]     ; 13.670 ; 13.694 ; 14.227 ; 13.687 ;
; azul       ; cor[14]     ; 13.909 ; 13.761 ; 14.136 ; 13.971 ;
; azul       ; cor[15]     ; 14.592 ; 14.312 ; 14.745 ; 14.573 ;
; azul       ; cor[16]     ; 13.291 ; 13.329 ; 13.707 ; 13.430 ;
; azul       ; cor[17]     ; 13.342 ; 13.050 ; 13.464 ; 13.371 ;
; azul       ; cor[18]     ; 12.817 ; 12.547 ; 12.939 ; 12.868 ;
; azul       ; cor[19]     ; 13.291 ; 13.329 ; 13.707 ; 13.430 ;
; azul       ; cor[20]     ; 12.510 ; 12.582 ; 12.926 ; 12.683 ;
; azul       ; cor[21]     ; 12.488 ; 12.361 ; 12.749 ; 12.682 ;
; azul       ; cor[22]     ; 13.235 ; 12.877 ; 13.371 ; 13.225 ;
; azul       ; cor[23]     ; 12.082 ; 12.503 ; 12.897 ; 12.180 ;
; verde      ; cor[0]      ; 13.348 ; 12.737 ; 13.218 ; 13.828 ;
; verde      ; cor[1]      ; 13.533 ; 12.884 ; 13.403 ; 13.975 ;
; verde      ; cor[2]      ; 12.939 ; 12.715 ; 13.282 ; 13.063 ;
; verde      ; cor[3]      ; 13.315 ; 12.662 ; 13.185 ; 13.753 ;
; verde      ; cor[4]      ; 12.114 ; 11.945 ; 12.457 ; 12.293 ;
; verde      ; cor[5]      ; 12.198 ; 11.957 ; 12.541 ; 12.305 ;
; verde      ; cor[6]      ; 13.021 ; 12.757 ; 13.364 ; 13.105 ;
; verde      ; cor[7]      ; 12.606 ; 12.607 ; 12.954 ; 12.950 ;
; verde      ; cor[8]      ; 12.488 ; 12.361 ; 12.836 ; 12.704 ;
; verde      ; cor[9]      ; 12.161 ; 11.920 ; 12.504 ; 12.268 ;
; verde      ; cor[10]     ; 12.974 ; 12.849 ; 13.436 ; 13.196 ;
; verde      ; cor[11]     ; 12.276 ; 12.271 ; 12.624 ; 12.614 ;
; verde      ; cor[12]     ; 11.890 ; 11.807 ; 12.238 ; 12.150 ;
; verde      ; cor[13]     ; 13.303 ; 13.003 ; 13.645 ; 13.350 ;
; verde      ; cor[14]     ; 13.214 ; 13.216 ; 13.562 ; 13.559 ;
; verde      ; cor[15]     ; 13.838 ; 13.663 ; 14.221 ; 14.006 ;
; verde      ; cor[16]     ; 12.737 ; 12.610 ; 13.085 ; 12.958 ;
; verde      ; cor[17]     ; 12.554 ; 12.331 ; 12.897 ; 12.679 ;
; verde      ; cor[18]     ; 12.029 ; 11.828 ; 12.372 ; 12.176 ;
; verde      ; cor[19]     ; 12.737 ; 12.610 ; 13.085 ; 12.958 ;
; verde      ; cor[20]     ; 11.956 ; 11.863 ; 12.304 ; 12.211 ;
; verde      ; cor[21]     ; 11.769 ; 11.642 ; 12.117 ; 11.990 ;
; verde      ; cor[22]     ; 12.447 ; 12.186 ; 12.789 ; 12.533 ;
; verde      ; cor[23]     ; 12.157 ; 11.715 ; 12.205 ; 12.342 ;
; vermelho   ; cor[0]      ; 13.053 ; 12.442 ; 12.798 ; 13.408 ;
; vermelho   ; cor[1]      ; 13.238 ; 12.589 ; 12.983 ; 13.555 ;
; vermelho   ; cor[2]      ; 12.535 ; 12.420 ; 12.862 ; 12.592 ;
; vermelho   ; cor[3]      ; 13.020 ; 12.367 ; 12.765 ; 13.333 ;
; vermelho   ; cor[4]      ; 11.710 ; 11.650 ; 12.037 ; 11.822 ;
; vermelho   ; cor[5]      ; 11.794 ; 11.662 ; 12.121 ; 11.834 ;
; vermelho   ; cor[6]      ; 12.617 ; 12.462 ; 12.944 ; 12.634 ;
; vermelho   ; cor[7]      ; 12.311 ; 12.203 ; 12.483 ; 12.530 ;
; vermelho   ; cor[8]      ; 12.193 ; 11.957 ; 12.365 ; 12.284 ;
; vermelho   ; cor[9]      ; 11.757 ; 11.625 ; 12.084 ; 11.797 ;
; vermelho   ; cor[10]     ; 12.679 ; 12.457 ; 12.906 ; 12.776 ;
; vermelho   ; cor[11]     ; 11.981 ; 11.867 ; 12.153 ; 12.194 ;
; vermelho   ; cor[12]     ; 11.595 ; 11.403 ; 11.767 ; 11.730 ;
; vermelho   ; cor[13]     ; 13.008 ; 12.611 ; 13.115 ; 12.930 ;
; vermelho   ; cor[14]     ; 12.919 ; 12.812 ; 13.091 ; 13.096 ;
; vermelho   ; cor[15]     ; 13.543 ; 13.259 ; 13.750 ; 13.586 ;
; vermelho   ; cor[16]     ; 12.393 ; 12.271 ; 12.614 ; 12.487 ;
; vermelho   ; cor[17]     ; 12.150 ; 12.036 ; 12.477 ; 12.208 ;
; vermelho   ; cor[18]     ; 11.625 ; 11.533 ; 11.952 ; 11.705 ;
; vermelho   ; cor[19]     ; 12.393 ; 12.271 ; 12.614 ; 12.487 ;
; vermelho   ; cor[20]     ; 11.612 ; 11.524 ; 11.833 ; 11.740 ;
; vermelho   ; cor[21]     ; 11.435 ; 11.347 ; 11.646 ; 11.519 ;
; vermelho   ; cor[22]     ; 12.152 ; 11.794 ; 12.259 ; 12.113 ;
; vermelho   ; cor[23]     ; 11.753 ; 11.420 ; 11.785 ; 11.871 ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; ControladorPrincipal:inst|estado_atual.paridade      ; -2.142 ; -180.336      ;
; ControladorPrincipal:inst|estado_atual.inicio        ; -1.992 ; -38.192       ;
; ControladorPrincipal:inst|clock_memory               ; -1.771 ; -450.047      ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; -1.665 ; -23.276       ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; -0.599 ; -6.694        ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; -0.124 ; -0.124        ;
+------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                             ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; ControladorPrincipal:inst|estado_atual.inicio        ; -0.748 ; -13.016       ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.703 ; -7.991        ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; -0.121 ; -0.410        ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; -0.085 ; -0.085        ;
; ControladorPrincipal:inst|clock_memory               ; 0.263  ; 0.000         ;
; ControladorPrincipal:inst|estado_atual.paridade      ; 0.372  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                              ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; ControladorPrincipal:inst|clock_memory               ; -1.000 ; -516.000      ;
; ControladorPrincipal:inst|estado_atual.paridade      ; 0.257  ; 0.000         ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.278  ; 0.000         ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; 0.310  ; 0.000         ;
; ControladorPrincipal:inst|estado_atual.inicio        ; 0.313  ; 0.000         ;
; inclk0                                               ; 9.574  ; 0.000         ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; 19.781 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.paridade'                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                          ; Launch Clock                           ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -2.142 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a95        ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.403      ; 2.122      ;
; -2.049 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a31        ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.394      ; 2.020      ;
; -1.984 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a223       ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.454      ; 2.015      ;
; -1.826 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a128       ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.319      ; 1.993      ;
; -1.786 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a0         ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.334      ; 1.968      ;
; -1.769 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a201       ; ControladorPrincipal:inst|oitoPixels_8bits_2[9]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.304      ; 1.938      ;
; -1.729 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a192       ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.348      ; 1.925      ;
; -1.725 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a137       ; ControladorPrincipal:inst|oitoPixels_8bits_2[9]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.353      ; 1.943      ;
; -1.723 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a121       ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.323      ; 1.919      ;
; -1.711 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a160       ; ControladorPrincipal:inst|oitoPixels_8bits_2[32] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.346      ; 2.117      ;
; -1.687 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a222       ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.442      ; 1.624      ;
; -1.678 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a159       ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.469      ; 1.724      ;
; -1.621 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a30        ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.457      ; 1.573      ;
; -1.619 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a94        ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.440      ; 1.554      ;
; -1.616 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a64        ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.390      ; 1.854      ;
; -1.612 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a158       ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.493      ; 1.600      ;
; -1.608 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a148       ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.327      ; 1.994      ;
; -1.577 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a70        ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.325      ; 1.964      ;
; -1.569 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a252       ; ControladorPrincipal:inst|oitoPixels_8bits_2[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.348      ; 1.977      ;
; -1.560 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a249       ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.380      ; 1.813      ;
; -1.555 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a235       ; ControladorPrincipal:inst|oitoPixels_8bits_2[43] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.347      ; 1.965      ;
; -1.550 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a160       ; ControladorPrincipal:inst|oitoPixels_8bits_1[32] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.491      ; 2.134      ;
; -1.540 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a155       ; ControladorPrincipal:inst|oitoPixels_8bits_2[27] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.375      ; 2.072      ;
; -1.536 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a149       ; ControladorPrincipal:inst|oitoPixels_8bits_1[21] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.460      ; 2.089      ;
; -1.535 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a130       ; ControladorPrincipal:inst|oitoPixels_8bits_1[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.528      ; 2.080      ;
; -1.531 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a166       ; ControladorPrincipal:inst|oitoPixels_8bits_2[38] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.311      ; 1.905      ;
; -1.531 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a57        ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.333      ; 1.737      ;
; -1.528 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a165       ; ControladorPrincipal:inst|oitoPixels_8bits_2[37] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.323      ; 1.913      ;
; -1.528 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a6         ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.304      ; 1.894      ;
; -1.527 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a133       ; ControladorPrincipal:inst|oitoPixels_8bits_2[5]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.344      ; 1.933      ;
; -1.527 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a156       ; ControladorPrincipal:inst|oitoPixels_8bits_1[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.487      ; 2.108      ;
; -1.522 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a130       ; ControladorPrincipal:inst|oitoPixels_8bits_2[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.390      ; 1.914      ;
; -1.522 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a70        ; ControladorPrincipal:inst|oitoPixels_8bits_1[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.465      ; 2.061      ;
; -1.517 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a38        ; ControladorPrincipal:inst|oitoPixels_8bits_2[38] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.322      ; 1.902      ;
; -1.515 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a109       ; ControladorPrincipal:inst|oitoPixels_8bits_2[45] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.318      ; 1.896      ;
; -1.514 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a189       ; ControladorPrincipal:inst|oitoPixels_8bits_2[61] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.302      ; 1.878      ;
; -1.511 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a116       ; ControladorPrincipal:inst|oitoPixels_8bits_2[52] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.290      ; 1.863      ;
; -1.509 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a156       ; ControladorPrincipal:inst|oitoPixels_8bits_2[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.430      ; 1.940      ;
; -1.509 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a188       ; ControladorPrincipal:inst|oitoPixels_8bits_2[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.368      ; 1.937      ;
; -1.508 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a173       ; ControladorPrincipal:inst|oitoPixels_8bits_2[45] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.352      ; 1.923      ;
; -1.507 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a186       ; ControladorPrincipal:inst|oitoPixels_8bits_2[58] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.410      ; 1.915      ;
; -1.506 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a20        ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.311      ; 1.876      ;
; -1.502 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a28        ; ControladorPrincipal:inst|oitoPixels_8bits_1[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.504      ; 2.100      ;
; -1.496 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a152       ; ControladorPrincipal:inst|oitoPixels_8bits_2[24] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.304      ; 1.863      ;
; -1.496 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a107       ; ControladorPrincipal:inst|oitoPixels_8bits_2[43] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.380      ; 1.939      ;
; -1.495 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a84        ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.315      ; 1.869      ;
; -1.494 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a97        ; ControladorPrincipal:inst|oitoPixels_8bits_2[33] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.326      ; 1.883      ;
; -1.491 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.566      ; 1.634      ;
; -1.489 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a149       ; ControladorPrincipal:inst|oitoPixels_8bits_2[21] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.313      ; 1.956      ;
; -1.488 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a58        ; ControladorPrincipal:inst|oitoPixels_8bits_2[58] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.401      ; 1.887      ;
; -1.486 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a251       ; ControladorPrincipal:inst|oitoPixels_8bits_2[59] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.358      ; 1.998      ;
; -1.484 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a28        ; ControladorPrincipal:inst|oitoPixels_8bits_2[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.447      ; 1.932      ;
; -1.483 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a254       ; ControladorPrincipal:inst|oitoPixels_8bits_2[62] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.325      ; 1.870      ;
; -1.482 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a111       ; ControladorPrincipal:inst|oitoPixels_8bits_2[47] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.321      ; 1.865      ;
; -1.481 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a170       ; ControladorPrincipal:inst|oitoPixels_8bits_2[42] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.322      ; 1.960      ;
; -1.481 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a101       ; ControladorPrincipal:inst|oitoPixels_8bits_2[37] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.324      ; 1.867      ;
; -1.480 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a95        ; ControladorPrincipal:inst|oitoPixels_8bits_1[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.469      ; 2.043      ;
; -1.478 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a11        ; ControladorPrincipal:inst|oitoPixels_8bits_2[11] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.324      ; 1.863      ;
; -1.476 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a106       ; ControladorPrincipal:inst|oitoPixels_8bits_2[42] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.302      ; 1.935      ;
; -1.474 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a146       ; ControladorPrincipal:inst|oitoPixels_8bits_2[18] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.377      ; 1.852      ;
; -1.473 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a6         ; ControladorPrincipal:inst|oitoPixels_8bits_1[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.444      ; 1.991      ;
; -1.471 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a79        ; ControladorPrincipal:inst|oitoPixels_8bits_2[15] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.322      ; 1.856      ;
; -1.471 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a55        ; ControladorPrincipal:inst|oitoPixels_8bits_2[55] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.381      ; 1.935      ;
; -1.470 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a203       ; ControladorPrincipal:inst|oitoPixels_8bits_2[11] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.328      ; 1.859      ;
; -1.469 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a131       ; ControladorPrincipal:inst|oitoPixels_8bits_2[3]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.377      ; 1.847      ;
; -1.469 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a132       ; ControladorPrincipal:inst|oitoPixels_8bits_2[4]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.322      ; 1.853      ;
; -1.469 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a183       ; ControladorPrincipal:inst|oitoPixels_8bits_2[55] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.384      ; 1.936      ;
; -1.468 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a146       ; ControladorPrincipal:inst|oitoPixels_8bits_1[18] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.456      ; 2.018      ;
; -1.467 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a219       ; ControladorPrincipal:inst|oitoPixels_8bits_2[27] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.328      ; 1.952      ;
; -1.465 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a79        ; ControladorPrincipal:inst|oitoPixels_8bits_1[15] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.465      ; 2.087      ;
; -1.464 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a73        ; ControladorPrincipal:inst|oitoPixels_8bits_2[9]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.309      ; 1.638      ;
; -1.463 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a210       ; ControladorPrincipal:inst|oitoPixels_8bits_2[18] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.367      ; 1.831      ;
; -1.461 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a105       ; ControladorPrincipal:inst|oitoPixels_8bits_2[41] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.330      ; 1.853      ;
; -1.461 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a66        ; ControladorPrincipal:inst|oitoPixels_8bits_1[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.576      ; 2.054      ;
; -1.460 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a167       ; ControladorPrincipal:inst|oitoPixels_8bits_2[39] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.336      ; 1.856      ;
; -1.460 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a131       ; ControladorPrincipal:inst|oitoPixels_8bits_1[3]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.455      ; 2.010      ;
; -1.460 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a185       ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.364      ; 1.697      ;
; -1.457 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a194       ; ControladorPrincipal:inst|oitoPixels_8bits_1[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.582      ; 2.056      ;
; -1.457 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a210       ; ControladorPrincipal:inst|oitoPixels_8bits_1[18] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.446      ; 1.997      ;
; -1.457 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a169       ; ControladorPrincipal:inst|oitoPixels_8bits_2[41] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.329      ; 1.848      ;
; -1.456 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a241       ; ControladorPrincipal:inst|oitoPixels_8bits_2[49] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.372      ; 1.986      ;
; -1.456 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a32        ; ControladorPrincipal:inst|oitoPixels_8bits_2[32] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.327      ; 1.843      ;
; -1.455 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a255       ; ControladorPrincipal:inst|oitoPixels_8bits_2[63] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.455      ; 1.910      ;
; -1.455 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a100       ; ControladorPrincipal:inst|oitoPixels_8bits_2[36] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.372      ; 1.991      ;
; -1.454 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a47        ; ControladorPrincipal:inst|oitoPixels_8bits_2[47] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.312      ; 1.828      ;
; -1.452 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a77        ; ControladorPrincipal:inst|oitoPixels_8bits_2[13] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.376      ; 1.889      ;
; -1.451 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a126       ; ControladorPrincipal:inst|oitoPixels_8bits_2[62] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.305      ; 1.818      ;
; -1.450 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a150       ; ControladorPrincipal:inst|oitoPixels_8bits_2[22] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.422      ; 1.890      ;
; -1.449 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a134       ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.356      ; 1.867      ;
; -1.448 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a66        ; ControladorPrincipal:inst|oitoPixels_8bits_2[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.438      ; 1.888      ;
; -1.448 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a180       ; ControladorPrincipal:inst|oitoPixels_8bits_2[52] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.317      ; 1.827      ;
; -1.448 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a62        ; ControladorPrincipal:inst|oitoPixels_8bits_2[62] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.314      ; 1.824      ;
; -1.447 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a150       ; ControladorPrincipal:inst|oitoPixels_8bits_1[22] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.448      ; 2.053      ;
; -1.445 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a74        ; ControladorPrincipal:inst|oitoPixels_8bits_2[10] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.391      ; 1.837      ;
; -1.445 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a39        ; ControladorPrincipal:inst|oitoPixels_8bits_2[39] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.321      ; 1.826      ;
; -1.444 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a29        ; ControladorPrincipal:inst|oitoPixels_8bits_1[29] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.471      ; 2.009      ;
; -1.444 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a194       ; ControladorPrincipal:inst|oitoPixels_8bits_2[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.444      ; 1.890      ;
; -1.442 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a207       ; ControladorPrincipal:inst|oitoPixels_8bits_2[15] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.334      ; 1.839      ;
; -1.440 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a186       ; ControladorPrincipal:inst|oitoPixels_8bits_1[58] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.488      ; 2.082      ;
; -1.440 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a198       ; ControladorPrincipal:inst|oitoPixels_8bits_2[6]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; 0.500        ; 0.331      ; 1.833      ;
+--------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.inicio'                                                                                                                                                ;
+--------+---------------------------------+---------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                                         ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; -1.992 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.295     ; 1.746      ;
; -1.964 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.297     ; 1.721      ;
; -1.957 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.298     ; 1.725      ;
; -1.937 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.294     ; 1.692      ;
; -1.929 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.278     ; 1.706      ;
; -1.913 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.295     ; 1.672      ;
; -1.909 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.296     ; 1.667      ;
; -1.902 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.273     ; 1.684      ;
; -1.902 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.297     ; 1.671      ;
; -1.898 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.205     ; 1.685      ;
; -1.895 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.273     ; 1.690      ;
; -1.893 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.295     ; 1.652      ;
; -1.889 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.279     ; 1.665      ;
; -1.886 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.296     ; 1.656      ;
; -1.877 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.293     ; 1.633      ;
; -1.876 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.274     ; 1.655      ;
; -1.869 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.273     ; 1.649      ;
; -1.859 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.300     ; 1.608      ;
; -1.858 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.294     ; 1.618      ;
; -1.855 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.280     ; 1.628      ;
; -1.853 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.206     ; 1.639      ;
; -1.847 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.272     ; 1.630      ;
; -1.843 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.204     ; 1.631      ;
; -1.842 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.293     ; 1.603      ;
; -1.840 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.272     ; 1.636      ;
; -1.831 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.302     ; 1.583      ;
; -1.831 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.271     ; 1.615      ;
; -1.831 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.372     ; 1.513      ;
; -1.827 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.302     ; 1.579      ;
; -1.824 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.303     ; 1.587      ;
; -1.824 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.373     ; 1.517      ;
; -1.821 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.273     ; 1.601      ;
; -1.820 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.303     ; 1.583      ;
; -1.818 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.277     ; 1.596      ;
; -1.816 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.370     ; 1.495      ;
; -1.814 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.272     ; 1.595      ;
; -1.810 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.300     ; 1.559      ;
; -1.805 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.272     ; 1.586      ;
; -1.804 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.274     ; 1.579      ;
; -1.802 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.220     ; 1.574      ;
; -1.798 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.205     ; 1.585      ;
; -1.783 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.203     ; 1.572      ;
; -1.782 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.300     ; 1.531      ;
; -1.780 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.300     ; 1.534      ;
; -1.780 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.271     ; 1.577      ;
; -1.780 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.370     ; 1.464      ;
; -1.776 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.276     ; 1.554      ;
; -1.776 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.300     ; 1.530      ;
; -1.765 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.210     ; 1.547      ;
; -1.765 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.278     ; 1.542      ;
; -1.754 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.302     ; 1.506      ;
; -1.754 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.271     ; 1.536      ;
; -1.747 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.303     ; 1.510      ;
; -1.747 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.219     ; 1.520      ;
; -1.743 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.279     ; 1.517      ;
; -1.743 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.349     ; 1.447      ;
; -1.739 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.279     ; 1.513      ;
; -1.738 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.204     ; 1.526      ;
; -1.736 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.278     ; 1.511      ;
; -1.735 ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.275     ; 1.509      ;
; -1.725 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.274     ; 1.505      ;
; -1.722 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.280     ; 1.434      ;
; -1.720 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.211     ; 1.501      ;
; -1.716 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.210     ; 1.498      ;
; -1.710 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.184     ; 1.518      ;
; -1.709 ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.373     ; 1.390      ;
; -1.707 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.302     ; 1.459      ;
; -1.703 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.300     ; 1.457      ;
; -1.700 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.303     ; 1.463      ;
; -1.699 ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.356     ; 1.392      ;
; -1.693 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.348     ; 1.398      ;
; -1.688 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.210     ; 1.470      ;
; -1.687 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.300     ; 1.436      ;
; -1.687 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.278     ; 1.462      ;
; -1.687 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.218     ; 1.461      ;
; -1.686 ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.371     ; 1.364      ;
; -1.671 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.211     ; 1.452      ;
; -1.669 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.225     ; 1.436      ;
; -1.661 ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.356     ; 1.359      ;
; -1.659 ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.278     ; 1.430      ;
; -1.659 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.278     ; 1.434      ;
; -1.658 ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.371     ; 1.341      ;
; -1.656 ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.275     ; 1.435      ;
; -1.656 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.300     ; 1.410      ;
; -1.626 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.295     ; 1.323      ;
; -1.620 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.225     ; 1.387      ;
; -1.614 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.199     ; 1.407      ;
; -1.593 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.210     ; 1.375      ;
; -1.592 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.225     ; 1.359      ;
; -1.587 ; ControladorPrincipal:inst|x[0]  ; ControladorPrincipal:inst|x[0]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.205     ; 1.361      ;
; -1.583 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.278     ; 1.360      ;
; -1.573 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.278     ; 1.348      ;
; -1.545 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.278     ; 1.335      ;
; -1.545 ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.200     ; 1.337      ;
; -1.522 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.277     ; 1.311      ;
; -1.522 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.278     ; 1.299      ;
; -1.510 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.281     ; 1.221      ;
; -1.497 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.225     ; 1.264      ;
; -1.496 ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.296     ; 1.192      ;
; -1.460 ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.500        ; -0.277     ; 1.237      ;
+--------+---------------------------------+---------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ControladorPrincipal:inst|clock_memory'                                                                                                                                                                                                                                ;
+--------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                                     ; Launch Clock                                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.771 ; ControladorPrincipal:inst|address[3]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a70~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.127     ; 2.153      ;
; -1.760 ; ControladorPrincipal:inst|address[3]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a83~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.131     ; 2.138      ;
; -1.755 ; ControladorPrincipal:inst|address[3]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a88~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.135     ; 2.129      ;
; -1.746 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a249~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.085     ; 2.170      ;
; -1.689 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a155~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.092     ; 2.106      ;
; -1.686 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a84~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.034     ; 2.161      ;
; -1.673 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a249~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.086     ; 2.096      ;
; -1.660 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a187~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.131     ; 2.038      ;
; -1.657 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a82~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.099     ; 2.067      ;
; -1.653 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a155~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.093     ; 2.069      ;
; -1.646 ; ControladorPrincipal:inst|address[1]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a112~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.162     ; 1.993      ;
; -1.640 ; ControladorPrincipal:inst|address[5]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a31~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.114     ; 2.035      ;
; -1.639 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a187~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.052     ; 2.096      ;
; -1.636 ; ControladorPrincipal:inst|address[5]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a247~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.111     ; 2.034      ;
; -1.635 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a138~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.081     ; 2.063      ;
; -1.632 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a254~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.123     ; 2.018      ;
; -1.632 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a113~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.078     ; 2.063      ;
; -1.626 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a228~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.078     ; 2.057      ;
; -1.623 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a227~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.061     ; 2.071      ;
; -1.622 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a194~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.071     ; 2.060      ;
; -1.620 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a64~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.085     ; 2.044      ;
; -1.616 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a235~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.135     ; 1.990      ;
; -1.613 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a254~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.044     ; 2.078      ;
; -1.613 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a66~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.066     ; 2.056      ;
; -1.611 ; ControladorPrincipal:inst|address[0]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a88~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.135     ; 1.985      ;
; -1.609 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a227~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.140     ; 1.978      ;
; -1.603 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a14~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.037     ; 2.075      ;
; -1.603 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a187~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.053     ; 2.059      ;
; -1.600 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a232~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.094     ; 2.015      ;
; -1.599 ; ControladorPrincipal:inst|address[3]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a182~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.123     ; 1.985      ;
; -1.599 ; ControladorPrincipal:inst|address[1]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a196~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.162     ; 1.946      ;
; -1.599 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a138~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.082     ; 2.026      ;
; -1.596 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a118~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.064     ; 2.041      ;
; -1.592 ; ControladorPrincipal:inst|address[1]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a240~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.155     ; 1.946      ;
; -1.591 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a84~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.035     ; 2.065      ;
; -1.589 ; ControladorPrincipal:inst|address[5]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a194~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.163     ; 1.935      ;
; -1.584 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a255~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.079     ; 2.014      ;
; -1.580 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a160~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.067     ; 2.022      ;
; -1.580 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a223~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.079     ; 2.010      ;
; -1.580 ; ControladorPrincipal:inst|address[7]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a148~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.136     ; 1.953      ;
; -1.579 ; ControladorPrincipal:inst|address[7]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a176~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.128     ; 1.960      ;
; -1.578 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a241~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.072     ; 2.015      ;
; -1.578 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a68~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.072     ; 2.015      ;
; -1.577 ; ControladorPrincipal:inst|address[5]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a249~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.177     ; 1.909      ;
; -1.576 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a212~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.037     ; 2.048      ;
; -1.576 ; ControladorPrincipal:inst|address[5]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a228~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.170     ; 1.915      ;
; -1.575 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a221~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.042     ; 2.042      ;
; -1.570 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a188~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.074     ; 2.005      ;
; -1.567 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a234~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.144     ; 1.932      ;
; -1.566 ; ControladorPrincipal:inst|address[12] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a224~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.100     ; 1.975      ;
; -1.565 ; ControladorPrincipal:inst|address[7]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a58~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.132     ; 1.942      ;
; -1.563 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a159~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.094     ; 1.978      ;
; -1.562 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a217~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.139     ; 1.932      ;
; -1.562 ; ControladorPrincipal:inst|address[5]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a79~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.118     ; 1.953      ;
; -1.562 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a237~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.049     ; 2.022      ;
; -1.562 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a82~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.100     ; 1.971      ;
; -1.561 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a246~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.051     ; 2.019      ;
; -1.561 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a229~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.132     ; 1.938      ;
; -1.561 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a250~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.038     ; 2.032      ;
; -1.560 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a251~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.074     ; 1.995      ;
; -1.560 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a234~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.065     ; 2.004      ;
; -1.559 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a219~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.047     ; 2.021      ;
; -1.558 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a216~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.042     ; 2.025      ;
; -1.557 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a235~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.056     ; 2.010      ;
; -1.556 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a191~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.087     ; 1.978      ;
; -1.555 ; ControladorPrincipal:inst|address[3]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a200~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.120     ; 1.944      ;
; -1.555 ; ControladorPrincipal:inst|address[1]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a254~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.138     ; 1.926      ;
; -1.554 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a100~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.009     ; 2.054      ;
; -1.553 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a137~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.060     ; 2.002      ;
; -1.553 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a228~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.079     ; 1.983      ;
; -1.550 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a227~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.062     ; 1.997      ;
; -1.549 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a112~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.147     ; 1.911      ;
; -1.549 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a194~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.072     ; 1.986      ;
; -1.548 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a152~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.026     ; 2.031      ;
; -1.548 ; ControladorPrincipal:inst|address[7]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a166~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.111     ; 1.946      ;
; -1.548 ; ControladorPrincipal:inst|address[2]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a203~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.131     ; 1.926      ;
; -1.548 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a226~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.066     ; 1.991      ;
; -1.547 ; ControladorPrincipal:inst|address[0]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a84~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.128     ; 1.928      ;
; -1.547 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a69~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.047     ; 2.009      ;
; -1.546 ; ControladorPrincipal:inst|address[9]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a153~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.155     ; 1.900      ;
; -1.545 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a14~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.038     ; 2.016      ;
; -1.544 ; ControladorPrincipal:inst|address[3]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a211~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.117     ; 1.936      ;
; -1.544 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a160~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.068     ; 1.985      ;
; -1.543 ; ControladorPrincipal:inst|address[12] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a182~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.109     ; 1.943      ;
; -1.542 ; ControladorPrincipal:inst|address[1]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a216~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.136     ; 1.915      ;
; -1.541 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a209~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.067     ; 1.983      ;
; -1.541 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a199~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.018     ; 2.032      ;
; -1.540 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a254~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.045     ; 2.004      ;
; -1.539 ; ControladorPrincipal:inst|address[7]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a47~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.110     ; 1.938      ;
; -1.539 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a116~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.009     ; 2.039      ;
; -1.538 ; ControladorPrincipal:inst|address[0]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a200~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.120     ; 1.927      ;
; -1.538 ; ControladorPrincipal:inst|address[0]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a70~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.127     ; 1.920      ;
; -1.537 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a113~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.079     ; 1.967      ;
; -1.536 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a93~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.070     ; 1.975      ;
; -1.535 ; ControladorPrincipal:inst|address[3]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a224~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.114     ; 1.930      ;
; -1.534 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a243~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.055     ; 1.988      ;
; -1.534 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a213~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.071     ; 1.972      ;
; -1.534 ; ControladorPrincipal:inst|address[14] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a188~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.075     ; 1.968      ;
; -1.533 ; ControladorPrincipal:inst|address[13] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a171~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.047     ; 1.995      ;
; -1.533 ; ControladorPrincipal:inst|address[5]  ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a149~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; 0.500        ; -0.111     ; 1.931      ;
+--------+---------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.implementar_x'                                                                                                                                                ;
+--------+---------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -1.665 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.032      ; 1.746      ;
; -1.637 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.030      ; 1.721      ;
; -1.630 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.029      ; 1.725      ;
; -1.610 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.033      ; 1.692      ;
; -1.602 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.049      ; 1.706      ;
; -1.586 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.032      ; 1.672      ;
; -1.582 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.031      ; 1.667      ;
; -1.575 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.054      ; 1.684      ;
; -1.575 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.030      ; 1.671      ;
; -1.571 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.122      ; 1.685      ;
; -1.568 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.054      ; 1.690      ;
; -1.566 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.032      ; 1.652      ;
; -1.562 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.048      ; 1.665      ;
; -1.559 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.031      ; 1.656      ;
; -1.550 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.034      ; 1.633      ;
; -1.549 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.053      ; 1.655      ;
; -1.542 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.054      ; 1.649      ;
; -1.532 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.027      ; 1.608      ;
; -1.531 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.033      ; 1.618      ;
; -1.528 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.047      ; 1.628      ;
; -1.526 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.121      ; 1.639      ;
; -1.520 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.055      ; 1.630      ;
; -1.516 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.123      ; 1.631      ;
; -1.515 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.034      ; 1.603      ;
; -1.513 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.055      ; 1.636      ;
; -1.504 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.025      ; 1.583      ;
; -1.504 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.056      ; 1.615      ;
; -1.504 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.045     ; 1.513      ;
; -1.500 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.025      ; 1.579      ;
; -1.497 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.024      ; 1.587      ;
; -1.497 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.046     ; 1.517      ;
; -1.494 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.054      ; 1.601      ;
; -1.493 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.024      ; 1.583      ;
; -1.491 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.050      ; 1.596      ;
; -1.489 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.043     ; 1.495      ;
; -1.487 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.055      ; 1.595      ;
; -1.483 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.027      ; 1.559      ;
; -1.478 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.055      ; 1.586      ;
; -1.477 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.053      ; 1.579      ;
; -1.475 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.107      ; 1.574      ;
; -1.471 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.122      ; 1.585      ;
; -1.456 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.124      ; 1.572      ;
; -1.455 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.027      ; 1.531      ;
; -1.453 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.027      ; 1.534      ;
; -1.453 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.056      ; 1.577      ;
; -1.453 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.043     ; 1.464      ;
; -1.449 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.051      ; 1.554      ;
; -1.449 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.027      ; 1.530      ;
; -1.438 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.117      ; 1.547      ;
; -1.438 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.049      ; 1.542      ;
; -1.427 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.025      ; 1.506      ;
; -1.427 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.056      ; 1.536      ;
; -1.420 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.024      ; 1.510      ;
; -1.420 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.108      ; 1.520      ;
; -1.416 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.048      ; 1.517      ;
; -1.416 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.022     ; 1.447      ;
; -1.412 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.048      ; 1.513      ;
; -1.411 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.123      ; 1.526      ;
; -1.409 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.049      ; 1.511      ;
; -1.408 ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.052      ; 1.509      ;
; -1.398 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.053      ; 1.505      ;
; -1.395 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.047      ; 1.434      ;
; -1.393 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.116      ; 1.501      ;
; -1.389 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.117      ; 1.498      ;
; -1.383 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.143      ; 1.518      ;
; -1.382 ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.046     ; 1.390      ;
; -1.380 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.025      ; 1.459      ;
; -1.376 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.027      ; 1.457      ;
; -1.373 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.024      ; 1.463      ;
; -1.372 ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.029     ; 1.392      ;
; -1.366 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.021     ; 1.398      ;
; -1.361 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.117      ; 1.470      ;
; -1.360 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.027      ; 1.436      ;
; -1.360 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.049      ; 1.462      ;
; -1.360 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.109      ; 1.461      ;
; -1.359 ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.044     ; 1.364      ;
; -1.344 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.116      ; 1.452      ;
; -1.342 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.102      ; 1.436      ;
; -1.334 ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.029     ; 1.359      ;
; -1.332 ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.049      ; 1.430      ;
; -1.332 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.049      ; 1.434      ;
; -1.331 ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; -0.044     ; 1.341      ;
; -1.329 ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.052      ; 1.435      ;
; -1.329 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.027      ; 1.410      ;
; -1.299 ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.032      ; 1.323      ;
; -1.293 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.102      ; 1.387      ;
; -1.287 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.128      ; 1.407      ;
; -1.266 ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.117      ; 1.375      ;
; -1.265 ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.102      ; 1.359      ;
; -1.260 ; ControladorPrincipal:inst|x[0]  ; ControladorPrincipal:inst|x[0]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.122      ; 1.361      ;
; -1.256 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.049      ; 1.360      ;
; -1.246 ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.049      ; 1.348      ;
; -1.245 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.048     ; 1.746      ;
; -1.218 ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.049      ; 1.335      ;
; -1.218 ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.127      ; 1.337      ;
; -1.217 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.050     ; 1.721      ;
; -1.210 ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.051     ; 1.725      ;
; -1.195 ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.050      ; 1.311      ;
; -1.195 ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.500        ; 0.049      ; 1.299      ;
; -1.190 ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 1.000        ; -0.047     ; 1.692      ;
+--------+---------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ControladorPrincipal:inst|estado_atual.acessar_mem'                                                                                                                                                                       ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                ; Launch Clock                                         ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.599 ; ControladorPrincipal:inst|x[14]                 ; ControladorPrincipal:inst|address[14]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.307     ; 0.330      ;
; -0.515 ; ControladorPrincipal:inst|x[6]                  ; ControladorPrincipal:inst|address[6]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.311     ; 0.190      ;
; -0.507 ; ControladorPrincipal:inst|x[13]                 ; ControladorPrincipal:inst|address[13]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.307     ; 0.327      ;
; -0.502 ; ControladorPrincipal:inst|x[10]                 ; ControladorPrincipal:inst|address[10]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.311     ; 0.189      ;
; -0.500 ; ControladorPrincipal:inst|x[12]                 ; ControladorPrincipal:inst|address[12]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.309     ; 0.189      ;
; -0.446 ; ControladorPrincipal:inst|x[7]                  ; ControladorPrincipal:inst|address[7]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.241     ; 0.191      ;
; -0.442 ; ControladorPrincipal:inst|x[1]                  ; ControladorPrincipal:inst|address[1]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.235     ; 0.192      ;
; -0.438 ; ControladorPrincipal:inst|x[3]                  ; ControladorPrincipal:inst|address[3]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.233     ; 0.191      ;
; -0.435 ; ControladorPrincipal:inst|x[5]                  ; ControladorPrincipal:inst|address[5]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.241     ; 0.192      ;
; -0.435 ; ControladorPrincipal:inst|x[2]                  ; ControladorPrincipal:inst|address[2]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.236     ; 0.185      ;
; -0.433 ; ControladorPrincipal:inst|x[11]                 ; ControladorPrincipal:inst|address[11]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.231     ; 0.188      ;
; -0.432 ; ControladorPrincipal:inst|x[8]                  ; ControladorPrincipal:inst|address[8]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.241     ; 0.189      ;
; -0.425 ; ControladorPrincipal:inst|x[9]                  ; ControladorPrincipal:inst|address[9]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.228     ; 0.183      ;
; -0.425 ; ControladorPrincipal:inst|x[4]                  ; ControladorPrincipal:inst|address[4]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; -0.241     ; 0.182      ;
; -0.276 ; ControladorPrincipal:inst|x[14]                 ; ControladorPrincipal:inst|address[14]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.484     ; 0.330      ;
; -0.192 ; ControladorPrincipal:inst|x[6]                  ; ControladorPrincipal:inst|address[6]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.488     ; 0.190      ;
; -0.184 ; ControladorPrincipal:inst|x[13]                 ; ControladorPrincipal:inst|address[13]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.484     ; 0.327      ;
; -0.179 ; ControladorPrincipal:inst|x[10]                 ; ControladorPrincipal:inst|address[10]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.488     ; 0.189      ;
; -0.177 ; ControladorPrincipal:inst|x[12]                 ; ControladorPrincipal:inst|address[12]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.486     ; 0.189      ;
; -0.123 ; ControladorPrincipal:inst|x[7]                  ; ControladorPrincipal:inst|address[7]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.418     ; 0.191      ;
; -0.119 ; ControladorPrincipal:inst|x[1]                  ; ControladorPrincipal:inst|address[1]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.412     ; 0.192      ;
; -0.115 ; ControladorPrincipal:inst|x[3]                  ; ControladorPrincipal:inst|address[3]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.410     ; 0.191      ;
; -0.112 ; ControladorPrincipal:inst|x[5]                  ; ControladorPrincipal:inst|address[5]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.418     ; 0.192      ;
; -0.112 ; ControladorPrincipal:inst|x[2]                  ; ControladorPrincipal:inst|address[2]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.413     ; 0.185      ;
; -0.110 ; ControladorPrincipal:inst|x[11]                 ; ControladorPrincipal:inst|address[11]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.408     ; 0.188      ;
; -0.109 ; ControladorPrincipal:inst|x[8]                  ; ControladorPrincipal:inst|address[8]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.418     ; 0.189      ;
; -0.108 ; ControladorPrincipal:inst|estado_atual.espera_1 ; ControladorPrincipal:inst|clock_memory ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; 0.326      ; 0.351      ;
; -0.102 ; ControladorPrincipal:inst|x[9]                  ; ControladorPrincipal:inst|address[9]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.405     ; 0.183      ;
; -0.102 ; ControladorPrincipal:inst|x[4]                  ; ControladorPrincipal:inst|address[4]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; -0.418     ; 0.182      ;
; -0.052 ; ControladorPrincipal:inst|x[0]                  ; ControladorPrincipal:inst|address[0]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.500        ; 1.605      ; 1.817      ;
; 0.271  ; ControladorPrincipal:inst|x[0]                  ; ControladorPrincipal:inst|address[0]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 1.000        ; 1.428      ; 1.817      ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                          ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                         ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.124 ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.118     ; 0.548      ;
; 0.025  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.118     ; 0.399      ;
; 0.031  ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.124     ; 0.387      ;
; 0.035  ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.118     ; 0.389      ;
; 0.074  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.118     ; 0.350      ;
; 0.396  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.118     ; 0.528      ;
; 0.574  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.118     ; 0.350      ;
; 0.577  ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.124     ; 0.341      ;
; 0.582  ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.118     ; 0.342      ;
; 0.592  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.118     ; 0.332      ;
; 36.553 ; interfacevga:inst9|l[6]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 3.385      ;
; 36.576 ; interfacevga:inst9|l[7]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 3.362      ;
; 36.663 ; interfacevga:inst9|l[4]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 3.275      ;
; 36.721 ; interfacevga:inst9|l[5]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 3.217      ;
; 36.912 ; interfacevga:inst9|l[3]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 3.026      ;
; 36.993 ; interfacevga:inst9|l[6]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.945      ;
; 37.018 ; interfacevga:inst9|l[7]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.920      ;
; 37.044 ; interfacevga:inst9|l[2]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.894      ;
; 37.091 ; interfacevga:inst9|l[8]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.847      ;
; 37.097 ; interfacevga:inst9|l[4]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.841      ;
; 37.121 ; interfacevga:inst9|l[6]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.817      ;
; 37.146 ; interfacevga:inst9|l[7]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.792      ;
; 37.156 ; interfacevga:inst9|l[5]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.782      ;
; 37.225 ; interfacevga:inst9|l[4]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.713      ;
; 37.239 ; interfacevga:inst9|l[9]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.699      ;
; 37.284 ; interfacevga:inst9|l[5]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.654      ;
; 37.317 ; interfacevga:inst9|l[1]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.621      ;
; 37.382 ; interfacevga:inst9|l[3]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.556      ;
; 37.394 ; interfacevga:inst9|contclk[6]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 2.547      ;
; 37.403 ; interfacevga:inst9|l[0]                              ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.535      ;
; 37.511 ; interfacevga:inst9|l[2]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.427      ;
; 37.521 ; interfacevga:inst9|l[3]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.417      ;
; 37.525 ; interfacevga:inst9|contclk[2]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 2.416      ;
; 37.561 ; interfacevga:inst9|l[8]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.377      ;
; 37.563 ; interfacevga:inst9|contclk[4]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 2.378      ;
; 37.629 ; interfacevga:inst9|contclk[0]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 2.312      ;
; 37.639 ; interfacevga:inst9|l[2]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.299      ;
; 37.642 ; interfacevga:inst9|contclk[3]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 2.299      ;
; 37.647 ; interfacevga:inst9|contclk[8]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 2.294      ;
; 37.680 ; interfacevga:inst9|contclk[1]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 2.261      ;
; 37.690 ; interfacevga:inst9|contclk[5]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 2.251      ;
; 37.694 ; interfacevga:inst9|l[8]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.244      ;
; 37.709 ; interfacevga:inst9|l[9]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.229      ;
; 37.787 ; interfacevga:inst9|l[1]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.151      ;
; 37.821 ; interfacevga:inst9|contclk[9]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 2.120      ;
; 37.848 ; interfacevga:inst9|l[9]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.090      ;
; 37.864 ; interfacevga:inst9|contclk[6]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 2.077      ;
; 37.873 ; interfacevga:inst9|l[0]                              ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.065      ;
; 37.917 ; interfacevga:inst9|contclk[7]                        ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 2.024      ;
; 37.926 ; interfacevga:inst9|l[1]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 2.012      ;
; 37.995 ; interfacevga:inst9|contclk[2]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 1.946      ;
; 38.003 ; interfacevga:inst9|contclk[6]                        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 1.938      ;
; 38.012 ; interfacevga:inst9|l[0]                              ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.049     ; 1.926      ;
; 38.033 ; interfacevga:inst9|contclk[4]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 1.908      ;
; 38.075 ; interfacevga:inst9|contclk[8]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 1.866      ;
; 38.099 ; interfacevga:inst9|contclk[0]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 1.842      ;
; 38.109 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|estado_atual.espera_2      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.044     ; 1.834      ;
; 38.112 ; interfacevga:inst9|contclk[3]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 1.829      ;
; 38.134 ; interfacevga:inst9|contclk[2]                        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 1.807      ;
; 38.150 ; interfacevga:inst9|contclk[1]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 1.791      ;
; 38.155 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[0]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 1.794      ;
; 38.155 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 1.794      ;
; 38.155 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 1.794      ;
; 38.155 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 1.794      ;
; 38.155 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 1.794      ;
; 38.155 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 1.794      ;
; 38.155 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 1.794      ;
; 38.155 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 1.794      ;
; 38.155 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 1.794      ;
; 38.155 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.038     ; 1.794      ;
; 38.160 ; interfacevga:inst9|contclk[5]                        ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 1.781      ;
; 38.172 ; interfacevga:inst9|contclk[4]                        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 1.769      ;
; 38.174 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[0]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.772      ;
; 38.174 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[1]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.772      ;
; 38.174 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[2]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.772      ;
; 38.174 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.772      ;
; 38.174 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.772      ;
; 38.174 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.772      ;
; 38.174 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.772      ;
; 38.174 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.772      ;
; 38.174 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.772      ;
; 38.174 ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.772      ;
; 38.195 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[0]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.751      ;
; 38.195 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.751      ;
; 38.195 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.751      ;
; 38.195 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.751      ;
; 38.195 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.751      ;
; 38.195 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.751      ;
; 38.195 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.751      ;
; 38.195 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.751      ;
; 38.195 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.751      ;
; 38.195 ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.751      ;
; 38.203 ; interfacevga:inst9|contclk[8]                        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.046     ; 1.738      ;
; 38.218 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[0]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.728      ;
; 38.218 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.728      ;
; 38.218 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.728      ;
; 38.218 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.728      ;
; 38.218 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.728      ;
; 38.218 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.728      ;
; 38.218 ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 1.728      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.inicio'                                                                                                                                                                           ;
+--------+------------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                              ; Launch Clock                                         ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; -0.748 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.562      ; 1.384      ;
; -0.744 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.562      ; 1.388      ;
; -0.735 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.568      ; 1.403      ;
; -0.724 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.565      ; 1.411      ;
; -0.710 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[5] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.562      ; 1.422      ;
; -0.703 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[6]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.936      ; 1.233      ;
; -0.703 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.551      ; 1.418      ;
; -0.697 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[12]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.922      ; 1.225      ;
; -0.678 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.560      ; 1.452      ;
; -0.674 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.544      ; 1.440      ;
; -0.653 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[2]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.859      ; 1.206      ;
; -0.643 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.444      ; 1.926      ;
; -0.632 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.547      ; 1.485      ;
; -0.626 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.484      ; 1.428      ;
; -0.624 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[8]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.866      ; 1.242      ;
; -0.621 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.557      ; 1.506      ;
; -0.620 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[10]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.937      ; 1.317      ;
; -0.620 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.554      ; 1.504      ;
; -0.619 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.551      ; 1.502      ;
; -0.612 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.554      ; 1.512      ;
; -0.612 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.544      ; 1.502      ;
; -0.609 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.540      ; 1.501      ;
; -0.609 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.554      ; 1.515      ;
; -0.608 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[4]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.866      ; 1.258      ;
; -0.607 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.554      ; 1.517      ;
; -0.595 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.636      ; 1.611      ;
; -0.595 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.478      ; 1.453      ;
; -0.594 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.544      ; 1.520      ;
; -0.594 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.444      ; 1.975      ;
; -0.587 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.642      ; 1.625      ;
; -0.584 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.639      ; 1.625      ;
; -0.577 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[3] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.550      ; 1.543      ;
; -0.576 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[4] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.557      ; 1.551      ;
; -0.574 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.540      ; 1.536      ;
; -0.574 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.433      ; 1.984      ;
; -0.567 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.481      ; 1.484      ;
; -0.560 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.518      ; 2.083      ;
; -0.559 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.543      ; 1.554      ;
; -0.558 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.478      ; 1.490      ;
; -0.556 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.476      ; 1.490      ;
; -0.555 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[5]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.866      ; 1.311      ;
; -0.555 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[7] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.478      ; 1.493      ;
; -0.552 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.636      ; 1.654      ;
; -0.549 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.436      ; 2.012      ;
; -0.546 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[3]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.860      ; 1.314      ;
; -0.546 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.426      ; 2.005      ;
; -0.544 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.436      ; 2.017      ;
; -0.541 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[7]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.866      ; 1.325      ;
; -0.531 ; ControladorPrincipal:inst|estado_atual.espera_3      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.476      ; 1.515      ;
; -0.525 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.422      ; 2.022      ;
; -0.524 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.540      ; 1.586      ;
; -0.520 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.602      ; 1.102      ;
; -0.512 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.482      ; 1.540      ;
; -0.493 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.444      ; 2.076      ;
; -0.490 ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|cor_out[0] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.546      ; 1.626      ;
; -0.489 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[6] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.551      ; 1.632      ;
; -0.482 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[13]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.844      ; 1.362      ;
; -0.482 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.433      ; 2.076      ;
; -0.481 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[9]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.840      ; 1.359      ;
; -0.478 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.518      ; 2.165      ;
; -0.471 ; ControladorPrincipal:inst|estado_atual.espera_2      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.479      ; 1.578      ;
; -0.465 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[14]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.844      ; 1.379      ;
; -0.465 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.433      ; 2.093      ;
; -0.465 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.518      ; 2.178      ;
; -0.464 ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|cor_out[1] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.636      ; 1.742      ;
; -0.463 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.426      ; 2.088      ;
; -0.461 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.436      ; 2.100      ;
; -0.439 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[11]      ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.841      ; 1.402      ;
; -0.432 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.584      ; 1.172      ;
; -0.432 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.594      ; 1.182      ;
; -0.422 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.591      ; 1.189      ;
; -0.403 ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|cor_out[2] ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.476      ; 1.643      ;
; -0.400 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.426      ; 2.151      ;
; -0.396 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.676      ; 1.300      ;
; -0.385 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[7] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.360      ; 2.100      ;
; -0.381 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.422      ; 2.166      ;
; -0.379 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.422      ; 2.168      ;
; -0.377 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.358      ; 2.106      ;
; -0.361 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.580      ; 1.239      ;
; -0.351 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[7] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.518      ; 1.187      ;
; -0.349 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.444      ; 1.720      ;
; -0.336 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[7] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.360      ; 2.149      ;
; -0.322 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.358      ; 2.161      ;
; -0.321 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[7] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.360      ; 2.164      ;
; -0.298 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[1]       ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.861      ; 1.563      ;
; -0.295 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.444      ; 1.774      ;
; -0.291 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.433      ; 1.767      ;
; -0.280 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.518      ; 1.863      ;
; -0.277 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 1.516      ; 1.259      ;
; -0.257 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[3] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.426      ; 1.794      ;
; -0.255 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.436      ; 1.806      ;
; -0.253 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.436      ; 1.808      ;
; -0.244 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[2] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; 0.000        ; 2.358      ; 2.239      ;
; -0.236 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[0] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.422      ; 1.811      ;
; -0.215 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.518      ; 1.928      ;
; -0.204 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[5] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.444      ; 1.865      ;
; -0.200 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[1] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.518      ; 1.943      ;
; -0.198 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.433      ; 1.860      ;
; -0.191 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|cor_out[6] ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.433      ; 1.867      ;
; -0.190 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|cor_out[4] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio ; -0.500       ; 2.436      ; 1.871      ;
+--------+------------------------------------------------------+--------------------------------------+------------------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.implementar_x'                                                                                                                                                                      ;
+--------+------------------------------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                         ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -0.703 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.936      ; 1.233      ;
; -0.697 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.922      ; 1.225      ;
; -0.653 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.859      ; 1.206      ;
; -0.624 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.866      ; 1.242      ;
; -0.620 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.937      ; 1.317      ;
; -0.608 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.866      ; 1.258      ;
; -0.555 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.866      ; 1.311      ;
; -0.546 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.860      ; 1.314      ;
; -0.541 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.866      ; 1.325      ;
; -0.482 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.844      ; 1.362      ;
; -0.481 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.840      ; 1.359      ;
; -0.465 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.844      ; 1.379      ;
; -0.439 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.841      ; 1.402      ;
; -0.407 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.120      ; 1.233      ;
; -0.401 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.106      ; 1.225      ;
; -0.357 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.043      ; 1.206      ;
; -0.328 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.050      ; 1.242      ;
; -0.324 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.121      ; 1.317      ;
; -0.312 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.050      ; 1.258      ;
; -0.298 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 1.861      ; 1.563      ;
; -0.279 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[0]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.897      ; 0.723      ;
; -0.259 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.050      ; 1.311      ;
; -0.250 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.044      ; 1.314      ;
; -0.245 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.050      ; 1.325      ;
; -0.186 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.028      ; 1.362      ;
; -0.185 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.024      ; 1.359      ;
; -0.169 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.028      ; 1.379      ;
; -0.143 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.025      ; 1.402      ;
; -0.002 ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.045      ; 1.563      ;
; 0.139  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.798      ; 3.042      ;
; 0.188  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.813      ; 3.106      ;
; 0.208  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[0]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.897      ; 0.730      ;
; 0.213  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.737      ; 3.055      ;
; 0.223  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.812      ; 3.140      ;
; 0.232  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.735      ; 3.072      ;
; 0.245  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.742      ; 3.092      ;
; 0.284  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.717      ; 3.106      ;
; 0.285  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.736      ; 3.126      ;
; 0.286  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.720      ; 3.111      ;
; 0.290  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.742      ; 3.137      ;
; 0.291  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.742      ; 3.138      ;
; 0.323  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.742      ; 3.170      ;
; 0.329  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.716      ; 3.150      ;
; 0.331  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.798      ; 2.754      ;
; 0.368  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.813      ; 2.806      ;
; 0.394  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 2.720      ; 3.219      ;
; 0.424  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.812      ; 2.861      ;
; 0.430  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.735      ; 2.790      ;
; 0.446  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.742      ; 2.813      ;
; 0.474  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[1]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.737      ; 2.836      ;
; 0.481  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.736      ; 2.842      ;
; 0.488  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.717      ; 2.830      ;
; 0.490  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.742      ; 2.857      ;
; 0.492  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.720      ; 2.837      ;
; 0.494  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.742      ; 2.861      ;
; 0.518  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.742      ; 2.885      ;
; 0.533  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.716      ; 2.874      ;
; 0.567  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 2.720      ; 2.912      ;
; 0.847  ; ControladorPrincipal:inst|x[12]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.034      ; 0.881      ;
; 0.857  ; ControladorPrincipal:inst|x[14]                      ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.031      ; 0.888      ;
; 0.916  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.031      ; 0.947      ;
; 0.918  ; ControladorPrincipal:inst|x[13]                      ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.031      ; 0.949      ;
; 0.918  ; ControladorPrincipal:inst|x[11]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.111      ; 1.029      ;
; 0.921  ; ControladorPrincipal:inst|x[10]                      ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.034      ; 0.955      ;
; 0.938  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.087      ; 1.025      ;
; 0.939  ; ControladorPrincipal:inst|x[10]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.019      ; 0.958      ;
; 0.957  ; ControladorPrincipal:inst|x[6]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.034      ; 0.991      ;
; 0.972  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.088      ; 1.060      ;
; 0.982  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[7]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.032      ; 1.014      ;
; 0.986  ; ControladorPrincipal:inst|x[9]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.112      ; 1.098      ;
; 1.015  ; ControladorPrincipal:inst|x[8]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.102      ; 1.117      ;
; 1.030  ; ControladorPrincipal:inst|x[11]                      ; ControladorPrincipal:inst|x[11] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.030      ; 1.060      ;
; 1.045  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.032      ; 1.077      ;
; 1.045  ; ControladorPrincipal:inst|x[5]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.101      ; 1.146      ;
; 1.047  ; ControladorPrincipal:inst|x[5]                       ; ControladorPrincipal:inst|x[5]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.031      ; 1.078      ;
; 1.049  ; ControladorPrincipal:inst|x[7]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.103      ; 1.152      ;
; 1.050  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[4]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.031      ; 1.081      ;
; 1.050  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.101      ; 1.151      ;
; 1.051  ; ControladorPrincipal:inst|x[5]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.087      ; 1.138      ;
; 1.056  ; ControladorPrincipal:inst|x[9]                       ; ControladorPrincipal:inst|x[9]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.030      ; 1.086      ;
; 1.056  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.087      ; 1.143      ;
; 1.058  ; ControladorPrincipal:inst|x[6]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.020      ; 1.078      ;
; 1.063  ; ControladorPrincipal:inst|x[9]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.127      ; 1.190      ;
; 1.067  ; ControladorPrincipal:inst|x[2]                       ; ControladorPrincipal:inst|x[2]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.031      ; 1.098      ;
; 1.080  ; ControladorPrincipal:inst|x[12]                      ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.281      ; 0.881      ;
; 1.081  ; ControladorPrincipal:inst|x[13]                      ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.031      ; 1.112      ;
; 1.090  ; ControladorPrincipal:inst|x[14]                      ; ControladorPrincipal:inst|x[14] ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; -0.500       ; 0.278      ; 0.888      ;
; 1.112  ; ControladorPrincipal:inst|x[2]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.108      ; 1.220      ;
; 1.113  ; ControladorPrincipal:inst|x[3]                       ; ControladorPrincipal:inst|x[6]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.107      ; 1.220      ;
; 1.118  ; ControladorPrincipal:inst|x[2]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.094      ; 1.212      ;
; 1.119  ; ControladorPrincipal:inst|x[3]                       ; ControladorPrincipal:inst|x[12] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.093      ; 1.212      ;
; 1.123  ; ControladorPrincipal:inst|x[0]                       ; ControladorPrincipal:inst|x[0]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.021      ; 1.144      ;
; 1.124  ; ControladorPrincipal:inst|x[3]                       ; ControladorPrincipal:inst|x[3]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.031      ; 1.155      ;
; 1.124  ; ControladorPrincipal:inst|x[5]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.031      ; 1.155      ;
; 1.128  ; ControladorPrincipal:inst|x[5]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.102      ; 1.230      ;
; 1.129  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.031      ; 1.160      ;
; 1.131  ; ControladorPrincipal:inst|x[6]                       ; ControladorPrincipal:inst|x[8]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; -0.036     ; 1.095      ;
; 1.133  ; ControladorPrincipal:inst|x[11]                      ; ControladorPrincipal:inst|x[13] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.033      ; 1.166      ;
; 1.133  ; ControladorPrincipal:inst|x[4]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.102      ; 1.235      ;
; 1.135  ; ControladorPrincipal:inst|x[6]                       ; ControladorPrincipal:inst|x[10] ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0.000        ; 0.035      ; 1.170      ;
+--------+------------------------------------------------------+---------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                           ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                         ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.121 ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.139      ; 0.307      ;
; -0.100 ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.139      ; 0.328      ;
; -0.096 ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.134      ; 0.327      ;
; -0.093 ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.139      ; 0.335      ;
; 0.073  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.139      ; 0.501      ;
; 0.181  ; ControladorPrincipal:inst|estado_atual.espera_5      ; ControladorPrincipal:inst|estado_atual.espera_5      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.200  ; interfacevga:inst9|l[9]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.325      ;
; 0.297  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[1]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.422      ;
; 0.300  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.425      ;
; 0.301  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; interfacevga:inst9|l[8]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.426      ;
; 0.302  ; interfacevga:inst9|l[7]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.427      ;
; 0.303  ; interfacevga:inst9|l[6]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.428      ;
; 0.305  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.430      ;
; 0.305  ; interfacevga:inst9|contclk[9]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.430      ;
; 0.306  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.431      ;
; 0.306  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.431      ;
; 0.310  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[0]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.435      ;
; 0.311  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[0]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.436      ;
; 0.311  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[2]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.436      ;
; 0.314  ; interfacevga:inst9|contclk[7]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.439      ;
; 0.323  ; interfacevga:inst9|contclk[8]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.448      ;
; 0.367  ; interfacevga:inst9|l[4]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.492      ;
; 0.387  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.139      ; 0.315      ;
; 0.438  ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.espera_1      ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.139      ; 0.366      ;
; 0.441  ; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.espera_4      ; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.134      ; 0.364      ;
; 0.446  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[2]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.571      ;
; 0.448  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.139      ; 0.376      ;
; 0.449  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.574      ;
; 0.450  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.450  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.575      ;
; 0.451  ; interfacevga:inst9|l[7]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.576      ;
; 0.454  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.579      ;
; 0.455  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.580      ;
; 0.458  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[1]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.583      ;
; 0.459  ; interfacevga:inst9|l[8]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.584      ;
; 0.459  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.584      ;
; 0.459  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[1]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.584      ;
; 0.461  ; interfacevga:inst9|l[6]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.586      ;
; 0.461  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[2]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.586      ;
; 0.462  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.587      ;
; 0.462  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[2]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.587      ;
; 0.463  ; interfacevga:inst9|contclk[7]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.588      ;
; 0.464  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.589      ;
; 0.464  ; interfacevga:inst9|l[6]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.589      ;
; 0.467  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.592      ;
; 0.469  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.594      ;
; 0.472  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.597      ;
; 0.481  ; interfacevga:inst9|contclk[8]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.606      ;
; 0.509  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.634      ;
; 0.512  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.637      ;
; 0.512  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.637      ;
; 0.513  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.638      ;
; 0.513  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.638      ;
; 0.514  ; interfacevga:inst9|l[7]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.639      ;
; 0.515  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.640      ;
; 0.516  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.641      ;
; 0.516  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.641      ;
; 0.517  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.642      ;
; 0.518  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.643      ;
; 0.520  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.645      ;
; 0.521  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.646      ;
; 0.524  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[3]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.649      ;
; 0.525  ; interfacevga:inst9|l[4]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.650      ;
; 0.525  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.650      ;
; 0.525  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[3]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.650      ;
; 0.526  ; interfacevga:inst9|contclk[7]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.651      ;
; 0.527  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[4]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.652      ;
; 0.527  ; interfacevga:inst9|l[6]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.652      ;
; 0.528  ; interfacevga:inst9|l[4]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.653      ;
; 0.528  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.653      ;
; 0.528  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[4]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.653      ;
; 0.529  ; interfacevga:inst9|contclk[6]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.654      ;
; 0.530  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.655      ;
; 0.533  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.658      ;
; 0.535  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.660      ;
; 0.538  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.663      ;
; 0.575  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.700      ;
; 0.578  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.703      ;
; 0.578  ; interfacevga:inst9|contclk[1]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.703      ;
; 0.579  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.704      ;
; 0.579  ; interfacevga:inst9|l[5]                              ; interfacevga:inst9|l[9]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.704      ;
; 0.581  ; interfacevga:inst9|l[3]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.706      ;
; 0.582  ; interfacevga:inst9|l[1]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.707      ;
; 0.583  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.708      ;
; 0.584  ; interfacevga:inst9|contclk[5]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.709      ;
; 0.586  ; interfacevga:inst9|contclk[3]                        ; interfacevga:inst9|contclk[8]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.711      ;
; 0.590  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[5]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.715      ;
; 0.591  ; interfacevga:inst9|l[4]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.716      ;
; 0.591  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[7]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.716      ;
; 0.591  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[5]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.716      ;
; 0.593  ; interfacevga:inst9|contclk[0]                        ; interfacevga:inst9|contclk[6]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.718      ;
; 0.594  ; interfacevga:inst9|l[4]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.719      ;
; 0.594  ; interfacevga:inst9|l[2]                              ; interfacevga:inst9|l[8]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.719      ;
; 0.594  ; interfacevga:inst9|l[0]                              ; interfacevga:inst9|l[6]                              ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.719      ;
; 0.596  ; interfacevga:inst9|contclk[4]                        ; interfacevga:inst9|contclk[9]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.721      ;
; 0.598  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.139      ; 0.526      ;
; 0.601  ; interfacevga:inst9|contclk[2]                        ; interfacevga:inst9|contclk[7]                        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.726      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.acessar_mem'                                                                                                                                                                        ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                ; Launch Clock                                         ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.085 ; ControladorPrincipal:inst|x[0]                  ; ControladorPrincipal:inst|address[0]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; 1.580      ; 1.515      ;
; 0.137  ; ControladorPrincipal:inst|estado_atual.espera_1 ; ControladorPrincipal:inst|clock_memory ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; 0.602      ; 0.309      ;
; 0.265  ; ControladorPrincipal:inst|x[0]                  ; ControladorPrincipal:inst|address[0]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; 1.730      ; 1.515      ;
; 0.326  ; ControladorPrincipal:inst|x[9]                  ; ControladorPrincipal:inst|address[9]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.182     ; 0.164      ;
; 0.332  ; ControladorPrincipal:inst|x[11]                 ; ControladorPrincipal:inst|address[11]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.185     ; 0.167      ;
; 0.334  ; ControladorPrincipal:inst|x[2]                  ; ControladorPrincipal:inst|address[2]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.189     ; 0.165      ;
; 0.335  ; ControladorPrincipal:inst|x[3]                  ; ControladorPrincipal:inst|address[3]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.186     ; 0.169      ;
; 0.336  ; ControladorPrincipal:inst|x[4]                  ; ControladorPrincipal:inst|address[4]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.193     ; 0.163      ;
; 0.337  ; ControladorPrincipal:inst|x[1]                  ; ControladorPrincipal:inst|address[1]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.187     ; 0.170      ;
; 0.341  ; ControladorPrincipal:inst|x[8]                  ; ControladorPrincipal:inst|address[8]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.194     ; 0.167      ;
; 0.342  ; ControladorPrincipal:inst|x[7]                  ; ControladorPrincipal:inst|address[7]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.193     ; 0.169      ;
; 0.344  ; ControladorPrincipal:inst|x[5]                  ; ControladorPrincipal:inst|address[5]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.194     ; 0.170      ;
; 0.407  ; ControladorPrincipal:inst|x[12]                 ; ControladorPrincipal:inst|address[12]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.259     ; 0.168      ;
; 0.409  ; ControladorPrincipal:inst|x[10]                 ; ControladorPrincipal:inst|address[10]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.261     ; 0.168      ;
; 0.409  ; ControladorPrincipal:inst|x[6]                  ; ControladorPrincipal:inst|address[6]   ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.261     ; 0.168      ;
; 0.514  ; ControladorPrincipal:inst|x[14]                 ; ControladorPrincipal:inst|address[14]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.263     ; 0.271      ;
; 0.514  ; ControladorPrincipal:inst|x[13]                 ; ControladorPrincipal:inst|address[13]  ; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem ; 0.000        ; -0.264     ; 0.270      ;
; 0.676  ; ControladorPrincipal:inst|x[9]                  ; ControladorPrincipal:inst|address[9]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.032     ; 0.164      ;
; 0.682  ; ControladorPrincipal:inst|x[11]                 ; ControladorPrincipal:inst|address[11]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.035     ; 0.167      ;
; 0.684  ; ControladorPrincipal:inst|x[2]                  ; ControladorPrincipal:inst|address[2]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.039     ; 0.165      ;
; 0.685  ; ControladorPrincipal:inst|x[3]                  ; ControladorPrincipal:inst|address[3]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.036     ; 0.169      ;
; 0.686  ; ControladorPrincipal:inst|x[4]                  ; ControladorPrincipal:inst|address[4]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.043     ; 0.163      ;
; 0.687  ; ControladorPrincipal:inst|x[1]                  ; ControladorPrincipal:inst|address[1]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.037     ; 0.170      ;
; 0.691  ; ControladorPrincipal:inst|x[8]                  ; ControladorPrincipal:inst|address[8]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.044     ; 0.167      ;
; 0.692  ; ControladorPrincipal:inst|x[7]                  ; ControladorPrincipal:inst|address[7]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.043     ; 0.169      ;
; 0.694  ; ControladorPrincipal:inst|x[5]                  ; ControladorPrincipal:inst|address[5]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.044     ; 0.170      ;
; 0.757  ; ControladorPrincipal:inst|x[12]                 ; ControladorPrincipal:inst|address[12]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.109     ; 0.168      ;
; 0.759  ; ControladorPrincipal:inst|x[10]                 ; ControladorPrincipal:inst|address[10]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.111     ; 0.168      ;
; 0.759  ; ControladorPrincipal:inst|x[6]                  ; ControladorPrincipal:inst|address[6]   ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.111     ; 0.168      ;
; 0.864  ; ControladorPrincipal:inst|x[14]                 ; ControladorPrincipal:inst|address[14]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.113     ; 0.271      ;
; 0.864  ; ControladorPrincipal:inst|x[13]                 ; ControladorPrincipal:inst|address[13]  ; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem ; -0.500       ; -0.114     ; 0.270      ;
+--------+-------------------------------------------------+----------------------------------------+------------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ControladorPrincipal:inst|clock_memory'                                                                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                                     ; Launch Clock                                       ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.263 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|address_reg_a[0] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0]              ; ControladorPrincipal:inst|clock_memory             ; ControladorPrincipal:inst|clock_memory ; 0.000        ; 0.041      ; 0.388      ;
; 0.466 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|address_reg_a[1] ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1]              ; ControladorPrincipal:inst|clock_memory             ; ControladorPrincipal:inst|clock_memory ; 0.000        ; -0.163     ; 0.387      ;
; 0.632 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.112      ; 0.368      ;
; 0.643 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.114      ; 0.381      ;
; 0.656 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.098      ; 0.378      ;
; 0.656 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.097      ; 0.377      ;
; 0.661 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.101      ; 0.386      ;
; 0.668 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.098      ; 0.390      ;
; 0.672 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.098      ; 0.394      ;
; 0.761 ; ControladorPrincipal:inst|address[14]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|address_reg_a[1]                  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.210      ; 0.575      ;
; 0.770 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.100      ; 0.494      ;
; 0.779 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.112      ; 0.515      ;
; 0.791 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.109      ; 0.524      ;
; 0.793 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.102      ; 0.519      ;
; 0.795 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.116      ; 0.535      ;
; 0.796 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a49~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.111      ; 0.531      ;
; 0.796 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.102      ; 0.522      ;
; 0.804 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.114      ; 0.542      ;
; 0.805 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.118      ; 0.547      ;
; 0.806 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.100      ; 0.530      ;
; 0.806 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.103      ; 0.533      ;
; 0.807 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.100      ; 0.531      ;
; 0.807 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.113      ; 0.544      ;
; 0.808 ; ControladorPrincipal:inst|address[6]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.104      ; 0.536      ;
; 0.809 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.103      ; 0.536      ;
; 0.810 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.103      ; 0.537      ;
; 0.810 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.103      ; 0.537      ;
; 0.810 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.119      ; 0.553      ;
; 0.810 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.119      ; 0.553      ;
; 0.811 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.096      ; 0.531      ;
; 0.812 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.103      ; 0.539      ;
; 0.818 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.115      ; 0.557      ;
; 0.819 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.103      ; 0.546      ;
; 0.820 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.102      ; 0.546      ;
; 0.822 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.090      ; 0.536      ;
; 0.822 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.102      ; 0.548      ;
; 0.823 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.116      ; 0.563      ;
; 0.824 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.116      ; 0.564      ;
; 0.825 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.105      ; 0.554      ;
; 0.826 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.104      ; 0.554      ;
; 0.827 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.088      ; 0.539      ;
; 0.828 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.086      ; 0.538      ;
; 0.832 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.099      ; 0.555      ;
; 0.835 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.092      ; 0.551      ;
; 0.839 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.091      ; 0.554      ;
; 0.839 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a23~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.081      ; 0.544      ;
; 0.846 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.101      ; 0.571      ;
; 0.849 ; ControladorPrincipal:inst|address[6]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.097      ; 0.570      ;
; 0.849 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a23~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.094      ; 0.567      ;
; 0.853 ; ControladorPrincipal:inst|address[6]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.103      ; 0.580      ;
; 0.853 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a23~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.080      ; 0.557      ;
; 0.858 ; ControladorPrincipal:inst|address[6]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.101      ; 0.583      ;
; 0.871 ; ControladorPrincipal:inst|address[4]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a35~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.094      ; 0.589      ;
; 0.875 ; ControladorPrincipal:inst|address[5]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a12~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.095      ; 0.594      ;
; 0.882 ; ControladorPrincipal:inst|address[5]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.097      ; 0.603      ;
; 0.891 ; ControladorPrincipal:inst|address[8]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a61~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.086      ; 0.601      ;
; 0.896 ; ControladorPrincipal:inst|address[5]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a46~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.097      ; 0.617      ;
; 0.914 ; ControladorPrincipal:inst|address[8]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.103      ; 0.641      ;
; 0.933 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.087      ; 0.644      ;
; 0.935 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.096      ; 0.655      ;
; 0.942 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.091      ; 0.657      ;
; 0.942 ; ControladorPrincipal:inst|address[4]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a63~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.085      ; 0.651      ;
; 0.944 ; ControladorPrincipal:inst|address[5]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.101      ; 0.669      ;
; 0.944 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.096      ; 0.664      ;
; 0.945 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a15~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.095      ; 0.664      ;
; 0.948 ; ControladorPrincipal:inst|address[8]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.092      ; 0.664      ;
; 0.950 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.103      ; 0.677      ;
; 0.953 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.103      ; 0.680      ;
; 0.953 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.111      ; 0.688      ;
; 0.957 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.111      ; 0.692      ;
; 0.959 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.119      ; 0.702      ;
; 0.960 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.111      ; 0.695      ;
; 0.961 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.127      ; 0.712      ;
; 0.961 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.106      ; 0.691      ;
; 0.962 ; ControladorPrincipal:inst|address[4]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a5~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.080      ; 0.666      ;
; 0.966 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.087      ; 0.677      ;
; 0.967 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.112      ; 0.703      ;
; 0.967 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a63~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.097      ; 0.688      ;
; 0.969 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a72~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.108      ; 0.701      ;
; 0.969 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a151~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.091      ; 0.684      ;
; 0.970 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a41~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.087      ; 0.681      ;
; 0.971 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a7~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.116      ; 0.711      ;
; 0.973 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a3~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.117      ; 0.714      ;
; 0.974 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a177~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.101      ; 0.699      ;
; 0.974 ; ControladorPrincipal:inst|address[11]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.127      ; 0.725      ;
; 0.976 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.106      ; 0.706      ;
; 0.978 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.124      ; 0.726      ;
; 0.979 ; ControladorPrincipal:inst|address[1]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.111      ; 0.714      ;
; 0.980 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a23~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.081      ; 0.685      ;
; 0.981 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.117      ; 0.722      ;
; 0.984 ; ControladorPrincipal:inst|address[10]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a42~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.111      ; 0.719      ;
; 0.985 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a5~porta_address_reg0   ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.092      ; 0.701      ;
; 0.986 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.111      ; 0.721      ;
; 0.987 ; ControladorPrincipal:inst|address[7]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a40~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.104      ; 0.715      ;
; 0.988 ; ControladorPrincipal:inst|address[2]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.114      ; 0.726      ;
; 0.990 ; ControladorPrincipal:inst|address[12]                                                      ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.124      ; 0.738      ;
; 0.990 ; ControladorPrincipal:inst|address[9]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a19~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.117      ; 0.731      ;
; 0.995 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a63~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.083      ; 0.702      ;
; 0.997 ; ControladorPrincipal:inst|address[0]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a63~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.084      ; 0.705      ;
; 0.997 ; ControladorPrincipal:inst|address[3]                                                       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a67~porta_address_reg0  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; ControladorPrincipal:inst|clock_memory ; -0.500       ; 0.110      ; 0.731      ;
+-------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ControladorPrincipal:inst|estado_atual.paridade'                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                          ; Launch Clock                           ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.372 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[36] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.839      ; 0.731      ;
; 0.410 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.842      ; 0.772      ;
; 0.431 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.840      ; 0.791      ;
; 0.432 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[45] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.903      ; 0.855      ;
; 0.435 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[17] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.840      ; 0.795      ;
; 0.462 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[36] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.792      ; 0.774      ;
; 0.475 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[4]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.841      ; 0.836      ;
; 0.489 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.835      ; 0.844      ;
; 0.497 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.841      ; 0.858      ;
; 0.498 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[63] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.844      ; 0.862      ;
; 0.511 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[7]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.843      ; 0.874      ;
; 0.527 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[35] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.839      ; 0.886      ;
; 0.532 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[12] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.804      ; 0.856      ;
; 0.545 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.839      ; 0.904      ;
; 0.552 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[63] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.794      ; 0.866      ;
; 0.561 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[43] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.829      ; 0.910      ;
; 0.563 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.706      ; 0.789      ;
; 0.565 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[42] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.899      ; 0.984      ;
; 0.570 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[17] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.704      ; 0.794      ;
; 0.572 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.720      ; 0.812      ;
; 0.573 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[24] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.836      ; 0.929      ;
; 0.578 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[8]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.833      ; 0.931      ;
; 0.583 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.793      ; 0.896      ;
; 0.599 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[4]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.719      ; 0.838      ;
; 0.612 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[12] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.843      ; 0.975      ;
; 0.613 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[35] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.794      ; 0.927      ;
; 0.616 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[60] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.709      ; 0.845      ;
; 0.616 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[30] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.831      ; 0.967      ;
; 0.618 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[50] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.909      ; 1.047      ;
; 0.628 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[27] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.905      ; 1.053      ;
; 0.633 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[49] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.844      ; 0.997      ;
; 0.633 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[4]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.849      ; 1.002      ;
; 0.635 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[7]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.718      ; 0.873      ;
; 0.635 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[62] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.885      ; 1.040      ;
; 0.636 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.839      ; 0.995      ;
; 0.637 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[50] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.788      ; 0.945      ;
; 0.640 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[7]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.851      ; 1.011      ;
; 0.641 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[55] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.841      ; 1.002      ;
; 0.644 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[25] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.839      ; 1.003      ;
; 0.644 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[9]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.837      ; 1.001      ;
; 0.650 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[59] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.904      ; 1.074      ;
; 0.650 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[10] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.914      ; 1.084      ;
; 0.655 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[40] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.839      ; 1.014      ;
; 0.659 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[61] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.914      ; 1.093      ;
; 0.660 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[35] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.831      ; 1.011      ;
; 0.667 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[58] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.781      ; 0.968      ;
; 0.669 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[56] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.789      ; 0.978      ;
; 0.674 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[22] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.855      ; 1.049      ;
; 0.675 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[32] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.833      ; 1.028      ;
; 0.675 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[59] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.896      ; 1.091      ;
; 0.677 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[10] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.790      ; 0.987      ;
; 0.684 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[43] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.707      ; 0.911      ;
; 0.684 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[14] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.828      ; 1.032      ;
; 0.686 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[26] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.782      ; 0.988      ;
; 0.688 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[27] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.897      ; 1.105      ;
; 0.691 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[20] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.832      ; 1.043      ;
; 0.694 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[53] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.849      ; 1.063      ;
; 0.696 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[37] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.899      ; 1.115      ;
; 0.696 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[17] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.832      ; 1.048      ;
; 0.704 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[15] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.713      ; 0.937      ;
; 0.705 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[23] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.851      ; 1.076      ;
; 0.710 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[36] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.831      ; 1.061      ;
; 0.714 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[25] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.847      ; 1.081      ;
; 0.716 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[54] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.896      ; 1.132      ;
; 0.717 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[24] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.693      ; 0.930      ;
; 0.727 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[45] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.708      ; 0.955      ;
; 0.729 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[48] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.825      ; 1.074      ;
; 0.729 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[58] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.842      ; 1.091      ;
; 0.734 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[55] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.791      ; 1.045      ;
; 0.735 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[23] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.801      ; 1.056      ;
; 0.735 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[53] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.787      ; 1.042      ;
; 0.736 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[28] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.804      ; 1.060      ;
; 0.737 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[11] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.839      ; 1.096      ;
; 0.741 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[49] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.715      ; 0.976      ;
; 0.743 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[37] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.907      ; 1.170      ;
; 0.746 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[52] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.837      ; 1.103      ;
; 0.746 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[35] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.786      ; 1.052      ;
; 0.748 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[46] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.836      ; 1.104      ;
; 0.749 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.924      ; 1.193      ;
; 0.750 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[26] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.840      ; 1.110      ;
; 0.751 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[44] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.826      ; 1.097      ;
; 0.756 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[42] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.707      ; 0.983      ;
; 0.757 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[4]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.727      ; 1.004      ;
; 0.759 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[15] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.841      ; 1.120      ;
; 0.761 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[56] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.825      ; 1.106      ;
; 0.764 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[7]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.726      ; 1.010      ;
; 0.768 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[57] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.710      ; 0.998      ;
; 0.773 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[9]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.709      ; 1.002      ;
; 0.776 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[25] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.709      ; 1.005      ;
; 0.776 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[16] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.826      ; 1.122      ;
; 0.777 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.798      ; 1.095      ;
; 0.778 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[2]  ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.916      ; 1.214      ;
; 0.780 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[32] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.702      ; 1.002      ;
; 0.781 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[62] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.697      ; 0.998      ;
; 0.782 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_1[13] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.846      ; 1.148      ;
; 0.783 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_1[19] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.839      ; 1.142      ;
; 0.789 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1] ; ControladorPrincipal:inst|oitoPixels_8bits_2[40] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.706      ; 1.015      ;
; 0.789 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a56        ; ControladorPrincipal:inst|oitoPixels_8bits_2[56] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.651      ; 0.960      ;
; 0.791 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[26] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.790      ; 1.101      ;
; 0.793 ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0] ; ControladorPrincipal:inst|oitoPixels_8bits_2[18] ; ControladorPrincipal:inst|clock_memory ; ControladorPrincipal:inst|estado_atual.paridade ; -0.500       ; 0.785      ; 1.098      ;
+-------+------------------------------------------------------------------------------------------------+--------------------------------------------------+----------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|clock_memory'                                                                                                                                      ;
+--------+--------------+----------------+------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                                  ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|address_reg_a[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|address_reg_a[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|out_address_reg_a[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a10                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a100                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a100~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a101                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a101~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a102                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a102~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a103                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a103~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a104                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a104~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a105                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a105~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a106                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a106~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a107                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a107~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a108                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a108~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a109                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a109~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a11                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a110~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a111                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a111~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a112                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a112~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a113                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a113~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a114                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a114~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a115                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a115~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a116                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a116~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a117                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a117~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a118                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a118~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a119                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a119~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a12                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a120                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a120~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a121                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a121~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a122                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a122~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a123                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a123~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a124                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a124~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a125                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a125~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a126                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a126~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a127                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a127~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a128                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a128~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a129                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a129~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a13                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a130                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a130~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a131                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a131~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a132                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a132~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a133                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a133~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a134                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a134~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a135                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a135~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a136                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a136~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a137                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a137~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a138                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a138~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a139                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a139~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a14                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a140                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a140~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a141                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ControladorPrincipal:inst|clock_memory ; Rise       ; Memo:inst3|altsyncram:altsyncram_component|altsyncram_oe91:auto_generated|ram_block1a141~porta_address_reg0 ;
+--------+--------------+----------------+------------+----------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.paridade'                                                                                ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------------------------------------------+
; 0.257 ; 0.257        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[22] ;
; 0.267 ; 0.267        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[12] ;
; 0.267 ; 0.267        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[28] ;
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[22]|datab                ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[23] ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[31] ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[63] ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[10] ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[26] ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[29] ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[50] ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[53] ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[55] ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[58] ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[12]|datac                ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[28]|datac                ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[18] ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[2]  ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[34] ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[35] ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[36] ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[56] ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[3]  ;
; 0.272 ; 0.272        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[23]|datac                ;
; 0.272 ; 0.272        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[31]|datac                ;
; 0.272 ; 0.272        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[63]|datac                ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[10]|datac                ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[26]|datac                ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[29]|datac                ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[50]|datac                ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[53]|datac                ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[55]|datac                ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[58]|datac                ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[18]|datac                ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[2]|datac                 ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[34]|datac                ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[35]|datac                ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[36]|datac                ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[56]|datac                ;
; 0.275 ; 0.275        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[3]|datac                 ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[0]|datad                 ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[13]|datad                ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[33]|datad                ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[49]|datad                ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[4]|datad                 ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[61]|datad                ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[7]|datad                 ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[1]|datad                 ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[30]|datad                ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[37]|datad                ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[39]|datad                ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[41]|datad                ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[42]|datad                ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[44]|datad                ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[45]|datad                ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[47]|datad                ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[57]|datad                ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[5]|datad                 ;
; 0.277 ; 0.277        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[6]|datad                 ;
; 0.278 ; 0.278        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[11]|datad                ;
; 0.278 ; 0.278        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[15]|datad                ;
; 0.278 ; 0.278        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[19]|datad                ;
; 0.278 ; 0.278        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[25]|datad                ;
; 0.278 ; 0.278        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[38]|datad                ;
; 0.278 ; 0.278        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[46]|datad                ;
; 0.278 ; 0.278        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[51]|datad                ;
; 0.278 ; 0.278        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[9]|datad                 ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[16]|datad                ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[17]|datad                ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[20]|datad                ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[21]|datad                ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[32]|datad                ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[40]|datad                ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[54]|datad                ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[59]|datad                ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[60]|datad                ;
; 0.280 ; 0.280        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[14]|datad                ;
; 0.280 ; 0.280        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[24]|datad                ;
; 0.280 ; 0.280        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[27]|datad                ;
; 0.280 ; 0.280        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[43]|datad                ;
; 0.280 ; 0.280        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[48]|datad                ;
; 0.280 ; 0.280        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[62]|datad                ;
; 0.280 ; 0.280        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[8]|datad                 ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[0]  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[13] ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[33] ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[49] ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[4]  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[61] ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[7]  ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.paridade ; Rise       ; inst|oitoPixels_8bits_2[52]|datad                ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[1]  ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[30] ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[37] ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[39] ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[41] ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[42] ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[44] ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[45] ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.paridade ; Fall       ; ControladorPrincipal:inst|oitoPixels_8bits_2[47] ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.implementar_x'                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------+
; 0.278 ; 0.278        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[10]   ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[12]   ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[6]    ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[10]|datac                  ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[12]|datac                  ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[6]|datac                   ;
; 0.283 ; 0.283        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[4]|datad                   ;
; 0.283 ; 0.283        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[7]|datad                   ;
; 0.284 ; 0.284        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[5]|datad                   ;
; 0.284 ; 0.284        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[8]|datad                   ;
; 0.285 ; 0.285        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[1]|datad                   ;
; 0.286 ; 0.286        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[13]|datad                  ;
; 0.286 ; 0.286        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[14]|datad                  ;
; 0.286 ; 0.286        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[2]|datad                   ;
; 0.286 ; 0.286        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[3]|datad                   ;
; 0.287 ; 0.287        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[11]|datad                  ;
; 0.288 ; 0.288        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[4]    ;
; 0.288 ; 0.288        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[7]    ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[9]|datad                   ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[5]    ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[8]    ;
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[1]    ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[13]   ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[14]   ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[2]    ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[3]    ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[11]   ;
; 0.293 ; 0.293        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[9]    ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0clkctrl|inclk[0]    ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0clkctrl|outclk      ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[0]    ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[0]|datac                   ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0|combout            ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|estado_atual.implementar_x|q ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|estado_atual.implementar_x|q ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0|combout            ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0|datab              ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[0]|datac                   ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[0]    ;
; 0.662 ; 0.662        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0clkctrl|inclk[0]    ;
; 0.662 ; 0.662        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|WideOr0~0clkctrl|outclk      ;
; 0.688 ; 0.688        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[11]   ;
; 0.688 ; 0.688        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[13]   ;
; 0.688 ; 0.688        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[14]   ;
; 0.688 ; 0.688        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[9]    ;
; 0.689 ; 0.689        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[1]    ;
; 0.689 ; 0.689        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[2]    ;
; 0.689 ; 0.689        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[3]    ;
; 0.691 ; 0.691        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[5]    ;
; 0.691 ; 0.691        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[7]    ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[4]    ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[8]    ;
; 0.692 ; 0.692        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[11]|datad                  ;
; 0.692 ; 0.692        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[13]|datad                  ;
; 0.692 ; 0.692        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[14]|datad                  ;
; 0.692 ; 0.692        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[9]|datad                   ;
; 0.693 ; 0.693        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[1]|datad                   ;
; 0.693 ; 0.693        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[2]|datad                   ;
; 0.693 ; 0.693        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[3]|datad                   ;
; 0.695 ; 0.695        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[5]|datad                   ;
; 0.695 ; 0.695        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[7]|datad                   ;
; 0.696 ; 0.696        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[12]|datac                  ;
; 0.696 ; 0.696        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[4]|datad                   ;
; 0.696 ; 0.696        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[8]|datad                   ;
; 0.697 ; 0.697        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[6]|datac                   ;
; 0.698 ; 0.698        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.implementar_x ; Rise       ; inst|x[10]|datac                  ;
; 0.699 ; 0.699        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[12]   ;
; 0.700 ; 0.700        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[6]    ;
; 0.701 ; 0.701        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.implementar_x ; Fall       ; ControladorPrincipal:inst|x[10]   ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.acessar_mem'                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------+
; 0.310 ; 0.310        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[4]           ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[0]           ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[10]          ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[1]           ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[2]           ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[3]           ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[5]           ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[6]           ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[7]           ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[8]           ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[4]|datac                          ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[0]|datac                          ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[10]|datac                         ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[1]|datac                          ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[2]|datac                          ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[3]|datac                          ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[5]|datac                          ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[6]|datac                          ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[7]|datac                          ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[8]|datac                          ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[11]          ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[12]          ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[9]           ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[11]|datac                         ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[12]|datac                         ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[9]|datac                          ;
; 0.323 ; 0.323        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[14]|datad                         ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[13]|datad                         ;
; 0.328 ; 0.328        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[14]          ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[13]          ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem~clkctrl|inclk[0] ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem~clkctrl|outclk   ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|clock_memory         ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|clock_memory|datac                        ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|WideOr1~0|datad                           ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|WideOr1~0|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem|q                ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|WideOr1~0|combout                         ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|WideOr1~0|datad                           ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|clock_memory|datac                        ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|clock_memory         ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem~clkctrl|inclk[0] ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|estado_atual.acessar_mem~clkctrl|outclk   ;
; 0.665 ; 0.665        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[14]          ;
; 0.666 ; 0.666        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[13]          ;
; 0.669 ; 0.669        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[14]|datad                         ;
; 0.670 ; 0.670        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[13]|datad                         ;
; 0.674 ; 0.674        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[11]|datac                         ;
; 0.674 ; 0.674        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[9]|datac                          ;
; 0.675 ; 0.675        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[12]|datac                         ;
; 0.677 ; 0.677        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[11]          ;
; 0.677 ; 0.677        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[9]           ;
; 0.678 ; 0.678        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[12]          ;
; 0.678 ; 0.678        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[0]|datac                          ;
; 0.678 ; 0.678        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[1]|datac                          ;
; 0.678 ; 0.678        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[3]|datac                          ;
; 0.678 ; 0.678        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[4]|datac                          ;
; 0.679 ; 0.679        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[10]|datac                         ;
; 0.679 ; 0.679        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[2]|datac                          ;
; 0.679 ; 0.679        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[5]|datac                          ;
; 0.679 ; 0.679        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[6]|datac                          ;
; 0.679 ; 0.679        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[7]|datac                          ;
; 0.679 ; 0.679        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Rise       ; inst|address[8]|datac                          ;
; 0.681 ; 0.681        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[0]           ;
; 0.681 ; 0.681        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[1]           ;
; 0.681 ; 0.681        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[3]           ;
; 0.681 ; 0.681        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[4]           ;
; 0.682 ; 0.682        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[10]          ;
; 0.682 ; 0.682        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[2]           ;
; 0.682 ; 0.682        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[5]           ;
; 0.682 ; 0.682        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[6]           ;
; 0.682 ; 0.682        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[7]           ;
; 0.682 ; 0.682        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.acessar_mem ; Fall       ; ControladorPrincipal:inst|address[8]           ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ControladorPrincipal:inst|estado_atual.inicio'                                                                         ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------+
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[1]      ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[1]|dataa                     ;
; 0.322 ; 0.322        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[5]      ;
; 0.325 ; 0.325        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[6]      ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[5]|datac                     ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[3]      ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[4]      ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[0]      ;
; 0.328 ; 0.328        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[6]|datac                     ;
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[3]|datac                     ;
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[4]|datac                     ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[0]|datac                     ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[2]|datad                     ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[7]|datad                     ;
; 0.336 ; 0.336        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[2]      ;
; 0.339 ; 0.339        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[7]      ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio~clkctrl|inclk[0] ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio~clkctrl|outclk   ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[10]           ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[12]           ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[6]            ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[10]|datac                          ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[12]|datac                          ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[6]|datac                           ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[4]|datad                           ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[7]|datad                           ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[5]|datad                           ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[8]|datad                           ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[1]|datad                           ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[13]|datad                          ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[14]|datad                          ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[2]|datad                           ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[3]|datad                           ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[11]|datad                          ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[4]            ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[7]            ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[9]|datad                           ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[5]            ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[8]            ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[1]            ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[13]           ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[14]           ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[2]            ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[3]            ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[11]           ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[9]            ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0clkctrl|inclk[0]            ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0clkctrl|outclk              ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0|combout                    ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|WideOr0~0|datad                      ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[0]            ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[0]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio|q                ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[0]|datac                           ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[0]            ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|WideOr0~0|datad                      ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0|combout                    ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0clkctrl|inclk[0]            ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|WideOr0~0clkctrl|outclk              ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[11]           ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[13]           ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[14]           ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[9]            ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[1]            ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[2]            ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[3]            ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[5]            ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[7]            ;
; 0.606 ; 0.606        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[4]            ;
; 0.606 ; 0.606        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[8]            ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[11]|datad                          ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[13]|datad                          ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[14]|datad                          ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[9]|datad                           ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[1]|datad                           ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[2]|datad                           ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[3]|datad                           ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[5]|datad                           ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[7]|datad                           ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[12]|datac                          ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[4]|datad                           ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[8]|datad                           ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[6]|datac                           ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; inst|x[10]|datac                          ;
; 0.613 ; 0.613        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[12]           ;
; 0.614 ; 0.614        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[6]            ;
; 0.615 ; 0.615        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; ControladorPrincipal:inst|x[10]           ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio~clkctrl|inclk[0] ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|estado_atual.inicio~clkctrl|outclk   ;
; 0.655 ; 0.655        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[7]      ;
; 0.657 ; 0.657        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[2]      ;
; 0.659 ; 0.659        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[7]|datad                     ;
; 0.661 ; 0.661        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[2]|datad                     ;
; 0.663 ; 0.663        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[3]|datac                     ;
; 0.664 ; 0.664        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[0]|datac                     ;
; 0.664 ; 0.664        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[4]|datac                     ;
; 0.664 ; 0.664        ; 0.000          ; High Pulse Width ; ControladorPrincipal:inst|estado_atual.inicio ; Rise       ; inst|cor_out[6]|datac                     ;
; 0.666 ; 0.666        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[3]      ;
; 0.667 ; 0.667        ; 0.000          ; Low Pulse Width  ; ControladorPrincipal:inst|estado_atual.inicio ; Fall       ; ControladorPrincipal:inst|cor_out[0]      ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inclk0'                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; 9.574  ; 9.574        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.574  ; 9.574        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|o                                              ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|i                                              ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|o                                              ;
; 10.424 ; 10.424       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.424 ; 10.424       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; inclk0 ; Rise       ; inclk0                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.acessar_mem                      ;
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_1                         ;
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.implementar_x                    ;
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.inicio                           ;
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[0]                                           ;
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[1]                                           ;
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[2]                                           ;
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[3]                                           ;
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[4]                                           ;
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[5]                                           ;
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[6]                                           ;
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[7]                                           ;
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[8]                                           ;
; 19.781 ; 19.997       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[9]                                           ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_3                         ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_4                         ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_5                         ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.paridade                         ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[0]                                                 ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[1]                                                 ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[2]                                                 ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[3]                                                 ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[4]                                                 ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[5]                                                 ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[6]                                                 ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[7]                                                 ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[8]                                                 ;
; 19.782 ; 19.998       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[9]                                                 ;
; 19.783 ; 19.999       ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_2                         ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.acessar_mem                      ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_1                         ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_2                         ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.implementar_x                    ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.inicio                           ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[0]                                                 ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[1]                                                 ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[2]                                                 ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[3]                                                 ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[4]                                                 ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[5]                                                 ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[6]                                                 ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[7]                                                 ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[8]                                                 ;
; 19.815 ; 19.999       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|l[9]                                                 ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_3                         ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_4                         ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.espera_5                         ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ControladorPrincipal:inst|estado_atual.paridade                         ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[0]                                           ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[1]                                           ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[2]                                           ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[3]                                           ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[4]                                           ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[5]                                           ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[6]                                           ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[7]                                           ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[8]                                           ;
; 19.816 ; 20.000       ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; interfacevga:inst9|contclk[9]                                           ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[0]|clk                                                          ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[1]|clk                                                          ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[2]|clk                                                          ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[3]|clk                                                          ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[4]|clk                                                          ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[5]|clk                                                          ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[6]|clk                                                          ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[7]|clk                                                          ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[8]|clk                                                          ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|l[9]|clk                                                          ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.acessar_mem|clk                                       ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_1|clk                                          ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_2|clk                                          ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.implementar_x|clk                                     ;
; 19.995 ; 19.995       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.inicio|clk                                            ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[0]|clk                                                    ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[1]|clk                                                    ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[2]|clk                                                    ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[3]|clk                                                    ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[4]|clk                                                    ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[5]|clk                                                    ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[6]|clk                                                    ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[7]|clk                                                    ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[8]|clk                                                    ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[9]|clk                                                    ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_3|clk                                          ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_4|clk                                          ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.espera_5|clk                                          ;
; 19.996 ; 19.996       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.paridade|clk                                          ;
; 20.003 ; 20.003       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[0]|clk                                                    ;
; 20.003 ; 20.003       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[1]|clk                                                    ;
; 20.003 ; 20.003       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[2]|clk                                                    ;
; 20.003 ; 20.003       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[3]|clk                                                    ;
; 20.003 ; 20.003       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[4]|clk                                                    ;
; 20.003 ; 20.003       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[5]|clk                                                    ;
; 20.003 ; 20.003       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[6]|clk                                                    ;
; 20.003 ; 20.003       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[7]|clk                                                    ;
; 20.003 ; 20.003       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[8]|clk                                                    ;
; 20.003 ; 20.003       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|contclk[9]|clk                                                    ;
; 20.003 ; 20.003       ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|estado_atual.acessar_mem|clk                                       ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; reset     ; inclk0     ; 4.080 ; 4.766 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; reset     ; inclk0     ; -3.080 ; -3.851 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-----------+-----------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+-----------------------------------------------+-------+-------+------------+---------------------------------------------------+
; cor[*]    ; ControladorPrincipal:inst|estado_atual.inicio ; 8.570 ; 8.702 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[0]   ; ControladorPrincipal:inst|estado_atual.inicio ; 7.388 ; 7.822 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[1]   ; ControladorPrincipal:inst|estado_atual.inicio ; 7.456 ; 7.916 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[2]   ; ControladorPrincipal:inst|estado_atual.inicio ; 8.008 ; 8.400 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[3]   ; ControladorPrincipal:inst|estado_atual.inicio ; 7.359 ; 7.781 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[4]   ; ControladorPrincipal:inst|estado_atual.inicio ; 7.997 ; 8.060 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[5]   ; ControladorPrincipal:inst|estado_atual.inicio ; 8.127 ; 8.105 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[6]   ; ControladorPrincipal:inst|estado_atual.inicio ; 7.918 ; 8.036 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[7]   ; ControladorPrincipal:inst|estado_atual.inicio ; 8.175 ; 8.277 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[8]   ; ControladorPrincipal:inst|estado_atual.inicio ; 7.766 ; 8.112 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[9]   ; ControladorPrincipal:inst|estado_atual.inicio ; 8.090 ; 8.057 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[10]  ; ControladorPrincipal:inst|estado_atual.inicio ; 8.384 ; 8.314 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[11]  ; ControladorPrincipal:inst|estado_atual.inicio ; 8.373 ; 8.454 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[12]  ; ControladorPrincipal:inst|estado_atual.inicio ; 8.020 ; 7.953 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[13]  ; ControladorPrincipal:inst|estado_atual.inicio ; 8.570 ; 8.702 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[14]  ; ControladorPrincipal:inst|estado_atual.inicio ; 8.159 ; 8.345 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[15]  ; ControladorPrincipal:inst|estado_atual.inicio ; 8.501 ; 8.688 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[16]  ; ControladorPrincipal:inst|estado_atual.inicio ; 7.829 ; 8.171 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[17]  ; ControladorPrincipal:inst|estado_atual.inicio ; 8.322 ; 8.336 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[18]  ; ControladorPrincipal:inst|estado_atual.inicio ; 8.048 ; 8.012 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[19]  ; ControladorPrincipal:inst|estado_atual.inicio ; 7.829 ; 8.171 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[20]  ; ControladorPrincipal:inst|estado_atual.inicio ; 7.407 ; 7.686 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[21]  ; ControladorPrincipal:inst|estado_atual.inicio ; 7.654 ; 7.857 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[22]  ; ControladorPrincipal:inst|estado_atual.inicio ; 8.150 ; 8.422 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[23]  ; ControladorPrincipal:inst|estado_atual.inicio ; 8.080 ; 8.087 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
; VGA_CLK   ; inclk0                                        ; 1.597 ;       ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; blank     ; inclk0                                        ; 5.776 ; 5.664 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; cor[*]    ; inclk0                                        ; 8.235 ; 8.426 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[0]   ; inclk0                                        ; 7.268 ; 7.236 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[1]   ; inclk0                                        ; 7.336 ; 7.330 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[2]   ; inclk0                                        ; 7.865 ; 7.853 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[3]   ; inclk0                                        ; 7.239 ; 7.195 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[4]   ; inclk0                                        ; 7.587 ; 7.623 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[5]   ; inclk0                                        ; 7.723 ; 7.791 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[6]   ; inclk0                                        ; 7.654 ; 7.760 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[7]   ; inclk0                                        ; 7.885 ; 8.019 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[8]   ; inclk0                                        ; 7.623 ; 7.565 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[9]   ; inclk0                                        ; 7.570 ; 7.748 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[10]  ; inclk0                                        ; 7.875 ; 8.171 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[11]  ; inclk0                                        ; 7.908 ; 8.169 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[12]  ; inclk0                                        ; 7.474 ; 7.672 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[13]  ; inclk0                                        ; 8.235 ; 8.280 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[14]  ; inclk0                                        ; 7.895 ; 8.069 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[15]  ; inclk0                                        ; 8.219 ; 8.426 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[16]  ; inclk0                                        ; 7.655 ; 7.695 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[17]  ; inclk0                                        ; 7.803 ; 8.025 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[18]  ; inclk0                                        ; 7.529 ; 7.701 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[19]  ; inclk0                                        ; 7.655 ; 7.695 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[20]  ; inclk0                                        ; 7.233 ; 7.210 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[21]  ; inclk0                                        ; 7.511 ; 7.348 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[22]  ; inclk0                                        ; 7.939 ; 8.016 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[23]  ; inclk0                                        ; 7.684 ; 7.756 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; inclk0                                        ; 4.271 ; 4.577 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; inclk0                                        ; 4.326 ; 4.471 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK   ; inclk0                                        ;       ; 1.629 ; Fall       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------------------------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+-----------+-----------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+-----------------------------------------------+-------+-------+------------+---------------------------------------------------+
; cor[*]    ; ControladorPrincipal:inst|estado_atual.inicio ; 5.974 ; 5.852 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[0]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.110 ; 6.441 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[1]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.175 ; 6.530 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[2]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.636 ; 7.006 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[3]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.083 ; 6.402 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[4]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.236 ; 6.482 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[5]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.235 ; 6.548 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[6]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.392 ; 6.235 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[7]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.054 ; 5.852 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[8]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.533 ; 6.491 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[9]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.204 ; 6.514 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[10]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.493 ; 6.755 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[11]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.309 ; 6.429 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[12]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.354 ; 6.157 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[13]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.604 ; 6.996 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[14]  ; ControladorPrincipal:inst|estado_atual.inicio ; 5.982 ; 6.279 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[15]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.882 ; 6.995 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[16]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.544 ; 6.660 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[17]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.424 ; 6.778 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[18]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.161 ; 6.466 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[19]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.544 ; 6.660 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[20]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.139 ; 6.195 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[21]  ; ControladorPrincipal:inst|estado_atual.inicio ; 5.974 ; 6.110 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[22]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.156 ; 6.246 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[23]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.043 ; 6.334 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
; VGA_CLK   ; inclk0                                        ; 1.311 ;       ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; blank     ; inclk0                                        ; 3.884 ; 3.604 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; cor[*]    ; inclk0                                        ; 3.683 ; 3.723 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[0]   ; inclk0                                        ; 4.294 ; 4.566 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[1]   ; inclk0                                        ; 4.359 ; 4.655 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[2]   ; inclk0                                        ; 4.249 ; 4.576 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[3]   ; inclk0                                        ; 4.267 ; 4.527 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[4]   ; inclk0                                        ; 3.849 ; 4.095 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[5]   ; inclk0                                        ; 3.848 ; 4.118 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[6]   ; inclk0                                        ; 4.264 ; 4.540 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[7]   ; inclk0                                        ; 4.357 ; 4.166 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[8]   ; inclk0                                        ; 4.221 ; 4.104 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[9]   ; inclk0                                        ; 3.817 ; 4.084 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[10]  ; inclk0                                        ; 4.436 ; 4.443 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[11]  ; inclk0                                        ; 4.160 ; 4.042 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[12]  ; inclk0                                        ; 3.924 ; 3.770 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[13]  ; inclk0                                        ; 4.512 ; 4.837 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[14]  ; inclk0                                        ; 4.464 ; 4.503 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[15]  ; inclk0                                        ; 4.922 ; 4.833 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[16]  ; inclk0                                        ; 4.157 ; 4.273 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[17]  ; inclk0                                        ; 4.037 ; 4.348 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[18]  ; inclk0                                        ; 3.774 ; 4.036 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[19]  ; inclk0                                        ; 4.157 ; 4.273 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[20]  ; inclk0                                        ; 3.752 ; 3.808 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[21]  ; inclk0                                        ; 3.683 ; 3.723 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[22]  ; inclk0                                        ; 4.035 ; 4.318 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[23]  ; inclk0                                        ; 3.731 ; 3.934 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; inclk0                                        ; 3.336 ; 3.634 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; inclk0                                        ; 3.035 ; 3.240 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK   ; inclk0                                        ;       ; 1.341 ; Fall       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------------------------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+-------------+-------+--------+--------+--------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF     ;
+------------+-------------+-------+--------+--------+--------+
; amarelo    ; cor[0]      ; 8.343 ; 7.622  ; 8.053  ; 8.968  ;
; amarelo    ; cor[1]      ; 8.411 ; 7.716  ; 8.121  ; 9.062  ;
; amarelo    ; cor[2]      ; 8.940 ; 8.208  ; 8.556  ; 9.585  ;
; amarelo    ; cor[3]      ; 8.314 ; 7.581  ; 8.024  ; 8.927  ;
; amarelo    ; cor[4]      ; 8.662 ; 8.698  ; 9.034  ; 9.245  ;
; amarelo    ; cor[5]      ; 8.798 ; 8.866  ; 9.164  ; 9.486  ;
; amarelo    ; cor[6]      ; 8.729 ; 8.835  ; 9.292  ; 9.417  ;
; amarelo    ; cor[7]      ; 8.960 ; 9.094  ; 9.556  ; 9.658  ;
; amarelo    ; cor[8]      ; 8.698 ; 7.958  ; 8.348  ; 9.297  ;
; amarelo    ; cor[9]      ; 8.645 ; 8.823  ; 9.127  ; 9.242  ;
; amarelo    ; cor[10]     ; 8.575 ; 9.246  ; 9.607  ; 9.164  ;
; amarelo    ; cor[11]     ; 8.983 ; 9.244  ; 9.596  ; 9.639  ;
; amarelo    ; cor[12]     ; 8.549 ; 8.747  ; 9.057  ; 9.138  ;
; amarelo    ; cor[13]     ; 9.310 ; 9.355  ; 9.755  ; 9.925  ;
; amarelo    ; cor[14]     ; 8.970 ; 9.144  ; 9.533  ; 9.726  ;
; amarelo    ; cor[15]     ; 9.294 ; 9.501  ; 9.882  ; 10.069 ;
; amarelo    ; cor[16]     ; 8.730 ; 8.770  ; 9.210  ; 9.356  ;
; amarelo    ; cor[17]     ; 8.878 ; 9.100  ; 9.359  ; 9.521  ;
; amarelo    ; cor[18]     ; 8.604 ; 8.776  ; 9.085  ; 9.197  ;
; amarelo    ; cor[19]     ; 8.730 ; 8.770  ; 9.210  ; 9.356  ;
; amarelo    ; cor[20]     ; 8.308 ; 8.285  ; 8.788  ; 8.871  ;
; amarelo    ; cor[21]     ; 8.586 ; 7.789  ; 8.317  ; 9.080  ;
; amarelo    ; cor[22]     ; 9.014 ; 9.091  ; 9.401  ; 9.649  ;
; amarelo    ; cor[23]     ; 8.759 ; 8.831  ; 9.328  ; 9.314  ;
; azul       ; cor[0]      ; 8.919 ; 8.198  ; 8.673  ; 9.588  ;
; azul       ; cor[1]      ; 8.987 ; 8.292  ; 8.741  ; 9.682  ;
; azul       ; cor[2]      ; 9.516 ; 8.784  ; 9.176  ; 10.205 ;
; azul       ; cor[3]      ; 8.890 ; 8.157  ; 8.644  ; 9.547  ;
; azul       ; cor[4]      ; 9.238 ; 9.274  ; 9.654  ; 9.865  ;
; azul       ; cor[5]      ; 9.374 ; 9.442  ; 9.784  ; 10.106 ;
; azul       ; cor[6]      ; 9.305 ; 9.411  ; 9.912  ; 10.037 ;
; azul       ; cor[7]      ; 9.536 ; 9.670  ; 10.176 ; 10.278 ;
; azul       ; cor[8]      ; 9.274 ; 8.534  ; 8.968  ; 9.917  ;
; azul       ; cor[9]      ; 9.221 ; 9.399  ; 9.747  ; 9.862  ;
; azul       ; cor[10]     ; 9.151 ; 9.822  ; 10.227 ; 9.784  ;
; azul       ; cor[11]     ; 9.559 ; 9.820  ; 10.216 ; 10.259 ;
; azul       ; cor[12]     ; 9.125 ; 9.323  ; 9.677  ; 9.758  ;
; azul       ; cor[13]     ; 9.886 ; 9.931  ; 10.375 ; 10.545 ;
; azul       ; cor[14]     ; 9.546 ; 9.720  ; 10.153 ; 10.346 ;
; azul       ; cor[15]     ; 9.870 ; 10.077 ; 10.502 ; 10.689 ;
; azul       ; cor[16]     ; 9.306 ; 9.346  ; 9.830  ; 9.976  ;
; azul       ; cor[17]     ; 9.454 ; 9.676  ; 9.979  ; 10.141 ;
; azul       ; cor[18]     ; 9.180 ; 9.352  ; 9.705  ; 9.817  ;
; azul       ; cor[19]     ; 9.306 ; 9.346  ; 9.830  ; 9.976  ;
; azul       ; cor[20]     ; 8.884 ; 8.861  ; 9.408  ; 9.491  ;
; azul       ; cor[21]     ; 9.162 ; 8.365  ; 8.937  ; 9.700  ;
; azul       ; cor[22]     ; 9.590 ; 9.667  ; 10.021 ; 10.269 ;
; azul       ; cor[23]     ; 9.335 ; 9.407  ; 9.948  ; 9.934  ;
; verde      ; cor[0]      ; 8.580 ; 7.859  ; 8.171  ; 9.086  ;
; verde      ; cor[1]      ; 8.648 ; 7.953  ; 8.239  ; 9.180  ;
; verde      ; cor[2]      ; 9.177 ; 8.445  ; 8.674  ; 9.703  ;
; verde      ; cor[3]      ; 8.551 ; 7.818  ; 8.142  ; 9.045  ;
; verde      ; cor[4]      ; 8.899 ; 8.935  ; 9.152  ; 9.363  ;
; verde      ; cor[5]      ; 9.035 ; 9.103  ; 9.282  ; 9.604  ;
; verde      ; cor[6]      ; 8.966 ; 9.072  ; 9.410  ; 9.535  ;
; verde      ; cor[7]      ; 9.197 ; 9.331  ; 9.674  ; 9.776  ;
; verde      ; cor[8]      ; 8.935 ; 8.195  ; 8.466  ; 9.415  ;
; verde      ; cor[9]      ; 8.882 ; 9.060  ; 9.245  ; 9.360  ;
; verde      ; cor[10]     ; 8.812 ; 9.483  ; 9.725  ; 9.282  ;
; verde      ; cor[11]     ; 9.220 ; 9.481  ; 9.714  ; 9.757  ;
; verde      ; cor[12]     ; 8.786 ; 8.984  ; 9.175  ; 9.256  ;
; verde      ; cor[13]     ; 9.547 ; 9.592  ; 9.873  ; 10.043 ;
; verde      ; cor[14]     ; 9.207 ; 9.381  ; 9.651  ; 9.844  ;
; verde      ; cor[15]     ; 9.531 ; 9.738  ; 10.000 ; 10.187 ;
; verde      ; cor[16]     ; 8.967 ; 9.007  ; 9.328  ; 9.474  ;
; verde      ; cor[17]     ; 9.115 ; 9.337  ; 9.477  ; 9.639  ;
; verde      ; cor[18]     ; 8.841 ; 9.013  ; 9.203  ; 9.315  ;
; verde      ; cor[19]     ; 8.967 ; 9.007  ; 9.328  ; 9.474  ;
; verde      ; cor[20]     ; 8.545 ; 8.522  ; 8.906  ; 8.989  ;
; verde      ; cor[21]     ; 8.823 ; 8.026  ; 8.435  ; 9.198  ;
; verde      ; cor[22]     ; 9.251 ; 9.328  ; 9.519  ; 9.767  ;
; verde      ; cor[23]     ; 8.996 ; 9.068  ; 9.446  ; 9.432  ;
; vermelho   ; cor[0]      ; 8.413 ; 7.692  ; 7.949  ; 8.864  ;
; vermelho   ; cor[1]      ; 8.481 ; 7.786  ; 8.017  ; 8.958  ;
; vermelho   ; cor[2]      ; 9.010 ; 8.278  ; 8.452  ; 9.481  ;
; vermelho   ; cor[3]      ; 8.384 ; 7.651  ; 7.920  ; 8.823  ;
; vermelho   ; cor[4]      ; 8.732 ; 8.768  ; 8.930  ; 9.141  ;
; vermelho   ; cor[5]      ; 8.868 ; 8.936  ; 9.060  ; 9.382  ;
; vermelho   ; cor[6]      ; 8.799 ; 8.905  ; 9.188  ; 9.313  ;
; vermelho   ; cor[7]      ; 9.030 ; 9.164  ; 9.452  ; 9.554  ;
; vermelho   ; cor[8]      ; 8.768 ; 8.028  ; 8.244  ; 9.193  ;
; vermelho   ; cor[9]      ; 8.715 ; 8.893  ; 9.023  ; 9.138  ;
; vermelho   ; cor[10]     ; 8.645 ; 9.316  ; 9.503  ; 9.060  ;
; vermelho   ; cor[11]     ; 9.053 ; 9.314  ; 9.492  ; 9.535  ;
; vermelho   ; cor[12]     ; 8.619 ; 8.817  ; 8.953  ; 9.034  ;
; vermelho   ; cor[13]     ; 9.380 ; 9.425  ; 9.651  ; 9.821  ;
; vermelho   ; cor[14]     ; 9.040 ; 9.214  ; 9.429  ; 9.622  ;
; vermelho   ; cor[15]     ; 9.364 ; 9.571  ; 9.778  ; 9.965  ;
; vermelho   ; cor[16]     ; 8.800 ; 8.840  ; 9.106  ; 9.252  ;
; vermelho   ; cor[17]     ; 8.948 ; 9.170  ; 9.255  ; 9.417  ;
; vermelho   ; cor[18]     ; 8.674 ; 8.846  ; 8.981  ; 9.093  ;
; vermelho   ; cor[19]     ; 8.800 ; 8.840  ; 9.106  ; 9.252  ;
; vermelho   ; cor[20]     ; 8.378 ; 8.355  ; 8.684  ; 8.767  ;
; vermelho   ; cor[21]     ; 8.656 ; 7.859  ; 8.213  ; 8.976  ;
; vermelho   ; cor[22]     ; 9.084 ; 9.161  ; 9.297  ; 9.545  ;
; vermelho   ; cor[23]     ; 8.829 ; 8.901  ; 9.224  ; 9.210  ;
+------------+-------------+-------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; amarelo    ; cor[0]      ; 7.562 ; 7.058 ; 7.507 ; 8.182 ;
; amarelo    ; cor[1]      ; 7.627 ; 7.147 ; 7.572 ; 8.271 ;
; amarelo    ; cor[2]      ; 6.741 ; 7.192 ; 7.634 ; 7.789 ;
; amarelo    ; cor[3]      ; 7.535 ; 7.019 ; 7.480 ; 8.143 ;
; amarelo    ; cor[4]      ; 6.341 ; 6.587 ; 7.322 ; 7.323 ;
; amarelo    ; cor[5]      ; 6.340 ; 6.816 ; 7.321 ; 7.331 ;
; amarelo    ; cor[6]      ; 6.756 ; 7.042 ; 7.646 ; 7.753 ;
; amarelo    ; cor[7]      ; 7.055 ; 6.658 ; 7.570 ; 7.639 ;
; amarelo    ; cor[8]      ; 6.929 ; 6.596 ; 7.434 ; 7.577 ;
; amarelo    ; cor[9]      ; 6.309 ; 6.661 ; 7.290 ; 7.297 ;
; amarelo    ; cor[10]     ; 6.928 ; 7.310 ; 7.840 ; 7.656 ;
; amarelo    ; cor[11]     ; 6.858 ; 6.534 ; 7.373 ; 7.515 ;
; amarelo    ; cor[12]     ; 6.622 ; 6.262 ; 7.137 ; 7.243 ;
; amarelo    ; cor[13]     ; 7.004 ; 7.329 ; 7.751 ; 8.065 ;
; amarelo    ; cor[14]     ; 6.956 ; 6.995 ; 7.846 ; 7.976 ;
; amarelo    ; cor[15]     ; 7.620 ; 7.325 ; 8.135 ; 8.304 ;
; amarelo    ; cor[16]     ; 6.649 ; 6.765 ; 7.574 ; 7.689 ;
; amarelo    ; cor[17]     ; 6.529 ; 6.921 ; 7.510 ; 7.561 ;
; amarelo    ; cor[18]     ; 6.266 ; 6.609 ; 7.247 ; 7.249 ;
; amarelo    ; cor[19]     ; 6.649 ; 6.765 ; 7.574 ; 7.689 ;
; amarelo    ; cor[20]     ; 6.244 ; 6.300 ; 7.169 ; 7.224 ;
; amarelo    ; cor[21]     ; 6.175 ; 6.215 ; 7.124 ; 7.121 ;
; amarelo    ; cor[22]     ; 6.527 ; 6.959 ; 7.469 ; 7.531 ;
; amarelo    ; cor[23]     ; 6.308 ; 6.426 ; 6.944 ; 7.281 ;
; azul       ; cor[0]      ; 7.255 ; 7.855 ; 8.316 ; 8.344 ;
; azul       ; cor[1]      ; 7.320 ; 7.944 ; 8.381 ; 8.433 ;
; azul       ; cor[2]      ; 7.382 ; 7.781 ; 8.237 ; 8.478 ;
; azul       ; cor[3]      ; 7.228 ; 7.816 ; 8.289 ; 8.305 ;
; azul       ; cor[4]      ; 7.136 ; 7.315 ; 7.837 ; 8.083 ;
; azul       ; cor[5]      ; 7.135 ; 7.323 ; 7.836 ; 8.121 ;
; azul       ; cor[6]      ; 7.394 ; 7.501 ; 8.252 ; 8.484 ;
; azul       ; cor[7]      ; 7.344 ; 7.453 ; 8.360 ; 8.154 ;
; azul       ; cor[8]      ; 7.182 ; 7.391 ; 8.234 ; 8.092 ;
; azul       ; cor[9]      ; 7.104 ; 7.289 ; 7.805 ; 8.087 ;
; azul       ; cor[10]     ; 7.654 ; 7.404 ; 8.311 ; 8.465 ;
; azul       ; cor[11]     ; 7.365 ; 7.329 ; 8.163 ; 8.030 ;
; azul       ; cor[12]     ; 7.129 ; 7.057 ; 7.927 ; 7.758 ;
; azul       ; cor[13]     ; 7.499 ; 7.978 ; 8.432 ; 8.615 ;
; azul       ; cor[14]     ; 7.594 ; 7.733 ; 8.452 ; 8.491 ;
; azul       ; cor[15]     ; 8.127 ; 8.052 ; 8.920 ; 8.821 ;
; azul       ; cor[16]     ; 7.322 ; 7.560 ; 8.145 ; 8.261 ;
; azul       ; cor[17]     ; 7.324 ; 7.553 ; 8.025 ; 8.351 ;
; azul       ; cor[18]     ; 7.061 ; 7.241 ; 7.762 ; 8.039 ;
; azul       ; cor[19]     ; 7.322 ; 7.560 ; 8.145 ; 8.261 ;
; azul       ; cor[20]     ; 6.917 ; 7.095 ; 7.740 ; 7.796 ;
; azul       ; cor[21]     ; 6.970 ; 7.010 ; 7.671 ; 7.711 ;
; azul       ; cor[22]     ; 7.251 ; 7.461 ; 7.985 ; 8.272 ;
; azul       ; cor[23]     ; 6.692 ; 7.104 ; 7.753 ; 7.712 ;
; verde      ; cor[0]      ; 7.801 ; 7.543 ; 7.859 ; 8.286 ;
; verde      ; cor[1]      ; 7.866 ; 7.632 ; 7.924 ; 8.375 ;
; verde      ; cor[2]      ; 7.224 ; 7.513 ; 7.826 ; 8.122 ;
; verde      ; cor[3]      ; 7.774 ; 7.504 ; 7.832 ; 8.247 ;
; verde      ; cor[4]      ; 6.824 ; 7.047 ; 7.426 ; 7.656 ;
; verde      ; cor[5]      ; 6.823 ; 7.055 ; 7.425 ; 7.664 ;
; verde      ; cor[6]      ; 7.239 ; 7.503 ; 7.841 ; 8.105 ;
; verde      ; cor[7]      ; 7.294 ; 7.141 ; 7.903 ; 7.743 ;
; verde      ; cor[8]      ; 7.168 ; 7.079 ; 7.777 ; 7.681 ;
; verde      ; cor[9]      ; 6.792 ; 7.021 ; 7.394 ; 7.630 ;
; verde      ; cor[10]     ; 7.342 ; 7.625 ; 7.944 ; 8.008 ;
; verde      ; cor[11]     ; 7.097 ; 7.017 ; 7.706 ; 7.619 ;
; verde      ; cor[12]     ; 6.861 ; 6.745 ; 7.470 ; 7.347 ;
; verde      ; cor[13]     ; 7.418 ; 7.723 ; 8.020 ; 8.332 ;
; verde      ; cor[14]     ; 7.439 ; 7.478 ; 8.041 ; 8.080 ;
; verde      ; cor[15]     ; 7.859 ; 7.808 ; 8.468 ; 8.410 ;
; verde      ; cor[16]     ; 7.132 ; 7.248 ; 7.734 ; 7.850 ;
; verde      ; cor[17]     ; 7.012 ; 7.285 ; 7.614 ; 7.894 ;
; verde      ; cor[18]     ; 6.749 ; 6.973 ; 7.351 ; 7.582 ;
; verde      ; cor[19]     ; 7.132 ; 7.248 ; 7.734 ; 7.850 ;
; verde      ; cor[20]     ; 6.727 ; 6.783 ; 7.329 ; 7.385 ;
; verde      ; cor[21]     ; 6.658 ; 6.698 ; 7.260 ; 7.300 ;
; verde      ; cor[22]     ; 6.971 ; 7.206 ; 7.573 ; 7.815 ;
; verde      ; cor[23]     ; 6.791 ; 6.911 ; 7.296 ; 7.614 ;
; vermelho   ; cor[0]      ; 7.627 ; 7.369 ; 7.637 ; 8.064 ;
; vermelho   ; cor[1]      ; 7.692 ; 7.458 ; 7.702 ; 8.153 ;
; vermelho   ; cor[2]      ; 6.975 ; 7.339 ; 7.604 ; 7.895 ;
; vermelho   ; cor[3]      ; 7.600 ; 7.330 ; 7.610 ; 8.025 ;
; vermelho   ; cor[4]      ; 6.575 ; 6.821 ; 7.204 ; 7.429 ;
; vermelho   ; cor[5]      ; 6.574 ; 6.881 ; 7.203 ; 7.437 ;
; vermelho   ; cor[6]      ; 6.990 ; 7.276 ; 7.619 ; 7.883 ;
; vermelho   ; cor[7]      ; 7.120 ; 6.892 ; 7.676 ; 7.521 ;
; vermelho   ; cor[8]      ; 6.994 ; 6.830 ; 7.550 ; 7.459 ;
; vermelho   ; cor[9]      ; 6.543 ; 6.847 ; 7.172 ; 7.403 ;
; vermelho   ; cor[10]     ; 7.168 ; 7.394 ; 7.677 ; 7.786 ;
; vermelho   ; cor[11]     ; 6.923 ; 6.768 ; 7.479 ; 7.397 ;
; vermelho   ; cor[12]     ; 6.687 ; 6.496 ; 7.243 ; 7.125 ;
; vermelho   ; cor[13]     ; 7.244 ; 7.492 ; 7.753 ; 8.110 ;
; vermelho   ; cor[14]     ; 7.190 ; 7.229 ; 7.819 ; 7.858 ;
; vermelho   ; cor[15]     ; 7.685 ; 7.559 ; 8.241 ; 8.188 ;
; vermelho   ; cor[16]     ; 6.883 ; 6.999 ; 7.512 ; 7.628 ;
; vermelho   ; cor[17]     ; 6.763 ; 7.111 ; 7.392 ; 7.667 ;
; vermelho   ; cor[18]     ; 6.500 ; 6.799 ; 7.129 ; 7.355 ;
; vermelho   ; cor[19]     ; 6.883 ; 6.999 ; 7.512 ; 7.628 ;
; vermelho   ; cor[20]     ; 6.478 ; 6.534 ; 7.107 ; 7.163 ;
; vermelho   ; cor[21]     ; 6.409 ; 6.449 ; 7.038 ; 7.078 ;
; vermelho   ; cor[22]     ; 6.761 ; 6.975 ; 7.306 ; 7.593 ;
; vermelho   ; cor[23]     ; 6.542 ; 6.737 ; 7.074 ; 7.387 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                    ;
+-------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                                 ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                                      ; -4.783    ; -1.157  ; N/A      ; N/A     ; -2.693              ;
;  ControladorPrincipal:inst|clock_memory               ; -3.417    ; 0.263   ; N/A      ; N/A     ; -2.693              ;
;  ControladorPrincipal:inst|estado_atual.acessar_mem   ; -1.685    ; -0.085  ; N/A      ; N/A     ; 0.310               ;
;  ControladorPrincipal:inst|estado_atual.implementar_x ; -3.877    ; -0.889  ; N/A      ; N/A     ; 0.278               ;
;  ControladorPrincipal:inst|estado_atual.inicio        ; -4.522    ; -1.157  ; N/A      ; N/A     ; 0.303               ;
;  ControladorPrincipal:inst|estado_atual.paridade      ; -4.783    ; 0.372   ; N/A      ; N/A     ; 0.257               ;
;  inclk0                                               ; N/A       ; N/A     ; N/A      ; N/A     ; 9.574               ;
;  inst2|altpll_component|auto_generated|pll1|clk[0]    ; -0.637    ; -0.298  ; N/A      ; N/A     ; 19.710              ;
; Design-wide TNS                                       ; -1887.766 ; -24.055 ; 0.0      ; 0.0     ; -1383.956           ;
;  ControladorPrincipal:inst|clock_memory               ; -1293.293 ; 0.000   ; N/A      ; N/A     ; -1383.956           ;
;  ControladorPrincipal:inst|estado_atual.acessar_mem   ; -21.436   ; -0.085  ; N/A      ; N/A     ; 0.000               ;
;  ControladorPrincipal:inst|estado_atual.implementar_x ; -54.528   ; -7.991  ; N/A      ; N/A     ; 0.000               ;
;  ControladorPrincipal:inst|estado_atual.inicio        ; -93.153   ; -15.414 ; N/A      ; N/A     ; 0.000               ;
;  ControladorPrincipal:inst|estado_atual.paridade      ; -423.728  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  inclk0                                               ; N/A       ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|auto_generated|pll1|clk[0]    ; -1.628    ; -1.025  ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------------+-----------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; reset     ; inclk0     ; 7.780 ; 8.339 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; reset     ; inclk0     ; -3.080 ; -3.851 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+
; cor[*]    ; ControladorPrincipal:inst|estado_atual.inicio ; 16.336 ; 16.191 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[0]   ; ControladorPrincipal:inst|estado_atual.inicio ; 14.363 ; 14.207 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[1]   ; ControladorPrincipal:inst|estado_atual.inicio ; 14.554 ; 14.392 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[2]   ; ControladorPrincipal:inst|estado_atual.inicio ; 15.594 ; 15.367 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[3]   ; ControladorPrincipal:inst|estado_atual.inicio ; 14.328 ; 14.120 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[4]   ; ControladorPrincipal:inst|estado_atual.inicio ; 15.046 ; 14.960 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[5]   ; ControladorPrincipal:inst|estado_atual.inicio ; 15.401 ; 15.295 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[6]   ; ControladorPrincipal:inst|estado_atual.inicio ; 14.899 ; 14.792 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[7]   ; ControladorPrincipal:inst|estado_atual.inicio ; 15.400 ; 15.349 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[8]   ; ControladorPrincipal:inst|estado_atual.inicio ; 15.118 ; 14.860 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[9]   ; ControladorPrincipal:inst|estado_atual.inicio ; 15.356 ; 15.254 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[10]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.773 ; 15.887 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[11]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.764 ; 15.891 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[12]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.201 ; 15.125 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[13]  ; ControladorPrincipal:inst|estado_atual.inicio ; 16.336 ; 16.191 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[14]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.470 ; 15.451 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[15]  ; ControladorPrincipal:inst|estado_atual.inicio ; 16.127 ; 16.122 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[16]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.203 ; 15.000 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[17]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.801 ; 15.732 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[18]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.238 ; 15.140 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[19]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.203 ; 15.000 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[20]  ; ControladorPrincipal:inst|estado_atual.inicio ; 14.345 ; 14.125 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[21]  ; ControladorPrincipal:inst|estado_atual.inicio ; 14.762 ; 14.549 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[22]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.739 ; 15.559 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[23]  ; ControladorPrincipal:inst|estado_atual.inicio ; 15.193 ; 15.235 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
; VGA_CLK   ; inclk0                                        ; 2.980  ;        ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; blank     ; inclk0                                        ; 11.153 ; 11.290 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; cor[*]    ; inclk0                                        ; 16.465 ; 16.441 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[0]   ; inclk0                                        ; 14.230 ; 14.267 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[1]   ; inclk0                                        ; 14.421 ; 14.452 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[2]   ; inclk0                                        ; 15.412 ; 15.430 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[3]   ; inclk0                                        ; 14.195 ; 14.180 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[4]   ; inclk0                                        ; 14.847 ; 14.825 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[5]   ; inclk0                                        ; 15.385 ; 15.301 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[6]   ; inclk0                                        ; 15.226 ; 15.140 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[7]   ; inclk0                                        ; 15.755 ; 15.659 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[8]   ; inclk0                                        ; 14.936 ; 14.923 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[9]   ; inclk0                                        ; 15.069 ; 14.927 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[10]  ; inclk0                                        ; 15.897 ; 15.770 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[11]  ; inclk0                                        ; 15.888 ; 15.774 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[12]  ; inclk0                                        ; 14.914 ; 14.798 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[13]  ; inclk0                                        ; 16.219 ; 16.263 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[14]  ; inclk0                                        ; 15.797 ; 15.799 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[15]  ; inclk0                                        ; 16.465 ; 16.441 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[16]  ; inclk0                                        ; 15.033 ; 15.063 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[17]  ; inclk0                                        ; 15.514 ; 15.405 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[18]  ; inclk0                                        ; 14.951 ; 14.813 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[19]  ; inclk0                                        ; 15.033 ; 15.063 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[20]  ; inclk0                                        ; 14.175 ; 14.188 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[21]  ; inclk0                                        ; 14.645 ; 14.673 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[22]  ; inclk0                                        ; 15.763 ; 15.750 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[23]  ; inclk0                                        ; 15.313 ; 15.160 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; inclk0                                        ; 8.432  ; 8.506  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; inclk0                                        ; 8.595  ; 8.492  ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK   ; inclk0                                        ;        ; 2.894  ; Fall       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------------------------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+-----------+-----------------------------------------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port                                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+-----------------------------------------------+-------+-------+------------+---------------------------------------------------+
; cor[*]    ; ControladorPrincipal:inst|estado_atual.inicio ; 5.974 ; 5.852 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[0]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.110 ; 6.441 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[1]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.175 ; 6.530 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[2]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.636 ; 7.006 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[3]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.083 ; 6.402 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[4]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.236 ; 6.482 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[5]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.235 ; 6.548 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[6]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.392 ; 6.235 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[7]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.054 ; 5.852 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[8]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.533 ; 6.491 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[9]   ; ControladorPrincipal:inst|estado_atual.inicio ; 6.204 ; 6.514 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[10]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.493 ; 6.755 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[11]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.309 ; 6.429 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[12]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.354 ; 6.157 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[13]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.604 ; 6.996 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[14]  ; ControladorPrincipal:inst|estado_atual.inicio ; 5.982 ; 6.279 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[15]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.882 ; 6.995 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[16]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.544 ; 6.660 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[17]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.424 ; 6.778 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[18]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.161 ; 6.466 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[19]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.544 ; 6.660 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[20]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.139 ; 6.195 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[21]  ; ControladorPrincipal:inst|estado_atual.inicio ; 5.974 ; 6.110 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[22]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.156 ; 6.246 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
;  cor[23]  ; ControladorPrincipal:inst|estado_atual.inicio ; 6.043 ; 6.334 ; Fall       ; ControladorPrincipal:inst|estado_atual.inicio     ;
; VGA_CLK   ; inclk0                                        ; 1.311 ;       ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; blank     ; inclk0                                        ; 3.884 ; 3.604 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; cor[*]    ; inclk0                                        ; 3.683 ; 3.723 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[0]   ; inclk0                                        ; 4.294 ; 4.566 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[1]   ; inclk0                                        ; 4.359 ; 4.655 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[2]   ; inclk0                                        ; 4.249 ; 4.576 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[3]   ; inclk0                                        ; 4.267 ; 4.527 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[4]   ; inclk0                                        ; 3.849 ; 4.095 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[5]   ; inclk0                                        ; 3.848 ; 4.118 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[6]   ; inclk0                                        ; 4.264 ; 4.540 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[7]   ; inclk0                                        ; 4.357 ; 4.166 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[8]   ; inclk0                                        ; 4.221 ; 4.104 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[9]   ; inclk0                                        ; 3.817 ; 4.084 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[10]  ; inclk0                                        ; 4.436 ; 4.443 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[11]  ; inclk0                                        ; 4.160 ; 4.042 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[12]  ; inclk0                                        ; 3.924 ; 3.770 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[13]  ; inclk0                                        ; 4.512 ; 4.837 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[14]  ; inclk0                                        ; 4.464 ; 4.503 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[15]  ; inclk0                                        ; 4.922 ; 4.833 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[16]  ; inclk0                                        ; 4.157 ; 4.273 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[17]  ; inclk0                                        ; 4.037 ; 4.348 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[18]  ; inclk0                                        ; 3.774 ; 4.036 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[19]  ; inclk0                                        ; 4.157 ; 4.273 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[20]  ; inclk0                                        ; 3.752 ; 3.808 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[21]  ; inclk0                                        ; 3.683 ; 3.723 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[22]  ; inclk0                                        ; 4.035 ; 4.318 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  cor[23]  ; inclk0                                        ; 3.731 ; 3.934 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; inclk0                                        ; 3.336 ; 3.634 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; inclk0                                        ; 3.035 ; 3.240 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK   ; inclk0                                        ;       ; 1.341 ; Fall       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+-----------------------------------------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; amarelo    ; cor[0]      ; 16.001 ; 14.410 ; 14.842 ; 16.465 ;
; amarelo    ; cor[1]      ; 16.192 ; 14.595 ; 15.033 ; 16.650 ;
; amarelo    ; cor[2]      ; 17.183 ; 15.514 ; 15.995 ; 17.628 ;
; amarelo    ; cor[3]      ; 15.966 ; 14.323 ; 14.807 ; 16.378 ;
; amarelo    ; cor[4]      ; 16.618 ; 16.404 ; 16.957 ; 17.023 ;
; amarelo    ; cor[5]      ; 17.156 ; 16.739 ; 17.312 ; 17.499 ;
; amarelo    ; cor[6]      ; 16.945 ; 16.821 ; 17.424 ; 17.338 ;
; amarelo    ; cor[7]      ; 17.446 ; 17.395 ; 17.953 ; 17.857 ;
; amarelo    ; cor[8]      ; 16.707 ; 15.096 ; 15.593 ; 17.121 ;
; amarelo    ; cor[9]      ; 16.644 ; 16.698 ; 17.267 ; 17.064 ;
; amarelo    ; cor[10]     ; 16.420 ; 17.541 ; 18.095 ; 16.943 ;
; amarelo    ; cor[11]     ; 17.308 ; 17.545 ; 18.086 ; 17.826 ;
; amarelo    ; cor[12]     ; 16.433 ; 16.569 ; 17.112 ; 16.867 ;
; amarelo    ; cor[13]     ; 17.990 ; 17.780 ; 18.369 ; 18.461 ;
; amarelo    ; cor[14]     ; 17.516 ; 17.480 ; 17.995 ; 17.997 ;
; amarelo    ; cor[15]     ; 18.173 ; 18.168 ; 18.663 ; 18.639 ;
; amarelo    ; cor[16]     ; 16.792 ; 16.705 ; 17.231 ; 17.261 ;
; amarelo    ; cor[17]     ; 17.090 ; 17.176 ; 17.712 ; 17.542 ;
; amarelo    ; cor[18]     ; 16.527 ; 16.584 ; 17.149 ; 16.950 ;
; amarelo    ; cor[19]     ; 16.792 ; 16.705 ; 17.231 ; 17.261 ;
; amarelo    ; cor[20]     ; 15.934 ; 15.830 ; 16.373 ; 16.386 ;
; amarelo    ; cor[21]     ; 16.416 ; 14.793 ; 15.394 ; 16.871 ;
; amarelo    ; cor[22]     ; 17.534 ; 17.294 ; 17.908 ; 17.948 ;
; amarelo    ; cor[23]     ; 16.847 ; 16.922 ; 17.511 ; 17.358 ;
; azul       ; cor[0]      ; 17.287 ; 15.696 ; 16.187 ; 17.810 ;
; azul       ; cor[1]      ; 17.478 ; 15.881 ; 16.378 ; 17.995 ;
; azul       ; cor[2]      ; 18.469 ; 16.800 ; 17.340 ; 18.973 ;
; azul       ; cor[3]      ; 17.252 ; 15.609 ; 16.152 ; 17.723 ;
; azul       ; cor[4]      ; 17.904 ; 17.690 ; 18.302 ; 18.368 ;
; azul       ; cor[5]      ; 18.442 ; 18.025 ; 18.657 ; 18.844 ;
; azul       ; cor[6]      ; 18.231 ; 18.107 ; 18.769 ; 18.683 ;
; azul       ; cor[7]      ; 18.732 ; 18.681 ; 19.298 ; 19.202 ;
; azul       ; cor[8]      ; 17.993 ; 16.382 ; 16.938 ; 18.466 ;
; azul       ; cor[9]      ; 17.930 ; 17.984 ; 18.612 ; 18.409 ;
; azul       ; cor[10]     ; 17.706 ; 18.827 ; 19.440 ; 18.288 ;
; azul       ; cor[11]     ; 18.594 ; 18.831 ; 19.431 ; 19.171 ;
; azul       ; cor[12]     ; 17.719 ; 17.855 ; 18.457 ; 18.212 ;
; azul       ; cor[13]     ; 19.276 ; 19.066 ; 19.714 ; 19.806 ;
; azul       ; cor[14]     ; 18.802 ; 18.766 ; 19.340 ; 19.342 ;
; azul       ; cor[15]     ; 19.459 ; 19.454 ; 20.008 ; 19.984 ;
; azul       ; cor[16]     ; 18.078 ; 17.991 ; 18.576 ; 18.606 ;
; azul       ; cor[17]     ; 18.376 ; 18.462 ; 19.057 ; 18.887 ;
; azul       ; cor[18]     ; 17.813 ; 17.870 ; 18.494 ; 18.295 ;
; azul       ; cor[19]     ; 18.078 ; 17.991 ; 18.576 ; 18.606 ;
; azul       ; cor[20]     ; 17.220 ; 17.116 ; 17.718 ; 17.731 ;
; azul       ; cor[21]     ; 17.702 ; 16.079 ; 16.739 ; 18.216 ;
; azul       ; cor[22]     ; 18.820 ; 18.580 ; 19.253 ; 19.293 ;
; azul       ; cor[23]     ; 18.133 ; 18.208 ; 18.856 ; 18.703 ;
; verde      ; cor[0]      ; 16.425 ; 14.834 ; 15.262 ; 16.885 ;
; verde      ; cor[1]      ; 16.616 ; 15.019 ; 15.453 ; 17.070 ;
; verde      ; cor[2]      ; 17.607 ; 15.938 ; 16.415 ; 18.048 ;
; verde      ; cor[3]      ; 16.390 ; 14.747 ; 15.227 ; 16.798 ;
; verde      ; cor[4]      ; 17.042 ; 16.828 ; 17.377 ; 17.443 ;
; verde      ; cor[5]      ; 17.580 ; 17.163 ; 17.732 ; 17.919 ;
; verde      ; cor[6]      ; 17.369 ; 17.245 ; 17.844 ; 17.758 ;
; verde      ; cor[7]      ; 17.870 ; 17.819 ; 18.373 ; 18.277 ;
; verde      ; cor[8]      ; 17.131 ; 15.520 ; 16.013 ; 17.541 ;
; verde      ; cor[9]      ; 17.068 ; 17.122 ; 17.687 ; 17.484 ;
; verde      ; cor[10]     ; 16.844 ; 17.965 ; 18.515 ; 17.363 ;
; verde      ; cor[11]     ; 17.732 ; 17.969 ; 18.506 ; 18.246 ;
; verde      ; cor[12]     ; 16.857 ; 16.993 ; 17.532 ; 17.287 ;
; verde      ; cor[13]     ; 18.414 ; 18.204 ; 18.789 ; 18.881 ;
; verde      ; cor[14]     ; 17.940 ; 17.904 ; 18.415 ; 18.417 ;
; verde      ; cor[15]     ; 18.597 ; 18.592 ; 19.083 ; 19.059 ;
; verde      ; cor[16]     ; 17.216 ; 17.129 ; 17.651 ; 17.681 ;
; verde      ; cor[17]     ; 17.514 ; 17.600 ; 18.132 ; 17.962 ;
; verde      ; cor[18]     ; 16.951 ; 17.008 ; 17.569 ; 17.370 ;
; verde      ; cor[19]     ; 17.216 ; 17.129 ; 17.651 ; 17.681 ;
; verde      ; cor[20]     ; 16.358 ; 16.254 ; 16.793 ; 16.806 ;
; verde      ; cor[21]     ; 16.840 ; 15.217 ; 15.814 ; 17.291 ;
; verde      ; cor[22]     ; 17.958 ; 17.718 ; 18.328 ; 18.368 ;
; verde      ; cor[23]     ; 17.271 ; 17.346 ; 17.931 ; 17.778 ;
; vermelho   ; cor[0]      ; 16.115 ; 14.524 ; 14.837 ; 16.460 ;
; vermelho   ; cor[1]      ; 16.306 ; 14.709 ; 15.028 ; 16.645 ;
; vermelho   ; cor[2]      ; 17.297 ; 15.628 ; 15.990 ; 17.623 ;
; vermelho   ; cor[3]      ; 16.080 ; 14.437 ; 14.802 ; 16.373 ;
; vermelho   ; cor[4]      ; 16.732 ; 16.518 ; 16.952 ; 17.018 ;
; vermelho   ; cor[5]      ; 17.270 ; 16.853 ; 17.307 ; 17.494 ;
; vermelho   ; cor[6]      ; 17.059 ; 16.935 ; 17.419 ; 17.333 ;
; vermelho   ; cor[7]      ; 17.560 ; 17.509 ; 17.948 ; 17.852 ;
; vermelho   ; cor[8]      ; 16.821 ; 15.210 ; 15.588 ; 17.116 ;
; vermelho   ; cor[9]      ; 16.758 ; 16.812 ; 17.262 ; 17.059 ;
; vermelho   ; cor[10]     ; 16.534 ; 17.655 ; 18.090 ; 16.938 ;
; vermelho   ; cor[11]     ; 17.422 ; 17.659 ; 18.081 ; 17.821 ;
; vermelho   ; cor[12]     ; 16.547 ; 16.683 ; 17.107 ; 16.862 ;
; vermelho   ; cor[13]     ; 18.104 ; 17.894 ; 18.364 ; 18.456 ;
; vermelho   ; cor[14]     ; 17.630 ; 17.594 ; 17.990 ; 17.992 ;
; vermelho   ; cor[15]     ; 18.287 ; 18.282 ; 18.658 ; 18.634 ;
; vermelho   ; cor[16]     ; 16.906 ; 16.819 ; 17.226 ; 17.256 ;
; vermelho   ; cor[17]     ; 17.204 ; 17.290 ; 17.707 ; 17.537 ;
; vermelho   ; cor[18]     ; 16.641 ; 16.698 ; 17.144 ; 16.945 ;
; vermelho   ; cor[19]     ; 16.906 ; 16.819 ; 17.226 ; 17.256 ;
; vermelho   ; cor[20]     ; 16.048 ; 15.944 ; 16.368 ; 16.381 ;
; vermelho   ; cor[21]     ; 16.530 ; 14.907 ; 15.389 ; 16.866 ;
; vermelho   ; cor[22]     ; 17.648 ; 17.408 ; 17.903 ; 17.943 ;
; vermelho   ; cor[23]     ; 16.961 ; 17.036 ; 17.506 ; 17.353 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; amarelo    ; cor[0]      ; 7.562 ; 7.058 ; 7.507 ; 8.182 ;
; amarelo    ; cor[1]      ; 7.627 ; 7.147 ; 7.572 ; 8.271 ;
; amarelo    ; cor[2]      ; 6.741 ; 7.192 ; 7.634 ; 7.789 ;
; amarelo    ; cor[3]      ; 7.535 ; 7.019 ; 7.480 ; 8.143 ;
; amarelo    ; cor[4]      ; 6.341 ; 6.587 ; 7.322 ; 7.323 ;
; amarelo    ; cor[5]      ; 6.340 ; 6.816 ; 7.321 ; 7.331 ;
; amarelo    ; cor[6]      ; 6.756 ; 7.042 ; 7.646 ; 7.753 ;
; amarelo    ; cor[7]      ; 7.055 ; 6.658 ; 7.570 ; 7.639 ;
; amarelo    ; cor[8]      ; 6.929 ; 6.596 ; 7.434 ; 7.577 ;
; amarelo    ; cor[9]      ; 6.309 ; 6.661 ; 7.290 ; 7.297 ;
; amarelo    ; cor[10]     ; 6.928 ; 7.310 ; 7.840 ; 7.656 ;
; amarelo    ; cor[11]     ; 6.858 ; 6.534 ; 7.373 ; 7.515 ;
; amarelo    ; cor[12]     ; 6.622 ; 6.262 ; 7.137 ; 7.243 ;
; amarelo    ; cor[13]     ; 7.004 ; 7.329 ; 7.751 ; 8.065 ;
; amarelo    ; cor[14]     ; 6.956 ; 6.995 ; 7.846 ; 7.976 ;
; amarelo    ; cor[15]     ; 7.620 ; 7.325 ; 8.135 ; 8.304 ;
; amarelo    ; cor[16]     ; 6.649 ; 6.765 ; 7.574 ; 7.689 ;
; amarelo    ; cor[17]     ; 6.529 ; 6.921 ; 7.510 ; 7.561 ;
; amarelo    ; cor[18]     ; 6.266 ; 6.609 ; 7.247 ; 7.249 ;
; amarelo    ; cor[19]     ; 6.649 ; 6.765 ; 7.574 ; 7.689 ;
; amarelo    ; cor[20]     ; 6.244 ; 6.300 ; 7.169 ; 7.224 ;
; amarelo    ; cor[21]     ; 6.175 ; 6.215 ; 7.124 ; 7.121 ;
; amarelo    ; cor[22]     ; 6.527 ; 6.959 ; 7.469 ; 7.531 ;
; amarelo    ; cor[23]     ; 6.308 ; 6.426 ; 6.944 ; 7.281 ;
; azul       ; cor[0]      ; 7.255 ; 7.855 ; 8.316 ; 8.344 ;
; azul       ; cor[1]      ; 7.320 ; 7.944 ; 8.381 ; 8.433 ;
; azul       ; cor[2]      ; 7.382 ; 7.781 ; 8.237 ; 8.478 ;
; azul       ; cor[3]      ; 7.228 ; 7.816 ; 8.289 ; 8.305 ;
; azul       ; cor[4]      ; 7.136 ; 7.315 ; 7.837 ; 8.083 ;
; azul       ; cor[5]      ; 7.135 ; 7.323 ; 7.836 ; 8.121 ;
; azul       ; cor[6]      ; 7.394 ; 7.501 ; 8.252 ; 8.484 ;
; azul       ; cor[7]      ; 7.344 ; 7.453 ; 8.360 ; 8.154 ;
; azul       ; cor[8]      ; 7.182 ; 7.391 ; 8.234 ; 8.092 ;
; azul       ; cor[9]      ; 7.104 ; 7.289 ; 7.805 ; 8.087 ;
; azul       ; cor[10]     ; 7.654 ; 7.404 ; 8.311 ; 8.465 ;
; azul       ; cor[11]     ; 7.365 ; 7.329 ; 8.163 ; 8.030 ;
; azul       ; cor[12]     ; 7.129 ; 7.057 ; 7.927 ; 7.758 ;
; azul       ; cor[13]     ; 7.499 ; 7.978 ; 8.432 ; 8.615 ;
; azul       ; cor[14]     ; 7.594 ; 7.733 ; 8.452 ; 8.491 ;
; azul       ; cor[15]     ; 8.127 ; 8.052 ; 8.920 ; 8.821 ;
; azul       ; cor[16]     ; 7.322 ; 7.560 ; 8.145 ; 8.261 ;
; azul       ; cor[17]     ; 7.324 ; 7.553 ; 8.025 ; 8.351 ;
; azul       ; cor[18]     ; 7.061 ; 7.241 ; 7.762 ; 8.039 ;
; azul       ; cor[19]     ; 7.322 ; 7.560 ; 8.145 ; 8.261 ;
; azul       ; cor[20]     ; 6.917 ; 7.095 ; 7.740 ; 7.796 ;
; azul       ; cor[21]     ; 6.970 ; 7.010 ; 7.671 ; 7.711 ;
; azul       ; cor[22]     ; 7.251 ; 7.461 ; 7.985 ; 8.272 ;
; azul       ; cor[23]     ; 6.692 ; 7.104 ; 7.753 ; 7.712 ;
; verde      ; cor[0]      ; 7.801 ; 7.543 ; 7.859 ; 8.286 ;
; verde      ; cor[1]      ; 7.866 ; 7.632 ; 7.924 ; 8.375 ;
; verde      ; cor[2]      ; 7.224 ; 7.513 ; 7.826 ; 8.122 ;
; verde      ; cor[3]      ; 7.774 ; 7.504 ; 7.832 ; 8.247 ;
; verde      ; cor[4]      ; 6.824 ; 7.047 ; 7.426 ; 7.656 ;
; verde      ; cor[5]      ; 6.823 ; 7.055 ; 7.425 ; 7.664 ;
; verde      ; cor[6]      ; 7.239 ; 7.503 ; 7.841 ; 8.105 ;
; verde      ; cor[7]      ; 7.294 ; 7.141 ; 7.903 ; 7.743 ;
; verde      ; cor[8]      ; 7.168 ; 7.079 ; 7.777 ; 7.681 ;
; verde      ; cor[9]      ; 6.792 ; 7.021 ; 7.394 ; 7.630 ;
; verde      ; cor[10]     ; 7.342 ; 7.625 ; 7.944 ; 8.008 ;
; verde      ; cor[11]     ; 7.097 ; 7.017 ; 7.706 ; 7.619 ;
; verde      ; cor[12]     ; 6.861 ; 6.745 ; 7.470 ; 7.347 ;
; verde      ; cor[13]     ; 7.418 ; 7.723 ; 8.020 ; 8.332 ;
; verde      ; cor[14]     ; 7.439 ; 7.478 ; 8.041 ; 8.080 ;
; verde      ; cor[15]     ; 7.859 ; 7.808 ; 8.468 ; 8.410 ;
; verde      ; cor[16]     ; 7.132 ; 7.248 ; 7.734 ; 7.850 ;
; verde      ; cor[17]     ; 7.012 ; 7.285 ; 7.614 ; 7.894 ;
; verde      ; cor[18]     ; 6.749 ; 6.973 ; 7.351 ; 7.582 ;
; verde      ; cor[19]     ; 7.132 ; 7.248 ; 7.734 ; 7.850 ;
; verde      ; cor[20]     ; 6.727 ; 6.783 ; 7.329 ; 7.385 ;
; verde      ; cor[21]     ; 6.658 ; 6.698 ; 7.260 ; 7.300 ;
; verde      ; cor[22]     ; 6.971 ; 7.206 ; 7.573 ; 7.815 ;
; verde      ; cor[23]     ; 6.791 ; 6.911 ; 7.296 ; 7.614 ;
; vermelho   ; cor[0]      ; 7.627 ; 7.369 ; 7.637 ; 8.064 ;
; vermelho   ; cor[1]      ; 7.692 ; 7.458 ; 7.702 ; 8.153 ;
; vermelho   ; cor[2]      ; 6.975 ; 7.339 ; 7.604 ; 7.895 ;
; vermelho   ; cor[3]      ; 7.600 ; 7.330 ; 7.610 ; 8.025 ;
; vermelho   ; cor[4]      ; 6.575 ; 6.821 ; 7.204 ; 7.429 ;
; vermelho   ; cor[5]      ; 6.574 ; 6.881 ; 7.203 ; 7.437 ;
; vermelho   ; cor[6]      ; 6.990 ; 7.276 ; 7.619 ; 7.883 ;
; vermelho   ; cor[7]      ; 7.120 ; 6.892 ; 7.676 ; 7.521 ;
; vermelho   ; cor[8]      ; 6.994 ; 6.830 ; 7.550 ; 7.459 ;
; vermelho   ; cor[9]      ; 6.543 ; 6.847 ; 7.172 ; 7.403 ;
; vermelho   ; cor[10]     ; 7.168 ; 7.394 ; 7.677 ; 7.786 ;
; vermelho   ; cor[11]     ; 6.923 ; 6.768 ; 7.479 ; 7.397 ;
; vermelho   ; cor[12]     ; 6.687 ; 6.496 ; 7.243 ; 7.125 ;
; vermelho   ; cor[13]     ; 7.244 ; 7.492 ; 7.753 ; 8.110 ;
; vermelho   ; cor[14]     ; 7.190 ; 7.229 ; 7.819 ; 7.858 ;
; vermelho   ; cor[15]     ; 7.685 ; 7.559 ; 8.241 ; 8.188 ;
; vermelho   ; cor[16]     ; 6.883 ; 6.999 ; 7.512 ; 7.628 ;
; vermelho   ; cor[17]     ; 6.763 ; 7.111 ; 7.392 ; 7.667 ;
; vermelho   ; cor[18]     ; 6.500 ; 6.799 ; 7.129 ; 7.355 ;
; vermelho   ; cor[19]     ; 6.883 ; 6.999 ; 7.512 ; 7.628 ;
; vermelho   ; cor[20]     ; 6.478 ; 6.534 ; 7.107 ; 7.163 ;
; vermelho   ; cor[21]     ; 6.409 ; 6.449 ; 7.038 ; 7.078 ;
; vermelho   ; cor[22]     ; 6.761 ; 6.975 ; 7.306 ; 7.593 ;
; vermelho   ; cor[23]     ; 6.542 ; 6.737 ; 7.074 ; 7.387 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; blank         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[23]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[22]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[21]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[20]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[19]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[18]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[17]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[16]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cor[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; amarelo                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; azul                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vermelho                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; verde                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inclk0                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; blank         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[23]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[22]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[21]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[20]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[19]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[18]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[17]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[16]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cor[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; blank         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[23]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[22]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[21]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[20]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[19]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[18]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[17]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[16]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cor[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; blank         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[23]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[22]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[21]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[20]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[19]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[18]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[17]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[16]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cor[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                         ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; ControladorPrincipal:inst|clock_memory               ; ControladorPrincipal:inst|clock_memory               ; 258      ; 0        ; 0        ; 0        ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|clock_memory               ; 0        ; 3842     ; 0        ; 0        ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; 0        ; 0        ; 0        ; 15       ;
; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; 0        ; 0        ; 15       ; 0        ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; 0        ; 0        ; 1        ; 0        ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0        ; 0        ; 15       ; 135      ;
; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0        ; 0        ; 120      ; 0        ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio        ; 0        ; 0        ; 8        ; 8        ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; 15       ; 135      ; 8        ; 72       ;
; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; 120      ; 0        ; 64       ; 0        ;
; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio        ; 0        ; 0        ; 8        ; 136      ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio        ; 0        ; 0        ; 40       ; 0        ;
; ControladorPrincipal:inst|clock_memory               ; ControladorPrincipal:inst|estado_atual.paridade      ; 0        ; 0        ; 896      ; 0        ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; 1        ; 1        ; 0        ; 0        ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; 1        ; 1        ; 0        ; 0        ;
; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; 2        ; 2        ; 0        ; 0        ;
; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; 1        ; 1        ; 0        ; 0        ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; 542      ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                          ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; ControladorPrincipal:inst|clock_memory               ; ControladorPrincipal:inst|clock_memory               ; 258      ; 0        ; 0        ; 0        ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|clock_memory               ; 0        ; 3842     ; 0        ; 0        ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; 0        ; 0        ; 0        ; 15       ;
; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; 0        ; 0        ; 15       ; 0        ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.acessar_mem   ; 0        ; 0        ; 1        ; 0        ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0        ; 0        ; 15       ; 135      ;
; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.implementar_x ; 0        ; 0        ; 120      ; 0        ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; ControladorPrincipal:inst|estado_atual.inicio        ; 0        ; 0        ; 8        ; 8        ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; ControladorPrincipal:inst|estado_atual.inicio        ; 15       ; 135      ; 8        ; 72       ;
; ControladorPrincipal:inst|estado_atual.inicio        ; ControladorPrincipal:inst|estado_atual.inicio        ; 120      ; 0        ; 64       ; 0        ;
; ControladorPrincipal:inst|estado_atual.paridade      ; ControladorPrincipal:inst|estado_atual.inicio        ; 0        ; 0        ; 8        ; 136      ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; ControladorPrincipal:inst|estado_atual.inicio        ; 0        ; 0        ; 40       ; 0        ;
; ControladorPrincipal:inst|clock_memory               ; ControladorPrincipal:inst|estado_atual.paridade      ; 0        ; 0        ; 896      ; 0        ;
; ControladorPrincipal:inst|estado_atual.acessar_mem   ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; 1        ; 1        ; 0        ; 0        ;
; ControladorPrincipal:inst|estado_atual.implementar_x ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; 1        ; 1        ; 0        ; 0        ;
; ControladorPrincipal:inst|estado_atual.inicio        ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; 2        ; 2        ; 0        ; 0        ;
; ControladorPrincipal:inst|estado_atual.paridade      ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; 1        ; 1        ; 0        ; 0        ;
; inst2|altpll_component|auto_generated|pll1|clk[0]    ; inst2|altpll_component|auto_generated|pll1|clk[0]    ; 542      ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 125   ; 125  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 796   ; 796  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Jul 27 18:24:07 2015
Info: Command: quartus_sta GeniusVGA -c GeniusVGA
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 167 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GeniusVGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name inclk0 inclk0
    Info (332110): create_generated_clock -source {inst2|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {inst2|altpll_component|auto_generated|pll1|clk[0]} {inst2|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ControladorPrincipal:inst|estado_atual.acessar_mem ControladorPrincipal:inst|estado_atual.acessar_mem
    Info (332105): create_clock -period 1.000 -name ControladorPrincipal:inst|estado_atual.implementar_x ControladorPrincipal:inst|estado_atual.implementar_x
    Info (332105): create_clock -period 1.000 -name ControladorPrincipal:inst|clock_memory ControladorPrincipal:inst|clock_memory
    Info (332105): create_clock -period 1.000 -name ControladorPrincipal:inst|estado_atual.inicio ControladorPrincipal:inst|estado_atual.inicio
    Info (332105): create_clock -period 1.000 -name ControladorPrincipal:inst|estado_atual.paridade ControladorPrincipal:inst|estado_atual.paridade
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.783
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.783      -423.728 ControladorPrincipal:inst|estado_atual.paridade 
    Info (332119):    -4.522       -93.153 ControladorPrincipal:inst|estado_atual.inicio 
    Info (332119):    -3.877       -54.528 ControladorPrincipal:inst|estado_atual.implementar_x 
    Info (332119):    -3.417     -1293.293 ControladorPrincipal:inst|clock_memory 
    Info (332119):    -1.685       -21.436 ControladorPrincipal:inst|estado_atual.acessar_mem 
    Info (332119):    -0.637        -1.628 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -1.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.157       -15.414 ControladorPrincipal:inst|estado_atual.inicio 
    Info (332119):    -0.889        -7.962 ControladorPrincipal:inst|estado_atual.implementar_x 
    Info (332119):    -0.202        -0.656 inst2|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.023        -0.023 ControladorPrincipal:inst|estado_atual.acessar_mem 
    Info (332119):     0.523         0.000 ControladorPrincipal:inst|estado_atual.paridade 
    Info (332119):     0.587         0.000 ControladorPrincipal:inst|clock_memory 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.693
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.693     -1383.956 ControladorPrincipal:inst|clock_memory 
    Info (332119):     0.373         0.000 ControladorPrincipal:inst|estado_atual.acessar_mem 
    Info (332119):     0.387         0.000 ControladorPrincipal:inst|estado_atual.implementar_x 
    Info (332119):     0.403         0.000 ControladorPrincipal:inst|estado_atual.inicio 
    Info (332119):     0.462         0.000 ControladorPrincipal:inst|estado_atual.paridade 
    Info (332119):     9.891         0.000 inclk0 
    Info (332119):    19.710         0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.472
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.472      -390.913 ControladorPrincipal:inst|estado_atual.paridade 
    Info (332119):    -4.031       -84.042 ControladorPrincipal:inst|estado_atual.inicio 
    Info (332119):    -3.468       -49.346 ControladorPrincipal:inst|estado_atual.implementar_x 
    Info (332119):    -2.938     -1116.798 ControladorPrincipal:inst|clock_memory 
    Info (332119):    -1.469       -18.987 ControladorPrincipal:inst|estado_atual.acessar_mem 
    Info (332119):    -0.431        -0.685 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.896
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.896       -12.410 ControladorPrincipal:inst|estado_atual.inicio 
    Info (332119):    -0.776        -6.752 ControladorPrincipal:inst|estado_atual.implementar_x 
    Info (332119):    -0.298        -1.025 inst2|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.141         0.000 ControladorPrincipal:inst|estado_atual.acessar_mem 
    Info (332119):     0.491         0.000 ControladorPrincipal:inst|clock_memory 
    Info (332119):     0.567         0.000 ControladorPrincipal:inst|estado_atual.paridade 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.649
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.649     -1361.428 ControladorPrincipal:inst|clock_memory 
    Info (332119):     0.303         0.000 ControladorPrincipal:inst|estado_atual.inicio 
    Info (332119):     0.341         0.000 ControladorPrincipal:inst|estado_atual.paridade 
    Info (332119):     0.426         0.000 ControladorPrincipal:inst|estado_atual.implementar_x 
    Info (332119):     0.435         0.000 ControladorPrincipal:inst|estado_atual.acessar_mem 
    Info (332119):     9.887         0.000 inclk0 
    Info (332119):    19.711         0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.142
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.142      -180.336 ControladorPrincipal:inst|estado_atual.paridade 
    Info (332119):    -1.992       -38.192 ControladorPrincipal:inst|estado_atual.inicio 
    Info (332119):    -1.771      -450.047 ControladorPrincipal:inst|clock_memory 
    Info (332119):    -1.665       -23.276 ControladorPrincipal:inst|estado_atual.implementar_x 
    Info (332119):    -0.599        -6.694 ControladorPrincipal:inst|estado_atual.acessar_mem 
    Info (332119):    -0.124        -0.124 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.748
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.748       -13.016 ControladorPrincipal:inst|estado_atual.inicio 
    Info (332119):    -0.703        -7.991 ControladorPrincipal:inst|estado_atual.implementar_x 
    Info (332119):    -0.121        -0.410 inst2|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.085        -0.085 ControladorPrincipal:inst|estado_atual.acessar_mem 
    Info (332119):     0.263         0.000 ControladorPrincipal:inst|clock_memory 
    Info (332119):     0.372         0.000 ControladorPrincipal:inst|estado_atual.paridade 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000      -516.000 ControladorPrincipal:inst|clock_memory 
    Info (332119):     0.257         0.000 ControladorPrincipal:inst|estado_atual.paridade 
    Info (332119):     0.278         0.000 ControladorPrincipal:inst|estado_atual.implementar_x 
    Info (332119):     0.310         0.000 ControladorPrincipal:inst|estado_atual.acessar_mem 
    Info (332119):     0.313         0.000 ControladorPrincipal:inst|estado_atual.inicio 
    Info (332119):     9.574         0.000 inclk0 
    Info (332119):    19.781         0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 549 megabytes
    Info: Processing ended: Mon Jul 27 18:24:15 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


