# =============================================================================
# Synthesis Directory - RISC-V Pipeline with FPU
# =============================================================================

## Estrutura de Arquivos

```
synthesis/
â”œâ”€â”€ README.md                    # Este arquivo
â”œâ”€â”€ run_synthesis.tcl           # Script principal de sÃ­ntese
â”œâ”€â”€ synthesis_detailed.tcl      # Script com anÃ¡lise detalhada
â”œâ”€â”€ run_all_scenarios.sh        # Script para executar todos os cenÃ¡rios
â”œâ”€â”€ constraints_baseline.sdc    # Constraints para 30ns
â”œâ”€â”€ constraints_ppa1.sdc        # Constraints para 20ns
â”œâ”€â”€ constraints_ppa2.sdc        # Constraints para 10ns
â”œâ”€â”€ logs/                       # Logs de sÃ­ntese (gerado)
â”œâ”€â”€ output/                     # Netlists sintetizados (gerado)
â”‚   â”œâ”€â”€ baseline/
â”‚   â”œâ”€â”€ ppa1/
â”‚   â””â”€â”€ ppa2/
â””â”€â”€ reports/                    # RelatÃ³rios de sÃ­ntese (gerado)
    â”œâ”€â”€ baseline/
    â”œâ”€â”€ ppa1/
    â””â”€â”€ ppa2/
```

## CenÃ¡rios de SÃ­ntese

| CenÃ¡rio  | Clock Period | FrequÃªncia | Objetivo |
|----------|--------------|------------|----------|
| Baseline | 30 ns        | 33.3 MHz   | ReferÃªncia, baixa Ã¡rea/potÃªncia |
| PPA1     | 20 ns        | 50 MHz     | Balanceado |
| PPA2     | 10 ns        | 100 MHz    | MÃ¡ximo desempenho |

## Constraints (Tabela 1)

| ParÃ¢metro              | Valor  | DescriÃ§Ã£o |
|------------------------|--------|-----------|
| Clock period           | Var    | 30/20/10 ns por cenÃ¡rio |
| Clock setup uncertainty| 10%    | Margem para variaÃ§Ã£o |
| Clock transition       | 10%    | Tempo de subida/descida |
| Clock source latency   | 5%     | LatÃªncia da fonte |
| Clock network latency  | 3%     | LatÃªncia da rede de clock |
| Input delay            | 30%    | Atraso de entrada |
| Output delay           | 30%    | Atraso de saÃ­da |
| Output load            | 0.04pF | Carga de saÃ­da |
| Input min transition   | 1%     | TransiÃ§Ã£o mÃ­nima |
| Input max transition   | 10%    | TransiÃ§Ã£o mÃ¡xima |

## Como Executar

### PrÃ©-requisitos
1. Cadence Genus instalado e licenciado
2. Biblioteca de cÃ©lulas padrÃ£o (PDK) configurada

### ConfiguraÃ§Ã£o do PDK
Edite `run_synthesis.tcl` ou `synthesis_detailed.tcl` e modifique:

```tcl
# Para FreePDK45:
set LIB_PATH "/tools/FreePDK45/osu_soc/lib/files"
set LIB_NAME "gscl45nm.lib"

# Para SAED32:
set LIB_PATH "/tools/SAED32_EDK/lib/stdcell_hvt/db_nldm"
set LIB_NAME "saed32hvt_tt1p05v25c.lib"
```

### Executar um cenÃ¡rio especÃ­fico

```bash
cd synthesis

# Baseline (30ns)
export SCENARIO=baseline
genus -f run_synthesis.tcl -log logs/genus_baseline.log

# PPA1 (20ns)
export SCENARIO=ppa1
genus -f run_synthesis.tcl -log logs/genus_ppa1.log

# PPA2 (10ns)
export SCENARIO=ppa2
genus -f run_synthesis.tcl -log logs/genus_ppa2.log
```

### Executar todos os cenÃ¡rios

```bash
cd synthesis
chmod +x run_all_scenarios.sh
./run_all_scenarios.sh
```

## MÃ©tricas Coletadas

### Timing
- **WNS (Worst Negative Slack)**: Pior slack negativo
- **TNS (Total Negative Slack)**: Soma de todos os slacks negativos
- **Critical Path**: Caminho mais lento do design
- **ViolaÃ§Ãµes**: NÃºmero de caminhos com slack negativo

### Ãrea
- **Total Area**: Ãrea total do design (Î¼mÂ²)
- **Combinational Area**: Ãrea de lÃ³gica combinacional
- **Sequential Area**: Ãrea de flip-flops
- **Cell Count**: NÃºmero total de cÃ©lulas

### PotÃªncia
- **Total Power**: PotÃªncia total (mW)
- **Dynamic Power**: PotÃªncia dinÃ¢mica (switching + internal)
- **Leakage Power**: PotÃªncia estÃ¡tica (leakage)

## RelatÃ³rios Gerados

| Arquivo | DescriÃ§Ã£o |
|---------|-----------|
| `timing_summary.rpt` | Resumo de timing |
| `timing_violations.rpt` | Caminhos com violaÃ§Ã£o |
| `area_detail.rpt` | Detalhamento de Ã¡rea |
| `area_hierarchy.rpt` | Ãrea por hierarquia |
| `power_detail.rpt` | Detalhamento de potÃªncia |
| `power_hierarchy.rpt` | PotÃªncia por hierarquia |
| `gates.rpt` | Lista de cÃ©lulas |
| `qor.rpt` | Quality of Results |
| `metrics.csv` | MÃ©tricas em formato CSV |

## AnÃ¡lise Esperada

### Baseline (30ns)
- âœ… Slack positivo (timing met)
- âœ… Menor Ã¡rea
- âœ… Menor potÃªncia

### PPA1 (20ns)
- âš ï¸ Slack reduzido
- ğŸ“ˆ Ãrea ligeiramente maior
- ğŸ“ˆ PotÃªncia maior

### PPA2 (10ns)
- âŒ PossÃ­veis violaÃ§Ãµes de timing
- ğŸ“ˆ Ãrea significativamente maior (buffers, cÃ©lulas maiores)
- ğŸ“ˆ PotÃªncia mais alta

## Troubleshooting

### Erro: Library not found
```
Verifique se LIB_PATH e LIB_NAME estÃ£o corretos no script TCL.
```

### Erro: Module not found
```
Verifique se todos os arquivos RTL estÃ£o listados corretamente.
```

### Timing violations em todos os cenÃ¡rios
```
O design pode precisar de otimizaÃ§Ã£o arquitetural.
Considere adicionar estÃ¡gios de pipeline ou reduzir a lÃ³gica combinacional.
```
