Fitter report for C5G_HDMI_VPG
Mon Oct 29 16:48:47 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. Interconnect Usage Summary
 29. Other Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+-------------------------------------+---------------------------------------------+
; Fitter Status                       ; Successful - Mon Oct 29 16:48:47 2018       ;
; Quartus II 64-Bit Version           ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                       ; C5G_HDMI_VPG                                ;
; Top-level Entity Name               ; C5G_HDMI_VPG                                ;
; Family                              ; Cyclone V                                   ;
; Device                              ; 5CGXFC5C6F27C7                              ;
; Timing Models                       ; Preliminary                                 ;
; Logic utilization (in ALMs)         ; 2,576 / 29,080 ( 9 % )                      ;
; Total registers                     ; 2996                                        ;
; Total pins                          ; 141 / 364 ( 39 % )                          ;
; Total virtual pins                  ; 0                                           ;
; Total block memory bits             ; 2,544,128 / 4,567,040 ( 56 % )              ;
; Total DSP Blocks                    ; 2 / 150 ( 1 % )                             ;
; Total HSSI RX PCSs                  ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers     ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX ATT Deserializers ; 0                                           ;
; Total HSSI TX PCSs                  ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers       ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX ATT Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                          ; 3 / 12 ( 25 % )                             ;
; Total DLLs                          ; 0 / 4 ( 0 % )                               ;
+-------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC5C6F27C7                        ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.67        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  23.4%      ;
;     Processor 3            ;  22.4%      ;
;     Processor 4            ;  21.5%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; LEDG[0]       ; Missing drive strength and slew rate ;
; LEDG[1]       ; Missing drive strength and slew rate ;
; LEDG[2]       ; Missing drive strength and slew rate ;
; LEDG[3]       ; Missing drive strength and slew rate ;
; LEDG[4]       ; Missing drive strength and slew rate ;
; LEDG[5]       ; Missing drive strength and slew rate ;
; LEDG[6]       ; Missing drive strength and slew rate ;
; LEDG[7]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HDMI_TX_CLK   ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[10] ; Missing drive strength and slew rate ;
; HDMI_TX_D[11] ; Missing drive strength and slew rate ;
; HDMI_TX_D[12] ; Missing drive strength and slew rate ;
; HDMI_TX_D[13] ; Missing drive strength and slew rate ;
; HDMI_TX_D[14] ; Missing drive strength and slew rate ;
; HDMI_TX_D[15] ; Missing drive strength and slew rate ;
; HDMI_TX_D[16] ; Missing drive strength and slew rate ;
; HDMI_TX_D[17] ; Missing drive strength and slew rate ;
; HDMI_TX_D[18] ; Missing drive strength and slew rate ;
; HDMI_TX_D[19] ; Missing drive strength and slew rate ;
; HDMI_TX_D[20] ; Missing drive strength and slew rate ;
; HDMI_TX_D[21] ; Missing drive strength and slew rate ;
; HDMI_TX_D[22] ; Missing drive strength and slew rate ;
; HDMI_TX_D[23] ; Missing drive strength and slew rate ;
; HDMI_TX_DE    ; Missing drive strength and slew rate ;
; HDMI_TX_HS    ; Missing drive strength and slew rate ;
; HDMI_TX_VS    ; Missing drive strength and slew rate ;
; ADC_CONVST    ; Missing drive strength and slew rate ;
; ADC_SCK       ; Missing drive strength and slew rate ;
; ADC_SDI       ; Missing drive strength and slew rate ;
; AUD_DACDAT    ; Missing drive strength and slew rate ;
; AUD_XCK       ; Missing drive strength and slew rate ;
; I2C_SCL       ; Missing drive strength and slew rate ;
; SD_CLK        ; Missing drive strength and slew rate ;
; UART_TX       ; Missing drive strength and slew rate ;
; SRAM_A[0]     ; Missing drive strength and slew rate ;
; SRAM_A[1]     ; Missing drive strength and slew rate ;
; SRAM_A[2]     ; Missing drive strength and slew rate ;
; SRAM_A[3]     ; Missing drive strength and slew rate ;
; SRAM_A[4]     ; Missing drive strength and slew rate ;
; SRAM_A[5]     ; Missing drive strength and slew rate ;
; SRAM_A[6]     ; Missing drive strength and slew rate ;
; SRAM_A[7]     ; Missing drive strength and slew rate ;
; SRAM_A[8]     ; Missing drive strength and slew rate ;
; SRAM_A[9]     ; Missing drive strength and slew rate ;
; SRAM_A[10]    ; Missing drive strength and slew rate ;
; SRAM_A[11]    ; Missing drive strength and slew rate ;
; SRAM_A[12]    ; Missing drive strength and slew rate ;
; SRAM_A[13]    ; Missing drive strength and slew rate ;
; SRAM_A[14]    ; Missing drive strength and slew rate ;
; SRAM_A[15]    ; Missing drive strength and slew rate ;
; SRAM_A[16]    ; Missing drive strength and slew rate ;
; SRAM_A[17]    ; Missing drive strength and slew rate ;
; SRAM_CE_n     ; Missing drive strength and slew rate ;
; SRAM_LB_n     ; Missing drive strength and slew rate ;
; SRAM_OE_n     ; Missing drive strength and slew rate ;
; SRAM_UB_n     ; Missing drive strength and slew rate ;
; SRAM_WE_n     ; Missing drive strength and slew rate ;
; AUD_ADCLRCK   ; Missing drive strength and slew rate ;
; AUD_BCLK      ; Missing drive strength and slew rate ;
; AUD_DACLRCK   ; Missing drive strength and slew rate ;
; SD_CMD        ; Missing drive strength and slew rate ;
; SD_DAT[0]     ; Missing drive strength and slew rate ;
; SD_DAT[1]     ; Missing drive strength and slew rate ;
; SD_DAT[2]     ; Missing drive strength and slew rate ;
; SD_DAT[3]     ; Missing drive strength and slew rate ;
; SRAM_D[0]     ; Missing drive strength and slew rate ;
; SRAM_D[1]     ; Missing drive strength and slew rate ;
; SRAM_D[2]     ; Missing drive strength and slew rate ;
; SRAM_D[3]     ; Missing drive strength and slew rate ;
; SRAM_D[4]     ; Missing drive strength and slew rate ;
; SRAM_D[5]     ; Missing drive strength and slew rate ;
; SRAM_D[6]     ; Missing drive strength and slew rate ;
; SRAM_D[7]     ; Missing drive strength and slew rate ;
; SRAM_D[8]     ; Missing drive strength and slew rate ;
; SRAM_D[9]     ; Missing drive strength and slew rate ;
; SRAM_D[10]    ; Missing drive strength and slew rate ;
; SRAM_D[11]    ; Missing drive strength and slew rate ;
; SRAM_D[12]    ; Missing drive strength and slew rate ;
; SRAM_D[13]    ; Missing drive strength and slew rate ;
; SRAM_D[14]    ; Missing drive strength and slew rate ;
; SRAM_D[15]    ; Missing drive strength and slew rate ;
; I2C_SDA       ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                            ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; HDMI_QSYS:u0|HDMI_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; CLOCK_50_B7A~inputCLKENA0                                                                                                                                                                                                                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|hq3myc14108phmpo7y7qmhbp98hy0vq~0CLKENA0                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0                                                                                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[0]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[1]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[2]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[3]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[4]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[5]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[6]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[7]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[0]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[1]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[2]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[3]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[4]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[5]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[6]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[7]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[8]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[9]~SCLR_LUT                                                                                                                                                                                                                                                                             ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[10]~SCLR_LUT                                                                                                                                                                                                                                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[11]~SCLR_LUT                                                                                                                                                                                                                                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[12]~SCLR_LUT                                                                                                                                                                                                                                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[13]~SCLR_LUT                                                                                                                                                                                                                                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[14]~SCLR_LUT                                                                                                                                                                                                                                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AY               ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_src1[15]~SCLR_LUT                                                                                                                                                                                                                                                                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_bht_data[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_bht_data[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                                 ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]~DUPLICATE                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]~DUPLICATE                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|write2                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|write2~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_led:led|data_out[6]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_led:led|data_out[6]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_dp_offset[1]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_dp_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_valid_st_cache_hit                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_valid_st_cache_hit~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_active~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[2]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_estatus_reg_pie                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_estatus_reg_pie~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh8                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh8~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh16                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh16~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[6]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[6]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[7]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[7]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[8]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[8]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[10]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[10]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_partial_prod[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_partial_prod[1]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_partial_prod[11]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_partial_prod[11]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[3]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[3]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[6]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[6]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[10]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[10]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[11]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[11]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[13]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[13]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[15]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[15]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[17]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[17]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[23]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[23]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[27]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[27]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[30]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[30]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[31]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_result[31]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[2]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[2]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_pass0                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_pass0~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_sel_fill1                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_sel_fill1~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_dst_reg_from_M~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_issue                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_issue~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw_valid                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw_valid~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_kill                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_kill~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_pc[3]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_pc[11]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_pc[14]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_pc[14]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_pc[17]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_pc[17]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_dst_regnum[0]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_dst_regnum[0]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_extra_pc[6]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_extra_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_iw[11]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_iw[11]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_regnum_a_cmp_D                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_regnum_a_cmp_D~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[12]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[12]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2[4]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[5]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[6]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[14]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2_reg[14]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_pc[2]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_pc[4]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_pc[4]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_pc[12]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_avalon_reg:the_HDMI_QSYS_nios2_qsys_nios2_avalon_reg|oci_ienable[0]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_avalon_reg:the_HDMI_QSYS_nios2_qsys_nios2_avalon_reg|oci_ienable[0]~DUPLICATE                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|MonDReg[21]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|MonDReg[21]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|address[6]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|address[6]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|address[7]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|address[7]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|write                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|write~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[11]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[11]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[12]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[12]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[14]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[14]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[21]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[21]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[26]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[26]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_mem_byte_en[1]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_mem_byte_en[1]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_mem_byte_en[2]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_mem_byte_en[2]~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_regnum_a_cmp_D                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_regnum_a_cmp_D~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_regnum_b_cmp_D                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_regnum_b_cmp_D~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_st_data[28]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_st_data[28]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|W_wr_data[11]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|W_wr_data[11]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|W_wr_data[19]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|W_wr_data[19]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|W_wr_data[22]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|W_wr_data[22]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|clr_break_line                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|clr_break_line~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[2]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[2]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[4]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[4]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[0]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[0]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[1]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[1]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_tag_field[0]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_tag_field[0]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[22]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[22]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|i_read~reg0                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|i_read~reg0DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[3]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[3]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[5]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[5]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[4]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[4]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[6]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[6]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[8]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[8]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|address_reg_a[2]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|address_reg_a[2]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|counter_is_running                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|counter_is_running~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|internal_counter[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|internal_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|internal_counter[8]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|internal_counter[8]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|internal_counter[9]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|internal_counter[9]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|internal_counter[14]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|internal_counter[14]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|internal_counter[21]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|internal_counter[21]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|internal_counter[29]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|internal_counter[29]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|period_h_register[7]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|period_h_register[7]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|period_h_register[15]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|period_h_register[15]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|period_l_register[2]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|period_l_register[2]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:hdmi_tx_int_n_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|altera_avalon_sc_fifo:hdmi_tx_int_n_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][65]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][65]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; HDMI_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:hdmi_tx_int_n_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:hdmi_tx_int_n_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:hdmi_tx_int_n_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|wait_latency_counter[0]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:hdmi_tx_int_n_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_scl_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_scl_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_sda_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_sda_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_sda_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_sda_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[4]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[4]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[10]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[10]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[11]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[11]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_address[0]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_address[0]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_address[1]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_address[1]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_read                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_read~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0011                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_controller:u_pll_controller|state.0011~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|all_c_cnt_done_q                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|all_c_cnt_done_q~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|any_c_cnt_changed                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|any_c_cnt_changed~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|bwctrl_changed                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|bwctrl_changed~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[0]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[0]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[3]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[3]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[4]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[4]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[7]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[7]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[13]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[13]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[1]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[1]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[2]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[2]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[4]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[4]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[5]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[5]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[7]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[7]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[8]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[8]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[10]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[10]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[12]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[12]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[15]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[15]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[17]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[17]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|current_read_state.READ_IDLE                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|current_read_state.READ_IDLE~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.EIGHT                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.EIGHT~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.FIVE                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.FIVE~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.FOUR                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.FOUR~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.THREE                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.THREE~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.TWO                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.TWO~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[4]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[4]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[1]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[1]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[3]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[3]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[10]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[10]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[13]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[13]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.DPS_CHANGED                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.DPS_CHANGED~DUPLICATE                                                                                                             ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|dprio_init_done                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|dprio_init_done~DUPLICATE                                                                                                                           ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|m_cnt_done_q                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|m_cnt_done_q~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|slave_mode                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|slave_mode~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|slave_readdata_q[0]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|slave_readdata_q[0]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_bypass_en[3]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_bypass_en[3]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[0][0]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[0][0]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[0][2]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[0][2]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[4][2]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[4][2]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[7][1]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[7][1]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[7][2]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[7][2]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[9][1]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[9][1]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[9][2]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[9][2]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[15][1]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[15][1]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[0][2]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[0][2]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[2][2]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[2][2]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[4][2]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[4][2]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[7][2]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[7][2]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[9][1]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[9][1]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[11][0]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[11][0]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[15][0]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[15][0]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[2]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[2]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[3]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[3]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[9]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[9]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_n_cnt_hi[3]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_n_cnt_hi[3]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|vga_generator:u_vga_generator|h_count[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[4]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|vga_generator:u_vga_generator|h_count[4]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|vga_generator:u_vga_generator|h_count[7]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[8]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|vga_generator:u_vga_generator|h_count[8]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[11]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|vga_generator:u_vga_generator|h_count[11]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|vga_generator:u_vga_generator|v_count[7]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[8]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|vga_generator:u_vga_generator|v_count[8]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[10]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|vga_generator:u_vga_generator|v_count[10]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[11]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vpg:u_vpg|vga_generator:u_vga_generator|v_count[11]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                       ;
+--------------------------+----------------+--------------+-------------------------------------------+-------------------------+--------------------------+
; Name                     ; Ignored Entity ; Ignored From ; Ignored To                                ; Ignored Value           ; Ignored Source           ;
+--------------------------+----------------+--------------+-------------------------------------------+-------------------------+--------------------------+
; Location                 ;                ;              ; DDR2LP_CA[0]                              ; PIN_AE6                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CA[1]                              ; PIN_AF6                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CA[2]                              ; PIN_AF7                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CA[3]                              ; PIN_AF8                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CA[4]                              ; PIN_U10                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CA[5]                              ; PIN_U11                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CA[6]                              ; PIN_AE9                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CA[7]                              ; PIN_AF9                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CA[8]                              ; PIN_AB12                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CA[9]                              ; PIN_AB11                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CKE[0]                             ; PIN_AF14                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CKE[1]                             ; PIN_AE13                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CK_n                               ; PIN_P10                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CK_p                               ; PIN_N10                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CS_n[0]                            ; PIN_R11                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_CS_n[1]                            ; PIN_T11                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DM[0]                              ; PIN_AF11                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DM[1]                              ; PIN_AE18                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DM[2]                              ; PIN_AE20                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DM[3]                              ; PIN_AE24                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQS_n[0]                           ; PIN_W13                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQS_n[1]                           ; PIN_V14                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQS_n[2]                           ; PIN_W15                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQS_n[3]                           ; PIN_W17                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQS_p[0]                           ; PIN_V13                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQS_p[1]                           ; PIN_U14                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQS_p[2]                           ; PIN_V15                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQS_p[3]                           ; PIN_W16                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[0]                              ; PIN_AA14                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[10]                             ; PIN_AC14                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[11]                             ; PIN_AF13                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[12]                             ; PIN_AB16                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[13]                             ; PIN_AA16                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[14]                             ; PIN_AE14                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[15]                             ; PIN_AF18                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[16]                             ; PIN_AD16                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[17]                             ; PIN_AD17                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[18]                             ; PIN_AC18                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[19]                             ; PIN_AF19                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[1]                              ; PIN_Y14                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[20]                             ; PIN_AC17                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[21]                             ; PIN_AB17                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[22]                             ; PIN_AF21                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[23]                             ; PIN_AE21                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[24]                             ; PIN_AE15                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[25]                             ; PIN_AE16                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[26]                             ; PIN_AC20                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[27]                             ; PIN_AD21                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[28]                             ; PIN_AF16                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[29]                             ; PIN_AF17                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[2]                              ; PIN_AD11                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[30]                             ; PIN_AD23                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[31]                             ; PIN_AF23                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[3]                              ; PIN_AD12                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[4]                              ; PIN_Y13                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[5]                              ; PIN_W12                 ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[6]                              ; PIN_AD10                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[7]                              ; PIN_AF12                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[8]                              ; PIN_AC15                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_DQ[9]                              ; PIN_AB15                ; QSF Assignment           ;
; Location                 ;                ;              ; DDR2LP_OCT_RZQ                            ; PIN_AE11                ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CA[0]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CA[1]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CA[2]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CA[3]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CA[4]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CA[5]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CA[6]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CA[7]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CA[8]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CA[9]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CKE[0]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CKE[1]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CK_n                               ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CK_p                               ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CS_n[0]                            ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_CS_n[1]                            ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DM[0]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DM[1]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DM[2]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DM[3]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQS_n[0]                           ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQS_n[1]                           ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQS_n[2]                           ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQS_n[3]                           ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQS_p[0]                           ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQS_p[1]                           ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQS_p[2]                           ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQS_p[3]                           ; DIFFERENTIAL 1.2-V HSUL ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[0]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[10]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[11]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[12]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[13]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[14]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[15]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[16]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[17]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[18]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[19]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[1]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[20]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[21]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[22]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[23]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[24]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[25]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[26]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[27]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[28]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[29]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[2]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[30]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[31]                             ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[3]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[4]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[5]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[6]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[7]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[8]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_DQ[9]                              ; 1.2-V HSUL              ; QSF Assignment           ;
; I/O Standard             ;                ;              ; DDR2LP_OCT_RZQ                            ; 1.2 V                   ; QSF Assignment           ;
; PLL Bandwidth Preset     ; C5G_HDMI_VPG   ;              ; *sys_pll_0002*|altera_pll:altera_pll_i*|* ; AUTO                    ; sys_pll/sys_pll_0002.qip ;
; PLL Compensation Mode    ; C5G_HDMI_VPG   ;              ; *sys_pll_0002*|altera_pll:altera_pll_i*|* ; NORMAL                  ; sys_pll/sys_pll_0002.qip ;
; PLL Automatic Self-Reset ; C5G_HDMI_VPG   ;              ; *sys_pll_0002*|altera_pll:altera_pll_i*|* ; OFF                     ; sys_pll/sys_pll_0002.qip ;
+--------------------------+----------------+--------------+-------------------------------------------+-------------------------+--------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 7475 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 7475 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 7023    ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 171     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 249     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 32      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/tiny_god/affichage_jdv/C5G_HDMI_VPG.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,576 / 29,080        ; 9 %   ;
; ALMs needed [=A-B+C]                                        ; 2,576                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,804 / 29,080        ; 10 %  ;
;         [a] ALMs used for LUT logic and registers           ; 786                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,409                 ;       ;
;         [c] ALMs used for registers                         ; 609                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 372 / 29,080          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 144 / 29,080          ; < 1 % ;
;         [a] Due to location constrained logic               ; 2                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 70                    ;       ;
;         [c] Due to LAB input limits                         ; 72                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 356 / 2,908           ; 12 %  ;
;     -- Logic LABs                                           ; 356                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,729                 ;       ;
;     -- 7 input functions                                    ; 63                    ;       ;
;     -- 6 input functions                                    ; 708                   ;       ;
;     -- 5 input functions                                    ; 955                   ;       ;
;     -- 4 input functions                                    ; 672                   ;       ;
;     -- <=3 input functions                                  ; 1,331                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 597                   ;       ;
; Dedicated logic registers                                   ; 2,996                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,790 / 58,160        ; 5 %   ;
;         -- Secondary logic registers                        ; 206 / 58,160          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,820                 ;       ;
;         -- Routing optimization registers                   ; 176                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 141 / 364             ; 39 %  ;
;     -- Clock pins                                           ; 8 / 14                ; 57 %  ;
;     -- Dedicated input pins                                 ; 3 / 23                ; 13 %  ;
;                                                             ;                       ;       ;
; Global signals                                              ; 10                    ;       ;
; M10K blocks                                                 ; 319 / 446             ; 72 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,544,128 / 4,567,040 ; 56 %  ;
; Total block memory implementation bits                      ; 3,266,560 / 4,567,040 ; 72 %  ;
; Total DSP Blocks                                            ; 2 / 150               ; 1 %   ;
; Fractional PLLs                                             ; 3 / 6                 ; 50 %  ;
; Global clocks                                               ; 7 / 16                ; 44 %  ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5% / 5% / 5%          ;       ;
; Peak interconnect usage (total/H/V)                         ; 30% / 28% / 35%       ;       ;
; Maximum fan-out                                             ; 2429                  ;       ;
; Highest non-global fan-out                                  ; 752                   ;       ;
; Total fan-out                                               ; 33642                 ;       ;
; Average fan-out                                             ; 4.23                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                         ;
+-------------------------------------------------------------+-----------------------+----------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; pzdyqx:nabboc        ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2655 / 29080 ( 9 % )  ; 68 / 29080 ( < 1 % ) ; 87 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2655                  ; 68                   ; 87                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2644 / 29080 ( 9 % )  ; 71 / 29080 ( < 1 % ) ; 90 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 726                   ; 16                   ; 45                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1339                  ; 35                   ; 35                    ; 0                              ;
;         [c] ALMs used for registers                         ; 579                   ; 20                   ; 10                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 129 / 29080 ( < 1 % ) ; 5 / 29080 ( < 1 % )  ; 5 / 29080 ( < 1 % )   ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 140 / 29080 ( < 1 % ) ; 2 / 29080 ( < 1 % )  ; 2 / 29080 ( < 1 % )   ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 2                     ; 0                    ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 66                    ; 2                    ; 2                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 72                    ; 0                    ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                     ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                   ; Low                            ;
;                                                             ;                       ;                      ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 331 / 2908 ( 11 % )   ; 11 / 2908 ( < 1 % )  ; 15 / 2908 ( < 1 % )   ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 331                   ; 11                   ; 15                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                     ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3490                  ; 99                   ; 140                   ; 0                              ;
;     -- 7 input functions                                    ; 59                    ; 1                    ; 3                     ; 0                              ;
;     -- 6 input functions                                    ; 674                   ; 12                   ; 22                    ; 0                              ;
;     -- 5 input functions                                    ; 916                   ; 17                   ; 22                    ; 0                              ;
;     -- 4 input functions                                    ; 642                   ; 17                   ; 13                    ; 0                              ;
;     -- <=3 input functions                                  ; 1199                  ; 52                   ; 80                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 554                   ; 31                   ; 12                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                     ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                       ;                                ;
;         -- Primary logic registers                          ; 2609 / 58160 ( 4 % )  ; 72 / 58160 ( < 1 % ) ; 109 / 58160 ( < 1 % ) ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 203 / 58160 ( < 1 % ) ; 3 / 58160 ( < 1 % )  ; 0 / 58160 ( 0 % )     ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                       ;                                ;
;         -- Design implementation registers                  ; 2639                  ; 72                   ; 109                   ; 0                              ;
;         -- Routing optimization registers                   ; 173                   ; 3                    ; 0                     ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;
;                                                             ;                       ;                      ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                     ; 0                              ;
; I/O pins                                                    ; 138                   ; 0                    ; 0                     ; 3                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2544128               ; 0                    ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 3266560               ; 0                    ; 0                     ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 319 / 446 ( 71 % )    ; 0 / 446 ( 0 % )      ; 0 / 446 ( 0 % )       ; 0 / 446 ( 0 % )                ;
; DSP block                                                   ; 2 / 150 ( 1 % )       ; 0 / 150 ( 0 % )      ; 0 / 150 ( 0 % )       ; 0 / 150 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )       ; 5 / 116 ( 4 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )         ; 3 / 6 ( 50 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 0 / 54 ( 0 % )        ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )         ; 3 / 6 ( 50 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )         ; 3 / 6 ( 50 % )                 ;
;                                                             ;                       ;                      ;                       ;                                ;
; Connections                                                 ;                       ;                      ;                       ;                                ;
;     -- Input Connections                                    ; 3543                  ; 64                   ; 163                   ; 39                             ;
;     -- Registered Input Connections                         ; 2999                  ; 28                   ; 117                   ; 0                              ;
;     -- Output Connections                                   ; 80                    ; 4                    ; 220                   ; 3505                           ;
;     -- Registered Output Connections                        ; 6                     ; 3                    ; 219                   ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;
; Internal Connections                                        ;                       ;                      ;                       ;                                ;
;     -- Total Connections                                    ; 36798                 ; 572                  ; 1113                  ; 3654                           ;
;     -- Registered Connections                               ; 12262                 ; 338                  ; 803                   ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;
; External Connections                                        ;                       ;                      ;                       ;                                ;
;     -- Top                                                  ; 50                    ; 1                    ; 201                   ; 3371                           ;
;     -- pzdyqx:nabboc                                        ; 1                     ; 0                    ; 37                    ; 30                             ;
;     -- sld_hub:auto_hub                                     ; 201                   ; 37                   ; 2                     ; 143                            ;
;     -- hard_block:auto_generated_inst                       ; 3371                  ; 30                   ; 143                   ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;
; Partition Interface                                         ;                       ;                      ;                       ;                                ;
;     -- Input Ports                                          ; 65                    ; 11                   ; 30                    ; 44                             ;
;     -- Output Ports                                         ; 98                    ; 4                    ; 46                    ; 33                             ;
;     -- Bidir Ports                                          ; 25                    ; 0                    ; 0                     ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;
; Registered Ports                                            ;                       ;                      ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 3                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 3                    ; 35                    ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;
; Port Connectivity                                           ;                       ;                      ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 13                    ; 2                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                    ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                    ; 1                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 2                     ; 1                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                    ; 27                    ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; ADC_SDO        ; W10   ; 3B       ; 15           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; AUD_ADCDAT     ; D7    ; 8A       ; 17           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CLOCK_125_p    ; U12   ; 4A       ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ;
; CLOCK_125_p(n) ; V12   ; 4A       ; 38           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; Fitter               ;
; CLOCK_50_B5B   ; R20   ; 5B       ; 68           ; 22           ; 43           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; CLOCK_50_B6A   ; N20   ; 6A       ; 68           ; 32           ; 43           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; CLOCK_50_B7A   ; H12   ; 7A       ; 38           ; 61           ; 0            ; 536                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CLOCK_50_B8A   ; M10   ; 8A       ; 21           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CPU_RESET_n    ; AB24  ; 5A       ; 68           ; 12           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; HDMI_TX_INT    ; T12   ; 3B       ; 15           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; KEY[0]         ; P11   ; 3B       ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; KEY[1]         ; P12   ; 3B       ; 21           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; KEY[2]         ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; KEY[3]         ; Y16   ; 4A       ; 46           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[0]          ; AC9   ; 3B       ; 14           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[1]          ; AE10  ; 4A       ; 36           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[2]          ; AD13  ; 4A       ; 34           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[3]          ; AC8   ; 3B       ; 14           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[4]          ; W11   ; 3B       ; 10           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[5]          ; AB10  ; 3B       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[6]          ; V10   ; 3B       ; 17           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[7]          ; AC10  ; 3B       ; 12           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[8]          ; Y11   ; 3B       ; 10           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[9]          ; AE19  ; 4A       ; 50           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; UART_RX        ; M9    ; 8A       ; 18           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST    ; AB22  ; 4A       ; 66           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK       ; AA21  ; 4A       ; 66           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI       ; Y10   ; 3B       ; 15           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT    ; H10   ; 8A       ; 17           ; 61           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; D6    ; 8A       ; 18           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; Y25   ; 5B       ; 68           ; 24           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; Y26   ; 5B       ; 68           ; 24           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; V23   ; 5B       ; 68           ; 14           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; R23   ; 5B       ; 68           ; 17           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; R25   ; 5B       ; 68           ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; P22   ; 5B       ; 68           ; 26           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; P23   ; 5B       ; 68           ; 17           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; N25   ; 5B       ; 68           ; 27           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; P26   ; 5B       ; 68           ; 27           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; P21   ; 5B       ; 68           ; 26           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; R24   ; 5B       ; 68           ; 19           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; R26   ; 5B       ; 68           ; 24           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; AB26  ; 5B       ; 68           ; 22           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; AA26  ; 5B       ; 68           ; 22           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; AA24  ; 5B       ; 68           ; 16           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; AB25  ; 5B       ; 68           ; 16           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; AC25  ; 5B       ; 68           ; 17           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; AD25  ; 5B       ; 68           ; 17           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; W25   ; 5B       ; 68           ; 26           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; W26   ; 5B       ; 68           ; 26           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; V24   ; 5B       ; 68           ; 14           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; V25   ; 5B       ; 68           ; 19           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; U24   ; 5B       ; 68           ; 19           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; T23   ; 5B       ; 68           ; 16           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; T24   ; 5B       ; 68           ; 16           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; T26   ; 5B       ; 68           ; 24           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; U26   ; 5B       ; 68           ; 27           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; U25   ; 5B       ; 68           ; 27           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; V19   ; 4A       ; 66           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; V18   ; 4A       ; 64           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; V17   ; 4A       ; 64           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; W18   ; 4A       ; 66           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; Y20   ; 4A       ; 65           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; Y19   ; 4A       ; 65           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; Y18   ; 4A       ; 62           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AA18  ; 4A       ; 62           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AD26  ; 4A       ; 64           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AB19  ; 4A       ; 65           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AE26  ; 4A       ; 64           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AE25  ; 4A       ; 62           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AC19  ; 4A       ; 65           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; AF24  ; 4A       ; 62           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 1.2 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; I2C_SCL       ; B7    ; 8A       ; 19           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[0]       ; L7    ; 8A       ; 10           ; 61           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[1]       ; K6    ; 8A       ; 10           ; 61           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[2]       ; D8    ; 8A       ; 10           ; 61           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[3]       ; E9    ; 8A       ; 10           ; 61           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[4]       ; A5    ; 8A       ; 21           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[5]       ; B6    ; 8A       ; 21           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[6]       ; H8    ; 8A       ; 19           ; 61           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[7]       ; H9    ; 8A       ; 19           ; 61           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; F7    ; 8A       ; 14           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F6    ; 8A       ; 15           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; G6    ; 8A       ; 15           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; G7    ; 8A       ; 14           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; J8    ; 8A       ; 14           ; 61           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; J7    ; 8A       ; 12           ; 61           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; K10   ; 8A       ; 12           ; 61           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; K8    ; 8A       ; 14           ; 61           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; H7    ; 8A       ; 12           ; 61           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; J10   ; 8A       ; 12           ; 61           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_CLK        ; AB6   ; 3A       ; 4            ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[0]     ; B25   ; 6A       ; 68           ; 47           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[10]    ; G20   ; 6A       ; 68           ; 52           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[11]    ; F21   ; 6A       ; 68           ; 52           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[12]    ; E21   ; 6A       ; 68           ; 52           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[13]    ; F22   ; 6A       ; 68           ; 52           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[14]    ; J25   ; 6A       ; 68           ; 32           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[15]    ; J26   ; 6A       ; 68           ; 32           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[16]    ; N24   ; 6A       ; 68           ; 33           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[17]    ; M24   ; 6A       ; 68           ; 33           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[1]     ; B26   ; 6A       ; 68           ; 47           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[2]     ; H19   ; 6A       ; 68           ; 49           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[3]     ; H20   ; 6A       ; 68           ; 49           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[4]     ; D25   ; 6A       ; 68           ; 49           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[5]     ; C25   ; 6A       ; 68           ; 49           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[6]     ; J20   ; 6A       ; 68           ; 51           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[7]     ; J21   ; 6A       ; 68           ; 51           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[8]     ; D22   ; 6A       ; 68           ; 51           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[9]     ; E23   ; 6A       ; 68           ; 51           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_CE_n     ; N23   ; 6A       ; 68           ; 35           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_LB_n     ; H25   ; 6A       ; 68           ; 35           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_OE_n     ; M22   ; 6A       ; 68           ; 35           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_UB_n     ; M25   ; 6A       ; 68           ; 37           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_WE_n     ; G25   ; 6A       ; 68           ; 35           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UART_TX       ; L9    ; 8A       ; 18           ; 61           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source                                       ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+------------------------------------------------------------+---------------------+
; AUD_ADCLRCK ; C7    ; 8A       ; 17           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; AUD_BCLK    ; E6    ; 8A       ; 18           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; AUD_DACLRCK ; G10   ; 8A       ; 17           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; I2C_SDA     ; G11   ; 7A       ; 38           ; 61           ; 17           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; HDMI_QSYS:u0|HDMI_QSYS_i2c_sda:i2c_sda|data_dir (inverted) ; -                   ;
; SD_CMD      ; W8    ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SD_DAT[0]   ; U7    ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SD_DAT[1]   ; T7    ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SD_DAT[2]   ; V8    ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SD_DAT[3]   ; T8    ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[0]   ; E24   ; 6A       ; 68           ; 40           ; 77           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[10]  ; H22   ; 6A       ; 68           ; 45           ; 3            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[11]  ; J23   ; 6A       ; 68           ; 45           ; 20           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[12]  ; F23   ; 6A       ; 68           ; 45           ; 37           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[13]  ; G22   ; 6A       ; 68           ; 45           ; 54           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[14]  ; L22   ; 6A       ; 68           ; 47           ; 43           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[15]  ; K21   ; 6A       ; 68           ; 47           ; 60           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[1]   ; E25   ; 6A       ; 68           ; 40           ; 94           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[2]   ; K24   ; 6A       ; 68           ; 41           ; 3            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[3]   ; K23   ; 6A       ; 68           ; 41           ; 20           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[4]   ; F24   ; 6A       ; 68           ; 41           ; 37           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[5]   ; G24   ; 6A       ; 68           ; 41           ; 54           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[6]   ; L23   ; 6A       ; 68           ; 43           ; 3            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[7]   ; L24   ; 6A       ; 68           ; 43           ; 20           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[8]   ; H23   ; 6A       ; 68           ; 43           ; 37           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
; SRAM_D[9]   ; H24   ; 6A       ; 68           ; 43           ; 54           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                          ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+------------------------------------------------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 6 / 16 ( 38 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 12 / 32 ( 38 % ) ; 1.2V          ; --           ; 2.5V          ;
; 4A       ; 23 / 80 ( 29 % ) ; 1.2V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 29 / 32 ( 91 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6A       ; 40 / 48 ( 83 % ) ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 2 / 80 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 28 / 32 ( 88 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; LEDG[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; HEX1[0]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; ADC_SCK                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ; 170        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA23     ; 172        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 187        ; 5B       ; HDMI_TX_D[20]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; HDMI_TX_D[1]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; SD_CLK                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; SW[5]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; HEX1[2]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; ADC_CONVST                      ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; CPU_RESET_n                     ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB25     ; 189        ; 5B       ; HDMI_TX_D[21]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 199        ; 5B       ; HDMI_TX_D[19]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; SW[3]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC9      ; 64         ; 3B       ; SW[0]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ; 59         ; 3B       ; SW[7]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; HEX1[5]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC23     ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC24     ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ; 193        ; 5B       ; HDMI_TX_D[22]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD7      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; SW[2]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; HDMI_TX_D[23]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 157        ; 4A       ; HEX1[1]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; SW[1]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; SW[9]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; HEX1[4]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE26     ; 155        ; 4A       ; HEX1[3]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; HEX1[6]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; LEDG[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 350        ; 8A       ; I2C_SCL                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; SRAM_A[0]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; B26      ; 249        ; 6A       ; SRAM_A[1]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; AUD_ADCLRCK                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; SRAM_A[5]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; AUD_XCK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 356        ; 8A       ; AUD_ADCDAT                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ; 372        ; 8A       ; LEDG[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; SRAM_A[8]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; SRAM_A[4]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; AUD_BCLK                        ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; LEDG[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; SRAM_A[12]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; SRAM_A[9]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E24      ; 231        ; 6A       ; SRAM_D[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E25      ; 233        ; 6A       ; SRAM_D[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ; 366        ; 8A       ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; SRAM_A[11]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F22      ; 261        ; 6A       ; SRAM_A[13]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F23      ; 243        ; 6A       ; SRAM_D[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F24      ; 235        ; 6A       ; SRAM_D[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G7       ; 364        ; 8A       ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; AUD_DACLRCK                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 329        ; 7A       ; I2C_SDA                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; SRAM_A[10]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; SRAM_D[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; SRAM_D[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G25      ; 223        ; 6A       ; SRAM_WE_n                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 347        ; 8A       ; LEDG[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 349        ; 8A       ; LEDG[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H10      ; 355        ; 8A       ; AUD_DACDAT                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; CLOCK_50_B7A                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; SRAM_A[2]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H20      ; 252        ; 6A       ; SRAM_A[3]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; SRAM_D[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H23      ; 239        ; 6A       ; SRAM_D[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H24      ; 241        ; 6A       ; SRAM_D[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H25      ; 225        ; 6A       ; SRAM_LB_n                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 365        ; 8A       ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; SRAM_A[6]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; J21      ; 256        ; 6A       ; SRAM_A[7]                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; SRAM_D[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; SRAM_A[14]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; J26      ; 217        ; 6A       ; SRAM_A[15]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; LEDG[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; SRAM_D[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; SRAM_D[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K24      ; 234        ; 6A       ; SRAM_D[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; LEDG[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; UART_TX                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; SRAM_D[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L23      ; 238        ; 6A       ; SRAM_D[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L24      ; 240        ; 6A       ; SRAM_D[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; UART_RX                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ; 345        ; 8A       ; CLOCK_50_B8A                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; SRAM_OE_n                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; SRAM_A[17]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M25      ; 226        ; 6A       ; SRAM_UB_n                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; CLOCK_50_B6A                    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; SRAM_CE_n                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N24      ; 218        ; 6A       ; SRAM_A[16]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N25      ; 210        ; 5B       ; HDMI_TX_D[14]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; KEY[0]                          ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P12      ; 82         ; 3B       ; KEY[1]                          ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; HDMI_TX_D[16]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P22      ; 208        ; 5B       ; HDMI_TX_D[12]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P23      ; 192        ; 5B       ; HDMI_TX_D[13]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; HDMI_TX_D[15]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; CLOCK_50_B5B                    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; HDMI_TX_D[10]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R24      ; 194        ; 5B       ; HDMI_TX_D[17]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R25      ; 196        ; 5B       ; HDMI_TX_D[11]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R26      ; 204        ; 5B       ; HDMI_TX_D[18]                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; T7       ; 38         ; 3A       ; SD_DAT[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 40         ; 3A       ; SD_DAT[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; HDMI_TX_INT                     ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; HDMI_TX_D[7]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T24      ; 188        ; 5B       ; HDMI_TX_D[8]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; HDMI_TX_D[9]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; SD_DAT[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; CLOCK_125_p                     ; input  ; LVDS         ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; HDMI_TX_D[6]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U25      ; 211        ; 5B       ; HDMI_TX_VS                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U26      ; 213        ; 5B       ; HDMI_TX_HS                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V8       ; 41         ; 3A       ; SD_DAT[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; SW[6]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; CLOCK_125_p(n)                  ; input  ; LVDS         ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; HEX0[2]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 156        ; 4A       ; HEX0[1]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 164        ; 4A       ; HEX0[0]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V23      ; 183        ; 5B       ; HDMI_TX_D[0]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ; 185        ; 5B       ; HDMI_TX_D[4]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V25      ; 197        ; 5B       ; HDMI_TX_D[5]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; SD_CMD                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; ADC_SDO                         ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W11      ; 57         ; 3B       ; SW[4]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; HEX0[3]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; HDMI_TX_D[2]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 209        ; 5B       ; HDMI_TX_D[3]                    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; ADC_SDI                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 55         ; 3B       ; SW[8]                           ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; KEY[2]                          ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 114        ; 4A       ; KEY[3]                          ; input  ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; HEX0[6]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 159        ; 4A       ; HEX0[5]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 161        ; 4A       ; HEX0[4]                         ; output ; 1.2 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ; 203        ; 5B       ; HDMI_TX_CLK                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y26      ; 205        ; 5B       ; HDMI_TX_DE                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+
;                                                                                                                                     ;                             ;
+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+
; vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll ;                             ;
;     -- PLL Type                                                                                                                     ; Integer PLL                 ;
;     -- PLL Location                                                                                                                 ; FRACTIONALPLL_X0_Y14_N0     ;
;     -- PLL Feedback clock type                                                                                                      ; Global Clock                ;
;     -- PLL Bandwidth                                                                                                                ; Auto                        ;
;     -- Reference Clock Frequency                                                                                                    ; 50.0 MHz                    ;
;     -- Reference Clock Sourced by                                                                                                   ; Dedicated Pin               ;
;     -- PLL VCO Frequency                                                                                                            ; 810.0 MHz                   ;
;     -- PLL Operation Mode                                                                                                           ; Normal                      ;
;     -- PLL Freq Min Lock                                                                                                            ; N/A                         ;
;     -- PLL Freq Max Lock                                                                                                            ; N/A                         ;
;     -- PLL Enable                                                                                                                   ; On                          ;
;     -- PLL Fractional Division                                                                                                      ; N/A                         ;
;     -- M Counter                                                                                                                    ; 81                          ;
;     -- N Counter                                                                                                                    ; 5                           ;
;     -- PLL Refclk Select                                                                                                            ;                             ;
;             -- PLL Refclk Select Location                                                                                           ; PLLREFCLKSELECT_X0_Y20_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                                   ; clk_2                       ;
;             -- PLL Reference Clock Input 1 source                                                                                   ; clk_2                       ;
;             -- ADJPLLIN source                                                                                                      ; N/A                         ;
;             -- CORECLKIN source                                                                                                     ; N/A                         ;
;             -- IQTXRXCLKIN source                                                                                                   ; N/A                         ;
;             -- PLLIQCLKIN source                                                                                                    ; N/A                         ;
;             -- RXIQCLKIN source                                                                                                     ; N/A                         ;
;             -- CLKIN(0) source                                                                                                      ; N/A                         ;
;             -- CLKIN(1) source                                                                                                      ; N/A                         ;
;             -- CLKIN(2) source                                                                                                      ; CLOCK_50_B7A~input          ;
;             -- CLKIN(3) source                                                                                                      ; N/A                         ;
;     -- PLL Output Counter                                                                                                           ;                             ;
;         -- vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|counter[0].output_counter ;                             ;
;             -- Output Clock Frequency                                                                                               ; 162.0 MHz                   ;
;             -- Output Clock Location                                                                                                ; PLLOUTPUTCOUNTER_X0_Y20_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                               ; On                          ;
;             -- Duty Cycle                                                                                                           ; 50.0000                     ;
;             -- Phase Shift                                                                                                          ; 0.000000 degrees            ;
;             -- C Counter                                                                                                            ; 5                           ;
;             -- C Counter PH Mux PRST                                                                                                ; 0                           ;
;             -- C Counter PRST                                                                                                       ; 1                           ;
;                                                                                                                                     ;                             ;
; HDMI_QSYS:u0|HDMI_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                       ;                             ;
;     -- PLL Type                                                                                                                     ; Integer PLL                 ;
;     -- PLL Location                                                                                                                 ; FRACTIONALPLL_X68_Y54_N0    ;
;     -- PLL Feedback clock type                                                                                                      ; Global Clock                ;
;     -- PLL Bandwidth                                                                                                                ; Auto                        ;
;     -- Reference Clock Frequency                                                                                                    ; 50.0 MHz                    ;
;     -- Reference Clock Sourced by                                                                                                   ; Dedicated Pin               ;
;     -- PLL VCO Frequency                                                                                                            ; 300.0 MHz                   ;
;     -- PLL Operation Mode                                                                                                           ; Normal                      ;
;     -- PLL Freq Min Lock                                                                                                            ; N/A                         ;
;     -- PLL Freq Max Lock                                                                                                            ; N/A                         ;
;     -- PLL Enable                                                                                                                   ; On                          ;
;     -- PLL Fractional Division                                                                                                      ; N/A                         ;
;     -- M Counter                                                                                                                    ; 6                           ;
;     -- N Counter                                                                                                                    ; 1                           ;
;     -- PLL Refclk Select                                                                                                            ;                             ;
;             -- PLL Refclk Select Location                                                                                           ; PLLREFCLKSELECT_X68_Y60_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                   ; clk_0                       ;
;             -- PLL Reference Clock Input 1 source                                                                                   ; ref_clk1                    ;
;             -- ADJPLLIN source                                                                                                      ; N/A                         ;
;             -- CORECLKIN source                                                                                                     ; N/A                         ;
;             -- IQTXRXCLKIN source                                                                                                   ; N/A                         ;
;             -- PLLIQCLKIN source                                                                                                    ; N/A                         ;
;             -- RXIQCLKIN source                                                                                                     ; N/A                         ;
;             -- CLKIN(0) source                                                                                                      ; CLOCK_50_B7A~input          ;
;             -- CLKIN(1) source                                                                                                      ; N/A                         ;
;             -- CLKIN(2) source                                                                                                      ; N/A                         ;
;             -- CLKIN(3) source                                                                                                      ; N/A                         ;
;     -- PLL Output Counter                                                                                                           ;                             ;
;         -- HDMI_QSYS:u0|HDMI_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                        ;                             ;
;             -- Output Clock Frequency                                                                                               ; 50.0 MHz                    ;
;             -- Output Clock Location                                                                                                ; PLLOUTPUTCOUNTER_X68_Y55_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                               ; Off                         ;
;             -- Duty Cycle                                                                                                           ; 50.0000                     ;
;             -- Phase Shift                                                                                                          ; 0.000000 degrees            ;
;             -- C Counter                                                                                                            ; 6                           ;
;             -- C Counter PH Mux PRST                                                                                                ; 0                           ;
;             -- C Counter PRST                                                                                                       ; 1                           ;
;                                                                                                                                     ;                             ;
; sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                  ;                             ;
;     -- PLL Type                                                                                                                     ; Integer PLL                 ;
;     -- PLL Location                                                                                                                 ; FRACTIONALPLL_X0_Y54_N0     ;
;     -- PLL Feedback clock type                                                                                                      ; Global Clock                ;
;     -- PLL Bandwidth                                                                                                                ; Auto                        ;
;     -- Reference Clock Frequency                                                                                                    ; 50.0 MHz                    ;
;     -- Reference Clock Sourced by                                                                                                   ; Dedicated Pin               ;
;     -- PLL VCO Frequency                                                                                                            ; 300.0 MHz                   ;
;     -- PLL Operation Mode                                                                                                           ; Normal                      ;
;     -- PLL Freq Min Lock                                                                                                            ; N/A                         ;
;     -- PLL Freq Max Lock                                                                                                            ; N/A                         ;
;     -- PLL Enable                                                                                                                   ; On                          ;
;     -- PLL Fractional Division                                                                                                      ; N/A                         ;
;     -- M Counter                                                                                                                    ; 6                           ;
;     -- N Counter                                                                                                                    ; 1                           ;
;     -- PLL Refclk Select                                                                                                            ;                             ;
;             -- PLL Refclk Select Location                                                                                           ; PLLREFCLKSELECT_X0_Y60_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                                   ; clk_2                       ;
;             -- PLL Reference Clock Input 1 source                                                                                   ; ref_clk1                    ;
;             -- ADJPLLIN source                                                                                                      ; N/A                         ;
;             -- CORECLKIN source                                                                                                     ; N/A                         ;
;             -- IQTXRXCLKIN source                                                                                                   ; N/A                         ;
;             -- PLLIQCLKIN source                                                                                                    ; N/A                         ;
;             -- RXIQCLKIN source                                                                                                     ; N/A                         ;
;             -- CLKIN(0) source                                                                                                      ; N/A                         ;
;             -- CLKIN(1) source                                                                                                      ; N/A                         ;
;             -- CLKIN(2) source                                                                                                      ; CLOCK_50_B7A~input          ;
;             -- CLKIN(3) source                                                                                                      ; N/A                         ;
;     -- PLL Output Counter                                                                                                           ;                             ;
;         -- sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                   ;                             ;
;             -- Output Clock Frequency                                                                                               ; 1.2 MHz                     ;
;             -- Output Clock Location                                                                                                ; PLLOUTPUTCOUNTER_X0_Y53_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                               ; Off                         ;
;             -- Duty Cycle                                                                                                           ; 50.0000                     ;
;             -- Phase Shift                                                                                                          ; 0.000000 degrees            ;
;             -- C Counter                                                                                                            ; 250                         ;
;             -- C Counter PH Mux PRST                                                                                                ; 0                           ;
;             -- C Counter PRST                                                                                                       ; 1                           ;
;                                                                                                                                     ;                             ;
+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                       ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                 ; Library Name ;
+------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |C5G_HDMI_VPG                                                                                                    ; 2575.5 (9.1)         ; 2804.0 (9.8)                     ; 372.0 (0.8)                                       ; 143.5 (0.1)                      ; 0.0 (0.0)            ; 3729 (17)           ; 2996 (14)                 ; 0 (0)         ; 2544128           ; 319   ; 2          ; 141  ; 0            ; |C5G_HDMI_VPG                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;    |HDMI_QSYS:u0|                                                                                                ; 1545.2 (0.0)         ; 1710.7 (0.0)                     ; 269.2 (0.0)                                       ; 103.7 (0.0)                      ; 0.0 (0.0)            ; 2179 (0)            ; 2188 (0)                  ; 0 (0)         ; 2544128           ; 319   ; 2          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |HDMI_QSYS_addr_router:addr_router|                                                                        ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_addr_router:addr_router                                                                                                                                                                                                                                                                                                                        ;              ;
;       |HDMI_QSYS_addr_router_001:addr_router_001|                                                                ; 7.3 (7.3)            ; 8.8 (8.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                                                                ;              ;
;       |HDMI_QSYS_cmd_xbar_demux:cmd_xbar_demux|                                                                  ; 1.7 (1.7)            ; 2.3 (2.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                                                  ;              ;
;       |HDMI_QSYS_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                          ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                                                          ;              ;
;       |HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux|                                                                      ; 18.0 (15.7)          ; 17.9 (15.6)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 52 (48)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_arbitrator:arb|                                                                          ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                         ;              ;
;       |HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|                                                                  ; 25.7 (23.2)          ; 27.7 (25.0)                      ; 2.3 (2.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 60 (56)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                          ; 2.5 (2.5)            ; 2.7 (2.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                     ;              ;
;       |HDMI_QSYS_hdmi_tx_int_n:hdmi_tx_int_n|                                                                    ; 3.1 (3.1)            ; 3.5 (3.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_hdmi_tx_int_n:hdmi_tx_int_n                                                                                                                                                                                                                                                                                                                    ;              ;
;       |HDMI_QSYS_i2c_scl:i2c_scl|                                                                                ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_i2c_scl:i2c_scl                                                                                                                                                                                                                                                                                                                                ;              ;
;       |HDMI_QSYS_i2c_sda:i2c_sda|                                                                                ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_i2c_sda:i2c_sda                                                                                                                                                                                                                                                                                                                                ;              ;
;       |HDMI_QSYS_jtag_uart:jtag_uart|                                                                            ; 64.4 (14.9)          ; 72.6 (16.8)                      ; 9.9 (2.7)                                         ; 1.7 (0.7)                        ; 0.0 (0.0)            ; 116 (33)            ; 109 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                            ;              ;
;          |HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|                                         ; 11.9 (0.0)           ; 12.2 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r                                                                                                                                                                                                                                                              ;              ;
;             |scfifo:rfifo|                                                                                       ; 11.9 (0.0)           ; 12.2 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                 ;              ;
;                |scfifo_3291:auto_generated|                                                                      ; 11.9 (0.0)           ; 12.2 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                      ;              ;
;                   |a_dpfifo_a891:dpfifo|                                                                         ; 11.9 (0.0)           ; 12.2 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                   ; 5.9 (2.9)            ; 6.2 (3.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                         ;              ;
;                         |cntr_vg7:count_usedw|                                                                   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                    ;              ;
;                      |cntr_jgb:rd_ptr_count|                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                           ;              ;
;                      |cntr_jgb:wr_ptr|                                                                           ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                 ;              ;
;                      |dpram_7s81:FIFOram|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                                                              ;              ;
;                         |altsyncram_b8s1:altsyncram1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                                                  ;              ;
;          |HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|                                         ; 11.5 (0.0)           ; 13.2 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w                                                                                                                                                                                                                                                              ;              ;
;             |scfifo:wfifo|                                                                                       ; 11.5 (0.0)           ; 13.2 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                 ;              ;
;                |scfifo_3291:auto_generated|                                                                      ; 11.5 (0.0)           ; 13.2 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                      ;              ;
;                   |a_dpfifo_a891:dpfifo|                                                                         ; 11.5 (0.0)           ; 13.2 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                   ; 6.1 (3.1)            ; 7.2 (4.2)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                         ;              ;
;                         |cntr_vg7:count_usedw|                                                                   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                    ;              ;
;                      |cntr_jgb:rd_ptr_count|                                                                     ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                           ;              ;
;                      |cntr_jgb:wr_ptr|                                                                           ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                 ;              ;
;                      |dpram_7s81:FIFOram|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                                                              ;              ;
;                         |altsyncram_b8s1:altsyncram1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                                                  ;              ;
;          |alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|                                               ; 26.2 (26.2)          ; 30.4 (30.4)                      ; 5.2 (5.2)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                    ;              ;
;       |HDMI_QSYS_led:led|                                                                                        ; 4.6 (4.6)            ; 6.0 (6.0)                        ; 1.8 (1.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_led:led                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |HDMI_QSYS_nios2_qsys:nios2_qsys|                                                                          ; 1082.7 (913.3)       ; 1211.7 (1040.4)                  ; 207.1 (192.3)                                     ; 78.1 (65.2)                      ; 0.0 (0.0)            ; 1395 (1197)         ; 1720 (1445)               ; 0 (0)         ; 63104             ; 13    ; 2          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys                                                                                                                                                                                                                                                                                                                          ;              ;
;          |HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht                                                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ;              ;
;                |altsyncram_tnn1:auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated                                                                                                                                                                                                        ;              ;
;          |HDMI_QSYS_nios2_qsys_dc_data_module:HDMI_QSYS_nios2_qsys_dc_data|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_dc_data_module:HDMI_QSYS_nios2_qsys_dc_data                                                                                                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_dc_data_module:HDMI_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                               ;              ;
;                |altsyncram_4kl1:auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_dc_data_module:HDMI_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated                                                                                                                                                                                                ;              ;
;          |HDMI_QSYS_nios2_qsys_dc_tag_module:HDMI_QSYS_nios2_qsys_dc_tag|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_dc_tag_module:HDMI_QSYS_nios2_qsys_dc_tag                                                                                                                                                                                                                                                           ;              ;
;             |altsyncram:the_altsyncram|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_dc_tag_module:HDMI_QSYS_nios2_qsys_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ;              ;
;                |altsyncram_fcn1:auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_dc_tag_module:HDMI_QSYS_nios2_qsys_dc_tag|altsyncram:the_altsyncram|altsyncram_fcn1:auto_generated                                                                                                                                                                                                  ;              ;
;          |HDMI_QSYS_nios2_qsys_dc_victim_module:HDMI_QSYS_nios2_qsys_dc_victim|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_dc_victim_module:HDMI_QSYS_nios2_qsys_dc_victim                                                                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_dc_victim_module:HDMI_QSYS_nios2_qsys_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                           ;              ;
;                |altsyncram_baj1:auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_dc_victim_module:HDMI_QSYS_nios2_qsys_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated                                                                                                                                                                                            ;              ;
;          |HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data                                                                                                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                               ;              ;
;                |altsyncram_spj1:auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated                                                                                                                                                                                                ;              ;
;          |HDMI_QSYS_nios2_qsys_ic_tag_module:HDMI_QSYS_nios2_qsys_ic_tag|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_tag_module:HDMI_QSYS_nios2_qsys_ic_tag                                                                                                                                                                                                                                                           ;              ;
;             |altsyncram:the_altsyncram|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_tag_module:HDMI_QSYS_nios2_qsys_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ;              ;
;                |altsyncram_c4o1:auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_tag_module:HDMI_QSYS_nios2_qsys_ic_tag|altsyncram:the_altsyncram|altsyncram_c4o1:auto_generated                                                                                                                                                                                                  ;              ;
;          |HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|                                     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell                                                                                                                                                                                                                                                        ;              ;
;             |altera_mult_add:the_altmult_add_part_1|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                 ;              ;
;                |altera_mult_add_ujt2:auto_generated|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated                                                                                                                                                                             ;              ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                    ;              ;
;                      |ama_multiplier_function:multiplier_block|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                           ;              ;
;             |altera_mult_add:the_altmult_add_part_2|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                 ;              ;
;                |altera_mult_add_0kt2:auto_generated|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated                                                                                                                                                                             ;              ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                    ;              ;
;                      |ama_multiplier_function:multiplier_block|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_mult_cell:the_HDMI_QSYS_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                           ;              ;
;          |HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|                                     ; 155.5 (33.5)         ; 157.3 (33.0)                     ; 14.6 (1.1)                                        ; 12.9 (1.6)                       ; 0.0 (0.0)            ; 167 (5)             ; 275 (83)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci                                                                                                                                                                                                                                                        ;              ;
;             |HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|  ; 47.3 (0.0)           ; 55.8 (0.0)                       ; 9.9 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper                                                                                                                                                      ;              ;
;                |HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk| ; 14.1 (13.6)          ; 20.9 (19.2)                      ; 6.8 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                         ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                         ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ;              ;
;                |HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|       ; 31.5 (30.3)          ; 33.3 (31.5)                      ; 3.1 (2.6)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 53 (53)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                         ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                         ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ;              ;
;                |sld_virtual_jtag_basic:HDMI_QSYS_nios2_qsys_jtag_debug_module_phy|                               ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:HDMI_QSYS_nios2_qsys_jtag_debug_module_phy                                                                                    ;              ;
;             |HDMI_QSYS_nios2_qsys_nios2_avalon_reg:the_HDMI_QSYS_nios2_qsys_nios2_avalon_reg|                    ; 5.0 (5.0)            ; 5.2 (5.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_avalon_reg:the_HDMI_QSYS_nios2_qsys_nios2_avalon_reg                                                                                                                                                                        ;              ;
;             |HDMI_QSYS_nios2_qsys_nios2_oci_break:the_HDMI_QSYS_nios2_qsys_nios2_oci_break|                      ; 8.8 (8.8)            ; 11.3 (11.3)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_oci_break:the_HDMI_QSYS_nios2_qsys_nios2_oci_break                                                                                                                                                                          ;              ;
;             |HDMI_QSYS_nios2_qsys_nios2_oci_debug:the_HDMI_QSYS_nios2_qsys_nios2_oci_debug|                      ; 4.1 (3.6)            ; 4.3 (3.8)                        ; 0.2 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_oci_debug:the_HDMI_QSYS_nios2_qsys_nios2_oci_debug                                                                                                                                                                          ;              ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_oci_debug:the_HDMI_QSYS_nios2_qsys_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                      ;              ;
;             |HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|                            ; 57.0 (57.0)          ; 47.7 (47.7)                      ; 0.8 (0.8)                                         ; 10.0 (10.0)                      ; 0.0 (0.0)            ; 79 (79)             ; 50 (50)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem                                                                                                                                                                                ;              ;
;                |HDMI_QSYS_nios2_qsys_ociram_sp_ram_module:HDMI_QSYS_nios2_qsys_ociram_sp_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|HDMI_QSYS_nios2_qsys_ociram_sp_ram_module:HDMI_QSYS_nios2_qsys_ociram_sp_ram                                                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|HDMI_QSYS_nios2_qsys_ociram_sp_ram_module:HDMI_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ;              ;
;                      |altsyncram_ome1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|HDMI_QSYS_nios2_qsys_ociram_sp_ram_module:HDMI_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ome1:auto_generated                                          ;              ;
;          |HDMI_QSYS_nios2_qsys_register_bank_a_module:HDMI_QSYS_nios2_qsys_register_bank_a|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_register_bank_a_module:HDMI_QSYS_nios2_qsys_register_bank_a                                                                                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_register_bank_a_module:HDMI_QSYS_nios2_qsys_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                               ;              ;
;                |altsyncram_t5n1:auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_register_bank_a_module:HDMI_QSYS_nios2_qsys_register_bank_a|altsyncram:the_altsyncram|altsyncram_t5n1:auto_generated                                                                                                                                                                                ;              ;
;          |HDMI_QSYS_nios2_qsys_register_bank_b_module:HDMI_QSYS_nios2_qsys_register_bank_b|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_register_bank_b_module:HDMI_QSYS_nios2_qsys_register_bank_b                                                                                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_register_bank_b_module:HDMI_QSYS_nios2_qsys_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                               ;              ;
;                |altsyncram_u5n1:auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_register_bank_b_module:HDMI_QSYS_nios2_qsys_register_bank_b|altsyncram:the_altsyncram|altsyncram_u5n1:auto_generated                                                                                                                                                                                ;              ;
;          |HDMI_QSYS_nios2_qsys_test_bench:the_HDMI_QSYS_nios2_qsys_test_bench|                                   ; 9.8 (9.8)            ; 10.0 (10.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_test_bench:the_HDMI_QSYS_nios2_qsys_test_bench                                                                                                                                                                                                                                                      ;              ;
;       |HDMI_QSYS_onchip_memory2:onchip_memory2|                                                                  ; 113.8 (0.0)          ; 112.2 (0.0)                      ; 8.5 (0.0)                                         ; 10.1 (0.0)                       ; 0.0 (0.0)            ; 141 (0)             ; 5 (0)                     ; 0 (0)         ; 2480000           ; 304   ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altsyncram:the_altsyncram|                                                                             ; 113.8 (0.0)          ; 112.2 (0.0)                      ; 8.5 (0.0)                                         ; 10.1 (0.0)                       ; 0.0 (0.0)            ; 141 (0)             ; 5 (0)                     ; 0 (0)         ; 2480000           ; 304   ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                        ;              ;
;             |altsyncram_hfj1:auto_generated|                                                                     ; 113.8 (1.0)          ; 112.2 (1.8)                      ; 8.5 (0.8)                                         ; 10.1 (0.0)                       ; 0.0 (0.0)            ; 141 (0)             ; 5 (5)                     ; 0 (0)         ; 2480000           ; 304   ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated                                                                                                                                                                                                                                                         ;              ;
;                |decode_nma:decode3|                                                                              ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3                                                                                                                                                                                                                                      ;              ;
;                |mux_kib:mux2|                                                                                    ; 106.1 (106.1)        ; 104.0 (104.0)                    ; 8.0 (8.0)                                         ; 10.1 (10.1)                      ; 0.0 (0.0)            ; 129 (129)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|mux_kib:mux2                                                                                                                                                                                                                                            ;              ;
;       |HDMI_QSYS_pll_sys:pll_sys|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_pll_sys:pll_sys                                                                                                                                                                                                                                                                                                                                ;              ;
;          |altera_pll:altera_pll_i|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                        ;              ;
;       |HDMI_QSYS_rsp_xbar_demux:rsp_xbar_demux|                                                                  ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                                                                  ;              ;
;       |HDMI_QSYS_rsp_xbar_demux:rsp_xbar_demux_001|                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                                                              ;              ;
;       |HDMI_QSYS_rsp_xbar_mux:rsp_xbar_mux|                                                                      ; 8.0 (8.0)            ; 8.2 (8.2)                        ; 2.1 (2.1)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                                      ;              ;
;       |HDMI_QSYS_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                              ; 28.8 (28.8)          ; 28.0 (28.0)                      ; 3.3 (3.3)                                         ; 4.2 (4.2)                        ; 0.0 (0.0)            ; 70 (70)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                                              ;              ;
;       |HDMI_QSYS_timer:timer|                                                                                    ; 70.0 (70.0)          ; 78.9 (78.9)                      ; 12.0 (12.0)                                       ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 116 (116)           ; 130 (130)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|HDMI_QSYS_timer:timer                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:hdmi_tx_int_n_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                ; 3.2 (3.2)            ; 3.8 (3.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_avalon_sc_fifo:hdmi_tx_int_n_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                ;              ;
;       |altera_avalon_sc_fifo:i2c_scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 3.2 (3.2)            ; 3.3 (3.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_avalon_sc_fifo:i2c_scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                      ;              ;
;       |altera_avalon_sc_fifo:i2c_sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 2.9 (2.9)            ; 3.6 (3.6)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_avalon_sc_fifo:i2c_sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                      ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|     ; 4.1 (4.1)            ; 4.7 (4.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 3.2 (3.2)            ; 3.8 (3.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                          ;              ;
;       |altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|    ; 4.7 (4.7)            ; 5.2 (5.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|               ; 4.7 (4.7)            ; 5.3 (5.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|        ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent|             ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent|      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_agent:hdmi_tx_int_n_s1_translator_avalon_universal_slave_0_agent|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_merlin_slave_agent:hdmi_tx_int_n_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_slave_agent:i2c_scl_s1_translator_avalon_universal_slave_0_agent|                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_merlin_slave_agent:i2c_scl_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_agent:i2c_sda_s1_translator_avalon_universal_slave_0_agent|                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_merlin_slave_agent:i2c_sda_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_agent:led_s1_translator_avalon_universal_slave_0_agent|                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_merlin_slave_agent:led_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent|         ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_agent:onchip_memory2_s1_translator_avalon_universal_slave_0_agent|                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_merlin_slave_agent:onchip_memory2_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_agent:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent|             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_merlin_slave_agent:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                             ;              ;
;       |altera_merlin_traffic_limiter:limiter|                                                                    ; 3.5 (3.5)            ; 4.0 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_traffic_limiter:limiter_001|                                                                ; 13.0 (13.0)          ; 13.2 (13.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                                                                                                ;              ;
;       |altera_reset_controller:rst_controller|                                                                   ; 0.7 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                   ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                            ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                        ;              ;
;       |altera_reset_controller:rst_controller_001|                                                               ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                               ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                            ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                    ;              ;
;       |hdmi_qsys_i2c_sda_s1_translator:hdmi_tx_int_n_s1_translator|                                              ; 4.3 (0.0)            ; 4.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:hdmi_tx_int_n_s1_translator                                                                                                                                                                                                                                                                                              ;              ;
;          |altera_merlin_slave_translator:i2c_sda_s1_translator|                                                  ; 4.3 (4.3)            ; 4.8 (4.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:hdmi_tx_int_n_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator                                                                                                                                                                                                                                         ;              ;
;       |hdmi_qsys_i2c_sda_s1_translator:i2c_scl_s1_translator|                                                    ; 4.0 (0.0)            ; 4.6 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_scl_s1_translator                                                                                                                                                                                                                                                                                                    ;              ;
;          |altera_merlin_slave_translator:i2c_sda_s1_translator|                                                  ; 4.0 (4.0)            ; 4.6 (4.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_scl_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator                                                                                                                                                                                                                                               ;              ;
;       |hdmi_qsys_i2c_sda_s1_translator:i2c_sda_s1_translator|                                                    ; 3.3 (0.0)            ; 4.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_sda_s1_translator                                                                                                                                                                                                                                                                                                    ;              ;
;          |altera_merlin_slave_translator:i2c_sda_s1_translator|                                                  ; 3.3 (3.3)            ; 4.0 (4.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_sda_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator                                                                                                                                                                                                                                               ;              ;
;       |hdmi_qsys_i2c_sda_s1_translator:led_s1_translator|                                                        ; 5.1 (0.0)            ; 5.4 (0.0)                        ; 0.6 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:led_s1_translator                                                                                                                                                                                                                                                                                                        ;              ;
;          |altera_merlin_slave_translator:i2c_sda_s1_translator|                                                  ; 5.1 (5.1)            ; 5.4 (5.4)                        ; 0.6 (0.6)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:led_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator                                                                                                                                                                                                                                                   ;              ;
;       |hdmi_qsys_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|                  ; 7.4 (0.0)            ; 8.7 (0.0)                        ; 2.1 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                 ; 7.4 (7.4)            ; 8.7 (8.7)                        ; 2.1 (2.1)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 2 (2)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                            ;              ;
;       |hdmi_qsys_nios2_qsys_jtag_debug_module_translator:nios2_qsys_jtag_debug_module_translator|                ; 9.3 (0.0)            ; 14.0 (0.0)                       ; 6.6 (0.0)                                         ; 1.9 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_nios2_qsys_jtag_debug_module_translator:nios2_qsys_jtag_debug_module_translator                                                                                                                                                                                                                                                                ;              ;
;          |altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|                                ; 9.3 (9.3)            ; 14.0 (14.0)                      ; 6.6 (6.6)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_nios2_qsys_jtag_debug_module_translator:nios2_qsys_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator                                                                                                                                                                                         ;              ;
;       |hdmi_qsys_onchip_memory2_s1_translator:onchip_memory2_s1_translator|                                      ; 1.0 (0.0)            ; 1.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_onchip_memory2_s1_translator:onchip_memory2_s1_translator                                                                                                                                                                                                                                                                                      ;              ;
;          |altera_merlin_slave_translator:onchip_memory2_s1_translator|                                           ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_onchip_memory2_s1_translator:onchip_memory2_s1_translator|altera_merlin_slave_translator:onchip_memory2_s1_translator                                                                                                                                                                                                                          ;              ;
;       |hdmi_qsys_sysid_qsys_control_slave_translator:sysid_qsys_control_slave_translator|                        ; 3.8 (0.0)            ; 3.9 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_sysid_qsys_control_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                                                                                        ;              ;
;          |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                    ; 3.8 (3.8)            ; 3.9 (3.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_sysid_qsys_control_slave_translator:sysid_qsys_control_slave_translator|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                     ;              ;
;       |hdmi_qsys_timer_s1_translator:timer_s1_translator|                                                        ; 8.2 (0.0)            ; 9.5 (0.0)                        ; 2.1 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_timer_s1_translator:timer_s1_translator                                                                                                                                                                                                                                                                                                        ;              ;
;          |altera_merlin_slave_translator:timer_s1_translator|                                                    ; 8.2 (8.2)            ; 9.5 (9.5)                        ; 2.1 (2.1)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 8 (8)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|HDMI_QSYS:u0|hdmi_qsys_timer_s1_translator:timer_s1_translator|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                     ;              ;
;    |pzdyqx:nabboc|                                                                                               ; 63.7 (0.0)           ; 71.0 (0.0)                       ; 9.3 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 99 (0)              ; 75 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                             ; 63.7 (6.5)           ; 71.0 (8.5)                       ; 9.3 (2.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 99 (12)             ; 75 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                            ;              ;
;          |GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|                                         ; 31.0 (14.5)          ; 34.5 (15.8)                      ; 5.5 (2.9)                                         ; 2.0 (1.6)                        ; 0.0 (0.0)            ; 49 (24)             ; 29 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1                                                                                                                                                                                                                                                              ;              ;
;             |LQYT7093:MBPH5020|                                                                                  ; 16.5 (16.5)          ; 18.7 (18.7)                      ; 2.6 (2.6)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 25 (25)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                            ;              ;
;          |KIFI3548:TPOO7242|                                                                                     ; 6.6 (6.6)            ; 7.0 (7.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                          ;              ;
;          |LQYT7093:LRYQ7721|                                                                                     ; 9.6 (9.6)            ; 11.0 (11.0)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                          ;              ;
;          |PUDL0439:ESUL0435|                                                                                     ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                          ;              ;
;    |sld_hub:auto_hub|                                                                                            ; 85.0 (0.5)           ; 89.5 (0.5)                       ; 6.7 (0.0)                                         ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 140 (1)             ; 109 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                             ; 84.5 (63.4)          ; 89.0 (68.8)                      ; 6.7 (6.6)                                         ; 2.2 (1.2)                        ; 0.0 (0.0)            ; 139 (103)           ; 109 (80)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                         ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                               ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                 ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                             ; 10.4 (10.4)          ; 9.7 (9.7)                        ; 0.2 (0.2)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                               ;              ;
;    |sys_pll:u_sys_pll|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|sys_pll:u_sys_pll                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |sys_pll_0002:sys_pll_inst|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst                                                                                                                                                                                                                                                                                                                           ;              ;
;          |altera_pll:altera_pll_i|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                   ;              ;
;    |vpg:u_vpg|                                                                                                   ; 867.6 (8.3)          ; 912.8 (8.5)                      ; 80.7 (0.2)                                        ; 35.5 (0.0)                       ; 0.0 (0.0)            ; 1286 (18)           ; 594 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |pll:u_pll|                                                                                                ; 3.3 (0.0)            ; 3.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll:u_pll                                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |pll_0002:pll_inst|                                                                                     ; 3.3 (0.0)            ; 3.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |altera_pll:altera_pll_i|                                                                            ; 3.3 (0.0)            ; 3.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                         ;              ;
;                |altera_cyclonev_pll:cyclonev_pll|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll                                                                                                                                                                                                                                                                        ;              ;
;                   |altera_cyclonev_pll_base:fpll_0|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0                                                                                                                                                                                                                                        ;              ;
;                |dps_extra_kick:dps_extra_inst|                                                                   ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|dps_extra_kick:dps_extra_inst                                                                                                                                                                                                                                                                           ;              ;
;       |pll_controller:u_pll_controller|                                                                          ; 30.5 (30.5)          ; 33.3 (33.3)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_controller:u_pll_controller                                                                                                                                                                                                                                                                                                                             ;              ;
;       |pll_reconfig:u_pll_reconfig|                                                                              ; 781.8 (0.0)          ; 813.3 (0.0)                      ; 67.0 (0.0)                                        ; 35.5 (0.0)                       ; 0.0 (0.0)            ; 1142 (0)            ; 488 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig                                                                                                                                                                                                                                                                                                                                 ;              ;
;          |altera_pll_reconfig_top:pll_reconfig_inst|                                                             ; 781.8 (0.0)          ; 813.3 (0.0)                      ; 67.0 (0.0)                                        ; 35.5 (0.0)                       ; 0.0 (0.0)            ; 1142 (0)            ; 488 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst                                                                                                                                                                                                                                                                                       ;              ;
;             |altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|                              ; 781.8 (678.0)        ; 813.3 (700.5)                    ; 67.0 (53.7)                                       ; 35.5 (31.2)                      ; 0.0 (0.0)            ; 1142 (961)          ; 488 (422)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0                                                                                                                                                                                                                 ;              ;
;                |dprio_mux:dprio_mux_inst|                                                                        ; 45.8 (45.8)          ; 54.8 (54.8)                      ; 10.7 (10.7)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 81 (81)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_mux:dprio_mux_inst                                                                                                                                                                                        ;              ;
;                |dyn_phase_shift:dyn_phase_shift_inst|                                                            ; 37.3 (34.3)          ; 38.7 (35.3)                      ; 1.8 (1.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 65 (60)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst                                                                                                                                                                            ;              ;
;                   |generic_lcell_comb:lcell_cnt_sel_0|                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_0                                                                                                                                         ;              ;
;                   |generic_lcell_comb:lcell_cnt_sel_1|                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_1                                                                                                                                         ;              ;
;                   |generic_lcell_comb:lcell_cnt_sel_2|                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_2                                                                                                                                         ;              ;
;                   |generic_lcell_comb:lcell_cnt_sel_3|                                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_3                                                                                                                                         ;              ;
;                   |generic_lcell_comb:lcell_cnt_sel_4|                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_4                                                                                                                                         ;              ;
;                |fpll_dprio_init:fpll_dprio_init_inst|                                                            ; 8.5 (8.5)            ; 7.2 (7.2)                        ; 0.7 (0.7)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst                                                                                                                                                                            ;              ;
;                |generic_lcell_comb:lcell_dprio_read|                                                             ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_dprio_read                                                                                                                                                                             ;              ;
;                |generic_lcell_comb:lcell_fpll_0_1|                                                               ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_fpll_0_1                                                                                                                                                                               ;              ;
;                |self_reset:self_reset_inst|                                                                      ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst                                                                                                                                                                                      ;              ;
;       |vga_generator:u_vga_generator|                                                                            ; 43.6 (43.6)          ; 54.2 (54.2)                      ; 10.6 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg:u_vpg|vga_generator:u_vga_generator                                                                                                                                                                                                                                                                                                                               ;              ;
;    |vpg_mode:u_vpg_mode|                                                                                         ; 4.9 (4.9)            ; 10.2 (10.2)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5G_HDMI_VPG|vpg_mode:u_vpg_mode                                                                                                                                                                                                                                                                                                                                                   ;              ;
+------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; CLOCK_125_p    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B5B   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B6A   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B8A   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDG[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CPU_RESET_n    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HEX0[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[16]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[17]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[18]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[19]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[20]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[21]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[22]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[23]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_DE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_HS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_VS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SCK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDI        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDO        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_ADCDAT     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SCL        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CLK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UART_RX        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART_TX        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[10]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[11]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[12]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[13]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[14]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[15]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[16]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[17]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_CE_n      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_LB_n      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_OE_n      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_UB_n      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_WE_n      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CMD         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[0]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[1]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[2]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[3]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[0]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[1]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[2]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[3]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[4]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[5]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[6]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[7]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[8]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[9]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[10]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[11]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[12]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[13]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[14]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[15]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SDA        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B7A   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_INT    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_125_p(n) ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_125_p                                                                                               ;                   ;         ;
; CLOCK_50_B5B                                                                                              ;                   ;         ;
; CLOCK_50_B6A                                                                                              ;                   ;         ;
; CLOCK_50_B8A                                                                                              ;                   ;         ;
; CPU_RESET_n                                                                                               ;                   ;         ;
; KEY[0]                                                                                                    ;                   ;         ;
; KEY[3]                                                                                                    ;                   ;         ;
; SW[0]                                                                                                     ;                   ;         ;
; SW[1]                                                                                                     ;                   ;         ;
; SW[2]                                                                                                     ;                   ;         ;
; SW[3]                                                                                                     ;                   ;         ;
; SW[4]                                                                                                     ;                   ;         ;
; SW[5]                                                                                                     ;                   ;         ;
; SW[6]                                                                                                     ;                   ;         ;
; SW[7]                                                                                                     ;                   ;         ;
; SW[8]                                                                                                     ;                   ;         ;
; SW[9]                                                                                                     ;                   ;         ;
; ADC_SDO                                                                                                   ;                   ;         ;
; AUD_ADCDAT                                                                                                ;                   ;         ;
; UART_RX                                                                                                   ;                   ;         ;
; AUD_ADCLRCK                                                                                               ;                   ;         ;
; AUD_BCLK                                                                                                  ;                   ;         ;
; AUD_DACLRCK                                                                                               ;                   ;         ;
; SD_CMD                                                                                                    ;                   ;         ;
; SD_DAT[0]                                                                                                 ;                   ;         ;
; SD_DAT[1]                                                                                                 ;                   ;         ;
; SD_DAT[2]                                                                                                 ;                   ;         ;
; SD_DAT[3]                                                                                                 ;                   ;         ;
; SRAM_D[0]                                                                                                 ;                   ;         ;
; SRAM_D[1]                                                                                                 ;                   ;         ;
; SRAM_D[2]                                                                                                 ;                   ;         ;
; SRAM_D[3]                                                                                                 ;                   ;         ;
; SRAM_D[4]                                                                                                 ;                   ;         ;
; SRAM_D[5]                                                                                                 ;                   ;         ;
; SRAM_D[6]                                                                                                 ;                   ;         ;
; SRAM_D[7]                                                                                                 ;                   ;         ;
; SRAM_D[8]                                                                                                 ;                   ;         ;
; SRAM_D[9]                                                                                                 ;                   ;         ;
; SRAM_D[10]                                                                                                ;                   ;         ;
; SRAM_D[11]                                                                                                ;                   ;         ;
; SRAM_D[12]                                                                                                ;                   ;         ;
; SRAM_D[13]                                                                                                ;                   ;         ;
; SRAM_D[14]                                                                                                ;                   ;         ;
; SRAM_D[15]                                                                                                ;                   ;         ;
; I2C_SDA                                                                                                   ;                   ;         ;
;      - HDMI_QSYS:u0|HDMI_QSYS_i2c_sda:i2c_sda|read_mux_out                                                ; 0                 ; 0       ;
; KEY[1]                                                                                                    ;                   ;         ;
;      - vpg_mode:u_vpg_mode|vpg_mode[0]~0                                                                  ; 1                 ; 0       ;
;      - vpg_mode:u_vpg_mode|always0~0                                                                      ; 1                 ; 0       ;
;      - vpg_mode:u_vpg_mode|pre_mode_button~0                                                              ; 1                 ; 0       ;
; CLOCK_50_B7A                                                                                              ;                   ;         ;
; KEY[2]                                                                                                    ;                   ;         ;
;      - sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
; HDMI_TX_INT                                                                                               ;                   ;         ;
;      - HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ipending_reg_irq2_nxt                               ; 0                 ; 0       ;
;      - HDMI_QSYS:u0|HDMI_QSYS_hdmi_tx_int_n:hdmi_tx_int_n|read_mux_out                                    ; 0                 ; 0       ;
;      - HDMI_QSYS:u0|HDMI_QSYS_hdmi_tx_int_n:hdmi_tx_int_n|d1_data_in~0                                    ; 0                 ; 0       ;
; CLOCK_125_p(n)                                                                                            ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                    ; Location                    ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50_B7A                                                                                                                                                                                                                                                                                                                            ; PIN_H12                     ; 533     ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                 ; MLABCELL_X42_Y38_N6         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                                                     ; MLABCELL_X42_Y38_N48        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                     ; LABCELL_X38_Y39_N0          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux|update_grant~0                                                                                                                                                                                                                                                                         ; LABCELL_X38_Y39_N12         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_i2c_sda:i2c_sda|data_dir                                                                                                                                                                                                                                                                                         ; FF_X38_Y37_N31              ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                       ; LABCELL_X41_Y35_N45         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                       ; MLABCELL_X42_Y34_N30        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                              ; MLABCELL_X37_Y34_N6         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]~1                                                                                                                                                                                                                        ; LABCELL_X35_Y34_N51         ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                      ; LABCELL_X35_Y34_N0          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|write~1                                                                                                                                                                                                                              ; LABCELL_X35_Y34_N3          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                    ; LABCELL_X40_Y34_N48         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                      ; FF_X35_Y41_N35              ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                     ; MLABCELL_X37_Y39_N6         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                      ; MLABCELL_X37_Y34_N12        ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                       ; FF_X36_Y34_N20              ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y34_N3          ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_led:led|always0~0                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y40_N36         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                                                                                                                      ; MLABCELL_X37_Y41_N54        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                                      ; LABCELL_X41_Y45_N45         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                                      ; LABCELL_X41_Y45_N27         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_en                                                                                                                                                                                                                                                                              ; LABCELL_X41_Y42_N33         ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[2]~0                                                                                                                                                                                                                                                                      ; MLABCELL_X37_Y42_N21        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                             ; FF_X42_Y42_N2               ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                 ; FF_X37_Y41_N2               ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                        ; FF_X42_Y44_N4               ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                       ; LABCELL_X46_Y47_N54         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                      ; FF_X36_Y46_N38              ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                ; FF_X38_Y43_N20              ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_stall                                                                                                                                                                                                                                                                                ; FF_X45_Y47_N56              ; 72      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_stall_d3                                                                                                                                                                                                                                                                             ; FF_X33_Y46_N14              ; 43      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_result_en~1                                                                                                                                                                                                                                                                    ; LABCELL_X41_Y45_N6          ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_stall                                                                                                                                                                                                                                                                                    ; LABCELL_X36_Y43_N3          ; 752     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_dst_reg_from_M~DUPLICATE                                                                                                                                                                                                                                                              ; FF_X41_Y49_N52              ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_br_pred_not_taken                                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y51_N42        ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                     ; FF_X41_Y52_N11              ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting~0                                                                                                                                                                                                                                                                       ; LABCELL_X46_Y51_N24         ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_src1_hazard_E                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y49_N3          ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                     ; FF_X40_Y52_N11              ; 50      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_hbreak_req                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y48_N30         ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_iw[0]                                                                                                                                                                                                                                                                                    ; FF_X45_Y46_N41              ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_iw[4]                                                                                                                                                                                                                                                                                    ; FF_X45_Y46_N29              ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_rot_rn[1]~0                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y52_N57         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2[29]~1                                                                                                                                                                                                                                                                               ; LABCELL_X41_Y48_N33         ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2[2]~0                                                                                                                                                                                                                                                                                ; LABCELL_X38_Y48_N39         ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|Equal0~0                                                                                                                                                                                                                                                                                   ; LABCELL_X41_Y44_N27         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_iw~0                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y48_N57         ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_stall                                                                                                                                                                                                                                                                                    ; LABCELL_X38_Y49_N21         ; 157     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|jxuir                  ; FF_X42_Y35_N38              ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a   ; LABCELL_X41_Y35_N30         ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; MLABCELL_X42_Y35_N42        ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~1 ; MLABCELL_X42_Y35_N15        ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_b   ; LABCELL_X41_Y35_N48         ; 37      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|update_jdo_strobe      ; FF_X42_Y35_N20              ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[22]~18                    ; MLABCELL_X37_Y36_N33        ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[22]~19                    ; LABCELL_X40_Y32_N30         ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[37]~14                    ; LABCELL_X40_Y32_N0          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[4]~8                      ; MLABCELL_X37_Y36_N51        ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[4]~9                      ; LABCELL_X40_Y32_N39         ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:HDMI_QSYS_nios2_qsys_jtag_debug_module_phy|virtual_state_uir                                    ; MLABCELL_X42_Y35_N24        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_avalon_reg:the_HDMI_QSYS_nios2_qsys_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                          ; LABCELL_X38_Y39_N24         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_oci_break:the_HDMI_QSYS_nios2_qsys_nios2_oci_break|break_readreg[31]~0                                                                                                                        ; MLABCELL_X42_Y35_N48        ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_oci_break:the_HDMI_QSYS_nios2_qsys_nios2_oci_break|break_readreg[31]~1                                                                                                                        ; LABCELL_X40_Y35_N36         ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|MonDReg[0]~2                                                                                                                                     ; LABCELL_X41_Y35_N24         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|MonDReg[20]~3                                                                                                                                    ; LABCELL_X41_Y35_N3          ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|ociram_wr_en                                                                                                                                     ; LABCELL_X38_Y39_N45         ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|address[8]                                                                                                                                                                                                               ; FF_X43_Y39_N14              ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                     ; MLABCELL_X37_Y41_N27        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                               ; LABCELL_X46_Y48_N45         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_ctrl_mem                                                                                                                                                                                                                                                                                 ; FF_X45_Y46_N8               ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                          ; FF_X46_Y48_N50              ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush                                                                                                                                                                                                                                                                               ; FF_X46_Y48_N38              ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush_waddr[18]~1                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y49_N54         ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_rot_rn[3]                                                                                                                                                                                                                                                                                ; FF_X40_Y53_N11              ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_rot_rn[4]                                                                                                                                                                                                                                                                                ; FF_X40_Y53_N14              ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|always135~0                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y43_N27         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[0]~1                                                                                                                                                                                                                                                                ; MLABCELL_X42_Y42_N6         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[2]~0                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y42_N39         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_en                                                                                                                                                                                                                                                                         ; LABCELL_X41_Y45_N48         ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|dc_tag_wr_port_en                                                                                                                                                                                                                                                                          ; LABCELL_X45_Y44_N39         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                          ; LABCELL_X1_Y9_N45           ; 1454    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|i_readdatavalid_d1                                                                                                                                                                                                                                                                         ; FF_X41_Y38_N37              ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_cnt[1]~0                                                                                                                                                                                                                                                                        ; MLABCELL_X42_Y43_N3         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y51_N3          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                      ; LABCELL_X46_Y51_N36         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                  ; LABCELL_X46_Y51_N21         ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_tag_wren                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y51_N57         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2634w[3]                                                                                                                                                                                        ; MLABCELL_X42_Y41_N39        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2651w[3]                                                                                                                                                                                        ; MLABCELL_X42_Y41_N42        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2661w[3]                                                                                                                                                                                        ; MLABCELL_X42_Y41_N45        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2671w[3]                                                                                                                                                                                        ; MLABCELL_X42_Y41_N24        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2681w[3]                                                                                                                                                                                        ; MLABCELL_X42_Y41_N27        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2691w[3]                                                                                                                                                                                        ; MLABCELL_X42_Y41_N18        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2701w[3]                                                                                                                                                                                        ; MLABCELL_X42_Y41_N21        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2711w[3]                                                                                                                                                                                        ; MLABCELL_X42_Y41_N36        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2730w[3]~0                                                                                                                                                                                      ; MLABCELL_X42_Y41_N54        ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2741w[3]~1                                                                                                                                                                                      ; MLABCELL_X42_Y41_N0         ; 16      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                           ; PLLOUTPUTCOUNTER_X68_Y55_N1 ; 2421    ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|always0~0                                                                                                                                                                                                                                                                                            ; MLABCELL_X32_Y36_N21        ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|always0~1                                                                                                                                                                                                                                                                                            ; MLABCELL_X32_Y36_N3         ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                    ; LABCELL_X35_Y35_N36         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                   ; MLABCELL_X32_Y34_N39        ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y35_N57         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                        ; LABCELL_X35_Y35_N39         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:hdmi_tx_int_n_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                    ; LABCELL_X36_Y39_N39         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:i2c_scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                          ; LABCELL_X36_Y37_N48         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:i2c_sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                          ; LABCELL_X36_Y37_N15         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                         ; MLABCELL_X37_Y39_N12        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                              ; LABCELL_X36_Y40_N54         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                        ; LABCELL_X41_Y39_N57         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                   ; MLABCELL_X42_Y38_N42        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                            ; LABCELL_X41_Y40_N39         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                            ; LABCELL_X41_Y38_N21         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~1                                                                                                                                                                                                                                                                   ; MLABCELL_X37_Y40_N36        ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                                       ; LABCELL_X41_Y39_N45         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; HDMI_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                  ; FF_X1_Y9_N14                ; 419     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                            ; JTAG_X0_Y3_N3               ; 222     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                            ; JTAG_X0_Y3_N3               ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; en_150                                                                                                                                                                                                                                                                                                                                  ; FF_X30_Y31_N38              ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                     ; LABCELL_X17_Y14_N45         ; 19      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                     ; FF_X15_Y13_N59              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                     ; FF_X15_Y13_N38              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                     ; FF_X17_Y13_N44              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                     ; FF_X17_Y13_N41              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                     ; FF_X18_Y13_N26              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                     ; FF_X19_Y13_N11              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                     ; FF_X19_Y13_N53              ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                     ; FF_X18_Y14_N26              ; 22      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                  ; FF_X17_Y14_N26              ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                                                                        ; LABCELL_X15_Y13_N15         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                 ; LABCELL_X11_Y11_N0          ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                              ; LABCELL_X11_Y11_N57         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                   ; FF_X13_Y11_N47              ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                  ; FF_X13_Y11_N11              ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                       ; LABCELL_X11_Y11_N54         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                      ; LABCELL_X11_Y11_N3          ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y11_N39         ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y11_N54         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                          ; MLABCELL_X14_Y11_N33        ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                   ; FF_X14_Y13_N14              ; 82      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                          ; LABCELL_X10_Y13_N15         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                        ; LABCELL_X13_Y13_N54         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                           ; LABCELL_X10_Y13_N3          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                          ; LABCELL_X10_Y13_N33         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                                                                                                           ; LABCELL_X11_Y13_N27         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~8                                                                                                                                                                                                                                                           ; LABCELL_X11_Y13_N24         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~14                                                                                                                                                                                                                                                          ; LABCELL_X11_Y13_N18         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~5                                                                                                                                                                                                                                                             ; LABCELL_X11_Y11_N45         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~0                                                                                                                                                                                                                                                       ; LABCELL_X10_Y11_N48         ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~1                                                                                                                                                                                                                                                       ; LABCELL_X10_Y13_N12         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                                                                                                                                                                                                                ; MLABCELL_X14_Y12_N36        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~1                                                                                                                                                                                                                                                    ; LABCELL_X11_Y13_N51         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~7                                                                                                                                                                                                                                                    ; LABCELL_X11_Y13_N48         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~13                                                                                                                                                                                                                                                   ; LABCELL_X11_Y13_N54         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                                                                      ; LABCELL_X10_Y13_N54         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~0                                                                                                                                                                                                                                 ; LABCELL_X10_Y9_N12          ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~1                                                                                                                                                                                                                                 ; LABCELL_X10_Y13_N57         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                        ; FF_X14_Y12_N47              ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                       ; FF_X14_Y12_N32              ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                        ; FF_X11_Y11_N17              ; 61      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                        ; FF_X11_Y13_N23              ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                 ; MLABCELL_X14_Y12_N15        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                       ; FF_X15_Y12_N26              ; 42      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|locked_wire[0]                                                                                                                                                                                                                                                      ; FRACTIONALPLL_X0_Y54_N0     ; 82      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                      ; PLLOUTPUTCOUNTER_X0_Y53_N1  ; 30      ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|lock                                                                                                                                                                                                     ; FRACTIONALPLL_X0_Y14_N0     ; 74      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                                                                                                                                                                                                ; PLLOUTPUTCOUNTER_X0_Y20_N1  ; 66      ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[13]~4                                                                                                                                                                                                                                                                          ; MLABCELL_X32_Y28_N57        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[9]~3                                                                                                                                                                                                                                                                           ; MLABCELL_X32_Y28_N54        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_write~1                                                                                                                                                                                                                                                                                  ; MLABCELL_X32_Y28_N36        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_controller:u_pll_controller|write_count[1]                                                                                                                                                                                                                                                                                ; FF_X31_Y28_N50              ; 26      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~36                                                                                                                                                                ; LABCELL_X18_Y26_N54         ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~37                                                                                                                                                                ; LABCELL_X18_Y26_N39         ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[3]~0                                                                                                                                                ; LABCELL_X27_Y26_N30         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[0]~0                                                                                                                                                ; LABCELL_X18_Y27_N33         ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dsm_k_done_q~0                                                                                                                                                                    ; LABCELL_X27_Y30_N18         ; 34      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[7]~0                                                                                                                        ; LABCELL_X33_Y28_N51         ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[7]~1                                                                                                                        ; LABCELL_X33_Y28_N54         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[12]~0                                                                                                                    ; LABCELL_X33_Y29_N6          ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[12]~1                                                                                                                    ; LABCELL_X33_Y29_N0          ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|int_dprio_init_done~0                                                                                                                        ; LABCELL_X10_Y27_N21         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|rst_n[1]                                                                                                                                     ; FF_X25_Y32_N56              ; 8       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[9]~0                                                                                                                                           ; LABCELL_X28_Y22_N24         ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[9]~1                                                                                                                                           ; LABCELL_X28_Y22_N3          ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset                                                                                                                                                  ; LABCELL_X28_Y22_N0          ; 369     ; Async. clear, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[0][2]~2                                                                                                                                                             ; LABCELL_X23_Y27_N33         ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[11][3]~8                                                                                                                                                            ; LABCELL_X22_Y27_N30         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[13][5]~9                                                                                                                                                            ; LABCELL_X17_Y28_N15         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[14][4]~0                                                                                                                                                            ; LABCELL_X23_Y27_N30         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[1][3]~3                                                                                                                                                             ; LABCELL_X17_Y28_N18         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[2][5]~5                                                                                                                                                             ; LABCELL_X17_Y28_N39         ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[3][5]~4                                                                                                                                                             ; LABCELL_X17_Y28_N36         ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[4][5]~6                                                                                                                                                             ; LABCELL_X22_Y28_N36         ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[5][5]~1                                                                                                                                                             ; LABCELL_X17_Y28_N9          ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[9][5]~7                                                                                                                                                             ; MLABCELL_X14_Y28_N45        ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[10][1]~1                                                                                                                                                            ; LABCELL_X23_Y27_N42         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[12][0]~0                                                                                                                                                            ; LABCELL_X22_Y27_N0          ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[6][1]~3                                                                                                                                                             ; LABCELL_X21_Y27_N42         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[7][1]~4                                                                                                                                                             ; LABCELL_X21_Y27_N45         ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[8][1]~2                                                                                                                                                             ; LABCELL_X22_Y27_N15         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[15]~1                                                                                                                                                  ; LABCELL_X23_Y27_N39         ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[16]~0                                                                                                                                                  ; LABCELL_X21_Y27_N12         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[17]~2                                                                                                                                                  ; LABCELL_X21_Y27_N33         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_bwctrl_value[1]~1                                                                                                                                                             ; LABCELL_X28_Y30_N39         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_hi[1]~0                                                                                                                                                                 ; LABCELL_X31_Y29_N30         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[1]~7                                                                                                                                                                  ; LABCELL_X28_Y27_N12         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[4]~9                                                                                                                                                                  ; LABCELL_X28_Y27_N0          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_cp_current_value[2]~0                                                                                                                                                         ; LABCELL_X28_Y30_N15         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_k_value[0]~0                                                                                                                                                                  ; LABCELL_X27_Y29_N42         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_m_cnt_hi[4]~0                                                                                                                                                                 ; LABCELL_X27_Y29_N45         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_n_cnt_bypass_en~0                                                                                                                                                             ; LABCELL_X27_Y29_N54         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[11]~0                                                                                                                                                              ; LABCELL_X31_Y29_N3          ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|vga_generator:u_vga_generator|Equal0~4                                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y13_N42         ; 37      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; vpg:u_vpg|vga_generator:u_vga_generator|Equal3~6                                                                                                                                                                                                                                                                                        ; MLABCELL_X32_Y13_N54        ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; vpg_mode:u_vpg_mode|vpg_mode[0]~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X31_Y31_N54         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                            ; Location                    ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50_B7A                                                                                                                                    ; PIN_H12                     ; 533     ; Global Clock         ; GCLK13           ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                  ; LABCELL_X1_Y9_N45           ; 1454    ; Global Clock         ; GCLK1            ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|fboutclk_wire[0]                                                                 ; FRACTIONALPLL_X68_Y54_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; HDMI_QSYS:u0|HDMI_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[0]                                                                   ; PLLOUTPUTCOUNTER_X68_Y55_N1 ; 2421    ; Global Clock         ; GCLK14           ; --                        ;
; HDMI_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out          ; FF_X1_Y9_N14                ; 419     ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                    ; JTAG_X0_Y3_N3               ; 222     ; Global Clock         ; GCLK3            ; --                        ;
; sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|fboutclk_wire[0]                                                            ; FRACTIONALPLL_X0_Y54_N0     ; 1       ; Global Clock         ; --               ; --                        ;
; sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                              ; PLLOUTPUTCOUNTER_X0_Y53_N1  ; 30      ; Global Clock         ; GCLK12           ; --                        ;
; vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y14_N0     ; 1       ; Global Clock         ; --               ; --                        ;
; vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                        ; PLLOUTPUTCOUNTER_X0_Y20_N1  ; 66      ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_stall                                                                                                                                                                                                                                                                                    ; 752     ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset                                                                                                                                                  ; 369     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[49]                                                                                                                                                                                                                                                                       ; 304     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[48]                                                                                                                                                                                                                                                                       ; 304     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[47]                                                                                                                                                                                                                                                                       ; 304     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[46]                                                                                                                                                                                                                                                                       ; 304     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[45]                                                                                                                                                                                                                                                                       ; 304     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[44]                                                                                                                                                                                                                                                                       ; 304     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[43]                                                                                                                                                                                                                                                                       ; 304     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[42]                                                                                                                                                                                                                                                                       ; 304     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[41]                                                                                                                                                                                                                                                                       ; 304     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[40]                                                                                                                                                                                                                                                                       ; 304     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[39]                                                                                                                                                                                                                                                                       ; 304     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                                                                                                                                                       ; 304     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[50]                                                                                                                                                                                                                                                                       ; 288     ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_stall                                                                                                                                                                                                                                                                                    ; 158     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~31                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~30                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~29                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~28                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~27                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~26                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~25                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~24                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~23                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~22                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~21                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~20                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~19                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~18                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~17                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~16                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~15                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~14                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~13                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~12                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~11                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~10                                                                                                                                                                                                                                                                     ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~9                                                                                                                                                                                                                                                                      ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~8                                                                                                                                                                                                                                                                      ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~7                                                                                                                                                                                                                                                                      ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~6                                                                                                                                                                                                                                                                      ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~5                                                                                                                                                                                                                                                                      ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~4                                                                                                                                                                                                                                                                      ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~3                                                                                                                                                                                                                                                                      ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~2                                                                                                                                                                                                                                                                      ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~1                                                                                                                                                                                                                                                                      ; 152     ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~0                                                                                                                                                                                                                                                                      ; 152     ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_fpll_0_1|combout                                                                                                                                         ; 107     ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|address_reg_a[0]                                                                                                                                                                                                          ; 96      ;
; sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|locked_wire[0]                                                                                                                                                                                                                                                      ; 82      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                   ; 82      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|break_loop~1                                                                                                                                                                      ; 78      ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[35]                                                                                                                                                                                                                                                                       ; 76      ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[34]                                                                                                                                                                                                                                                                       ; 76      ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[33]                                                                                                                                                                                                                                                                       ; 76      ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[32]                                                                                                                                                                                                                                                                       ; 76      ;
; vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|lock                                                                                                                                                                                                     ; 74      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_stall                                                                                                                                                                                                                                                                                ; 72      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|address_reg_a[1]                                                                                                                                                                                                          ; 65      ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                                     ; 62      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                        ; 61      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~1                                                                                                                                                                         ; 59      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~3                                                                                                                                                                         ; 58      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~0                                                                                                                                                                         ; 58      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_bypass_pending                                                                                                                                                                                                                                                                       ; 55      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_active                                                                                                                                                                                                                                                                           ; 53      ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                                                         ; 53      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~8                                                                                                                                                                         ; 52      ;
; HDMI_QSYS:u0|altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent|av_waitrequest                                                                                                                                                                                                                ; 52      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_src2_reg[1]~0                                                                                                                                                                                                                                                                            ; 51      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[0]                                                                                                                                                                                                                                                                  ; 51      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                     ; 50      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[1]~DUPLICATE                                                                                                                                                                                                                                                        ; 48      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~10                                                                                                                                                                        ; 47      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                                             ; 46      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~17                                                                                                                                                                        ; 46      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|jtag_ram_access                                                                                                                                  ; 46      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                        ; 45      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~15                                                                                                                                                                        ; 45      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~2                                                                                                                                                                         ; 45      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~16                                                                                                                                                                        ; 44      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~4                                                                                                                                                                         ; 44      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mul_stall_d3                                                                                                                                                                                                                                                                             ; 43      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|break_loop~2                                                                                                                                                                      ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                       ; 42      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~9                                                                                                                                                                         ; 42      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_logic_op[0]                                                                                                                                                                                                                                                                              ; 42      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_logic_op[1]                                                                                                                                                                                                                                                                              ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                             ; 41      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_wr_starting                                                                                                                                                                                                                                                                        ; 41      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_write~reg0                                                                                                                                                                                                                                                                               ; 41      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2[0]                                                                                                                                                                                                                                                                                  ; 41      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[12]                                                                                                                                                                                                                                                                                   ; 40      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_alu_result~0                                                                                                                                                                                                                                                                             ; 40      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|update_jdo_strobe      ; 39      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[13]                                                                                                                                                                                                                                                                                   ; 39      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                                        ; 39      ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|always0~1                                                                                                                                                                                                                                                                                            ; 38      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[14]                                                                                                                                                                                                                                                                                   ; 37      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_b   ; 37      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_wr_active                                                                                                                                                                                                                                                                          ; 37      ;
; vpg:u_vpg|vga_generator:u_vga_generator|Equal0~4                                                                                                                                                                                                                                                                                        ; 37      ;
; vpg_mode:u_vpg_mode|vpg_mode[3]                                                                                                                                                                                                                                                                                                         ; 37      ;
; vpg_mode:u_vpg_mode|vpg_mode[2]                                                                                                                                                                                                                                                                                                         ; 37      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|address[8]                                                                                                                                                                                                               ; 36      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:HDMI_QSYS_nios2_qsys_jtag_debug_module_phy|virtual_state_sdr~0                                  ; 36      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[2]                                                                                                                                                                                                                                                                  ; 36      ;
; vpg_mode:u_vpg_mode|vpg_mode[1]                                                                                                                                                                                                                                                                                                         ; 36      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                     ; 35      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_src2_hazard_E                                                                                                                                                                                                                                                                            ; 35      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[16]                                                                                                                                                                                                                                                                                   ; 35      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~14                                                                                                                                                                        ; 35      ;
; HDMI_QSYS:u0|HDMI_QSYS_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                                                                                     ; 35      ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|always0~0                                                                                                                                                                                                                                                                                            ; 34      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dsm_k_done_q~0                                                                                                                                                                    ; 34      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[15]                                                                                                                                                                                                                                                                                   ; 34      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                        ; 34      ;
; HDMI_QSYS:u0|HDMI_QSYS_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                                                                                     ; 34      ;
; HDMI_QSYS:u0|HDMI_QSYS_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                                                                         ; 34      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~12                                                                                                                                                                        ; 34      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~18                                                                                                                                                                ; 34      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~5                                                                                                                                                                         ; 34      ;
; HDMI_QSYS:u0|HDMI_QSYS_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                                                                         ; 34      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|address_reg_a[3]                                                                                                                                                                                                          ; 33      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|norm_intr_req~0                                                                                                                                                                                                                                                                            ; 33      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_iw~0                                                                                                                                                                                                                                                                                     ; 33      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_src1_hazard_E                                                                                                                                                                                                                                                                            ; 33      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[11]                                                                                                                                                                                                                                                                                   ; 33      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_oci_break:the_HDMI_QSYS_nios2_qsys_nios2_oci_break|break_readreg[31]~0                                                                                                                        ; 33      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|break_loop~9                                                                                                                                                                      ; 33      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~11                                                                                                                                                                        ; 33      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|break_loop~3                                                                                                                                                                      ; 33      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_ctrl_logic                                                                                                                                                                                                                                                                               ; 33      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_iw[4]                                                                                                                                                                                                                                                                                    ; 33      ;
; vpg_mode:u_vpg_mode|vpg_mode[0]                                                                                                                                                                                                                                                                                                         ; 33      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|address_reg_a[2]~DUPLICATE                                                                                                                                                                                                ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                        ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_rot_rn[1]~0                                                                                                                                                                                                                                                                              ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2711w[3]                                                                                                                                                                                        ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2701w[3]                                                                                                                                                                                        ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2691w[3]                                                                                                                                                                                        ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2681w[3]                                                                                                                                                                                        ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2671w[3]                                                                                                                                                                                        ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2661w[3]                                                                                                                                                                                        ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2651w[3]                                                                                                                                                                                        ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2634w[3]                                                                                                                                                                                        ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2730w[3]~0                                                                                                                                                                                      ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|mux_kib:mux2|l4_w0_n0_mux_dataout~0                                                                                                                                                                                       ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_result_en~1                                                                                                                                                                                                                                                                    ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                          ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_ctrl_mem                                                                                                                                                                                                                                                                                 ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_fill_bit                                                                                                                                                                                                                                                                             ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[15]~1                                                                                                                                                                                                                                                                               ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[15]~0                                                                                                                                                                                                                                                                               ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_src2_reg[1]~2                                                                                                                                                                                                                                                                            ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                             ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_src2_reg[1]~1                                                                                                                                                                                                                                                                            ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                             ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|MonDReg[0]~2                                                                                                                                     ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_oci_break:the_HDMI_QSYS_nios2_qsys_nios2_oci_break|break_readreg[31]~1                                                                                                                        ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[2]~0                                                                                                                                                                                                                                                                           ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|Add8~9                                                                                                                                                                                                                                                                                     ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_rot_rn[3]                                                                                                                                                                                                                                                                                ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_rot_rn[2]                                                                                                                                                                                                                                                                                ; 32      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_rot_rn[4]                                                                                                                                                                                                                                                                                ; 32      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~0                                                                                                                                                            ; 30      ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_write                                                                                                                                                                                                                                                                                    ; 29      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|slave_waitrequest~0                                                                                                                                                               ; 29      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting~0                                                                                                                                                                                                                                                                       ; 29      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|break_loop~8                                                                                                                                                                      ; 29      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.SEVEN                                                                                                                                                             ; 29      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_sel                                                                                                                                                                                                                                                                            ; 29      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|current_state.WAIT_ON_LOCK                                                                                                                                                        ; 29      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_avalon_reg:the_HDMI_QSYS_nios2_qsys_nios2_avalon_reg|oci_reg_readdata~0                                                                                                                       ; 28      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|break_loop~6                                                                                                                                                                      ; 28      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.SIX                                                                                                                                                               ; 28      ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                                                     ; 28      ;
; HDMI_QSYS:u0|hdmi_qsys_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                    ; 28      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~6                                                                                                                                                                    ; 27      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush                                                                                                                                                                                                                                                                               ; 27      ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_address[1]~DUPLICATE                                                                                                                                                                                                                                                                     ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                           ; 26      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_write_done~15                                                                                                                                                               ; 26      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~6                                                                                                                                                                         ; 26      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|break_loop~0                                                                                                                                                                      ; 26      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.ONE                                                                                                                                                               ; 26      ;
; vpg:u_vpg|pll_controller:u_pll_controller|write_count[1]                                                                                                                                                                                                                                                                                ; 26      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[21]                                                                                                                                                                                                                                                                                   ; 25      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~7                                                                                                                                                                         ; 25      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|break_loop~4                                                                                                                                                                      ; 25      ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_address[0]~DUPLICATE                                                                                                                                                                                                                                                                     ; 24      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                            ; 24      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_hbreak_req                                                                                                                                                                                                                                                                               ; 24      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_slow_ld_data_fill_bit~0                                                                                                                                                                                                                                                                  ; 24      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[0]                                                                                                                                                                   ; 24      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_3|combout                                                                                                   ; 24      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh16~DUPLICATE                                                                                                                                                                                                                                                                  ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                            ; 23      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d[15]~186                                                                                                                                                              ; 23      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~26                                                                                                                                                                   ; 23      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                     ; 22      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.TEN                                                                                                                                                               ; 22      ;
; HDMI_QSYS:u0|hdmi_qsys_timer_s1_translator:timer_s1_translator|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                             ; 22      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_hi[2]                                                                                                                                                                   ; 22      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_lo[2]                                                                                                                                                                   ; 22      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_2|combout                                                                                                   ; 22      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                        ; 21      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[20]~11                                                                                                                                                                                                                                                                ; 21      ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]~1                                                                                                                                                                                                                        ; 21      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_hi[1]                                                                                                                                                                   ; 21      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_odd_duty_div_en                                                                                                                                                         ; 21      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                  ; 20      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_valid_jmp_indirect                                                                                                                                                                                                                                                                       ; 20      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|MonDReg[20]~3                                                                                                                                    ; 20      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[0]~0                                                                                                                                                ; 20      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~36                                                                                                                                                                ; 20      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~22                                                                                                                                                                        ; 20      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_br_pred_not_taken                                                                                                                                                                                                                                                                        ; 20      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~3                                                                                                                                                                    ; 20      ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_address[2]                                                                                                                                                                                                                                                                               ; 20      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|break_loop~5                                                                                                                                                                      ; 20      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_ctrl_retaddr                                                                                                                                                                                                                                                                             ; 20      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_iw[3]                                                                                                                                                                                                                                                                                    ; 20      ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                                                         ; 20      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                                  ; 20      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                    ; 20      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_lo[0]                                                                                                                                                                   ; 20      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                     ; 19      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_pc[18]~1                                                                                                                                                                                                                                                                                 ; 19      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_pc[18]~0                                                                                                                                                                                                                                                                                 ; 19      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|Equal171~0                                                                                                                                                                                                                                                                                 ; 19      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_hi[0]                                                                                                                                                                   ; 19      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_lo[1]                                                                                                                                                                   ; 19      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_bypass_en                                                                                                                                                               ; 19      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_0|combout                                                                                                   ; 19      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                 ; 18      ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                   ; 18      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush_waddr[18]~1                                                                                                                                                                                                                                                                   ; 18      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush_waddr[18]~0                                                                                                                                                                                                                                                                   ; 18      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[22]~19                    ; 18      ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0001                                                                                                                                                                                                                                                                                    ; 18      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~12                                                                                                                                                                   ; 18      ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_address[3]                                                                                                                                                                                                                                                                               ; 18      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_hi[5]                                                                                                                                                                   ; 18      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_hi[4]                                                                                                                                                                   ; 18      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_hi[3]                                                                                                                                                                   ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                               ; 17      ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                   ; 17      ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|Equal6~0                                                                                                                                                                                                                                                                                             ; 17      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[7]~0                                                                                                                        ; 17      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[3]~0                                                                                                                                                ; 17      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~37                                                                                                                                                                ; 17      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                ; 17      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2[2]~0                                                                                                                                                                                                                                                                                ; 17      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ctrl_shift_rot                                                                                                                                                                                                                                                                           ; 17      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                   ; 17      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_mux:dprio_mux_inst|dprio_writedata[0]~1                                                                                                                                     ; 17      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~20                                                                                                                                                                        ; 17      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~18                                                                                                                                                                        ; 17      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~1                                                                                                                                                                    ; 17      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                 ; 17      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_iw[0]                                                                                                                                                                                                                                                                                    ; 17      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[2]                                                                                                                                                                   ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                               ; 16      ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                       ; 16      ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2741w[3]~1                                                                                                                                                                                      ; 16      ;
; HDMI_QSYS:u0|HDMI_QSYS_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~5                                                                                                                                                                                                                                                                  ; 16      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[22]~18                    ; 16      ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                      ; 16      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[7]~1                                                                                                                        ; 16      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[12]~0                                                                                                                    ; 16      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~13                                                                                                                                                                   ; 16      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[23]~14                                                                                                                                                                                                                                                                ; 16      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~13                                                                                                                                                                        ; 16      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_write_done~1                                                                                                                                                                ; 16      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~1                                                                                                                                                              ; 16      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~0                                                                                                                                                                    ; 16      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~1                                                                                                                                                            ; 16      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_mux:dprio_mux_inst|dprio_writedata[0]~0                                                                                                                                     ; 16      ;
; vpg:u_vpg|vga_generator:u_vga_generator|Equal3~6                                                                                                                                                                                                                                                                                        ; 16      ;
; HDMI_QSYS:u0|HDMI_QSYS_addr_router_001:addr_router_001|Equal8~0                                                                                                                                                                                                                                                                         ; 16      ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_sda_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|av_begintransfer~0                                                                                                                                                                                              ; 16      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[0]~DUPLICATE                                                                                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                               ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                        ; 15      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[12]~1                                                                                                                    ; 15      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[9][5]~7                                                                                                                                                             ; 15      ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0010                                                                                                                                                                                                                                                                                    ; 15      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2[29]~1                                                                                                                                                                                                                                                                               ; 15      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|Equal299~0                                                                                                                                                                                                                                                                                 ; 15      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|Selector70~0                                                                                                                                                                      ; 15      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~5                                                                                                                                                            ; 15      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~2                                                                                                                                                              ; 15      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_starting~0                                                                                                                                                                                                                                                                       ; 15      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_read~reg0                                                                                                                                                                                                                                                                                ; 15      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[3]                                                                                                                                                                   ; 15      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[1]                                                                                                                                                                  ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                             ; 14      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                  ; 14      ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                     ; 14      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[7][1]~4                                                                                                                                                             ; 14      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[0][2]~2                                                                                                                                                             ; 14      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel~0                                                                                                                                                                     ; 14      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~19                                                                                                                                                                ; 14      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a   ; 14      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_next_state~3                                                                                                                                                                ; 14      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_iw[2]                                                                                                                                                                                                                                                                                    ; 14      ;
; HDMI_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~1                                                                                                                                                                                                                                                                   ; 14      ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:led_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                           ; 14      ;
; vpg:u_vpg|vga_generator:u_vga_generator|boarder                                                                                                                                                                                                                                                                                         ; 14      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[6]                                                                                                                                                                   ; 14      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[5]                                                                                                                                                                  ; 14      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2[3]                                                                                                                                                                                                                                                                                  ; 14      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[8]~DUPLICATE                                                                                                                                                         ; 13      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[4]~DUPLICATE                                                                                                                                                         ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                               ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                               ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                        ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                             ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                                                                ; 13      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[2]~10                                                                                                                                                                 ; 13      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[15]~1                                                                                                                                                  ; 13      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[4][5]~6                                                                                                                                                             ; 13      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[2][5]~5                                                                                                                                                             ; 13      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[3][5]~4                                                                                                                                                             ; 13      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_starting_d1                                                                                                                                                                                                                                                                      ; 13      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|break_loop~7                                                                                                                                                                      ; 13      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~0                                                                                                                                                              ; 13      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[4]~9                      ; 13      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[4]~8                      ; 13      ;
; HDMI_QSYS:u0|hdmi_qsys_timer_s1_translator:timer_s1_translator|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg~1                                                                                                                                                                                              ; 13      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_valid_from_E                                                                                                                                                                                                                                                                             ; 13      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[10]                                                                                                                                                                                                                                                                           ; 13      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[8]                                                                                                                                                                                                                                                                            ; 13      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[7]                                                                                                                                                                                                                                                                            ; 13      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[6]                                                                                                                                                                                                                                                                            ; 13      ;
; en_150                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[0]~reg0                                                                                                                                                                                                                                                                        ; 13      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[9]                                                                                                                                                                   ; 13      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[1]                                                                                                                                                                   ; 13      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2[2]                                                                                                                                                                                                                                                                                  ; 13      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[5]~DUPLICATE                                                                                                                                                         ; 12      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2[4]~DUPLICATE                                                                                                                                                                                                                                                                        ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                       ; 12      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                          ; 12      ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|Equal6~1                                                                                                                                                                                                                                                                                             ; 12      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                      ; 12      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_n_cnt_bypass_en~0                                                                                                                                                             ; 12      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[11][3]~8                                                                                                                                                            ; 12      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[3]                                                                                                                                                                                                                                                                                    ; 12      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[4]                                                                                                                                                                                                                                                                                    ; 12      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_data_depend~1                                                                                                                                                                                                                                                                            ; 12      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_data_depend~0                                                                                                                                                                                                                                                                            ; 12      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; 12      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~5                                                                                                                                                                    ; 12      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[6]                                                                                                                                     ; 12      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_iw[1]                                                                                                                                                                                                                                                                                    ; 12      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[9]                                                                                                                                                                                                                                                                            ; 12      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[5]                                                                                                                                                                                                                                                                            ; 12      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[1]                                                                                                                                                                                                                                                                    ; 12      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[11]                                                                                                                                                                  ; 12      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[1]~DUPLICATE                                                                                                                                                         ; 11      ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[51]                                                                                                                                                                                                                                                                       ; 11      ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[53]                                                                                                                                                                                                                                                                       ; 11      ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                      ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_hi[1]~0                                                                                                                                                                 ; 11      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|i_readdatavalid_d1                                                                                                                                                                                                                                                                         ; 11      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_dep_stall~0                                                                                                                                                                                                                                                                              ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_m_cnt_hi[4]~0                                                                                                                                                                 ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_k_value[0]~0                                                                                                                                                                  ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[17]~2                                                                                                                                                  ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[13][5]~9                                                                                                                                                            ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[1][3]~3                                                                                                                                                             ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[5][5]~1                                                                                                                                                             ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[6][1]~3                                                                                                                                                             ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[8][1]~2                                                                                                                                                             ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[10][1]~1                                                                                                                                                            ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[12][0]~0                                                                                                                                                            ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[14][4]~0                                                                                                                                                            ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[16]~0                                                                                                                                                  ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~27                                                                                                                                                                   ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~22                                                                                                                                                                   ; 11      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_ctrl_b_is_dst                                                                                                                                                                                                                                                                            ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~178                                                                                                                                                          ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~177                                                                                                                                                          ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~133                                                                                                                                                          ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~132                                                                                                                                                          ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~21                                                                                                                                                                        ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|LessThan0~0                                                                                                                                                                       ; 11      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_iw[5]                                                                                                                                                                                                                                                                                    ; 11      ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                             ; 11      ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:hdmi_tx_int_n_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|wait_latency_counter[0]~0                                                                                                                                                                                 ; 11      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_active                                                                                                                                                                                                                                                                             ; 11      ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                 ; 11      ;
; HDMI_QSYS:u0|HDMI_QSYS_addr_router_001:addr_router_001|Equal1~1                                                                                                                                                                                                                                                                         ; 11      ;
; HDMI_QSYS:u0|HDMI_QSYS_addr_router_001:addr_router_001|Equal1~0                                                                                                                                                                                                                                                                         ; 11      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[0]                                                                                                                                                                                                                                                                    ; 11      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_1|combout                                                                                                   ; 11      ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0011~DUPLICATE                                                                                                                                                                                                                                                                          ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                               ; 10      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_fpll_0_1|~QUARTUS_CREATED_VCC~I                                                                                                                          ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|src_data[52]                                                                                                                                                                                                                                                                       ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_iw[2]~3                                                                                                                                                                                                                                                                                  ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[0]~2                                                                                                                                                                                                                                                                 ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[1]~1                                                                                                                                                                                                                                                                 ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[2]~0                                                                                                                                                                                                                                                                 ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                ; 10      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[9]~1                                                                                                                                           ; 10      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[9]~0                                                                                                                                           ; 10      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|Selector17~0                                                                                                                                                                      ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[0]                                                                                                                                                                                                                                                                                    ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[2]                                                                                                                                                                                                                                                                                    ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[1]                                                                                                                                                                                                                                                                                    ; 10      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|always5~19                                                                                                                                                                        ; 10      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|break_loop~11                                                                                                                                                                     ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[2]                                                                                                                                                                                                                                                                            ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_addr_router_001:addr_router_001|Equal6~0                                                                                                                                                                                                                                                                         ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_addr_router_001:addr_router_001|Equal2~1                                                                                                                                                                                                                                                                         ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_addr_router_001:addr_router_001|Equal7~1                                                                                                                                                                                                                                                                         ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_addr_router_001:addr_router_001|Equal5~0                                                                                                                                                                                                                                                                         ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_addr_router_001:addr_router_001|Equal2~0                                                                                                                                                                                                                                                                         ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2[1]                                                                                                                                                                                                                                                                                  ; 10      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[4]                                                                                                                                                                  ; 10      ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[2]                                                                                                                                                                  ; 10      ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_active~DUPLICATE                                                                                                                                                                                                                                                         ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.EIGHT~DUPLICATE                                                                                                                                                   ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|dprio_init_done~DUPLICATE                                                                                                                    ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|bwctrl_changed~DUPLICATE                                                                                                                                                          ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                               ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                 ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                                                                ; 9       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                  ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[11]~0                                                                                                                                                              ; 9       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_iw[0]~9                                                                                                                                                                                                                                                                                  ; 9       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_iw[1]~1                                                                                                                                                                                                                                                                                  ; 9       ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.1000                                                                                                                                                                                                                                                                                    ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|Selector17~2                                                                                                                                                                      ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_write_done~6                                                                                                                                                                ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~8                                                                                                                                                                    ; 9       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                      ; 9       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[0]                                                                                                                                                                                                                                                                            ; 9       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[5]                                                                                                                                                                                                                                                                                    ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~134                                                                                                                                                          ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~117                                                                                                                                                          ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~20                                                                                                                                                           ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|break_loop~10                                                                                                                                                                     ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|bwctrl_done_q                                                                                                                                                                     ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_next_state~2                                                                                                                                                                ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~3                                                                                                                                                            ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~2                                                                                                                                                            ; 9       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdatavalid_d1                                                                                                                                                                                                                                                                         ; 9       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|always135~0                                                                                                                                                                                                                                                                                ; 9       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[3]                                                                                                                                                                                                                                                                            ; 9       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[4]                                                                                                                                                                                                                                                                            ; 9       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:i2c_sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                            ; 9       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:i2c_scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                            ; 9       ;
; HDMI_QSYS:u0|HDMI_QSYS_led:led|always0~0                                                                                                                                                                                                                                                                                                ; 9       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[14]                                                                                                                                                                  ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[5]                                                                                                                                                                   ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[11]                                                                                                                                                                 ; 9       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|any_c_cnt_changed~DUPLICATE                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                       ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal9~0                                                                                                                                                                                                     ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[0]                                                                                                                                                                                                  ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[1]                                                                                                                                                                                                                                                                ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|write~1                                                                                                                                                                                                                              ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                      ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                               ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|Equal0~0                                                                                                                                                                                                                                                                                   ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|decode_nma:decode3|w_anode2625w[1]                                                                                                                                                                                        ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_sel_fill3                                                                                                                                                                                                                                                                            ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_pass3                                                                                                                                                                                                                                                                                ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[1]~3                                                                                                                                                                                                                                                                  ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                    ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_sel_fill2                                                                                                                                                                                                                                                                            ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_pass2                                                                                                                                                                                                                                                                                ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_pass1                                                                                                                                                                                                                                                                                ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_sel_fill0                                                                                                                                                                                                                                                                            ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_iw[5]~4                                                                                                                                                                                                                                                                                  ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[1]                                                                                                                                                                                                                                                                            ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[0]                                                                                                                                                                                                                                                                            ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[2]                                                                                                                                                                                                                                                                            ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[4]                                                                                                                                                                                                                                                                            ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|address[0]                                                                                                                                                                                                               ; 8       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[11]                                                                                                                                                                                                                                                                            ; 8       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[0]                                                                                                                                                                                                                                                                             ; 8       ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0000                                                                                                                                                                                                                                                                                    ; 8       ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0110                                                                                                                                                                                                                                                                                    ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|rst_n[1]                                                                                                                                     ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed~7                                                                                                                                                                   ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|int_dprio_init_done~0                                                                                                                        ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|Selector17~3                                                                                                                                                                      ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~9                                                                                                                                                                    ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[15]~10                                                                                                                                                                                                                                                                ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[4]~1                                                                                                                                                                                                                                                                  ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[4]~0                                                                                                                                                                                                                                                                  ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|dc_tag_wr_port_addr~0                                                                                                                                                                                                                                                                      ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~138                                                                                                                                                          ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_write_done~2                                                                                                                                                                ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~18                                                                                                                                                             ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~1                                                                                                                                                                                                                                                               ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[6]                                                                                                                                                                                                                                                                            ; 8       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                          ; 8       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                              ; 8       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                     ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_addr_router_001:addr_router_001|Equal1~2                                                                                                                                                                                                                                                                         ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_addr_router_001:addr_router_001|Equal3~0                                                                                                                                                                                                                                                                         ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[3]~reg0                                                                                                                                                                                                                                                                        ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[2]~reg0                                                                                                                                                                                                                                                                        ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[1]~reg0                                                                                                                                                                                                                                                                        ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_start                                                                                                                                                                       ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[7]                                                                                                                                                                                                                                                                                    ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[6]                                                                                                                                                                                                                                                                                    ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|MonAReg[3]                                                                                                                                       ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|MonAReg[4]                                                                                                                                       ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|MonAReg[2]                                                                                                                                       ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[1]                                                                                                                                                     ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_bypass_en[1]                                                                                                                                                           ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[16]                                                                                                                                                                  ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[10]                                                                                                                                                                 ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[13]                                                                                                                                                                  ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|Add18~77                                                                                                                                                                                                                                                                                   ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[2]                                                                                                                                                                                                                                                                                  ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[3]                                                                                                                                                                                                                                                                                  ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[11]                                                                                                                                                                                                                                                                                 ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[10]                                                                                                                                                                                                                                                                                 ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[9]                                                                                                                                                                                                                                                                                  ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[8]                                                                                                                                                                                                                                                                                  ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[7]                                                                                                                                                                                                                                                                                  ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[13]                                                                                                                                                                                                                                                                                 ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[14]                                                                                                                                                                                                                                                                                 ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[19]                                                                                                                                                                                                                                                                                 ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[20]                                                                                                                                                                                                                                                                                 ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[18]                                                                                                                                                                                                                                                                                 ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[17]                                                                                                                                                                                                                                                                                 ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[16]                                                                                                                                                                                                                                                                                 ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[15]                                                                                                                                                                                                                                                                                 ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[6]                                                                                                                                                                                                                                                                                  ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[5]                                                                                                                                                                                                                                                                                  ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[4]                                                                                                                                                                                                                                                                                  ; 8       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_4|combout                                                                                                   ; 8       ;
; vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|phasedone                                                                                                                                                                                                ; 8       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_sel_fill1~DUPLICATE                                                                                                                                                                                                                                                                  ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ld_align_sh8~DUPLICATE                                                                                                                                                                                                                                                                   ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[5]~DUPLICATE                                                                                                                                                                                                                                                                  ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[11]~DUPLICATE                                                                                                                                                                                                                                                                 ; 7       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                    ; 7       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:hdmi_tx_int_n_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                            ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[10]~DUPLICATE                                                                                                                                                        ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[7]~DUPLICATE                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                                                ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                         ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[2]                                                                                                                                                                                                                                                                ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[6]                                                                                                                                                                                                                                                                ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[1]                                                                                                                                                                                                  ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[6]                                                                                                                                                                                                  ; 7       ;
; ~GND                                                                                                                                                                                                                                                                                                                                    ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                       ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_tag_wraddress[0]~0                                                                                                                                                                                                                                                                      ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                       ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                    ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[2]~5                                                                                                                                                                                                                                                                 ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[4]~9                                                                                                                                                                                                                                                                  ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[3]~7                                                                                                                                                                                                                                                                  ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[2]~5                                                                                                                                                                                                                                                                  ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[0]~1                                                                                                                                                                                                                                                                  ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                               ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_iw[3]~5                                                                                                                                                                                                                                                                                  ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_iw[4]~2                                                                                                                                                                                                                                                                                  ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_cnt[1]~0                                                                                                                                                                                                                                                                        ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_req_accepted~0                                                                                                                                                                                                                                                                     ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                       ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_avalon_reg:the_HDMI_QSYS_nios2_qsys_nios2_avalon_reg|Equal0~1                                                                                                                                 ; 7       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[2]                                                                                                                                                                                                                                                                             ; 7       ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0101                                                                                                                                                                                                                                                                                    ; 7       ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0111                                                                                                                                                                                                                                                                                    ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.DPS_DONE                                                                                                                   ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[1]                                                                                                                                                                                                                                                                            ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[5]~2                                                                                                                                                                                                                        ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~17                                                                                                                                                           ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~29                                                                                                                                                             ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_next_state~5                                                                                                                                                                ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~4                                                                                                                                                            ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_starting~1                                                                                                                                                                                                                                                               ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|hbreak_enabled                                                                                                                                                                                                                                                                             ; 7       ;
; HDMI_QSYS:u0|hdmi_qsys_sysid_qsys_control_slave_translator:sysid_qsys_control_slave_translator|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                             ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                ; 7       ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_scl_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                       ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[13]                                                                                                                                                                                                                                                                           ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[19]                                                                                                                                                                                                                                                                           ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[20]                                                                                                                                                                                                                                                                           ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[18]                                                                                                                                                                                                                                                                           ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[17]                                                                                                                                                                                                                                                                           ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[16]                                                                                                                                                                                                                                                                           ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[15]                                                                                                                                                                                                                                                                           ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|waitrequest                                                                                                                                      ; 7       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                           ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[7]~reg0                                                                                                                                                                                                                                                                        ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[6]~reg0                                                                                                                                                                                                                                                                        ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[8]                                                                                                                                                                                                                                                                                    ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[2]                                                                                                                                                  ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dsm_k_changed                                                                                                                                                                     ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[16]                                                                                                                                                                 ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[14]                                                                                                                                                                 ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[15]                                                                                                                                                                 ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[8]                                                                                                                                                                  ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[7]                                                                                                                                                                   ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[6]                                                                                                                                                                  ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[4]                                                                                                                                                                   ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[12]                                                                                                                                                                 ; 7       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[12]                                                                                                                                                                  ; 7       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[6]                                                                                                                                                                                                                                                                                      ; 7       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_pass0~DUPLICATE                                                                                                                                                                                                                                                                      ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_line[3]~DUPLICATE                                                                                                                                                                                                                                                                  ; 6       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]~DUPLICATE                                                                                                                                                                                                                                                                   ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|i_read~reg0DUPLICATE                                                                                                                                                                                                                                                                       ; 6       ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:hdmi_tx_int_n_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                       ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[12]~DUPLICATE                                                                                                                                                                                                                                                                 ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[15]~DUPLICATE                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~1                                                                                                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~0                                                                                                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                   ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[3]                                                                                                                                                                                                                                                                ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]                                                                                                                                                                                                                                                                ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal5~0                                                                                                                                                                                                     ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                                                ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[10]                                                                                                                                                                                                 ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[2]                                                                                                                                                                                                  ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[7]                                                                                                                                                                                                  ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                                      ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|period_l_wr_strobe~0                                                                                                                                                                                                                                                                                 ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[1]~3                                                                                                                                                                                                                                                                 ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[0]~1                                                                                                                                                                                                                                                                 ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[6]~13                                                                                                                                                                                                                                                                 ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[5]~11                                                                                                                                                                                                                                                                 ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                           ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                   ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[22]~50                                                                                                                                                                                                                                                                ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ctrl_st                                                                                                                                                                                                                                                                                  ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                       ; 6       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[8]                                                                                                                                                                                                                                                                             ; 6       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[16]                                                                                                                                                                                                                                                                            ; 6       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mode_change_d[1]                                                                                                                                                                                                                                                                              ; 6       ;
; vpg:u_vpg|pll_controller:u_pll_controller|Selector12~0                                                                                                                                                                                                                                                                                  ; 6       ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0100                                                                                                                                                                                                                                                                                    ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|bwctrl_done_q~1                                                                                                                                                                   ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|operation_address.C_COUNTERS_REG                                                                                                                                                  ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~11                                                                                                                                                                   ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_write_done~5                                                                                                                                                                ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_write_done~4                                                                                                                                                                ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[11]~40                                                                                                                                                                                                                                                                ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[19]~24                                                                                                                                                                                                                                                                ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_ctrl_a_not_src                                                                                                                                                                                                                                                                           ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~25                                                                                                                                                           ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~19                                                                                                                                                           ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~18                                                                                                                                                           ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~16                                                                                                                                                           ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~15                                                                                                                                                           ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|cp_current_done_d~0                                                                                                                                                               ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.NINE                                                                                                                                                              ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.EIGHT                                                                                                                                                             ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_next_state~4                                                                                                                                                                ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_demux:cmd_xbar_demux|src0_valid~0                                                                                                                                                                                                                                                                       ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                                               ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_addr_router:addr_router|Equal1~2                                                                                                                                                                                                                                                                                 ; 6       ;
; HDMI_QSYS:u0|hdmi_qsys_nios2_qsys_jtag_debug_module_translator:nios2_qsys_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                 ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[9]                                                                                                                                                                                                                                                                             ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[5]                                                                                                                                                                                                                                                                             ; 6       ;
; HDMI_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|suppress~0                                                                                                                                                                                                                                                                       ; 6       ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_scl_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                      ; 6       ;
; HDMI_QSYS:u0|hdmi_qsys_sysid_qsys_control_slave_translator:sysid_qsys_control_slave_translator|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|av_waitrequest_generated~0                                                                                                                                            ; 6       ;
; vpg:u_vpg|WideOr1~0                                                                                                                                                                                                                                                                                                                     ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[5]~reg0                                                                                                                                                                                                                                                                        ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[4]~reg0                                                                                                                                                                                                                                                                        ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[22]                                                                                                                                                          ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[23]                                                                                                                                                          ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[24]                                                                                                                                                          ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[25]                                                                                                                                                          ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[26]                                                                                                                                                          ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[27]                                                                                                                                                          ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[28]                                                                                                                                                          ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[29]                                                                                                                                                          ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[30]                                                                                                                                                          ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|q_b[31]                                                                                                                                                          ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.DPS_WAIT_PHASE_DONE                                                                                                        ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|Add18~89                                                                                                                                                                                                                                                                                   ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[21]                                                                                                                                                                                                                                                                                 ; 6       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[31]                                                                                                                                                                                                                                                                                 ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[2]                                                                                                                                                  ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[1]                                                                                                                                                  ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[0]                                                                                                                                                  ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|m_cnt_changed                                                                                                                                                                     ; 6       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[9]                                                                                                                                                                  ; 6       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[3]                                                                                                                                                                                                                                                                                      ; 6       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[5]                                                                                                                                                                                                                                                                                      ; 6       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_read~DUPLICATE                                                                                                                                                                                                                                                                           ; 5       ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_sda_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                             ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[10]~DUPLICATE                                                                                                                                                                                                                                                                  ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_alu_result[14]~DUPLICATE                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[6]~DUPLICATE                                                                                                                                                                                                                                                                   ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.DPS_CHANGED~DUPLICATE                                                                                                      ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[3]~DUPLICATE                                                                                                                                        ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[3]~DUPLICATE                                                                                                                                                        ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[12]~DUPLICATE                                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~1                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~0                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~13                                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~7                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~1                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~5                                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~2                                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~1                                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~14                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~8                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]                                                                                                                                                                                                                                                             ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal5~0                                                                                                                                                                                                                                                                   ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]                                                                                                                                                                                                                                                                ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[8]                                                                                                                                                                                                                                                                ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]                                                                                                                                                                                                                                                                ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal0~0                                                                                                                                                                                                     ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                              ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[15]                                                                                                                                                                                                 ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[11]                                                                                                                                                                                                 ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[3]                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[8]                                                                                                                                                                                                  ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|phase_done                                                                                                                                                                        ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|gnd                                                                                                                                          ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[10]~reg0                                                                                                                                                                                                                                                                       ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[15]~reg0                                                                                                                                                                                                                                                                       ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                    ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_avalon_reg:the_HDMI_QSYS_nios2_qsys_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                          ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_ctrl_exception                                                                                                                                                                                                                                                                           ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                    ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                       ; 5       ;
; vpg:u_vpg|pll_controller:u_pll_controller|Selector45~0                                                                                                                                                                                                                                                                                  ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|current_read_state.READ_WAIT                                                                                                                                                      ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|current_read_state.READ                                                                                                                                                           ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[31]                                                                                                                                                                                                                                                                          ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[21]~68                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[30]~66                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[31]~64                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[26]~62                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[27]~60                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[28]~58                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[29]~56                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[23]~54                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[24]~52                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[25]~48                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[0]~1                                                                                                                                                                                                                                                                          ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_ctrl_implicit_dst_eretaddr                                                                                                                                                                                                                                                               ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_ctrl_implicit_dst_retaddr                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_status_reg_pie                                                                                                                                                                                                                                                                           ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                    ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                                                                     ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                       ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                      ; 5       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[10]                                                                                                                                                                                                                                                                            ; 5       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[9]                                                                                                                                                                                                                                                                             ; 5       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[13]                                                                                                                                                                                                                                                                            ; 5       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[12]                                                                                                                                                                                                                                                                            ; 5       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[17]                                                                                                                                                                                                                                                                            ; 5       ;
; vpg:u_vpg|pll_controller:u_pll_controller|mode_change_d[2]                                                                                                                                                                                                                                                                              ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_write_done~7                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[1]~46                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[2]~44                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[3]~42                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[12]~38                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[18]                                                                                                                                                                                                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[10]~36                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[9]~34                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[8]~32                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[7]~30                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[13]~28                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[19]                                                                                                                                                                                                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[14]~26                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_iw[20]                                                                                                                                                                                                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[20]~22                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[18]~20                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[17]~18                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[16]~16                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[15]~13                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_ctrl_ld_signed                                                                                                                                                                                                                                                                           ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[6]~9                                                                                                                                                                                                                                                                  ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[5]~7                                                                                                                                                                                                                                                                  ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[4]~5                                                                                                                                                                                                                                                                  ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[0]~3                                                                                                                                                                                                                                                                  ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~1 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[34]                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[17]                ; 5       ;
; HDMI_QSYS:u0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                                       ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_demux:cmd_xbar_demux|WideOr0~0                                                                                                                                                                                                                                                                          ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[35]                ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~55                                                                                                                                                             ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~162                                                                                                                                                          ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~150                                                                                                                                                          ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~136                                                                                                                                                          ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~130                                                                                                                                                          ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_writedata~127                                                                                                                                                          ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[4]                                                                                                                                                                    ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[3]                                                                                                                                                                    ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|comb~9                                                                                                                                                                            ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|comb~8                                                                                                                                                                            ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|comb~7                                                                                                                                                                            ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.DPRIO_IDLE                                                                                                                                                        ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|avmm_dprio_address~44                                                                                                                                                             ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[2]                                                                                                                                     ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[1]                                                                                                                                     ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~2                                                                                                                                                                    ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[0]                                                                                                                                     ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_alu_result[12]                                                                                                                                                                                                                                                                           ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_dc_hit                                                                                                                                                                                                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_iw[14]                                                                                                                                                                                                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|Equal209~0                                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_iw[13]                                                                                                                                                                                                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_valid~0                                                                                                                                                                                                                                                                                  ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_wb_rd_addr_starting                                                                                                                                                                                                                                                                   ; 5       ;
; HDMI_QSYS:u0|hdmi_qsys_onchip_memory2_s1_translator:onchip_memory2_s1_translator|altera_merlin_slave_translator:onchip_memory2_s1_translator|read_latency_shift_reg~0                                                                                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[3]                                                                                                                                                                                                                                                                             ; 5       ;
; HDMI_QSYS:u0|hdmi_qsys_onchip_memory2_s1_translator:onchip_memory2_s1_translator|altera_merlin_slave_translator:onchip_memory2_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                  ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|local_reset                                                                                                                                            ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[8]                                                                                                                                                                                                                                                                             ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_offset_field[0]~1                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_stall                                                                                                                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_shift_rot_stall                                                                                                                                                                                                                                                                          ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_valid                                                                                                                                                                                                                                                                                    ; 5       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                              ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                                               ; 5       ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:i2c_sda_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                      ; 5       ;
; HDMI_QSYS:u0|hdmi_qsys_timer_s1_translator:timer_s1_translator|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[0]                                                                                                                                                                                               ; 5       ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:hdmi_tx_int_n_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                ; 5       ;
; HDMI_QSYS:u0|hdmi_qsys_i2c_sda_s1_translator:led_s1_translator|altera_merlin_slave_translator:i2c_sda_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                          ; 5       ;
; HDMI_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                                            ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:HDMI_QSYS_nios2_qsys_jtag_debug_module_phy|virtual_state_cdr                                    ; 5       ;
; vpg:u_vpg|Decoder9~0                                                                                                                                                                                                                                                                                                                    ; 5       ;
; vpg:u_vpg|Decoder15~0                                                                                                                                                                                                                                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_addr_router_001:addr_router_001|Equal4~0                                                                                                                                                                                                                                                                         ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_pc[14]                                                                                                                                                                                                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_pc[11]                                                                                                                                                                                                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_pc[17]                                                                                                                                                                                                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|Add18~85                                                                                                                                                                                                                                                                                   ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[0]                                                                                                                                                                                                                                                                                  ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[1]                                                                                                                                                                                                                                                                                  ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[30]                                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[26]                                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[27]                                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[28]                                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[29]                                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[23]                                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[24]                                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[22]                                                                                                                                                                                                                                                                                 ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src1[25]                                                                                                                                                                                                                                                                                 ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[8]                                                                                                                                                  ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|cp_current_changed                                                                                                                                                                ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|n_cnt_changed                                                                                                                                                                     ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[17]                                                                                                                                                                 ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[10]                                                                                                                                                                  ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[8]                                                                                                                                             ; 5       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|dps_current_state.DPS_WAIT_PHASE_EN                                                                                                          ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                          ; 5       ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[3]                                                                                                                                                                                                                                                                                      ; 5       ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[0]                                                                                                                                                                                                                                                                                      ; 5       ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[1]                                                                                                                                                                                                                                                                                      ; 5       ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[2]                                                                                                                                                                                                                                                                                      ; 5       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[10]                                                                                                                                                                                                                                                                                     ; 5       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[9]                                                                                                                                                                                                                                                                                      ; 5       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[0]                                                                                                                                                                                                                                                                                      ; 5       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[2]                                                                                                                                                                                                                                                                                      ; 5       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_issue~DUPLICATE                                                                                                                                                                                                                                                                          ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state.TWO~DUPLICATE                                                                                                                                                     ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_iw[11]~DUPLICATE                                                                                                                                                                                                                                                                         ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_tag[4]~DUPLICATE                                                                                                                                                                                                                                                                   ; 4       ;
; HDMI_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses~DUPLICATE                                                                                                                                                                                                                                                  ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|slave_mode~DUPLICATE                                                                                                                                                              ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_regnum_b_cmp_D~DUPLICATE                                                                                                                                                                                                                                                                 ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[1]~DUPLICATE                                                                                                                                        ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed[7]~DUPLICATE                                                                                                                                                        ; 4       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[4]~DUPLICATE                                                                                                                                                                                                                                                                            ; 4       ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[7]~DUPLICATE                                                                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~0                                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                        ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]                                                                                                                                                                                                                                                                ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                       ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                  ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                  ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[16]                                                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[12]                                                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[9]                                                                                                                                                                                                  ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[24]                ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[11]~reg0                                                                                                                                                                                                                                                                       ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[9]~reg0                                                                                                                                                                                                                                                                        ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[14]~reg0                                                                                                                                                                                                                                                                       ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[13]~reg0                                                                                                                                                                                                                                                                       ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[12]~reg0                                                                                                                                                                                                                                                                       ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_writedata[8]~reg0                                                                                                                                                                                                                                                                        ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|Equal259~0                                                                                                                                                                                                                                                                                 ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_ctrl_rot                                                                                                                                                                                                                                                                                 ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_timer:timer|Equal0~6                                                                                                                                                                                                                                                                                             ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|write1                                                                                                                                                                                                                               ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|MonDReg~6                                                                                                                                        ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_ctrl_wrctl_inst                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_iw[8]                                                                                                                                                                                                                                                                                    ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_iw[7]                                                                                                                                                                                                                                                                                    ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_iw[6]                                                                                                                                                                                                                                                                                    ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                                      ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_pc[0]                                                                                                                                                                                                                                                                                    ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_pc[1]                                                                                                                                                                                                                                                                                    ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                     ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_pc[2]                                                                                                                                                                                                                                                                                    ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_pc[1]                                                                                                                                                                                                                                                                                    ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                                       ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[27]                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[26]                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[25]                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[3]                                                                                                                                                                                                                                                                              ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[1]                                                                                                                                                                                                                                                                              ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[15]                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[23]                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[7]                                                                                                                                                                                                                                                                              ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[30]                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[6]                                                                                                                                                                                                                                                                              ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[29]                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[5]                                                                                                                                                                                                                                                                              ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[28]                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[4]                                                                                                                                                                                                                                                                              ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[24]                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_rot_mask[0]                                                                                                                                                                                                                                                                              ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[4]                                                                                                                                                                                                                                                                     ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[3]                                                                                                                                                                                                                                                                     ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[2]                                                                                                                                                                                                                                                                     ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[1]                                                                                                                                                                                                                                                                     ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[0]                                                                                                                                                                                                                                                                     ; 4       ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~2                                                                                                                                                                                                                           ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_alu_result[21]                                                                                                                                                                                                                                                                           ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[3]~4                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[4]~3                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[2]~2                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_dst_regnum[1]~0                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|dc_data_wr_port_en                                                                                                                                                                                                                                                                         ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                                                          ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|F_pc[3]                                                                                                                                                                                                                                                                                    ; 4       ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_sysclk|jdo[25]                ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|usr_bwctrl_value[1]~1                                                                                                                                                             ; 4       ;
; vpg:u_vpg|pll_controller:u_pll_controller|Selector11~1                                                                                                                                                                                                                                                                                  ; 4       ;
; vpg:u_vpg|pll_controller:u_pll_controller|Selector11~0                                                                                                                                                                                                                                                                                  ; 4       ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0011                                                                                                                                                                                                                                                                                    ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed~28                                                                                                                                                                  ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed~25                                                                                                                                                                  ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed~22                                                                                                                                                                  ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed~18                                                                                                                                                                  ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed~13                                                                                                                                                                  ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed~10                                                                                                                                                                  ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed~5                                                                                                                                                                   ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed~4                                                                                                                                                                   ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_changed~2                                                                                                                                                                   ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|Equal1~5                                                                                                                                     ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|Equal2~1                                                                                                                                     ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~162                                                                                                                                                                  ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~93                                                                                                                                                                   ; 4       ;
; vpg:u_vpg|pll_reconfig:u_pll_reconfig|altera_pll_reconfig_top:pll_reconfig_inst|altera_pll_reconfig_core:reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_d~15                                                                                                                                                                   ; 4       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                              ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_r:the_HDMI_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                             ; M10K_X39_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                                             ; M10K_X39_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1           ; 0          ; HDMI_QSYS_nios2_qsys_bht_ram.mif                 ; M10K_X39_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data             ; New data        ; New data        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_dc_data_module:HDMI_QSYS_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None                                             ; M10K_X44_Y44_N0, M10K_X39_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; New data        ; New data        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_dc_tag_module:HDMI_QSYS_nios2_qsys_dc_tag|altsyncram:the_altsyncram|altsyncram_fcn1:auto_generated|ALTSYNCRAM                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 768     ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 1           ; 0          ; HDMI_QSYS_nios2_qsys_dc_tag_ram.mif              ; M10K_X44_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data             ; New data        ; New data        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_dc_victim_module:HDMI_QSYS_nios2_qsys_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0          ; None                                             ; M10K_X39_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data             ; New data        ; New data        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_data_module:HDMI_QSYS_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0          ; None                                             ; M10K_X39_Y49_N0, M10K_X44_Y49_N0, M10K_X39_Y50_N0, M10K_X44_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_ic_tag_module:HDMI_QSYS_nios2_qsys_ic_tag|altsyncram:the_altsyncram|altsyncram_c4o1:auto_generated|ALTSYNCRAM                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 17           ; 128          ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 2176    ; 128                         ; 17                          ; 128                         ; 17                          ; 2176                ; 1           ; 0          ; HDMI_QSYS_nios2_qsys_ic_tag_ram.mif              ; M10K_X44_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data             ; New data        ; New data        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_nios2_ocimem:the_HDMI_QSYS_nios2_qsys_nios2_ocimem|HDMI_QSYS_nios2_qsys_ociram_sp_ram_module:HDMI_QSYS_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ome1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; HDMI_QSYS_nios2_qsys_ociram_default_contents.mif ; M10K_X39_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_register_bank_a_module:HDMI_QSYS_nios2_qsys_register_bank_a|altsyncram:the_altsyncram|altsyncram_t5n1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; HDMI_QSYS_nios2_qsys_rf_ram_a.mif                ; M10K_X39_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data             ; New data        ; New data        ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_register_bank_b_module:HDMI_QSYS_nios2_qsys_register_bank_b|altsyncram:the_altsyncram|altsyncram_u5n1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; HDMI_QSYS_nios2_qsys_rf_ram_b.mif                ; M10K_X39_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Old data             ; New data        ; New data        ;
; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                ; AUTO ; Single Port      ; Single Clock ; 77500        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2480000 ; 77500                       ; 32                          ; --                          ; --                          ; 2480000             ; 304         ; 0          ; HDMI_QSYS_onchip_memory2.hex                     ; M10K_X39_Y31_N0, M10K_X62_Y31_N0, M10K_X62_Y35_N0, M10K_X57_Y31_N0, M10K_X57_Y34_N0, M10K_X62_Y34_N0, M10K_X62_Y32_N0, M10K_X57_Y32_N0, M10K_X44_Y31_N0, M10K_X44_Y32_N0, M10K_X20_Y31_N0, M10K_X20_Y20_N0, M10K_X39_Y18_N0, M10K_X12_Y16_N0, M10K_X20_Y17_N0, M10K_X20_Y16_N0, M10K_X39_Y16_N0, M10K_X29_Y19_N0, M10K_X12_Y22_N0, M10K_X20_Y18_N0, M10K_X39_Y30_N0, M10K_X29_Y12_N0, M10K_X39_Y15_N0, M10K_X29_Y23_N0, M10K_X29_Y15_N0, M10K_X39_Y19_N0, M10K_X39_Y11_N0, M10K_X29_Y14_N0, M10K_X39_Y14_N0, M10K_X39_Y12_N0, M10K_X57_Y48_N0, M10K_X29_Y48_N0, M10K_X57_Y57_N0, M10K_X44_Y56_N0, M10K_X39_Y53_N0, M10K_X44_Y55_N0, M10K_X39_Y58_N0, M10K_X57_Y56_N0, M10K_X29_Y44_N0, M10K_X57_Y55_N0, M10K_X12_Y29_N0, M10K_X12_Y32_N0, M10K_X20_Y29_N0, M10K_X12_Y30_N0, M10K_X39_Y33_N0, M10K_X20_Y32_N0, M10K_X12_Y28_N0, M10K_X29_Y33_N0, M10K_X29_Y32_N0, M10K_X20_Y21_N0, M10K_X12_Y23_N0, M10K_X12_Y21_N0, M10K_X12_Y18_N0, M10K_X29_Y35_N0, M10K_X20_Y23_N0, M10K_X12_Y19_N0, M10K_X20_Y19_N0, M10K_X12_Y20_N0, M10K_X39_Y24_N0, M10K_X62_Y38_N0, M10K_X62_Y30_N0, M10K_X44_Y24_N0, M10K_X57_Y36_N0, M10K_X57_Y38_N0, M10K_X57_Y30_N0, M10K_X62_Y25_N0, M10K_X57_Y24_N0, M10K_X29_Y51_N0, M10K_X20_Y57_N0, M10K_X20_Y56_N0, M10K_X29_Y52_N0, M10K_X44_Y46_N0, M10K_X44_Y58_N0, M10K_X29_Y56_N0, M10K_X29_Y46_N0, M10K_X39_Y54_N0, M10K_X29_Y37_N0, M10K_X20_Y37_N0, M10K_X20_Y36_N0, M10K_X29_Y38_N0, M10K_X12_Y38_N0, M10K_X20_Y38_N0, M10K_X29_Y39_N0, M10K_X12_Y37_N0, M10K_X12_Y36_N0, M10K_X12_Y39_N0, M10K_X44_Y52_N0, M10K_X44_Y48_N0, M10K_X57_Y52_N0, M10K_X62_Y49_N0, M10K_X57_Y53_N0, M10K_X57_Y44_N0, M10K_X62_Y52_N0, M10K_X62_Y45_N0, M10K_X44_Y47_N0, M10K_X57_Y49_N0, M10K_X44_Y41_N0, M10K_X44_Y35_N0, M10K_X57_Y40_N0, M10K_X39_Y38_N0, M10K_X44_Y40_N0, M10K_X44_Y36_N0, M10K_X29_Y42_N0, M10K_X44_Y42_N0, M10K_X29_Y41_N0, M10K_X44_Y37_N0, M10K_X20_Y44_N0, M10K_X12_Y48_N0, M10K_X29_Y47_N0, M10K_X20_Y48_N0, M10K_X12_Y45_N0, M10K_X39_Y48_N0, M10K_X20_Y46_N0, M10K_X20_Y45_N0, M10K_X20_Y47_N0, M10K_X12_Y46_N0, M10K_X44_Y29_N0, M10K_X44_Y25_N0, M10K_X44_Y28_N0, M10K_X39_Y27_N0, M10K_X39_Y25_N0, M10K_X44_Y27_N0, M10K_X29_Y27_N0, M10K_X57_Y28_N0, M10K_X44_Y30_N0, M10K_X20_Y52_N0, M10K_X39_Y55_N0, M10K_X39_Y52_N0, M10K_X29_Y55_N0, M10K_X20_Y55_N0, M10K_X29_Y45_N0, M10K_X29_Y54_N0, M10K_X29_Y49_N0, M10K_X29_Y53_N0, M10K_X39_Y41_N0, M10K_X62_Y43_N0, M10K_X57_Y41_N0, M10K_X62_Y41_N0, M10K_X62_Y42_N0, M10K_X62_Y40_N0, M10K_X57_Y43_N0, M10K_X57_Y42_N0, M10K_X44_Y43_N0, M10K_X20_Y50_N0, M10K_X12_Y44_N0, M10K_X12_Y51_N0, M10K_X57_Y51_N0, M10K_X20_Y51_N0, M10K_X62_Y48_N0, M10K_X12_Y47_N0, M10K_X62_Y50_N0, M10K_X57_Y50_N0, M10K_X62_Y26_N0, M10K_X57_Y27_N0, M10K_X57_Y26_N0, M10K_X57_Y29_N0, M10K_X57_Y25_N0, M10K_X44_Y34_N0, M10K_X62_Y36_N0, M10K_X62_Y37_N0, M10K_X57_Y37_N0, M10K_X57_Y14_N0, M10K_X57_Y15_N0, M10K_X44_Y12_N0, M10K_X57_Y13_N0, M10K_X44_Y13_N0, M10K_X57_Y11_N0, M10K_X44_Y16_N0, M10K_X57_Y20_N0, M10K_X44_Y15_N0, M10K_X62_Y23_N0, M10K_X57_Y35_N0, M10K_X62_Y28_N0, M10K_X62_Y39_N0, M10K_X44_Y38_N0, M10K_X44_Y23_N0, M10K_X44_Y33_N0, M10K_X62_Y24_N0, M10K_X57_Y23_N0, M10K_X44_Y54_N0, M10K_X39_Y57_N0, M10K_X39_Y56_N0, M10K_X29_Y57_N0, M10K_X39_Y43_N0, M10K_X44_Y57_N0, M10K_X39_Y45_N0, M10K_X44_Y53_N0, M10K_X57_Y54_N0, M10K_X44_Y22_N0, M10K_X44_Y9_N0, M10K_X39_Y23_N0, M10K_X44_Y11_N0, M10K_X39_Y17_N0, M10K_X57_Y10_N0, M10K_X44_Y10_N0, M10K_X44_Y14_N0, M10K_X39_Y9_N0, M10K_X57_Y12_N0, M10K_X29_Y25_N0, M10K_X29_Y17_N0, M10K_X44_Y21_N0, M10K_X44_Y20_N0, M10K_X57_Y17_N0, M10K_X39_Y21_N0, M10K_X29_Y16_N0, M10K_X39_Y20_N0, M10K_X29_Y21_N0, M10K_X57_Y16_N0, M10K_X12_Y25_N0, M10K_X20_Y35_N0, M10K_X12_Y24_N0, M10K_X12_Y26_N0, M10K_X20_Y24_N0, M10K_X20_Y28_N0, M10K_X12_Y27_N0, M10K_X39_Y37_N0, M10K_X12_Y31_N0, M10K_X29_Y43_N0, M10K_X20_Y54_N0, M10K_X29_Y50_N0, M10K_X12_Y54_N0, M10K_X12_Y50_N0, M10K_X20_Y49_N0, M10K_X12_Y52_N0, M10K_X20_Y53_N0, M10K_X12_Y53_N0, M10K_X12_Y49_N0, M10K_X57_Y39_N0, M10K_X62_Y46_N0, M10K_X39_Y40_N0, M10K_X62_Y47_N0, M10K_X62_Y44_N0, M10K_X39_Y39_N0, M10K_X44_Y39_N0, M10K_X57_Y45_N0, M10K_X57_Y47_N0, M10K_X57_Y46_N0, M10K_X20_Y39_N0, M10K_X5_Y34_N0, M10K_X29_Y36_N0, M10K_X20_Y34_N0, M10K_X12_Y33_N0, M10K_X5_Y33_N0, M10K_X5_Y35_N0, M10K_X12_Y35_N0, M10K_X12_Y34_N0, M10K_X20_Y33_N0, M10K_X29_Y34_N0, M10K_X12_Y12_N0, M10K_X20_Y15_N0, M10K_X20_Y14_N0, M10K_X12_Y15_N0, M10K_X12_Y14_N0, M10K_X20_Y12_N0, M10K_X12_Y17_N0, M10K_X29_Y18_N0, M10K_X12_Y13_N0, M10K_X12_Y43_N0, M10K_X20_Y42_N0, M10K_X12_Y41_N0, M10K_X12_Y42_N0, M10K_X20_Y43_N0, M10K_X20_Y40_N0, M10K_X12_Y40_N0, M10K_X20_Y41_N0, M10K_X29_Y40_N0, M10K_X29_Y29_N0, M10K_X39_Y26_N0, M10K_X39_Y32_N0, M10K_X20_Y26_N0, M10K_X29_Y26_N0, M10K_X39_Y28_N0, M10K_X29_Y28_N0, M10K_X20_Y30_N0, M10K_X39_Y29_N0, M10K_X44_Y26_N0, M10K_X57_Y21_N0, M10K_X62_Y29_N0, M10K_X39_Y22_N0, M10K_X57_Y19_N0, M10K_X44_Y19_N0, M10K_X62_Y21_N0, M10K_X44_Y18_N0, M10K_X57_Y18_N0, M10K_X57_Y33_N0, M10K_X20_Y22_N0, M10K_X29_Y30_N0, M10K_X29_Y31_N0, M10K_X62_Y27_N0, M10K_X20_Y27_N0, M10K_X20_Y25_N0, M10K_X62_Y22_N0, M10K_X62_Y33_N0, M10K_X29_Y22_N0, M10K_X57_Y22_N0, M10K_X29_Y10_N0, M10K_X44_Y17_N0, M10K_X29_Y13_N0, M10K_X20_Y13_N0, M10K_X20_Y10_N0, M10K_X39_Y10_N0, M10K_X29_Y20_N0, M10K_X39_Y13_N0, M10K_X29_Y24_N0 ; Don't care           ; New data        ; New data        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+--------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                              ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Independent 18x18   ; 2           ; 2.00                ; 300               ;
; DSP Block           ; 2           ; --                  ; 150               ;
; DSP 18-bit Element  ; 2           ; 2.00                ; 300               ;
; Unsigned Multiplier ; 2           ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 14,021 / 217,884 ( 6 % ) ;
; C12 interconnects          ; 453 / 10,080 ( 4 % )     ;
; C2 interconnects           ; 4,304 / 87,208 ( 5 % )   ;
; C4 interconnects           ; 2,827 / 41,360 ( 7 % )   ;
; Local interconnects        ; 2,200 / 58,160 ( 4 % )   ;
; R14 interconnects          ; 478 / 9,228 ( 5 % )      ;
; R3 interconnects           ; 5,309 / 94,896 ( 6 % )   ;
; R6 interconnects           ; 8,963 / 194,640 ( 5 % )  ;
+----------------------------+--------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 21 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )          ;
; Direct links                 ; 763 / 217,884 ( < 1 % ) ;
; Global clocks                ; 7 / 16 ( 44 % )         ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )          ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 747 / 15,096 ( 5 % )    ;
; Spine clocks                 ; 19 / 180 ( 11 % )       ;
; Wire stub REs                ; 0 / 11,594 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 140          ; 0            ; 140          ; 0            ; 0            ; 145       ; 140          ; 0            ; 145       ; 145       ; 0            ; 43           ; 0            ; 0            ; 0            ; 0            ; 43           ; 0            ; 0            ; 0            ; 24           ; 43           ; 0            ; 0            ; 0            ; 0            ; 0            ; 119          ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 145          ; 5            ; 145          ; 145          ; 0         ; 5            ; 145          ; 0         ; 0         ; 145          ; 102          ; 145          ; 145          ; 145          ; 145          ; 102          ; 145          ; 145          ; 145          ; 121          ; 102          ; 145          ; 145          ; 145          ; 145          ; 145          ; 26           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; CLOCK_125_p         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLOCK_50_B5B        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50_B6A        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50_B8A        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CPU_RESET_n         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_CLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[20]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[21]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[22]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[23]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_DE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_HS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_VS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_CONVST          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_SCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_SDI             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ADC_SDO             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; I2C_SCL             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UART_RX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART_TX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_CE_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_LB_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_OE_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_UB_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_WE_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_DACLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_CMD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; I2C_SDA             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50_B7A        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_INT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLOCK_125_p(n)      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                  ;
+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                               ; Destination Clock(s)                                                                       ; Delay Added in ns ;
+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tck,I/O                                                       ; altera_reserved_tck                                                                        ; 278.7             ;
; u0|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk             ; u0|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                          ; 268.3             ;
; u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; clock_50_3                                                                                 ; 127.9             ;
; u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk            ; 41.1              ;
; altera_reserved_tck                                                           ; altera_reserved_tck                                                                        ; 29.1              ;
; u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; clock_50_3,u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; 21.7              ;
+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                       ; Destination Register                                                                                                                                                                                                                                                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                                      ; 6.687             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                                      ; 6.687             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                                      ; 6.687             ;
; vpg_mode:u_vpg_mode|vpg_mode[0]                                                                                                                                                                                                                                                                                       ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[12]                                                                                                                                                                                                                                                      ; 6.647             ;
; vpg_mode:u_vpg_mode|vpg_mode[2]                                                                                                                                                                                                                                                                                       ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[13]                                                                                                                                                                                                                                                      ; 6.612             ;
; vpg_mode:u_vpg_mode|vpg_mode[3]                                                                                                                                                                                                                                                                                       ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[13]                                                                                                                                                                                                                                                      ; 6.599             ;
; vpg_mode:u_vpg_mode|vpg_mode_change                                                                                                                                                                                                                                                                                   ; vpg:u_vpg|pll_controller:u_pll_controller|mode_change_d[2]                                                                                                                                                                                                                                                        ; 6.304             ;
; vpg_mode:u_vpg_mode|vpg_mode[1]                                                                                                                                                                                                                                                                                       ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[17]                                                                                                                                                                                                                                                      ; 6.269             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                                                    ; 6.200             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                                                    ; 6.200             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                                                    ; 6.200             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                    ; 4.924             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                    ; 4.924             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                    ; 4.889             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                    ; 4.889             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                              ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                          ; 4.874             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                              ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                          ; 4.874             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                              ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                          ; 4.874             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                      ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                          ; 4.874             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                     ; 4.614             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                     ; 4.614             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                     ; 4.614             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                    ; 4.579             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                    ; 4.579             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                                                                                                                                                ; 4.359             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[16]     ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[15] ; 4.334             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|DRsize.010 ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[15] ; 4.334             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|DRsize.000 ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[0]  ; 4.141             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[1]      ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[0]  ; 4.141             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[36]     ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[35] ; 4.017             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|DRsize.100 ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_wrapper|HDMI_QSYS_nios2_qsys_jtag_debug_module_tck:the_HDMI_QSYS_nios2_qsys_jtag_debug_module_tck|sr[35] ; 4.017             ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0001                                                                                                                                                                                                                                                                  ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[10]                                                                                                                                                                                                                                                      ; 3.395             ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0011                                                                                                                                                                                                                                                                  ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[0]                                                                                                                                                                                                                                                       ; 3.234             ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0010                                                                                                                                                                                                                                                                  ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[0]                                                                                                                                                                                                                                                       ; 3.234             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][4]                                                                                                                                                                                                                                ; 2.683             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][4]                                                                                                                                                                                                                                ; 2.683             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                                       ; 2.676             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                                       ; 2.676             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                                       ; 2.676             ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0100                                                                                                                                                                                                                                                                  ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                                                                                                       ; 1.827             ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0101                                                                                                                                                                                                                                                                  ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[1]                                                                                                                                                                                                                                                       ; 1.827             ;
; vpg:u_vpg|pll_controller:u_pll_controller|state.0110                                                                                                                                                                                                                                                                  ; vpg:u_vpg|pll_controller:u_pll_controller|mgmt_writedata[0]                                                                                                                                                                                                                                                       ; 1.584             ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[8]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|vga_vs                                                                                                                                                                                                                                                                    ; 1.189             ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[5]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|vga_vs                                                                                                                                                                                                                                                                    ; 1.189             ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[10]                                                                                                                                                                                                                                                                   ; vpg:u_vpg|vga_generator:u_vga_generator|boarder                                                                                                                                                                                                                                                                   ; 1.123             ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[11]                                                                                                                                                                                                                                                                   ; vpg:u_vpg|vga_generator:u_vga_generator|boarder                                                                                                                                                                                                                                                                   ; 1.123             ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[0]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|boarder                                                                                                                                                                                                                                                                   ; 1.123             ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[11]                                                                                                                                                                                                                                                                   ; vpg:u_vpg|vga_generator:u_vga_generator|vga_vs                                                                                                                                                                                                                                                                    ; 1.114             ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[6]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|vga_vs                                                                                                                                                                                                                                                                    ; 1.114             ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[4]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|vga_vs                                                                                                                                                                                                                                                                    ; 1.114             ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[3]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|v_act                                                                                                                                                                                                                                                                     ; 0.878             ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[5]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|h_act                                                                                                                                                                                                                                                                     ; 0.846             ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[7]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|h_act                                                                                                                                                                                                                                                                     ; 0.846             ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[6]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|h_act                                                                                                                                                                                                                                                                     ; 0.827             ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[4]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|h_act                                                                                                                                                                                                                                                                     ; 0.827             ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[9]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|vga_vs                                                                                                                                                                                                                                                                    ; 0.798             ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[7]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|vga_vs                                                                                                                                                                                                                                                                    ; 0.798             ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[2]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|h_act                                                                                                                                                                                                                                                                     ; 0.785             ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[1]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|h_act                                                                                                                                                                                                                                                                     ; 0.785             ;
; vpg:u_vpg|vga_generator:u_vga_generator|v_count[10]                                                                                                                                                                                                                                                                   ; vpg:u_vpg|vga_generator:u_vga_generator|v_act                                                                                                                                                                                                                                                                     ; 0.781             ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[9]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|boarder                                                                                                                                                                                                                                                                   ; 0.726             ;
; vpg:u_vpg|vga_generator:u_vga_generator|h_count[8]                                                                                                                                                                                                                                                                    ; vpg:u_vpg|vga_generator:u_vga_generator|boarder                                                                                                                                                                                                                                                                   ; 0.726             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|A_mem_baddr[1]                                                                                                                                                                                                                                                           ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_register_bank_b_module:HDMI_QSYS_nios2_qsys_register_bank_b|altsyncram:the_altsyncram|altsyncram_u5n1:auto_generated|ram_block1a9~porta_datain_reg0                                                                                             ; 0.683             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|D_ic_fill_starting_d1                                                                                                                                                                                                                                                    ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits[5]                                                                                                                                                                                                                                                ; 0.674             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_nios2_oci:the_HDMI_QSYS_nios2_qsys_nios2_oci|address[0]                                                                                                                                                                                             ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdata_d1[5]                                                                                                                                                                                                                                                     ; 0.669             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_pipe_flush                                                                                                                                                                                                                                                             ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_valid_from_D                                                                                                                                                                                                                                                       ; 0.666             ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                   ; HDMI_QSYS:u0|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                                                                                                                ; 0.664             ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                        ; HDMI_QSYS:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][78]                                                                                                                                                                                     ; 0.661             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[4]                                                                                                                                                                                                                                               ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                    ; 0.649             ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                         ; HDMI_QSYS:u0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                                                                                                      ; 0.640             ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:hdmi_tx_int_n_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                    ; HDMI_QSYS:u0|altera_avalon_sc_fifo:hdmi_tx_int_n_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                                                                                                                 ; 0.640             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[0]                                                                                                                                                                                                                                               ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                    ; 0.638             ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:i2c_sda_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                          ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_readdatavalid_d1                                                                                                                                                                                                                                                   ; 0.638             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[5]                                                                                                                                                                                                                                               ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                    ; 0.637             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[2]                                                                                                                                                                                                                                               ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                    ; 0.636             ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:i2c_scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                          ; HDMI_QSYS:u0|altera_avalon_sc_fifo:i2c_scl_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                                                                                                                       ; 0.634             ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                            ; HDMI_QSYS:u0|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                                                                                                                         ; 0.631             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[6]                                                                                                                                                                                                                                               ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                    ; 0.628             ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                              ; HDMI_QSYS:u0|altera_avalon_sc_fifo:led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                                                                                                                           ; 0.628             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[3]                                                                                                                                                                                                                                               ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                    ; 0.627             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                     ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits[5]                                                                                                                                                                                                                                                ; 0.627             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                   ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_rot_step1[15]                                                                                                                                                                                                                                                      ; 0.626             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[1]                                                                                                                                                                                                                                               ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                    ; 0.626             ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                     ; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                 ; 0.621             ;
; HDMI_QSYS:u0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                            ; HDMI_QSYS:u0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[0]                                                                                                                                                                                                                                  ; 0.617             ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                   ; HDMI_QSYS:u0|altera_avalon_sc_fifo:onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][97]                                                                                                                                                                                                ; 0.614             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_initial_offset[2]                                                                                                                                                                                                                                                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits[5]                                                                                                                                                                                                                                                ; 0.605             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_extra_pc[7]                                                                                                                                                                                                                                                            ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|E_src2[9]                                                                                                                                                                                                                                                            ; 0.595             ;
; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                     ; HDMI_QSYS:u0|HDMI_QSYS_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                 ; 0.593             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                     ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits[5]                                                                                                                                                                                                                                                ; 0.593             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_active                                                                                                                                                                                                                                                           ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_tag_wraddress[6]                                                                                                                                                                                                                                                  ; 0.563             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_initial_offset[1]                                                                                                                                                                                                                                                ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|ic_fill_valid_bits[5]                                                                                                                                                                                                                                                ; 0.555             ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[2]                                                                                                        ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                    ; 0.541             ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[0]                                                                                                        ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                    ; 0.541             ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[5]                                                                                                        ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                    ; 0.541             ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[4]                                                                                                        ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                    ; 0.536             ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[1]                                                                                                        ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                    ; 0.536             ;
; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|HDMI_QSYS_jtag_uart_scfifo_w:the_HDMI_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count|counter_reg_bit[3]                                                                                                        ; HDMI_QSYS:u0|HDMI_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:HDMI_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                    ; 0.535             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|d_address_line_field[5]                                                                                                                                                                                                                                                  ; HDMI_QSYS:u0|HDMI_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_hfj1:auto_generated|ram_block1a246~porta_address_reg0                                                                                                                                                                   ; 0.522             ;
; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|M_br_cond_taken_history[7]                                                                                                                                                                                                                                               ; HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|HDMI_QSYS_nios2_qsys_bht_module:HDMI_QSYS_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_tnn1:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                    ; 0.521             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC5C6F27C7 for design "C5G_HDMI_VPG"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (21300): LOCKED port on the PLL is not properly connected on instance "HDMI_QSYS:u0|HDMI_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184025): 1 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins.
    Info (184026): differential I/O pin "CLOCK_125_p" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "CLOCK_125_p(n)".
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 7 clocks (7 global)
    Info (11162): vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0 with 57 fanout uses global clock CLKCTRL_G0
    Info (11162): HDMI_QSYS:u0|HDMI_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 2691 fanout uses global clock CLKCTRL_G14
    Info (11162): sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 30 fanout uses global clock CLKCTRL_G12
    Info (11162): CLOCK_50_B7A~inputCLKENA0 with 474 fanout uses global clock CLKCTRL_G13
    Info (11162): HDMI_QSYS:u0|HDMI_QSYS_nios2_qsys:nios2_qsys|hq3myc14108phmpo7y7qmhbp98hy0vq~0CLKENA0 with 1426 fanout uses global clock CLKCTRL_G2
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 222 fanout uses global clock CLKCTRL_G3
    Info (11162): HDMI_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0 with 401 fanout uses global clock CLKCTRL_G1
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y14_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL vpg:u_vpg|pll:u_pll|pll_0002:pll_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X68_Y54_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL HDMI_QSYS:u0|HDMI_QSYS_pll_sys:pll_sys|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y54_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL sys_pll:u_sys_pll|sys_pll_0002:sys_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'HDMI_QSYS/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'HDMI_QSYS/synthesis/submodules/HDMI_QSYS_nios2_qsys.sdc'
Info (332104): Reading SDC File: 'C5G_HDMI_VPG.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|vco0ph[0]} -divide_by 5 -duty_cycle 50.00 -name {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk} {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk}
    Info (332110): create_generated_clock -source {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 5 -multiply_by 81 -duty_cycle 50.00 -name {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]} {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]}
    Info (332110): create_generated_clock -source {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 5 -multiply_by 81 -duty_cycle 50.00 -name {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[1]} {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[1]}
    Info (332110): create_generated_clock -source {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 5 -multiply_by 81 -duty_cycle 50.00 -name {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[2]} {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[2]}
    Info (332110): create_generated_clock -source {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 5 -multiply_by 81 -duty_cycle 50.00 -name {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[3]} {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[3]}
    Info (332110): create_generated_clock -source {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 5 -multiply_by 81 -duty_cycle 50.00 -name {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[4]} {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[4]}
    Info (332110): create_generated_clock -source {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 5 -multiply_by 81 -duty_cycle 50.00 -name {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[5]} {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[5]}
    Info (332110): create_generated_clock -source {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 5 -multiply_by 81 -duty_cycle 50.00 -name {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[6]} {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[6]}
    Info (332110): create_generated_clock -source {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 5 -multiply_by 81 -duty_cycle 50.00 -name {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[7]} {u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[7]}
    Info (332110): create_generated_clock -source {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]} {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]}
    Info (332110): create_generated_clock -source {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]} {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]}
    Info (332110): create_generated_clock -source {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]} {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]}
    Info (332110): create_generated_clock -source {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]} {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]}
    Info (332110): create_generated_clock -source {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]} {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]}
    Info (332110): create_generated_clock -source {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]} {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]}
    Info (332110): create_generated_clock -source {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]} {u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]}
    Info (332110): create_generated_clock -source {u0|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 6 -duty_cycle 50.00 -name {u0|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u0|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]} {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]}
    Info (332110): create_generated_clock -source {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]} {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]}
    Info (332110): create_generated_clock -source {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]} {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]}
    Info (332110): create_generated_clock -source {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]} {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]}
    Info (332110): create_generated_clock -source {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]} {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]}
    Info (332110): create_generated_clock -source {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]} {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]}
    Info (332110): create_generated_clock -source {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]} {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]}
    Info (332110): create_generated_clock -source {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 250 -duty_cycle 50.00 -name {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll_sys|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
    Info (332098): Cell: u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|REFCLK_SELECT  from: clkin[2]  to: clkout
    Info (332098): Cell: u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll  from: refclkin  to: fbclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 33 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000   clock_50_1
    Info (332111):   20.000   clock_50_2
    Info (332111):   20.000   clock_50_3
    Info (332111):   20.000   clock_50_4
    Info (332111):    8.000    clock_125
    Info (332111):    3.333 u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    3.333 u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]
    Info (332111):    3.333 u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]
    Info (332111):    3.333 u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]
    Info (332111):    3.333 u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]
    Info (332111):    3.333 u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]
    Info (332111):    3.333 u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]
    Info (332111):    3.333 u0|pll_sys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]
    Info (332111):   20.000 u0|pll_sys|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    3.333 u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    3.333 u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[1]
    Info (332111):    3.333 u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[2]
    Info (332111):    3.333 u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[3]
    Info (332111):    3.333 u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[4]
    Info (332111):    3.333 u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[5]
    Info (332111):    3.333 u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[6]
    Info (332111):    3.333 u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[7]
    Info (332111):  833.333 u_sys_pll|sys_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    6.172 u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk
    Info (332111):    1.234 u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]
    Info (332111):    1.234 u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[1]
    Info (332111):    1.234 u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[2]
    Info (332111):    1.234 u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[3]
    Info (332111):    1.234 u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[4]
    Info (332111):    1.234 u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[5]
    Info (332111):    1.234 u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[6]
    Info (332111):    1.234 u_vpg|u_pll|pll_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[7]
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type DSP block
    Extra Info (176220): Created 16 register duplicates
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CA[0]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CA[1]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CA[2]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CA[3]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CA[4]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CA[5]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CA[6]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CA[7]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CA[8]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CA[9]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CKE[0]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CKE[1]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CK_n"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CK_p"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CS_n[0]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_CS_n[1]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DM[0]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DM[1]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DM[2]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DM[3]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQS_n[0]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQS_n[1]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQS_n[2]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQS_n[3]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQS_p[0]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQS_p[1]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQS_p[2]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQS_p[3]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[0]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[10]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[11]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[12]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[13]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[14]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[15]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[16]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[17]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[18]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[19]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[1]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[20]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[21]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[22]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[23]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[24]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[25]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[26]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[27]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[28]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[29]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[2]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[30]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[31]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[3]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[4]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[5]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[6]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[7]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[8]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_DQ[9]"
    Warning (15710): Ignored I/O standard assignment to node "DDR2LP_OCT_RZQ"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "DDR2LP_CA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CKE[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CKE[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CK_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CK_p" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CS_n[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_CS_n[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DM[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DM[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DM[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DM[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQS_n[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQS_n[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQS_n[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQS_n[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQS_p[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQS_p[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQS_p[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQS_p[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DDR2LP_OCT_RZQ" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X34_Y37 to location X45_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 16.44 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CGXFC5C6F27C7 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CGXFC5C6F27C7 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:26
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 24 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin SD_DAT[0] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[15] has a permanently disabled output enable
Warning (12386): Your design uses true differential and single ended  I/O standards which requires additional I/O placement guidance.  (1) No action is required if I/O bank containing differential I/O pins has no single ended LVTTL or LVCMOS pins. (2) No action is required if I/O bank containing differential I/O pins has terminated SSTL or HSTL I/O pins, termination can be on or off chip. (3) If I/O bank containing differential I/O pins uses LVTTL, LVCMOS, or non-terminated SSTL or HSTL pins, refer to the Cyclone V Device Family Pin Connection Guidelines for rules on drive strength limitations for single ended output pins, and contact Altera for additional information for pin location requirements.
Info (144001): Generated suppressed messages file D:/tiny_god/affichage_jdv/C5G_HDMI_VPG.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 134 warnings
    Info: Peak virtual memory: 2341 megabytes
    Info: Processing ended: Mon Oct 29 16:48:50 2018
    Info: Elapsed time: 00:01:51
    Info: Total CPU time (on all processors): 00:02:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/tiny_god/affichage_jdv/C5G_HDMI_VPG.fit.smsg.


