# Projeto CI Inovador ‚ö°üéì

## Disciplina de Arquitetura ASIC e FPGA

-- Portas l√≥gicas 

-- Atividades usando LUT

## Disciplina de L√≥gica Digital

-- √Årbitro de barramento

-- Sem√°foros:

- sem√°foro simples;
- sem√°foro com duas ruas;
- sem√°foro com passagem de pedestre

## 

### Os c√≥digos podem ser testados no https://www.edaplayground.com/

 - Fazer login no site
 - Copiar e colar os arquivos de design e testbench nos respectivos lugares
 - Verificar se a linguagem est√° configurada para "SystemVerilog/Verilog"
 - Escolher a ferramenta Aldec Riviera em "Tools & Simulators" (ou outra que voc√™ tenha acesso)
 - Marcar a op√ß√£o "Open EPWave after run" para visualizar a forma de onda gerada no teste
 - Clique em "Run" para executar
