TimeQuest Timing Analyzer report for tp
Sun Oct 23 14:19:33 2016
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk[1]'
 13. Slow 1200mV 85C Model Setup: 'clk[0]'
 14. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'clk[1]'
 16. Slow 1200mV 85C Model Hold: 'clk[0]'
 17. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk[1]'
 26. Slow 1200mV 0C Model Setup: 'clk[0]'
 27. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 28. Slow 1200mV 0C Model Hold: 'clk[1]'
 29. Slow 1200mV 0C Model Hold: 'clk[0]'
 30. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk[1]'
 38. Fast 1200mV 0C Model Setup: 'clk[0]'
 39. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 40. Fast 1200mV 0C Model Hold: 'clk[1]'
 41. Fast 1200mV 0C Model Hold: 'clk[0]'
 42. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Output Ports
 57. Unconstrained Output Ports
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; tp                                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.51        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  22.4%      ;
;     Processor 3            ;  17.1%      ;
;     Processor 4            ;  11.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk[0] }   ;
; clk[1]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk[1] }   ;
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 82.32 MHz ; 82.32 MHz       ; clk[1]     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+---------+----------------+
; Clock    ; Slack   ; End Point TNS  ;
+----------+---------+----------------+
; clk[1]   ; -11.148 ; -11835.687     ;
; clk[0]   ; -5.386  ; -41.064        ;
; CLOCK_50 ; -1.453  ; -2.632         ;
+----------+---------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; clk[1]   ; 0.384 ; 0.000           ;
; clk[0]   ; 0.940 ; 0.000           ;
; CLOCK_50 ; 1.086 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -5.570                        ;
; clk[0]   ; -2.693 ; -43.088                       ;
; clk[1]   ; -1.285 ; -1598.540                     ;
+----------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk[1]'                                                                         ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -11.148 ; B[0]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 12.047     ;
; -11.145 ; B[0]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 12.044     ;
; -11.123 ; B[0]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.100     ; 12.021     ;
; -11.123 ; B[0]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.100     ; 12.021     ;
; -11.103 ; B[0]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 12.002     ;
; -11.027 ; A[0]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.927     ;
; -11.024 ; A[0]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.924     ;
; -11.016 ; A[0]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.915     ;
; -11.016 ; A[0]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.915     ;
; -11.008 ; B[0]      ; registers[24][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.091     ; 11.915     ;
; -10.996 ; A[0]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.896     ;
; -10.995 ; A[1]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.895     ;
; -10.992 ; A[1]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.892     ;
; -10.985 ; B[2]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.885     ;
; -10.984 ; A[1]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.883     ;
; -10.984 ; A[1]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.883     ;
; -10.983 ; B[0]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.094     ; 11.887     ;
; -10.982 ; B[2]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.882     ;
; -10.980 ; B[0]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.094     ; 11.884     ;
; -10.977 ; B[0]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.093     ; 11.882     ;
; -10.974 ; B[2]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.873     ;
; -10.974 ; B[2]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.873     ;
; -10.973 ; B[0]      ; registers[3][29]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.110     ; 11.861     ;
; -10.972 ; B[0]      ; registers[28][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.100     ; 11.870     ;
; -10.971 ; B[0]      ; registers[16][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.100     ; 11.869     ;
; -10.964 ; A[1]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.864     ;
; -10.959 ; B[0]      ; registers[23][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.858     ;
; -10.959 ; B[0]      ; registers[19][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.858     ;
; -10.954 ; B[2]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.854     ;
; -10.935 ; A[2]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.835     ;
; -10.934 ; B[0]      ; registers[7][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.104     ; 11.828     ;
; -10.934 ; B[0]      ; registers[6][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.104     ; 11.828     ;
; -10.932 ; A[2]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.832     ;
; -10.924 ; A[2]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.823     ;
; -10.924 ; A[2]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.823     ;
; -10.904 ; A[2]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.804     ;
; -10.899 ; B[0]      ; registers[30][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.091     ; 11.806     ;
; -10.891 ; B[0]      ; registers[18][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.090     ; 11.799     ;
; -10.890 ; B[0]      ; registers[20][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.101     ; 11.787     ;
; -10.887 ; A[0]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.093     ; 11.792     ;
; -10.887 ; A[0]      ; registers[24][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.090     ; 11.795     ;
; -10.886 ; B[0]      ; registers[23][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.785     ;
; -10.885 ; B[0]      ; registers[2][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.107     ; 11.776     ;
; -10.884 ; B[0]      ; registers[3][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.107     ; 11.775     ;
; -10.884 ; A[0]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.093     ; 11.789     ;
; -10.871 ; A[0]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.092     ; 11.777     ;
; -10.867 ; A[0]      ; registers[3][29]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.109     ; 11.756     ;
; -10.860 ; A[0]      ; registers[28][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.759     ;
; -10.859 ; A[6]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.094     ; 11.763     ;
; -10.859 ; A[0]      ; registers[16][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.758     ;
; -10.856 ; A[6]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.094     ; 11.760     ;
; -10.855 ; A[1]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.093     ; 11.760     ;
; -10.855 ; A[1]      ; registers[24][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.090     ; 11.763     ;
; -10.853 ; A[0]      ; registers[23][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.753     ;
; -10.853 ; A[0]      ; registers[19][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.753     ;
; -10.852 ; A[1]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.093     ; 11.757     ;
; -10.848 ; B[0]      ; registers[25][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.101     ; 11.745     ;
; -10.848 ; A[6]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.095     ; 11.751     ;
; -10.848 ; A[6]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.095     ; 11.751     ;
; -10.845 ; B[2]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.093     ; 11.750     ;
; -10.845 ; B[2]      ; registers[24][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.090     ; 11.753     ;
; -10.842 ; B[2]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.093     ; 11.747     ;
; -10.841 ; B[0]      ; registers[6][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.104     ; 11.735     ;
; -10.840 ; B[0]      ; registers[4][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.104     ; 11.734     ;
; -10.839 ; A[1]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.092     ; 11.745     ;
; -10.835 ; A[1]      ; registers[3][29]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.109     ; 11.724     ;
; -10.831 ; B[0]      ; registers[23][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.090     ; 11.739     ;
; -10.829 ; B[2]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.092     ; 11.735     ;
; -10.828 ; B[0]      ; registers[27][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.093     ; 11.733     ;
; -10.828 ; A[6]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.094     ; 11.732     ;
; -10.828 ; A[1]      ; registers[28][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.727     ;
; -10.827 ; A[1]      ; registers[16][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.726     ;
; -10.825 ; B[2]      ; registers[3][29]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.109     ; 11.714     ;
; -10.822 ; A[0]      ; registers[7][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.103     ; 11.717     ;
; -10.822 ; A[0]      ; registers[6][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.103     ; 11.717     ;
; -10.821 ; A[1]      ; registers[23][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.721     ;
; -10.821 ; A[1]      ; registers[19][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.721     ;
; -10.818 ; B[2]      ; registers[28][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.717     ;
; -10.817 ; B[2]      ; registers[16][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.716     ;
; -10.816 ; B[0]      ; registers[5][19]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.097     ; 11.717     ;
; -10.816 ; B[0]      ; registers[4][19]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.097     ; 11.717     ;
; -10.816 ; A[0]      ; registers[30][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.090     ; 11.724     ;
; -10.815 ; B[0]      ; registers[3][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.073     ; 11.740     ;
; -10.815 ; A[0]      ; registers[2][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.106     ; 11.707     ;
; -10.814 ; A[0]      ; registers[3][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.106     ; 11.706     ;
; -10.813 ; B[0]      ; registers[0][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.105     ; 11.706     ;
; -10.811 ; B[2]      ; registers[23][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.711     ;
; -10.811 ; B[2]      ; registers[19][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.711     ;
; -10.810 ; B[0]      ; registers[6][1]   ; clk[1]       ; clk[1]      ; 1.000        ; -0.115     ; 11.693     ;
; -10.805 ; B[1]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.704     ;
; -10.802 ; B[1]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.099     ; 11.701     ;
; -10.801 ; B[0]      ; registers[20][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.092     ; 11.707     ;
; -10.799 ; B[0]      ; registers[23][26] ; clk[1]       ; clk[1]      ; 1.000        ; -0.094     ; 11.703     ;
; -10.799 ; A[3]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.699     ;
; -10.798 ; B[0]      ; registers[14][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.102     ; 11.694     ;
; -10.796 ; A[3]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 11.696     ;
; -10.795 ; A[2]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.093     ; 11.700     ;
; -10.795 ; A[2]      ; registers[24][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.090     ; 11.703     ;
; -10.792 ; A[2]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.093     ; 11.697     ;
; -10.790 ; B[0]      ; registers[27][26] ; clk[1]       ; clk[1]      ; 1.000        ; -0.093     ; 11.695     ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk[0]'                                                                                                                                                                            ;
+--------+-------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.386 ; instruction[19]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.224      ; 6.648      ;
; -5.346 ; instruction[19]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.238      ; 6.622      ;
; -5.315 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.216      ; 6.569      ;
; -5.309 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.238      ; 6.585      ;
; -5.282 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.216      ; 6.536      ;
; -5.266 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.234      ; 6.538      ;
; -5.258 ; registers[13][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.170     ; 6.126      ;
; -5.220 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.234      ; 6.492      ;
; -5.215 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.256      ; 6.509      ;
; -5.199 ; registers[26][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.226      ; 6.463      ;
; -5.133 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.234      ; 6.405      ;
; -5.113 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.224      ; 6.375      ;
; -5.108 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.256      ; 6.402      ;
; -5.079 ; registers[22][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.219      ; 6.336      ;
; -5.070 ; instruction[19]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.216      ; 6.324      ;
; -5.060 ; instruction[19]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.216      ; 6.314      ;
; -5.047 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.234      ; 6.319      ;
; -5.030 ; registers[22][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.232      ; 6.300      ;
; -4.986 ; registers[13][27] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.170     ; 5.854      ;
; -4.974 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.242      ; 6.254      ;
; -4.974 ; registers[20][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.201     ; 5.811      ;
; -4.958 ; registers[25][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.229      ; 6.225      ;
; -4.949 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.242      ; 6.229      ;
; -4.947 ; registers[23][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.229      ; 6.214      ;
; -4.933 ; registers[11][4]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.232      ; 6.203      ;
; -4.892 ; registers[24][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.247      ; 6.177      ;
; -4.889 ; registers[21][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.223      ; 6.150      ;
; -4.874 ; registers[14][28] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.226      ; 6.138      ;
; -4.855 ; registers[13][23] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; -0.170     ; 5.723      ;
; -4.820 ; registers[29][19] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.216      ; 6.074      ;
; -4.799 ; registers[20][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.227      ; 6.064      ;
; -4.777 ; registers[23][12] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.244      ; 6.059      ;
; -4.772 ; registers[26][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.232      ; 6.042      ;
; -4.769 ; registers[20][27] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.219      ; 6.026      ;
; -4.752 ; registers[6][14]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.232      ; 6.022      ;
; -4.734 ; registers[25][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.214      ; 5.986      ;
; -4.730 ; registers[30][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.230      ; 5.998      ;
; -4.726 ; registers[20][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.216      ; 5.980      ;
; -4.718 ; registers[0][20]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.223      ; 5.979      ;
; -4.710 ; registers[13][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.162     ; 5.586      ;
; -4.706 ; registers[25][23] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.206      ; 5.950      ;
; -4.706 ; registers[25][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.251      ; 5.995      ;
; -4.706 ; registers[7][3]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.239      ; 5.983      ;
; -4.701 ; registers[24][5]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.226      ; 5.965      ;
; -4.683 ; registers[26][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.208      ; 5.929      ;
; -4.683 ; registers[22][23] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.207      ; 5.928      ;
; -4.681 ; registers[5][26]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.225      ; 5.944      ;
; -4.663 ; registers[23][20] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.221      ; 5.922      ;
; -4.659 ; registers[21][14] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.237      ; 5.934      ;
; -4.659 ; registers[2][5]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.232      ; 5.929      ;
; -4.650 ; registers[24][23] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.218      ; 5.906      ;
; -4.650 ; registers[10][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.220      ; 5.908      ;
; -4.642 ; registers[15][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.217      ; 5.897      ;
; -4.641 ; registers[6][20]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.231      ; 5.910      ;
; -4.639 ; registers[20][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.241      ; 5.918      ;
; -4.631 ; registers[20][17] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.219      ; 5.888      ;
; -4.627 ; registers[25][3]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.242      ; 5.907      ;
; -4.626 ; registers[15][22] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; -0.187     ; 5.477      ;
; -4.620 ; registers[21][16] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.231      ; 5.889      ;
; -4.620 ; registers[16][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.237      ; 5.895      ;
; -4.617 ; registers[10][1]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.226      ; 5.881      ;
; -4.615 ; registers[2][1]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.235      ; 5.888      ;
; -4.608 ; registers[27][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.242      ; 5.888      ;
; -4.606 ; registers[3][1]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.235      ; 5.879      ;
; -4.602 ; registers[9][24]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.222      ; 5.862      ;
; -4.596 ; registers[4][11]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.164     ; 5.470      ;
; -4.596 ; registers[24][14] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.248      ; 5.882      ;
; -4.585 ; registers[22][9]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.232      ; 5.855      ;
; -4.576 ; registers[20][24] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.226      ; 5.840      ;
; -4.571 ; registers[27][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.243      ; 5.852      ;
; -4.569 ; registers[23][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.225      ; 5.832      ;
; -4.569 ; registers[13][25] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; -0.170     ; 5.437      ;
; -4.568 ; registers[27][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.227      ; 5.833      ;
; -4.566 ; registers[2][31]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.235      ; 5.839      ;
; -4.564 ; registers[10][17] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.220      ; 5.822      ;
; -4.561 ; registers[15][8]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.171     ; 5.428      ;
; -4.552 ; registers[15][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.240      ; 5.830      ;
; -4.548 ; registers[12][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.199     ; 5.387      ;
; -4.544 ; registers[23][4]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.231      ; 5.813      ;
; -4.542 ; registers[6][6]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.239      ; 5.819      ;
; -4.537 ; registers[17][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.154     ; 5.421      ;
; -4.534 ; registers[15][20] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; -0.200     ; 5.372      ;
; -4.534 ; registers[23][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.239      ; 5.811      ;
; -4.527 ; registers[6][24]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.208      ; 5.773      ;
; -4.525 ; registers[25][27] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.229      ; 5.792      ;
; -4.525 ; registers[15][21] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.218      ; 5.781      ;
; -4.521 ; registers[21][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.233      ; 5.792      ;
; -4.521 ; registers[5][24]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.195      ; 5.754      ;
; -4.517 ; registers[9][15]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.252      ; 5.807      ;
; -4.514 ; registers[27][19] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.220      ; 5.772      ;
; -4.513 ; registers[29][25] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.214      ; 5.765      ;
; -4.506 ; registers[17][14] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.154     ; 5.390      ;
; -4.503 ; registers[29][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.228      ; 5.769      ;
; -4.501 ; registers[24][26] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.226      ; 5.765      ;
; -4.497 ; registers[14][18] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.228      ; 5.763      ;
; -4.495 ; registers[15][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.238      ; 5.771      ;
; -4.490 ; registers[25][17] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.206      ; 5.734      ;
; -4.488 ; registers[9][20]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.224      ; 5.750      ;
; -4.488 ; registers[19][4]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.245      ; 5.771      ;
; -4.484 ; registers[5][17]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.197      ; 5.719      ;
+--------+-------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                            ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.453 ; clk[1]    ; clk[1]  ; clk[1]       ; CLOCK_50    ; 0.500        ; 2.976      ; 5.149      ;
; -1.417 ; clk[0]    ; clk[1]  ; clk[0]       ; CLOCK_50    ; 0.500        ; 2.976      ; 5.113      ;
; -1.179 ; clk[0]    ; clk[0]  ; clk[0]       ; CLOCK_50    ; 0.500        ; 2.976      ; 4.875      ;
; -0.963 ; clk[1]    ; clk[1]  ; clk[1]       ; CLOCK_50    ; 1.000        ; 2.976      ; 5.159      ;
; -0.939 ; clk[0]    ; clk[1]  ; clk[0]       ; CLOCK_50    ; 1.000        ; 2.976      ; 5.135      ;
; -0.638 ; clk[0]    ; clk[0]  ; clk[0]       ; CLOCK_50    ; 1.000        ; 2.976      ; 4.834      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk[1]'                                                                                        ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; auxMem[5]             ; auxMem[5]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; aluOutput[8]          ; aluOutput[8]          ; clk[1]       ; clk[1]      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; aluOutput[30]         ; aluOutput[30]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; aluOutput[20]         ; aluOutput[20]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; aluOutput[17]         ; aluOutput[17]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; aluOutput[25]         ; aluOutput[25]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; aluOutput[22]         ; aluOutput[22]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; aluOutput[18]         ; aluOutput[18]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; aluOutput[26]         ; aluOutput[26]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[21]            ; auxMem[21]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[25]            ; auxMem[25]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[0]             ; auxMem[0]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[1]             ; auxMem[1]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[17]            ; auxMem[17]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[3]             ; auxMem[3]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[18]            ; auxMem[18]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[22]            ; auxMem[22]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[7]             ; auxMem[7]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[19]            ; auxMem[19]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[6]             ; auxMem[6]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[28]            ; auxMem[28]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[29]            ; auxMem[29]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; FSM2.0000000000001001 ; FSM2.0000000000001001 ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; FSM2.0000000000010010 ; FSM2.0000000000010010 ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; FSM2.0000000000001110 ; FSM2.0000000000001110 ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; FSM2.0000000000010001 ; FSM2.0000000000010001 ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; FSM2.0000000000010000 ; FSM2.0000000000010000 ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; FSM2.0000000000001101 ; FSM2.0000000000001101 ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[20]            ; auxMem[20]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[14]            ; auxMem[14]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[30]            ; auxMem[30]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[16]            ; auxMem[16]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[11]            ; auxMem[11]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[13]            ; auxMem[13]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[26]            ; auxMem[26]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[27]            ; auxMem[27]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[24]            ; auxMem[24]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[12]            ; auxMem[12]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[15]            ; auxMem[15]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[2]             ; auxMem[2]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; aluOutput[9]          ; aluOutput[9]          ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; aluOutput[31]         ; aluOutput[31]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; aluOutput[16]         ; aluOutput[16]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; aluOutput[21]         ; aluOutput[21]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; aluOutput[19]         ; aluOutput[19]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; aluOutput[23]         ; aluOutput[23]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; auxMem[23]            ; auxMem[23]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; instruction[13]       ; instruction[13]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 0.669      ;
; 0.401 ; auxMem[8]             ; auxMem[8]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; auxMem[31]            ; auxMem[31]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; auxMem[10]            ; auxMem[10]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; auxMem[9]             ; auxMem[9]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; Zero                  ; Zero                  ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; imm[16]               ; imm[16]               ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; instruction[20]       ; instruction[20]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; instruction[29]       ; instruction[29]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; instruction[26]       ; instruction[26]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; instruction[30]       ; instruction[30]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; instruction[31]       ; instruction[31]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; instruction[27]       ; instruction[27]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; instruction[28]       ; instruction[28]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; FSM[2]                ; FSM[2]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; FSM[1]                ; FSM[1]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; auxMem[4]             ; auxMem[4]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; instruction[19]       ; instruction[19]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; instruction[18]       ; instruction[18]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; FSM[0]                ; FSM[0]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; instruction[11]       ; instruction[11]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; instruction[14]       ; instruction[14]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; instruction[17]       ; instruction[17]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; instruction[16]       ; instruction[16]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM2.0000000000000100 ; FSM2.0000000000000100 ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM2.0000000000001000 ; FSM2.0000000000001000 ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM2.0000000000000111 ; FSM2.0000000000000111 ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM2.0000000000000101 ; FSM2.0000000000000101 ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM2.0000000000000011 ; FSM2.0000000000000011 ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM2.0000000000000010 ; FSM2.0000000000000010 ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM2.0000000000000001 ; FSM2.0000000000000001 ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM2.0000000000001111 ; FSM2.0000000000001111 ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM2.0000000000000110 ; FSM2.0000000000000110 ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM2.0000000000001010 ; FSM2.0000000000001010 ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; instruction[15]       ; instruction[15]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; instruction[12]       ; instruction[12]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.080      ; 0.669      ;
; 0.472 ; FSM[1]                ; FSM[2]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.739      ;
; 0.683 ; FSM[2]                ; FSM[1]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.081      ; 0.950      ;
; 0.791 ; KEY[0]                ; registers[13][7]      ; clk[1]       ; clk[1]      ; 0.000        ; 0.061      ; 1.038      ;
; 0.791 ; KEY[0]                ; registers[13][25]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.061      ; 1.038      ;
; 0.791 ; KEY[0]                ; registers[13][26]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.061      ; 1.038      ;
; 0.791 ; KEY[0]                ; registers[13][23]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.061      ; 1.038      ;
; 0.791 ; KEY[0]                ; registers[13][27]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.061      ; 1.038      ;
; 0.791 ; KEY[0]                ; registers[13][28]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.061      ; 1.038      ;
; 0.791 ; KEY[0]                ; registers[13][29]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.061      ; 1.038      ;
; 0.791 ; KEY[0]                ; registers[13][31]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.061      ; 1.038      ;
; 0.791 ; KEY[0]                ; registers[13][30]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.061      ; 1.038      ;
; 0.970 ; aluOutput[27]         ; aluOutput[27]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.099      ; 1.255      ;
; 1.012 ; aluOutput[0]          ; aluOutput[0]          ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 1.296      ;
; 1.028 ; aluOutput[4]          ; aluOutput[4]          ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 1.312      ;
; 1.101 ; instruction[10]       ; B[20]                 ; clk[1]       ; clk[1]      ; 0.000        ; 0.092      ; 1.379      ;
; 1.105 ; instruction[10]       ; B[16]                 ; clk[1]       ; clk[1]      ; 0.000        ; 0.092      ; 1.383      ;
; 1.105 ; aluOutput[10]         ; aluOutput[10]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.098      ; 1.389      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk[0]'                                                                                                                                                                             ;
+-------+-------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.940 ; aluOutput[3]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.511      ; 1.693      ;
; 0.950 ; aluOutput[2]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.511      ; 1.703      ;
; 0.960 ; pc[3]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.091      ; 1.293      ;
; 0.964 ; aluOutput[3]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.496      ; 1.702      ;
; 0.994 ; pc[7]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.324      ;
; 0.997 ; pc[2]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.091      ; 1.330      ;
; 1.003 ; pc[4]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.333      ;
; 1.005 ; pc[4]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.091      ; 1.338      ;
; 1.005 ; pc[6]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.335      ;
; 1.013 ; pc[2]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.343      ;
; 1.016 ; pc[3]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.346      ;
; 1.021 ; pc[7]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.077      ; 1.340      ;
; 1.024 ; pc[3]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.077      ; 1.343      ;
; 1.028 ; pc[0]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.091      ; 1.361      ;
; 1.029 ; pc[7]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.091      ; 1.362      ;
; 1.029 ; pc[4]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.077      ; 1.348      ;
; 1.033 ; pc[0]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.363      ;
; 1.035 ; aluOutput[7]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.365      ;
; 1.044 ; pc[8]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.091      ; 1.377      ;
; 1.044 ; pc[9]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.077      ; 1.363      ;
; 1.047 ; aluOutput[8]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.085      ; 1.374      ;
; 1.047 ; aluOutput[7]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.377      ;
; 1.056 ; pc[1]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.386      ;
; 1.062 ; pc[9]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.091      ; 1.395      ;
; 1.066 ; pc[8]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.396      ;
; 1.067 ; pc[8]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.077      ; 1.386      ;
; 1.077 ; pc[0]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.077      ; 1.396      ;
; 1.082 ; pc[6]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.077      ; 1.401      ;
; 1.083 ; aluOutput[8]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 1.395      ;
; 1.084 ; pc[2]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.077      ; 1.403      ;
; 1.086 ; pc[1]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.091      ; 1.419      ;
; 1.098 ; pc[1]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.077      ; 1.417      ;
; 1.189 ; pc[9]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.519      ;
; 1.219 ; pc[8]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.549      ;
; 1.240 ; writeEnable       ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_we_reg        ; clk[1]       ; clk[0]      ; 0.000        ; 0.090      ; 1.572      ;
; 1.250 ; pc[5]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.091      ; 1.583      ;
; 1.273 ; pc[3]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.603      ;
; 1.292 ; pc[5]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.622      ;
; 1.298 ; pc[4]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.628      ;
; 1.298 ; pc[5]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.077      ; 1.617      ;
; 1.306 ; pc[5]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.636      ;
; 1.312 ; aluOutput[1]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.114      ; 1.668      ;
; 1.327 ; aluOutput[1]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.099      ; 1.668      ;
; 1.328 ; pc[9]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.658      ;
; 1.333 ; aluOutput[5]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.091      ; 1.666      ;
; 1.341 ; aluOutput[2]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.487      ; 2.070      ;
; 1.394 ; aluOutput[4]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.098      ; 1.734      ;
; 1.407 ; aluOutput[0]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.083      ; 1.732      ;
; 1.408 ; aluOutput[9]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.079      ; 1.729      ;
; 1.427 ; instruction[20]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.511      ; 2.180      ;
; 1.437 ; writeEnable       ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_we_reg        ; clk[1]       ; clk[0]      ; 0.000        ; 0.075      ; 1.754      ;
; 1.440 ; aluOutput[3]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.487      ; 2.169      ;
; 1.489 ; aluOutput[6]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.112      ; 1.843      ;
; 1.505 ; aluOutput[2]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.496      ; 2.243      ;
; 1.550 ; aluOutput[8]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 1.853      ;
; 1.571 ; registers[7][19]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.505      ; 2.318      ;
; 1.576 ; pc[6]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.906      ;
; 1.576 ; aluOutput[8]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 1.879      ;
; 1.581 ; pc[7]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.911      ;
; 1.614 ; pc[0]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.944      ;
; 1.633 ; aluOutput[3]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.487      ; 2.362      ;
; 1.637 ; pc[1]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 1.967      ;
; 1.658 ; aluOutput[1]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.090      ; 1.990      ;
; 1.678 ; aluOutput[2]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.487      ; 2.407      ;
; 1.682 ; aluOutput[9]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.094      ; 2.018      ;
; 1.694 ; registers[6][19]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.505      ; 2.441      ;
; 1.700 ; aluOutput[1]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.090      ; 2.032      ;
; 1.750 ; aluOutput[0]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.098      ; 2.090      ;
; 1.782 ; writeEnable       ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_we_reg        ; clk[1]       ; clk[0]      ; 0.000        ; 0.066      ; 2.090      ;
; 1.784 ; registers[3][11]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.510      ; 2.536      ;
; 1.789 ; aluOutput[4]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.083      ; 2.114      ;
; 1.794 ; registers[29][1]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.513      ; 2.549      ;
; 1.798 ; writeEnable       ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_we_reg       ; clk[1]       ; clk[0]      ; 0.000        ; 0.066      ; 2.106      ;
; 1.836 ; aluOutput[9]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 2.148      ;
; 1.882 ; aluOutput[6]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 2.212      ;
; 1.894 ; instruction[20]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.496      ; 2.632      ;
; 1.914 ; registers[7][30]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.512      ; 2.668      ;
; 1.926 ; aluOutput[5]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.076      ; 2.244      ;
; 1.926 ; aluOutput[0]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.074      ; 2.242      ;
; 1.932 ; aluOutput[0]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.074      ; 2.248      ;
; 1.941 ; pc[6]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.091      ; 2.274      ;
; 1.944 ; aluOutput[6]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 2.274      ;
; 1.958 ; pc[2]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.088      ; 2.288      ;
; 1.975 ; registers[7][28]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.504      ; 2.721      ;
; 1.979 ; registers[7][8]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.506      ; 2.727      ;
; 2.011 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.508      ; 2.761      ;
; 2.011 ; registers[6][5]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.492      ; 2.745      ;
; 2.034 ; registers[10][22] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.506      ; 2.782      ;
; 2.052 ; aluOutput[4]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.074      ; 2.368      ;
; 2.054 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.491      ; 2.787      ;
; 2.057 ; registers[3][9]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.511      ; 2.810      ;
; 2.072 ; aluOutput[4]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.074      ; 2.388      ;
; 2.094 ; registers[7][5]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.492      ; 2.828      ;
; 2.105 ; registers[30][11] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.509      ; 2.856      ;
; 2.114 ; registers[10][12] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.521      ; 2.877      ;
; 2.124 ; registers[3][14]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.528      ; 2.894      ;
; 2.134 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.517      ; 2.893      ;
; 2.134 ; registers[31][30] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.496      ; 2.872      ;
; 2.137 ; registers[7][12]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.522      ; 2.901      ;
; 2.157 ; registers[27][2]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.493      ; 2.892      ;
+-------+-------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                            ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.086 ; clk[0]    ; clk[0]  ; clk[0]       ; CLOCK_50    ; 0.000        ; 3.089      ; 4.623      ;
; 1.284 ; clk[1]    ; clk[1]  ; clk[1]       ; CLOCK_50    ; 0.000        ; 3.089      ; 4.821      ;
; 1.308 ; clk[0]    ; clk[1]  ; clk[0]       ; CLOCK_50    ; 0.000        ; 3.089      ; 4.845      ;
; 1.636 ; clk[0]    ; clk[0]  ; clk[0]       ; CLOCK_50    ; -0.500       ; 3.089      ; 4.673      ;
; 1.778 ; clk[0]    ; clk[1]  ; clk[0]       ; CLOCK_50    ; -0.500       ; 3.089      ; 4.815      ;
; 1.829 ; clk[1]    ; clk[1]  ; clk[1]       ; CLOCK_50    ; -0.500       ; 3.089      ; 4.866      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 90.16 MHz ; 90.16 MHz       ; clk[1]     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; clk[1]   ; -10.091 ; -10724.263    ;
; clk[0]   ; -4.864  ; -36.870       ;
; CLOCK_50 ; -1.308  ; -2.370        ;
+----------+---------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk[1]   ; 0.336 ; 0.000          ;
; clk[0]   ; 0.892 ; 0.000          ;
; CLOCK_50 ; 1.000 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -5.570                       ;
; clk[0]   ; -2.649 ; -42.384                      ;
; clk[1]   ; -1.285 ; -1598.540                    ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk[1]'                                                                          ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -10.091 ; B[0]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.085     ; 11.005     ;
; -10.088 ; B[0]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.085     ; 11.002     ;
; -10.030 ; B[0]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.087     ; 10.942     ;
; -10.029 ; B[0]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.087     ; 10.941     ;
; -10.014 ; B[0]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.927     ;
; -10.002 ; A[0]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.084     ; 10.917     ;
; -9.999  ; A[0]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.084     ; 10.914     ;
; -9.988  ; A[0]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.901     ;
; -9.987  ; A[0]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.900     ;
; -9.976  ; B[0]      ; registers[24][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.078     ; 10.897     ;
; -9.972  ; A[0]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.085     ; 10.886     ;
; -9.938  ; B[0]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.081     ; 10.856     ;
; -9.935  ; B[0]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.081     ; 10.853     ;
; -9.933  ; B[0]      ; registers[3][29]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 10.834     ;
; -9.926  ; A[1]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.084     ; 10.841     ;
; -9.924  ; A[2]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.084     ; 10.839     ;
; -9.923  ; A[1]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.084     ; 10.838     ;
; -9.921  ; A[2]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.084     ; 10.836     ;
; -9.915  ; B[0]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.080     ; 10.834     ;
; -9.912  ; A[1]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.825     ;
; -9.911  ; A[1]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.824     ;
; -9.910  ; B[2]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.085     ; 10.824     ;
; -9.910  ; A[2]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.823     ;
; -9.909  ; A[2]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.822     ;
; -9.907  ; B[2]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.085     ; 10.821     ;
; -9.902  ; B[0]      ; registers[28][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.087     ; 10.814     ;
; -9.902  ; B[0]      ; registers[23][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.815     ;
; -9.902  ; B[0]      ; registers[19][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.815     ;
; -9.901  ; B[0]      ; registers[16][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.087     ; 10.813     ;
; -9.896  ; B[2]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.087     ; 10.808     ;
; -9.896  ; A[1]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.085     ; 10.810     ;
; -9.896  ; A[0]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.080     ; 10.815     ;
; -9.895  ; B[2]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.087     ; 10.807     ;
; -9.894  ; A[2]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.085     ; 10.808     ;
; -9.893  ; A[0]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.080     ; 10.812     ;
; -9.891  ; A[0]      ; registers[3][29]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.097     ; 10.793     ;
; -9.887  ; A[0]      ; registers[24][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.077     ; 10.809     ;
; -9.880  ; B[2]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.793     ;
; -9.877  ; B[0]      ; registers[7][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.092     ; 10.784     ;
; -9.877  ; B[0]      ; registers[6][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.092     ; 10.784     ;
; -9.874  ; A[6]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.081     ; 10.792     ;
; -9.873  ; A[0]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.079     ; 10.793     ;
; -9.871  ; A[6]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.081     ; 10.789     ;
; -9.870  ; B[0]      ; registers[30][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.078     ; 10.791     ;
; -9.860  ; A[6]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.083     ; 10.776     ;
; -9.860  ; A[0]      ; registers[23][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.085     ; 10.774     ;
; -9.860  ; A[0]      ; registers[19][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.085     ; 10.774     ;
; -9.859  ; A[6]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.083     ; 10.775     ;
; -9.858  ; B[0]      ; registers[18][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.076     ; 10.781     ;
; -9.856  ; B[0]      ; registers[2][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.094     ; 10.761     ;
; -9.855  ; B[0]      ; registers[3][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.094     ; 10.760     ;
; -9.844  ; A[6]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.082     ; 10.761     ;
; -9.837  ; B[0]      ; registers[20][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.087     ; 10.749     ;
; -9.835  ; B[0]      ; registers[23][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.748     ;
; -9.828  ; A[0]      ; registers[30][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.077     ; 10.750     ;
; -9.820  ; A[1]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.080     ; 10.739     ;
; -9.818  ; B[0]      ; registers[3][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.064     ; 10.753     ;
; -9.818  ; B[0]      ; registers[0][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.092     ; 10.725     ;
; -9.818  ; A[2]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.080     ; 10.737     ;
; -9.817  ; A[1]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.080     ; 10.736     ;
; -9.815  ; A[2]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.080     ; 10.734     ;
; -9.815  ; A[1]      ; registers[3][29]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.097     ; 10.717     ;
; -9.814  ; A[0]      ; registers[2][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.093     ; 10.720     ;
; -9.813  ; A[2]      ; registers[3][29]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.097     ; 10.715     ;
; -9.813  ; A[0]      ; registers[28][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.726     ;
; -9.813  ; A[0]      ; registers[3][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.093     ; 10.719     ;
; -9.812  ; A[0]      ; registers[16][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.725     ;
; -9.811  ; A[1]      ; registers[24][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.077     ; 10.733     ;
; -9.809  ; A[2]      ; registers[24][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.077     ; 10.731     ;
; -9.808  ; B[0]      ; registers[5][19]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.721     ;
; -9.808  ; B[0]      ; registers[4][19]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.721     ;
; -9.807  ; B[0]      ; registers[6][1]   ; clk[1]       ; clk[1]      ; 1.000        ; -0.102     ; 10.704     ;
; -9.804  ; A[1]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.079     ; 10.724     ;
; -9.804  ; B[2]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.081     ; 10.722     ;
; -9.801  ; B[2]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.081     ; 10.719     ;
; -9.799  ; B[2]      ; registers[3][29]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.098     ; 10.700     ;
; -9.798  ; B[0]      ; registers[6][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.092     ; 10.705     ;
; -9.797  ; B[0]      ; registers[26][26] ; clk[1]       ; clk[1]      ; 1.000        ; -0.078     ; 10.718     ;
; -9.797  ; B[0]      ; registers[4][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.092     ; 10.704     ;
; -9.795  ; B[2]      ; registers[24][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.078     ; 10.716     ;
; -9.795  ; A[2]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.079     ; 10.715     ;
; -9.793  ; B[0]      ; registers[25][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.090     ; 10.702     ;
; -9.791  ; A[1]      ; registers[23][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.085     ; 10.705     ;
; -9.791  ; A[1]      ; registers[19][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.085     ; 10.705     ;
; -9.788  ; A[0]      ; registers[7][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.091     ; 10.696     ;
; -9.788  ; A[0]      ; registers[6][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.091     ; 10.696     ;
; -9.782  ; A[2]      ; registers[23][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.085     ; 10.696     ;
; -9.782  ; A[2]      ; registers[19][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.085     ; 10.696     ;
; -9.781  ; B[2]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.080     ; 10.700     ;
; -9.779  ; B[0]      ; registers[20][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.080     ; 10.698     ;
; -9.776  ; A[0]      ; registers[3][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.063     ; 10.712     ;
; -9.776  ; A[0]      ; registers[0][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.091     ; 10.684     ;
; -9.774  ; B[6]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.112     ; 10.661     ;
; -9.771  ; B[6]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.112     ; 10.658     ;
; -9.769  ; A[0]      ; registers[18][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.075     ; 10.693     ;
; -9.768  ; A[6]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.077     ; 10.690     ;
; -9.768  ; B[2]      ; registers[23][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.681     ;
; -9.768  ; B[2]      ; registers[19][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.086     ; 10.681     ;
; -9.767  ; B[0]      ; registers[23][26] ; clk[1]       ; clk[1]      ; 1.000        ; -0.082     ; 10.684     ;
; -9.767  ; A[4]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.084     ; 10.682     ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk[0]'                                                                                                                                                                             ;
+--------+-------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.864 ; registers[13][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.165     ; 5.729      ;
; -4.859 ; instruction[19]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.194      ; 6.083      ;
; -4.831 ; instruction[19]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.207      ; 6.068      ;
; -4.826 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.202      ; 6.058      ;
; -4.814 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.185      ; 6.029      ;
; -4.804 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.186      ; 6.020      ;
; -4.795 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.207      ; 6.032      ;
; -4.758 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.203      ; 5.991      ;
; -4.754 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.224      ; 6.008      ;
; -4.731 ; registers[26][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.196      ; 5.957      ;
; -4.705 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.202      ; 5.937      ;
; -4.632 ; registers[22][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.202      ; 5.864      ;
; -4.629 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.224      ; 5.883      ;
; -4.629 ; instruction[19]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.185      ; 5.844      ;
; -4.617 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.194      ; 5.841      ;
; -4.602 ; registers[20][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.198     ; 5.434      ;
; -4.597 ; registers[22][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.187      ; 5.814      ;
; -4.587 ; instruction[19]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.186      ; 5.803      ;
; -4.578 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.203      ; 5.811      ;
; -4.573 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.211      ; 5.814      ;
; -4.566 ; registers[11][4]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.202      ; 5.798      ;
; -4.552 ; registers[13][27] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.165     ; 5.417      ;
; -4.546 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.211      ; 5.787      ;
; -4.533 ; registers[14][28] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.195      ; 5.758      ;
; -4.512 ; registers[25][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.198      ; 5.740      ;
; -4.472 ; registers[21][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.194      ; 5.696      ;
; -4.448 ; registers[13][23] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; -0.164     ; 5.314      ;
; -4.447 ; registers[24][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.215      ; 5.692      ;
; -4.438 ; registers[23][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.200      ; 5.668      ;
; -4.395 ; registers[6][14]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.201      ; 5.626      ;
; -4.381 ; registers[29][19] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.186      ; 5.597      ;
; -4.378 ; registers[26][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.201      ; 5.609      ;
; -4.362 ; registers[25][23] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.177      ; 5.569      ;
; -4.356 ; registers[20][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.197      ; 5.583      ;
; -4.354 ; registers[25][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.220      ; 5.604      ;
; -4.352 ; registers[0][20]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.192      ; 5.574      ;
; -4.348 ; registers[13][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.156     ; 5.222      ;
; -4.341 ; registers[20][27] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.188      ; 5.559      ;
; -4.340 ; registers[7][3]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.209      ; 5.579      ;
; -4.338 ; registers[26][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.177      ; 5.545      ;
; -4.335 ; registers[5][26]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.194      ; 5.559      ;
; -4.326 ; registers[24][23] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.187      ; 5.543      ;
; -4.316 ; registers[24][5]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.195      ; 5.541      ;
; -4.312 ; registers[23][12] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.214      ; 5.556      ;
; -4.310 ; registers[15][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.186      ; 5.526      ;
; -4.305 ; registers[30][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.199      ; 5.534      ;
; -4.295 ; registers[22][23] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.177      ; 5.502      ;
; -4.274 ; registers[21][16] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.200      ; 5.504      ;
; -4.273 ; registers[20][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.186      ; 5.489      ;
; -4.270 ; registers[20][17] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.189      ; 5.489      ;
; -4.269 ; registers[2][5]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.202      ; 5.501      ;
; -4.264 ; registers[15][22] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; -0.179     ; 5.115      ;
; -4.257 ; registers[21][14] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.207      ; 5.494      ;
; -4.246 ; registers[25][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.185      ; 5.461      ;
; -4.244 ; registers[25][3]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.212      ; 5.486      ;
; -4.234 ; registers[20][24] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.196      ; 5.460      ;
; -4.234 ; registers[20][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.210      ; 5.474      ;
; -4.226 ; registers[27][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.211      ; 5.467      ;
; -4.226 ; registers[4][11]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.157     ; 5.099      ;
; -4.225 ; registers[2][1]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.203      ; 5.458      ;
; -4.222 ; registers[24][14] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.217      ; 5.469      ;
; -4.221 ; registers[10][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.189      ; 5.440      ;
; -4.220 ; registers[2][31]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.203      ; 5.453      ;
; -4.219 ; registers[3][1]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.203      ; 5.452      ;
; -4.217 ; registers[13][25] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; -0.164     ; 5.083      ;
; -4.216 ; registers[23][20] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.192      ; 5.438      ;
; -4.212 ; registers[6][6]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.210      ; 5.452      ;
; -4.211 ; registers[22][9]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.202      ; 5.443      ;
; -4.211 ; registers[10][17] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.190      ; 5.431      ;
; -4.209 ; registers[15][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.209      ; 5.448      ;
; -4.209 ; registers[9][24]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.193      ; 5.432      ;
; -4.203 ; registers[6][20]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.201      ; 5.434      ;
; -4.199 ; registers[15][8]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.166     ; 5.063      ;
; -4.196 ; registers[15][21] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.187      ; 5.413      ;
; -4.195 ; registers[16][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.206      ; 5.431      ;
; -4.188 ; registers[12][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.195     ; 5.023      ;
; -4.185 ; registers[21][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.203      ; 5.418      ;
; -4.174 ; registers[17][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.151     ; 5.053      ;
; -4.171 ; registers[27][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.196      ; 5.397      ;
; -4.171 ; registers[15][20] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; -0.191     ; 5.010      ;
; -4.171 ; registers[13][21] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.196      ; 5.397      ;
; -4.167 ; registers[5][24]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.166      ; 5.363      ;
; -4.162 ; registers[25][17] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.177      ; 5.369      ;
; -4.160 ; registers[15][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.207      ; 5.397      ;
; -4.158 ; registers[23][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.196      ; 5.384      ;
; -4.157 ; registers[5][17]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.168      ; 5.355      ;
; -4.156 ; registers[10][1]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.195      ; 5.381      ;
; -4.155 ; registers[9][20]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.194      ; 5.379      ;
; -4.155 ; registers[6][24]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.179      ; 5.364      ;
; -4.141 ; registers[27][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.213      ; 5.384      ;
; -4.135 ; registers[25][27] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.198      ; 5.363      ;
; -4.121 ; registers[23][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.209      ; 5.360      ;
; -4.120 ; registers[24][26] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.195      ; 5.345      ;
; -4.118 ; registers[25][11] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.198      ; 5.346      ;
; -4.114 ; registers[14][18] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.199      ; 5.343      ;
; -4.108 ; registers[17][14] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.151     ; 4.987      ;
; -4.104 ; registers[31][3]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.198      ; 5.332      ;
; -4.101 ; registers[14][24] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.199      ; 5.330      ;
; -4.098 ; registers[14][14] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.220      ; 5.348      ;
; -4.086 ; registers[20][16] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.210      ; 5.326      ;
+--------+-------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                             ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.308 ; clk[1]    ; clk[1]  ; clk[1]       ; CLOCK_50    ; 0.500        ; 2.705      ; 4.715      ;
; -1.272 ; clk[0]    ; clk[1]  ; clk[0]       ; CLOCK_50    ; 0.500        ; 2.705      ; 4.679      ;
; -1.062 ; clk[0]    ; clk[0]  ; clk[0]       ; CLOCK_50    ; 0.500        ; 2.705      ; 4.469      ;
; -0.902 ; clk[1]    ; clk[1]  ; clk[1]       ; CLOCK_50    ; 1.000        ; 2.705      ; 4.809      ;
; -0.879 ; clk[0]    ; clk[1]  ; clk[0]       ; CLOCK_50    ; 1.000        ; 2.705      ; 4.786      ;
; -0.503 ; clk[0]    ; clk[0]  ; clk[0]       ; CLOCK_50    ; 1.000        ; 2.705      ; 4.410      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk[1]'                                                                                         ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.336 ; auxMem[20]            ; auxMem[20]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; auxMem[14]            ; auxMem[14]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; auxMem[30]            ; auxMem[30]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; auxMem[16]            ; auxMem[16]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; auxMem[11]            ; auxMem[11]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; auxMem[13]            ; auxMem[13]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; auxMem[26]            ; auxMem[26]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; auxMem[27]            ; auxMem[27]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; auxMem[24]            ; auxMem[24]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; auxMem[12]            ; auxMem[12]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; auxMem[2]             ; auxMem[2]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; aluOutput[17]         ; aluOutput[17]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.090      ; 0.597      ;
; 0.337 ; aluOutput[22]         ; aluOutput[22]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[21]            ; auxMem[21]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[25]            ; auxMem[25]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[0]             ; auxMem[0]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[1]             ; auxMem[1]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[17]            ; auxMem[17]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[3]             ; auxMem[3]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[18]            ; auxMem[18]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[22]            ; auxMem[22]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[7]             ; auxMem[7]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[19]            ; auxMem[19]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[6]             ; auxMem[6]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[28]            ; auxMem[28]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[29]            ; auxMem[29]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; FSM2.0000000000001110 ; FSM2.0000000000001110 ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; FSM2.0000000000010001 ; FSM2.0000000000010001 ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; FSM2.0000000000010000 ; FSM2.0000000000010000 ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; FSM2.0000000000001101 ; FSM2.0000000000001101 ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; auxMem[5]             ; auxMem[5]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; aluOutput[8]          ; aluOutput[8]          ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; aluOutput[9]          ; aluOutput[9]          ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; aluOutput[30]         ; aluOutput[30]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; aluOutput[20]         ; aluOutput[20]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 0.597      ;
; 0.338 ; aluOutput[25]         ; aluOutput[25]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; aluOutput[18]         ; aluOutput[18]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; aluOutput[26]         ; aluOutput[26]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; FSM2.0000000000010010 ; FSM2.0000000000010010 ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; auxMem[15]            ; auxMem[15]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; aluOutput[31]         ; aluOutput[31]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; aluOutput[16]         ; aluOutput[16]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; aluOutput[21]         ; aluOutput[21]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; aluOutput[19]         ; aluOutput[19]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; aluOutput[23]         ; aluOutput[23]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; auxMem[23]            ; auxMem[23]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; instruction[13]       ; instruction[13]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; FSM2.0000000000001001 ; FSM2.0000000000001001 ; clk[1]       ; clk[1]      ; 0.000        ; 0.087      ; 0.597      ;
; 0.353 ; Zero                  ; Zero                  ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; FSM2.0000000000001111 ; FSM2.0000000000001111 ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; FSM2.0000000000000110 ; FSM2.0000000000000110 ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; FSM2.0000000000001010 ; FSM2.0000000000001010 ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; auxMem[8]             ; auxMem[8]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; auxMem[31]            ; auxMem[31]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; auxMem[10]            ; auxMem[10]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; auxMem[9]             ; auxMem[9]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; imm[16]               ; imm[16]               ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; instruction[20]       ; instruction[20]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; instruction[29]       ; instruction[29]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; instruction[26]       ; instruction[26]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; instruction[30]       ; instruction[30]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; instruction[31]       ; instruction[31]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; instruction[27]       ; instruction[27]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; instruction[28]       ; instruction[28]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; FSM[2]                ; FSM[2]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; FSM[1]                ; FSM[1]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; auxMem[4]             ; auxMem[4]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; instruction[19]       ; instruction[19]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; instruction[18]       ; instruction[18]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; FSM[0]                ; FSM[0]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; instruction[14]       ; instruction[14]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; instruction[17]       ; instruction[17]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; instruction[16]       ; instruction[16]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; FSM2.0000000000000010 ; FSM2.0000000000000010 ; clk[1]       ; clk[1]      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; FSM2.0000000000000001 ; FSM2.0000000000000001 ; clk[1]       ; clk[1]      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; instruction[15]       ; instruction[15]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; instruction[12]       ; instruction[12]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; instruction[11]       ; instruction[11]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM2.0000000000000100 ; FSM2.0000000000000100 ; clk[1]       ; clk[1]      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM2.0000000000001000 ; FSM2.0000000000001000 ; clk[1]       ; clk[1]      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM2.0000000000000111 ; FSM2.0000000000000111 ; clk[1]       ; clk[1]      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM2.0000000000000101 ; FSM2.0000000000000101 ; clk[1]       ; clk[1]      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM2.0000000000000011 ; FSM2.0000000000000011 ; clk[1]       ; clk[1]      ; 0.000        ; 0.071      ; 0.597      ;
; 0.434 ; FSM[1]                ; FSM[2]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.678      ;
; 0.622 ; FSM[2]                ; FSM[1]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 0.866      ;
; 0.742 ; KEY[0]                ; registers[13][7]      ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.964      ;
; 0.742 ; KEY[0]                ; registers[13][25]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.964      ;
; 0.742 ; KEY[0]                ; registers[13][26]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.964      ;
; 0.742 ; KEY[0]                ; registers[13][23]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.964      ;
; 0.742 ; KEY[0]                ; registers[13][27]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.964      ;
; 0.742 ; KEY[0]                ; registers[13][28]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.964      ;
; 0.742 ; KEY[0]                ; registers[13][29]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.964      ;
; 0.742 ; KEY[0]                ; registers[13][31]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.964      ;
; 0.742 ; KEY[0]                ; registers[13][30]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.964      ;
; 0.891 ; aluOutput[27]         ; aluOutput[27]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 1.151      ;
; 0.929 ; aluOutput[0]          ; aluOutput[0]          ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 1.188      ;
; 0.948 ; aluOutput[4]          ; aluOutput[4]          ; clk[1]       ; clk[1]      ; 0.000        ; 0.088      ; 1.207      ;
; 1.003 ; aluOutput[10]         ; aluOutput[10]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.089      ; 1.263      ;
; 1.020 ; instruction[10]       ; B[20]                 ; clk[1]       ; clk[1]      ; 0.000        ; 0.083      ; 1.274      ;
; 1.023 ; FSM[2]                ; instruction[28]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.073      ; 1.267      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk[0]'                                                                                                                                                                              ;
+-------+-------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.892 ; aluOutput[3]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.458      ; 1.571      ;
; 0.893 ; aluOutput[2]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.458      ; 1.572      ;
; 0.913 ; aluOutput[3]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.444      ; 1.578      ;
; 0.916 ; pc[3]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.071      ; 1.208      ;
; 0.939 ; pc[2]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.071      ; 1.231      ;
; 0.947 ; pc[7]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.068      ; 1.236      ;
; 0.956 ; pc[4]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.068      ; 1.245      ;
; 0.958 ; pc[4]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.071      ; 1.250      ;
; 0.958 ; pc[6]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.068      ; 1.247      ;
; 0.960 ; pc[2]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.068      ; 1.249      ;
; 0.964 ; pc[3]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.068      ; 1.253      ;
; 0.971 ; pc[3]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.057      ; 1.249      ;
; 0.975 ; pc[7]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.057      ; 1.253      ;
; 0.982 ; pc[7]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.071      ; 1.274      ;
; 0.982 ; pc[4]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.057      ; 1.260      ;
; 0.983 ; pc[0]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.071      ; 1.275      ;
; 0.985 ; pc[0]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.068      ; 1.274      ;
; 0.985 ; pc[9]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.057      ; 1.263      ;
; 0.987 ; aluOutput[7]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 1.278      ;
; 0.991 ; aluOutput[7]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.071      ; 1.283      ;
; 0.997 ; pc[8]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.071      ; 1.289      ;
; 0.997 ; aluOutput[8]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.066      ; 1.284      ;
; 1.009 ; pc[1]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.068      ; 1.298      ;
; 1.011 ; pc[9]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.071      ; 1.303      ;
; 1.014 ; pc[8]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.068      ; 1.303      ;
; 1.021 ; pc[8]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.057      ; 1.299      ;
; 1.030 ; aluOutput[8]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.052      ; 1.303      ;
; 1.031 ; pc[0]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.057      ; 1.309      ;
; 1.032 ; pc[6]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.057      ; 1.310      ;
; 1.034 ; pc[1]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.071      ; 1.326      ;
; 1.034 ; pc[2]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.057      ; 1.312      ;
; 1.048 ; pc[1]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.057      ; 1.326      ;
; 1.098 ; pc[9]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.068      ; 1.387      ;
; 1.113 ; pc[8]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 1.404      ;
; 1.130 ; writeEnable       ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_we_reg        ; clk[1]       ; clk[0]      ; 0.000        ; 0.069      ; 1.420      ;
; 1.168 ; pc[5]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.071      ; 1.460      ;
; 1.189 ; pc[3]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 1.480      ;
; 1.207 ; pc[5]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 1.498      ;
; 1.213 ; pc[4]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 1.504      ;
; 1.216 ; pc[5]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.057      ; 1.494      ;
; 1.218 ; pc[5]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.068      ; 1.507      ;
; 1.219 ; aluOutput[1]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.097      ; 1.537      ;
; 1.223 ; aluOutput[2]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.436      ; 1.880      ;
; 1.228 ; aluOutput[1]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.083      ; 1.532      ;
; 1.241 ; aluOutput[5]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.071      ; 1.533      ;
; 1.243 ; pc[9]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 1.534      ;
; 1.299 ; aluOutput[4]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.078      ; 1.598      ;
; 1.308 ; writeEnable       ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_we_reg        ; clk[1]       ; clk[0]      ; 0.000        ; 0.055      ; 1.584      ;
; 1.314 ; aluOutput[3]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.436      ; 1.971      ;
; 1.327 ; aluOutput[0]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.064      ; 1.612      ;
; 1.331 ; instruction[20]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.458      ; 2.010      ;
; 1.333 ; aluOutput[9]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.060      ; 1.614      ;
; 1.356 ; aluOutput[6]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.093      ; 1.670      ;
; 1.387 ; aluOutput[2]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.444      ; 2.052      ;
; 1.435 ; pc[6]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 1.726      ;
; 1.444 ; pc[7]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 1.735      ;
; 1.465 ; aluOutput[8]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.043      ; 1.729      ;
; 1.481 ; registers[7][19]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.453      ; 2.155      ;
; 1.481 ; aluOutput[3]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.435      ; 2.137      ;
; 1.487 ; aluOutput[8]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.044      ; 1.752      ;
; 1.498 ; pc[0]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 1.789      ;
; 1.515 ; pc[1]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 1.806      ;
; 1.519 ; aluOutput[2]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.435      ; 2.175      ;
; 1.549 ; aluOutput[1]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.075      ; 1.845      ;
; 1.584 ; aluOutput[0]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.078      ; 1.883      ;
; 1.584 ; aluOutput[1]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.074      ; 1.879      ;
; 1.588 ; aluOutput[9]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.074      ; 1.883      ;
; 1.592 ; registers[6][19]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.453      ; 2.266      ;
; 1.613 ; registers[29][1]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.460      ; 2.294      ;
; 1.623 ; writeEnable       ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_we_reg        ; clk[1]       ; clk[0]      ; 0.000        ; 0.046      ; 1.890      ;
; 1.630 ; registers[3][11]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.456      ; 2.307      ;
; 1.632 ; writeEnable       ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_we_reg       ; clk[1]       ; clk[0]      ; 0.000        ; 0.047      ; 1.900      ;
; 1.655 ; aluOutput[4]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.064      ; 1.940      ;
; 1.724 ; aluOutput[6]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.071      ; 2.016      ;
; 1.730 ; aluOutput[9]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.051      ; 2.002      ;
; 1.759 ; aluOutput[5]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.057      ; 2.037      ;
; 1.771 ; instruction[20]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.444      ; 2.436      ;
; 1.775 ; pc[6]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.071      ; 2.067      ;
; 1.778 ; aluOutput[6]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 2.069      ;
; 1.778 ; registers[7][8]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.452      ; 2.451      ;
; 1.782 ; registers[7][30]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.459      ; 2.462      ;
; 1.792 ; pc[2]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.070      ; 2.083      ;
; 1.794 ; registers[7][28]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.451      ; 2.466      ;
; 1.812 ; aluOutput[0]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.055      ; 2.088      ;
; 1.817 ; aluOutput[0]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.056      ; 2.094      ;
; 1.880 ; registers[6][5]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.440      ; 2.541      ;
; 1.884 ; registers[3][9]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.457      ; 2.562      ;
; 1.892 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.454      ; 2.567      ;
; 1.895 ; registers[30][11] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.454      ; 2.570      ;
; 1.902 ; registers[10][12] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.467      ; 2.590      ;
; 1.907 ; registers[10][22] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.454      ; 2.582      ;
; 1.908 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.439      ; 2.568      ;
; 1.915 ; registers[3][14]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.474      ; 2.610      ;
; 1.922 ; registers[31][30] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.442      ; 2.585      ;
; 1.925 ; aluOutput[4]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.055      ; 2.201      ;
; 1.938 ; registers[27][2]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.440      ; 2.599      ;
; 1.945 ; aluOutput[4]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.056      ; 2.222      ;
; 1.954 ; registers[7][12]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.469      ; 2.644      ;
; 1.955 ; registers[7][5]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.440      ; 2.616      ;
; 1.956 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.463      ; 2.640      ;
+-------+-------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                             ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.000 ; clk[0]    ; clk[0]  ; clk[0]       ; CLOCK_50    ; 0.000        ; 2.805      ; 4.219      ;
; 1.186 ; clk[1]    ; clk[1]  ; clk[1]       ; CLOCK_50    ; 0.000        ; 2.805      ; 4.405      ;
; 1.200 ; clk[0]    ; clk[1]  ; clk[0]       ; CLOCK_50    ; 0.000        ; 2.805      ; 4.419      ;
; 1.561 ; clk[0]    ; clk[0]  ; clk[0]       ; CLOCK_50    ; -0.500       ; 2.805      ; 4.280      ;
; 1.592 ; clk[0]    ; clk[1]  ; clk[0]       ; CLOCK_50    ; -0.500       ; 2.805      ; 4.311      ;
; 1.645 ; clk[1]    ; clk[1]  ; clk[1]       ; CLOCK_50    ; -0.500       ; 2.805      ; 4.364      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk[1]   ; -5.103 ; -5347.582      ;
; clk[0]   ; -2.353 ; -14.459        ;
; CLOCK_50 ; -0.569 ; -0.832         ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk[1]   ; 0.172 ; 0.000          ;
; clk[0]   ; 0.422 ; 0.000          ;
; CLOCK_50 ; 0.434 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -5.122                       ;
; clk[1]   ; -1.000 ; -1244.000                    ;
; clk[0]   ; -1.000 ; -16.000                      ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk[1]'                                                                         ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.103 ; B[0]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 6.040      ;
; -5.100 ; B[0]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 6.037      ;
; -5.098 ; B[0]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.052     ; 6.033      ;
; -5.097 ; B[0]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.052     ; 6.032      ;
; -5.081 ; B[0]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 6.017      ;
; -5.071 ; A[1]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.049     ; 6.009      ;
; -5.068 ; A[1]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.049     ; 6.006      ;
; -5.055 ; B[2]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.049     ; 5.993      ;
; -5.052 ; B[2]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.049     ; 5.990      ;
; -5.046 ; A[1]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.982      ;
; -5.045 ; A[1]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.981      ;
; -5.041 ; B[0]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.048     ; 5.980      ;
; -5.035 ; B[0]      ; registers[23][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.971      ;
; -5.035 ; B[0]      ; registers[19][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.971      ;
; -5.032 ; B[0]      ; registers[3][29]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.059     ; 5.960      ;
; -5.032 ; B[0]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.048     ; 5.971      ;
; -5.030 ; B[2]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.966      ;
; -5.029 ; B[0]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.048     ; 5.968      ;
; -5.029 ; A[1]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 5.966      ;
; -5.029 ; B[2]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.965      ;
; -5.026 ; A[0]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.049     ; 5.964      ;
; -5.023 ; A[0]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.049     ; 5.961      ;
; -5.018 ; B[0]      ; registers[28][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.052     ; 5.953      ;
; -5.016 ; B[0]      ; registers[16][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.052     ; 5.951      ;
; -5.015 ; B[1]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 5.952      ;
; -5.013 ; B[2]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 5.950      ;
; -5.012 ; B[1]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 5.949      ;
; -5.010 ; B[1]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.052     ; 5.945      ;
; -5.009 ; B[0]      ; registers[2][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.058     ; 5.938      ;
; -5.009 ; B[1]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.052     ; 5.944      ;
; -5.008 ; B[0]      ; registers[3][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.058     ; 5.937      ;
; -5.002 ; B[0]      ; registers[6][1]   ; clk[1]       ; clk[1]      ; 1.000        ; -0.063     ; 5.926      ;
; -5.001 ; A[0]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.937      ;
; -5.000 ; A[0]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.936      ;
; -4.998 ; B[0]      ; registers[24][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.046     ; 5.939      ;
; -4.993 ; B[0]      ; registers[6][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.056     ; 5.924      ;
; -4.993 ; B[1]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.929      ;
; -4.992 ; B[0]      ; registers[7][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.056     ; 5.923      ;
; -4.992 ; B[0]      ; registers[6][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.056     ; 5.923      ;
; -4.992 ; B[0]      ; registers[4][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.056     ; 5.923      ;
; -4.989 ; A[1]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.047     ; 5.929      ;
; -4.986 ; A[1]      ; registers[28][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.922      ;
; -4.984 ; A[0]      ; registers[24][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 5.921      ;
; -4.984 ; A[1]      ; registers[16][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.920      ;
; -4.983 ; A[1]      ; registers[23][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 5.920      ;
; -4.983 ; A[1]      ; registers[19][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 5.920      ;
; -4.980 ; A[1]      ; registers[3][29]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.058     ; 5.909      ;
; -4.980 ; A[1]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.047     ; 5.920      ;
; -4.977 ; A[1]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.047     ; 5.917      ;
; -4.973 ; B[2]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.047     ; 5.913      ;
; -4.972 ; B[0]      ; registers[20][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.053     ; 5.906      ;
; -4.972 ; B[0]      ; registers[30][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.047     ; 5.912      ;
; -4.970 ; B[2]      ; registers[28][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.906      ;
; -4.969 ; B[0]      ; registers[23][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.905      ;
; -4.968 ; A[3]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.049     ; 5.906      ;
; -4.968 ; B[2]      ; registers[16][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.904      ;
; -4.967 ; B[2]      ; registers[23][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 5.904      ;
; -4.967 ; B[2]      ; registers[19][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 5.904      ;
; -4.966 ; B[0]      ; registers[18][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.046     ; 5.907      ;
; -4.966 ; A[1]      ; registers[24][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.045     ; 5.908      ;
; -4.965 ; A[3]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.049     ; 5.903      ;
; -4.964 ; A[2]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.049     ; 5.902      ;
; -4.964 ; B[2]      ; registers[3][29]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.058     ; 5.893      ;
; -4.964 ; B[2]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.047     ; 5.904      ;
; -4.963 ; B[0]      ; registers[23][26] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 5.900      ;
; -4.961 ; A[2]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.049     ; 5.899      ;
; -4.961 ; B[2]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.047     ; 5.901      ;
; -4.960 ; A[1]      ; registers[7][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.055     ; 5.892      ;
; -4.960 ; A[1]      ; registers[6][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.055     ; 5.892      ;
; -4.957 ; A[1]      ; registers[2][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.057     ; 5.887      ;
; -4.956 ; A[1]      ; registers[3][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.057     ; 5.886      ;
; -4.955 ; B[0]      ; registers[27][26] ; clk[1]       ; clk[1]      ; 1.000        ; -0.048     ; 5.894      ;
; -4.953 ; B[1]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.048     ; 5.892      ;
; -4.953 ; A[1]      ; registers[6][1]   ; clk[1]       ; clk[1]      ; 1.000        ; -0.062     ; 5.878      ;
; -4.950 ; B[2]      ; registers[24][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.045     ; 5.892      ;
; -4.948 ; B[2]      ; registers[6][1]   ; clk[1]       ; clk[1]      ; 1.000        ; -0.062     ; 5.873      ;
; -4.947 ; B[1]      ; registers[23][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.883      ;
; -4.947 ; B[1]      ; registers[19][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.883      ;
; -4.946 ; B[3]      ; registers[31][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 5.883      ;
; -4.944 ; B[1]      ; registers[3][29]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.059     ; 5.872      ;
; -4.944 ; B[1]      ; registers[31][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.048     ; 5.883      ;
; -4.944 ; A[0]      ; registers[27][28] ; clk[1]       ; clk[1]      ; 1.000        ; -0.047     ; 5.884      ;
; -4.944 ; B[2]      ; registers[7][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.055     ; 5.876      ;
; -4.944 ; B[2]      ; registers[6][25]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.055     ; 5.876      ;
; -4.943 ; B[0]      ; registers[4][19]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.879      ;
; -4.943 ; B[3]      ; registers[19][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.050     ; 5.880      ;
; -4.943 ; A[3]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.879      ;
; -4.942 ; B[0]      ; registers[5][19]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.878      ;
; -4.942 ; A[3]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.878      ;
; -4.941 ; B[3]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.052     ; 5.876      ;
; -4.941 ; B[1]      ; registers[19][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.048     ; 5.880      ;
; -4.941 ; A[1]      ; registers[6][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.055     ; 5.873      ;
; -4.941 ; A[0]      ; registers[28][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.877      ;
; -4.941 ; B[2]      ; registers[2][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.057     ; 5.871      ;
; -4.940 ; B[3]      ; registers[16][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.052     ; 5.875      ;
; -4.940 ; A[1]      ; registers[4][26]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.055     ; 5.872      ;
; -4.940 ; A[1]      ; registers[20][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.052     ; 5.875      ;
; -4.940 ; B[2]      ; registers[3][20]  ; clk[1]       ; clk[1]      ; 1.000        ; -0.057     ; 5.870      ;
; -4.939 ; A[2]      ; registers[28][29] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.875      ;
; -4.939 ; A[0]      ; registers[16][25] ; clk[1]       ; clk[1]      ; 1.000        ; -0.051     ; 5.875      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk[0]'                                                                                                                                                                             ;
+--------+-------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.353 ; instruction[19]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.099      ; 3.461      ;
; -2.339 ; instruction[19]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.109      ; 3.457      ;
; -2.327 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.093      ; 3.429      ;
; -2.318 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.106      ; 3.433      ;
; -2.316 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.094      ; 3.419      ;
; -2.313 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.109      ; 3.431      ;
; -2.296 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.106      ; 3.411      ;
; -2.294 ; registers[26][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.100      ; 3.403      ;
; -2.290 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.122      ; 3.421      ;
; -2.288 ; registers[13][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.088     ; 3.209      ;
; -2.281 ; instruction[19]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.094      ; 3.384      ;
; -2.273 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.122      ; 3.404      ;
; -2.244 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.099      ; 3.352      ;
; -2.206 ; instruction[19]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.093      ; 3.308      ;
; -2.203 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.107      ; 3.319      ;
; -2.193 ; registers[23][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.104      ; 3.306      ;
; -2.191 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.107      ; 3.307      ;
; -2.188 ; registers[22][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.094      ; 3.291      ;
; -2.172 ; registers[22][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.106      ; 3.287      ;
; -2.172 ; registers[13][27] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.088     ; 3.093      ;
; -2.170 ; registers[29][19] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.094      ; 3.273      ;
; -2.164 ; registers[11][4]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.104      ; 3.277      ;
; -2.159 ; registers[25][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.102      ; 3.270      ;
; -2.156 ; instruction[16]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.112      ; 3.277      ;
; -2.144 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.112      ; 3.265      ;
; -2.128 ; registers[24][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.112      ; 3.249      ;
; -2.118 ; registers[20][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.094      ; 3.221      ;
; -2.097 ; registers[30][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.104      ; 3.210      ;
; -2.085 ; registers[15][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.091      ; 3.185      ;
; -2.083 ; registers[23][12] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.114      ; 3.206      ;
; -2.081 ; registers[26][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.104      ; 3.194      ;
; -2.080 ; registers[21][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.098      ; 3.187      ;
; -2.077 ; registers[20][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.103     ; 2.983      ;
; -2.061 ; registers[25][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.092      ; 3.162      ;
; -2.049 ; registers[20][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.100      ; 3.158      ;
; -2.036 ; registers[14][28] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.100      ; 3.145      ;
; -2.035 ; registers[25][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.118      ; 3.162      ;
; -2.034 ; registers[13][23] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; -0.087     ; 2.956      ;
; -2.031 ; registers[26][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.087      ; 3.127      ;
; -2.023 ; registers[27][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.112      ; 3.144      ;
; -2.023 ; registers[23][20] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.098      ; 3.130      ;
; -2.022 ; registers[6][14]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.106      ; 3.137      ;
; -2.015 ; registers[7][3]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.109      ; 3.133      ;
; -2.008 ; registers[20][27] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.094      ; 3.111      ;
; -2.007 ; registers[25][23] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.088      ; 3.104      ;
; -2.001 ; registers[15][22] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; -0.097     ; 2.913      ;
; -2.000 ; registers[15][20] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; -0.106     ; 2.903      ;
; -2.000 ; registers[24][5]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.099      ; 3.108      ;
; -1.999 ; registers[0][20]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.099      ; 3.107      ;
; -1.996 ; registers[13][7]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.082     ; 2.923      ;
; -1.995 ; registers[22][9]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.106      ; 3.110      ;
; -1.990 ; registers[15][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.109      ; 3.108      ;
; -1.987 ; registers[29][25] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.093      ; 3.089      ;
; -1.983 ; registers[20][24] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.099      ; 3.091      ;
; -1.978 ; registers[27][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.100      ; 3.087      ;
; -1.973 ; registers[23][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.109      ; 3.091      ;
; -1.972 ; registers[21][14] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.108      ; 3.089      ;
; -1.969 ; registers[29][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.103      ; 3.081      ;
; -1.969 ; registers[15][21] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.094      ; 3.072      ;
; -1.967 ; registers[15][8]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.088     ; 2.888      ;
; -1.965 ; registers[2][5]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.105      ; 3.079      ;
; -1.964 ; registers[5][26]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.098      ; 3.071      ;
; -1.963 ; registers[24][23] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.094      ; 3.066      ;
; -1.962 ; registers[20][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.110      ; 3.081      ;
; -1.958 ; registers[31][3]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.100      ; 3.067      ;
; -1.954 ; registers[3][1]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.106      ; 3.069      ;
; -1.953 ; registers[21][16] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.105      ; 3.067      ;
; -1.953 ; registers[25][3]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.111      ; 3.073      ;
; -1.951 ; registers[6][20]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.104      ; 3.064      ;
; -1.951 ; registers[22][23] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.088      ; 3.048      ;
; -1.942 ; registers[27][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.114      ; 3.065      ;
; -1.942 ; registers[23][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.099      ; 3.050      ;
; -1.941 ; registers[16][13] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.108      ; 3.058      ;
; -1.940 ; registers[2][1]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.106      ; 3.055      ;
; -1.938 ; registers[9][24]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.099      ; 3.046      ;
; -1.935 ; registers[15][27] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.088      ; 3.032      ;
; -1.935 ; registers[5][17]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.083      ; 3.027      ;
; -1.934 ; registers[14][18] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.102      ; 3.045      ;
; -1.934 ; registers[20][17] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.095      ; 3.038      ;
; -1.934 ; registers[4][11]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.082     ; 2.861      ;
; -1.931 ; registers[25][17] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.087      ; 3.027      ;
; -1.928 ; registers[10][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.096      ; 3.033      ;
; -1.928 ; registers[13][25] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; -0.087     ; 2.850      ;
; -1.927 ; registers[9][15]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.117      ; 3.053      ;
; -1.925 ; registers[12][31] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.100     ; 2.834      ;
; -1.924 ; registers[24][14] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.114      ; 3.047      ;
; -1.921 ; instruction[20]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.091      ; 3.021      ;
; -1.919 ; registers[23][4]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.102      ; 3.030      ;
; -1.915 ; registers[15][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.107      ; 3.031      ;
; -1.912 ; registers[20][16] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.111      ; 3.032      ;
; -1.909 ; registers[10][1]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.101      ; 3.019      ;
; -1.904 ; registers[9][20]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.099      ; 3.012      ;
; -1.903 ; registers[21][10] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.108      ; 3.020      ;
; -1.903 ; registers[24][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.100      ; 3.012      ;
; -1.896 ; registers[25][27] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.102      ; 3.007      ;
; -1.894 ; registers[14][14] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.117      ; 3.020      ;
; -1.893 ; registers[15][23] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.094      ; 2.996      ;
; -1.892 ; registers[5][24]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0 ; clk[1]       ; clk[0]      ; 1.000        ; 0.082      ; 2.983      ;
; -1.892 ; registers[17][15] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; -0.077     ; 2.824      ;
; -1.892 ; registers[2][31]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 1.000        ; 0.105      ; 3.006      ;
+--------+-------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                             ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.569 ; clk[1]    ; clk[1]  ; clk[1]       ; CLOCK_50    ; 0.500        ; 1.597      ; 2.748      ;
; -0.518 ; clk[0]    ; clk[1]  ; clk[0]       ; CLOCK_50    ; 0.500        ; 1.597      ; 2.697      ;
; -0.263 ; clk[0]    ; clk[0]  ; clk[0]       ; CLOCK_50    ; 0.500        ; 1.597      ; 2.442      ;
; 0.110  ; clk[1]    ; clk[1]  ; clk[1]       ; CLOCK_50    ; 1.000        ; 1.597      ; 2.569      ;
; 0.132  ; clk[0]    ; clk[1]  ; clk[0]       ; CLOCK_50    ; 1.000        ; 1.597      ; 2.547      ;
; 0.237  ; clk[0]    ; clk[0]  ; clk[0]       ; CLOCK_50    ; 1.000        ; 1.597      ; 2.442      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk[1]'                                                                                         ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; aluOutput[18]         ; aluOutput[18]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; FSM2.0000000000010010 ; FSM2.0000000000010010 ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; auxMem[5]             ; auxMem[5]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; auxMem[15]            ; auxMem[15]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; aluOutput[8]          ; aluOutput[8]          ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; aluOutput[31]         ; aluOutput[31]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; aluOutput[30]         ; aluOutput[30]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; aluOutput[20]         ; aluOutput[20]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; aluOutput[17]         ; aluOutput[17]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; aluOutput[16]         ; aluOutput[16]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.307      ;
; 0.173 ; aluOutput[25]         ; aluOutput[25]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; aluOutput[22]         ; aluOutput[22]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; aluOutput[26]         ; aluOutput[26]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[21]            ; auxMem[21]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[25]            ; auxMem[25]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[0]             ; auxMem[0]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[1]             ; auxMem[1]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[17]            ; auxMem[17]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[3]             ; auxMem[3]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[18]            ; auxMem[18]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[22]            ; auxMem[22]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[7]             ; auxMem[7]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[19]            ; auxMem[19]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[6]             ; auxMem[6]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[28]            ; auxMem[28]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[29]            ; auxMem[29]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; FSM2.0000000000001001 ; FSM2.0000000000001001 ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; FSM2.0000000000001110 ; FSM2.0000000000001110 ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; FSM2.0000000000010001 ; FSM2.0000000000010001 ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; FSM2.0000000000010000 ; FSM2.0000000000010000 ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; FSM2.0000000000001101 ; FSM2.0000000000001101 ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[20]            ; auxMem[20]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[14]            ; auxMem[14]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[30]            ; auxMem[30]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[16]            ; auxMem[16]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[11]            ; auxMem[11]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[13]            ; auxMem[13]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[26]            ; auxMem[26]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[27]            ; auxMem[27]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[24]            ; auxMem[24]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[12]            ; auxMem[12]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[2]             ; auxMem[2]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; aluOutput[9]          ; aluOutput[9]          ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; aluOutput[21]         ; aluOutput[21]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; aluOutput[19]         ; aluOutput[19]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; aluOutput[23]         ; aluOutput[23]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; auxMem[23]            ; auxMem[23]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; instruction[13]       ; instruction[13]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.307      ;
; 0.180 ; auxMem[8]             ; auxMem[8]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; auxMem[31]            ; auxMem[31]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; auxMem[10]            ; auxMem[10]            ; clk[1]       ; clk[1]      ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; auxMem[9]             ; auxMem[9]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; FSM2.0000000000001000 ; FSM2.0000000000001000 ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; FSM2.0000000000000111 ; FSM2.0000000000000111 ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; FSM2.0000000000000101 ; FSM2.0000000000000101 ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; FSM2.0000000000000010 ; FSM2.0000000000000010 ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; FSM2.0000000000000001 ; FSM2.0000000000000001 ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Zero                  ; Zero                  ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; FSM2.0000000000001111 ; FSM2.0000000000001111 ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; FSM2.0000000000000110 ; FSM2.0000000000000110 ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; FSM2.0000000000001010 ; FSM2.0000000000001010 ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; imm[16]               ; imm[16]               ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; instruction[20]       ; instruction[20]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; instruction[29]       ; instruction[29]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; instruction[26]       ; instruction[26]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; instruction[30]       ; instruction[30]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; instruction[31]       ; instruction[31]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; instruction[27]       ; instruction[27]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; instruction[28]       ; instruction[28]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; FSM[2]                ; FSM[2]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; FSM[1]                ; FSM[1]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; auxMem[4]             ; auxMem[4]             ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; instruction[15]       ; instruction[15]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; instruction[12]       ; instruction[12]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; instruction[19]       ; instruction[19]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; instruction[18]       ; instruction[18]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; FSM[0]                ; FSM[0]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; instruction[11]       ; instruction[11]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; instruction[14]       ; instruction[14]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; instruction[17]       ; instruction[17]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; instruction[16]       ; instruction[16]       ; clk[1]       ; clk[1]      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM2.0000000000000100 ; FSM2.0000000000000100 ; clk[1]       ; clk[1]      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM2.0000000000000011 ; FSM2.0000000000000011 ; clk[1]       ; clk[1]      ; 0.000        ; 0.041      ; 0.307      ;
; 0.212 ; FSM[1]                ; FSM[2]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.338      ;
; 0.314 ; FSM[2]                ; FSM[1]                ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.440      ;
; 0.349 ; KEY[0]                ; registers[13][7]      ; clk[1]       ; clk[1]      ; 0.000        ; 0.034      ; 0.467      ;
; 0.349 ; KEY[0]                ; registers[13][25]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.034      ; 0.467      ;
; 0.349 ; KEY[0]                ; registers[13][26]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.034      ; 0.467      ;
; 0.349 ; KEY[0]                ; registers[13][23]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.034      ; 0.467      ;
; 0.349 ; KEY[0]                ; registers[13][27]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.034      ; 0.467      ;
; 0.349 ; KEY[0]                ; registers[13][28]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.034      ; 0.467      ;
; 0.349 ; KEY[0]                ; registers[13][29]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.034      ; 0.467      ;
; 0.349 ; KEY[0]                ; registers[13][31]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.034      ; 0.467      ;
; 0.349 ; KEY[0]                ; registers[13][30]     ; clk[1]       ; clk[1]      ; 0.000        ; 0.034      ; 0.467      ;
; 0.438 ; aluOutput[27]         ; aluOutput[27]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.573      ;
; 0.457 ; aluOutput[0]          ; aluOutput[0]          ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.592      ;
; 0.464 ; aluOutput[4]          ; aluOutput[4]          ; clk[1]       ; clk[1]      ; 0.000        ; 0.051      ; 0.599      ;
; 0.494 ; aluOutput[10]         ; aluOutput[10]         ; clk[1]       ; clk[1]      ; 0.000        ; 0.050      ; 0.628      ;
; 0.502 ; instruction[10]       ; B[20]                 ; clk[1]       ; clk[1]      ; 0.000        ; 0.046      ; 0.632      ;
; 0.503 ; instruction[10]       ; B[27]                 ; clk[1]       ; clk[1]      ; 0.000        ; 0.042      ; 0.629      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk[0]'                                                                                                                                                                              ;
+-------+-------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.422 ; aluOutput[2]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.260      ; 0.806      ;
; 0.422 ; aluOutput[3]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.260      ; 0.806      ;
; 0.426 ; pc[3]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 0.611      ;
; 0.439 ; aluOutput[3]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.250      ; 0.813      ;
; 0.440 ; pc[2]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 0.625      ;
; 0.443 ; pc[7]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.058      ; 0.625      ;
; 0.448 ; pc[4]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 0.633      ;
; 0.448 ; pc[4]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.058      ; 0.630      ;
; 0.449 ; pc[6]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.058      ; 0.631      ;
; 0.453 ; pc[2]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.058      ; 0.635      ;
; 0.453 ; aluOutput[7]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 0.638      ;
; 0.454 ; pc[3]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.058      ; 0.636      ;
; 0.457 ; pc[7]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 0.642      ;
; 0.458 ; aluOutput[8]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.057      ; 0.639      ;
; 0.459 ; pc[3]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.052      ; 0.635      ;
; 0.461 ; aluOutput[7]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.060      ; 0.645      ;
; 0.462 ; pc[7]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.052      ; 0.638      ;
; 0.465 ; pc[9]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.052      ; 0.641      ;
; 0.466 ; pc[8]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 0.651      ;
; 0.466 ; pc[4]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.052      ; 0.642      ;
; 0.468 ; pc[0]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.058      ; 0.650      ;
; 0.469 ; pc[0]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 0.654      ;
; 0.470 ; pc[8]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.058      ; 0.652      ;
; 0.481 ; pc[9]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 0.666      ;
; 0.481 ; pc[1]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.058      ; 0.663      ;
; 0.484 ; pc[8]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.052      ; 0.660      ;
; 0.486 ; pc[6]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.052      ; 0.662      ;
; 0.489 ; aluOutput[8]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.047      ; 0.660      ;
; 0.491 ; pc[1]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 0.676      ;
; 0.493 ; pc[2]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.052      ; 0.669      ;
; 0.498 ; pc[0]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.052      ; 0.674      ;
; 0.510 ; pc[1]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.052      ; 0.686      ;
; 0.532 ; pc[8]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.060      ; 0.716      ;
; 0.532 ; pc[9]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.058      ; 0.714      ;
; 0.567 ; pc[5]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 0.752      ;
; 0.570 ; pc[3]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.060      ; 0.754      ;
; 0.586 ; pc[4]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.060      ; 0.770      ;
; 0.592 ; pc[5]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.060      ; 0.776      ;
; 0.592 ; pc[5]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a11~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.052      ; 0.768      ;
; 0.593 ; writeEnable       ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_we_reg        ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 0.778      ;
; 0.594 ; aluOutput[1]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.068      ; 0.786      ;
; 0.595 ; pc[5]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.058      ; 0.777      ;
; 0.597 ; aluOutput[1]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.078      ; 0.799      ;
; 0.598 ; aluOutput[5]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.062      ; 0.784      ;
; 0.608 ; pc[9]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.060      ; 0.792      ;
; 0.625 ; aluOutput[2]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.245      ; 0.994      ;
; 0.640 ; aluOutput[0]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.055      ; 0.819      ;
; 0.641 ; aluOutput[9]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.052      ; 0.817      ;
; 0.642 ; instruction[20]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.260      ; 1.026      ;
; 0.644 ; aluOutput[4]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.065      ; 0.833      ;
; 0.669 ; aluOutput[3]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.245      ; 1.038      ;
; 0.683 ; registers[7][19]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.256      ; 1.063      ;
; 0.684 ; aluOutput[6]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.076      ; 0.884      ;
; 0.696 ; writeEnable       ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_we_reg        ; clk[1]       ; clk[0]      ; 0.000        ; 0.051      ; 0.871      ;
; 0.711 ; pc[6]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.060      ; 0.895      ;
; 0.719 ; pc[7]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.060      ; 0.903      ;
; 0.723 ; aluOutput[2]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.250      ; 1.097      ;
; 0.743 ; registers[6][19]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.256      ; 1.123      ;
; 0.753 ; aluOutput[8]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.041      ; 0.918      ;
; 0.756 ; aluOutput[8]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.042      ; 0.922      ;
; 0.757 ; pc[0]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.060      ; 0.941      ;
; 0.759 ; pc[1]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.060      ; 0.943      ;
; 0.772 ; aluOutput[3]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.244      ; 1.140      ;
; 0.773 ; aluOutput[1]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.063      ; 0.960      ;
; 0.779 ; aluOutput[9]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.062      ; 0.965      ;
; 0.780 ; registers[3][11]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.258      ; 1.162      ;
; 0.785 ; aluOutput[2]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.244      ; 1.153      ;
; 0.791 ; registers[29][1]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.260      ; 1.175      ;
; 0.799 ; aluOutput[1]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.062      ; 0.985      ;
; 0.815 ; aluOutput[0]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.065      ; 1.004      ;
; 0.827 ; registers[7][30]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.259      ; 1.210      ;
; 0.844 ; aluOutput[4]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.055      ; 1.023      ;
; 0.872 ; aluOutput[9]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.046      ; 1.042      ;
; 0.873 ; writeEnable       ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_we_reg        ; clk[1]       ; clk[0]      ; 0.000        ; 0.045      ; 1.042      ;
; 0.874 ; registers[7][28]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.255      ; 1.253      ;
; 0.876 ; writeEnable       ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_we_reg       ; clk[1]       ; clk[0]      ; 0.000        ; 0.046      ; 1.046      ;
; 0.883 ; aluOutput[6]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 1.068      ;
; 0.884 ; registers[7][8]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.256      ; 1.264      ;
; 0.886 ; instruction[20]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.250      ; 1.260      ;
; 0.895 ; pc[6]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a2~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.061      ; 1.080      ;
; 0.896 ; registers[6][5]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.247      ; 1.267      ;
; 0.902 ; aluOutput[5]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.052      ; 1.078      ;
; 0.906 ; registers[10][22] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.257      ; 1.287      ;
; 0.909 ; aluOutput[6]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.060      ; 1.093      ;
; 0.916 ; registers[3][9]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.259      ; 1.299      ;
; 0.921 ; instruction[17]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.258      ; 1.303      ;
; 0.922 ; pc[2]             ; mem_inst:mem_i|altsyncram:altsyncram_component|altsyncram_48s3:auto_generated|ram_block1a6~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.060      ; 1.106      ;
; 0.922 ; registers[30][11] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.257      ; 1.303      ;
; 0.932 ; aluOutput[0]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.049      ; 1.105      ;
; 0.937 ; aluOutput[0]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.050      ; 1.111      ;
; 0.937 ; registers[7][5]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.247      ; 1.308      ;
; 0.940 ; registers[10][12] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.266      ; 1.330      ;
; 0.946 ; instruction[18]   ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_datain_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.247      ; 1.317      ;
; 0.948 ; registers[7][12]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.267      ; 1.339      ;
; 0.957 ; registers[3][14]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.269      ; 1.350      ;
; 0.969 ; aluOutput[4]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_address_reg0  ; clk[1]       ; clk[0]      ; 0.000        ; 0.049      ; 1.142      ;
; 0.975 ; registers[30][9]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a8~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.257      ; 1.356      ;
; 0.983 ; registers[10][6]  ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a3~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.258      ; 1.365      ;
; 0.983 ; aluOutput[4]      ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a17~porta_address_reg0 ; clk[1]       ; clk[0]      ; 0.000        ; 0.050      ; 1.157      ;
; 0.985 ; registers[31][30] ; mem_data:mem_d|altsyncram:altsyncram_component|altsyncram_tgi1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk[1]       ; clk[0]      ; 0.000        ; 0.248      ; 1.357      ;
+-------+-------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                             ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.434 ; clk[0]    ; clk[1]  ; clk[0]       ; CLOCK_50    ; 0.000        ; 1.659      ; 2.312      ;
; 0.455 ; clk[1]    ; clk[1]  ; clk[1]       ; CLOCK_50    ; 0.000        ; 1.659      ; 2.333      ;
; 0.458 ; clk[0]    ; clk[0]  ; clk[0]       ; CLOCK_50    ; 0.000        ; 1.659      ; 2.336      ;
; 0.966 ; clk[0]    ; clk[0]  ; clk[0]       ; CLOCK_50    ; -0.500       ; 1.659      ; 2.344      ;
; 1.085 ; clk[0]    ; clk[1]  ; clk[0]       ; CLOCK_50    ; -0.500       ; 1.659      ; 2.463      ;
; 1.093 ; clk[1]    ; clk[1]  ; clk[1]       ; CLOCK_50    ; -0.500       ; 1.659      ; 2.471      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -11.148    ; 0.172 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -1.453     ; 0.434 ; N/A      ; N/A     ; -3.000              ;
;  clk[0]          ; -5.386     ; 0.422 ; N/A      ; N/A     ; -2.693              ;
;  clk[1]          ; -11.148    ; 0.172 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS  ; -11879.383 ; 0.0   ; 0.0      ; 0.0     ; -1647.198           ;
;  CLOCK_50        ; -2.632     ; 0.000 ; N/A      ; N/A     ; -5.570              ;
;  clk[0]          ; -41.064    ; 0.000 ; N/A      ; N/A     ; -43.088             ;
;  clk[1]          ; -11835.687 ; 0.000 ; N/A      ; N/A     ; -1598.540           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk[1]     ; clk[0]   ; 2100     ; 0        ; 0        ; 0        ;
; clk[0]     ; clk[1]   ; 46478    ; 0        ; 0        ; 0        ;
; clk[1]     ; clk[1]   ; 4124017  ; 0        ; 0        ; 0        ;
; clk[0]     ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; clk[1]     ; CLOCK_50 ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk[1]     ; clk[0]   ; 2100     ; 0        ; 0        ; 0        ;
; clk[0]     ; clk[1]   ; 46478    ; 0        ; 0        ; 0        ;
; clk[1]     ; clk[1]   ; 4124017  ; 0        ; 0        ; 0        ;
; clk[0]     ; CLOCK_50 ; 2        ; 2        ; 0        ; 0        ;
; clk[1]     ; CLOCK_50 ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 43    ; 43   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
; clk[0]   ; clk[0]   ; Base ; Constrained ;
; clk[1]   ; clk[1]   ; Base ; Constrained ;
+----------+----------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HEX0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HEX0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Sun Oct 23 14:19:29 2016
Info: Command: quartus_sta tp -c tp
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tp.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk[1] clk[1]
    Info (332105): create_clock -period 1.000 -name clk[0] clk[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.148
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.148          -11835.687 clk[1] 
    Info (332119):    -5.386             -41.064 clk[0] 
    Info (332119):    -1.453              -2.632 CLOCK_50 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 clk[1] 
    Info (332119):     0.940               0.000 clk[0] 
    Info (332119):     1.086               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.570 CLOCK_50 
    Info (332119):    -2.693             -43.088 clk[0] 
    Info (332119):    -1.285           -1598.540 clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.091          -10724.263 clk[1] 
    Info (332119):    -4.864             -36.870 clk[0] 
    Info (332119):    -1.308              -2.370 CLOCK_50 
Info (332146): Worst-case hold slack is 0.336
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.336               0.000 clk[1] 
    Info (332119):     0.892               0.000 clk[0] 
    Info (332119):     1.000               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.570 CLOCK_50 
    Info (332119):    -2.649             -42.384 clk[0] 
    Info (332119):    -1.285           -1598.540 clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.103
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.103           -5347.582 clk[1] 
    Info (332119):    -2.353             -14.459 clk[0] 
    Info (332119):    -0.569              -0.832 CLOCK_50 
Info (332146): Worst-case hold slack is 0.172
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.172               0.000 clk[1] 
    Info (332119):     0.422               0.000 clk[0] 
    Info (332119):     0.434               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.122 CLOCK_50 
    Info (332119):    -1.000           -1244.000 clk[1] 
    Info (332119):    -1.000             -16.000 clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 978 megabytes
    Info: Processing ended: Sun Oct 23 14:19:33 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


