{"id":"79375580","premium":false,"billing_type":{"id":"standard","name":"Стандарт"},"relations":[],"name":"RTL verification engineer","insider_interview":null,"response_letter_required":false,"area":{"id":"1002","name":"Минск","url":"https://api.hh.ru/areas/1002?host=hh.ru"},"salary":null,"type":{"id":"open","name":"Открытая"},"address":null,"allow_messages":true,"experience":{"id":"between3And6","name":"От 3 до 6 лет"},"schedule":{"id":"remote","name":"Удаленная работа"},"employment":{"id":"full","name":"Полная занятость"},"department":null,"contacts":null,"description":"<p>Локация: Минск</p> <p><strong>Syntacore</strong> – лидирующий разработчик процессорных технологий и ПО на базе открытого стандарта RISC-V с основными R&amp;D офисами в России.</p> <p>Наши клиенты и партнеры - значимые компании из США, Азии, Европы и России, создающие вычислительные платформы, системы обработки и хранения данных, персональные и «умные» устройства, включая высокопроизводительные многоядерные гетерогенные системы со сложной специализацией и расширениями системы команд, произведенные по нормам до 5нм.</p> <p><strong>Чем предстоит заниматься:</strong></p> <ul> <li>Функциональной верификацией IP модулей</li> <li>Участвовать в создании системы регрессионного тестирования IP</li> </ul> <p><strong>Рассматриваем кандидатов от Middle до Principal уровня.</strong></p> <p><strong>Что мы ожидаем от будущего члена команды:</strong></p> <ul> <li>Опыт верификации и/или разработки RTL от 3 лет</li> <li>Знакомство с архитектурой 1+ современного процессора</li> <li>Уверенный пользователь RTL симулятора (any vendor)</li> <li>Хорошее знание Verilog/SystemVerilog</li> <li>Владение скриптовыми языками (perl/python/tcl/shell scripting)</li> <li>Уверенный пользователь Linux</li> <li>Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы</li> </ul> <p><strong>Дополнительно приветствуем:</strong></p> <ul> <li>Опыт программирования на ASM, С</li> <li>Опыт с системами Continuous Integration</li> <li>Знакомство с OVM/UVM</li> <li>Знакомство с современными SoC интерфейсами (AXI, AHB, OCP)</li> </ul> <p><strong>Будем рады предложить вам</strong><strong>:</strong></p> <ul> <li>Конкурентную заработную плату</li> <li>Гибкий рабочий график, возможность удаленной работы</li> <li>Программы обучения, развития сотрудников, возможность публикаций и поездок на конференции</li> </ul>","branded_description":null,"vacancy_constructor_template":null,"key_skills":[{"name":"Verilog HDL"},{"name":"System Verilog"},{"name":"Linux"},{"name":"ASIC"},{"name":"SoC"},{"name":"RTL"}],"accept_handicapped":false,"accept_kids":false,"archived":false,"response_url":null,"specializations":[],"professional_roles":[{"id":"96","name":"Программист, разработчик"}],"code":null,"hidden":false,"quick_responses_allowed":false,"driver_license_types":[],"accept_incomplete_resumes":false,"employer":{"id":"2132324","name":"Syntacore","url":"https://api.hh.ru/employers/2132324?host=hh.ru","alternate_url":"https://hh.ru/employer/2132324","logo_urls":{"original":"https://hhcdn.ru/employer-logo-original/307540.png","90":"https://hhcdn.ru/employer-logo/1672530.png","240":"https://hhcdn.ru/employer-logo/1672531.png"},"vacancies_url":"https://api.hh.ru/vacancies?employer_id=2132324&host=hh.ru","trusted":true},"published_at":"2023-04-17T10:36:35+0300","created_at":"2023-04-17T10:36:35+0300","initial_created_at":"2023-04-17T10:36:35+0300","negotiations_url":null,"suitable_resumes_url":null,"apply_alternate_url":"https://hh.ru/applicant/vacancy_response?vacancyId=79375580","has_test":false,"test":null,"alternate_url":"https://hh.ru/vacancy/79375580","working_days":[],"working_time_intervals":[],"working_time_modes":[],"accept_temporary":false,"languages":[]}