# Processador RISC-V em Verilog

## ğŸ“Œ DescriÃ§Ã£o

Este projeto implementa um processador RISC-V de ciclo Ãºnico em Verilog, compatÃ­vel com o subconjunto RV32I. Desenvolvido com foco educacional, o projeto prioriza clareza e modularidade, permitindo a simulaÃ§Ã£o de instruÃ§Ãµes bÃ¡sicas, como `add`, `sub`, `and`, `or`, `lw`, `sw` e `beq`.

---

## ğŸ§  Arquitetura

O processador segue a arquitetura RISC-V de 32 bits e Ã© composto pelos seguintes mÃ³dulos principais:

- **Unidade LÃ³gica e AritmÃ©tica (ULA):** Executa operaÃ§Ãµes aritmÃ©ticas e lÃ³gicas.
- **Banco de Registradores:** Armazena os 32 registradores de 32 bits do RV32I.
- **MemÃ³ria de InstruÃ§Ãµes:** ContÃ©m o cÃ³digo do programa em formato binÃ¡rio.
- **MemÃ³ria de Dados:** Gerencia operaÃ§Ãµes de leitura e escrita de dados.
- **Unidade de Controle:** Decodifica instruÃ§Ãµes e gera sinais de controle.
- **Gerador de Imediato:** Extrai e formata valores imediatos das instruÃ§Ãµes.
- **Datapath (Caminho de Dados):** Integra os mÃ³dulos para executar instruÃ§Ãµes.
- **Testbench:** Simula o comportamento do processador para testes.

---

## ğŸ› ï¸ Requisitos

Para compilar e simular o projeto, vocÃª precisarÃ¡ das seguintes ferramentas:

- [Icarus Verilog](http://iverilog.icarus.com/) (compilador Verilog)
- [GTKWave](http://gtkwave.sourceforge.net/) (visualizador de formas de onda)
- [Make](https://www.gnu.org/software/make/) (opcional, para usar o Makefile)

---

## ğŸš€ InstruÃ§Ãµes para SimulaÃ§Ã£o

### ğŸ”§ Usando o Makefile

O projeto inclui um Makefile para facilitar a compilaÃ§Ã£o e simulaÃ§Ã£o. Execute os comandos abaixo no terminal:

```bash
# Compila todos os mÃ³dulos e gera o binÃ¡rio .vvp
make vvp

# Gera o arquivo vcd
make vcd

# Abre o GTKWave com o dump de sinais
make gtkwave

# Limpa arquivos de testbench gerados
make clean
```

### ğŸ”¸ Forma Tradicional (Sem Makefile)

Se preferir compilar manualmente, use os comandos abaixo:

```bash
# CompilaÃ§Ã£o com iverilog
iverilog -o testbench_tb.vvp testbench_tb.v ./datapath/datapath.v ./blocos_auxiliares/gerador_imediato/gerador_imediato.v ./blocos_auxiliares/mux/mux.v ./memoria/modulo_instrucao/memoria_instrucao.v ./memoria/modulo_dados/memoria_dados.v ./memoria/modulo_registradores/memoria_registradores.v ./ula/ula.v ./ula/ula_control.v ./unidade_controle/unidade_controle.v

# GeraÃ§Ã£o do arquivo vcd
vvp testbench_tb.vvp

# VisualizaÃ§Ã£o dos sinais no GTKWave
gtkwave testbench_result.vcd
```

---

## ğŸ“‚ Estrutura do Projeto

```plaintext
â”œâ”€â”€ ula.v                      # MÃ³dulo da Unidade LÃ³gica e AritmÃ©tica
â”œâ”€â”€ ula_control.v              # Controle da ULA
â”œâ”€â”€ unidade_cotrole.v          # Unidade de Controle
â”œâ”€â”€ gerador_imediato.v         # Gerador de Imediato
â”œâ”€â”€ mux.v                      # Multiplexador
â”œâ”€â”€ memoria_instrucao.v        # MemÃ³ria de InstruÃ§Ãµes
â”œâ”€â”€ memoria_registradores.v    # Banco de Registradores
â”œâ”€â”€ memoria_dados.v            # MemÃ³ria de Dados
â”œâ”€â”€ datapath.v                 # Caminho de Dados
â”œâ”€â”€ tb.v                       # Testbench para simulaÃ§Ã£o
â”œâ”€â”€ Makefile                   # Script para automaÃ§Ã£o
â””â”€â”€ README.md                  # DocumentaÃ§Ã£o do projeto
```

---

### ğŸ‘€ Imagem do processador de referÃªncia abaixo

![image](https://github.com/user-attachments/assets/18fdaef1-761a-406f-a503-93c99a31067b)


## ğŸ›  ContribuiÃ§Ãµes

Um grande agradecimento a todos que contribuÃ­ram para o projeto. Abaixo estÃ£o alguns dos principais colaboradores:

- [Henrique Martins](https://github.com/hmartiins)  
- [JoÃ£o Victor](https://github.com/joaovds)  
- [Gabriel Carvalho](https://github.com/GabrielQuinteiro)  
- [Leticia Silverio](https://github.com/devLeSilverio)  
- [Vitor Cavicchiolli](https://github.com/Vitorcavic)  
- [Rennys Cardoso](https://github.com/yrsenn)


