+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                                                     ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u1|irq_synchronizer                                                                                                                                                                                                                                                                                                           ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|irq_mapper                                                                                                                                                                                                                                                                                                                 ; 7     ; 27             ; 2            ; 27             ; 32     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_007|clock_xer                                                                                                                                                                                                                                                                                                      ; 110   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_007                                                                                                                                                                                                                                                                                                                ; 112   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_006|clock_xer                                                                                                                                                                                                                                                                                                      ; 110   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_006                                                                                                                                                                                                                                                                                                                ; 112   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_005|clock_xer                                                                                                                                                                                                                                                                                                      ; 110   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_005                                                                                                                                                                                                                                                                                                                ; 112   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_004|clock_xer                                                                                                                                                                                                                                                                                                      ; 110   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_004                                                                                                                                                                                                                                                                                                                ; 112   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_003|clock_xer                                                                                                                                                                                                                                                                                                      ; 110   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_003                                                                                                                                                                                                                                                                                                                ; 112   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_002|clock_xer                                                                                                                                                                                                                                                                                                      ; 110   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_002                                                                                                                                                                                                                                                                                                                ; 112   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_001|clock_xer                                                                                                                                                                                                                                                                                                      ; 110   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser_001                                                                                                                                                                                                                                                                                                                ; 112   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser|clock_xer                                                                                                                                                                                                                                                                                                          ; 110   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|crosser                                                                                                                                                                                                                                                                                                                    ; 112   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|width_adapter_005|uncompressor                                                                                                                                                                                                                                                                                             ; 51    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|width_adapter_005                                                                                                                                                                                                                                                                                                          ; 79    ; 4              ; 0            ; 4              ; 95     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|width_adapter_004                                                                                                                                                                                                                                                                                                          ; 97    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|width_adapter_003|uncompressor                                                                                                                                                                                                                                                                                             ; 45    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|width_adapter_003                                                                                                                                                                                                                                                                                                          ; 81    ; 4              ; 0            ; 4              ; 106    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|width_adapter_002                                                                                                                                                                                                                                                                                                          ; 108   ; 0              ; 0            ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|width_adapter_001|uncompressor                                                                                                                                                                                                                                                                                             ; 45    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|width_adapter_001                                                                                                                                                                                                                                                                                                          ; 90    ; 4              ; 0            ; 4              ; 106    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|width_adapter                                                                                                                                                                                                                                                                                                              ; 108   ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux_013                                                                                                                                                                                                                                                                                                         ; 98    ; 4              ; 2            ; 4              ; 189    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_013|arb|adder                                                                                                                                                                                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_013|arb                                                                                                                                                                                                                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_013                                                                                                                                                                                                                                                                                                           ; 191   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_demux_006                                                                                                                                                                                                                                                                                                         ; 97    ; 1              ; 2            ; 1              ; 95     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_demux_005                                                                                                                                                                                                                                                                                                         ; 97    ; 1              ; 2            ; 1              ; 95     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_mux_002|arb|adder                                                                                                                                                                                                                                                                                                 ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_mux_002|arb                                                                                                                                                                                                                                                                                                       ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_mux_002                                                                                                                                                                                                                                                                                                           ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_mux_001|arb|adder                                                                                                                                                                                                                                                                                                 ; 52    ; 26             ; 0            ; 26             ; 26     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_mux_001|arb                                                                                                                                                                                                                                                                                                       ; 17    ; 0              ; 4            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_mux_001                                                                                                                                                                                                                                                                                                           ; 1368  ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_mux|arb|adder                                                                                                                                                                                                                                                                                                     ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_mux|arb                                                                                                                                                                                                                                                                                                           ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_mux                                                                                                                                                                                                                                                                                                               ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux_012                                                                                                                                                                                                                                                                                                         ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux_011                                                                                                                                                                                                                                                                                                         ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux_010                                                                                                                                                                                                                                                                                                         ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux_009                                                                                                                                                                                                                                                                                                         ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux_008                                                                                                                                                                                                                                                                                                         ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux_007                                                                                                                                                                                                                                                                                                         ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux_006                                                                                                                                                                                                                                                                                                         ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux_005                                                                                                                                                                                                                                                                                                         ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux_004                                                                                                                                                                                                                                                                                                         ; 110   ; 9              ; 2            ; 9              ; 316    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux_003                                                                                                                                                                                                                                                                                                         ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux_002                                                                                                                                                                                                                                                                                                         ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux_001                                                                                                                                                                                                                                                                                                         ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rsp_xbar_demux                                                                                                                                                                                                                                                                                                             ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_011|arb|adder                                                                                                                                                                                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_011|arb                                                                                                                                                                                                                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_011                                                                                                                                                                                                                                                                                                           ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_009|arb|adder                                                                                                                                                                                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_009|arb                                                                                                                                                                                                                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_009                                                                                                                                                                                                                                                                                                           ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_004|arb|adder                                                                                                                                                                                                                                                                                                 ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_004|arb                                                                                                                                                                                                                                                                                                       ; 7     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_004                                                                                                                                                                                                                                                                                                           ; 318   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_001|arb|adder                                                                                                                                                                                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_001|arb                                                                                                                                                                                                                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux_001                                                                                                                                                                                                                                                                                                           ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux|arb|adder                                                                                                                                                                                                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux|arb                                                                                                                                                                                                                                                                                                           ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_mux                                                                                                                                                                                                                                                                                                               ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_demux_004                                                                                                                                                                                                                                                                                                         ; 120   ; 1              ; 14           ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_demux_003                                                                                                                                                                                                                                                                                                         ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_demux_002                                                                                                                                                                                                                                                                                                         ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_demux_001                                                                                                                                                                                                                                                                                                         ; 132   ; 169            ; 2            ; 169            ; 1366   ; 169             ; 169           ; 169             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|cmd_xbar_demux                                                                                                                                                                                                                                                                                                             ; 121   ; 4              ; 13           ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rst_controller_002                                                                                                                                                                                                                                                                                                         ; 17    ; 14             ; 0            ; 14             ; 1      ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rst_controller_001                                                                                                                                                                                                                                                                                                         ; 17    ; 14             ; 0            ; 14             ; 1      ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|rst_controller                                                                                                                                                                                                                                                                                                             ; 17    ; 14             ; 0            ; 14             ; 1      ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub|subtract                                                                                                                                                                                                                                          ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|dc_sub                                                                                                                                                                                                                                                   ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub|subtract                                                                                                                                                                                                                                          ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|db_sub                                                                                                                                                                                                                                                   ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub|subtract                                                                                                                                                                                                                                          ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|da_sub                                                                                                                                                                                                                                                   ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub|subtract                                                                                                                                                                                                                                          ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|bc_sub                                                                                                                                                                                                                                                   ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub|subtract                                                                                                                                                                                                                                          ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ac_sub                                                                                                                                                                                                                                                   ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub|subtract                                                                                                                                                                                                                                          ; 15    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min|ab_sub                                                                                                                                                                                                                                                   ; 14    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_min                                                                                                                                                                                                                                                          ; 28    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba|the_burstwrap_increment                                                                                                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002|altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                                                                                                                  ; 79    ; 0              ; 6            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_002                                                                                                                                                                                                                                                                                                          ; 79    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_001|altera_merlin_burst_adapter_uncompressed_only.the_ba                                                                                                                                                                                                                                                     ; 81    ; 3              ; 5            ; 3              ; 79     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter_001                                                                                                                                                                                                                                                                                                          ; 81    ; 0              ; 0            ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter|altera_merlin_burst_adapter_uncompressed_only.the_ba                                                                                                                                                                                                                                                         ; 90    ; 3              ; 5            ; 3              ; 88     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|burst_adapter                                                                                                                                                                                                                                                                                                              ; 90    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|limiter_002                                                                                                                                                                                                                                                                                                                ; 214   ; 0              ; 0            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|limiter_001                                                                                                                                                                                                                                                                                                                ; 214   ; 0              ; 0            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|limiter                                                                                                                                                                                                                                                                                                                    ; 214   ; 0              ; 0            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_013|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_013                                                                                                                                                                                                                                                                                                              ; 77    ; 0              ; 2            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router_006|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router_006                                                                                                                                                                                                                                                                                                            ; 95    ; 3              ; 3            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router_005|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router_005                                                                                                                                                                                                                                                                                                            ; 95    ; 3              ; 3            ; 3              ; 95     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_012|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_012                                                                                                                                                                                                                                                                                                              ; 68    ; 0              ; 2            ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_011|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_011                                                                                                                                                                                                                                                                                                              ; 95    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_010|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_010                                                                                                                                                                                                                                                                                                              ; 95    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_009|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_009                                                                                                                                                                                                                                                                                                              ; 95    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_008|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_008                                                                                                                                                                                                                                                                                                              ; 95    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_007|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_007                                                                                                                                                                                                                                                                                                              ; 95    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_006|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_006                                                                                                                                                                                                                                                                                                              ; 95    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_005|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_005                                                                                                                                                                                                                                                                                                              ; 95    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_004|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_004                                                                                                                                                                                                                                                                                                              ; 95    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_003|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_003                                                                                                                                                                                                                                                                                                              ; 95    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_002|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_002                                                                                                                                                                                                                                                                                                              ; 95    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_001|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router_001                                                                                                                                                                                                                                                                                                              ; 77    ; 0              ; 2            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router|the_default_decode                                                                                                                                                                                                                                                                                               ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|id_router                                                                                                                                                                                                                                                                                                                  ; 95    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router_004|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router_004                                                                                                                                                                                                                                                                                                            ; 95    ; 17             ; 6            ; 17             ; 106    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router_003|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router_003                                                                                                                                                                                                                                                                                                            ; 95    ; 17             ; 6            ; 17             ; 106    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router_002|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router_002                                                                                                                                                                                                                                                                                                            ; 95    ; 0              ; 6            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router_001|the_default_decode                                                                                                                                                                                                                                                                                         ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router_001                                                                                                                                                                                                                                                                                                            ; 95    ; 0              ; 6            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router|the_default_decode                                                                                                                                                                                                                                                                                             ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|addr_router                                                                                                                                                                                                                                                                                                                ; 95    ; 0              ; 6            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0_m_read_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                  ; 175   ; 12             ; 63           ; 12             ; 127    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_bridge_0_m0_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                  ; 172   ; 18             ; 65           ; 18             ; 127    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                              ; 117   ; 39             ; 0            ; 39             ; 76     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_1_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                                          ; 51    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_1_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                       ; 191   ; 16             ; 19           ; 16             ; 225    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                   ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                     ; 108   ; 39             ; 0            ; 39             ; 67     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0_control_slave_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                              ; 168   ; 8              ; 22           ; 8              ; 189    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                   ; 77    ; 41             ; 0            ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                     ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|lcd_0_control_slave_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|lcd_0_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                              ; 270   ; 32             ; 46           ; 32             ; 296    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                   ; 77    ; 41             ; 0            ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                     ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                              ; 270   ; 32             ; 46           ; 32             ; 296    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                               ; 77    ; 41             ; 0            ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                 ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                             ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0_instruction_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                          ; 270   ; 32             ; 46           ; 32             ; 296    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                               ; 183   ; 18             ; 76           ; 18             ; 127    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                            ; 77    ; 41             ; 0            ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                              ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                          ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                       ; 270   ; 32             ; 46           ; 32             ; 296    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                        ; 77    ; 41             ; 0            ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                          ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_bridge_0_s0_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                                      ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_bridge_0_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                   ; 270   ; 32             ; 46           ; 32             ; 296    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                            ; 61    ; 41             ; 0            ; 41             ; 18     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                              ; 117   ; 39             ; 0            ; 39             ; 76     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_0_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                                          ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                       ; 202   ; 16             ; 30           ; 16             ; 225    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                        ; 183   ; 18             ; 76           ; 18             ; 127    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0_descriptor_write_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                        ; 183   ; 18             ; 76           ; 18             ; 127    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0_descriptor_read_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                         ; 183   ; 18             ; 76           ; 18             ; 127    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                    ; 77    ; 41             ; 0            ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                      ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ps2_0_avalon_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                               ; 270   ; 32             ; 46           ; 32             ; 296    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                        ; 77    ; 41             ; 0            ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                          ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                      ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                   ; 270   ; 32             ; 46           ; 32             ; 296    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                    ; 77    ; 41             ; 0            ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                      ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                                  ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ps2_1_avalon_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                               ; 270   ; 32             ; 46           ; 32             ; 296    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0_csr_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                           ; 77    ; 41             ; 0            ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                             ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0_csr_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                                         ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0_csr_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                      ; 270   ; 32             ; 46           ; 32             ; 296    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|timer_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                            ; 77    ; 41             ; 0            ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                              ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|timer_0_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                                          ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|timer_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                       ; 270   ; 32             ; 46           ; 32             ; 296    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios2_qsys_0_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                 ; 183   ; 18             ; 76           ; 18             ; 127    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                   ; 77    ; 41             ; 0            ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                     ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_1_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                              ; 270   ; 32             ; 46           ; 32             ; 296    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_1_s1_translator                                                                                                                                                                                                                                                                                                      ; 77    ; 1              ; 8            ; 1              ; 63     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_bridge_0_m0_translator                                                                                                                                                                                                                                                                                                  ; 106   ; 14             ; 2            ; 14             ; 109    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0_m_read_translator                                                                                                                                                                                                                                                                                                  ; 116   ; 44             ; 0            ; 44             ; 112    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0_control_slave_translator                                                                                                                                                                                                                                                                                             ; 59    ; 3              ; 31           ; 3              ; 20     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_1_s1_translator                                                                                                                                                                                                                                                                                             ; 112   ; 4              ; 24           ; 4              ; 81     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0_instruction_slave_translator                                                                                                                                                                                                                                                                                         ; 112   ; 35             ; 20           ; 35             ; 79     ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_bridge_0_s0_translator                                                                                                                                                                                                                                                                                                  ; 112   ; 1              ; 7            ; 1              ; 99     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ps2_1_avalon_slave_translator                                                                                                                                                                                                                                                                                              ; 112   ; 3              ; 31           ; 3              ; 72     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ps2_0_avalon_slave_translator                                                                                                                                                                                                                                                                                              ; 112   ; 3              ; 31           ; 3              ; 72     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|timer_0_s1_translator                                                                                                                                                                                                                                                                                                      ; 96    ; 19             ; 48           ; 19             ; 55     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0_csr_translator                                                                                                                                                                                                                                                                                                     ; 112   ; 3              ; 28           ; 3              ; 73     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                             ; 112   ; 4              ; 22           ; 4              ; 83     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|lcd_0_control_slave_translator                                                                                                                                                                                                                                                                                             ; 88    ; 27             ; 57           ; 27             ; 47     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                      ; 112   ; 3              ; 31           ; 3              ; 35     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_0_s1_translator                                                                                                                                                                                                                                                                                                      ; 77    ; 1              ; 8            ; 1              ; 63     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios2_qsys_0_jtag_debug_module_translator                                                                                                                                                                                                                                                                                  ; 112   ; 3              ; 23           ; 3              ; 83     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0_descriptor_read_translator                                                                                                                                                                                                                                                                                         ; 113   ; 48             ; 2            ; 48             ; 109    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0_descriptor_write_translator                                                                                                                                                                                                                                                                                        ; 113   ; 16             ; 2            ; 16             ; 76     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0_data_master_translator                                                                                                                                                                                                                                                                                               ; 113   ; 14             ; 0            ; 14             ; 108    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                                                        ; 108   ; 14             ; 2            ; 14             ; 109    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                                                                 ; 108   ; 53             ; 2            ; 53             ; 109    ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_1|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                             ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_1                                                                                                                                                                                                                                                                                                           ; 49    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|mm_bridge_0                                                                                                                                                                                                                                                                                                                ; 101   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u14                                                                                                                                                                                                                                                                                                               ; 646   ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u13                                                                                                                                                                                                                                                                                                               ; 35    ; 1              ; 3            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u12                                                                                                                                                                                                                                                                                                               ; 36    ; 9              ; 3            ; 9              ; 32     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u11                                                                                                                                                                                                                                                                                                               ; 37    ; 17             ; 3            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u10                                                                                                                                                                                                                                                                                                               ; 35    ; 0              ; 3            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u9                                                                                                                                                                                                                                                                                                                ; 68    ; 0              ; 3            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u8                                                                                                                                                                                                                                                                                                                ; 69    ; 0              ; 3            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u7                                                                                                                                                                                                                                                                                                                ; 37    ; 0              ; 3            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u6                                                                                                                                                                                                                                                                                                                ; 68    ; 0              ; 3            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u5|u0                                                                                                                                                                                                                                                                                                             ; 51    ; 2              ; 0            ; 2              ; 27     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u5                                                                                                                                                                                                                                                                                                                ; 67    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u4|u0                                                                                                                                                                                                                                                                                                             ; 51    ; 2              ; 0            ; 2              ; 27     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u4                                                                                                                                                                                                                                                                                                                ; 67    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u3|u0                                                                                                                                                                                                                                                                                                             ; 60    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u3                                                                                                                                                                                                                                                                                                                ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u2                                                                                                                                                                                                                                                                                                                ; 44    ; 0              ; 3            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0|u0                                                                                                                                                                                                                                                                                                                ; 51    ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0|u0                                                                                                                                                                                                                                                                                                                   ; 67    ; 20             ; 0            ; 20             ; 100    ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|gpu_0                                                                                                                                                                                                                                                                                                                      ; 90    ; 6              ; 6            ; 6              ; 75     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ps2_1                                                                                                                                                                                                                                                                                                                      ; 40    ; 20             ; 22           ; 20             ; 33     ; 20              ; 20            ; 20              ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u1|ps2_0                                                                                                                                                                                                                                                                                                                      ; 40    ; 20             ; 22           ; 20             ; 33     ; 20              ; 20            ; 20              ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u1|timer_0                                                                                                                                                                                                                                                                                                                    ; 23    ; 0              ; 15           ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|video_sync_generator_0                                                                                                                                                                                                                                                                                                     ; 30    ; 0              ; 3            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|pixel_converter_0                                                                                                                                                                                                                                                                                                          ; 40    ; 0              ; 11           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|dc_fifo_0|read_crosser                                                                                                                                                                                                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|dc_fifo_0|write_crosser                                                                                                                                                                                                                                                                                                    ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|dc_fifo_0                                                                                                                                                                                                                                                                                                                  ; 42    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                             ; 49    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|onchip_memory2_0                                                                                                                                                                                                                                                                                                           ; 51    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_status_token_fifo|Proyecto_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_status_token_fifo|Proyecto_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_status_token_fifo|Proyecto_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_status_token_fifo|Proyecto_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                          ; 30    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_status_token_fifo|Proyecto_sgdma_0_status_token_fifo_status_token_fifo|auto_generated|dpfifo                                                                                                                                                                                                  ; 29    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_status_token_fifo|Proyecto_sgdma_0_status_token_fifo_status_token_fifo|auto_generated                                                                                                                                                                                                         ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_status_token_fifo                                                                                                                                                                                                                                                                             ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_desc_address_fifo|Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|subfifo|fifo_state|is_almost_full_compare|auto_generated                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_desc_address_fifo|Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_desc_address_fifo|Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|subfifo|rd_ptr|auto_generated                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_desc_address_fifo|Proyecto_sgdma_0_desc_address_fifo_desc_address_fifo|subfifo|last_row_data_out_mux|auto_generated                                                                                                                                                                           ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_desc_address_fifo                                                                                                                                                                                                                                                                             ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_command_fifo|Proyecto_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_command_fifo|Proyecto_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_command_fifo|Proyecto_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_command_fifo|Proyecto_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                         ; 110   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_command_fifo|Proyecto_sgdma_0_command_fifo_command_fifo|auto_generated|dpfifo                                                                                                                                                                                                                 ; 109   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_command_fifo|Proyecto_sgdma_0_command_fifo_command_fifo|auto_generated                                                                                                                                                                                                                        ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_command_fifo                                                                                                                                                                                                                                                                                  ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_m_readfifo|the_Proyecto_sgdma_0_m_readfifo_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_m_readfifo|the_Proyecto_sgdma_0_m_readfifo_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_m_readfifo|the_Proyecto_sgdma_0_m_readfifo_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_m_readfifo|the_Proyecto_sgdma_0_m_readfifo_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|two_comparison                                                                                                                                                  ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_m_readfifo|the_Proyecto_sgdma_0_m_readfifo_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                            ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_m_readfifo|the_Proyecto_sgdma_0_m_readfifo_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                         ; 50    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_m_readfifo|the_Proyecto_sgdma_0_m_readfifo_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo                                                                                                                                                                 ; 41    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_m_readfifo|the_Proyecto_sgdma_0_m_readfifo_m_readfifo|Proyecto_sgdma_0_m_readfifo_m_readfifo_m_readfifo|auto_generated                                                                                                                                                                        ; 40    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_m_readfifo|the_Proyecto_sgdma_0_m_readfifo_m_readfifo                                                                                                                                                                                                                                         ; 40    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_m_readfifo                                                                                                                                                                                                                                                                                    ; 41    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_m_read                                                                                                                                                                                                                                                                                        ; 103   ; 0              ; 11           ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_command_grabber                                                                                                                                                                                                                                                                               ; 109   ; 0              ; 45           ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_chain|the_descriptor_write_which_resides_within_Proyecto_sgdma_0                                                                                                                                                                                                                              ; 93    ; 0              ; 16           ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_chain|the_descriptor_read_which_resides_within_Proyecto_sgdma_0|the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|subfifo|fifo_state|is_almost_full_compare|auto_generated  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_chain|the_descriptor_read_which_resides_within_Proyecto_sgdma_0|the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_chain|the_descriptor_read_which_resides_within_Proyecto_sgdma_0|the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|subfifo|rd_ptr|auto_generated                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_chain|the_descriptor_read_which_resides_within_Proyecto_sgdma_0|the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo|descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo_controlbitsfifo|subfifo|last_row_data_out_mux|auto_generated              ; 15    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_chain|the_descriptor_read_which_resides_within_Proyecto_sgdma_0|the_descriptor_read_which_resides_within_Proyecto_sgdma_0_control_bits_fifo                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_chain|the_descriptor_read_which_resides_within_Proyecto_sgdma_0                                                                                                                                                                                                                               ; 106   ; 0              ; 32           ; 0              ; 227    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_chain|the_control_status_slave_which_resides_within_Proyecto_sgdma_0                                                                                                                                                                                                                          ; 84    ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0|the_Proyecto_sgdma_0_chain                                                                                                                                                                                                                                                                                         ; 163   ; 0              ; 0            ; 0              ; 272    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sgdma_0                                                                                                                                                                                                                                                                                                                    ; 111   ; 0              ; 0            ; 0              ; 205    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_1|the_Proyecto_sdram_0_input_efifo_module                                                                                                                                                                                                                                                                            ; 47    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_1                                                                                                                                                                                                                                                                                                                    ; 47    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_0|the_Proyecto_sdram_0_input_efifo_module                                                                                                                                                                                                                                                                            ; 47    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sdram_0                                                                                                                                                                                                                                                                                                                    ; 47    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u1|lcd_0                                                                                                                                                                                                                                                                                                                      ; 15    ; 0              ; 3            ; 0              ; 11     ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; u1|sysid_qsys_0                                                                                                                                                                                                                                                                                                               ; 3     ; 15             ; 2            ; 15             ; 32     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1|nios2_qsys_0                                                                                                                                                                                                                                                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1                                                                                                                                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 44    ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                                                                                                                                                            ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
