<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1719370310">
  <File Type="PA-TCL" Name="system_wrapper.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="system_wrapper_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="system_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="system_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="system_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="system_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="system_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="system_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="system_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Frequency_counter/signal_split.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../RedPitaya-FPGA/prj/Examples/Frequency_counter/signal_split.v"/>
        <Attr Name="ImportTime" Val="1691659998"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/signal_combine.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../RedPitaya-FPGA/prj/Examples/Frequency_counter/tmp/freq/freq.srcs/sources_1/new/signal_combine.v"/>
        <Attr Name="ImportTime" Val="1691500016"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/DIO_combine.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../transmitter/transmitter.srcs/sources_1/new/DIO_combine.v"/>
        <Attr Name="ImportTime" Val="1703517581"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/redpitaya_adc.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../transmitter/transmitter.srcs/sources_1/new/redpitaya_adc.v"/>
        <Attr Name="ImportTime" Val="1704273439"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/redpitaya_dac.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../transmitter/transmitter.srcs/sources_1/new/redpitaya_dac.v"/>
        <Attr Name="ImportTime" Val="1704273439"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/system/system.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../RedPitaya-FPGA/prj/Examples/Frequency_counter/tmp/freq/freq.srcs/sources_1/bd/system/system.bd"/>
        <Attr Name="ImportTime" Val="1692085042"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/system/hdl/system_wrapper.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../RedPitaya-FPGA/prj/Examples/Frequency_counter/tmp/freq/freq.srcs/sources_1/bd/system/hdl/system_wrapper.v"/>
        <Attr Name="ImportTime" Val="1692085043"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/GPIO_MSB_OUT.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../transmitter/transmitter.srcs/sources_1/new/GPIO_MSB_OUT.v"/>
        <Attr Name="ImportTime" Val="1703517581"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/GPIO_change.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../RedPitaya-FPGA/prj/Examples/Frequency_counter/tmp/freq/freq.srcs/sources_1/new/GPIO_change.v"/>
        <Attr Name="ImportTime" Val="1691566898"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/counter_trig.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../RedPitaya-FPGA/prj/Examples/Frequency_counter/tmp/freq/freq.srcs/sources_1/new/counter_trig.v"/>
        <Attr Name="ImportTime" Val="1691555705"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/delay_cycnum.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../RedPitaya-FPGA/prj/Examples/Frequency_counter/tmp/freq/freq.srcs/sources_1/new/delay_cycnum.v"/>
        <Attr Name="ImportTime" Val="1691507419"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/axis_red_pitaya_adc.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../RedPitaya-FPGA/prj/Examples/Frequency_counter/tmp/freq/freq.srcs/sources_1/new/axis_red_pitaya_adc.v"/>
        <Attr Name="ImportTime" Val="1691486151"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Frequency_counter/frequency_counter.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../RedPitaya-FPGA/prj/Examples/Frequency_counter/frequency_counter.v"/>
        <Attr Name="ImportTime" Val="1689683046"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Frequency_counter/pow2.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../RedPitaya-FPGA/prj/Examples/Frequency_counter/pow2.v"/>
        <Attr Name="ImportTime" Val="1689683046"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Frequency_counter/signal_decoder.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../RedPitaya-FPGA/prj/Examples/Frequency_counter/signal_decoder.v"/>
        <Attr Name="ImportTime" Val="1689683046"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="system_wrapper"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/cfg/clocks.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../RedPitaya-FPGA/prj/Examples/Frequency_counter/cfg/clocks.xdc"/>
        <Attr Name="ImportTime" Val="1692666624"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/cfg/ports.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../RedPitaya-FPGA/prj/Examples/Frequency_counter/cfg/ports.xdc"/>
        <Attr Name="ImportTime" Val="1689683046"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Flow_PerfOptimized_high" Flow="Vivado Synthesis 2020"/>
    <Step Id="synth_design">
      <Option Id="ResourceSharing">2</Option>
      <Option Id="ShregMinSize">5</Option>
      <Option Id="NoCombineLuts">1</Option>
      <Option Id="FsmExtraction">1</Option>
      <Option Id="KeepEquivalentRegisters">1</Option>
      <Option Id="Directive">7</Option>
    </Step>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="system_axi_gpio_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_util_ds_buf_1_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_rst_ps7_0_125M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_DIO_combine_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_xbar_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_util_ds_buf_2_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_signal_split_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_clk_wiz_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_signal_combine_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_redpitaya_adc_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_c_counter_binary_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_s00_data_fifo_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_signal_split_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="system_axi_gpio_0_2"/>
  <BlockFileSet Type="BlockSrcs" Name="system_redpitaya_dac_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_blk_mem_gen_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_axi_bram_ctrl_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_auto_pc_1"/>
  <BlockFileSet Type="BlockSrcs" Name="system_auto_pc_3"/>
  <BlockFileSet Type="BlockSrcs" Name="system_auto_pc_2"/>
  <BlockFileSet Type="BlockSrcs" Name="system_auto_pc_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_pl_ram_ctrl_0_0"/>
</GenRun>
