Com o inicio da aula, começamos por sintetizar o código no quartus. Como unico erro encrontado em nosso progrmaa, foi a falta de declaração do clock utilizado pela placa FPGA. De resto, nosso programa apresentou exito em seu funcionamento. A partir disso, começamos a realizar a redução do consumo de memória de nossa placa, que de inicio napresentou um consumo de 14%.

Com a elaboração do experimento, entendemos como funciona e como se elabora um circuito sequencial. Além disso, realizamos a tentativa de otimização do código VHDL.
