<?xml version="1.0" encoding="utf-8"?>
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
"http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html xmlns="http://www.w3.org/1999/xhtml" lang="en" xml:lang="en">
<head>
<meta http-equiv="Content-Type" content="text/html;charset=utf-8" />
<title>LLVM Backend</title>


<link rel="stylesheet" type="text/css" href="/htmlize.css"/>
<link rel="stylesheet" type="text/css" href="./htmlize.css"/>
<link rel="stylesheet" type="text/css" href="../htmlize.css"/>
<link rel="stylesheet" type="text/css" href="/readtheorg.css"/>
<link rel="stylesheet" type="text/css" href="./readtheorg.css"/>
<link rel="stylesheet" type="text/css" href="../readtheorg.css"/>
<script src="https://ajax.googleapis.com/ajax/libs/jquery/2.1.3/jquery.min.js"></script>
<script src="https://maxcdn.bootstrapcdn.com/bootstrap/3.3.4/js/bootstrap.min.js"></script>
<script type="text/javascript" src="https://fniessen.github.io/org-html-themes/src/lib/js/jquery.stickytableheaders.min.js"></script>
<script type="text/javascript" src="https://fniessen.github.io/org-html-themes/src/readtheorg_theme/js/readtheorg.js"></script>
<script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.0/MathJax.js?config=TeX-AMS_HTML"></script>
<link rel="stylesheet" type="text/css" href="/main.css" media="screen" />
<link rel="stylesheet" type="text/css" href="../main.css" media="screen" />
<link rel="stylesheet" type="text/css" href="./main.css" media="screen" />
<link rel = "icon" href = "/icon.png"  type = "image/x-icon">
</head>
<body>
<div id="content" class="content">
<h1 class="title">LLVM Backend</h1>
<div id="table-of-contents" role="doc-toc">
<h2>Table of Contents</h2>
<div id="text-table-of-contents" role="doc-toc">
<ul>
<li><a href="#org000003d">1. LLVM Backend</a>
<ul>
<li><a href="#org0000000">1.1. TableGen</a></li>
<li><a href="#org0000034">1.2. instruction selection</a>
<ul>
<li><a href="#org0000004">1.2.1. llir</a></li>
<li><a href="#org0000009">1.2.2. SelectionDAG</a></li>
<li><a href="#org000000c">1.2.3. combine</a></li>
<li><a href="#org000001b">1.2.4. legalize</a></li>
<li><a href="#org0000024">1.2.5. MachineDAG</a></li>
<li><a href="#org0000027">1.2.6. peephole</a></li>
</ul>
</li>
<li><a href="#org000002b">1.3. MachineInstr</a></li>
<li><a href="#org0000033">1.4. scheduler</a></li>
<li><a href="#org000003a">1.5. codegen</a></li>
</ul>
</li>
</ul>
</div>
</div>

<div id="outline-container-org000003d" class="outline-2">
<h2 id="org000003d"><span class="section-number-2">1.</span> LLVM Backend</h2>
<div class="outline-text-2" id="text-1">
<p>
<a href="https://github.com/sunwayforever/llvm-toy">https://github.com/sunwayforever/llvm-toy</a>
</p>

<p>
<a href="https://jonathan2251.github.io/lbd/">https://jonathan2251.github.io/lbd/</a>
</p>

<p>
clang 编译 c 代码的过程大约为:
</p>

<ol class="org-ol">
<li>通过 clang 生成 llir</li>
<li>通过 opt 对 llir 进行优化</li>
<li>通过 llc 根据 llir 生成 target 指令</li>
</ol>

<p>
其中 llc 即是 llvm 的 backend 的入口
</p>

<p>
llvm backend 的主要步骤是:
</p>

<ol class="org-ol">
<li>instruction selection

<ol class="org-ol">
<li>target lowering

<ul class="org-ul">
<li>llir -&gt; SelectionDAG</li>

<li>combine1</li>

<li>legalize</li>

<li>combine2</li>
</ul></li>

<li>isel

<ul class="org-ul">
<li>SelectionDAG -&gt; MachineDAG</li>
</ul></li>

<li>peephole optimization</li>
</ol></li>

<li>scheduling

<ul class="org-ul">
<li>MachineDAG -&gt; MachineInstr</li>

<li>scheduling</li>
</ul></li>

<li>register allocation</li>

<li>prolog/epilog insertion</li>

<li>codegen

<ul class="org-ul">
<li>MachineInstr -&gt; MCInst</li>

<li>MCInst -&gt; asm/obj</li>
</ul></li>
</ol>

<p>
整个 backend 工作的过程都是通过各种 pass 驱动的, 例如:
</p>

<ul class="org-ul">
<li>instruction selection 对应 <code>addISelPasses</code></li>

<li>register allocation 对应 <code>addMachinePasses</code></li>

<li>codegen 对应 <code>addAsmPrinter</code></li>
</ul>

<p>
一些 debug 的方法:
</p>

<ul class="org-ul">
<li>通过 `llc &#x2013;debug-pass=Structure` 可以看到所有调用到的 pass</li>
<li>通过 `&#x2013;print-before-all &#x2013;print-after-all` 可以看到 pass 执行的结果</li>
<li>通过 `&#x2013;debug` 可以看到 DAG</li>
</ul>
</div>

<div id="outline-container-org0000000" class="outline-3">
<h3 id="org0000000"><span class="section-number-3">1.1.</span> <a href="llvm_tablegen.html#ID-5e67daa8-ff56-4a3c-ac3c-de840f1abe46">TableGen</a></h3>
</div>

<div id="outline-container-org0000034" class="outline-3">
<h3 id="org0000034"><span class="section-number-3">1.2.</span> instruction selection</h3>
<div class="outline-text-3" id="text-1-2">
<p>
<a href="https://eli.thegreenplace.net/2013/02/25/a-deeper-look-into-the-llvm-code-generator-part-1">https://eli.thegreenplace.net/2013/02/25/a-deeper-look-into-the-llvm-code-generator-part-1</a>
</p>

<p>
以下面代码为例:
</p>

<div class="org-src-container">
<pre class="src src-C"><span class="org-type">float</span> <span class="org-function-name">MUL</span><span class="org-parenthesis">(</span><span class="org-type">float</span> <span class="org-variable-name">x</span><span class="org-parenthesis">,</span> <span class="org-type">float</span> <span class="org-variable-name">y</span><span class="org-parenthesis">)</span> <span class="org-parenthesis">{</span> <span class="org-keyword">return</span> x + y; <span class="org-parenthesis">}</span>
</pre>
</div>
</div>

<div id="outline-container-org0000004" class="outline-4">
<h4 id="org0000004"><span class="section-number-4">1.2.1.</span> llir</h4>
<div class="outline-text-4" id="text-1-2-1">
<pre class="example" id="org0000003">
$&gt; riscv-clang test.c -emit-llvm -c -O2
$&gt; riscv-llvm-dis test.bc
$&gt; cat test.ll
...
define dso_local float @MUL(float noundef %x, float noundef %y) local_unnamed_addr #0 {
entry:
  %add = fadd float %x, %y
  ret float %add
}
...
</pre>

<p>
llc 接受几个参数, 可以显示 SelectionDAG 不同阶段的 dag:
</p>

<ul class="org-ul">
<li><p>
init
</p>

<p>
通过 <code>--view-dag-combine1-dags</code> 可以查看 init 之后 (combine1 之前) 的 SDAG
</p></li>

<li><p>
combine1
</p>

<p>
通过 <code>--view-legalize-dags</code> 查看 combine1 之后 (legalize 之前的) SDAG, 以下同理
</p></li>

<li><p>
legalize
</p>

<p>
&#x2013;view-dag-combine2-dags
</p></li>

<li><p>
combine2
</p>

<p>
&#x2013;view-isel-dags
</p></li>

<li><p>
isel
</p>

<p>
-view-sched-dags
</p></li>

<li>sched</li>
</ul>
</div>
</div>

<div id="outline-container-org0000009" class="outline-4">
<h4 id="org0000009"><span class="section-number-4">1.2.2.</span> SelectionDAG</h4>
<div class="outline-text-4" id="text-1-2-2">
<p>
<code>SelectionDAGBuilder</code> 用来生成最初的 SDAG (SelectionDAG), 这个过程基本是 target 无关的, 但 target 可以实现 LowerCall, LowerReturn 等在 DAG 中生成 target 相关的
node, RISC-V 相关的代码主要在 <code>RISCVISelLowering.cpp</code>, 实际上, 生成原始的
SDAG/combine/legalize 相关的代码称为 TargetLowering
</p>

<pre class="example" id="org0000007">
$&gt; riscv-llc test.bc -view-dag-combine1-dags
$&gt; dot -Tpng tmp/dag.MUL-cb5dd4.dot -o a.png
</pre>


<div id="org0000008" class="figure">
<p><img src="../extra/llvm_selection_dag.png" alt="llvm_selection_dag.png" />
</p>
</div>

<p>
其中 DAG 中 node 的类型例如 fadd 定义在 <code>ISDOpcodes.h</code>, 和 gcc 的 <a href="gcc_backend.html#ID-cc581233-c9a4-47c9-b392-64e03af4b454">optab</a> 有些类似
</p>

<p>
可以把 SDAG 看做 gcc <a href="gcc_backend.html#ID-a354364f-e048-4d6f-b780-0271f16dfd6a">rtl</a>, 但与 gcc 不同的是, 生成 SDAG 时并不需要 td, td 中定义的 pattern 只是用来 isel 时做匹配.
</p>
</div>
</div>

<div id="outline-container-org000000c" class="outline-4">
<h4 id="org000000c"><span class="section-number-4">1.2.3.</span> combine</h4>
<div class="outline-text-4" id="text-1-2-3">
<p>
<code>DAGCombiner</code> 是在 SDAG 上做的 optimization, 这个过程是 target 相关的: 它会执行
target 定义的 <code>PerformDAGCombine</code>, 例如 <code>RISCVTargetLowering::PerformDAGCombine</code>
</p>

<p>
例如, 通过 <code>combineSelectAndUse</code> 把 `(sub x, (select cond, 0, c))` 替换为
`(select cond, x, (sub x, c))`
</p>

<p>
DAGCombiner 在 legalize 前后都会进行, 它的任务和 isel 时的 pattern 匹配有些类似,
相当于把 isel 时的一些复杂的匹配拿出来用代码实现了.
</p>
</div>
</div>

<div id="outline-container-org000001b" class="outline-4">
<h4 id="org000001b"><span class="section-number-4">1.2.4.</span> legalize</h4>
<div class="outline-text-4" id="text-1-2-4">
<p>
如果 target 不支持 SDAG 的某个 node, 需要在 legalize 时转换成 target 支持的
node, 或者生成对 libcall 的调用, 这个过程是 target 相关的.
</p>

<p>
<code>RISCVTargetLowering</code> 负责告诉 <code>SelectionDAGLegalize</code> 哪些 opcode 需要进行哪种形式的 legalize: expand, promotion, libcall, custom
</p>
</div>

<div id="outline-container-org000000f" class="outline-5">
<h5 id="org000000f"><span class="section-number-5">1.2.4.1.</span> expand</h5>
<div class="outline-text-5" id="text-1-2-4-1">
<p>
假设 target 声明不支持 SUB, 且其 operation action 为 expand, 则 legalize 时会针对 SUB 调用 <code>ExpandNode</code>, 后者会把 SUB(A,B) 替换成 ADD(A,-B). 如果 expand 失败
(例如 target 不支持 ADD 或 XOR), 则最终会变成一个 libcall.
</p>

<p>
expand 的规则是和 target 无关的, ExpandNode 针对某些 opcode 实现了一系列的
expand 规则, target 只需要提供 <code>isOperationLegal</code> 的信息即可
</p>

<div class="org-src-container">
<pre class="src src-C">bool <span class="org-type">SelectionDAGLegalize</span>::ExpandNode<span class="org-parenthesis">(</span><span class="org-type">SDNode</span> *<span class="org-variable-name">Node</span><span class="org-parenthesis">)</span> <span class="org-parenthesis">{</span>
    <span class="org-keyword">switch</span> <span class="org-parenthesis">(</span>Node-&gt;getOpcode<span class="org-parenthesis">())</span> <span class="org-parenthesis">{</span>
        <span class="org-keyword">case</span> ISD::SUB: <span class="org-parenthesis">{</span>
            <span class="org-type">EVT</span> <span class="org-variable-name">VT</span> = Node-&gt;getValueType<span class="org-parenthesis">(</span>0<span class="org-parenthesis">)</span>;
            assert<span class="org-parenthesis">(</span>
                TLI.isOperationLegalOrCustom<span class="org-parenthesis">(</span>ISD::ADD<span class="org-parenthesis">,</span> VT<span class="org-parenthesis">)</span> &amp;&amp;
                TLI.isOperationLegalOrCustom<span class="org-parenthesis">(</span>ISD::XOR<span class="org-parenthesis">,</span> VT<span class="org-parenthesis">)</span> &amp;&amp;
                <span class="org-string">"Don't know how to expand this subtraction!"</span><span class="org-parenthesis">)</span>;
            <span class="org-comment-delimiter">/* </span><span class="org-comment">-A = (~A) + 1</span><span class="org-comment-delimiter"> */</span>
            Tmp1 = DAG.getNOT<span class="org-parenthesis">(</span>dl<span class="org-parenthesis">,</span> Node-&gt;getOperand<span class="org-parenthesis">(</span>1<span class="org-parenthesis">),</span> VT<span class="org-parenthesis">)</span>;
            Tmp1 =
                DAG.getNode<span class="org-parenthesis">(</span>ISD::ADD<span class="org-parenthesis">,</span> dl<span class="org-parenthesis">,</span> VT<span class="org-parenthesis">,</span> Tmp1<span class="org-parenthesis">,</span> DAG.getConstant<span class="org-parenthesis">(</span>1<span class="org-parenthesis">,</span> dl<span class="org-parenthesis">,</span> VT<span class="org-parenthesis">))</span>;
            Results.push_back<span class="org-parenthesis">(</span>
                DAG.getNode<span class="org-parenthesis">(</span>ISD::ADD<span class="org-parenthesis">,</span> dl<span class="org-parenthesis">,</span> VT<span class="org-parenthesis">,</span> Node-&gt;getOperand<span class="org-parenthesis">(</span>0<span class="org-parenthesis">),</span> Tmp1<span class="org-parenthesis">))</span>;
            <span class="org-keyword">break</span>;
        <span class="org-parenthesis">}</span>
    <span class="org-parenthesis">}</span>
<span class="org-parenthesis">}</span>
</pre>
</div>

<p>
gcc 的 <code>optabs.cc</code> 中也有类似 expand 的处理, 以 abs 为例, 在 <code>expand_abs</code> 时会检查 abs_optab 是否在 md 中有对应的实现, 如果没有, 则按预定义的规则进行 expand
</p>
</div>
</div>

<div id="outline-container-org0000012" class="outline-5">
<h5 id="org0000012"><span class="section-number-5">1.2.4.2.</span> promotion</h5>
<div class="outline-text-5" id="text-1-2-4-2">
<p>
假设 fadd 不支持 f16, 通过 <code>PromoteNode</code> 可以把 f16 promote 成 f32, 再把结果转换为
f16
</p>
</div>
</div>

<div id="outline-container-org0000015" class="outline-5">
<h5 id="org0000015"><span class="section-number-5">1.2.4.3.</span> libcall</h5>
<div class="outline-text-5" id="text-1-2-4-3">
<p>
类似于 gcc <a href="gcc_backend.html#ID-c1ff5b55-a6cd-41c5-aab9-248f52262030">optab_libfunc</a>
</p>
</div>
</div>

<div id="outline-container-org0000018" class="outline-5">
<h5 id="org0000018"><span class="section-number-5">1.2.4.4.</span> custom</h5>
<div class="outline-text-5" id="text-1-2-4-4">
<p>
expand, promotion, libcall 相当于某种形式的 legalize 模板, custom 则需要完全由
target 决定如何 legalize 某个 opcode, 例如 <code>RISCVTargetLowering::LowerOperation</code>
和 <code>RISCVTargetLowering::ReplaceNodeResults</code>
</p>

<p>
custom 和 gcc 中的 <code>define_expand</code> 有些类似
</p>
</div>
</div>
</div>

<div id="outline-container-org0000024" class="outline-4">
<h4 id="org0000024"><span class="section-number-4">1.2.5.</span> MachineDAG</h4>
<div class="outline-text-4" id="text-1-2-5">
<p>
<code>DoInstructionSelection</code> 的作用是根据 target description (td) 中定义的 pattern和
predicate 去匹配对应的 target instruction, 把 SelectionDAG 转换为MachineDAG. 和
gcc 的 recog 类似. 生成 MachineDAG 是 isel 的主要功能, 称为 SelectionDAGISel
</p>

<p>
例如 <code>RSICVInstInfoF.td</code> 中定义的关于 FADD_S 的 pattern:
</p>

<pre class="example" id="org000001e">
def : PatFprFprDynFrm&lt;any_fadd, FADD_S, FPR32&gt;;
</pre>

<p>
具体的匹配过程为:
</p>

<ol class="org-ol">
<li>llvm-tblgen 通过 `-gen-dag-isel` 参数扫描 td 文件, 生成 <code>RISCVGenDAGISel.inc</code>,
后者与 gcc 的 recog 类似, 是一个巨大的 switch-case</li>

<li><code>SelectionDAGISel</code> 会扫描 SelectionDAG, 根据 RISCVGenDAGISel.inc 中的 pattern
把 SelectionDAG 转换为 MachineDAG</li>
</ol>

<p>
通过 `riscv-llc test.bc -view-sched-dags` 查看 isel 的结果为:
</p>


<div id="org000001f" class="figure">
<p><img src="../extra/llvm_inst_dag.png" alt="llvm_inst_dag.png" />
</p>
</div>

<p>
通过 `llc test.bc -debug` 生成 isel debug 信息:
</p>

<pre class="example" id="org0000020">
ISEL: Starting selection on root node: t5: f32 = fadd t2, t4
ISEL: Starting pattern match
  Initial Opcode index to 1373928
  TypeSwitch[f32] from 1373932 to 1373969
Creating constant: t9: i64 = TargetConstant&lt;7&gt;
  Morphed node: t5: f32 = FADD_S nofpexcept t2, t4, TargetConstant:i64&lt;7&gt;
ISEL: Match complete!
</pre>

<p>
debug 中的 opcode index 是 RISCVGenDAGISel.inc 中 <code>MatcherTable</code> 中的偏移量.
</p>

<p>
下面的 RISCVGenDAGISel.inc, 相当于下面的 switch-case 代码:
</p>

<div class="org-src-container">
<pre class="src src-C"><span class="org-keyword">switch</span> <span class="org-parenthesis">(</span>opcode<span class="org-parenthesis">)</span>:
  <span class="org-keyword">case</span> `fadd`:
    <span class="org-keyword">switch</span> <span class="org-parenthesis">(</span>return_type<span class="org-parenthesis">)</span>:
      <span class="org-keyword">case</span> f16:
        <span class="org-comment-delimiter">/* </span><span class="org-comment">...</span><span class="org-comment-delimiter"> */</span>
        <span class="org-keyword">break</span>;
      <span class="org-keyword">case</span> f32:
        <span class="org-keyword">if</span> check_pattern_predicate <span class="org-parenthesis">(</span>35<span class="org-parenthesis">)</span>:
          <span class="org-keyword">return</span> FADD_S
</pre>
</div>

<p>
RISCVGenDAGISel.inc:
</p>

<pre class="example" id="org0000021">
/*1373923*/ /*SwitchOpcode*/ 1|128,11|128,1/*17793*/, TARGET_VAL(ISD::FADD),// -&gt;1391721
/*1373928*/  OPC_Scope, 106, /*-&gt;1374036*/ // 9 children in Scope
/*1373930*/   OPC_RecordChild0, // #0 = $rs1
/*1373931*/   OPC_RecordChild1, // #1 = $rs2
/*1373932*/   OPC_SwitchType /*3 cases */, 32, MVT::f16,// -&gt;1373967
...
/*1373967*/   /*SwitchType*/ 32, MVT::f32,// -&gt;1374001
/*1373969*/    OPC_Scope, 14, /*-&gt;1373985*/ // 2 children in Scope
/*1373971*/     OPC_CheckPatternPredicate, 35, // (Subtarget-&gt;hasStdExtF()) &amp;&amp; (MF-&gt;getSubtarget().checkFeatures("+64bit"))
/*1373973*/     OPC_EmitInteger, MVT::i64, 14,
/*1373976*/     OPC_MorphNodeTo1, TARGET_VAL(RISCV::FADD_S), 0,
                   MVT::f32, 3/*#Ops*/, 0, 1, 2,
               // Src: (fadd:{ *:[f32] } FPR32:{ *:[f32] }:$rs1, FPR32:{ *:[f32] }:$rs2) - Complexity = 3
               // Dst: (FADD_S:{ *:[f32] } ?:{ *:[f32] }:$rs1, ?:{ *:[f32] }:$rs2, 7:{ *:[i64] })
</pre>

<p>
OPC_Scope 相当于 switch&#x2026;case 中当前 case 的大小.
</p>

<p>
inc 中的 `SwitchOpcode` 和 `MVT:F32` 的 case 是通过 td 中的 pat 生成的:
</p>

<pre class="example" id="org0000022">
def : PatFprFprDynFrm&lt;any_fadd, FADD_S, FPR32&gt;;
</pre>

<p>
`OPC_CheckPatternPredicate, 35` 和  是根据 FADD_S 要求的 predicate 生成的:
</p>

<pre class="example" id="org0000023">
defm FADD_S : FPALU_rr_frm_m&lt;0b0000000, "fadd.s", FINX&gt;;
</pre>

<p>
其中 FINX 通过 tablegen 展开后会包含 hasStdExtF 这个 predicate
</p>

<p>
另外, td 文件除了包含 isel 需要的 pattern, 还包含 codegen 需要的汇编指令和机器指令信息, scheduler 需要的 sched 信息, disassembler 需要的汇编和机器指令信息以及寄存器信息等.
</p>
</div>
</div>

<div id="outline-container-org0000027" class="outline-4">
<h4 id="org0000027"><span class="section-number-4">1.2.6.</span> peephole</h4>
<div class="outline-text-4" id="text-1-2-6">
<p>
PostprocessISelDAG 可以在生成 MachineDAG 后对它进行一些 peephole 优化
</p>
</div>
</div>
</div>

<div id="outline-container-org000002b" class="outline-3">
<h3 id="org000002b"><span class="section-number-3">1.3.</span> MachineInstr</h3>
<div class="outline-text-3" id="text-1-3">
<p>
instruction selection 的输出是 MachineDAG, scheduler 会通过 InstrEmitter 的
EmitMachineNode 把 MachineDAG 转换为 <code>MachineInstr</code>.
</p>

<p>
通过 `llc test.bc -print-after-all` 能看到生成的 MachineInstr:
</p>

<pre class="example" id="org000002d">
# *** IR Dump After Finalize ISel and expand pseudo-instructions (finalize-isel) ***:
# Machine code for function foo: IsSSA, TracksLiveness
Frame Objects:
  fi#0: size=8, align=8, at location [SP]
  fi#1: size=8, align=8, at location [SP]
Function Live Ins: $x10 in %0, $x11 in %1

bb.0.entry:
  liveins: $x10, $x11
  %1:gpr = COPY $x11
  %0:gpr = COPY $x10
  SD %0:gpr, %stack.0.x.addr, 0 :: (store (s64) into %ir.x.addr)
  SD %1:gpr, %stack.1.y.addr, 0 :: (store (s64) into %ir.y.addr)
  %2:gpr = LD %stack.1.y.addr, 0 :: (dereferenceable load (s64) from %ir.y.addr)
  %3:gpr = LD %stack.0.x.addr, 0 :: (dereferenceable load (s64) from %ir.x.addr)
  %4:gpr = nsw SUB killed %3:gpr, killed %2:gpr
  SD killed %4:gpr, %stack.0.x.addr, 0 :: (store (s64) into %ir.x.addr)
  PseudoRET
</pre>

<p>
MachineInstr 包含许多对优化有用的信息, 后续各种 MachineFunctionPass 可以通过操作
MachineInstr 进行各种优化, 有点类似于 gcc 的 rtl?
</p>
</div>
</div>

<div id="outline-container-org0000033" class="outline-3">
<h3 id="org0000033"><span class="section-number-3">1.4.</span> scheduler</h3>
<div class="outline-text-3" id="text-1-4">
<p>
scheduler 的输入是一系列的 MachineInstr, 使用的 schedule 信息来自 tablegen, 包括
</p>

<ul class="org-ul">
<li>Latency</li>
<li>ResourceCycles</li>
<li>ProcResourceKind</li>
</ul>

<p>
例如:
</p>

<pre class="example" id="org0000031">
defm FSQRT_S : FPUnaryOp_r_frm_m&lt;0b0101100, 0b00000, FFINX, "fsqrt.s"&gt;,
               Sched&lt;[WriteFSqrt32, ReadFSqrt32]&gt;;

def : WriteRes&lt;WriteFSqrt32, [SiFive7PipeB, SiFive7FDiv]&gt; { let Latency = 27;
                                                          let ResourceCycles = [1, 26]; }
</pre>

<p>
表示 FSQRT_S 需要使用两个 `cpu unit`/`proc resource` 分别为 SiFive7PipeB,
SiFive7FDiv, 指令的 latency 为 27, SiFive7PipeB 需要一个 cycle, SiFive7FDiv 需要
26 个 cycle.
</p>

<p>
这个定义与 gcc sifive7.md 中的定义是一致的:
</p>

<pre class="example" id="org0000032">
(define_insn_reservation "sifive_7_fdiv_s" 27
  (and (eq_attr "tune" "sifive_7")
       (eq_attr "type" "fdiv,fsqrt")
       (eq_attr "mode" "SF"))
  "sifive_7_B,sifive_7_fpu*26")
</pre>
</div>
</div>

<div id="outline-container-org000003a" class="outline-3">
<h3 id="org000003a"><span class="section-number-3">1.5.</span> codegen</h3>
<div class="outline-text-3" id="text-1-5">
<p>
AsmPrinter 的 emitFunction 会把 MachineInstr 转换为 MCInst, 然后再通过
MCCodeEmitter 的 encodeInstruction 生成最终的 binary
</p>
</div>
</div>
</div>
</div>
<div id="postamble" class="status">

<p class="author">Author: sunway@dogdog.run<br />
Date: 2022-05-11 Wed 13:44<br />
Last updated: 2023-12-15 Fri 16:02</p>
<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/4.0/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/4.0/88x31.png" /></a>
</div>
</body>
</html>