TimeQuest Timing Analyzer report for Part3
Thu May 22 19:43:05 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Recovery: 'Clock'
 15. Slow Model Removal: 'Clock'
 16. Slow Model Minimum Pulse Width: 'Clock'
 17. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'Clock'
 30. Fast Model Hold: 'Clock'
 31. Fast Model Recovery: 'Clock'
 32. Fast Model Removal: 'Clock'
 33. Fast Model Minimum Pulse Width: 'Clock'
 34. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Multicorner Timing Analysis Summary
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Progagation Delay
 47. Minimum Progagation Delay
 48. Setup Transfers
 49. Hold Transfers
 50. Recovery Transfers
 51. Removal Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Part3                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Part3.sdc     ; OK     ; Thu May 22 19:43:04 2014 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; Clock               ; Base ; 10.000  ; 100.0 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }            ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 234.25 MHz ; 163.03 MHz      ; Clock      ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 5.731 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.669 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 8.272 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 1.171 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Clock               ; 1.933  ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                    ;
+-------+---------------------------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+------------+--------------+-------------+--------------+------------+------------+
; 5.731 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.303      ;
; 5.731 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.303      ;
; 5.731 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.303      ;
; 5.731 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.303      ;
; 5.732 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; -0.003     ; 4.301      ;
; 5.767 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.267      ;
; 5.767 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.267      ;
; 5.767 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.267      ;
; 5.767 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.267      ;
; 5.768 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; -0.003     ; 4.265      ;
; 5.782 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.252      ;
; 5.782 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.252      ;
; 5.782 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.252      ;
; 5.782 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.252      ;
; 5.783 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; -0.003     ; 4.250      ;
; 5.795 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.239      ;
; 5.795 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.239      ;
; 5.795 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.239      ;
; 5.795 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.239      ;
; 5.796 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; -0.003     ; 4.237      ;
; 5.875 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.159      ;
; 5.875 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.159      ;
; 5.875 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.159      ;
; 5.875 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.159      ;
; 5.876 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; -0.003     ; 4.157      ;
; 5.902 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.132      ;
; 5.902 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.132      ;
; 5.902 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.132      ;
; 5.902 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.132      ;
; 5.903 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; -0.003     ; 4.130      ;
; 5.985 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.049      ;
; 5.985 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.049      ;
; 5.985 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.049      ;
; 5.985 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.049      ;
; 5.986 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; -0.003     ; 4.047      ;
; 6.002 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 4.038      ;
; 6.002 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 4.038      ;
; 6.002 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 4.038      ;
; 6.002 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 4.038      ;
; 6.002 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 4.038      ;
; 6.002 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 4.038      ;
; 6.002 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 4.038      ;
; 6.002 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 4.038      ;
; 6.003 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; 0.003      ; 4.036      ;
; 6.003 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; 0.003      ; 4.036      ;
; 6.008 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.026      ;
; 6.008 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.026      ;
; 6.008 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.026      ;
; 6.008 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.026      ;
; 6.009 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; -0.003     ; 4.024      ;
; 6.016 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.018      ;
; 6.016 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.018      ;
; 6.016 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.018      ;
; 6.016 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.018      ;
; 6.017 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; -0.003     ; 4.016      ;
; 6.034 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.000      ;
; 6.034 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.000      ;
; 6.034 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.000      ;
; 6.034 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 4.000      ;
; 6.035 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.998      ;
; 6.105 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; muxAddr[4] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.924      ;
; 6.105 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; muxAddr[3] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.924      ;
; 6.105 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; muxAddr[2] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.924      ;
; 6.105 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; muxAddr[1] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.924      ;
; 6.105 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; muxAddr[0] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.924      ;
; 6.105 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; en_delay   ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.924      ;
; 6.132 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 3.902      ;
; 6.132 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 3.902      ;
; 6.132 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 3.902      ;
; 6.132 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; -0.002     ; 3.902      ;
; 6.133 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; -0.003     ; 3.900      ;
; 6.137 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.903      ;
; 6.137 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.903      ;
; 6.137 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.903      ;
; 6.137 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.903      ;
; 6.138 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; 0.003      ; 3.901      ;
; 6.141 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; muxAddr[4] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.888      ;
; 6.141 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; muxAddr[3] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.888      ;
; 6.141 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; muxAddr[2] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.888      ;
; 6.141 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; muxAddr[1] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.888      ;
; 6.141 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; muxAddr[0] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.888      ;
; 6.141 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; en_delay   ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.888      ;
; 6.156 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; muxAddr[4] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.873      ;
; 6.156 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; muxAddr[3] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.873      ;
; 6.156 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; muxAddr[2] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.873      ;
; 6.156 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; muxAddr[1] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.873      ;
; 6.156 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; muxAddr[0] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.873      ;
; 6.156 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; en_delay   ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.873      ;
; 6.169 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; muxAddr[4] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.860      ;
; 6.169 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; muxAddr[3] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.860      ;
; 6.169 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; muxAddr[2] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.860      ;
; 6.169 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; muxAddr[1] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.860      ;
; 6.169 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; muxAddr[0] ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.860      ;
; 6.169 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; en_delay   ; Clock        ; Clock       ; 10.000       ; -0.007     ; 3.860      ;
; 6.195 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.845      ;
; 6.195 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; rdAddr[1]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.845      ;
; 6.195 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; rdAddr[2]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.845      ;
; 6.195 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; rdAddr[3]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.845      ;
; 6.196 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; rdAddr[4]  ; Clock        ; Clock       ; 10.000       ; 0.003      ; 3.843      ;
; 6.227 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; rdAddr[0]  ; Clock        ; Clock       ; 10.000       ; 0.004      ; 3.813      ;
+-------+---------------------------------------------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                                             ;
+-------+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.669 ; muxAddr[3]                                        ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg4 ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.959      ;
; 0.677 ; muxAddr[4]                                        ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg5 ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.967      ;
; 0.679 ; muxAddr[0]                                        ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg1 ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.969      ;
; 0.680 ; muxAddr[1]                                        ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg2 ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.970      ;
; 0.682 ; muxAddr[2]                                        ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg3 ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.972      ;
; 0.795 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.806 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.075      ;
; 0.811 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.081      ;
; 0.843 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.113      ;
; 1.088 ; en_delay                                          ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_we_reg       ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.378      ;
; 1.178 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.189 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.191 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.457      ;
; 1.192 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.458      ;
; 1.194 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.460      ;
; 1.196 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.229 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.231 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.499      ;
; 1.249 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.515      ;
; 1.260 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.263 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.265 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.267 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.275 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.006      ; 1.547      ;
; 1.281 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.547      ;
; 1.290 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.556      ;
; 1.294 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; ACLR                                                                                                                                                               ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.559      ;
; 1.300 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.566      ;
; 1.302 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.304 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.570      ;
; 1.304 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.570      ;
; 1.320 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.586      ;
; 1.329 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.006      ; 1.601      ;
; 1.331 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.333 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.599      ;
; 1.334 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.600      ;
; 1.336 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.602      ;
; 1.338 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.605      ;
; 1.339 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.605      ;
; 1.346 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.006      ; 1.618      ;
; 1.352 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.618      ;
; 1.361 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.627      ;
; 1.371 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.637      ;
; 1.373 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.639      ;
; 1.373 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.639      ;
; 1.373 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.639      ;
; 1.373 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.639      ;
; 1.375 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.641      ;
; 1.391 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.657      ;
; 1.392 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.658      ;
; 1.400 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.006      ; 1.672      ;
; 1.400 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.006      ; 1.672      ;
; 1.404 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.670      ;
+-------+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Clock'                                                                                                                ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.272 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 1.771      ;
; 8.272 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 1.771      ;
; 8.272 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 1.771      ;
; 8.272 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 1.771      ;
; 8.272 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 1.771      ;
; 8.272 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 1.771      ;
; 8.272 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 1.771      ;
; 8.272 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 1.771      ;
; 8.272 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 1.771      ;
; 8.272 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 1.771      ;
; 8.272 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 1.771      ;
; 8.272 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 1.771      ;
; 8.272 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 1.771      ;
; 8.599 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 1.438      ;
; 8.599 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 1.438      ;
; 8.599 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 1.438      ;
; 8.599 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 1.438      ;
; 8.599 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 1.438      ;
; 8.599 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 1.438      ;
; 8.599 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 1.438      ;
; 8.599 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 1.438      ;
; 8.599 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 1.438      ;
; 8.599 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 1.438      ;
; 8.599 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; Clock        ; Clock       ; 10.000       ; 0.001      ; 1.438      ;
; 8.599 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; Clock        ; Clock       ; 10.000       ; 0.001      ; 1.438      ;
; 8.599 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; Clock        ; Clock       ; 10.000       ; 0.001      ; 1.438      ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Clock'                                                                                                                 ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.171 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.438      ;
; 1.171 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.438      ;
; 1.171 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.438      ;
; 1.171 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.438      ;
; 1.171 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.438      ;
; 1.171 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.438      ;
; 1.171 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.438      ;
; 1.171 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.438      ;
; 1.171 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.438      ;
; 1.171 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.438      ;
; 1.171 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.438      ;
; 1.171 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.438      ;
; 1.171 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.438      ;
; 1.498 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.771      ;
; 1.498 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.771      ;
; 1.498 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.771      ;
; 1.498 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.771      ;
; 1.498 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.771      ;
; 1.498 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.771      ;
; 1.498 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.771      ;
; 1.498 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.771      ;
; 1.498 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.771      ;
; 1.498 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.771      ;
; 1.498 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.771      ;
; 1.498 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.771      ;
; 1.498 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 1.771      ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                                                            ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                             ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg0 ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg0 ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg1 ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg1 ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg2 ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg2 ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg3 ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg3 ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg4 ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg4 ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg5 ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg5 ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg1  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg1  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg2  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg2  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg3  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg3  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg4  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg4  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg5  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg5  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg6  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg6  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg7  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg7  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_we_reg       ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_we_reg       ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a1~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a1~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a2~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a2~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a3~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a3~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a4~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a4~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a5~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a5~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a6~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a6~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a7~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a7~porta_memory_reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACLR                                                                                                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACLR                                                                                                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; en_delay                                                                                                                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; en_delay                                                                                                                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                                                                                   ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
;  KEY[0]   ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
; SW[*]     ; Clock      ; 6.870 ; 6.870 ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; 1.061 ; 1.061 ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; 0.225 ; 0.225 ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; 0.083 ; 0.083 ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; 0.452 ; 0.452 ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; 0.195 ; 0.195 ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; 0.336 ; 0.336 ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; 0.275 ; 0.275 ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; 1.085 ; 1.085 ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; 1.310 ; 1.310 ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; 1.158 ; 1.158 ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; 5.628 ; 5.628 ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; 5.525 ; 5.525 ; Rise       ; Clock           ;
;  SW[17]   ; Clock      ; 6.870 ; 6.870 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock      ; -4.204 ; -4.204 ; Rise       ; Clock           ;
;  KEY[0]   ; Clock      ; -4.204 ; -4.204 ; Rise       ; Clock           ;
; SW[*]     ; Clock      ; 0.186  ; 0.186  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; -0.792 ; -0.792 ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; 0.044  ; 0.044  ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; 0.186  ; 0.186  ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; -0.183 ; -0.183 ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; 0.074  ; 0.074  ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; -0.067 ; -0.067 ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; -0.006 ; -0.006 ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; -0.816 ; -0.816 ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; -1.080 ; -1.080 ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; -0.928 ; -0.928 ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; -4.625 ; -4.625 ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; -5.398 ; -5.398 ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; -5.295 ; -5.295 ; Rise       ; Clock           ;
;  SW[17]   ; Clock      ; -4.987 ; -4.987 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock      ; 12.562 ; 12.562 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 12.546 ; 12.546 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 12.537 ; 12.537 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 12.562 ; 12.562 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 12.322 ; 12.322 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 12.297 ; 12.297 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 12.533 ; 12.533 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 12.320 ; 12.320 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 11.677 ; 11.677 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 11.677 ; 11.677 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 11.667 ; 11.667 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 11.265 ; 11.265 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 11.224 ; 11.224 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 11.258 ; 11.258 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 11.503 ; 11.503 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 11.466 ; 11.466 ; Rise       ; Clock           ;
; HEX2[*]   ; Clock      ; 7.407  ; 7.407  ; Rise       ; Clock           ;
;  HEX2[0]  ; Clock      ; 7.407  ; 7.407  ; Rise       ; Clock           ;
;  HEX2[1]  ; Clock      ; 7.388  ; 7.388  ; Rise       ; Clock           ;
;  HEX2[2]  ; Clock      ; 7.114  ; 7.114  ; Rise       ; Clock           ;
;  HEX2[3]  ; Clock      ; 7.397  ; 7.397  ; Rise       ; Clock           ;
;  HEX2[4]  ; Clock      ; 7.139  ; 7.139  ; Rise       ; Clock           ;
;  HEX2[5]  ; Clock      ; 7.287  ; 7.287  ; Rise       ; Clock           ;
;  HEX2[6]  ; Clock      ; 7.128  ; 7.128  ; Rise       ; Clock           ;
; HEX3[*]   ; Clock      ; 7.132  ; 7.132  ; Rise       ; Clock           ;
;  HEX3[0]  ; Clock      ; 7.127  ; 7.127  ; Rise       ; Clock           ;
;  HEX3[3]  ; Clock      ; 7.132  ; 7.132  ; Rise       ; Clock           ;
;  HEX3[4]  ; Clock      ; 7.132  ; 7.132  ; Rise       ; Clock           ;
;  HEX3[5]  ; Clock      ; 6.780  ; 6.780  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock      ; 11.724 ; 11.724 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 11.999 ; 11.999 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 11.965 ; 11.965 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 11.986 ; 11.986 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 11.749 ; 11.749 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 11.744 ; 11.744 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 11.945 ; 11.945 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 11.724 ; 11.724 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 10.834 ; 10.834 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 11.324 ; 11.324 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 11.278 ; 11.278 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 10.875 ; 10.875 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 10.834 ; 10.834 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 10.898 ; 10.898 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 11.123 ; 11.123 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 11.082 ; 11.082 ; Rise       ; Clock           ;
; HEX2[*]   ; Clock      ; 6.809  ; 6.809  ; Rise       ; Clock           ;
;  HEX2[0]  ; Clock      ; 7.101  ; 7.101  ; Rise       ; Clock           ;
;  HEX2[1]  ; Clock      ; 7.082  ; 7.082  ; Rise       ; Clock           ;
;  HEX2[2]  ; Clock      ; 6.809  ; 6.809  ; Rise       ; Clock           ;
;  HEX2[3]  ; Clock      ; 7.087  ; 7.087  ; Rise       ; Clock           ;
;  HEX2[4]  ; Clock      ; 6.829  ; 6.829  ; Rise       ; Clock           ;
;  HEX2[5]  ; Clock      ; 6.978  ; 6.978  ; Rise       ; Clock           ;
;  HEX2[6]  ; Clock      ; 6.818  ; 6.818  ; Rise       ; Clock           ;
; HEX3[*]   ; Clock      ; 6.780  ; 6.780  ; Rise       ; Clock           ;
;  HEX3[0]  ; Clock      ; 7.127  ; 7.127  ; Rise       ; Clock           ;
;  HEX3[3]  ; Clock      ; 7.132  ; 7.132  ; Rise       ; Clock           ;
;  HEX3[4]  ; Clock      ; 7.132  ; 7.132  ; Rise       ; Clock           ;
;  HEX3[5]  ; Clock      ; 6.780  ; 6.780  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX4[0]     ; 7.062  ; 7.062  ; 7.062  ; 7.062  ;
; SW[0]      ; HEX4[1]     ; 7.083  ; 7.083  ; 7.083  ; 7.083  ;
; SW[0]      ; HEX4[2]     ;        ; 7.057  ; 7.057  ;        ;
; SW[0]      ; HEX4[3]     ; 7.345  ; 7.345  ; 7.345  ; 7.345  ;
; SW[0]      ; HEX4[4]     ; 7.357  ;        ;        ; 7.357  ;
; SW[0]      ; HEX4[5]     ; 7.373  ;        ;        ; 7.373  ;
; SW[0]      ; HEX4[6]     ; 7.380  ; 7.380  ; 7.380  ; 7.380  ;
; SW[0]      ; LEDR[0]     ; 7.311  ;        ;        ; 7.311  ;
; SW[1]      ; HEX4[0]     ; 7.264  ; 7.264  ; 7.264  ; 7.264  ;
; SW[1]      ; HEX4[1]     ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SW[1]      ; HEX4[2]     ; 7.297  ;        ;        ; 7.297  ;
; SW[1]      ; HEX4[3]     ; 7.563  ; 7.563  ; 7.563  ; 7.563  ;
; SW[1]      ; HEX4[4]     ;        ; 7.567  ; 7.567  ;        ;
; SW[1]      ; HEX4[5]     ; 7.587  ; 7.587  ; 7.587  ; 7.587  ;
; SW[1]      ; HEX4[6]     ; 7.593  ; 7.593  ; 7.593  ; 7.593  ;
; SW[1]      ; LEDR[1]     ; 5.302  ;        ;        ; 5.302  ;
; SW[2]      ; HEX4[0]     ; 6.980  ; 6.980  ; 6.980  ; 6.980  ;
; SW[2]      ; HEX4[1]     ; 6.999  ;        ;        ; 6.999  ;
; SW[2]      ; HEX4[2]     ; 6.999  ; 6.999  ; 6.999  ; 6.999  ;
; SW[2]      ; HEX4[3]     ; 7.264  ; 7.264  ; 7.264  ; 7.264  ;
; SW[2]      ; HEX4[4]     ; 7.272  ; 7.272  ; 7.272  ; 7.272  ;
; SW[2]      ; HEX4[5]     ; 7.289  ; 7.289  ; 7.289  ; 7.289  ;
; SW[2]      ; HEX4[6]     ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SW[2]      ; LEDR[2]     ; 5.993  ;        ;        ; 5.993  ;
; SW[3]      ; HEX4[0]     ; 6.444  ; 6.444  ; 6.444  ; 6.444  ;
; SW[3]      ; HEX4[1]     ; 6.446  ; 6.446  ; 6.446  ; 6.446  ;
; SW[3]      ; HEX4[2]     ; 6.446  ; 6.446  ; 6.446  ; 6.446  ;
; SW[3]      ; HEX4[3]     ; 6.717  ; 6.717  ; 6.717  ; 6.717  ;
; SW[3]      ; HEX4[4]     ;        ; 6.731  ; 6.731  ;        ;
; SW[3]      ; HEX4[5]     ; 6.745  ; 6.745  ; 6.745  ; 6.745  ;
; SW[3]      ; HEX4[6]     ; 6.751  ; 6.751  ; 6.751  ; 6.751  ;
; SW[3]      ; LEDR[3]     ; 5.614  ;        ;        ; 5.614  ;
; SW[4]      ; HEX5[0]     ; 6.890  ; 6.890  ; 6.890  ; 6.890  ;
; SW[4]      ; HEX5[1]     ; 6.870  ; 6.870  ; 6.870  ; 6.870  ;
; SW[4]      ; HEX5[2]     ;        ; 6.836  ; 6.836  ;        ;
; SW[4]      ; HEX5[3]     ; 7.183  ; 7.183  ; 7.183  ; 7.183  ;
; SW[4]      ; HEX5[4]     ; 7.165  ;        ;        ; 7.165  ;
; SW[4]      ; HEX5[5]     ; 7.175  ;        ;        ; 7.175  ;
; SW[4]      ; HEX5[6]     ; 7.202  ; 7.202  ; 7.202  ; 7.202  ;
; SW[4]      ; LEDR[4]     ; 5.338  ;        ;        ; 5.338  ;
; SW[5]      ; HEX5[0]     ; 6.903  ; 6.903  ; 6.903  ; 6.903  ;
; SW[5]      ; HEX5[1]     ; 6.883  ; 6.883  ; 6.883  ; 6.883  ;
; SW[5]      ; HEX5[2]     ; 6.876  ;        ;        ; 6.876  ;
; SW[5]      ; HEX5[3]     ; 7.201  ; 7.201  ; 7.201  ; 7.201  ;
; SW[5]      ; HEX5[4]     ;        ; 7.176  ; 7.176  ;        ;
; SW[5]      ; HEX5[5]     ; 7.188  ; 7.188  ; 7.188  ; 7.188  ;
; SW[5]      ; HEX5[6]     ; 7.215  ; 7.215  ; 7.215  ; 7.215  ;
; SW[5]      ; LEDR[5]     ; 5.762  ;        ;        ; 5.762  ;
; SW[6]      ; HEX5[0]     ; 6.304  ; 6.304  ; 6.304  ; 6.304  ;
; SW[6]      ; HEX5[1]     ; 6.273  ;        ;        ; 6.273  ;
; SW[6]      ; HEX5[2]     ; 6.278  ; 6.278  ; 6.278  ; 6.278  ;
; SW[6]      ; HEX5[3]     ; 6.599  ; 6.599  ; 6.599  ; 6.599  ;
; SW[6]      ; HEX5[4]     ; 6.567  ; 6.567  ; 6.567  ; 6.567  ;
; SW[6]      ; HEX5[5]     ; 6.576  ; 6.576  ; 6.576  ; 6.576  ;
; SW[6]      ; HEX5[6]     ; 6.604  ; 6.604  ; 6.604  ; 6.604  ;
; SW[6]      ; LEDR[6]     ; 5.489  ;        ;        ; 5.489  ;
; SW[7]      ; HEX5[0]     ; 6.793  ; 6.793  ; 6.793  ; 6.793  ;
; SW[7]      ; HEX5[1]     ; 6.773  ; 6.773  ; 6.773  ; 6.773  ;
; SW[7]      ; HEX5[2]     ; 6.767  ; 6.767  ; 6.767  ; 6.767  ;
; SW[7]      ; HEX5[3]     ; 7.090  ; 7.090  ; 7.090  ; 7.090  ;
; SW[7]      ; HEX5[4]     ;        ; 7.067  ; 7.067  ;        ;
; SW[7]      ; HEX5[5]     ; 7.077  ; 7.077  ; 7.077  ; 7.077  ;
; SW[7]      ; HEX5[6]     ; 7.104  ; 7.104  ; 7.104  ; 7.104  ;
; SW[7]      ; LEDR[7]     ; 6.354  ;        ;        ; 6.354  ;
; SW[8]      ; LEDR[8]     ; 5.924  ;        ;        ; 5.924  ;
; SW[9]      ; LEDR[9]     ; 6.266  ;        ;        ; 6.266  ;
; SW[10]     ; LEDR[10]    ; 5.736  ;        ;        ; 5.736  ;
; SW[11]     ; HEX6[0]     ; 6.095  ; 6.095  ; 6.095  ; 6.095  ;
; SW[11]     ; HEX6[1]     ; 8.979  ; 8.979  ; 8.979  ; 8.979  ;
; SW[11]     ; HEX6[2]     ;        ; 11.287 ; 11.287 ;        ;
; SW[11]     ; HEX6[3]     ; 10.651 ; 10.651 ; 10.651 ; 10.651 ;
; SW[11]     ; HEX6[4]     ; 9.001  ;        ;        ; 9.001  ;
; SW[11]     ; HEX6[5]     ; 10.448 ;        ;        ; 10.448 ;
; SW[11]     ; HEX6[6]     ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; SW[11]     ; LEDR[11]    ; 5.709  ;        ;        ; 5.709  ;
; SW[12]     ; HEX6[0]     ; 5.971  ; 5.971  ; 5.971  ; 5.971  ;
; SW[12]     ; HEX6[1]     ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; SW[12]     ; HEX6[2]     ; 11.588 ;        ;        ; 11.588 ;
; SW[12]     ; HEX6[3]     ; 10.946 ; 10.946 ; 10.946 ; 10.946 ;
; SW[12]     ; HEX6[4]     ;        ; 9.271  ; 9.271  ;        ;
; SW[12]     ; HEX6[5]     ; 10.745 ; 10.745 ; 10.745 ; 10.745 ;
; SW[12]     ; HEX6[6]     ; 9.739  ; 9.739  ; 9.739  ; 9.739  ;
; SW[12]     ; LEDR[12]    ; 6.651  ;        ;        ; 6.651  ;
; SW[13]     ; HEX6[0]     ; 9.482  ; 9.482  ; 9.482  ; 9.482  ;
; SW[13]     ; HEX6[1]     ; 12.832 ;        ;        ; 12.832 ;
; SW[13]     ; HEX6[2]     ; 15.138 ; 15.138 ; 15.138 ; 15.138 ;
; SW[13]     ; HEX6[3]     ; 14.495 ; 14.495 ; 14.495 ; 14.495 ;
; SW[13]     ; HEX6[4]     ; 12.853 ; 12.853 ; 12.853 ; 12.853 ;
; SW[13]     ; HEX6[5]     ; 14.271 ; 14.271 ; 14.271 ; 14.271 ;
; SW[13]     ; HEX6[6]     ; 13.285 ; 13.285 ; 13.285 ; 13.285 ;
; SW[13]     ; LEDR[13]    ; 9.813  ;        ;        ; 9.813  ;
; SW[14]     ; HEX6[0]     ; 9.515  ; 9.515  ; 9.515  ; 9.515  ;
; SW[14]     ; HEX6[1]     ; 13.429 ; 13.429 ; 13.429 ; 13.429 ;
; SW[14]     ; HEX6[2]     ; 15.738 ; 15.738 ; 15.738 ; 15.738 ;
; SW[14]     ; HEX6[3]     ; 15.106 ; 15.106 ; 15.106 ; 15.106 ;
; SW[14]     ; HEX6[4]     ;        ; 13.451 ; 13.451 ;        ;
; SW[14]     ; HEX6[5]     ; 14.902 ; 14.902 ; 14.902 ; 14.902 ;
; SW[14]     ; HEX6[6]     ; 13.889 ; 13.889 ; 13.889 ; 13.889 ;
; SW[14]     ; LEDR[14]    ; 9.497  ;        ;        ; 9.497  ;
; SW[15]     ; HEX7[0]     ; 8.917  ;        ;        ; 8.917  ;
; SW[15]     ; HEX7[3]     ; 8.887  ;        ;        ; 8.887  ;
; SW[15]     ; HEX7[4]     ; 8.887  ;        ;        ; 8.887  ;
; SW[15]     ; HEX7[5]     ; 9.197  ;        ;        ; 9.197  ;
; SW[15]     ; LEDR[15]    ; 10.624 ;        ;        ; 10.624 ;
; SW[16]     ; LEDR[16]    ; 9.649  ;        ;        ; 9.649  ;
; SW[17]     ; LEDG[0]     ; 10.175 ;        ;        ; 10.175 ;
; SW[17]     ; LEDR[17]    ; 9.840  ;        ;        ; 9.840  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX4[0]     ; 7.062  ; 7.062  ; 7.062  ; 7.062  ;
; SW[0]      ; HEX4[1]     ; 7.083  ; 7.083  ; 7.083  ; 7.083  ;
; SW[0]      ; HEX4[2]     ;        ; 7.057  ; 7.057  ;        ;
; SW[0]      ; HEX4[3]     ; 7.345  ; 7.345  ; 7.345  ; 7.345  ;
; SW[0]      ; HEX4[4]     ; 7.357  ;        ;        ; 7.357  ;
; SW[0]      ; HEX4[5]     ; 7.373  ;        ;        ; 7.373  ;
; SW[0]      ; HEX4[6]     ; 7.380  ; 7.380  ; 7.380  ; 7.380  ;
; SW[0]      ; LEDR[0]     ; 7.311  ;        ;        ; 7.311  ;
; SW[1]      ; HEX4[0]     ; 7.264  ; 7.264  ; 7.264  ; 7.264  ;
; SW[1]      ; HEX4[1]     ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SW[1]      ; HEX4[2]     ; 7.297  ;        ;        ; 7.297  ;
; SW[1]      ; HEX4[3]     ; 7.563  ; 7.563  ; 7.563  ; 7.563  ;
; SW[1]      ; HEX4[4]     ;        ; 7.567  ; 7.567  ;        ;
; SW[1]      ; HEX4[5]     ; 7.587  ; 7.587  ; 7.587  ; 7.587  ;
; SW[1]      ; HEX4[6]     ; 7.593  ; 7.593  ; 7.593  ; 7.593  ;
; SW[1]      ; LEDR[1]     ; 5.302  ;        ;        ; 5.302  ;
; SW[2]      ; HEX4[0]     ; 6.980  ; 6.980  ; 6.980  ; 6.980  ;
; SW[2]      ; HEX4[1]     ; 6.999  ;        ;        ; 6.999  ;
; SW[2]      ; HEX4[2]     ; 6.999  ; 6.999  ; 6.999  ; 6.999  ;
; SW[2]      ; HEX4[3]     ; 7.264  ; 7.264  ; 7.264  ; 7.264  ;
; SW[2]      ; HEX4[4]     ; 7.272  ; 7.272  ; 7.272  ; 7.272  ;
; SW[2]      ; HEX4[5]     ; 7.289  ; 7.289  ; 7.289  ; 7.289  ;
; SW[2]      ; HEX4[6]     ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SW[2]      ; LEDR[2]     ; 5.993  ;        ;        ; 5.993  ;
; SW[3]      ; HEX4[0]     ; 6.444  ; 6.444  ; 6.444  ; 6.444  ;
; SW[3]      ; HEX4[1]     ; 6.446  ; 6.446  ; 6.446  ; 6.446  ;
; SW[3]      ; HEX4[2]     ; 6.446  ; 6.446  ; 6.446  ; 6.446  ;
; SW[3]      ; HEX4[3]     ; 6.717  ; 6.717  ; 6.717  ; 6.717  ;
; SW[3]      ; HEX4[4]     ;        ; 6.731  ; 6.731  ;        ;
; SW[3]      ; HEX4[5]     ; 6.745  ; 6.745  ; 6.745  ; 6.745  ;
; SW[3]      ; HEX4[6]     ; 6.751  ; 6.751  ; 6.751  ; 6.751  ;
; SW[3]      ; LEDR[3]     ; 5.614  ;        ;        ; 5.614  ;
; SW[4]      ; HEX5[0]     ; 6.890  ; 6.890  ; 6.890  ; 6.890  ;
; SW[4]      ; HEX5[1]     ; 6.870  ; 6.870  ; 6.870  ; 6.870  ;
; SW[4]      ; HEX5[2]     ;        ; 6.836  ; 6.836  ;        ;
; SW[4]      ; HEX5[3]     ; 7.183  ; 7.183  ; 7.183  ; 7.183  ;
; SW[4]      ; HEX5[4]     ; 7.165  ;        ;        ; 7.165  ;
; SW[4]      ; HEX5[5]     ; 7.175  ;        ;        ; 7.175  ;
; SW[4]      ; HEX5[6]     ; 7.202  ; 7.202  ; 7.202  ; 7.202  ;
; SW[4]      ; LEDR[4]     ; 5.338  ;        ;        ; 5.338  ;
; SW[5]      ; HEX5[0]     ; 6.903  ; 6.903  ; 6.903  ; 6.903  ;
; SW[5]      ; HEX5[1]     ; 6.883  ; 6.883  ; 6.883  ; 6.883  ;
; SW[5]      ; HEX5[2]     ; 6.876  ;        ;        ; 6.876  ;
; SW[5]      ; HEX5[3]     ; 7.201  ; 7.201  ; 7.201  ; 7.201  ;
; SW[5]      ; HEX5[4]     ;        ; 7.176  ; 7.176  ;        ;
; SW[5]      ; HEX5[5]     ; 7.188  ; 7.188  ; 7.188  ; 7.188  ;
; SW[5]      ; HEX5[6]     ; 7.215  ; 7.215  ; 7.215  ; 7.215  ;
; SW[5]      ; LEDR[5]     ; 5.762  ;        ;        ; 5.762  ;
; SW[6]      ; HEX5[0]     ; 6.304  ; 6.304  ; 6.304  ; 6.304  ;
; SW[6]      ; HEX5[1]     ; 6.273  ;        ;        ; 6.273  ;
; SW[6]      ; HEX5[2]     ; 6.278  ; 6.278  ; 6.278  ; 6.278  ;
; SW[6]      ; HEX5[3]     ; 6.599  ; 6.599  ; 6.599  ; 6.599  ;
; SW[6]      ; HEX5[4]     ; 6.567  ; 6.567  ; 6.567  ; 6.567  ;
; SW[6]      ; HEX5[5]     ; 6.576  ; 6.576  ; 6.576  ; 6.576  ;
; SW[6]      ; HEX5[6]     ; 6.604  ; 6.604  ; 6.604  ; 6.604  ;
; SW[6]      ; LEDR[6]     ; 5.489  ;        ;        ; 5.489  ;
; SW[7]      ; HEX5[0]     ; 6.793  ; 6.793  ; 6.793  ; 6.793  ;
; SW[7]      ; HEX5[1]     ; 6.773  ; 6.773  ; 6.773  ; 6.773  ;
; SW[7]      ; HEX5[2]     ; 6.767  ; 6.767  ; 6.767  ; 6.767  ;
; SW[7]      ; HEX5[3]     ; 7.090  ; 7.090  ; 7.090  ; 7.090  ;
; SW[7]      ; HEX5[4]     ;        ; 7.067  ; 7.067  ;        ;
; SW[7]      ; HEX5[5]     ; 7.077  ; 7.077  ; 7.077  ; 7.077  ;
; SW[7]      ; HEX5[6]     ; 7.104  ; 7.104  ; 7.104  ; 7.104  ;
; SW[7]      ; LEDR[7]     ; 6.354  ;        ;        ; 6.354  ;
; SW[8]      ; LEDR[8]     ; 5.924  ;        ;        ; 5.924  ;
; SW[9]      ; LEDR[9]     ; 6.266  ;        ;        ; 6.266  ;
; SW[10]     ; LEDR[10]    ; 5.736  ;        ;        ; 5.736  ;
; SW[11]     ; HEX6[0]     ; 6.095  ; 6.095  ; 6.095  ; 6.095  ;
; SW[11]     ; HEX6[1]     ; 8.979  ; 8.979  ; 8.979  ; 8.979  ;
; SW[11]     ; HEX6[2]     ;        ; 11.287 ; 11.287 ;        ;
; SW[11]     ; HEX6[3]     ; 10.651 ; 10.651 ; 10.651 ; 10.651 ;
; SW[11]     ; HEX6[4]     ; 9.001  ;        ;        ; 9.001  ;
; SW[11]     ; HEX6[5]     ; 10.448 ;        ;        ; 10.448 ;
; SW[11]     ; HEX6[6]     ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; SW[11]     ; LEDR[11]    ; 5.709  ;        ;        ; 5.709  ;
; SW[12]     ; HEX6[0]     ; 5.971  ; 5.971  ; 5.971  ; 5.971  ;
; SW[12]     ; HEX6[1]     ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; SW[12]     ; HEX6[2]     ; 11.588 ;        ;        ; 11.588 ;
; SW[12]     ; HEX6[3]     ; 10.946 ; 10.946 ; 10.946 ; 10.946 ;
; SW[12]     ; HEX6[4]     ;        ; 9.271  ; 9.271  ;        ;
; SW[12]     ; HEX6[5]     ; 10.745 ; 10.745 ; 10.745 ; 10.745 ;
; SW[12]     ; HEX6[6]     ; 9.739  ; 9.739  ; 9.739  ; 9.739  ;
; SW[12]     ; LEDR[12]    ; 6.651  ;        ;        ; 6.651  ;
; SW[13]     ; HEX6[0]     ; 9.482  ; 9.482  ; 9.482  ; 9.482  ;
; SW[13]     ; HEX6[1]     ; 12.832 ;        ;        ; 12.832 ;
; SW[13]     ; HEX6[2]     ; 15.138 ; 15.138 ; 15.138 ; 15.138 ;
; SW[13]     ; HEX6[3]     ; 14.495 ; 14.495 ; 14.495 ; 14.495 ;
; SW[13]     ; HEX6[4]     ; 12.853 ; 12.853 ; 12.853 ; 12.853 ;
; SW[13]     ; HEX6[5]     ; 14.271 ; 14.271 ; 14.271 ; 14.271 ;
; SW[13]     ; HEX6[6]     ; 13.285 ; 13.285 ; 13.285 ; 13.285 ;
; SW[13]     ; LEDR[13]    ; 9.813  ;        ;        ; 9.813  ;
; SW[14]     ; HEX6[0]     ; 9.515  ; 9.515  ; 9.515  ; 9.515  ;
; SW[14]     ; HEX6[1]     ; 13.429 ; 13.429 ; 13.429 ; 13.429 ;
; SW[14]     ; HEX6[2]     ; 15.738 ; 15.738 ; 15.738 ; 15.738 ;
; SW[14]     ; HEX6[3]     ; 15.106 ; 15.106 ; 15.106 ; 15.106 ;
; SW[14]     ; HEX6[4]     ;        ; 13.451 ; 13.451 ;        ;
; SW[14]     ; HEX6[5]     ; 14.902 ; 14.902 ; 14.902 ; 14.902 ;
; SW[14]     ; HEX6[6]     ; 13.889 ; 13.889 ; 13.889 ; 13.889 ;
; SW[14]     ; LEDR[14]    ; 9.497  ;        ;        ; 9.497  ;
; SW[15]     ; HEX7[0]     ; 8.917  ;        ;        ; 8.917  ;
; SW[15]     ; HEX7[3]     ; 8.887  ;        ;        ; 8.887  ;
; SW[15]     ; HEX7[4]     ; 8.887  ;        ;        ; 8.887  ;
; SW[15]     ; HEX7[5]     ; 9.197  ;        ;        ; 9.197  ;
; SW[15]     ; LEDR[15]    ; 10.624 ;        ;        ; 10.624 ;
; SW[16]     ; LEDR[16]    ; 9.649  ;        ;        ; 9.649  ;
; SW[17]     ; LEDG[0]     ; 10.175 ;        ;        ; 10.175 ;
; SW[17]     ; LEDR[17]    ; 9.840  ;        ;        ; 9.840  ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 7.540 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.279 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 9.093 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.652 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Clock               ; 1.933  ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                         ; To Node                                                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg0 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg1 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a1~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg2 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a2~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg3 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a3~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg4 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a4~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg5 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a5~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg6 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a6~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg7 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a7~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.989 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                 ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.043      ;
; 7.989 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                 ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.043      ;
; 7.989 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                 ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.043      ;
; 7.989 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                 ; rdAddr[3]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.043      ;
; 7.990 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                 ; rdAddr[4]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; -0.001     ; 2.041      ;
; 8.000 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                 ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.032      ;
; 8.000 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                 ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.032      ;
; 8.000 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                 ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.032      ;
; 8.000 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                 ; rdAddr[3]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.032      ;
; 8.001 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                 ; rdAddr[4]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; -0.001     ; 2.030      ;
; 8.004 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                 ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.028      ;
; 8.004 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                 ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.028      ;
; 8.004 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                 ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.028      ;
; 8.004 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                 ; rdAddr[3]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.028      ;
; 8.005 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                 ; rdAddr[4]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; -0.001     ; 2.026      ;
; 8.007 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                 ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.025      ;
; 8.007 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                 ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.025      ;
; 8.007 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                 ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.025      ;
; 8.007 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                 ; rdAddr[3]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 2.025      ;
; 8.008 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                 ; rdAddr[4]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; -0.001     ; 2.023      ;
; 8.075 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                 ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.957      ;
; 8.075 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                 ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.957      ;
; 8.075 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                 ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.957      ;
; 8.075 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                 ; rdAddr[3]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.957      ;
; 8.076 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                 ; rdAddr[4]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.955      ;
; 8.079 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                 ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.953      ;
; 8.079 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                 ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.953      ;
; 8.079 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                 ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.953      ;
; 8.079 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                 ; rdAddr[3]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.953      ;
; 8.080 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                 ; rdAddr[4]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.951      ;
; 8.086 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                                                                                  ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.006      ; 1.952      ;
; 8.086 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                                                                                  ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.006      ; 1.952      ;
; 8.086 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                                                                                  ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.006      ; 1.952      ;
; 8.086 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                                                                                  ; rdAddr[3]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.006      ; 1.952      ;
; 8.087 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                                                                                  ; rdAddr[4]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.005      ; 1.950      ;
; 8.102 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                  ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.006      ; 1.936      ;
; 8.102 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                  ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.006      ; 1.936      ;
; 8.102 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                  ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.006      ; 1.936      ;
; 8.102 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                  ; rdAddr[3]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.006      ; 1.936      ;
; 8.103 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                  ; rdAddr[4]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.005      ; 1.934      ;
; 8.107 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                 ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.925      ;
; 8.107 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                 ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.925      ;
; 8.107 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                 ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.925      ;
; 8.107 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                 ; rdAddr[3]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.925      ;
; 8.108 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                 ; rdAddr[4]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.923      ;
; 8.120 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                 ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.912      ;
; 8.120 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                 ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.912      ;
; 8.120 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                 ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.912      ;
; 8.120 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                 ; rdAddr[3]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.912      ;
; 8.121 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                 ; rdAddr[4]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.910      ;
; 8.124 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                 ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.908      ;
; 8.124 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                 ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.908      ;
; 8.124 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                 ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.908      ;
; 8.124 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                 ; rdAddr[3]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.908      ;
; 8.125 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                 ; rdAddr[4]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.906      ;
; 8.128 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                 ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.904      ;
; 8.128 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                 ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.904      ;
; 8.128 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                 ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.904      ;
; 8.128 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                 ; rdAddr[3]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.904      ;
; 8.129 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                 ; rdAddr[4]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.902      ;
; 8.147 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                 ; muxAddr[4]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.878      ;
; 8.147 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                 ; muxAddr[3]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.878      ;
; 8.147 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                 ; muxAddr[2]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.878      ;
; 8.147 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                 ; muxAddr[1]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.878      ;
; 8.147 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                 ; muxAddr[0]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.878      ;
; 8.147 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                 ; en_delay                                                                                                                                                          ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.878      ;
; 8.158 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                 ; muxAddr[4]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.867      ;
; 8.158 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                 ; muxAddr[3]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.867      ;
; 8.158 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                 ; muxAddr[2]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.867      ;
; 8.158 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                 ; muxAddr[1]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.867      ;
; 8.158 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                 ; muxAddr[0]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.867      ;
; 8.158 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                 ; en_delay                                                                                                                                                          ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.867      ;
; 8.162 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                 ; muxAddr[4]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.863      ;
; 8.162 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                 ; muxAddr[3]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.863      ;
; 8.162 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                 ; muxAddr[2]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.863      ;
; 8.162 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                 ; muxAddr[1]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.863      ;
; 8.162 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                 ; muxAddr[0]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.863      ;
; 8.162 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                 ; en_delay                                                                                                                                                          ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.863      ;
; 8.165 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                 ; muxAddr[4]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.860      ;
; 8.165 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                 ; muxAddr[3]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.860      ;
; 8.165 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                 ; muxAddr[2]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.860      ;
; 8.165 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                 ; muxAddr[1]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.860      ;
; 8.165 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                 ; muxAddr[0]                                                                                                                                                        ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.860      ;
; 8.165 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                 ; en_delay                                                                                                                                                          ; Clock        ; Clock       ; 10.000       ; -0.007     ; 1.860      ;
; 8.167 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                 ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.865      ;
; 8.167 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                 ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.865      ;
; 8.167 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                 ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.865      ;
; 8.167 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                 ; rdAddr[3]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.000      ; 1.865      ;
; 8.168 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                 ; rdAddr[4]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; -0.001     ; 1.863      ;
; 8.169 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                                                                                  ; rdAddr[0]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.006      ; 1.869      ;
; 8.169 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                                                                                  ; rdAddr[1]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.006      ; 1.869      ;
; 8.169 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                                                                                  ; rdAddr[2]                                                                                                                                                         ; Clock        ; Clock       ; 10.000       ; 0.006      ; 1.869      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                                             ;
+-------+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.279 ; muxAddr[3]                                        ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg4 ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.479      ;
; 0.283 ; muxAddr[4]                                        ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg5 ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.483      ;
; 0.284 ; muxAddr[0]                                        ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg1 ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.484      ;
; 0.285 ; muxAddr[1]                                        ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg2 ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.485      ;
; 0.286 ; muxAddr[2]                                        ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg3 ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.486      ;
; 0.355 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.361 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.377 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.473 ; en_delay                                          ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_we_reg       ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.673      ;
; 0.493 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.499 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.671      ;
; 0.528 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.680      ;
; 0.534 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.006      ; 0.698      ;
; 0.540 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.552 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.706      ;
; 0.556 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.708      ;
; 0.561 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.571 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; ACLR                                                                                                                                                               ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.722      ;
; 0.571 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.724      ;
; 0.573 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.725      ;
; 0.575 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.006      ; 0.733      ;
; 0.575 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.727      ;
; 0.580 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.006      ; 0.738      ;
; 0.587 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.740      ;
; 0.591 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.743      ;
; 0.596 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.748      ;
; 0.598 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.750      ;
; 0.606 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.758      ;
; 0.607 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.760      ;
; 0.610 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.006      ; 0.768      ;
; 0.610 ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.762      ;
+-------+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Clock'                                                                                                                ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.093 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 0.946      ;
; 9.093 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 0.946      ;
; 9.093 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 0.946      ;
; 9.093 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 0.946      ;
; 9.093 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 0.946      ;
; 9.093 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 0.946      ;
; 9.093 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 0.946      ;
; 9.093 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 0.946      ;
; 9.093 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 0.946      ;
; 9.093 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 0.946      ;
; 9.093 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 0.946      ;
; 9.093 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 0.946      ;
; 9.093 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; Clock        ; Clock       ; 10.000       ; 0.007      ; 0.946      ;
; 9.228 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 0.805      ;
; 9.228 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 0.805      ;
; 9.228 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 0.805      ;
; 9.228 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 0.805      ;
; 9.228 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 0.805      ;
; 9.228 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 0.805      ;
; 9.228 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 0.805      ;
; 9.228 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 0.805      ;
; 9.228 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 0.805      ;
; 9.228 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; Clock        ; Clock       ; 10.000       ; 0.001      ; 0.805      ;
; 9.228 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; Clock        ; Clock       ; 10.000       ; 0.001      ; 0.805      ;
; 9.228 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; Clock        ; Clock       ; 10.000       ; 0.001      ; 0.805      ;
; 9.228 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; Clock        ; Clock       ; 10.000       ; 0.001      ; 0.805      ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Clock'                                                                                                                 ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.652 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[9]  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12] ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.787 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.946      ;
; 0.787 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.946      ;
; 0.787 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.946      ;
; 0.787 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.946      ;
; 0.787 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.946      ;
; 0.787 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.946      ;
; 0.787 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.946      ;
; 0.787 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.946      ;
; 0.787 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.946      ;
; 0.787 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.946      ;
; 0.787 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.946      ;
; 0.787 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.946      ;
; 0.787 ; ACLR      ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25] ; Clock        ; Clock       ; 0.000        ; 0.007      ; 0.946      ;
+-------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                                                            ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                             ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg0 ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg0 ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg1 ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg1 ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg2 ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg2 ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg3 ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg3 ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg4 ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg4 ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg5 ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_address_reg5 ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg1  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg1  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg2  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg2  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg3  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg3  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg4  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg4  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg5  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg5  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg6  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg6  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg7  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_datain_reg7  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_we_reg       ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a0~porta_we_reg       ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a1~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a1~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a2~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a2~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a3~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a3~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a4~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a4~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a5~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a5~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a6~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a6~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a7~porta_memory_reg0  ;
; 1.933 ; 5.000        ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_31k1:auto_generated|altsyncram_mef2:altsyncram1|altsyncram_vb92:altsyncram3|ram_block4a7~porta_memory_reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACLR                                                                                                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACLR                                                                                                                                                               ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; en_delay                                                                                                                                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; en_delay                                                                                                                                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[0]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[10]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[11]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[12]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[13]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[14]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[15]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[16]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[17]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[18]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[19]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[1]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[20]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[21]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[22]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[23]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[24]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[25]                                                                                                                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[2]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[3]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[4]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[5]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[6]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[7]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                                                                                   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; lpm_counter:U1|cntr_vcg:auto_generated|safe_q[8]                                                                                                                   ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock      ; 2.534  ; 2.534  ; Rise       ; Clock           ;
;  KEY[0]   ; Clock      ; 2.534  ; 2.534  ; Rise       ; Clock           ;
; SW[*]     ; Clock      ; 3.665  ; 3.665  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; 0.278  ; 0.278  ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; -0.211 ; -0.211 ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; -0.242 ; -0.242 ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; -0.056 ; -0.056 ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; -0.233 ; -0.233 ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; -0.142 ; -0.142 ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; -0.183 ; -0.183 ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; 0.327  ; 0.327  ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; 0.406  ; 0.406  ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; 0.337  ; 0.337  ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; 2.616  ; 2.616  ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; 3.057  ; 3.057  ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; 2.944  ; 2.944  ; Rise       ; Clock           ;
;  SW[17]   ; Clock      ; 3.665  ; 3.665  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock      ; -2.316 ; -2.316 ; Rise       ; Clock           ;
;  KEY[0]   ; Clock      ; -2.316 ; -2.316 ; Rise       ; Clock           ;
; SW[*]     ; Clock      ; 0.381  ; 0.381  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; -0.139 ; -0.139 ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; 0.350  ; 0.350  ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; 0.381  ; 0.381  ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; 0.195  ; 0.195  ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; 0.372  ; 0.372  ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; 0.281  ; 0.281  ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; 0.322  ; 0.322  ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; -0.188 ; -0.188 ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; -0.286 ; -0.286 ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; -0.217 ; -0.217 ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; -2.496 ; -2.496 ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; -2.937 ; -2.937 ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; -2.824 ; -2.824 ; Rise       ; Clock           ;
;  SW[17]   ; Clock      ; -2.706 ; -2.706 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock      ; 7.099 ; 7.099 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 7.099 ; 7.099 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 7.068 ; 7.068 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 7.092 ; 7.092 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 6.983 ; 6.983 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 6.986 ; 6.986 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 7.072 ; 7.072 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 6.977 ; 6.977 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 6.688 ; 6.688 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 6.688 ; 6.688 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 6.664 ; 6.664 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 6.441 ; 6.441 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 6.410 ; 6.410 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 6.456 ; 6.456 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 6.541 ; 6.541 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 6.537 ; 6.537 ; Rise       ; Clock           ;
; HEX2[*]   ; Clock      ; 4.093 ; 4.093 ; Rise       ; Clock           ;
;  HEX2[0]  ; Clock      ; 4.089 ; 4.089 ; Rise       ; Clock           ;
;  HEX2[1]  ; Clock      ; 4.070 ; 4.070 ; Rise       ; Clock           ;
;  HEX2[2]  ; Clock      ; 3.962 ; 3.962 ; Rise       ; Clock           ;
;  HEX2[3]  ; Clock      ; 4.093 ; 4.093 ; Rise       ; Clock           ;
;  HEX2[4]  ; Clock      ; 3.974 ; 3.974 ; Rise       ; Clock           ;
;  HEX2[5]  ; Clock      ; 4.027 ; 4.027 ; Rise       ; Clock           ;
;  HEX2[6]  ; Clock      ; 3.964 ; 3.964 ; Rise       ; Clock           ;
; HEX3[*]   ; Clock      ; 3.987 ; 3.987 ; Rise       ; Clock           ;
;  HEX3[0]  ; Clock      ; 3.978 ; 3.978 ; Rise       ; Clock           ;
;  HEX3[3]  ; Clock      ; 3.987 ; 3.987 ; Rise       ; Clock           ;
;  HEX3[4]  ; Clock      ; 3.987 ; 3.987 ; Rise       ; Clock           ;
;  HEX3[5]  ; Clock      ; 3.803 ; 3.803 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock      ; 6.731 ; 6.731 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 6.871 ; 6.871 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 6.841 ; 6.841 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 6.857 ; 6.857 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 6.754 ; 6.754 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 6.748 ; 6.748 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 6.827 ; 6.827 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 6.731 ; 6.731 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 6.221 ; 6.221 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 6.499 ; 6.499 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 6.473 ; 6.473 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 6.243 ; 6.243 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 6.221 ; 6.221 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 6.263 ; 6.263 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 6.355 ; 6.355 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 6.350 ; 6.350 ; Rise       ; Clock           ;
; HEX2[*]   ; Clock      ; 3.834 ; 3.834 ; Rise       ; Clock           ;
;  HEX2[0]  ; Clock      ; 3.963 ; 3.963 ; Rise       ; Clock           ;
;  HEX2[1]  ; Clock      ; 3.944 ; 3.944 ; Rise       ; Clock           ;
;  HEX2[2]  ; Clock      ; 3.836 ; 3.836 ; Rise       ; Clock           ;
;  HEX2[3]  ; Clock      ; 3.963 ; 3.963 ; Rise       ; Clock           ;
;  HEX2[4]  ; Clock      ; 3.844 ; 3.844 ; Rise       ; Clock           ;
;  HEX2[5]  ; Clock      ; 3.897 ; 3.897 ; Rise       ; Clock           ;
;  HEX2[6]  ; Clock      ; 3.834 ; 3.834 ; Rise       ; Clock           ;
; HEX3[*]   ; Clock      ; 3.803 ; 3.803 ; Rise       ; Clock           ;
;  HEX3[0]  ; Clock      ; 3.978 ; 3.978 ; Rise       ; Clock           ;
;  HEX3[3]  ; Clock      ; 3.987 ; 3.987 ; Rise       ; Clock           ;
;  HEX3[4]  ; Clock      ; 3.987 ; 3.987 ; Rise       ; Clock           ;
;  HEX3[5]  ; Clock      ; 3.803 ; 3.803 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX4[0]     ; 3.711 ; 3.711 ; 3.711 ; 3.711 ;
; SW[0]      ; HEX4[1]     ; 3.729 ; 3.729 ; 3.729 ; 3.729 ;
; SW[0]      ; HEX4[2]     ;       ; 3.729 ; 3.729 ;       ;
; SW[0]      ; HEX4[3]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[0]      ; HEX4[4]     ; 3.850 ;       ;       ; 3.850 ;
; SW[0]      ; HEX4[5]     ; 3.861 ;       ;       ; 3.861 ;
; SW[0]      ; HEX4[6]     ; 3.864 ; 3.864 ; 3.864 ; 3.864 ;
; SW[0]      ; LEDR[0]     ; 3.959 ;       ;       ; 3.959 ;
; SW[1]      ; HEX4[0]     ; 3.783 ; 3.783 ; 3.783 ; 3.783 ;
; SW[1]      ; HEX4[1]     ; 3.810 ; 3.810 ; 3.810 ; 3.810 ;
; SW[1]      ; HEX4[2]     ; 3.810 ;       ;       ; 3.810 ;
; SW[1]      ; HEX4[3]     ; 3.915 ; 3.915 ; 3.915 ; 3.915 ;
; SW[1]      ; HEX4[4]     ;       ; 3.928 ; 3.928 ;       ;
; SW[1]      ; HEX4[5]     ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; SW[1]      ; HEX4[6]     ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; SW[1]      ; LEDR[1]     ; 2.920 ;       ;       ; 2.920 ;
; SW[2]      ; HEX4[0]     ; 3.677 ; 3.677 ; 3.677 ; 3.677 ;
; SW[2]      ; HEX4[1]     ; 3.694 ;       ;       ; 3.694 ;
; SW[2]      ; HEX4[2]     ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; SW[2]      ; HEX4[3]     ; 3.799 ; 3.799 ; 3.799 ; 3.799 ;
; SW[2]      ; HEX4[4]     ; 3.815 ; 3.815 ; 3.815 ; 3.815 ;
; SW[2]      ; HEX4[5]     ; 3.821 ; 3.821 ; 3.821 ; 3.821 ;
; SW[2]      ; HEX4[6]     ; 3.829 ; 3.829 ; 3.829 ; 3.829 ;
; SW[2]      ; LEDR[2]     ; 3.260 ;       ;       ; 3.260 ;
; SW[3]      ; HEX4[0]     ; 3.389 ; 3.389 ; 3.389 ; 3.389 ;
; SW[3]      ; HEX4[1]     ; 3.390 ; 3.390 ; 3.390 ; 3.390 ;
; SW[3]      ; HEX4[2]     ; 3.393 ; 3.393 ; 3.393 ; 3.393 ;
; SW[3]      ; HEX4[3]     ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[3]      ; HEX4[4]     ;       ; 3.521 ; 3.521 ;       ;
; SW[3]      ; HEX4[5]     ; 3.525 ; 3.525 ; 3.525 ; 3.525 ;
; SW[3]      ; HEX4[6]     ; 3.533 ; 3.533 ; 3.533 ; 3.533 ;
; SW[3]      ; LEDR[3]     ; 3.062 ;       ;       ; 3.062 ;
; SW[4]      ; HEX5[0]     ; 3.604 ; 3.604 ; 3.604 ; 3.604 ;
; SW[4]      ; HEX5[1]     ; 3.583 ; 3.583 ; 3.583 ; 3.583 ;
; SW[4]      ; HEX5[2]     ;       ; 3.574 ; 3.574 ;       ;
; SW[4]      ; HEX5[3]     ; 3.734 ; 3.734 ; 3.734 ; 3.734 ;
; SW[4]      ; HEX5[4]     ; 3.716 ;       ;       ; 3.716 ;
; SW[4]      ; HEX5[5]     ; 3.727 ;       ;       ; 3.727 ;
; SW[4]      ; HEX5[6]     ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; SW[4]      ; LEDR[4]     ; 2.900 ;       ;       ; 2.900 ;
; SW[5]      ; HEX5[0]     ; 3.638 ; 3.638 ; 3.638 ; 3.638 ;
; SW[5]      ; HEX5[1]     ; 3.617 ; 3.617 ; 3.617 ; 3.617 ;
; SW[5]      ; HEX5[2]     ; 3.607 ;       ;       ; 3.607 ;
; SW[5]      ; HEX5[3]     ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; SW[5]      ; HEX5[4]     ;       ; 3.751 ; 3.751 ;       ;
; SW[5]      ; HEX5[5]     ; 3.756 ; 3.756 ; 3.756 ; 3.756 ;
; SW[5]      ; HEX5[6]     ; 3.778 ; 3.778 ; 3.778 ; 3.778 ;
; SW[5]      ; LEDR[5]     ; 3.118 ;       ;       ; 3.118 ;
; SW[6]      ; HEX5[0]     ; 3.333 ; 3.333 ; 3.333 ; 3.333 ;
; SW[6]      ; HEX5[1]     ; 3.300 ;       ;       ; 3.300 ;
; SW[6]      ; HEX5[2]     ; 3.305 ; 3.305 ; 3.305 ; 3.305 ;
; SW[6]      ; HEX5[3]     ; 3.462 ; 3.462 ; 3.462 ; 3.462 ;
; SW[6]      ; HEX5[4]     ; 3.437 ; 3.437 ; 3.437 ; 3.437 ;
; SW[6]      ; HEX5[5]     ; 3.442 ; 3.442 ; 3.442 ; 3.442 ;
; SW[6]      ; HEX5[6]     ; 3.463 ; 3.463 ; 3.463 ; 3.463 ;
; SW[6]      ; LEDR[6]     ; 2.981 ;       ;       ; 2.981 ;
; SW[7]      ; HEX5[0]     ; 3.604 ; 3.604 ; 3.604 ; 3.604 ;
; SW[7]      ; HEX5[1]     ; 3.582 ; 3.582 ; 3.582 ; 3.582 ;
; SW[7]      ; HEX5[2]     ; 3.577 ; 3.577 ; 3.577 ; 3.577 ;
; SW[7]      ; HEX5[3]     ; 3.733 ; 3.733 ; 3.733 ; 3.733 ;
; SW[7]      ; HEX5[4]     ;       ; 3.715 ; 3.715 ;       ;
; SW[7]      ; HEX5[5]     ; 3.722 ; 3.722 ; 3.722 ; 3.722 ;
; SW[7]      ; HEX5[6]     ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; SW[7]      ; LEDR[7]     ; 3.502 ;       ;       ; 3.502 ;
; SW[8]      ; LEDR[8]     ; 3.264 ;       ;       ; 3.264 ;
; SW[9]      ; LEDR[9]     ; 3.437 ;       ;       ; 3.437 ;
; SW[10]     ; LEDR[10]    ; 3.153 ;       ;       ; 3.153 ;
; SW[11]     ; HEX6[0]     ; 3.139 ; 3.139 ; 3.139 ; 3.139 ;
; SW[11]     ; HEX6[1]     ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; SW[11]     ; HEX6[2]     ;       ; 5.840 ; 5.840 ;       ;
; SW[11]     ; HEX6[3]     ; 5.557 ; 5.557 ; 5.557 ; 5.557 ;
; SW[11]     ; HEX6[4]     ; 4.762 ;       ;       ; 4.762 ;
; SW[11]     ; HEX6[5]     ; 5.433 ;       ;       ; 5.433 ;
; SW[11]     ; HEX6[6]     ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; SW[11]     ; LEDR[11]    ; 3.135 ;       ;       ; 3.135 ;
; SW[12]     ; HEX6[0]     ; 3.083 ; 3.083 ; 3.083 ; 3.083 ;
; SW[12]     ; HEX6[1]     ; 4.873 ; 4.873 ; 4.873 ; 4.873 ;
; SW[12]     ; HEX6[2]     ; 5.981 ;       ;       ; 5.981 ;
; SW[12]     ; HEX6[3]     ; 5.690 ; 5.690 ; 5.690 ; 5.690 ;
; SW[12]     ; HEX6[4]     ;       ; 4.897 ; 4.897 ;       ;
; SW[12]     ; HEX6[5]     ; 5.567 ; 5.567 ; 5.567 ; 5.567 ;
; SW[12]     ; HEX6[6]     ; 5.054 ; 5.054 ; 5.054 ; 5.054 ;
; SW[12]     ; LEDR[12]    ; 3.638 ;       ;       ; 3.638 ;
; SW[13]     ; HEX6[0]     ; 5.310 ; 5.310 ; 5.310 ; 5.310 ;
; SW[13]     ; HEX6[1]     ; 7.072 ;       ;       ; 7.072 ;
; SW[13]     ; HEX6[2]     ; 8.185 ; 8.185 ; 8.185 ; 8.185 ;
; SW[13]     ; HEX6[3]     ; 7.891 ; 7.891 ; 7.891 ; 7.891 ;
; SW[13]     ; HEX6[4]     ; 7.098 ; 7.098 ; 7.098 ; 7.098 ;
; SW[13]     ; HEX6[5]     ; 7.770 ; 7.770 ; 7.770 ; 7.770 ;
; SW[13]     ; HEX6[6]     ; 7.255 ; 7.255 ; 7.255 ; 7.255 ;
; SW[13]     ; LEDR[13]    ; 5.605 ;       ;       ; 5.605 ;
; SW[14]     ; HEX6[0]     ; 5.324 ; 5.324 ; 5.324 ; 5.324 ;
; SW[14]     ; HEX6[1]     ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; SW[14]     ; HEX6[2]     ; 8.543 ; 8.543 ; 8.543 ; 8.543 ;
; SW[14]     ; HEX6[3]     ; 8.261 ; 8.261 ; 8.261 ; 8.261 ;
; SW[14]     ; HEX6[4]     ;       ; 7.462 ; 7.462 ;       ;
; SW[14]     ; HEX6[5]     ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; SW[14]     ; HEX6[6]     ; 7.624 ; 7.624 ; 7.624 ; 7.624 ;
; SW[14]     ; LEDR[14]    ; 5.530 ;       ;       ; 5.530 ;
; SW[15]     ; HEX7[0]     ; 5.125 ;       ;       ; 5.125 ;
; SW[15]     ; HEX7[3]     ; 5.095 ;       ;       ; 5.095 ;
; SW[15]     ; HEX7[4]     ; 5.095 ;       ;       ; 5.095 ;
; SW[15]     ; HEX7[5]     ; 5.248 ;       ;       ; 5.248 ;
; SW[15]     ; LEDR[15]    ; 6.073 ;       ;       ; 6.073 ;
; SW[16]     ; LEDR[16]    ; 5.561 ;       ;       ; 5.561 ;
; SW[17]     ; LEDG[0]     ; 5.853 ;       ;       ; 5.853 ;
; SW[17]     ; LEDR[17]    ; 5.637 ;       ;       ; 5.637 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX4[0]     ; 3.711 ; 3.711 ; 3.711 ; 3.711 ;
; SW[0]      ; HEX4[1]     ; 3.729 ; 3.729 ; 3.729 ; 3.729 ;
; SW[0]      ; HEX4[2]     ;       ; 3.729 ; 3.729 ;       ;
; SW[0]      ; HEX4[3]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[0]      ; HEX4[4]     ; 3.850 ;       ;       ; 3.850 ;
; SW[0]      ; HEX4[5]     ; 3.861 ;       ;       ; 3.861 ;
; SW[0]      ; HEX4[6]     ; 3.864 ; 3.864 ; 3.864 ; 3.864 ;
; SW[0]      ; LEDR[0]     ; 3.959 ;       ;       ; 3.959 ;
; SW[1]      ; HEX4[0]     ; 3.783 ; 3.783 ; 3.783 ; 3.783 ;
; SW[1]      ; HEX4[1]     ; 3.810 ; 3.810 ; 3.810 ; 3.810 ;
; SW[1]      ; HEX4[2]     ; 3.810 ;       ;       ; 3.810 ;
; SW[1]      ; HEX4[3]     ; 3.915 ; 3.915 ; 3.915 ; 3.915 ;
; SW[1]      ; HEX4[4]     ;       ; 3.928 ; 3.928 ;       ;
; SW[1]      ; HEX4[5]     ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; SW[1]      ; HEX4[6]     ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; SW[1]      ; LEDR[1]     ; 2.920 ;       ;       ; 2.920 ;
; SW[2]      ; HEX4[0]     ; 3.677 ; 3.677 ; 3.677 ; 3.677 ;
; SW[2]      ; HEX4[1]     ; 3.694 ;       ;       ; 3.694 ;
; SW[2]      ; HEX4[2]     ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; SW[2]      ; HEX4[3]     ; 3.799 ; 3.799 ; 3.799 ; 3.799 ;
; SW[2]      ; HEX4[4]     ; 3.815 ; 3.815 ; 3.815 ; 3.815 ;
; SW[2]      ; HEX4[5]     ; 3.821 ; 3.821 ; 3.821 ; 3.821 ;
; SW[2]      ; HEX4[6]     ; 3.829 ; 3.829 ; 3.829 ; 3.829 ;
; SW[2]      ; LEDR[2]     ; 3.260 ;       ;       ; 3.260 ;
; SW[3]      ; HEX4[0]     ; 3.389 ; 3.389 ; 3.389 ; 3.389 ;
; SW[3]      ; HEX4[1]     ; 3.390 ; 3.390 ; 3.390 ; 3.390 ;
; SW[3]      ; HEX4[2]     ; 3.393 ; 3.393 ; 3.393 ; 3.393 ;
; SW[3]      ; HEX4[3]     ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[3]      ; HEX4[4]     ;       ; 3.521 ; 3.521 ;       ;
; SW[3]      ; HEX4[5]     ; 3.525 ; 3.525 ; 3.525 ; 3.525 ;
; SW[3]      ; HEX4[6]     ; 3.533 ; 3.533 ; 3.533 ; 3.533 ;
; SW[3]      ; LEDR[3]     ; 3.062 ;       ;       ; 3.062 ;
; SW[4]      ; HEX5[0]     ; 3.604 ; 3.604 ; 3.604 ; 3.604 ;
; SW[4]      ; HEX5[1]     ; 3.583 ; 3.583 ; 3.583 ; 3.583 ;
; SW[4]      ; HEX5[2]     ;       ; 3.574 ; 3.574 ;       ;
; SW[4]      ; HEX5[3]     ; 3.734 ; 3.734 ; 3.734 ; 3.734 ;
; SW[4]      ; HEX5[4]     ; 3.716 ;       ;       ; 3.716 ;
; SW[4]      ; HEX5[5]     ; 3.727 ;       ;       ; 3.727 ;
; SW[4]      ; HEX5[6]     ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; SW[4]      ; LEDR[4]     ; 2.900 ;       ;       ; 2.900 ;
; SW[5]      ; HEX5[0]     ; 3.638 ; 3.638 ; 3.638 ; 3.638 ;
; SW[5]      ; HEX5[1]     ; 3.617 ; 3.617 ; 3.617 ; 3.617 ;
; SW[5]      ; HEX5[2]     ; 3.607 ;       ;       ; 3.607 ;
; SW[5]      ; HEX5[3]     ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; SW[5]      ; HEX5[4]     ;       ; 3.751 ; 3.751 ;       ;
; SW[5]      ; HEX5[5]     ; 3.756 ; 3.756 ; 3.756 ; 3.756 ;
; SW[5]      ; HEX5[6]     ; 3.778 ; 3.778 ; 3.778 ; 3.778 ;
; SW[5]      ; LEDR[5]     ; 3.118 ;       ;       ; 3.118 ;
; SW[6]      ; HEX5[0]     ; 3.333 ; 3.333 ; 3.333 ; 3.333 ;
; SW[6]      ; HEX5[1]     ; 3.300 ;       ;       ; 3.300 ;
; SW[6]      ; HEX5[2]     ; 3.305 ; 3.305 ; 3.305 ; 3.305 ;
; SW[6]      ; HEX5[3]     ; 3.462 ; 3.462 ; 3.462 ; 3.462 ;
; SW[6]      ; HEX5[4]     ; 3.437 ; 3.437 ; 3.437 ; 3.437 ;
; SW[6]      ; HEX5[5]     ; 3.442 ; 3.442 ; 3.442 ; 3.442 ;
; SW[6]      ; HEX5[6]     ; 3.463 ; 3.463 ; 3.463 ; 3.463 ;
; SW[6]      ; LEDR[6]     ; 2.981 ;       ;       ; 2.981 ;
; SW[7]      ; HEX5[0]     ; 3.604 ; 3.604 ; 3.604 ; 3.604 ;
; SW[7]      ; HEX5[1]     ; 3.582 ; 3.582 ; 3.582 ; 3.582 ;
; SW[7]      ; HEX5[2]     ; 3.577 ; 3.577 ; 3.577 ; 3.577 ;
; SW[7]      ; HEX5[3]     ; 3.733 ; 3.733 ; 3.733 ; 3.733 ;
; SW[7]      ; HEX5[4]     ;       ; 3.715 ; 3.715 ;       ;
; SW[7]      ; HEX5[5]     ; 3.722 ; 3.722 ; 3.722 ; 3.722 ;
; SW[7]      ; HEX5[6]     ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; SW[7]      ; LEDR[7]     ; 3.502 ;       ;       ; 3.502 ;
; SW[8]      ; LEDR[8]     ; 3.264 ;       ;       ; 3.264 ;
; SW[9]      ; LEDR[9]     ; 3.437 ;       ;       ; 3.437 ;
; SW[10]     ; LEDR[10]    ; 3.153 ;       ;       ; 3.153 ;
; SW[11]     ; HEX6[0]     ; 3.139 ; 3.139 ; 3.139 ; 3.139 ;
; SW[11]     ; HEX6[1]     ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; SW[11]     ; HEX6[2]     ;       ; 5.840 ; 5.840 ;       ;
; SW[11]     ; HEX6[3]     ; 5.557 ; 5.557 ; 5.557 ; 5.557 ;
; SW[11]     ; HEX6[4]     ; 4.762 ;       ;       ; 4.762 ;
; SW[11]     ; HEX6[5]     ; 5.433 ;       ;       ; 5.433 ;
; SW[11]     ; HEX6[6]     ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; SW[11]     ; LEDR[11]    ; 3.135 ;       ;       ; 3.135 ;
; SW[12]     ; HEX6[0]     ; 3.083 ; 3.083 ; 3.083 ; 3.083 ;
; SW[12]     ; HEX6[1]     ; 4.873 ; 4.873 ; 4.873 ; 4.873 ;
; SW[12]     ; HEX6[2]     ; 5.981 ;       ;       ; 5.981 ;
; SW[12]     ; HEX6[3]     ; 5.690 ; 5.690 ; 5.690 ; 5.690 ;
; SW[12]     ; HEX6[4]     ;       ; 4.897 ; 4.897 ;       ;
; SW[12]     ; HEX6[5]     ; 5.567 ; 5.567 ; 5.567 ; 5.567 ;
; SW[12]     ; HEX6[6]     ; 5.054 ; 5.054 ; 5.054 ; 5.054 ;
; SW[12]     ; LEDR[12]    ; 3.638 ;       ;       ; 3.638 ;
; SW[13]     ; HEX6[0]     ; 5.310 ; 5.310 ; 5.310 ; 5.310 ;
; SW[13]     ; HEX6[1]     ; 7.072 ;       ;       ; 7.072 ;
; SW[13]     ; HEX6[2]     ; 8.185 ; 8.185 ; 8.185 ; 8.185 ;
; SW[13]     ; HEX6[3]     ; 7.891 ; 7.891 ; 7.891 ; 7.891 ;
; SW[13]     ; HEX6[4]     ; 7.098 ; 7.098 ; 7.098 ; 7.098 ;
; SW[13]     ; HEX6[5]     ; 7.770 ; 7.770 ; 7.770 ; 7.770 ;
; SW[13]     ; HEX6[6]     ; 7.255 ; 7.255 ; 7.255 ; 7.255 ;
; SW[13]     ; LEDR[13]    ; 5.605 ;       ;       ; 5.605 ;
; SW[14]     ; HEX6[0]     ; 5.324 ; 5.324 ; 5.324 ; 5.324 ;
; SW[14]     ; HEX6[1]     ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; SW[14]     ; HEX6[2]     ; 8.543 ; 8.543 ; 8.543 ; 8.543 ;
; SW[14]     ; HEX6[3]     ; 8.261 ; 8.261 ; 8.261 ; 8.261 ;
; SW[14]     ; HEX6[4]     ;       ; 7.462 ; 7.462 ;       ;
; SW[14]     ; HEX6[5]     ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; SW[14]     ; HEX6[6]     ; 7.624 ; 7.624 ; 7.624 ; 7.624 ;
; SW[14]     ; LEDR[14]    ; 5.530 ;       ;       ; 5.530 ;
; SW[15]     ; HEX7[0]     ; 5.125 ;       ;       ; 5.125 ;
; SW[15]     ; HEX7[3]     ; 5.095 ;       ;       ; 5.095 ;
; SW[15]     ; HEX7[4]     ; 5.095 ;       ;       ; 5.095 ;
; SW[15]     ; HEX7[5]     ; 5.248 ;       ;       ; 5.248 ;
; SW[15]     ; LEDR[15]    ; 6.073 ;       ;       ; 6.073 ;
; SW[16]     ; LEDR[16]    ; 5.561 ;       ;       ; 5.561 ;
; SW[17]     ; LEDG[0]     ; 5.853 ;       ;       ; 5.853 ;
; SW[17]     ; LEDR[17]    ; 5.637 ;       ;       ; 5.637 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+----------------------+-------+-------+----------+---------+---------------------+
; Clock                ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 5.731 ; 0.279 ; 8.272    ; 0.652   ; 1.933               ;
;  Clock               ; 5.731 ; 0.279 ; 8.272    ; 0.652   ; 1.933               ;
;  altera_reserved_tck ; N/A   ; N/A   ; N/A      ; N/A     ; 97.778              ;
; Design-wide TNS      ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock               ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
+----------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
;  KEY[0]   ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
; SW[*]     ; Clock      ; 6.870 ; 6.870 ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; 1.061 ; 1.061 ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; 0.225 ; 0.225 ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; 0.083 ; 0.083 ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; 0.452 ; 0.452 ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; 0.195 ; 0.195 ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; 0.336 ; 0.336 ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; 0.275 ; 0.275 ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; 1.085 ; 1.085 ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; 1.310 ; 1.310 ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; 1.158 ; 1.158 ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; 5.628 ; 5.628 ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; 5.525 ; 5.525 ; Rise       ; Clock           ;
;  SW[17]   ; Clock      ; 6.870 ; 6.870 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock      ; -2.316 ; -2.316 ; Rise       ; Clock           ;
;  KEY[0]   ; Clock      ; -2.316 ; -2.316 ; Rise       ; Clock           ;
; SW[*]     ; Clock      ; 0.381  ; 0.381  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; -0.139 ; -0.139 ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; 0.350  ; 0.350  ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; 0.381  ; 0.381  ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; 0.195  ; 0.195  ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; 0.372  ; 0.372  ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; 0.281  ; 0.281  ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; 0.322  ; 0.322  ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; -0.188 ; -0.188 ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; -0.286 ; -0.286 ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; -0.217 ; -0.217 ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; -2.496 ; -2.496 ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; -2.937 ; -2.937 ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; -2.824 ; -2.824 ; Rise       ; Clock           ;
;  SW[17]   ; Clock      ; -2.706 ; -2.706 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock      ; 12.562 ; 12.562 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 12.546 ; 12.546 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 12.537 ; 12.537 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 12.562 ; 12.562 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 12.322 ; 12.322 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 12.297 ; 12.297 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 12.533 ; 12.533 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 12.320 ; 12.320 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 11.677 ; 11.677 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 11.677 ; 11.677 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 11.667 ; 11.667 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 11.265 ; 11.265 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 11.224 ; 11.224 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 11.258 ; 11.258 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 11.503 ; 11.503 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 11.466 ; 11.466 ; Rise       ; Clock           ;
; HEX2[*]   ; Clock      ; 7.407  ; 7.407  ; Rise       ; Clock           ;
;  HEX2[0]  ; Clock      ; 7.407  ; 7.407  ; Rise       ; Clock           ;
;  HEX2[1]  ; Clock      ; 7.388  ; 7.388  ; Rise       ; Clock           ;
;  HEX2[2]  ; Clock      ; 7.114  ; 7.114  ; Rise       ; Clock           ;
;  HEX2[3]  ; Clock      ; 7.397  ; 7.397  ; Rise       ; Clock           ;
;  HEX2[4]  ; Clock      ; 7.139  ; 7.139  ; Rise       ; Clock           ;
;  HEX2[5]  ; Clock      ; 7.287  ; 7.287  ; Rise       ; Clock           ;
;  HEX2[6]  ; Clock      ; 7.128  ; 7.128  ; Rise       ; Clock           ;
; HEX3[*]   ; Clock      ; 7.132  ; 7.132  ; Rise       ; Clock           ;
;  HEX3[0]  ; Clock      ; 7.127  ; 7.127  ; Rise       ; Clock           ;
;  HEX3[3]  ; Clock      ; 7.132  ; 7.132  ; Rise       ; Clock           ;
;  HEX3[4]  ; Clock      ; 7.132  ; 7.132  ; Rise       ; Clock           ;
;  HEX3[5]  ; Clock      ; 6.780  ; 6.780  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock      ; 6.731 ; 6.731 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 6.871 ; 6.871 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 6.841 ; 6.841 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 6.857 ; 6.857 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 6.754 ; 6.754 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 6.748 ; 6.748 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 6.827 ; 6.827 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 6.731 ; 6.731 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 6.221 ; 6.221 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 6.499 ; 6.499 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 6.473 ; 6.473 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 6.243 ; 6.243 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 6.221 ; 6.221 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 6.263 ; 6.263 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 6.355 ; 6.355 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 6.350 ; 6.350 ; Rise       ; Clock           ;
; HEX2[*]   ; Clock      ; 3.834 ; 3.834 ; Rise       ; Clock           ;
;  HEX2[0]  ; Clock      ; 3.963 ; 3.963 ; Rise       ; Clock           ;
;  HEX2[1]  ; Clock      ; 3.944 ; 3.944 ; Rise       ; Clock           ;
;  HEX2[2]  ; Clock      ; 3.836 ; 3.836 ; Rise       ; Clock           ;
;  HEX2[3]  ; Clock      ; 3.963 ; 3.963 ; Rise       ; Clock           ;
;  HEX2[4]  ; Clock      ; 3.844 ; 3.844 ; Rise       ; Clock           ;
;  HEX2[5]  ; Clock      ; 3.897 ; 3.897 ; Rise       ; Clock           ;
;  HEX2[6]  ; Clock      ; 3.834 ; 3.834 ; Rise       ; Clock           ;
; HEX3[*]   ; Clock      ; 3.803 ; 3.803 ; Rise       ; Clock           ;
;  HEX3[0]  ; Clock      ; 3.978 ; 3.978 ; Rise       ; Clock           ;
;  HEX3[3]  ; Clock      ; 3.987 ; 3.987 ; Rise       ; Clock           ;
;  HEX3[4]  ; Clock      ; 3.987 ; 3.987 ; Rise       ; Clock           ;
;  HEX3[5]  ; Clock      ; 3.803 ; 3.803 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX4[0]     ; 7.062  ; 7.062  ; 7.062  ; 7.062  ;
; SW[0]      ; HEX4[1]     ; 7.083  ; 7.083  ; 7.083  ; 7.083  ;
; SW[0]      ; HEX4[2]     ;        ; 7.057  ; 7.057  ;        ;
; SW[0]      ; HEX4[3]     ; 7.345  ; 7.345  ; 7.345  ; 7.345  ;
; SW[0]      ; HEX4[4]     ; 7.357  ;        ;        ; 7.357  ;
; SW[0]      ; HEX4[5]     ; 7.373  ;        ;        ; 7.373  ;
; SW[0]      ; HEX4[6]     ; 7.380  ; 7.380  ; 7.380  ; 7.380  ;
; SW[0]      ; LEDR[0]     ; 7.311  ;        ;        ; 7.311  ;
; SW[1]      ; HEX4[0]     ; 7.264  ; 7.264  ; 7.264  ; 7.264  ;
; SW[1]      ; HEX4[1]     ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SW[1]      ; HEX4[2]     ; 7.297  ;        ;        ; 7.297  ;
; SW[1]      ; HEX4[3]     ; 7.563  ; 7.563  ; 7.563  ; 7.563  ;
; SW[1]      ; HEX4[4]     ;        ; 7.567  ; 7.567  ;        ;
; SW[1]      ; HEX4[5]     ; 7.587  ; 7.587  ; 7.587  ; 7.587  ;
; SW[1]      ; HEX4[6]     ; 7.593  ; 7.593  ; 7.593  ; 7.593  ;
; SW[1]      ; LEDR[1]     ; 5.302  ;        ;        ; 5.302  ;
; SW[2]      ; HEX4[0]     ; 6.980  ; 6.980  ; 6.980  ; 6.980  ;
; SW[2]      ; HEX4[1]     ; 6.999  ;        ;        ; 6.999  ;
; SW[2]      ; HEX4[2]     ; 6.999  ; 6.999  ; 6.999  ; 6.999  ;
; SW[2]      ; HEX4[3]     ; 7.264  ; 7.264  ; 7.264  ; 7.264  ;
; SW[2]      ; HEX4[4]     ; 7.272  ; 7.272  ; 7.272  ; 7.272  ;
; SW[2]      ; HEX4[5]     ; 7.289  ; 7.289  ; 7.289  ; 7.289  ;
; SW[2]      ; HEX4[6]     ; 7.296  ; 7.296  ; 7.296  ; 7.296  ;
; SW[2]      ; LEDR[2]     ; 5.993  ;        ;        ; 5.993  ;
; SW[3]      ; HEX4[0]     ; 6.444  ; 6.444  ; 6.444  ; 6.444  ;
; SW[3]      ; HEX4[1]     ; 6.446  ; 6.446  ; 6.446  ; 6.446  ;
; SW[3]      ; HEX4[2]     ; 6.446  ; 6.446  ; 6.446  ; 6.446  ;
; SW[3]      ; HEX4[3]     ; 6.717  ; 6.717  ; 6.717  ; 6.717  ;
; SW[3]      ; HEX4[4]     ;        ; 6.731  ; 6.731  ;        ;
; SW[3]      ; HEX4[5]     ; 6.745  ; 6.745  ; 6.745  ; 6.745  ;
; SW[3]      ; HEX4[6]     ; 6.751  ; 6.751  ; 6.751  ; 6.751  ;
; SW[3]      ; LEDR[3]     ; 5.614  ;        ;        ; 5.614  ;
; SW[4]      ; HEX5[0]     ; 6.890  ; 6.890  ; 6.890  ; 6.890  ;
; SW[4]      ; HEX5[1]     ; 6.870  ; 6.870  ; 6.870  ; 6.870  ;
; SW[4]      ; HEX5[2]     ;        ; 6.836  ; 6.836  ;        ;
; SW[4]      ; HEX5[3]     ; 7.183  ; 7.183  ; 7.183  ; 7.183  ;
; SW[4]      ; HEX5[4]     ; 7.165  ;        ;        ; 7.165  ;
; SW[4]      ; HEX5[5]     ; 7.175  ;        ;        ; 7.175  ;
; SW[4]      ; HEX5[6]     ; 7.202  ; 7.202  ; 7.202  ; 7.202  ;
; SW[4]      ; LEDR[4]     ; 5.338  ;        ;        ; 5.338  ;
; SW[5]      ; HEX5[0]     ; 6.903  ; 6.903  ; 6.903  ; 6.903  ;
; SW[5]      ; HEX5[1]     ; 6.883  ; 6.883  ; 6.883  ; 6.883  ;
; SW[5]      ; HEX5[2]     ; 6.876  ;        ;        ; 6.876  ;
; SW[5]      ; HEX5[3]     ; 7.201  ; 7.201  ; 7.201  ; 7.201  ;
; SW[5]      ; HEX5[4]     ;        ; 7.176  ; 7.176  ;        ;
; SW[5]      ; HEX5[5]     ; 7.188  ; 7.188  ; 7.188  ; 7.188  ;
; SW[5]      ; HEX5[6]     ; 7.215  ; 7.215  ; 7.215  ; 7.215  ;
; SW[5]      ; LEDR[5]     ; 5.762  ;        ;        ; 5.762  ;
; SW[6]      ; HEX5[0]     ; 6.304  ; 6.304  ; 6.304  ; 6.304  ;
; SW[6]      ; HEX5[1]     ; 6.273  ;        ;        ; 6.273  ;
; SW[6]      ; HEX5[2]     ; 6.278  ; 6.278  ; 6.278  ; 6.278  ;
; SW[6]      ; HEX5[3]     ; 6.599  ; 6.599  ; 6.599  ; 6.599  ;
; SW[6]      ; HEX5[4]     ; 6.567  ; 6.567  ; 6.567  ; 6.567  ;
; SW[6]      ; HEX5[5]     ; 6.576  ; 6.576  ; 6.576  ; 6.576  ;
; SW[6]      ; HEX5[6]     ; 6.604  ; 6.604  ; 6.604  ; 6.604  ;
; SW[6]      ; LEDR[6]     ; 5.489  ;        ;        ; 5.489  ;
; SW[7]      ; HEX5[0]     ; 6.793  ; 6.793  ; 6.793  ; 6.793  ;
; SW[7]      ; HEX5[1]     ; 6.773  ; 6.773  ; 6.773  ; 6.773  ;
; SW[7]      ; HEX5[2]     ; 6.767  ; 6.767  ; 6.767  ; 6.767  ;
; SW[7]      ; HEX5[3]     ; 7.090  ; 7.090  ; 7.090  ; 7.090  ;
; SW[7]      ; HEX5[4]     ;        ; 7.067  ; 7.067  ;        ;
; SW[7]      ; HEX5[5]     ; 7.077  ; 7.077  ; 7.077  ; 7.077  ;
; SW[7]      ; HEX5[6]     ; 7.104  ; 7.104  ; 7.104  ; 7.104  ;
; SW[7]      ; LEDR[7]     ; 6.354  ;        ;        ; 6.354  ;
; SW[8]      ; LEDR[8]     ; 5.924  ;        ;        ; 5.924  ;
; SW[9]      ; LEDR[9]     ; 6.266  ;        ;        ; 6.266  ;
; SW[10]     ; LEDR[10]    ; 5.736  ;        ;        ; 5.736  ;
; SW[11]     ; HEX6[0]     ; 6.095  ; 6.095  ; 6.095  ; 6.095  ;
; SW[11]     ; HEX6[1]     ; 8.979  ; 8.979  ; 8.979  ; 8.979  ;
; SW[11]     ; HEX6[2]     ;        ; 11.287 ; 11.287 ;        ;
; SW[11]     ; HEX6[3]     ; 10.651 ; 10.651 ; 10.651 ; 10.651 ;
; SW[11]     ; HEX6[4]     ; 9.001  ;        ;        ; 9.001  ;
; SW[11]     ; HEX6[5]     ; 10.448 ;        ;        ; 10.448 ;
; SW[11]     ; HEX6[6]     ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; SW[11]     ; LEDR[11]    ; 5.709  ;        ;        ; 5.709  ;
; SW[12]     ; HEX6[0]     ; 5.971  ; 5.971  ; 5.971  ; 5.971  ;
; SW[12]     ; HEX6[1]     ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; SW[12]     ; HEX6[2]     ; 11.588 ;        ;        ; 11.588 ;
; SW[12]     ; HEX6[3]     ; 10.946 ; 10.946 ; 10.946 ; 10.946 ;
; SW[12]     ; HEX6[4]     ;        ; 9.271  ; 9.271  ;        ;
; SW[12]     ; HEX6[5]     ; 10.745 ; 10.745 ; 10.745 ; 10.745 ;
; SW[12]     ; HEX6[6]     ; 9.739  ; 9.739  ; 9.739  ; 9.739  ;
; SW[12]     ; LEDR[12]    ; 6.651  ;        ;        ; 6.651  ;
; SW[13]     ; HEX6[0]     ; 9.482  ; 9.482  ; 9.482  ; 9.482  ;
; SW[13]     ; HEX6[1]     ; 12.832 ;        ;        ; 12.832 ;
; SW[13]     ; HEX6[2]     ; 15.138 ; 15.138 ; 15.138 ; 15.138 ;
; SW[13]     ; HEX6[3]     ; 14.495 ; 14.495 ; 14.495 ; 14.495 ;
; SW[13]     ; HEX6[4]     ; 12.853 ; 12.853 ; 12.853 ; 12.853 ;
; SW[13]     ; HEX6[5]     ; 14.271 ; 14.271 ; 14.271 ; 14.271 ;
; SW[13]     ; HEX6[6]     ; 13.285 ; 13.285 ; 13.285 ; 13.285 ;
; SW[13]     ; LEDR[13]    ; 9.813  ;        ;        ; 9.813  ;
; SW[14]     ; HEX6[0]     ; 9.515  ; 9.515  ; 9.515  ; 9.515  ;
; SW[14]     ; HEX6[1]     ; 13.429 ; 13.429 ; 13.429 ; 13.429 ;
; SW[14]     ; HEX6[2]     ; 15.738 ; 15.738 ; 15.738 ; 15.738 ;
; SW[14]     ; HEX6[3]     ; 15.106 ; 15.106 ; 15.106 ; 15.106 ;
; SW[14]     ; HEX6[4]     ;        ; 13.451 ; 13.451 ;        ;
; SW[14]     ; HEX6[5]     ; 14.902 ; 14.902 ; 14.902 ; 14.902 ;
; SW[14]     ; HEX6[6]     ; 13.889 ; 13.889 ; 13.889 ; 13.889 ;
; SW[14]     ; LEDR[14]    ; 9.497  ;        ;        ; 9.497  ;
; SW[15]     ; HEX7[0]     ; 8.917  ;        ;        ; 8.917  ;
; SW[15]     ; HEX7[3]     ; 8.887  ;        ;        ; 8.887  ;
; SW[15]     ; HEX7[4]     ; 8.887  ;        ;        ; 8.887  ;
; SW[15]     ; HEX7[5]     ; 9.197  ;        ;        ; 9.197  ;
; SW[15]     ; LEDR[15]    ; 10.624 ;        ;        ; 10.624 ;
; SW[16]     ; LEDR[16]    ; 9.649  ;        ;        ; 9.649  ;
; SW[17]     ; LEDG[0]     ; 10.175 ;        ;        ; 10.175 ;
; SW[17]     ; LEDR[17]    ; 9.840  ;        ;        ; 9.840  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX4[0]     ; 3.711 ; 3.711 ; 3.711 ; 3.711 ;
; SW[0]      ; HEX4[1]     ; 3.729 ; 3.729 ; 3.729 ; 3.729 ;
; SW[0]      ; HEX4[2]     ;       ; 3.729 ; 3.729 ;       ;
; SW[0]      ; HEX4[3]     ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; SW[0]      ; HEX4[4]     ; 3.850 ;       ;       ; 3.850 ;
; SW[0]      ; HEX4[5]     ; 3.861 ;       ;       ; 3.861 ;
; SW[0]      ; HEX4[6]     ; 3.864 ; 3.864 ; 3.864 ; 3.864 ;
; SW[0]      ; LEDR[0]     ; 3.959 ;       ;       ; 3.959 ;
; SW[1]      ; HEX4[0]     ; 3.783 ; 3.783 ; 3.783 ; 3.783 ;
; SW[1]      ; HEX4[1]     ; 3.810 ; 3.810 ; 3.810 ; 3.810 ;
; SW[1]      ; HEX4[2]     ; 3.810 ;       ;       ; 3.810 ;
; SW[1]      ; HEX4[3]     ; 3.915 ; 3.915 ; 3.915 ; 3.915 ;
; SW[1]      ; HEX4[4]     ;       ; 3.928 ; 3.928 ;       ;
; SW[1]      ; HEX4[5]     ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; SW[1]      ; HEX4[6]     ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; SW[1]      ; LEDR[1]     ; 2.920 ;       ;       ; 2.920 ;
; SW[2]      ; HEX4[0]     ; 3.677 ; 3.677 ; 3.677 ; 3.677 ;
; SW[2]      ; HEX4[1]     ; 3.694 ;       ;       ; 3.694 ;
; SW[2]      ; HEX4[2]     ; 3.694 ; 3.694 ; 3.694 ; 3.694 ;
; SW[2]      ; HEX4[3]     ; 3.799 ; 3.799 ; 3.799 ; 3.799 ;
; SW[2]      ; HEX4[4]     ; 3.815 ; 3.815 ; 3.815 ; 3.815 ;
; SW[2]      ; HEX4[5]     ; 3.821 ; 3.821 ; 3.821 ; 3.821 ;
; SW[2]      ; HEX4[6]     ; 3.829 ; 3.829 ; 3.829 ; 3.829 ;
; SW[2]      ; LEDR[2]     ; 3.260 ;       ;       ; 3.260 ;
; SW[3]      ; HEX4[0]     ; 3.389 ; 3.389 ; 3.389 ; 3.389 ;
; SW[3]      ; HEX4[1]     ; 3.390 ; 3.390 ; 3.390 ; 3.390 ;
; SW[3]      ; HEX4[2]     ; 3.393 ; 3.393 ; 3.393 ; 3.393 ;
; SW[3]      ; HEX4[3]     ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[3]      ; HEX4[4]     ;       ; 3.521 ; 3.521 ;       ;
; SW[3]      ; HEX4[5]     ; 3.525 ; 3.525 ; 3.525 ; 3.525 ;
; SW[3]      ; HEX4[6]     ; 3.533 ; 3.533 ; 3.533 ; 3.533 ;
; SW[3]      ; LEDR[3]     ; 3.062 ;       ;       ; 3.062 ;
; SW[4]      ; HEX5[0]     ; 3.604 ; 3.604 ; 3.604 ; 3.604 ;
; SW[4]      ; HEX5[1]     ; 3.583 ; 3.583 ; 3.583 ; 3.583 ;
; SW[4]      ; HEX5[2]     ;       ; 3.574 ; 3.574 ;       ;
; SW[4]      ; HEX5[3]     ; 3.734 ; 3.734 ; 3.734 ; 3.734 ;
; SW[4]      ; HEX5[4]     ; 3.716 ;       ;       ; 3.716 ;
; SW[4]      ; HEX5[5]     ; 3.727 ;       ;       ; 3.727 ;
; SW[4]      ; HEX5[6]     ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; SW[4]      ; LEDR[4]     ; 2.900 ;       ;       ; 2.900 ;
; SW[5]      ; HEX5[0]     ; 3.638 ; 3.638 ; 3.638 ; 3.638 ;
; SW[5]      ; HEX5[1]     ; 3.617 ; 3.617 ; 3.617 ; 3.617 ;
; SW[5]      ; HEX5[2]     ; 3.607 ;       ;       ; 3.607 ;
; SW[5]      ; HEX5[3]     ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; SW[5]      ; HEX5[4]     ;       ; 3.751 ; 3.751 ;       ;
; SW[5]      ; HEX5[5]     ; 3.756 ; 3.756 ; 3.756 ; 3.756 ;
; SW[5]      ; HEX5[6]     ; 3.778 ; 3.778 ; 3.778 ; 3.778 ;
; SW[5]      ; LEDR[5]     ; 3.118 ;       ;       ; 3.118 ;
; SW[6]      ; HEX5[0]     ; 3.333 ; 3.333 ; 3.333 ; 3.333 ;
; SW[6]      ; HEX5[1]     ; 3.300 ;       ;       ; 3.300 ;
; SW[6]      ; HEX5[2]     ; 3.305 ; 3.305 ; 3.305 ; 3.305 ;
; SW[6]      ; HEX5[3]     ; 3.462 ; 3.462 ; 3.462 ; 3.462 ;
; SW[6]      ; HEX5[4]     ; 3.437 ; 3.437 ; 3.437 ; 3.437 ;
; SW[6]      ; HEX5[5]     ; 3.442 ; 3.442 ; 3.442 ; 3.442 ;
; SW[6]      ; HEX5[6]     ; 3.463 ; 3.463 ; 3.463 ; 3.463 ;
; SW[6]      ; LEDR[6]     ; 2.981 ;       ;       ; 2.981 ;
; SW[7]      ; HEX5[0]     ; 3.604 ; 3.604 ; 3.604 ; 3.604 ;
; SW[7]      ; HEX5[1]     ; 3.582 ; 3.582 ; 3.582 ; 3.582 ;
; SW[7]      ; HEX5[2]     ; 3.577 ; 3.577 ; 3.577 ; 3.577 ;
; SW[7]      ; HEX5[3]     ; 3.733 ; 3.733 ; 3.733 ; 3.733 ;
; SW[7]      ; HEX5[4]     ;       ; 3.715 ; 3.715 ;       ;
; SW[7]      ; HEX5[5]     ; 3.722 ; 3.722 ; 3.722 ; 3.722 ;
; SW[7]      ; HEX5[6]     ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; SW[7]      ; LEDR[7]     ; 3.502 ;       ;       ; 3.502 ;
; SW[8]      ; LEDR[8]     ; 3.264 ;       ;       ; 3.264 ;
; SW[9]      ; LEDR[9]     ; 3.437 ;       ;       ; 3.437 ;
; SW[10]     ; LEDR[10]    ; 3.153 ;       ;       ; 3.153 ;
; SW[11]     ; HEX6[0]     ; 3.139 ; 3.139 ; 3.139 ; 3.139 ;
; SW[11]     ; HEX6[1]     ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; SW[11]     ; HEX6[2]     ;       ; 5.840 ; 5.840 ;       ;
; SW[11]     ; HEX6[3]     ; 5.557 ; 5.557 ; 5.557 ; 5.557 ;
; SW[11]     ; HEX6[4]     ; 4.762 ;       ;       ; 4.762 ;
; SW[11]     ; HEX6[5]     ; 5.433 ;       ;       ; 5.433 ;
; SW[11]     ; HEX6[6]     ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; SW[11]     ; LEDR[11]    ; 3.135 ;       ;       ; 3.135 ;
; SW[12]     ; HEX6[0]     ; 3.083 ; 3.083 ; 3.083 ; 3.083 ;
; SW[12]     ; HEX6[1]     ; 4.873 ; 4.873 ; 4.873 ; 4.873 ;
; SW[12]     ; HEX6[2]     ; 5.981 ;       ;       ; 5.981 ;
; SW[12]     ; HEX6[3]     ; 5.690 ; 5.690 ; 5.690 ; 5.690 ;
; SW[12]     ; HEX6[4]     ;       ; 4.897 ; 4.897 ;       ;
; SW[12]     ; HEX6[5]     ; 5.567 ; 5.567 ; 5.567 ; 5.567 ;
; SW[12]     ; HEX6[6]     ; 5.054 ; 5.054 ; 5.054 ; 5.054 ;
; SW[12]     ; LEDR[12]    ; 3.638 ;       ;       ; 3.638 ;
; SW[13]     ; HEX6[0]     ; 5.310 ; 5.310 ; 5.310 ; 5.310 ;
; SW[13]     ; HEX6[1]     ; 7.072 ;       ;       ; 7.072 ;
; SW[13]     ; HEX6[2]     ; 8.185 ; 8.185 ; 8.185 ; 8.185 ;
; SW[13]     ; HEX6[3]     ; 7.891 ; 7.891 ; 7.891 ; 7.891 ;
; SW[13]     ; HEX6[4]     ; 7.098 ; 7.098 ; 7.098 ; 7.098 ;
; SW[13]     ; HEX6[5]     ; 7.770 ; 7.770 ; 7.770 ; 7.770 ;
; SW[13]     ; HEX6[6]     ; 7.255 ; 7.255 ; 7.255 ; 7.255 ;
; SW[13]     ; LEDR[13]    ; 5.605 ;       ;       ; 5.605 ;
; SW[14]     ; HEX6[0]     ; 5.324 ; 5.324 ; 5.324 ; 5.324 ;
; SW[14]     ; HEX6[1]     ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; SW[14]     ; HEX6[2]     ; 8.543 ; 8.543 ; 8.543 ; 8.543 ;
; SW[14]     ; HEX6[3]     ; 8.261 ; 8.261 ; 8.261 ; 8.261 ;
; SW[14]     ; HEX6[4]     ;       ; 7.462 ; 7.462 ;       ;
; SW[14]     ; HEX6[5]     ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; SW[14]     ; HEX6[6]     ; 7.624 ; 7.624 ; 7.624 ; 7.624 ;
; SW[14]     ; LEDR[14]    ; 5.530 ;       ;       ; 5.530 ;
; SW[15]     ; HEX7[0]     ; 5.125 ;       ;       ; 5.125 ;
; SW[15]     ; HEX7[3]     ; 5.095 ;       ;       ; 5.095 ;
; SW[15]     ; HEX7[4]     ; 5.095 ;       ;       ; 5.095 ;
; SW[15]     ; HEX7[5]     ; 5.248 ;       ;       ; 5.248 ;
; SW[15]     ; LEDR[15]    ; 6.073 ;       ;       ; 6.073 ;
; SW[16]     ; LEDR[16]    ; 5.561 ;       ;       ; 5.561 ;
; SW[17]     ; LEDG[0]     ; 5.853 ;       ;       ; 5.853 ;
; SW[17]     ; LEDR[17]    ; 5.637 ;       ;       ; 5.637 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 707      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 707      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 26       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 26       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 141   ; 141  ;
; Unconstrained Output Ports      ; 69    ; 69   ;
; Unconstrained Output Port Paths ; 237   ; 237  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 22 19:43:03 2014
Info: Command: quartus_sta Part3 -c Part3
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'Part3.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 5.731
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.731         0.000 Clock 
Info (332146): Worst-case hold slack is 0.669
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.669         0.000 Clock 
Info (332146): Worst-case recovery slack is 8.272
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.272         0.000 Clock 
Info (332146): Worst-case removal slack is 1.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.171         0.000 Clock 
Info (332146): Worst-case minimum pulse width slack is 1.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.933         0.000 Clock 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 7.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.540         0.000 Clock 
Info (332146): Worst-case hold slack is 0.279
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.279         0.000 Clock 
Info (332146): Worst-case recovery slack is 9.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.093         0.000 Clock 
Info (332146): Worst-case removal slack is 0.652
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.652         0.000 Clock 
Info (332146): Worst-case minimum pulse width slack is 1.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.933         0.000 Clock 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 314 megabytes
    Info: Processing ended: Thu May 22 19:43:05 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


