TimeQuest Timing Analyzer report for BoardTest
Thu Apr 26 08:37:55 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk'
 31. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; BoardTest                                        ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8T144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                 ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; 12.66 MHz   ; 12.66 MHz       ; clk                             ;                                                       ;
; 1005.03 MHz ; 402.58 MHz      ; clk_div:U_1HzClkDivider|clk_out ; limit due to high minimum pulse width violation (tch) ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -77.958 ; -3739.418     ;
; clk_div:U_1HzClkDivider|clk_out ; 0.005   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.499 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -660.837      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -2.968        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                           ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -77.958 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.981     ;
; -77.872 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.895     ;
; -77.871 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.894     ;
; -77.854 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.877     ;
; -77.786 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.809     ;
; -77.785 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.808     ;
; -77.768 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.791     ;
; -77.700 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.723     ;
; -77.699 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.722     ;
; -77.682 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.705     ;
; -77.656 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.015     ; 78.681     ;
; -77.614 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.637     ;
; -77.613 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.636     ;
; -77.601 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.624     ;
; -77.596 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.619     ;
; -77.570 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.015     ; 78.595     ;
; -77.557 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.580     ;
; -77.534 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.557     ;
; -77.528 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.551     ;
; -77.527 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.550     ;
; -77.515 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.538     ;
; -77.510 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.533     ;
; -77.484 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.015     ; 78.509     ;
; -77.471 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.494     ;
; -77.454 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.477     ;
; -77.448 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.471     ;
; -77.442 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.465     ;
; -77.441 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.464     ;
; -77.429 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.452     ;
; -77.426 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.449     ;
; -77.424 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.447     ;
; -77.398 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.015     ; 78.423     ;
; -77.389 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.412     ;
; -77.385 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.408     ;
; -77.368 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.391     ;
; -77.362 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.385     ;
; -77.355 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.378     ;
; -77.343 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.366     ;
; -77.340 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.363     ;
; -77.340 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.363     ;
; -77.338 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.361     ;
; -77.312 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.015     ; 78.337     ;
; -77.306 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.329     ;
; -77.303 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.326     ;
; -77.301 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.324     ;
; -77.299 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.322     ;
; -77.282 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.305     ;
; -77.276 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.299     ;
; -77.270 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.293     ;
; -77.257 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.280     ;
; -77.254 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.277     ;
; -77.254 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.277     ;
; -77.238 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.024     ; 78.254     ;
; -77.226 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; -0.015     ; 78.251     ;
; -77.220 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.243     ;
; -77.217 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.240     ;
; -77.215 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.238     ;
; -77.213 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.236     ;
; -77.200 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.024     ; 78.216     ;
; -77.196 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.219     ;
; -77.190 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.213     ;
; -77.184 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.207     ;
; -77.184 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.207     ;
; -77.171 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.194     ;
; -77.168 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.191     ;
; -77.168 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.191     ;
; -77.152 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.024     ; 78.168     ;
; -77.140 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; -0.015     ; 78.165     ;
; -77.134 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.157     ;
; -77.131 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.154     ;
; -77.129 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.152     ;
; -77.127 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.150     ;
; -77.114 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.024     ; 78.130     ;
; -77.110 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.133     ;
; -77.104 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.127     ;
; -77.098 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.121     ;
; -77.098 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.121     ;
; -77.085 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.108     ;
; -77.082 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.105     ;
; -77.082 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.105     ;
; -77.066 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.024     ; 78.082     ;
; -77.054 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.077     ;
; -77.048 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.071     ;
; -77.045 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.068     ;
; -77.043 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.024     ; 78.059     ;
; -77.043 ; rangefinder:U_Ranger_Top|edgebegin[3]    ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.066     ;
; -77.041 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.064     ;
; -77.035 ; rangefinder:U_Ranger_Top|edgebegin[4]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.058     ;
; -77.029 ; rangefinder:U_Ranger_Botom|edgebegin[11] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.024     ; 78.045     ;
; -77.028 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.024     ; 78.044     ;
; -77.024 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.047     ;
; -77.018 ; rangefinder:U_Ranger_Top|edgebegin[0]    ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.041     ;
; -77.012 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.035     ;
; -77.012 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.035     ;
; -76.999 ; rangefinder:U_Ranger_Top|edgebegin[5]    ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.022     ;
; -76.996 ; rangefinder:U_Ranger_Top|edgebegin[2]    ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.019     ;
; -76.996 ; rangefinder:U_Ranger_Top|edgebegin[1]    ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.017     ; 78.019     ;
; -76.980 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.024     ; 77.996     ;
; -76.968 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.017     ; 77.991     ;
; -76.966 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[0] ; clk          ; clk         ; 1.000        ; -0.017     ; 77.989     ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.005 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.035      ;
; 0.235 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.744 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.748 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.759 ; pid_altitude_controller:U_Altitude|u_old[9]           ; pid_altitude_controller:U_Altitude|u_old[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.764 ; pid_roll_controller:U_Roll|u_old[9]                   ; pid_roll_controller:U_Roll|u_old[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.768 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.770 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.902 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|edgebegin[20]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.208      ;
; 0.941 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.247      ;
; 0.980 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|edgebegin[19]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.287      ;
; 1.051 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|edgebegin[0]               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.358      ;
; 1.062 ; rangefinder:U_Ranger_Botom|count[21]                  ; rangefinder:U_Ranger_Botom|edgebegin[21]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.369      ;
; 1.070 ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|edgebegin[17]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.377      ;
; 1.070 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|edgebegin[18]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.377      ;
; 1.074 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.380      ;
; 1.077 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|edgebegin[16]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.384      ;
; 1.082 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.388      ;
; 1.082 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.388      ;
; 1.082 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.388      ;
; 1.082 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.388      ;
; 1.082 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.388      ;
; 1.082 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.388      ;
; 1.082 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.388      ;
; 1.083 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|edgebegin[13]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.390      ;
; 1.085 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 1.391      ;
; 1.152 ; pid_altitude_controller:U_Altitude|error[0]           ; pid_altitude_controller:U_Altitude|previous_error[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.169 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_2|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.170 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_4|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.172 ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_3|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.185 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.186 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.187 ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.189 ; rangefinder:U_Ranger_Botom|count[21]                  ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.190 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.191 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.192 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.194 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.194 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.195 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.200 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.506      ;
; 1.205 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.222 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|edgebegin[14]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.529      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; pid_pitch_controller:U_Pitch|u_old[9]                 ; pid_pitch_controller:U_Pitch|u_old[9]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; rangefinder:U_Ranger_Botom|count[15]                  ; rangefinder:U_Ranger_Botom|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.535      ;
; 1.233 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.238 ; pid_roll_controller:U_Roll|error[0]                   ; pid_roll_controller:U_Roll|previous_error[0]          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.545      ;
; 1.243 ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.243 ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.243 ; pid_altitude_controller:U_Altitude|error[8]           ; pid_altitude_controller:U_Altitude|previous_error[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.246 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|edgebegin[12]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.553      ;
; 1.248 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.263 ; pid_roll_controller:U_Roll|error[3]                   ; pid_roll_controller:U_Roll|previous_error[3]          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.570      ;
; 1.272 ; pid_roll_controller:U_Roll|error[2]                   ; pid_roll_controller:U_Roll|previous_error[2]          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.579      ;
; 1.282 ; pid_yaw_controller:U_Yaw|error[9]                     ; regmap:U_Registers|quadreg:RegEz|tmp[7]               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.589      ;
; 1.330 ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.636      ;
; 1.340 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 1.646      ;
; 1.354 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_2|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.660      ;
; 1.354 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_4|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.660      ;
; 1.356 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.662      ;
; 1.356 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_3|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.662      ;
; 1.397 ; pid_altitude_controller:U_Altitude|error[6]           ; regmap:U_Registers|quadreg:RegEa|tmp[6]               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.701      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.729 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.035      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 6.371  ; 6.371  ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 6.175  ; 6.175  ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 6.175  ; 6.175  ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.868  ; 5.868  ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 6.053  ; 6.053  ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.838  ; 5.838  ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.534  ; 5.534  ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 5.461  ; 5.461  ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 5.476  ; 5.476  ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 5.985  ; 5.985  ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 5.696  ; 5.696  ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.430  ; 5.430  ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 41.619 ; 41.619 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 41.619 ; 41.619 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 9.288  ; 9.288  ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 11.598 ; 11.598 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 10.729 ; 10.729 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 8.258  ; 8.258  ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 8.860  ; 8.860  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -4.918 ; -4.918 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -4.427 ; -4.427 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -5.220 ; -5.220 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -4.997 ; -4.997 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -5.348 ; -5.348 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -4.776 ; -4.776 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -4.717 ; -4.717 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -4.705 ; -4.705 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -4.769 ; -4.769 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -4.427 ; -4.427 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -5.411 ; -5.411 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -4.572 ; -4.572 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -4.432 ; -4.432 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -4.432 ; -4.432 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -5.032 ; -5.032 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -5.082 ; -5.082 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -4.463 ; -4.463 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -5.195 ; -5.195 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -5.300 ; -5.300 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.247  ; 9.247  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 8.904  ; 8.904  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.927  ; 8.927  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.247  ; 9.247  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.740  ; 8.740  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.915  ; 8.915  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.570  ; 8.570  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.581  ; 8.581  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.915  ; 8.915  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.907  ; 8.907  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.804  ; 8.804  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.810  ; 8.810  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.668  ; 8.668  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.831  ; 8.831  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 19.907 ; 19.907 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 17.972 ; 17.972 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 18.320 ; 18.320 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 18.109 ; 18.109 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 19.907 ; 19.907 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 17.172 ; 17.172 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 18.528 ; 18.528 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 17.533 ; 17.533 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 18.004 ; 18.004 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.270  ; 9.270  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 15.228 ; 15.228 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 9.602  ; 9.602  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.125  ; 8.125  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.522  ; 7.522  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 8.740  ; 8.740  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 8.904  ; 8.904  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.927  ; 8.927  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.247  ; 9.247  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.740  ; 8.740  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.570  ; 8.570  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.570  ; 8.570  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.581  ; 8.581  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.915  ; 8.915  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.907  ; 8.907  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.804  ; 8.804  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.810  ; 8.810  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.668  ; 8.668  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.831  ; 8.831  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 8.047  ; 8.047  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 9.742  ; 9.742  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 9.767  ; 9.767  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 9.758  ; 9.758  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 9.705  ; 9.705  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 9.034  ; 9.034  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 8.047  ; 8.047  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 8.518  ; 8.518  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 8.048  ; 8.048  ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.370  ; 8.370  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 13.781 ; 13.781 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 9.602  ; 9.602  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.125  ; 8.125  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.522  ; 7.522  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 10.216 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 10.216 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 10.226 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.236 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.236 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 10.216 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 10.226 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 10.226 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 10.226 ;      ; Rise       ; clk             ;
+-------------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 9.281 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 9.281 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 9.291 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 9.301 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 9.301 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 9.281 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 9.291 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 9.291 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 9.291 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 10.216    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 10.216    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 10.226    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.236    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.236    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 10.216    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 10.226    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 10.226    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 10.226    ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 9.281     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 9.281     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 9.291     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 9.301     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 9.301     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 9.281     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 9.291     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 9.291     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 9.291     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -25.177 ; -922.435      ;
; clk_div:U_1HzClkDivider|clk_out ; 0.624   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.215 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -445.380      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -2.000        ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                          ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -25.177 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.190     ;
; -25.142 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.155     ;
; -25.111 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.124     ;
; -25.107 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.120     ;
; -25.076 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.089     ;
; -25.075 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.088     ;
; -25.072 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.085     ;
; -25.041 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.054     ;
; -25.041 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.054     ;
; -25.040 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.053     ;
; -25.037 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.050     ;
; -25.006 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.019     ;
; -25.006 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.019     ;
; -25.005 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.018     ;
; -25.002 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 26.015     ;
; -24.971 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.984     ;
; -24.971 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.984     ;
; -24.970 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.983     ;
; -24.967 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.980     ;
; -24.936 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.949     ;
; -24.936 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.949     ;
; -24.935 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.948     ;
; -24.930 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.943     ;
; -24.907 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.920     ;
; -24.901 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.914     ;
; -24.901 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.914     ;
; -24.900 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.913     ;
; -24.895 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.908     ;
; -24.872 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.885     ;
; -24.872 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.885     ;
; -24.866 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.879     ;
; -24.865 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.878     ;
; -24.860 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.873     ;
; -24.858 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.871     ;
; -24.842 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.855     ;
; -24.837 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.850     ;
; -24.837 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.850     ;
; -24.836 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.849     ;
; -24.831 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.844     ;
; -24.827 ; rangefinder:U_Ranger_Top|edgebegin[0]   ; quadreg:U_RegTR|tmp[0] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.840     ;
; -24.825 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.838     ;
; -24.823 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.836     ;
; -24.814 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.827     ;
; -24.807 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.820     ;
; -24.802 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.815     ;
; -24.802 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.815     ;
; -24.801 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.814     ;
; -24.796 ; rangefinder:U_Ranger_Top|edgebegin[8]   ; quadreg:U_RegTR|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.809     ;
; -24.790 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.803     ;
; -24.788 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.801     ;
; -24.779 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.792     ;
; -24.772 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.785     ;
; -24.767 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.780     ;
; -24.767 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.780     ;
; -24.766 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.779     ;
; -24.761 ; rangefinder:U_Ranger_Top|edgebegin[8]   ; quadreg:U_RegTR|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.774     ;
; -24.761 ; rangefinder:U_Ranger_Top|edgebegin[1]   ; quadreg:U_RegTR|tmp[0] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.774     ;
; -24.758 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.014     ; 25.776     ;
; -24.755 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.768     ;
; -24.753 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.766     ;
; -24.744 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.757     ;
; -24.737 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.750     ;
; -24.732 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.745     ;
; -24.732 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.745     ;
; -24.731 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.744     ;
; -24.726 ; rangefinder:U_Ranger_Top|edgebegin[8]   ; quadreg:U_RegTR|tmp[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.739     ;
; -24.725 ; rangefinder:U_Ranger_Top|edgebegin[2]   ; quadreg:U_RegTR|tmp[0] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.738     ;
; -24.723 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.014     ; 25.741     ;
; -24.720 ; rangefinder:U_Ranger_Top|edgebegin[4]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.733     ;
; -24.718 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.731     ;
; -24.710 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.723     ;
; -24.709 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.722     ;
; -24.702 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.715     ;
; -24.697 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.710     ;
; -24.697 ; rangefinder:U_Ranger_Top|edgebegin[5]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.710     ;
; -24.696 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.709     ;
; -24.691 ; rangefinder:U_Ranger_Top|edgebegin[8]   ; quadreg:U_RegTR|tmp[4] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.704     ;
; -24.691 ; rangefinder:U_Ranger_Top|edgebegin[3]   ; quadreg:U_RegTR|tmp[0] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.704     ;
; -24.688 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.014     ; 25.706     ;
; -24.685 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.698     ;
; -24.683 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.696     ;
; -24.675 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.688     ;
; -24.674 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.687     ;
; -24.667 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.680     ;
; -24.664 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.016     ; 25.680     ;
; -24.662 ; rangefinder:U_Ranger_Botom|edgebegin[1] ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.675     ;
; -24.661 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.674     ;
; -24.656 ; rangefinder:U_Ranger_Top|edgebegin[8]   ; quadreg:U_RegTR|tmp[3] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.669     ;
; -24.654 ; rangefinder:U_Ranger_Botom|edgebegin[6] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.667     ;
; -24.653 ; rangefinder:U_Ranger_Botom|edgebegin[0] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; -0.014     ; 25.671     ;
; -24.650 ; rangefinder:U_Ranger_Botom|edgebegin[5] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.663     ;
; -24.648 ; rangefinder:U_Ranger_Top|edgebegin[6]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.661     ;
; -24.642 ; rangefinder:U_Ranger_Botom|edgeend[1]   ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; -0.016     ; 25.658     ;
; -24.640 ; rangefinder:U_Ranger_Botom|edgebegin[4] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.653     ;
; -24.639 ; rangefinder:U_Ranger_Botom|edgebegin[3] ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.652     ;
; -24.632 ; rangefinder:U_Ranger_Top|edgebegin[7]   ; quadreg:U_RegTR|tmp[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.645     ;
; -24.629 ; rangefinder:U_Ranger_Botom|edgeend[0]   ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.016     ; 25.645     ;
; -24.626 ; rangefinder:U_Ranger_Botom|edgebegin[2] ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.639     ;
; -24.621 ; rangefinder:U_Ranger_Top|edgebegin[8]   ; quadreg:U_RegTR|tmp[2] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.634     ;
; -24.619 ; rangefinder:U_Ranger_Botom|edgebegin[6] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 25.632     ;
+---------+-----------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.624 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.408      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                    ;
+-------+-----------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; motor_pwm:U_Motor_1|pulsecount[0]                   ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; motor_pwm:U_Motor_1|clockcount[6]                   ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; motor_pwm:U_Motor_1|clockcount[6]                   ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; pid_altitude_controller:U_Altitude|u_old[9]         ; pid_altitude_controller:U_Altitude|u_old[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.250 ; pid_roll_controller:U_Roll|u_old[9]                 ; pid_roll_controller:U_Roll|u_old[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.253 ; regmap:U_Registers|reg_controller:RegCont|state.wa2 ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.318 ; rangefinder:U_Ranger_Botom|count[19]                ; rangefinder:U_Ranger_Botom|edgebegin[19]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.471      ;
; 0.322 ; rangefinder:U_Ranger_Botom|count[0]                 ; rangefinder:U_Ranger_Botom|edgebegin[0]               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.475      ;
; 0.325 ; regmap:U_Registers|reg_controller:RegCont|state.wa1 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; rangefinder:U_Ranger_Botom|count[21]                ; rangefinder:U_Ranger_Botom|edgebegin[21]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.480      ;
; 0.330 ; rangefinder:U_Ranger_Botom|count[17]                ; rangefinder:U_Ranger_Botom|edgebegin[17]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.483      ;
; 0.330 ; motor_pwm:U_Motor_1|clockcount[5]                   ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; rangefinder:U_Ranger_Botom|count[18]                ; rangefinder:U_Ranger_Botom|edgebegin[18]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.484      ;
; 0.333 ; rangefinder:U_Ranger_Botom|count[16]                ; rangefinder:U_Ranger_Botom|edgebegin[16]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.486      ;
; 0.333 ; rangefinder:U_Ranger_Botom|count[20]                ; rangefinder:U_Ranger_Botom|edgebegin[20]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.336 ; rangefinder:U_Ranger_Botom|count[13]                ; rangefinder:U_Ranger_Botom|edgebegin[13]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.489      ;
; 0.358 ; rangefinder:U_Ranger_Botom|count[12]                ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|clockcount[0]                   ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|pulsecount[6]                   ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|pulsecount[3]                   ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; rangefinder:U_Ranger_Botom|count[5]                 ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; rangefinder:U_Ranger_Botom|count[7]                 ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[0]                 ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[3]                 ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; rangefinder:U_Ranger_Botom|count[13]                ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; rangefinder:U_Ranger_Botom|count[21]                ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; rangefinder:U_Ranger_Botom|count[9]                 ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; motor_pwm:U_Motor_1|clockcount[4]                   ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; motor_pwm:U_Motor_1|clockcount[2]                   ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[10]                ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[11]                ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; rangefinder:U_Ranger_Botom|count[16]                ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; rangefinder:U_Ranger_Botom|count[14]                ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; rangefinder:U_Ranger_Botom|count[19]                ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; motor_pwm:U_Motor_1|pulsecount[10]                  ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[2]                   ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[1]                 ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[2]                 ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[5]                   ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[4]                   ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; rangefinder:U_Ranger_Botom|count[4]                 ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; rangefinder:U_Ranger_Botom|count[15]                ; rangefinder:U_Ranger_Botom|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; motor_pwm:U_Motor_1|pulsecount[8]                   ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[18]                ; rangefinder:U_Ranger_Botom|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[6]                 ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; pid_pitch_controller:U_Pitch|u_old[9]               ; pid_pitch_controller:U_Pitch|u_old[9]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; rangefinder:U_Ranger_Botom|count[8]                 ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; motor_pwm:U_Motor_1|pulsecount[7]                   ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; motor_pwm:U_Motor_1|clockcount[4]                   ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; motor_pwm:U_Motor_1|pulsecount[9]                   ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; motor_pwm:U_Motor_1|pulsecount[11]                  ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; motor_pwm:U_Motor_1|clockcount[3]                   ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; motor_pwm:U_Motor_1|clockcount[1]                   ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; motor_pwm:U_Motor_1|pulsecount[8]                   ; motor_pwm:U_Motor_2|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; motor_pwm:U_Motor_1|pulsecount[8]                   ; motor_pwm:U_Motor_4|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; motor_pwm:U_Motor_1|clockcount[5]                   ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; regmap:U_Registers|reg_controller:RegCont|state.ra2 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.529      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; rangefinder:U_Ranger_Botom|count[17]                ; rangefinder:U_Ranger_Botom|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; rangefinder:U_Ranger_Botom|count[22]                ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; motor_pwm:U_Motor_1|pulsecount[8]                   ; motor_pwm:U_Motor_1|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; motor_pwm:U_Motor_1|pulsecount[8]                   ; motor_pwm:U_Motor_3|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.383 ; rangefinder:U_Ranger_Botom|count[20]                ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.409 ; regmap:U_Registers|reg_controller:RegCont|state.rd1 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; regmap:U_Registers|reg_controller:RegCont|state.rd2 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.413 ; clk_div:U_1HzClkDivider|cnt[22]                     ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.415 ; rangefinder:U_Ranger_Botom|count[14]                ; rangefinder:U_Ranger_Botom|edgebegin[14]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.568      ;
; 0.416 ; pid_altitude_controller:U_Altitude|error[0]         ; pid_altitude_controller:U_Altitude|previous_error[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.568      ;
; 0.424 ; pid_roll_controller:U_Roll|error[0]                 ; pid_roll_controller:U_Roll|previous_error[0]          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.577      ;
; 0.427 ; pid_altitude_controller:U_Altitude|error[6]         ; regmap:U_Registers|quadreg:RegEa|tmp[6]               ; clk          ; clk         ; 0.000        ; -0.002     ; 0.577      ;
; 0.427 ; motor_pwm:U_Motor_1|pulsecount[10]                  ; motor_pwm:U_Motor_2|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.427 ; motor_pwm:U_Motor_1|pulsecount[10]                  ; motor_pwm:U_Motor_4|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.428 ; rangefinder:U_Ranger_Botom|count[12]                ; rangefinder:U_Ranger_Botom|edgebegin[12]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.581      ;
; 0.430 ; pid_altitude_controller:U_Altitude|error[8]         ; pid_altitude_controller:U_Altitude|previous_error[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.582      ;
; 0.430 ; motor_pwm:U_Motor_1|pulsecount[10]                  ; motor_pwm:U_Motor_1|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.582      ;
; 0.430 ; motor_pwm:U_Motor_1|pulsecount[10]                  ; motor_pwm:U_Motor_3|pwm                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.582      ;
; 0.431 ; regmap:U_Registers|quadreg:RegZD|tmp[3]             ; pid_yaw_controller:U_Yaw|error[3]                     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.585      ;
; 0.437 ; pid_yaw_controller:U_Yaw|error[4]                   ; regmap:U_Registers|quadreg:RegEz|tmp[4]               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.590      ;
; 0.437 ; regmap:U_Registers|quadreg:RegZD|tmp[6]             ; pid_yaw_controller:U_Yaw|error[6]                     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.591      ;
; 0.438 ; regmap:U_Registers|quadreg:RegZD|tmp[1]             ; pid_yaw_controller:U_Yaw|error[1]                     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.592      ;
; 0.439 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.591      ;
; 0.439 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.591      ;
; 0.439 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.591      ;
; 0.439 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.591      ;
; 0.439 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.591      ;
; 0.439 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.591      ;
; 0.439 ; motor_pwm:U_Motor_1|clocktick                       ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.591      ;
+-------+-----------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.408      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 2.566  ; 2.566  ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 2.649  ; 2.649  ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 2.649  ; 2.649  ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 2.576  ; 2.576  ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.587  ; 2.587  ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 2.490  ; 2.490  ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 2.414  ; 2.414  ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.361  ; 2.361  ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 2.387  ; 2.387  ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 2.565  ; 2.565  ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 2.432  ; 2.432  ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 2.308  ; 2.308  ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 13.098 ; 13.098 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 13.098 ; 13.098 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 3.557  ; 3.557  ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 4.326  ; 4.326  ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 4.049  ; 4.049  ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 3.404  ; 3.404  ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 3.638  ; 3.638  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.098 ; -2.098 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.325 ; -2.325 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.203 ; -2.203 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.323 ; -2.323 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.112 ; -2.112 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.077 ; -2.077 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.065 ; -2.065 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.108 ; -2.108 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.301 ; -2.301 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.003 ; -2.003 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.034 ; -2.034 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.034 ; -2.034 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.259 ; -2.259 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.294 ; -2.294 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.063 ; -2.063 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.326 ; -2.326 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.424 ; -2.424 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.105 ; 4.105 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.000 ; 4.000 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.016 ; 4.016 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.105 ; 4.105 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.988 ; 3.988 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.008 ; 4.008 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.909 ; 3.909 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.914 ; 3.914 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.008 ; 4.008 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.999 ; 3.999 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.943 ; 3.943 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.939 ; 3.939 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.943 ; 3.943 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.957 ; 3.957 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 7.273 ; 7.273 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 6.584 ; 6.584 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 6.804 ; 6.804 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 6.674 ; 6.674 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 7.273 ; 7.273 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 6.413 ; 6.413 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 6.804 ; 6.804 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 6.507 ; 6.507 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 6.673 ; 6.673 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 4.052 ; 4.052 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 5.822 ; 5.822 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 4.182 ; 4.182 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.728 ; 3.728 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.321 ; 3.321 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.988 ; 3.988 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.000 ; 4.000 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.016 ; 4.016 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.105 ; 4.105 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.988 ; 3.988 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.909 ; 3.909 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.909 ; 3.909 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.914 ; 3.914 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.008 ; 4.008 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.999 ; 3.999 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.943 ; 3.943 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.939 ; 3.939 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.943 ; 3.943 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.957 ; 3.957 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.755 ; 3.755 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.233 ; 4.233 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.280 ; 4.280 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.289 ; 4.289 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.256 ; 4.256 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.036 ; 4.036 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.755 ; 3.755 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.859 ; 3.859 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.757 ; 3.757 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.843 ; 3.843 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 5.418 ; 5.418 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 4.182 ; 4.182 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.728 ; 3.728 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.321 ; 3.321 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.366 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.372 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.382 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.384 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.384 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.366 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.376 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.376 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.376 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.058 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.064 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.074 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.076 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.076 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.058 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.068 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.068 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.068 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.366     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.372     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.382     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.384     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.384     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.366     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.376     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.376     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.376     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.058     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.064     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.074     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.076     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.076     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.058     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.068     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.068     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.068     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -77.958   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk                             ; -77.958   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.005     ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -3739.418 ; 0.0   ; 0.0      ; 0.0     ; -663.805            ;
;  clk                             ; -3739.418 ; 0.000 ; N/A      ; N/A     ; -660.837            ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.000     ; 0.000 ; N/A      ; N/A     ; -2.968              ;
+----------------------------------+-----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 6.371  ; 6.371  ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 6.175  ; 6.175  ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 6.175  ; 6.175  ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.868  ; 5.868  ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 6.053  ; 6.053  ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.838  ; 5.838  ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.534  ; 5.534  ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 5.461  ; 5.461  ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 5.476  ; 5.476  ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 5.985  ; 5.985  ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 5.696  ; 5.696  ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.430  ; 5.430  ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 41.619 ; 41.619 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 41.619 ; 41.619 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 9.288  ; 9.288  ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 11.598 ; 11.598 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 10.729 ; 10.729 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 8.258  ; 8.258  ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 8.860  ; 8.860  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.098 ; -2.098 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.325 ; -2.325 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.203 ; -2.203 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.323 ; -2.323 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.112 ; -2.112 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.077 ; -2.077 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.065 ; -2.065 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.108 ; -2.108 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.301 ; -2.301 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.003 ; -2.003 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.034 ; -2.034 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.034 ; -2.034 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.259 ; -2.259 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.294 ; -2.294 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.063 ; -2.063 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.326 ; -2.326 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.424 ; -2.424 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.247  ; 9.247  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 8.904  ; 8.904  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.927  ; 8.927  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.247  ; 9.247  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.740  ; 8.740  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.915  ; 8.915  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.570  ; 8.570  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.581  ; 8.581  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.915  ; 8.915  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.907  ; 8.907  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.804  ; 8.804  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.810  ; 8.810  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.668  ; 8.668  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.831  ; 8.831  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 19.907 ; 19.907 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 17.972 ; 17.972 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 18.320 ; 18.320 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 18.109 ; 18.109 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 19.907 ; 19.907 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 17.172 ; 17.172 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 18.528 ; 18.528 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 17.533 ; 17.533 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 18.004 ; 18.004 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.270  ; 9.270  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 15.228 ; 15.228 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 9.602  ; 9.602  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.125  ; 8.125  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.522  ; 7.522  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.988 ; 3.988 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.000 ; 4.000 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.016 ; 4.016 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.105 ; 4.105 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.988 ; 3.988 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.909 ; 3.909 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.909 ; 3.909 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.914 ; 3.914 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.008 ; 4.008 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.999 ; 3.999 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.943 ; 3.943 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.939 ; 3.939 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.943 ; 3.943 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.957 ; 3.957 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.755 ; 3.755 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.233 ; 4.233 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.280 ; 4.280 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.289 ; 4.289 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.256 ; 4.256 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.036 ; 4.036 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.755 ; 3.755 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.859 ; 3.859 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.757 ; 3.757 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.843 ; 3.843 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 5.418 ; 5.418 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 4.182 ; 4.182 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.728 ; 3.728 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.321 ; 3.321 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 519   ; 519  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 266   ; 266  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Thu Apr 26 08:37:51 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning: Ignored assignments for entity "SPI_Slave" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity SPI_Slave -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity SPI_Slave -section_id "Root Region" was ignored
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
Warning: Found combinational loop of 4 nodes
    Warning: Node "U_Altitude|pwm_input[7]~1|combout"
    Warning: Node "U_Altitude|Add6~12|datab"
    Warning: Node "U_Altitude|Add6~12|combout"
    Warning: Node "U_Altitude|pwm_input[7]~1|datab"
Warning: Found combinational loop of 4 nodes
    Warning: Node "U_Altitude|pwm_input[6]~4|combout"
    Warning: Node "U_Altitude|Add6~10|datab"
    Warning: Node "U_Altitude|Add6~10|combout"
    Warning: Node "U_Altitude|pwm_input[6]~4|datab"
Warning: Found combinational loop of 4 nodes
    Warning: Node "U_Altitude|pwm_input[5]~7|combout"
    Warning: Node "U_Altitude|Add6~8|datab"
    Warning: Node "U_Altitude|Add6~8|combout"
    Warning: Node "U_Altitude|pwm_input[5]~7|datab"
Warning: Found combinational loop of 4 nodes
    Warning: Node "U_Altitude|pwm_input[4]~10|combout"
    Warning: Node "U_Altitude|Add6~6|datab"
    Warning: Node "U_Altitude|Add6~6|combout"
    Warning: Node "U_Altitude|pwm_input[4]~10|datab"
Warning: Found combinational loop of 4 nodes
    Warning: Node "U_Altitude|pwm_input[3]~13|combout"
    Warning: Node "U_Altitude|Add6~4|datab"
    Warning: Node "U_Altitude|Add6~4|combout"
    Warning: Node "U_Altitude|pwm_input[3]~13|dataa"
Warning: Found combinational loop of 4 nodes
    Warning: Node "U_Altitude|pwm_input[2]~16|combout"
    Warning: Node "U_Altitude|Add6~2|datab"
    Warning: Node "U_Altitude|Add6~2|combout"
    Warning: Node "U_Altitude|pwm_input[2]~16|datac"
Warning: Found combinational loop of 4 nodes
    Warning: Node "U_Altitude|pwm~18|combout"
    Warning: Node "U_Altitude|Add6~0|datab"
    Warning: Node "U_Altitude|Add6~0|combout"
    Warning: Node "U_Altitude|pwm~18|datab"
Warning: Found combinational loop of 2 nodes
    Warning: Node "U_Altitude|pwm~20|combout"
    Warning: Node "U_Altitude|pwm~20|dataa"
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -77.958
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -77.958     -3739.418 clk 
    Info:     0.005         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 clk 
    Info:     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.941
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.941      -660.837 clk 
    Info:    -0.742        -2.968 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -25.177
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -25.177      -922.435 clk 
    Info:     0.624         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 clk 
    Info:     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380      -445.380 clk 
    Info:    -0.500        -2.000 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 46 warnings
    Info: Peak virtual memory: 275 megabytes
    Info: Processing ended: Thu Apr 26 08:37:55 2012
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


