###############################################################################
# Created by write_sdc
###############################################################################
current_design counter_board
###############################################################################
# Timing Constraints
###############################################################################
create_clock -name clock_i -period 24.2522 [get_ports {clock_i}]
set_input_delay 25.0000 -clock [get_clocks {clock_i}] -add_delay [get_ports {enable_i}]
set_input_delay 25.0000 -clock [get_clocks {clock_i}] -add_delay [get_ports {reset_n_i}]
set_output_delay 25.0000 -clock [get_clocks {clock_i}] -add_delay [get_ports {counter_value_o[0]}]
set_output_delay 25.0000 -clock [get_clocks {clock_i}] -add_delay [get_ports {counter_value_o[1]}]
set_output_delay 25.0000 -clock [get_clocks {clock_i}] -add_delay [get_ports {counter_value_o[2]}]
set_output_delay 25.0000 -clock [get_clocks {clock_i}] -add_delay [get_ports {counter_value_o[3]}]
###############################################################################
# Environment
###############################################################################
###############################################################################
# Design Rules
###############################################################################
