1. 在每个周期将其看作独立的模块，需要的输入信号，从上一阶段的寄存器得到。
2. 大部分是组合逻辑，不需要进行状态判断。
3. 在真正对处理器产生影响的操作上，例如写寄存器、写内存、读内存、写PC，需要特别标注是哪一个状态
4.对于每一个模块而言，当状态机处于当前模块时，表示这一阶段内所有的接线有效，
其它阶段的信号是可见的（电路可能是乱码），但由于状态机不处于这一状态，所以不一定是有意义的。