Classic Timing Analyzer report for MIPS
Tue Sep 26 15:36:40 2017
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'Clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                   ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From         ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.446 ns                                       ; Funct[1]     ; state.J     ; --         ; Clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 11.297 ns                                      ; state.J      ; PCWrite     ; Clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.731 ns                                      ; Reset_signal ; state.RESET ; --         ; Clk      ; 0            ;
; Clock Setup: 'Clk'           ; N/A   ; None          ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE ; state.AND   ; Clk        ; Clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;              ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+-------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C70F896C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clk'                                                                                                                                                                                                   ;
+-------+------------------------------------------------+------------------------+------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                   ; To                     ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+------------------------+------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.AND              ; Clk        ; Clk      ; None                        ; None                      ; 1.918 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.SUB              ; Clk        ; Clk      ; None                        ; None                      ; 1.917 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.ADD              ; Clk        ; Clk      ; None                        ; None                      ; 1.916 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.XOR              ; Clk        ; Clk      ; None                        ; None                      ; 1.911 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.BREAK            ; Clk        ; Clk      ; None                        ; None                      ; 1.909 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.NOP              ; Clk        ; Clk      ; None                        ; None                      ; 1.908 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.NOP              ; StateOut[3]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.810 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.AND              ; StateOut[1]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.773 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.AND              ; StateOut[2]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.766 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.AND              ; StateOut[0]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.762 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.DECODE           ; Clk        ; Clk      ; None                        ; None                      ; 1.735 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.NOP              ; StateOut[2]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.702 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.NOP              ; StateOut[0]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.698 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.J                ; StateOut[3]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.676 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.BEQ              ; Clk        ; Clk      ; None                        ; None                      ; 1.649 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.J                ; Clk        ; Clk      ; None                        ; None                      ; 1.649 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.AND              ; StateOut[3]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.639 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.ADD              ; StateOut[1]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.632 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.ADD              ; StateOut[3]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.547 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.BNE              ; Clk        ; Clk      ; None                        ; None                      ; 1.520 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.SW               ; Clk        ; Clk      ; None                        ; None                      ; 1.519 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.LW               ; Clk        ; Clk      ; None                        ; None                      ; 1.518 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.LUI              ; Clk        ; Clk      ; None                        ; None                      ; 1.516 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.FETCH_MEM_DELAY1 ; state.FETCH            ; Clk        ; Clk      ; None                        ; None                      ; 1.516 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.J                ; StateOut[1]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.490 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.FETCH_MEM_DELAY2 ; StateOut[1]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.483 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.BEQ              ; StateOut[2]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.476 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.BEQ              ; StateOut[0]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.472 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.FETCH_MEM_DELAY2 ; StateOut[0]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.477 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.LW               ; StateOut[1]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.465 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.LUI              ; StateOut[0]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.460 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.BREAK            ; StateOut[1]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.447 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.FETCH_MEM_DELAY2 ; state.FETCH            ; Clk        ; Clk      ; None                        ; None                      ; 1.431 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.FETCH_MEM_DELAY1 ; StateOut[1]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.396 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.XOR              ; StateOut[0]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.345 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.BNE              ; StateOut[1]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.325 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; state.FETCH            ; Clk        ; Clk      ; None                        ; None                      ; 1.311 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.ADD              ; StateOut[2]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.280 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.LUI              ; StateOut[3]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.230 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.LW               ; StateOut[2]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.223 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.RESET            ; state.FETCH            ; Clk        ; Clk      ; None                        ; None                      ; 1.227 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.LW               ; StateOut[0]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.219 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.FETCH            ; StateOut[0]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.222 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.FETCH            ; state.FETCH            ; Clk        ; Clk      ; None                        ; None                      ; 1.193 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.FETCH_MEM_DELAY2 ; state.DECODE           ; Clk        ; Clk      ; None                        ; None                      ; 1.102 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.SW               ; StateOut[3]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.042 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.DECODE           ; StateOut[2]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 1.004 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.BNE              ; StateOut[2]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 0.998 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.BREAK            ; StateOut[4]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 0.999 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.XOR              ; StateOut[4]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 0.974 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.FETCH            ; state.FETCH_MEM_DELAY1 ; Clk        ; Clk      ; None                        ; None                      ; 0.953 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.FETCH_MEM_DELAY1 ; state.FETCH_MEM_DELAY2 ; Clk        ; Clk      ; None                        ; None                      ; 0.822 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state.SUB              ; StateOut[4]~reg0       ; Clk        ; Clk      ; None                        ; None                      ; 0.815 ns                ;
+-------+------------------------------------------------+------------------------+------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------+
; tsu                                                                                  ;
+-------+--------------+------------+--------------+------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                     ; To Clock ;
+-------+--------------+------------+--------------+------------------------+----------+
; N/A   ; None         ; 6.446 ns   ; Funct[1]     ; state.BEQ              ; Clk      ;
; N/A   ; None         ; 6.446 ns   ; Funct[1]     ; state.J                ; Clk      ;
; N/A   ; None         ; 6.319 ns   ; Funct[1]     ; state.BNE              ; Clk      ;
; N/A   ; None         ; 6.318 ns   ; Funct[1]     ; state.SW               ; Clk      ;
; N/A   ; None         ; 6.317 ns   ; Funct[1]     ; state.LW               ; Clk      ;
; N/A   ; None         ; 6.315 ns   ; Funct[1]     ; state.LUI              ; Clk      ;
; N/A   ; None         ; 6.279 ns   ; Funct[5]     ; state.BEQ              ; Clk      ;
; N/A   ; None         ; 6.279 ns   ; Funct[5]     ; state.J                ; Clk      ;
; N/A   ; None         ; 6.229 ns   ; Funct[0]     ; state.BEQ              ; Clk      ;
; N/A   ; None         ; 6.229 ns   ; Funct[0]     ; state.J                ; Clk      ;
; N/A   ; None         ; 6.152 ns   ; Funct[5]     ; state.BNE              ; Clk      ;
; N/A   ; None         ; 6.151 ns   ; Funct[5]     ; state.SW               ; Clk      ;
; N/A   ; None         ; 6.150 ns   ; Funct[5]     ; state.LW               ; Clk      ;
; N/A   ; None         ; 6.148 ns   ; Funct[5]     ; state.LUI              ; Clk      ;
; N/A   ; None         ; 6.127 ns   ; Op[2]        ; state.AND              ; Clk      ;
; N/A   ; None         ; 6.126 ns   ; Op[2]        ; state.SUB              ; Clk      ;
; N/A   ; None         ; 6.125 ns   ; Op[2]        ; state.ADD              ; Clk      ;
; N/A   ; None         ; 6.120 ns   ; Op[2]        ; state.XOR              ; Clk      ;
; N/A   ; None         ; 6.117 ns   ; Op[2]        ; state.BREAK            ; Clk      ;
; N/A   ; None         ; 6.116 ns   ; Op[2]        ; state.NOP              ; Clk      ;
; N/A   ; None         ; 6.102 ns   ; Funct[0]     ; state.BNE              ; Clk      ;
; N/A   ; None         ; 6.101 ns   ; Funct[0]     ; state.SW               ; Clk      ;
; N/A   ; None         ; 6.100 ns   ; Funct[0]     ; state.LW               ; Clk      ;
; N/A   ; None         ; 6.098 ns   ; Funct[0]     ; state.LUI              ; Clk      ;
; N/A   ; None         ; 6.030 ns   ; Funct[1]     ; state.DECODE           ; Clk      ;
; N/A   ; None         ; 5.950 ns   ; Funct[2]     ; state.BEQ              ; Clk      ;
; N/A   ; None         ; 5.950 ns   ; Funct[2]     ; state.J                ; Clk      ;
; N/A   ; None         ; 5.897 ns   ; Funct[5]     ; state.DECODE           ; Clk      ;
; N/A   ; None         ; 5.894 ns   ; Op[1]        ; state.AND              ; Clk      ;
; N/A   ; None         ; 5.893 ns   ; Op[1]        ; state.SUB              ; Clk      ;
; N/A   ; None         ; 5.892 ns   ; Op[1]        ; state.ADD              ; Clk      ;
; N/A   ; None         ; 5.887 ns   ; Op[1]        ; state.XOR              ; Clk      ;
; N/A   ; None         ; 5.884 ns   ; Op[1]        ; state.BREAK            ; Clk      ;
; N/A   ; None         ; 5.883 ns   ; Op[1]        ; state.NOP              ; Clk      ;
; N/A   ; None         ; 5.853 ns   ; Op[3]        ; state.AND              ; Clk      ;
; N/A   ; None         ; 5.852 ns   ; Op[3]        ; state.SUB              ; Clk      ;
; N/A   ; None         ; 5.851 ns   ; Op[3]        ; state.ADD              ; Clk      ;
; N/A   ; None         ; 5.846 ns   ; Op[3]        ; state.XOR              ; Clk      ;
; N/A   ; None         ; 5.843 ns   ; Op[3]        ; state.BREAK            ; Clk      ;
; N/A   ; None         ; 5.843 ns   ; Op[2]        ; state.DECODE           ; Clk      ;
; N/A   ; None         ; 5.842 ns   ; Op[3]        ; state.NOP              ; Clk      ;
; N/A   ; None         ; 5.828 ns   ; Op[2]        ; state.BEQ              ; Clk      ;
; N/A   ; None         ; 5.828 ns   ; Op[2]        ; state.J                ; Clk      ;
; N/A   ; None         ; 5.823 ns   ; Funct[2]     ; state.BNE              ; Clk      ;
; N/A   ; None         ; 5.822 ns   ; Funct[2]     ; state.SW               ; Clk      ;
; N/A   ; None         ; 5.821 ns   ; Funct[2]     ; state.LW               ; Clk      ;
; N/A   ; None         ; 5.819 ns   ; Funct[2]     ; state.LUI              ; Clk      ;
; N/A   ; None         ; 5.817 ns   ; Funct[0]     ; state.DECODE           ; Clk      ;
; N/A   ; None         ; 5.763 ns   ; Op[0]        ; state.AND              ; Clk      ;
; N/A   ; None         ; 5.762 ns   ; Op[0]        ; state.SUB              ; Clk      ;
; N/A   ; None         ; 5.761 ns   ; Op[0]        ; state.ADD              ; Clk      ;
; N/A   ; None         ; 5.756 ns   ; Op[0]        ; state.XOR              ; Clk      ;
; N/A   ; None         ; 5.753 ns   ; Op[0]        ; state.BREAK            ; Clk      ;
; N/A   ; None         ; 5.752 ns   ; Op[0]        ; state.NOP              ; Clk      ;
; N/A   ; None         ; 5.701 ns   ; Op[2]        ; state.BNE              ; Clk      ;
; N/A   ; None         ; 5.700 ns   ; Op[2]        ; state.SW               ; Clk      ;
; N/A   ; None         ; 5.699 ns   ; Op[2]        ; state.LW               ; Clk      ;
; N/A   ; None         ; 5.697 ns   ; Op[2]        ; state.LUI              ; Clk      ;
; N/A   ; None         ; 5.610 ns   ; Op[1]        ; state.DECODE           ; Clk      ;
; N/A   ; None         ; 5.569 ns   ; Op[3]        ; state.DECODE           ; Clk      ;
; N/A   ; None         ; 5.534 ns   ; Funct[2]     ; state.DECODE           ; Clk      ;
; N/A   ; None         ; 5.500 ns   ; Funct[5]     ; state.AND              ; Clk      ;
; N/A   ; None         ; 5.499 ns   ; Funct[5]     ; state.SUB              ; Clk      ;
; N/A   ; None         ; 5.498 ns   ; Funct[5]     ; state.ADD              ; Clk      ;
; N/A   ; None         ; 5.493 ns   ; Funct[5]     ; state.XOR              ; Clk      ;
; N/A   ; None         ; 5.491 ns   ; Funct[5]     ; state.BREAK            ; Clk      ;
; N/A   ; None         ; 5.490 ns   ; Funct[5]     ; state.NOP              ; Clk      ;
; N/A   ; None         ; 5.479 ns   ; Op[0]        ; state.DECODE           ; Clk      ;
; N/A   ; None         ; 5.469 ns   ; Funct[2]     ; state.AND              ; Clk      ;
; N/A   ; None         ; 5.468 ns   ; Funct[2]     ; state.SUB              ; Clk      ;
; N/A   ; None         ; 5.467 ns   ; Funct[2]     ; state.ADD              ; Clk      ;
; N/A   ; None         ; 5.462 ns   ; Funct[2]     ; state.XOR              ; Clk      ;
; N/A   ; None         ; 5.460 ns   ; Funct[2]     ; state.BREAK            ; Clk      ;
; N/A   ; None         ; 5.459 ns   ; Funct[2]     ; state.NOP              ; Clk      ;
; N/A   ; None         ; 5.413 ns   ; Funct[3]     ; state.BEQ              ; Clk      ;
; N/A   ; None         ; 5.413 ns   ; Funct[3]     ; state.J                ; Clk      ;
; N/A   ; None         ; 5.409 ns   ; Op[1]        ; state.BEQ              ; Clk      ;
; N/A   ; None         ; 5.409 ns   ; Op[1]        ; state.J                ; Clk      ;
; N/A   ; None         ; 5.403 ns   ; Funct[0]     ; state.AND              ; Clk      ;
; N/A   ; None         ; 5.402 ns   ; Funct[0]     ; state.SUB              ; Clk      ;
; N/A   ; None         ; 5.401 ns   ; Funct[0]     ; state.ADD              ; Clk      ;
; N/A   ; None         ; 5.396 ns   ; Funct[0]     ; state.XOR              ; Clk      ;
; N/A   ; None         ; 5.394 ns   ; Funct[0]     ; state.BREAK            ; Clk      ;
; N/A   ; None         ; 5.393 ns   ; Funct[0]     ; state.NOP              ; Clk      ;
; N/A   ; None         ; 5.347 ns   ; Op[5]        ; state.AND              ; Clk      ;
; N/A   ; None         ; 5.346 ns   ; Op[5]        ; state.SUB              ; Clk      ;
; N/A   ; None         ; 5.345 ns   ; Op[5]        ; state.ADD              ; Clk      ;
; N/A   ; None         ; 5.340 ns   ; Op[5]        ; state.XOR              ; Clk      ;
; N/A   ; None         ; 5.337 ns   ; Op[5]        ; state.BREAK            ; Clk      ;
; N/A   ; None         ; 5.336 ns   ; Op[5]        ; state.NOP              ; Clk      ;
; N/A   ; None         ; 5.313 ns   ; Op[4]        ; state.BEQ              ; Clk      ;
; N/A   ; None         ; 5.313 ns   ; Op[4]        ; state.J                ; Clk      ;
; N/A   ; None         ; 5.286 ns   ; Funct[3]     ; state.BNE              ; Clk      ;
; N/A   ; None         ; 5.285 ns   ; Funct[3]     ; state.SW               ; Clk      ;
; N/A   ; None         ; 5.284 ns   ; Funct[3]     ; state.LW               ; Clk      ;
; N/A   ; None         ; 5.282 ns   ; Funct[3]     ; state.LUI              ; Clk      ;
; N/A   ; None         ; 5.280 ns   ; Op[1]        ; state.BNE              ; Clk      ;
; N/A   ; None         ; 5.279 ns   ; Op[1]        ; state.SW               ; Clk      ;
; N/A   ; None         ; 5.278 ns   ; Op[1]        ; state.LW               ; Clk      ;
; N/A   ; None         ; 5.276 ns   ; Op[1]        ; state.LUI              ; Clk      ;
; N/A   ; None         ; 5.270 ns   ; Funct[4]     ; state.BEQ              ; Clk      ;
; N/A   ; None         ; 5.270 ns   ; Funct[4]     ; state.J                ; Clk      ;
; N/A   ; None         ; 5.210 ns   ; Op[3]        ; state.BEQ              ; Clk      ;
; N/A   ; None         ; 5.210 ns   ; Op[3]        ; state.J                ; Clk      ;
; N/A   ; None         ; 5.184 ns   ; Op[4]        ; state.BNE              ; Clk      ;
; N/A   ; None         ; 5.183 ns   ; Op[4]        ; state.SW               ; Clk      ;
; N/A   ; None         ; 5.182 ns   ; Op[4]        ; state.LW               ; Clk      ;
; N/A   ; None         ; 5.180 ns   ; Op[4]        ; state.LUI              ; Clk      ;
; N/A   ; None         ; 5.143 ns   ; Funct[4]     ; state.BNE              ; Clk      ;
; N/A   ; None         ; 5.142 ns   ; Funct[4]     ; state.SW               ; Clk      ;
; N/A   ; None         ; 5.141 ns   ; Funct[4]     ; state.LW               ; Clk      ;
; N/A   ; None         ; 5.139 ns   ; Funct[4]     ; state.LUI              ; Clk      ;
; N/A   ; None         ; 5.099 ns   ; Funct[3]     ; state.AND              ; Clk      ;
; N/A   ; None         ; 5.098 ns   ; Funct[3]     ; state.SUB              ; Clk      ;
; N/A   ; None         ; 5.097 ns   ; Funct[3]     ; state.ADD              ; Clk      ;
; N/A   ; None         ; 5.092 ns   ; Funct[3]     ; state.XOR              ; Clk      ;
; N/A   ; None         ; 5.090 ns   ; Funct[3]     ; state.BREAK            ; Clk      ;
; N/A   ; None         ; 5.089 ns   ; Funct[3]     ; state.NOP              ; Clk      ;
; N/A   ; None         ; 5.081 ns   ; Op[3]        ; state.BNE              ; Clk      ;
; N/A   ; None         ; 5.080 ns   ; Op[3]        ; state.SW               ; Clk      ;
; N/A   ; None         ; 5.079 ns   ; Op[3]        ; state.LW               ; Clk      ;
; N/A   ; None         ; 5.077 ns   ; Op[3]        ; state.LUI              ; Clk      ;
; N/A   ; None         ; 5.063 ns   ; Op[5]        ; state.DECODE           ; Clk      ;
; N/A   ; None         ; 4.956 ns   ; Funct[3]     ; state.DECODE           ; Clk      ;
; N/A   ; None         ; 4.948 ns   ; Op[0]        ; state.BEQ              ; Clk      ;
; N/A   ; None         ; 4.948 ns   ; Op[0]        ; state.J                ; Clk      ;
; N/A   ; None         ; 4.942 ns   ; Funct[1]     ; state.AND              ; Clk      ;
; N/A   ; None         ; 4.941 ns   ; Funct[1]     ; state.SUB              ; Clk      ;
; N/A   ; None         ; 4.940 ns   ; Funct[1]     ; state.ADD              ; Clk      ;
; N/A   ; None         ; 4.937 ns   ; Funct[4]     ; state.DECODE           ; Clk      ;
; N/A   ; None         ; 4.935 ns   ; Funct[1]     ; state.XOR              ; Clk      ;
; N/A   ; None         ; 4.933 ns   ; Funct[1]     ; state.BREAK            ; Clk      ;
; N/A   ; None         ; 4.932 ns   ; Funct[1]     ; state.NOP              ; Clk      ;
; N/A   ; None         ; 4.874 ns   ; Op[5]        ; state.BEQ              ; Clk      ;
; N/A   ; None         ; 4.874 ns   ; Op[5]        ; state.J                ; Clk      ;
; N/A   ; None         ; 4.830 ns   ; Reset_signal ; state.AND              ; Clk      ;
; N/A   ; None         ; 4.829 ns   ; Reset_signal ; state.SUB              ; Clk      ;
; N/A   ; None         ; 4.828 ns   ; Reset_signal ; state.ADD              ; Clk      ;
; N/A   ; None         ; 4.823 ns   ; Reset_signal ; state.XOR              ; Clk      ;
; N/A   ; None         ; 4.821 ns   ; Reset_signal ; state.BREAK            ; Clk      ;
; N/A   ; None         ; 4.820 ns   ; Reset_signal ; state.NOP              ; Clk      ;
; N/A   ; None         ; 4.819 ns   ; Op[0]        ; state.BNE              ; Clk      ;
; N/A   ; None         ; 4.818 ns   ; Op[0]        ; state.SW               ; Clk      ;
; N/A   ; None         ; 4.817 ns   ; Op[0]        ; state.LW               ; Clk      ;
; N/A   ; None         ; 4.815 ns   ; Op[0]        ; state.LUI              ; Clk      ;
; N/A   ; None         ; 4.745 ns   ; Op[5]        ; state.BNE              ; Clk      ;
; N/A   ; None         ; 4.744 ns   ; Op[5]        ; state.SW               ; Clk      ;
; N/A   ; None         ; 4.743 ns   ; Op[5]        ; state.LW               ; Clk      ;
; N/A   ; None         ; 4.741 ns   ; Op[5]        ; state.LUI              ; Clk      ;
; N/A   ; None         ; 4.647 ns   ; Reset_signal ; state.DECODE           ; Clk      ;
; N/A   ; None         ; 4.608 ns   ; Funct[4]     ; state.AND              ; Clk      ;
; N/A   ; None         ; 4.607 ns   ; Funct[4]     ; state.SUB              ; Clk      ;
; N/A   ; None         ; 4.606 ns   ; Funct[4]     ; state.ADD              ; Clk      ;
; N/A   ; None         ; 4.601 ns   ; Funct[4]     ; state.XOR              ; Clk      ;
; N/A   ; None         ; 4.599 ns   ; Funct[4]     ; state.BREAK            ; Clk      ;
; N/A   ; None         ; 4.598 ns   ; Funct[4]     ; state.NOP              ; Clk      ;
; N/A   ; None         ; 4.563 ns   ; Reset_signal ; state.BEQ              ; Clk      ;
; N/A   ; None         ; 4.563 ns   ; Reset_signal ; state.J                ; Clk      ;
; N/A   ; None         ; 4.434 ns   ; Reset_signal ; state.BNE              ; Clk      ;
; N/A   ; None         ; 4.433 ns   ; Reset_signal ; state.SW               ; Clk      ;
; N/A   ; None         ; 4.432 ns   ; Reset_signal ; state.LW               ; Clk      ;
; N/A   ; None         ; 4.430 ns   ; Reset_signal ; state.LUI              ; Clk      ;
; N/A   ; None         ; 4.043 ns   ; Op[4]        ; state.AND              ; Clk      ;
; N/A   ; None         ; 4.042 ns   ; Op[4]        ; state.SUB              ; Clk      ;
; N/A   ; None         ; 4.041 ns   ; Op[4]        ; state.ADD              ; Clk      ;
; N/A   ; None         ; 4.036 ns   ; Op[4]        ; state.XOR              ; Clk      ;
; N/A   ; None         ; 4.033 ns   ; Op[4]        ; state.BREAK            ; Clk      ;
; N/A   ; None         ; 4.032 ns   ; Op[4]        ; state.NOP              ; Clk      ;
; N/A   ; None         ; 3.759 ns   ; Op[4]        ; state.DECODE           ; Clk      ;
; N/A   ; None         ; 3.187 ns   ; Reset_signal ; state.FETCH_MEM_DELAY1 ; Clk      ;
; N/A   ; None         ; 3.129 ns   ; Reset_signal ; state.FETCH            ; Clk      ;
; N/A   ; None         ; 2.961 ns   ; Reset_signal ; state.FETCH_MEM_DELAY2 ; Clk      ;
; N/A   ; None         ; 2.961 ns   ; Reset_signal ; state.RESET            ; Clk      ;
+-------+--------------+------------+--------------+------------------------+----------+


+----------------------------------------------------------------------------------------+
; tco                                                                                    ;
+-------+--------------+------------+------------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From                   ; To           ; From Clock ;
+-------+--------------+------------+------------------------+--------------+------------+
; N/A   ; None         ; 11.297 ns  ; state.J                ; PC_load      ; Clk        ;
; N/A   ; None         ; 11.297 ns  ; state.J                ; PCWrite      ; Clk        ;
; N/A   ; None         ; 11.272 ns  ; state.FETCH_MEM_DELAY2 ; PC_load      ; Clk        ;
; N/A   ; None         ; 11.272 ns  ; state.FETCH_MEM_DELAY2 ; PCWrite      ; Clk        ;
; N/A   ; None         ; 11.064 ns  ; state.RESET            ; ALUOut_reset ; Clk        ;
; N/A   ; None         ; 11.064 ns  ; state.RESET            ; A_reset      ; Clk        ;
; N/A   ; None         ; 10.840 ns  ; state.RESET            ; IR_reset     ; Clk        ;
; N/A   ; None         ; 10.840 ns  ; state.RESET            ; B_reset      ; Clk        ;
; N/A   ; None         ; 10.830 ns  ; state.RESET            ; MDR_reset    ; Clk        ;
; N/A   ; None         ; 10.820 ns  ; state.RESET            ; RegReset     ; Clk        ;
; N/A   ; None         ; 9.246 ns   ; StateOut[3]~reg0       ; StateOut[3]  ; Clk        ;
; N/A   ; None         ; 8.426 ns   ; state.FETCH_MEM_DELAY1 ; ALUSrcB[0]   ; Clk        ;
; N/A   ; None         ; 8.341 ns   ; state.FETCH_MEM_DELAY2 ; ALUSrcB[0]   ; Clk        ;
; N/A   ; None         ; 8.293 ns   ; state.NOP              ; ALUSrcB[0]   ; Clk        ;
; N/A   ; None         ; 8.138 ns   ; state.ADD              ; ALU_sel[0]   ; Clk        ;
; N/A   ; None         ; 8.125 ns   ; state.FETCH_MEM_DELAY2 ; ALU_sel[0]   ; Clk        ;
; N/A   ; None         ; 8.124 ns   ; state.ADD              ; ALUSrcB[0]   ; Clk        ;
; N/A   ; None         ; 8.112 ns   ; state.ADD              ; ALUOut_load  ; Clk        ;
; N/A   ; None         ; 8.106 ns   ; state.FETCH            ; ALUSrcB[0]   ; Clk        ;
; N/A   ; None         ; 8.091 ns   ; state.DECODE           ; ALUSrcB[1]   ; Clk        ;
; N/A   ; None         ; 8.035 ns   ; state.RESET            ; ALUSrcB[0]   ; Clk        ;
; N/A   ; None         ; 8.011 ns   ; state.FETCH_MEM_DELAY1 ; MDR_load     ; Clk        ;
; N/A   ; None         ; 7.926 ns   ; state.FETCH_MEM_DELAY2 ; MDR_load     ; Clk        ;
; N/A   ; None         ; 7.884 ns   ; state.DECODE           ; ALUOut_load  ; Clk        ;
; N/A   ; None         ; 7.873 ns   ; state.DECODE           ; ALU_sel[0]   ; Clk        ;
; N/A   ; None         ; 7.832 ns   ; state.J                ; ALUSrcB[1]   ; Clk        ;
; N/A   ; None         ; 7.812 ns   ; state.J                ; ALUOut_load  ; Clk        ;
; N/A   ; None         ; 7.762 ns   ; state.J                ; ALU_sel[0]   ; Clk        ;
; N/A   ; None         ; 7.691 ns   ; state.FETCH            ; MDR_load     ; Clk        ;
; N/A   ; None         ; 7.664 ns   ; state.FETCH_MEM_DELAY1 ; IRWrite      ; Clk        ;
; N/A   ; None         ; 7.497 ns   ; state.DECODE           ; A_load       ; Clk        ;
; N/A   ; None         ; 7.495 ns   ; state.J                ; IRWrite      ; Clk        ;
; N/A   ; None         ; 7.402 ns   ; state.FETCH_MEM_DELAY2 ; IRWrite      ; Clk        ;
; N/A   ; None         ; 7.388 ns   ; state.DECODE           ; ALUSrcB[0]   ; Clk        ;
; N/A   ; None         ; 7.307 ns   ; state.J                ; ALUSrcB[0]   ; Clk        ;
; N/A   ; None         ; 7.263 ns   ; state.DECODE           ; B_load       ; Clk        ;
; N/A   ; None         ; 7.238 ns   ; state.J                ; IorD         ; Clk        ;
; N/A   ; None         ; 7.238 ns   ; state.J                ; PCSource[1]  ; Clk        ;
; N/A   ; None         ; 7.038 ns   ; state.FETCH            ; IRWrite      ; Clk        ;
; N/A   ; None         ; 7.020 ns   ; StateOut[0]~reg0       ; StateOut[0]  ; Clk        ;
; N/A   ; None         ; 7.003 ns   ; StateOut[2]~reg0       ; StateOut[2]  ; Clk        ;
; N/A   ; None         ; 6.811 ns   ; StateOut[4]~reg0       ; StateOut[4]  ; Clk        ;
; N/A   ; None         ; 6.549 ns   ; StateOut[1]~reg0       ; StateOut[1]  ; Clk        ;
+-------+--------------+------------+------------------------+--------------+------------+


+--------------------------------------------------------------------------------------------+
; th                                                                                         ;
+---------------+-------------+-----------+--------------+------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From         ; To                     ; To Clock ;
+---------------+-------------+-----------+--------------+------------------------+----------+
; N/A           ; None        ; -2.731 ns ; Reset_signal ; state.FETCH_MEM_DELAY2 ; Clk      ;
; N/A           ; None        ; -2.731 ns ; Reset_signal ; state.RESET            ; Clk      ;
; N/A           ; None        ; -2.899 ns ; Reset_signal ; state.FETCH            ; Clk      ;
; N/A           ; None        ; -2.905 ns ; Op[3]        ; state.BNE              ; Clk      ;
; N/A           ; None        ; -2.906 ns ; Op[3]        ; state.SW               ; Clk      ;
; N/A           ; None        ; -2.911 ns ; Op[3]        ; state.LUI              ; Clk      ;
; N/A           ; None        ; -2.912 ns ; Op[3]        ; state.LW               ; Clk      ;
; N/A           ; None        ; -2.957 ns ; Reset_signal ; state.FETCH_MEM_DELAY1 ; Clk      ;
; N/A           ; None        ; -3.022 ns ; Op[5]        ; state.BNE              ; Clk      ;
; N/A           ; None        ; -3.032 ns ; Op[5]        ; state.LW               ; Clk      ;
; N/A           ; None        ; -3.050 ns ; Op[1]        ; state.BEQ              ; Clk      ;
; N/A           ; None        ; -3.087 ns ; Op[1]        ; state.J                ; Clk      ;
; N/A           ; None        ; -3.116 ns ; Op[0]        ; state.BNE              ; Clk      ;
; N/A           ; None        ; -3.159 ns ; Funct[0]     ; state.BREAK            ; Clk      ;
; N/A           ; None        ; -3.162 ns ; Funct[0]     ; state.NOP              ; Clk      ;
; N/A           ; None        ; -3.185 ns ; Funct[2]     ; state.ADD              ; Clk      ;
; N/A           ; None        ; -3.186 ns ; Funct[2]     ; state.SUB              ; Clk      ;
; N/A           ; None        ; -3.187 ns ; Funct[2]     ; state.AND              ; Clk      ;
; N/A           ; None        ; -3.191 ns ; Funct[2]     ; state.XOR              ; Clk      ;
; N/A           ; None        ; -3.277 ns ; Reset_signal ; state.DECODE           ; Clk      ;
; N/A           ; None        ; -3.327 ns ; Op[2]        ; state.BEQ              ; Clk      ;
; N/A           ; None        ; -3.482 ns ; Funct[1]     ; state.ADD              ; Clk      ;
; N/A           ; None        ; -3.485 ns ; Funct[1]     ; state.AND              ; Clk      ;
; N/A           ; None        ; -3.494 ns ; Funct[1]     ; state.SUB              ; Clk      ;
; N/A           ; None        ; -3.495 ns ; Funct[1]     ; state.XOR              ; Clk      ;
; N/A           ; None        ; -3.529 ns ; Op[4]        ; state.DECODE           ; Clk      ;
; N/A           ; None        ; -3.538 ns ; Funct[5]     ; state.NOP              ; Clk      ;
; N/A           ; None        ; -3.559 ns ; Op[2]        ; state.SW               ; Clk      ;
; N/A           ; None        ; -3.573 ns ; Op[2]        ; state.LUI              ; Clk      ;
; N/A           ; None        ; -3.736 ns ; Op[5]        ; state.LUI              ; Clk      ;
; N/A           ; None        ; -3.739 ns ; Op[5]        ; state.SW               ; Clk      ;
; N/A           ; None        ; -3.802 ns ; Op[4]        ; state.NOP              ; Clk      ;
; N/A           ; None        ; -3.803 ns ; Op[4]        ; state.BREAK            ; Clk      ;
; N/A           ; None        ; -3.806 ns ; Op[4]        ; state.XOR              ; Clk      ;
; N/A           ; None        ; -3.811 ns ; Op[4]        ; state.ADD              ; Clk      ;
; N/A           ; None        ; -3.812 ns ; Op[4]        ; state.SUB              ; Clk      ;
; N/A           ; None        ; -3.813 ns ; Op[4]        ; state.AND              ; Clk      ;
; N/A           ; None        ; -3.891 ns ; Op[2]        ; state.NOP              ; Clk      ;
; N/A           ; None        ; -3.892 ns ; Op[2]        ; state.BREAK            ; Clk      ;
; N/A           ; None        ; -3.914 ns ; Op[0]        ; state.LUI              ; Clk      ;
; N/A           ; None        ; -3.916 ns ; Op[0]        ; state.LW               ; Clk      ;
; N/A           ; None        ; -3.917 ns ; Op[0]        ; state.SW               ; Clk      ;
; N/A           ; None        ; -3.993 ns ; Op[0]        ; state.NOP              ; Clk      ;
; N/A           ; None        ; -3.994 ns ; Op[0]        ; state.BREAK            ; Clk      ;
; N/A           ; None        ; -3.996 ns ; Op[0]        ; state.XOR              ; Clk      ;
; N/A           ; None        ; -4.000 ns ; Op[1]        ; state.LUI              ; Clk      ;
; N/A           ; None        ; -4.001 ns ; Op[0]        ; state.ADD              ; Clk      ;
; N/A           ; None        ; -4.002 ns ; Op[0]        ; state.SUB              ; Clk      ;
; N/A           ; None        ; -4.002 ns ; Op[1]        ; state.LW               ; Clk      ;
; N/A           ; None        ; -4.003 ns ; Op[0]        ; state.AND              ; Clk      ;
; N/A           ; None        ; -4.003 ns ; Op[1]        ; state.SW               ; Clk      ;
; N/A           ; None        ; -4.004 ns ; Op[1]        ; state.BNE              ; Clk      ;
; N/A           ; None        ; -4.040 ns ; Op[0]        ; state.DECODE           ; Clk      ;
; N/A           ; None        ; -4.048 ns ; Op[1]        ; state.NOP              ; Clk      ;
; N/A           ; None        ; -4.049 ns ; Op[1]        ; state.BREAK            ; Clk      ;
; N/A           ; None        ; -4.051 ns ; Op[1]        ; state.XOR              ; Clk      ;
; N/A           ; None        ; -4.056 ns ; Op[1]        ; state.ADD              ; Clk      ;
; N/A           ; None        ; -4.057 ns ; Op[1]        ; state.SUB              ; Clk      ;
; N/A           ; None        ; -4.058 ns ; Op[1]        ; state.AND              ; Clk      ;
; N/A           ; None        ; -4.095 ns ; Op[1]        ; state.DECODE           ; Clk      ;
; N/A           ; None        ; -4.164 ns ; Op[3]        ; state.BEQ              ; Clk      ;
; N/A           ; None        ; -4.164 ns ; Op[3]        ; state.J                ; Clk      ;
; N/A           ; None        ; -4.200 ns ; Reset_signal ; state.LUI              ; Clk      ;
; N/A           ; None        ; -4.202 ns ; Reset_signal ; state.LW               ; Clk      ;
; N/A           ; None        ; -4.203 ns ; Reset_signal ; state.SW               ; Clk      ;
; N/A           ; None        ; -4.204 ns ; Reset_signal ; state.BNE              ; Clk      ;
; N/A           ; None        ; -4.229 ns ; Reset_signal ; state.NOP              ; Clk      ;
; N/A           ; None        ; -4.230 ns ; Reset_signal ; state.BREAK            ; Clk      ;
; N/A           ; None        ; -4.233 ns ; Reset_signal ; state.XOR              ; Clk      ;
; N/A           ; None        ; -4.238 ns ; Reset_signal ; state.ADD              ; Clk      ;
; N/A           ; None        ; -4.239 ns ; Reset_signal ; state.SUB              ; Clk      ;
; N/A           ; None        ; -4.240 ns ; Reset_signal ; state.AND              ; Clk      ;
; N/A           ; None        ; -4.248 ns ; Funct[0]     ; state.XOR              ; Clk      ;
; N/A           ; None        ; -4.253 ns ; Funct[0]     ; state.ADD              ; Clk      ;
; N/A           ; None        ; -4.254 ns ; Funct[0]     ; state.SUB              ; Clk      ;
; N/A           ; None        ; -4.255 ns ; Funct[0]     ; state.AND              ; Clk      ;
; N/A           ; None        ; -4.265 ns ; Op[5]        ; state.BEQ              ; Clk      ;
; N/A           ; None        ; -4.265 ns ; Op[5]        ; state.J                ; Clk      ;
; N/A           ; None        ; -4.309 ns ; Op[0]        ; state.BEQ              ; Clk      ;
; N/A           ; None        ; -4.309 ns ; Op[0]        ; state.J                ; Clk      ;
; N/A           ; None        ; -4.333 ns ; Reset_signal ; state.BEQ              ; Clk      ;
; N/A           ; None        ; -4.333 ns ; Reset_signal ; state.J                ; Clk      ;
; N/A           ; None        ; -4.368 ns ; Funct[4]     ; state.NOP              ; Clk      ;
; N/A           ; None        ; -4.369 ns ; Funct[4]     ; state.BREAK            ; Clk      ;
; N/A           ; None        ; -4.371 ns ; Funct[4]     ; state.XOR              ; Clk      ;
; N/A           ; None        ; -4.376 ns ; Funct[4]     ; state.ADD              ; Clk      ;
; N/A           ; None        ; -4.377 ns ; Funct[4]     ; state.SUB              ; Clk      ;
; N/A           ; None        ; -4.378 ns ; Funct[4]     ; state.AND              ; Clk      ;
; N/A           ; None        ; -4.426 ns ; Funct[3]     ; state.DECODE           ; Clk      ;
; N/A           ; None        ; -4.567 ns ; Op[2]        ; state.XOR              ; Clk      ;
; N/A           ; None        ; -4.572 ns ; Op[2]        ; state.ADD              ; Clk      ;
; N/A           ; None        ; -4.573 ns ; Op[2]        ; state.SUB              ; Clk      ;
; N/A           ; None        ; -4.574 ns ; Op[2]        ; state.AND              ; Clk      ;
; N/A           ; None        ; -4.664 ns ; Funct[5]     ; state.XOR              ; Clk      ;
; N/A           ; None        ; -4.669 ns ; Funct[5]     ; state.ADD              ; Clk      ;
; N/A           ; None        ; -4.670 ns ; Funct[5]     ; state.SUB              ; Clk      ;
; N/A           ; None        ; -4.671 ns ; Funct[5]     ; state.AND              ; Clk      ;
; N/A           ; None        ; -4.680 ns ; Funct[2]     ; state.NOP              ; Clk      ;
; N/A           ; None        ; -4.681 ns ; Funct[2]     ; state.BREAK            ; Clk      ;
; N/A           ; None        ; -4.702 ns ; Funct[1]     ; state.NOP              ; Clk      ;
; N/A           ; None        ; -4.703 ns ; Funct[1]     ; state.BREAK            ; Clk      ;
; N/A           ; None        ; -4.707 ns ; Funct[4]     ; state.DECODE           ; Clk      ;
; N/A           ; None        ; -4.764 ns ; Funct[3]     ; state.NOP              ; Clk      ;
; N/A           ; None        ; -4.765 ns ; Funct[3]     ; state.BREAK            ; Clk      ;
; N/A           ; None        ; -4.767 ns ; Funct[3]     ; state.XOR              ; Clk      ;
; N/A           ; None        ; -4.772 ns ; Funct[3]     ; state.ADD              ; Clk      ;
; N/A           ; None        ; -4.773 ns ; Funct[3]     ; state.SUB              ; Clk      ;
; N/A           ; None        ; -4.774 ns ; Funct[3]     ; state.AND              ; Clk      ;
; N/A           ; None        ; -4.780 ns ; Op[2]        ; state.LW               ; Clk      ;
; N/A           ; None        ; -4.782 ns ; Op[2]        ; state.BNE              ; Clk      ;
; N/A           ; None        ; -4.833 ns ; Op[5]        ; state.DECODE           ; Clk      ;
; N/A           ; None        ; -4.841 ns ; Op[2]        ; state.DECODE           ; Clk      ;
; N/A           ; None        ; -4.909 ns ; Funct[4]     ; state.LUI              ; Clk      ;
; N/A           ; None        ; -4.911 ns ; Funct[4]     ; state.LW               ; Clk      ;
; N/A           ; None        ; -4.911 ns ; Op[2]        ; state.J                ; Clk      ;
; N/A           ; None        ; -4.912 ns ; Funct[4]     ; state.SW               ; Clk      ;
; N/A           ; None        ; -4.913 ns ; Funct[4]     ; state.BNE              ; Clk      ;
; N/A           ; None        ; -4.924 ns ; Funct[5]     ; state.BREAK            ; Clk      ;
; N/A           ; None        ; -4.928 ns ; Funct[3]     ; state.LUI              ; Clk      ;
; N/A           ; None        ; -4.930 ns ; Funct[3]     ; state.LW               ; Clk      ;
; N/A           ; None        ; -4.931 ns ; Funct[3]     ; state.SW               ; Clk      ;
; N/A           ; None        ; -4.932 ns ; Funct[3]     ; state.BNE              ; Clk      ;
; N/A           ; None        ; -4.950 ns ; Op[4]        ; state.LUI              ; Clk      ;
; N/A           ; None        ; -4.952 ns ; Op[4]        ; state.LW               ; Clk      ;
; N/A           ; None        ; -4.953 ns ; Op[4]        ; state.SW               ; Clk      ;
; N/A           ; None        ; -4.954 ns ; Op[4]        ; state.BNE              ; Clk      ;
; N/A           ; None        ; -4.963 ns ; Funct[2]     ; state.DECODE           ; Clk      ;
; N/A           ; None        ; -5.040 ns ; Funct[4]     ; state.BEQ              ; Clk      ;
; N/A           ; None        ; -5.040 ns ; Funct[4]     ; state.J                ; Clk      ;
; N/A           ; None        ; -5.059 ns ; Funct[3]     ; state.BEQ              ; Clk      ;
; N/A           ; None        ; -5.059 ns ; Funct[3]     ; state.J                ; Clk      ;
; N/A           ; None        ; -5.083 ns ; Op[4]        ; state.BEQ              ; Clk      ;
; N/A           ; None        ; -5.083 ns ; Op[4]        ; state.J                ; Clk      ;
; N/A           ; None        ; -5.106 ns ; Op[5]        ; state.NOP              ; Clk      ;
; N/A           ; None        ; -5.107 ns ; Op[5]        ; state.BREAK            ; Clk      ;
; N/A           ; None        ; -5.110 ns ; Op[5]        ; state.XOR              ; Clk      ;
; N/A           ; None        ; -5.115 ns ; Op[5]        ; state.ADD              ; Clk      ;
; N/A           ; None        ; -5.116 ns ; Op[5]        ; state.SUB              ; Clk      ;
; N/A           ; None        ; -5.117 ns ; Op[5]        ; state.AND              ; Clk      ;
; N/A           ; None        ; -5.242 ns ; Funct[0]     ; state.DECODE           ; Clk      ;
; N/A           ; None        ; -5.292 ns ; Funct[5]     ; state.DECODE           ; Clk      ;
; N/A           ; None        ; -5.339 ns ; Op[3]        ; state.DECODE           ; Clk      ;
; N/A           ; None        ; -5.459 ns ; Funct[1]     ; state.DECODE           ; Clk      ;
; N/A           ; None        ; -5.506 ns ; Funct[2]     ; state.LUI              ; Clk      ;
; N/A           ; None        ; -5.508 ns ; Funct[2]     ; state.LW               ; Clk      ;
; N/A           ; None        ; -5.509 ns ; Funct[2]     ; state.SW               ; Clk      ;
; N/A           ; None        ; -5.510 ns ; Funct[2]     ; state.BNE              ; Clk      ;
; N/A           ; None        ; -5.612 ns ; Op[3]        ; state.NOP              ; Clk      ;
; N/A           ; None        ; -5.613 ns ; Op[3]        ; state.BREAK            ; Clk      ;
; N/A           ; None        ; -5.616 ns ; Op[3]        ; state.XOR              ; Clk      ;
; N/A           ; None        ; -5.621 ns ; Op[3]        ; state.ADD              ; Clk      ;
; N/A           ; None        ; -5.622 ns ; Op[3]        ; state.SUB              ; Clk      ;
; N/A           ; None        ; -5.623 ns ; Op[3]        ; state.AND              ; Clk      ;
; N/A           ; None        ; -5.637 ns ; Funct[2]     ; state.BEQ              ; Clk      ;
; N/A           ; None        ; -5.637 ns ; Funct[2]     ; state.J                ; Clk      ;
; N/A           ; None        ; -5.789 ns ; Funct[0]     ; state.LUI              ; Clk      ;
; N/A           ; None        ; -5.791 ns ; Funct[0]     ; state.LW               ; Clk      ;
; N/A           ; None        ; -5.792 ns ; Funct[0]     ; state.SW               ; Clk      ;
; N/A           ; None        ; -5.793 ns ; Funct[0]     ; state.BNE              ; Clk      ;
; N/A           ; None        ; -5.869 ns ; Funct[5]     ; state.LUI              ; Clk      ;
; N/A           ; None        ; -5.871 ns ; Funct[5]     ; state.LW               ; Clk      ;
; N/A           ; None        ; -5.872 ns ; Funct[5]     ; state.SW               ; Clk      ;
; N/A           ; None        ; -5.873 ns ; Funct[5]     ; state.BNE              ; Clk      ;
; N/A           ; None        ; -5.920 ns ; Funct[0]     ; state.BEQ              ; Clk      ;
; N/A           ; None        ; -5.920 ns ; Funct[0]     ; state.J                ; Clk      ;
; N/A           ; None        ; -6.000 ns ; Funct[5]     ; state.BEQ              ; Clk      ;
; N/A           ; None        ; -6.000 ns ; Funct[5]     ; state.J                ; Clk      ;
; N/A           ; None        ; -6.002 ns ; Funct[1]     ; state.LUI              ; Clk      ;
; N/A           ; None        ; -6.004 ns ; Funct[1]     ; state.LW               ; Clk      ;
; N/A           ; None        ; -6.005 ns ; Funct[1]     ; state.SW               ; Clk      ;
; N/A           ; None        ; -6.006 ns ; Funct[1]     ; state.BNE              ; Clk      ;
; N/A           ; None        ; -6.133 ns ; Funct[1]     ; state.BEQ              ; Clk      ;
; N/A           ; None        ; -6.133 ns ; Funct[1]     ; state.J                ; Clk      ;
+---------------+-------------+-----------+--------------+------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Sep 26 15:36:40 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off MIPS -c MIPS --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clk" is an undefined clock
Info: Clock "Clk" Internal fmax is restricted to 420.17 MHz between source register "state.DECODE" and destination register "state.AND"
    Info: fmax restricted to clock pin edge rate 2.38 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 1.918 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X53_Y50_N1; Fanout = 11; REG Node = 'state.DECODE'
            Info: 2: + IC(0.322 ns) + CELL(0.150 ns) = 0.472 ns; Loc. = LCCOMB_X53_Y50_N24; Fanout = 4; COMB Node = 'state~50'
            Info: 3: + IC(0.267 ns) + CELL(0.271 ns) = 1.010 ns; Loc. = LCCOMB_X53_Y50_N22; Fanout = 2; COMB Node = 'state~55'
            Info: 4: + IC(0.252 ns) + CELL(0.150 ns) = 1.412 ns; Loc. = LCCOMB_X53_Y50_N10; Fanout = 4; COMB Node = 'state~57'
            Info: 5: + IC(0.272 ns) + CELL(0.150 ns) = 1.834 ns; Loc. = LCCOMB_X53_Y50_N16; Fanout = 1; COMB Node = 'state~64'
            Info: 6: + IC(0.000 ns) + CELL(0.084 ns) = 1.918 ns; Loc. = LCFF_X53_Y50_N17; Fanout = 3; REG Node = 'state.AND'
            Info: Total cell delay = 0.805 ns ( 41.97 % )
            Info: Total interconnect delay = 1.113 ns ( 58.03 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "Clk" to destination register is 2.883 ns
                Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 1; CLK Node = 'Clk'
                Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 22; COMB Node = 'Clk~clkctrl'
                Info: 3: + IC(1.243 ns) + CELL(0.537 ns) = 2.883 ns; Loc. = LCFF_X53_Y50_N17; Fanout = 3; REG Node = 'state.AND'
                Info: Total cell delay = 1.526 ns ( 52.93 % )
                Info: Total interconnect delay = 1.357 ns ( 47.07 % )
            Info: - Longest clock path from clock "Clk" to source register is 2.883 ns
                Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 1; CLK Node = 'Clk'
                Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 22; COMB Node = 'Clk~clkctrl'
                Info: 3: + IC(1.243 ns) + CELL(0.537 ns) = 2.883 ns; Loc. = LCFF_X53_Y50_N1; Fanout = 11; REG Node = 'state.DECODE'
                Info: Total cell delay = 1.526 ns ( 52.93 % )
                Info: Total interconnect delay = 1.357 ns ( 47.07 % )
        Info: + Micro clock to output delay of source is 0.250 ns
        Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "state.BEQ" (data pin = "Funct[1]", clock pin = "Clk") is 6.446 ns
    Info: + Longest pin to register delay is 9.363 ns
        Info: 1: + IC(0.000 ns) + CELL(0.810 ns) = 0.810 ns; Loc. = PIN_G18; Fanout = 7; PIN Node = 'Funct[1]'
        Info: 2: + IC(5.056 ns) + CELL(0.438 ns) = 6.304 ns; Loc. = LCCOMB_X56_Y50_N0; Fanout = 1; COMB Node = 'Selector7~0'
        Info: 3: + IC(0.241 ns) + CELL(0.415 ns) = 6.960 ns; Loc. = LCCOMB_X56_Y50_N2; Fanout = 2; COMB Node = 'Selector7~1'
        Info: 4: + IC(0.699 ns) + CELL(0.416 ns) = 8.075 ns; Loc. = LCCOMB_X52_Y50_N12; Fanout = 2; COMB Node = 'state~44'
        Info: 5: + IC(0.266 ns) + CELL(0.398 ns) = 8.739 ns; Loc. = LCCOMB_X52_Y50_N8; Fanout = 2; COMB Node = 'state~46'
        Info: 6: + IC(0.265 ns) + CELL(0.275 ns) = 9.279 ns; Loc. = LCCOMB_X52_Y50_N20; Fanout = 1; COMB Node = 'state~65'
        Info: 7: + IC(0.000 ns) + CELL(0.084 ns) = 9.363 ns; Loc. = LCFF_X52_Y50_N21; Fanout = 1; REG Node = 'state.BEQ'
        Info: Total cell delay = 2.836 ns ( 30.29 % )
        Info: Total interconnect delay = 6.527 ns ( 69.71 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "Clk" to destination register is 2.881 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 1; CLK Node = 'Clk'
        Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 22; COMB Node = 'Clk~clkctrl'
        Info: 3: + IC(1.241 ns) + CELL(0.537 ns) = 2.881 ns; Loc. = LCFF_X52_Y50_N21; Fanout = 1; REG Node = 'state.BEQ'
        Info: Total cell delay = 1.526 ns ( 52.97 % )
        Info: Total interconnect delay = 1.355 ns ( 47.03 % )
Info: tco from clock "Clk" to destination pin "PC_load" through register "state.J" is 11.297 ns
    Info: + Longest clock path from clock "Clk" to source register is 2.881 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 1; CLK Node = 'Clk'
        Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 22; COMB Node = 'Clk~clkctrl'
        Info: 3: + IC(1.241 ns) + CELL(0.537 ns) = 2.881 ns; Loc. = LCFF_X52_Y50_N17; Fanout = 10; REG Node = 'state.J'
        Info: Total cell delay = 1.526 ns ( 52.97 % )
        Info: Total interconnect delay = 1.355 ns ( 47.03 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 8.166 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X52_Y50_N17; Fanout = 10; REG Node = 'state.J'
        Info: 2: + IC(0.589 ns) + CELL(0.438 ns) = 1.027 ns; Loc. = LCCOMB_X51_Y50_N6; Fanout = 2; COMB Node = 'PCWrite~0'
        Info: 3: + IC(4.351 ns) + CELL(2.788 ns) = 8.166 ns; Loc. = PIN_AH16; Fanout = 0; PIN Node = 'PC_load'
        Info: Total cell delay = 3.226 ns ( 39.51 % )
        Info: Total interconnect delay = 4.940 ns ( 60.49 % )
Info: th for register "state.FETCH_MEM_DELAY2" (data pin = "Reset_signal", clock pin = "Clk") is -2.731 ns
    Info: + Longest clock path from clock "Clk" to destination register is 2.875 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 1; CLK Node = 'Clk'
        Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 22; COMB Node = 'Clk~clkctrl'
        Info: 3: + IC(1.235 ns) + CELL(0.537 ns) = 2.875 ns; Loc. = LCFF_X49_Y50_N9; Fanout = 7; REG Node = 'state.FETCH_MEM_DELAY2'
        Info: Total cell delay = 1.526 ns ( 53.08 % )
        Info: Total interconnect delay = 1.349 ns ( 46.92 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 5.872 ns
        Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_B16; Fanout = 8; PIN Node = 'Reset_signal'
        Info: 2: + IC(4.798 ns) + CELL(0.150 ns) = 5.788 ns; Loc. = LCCOMB_X49_Y50_N8; Fanout = 1; COMB Node = 'state~42'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 5.872 ns; Loc. = LCFF_X49_Y50_N9; Fanout = 7; REG Node = 'state.FETCH_MEM_DELAY2'
        Info: Total cell delay = 1.074 ns ( 18.29 % )
        Info: Total interconnect delay = 4.798 ns ( 81.71 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 180 megabytes
    Info: Processing ended: Tue Sep 26 15:36:40 2017
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


