Fitter report for example_board
Thu Mar 21 15:27:55 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Incremental Compilation LogicLock Region Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. LogicLock Region Resource Usage
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Thu Mar 21 15:27:55 2024            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; example_board                                    ;
; Top-level Entity Name              ; top                                              ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE75F29C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 535 / 75,408 ( < 1 % )                           ;
;     Total combinational functions  ; 527 / 75,408 ( < 1 % )                           ;
;     Dedicated logic registers      ; 268 / 75,408 ( < 1 % )                           ;
; Total registers                    ; 268                                              ;
; Total pins                         ; 11 / 427 ( 3 % )                                 ;
; Total virtual pins                 ; 1                                                ;
; Total memory bits                  ; 0 / 2,810,880 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 400 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                   ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE75F29C8                          ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                                ; 10                                    ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 10                                    ; 1.0                                   ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths        ; All Paths                             ;
; Optimize Timing for ECOs                                                   ; On                                    ; Off                                   ;
; Final Placement Optimizations                                              ; Always                                ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Always                                ; Automatically                         ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Maximum number of global clocks allowed                                    ; 6                                     ; -1 (Unlimited)                        ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.13        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  37.5%      ;
+----------------------------+-------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; PIN_42   ; Missing drive strength ;
; PIN_62   ; Missing drive strength ;
; PIN_10   ; Missing drive strength ;
; PIN_8    ; Missing drive strength ;
; PIN_9    ; Missing drive strength ;
+----------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 834 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 834 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                                         ;
+-------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+---------------------------------------------------------------------------+
; Partition Name                                  ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                                                  ;
+-------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+---------------------------------------------------------------------------+
; Top                                             ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                                           ;
; macro_inst_gen_per_0__gen_adc_adc_inst_adc_inst ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|alta_adc:adc_inst ;
; rv32                                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; alta_rv32:rv32                                                            ;
; hard_block:auto_generated_inst                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                                            ;
+-------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                              ;
+-------------------------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                                  ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+-------------------------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                                             ; 820     ; 0                 ; N/A                     ; Source File       ;
; macro_inst_gen_per_0__gen_adc_adc_inst_adc_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
; rv32                                            ; 2       ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst                  ; 12      ; 0                 ; N/A                     ; Source File       ;
+-------------------------------------------------+---------+-------------------+-------------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation LogicLock Region Preservation                                                                                        ;
+-----------------+------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
; Region Name     ; Partitions ; Requested Origin ; Requested Width ; Requested Height ; Effective Origin ; Effective Width ; Effective Height ;
+-----------------+------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
; LOGIC_RESERVE_0 ;            ; X43_Y5           ; 13              ; 8                ; X43_Y5           ; 13              ; 8                ;
; core_logic      ; Top, rv32  ; X43_Y1           ; 20              ; 12               ; X43_Y1           ; 20              ; 12               ;
+-----------------+------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
Note: The effective origin and size are the region properties taking into account any post-fit logic assigned to the LogicLock region.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/SY/paulse/logic/quartus_logs/example_board.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 535 / 75,408 ( < 1 % ) ;
;     -- Combinational with no register       ; 267                    ;
;     -- Register only                        ; 8                      ;
;     -- Combinational with a register        ; 260                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 153                    ;
;     -- 3 input functions                    ; 67                     ;
;     -- <=2 input functions                  ; 307                    ;
;     -- Register only                        ; 8                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 481                    ;
;     -- arithmetic mode                      ; 46                     ;
;                                             ;                        ;
; Total registers*                            ; 268 / 77,471 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 268 / 75,408 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 2,063 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 105 / 4,713 ( 2 % )    ;
; Virtual pins                                ; 1                      ;
; I/O pins                                    ; 11 / 427 ( 3 % )       ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 305 ( 0 % )        ;
; Total block memory bits                     ; 0 / 2,810,880 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 2,810,880 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 400 ( 0 % )        ;
; PLLs                                        ; 1 / 4 ( 25 % )         ;
; Global clocks                               ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 2% / 1% / 3%           ;
; Maximum fan-out                             ; 268                    ;
; Highest non-global fan-out                  ; 198                    ;
; Total fan-out                               ; 2061                   ;
; Average fan-out                             ; 2.45                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage                                                                          ;
+---------------------------------------------+-------------------+------------------+---------------------+
; Statistic                                   ; Root Region       ; LOGIC_RESERVE_0  ; core_logic          ;
+---------------------------------------------+-------------------+------------------+---------------------+
; Difficulty Clustering Region                ; Low               ; Low              ; Low                 ;
;                                             ;                   ;                  ;                     ;
; Total logic elements                        ; 0 / 75408 ( 0 % ) ; 0 / 1536 ( 0 % ) ; 535 / 3648 ( 15 % ) ;
;     -- Combinational with no register       ; 0                 ; 0                ; 267                 ;
;     -- Register only                        ; 0                 ; 0                ; 8                   ;
;     -- Combinational with a register        ; 0                 ; 0                ; 260                 ;
;                                             ;                   ;                  ;                     ;
; Logic element usage by number of LUT inputs ;                   ;                  ;                     ;
;     -- 4 input functions                    ; 0                 ; 0                ; 153                 ;
;     -- 3 input functions                    ; 0                 ; 0                ; 67                  ;
;     -- <=2 input functions                  ; 0                 ; 0                ; 307                 ;
;     -- Register only                        ; 0                 ; 0                ; 8                   ;
;                                             ;                   ;                  ;                     ;
; Logic elements by mode                      ;                   ;                  ;                     ;
;     -- normal mode                          ; 0                 ; 0                ; 481                 ;
;     -- arithmetic mode                      ; 0                 ; 0                ; 46                  ;
;                                             ;                   ;                  ;                     ;
; Total registers                             ; 0                 ; 0                ; 268                 ;
;     -- Dedicated logic registers            ; 0 / 75408 ( 0 % ) ; 0 / 1536 ( 0 % ) ; 268 / 3648 ( 7 % )  ;
;                                             ;                   ;                  ;                     ;
; Total LABs:  partially or completely used   ; 0 / 4713 ( 0 % )  ; 0 / 96 ( 0 % )   ; 105 / 228 ( 46 % )  ;
;                                             ;                   ;                  ;                     ;
; Virtual pins                                ; 0                 ; 0                ; 1                   ;
; I/O pins                                    ; 11                ; 0                ; 0                   ;
; Embedded Multiplier 9-bit elements          ; 0 / 400 ( 0 % )   ; 0                ; 0                   ;
; Total memory bits                           ; 0                 ; 0                ; 0                   ;
; Total RAM block bits                        ; 0                 ; 0                ; 0                   ;
; PLL                                         ; 1 / 4 ( 25 % )    ; 0                ; 0                   ;
; Clock control block                         ; 2 / 24 ( 8 % )    ; 0                ; 0                   ;
;                                             ;                   ;                  ;                     ;
; Connections                                 ;                   ;                  ;                     ;
;     -- Input Connections                    ; 12                ; 0                ; 285                 ;
;     -- Registered Input Connections         ; 0                 ; 0                ; 269                 ;
;     -- Output Connections                   ; 285               ; 0                ; 12                  ;
;     -- Registered Output Connections        ; 0                 ; 0                ; 1                   ;
;                                             ;                   ;                  ;                     ;
; Internal Connections                        ;                   ;                  ;                     ;
;     -- Total Connections                    ; 322               ; 0                ; 2036                ;
;     -- Registered Connections               ; 0                 ; 0                ; 937                 ;
;                                             ;                   ;                  ;                     ;
; External Connections                        ;                   ;                  ;                     ;
;     -- Root Region                          ; 0                 ; 0                ; 297                 ;
;     -- LOGIC_RESERVE_0                      ; 0                 ; 0                ; 0                   ;
;     -- core_logic                           ; 297               ; 0                ; 0                   ;
;                                             ;                   ;                  ;                     ;
; Region Placement                            ;                   ;                  ;                     ;
;     -- Origin                               ; --                ; X43_Y5           ; X43_Y1              ;
;     -- Width                                ; --                ; 13               ; 20                  ;
;     -- Height                               ; --                ; 8                ; 12                  ;
+---------------------------------------------+-------------------+------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                             ;
+--------------------------------------------------------+-----------------------+-------------------------------------------------+---------------------+--------------------------------+
; Statistic                                              ; Top                   ; macro_inst_gen_per_0__gen_adc_adc_inst_adc_inst ; rv32                ; hard_block:auto_generated_inst ;
+--------------------------------------------------------+-----------------------+-------------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                           ; Low                   ; Low                                             ; Low                 ; Low                            ;
;                                                        ;                       ;                                                 ;                     ;                                ;
; Total logic elements                                   ; 534 / 75408 ( < 1 % ) ; 0 / 75408 ( 0 % )                               ; 1 / 75408 ( < 1 % ) ; 0 / 75408 ( 0 % )              ;
;     -- Combinational with no register                  ; 266                   ; 0                                               ; 1                   ; 0                              ;
;     -- Register only                                   ; 8                     ; 0                                               ; 0                   ; 0                              ;
;     -- Combinational with a register                   ; 260                   ; 0                                               ; 0                   ; 0                              ;
;                                                        ;                       ;                                                 ;                     ;                                ;
; Logic element usage by number of LUT inputs            ;                       ;                                                 ;                     ;                                ;
;     -- 4 input functions                               ; 153                   ; 0                                               ; 0                   ; 0                              ;
;     -- 3 input functions                               ; 67                    ; 0                                               ; 0                   ; 0                              ;
;     -- <=2 input functions                             ; 306                   ; 0                                               ; 1                   ; 0                              ;
;     -- Register only                                   ; 8                     ; 0                                               ; 0                   ; 0                              ;
;                                                        ;                       ;                                                 ;                     ;                                ;
; Logic elements by mode                                 ;                       ;                                                 ;                     ;                                ;
;     -- normal mode                                     ; 480                   ; 0                                               ; 1                   ; 0                              ;
;     -- arithmetic mode                                 ; 46                    ; 0                                               ; 0                   ; 0                              ;
;                                                        ;                       ;                                                 ;                     ;                                ;
; Total registers                                        ; 268                   ; 0                                               ; 0                   ; 0                              ;
;     -- Dedicated logic registers                       ; 268 / 75408 ( < 1 % ) ; 0 / 75408 ( 0 % )                               ; 0 / 75408 ( 0 % )   ; 0 / 75408 ( 0 % )              ;
;                                                        ;                       ;                                                 ;                     ;                                ;
; Total LABs:  partially or completely used              ; 105 / 4713 ( 2 % )    ; 0 / 4713 ( 0 % )                                ; 1 / 4713 ( < 1 % )  ; 0 / 4713 ( 0 % )               ;
;                                                        ;                       ;                                                 ;                     ;                                ;
; Virtual pins                                           ; 0                     ; 0                                               ; 1                   ; 0                              ;
; I/O pins                                               ; 11                    ; 0                                               ; 0                   ; 0                              ;
; Embedded Multiplier 9-bit elements                     ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )                                 ; 0 / 400 ( 0 % )     ; 0 / 400 ( 0 % )                ;
; Total memory bits                                      ; 0                     ; 0                                               ; 0                   ; 0                              ;
; Total RAM block bits                                   ; 0                     ; 0                                               ; 0                   ; 0                              ;
; PLL                                                    ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                                   ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; Clock control block                                    ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                                  ; 0 / 24 ( 0 % )      ; 1 / 24 ( 4 % )                 ;
;                                                        ;                       ;                                                 ;                     ;                                ;
; Connections                                            ;                       ;                                                 ;                     ;                                ;
;     -- Input Connections                               ; 339                   ; 0                                               ; 1                   ; 6                              ;
;     -- Registered Input Connections                    ; 275                   ; 0                                               ; 0                   ; 0                              ;
;     -- Output Connections                              ; 67                    ; 0                                               ; 9                   ; 270                            ;
;     -- Registered Output Connections                   ; 3                     ; 0                                               ; 0                   ; 0                              ;
;                                                        ;                       ;                                                 ;                     ;                                ;
; Internal Connections                                   ;                       ;                                                 ;                     ;                                ;
;     -- Total Connections                               ; 2053                  ; 0                                               ; 10                  ; 283                            ;
;     -- Registered Connections                          ; 936                   ; 0                                               ; 0                   ; 0                              ;
;                                                        ;                       ;                                                 ;                     ;                                ;
; External Connections                                   ;                       ;                                                 ;                     ;                                ;
;     -- Top                                             ; 122                   ; 0                                               ; 9                   ; 275                            ;
;     -- macro_inst_gen_per_0__gen_adc_adc_inst_adc_inst ; 0                     ; 0                                               ; 0                   ; 0                              ;
;     -- rv32                                            ; 9                     ; 0                                               ; 0                   ; 1                              ;
;     -- hard_block:auto_generated_inst                  ; 275                   ; 0                                               ; 1                   ; 0                              ;
;                                                        ;                       ;                                                 ;                     ;                                ;
; Partition Interface                                    ;                       ;                                                 ;                     ;                                ;
;     -- Input Ports                                     ; 6                     ; 8                                               ; 224                 ; 6                              ;
;     -- Output Ports                                    ; 2                     ; 13                                              ; 295                 ; 2                              ;
;     -- Bidir Ports                                     ; 3                     ; 0                                               ; 0                   ; 0                              ;
;                                                        ;                       ;                                                 ;                     ;                                ;
; Registered Ports                                       ;                       ;                                                 ;                     ;                                ;
;     -- Registered Input Ports                          ; 0                     ; 0                                               ; 0                   ; 0                              ;
;     -- Registered Output Ports                         ; 0                     ; 0                                               ; 0                   ; 0                              ;
;                                                        ;                       ;                                                 ;                     ;                                ;
; Port Connectivity                                      ;                       ;                                                 ;                     ;                                ;
;     -- Input Ports driven by GND                       ; 0                     ; 0                                               ; 181                 ; 0                              ;
;     -- Output Ports driven by GND                      ; 0                     ; 0                                               ; 170                 ; 0                              ;
;     -- Input Ports driven by VCC                       ; 0                     ; 0                                               ; 3                   ; 0                              ;
;     -- Output Ports driven by VCC                      ; 0                     ; 0                                               ; 0                   ; 0                              ;
;     -- Input Ports with no Source                      ; 0                     ; 0                                               ; 0                   ; 0                              ;
;     -- Output Ports with no Source                     ; 0                     ; 0                                               ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout                      ; 0                     ; 6                                               ; 151                 ; 1                              ;
;     -- Output Ports with no Fanout                     ; 0                     ; 0                                               ; 243                 ; 0                              ;
+--------------------------------------------------------+-----------------------+-------------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; PIN_37  ; AA15  ; 4        ; 56           ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; PIN_38  ; AB16  ; 4        ; 56           ; 0            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; PIN_43  ; AE13  ; 3        ; 43           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; PIN_HSE ; B15   ; 7        ; 47           ; 62           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; PIN_HSI ; A15   ; 7        ; 47           ; 62           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; PIN_OSC ; D20   ; 7        ; 67           ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; PIN_42 ; AG18  ; 4        ; 58           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PIN_62 ; AE16  ; 4        ; 56           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source          ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------+---------------------+
; PIN_10 ; AF17  ; 4        ; 58           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; gpio4_io_out_en[1] (inverted) ; -                   ;
; PIN_8  ; AH19  ; 4        ; 60           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; gpio4_io_out_en[3] (inverted) ; -                   ;
; PIN_9  ; AH18  ; 4        ; 58           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; gpio4_io_out_en[2] (inverted) ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R19n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 45 ( 9 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 49 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 1 / 59 ( 2 % )  ; 3.3V          ; --           ;
; 4        ; 7 / 58 ( 12 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 52 ( 0 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 48 ( 2 % )  ; 3.3V          ; --           ;
; 7        ; 3 / 59 ( 5 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 57 ( 0 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 412        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 409        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 418        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 399        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 397        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 392        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 384        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 382        ; 7        ; PIN_HSI                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 377        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 365        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 363        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 348        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 337        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ; 330        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 329        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA7      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA8      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 173        ; 4        ; PIN_37                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA24     ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB13     ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB16     ; 172        ; 4        ; PIN_38                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 152        ; 3        ; PIN_43                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 174        ; 4        ; PIN_62                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE27     ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 176        ; 4        ; PIN_10                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 160        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 162        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 177        ; 4        ; PIN_42                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG19     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 189        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 161        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 163        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 178        ; 4        ; PIN_9                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH19     ; 180        ; 4        ; PIN_8                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 413        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 410        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 419        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 400        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 398        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 385        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 383        ; 7        ; PIN_HSE                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 378        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 364        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 351        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 338        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 331        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 326        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 439        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 422        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 420        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 416        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 403        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 414        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 390        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 386        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 388        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 380        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 361        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 354        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 358        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 356        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 343        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 339        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 341        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 336        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 325        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 440        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 424        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 423        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 421        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 417        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 404        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 415        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 391        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 387        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 389        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 381        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 362        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 355        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 357        ; 7        ; PIN_OSC                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D21      ; 344        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 327        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 340        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 342        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 335        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 317        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 430        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 407        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 405        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 396        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E17      ; 373        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 352        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E21      ; 332        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 328        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E24      ; 370        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 369        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 429        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 408        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 406        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 395        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 371        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 353        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 333        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 334        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 311        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 411        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 401        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 394        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 374        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 368        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 360        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 372        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G25      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 402        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 319        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 318        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 310        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 53         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 299        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 298        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 273        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 272        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 297        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 292        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 291        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 277        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M24      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 287        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 45         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 275        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 44         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 46         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 48         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 50         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 47         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 49         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 278        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 276        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 274        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 283        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 51         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 261        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V23      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 253        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 252        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 248        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 55         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 54         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y23      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 271        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 270        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------+
; PLL Summary                                                                     ;
+-------------------------------+-------------------------------------------------+
; Name                          ; altpll:pll_inst|altpll_fs02:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------+
; SDC pin name                  ; pll_inst|auto_generated|pll1                    ;
; PLL mode                      ; Normal                                          ;
; Compensate clock              ; clock0                                          ;
; Compensated input/output pins ; --                                              ;
; Switchover type               ; --                                              ;
; Input frequency 0             ; 8.0 MHz                                         ;
; Input frequency 1             ; --                                              ;
; Nominal PFD frequency         ; 8.0 MHz                                         ;
; Nominal VCO frequency         ; 599.9 MHz                                       ;
; VCO post scale K counter      ; 2                                               ;
; VCO frequency control         ; Auto                                            ;
; VCO phase shift step          ; 208 ps                                          ;
; VCO multiply                  ; --                                              ;
; VCO divide                    ; --                                              ;
; Freq min lock                 ; 5.4 MHz                                         ;
; Freq max lock                 ; 8.67 MHz                                        ;
; M VCO Tap                     ; 0                                               ;
; M Initial                     ; 1                                               ;
; M value                       ; 75                                              ;
; N value                       ; 1                                               ;
; Charge pump current           ; setting 1                                       ;
; Loop filter resistance        ; setting 16                                      ;
; Loop filter capacitance       ; setting 0                                       ;
; Bandwidth                     ; 340 kHz to 540 kHz                              ;
; Bandwidth type                ; Medium                                          ;
; Real time reconfigurable      ; Off                                             ;
; Scan chain MIF file           ; --                                              ;
; Preserve PLL counter order    ; Off                                             ;
; PLL location                  ; PLL_3                                           ;
; Inclk0 signal                 ; PIN_HSE                                         ;
; Inclk1 signal                 ; --                                              ;
; Inclk0 signal type            ; Dedicated Pin                                   ;
; Inclk1 signal type            ; --                                              ;
+-------------------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                       ;
+---------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------+
; Name                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                        ;
+---------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------+
; altpll:pll_inst|altpll_fs02:auto_generated|clk[0] ; clock0       ; 25   ; 2   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; pll_inst|auto_generated|pll1|clk[0] ;
+---------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                        ; Library Name ;
+-----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------+--------------+
; |top                                                      ; 535 (200)   ; 268 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 11   ; 1            ; 267 (200)    ; 8 (0)             ; 260 (64)         ; |top                                                                       ; work         ;
;    |alta_gclksw:gclksw_inst|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|alta_gclksw:gclksw_inst                                               ; work         ;
;    |alta_rv32:rv32|                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 1            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|alta_rv32:rv32                                                        ; work         ;
;    |altpll:pll_inst|                                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top|altpll:pll_inst                                                       ; work         ;
;       |altpll_fs02:auto_generated|                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|altpll:pll_inst|altpll_fs02:auto_generated                            ; work         ;
;    |pulse_ip:macro_inst|                                  ; 333 (1)     ; 267 (2)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 8 (0)             ; 259 (34)         ; |top|pulse_ip:macro_inst                                                   ; work         ;
;       |ahb2apb:ahb2apb_inst|                              ; 72 (72)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 70 (70)          ; |top|pulse_ip:macro_inst|ahb2apb:ahb2apb_inst                              ; work         ;
;       |apb_adc:gen_per[0].gen_adc.adc_inst|               ; 195 (195)   ; 126 (126)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 6 (6)             ; 130 (130)        ; |top|pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst               ; work         ;
;       |pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst| ; 75 (75)     ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 68 (68)          ; |top|pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst ; work         ;
+-----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; PIN_42  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PIN_62  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PIN_OSC ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PIN_10  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PIN_8   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PIN_9   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PIN_43  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PIN_HSI ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PIN_HSE ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PIN_37  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PIN_38  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                           ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; PIN_OSC                                                                                    ;                   ;         ;
; PIN_10                                                                                     ;                   ;         ;
;      - gpio4_io_in[1]                                                                      ; 0                 ; 6       ;
; PIN_8                                                                                      ;                   ;         ;
;      - gpio4_io_in[3]                                                                      ; 0                 ; 6       ;
; PIN_9                                                                                      ;                   ;         ;
;      - gpio4_io_in[2]                                                                      ; 0                 ; 6       ;
; PIN_43                                                                                     ;                   ;         ;
;      - gpio6_io_in[1]                                                                      ; 0                 ; 6       ;
; PIN_HSI                                                                                    ;                   ;         ;
; PIN_HSE                                                                                    ;                   ;         ;
; PIN_37                                                                                     ;                   ;         ;
;      - pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|Add0~0        ; 0                 ; 6       ;
;      - pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_a_reg0~2 ; 0                 ; 6       ;
;      - pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_a_reg1~0 ; 0                 ; 6       ;
;      - pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_a_reg0~3 ; 0                 ; 6       ;
;      - pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_a_reg0~1 ; 0                 ; 6       ;
; PIN_38                                                                                     ;                   ;         ;
;      - pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|Add0~1        ; 0                 ; 6       ;
;      - pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_b_reg0~2 ; 0                 ; 6       ;
;      - pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_b_reg1~0 ; 0                 ; 6       ;
;      - pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_b_reg0~3 ; 0                 ; 6       ;
;      - pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_b_reg0~1 ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+---------------------------------------------------+---------------+-----------------------+-----------------------+
; Name                                                                                  ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                     ; Input Clock 3 ; Clock Select 0        ; Clock Select 1        ;
+---------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+---------------------------------------------------+---------------+-----------------------+-----------------------+
; PIN_HSE                                                                               ; PIN_B15           ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; PIN_HSI                                                                               ; PIN_A15           ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; PLL_ENABLE                                                                            ; LCCOMB_X48_Y4_N10 ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; alta_gclksw:gclksw_inst|clkout                                                        ; CLKCTRL_G12       ; 268     ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; VCC                       ; PIN_HSI       ; PIN_HSE       ; altpll:pll_inst|altpll_fs02:auto_generated|clk[0] ; --            ; sys_ctrl_clkSource[0] ; sys_ctrl_clkSource[1] ;
; altpll:pll_inst|altpll_fs02:auto_generated|clk[0]                                     ; PLL_3             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; altpll:pll_inst|altpll_fs02:auto_generated|pll1~LOCKED                                ; PLL_3             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; gpio4_io_out_data[5]                                                                  ; LCCOMB_X57_Y2_N24 ; 42      ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; gpio4_io_out_en[1]                                                                    ; LCCOMB_X58_Y3_N18 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; gpio4_io_out_en[2]                                                                    ; LCCOMB_X58_Y3_N24 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; gpio4_io_out_en[3]                                                                    ; LCCOMB_X60_Y1_N4  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; gpio7_io_out_en[6]                                                                    ; LCCOMB_X58_Y3_N14 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|always0~0                                    ; LCCOMB_X56_Y5_N6  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|comb~0                                       ; LCCOMB_X59_Y5_N22 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[7]~0                                   ; LCCOMB_X59_Y5_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|always0~0                                                         ; LCCOMB_X58_Y5_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_state[1]~0                ; LCCOMB_X59_Y4_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always0~1                     ; LCCOMB_X58_Y4_N26 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always10~3                    ; LCCOMB_X57_Y5_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always11~0                    ; LCCOMB_X58_Y1_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always14~0                    ; LCCOMB_X58_Y4_N6  ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always2~1                     ; LCCOMB_X58_Y4_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always5~0                     ; LCCOMB_X57_Y4_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always6~3                     ; LCCOMB_X59_Y3_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always7~0                     ; LCCOMB_X59_Y3_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always8~0                     ; LCCOMB_X58_Y3_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always9~0                     ; LCCOMB_X58_Y3_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[6]~20            ; LCCOMB_X58_Y6_N14 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[6]~21            ; LCCOMB_X59_Y4_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_cnt[2]~11                 ; LCCOMB_X60_Y4_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|always2~1       ; LCCOMB_X58_Y4_N28 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[18]~34 ; LCCOMB_X57_Y2_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; sys_resetn                                                                            ; LCCOMB_X59_Y3_N0  ; 198     ; Async. clear               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
+---------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+---------------------------------------------------+---------------+-----------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                   ;
+--------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+---------------+---------------+---------------------------------------------------+---------------+-----------------------+-----------------------+
; Name                           ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                     ; Input Clock 3 ; Clock Select 0        ; Clock Select 1        ;
+--------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+---------------+---------------+---------------------------------------------------+---------------+-----------------------+-----------------------+
; PLL_ENABLE                     ; LCCOMB_X48_Y4_N10 ; 2       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ; --            ; --            ; --                                                ; --            ; --                    ; --                    ;
; alta_gclksw:gclksw_inst|clkout ; CLKCTRL_G12       ; 268     ; 36                                   ; Global Clock         ; GCLK12           ; VCC                       ; PIN_HSI       ; PIN_HSE       ; altpll:pll_inst|altpll_fs02:auto_generated|clk[0] ; --            ; sys_ctrl_clkSource[0] ; sys_ctrl_clkSource[1] ;
+--------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+---------------+---------------+---------------------------------------------------+---------------+-----------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                       ;
+---------------------------------------------------------------------------------------------+---------+
; Name                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------+---------+
; sys_resetn                                                                                  ; 198     ;
; gpio4_io_out_data[5]                                                                        ; 42      ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[2]                                           ; 39      ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[3]                                           ; 39      ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|comb~0                                             ; 33      ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|always2~1             ; 33      ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[18]~34       ; 32      ;
; pulse_ip:macro_inst|pr_select[1]                                                            ; 32      ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|Add0~1                ; 31      ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always14~0                          ; 29      ;
; pulse_ip:macro_inst|pr_select[0]                                                            ; 29      ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal8~1                            ; 22      ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always0~1                           ; 20      ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[6]~21                  ; 16      ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[6]~20                  ; 16      ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[7]~0                                         ; 16      ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|always0~0                                          ; 15      ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal10~1                           ; 15      ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_cnt[0]                          ; 15      ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_cnt[2]                          ; 15      ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[4]                                           ; 14      ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_cnt[1]                          ; 14      ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal11~0                           ; 13      ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_en~_wirecell                    ; 12      ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always2~1                           ; 12      ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_en                              ; 10      ;
; alta_rv32:rv32|~GND                                                                         ; 9       ;
; mem_ahb_hwdata[0]                                                                           ; 9       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|psel                                               ; 9       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_adc_start                      ; 9       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|penable                                            ; 9       ;
; mem_ahb_hwdata[3]                                                                           ; 8       ;
; mem_ahb_hwdata[2]                                                                           ; 8       ;
; mem_ahb_hwdata[1]                                                                           ; 8       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_last                            ; 8       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_eoc                             ; 8       ;
; mem_ahb_hwdata[4]                                                                           ; 6       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal0~1                            ; 6       ;
; pulse_ip:macro_inst|ShiftLeft0~0                                                            ; 6       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_state[3]                        ; 6       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|pwrite                                             ; 6       ;
; PIN_38~input                                                                                ; 5       ;
; PIN_37~input                                                                                ; 5       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_b_reg0~1         ; 5       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_a_reg0~1         ; 5       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always9~0                           ; 5       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always6~3                           ; 5       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always7~0                           ; 5       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always8~0                           ; 5       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always10~3                          ; 5       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always11~0                          ; 5       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_state[0]                        ; 5       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_state[1]                        ; 5       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|hreadyout                                          ; 5       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[7]                                           ; 5       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[6]                                           ; 5       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal0~0                            ; 5       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk                                ; 5       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_cnt[2]~11                       ; 4       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always5~0                           ; 4       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_state[1]~0                      ; 4       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|pvalid                                             ; 4       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|apbState.apbSetup                                  ; 4       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always6~2                           ; 4       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal12~9                           ; 4       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal12~4                           ; 4       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_state[2]                        ; 4       ;
; PLL_LOCK                                                                                    ; 4       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[5]                                           ; 4       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_b_reg0~2         ; 3       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_a_reg0~2         ; 3       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal9~0                            ; 3       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always2~0                           ; 3       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_cnt[3]                          ; 3       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always0~0                           ; 3       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|pdone                                              ; 3       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_en~0                           ; 3       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|stat_adc_eoc                        ; 3       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|comb~0                              ; 3       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_adc_stop                       ; 3       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_adc_cont                       ; 3       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|dma_reg                             ; 3       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal8~2                            ; 3       ;
; PIN_HSE~input                                                                               ; 2       ;
; mem_ahb_htrans[1]                                                                           ; 2       ;
; ext_dma_DMACCLR[0]                                                                          ; 2       ;
; mem_ahb_hreadyout                                                                           ; 2       ;
; mem_ahb_hrdata[4]                                                                           ; 2       ;
; mem_ahb_hrdata[3]                                                                           ; 2       ;
; mem_ahb_hrdata[2]                                                                           ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_b_reg1~0         ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_a_reg1~0         ; 2       ;
; pulse_ip:macro_inst|always0~0                                                               ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_length[3]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_length[2]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_length[1]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_length[0]                       ; 2       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|hdone                                              ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen                      ; 2       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|apbState.apbIdle                                   ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always10~2                          ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_seq_next                        ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_seq_next~1                      ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[15]                   ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[14]                   ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[13]                   ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[12]                   ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11]                   ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[10]                   ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[9]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[8]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[7]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[4]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[2]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[0]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Add0~0                              ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_en~0                            ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|always2~0             ; 2       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[13]                                          ; 2       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[14]                                          ; 2       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[15]                                          ; 2       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[12]                                          ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux0~2                              ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[3][4]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[0][4]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[1][4]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[2][4]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux0~0                              ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[4][4]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[5][4]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[3][3]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[0][3]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[1][3]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[2][3]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[4][3]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[5][3]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[3][2]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[0][2]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[1][2]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[2][2]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[4][2]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[5][2]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[3][1]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[0][1]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[1][1]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[2][1]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[4][1]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[5][1]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[3][0]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[0][0]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[1][0]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[2][0]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[4][0]                       ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_reg[5][0]                       ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|TestLedCtrl           ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[31]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[30]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[29]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[28]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[27]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[26]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[25]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[24]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[23]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[22]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[21]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[20]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[19]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[18]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[17]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[16]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[15]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[14]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[13]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[12]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[11]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[10]          ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[9]           ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[8]           ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[7]           ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[6]           ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[5]           ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[4]           ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[3]           ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[2]           ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[1]           ; 2       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[0]           ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[14]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[15]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[12]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[13]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[10]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[11]                    ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[8]                     ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[9]                     ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[6]                     ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[7]                     ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[4]                     ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[5]                     ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[2]                     ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[3]                     ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[0]                     ; 2       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[1]                     ; 2       ;
; altpll:pll_inst|altpll_fs02:auto_generated|pll1~LOCKED                                      ; 2       ;
; altpll:pll_inst|altpll_fs02:auto_generated|pll_lock_sync~feeder                             ; 1       ;
; PIN_HSI~input                                                                               ; 1       ;
; PIN_43~input                                                                                ; 1       ;
; PIN_9~input                                                                                 ; 1       ;
; PIN_8~input                                                                                 ; 1       ;
; PIN_10~input                                                                                ; 1       ;
; ~VCC                                                                                        ; 1       ;
; mem_ahb_hwrite                                                                              ; 1       ;
; mem_ahb_haddr[13]                                                                           ; 1       ;
; mem_ahb_haddr[14]                                                                           ; 1       ;
; mem_ahb_haddr[15]                                                                           ; 1       ;
; mem_ahb_haddr[12]                                                                           ; 1       ;
; mem_ahb_haddr[2]                                                                            ; 1       ;
; mem_ahb_haddr[3]                                                                            ; 1       ;
; mem_ahb_haddr[7]                                                                            ; 1       ;
; mem_ahb_haddr[6]                                                                            ; 1       ;
; mem_ahb_haddr[4]                                                                            ; 1       ;
; mem_ahb_haddr[5]                                                                            ; 1       ;
; mem_ahb_haddr[8]                                                                            ; 1       ;
; mem_ahb_haddr[9]                                                                            ; 1       ;
; mem_ahb_haddr[10]                                                                           ; 1       ;
; mem_ahb_haddr[11]                                                                           ; 1       ;
; mem_ahb_hwdata[31]                                                                          ; 1       ;
; mem_ahb_hwdata[30]                                                                          ; 1       ;
; mem_ahb_hwdata[29]                                                                          ; 1       ;
; mem_ahb_hwdata[28]                                                                          ; 1       ;
; mem_ahb_hwdata[27]                                                                          ; 1       ;
; mem_ahb_hwdata[26]                                                                          ; 1       ;
; mem_ahb_hwdata[25]                                                                          ; 1       ;
; mem_ahb_hwdata[24]                                                                          ; 1       ;
; mem_ahb_hwdata[23]                                                                          ; 1       ;
; mem_ahb_hwdata[22]                                                                          ; 1       ;
; mem_ahb_hwdata[21]                                                                          ; 1       ;
; mem_ahb_hwdata[20]                                                                          ; 1       ;
; mem_ahb_hwdata[19]                                                                          ; 1       ;
; mem_ahb_hwdata[18]                                                                          ; 1       ;
; mem_ahb_hwdata[17]                                                                          ; 1       ;
; mem_ahb_hwdata[16]                                                                          ; 1       ;
; gpio4_io_out_en[2]                                                                          ; 1       ;
; gpio4_io_out_data[2]                                                                        ; 1       ;
; gpio4_io_out_en[3]                                                                          ; 1       ;
; gpio4_io_out_data[3]                                                                        ; 1       ;
; gpio4_io_out_en[1]                                                                          ; 1       ;
; gpio4_io_out_data[1]                                                                        ; 1       ;
; sys_ctrl_clkSource[1]                                                                       ; 1       ;
; sys_ctrl_clkSource[0]                                                                       ; 1       ;
; gpio7_io_out_en[6]                                                                          ; 1       ;
; gpio7_io_out_data[6]                                                                        ; 1       ;
; mem_ahb_hrdata[31]                                                                          ; 1       ;
; mem_ahb_hrdata[30]                                                                          ; 1       ;
; mem_ahb_hrdata[29]                                                                          ; 1       ;
; mem_ahb_hrdata[28]                                                                          ; 1       ;
; mem_ahb_hrdata[27]                                                                          ; 1       ;
; mem_ahb_hrdata[26]                                                                          ; 1       ;
; mem_ahb_hrdata[25]                                                                          ; 1       ;
; mem_ahb_hrdata[24]                                                                          ; 1       ;
; mem_ahb_hrdata[23]                                                                          ; 1       ;
; mem_ahb_hrdata[22]                                                                          ; 1       ;
; mem_ahb_hrdata[21]                                                                          ; 1       ;
; mem_ahb_hrdata[20]                                                                          ; 1       ;
; mem_ahb_hrdata[19]                                                                          ; 1       ;
; mem_ahb_hrdata[18]                                                                          ; 1       ;
; mem_ahb_hrdata[17]                                                                          ; 1       ;
; mem_ahb_hrdata[16]                                                                          ; 1       ;
; mem_ahb_hrdata[15]                                                                          ; 1       ;
; mem_ahb_hrdata[14]                                                                          ; 1       ;
; mem_ahb_hrdata[13]                                                                          ; 1       ;
; mem_ahb_hrdata[12]                                                                          ; 1       ;
; mem_ahb_hrdata[11]                                                                          ; 1       ;
; mem_ahb_hrdata[10]                                                                          ; 1       ;
; mem_ahb_hrdata[9]                                                                           ; 1       ;
; mem_ahb_hrdata[8]                                                                           ; 1       ;
; mem_ahb_hrdata[7]                                                                           ; 1       ;
; mem_ahb_hrdata[6]                                                                           ; 1       ;
; mem_ahb_hrdata[5]                                                                           ; 1       ;
; mem_ahb_hrdata[1]                                                                           ; 1       ;
; mem_ahb_hrdata[0]                                                                           ; 1       ;
; ext_dma_DMACBREQ[0]                                                                         ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_eoc~0                           ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|TestLedCtrl~0         ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_cnt~10                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_b_reg1~1         ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_b_reg0~3         ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_a_reg1~1         ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_a_reg0~3         ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_b_reg1~_emulated ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_b_reg0~_emulated ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_a_reg1~_emulated ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_a_reg0~_emulated ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|Add0~0                ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_cnt~9                           ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|hdone~0                                            ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|pdone~0                                            ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[31]~17                    ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[30]~16                    ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[29]~15                    ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[28]~14                    ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[27]~13                    ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[26]~12                    ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[25]~11                    ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[24]~10                    ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[23]~9                     ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[22]~8                     ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[21]~7                     ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[20]~6                     ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[19]~5                     ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[18]~4                     ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[17]~3                     ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[16]~2                     ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|chnl_read[12]~1                     ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~27                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_db[11]                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~26                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_db[10]                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~25                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_db[9]                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~24                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_db[8]                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~23                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_db[7]                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~22                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_db[6]                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~21                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_db[5]                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~20                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_db[4]                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~19                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_read[4]~9                       ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_read[4]~8                       ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~18                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|chnl_read[4]~0                      ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~17                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_db[3]                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~16                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~15                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_read[3]~7                       ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_read[3]~6                       ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~14                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1                      ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~13                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_db[2]                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~12                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~11                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_read[2]~5                       ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_read[2]~4                       ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~10                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0                      ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~9                            ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~8                            ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~7                            ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_read[1]~3                       ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_read[1]~2                       ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~6                            ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~5                            ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_db[1]                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~4                            ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~3                            ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~2                            ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_read[0]~1                       ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_read[0]~0                       ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~1                            ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata~0                            ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|apb_db[0]                           ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|Selector0~0                                        ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|always2~0                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|psel~0                                             ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|stat_adc_eoc~2                      ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|stat_adc_eoc~1                      ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0                      ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_state~4                         ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_state~3                         ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_state~2                         ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_state[3]~1                      ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Add2~0                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always3~0                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal10~0                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_adc_start~0                    ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|ctrl_adc_stop~0                     ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_last~2                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_last~1                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal7~0                            ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_last~0                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|hreadyout~0                                        ; 1       ;
; pulse_ip:macro_inst|apb_prdata[31]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[31]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[31]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[30]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[30]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[30]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[29]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[29]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[29]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[28]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[28]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[28]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[27]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[27]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[27]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[26]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[26]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[26]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[25]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[25]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[25]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[24]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[24]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[24]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[23]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[23]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[23]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[22]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[22]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[22]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[21]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[21]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[21]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[20]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[20]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[20]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[19]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[19]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[19]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[18]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[18]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[18]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[17]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[17]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[17]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[16]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[16]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[16]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata~2                                                            ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[15]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata~1                                                            ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[14]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata~0                                                            ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[13]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[12]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[12]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[12]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[11]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[11]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[11]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[10]                                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[10]                          ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[10]            ; 1       ;
; pulse_ip:macro_inst|apb_prdata[9]                                                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[9]                           ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[9]             ; 1       ;
; pulse_ip:macro_inst|apb_prdata[8]                                                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[8]                           ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[8]             ; 1       ;
; pulse_ip:macro_inst|apb_prdata[7]                                                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[7]                           ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[7]             ; 1       ;
; pulse_ip:macro_inst|apb_prdata[6]                                                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[6]                           ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[6]             ; 1       ;
; pulse_ip:macro_inst|apb_prdata[5]                                                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[5]                           ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[5]             ; 1       ;
; pulse_ip:macro_inst|apb_prdata[4]                                                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[4]                           ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[4]             ; 1       ;
; pulse_ip:macro_inst|apb_prdata[3]                                                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[3]                           ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[3]             ; 1       ;
; pulse_ip:macro_inst|apb_prdata[2]                                                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[2]                           ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[2]             ; 1       ;
; pulse_ip:macro_inst|apb_prdata[1]                                                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[1]                           ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[1]             ; 1       ;
; pulse_ip:macro_inst|apb_prdata[0]                                                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|prdata[0]                           ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|prdata[0]             ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|dma_reg~1                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|dma_reg~0                           ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|hwrite                                             ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|Selector25~0                                       ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[13]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[14]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[15]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[12]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[2]                                           ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[3]                                           ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[7]                                           ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[6]                                           ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[4]                                           ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[5]                                           ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[8]                                           ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[9]                                           ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[10]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|haddr[11]                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk~1                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk~0                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_cnt~8                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always6~1                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always6~0                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_cnt~7                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always10~1                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|always10~0                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal12~8                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal12~7                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal12~6                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal12~5                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal12~3                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal12~2                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal12~1                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal12~0                           ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_seq_next~0                      ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|seq_cnt[2]~6                        ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_en~1                            ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|adc_restart                         ; 1       ;
; altpll:pll_inst|altpll_fs02:auto_generated|pll_lock_sync                                    ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[31]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[30]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[29]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[28]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[27]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[26]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[25]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[24]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[23]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[22]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[21]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[20]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[19]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[18]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[17]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[16]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[15]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[14]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[13]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[12]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[11]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[10]                                         ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[9]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[8]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[7]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[6]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[5]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[4]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[3]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[2]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[1]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|prdata[0]                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Equal8~0                            ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[8]                                           ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[9]                                           ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[10]                                          ; 1       ;
; pulse_ip:macro_inst|ahb2apb:ahb2apb_inst|paddr[11]                                          ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux0~1                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux1~3                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux1~2                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux1~1                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux1~0                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux2~3                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux2~2                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux2~1                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux2~0                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux3~3                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux3~2                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux3~1                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux3~0                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux4~3                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux4~2                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux4~1                              ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|Mux4~0                              ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[31]~95       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[30]~94       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[30]~93       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[29]~92       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[29]~91       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[28]~90       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[28]~89       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[27]~88       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[27]~87       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[26]~86       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[26]~85       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[25]~84       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[25]~83       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[24]~82       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[24]~81       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[23]~80       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[23]~79       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[22]~78       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[22]~77       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[21]~76       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[21]~75       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[20]~74       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[20]~73       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[19]~72       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[19]~71       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[18]~70       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[18]~69       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[17]~68       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[17]~67       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[16]~66       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[16]~65       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[15]~64       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[15]~63       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[14]~62       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[14]~61       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[13]~60       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[13]~59       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[12]~58       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[12]~57       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[11]~56       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[11]~55       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[10]~54       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[10]~53       ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[9]~52        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[9]~51        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[8]~50        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[8]~49        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[7]~48        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[7]~47        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[6]~46        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[6]~45        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[5]~44        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[5]~43        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[4]~42        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[4]~41        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[3]~40        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[3]~39        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[2]~38        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[2]~37        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[1]~36        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[1]~35        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[0]~33        ; 1       ;
; pulse_ip:macro_inst|pulse_cnt:gen_per[1].gen_pulse_cnt.pulse_cnt_inst|plus_cnt[0]~32        ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[15]~48                 ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[14]~47                 ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[14]~46                 ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[13]~45                 ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[13]~44                 ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[12]~43                 ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[12]~42                 ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[11]~41                 ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[11]~40                 ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[10]~39                 ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[10]~38                 ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[9]~37                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[9]~36                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[8]~35                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[8]~34                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[7]~33                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[7]~32                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[6]~31                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[6]~30                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[5]~29                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[5]~28                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[4]~27                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[4]~26                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[3]~25                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[3]~24                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[2]~23                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[2]~22                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[1]~19                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[1]~18                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[0]~17                  ; 1       ;
; pulse_ip:macro_inst|apb_adc:gen_per[0].gen_adc.adc_inst|sclk_counter[0]~16                  ; 1       ;
; altpll:pll_inst|altpll_fs02:auto_generated|clk[0]                                           ; 1       ;
; altpll:pll_inst|altpll_fs02:auto_generated|pll1~FBOUT                                       ; 1       ;
+---------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 484 / 238,469 ( < 1 % ) ;
; C16 interconnects           ; 11 / 7,238 ( < 1 % )    ;
; C4 interconnects            ; 209 / 146,424 ( < 1 % ) ;
; Direct links                ; 143 / 238,469 ( < 1 % ) ;
; Global clocks               ; 2 / 20 ( 10 % )         ;
; Local interconnects         ; 209 / 81,264 ( < 1 % )  ;
; R24 interconnects           ; 2 / 7,153 ( < 1 % )     ;
; R4 interconnects            ; 157 / 201,722 ( < 1 % ) ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 5.10) ; Number of LABs  (Total = 105) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 28                            ;
; 2                                          ; 28                            ;
; 3                                          ; 15                            ;
; 4                                          ; 8                             ;
; 5                                          ; 2                             ;
; 6                                          ; 1                             ;
; 7                                          ; 0                             ;
; 8                                          ; 0                             ;
; 9                                          ; 0                             ;
; 10                                         ; 0                             ;
; 11                                         ; 1                             ;
; 12                                         ; 0                             ;
; 13                                         ; 1                             ;
; 14                                         ; 0                             ;
; 15                                         ; 1                             ;
; 16                                         ; 20                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.63) ; Number of LABs  (Total = 105) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 21                            ;
; 1 Clock                            ; 24                            ;
; 1 Clock enable                     ; 11                            ;
; 1 Sync. clear                      ; 1                             ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 8                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 5.95) ; Number of LABs  (Total = 105) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 76                            ;
; 1                                           ; 0                             ;
; 2                                           ; 4                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 0                             ;
; 10                                          ; 0                             ;
; 11                                          ; 0                             ;
; 12                                          ; 0                             ;
; 13                                          ; 0                             ;
; 14                                          ; 0                             ;
; 15                                          ; 1                             ;
; 16                                          ; 1                             ;
; 17                                          ; 0                             ;
; 18                                          ; 0                             ;
; 19                                          ; 0                             ;
; 20                                          ; 1                             ;
; 21                                          ; 0                             ;
; 22                                          ; 0                             ;
; 23                                          ; 3                             ;
; 24                                          ; 1                             ;
; 25                                          ; 3                             ;
; 26                                          ; 1                             ;
; 27                                          ; 0                             ;
; 28                                          ; 3                             ;
; 29                                          ; 1                             ;
; 30                                          ; 1                             ;
; 31                                          ; 2                             ;
; 32                                          ; 5                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 2.66) ; Number of LABs  (Total = 105) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 76                            ;
; 1                                               ; 0                             ;
; 2                                               ; 5                             ;
; 3                                               ; 1                             ;
; 4                                               ; 0                             ;
; 5                                               ; 0                             ;
; 6                                               ; 1                             ;
; 7                                               ; 3                             ;
; 8                                               ; 3                             ;
; 9                                               ; 2                             ;
; 10                                              ; 2                             ;
; 11                                              ; 0                             ;
; 12                                              ; 3                             ;
; 13                                              ; 2                             ;
; 14                                              ; 1                             ;
; 15                                              ; 0                             ;
; 16                                              ; 3                             ;
; 17                                              ; 1                             ;
; 18                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 3.98) ; Number of LABs  (Total = 105) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 3                             ;
; 2                                           ; 3                             ;
; 3                                           ; 0                             ;
; 4                                           ; 2                             ;
; 5                                           ; 2                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 1                             ;
; 10                                          ; 2                             ;
; 11                                          ; 0                             ;
; 12                                          ; 0                             ;
; 13                                          ; 1                             ;
; 14                                          ; 1                             ;
; 15                                          ; 0                             ;
; 16                                          ; 0                             ;
; 17                                          ; 0                             ;
; 18                                          ; 3                             ;
; 19                                          ; 1                             ;
; 20                                          ; 1                             ;
; 21                                          ; 2                             ;
; 22                                          ; 1                             ;
; 23                                          ; 2                             ;
; 24                                          ; 2                             ;
; 25                                          ; 2                             ;
; 26                                          ; 0                             ;
; 27                                          ; 0                             ;
; 28                                          ; 0                             ;
; 29                                          ; 0                             ;
; 30                                          ; 0                             ;
; 31                                          ; 0                             ;
; 32                                          ; 0                             ;
; 33                                          ; 0                             ;
; 34                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 23    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Pass         ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008 ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 11        ; 0            ; 11        ; 11        ; 11        ; 0            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 11        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 11           ; 11           ; 11           ; 11           ; 11           ; 0         ; 11           ; 0         ; 0         ; 0         ; 11           ; 11           ; 11           ; 11           ; 1            ; 11           ; 11           ; 1            ; 11           ; 11           ; 11           ; 11           ; 11           ; 11           ; 11           ; 11           ; 11           ; 0         ; 11           ; 11           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; PIN_42             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_62             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_OSC            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_10             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_8              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_9              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_43             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_HSI            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_HSE            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_37             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIN_38             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE75F29C8 for design "example_board"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "altpll:pll_inst|altpll_fs02:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 25, clock division of 2, and phase shift of 0 degrees (0 ps) for altpll:pll_inst|altpll_fs02:auto_generated|clk[0] port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (171002): Current optimization assignments may cause the Fitter to introduce hold timing violations on connections clocked by global signals
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C8 is compatible
    Info (176445): Device EP4CE30F29C8 is compatible
    Info (176445): Device EP4CE55F29C8 is compatible
    Info (176445): Device EP4CE115F29C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 11 pins of 11 total pins
    Info (169086): Pin PIN_42 not assigned to an exact location on the device
    Info (169086): Pin PIN_62 not assigned to an exact location on the device
    Info (169086): Pin PIN_OSC not assigned to an exact location on the device
    Info (169086): Pin PIN_10 not assigned to an exact location on the device
    Info (169086): Pin PIN_8 not assigned to an exact location on the device
    Info (169086): Pin PIN_9 not assigned to an exact location on the device
    Info (169086): Pin PIN_43 not assigned to an exact location on the device
    Info (169086): Pin PIN_HSI not assigned to an exact location on the device
    Info (169086): Pin PIN_HSE not assigned to an exact location on the device
    Info (169086): Pin PIN_37 not assigned to an exact location on the device
    Info (169086): Pin PIN_38 not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Info (332104): Reading SDC File: 'example_board.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_inst|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {pll_inst|auto_generated|pll1|clk[0]} {pll_inst|auto_generated|pll1|clk[0]}
Warning (332174): Ignored filter at example_board.sdc(13): rv32|resetn_out could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at example_board.sdc(13): Argument <from> is not an object ID
    Info (332050): set_false_path -from rv32|resetn_out
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From PIN_HSI (Rise) to PIN_HSI (Rise) (setup and hold)
    Critical Warning (332169): From PIN_HSE (Rise) to PIN_HSE (Rise) (setup and hold)
    Critical Warning (332169): From pll_inst|auto_generated|pll1|clk[0] (Rise) to pll_inst|auto_generated|pll1|clk[0] (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  125.000      PIN_HSE
    Info (332111):  100.000      PIN_HSI
    Info (332111):   10.000 pll_inst|auto_generated|pll1|clk[0]
Info (176352): Promoted node altpll:pll_inst|altpll_fs02:auto_generated|clk[0] (placed in counter C2 of PLL_3)
    Info (176355): Automatically promoted alta_gclksw:gclksw_inst|gclk_switch to use location or clock signal Global Clock CLKCTRL_G12
Info (176352): Promoted node PIN_HSE~input (placed in PIN B15 (CLK9, DIFFCLK_5p))
    Info (176355): Automatically promoted alta_gclksw:gclksw_inst|gclk_switch to use location or clock signal Global Clock CLKCTRL_G12
Info (176352): Promoted node PIN_HSI~input (placed in PIN A15 (CLK8, DIFFCLK_5n))
    Info (176355): Automatically promoted alta_gclksw:gclksw_inst|gclk_switch to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node PLL_ENABLE 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 9 (unused VREF, 3.3V VCCIO, 4 input, 2 output, 3 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  49 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  59 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  57 pins available
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic replication
Info (128003): Physical synthesis algorithm logic replication complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X47_Y0 to location X58_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 1.16 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 10 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin PIN_42 uses I/O standard 3.3-V LVTTL at AG18
    Info (169178): Pin PIN_OSC uses I/O standard 3.3-V LVTTL at D20
    Info (169178): Pin PIN_10 uses I/O standard 3.3-V LVTTL at AF17
    Info (169178): Pin PIN_8 uses I/O standard 3.3-V LVTTL at AH19
    Info (169178): Pin PIN_9 uses I/O standard 3.3-V LVTTL at AH18
    Info (169178): Pin PIN_43 uses I/O standard 3.3-V LVTTL at AE13
    Info (169178): Pin PIN_HSI uses I/O standard 3.3-V LVTTL at A15
    Info (169178): Pin PIN_HSE uses I/O standard 3.3-V LVTTL at B15
    Info (169178): Pin PIN_37 uses I/O standard 3.3-V LVTTL at AA15
    Info (169178): Pin PIN_38 uses I/O standard 3.3-V LVTTL at AB16
Info (144001): Generated suppressed messages file F:/SY/paulse/logic/quartus_logs/example_board.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 5436 megabytes
    Info: Processing ended: Thu Mar 21 15:27:56 2024
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:35


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/SY/paulse/logic/quartus_logs/example_board.fit.smsg.


