 1
用於儲存與區域網路之 160 Gbps 乙太網路光電技術開發—總計畫(I) 
 
160 Gbps Ethernet Optoelectronics Component Technologies for Storage 
and Local Area Netwrok 
 
計畫編號：NSC 95-2221-E-009-335 
執行期限：95 年 08 月 01 日至 96 年 07 月 31 日 
主持人：柯明道教授  國立交通大學電子研究所 
共同主持人：蔡嘉明助理教授、陳巍仁副教授、鄭裕庭助理教授、陳智弘助理教授 
 
 
一、 中文摘要 
本計畫預計研發用於儲存與區域網路之
160 Gbps 乙太網路發射機與接收機之電路。本
計畫之創新性與前瞻性有三：其一，相較於典
型之同步光纖網路透過單模光纖來達到高速
及遠距之傳輸目的，本計畫預計透過多模式光
纖(MMF)傳輸，如此可免去光纖重複佈線之成
本，提昇經濟效益。其二，傳統之光纖乙太網
路之傳輸距離僅限於 10 Gbps/100 米之範圍，
本計畫之目標將傳輸距離突破至 40 Gbps/300
米之範圍，以符合未來架構在乙太網路之上的
區域網路與儲存網路頻寬需求。此有賴於電路
技術之創新與突破，如新式等化電路之發明。
其三，傳統之 40 Gbps 光通信發射機多採用
DFB 雷射二極體配合 Mach-Zehnder 調變器並
採外部高壓調變方式來達成，本計畫預計使用
低電壓、低電流驅動之 VCSEL 雷射二極體配
合直接振幅調變以達到高速傳輸之目的，此有
賴於結合新型之 VCSEL 雷射二極體及調變電
路之開發。因此，本計畫之開發結合本校在光
電元件（雷射二極體設計/郭浩中教授）、光
纖網路系統 (光通道測試與模型 /陳智弘教
授)、光電積體電路整合平台（光電元件機構
整合/鄭裕庭教授）、光電積體電路設計(轉阻
放大器/蔡嘉明教授)、寬頻微波積體電路設計
(調變器/郭建男教授)、混和信號電路設計（等
化器與資料回復系統整合/陳巍仁教授）、靜
電放電防護設計(極寬頻靜電放電防護/柯明道
教授）之專家，以新式光電元件及機構設計達
到低成本、極高速、與高整合度之目標。 
 
 
Abstract 
This proposal is aimed to develop 
opto-electronics key components for 160Gbps 
Ethernet storage and local area network 
applications. In order to achieve cost-effective 
but high performance, high speed and long 
distance data-transmission design goals, the 
project is divided into five major research tasks, 
which are (1) development of optoelectronic 
components for 160Gbps Ethernet, (2) design 
and fabrication of high performance SiOB with 
CMOS Gigabit photodiode for 160Gbps 
Ethernet transceiver packaging (3) development 
of high speed 160Gbps Ethernet front-end 
circuits, (4) design of 160Gbps Ethernet 
transceiver circuit, and (5) development of high 
speed FEC techniques for 160Gbps Ethernet 
applications, respectively. Via the success of 
advanced signal processing, circuit, and 
system-on-package (SOP) related technique 
developments, we believe a low cost 160Gbps 
data communication transceiver with small form 
factor can be built with a VCSEL laser diode and 
CMOS photodetector for at least 300m range 
LAN/SAN applications. 
 
 
二、各子計畫本年度執行成果 
1. 子計畫一：160 Gbps 乙太網路光電元件與
系統(I) 
 
本計畫擬開發出多模光纖  (multi-mode 
fiber, MMF) 傳輸之測試平台與理論模型，我
 3
益放大器、以及可提供各種補償功能的等化器
設計等等。首先第一年的重點在於整合自我補
償技術以及主動式補償技術，以實現寬頻、低
雜訊、高動態範圍、低功率消耗、並具備高輸
入電容容忍度的轉阻放大器。 
本研究所提出的整合型之轉阻放大器的系
統架構如圖 3 所示，包括了一個檢光二極體
(PD)、兩個靜電放電防護電路(ESD Protection 
Circuit)、一個正回授電路(M1)來降低跨於檢光
二極體兩側的暫態電壓、一個差動式主動補償
之轉阻放大器(T1)、雙回授直流偏壓控制電
路、以及兩級的 gain-cell 和一個輸出級(Output 
stage)。其設計概念為將檢光二極體電容透過
正回授的抵銷機制與差動式電流偵測設計合
而為一，透過此一巧妙結合，可抵銷於差動輸
入端上由靜電放電防護電路所造成的電容負
載效應，徹底解決了輸入端寄生電容的難題；
此外，運用此種設計架構還可獲得兩倍的增
益，並可同時提供檢光二極體於高速工作所需
要的適當偏壓，設計上並運用雙回授直流偏壓
控制電路解決了直流位準漂移的問題，可有效
改善大訊號波型失真的現象。 
 
 
圖 3. 系統架構. 
 
差動式主動補償之轉阻放大器﹙T1﹚為另
一種可改善輸入端電容對頻寬影響的技巧，設
計架構如圖 4 所示，其設計概念為透過在輸出
端加入負阻抗(NIC)以調節其阻抗特性，可等
效提昇其轉阻放大器的增益，因而使其整體頻
寬獲得改善。本研究群再利用 Stack 的電感來
達成 Shunt Peaking 的技術以提高轉阻放大器
的頻寬。由於負阻抗會受到 PVT 的影響而改
變主動補償的能力，所以利用 RX 和 RY 感應
PVT 的變化來追蹤輸出阻抗的改變進而改善
補償的能力。 
 
 
圖 4. 差動式主動補償之轉阻放大器. 
 
圖 5 為兩級 gain cell 的電路架構，主要是
將 NIC 補償技術併入在 Cherry-Hooper 電路
上，這是因為 Cherry-Hooper 電路的第二級的
部份是為轉阻放大器，所以 NIC 在此仍可等效
提昇其增益和整體頻寬。 
 
 
圖 5. gain cell 的電路架構. 
 
本研究所提出的整合式補償架構是以正回
授補償(PFD)和差動式主動(Active)補償方式
實現，一開始先使用 ADS Momentum 模擬我
們所需要的 Stack 電感，之後將我們所畫的電
 5
-14.4dBm 而已，可見此電路設計可達到高輸
入電容的容忍度。表 1 為此整合型轉阻放大器
量測效能總結，本研究計畫藉由對整合型補償
電路的設計，提高單一轉主放大器能有高效能
的表現。 
 
 
圖 10. (a) 無 ESD 保護電路的 5-Gb/s 眼圖和 -0.2dBm
的輸入功率 此錯誤碼率為 10-12. (b) 有 ESD 保護電路
的 5-Gb/s 眼圖和 -0.2dBm 的輸入功率 此錯誤碼率為
10-12. 
 
 
圖 11. 5Gb/s 錯誤碼率量測圖. 
 
 
表 1. 整合型轉阻放大器量測效能. 
 
 
 
3. 子計畫四：160Gbps 乙太網路之接收機設
計(I) 
 
A. 光感測器架構 
 
傳統上的 CMOS 光感測器是用光波長 850 
nm 照射在 N-well 與 P-substrate 所形成的逆向
偏壓空乏區來產生電子電洞對形成快速的漂
移電流，然而 850 nm 的 penetration length 大
約是 20 μm，遠遠大於空乏區的深度 2 μm，因
此，大部份的光電流均由位置比較深的
P-substrate 慢速擴散電流來主宰，所以，在第
一顆晶片利用 spatially modulated light (SML)
的架構來消除慢速擴散電流的效應，留下快速
的漂移電流，其結構圖如圖 12(a)所示。此種
光感測器雖有較高的頻寬，此外再利用等化器
的效果將前端電路的頻寬拉到更高頻，可是
SML detector 卻有比較低的響應度；而在第二
顆晶片，利用 P+/P-/N+來架構水平式的 PIN 光
感測器，可加大中性區域來增加光感測器的響
應度，其結構圖如圖 12(b)所示。光感測器的
長寬由光纖照射面積決定。 
 
 
(a) 
 7
 
圖 14. 本晶片所使用的 TIA 電路. 
 
D. 相減電路與限幅放大器 
 
如圖 15 的 Cherry-Hooper 架構的相減電路
所示，它有兩組輸入信號，一組是 TIA 電路送
過來的資料流，一組是 LA 輸出端經過低通濾
波器迴授回來的接近直流的信號，後者是用來
消除資料流的 DC offset 問題。 
如圖 16 的限幅放大器電路所示，LA 所使
用的架構是 Cherry-Hooper 的電路架構。不同
於傳統上的電阻回授，我們採用的是主動回
授。相較於電阻回授，主動迴授有兩個優點：
第一是因為電阻容易受製程的影響，所以運用
主動回授來減少電阻回授的變異量。第二是因
為主動迴授有必較好的增益頻寬乘積
(Gain-BW Product)。 
 
 
圖 15. 本晶片所使用的相減電路. 
 
 
圖 16. Cherry-Hooper 主動回授電路. 
 
 
E. 等化器電路 
 
在 SML detector 方面，之前有討論過各種
不同的幾何形狀對於 PD 的頻寬跟響應度的關
係，幾何形狀如圖 17 所示，有十字型、線型
以及點型，綜合其優缺點，發現線型的 SML 
detector 正是我們所需要的，因為它有比較好
的響應度，而它的 3dB 頻寬大概是 590MHz。
利用等化器如圖六所示，設計等化器所提供的
零點在 590MHz 以達到等化的效果，如此用來
補償 SML detector 比較低頻的極點。 
 
 
圖 17. 等化器電路. 
 
 
F. 輸出緩衝電路 
 
輸出級必須推 50Ω的負載。採用 Ft-doubler
電路來做輸出級，如圖 18。其優點是輸入電容
減半，但缺點是在同樣的增益下，功率是差動
放大器的 2 倍，而輸出電容是 2 倍，面積也是
2 倍。 
 
 
圖 18. Ft-doubler 輸出電路. 
 
G. 佈局 
 
晶片的照相圖在圖八。第一顆晶片的照相
圖如圖 19(a) ，它的光感測器使用 SML 
detector；而 PIN 光感測器的晶片照像圖如圖
19(b)。 
 9
 
圖 23. 10Gbps (4-PAM) AFE. 
 
I. 討論 
 
所使用的 SML detector 光感測器由 BER 的敏
感度(圖 20)發現其靈敏度不好，其原因是架構
的原因，SML detector 架構本來就會只留下光
二極體中性區的光電流；而 PIN 光感測器靈敏
度不好的原因是光感測器的中性區域面積太
小。而 TIA 和 LA 的雜訊太大也是會影響到前
端電路的靈敏度。所以，我們預計設計一個高
增益的 TIA 來除去 TIA 之後電路的雜訊；TIA
本身採用 differential sensing 來增加 3dB 的靈
敏度；為了消除光二極體的寄生電容，在 TIA
的輸入端採用 Miller’s effect 的功能將二極體
寄生電容影響減少到最小；利用 EQ 電路將前
端電路的傳輸速度往上拉到 5 Gbps 二階傳輸 
(Binary)、10 Gbps 的 4-PAM 傳輸。圖 23 為其
電路架構。圖 24 為 10Gbps (4-PAM)的 HSPICE
模擬眼圖。 
 
 
圖 24. 依據圖 23 的電路架構，利用 HSPICE 模擬之眼
圖，資料速度為 10Gbps、4-PAM. 
4. 子計畫五：160 Gbps 乙太網路收發界面電
路之靜電放電防護設計(I) 
 
A. 高速收發界面電路之靜電放電防護設計分
析 
 
首先本計畫針對目前已發表的應用於高速
收發界面電路之靜電放電設計進行分析。圖 25
為高速界面電路之輸入與輸出接點搭配靜電
放電防護電路之示意圖，由於靜電放電防護電
路的寄生電容連接訊號路徑與積體電路接地
之基底，故高速訊號輸入與輸出該界面電路
時，將產生電容性的訊號損耗，進而衰減高速
界面電路的性能。 
 
 
圖 25. 於輸入與輸出接點搭配靜電放電防護設計之界
面電路. 
 
傳統的晶片上靜電放電防護電路如圖26所
示，輸入接點上有兩個靜電放電二極體，分別
連接輸入/輸出接點(I/O Pad)與電源(VDD)和
I/O Pad與接地點(VSS)，這兩個二極體提供 I/O 
Pad 至 VDD 與 VSS 至 I/O Pad 的靜電放電宣
 11
護元件串聯；圖 32 使用晶片上的電感與靜電
放電防護元件串聯，圖 32 中亦可將上下兩個
靜電放電防護元件均連接至單一電感，如此可
減少電感使用數目，進而降低晶片成本。 
 
 
圖 30. 串聯 LC 電路的頻率響應. 
 
 
圖 31. 使用打線實現電感與串聯LC電路之靜電放電防
護設計. 
 
 
圖 32. 使用晶片上電感與串聯LC電路之靜電放電防護
設計. 
 
於電路設計時，可將靜電放電防護元件視
為內部電路的一部份，再使用電感進行阻抗匹
配設計，圖 33 的設計採取此概念，利用電感
匹配靜電放電防護元件與輸入輸出接點的寄
生電容，以此方式也消除靜電放電防護元件的
寄生電容效應。 
 
 
圖 33. 利用訊號路徑上的串聯電感進行阻抗匹配設計. 
 
針對寬頻段應用的高速界面電路，分散式
的靜電放電防護設計方式已被提出，如圖 34
所示。使用分散式的靜電放電防護元件，並以
傳輸線或電感分別針對各個部分的靜電放電
防護元件進行阻抗匹配設計，可達成優異的寬
頻阻抗匹配。為了對靜電放電耐受度進行最佳
化，可將各部分的靜電放電防護元件自 I/O Pad
至內部電路使用遞減式的分配，讓流經最大部
分靜電放電電流的靜電放電防護元件以最大
尺寸實現，實驗結果已驗證這種改良型的設計
可改善靜電放電耐受度，且保有優異寬頻阻抗
匹配的優點。 
 
 
圖 34. 遞減面積式分散式靜電放電防護設計. 
 
將運算放大器的一個輸入端連接至輸出
端，可實現增益為一的緩衝器，且運算放大器
兩個輸入點的電壓準位會一致。圖 35 利用此
概念設計靜電放電防護電路，二極體 D1、D2
與 BJT Q1、Q2 提供 I/O Pad 至 VDD 與 VSS 的
靜電放電防護功能，藉由使緩衝器兩個輸入點
電壓相同的方式，可使 Q1 與 Q2 的接面電容沒
有跨壓，一旦電容沒有跨壓，電容效應便無法
形成，而靜電放電防護元件在訊號路徑上造成
的寄生電容效應便可消除。 
 13
除了上述使用電路設計技巧與改變元件佈
局方式的靜電放電防護設計，另一種方式是改
變製程以實現較低電容值的靜電放電防護設
計，這三種分類中各項方式的設計複雜度、寄
生電容值、靜電放電耐受度、面積使用效率等
皆詳細比較並評比於表 2。 
 
B. GHz 高速界面電路之靜電放電防護設計 
 
本計畫第二部份使用 130-nm CMOS 製
程，設計應用於 5-GHz 高速界面電路之靜電放
電防護電路。本研究首先探討不同尺寸靜電放
電二極體的靜電放電耐受度與寄生電容之相
對關係，將 P+/N-well 與 N+/P-well 二極體以
不同尺寸實現。圖 39(a)為 P+/N-well 靜電放電
二極體的佈局圖；圖 39(b)為 P+/N-well 靜電放
電二極體的元件剖面圖。藉由傳輸線脈波產生
系統(Transmission Line Pulsing System, TLP)
量測靜電放電二極體遭受靜電放電轟擊時的
電流-電壓曲線，可得知靜電放電二極體於高
電流區域的導通電阻與二次崩潰點，並進而推
算出該元件的靜電放電耐受度。不同尺寸的
P+/N-well靜電放電二極體之TLP電流-電壓曲
線如圖 40 所示，較大的靜電放電二極體擁有
較低的導通電阻與較高的靜電放電耐受度。 
 
   
圖 39. P+/N-well 靜電放電二極體的(a)佈局圖、(b)元件
剖面圖. 
 
圖 40. 不同尺寸的 P+/N-well靜電放電二極體之TLP電
流-電壓曲線. 
對於 Giga-Hz 的高速傳輸界面電路而言，
靜電放電防護元件的寄生電容值必須盡可能
降低。為了去除晶片封裝的效應，元件寄生電
容的量測，採取晶圓上雙埠 S 參數的量測方
式，並將銲墊的效應去除，以求得靜電放電防
護元件本身的寄生效應。圖 41 為不同尺寸的
P+/N-well 二極體寄生電容量測結果，由圖 17
可得知，大尺寸的靜電放電二極體，雖然導通
電阻較小、靜電放電耐受度較高，但其寄生電
容值也較大，過大的寄生電容值將使該靜電放
電元件無法應用於超高速傳輸界面電路。 
 
 
圖 41. 不同尺寸的 P+/N-well 靜電放電二極體之寄生電
容值. 
 
為了達到商用安規的 2-kV 人體放電模式
靜電放電耐受度，靜電放電元件的 TLP 二次
崩潰電流(Secondary Breakdown Current, It2)必
須大於 1.33 安培，根據圖 40 的量測結果，得
知二極體的周長必須大於 40 微米，才足以達
到此規格，因此分別使用 45 微米與 55 微米的
靜電放電二極體，並搭配電源箝制靜電放電防
護電路，如圖 42 所示。圖 42 中將輸入接點連
接至 RX_NMOS 的閘極，可得知當搭配靜電
放電防護電路的高速界面電路的輸入端遭受
靜電放電轟擊時，靜電放電耐受度為何。 
 
 
圖 42. 使用 RX_NMOS 來驗證靜電放電防護電路的效
能. 
