module testbench;
reg x1,x2,x3,x4,s1,s2;
wire y;
mux dut(.y(y),.X[3](x4),.X[2](x3),.X[1](x2),.X[0](x1),.S[1](s1),.S[0](s2));
initial begin
#10;
x1=1;
x2=0;
x3=0;
x4=0;
s1=0;
s2=0;
#10;
x1=0;
x2=1;
x3=0;
x4=0;
s1=0;
s2=1;
#10;
x1=0;
x2=0;
x3=1;
x4=0;
s1=1;
s2=0;
#10;
x1=0;
x2=0;
x3=0;
x4=0;
s1=1;
s2=0;
#10;
x1=0;
x2=0;
x3=0;
x4=1;
s1=1;
s2=1;
#10;
x1=0;
x2=0;
x3=1;
x4=0;
s1=0;
s2=0;
end
endmodule
