<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a200tfbg484-3" LaunchTime="1712183940">
  <File Type="PA-TCL" Name="example_top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="example_top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="example_top_reports.tcl"/>
  <File Type="RDS-RDS" Name="example_top.vds"/>
  <File Type="RDS-UTIL" Name="example_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="example_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="example_top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="example_top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="example_top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/mig_7series_0/mig_7series_0.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../200T_MEMORY/200T_MEMORY.srcs/sources_1/ip/mig_7series_0/mig_7series_0.xci"/>
        <Attr Name="ImportTime" Val="1712183386"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/mig_7series_v4_2_axi4_tg.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/mig_7series_v4_2_axi4_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/mig_7series_v4_2_chk_win.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/mig_7series_v4_2_cmd_prbs_gen_axi.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/mig_7series_v4_2_data_gen_chk.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/mig_7series_v4_2_tg.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/example_top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/mig_7series_0/mig_b.prj">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../200T_MEMORY/200T_MEMORY.srcs/sources_1/ip/mig_7series_0/mig_b.prj"/>
        <Attr Name="ImportTime" Val="1712183380"/>
        <Attr Name="UsedIn" Val="synthesis"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/mig_7series_0/mig_b.prj">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../200T_MEMORY/200T_MEMORY.srcs/sources_1/ip/mig_7series_0/mig_b.prj"/>
        <Attr Name="ImportTime" Val="1712183380"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="ScopedToCell" Val="mig_7series_0"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="example_top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/imports/example_top.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="ProcessingOrder" Val="EARLY"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="vio_twm_ddrx"/>
  <BlockFileSet Type="BlockSrcs" Name="ila_ddr2_axi"/>
</GenRun>
