__Serie 1:__ Estudio de sumadores, simulación en Logisim.
Utilizando Logisim evolution, realice la simulación de los siguientes 3 sumadores junto a su análisis de tiempo.
	- Ripple-Carry Adder.
	- Carry-Lookahead Adder
	- Prefix Adder

> [!1] Entregable 1
> video explicando la operación y funcionamiento de cada arquitectura incluyendo las *ventajas/desventajas* de cada uno. 
> Finalmente conteste que sumador usaría con énfasis en cantidad de compuertas y velocidad para aplicaciones:
> $\blacktriangleright$   Lentas con restricción de espacio y presupuesto.
> $\blacktriangleright$   Rápidas sin restricción de espacio y presupuesto.
> $\blacktriangleright$    Rápidas con restricción de espacio y presupuesto.     						

__Serie 2:__ Simulación e implementación de ALU.
	Implemente una ALU (Arithmetic Logic Unit) personalizada (Numero de bits distinto a convencional) visita en el capitulo 5 de su literatura. 
	La siguiente figura (Figure 5.17 N-bit ALU with output flags) implementa 4 operaciones en registros de N bits (suma, resta, AND y OR).
	
![[5.17.png|400]]

 __1.__ Utilizando su ultimo numero de carné (1 si termina en 0) multiplicado x2 menos su penúltimo numero de carné para la cantidad de bits N de los buses de datos (Tamaño de  
       palabra, usualmente 8,16,32,64... bits). Como por ejemplo si mi carné termina en 1998, construiré una arquitectura con buses del tamaño $8 \cdot 2 - 9=7\text{ bits}$. 
       __Que no sea mayor a los 10 bits__.

__1.1__ Extienda la funcionalidad de 4 a 6 operaciones, las operaciones a agregarse son: 
	    $\bullet$ Ambas explicadas en la *Figure 5.18 a-bit shifters*: a) Shift left, b) Logical shift right, c) Arithmetic shift right - Notar el uso de multiplexores
	           - Shift right
	           - Shift left
        Considere su __ALU control__ debe ampliar el numero de bits para poder soportar 6 operaciones y no 4. Utilice bloques jerárquicos para su simulación. (Es de utilidad implementarlo en HDL).
        
__2.__ Realice la implementación de esta ALU en Vivado utilizando System Verilog simulando su resultado mostrando si su ALU personalizada se pudo implementar en hardware
	
> [!2] Entregable 2
> $\bullet$  Video explicando la funcionalidad e implementación de la simulación en Logisim Evolution. 
> $\bullet$  Video explicando la funcionalidad y simulación en Vivado

__Serie 3__ Implementación en hardware real.

__1.__ Utilizando una FPGA, implemente el código HDL creado en el inciso anterior en hardware real utilizando entradas y salidas reales de una placa de evaluación.

> [!3] Entregable 3
> Video mostrando la ejecución de operaciones en hardware real.
