介绍systemverilog中常见的随机化函数

# 系统函数
1. $random()
平均分布，返回32比特有符号随机数
2. $urandom()
平均分布，返回32比特无符号随机数
3. $urandom_range
在指定范围内的平均分配
4. $dist_exponential()


# 随机类
## 简单表达式
```verilog
`timescale  1 ns/1 ps

class Packet;

    rand bit[31:00] src, dst, data[8];
    randc bit [7:0] kind;
    
    constraint c {
        src > 10;
        src < 15;
    }
endclass

module test ();

Packet p;
initial
begin
    p = new();
    assert(p.randomize());
    //else $fatal(0, "Packet::randomize failed");
    $display("src = ", p.src);
end

endmodule
```
* rand修饰符，表示每次随机化这个类时，这个变量都会由一个新值
* randc修饰符，表示周期随机性，即所有可能的值都出现后才可能重复
* randomize()如果随机化成功，函数返回1；否则返回0
* 必须使用rand或者randc修饰符后，randomize才有效
* 每次执行randomize后只会产生一个新的随机值
* `{}`约束块里只能包含表达式

## 权重分布
```verilog
`timescale  1 ns/1 ps

class Packet;

    rand int data;
    
    constraint c {
        data dist {0:=20, [5:8]:/80};
    }
endclass

module test ();

Packet p;

integer cnt1 = 0;
integer cnt2 = 0;
integer cnt3 = 0;
integer cnt4 = 0;
integer cnt5 = 0;
initial
begin
    p = new();
    for(int i = 0; i < 10000; i = i + 1 )
    begin
        assert(p.randomize());
        $display("data = ", p.data);
        if(p.data == 0)
            cnt1 = cnt1 + 1;
        else if(p.data == 5)
            cnt2 = cnt2 + 1;
        else if(p.data == 6)
            cnt3 = cnt3 + 1;
        else if(p.data == 7)
            cnt4 = cnt4 + 1;
        else if(p.data == 8)
            cnt5 = cnt5 + 1;
    end

    $display("0 is %d", cnt1);
    $display("5 is %d", cnt2);
    $display("6 is %d", cnt3);
    $display("7 is %d", cnt4);
    $display("8 is %d", cnt5);
end

endmodule
```
* :=操作符表示值范围内的每个值的权重相同
* :/操作符表示权重均分到值范围内的每一个值
* 权重在随机次数少时并非绝对平均
* 可以动态改变权重

## inside
```verilog
int fib[5] = '{1, 2, 3, 4, 5};
constraint c{
    data inside {[lo:hi]};  // data >= lo && data <= hi
    data inside fib;
}
```
* $可以代替集合的最小值或者最大值
* 可以在集合里使用数组

## 条件约束