以下是提供的 Device Tree (DT) 片段的中文翻译：

# SPDX-许可证标识符: (GPL-2.0-only 或 BSD-2-Clause)
# 版权所有 (C) 2020 德州仪器公司 - http://www.ti.com/
%YAML 1.2
---
$id: http://devicetree.org/schemas/pci/ti,j721e-pci-ep.yaml#
$schema: http://devicetree.org/meta-schemas/core.yaml#

标题: TI J721E PCI EP (PCIe 封装器)

维护者:
  - Kishon Vijay Abraham I <kishon@ti.com>

属性:
  compatible:
    oneOf:
      - 常量: ti,j721e-pcie-ep
      - 常量: ti,j784s4-pcie-ep
      - 描述: AM64 中的 PCIe EP 控制器
        项:
          - 常量: ti,am64-pcie-ep
          - 常量: ti,j721e-pcie-ep
      - 描述: J7200 中的 PCIe EP 控制器
        项:
          - 常量: ti,j7200-pcie-ep
          - 常量: ti,j721e-pcie-ep

  reg:
    最大项数: 4

  reg-names:
    项:
      - 常量: intd_cfg
      - 常量: user_cfg
      - 常量: reg
      - 常量: mem

  ti,syscon-pcie-ctrl:
    $ref: /schemas/types.yaml#/definitions/phandle-array
    项:
      - 项:
          - 描述: SYSCON 入口的 phandle
          - 描述: SYSCON 内部的 pcie_ctrl 寄存器偏移
    描述: 用于配置 PCIe 模式和链路速度的指定

power-domains:
    最大项数: 1

  clocks:
    最大项数: 1
    描述: 表示输入到 PCIe 的时钟指定

  clock-names:
    项:
      - 常量: fck

  dma-coherent:
    描述: 指示 PCIe IP 块可以确保一致性

  interrupts:
    最大项数: 1

  interrupt-names:
    项:
      - 常量: link_state

allOf:
  - $ref: cdns-pcie-ep.yaml#
  - 如果:
      属性:
        compatible:
          枚举:
            - ti,am64-pcie-ep
    然后:
      属性:
        num-lanes:
          常量: 1

  - 如果:
      属性:
        compatible:
          枚举:
            - ti,j7200-pcie-ep
            - ti,j721e-pcie-ep
    然后:
      属性:
        num-lanes:
          最小值: 1
          最大值: 2

  - 如果:
      属性:
        compatible:
          枚举:
            - ti,j784s4-pcie-ep
    然后:
      属性:
        num-lanes:
          最小值: 1
          最大值: 4

必需:
  - compatible
  - reg
  - reg-names
  - ti,syscon-pcie-ctrl
  - max-link-speed
  - num-lanes
  - power-domains
  - clocks
  - clock-names
  - max-functions
  - phys
  - phy-names

未评估属性: false

示例:
  - |
    #include <dt-bindings/soc/ti,sci_pm_domain.h>

    bus {
        #address-cells = <2>;
        #size-cells = <2>;

        pcie0_ep: pcie-ep@d000000 {
           compatible = "ti,j721e-pcie-ep";
           reg = <0x00 0x02900000 0x00 0x1000>,
                 <0x00 0x02907000 0x00 0x400>,
                 <0x00 0x0d000000 0x00 0x00800000>,
                 <0x00 0x10000000 0x00 0x08000000>;
           reg-names = "intd_cfg", "user_cfg", "reg", "mem";
           ti,syscon-pcie-ctrl = <&pcie0_ctrl 0x4070>;
           max-link-speed = <3>;
           num-lanes = <2>;
           power-domains = <&k3_pds 239 TI_SCI_PD_EXCLUSIVE>;
           clocks = <&k3_clks 239 1>;
           clock-names = "fck";
           max-functions = /bits/ 8 <6>;
           dma-coherent;
           phys = <&serdes0_pcie_link>;
           phy-names = "pcie-phy";
       };
    };
