---
layout: post
title: "NVIC与中断控制" 
date:   2024-1-16 15:39:08 +0800
tags: Cotex-M3
---

# NVIC与中断控制

向量中断控制器，简称NVIC

NVIC的寄存器以存储器映射的方式来访问，除了包含控制寄存器和中断处理的控制逻辑之外，NVIC还包含了MPU、SysTick定时器以及调试控制相关的寄存器。

NVIC的中断控制/状态寄存器都只能在特权级下访问。不过有一个例外——软件触发中断寄存器可以在用户级下访问以产生软件中断。所有的中断控制／状态寄存器均可按字／半字／字节的方式访问。此外，还有几个中断掩蔽寄存器也与中断控制密切相关，它们是第三章中讲到的“特殊功能寄存器”，只能通过MRS/MSR及CPS来访问。

## 中端配置基础

![image-20240117184654419](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401171846442.png)

![image-20240117184802164](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401171848189.png)

## 中断的使能与失能

CM3中可以有240对使能位／除能位(SETENA位/CLRENA位)，每个中断拥有一对。这240个对子分布在8对32位寄存器中（最后一对没有用完）。

欲使能一个中断，我们需要写1到对应SETENA的位中；欲除能一个中断，你需要写1到对应的CLRENA位中

> 写0无效, 不需要读改写的步骤

因为前16个异常已经分配给系统异常，故而中断0的异常号是16

> SETENAs: xE000_E100 – 0xE000_E11C
>
> CLRENAs:0xE000E180  - 0xE000_E19C

![image-20240117185534067](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401171855119.png)

## 中断的悬起与解悬

如果中断发生时，正在处理同级或高优先级异常，或者被掩蔽，则中断不能立即得到响应。此时中断被悬起。中断的悬起状态可以通过“中断设置悬起寄存器(SETPEND)”和“中断悬起清除寄存器(CLRPEND)”来读取，还可以写它们来手工悬起中断。

![image-20240117191208184](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401171912235.png)

## 优先级

每个外部中断都有一个对应的优先级寄存器，每个寄存器占用8位，但是CM3允许在最“粗线条”的情况下，只使用最高3位。4个相临的优先级寄存器拼成一个32位寄存器。

中断优先级寄存器阵列0xE000_E400 – 0xE000_E4EF

![image-20240117191325771](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401171913801.png)

系统异常优先级寄存器阵列0xE000_ED18 －0xE000_ED23

![image-20240117191358948](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401171913989.png)

## 活动状态

每个外部中断都有一个活动状态位。在处理器执行了其ISR的第一条指令后，它的活动位就被置1，并且直到ISR返回时才硬件清零。由于支持嵌套，允许高优先级异常抢占某个ISR。然而，哪怕中断被抢占，其活动状态也依然为1

它们也能按字／半字／字节访问，但他们是只读的

ACTIVE寄存器族     0xE000_E300_0xE000_E31C

![image-20240117191612563](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401171916603.png)

![image-20240117191629429](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401171916451.png)

## 特殊功能寄存器PRIMASK与FAULTMASK

PRIMASK用于除能在NMI和硬fault之外的所有异常，它有效地把当前优先级改为0（可编程优先级中的最高优先级）。该寄存器可以通过MRS和MSR以下例方式访问

```assembly
1.  关中断
MOV      R0,       #1    
MSR      PRIMASK,  R0   
2.  开中断
MOV      R0,       #0
MSR      PRIMASK,  R0

CPSID i     ;关中断   
CPSIE i     ;开中断
```

FAULTMASK更绝，它把当前优先级改为-1,连硬fault都被掩蔽了,使用方案与PRIMASK的相似。但要注意的是，FAULTMASK会在异常退出时自动清零

## BASEPRI寄存器

需要对中断掩蔽进行更细腻的控制——只掩蔽优先级低于某一阈值的中断——它们的优先级在数字上大于等于某个数。

如果往BASEPRI中写0，则另当别论——BASEPRI将停止掩蔽任何中断。

```assembly
有优先级不高于0x60的中断，则可以如下编程：
MOV    R0,       #0x60
MSR    BASEPRI,  R0
如果需要取消BASEPRI对中断的掩蔽，则示例代码如下：
MOV      R0,         #0
MSR      BASEPRI,  R0 
```

我们还可以使用BASEPRI_MAX这个名字来访问BASEPRI寄存器, 是当我们使用这个名字时，会使用一个条件写操作

使用BASEPRI时，可以任意设置新的优先级阈值；但是使用BASEPRI_MAX时则“许进不许出”——只允许新的优先级阈值比原来的那个在数值上更小，也就是说，只能一次次地扩大掩蔽范围，反之则不行。

为了把掩蔽阈值降低，或者解除掩蔽，需要使用“BASEPRI”这个名字。

## 其他异常的配置寄存器

用法fault，总线fault以及存储器管理fault都是特殊的异常，因此给它们开了小灶

它们的使能控制是通过“系统Handler控制及状态寄存器(SHCSR)”（地址：0xE000_ED24）来实现的。各种faults的悬起状态和大多数系统异常的活动状态也都在该寄存器中

![image-20240117193634683](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401171936745.png)

> 写这些寄存器时要小心，必须确保对活动位的修改是经过深思熟虑的，决不能粗心修改。否则，如果某个异常的活动位被意外地清零了，其服务例程却不知晓，仍然执行异常返回指令，那么CM3将视之为无理取闹——在异常服务例程以外做异常返回，从而产生一个fault。

中断控制及状态寄存器ICSR（地址：0xE000_ED04）

![image-20240117204417764](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401172044833.png)

## 实际的实现

```assembly
LDR    R0,    =0xE000ED0C   ; 应用程序中断及复位控制寄存器
LDR    R1,       =0x05FA0500   ; 使用优先级组5 (2/6)   
STR    R1,    [R0]         ; 设置优先级组   
...
MOV    R4,      #8           ; ROM中的向量表   
LDR    R5,      =(NEW_VECT_TABLE+8)
LDMIA  R4!, {R0-   R1}       ; 读取NMI和硬fault的向量
STMIA  R5!, {R0-   R1}       ; 拷贝它们的向量到新表中
...
LDR    R0,      =0xE000ED08   ; 向量表偏移量寄存器的地址
LDR    R1,      =NEW_VECT_TABLE
STR    R1,      [R0]         ; 把向量表重定位
...
LDR    R0,     =IRQ7_Handler ; 取得IRQ #7服务例程的入口地址
LDR    R1,      =0xE000ED08   ; 向量表偏移量寄存器的地址
LDR    R1,      [R1]    
ADD    R1,    R1,#(4*(7+16)); 计算IRQ #7服务例程的入口地址
STR    R0,      [R1]         ; 在向量表中写入IRQ #7服务例程的入口地址
...
LDR    R0,      =0xE000E400   ; 外部中断优先级寄存器阵列的基地址
MOV    R1,    #0xC0    
STRB  R1, [R0,#7]       ; 把IRQ #7的优先级设置为0xC0
...    
LDR    R0,      =0xE000E100   ; SETEN寄存器的地址   
MOV    R1,      #(1<<7)       ; 置位IRQ #7的使能位
STR    R1,      [R0]         ; 使能IRQ #7 
```

> 1. 当系统启动后，先设置优先级组寄存器。缺省情况下使用组0（7位抢占优先级，1位亚优先级）。    
> 2. 如果需要重定位向量表，先把硬fault和NMI服务例程的入口地址写到新表项所在的地址中。
> 3. 配置向量表偏移量寄存器，使之指向新的向量表（如果有重定位的话）  
> 4. 为该中断建立中断向量。因为向量表可能已经重定位了，保险起见需要先读取向量表偏移量寄存器的值，再根据该中断在表中的位置，计算出对应的表项，再把服务例程的入口地址填写进去。如果一直使用ROM中的向量表，则无需此步骤。 
> 5. 为该中断设置优先级。 
> 6. 使能该中断

CM3的NVIC中，有一个名为“中断控制器类型寄存器”，它提供了该芯片中支持的中断数目，粒度是32的整数倍

![image-20240117210704458](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401172107495.png)

也可以通过对每个SETENA位进行先写后读的测试，来获取支持的中断的精确数目（往各SETENA中写1，不支持的中断将永远读回0，求出第1个0的位置即可），亦可使用SETPEND等其它位来做此测试。

## 软件中断

包括手工产生的普通中断，能以多种方式产生。最简单的就是使用相应的SETPEND寄存器；而更专业更快捷的作法，则是通过使用软件触发中断寄存器STIR

0xE000_EF00

![image-20240117210906839](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401172109876.png)

## SysTick

Cortex-M3处理器内部包含了一个简单的定时器。

SysTick控制及状态寄存器（地址：0xE000_E010）

![image-20240117211200496](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401172112536.png)

SysTick重装载数值寄存器（地址：0xE000_E014）

![image-20240117211231039](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401172112064.png)

SysTick当前数值寄存器（地址：0xE000_E018）

![image-20240117211303648](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401172113673.png)

SysTick校准数值寄存器（地址：0xE000_E01C）

![image-20240117211348076](https://picture-01-1316374204.cos.ap-beijing.myqcloud.com/image/202401172113112.png)

校准值寄存器提供了这样一个解决方案：它使系统即使在不同的CM3产品上运行，也能产生恒定的SysTick中断频率。最简单的作法就是：直接把TENMS的值写入重装载寄存器，这样一来，只要没突破系统的“弹性极限”，就能做到每10ms来一次 SysTick异常。

少数情况下，CM3芯片可能无法准确地提供TENMS的值（如，CM3的校准输入信号被拉低），所以为保险起见，最好在使用TENMS前检查器件的参考手册

当处理器在调试期间被喊停（halt）时，则SysTick定时器亦将暂停运作。