Komplementärer Metall-Oxid-Halbleiter (CMOS, ausgeprägte siehe-Moss,) auch als Komplementärsymmetrie Metall-Oxid-Halbleiter (COS-MOS,) bekannt ist eine Art Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), der komplementäre und symmetrische Paare von p- und n-Typ-MOSFETs für logische Funktionen verwendet. Die CMOS-Technologie wird zum Aufbau von integrierten Schaltungen (IC)-Chips verwendet, einschließlich Mikroprozessoren, Mikrocontrollern, Speicherchips (einschließlich CMOS BIOS) und anderen digitalen Logikschaltungen. Die CMOS-Technologie wird auch für analoge Schaltungen wie Bildsensoren (CMOS-Sensoren,) Datenwandler, HF-Schaltungen (RF CMOS) und hochintegrierte Transceiver für viele Kommunikationsarten eingesetzt. Mohamed M. Atalla und Dawon Kahng erfanden 1959 den MOSFET bei Bell Labs und demonstrierten dann 1960 die Herstellungsverfahren PMOS (p-Typ MOS) und NMOS (n-Typ MOS). Diese Prozesse wurden später von Chih-Tang Sah und Frank Wanlass am Fairchild Semiconductor im Jahr 1963 in das komplementäre MOS (CMOS)-Verfahren integriert. RCA vermarktete die Technologie mit der Marke COS-MOS in den späten 1960er Jahren und zwang andere Hersteller, einen anderen Namen zu finden, was dazu führte, dass CMOS bis Anfang der 1970er Jahre zum Standardnamen für die Technologie wurde. CMOS übernahm schließlich NMOS als dominantes MOSFET-Fertigungsverfahren für sehr großflächige Integration (VLSI)-Chips in den 1980er Jahren und ersetzte auch die frühere Transistor-Transistor-Logik (TTL)-Technologie. CMOS ist seither das Standardfertigungsverfahren für MOSFET-Halbleitergeräte in VLSI-Chips geblieben. Ab 2011 werden 99 % der IC-Chips, einschließlich der meisten digitalen, analogen und gemischten Signal-ICs, mit CMOS-Technologie hergestellt. Zwei wichtige Eigenschaften von CMOS-Geräten sind hohe Störfestigkeit und geringe statische Leistungsaufnahme. Da immer ein Transistor des MOSFET-Paares ausgeschaltet ist, zieht die Serienkombination nur kurzzeitig eine signifikante Leistung beim Schalten zwischen Ein- und Aus-Zuständen. Folglich erzeugen CMOS-Geräte nicht so viel Abwärme wie andere Formen der Logik, wie NMOS-Logik oder Transistor-Transistor-Logik (TTL), die normalerweise auch bei nicht verändertem Zustand einen Standstrom aufweisen. Diese Eigenschaften ermöglichen es CMOS, eine hohe Dichte an Logikfunktionen auf einem Chip zu integrieren. Aus diesem Grund wurde CMOS die am weitesten verbreitete Technologie, die in VLSI-Chips implementiert wird. Der Begriff Metall-Oxid-Halbleiter bezieht sich auf die physikalische Struktur von MOS-Feldeffekttransistoren mit einer auf einem Oxidisolator aufgesetzten Metall-Gate-Elektrode, die wiederum auf einem Halbleitermaterial liegt. Aluminium wurde einmal verwendet, aber jetzt ist das Material Polysilizium. Andere Metallgates haben einen Comeback mit dem Aufkommen von hochkonzentrierten dielektrischen Materialien im CMOS-Prozess gemacht, wie von IBM und Intel für den 45 Nanometer Knoten und kleinere Größen angekündigt. Technische Details CMOS bezieht sich sowohl auf einen bestimmten Stil des digitalen Schaltkreises als auch auf die Familie der Prozesse, die zur Realisierung dieser Schaltung auf integrierten Schaltkreisen (Chips) verwendet werden. Die CMOS-Schaltung löst weniger Strom als logische Familien mit resistiven Lasten. Da dieser Vorteil zugenommen hat und noch wichtiger wird, sind CMOS-Prozesse und -Varianten zu dominieren, so dass die überwiegende Mehrheit der modernen integrierten Schaltkreisfertigung auf CMOS-Prozessen liegt. CMOS-Logik verbraucht über 7 mal weniger Leistung als NMOS-Logik und etwa 100.000 mal weniger Leistung als bipolare Transistor-Transistor-Logik (TTL). CMOS-Schaltungen verwenden eine Kombination aus p- und n-Typ Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFETs) zur Realisierung von logischen Gates und anderen digitalen Schaltungen. Obwohl CMOS-Logik mit diskreten Geräten für Demonstrationen implementiert werden kann, sind kommerzielle CMOS-Produkte integrierte Schaltungen aus bis zu Milliarden von Transistoren beider Typen, auf einem rechteckigen Stück Silizium zwischen 10 und 400 mm2. CMOS verwendet immer alle Enhancement-Mode-MOSFETs (d.h. eine Null-Gate-to-Source-Spannung schaltet den Transistor aus). Geschichte Das Prinzip der komplementären Symmetrie wurde 1953 von George Sziklai eingeführt, der dann mehrere komplementäre bipolare Schaltungen diskutierte. Paul Weimer, auch bei RCA, erfunden 1962 TFT Komplementärschaltungen, ein enger Verwandter von CMOS. Er erfand komplementäre Flip-Flop- und Inverterschaltungen, arbeitete aber nicht in einer komplexeren Komplementärlogik. Er war die erste Person in der Lage, p-Kanal und n-Kanal TFTs in eine Schaltung auf demselben Substrat zu setzen. Drei Jahre zuvor veröffentlichten John T. Wallmark und Sanford M. Marcus eine Vielzahl von komplexen Logikfunktionen, die als integrierte Schaltungen mit JFETs implementiert wurden, einschließlich komplementärer Speicherschaltungen. Frank Wanlass war mit Arbeiten von Weimer bei RCA vertraut. Der MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor oder MOS-Transistor) wurde 1959 von Mohamed M. Atalla und Dawon Kahng in Bell Labs erfunden. Es gab ursprünglich zwei Arten von MOSFET-Produktionsprozessen, PMOS (p-Typ MOS) und NMOS (n-Typ MOS). Beide Typen wurden von Atalla und Kahng entwickelt, als sie ursprünglich den MOSFET erfunden hatten, wobei sowohl PMOS- als auch NMOS-Geräte mit 20 μm und dann 10 μm Gatelängen 1960 hergestellt wurden. Während der MOSFET ursprünglich von Bell Labs zugunsten von bipolaren Transistoren übersehen und ignoriert wurde, hat die MOSFET-Erfindung auf Fairchild Semiconductor großes Interesse erzeugt. Chih-Tang Sah hat mit seiner MOS-gesteuerten Tetrode Ende 1960 MOS-Technologie an Fairchild vorgestellt. Eine neue Art von MOSFET-Logik, die sowohl die PMOS- als auch NMOS-Prozesse kombiniert, wurde von Chih-Tang Sah und Frank Wanlass auf Fairchild als komplementärer MOS (CMOS) entwickelt. Im Februar 1963 veröffentlichten sie die Erfindung in einem Forschungspapier. Wanlass hat im Juni 1963 das US-Patent 3,356,858 für die CMOS-Schaltung eingereicht und 1967 erteilt. Sowohl im Forschungspapier als auch im Patent wurde die Herstellung von CMOS-Geräten auf der Basis einer thermischen Oxidation eines Siliciumsubstrats um eine zwischen dem Drainkontakt und dem Sourcekontakt befindliche Schicht aus Siliciumdioxid umrissen. CMOS wurde in den späten 1960er Jahren von RCA vertrieben. RCA nahm CMOS für die Gestaltung integrierter Schaltungen (ICs) an, die 1965 CMOS-Schaltungen für einen Air Force-Computer und danach 1968 einen 288-Bit CMOS SRAM-Speicherchip entwickelt haben. RCA verwendete auch CMOS für seine integrierten Schaltkreise der 4000er Serie im Jahre 1968, beginnend mit einem 20 μm Halbleiterherstellungsverfahren, bevor sie in den nächsten Jahren allmählich zu einem 10 μm-Prozess skalierten. Die CMOS-Technologie wurde zunächst von der amerikanischen Halbleiterindustrie zugunsten von NMOS übersehen, die damals leistungsfähiger war. CMOS wurde jedoch aufgrund seines geringen Stromverbrauchs rasch von japanischen Halbleiterherstellern übernommen und weiterentwickelt, was zu einem Anstieg der japanischen Halbleiterindustrie führte. Toshiba entwickelte C2MOS (Clocked CMOS), eine Schaltungstechnik mit niedrigerem Stromverbrauch und schnellerer Betriebsgeschwindigkeit als gewöhnliches CMOS, 1969. Toshiba nutzte seine C2MOS-Technologie, um einen großformatigen Integrations-Chip für Sharps Elsi Mini LED Taschenrechner zu entwickeln, der 1971 entwickelt und 1972 veröffentlicht wurde. Suwa Seikosha (jetzt Seiko Epson) begann 1969 mit der Entwicklung eines CMOS-IC-Chips für eine Seiko-Quarzuhr und begann mit der Massenproduktion mit dem Start der Seiko Analog Quartz 38SQW-Uhr 1971. Das erste Massenproduzierte CMOS Consumer Electronic Produkt war die Hamilton Pulsar "Wrist Computer" Digitaluhr, die 1970 veröffentlicht wurde. Aufgrund des geringen Stromverbrauchs ist CMOS-Logik seit den 1970er Jahren weit verbreitet für Taschenrechner und Uhren. Die frühesten Mikroprozessoren in den frühen 1970er Jahren waren PMOS-Prozessoren, die zunächst die frühe Mikroprozessorindustrie dominierten. In den späten 1970er Jahren hatten NMOS-Mikroprozessoren PMOS-Prozessoren übernommen. CMOS-Mikroprozessoren wurden 1975 mit dem Intersil 6100 und RCA CDP 1801 eingeführt. CMOS-Prozessoren wurden jedoch erst in den 1980er Jahren dominant. CMOS war zunächst langsamer als die NMOS-Logik, daher wurde NMOS in den 1970er Jahren häufiger für Computer verwendet. Der Intel 5101 (1 kb SRAM) CMOS-Speicherchip (1974) hatte eine Zugriffszeit von 800 ns, während der damals schnellste NMOS-Chip, der Intel 2147 (4 kb SRAM) HMOS-Speicherchip (1976,) eine Zugriffszeit von 55/70 ns hatte.Im Jahr 1978 stellte ein Hitachi-Forschungsteam unter der Leitung von Toshiaki Masuhara den Twin-well Hi-CM47-Prozess mit seinem HM-Prozess her. Der Hitachi HM6147 Chip konnte mit der Leistung (55/70 ns Zugriff) des Intel 2147 HMOS-Chips übereinstimmen, während der HM6147 auch deutlich weniger Strom verbrauchte (15 mA) als der 2147 (110 mA). Mit vergleichbarer Leistung und viel weniger Stromverbrauch übernahm der Twin-well CMOS-Prozess schließlich NMOS als den häufigsten Halbleiter-Produktionsprozess für Computer in den 1980er Jahren. In den 1980er Jahren überholten CMOS-Mikroprozessoren NMOS-Mikroprozessoren. Die 1989 an den Orbit Jupiter geschickte Galileo-Raumfahrt der NASA nutzte den RCA 1802 CMOS-Mikroprozessor aufgrund des geringen Stromverbrauchs. Intel führte 1983 ein 1,5 μm-Verfahren für die CMOS-Halbleiter-Geräteherstellung ein. Mitte der 1980er Jahre entwickelte Bijan Davari von IBM Hochleistungs-, Niederspannungs-, Tief-Untermikron-CMOS-Technologie, die die Entwicklung schnellerer Computer sowie tragbarer Computer und batteriebetriebene Handelektronik ermöglichte. Im Jahr 1988 führte Davari ein IBM-Team, das einen leistungsstarken 250 Nanometer CMOS-Prozess zeigte. Fujitsu vermarktete 1987 ein 700 nm CMOS-Verfahren und dann Hitachi, Mitsubishi Electric, NEC und Toshiba vermarkteten 1989 500 nm CMOS. 1993 vermarktete Sony einen 350 nm CMOS-Prozess, während Hitachi und NEC 250 nm CMOS vermarkteten. Hitachi führte 1995 einen 160 nm CMOS-Prozess ein, dann führte Mitsubishi 1996 150 nm CMOS ein und dann führte Samsung Electronics 1999 140 nm ein. Im Jahr 2000 erfand Gurtej Singh Sandhu und Trung T. Doan bei Micron Technology eine atomare Schichtabscheidung von hochkonzentrierten dielektrischen Filmen, die zur Entwicklung eines kostengünstigen 90 nm CMOS-Verfahrens führten. Toshiba und Sony entwickelten 2002 einen CMOS-Prozess von 65 nm, und dann initiierte TSMC 2004 die Entwicklung von 45 nm CMOS-Logik. Die Entwicklung der Pitch Double Patterning von Gurtej Singh Sandhu bei Micron Technology führte in den 2000er Jahren zur Entwicklung von 30 nm Klasse CMOS. CMOS wird in den meisten modernen LSI- und VLSI-Geräten eingesetzt. Seit 2010 sind CPUs mit der besten Leistung pro Watt seit 1976 CMOS statische Logik. Ab 2019 ist die planare CMOS-Technologie noch die häufigste Form der Halbleiter-Gerätefertigung, wird aber allmählich durch nicht-planare FinFET-Technologie ersetzt, die in der Lage ist, Halbleiter-Knoten kleiner als 20 nm herzustellen. Inversion CMOS-Schaltungen sind derart aufgebaut, dass alle P-Typ-Metall-Oxid-Halbleiter- (PMOS)-Transistoren entweder einen Eingang von der Spannungsquelle oder von einem anderen PMOS-Transistor aufweisen müssen. Ebenso müssen alle NMOS-Transistoren entweder einen Eingang von Masse oder von einem anderen NMOS-Transistor aufweisen. Die Zusammensetzung eines PMOS-Transistors erzeugt einen niedrigen Widerstand zwischen seiner Source- und Drain-Kontakte, wenn eine niedrige Gate-Spannung angelegt wird und einen hohen Widerstand bei hoher Gate-Spannung. Andererseits erzeugt die Zusammensetzung eines NMOS-Transistors einen hohen Widerstand zwischen Source und Drain, wenn eine niedrige Gate-Spannung angelegt wird und bei hoher Gate-Spannung niederohmig ist. CMOS erreicht Stromreduktion, indem jeder nMOSFET mit einem pMOSFET ergänzt und beide Gates und beide Drains miteinander verbindet. Durch eine hohe Spannung an den Gates wird der nMOSFET leiten und der pMOSFET nicht leiten, während eine niedrige Spannung an den Gates die Rückwärtsrichtung bewirkt. Diese Anordnung reduziert den Stromverbrauch und die Wärmeerzeugung erheblich. Während der Schaltzeit leiten jedoch beide MOSFETs kurz, wenn die Gatespannung von einem Zustand zum anderen geht. Dies führt zu einem kurzen Spieß im Stromverbrauch und wird zu einem ernsten Problem bei hohen Frequenzen. Das benachbarte Bild zeigt, was passiert, wenn ein Eingang mit einem PMOS-Transistor (Diagrammtop) und einem NMOS-Transistor (Diagrammunterseite) verbunden ist. Wenn die Spannung des Eingangs A gering ist, befindet sich der Kanal des NMOS-Transistors in einem hohen Widerstandszustand. Dies begrenzt den Strom, der von Q zu Erde fließen kann. Der Kanal des PMOS-Transistors befindet sich in einem niederohmigen Zustand und viel mehr Strom kann von der Zufuhr zum Ausgang fließen. Da der Widerstand zwischen der Versorgungsspannung und Q gering ist, ist der Spannungsabfall zwischen der Versorgungsspannung und Q durch einen aus Q gezogenen Strom gering. Der Ausgang registriert also eine Hochspannung. Andererseits befindet sich bei hoher Spannung des Eingangs A der PMOS-Transistor in einem AUS- (hohen Widerstand)-Zustand, so dass er den von der positiven Versorgung zum Ausgang fließenden Strom begrenzen würde, während der NMOS-Transistor in einem EIN- (niedrigen Widerstand)-Zustand ist, der den Ausgang von Drain zu Masse ermöglicht. Da der Widerstand zwischen Q und Masse gering ist, ist der Spannungsabfall durch einen Strom, der in Q oberhalb von Erde fällt, gering. Dieser niedrige Tropfen führt dazu, dass der Ausgang eine niedrige Spannung registriert. Kurz gesagt sind die Ausgänge der PMOS- und NMOS-Transistoren derart komplementär, dass bei niedrigem Eingang der Ausgang hoch ist und bei hohem Eingang der Ausgang niedrig ist. Aufgrund dieses Ein- und Ausgangverhaltens ist der Ausgang der CMOS-Schaltung die Inverse des Eingangs. Stromversorgungspins Die Stromversorgungspins für CMOS werden je nach Hersteller VDD und VSS oder VCC und Ground(GND) genannt. VDD und VSS sind Übertrager aus konventionellen MOS-Schaltungen und stehen für die Drain- und Sourceversorgung. Diese gelten nicht direkt für CMOS, da beide Vorräte tatsächlich Quellvorräte sind. VCC und Ground sind Übertragungen aus der TTL-Logik und diese Nomenklatur wurde mit der Einführung der 54C/74C-Linie von CMOS beibehalten. Duration Eine wichtige Eigenschaft einer CMOS-Schaltung ist die Dualität, die zwischen ihren PMOS-Transistoren und NMOS-Transistoren besteht. Es wird eine CMOS-Schaltung geschaffen, um einen Weg, der immer vom Ausgang zur Stromquelle oder Masse vorhanden ist, zu ermöglichen. Um dies zu erreichen, muss der Satz aller Pfade zur Spannungsquelle die Ergänzung des Satzes aller Pfade zu Boden sein. Dies kann leicht durch die Definition eines in Bezug auf das NICHT des anderen erreicht werden. Die PMOS-Transistoren weisen aufgrund der gesetzesbasierten Logik von De Morgan parallel entsprechende NMOS-Transistoren in Reihe auf, während die in Reihe befindlichen PMOS-Transistoren entsprechende NMOS-Transistoren parallel aufweisen. Logik Komplexere Logikfunktionen, wie z.B. solche mit UND- und OR-Gattern, erfordern eine Manipulation der Pfade zwischen den Gates, um die Logik darzustellen. Wenn ein Pfad aus zwei Transistoren in Reihe besteht, müssen beide Transistoren niederohmig gegenüber der entsprechenden Versorgungsspannung, modelliert an AND. Wenn ein Pfad aus zwei parallelen Transistoren besteht, muss entweder ein oder beide der Transistoren niederohmig sein, um die Versorgungsspannung mit dem Ausgang zu verbinden, modelliert ein OR. Rechts ist ein Schaltbild eines NAND-Gatters in CMOS-Logik dargestellt. Wenn beide A- und B-Eingänge hoch sind, leiten beide NMOS-Transistoren (untere Hälfte des Diagramms) ab, keiner der PMOS-Transistoren (obere Hälfte) wird leiten, und es wird ein leitender Pfad zwischen Ausgang und Vss (geschliffen), der den Ausgang niedrig bringt, festgelegt. Sind beide A- und B-Eingänge niedrig, so leiten weder die NMOS-Transistoren, während beide PMOS-Transistoren leiten, einen leitenden Pfad zwischen Ausgang und Vdd (Spannungsquelle), der den Ausgang hoch führt. Ist einer der A- oder B-Eingänge niedrig, wird einer der NMOS-Transistoren nicht leiten, so wird einer der PMOS-Transistoren und eine leitende Strecke zwischen dem Ausgang und Vdd (Spannungsquelle), die den Ausgang hoch bringt, festgelegt. Da die einzige Konfiguration der beiden Eingänge, die zu einem niedrigen Ausgang führt, wenn beide hoch sind, implementiert diese Schaltung ein NAND (NOT AND)-Logik-Gatter. Ein Vorteil von CMOS gegenüber NMOS-Logik besteht darin, dass sowohl Low-to-High- als auch High-to-Low-Output-Übergänge schnell sind, da die (PMOS) Pull-up-Transistoren beim Einschalten im Gegensatz zu den Lastwiderständen in der NMOS-Logik einen niedrigen Widerstand aufweisen. Zusätzlich schwingt das Ausgangssignal die volle Spannung zwischen den Nieder- und Hochschienen. Diese starke, nahezu symmetrische Reaktion macht CMOS zudem geräuschbeständiger. Siehe Logischer Aufwand für ein Verfahren zur Berechnung der Verzögerung in einer CMOS-Schaltung. Beispiel: NAND-Gatter im physikalischen Layout Dieses Beispiel zeigt eine als physikalische Darstellung gezeichnete NAND-Logikeinrichtung, wie sie hergestellt werden würde. Die physische Layout-Perspektive ist eine "Bogenauge" eines Stapels von Schichten. Die Schaltung ist auf einem P-Substrat aufgebaut. Polysilizium, Diffusion und n-well werden als "Basisschichten" bezeichnet und tatsächlich in Gräben des P-Substrats eingesetzt. ( Die Schritte 1 bis 6 im Prozessdiagramm unten rechts) Die Kontakte durchdringen eine isolierende Schicht zwischen den Basisschichten und der ersten Schicht aus Metall (Metall1). Die Eingänge zum NAND (in grüner Farbe dargestellt) sind in Polysilizium. Die Transistoren (Geräte) werden durch den Schnittpunkt des Polysiliziums und Diffusion gebildet; N-Diffusion für die N-Gerät & P-Diffusion für das P-Gerät (gezeigt in Lachs- bzw. Gelbfärbung). Der Ausgang (aus) ist in Metall (in Cyanfärbung dargestellt) miteinander verbunden. Verbindungen zwischen Metall und Polysilizium oder Diffusion werden durch Kontakte hergestellt (als schwarze Quadrate dargestellt). Das physikalische Layoutbeispiel entspricht der im vorhergehenden Beispiel angegebenen NAND-Logikschaltung. Die N-Einrichtung wird auf einem P-Substrat hergestellt, während die P-Einrichtung in einem N-Typ Brunnen (n-well) hergestellt wird. A Der P-Substratabgriff ist mit VSS verbunden und ein N-Wellabgriff ist mit VDD verbunden, um ein Verrasten zu verhindern. Leistung: Schalt- und Leckage-CMOS-Logik löst weniger Leistung als NMOS-Logikschaltungen, weil CMOS nur beim Schalten "(dynamische Leistung") Leistung abgibt. Bei einem typischen ASIC in einem modernen 90 Nanometer-Prozess kann das Schalten der Ausgabe 120 Picosekunden nehmen und passiert einmal alle zehn Nanosekunden. Die NMOS-Logik leitet bei laufendem Transistor die Leistung ab, da durch den Lastwiderstand und das n-Netz ein Strompfad von Vdd bis Vss entsteht. Statische CMOS-Gatter sind sehr leistungsfähig, weil sie fast Null Leistung bei Leerlauf ableiten. Früher war der Stromverbrauch von CMOS-Geräten nicht das größte Anliegen bei der Entwicklung von Chips. Faktoren wie Geschwindigkeit und Fläche dominierten die Designparameter. Da die CMOS-Technologie unter Submikronebenen bewegte, ist der Stromverbrauch pro Flächeneinheit des Chips enorm gestiegen. Eine weitgehende Klassifizierung der Leistungsableitung in CMOS-Schaltungen erfolgt aufgrund von zwei Komponenten, statischer und dynamischer: Statische Dissipation Sowohl NMOS- als auch PMOS-Transistoren weisen eine Gate-Source-Schwellspannung auf, unterhalb der der Strom (genannter Sub-Schwellstrom) durch das Gerät exponentiell abfällt. Historisch betriebene CMOS-Designs bei Versorgungsspannungen viel größer als ihre Schwellenspannungen (Vdd könnte 5 V gewesen sein, und Vth für NMOS und PMOS könnte 700 mV gewesen sein). Eine spezielle Art des Transistors, der in einigen CMOS-Schaltungen verwendet wird, ist der native Transistor mit nahezu Null-Schwellspannung. SiO2 ist ein guter Isolator, aber bei sehr kleinen Dickenebenen können Elektronen über die sehr dünne Isolierung Tunnel; die Wahrscheinlichkeit fällt exponentiell mit Oxiddicke ab. Der Tunnelstrom wird für Transistoren unter 130 nm Technologie mit Gateoxiden von 20 Å oder dünner sehr wichtig. Kleine umgekehrte Streuströme entstehen durch Bildung von umgekehrter Vorspannung zwischen Diffusionsbereichen und Vertiefungen (z.B. p-Diffusion vs. n-well), Vertiefungen und Substrat (z.B. n-well vs. p-Substrat). Bei modernen Prozessen ist die Diodenleckage im Vergleich zu Subschwellen- und Tunnelströme sehr gering, so dass diese bei Leistungsberechnungen vernachlässigt werden können. Wenn die Verhältnisse nicht übereinstimmen, dann könnten unterschiedliche Ströme von PMOS und NMOS auftreten; dies kann zu Ungleichgewicht und damit zu Fehlstrom führen, dass das CMOS die Leistung unnötig erwärmt und ableitet. Darüber hinaus haben jüngste Studien gezeigt, dass die Leckleistung aufgrund von Alterungseffekten als Trade-off für Geräte langsamer wird. Dynamische Dissipation Laden und Entladen von Lastkapazitäten CMOS-Schaltungen entsorgt die Leistung durch Aufladen der verschiedenen Lastkapazitäten (meist Gate- und Drahtkapazität, aber auch Drain- und einige Quellkapazitäten), wenn sie geschaltet werden.In einem vollständigen Zyklus der CMOS-Logik fließt Strom von VDD zur Lastkapazität, um diese zu laden und fließt dann während der Entladung von der geladenen Lastkapazität (CL) zu Masse. Somit wird in einem vollständigen Lade-/Entladezyklus insgesamt Q=CLVDD von VDD auf Masse übertragen. Multipliziert durch die Schaltfrequenz auf die Lastkapazitäten, um den Strom zu erhalten, und multipliziert durch die mittlere Spannung wieder, um die charakteristische Schaltleistung von einem CMOS-Gerät abzuführen: P = 0,5 C V 2 f \{displaystyle P=0.5CV^{2}f . Da die meisten Tore nicht in jedem Takt arbeiten/schalten, werden sie oft von einem Faktor α \{displaystyle \alpha } begleitet, genannt der Aktivitätsfaktor. Die dynamische Leistungsableitung kann nun mit P = α C V 2 f \{displaystyle P=\alpha CV^{2}f neu geschrieben werden. Eine Uhr in einem System hat einen Aktivitätsfaktor α=1, da sie jeden Zyklus ansteigt und fällt. Die meisten Daten haben einen Aktivitätsfaktor von 0,1. Wird auf einem Knoten zusammen mit seinem Aktivitätsfaktor eine korrekte Lastkapazität geschätzt, so kann die dynamische Leistungsableitung an diesem Knoten effektiv berechnet werden. Da es für pMOS und nMOS eine endliche Anstiegs-/Abfallzeit gibt, wird während des Übergangs z.B. von off nach on beide Transistoren für einen kleinen Zeitraum angeschaltet, in dem Strom einen Weg direkt von VDD nach Masse findet, wodurch ein Kurzschlussstrom entsteht. Die Kurzschlußleistungsableitung erhöht sich mit Anstiegs- und Fallzeit der Transistoren. Eine zusätzliche Form des Stromverbrauchs wurde in den 1990er Jahren signifikant, da Drähte auf Chip enger wurden und die langen Drähte widerstandsfähiger wurden. CMOS-Gatter am Ende dieser Widerstandsdrähte sehen langsame Eingangsübergänge. Während der Mitte dieser Übergänge sind sowohl die NMOS- als auch PMOS-Logiknetze teilweise leitend und Stromflüsse direkt von VDD zu VSS. Die so verwendete Leistung wird als Krähenleistung bezeichnet. Sorgfältiges Design, das schwach angetriebene lange Hautdrähte vermeidet, verstärkt diesen Effekt, aber Crowbar Power kann ein wesentlicher Teil der dynamischen CMOS-Leistung sein. Um die Konstruktionen zu beschleunigen, haben die Hersteller auf Konstruktionen umgeschaltet, die niedrigere Spannungsschwellen haben, aber dadurch hat ein moderner NMOS-Transistor mit einem Vt von 200 mV einen signifikanten Sub-Threshold-Leckstrom. Designs (z.B. Desktop-Prozessoren), die eine Vielzahl von Schaltungen enthalten, die aufgrund dieses Leckstroms nicht aktiv geschaltet werden, verbrauchen noch Strom. Leckleistung ist ein wesentlicher Teil der gesamten Leistung, die von solchen Konstruktionen verbraucht wird. Multi-Threshold CMOS (MTCMOS) jetzt aus Gießereien, ist ein Ansatz zur Steuerung von Leckleistung. Bei MTCMOS werden hohe Vth-Transistoren verwendet, wenn die Schaltgeschwindigkeit nicht kritisch ist, während niedrige Vth-Transistoren in drehzahlempfindlichen Wegen eingesetzt werden. Weitere Technologiefortschritte, die auch dünnere Gatedielektrika verwenden, haben aufgrund der Stromtunnelung durch das extrem dünne Gatedielektrikum eine zusätzliche Leckagekomponente. Die Verwendung von hochkonzentrierten Dielektrika anstelle von Siliziumdioxid, das das herkömmliche Gate-Dielektrisch ist, ermöglicht eine ähnliche Geräteleistung, jedoch mit einem dickeren Gate-Isolator, so dass dieser Strom vermieden wird. Die Leistungsreduzierung mit neuen Material- und Systemdesigns ist entscheidend für die Erhaltung der Skalierung von CMOS. Eingangsschutz Parasitäre Transistoren, die der CMOS-Struktur inhärent sind, können durch Eingangssignale außerhalb des normalen Betriebsbereichs, z.B. elektrostatische Entladungen oder Leitungsreflexe, angeschaltet werden. Die resultierende Verriegelung kann das CMOS-Gerät beschädigen oder zerstören. Clamp-Dioden sind in CMOS-Schaltungen enthalten, um diese Signale zu behandeln. Die Datenblätter der Hersteller geben den maximal zulässigen Strom an, der durch die Dioden fließen kann. Analog CMOS Neben digitalen Anwendungen wird die CMOS-Technologie auch in analogen Anwendungen eingesetzt. Zum Beispiel gibt es CMOS Operationsverstärker ICs auf dem Markt. Anstelle von Signalrelais können Übertragungsgates als analoge Multiplexer verwendet werden. CMOS-Technologie ist auch weit verbreitet für HF-Schaltkreise bis hin zu Mikrowellenfrequenzen, in Mixed-Signal (analog+digital) Anwendungen. RF CMOS RF CMOS bezieht sich auf HF-Schaltkreise (Funkfrequenzkreise), die auf der Mischsignal-CMOS-integrierten Schaltungstechnik basieren. Sie werden in der drahtlosen Telekommunikationstechnologie weit verbreitet. RF CMOS wurde von Asad Abidi entwickelt und arbeitete Ende der 1980er Jahre an der UCLA. Dies änderte die Art und Weise, wie HF-Schaltungen konzipiert wurden, was zum Ersatz diskreter bipolarer Transistoren mit CMOS-integrierten Schaltungen in Funk-Transceivern führte. Es ermöglichte anspruchsvolle, kostengünstige und tragbare Endbenutzer-Terminals und führte zu kleinen, kostengünstigen, Low-Power und tragbaren Einheiten für eine breite Palette von drahtlosen Kommunikationssystemen. Dies ermöglichte die Kommunikation "jeweils, überall" und half, die drahtlose Revolution herbeizuführen, was zu einem schnellen Wachstum der drahtlosen Industrie führte. Die Basisband-Prozessoren und Funk-Transceiver in allen modernen drahtlosen Netzwerkgeräten und Mobiltelefonen werden mit RF CMOS-Geräten massiv produziert. RF CMOS-Schaltungen sind weit verbreitet, um drahtlose Signale zu übertragen und empfangen, in einer Vielzahl von Anwendungen, wie Satellitentechnologie (wie GPS,) Bluetooth, Wi-Fi, Nah-Feld-Kommunikation (NFC,) mobile Netzwerke (wie 3G und 4G,) terrestrische Sendung, und Automotive-Radar-Anwendungen, unter anderem verwendet. Beispiele für kommerzielle RF CMOS-Chips sind Intels DECT Akku-Handy, und 802.11 (Wi-Fi) Chips, die von Atheros und anderen Unternehmen erstellt wurden. Kommerzielle RF CMOS Produkte werden auch für Bluetooth und Wireless LAN (WLAN) Netzwerke verwendet. RF CMOS wird auch in den Funk-Transceivern für drahtlose Standards wie GSM, Wi-Fi und Bluetooth, Transceiver für mobile Netzwerke wie 3G und Remote-Geräte in drahtlosen Sensornetzwerken (WSN) verwendet. Die RF CMOS Technologie ist für moderne drahtlose Kommunikation, einschließlich drahtloser Netzwerke und mobile Kommunikationsgeräte, von entscheidender Bedeutung. Einer der Unternehmen, die die RF CMOS-Technologie vermarkten, war Infineon. Seine großen CMOS RF Switche verkaufen jährlich über 1 Milliarde Einheiten und erreichen ab 2018 eine Summe von 5 Milliarden Einheiten. Temperaturbereich Konventionelle CMOS-Geräte arbeiten über eine Reichweite von -55 °C bis +125 °C. Bereits im August 2008 gab es theoretische Indikationen, dass Silicium CMOS bis auf -233 °C (40 K) arbeiten wird. Mit übertakteten AMD Phenom II Prozessoren mit einer Kombination aus flüssigem Stickstoff und flüssiger Heliumkühlung sind seither Standtemperaturen bei 40 K erreicht. Siliciumcarbid CMOS-Geräte wurden für ein Jahr bei 500° getestet C. Single-Elektron MOS-Transistoren Ultra klein (L = 20 nm, W = 20 nm) MOSFETs erreichen die Ein-Elektronengrenze, wenn sie bei kryogener Temperatur über einen Bereich von -269 °C (4 K) bis etwa -258 °C (15 K) betrieben werden. Der Transistor zeigt Coulomb-Blockade durch fortschreitende Aufladung von Elektronen eins nach dem anderen an. Die Anzahl der im Kanal begrenzten Elektronen wird von der Gatespannung ausgehend von einer Okkupation von Nullelektronen angesteuert und kann auf ein oder mehrere eingestellt werden. Siehe auch Referenzen Weiter lesen Bader, S.J; Lee, H.; Chaudhuri, R.; Huang, S.; Hickman, A.; Molnar, A.; Xing, H.G; Jena, D.; W. Then, H.; Chowdhury, N.; Palacios, T. (Oktober 2020)." Perspektiven für Wide Bandgap und Ultrawide Bandgap CMOS Geräte" (PDF). IEEE Transactions on Electron Devices.67 (10:) 4010–20.Bibcode:2020ITED...67.4010B doi:10.1109/TED.2020.301047. Baker, R. Jacob (2010). CMOS: Circuit Design, Layout und Simulation (3. ed.). Wiley-IEEE.ISBN 978-0-470-88132-3.Mead, Carver A.; Conway, Lynn (1980).Introduction to VLSI systems.Addison-Wesley.ISBN 0-201-04358-0.Veendrick, H.J.M (2017). Nanometer CMOS ICs:Von Grundlagen zu ASICs.Springer.doi:10.1007/978-3-319-47597-4.ISBN 978-3-319-47595-0. Weste, Neil H. E.; Harris, David M. (2010). CMOS VLSI Design: A Circuits and Systems Perspective (4th ed.). Pearson/Addison-Wesley.ISBN 978-0-321-54774-3. Externe Links CMOS-Gate-Beschreibung und interaktive IllustrationenLASI ist ein "allgemeine Zweck" IC-Layout-CAD-Tool. Es ist ein kostenloser Download und kann als Layout-Tool für CMOS-Schaltungen verwendet werden.