<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014/ http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>tut.fi</ipxact:vendor>
	<ipxact:library>ip.com</ipxact:library>
	<ipxact:name>wishbone_bus</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>one_to_many_master</ipxact:name>
			<ipxact:busType vendor="librecores.org" library="wishbone" name="wishbone" version="b3"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="librecores.org" library="wishbone" name="wishbone.absDef" version="b3"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ack_i</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ack_i_master</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dat_i</ipxact:name>
								<ipxact:range>
									<ipxact:left>31</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>dat_i_master</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>31</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dat_o</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>dat_o_master</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>we_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>we_o_master</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left></ipxact:left>
										<ipxact:right></ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>stb_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>stb_o_master</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left></ipxact:left>
										<ipxact:right></ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>cyc_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>cyc_o_master</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left></ipxact:left>
										<ipxact:right></ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>adr_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>31</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>adr_o_master</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>31</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:mirroredMaster/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>bus_slave_0</ipxact:name>
			<ipxact:busType vendor="librecores.org" library="wishbone" name="wishbone" version="b3"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="librecores.org" library="wishbone" name="wishbone.absDef" version="b3"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ack_i</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ack_i_in_0</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>cyc_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>cyc_o_out_0</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left></ipxact:left>
										<ipxact:right></ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>stb_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>stb_o_out_0</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left></ipxact:left>
										<ipxact:right></ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>we_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>we_o_out_0</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left></ipxact:left>
										<ipxact:right></ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>adr_o</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>adr_o_out_0</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>uuid_049a6e29_d7a0_4c40_a0d2_3fee71464846-1</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>bte_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>we_o_out_0</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>cti_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>cyc_o_out_0</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>err_i</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ack_i_in_0</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>rty_i</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>dat_i_in_0</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>sel_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>we_o_out_0</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dat_i</ipxact:name>
								<ipxact:range>
									<ipxact:left>uuid_3f7c2e84_6e9a_4a0f_891d_9a0e42b30f8c-1</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>dat_i_in_0</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>uuid_3f7c2e84_6e9a_4a0f_891d_9a0e42b30f8c-1</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dat_o</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>dat_o_out_0</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>uuid_3f7c2e84_6e9a_4a0f_891d_9a0e42b30f8c-1</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:mirroredSlave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>bus_slave_1</ipxact:name>
			<ipxact:busType vendor="librecores.org" library="wishbone" name="wishbone" version="b3"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="librecores.org" library="wishbone" name="wishbone.absDef" version="b3"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ack_i</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ack_i_in_1</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dat_i</ipxact:name>
								<ipxact:range>
									<ipxact:left>31</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>dat_i_in_1</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>31</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>adr_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>31</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>adr_o_out_1</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>31</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>cyc_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>cyc_o_out_1</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left></ipxact:left>
										<ipxact:right></ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dat_o</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>dat_o_out_1</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>stb_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>stb_o_out_1</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left></ipxact:left>
										<ipxact:right></ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>we_o</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>we_o_out_1</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left></ipxact:left>
										<ipxact:right></ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:mirroredSlave/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:channels>
		<ipxact:channel>
			<ipxact:name>channel1</ipxact:name>
			<ipxact:busInterfaceRef>
				<ipxact:localName>one_to_many_master</ipxact:localName>
			</ipxact:busInterfaceRef>
			<ipxact:busInterfaceRef>
				<ipxact:localName>bus_slave_0</ipxact:localName>
			</ipxact:busInterfaceRef>
			<ipxact:busInterfaceRef>
				<ipxact:localName>bus_slave_1</ipxact:localName>
			</ipxact:busInterfaceRef>
		</ipxact:channel>
	</ipxact:channels>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat</ipxact:name>
				<ipxact:envIdentifier>verilog:Kactus2:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>flat_verilog_component</ipxact:componentInstantiationRef>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>SystemC</ipxact:name>
				<ipxact:envIdentifier>cppSource:Notepad++:</ipxact:envIdentifier>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>flat_verilog_component</ipxact:name>
				<ipxact:language>verilog</ipxact:language>
				<ipxact:moduleName>wishbone_bus</ipxact:moduleName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter parameterId="uuid_a54967e6_ad06_41df_83a1_1bcd6fcb483e" resolve="user" usageType="nontyped">
						<ipxact:name>SLAVE_SPLIT</ipxact:name>
						<ipxact:description>The first address that goes to bus_slave_1</ipxact:description>
						<ipxact:arrays>
							<ipxact:array>
								<ipxact:left></ipxact:left>
								<ipxact:right></ipxact:right>
							</ipxact:array>
						</ipxact:arrays>
						<ipxact:value>4</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_3f7c2e84_6e9a_4a0f_891d_9a0e42b30f8c" resolve="user" usageCount="9" usageType="nontyped">
						<ipxact:name>DATA_WIDTH</ipxact:name>
						<ipxact:description>The width of the both transferred and inputted data.</ipxact:description>
						<ipxact:arrays>
							<ipxact:array>
								<ipxact:left></ipxact:left>
								<ipxact:right></ipxact:right>
							</ipxact:array>
						</ipxact:arrays>
						<ipxact:value>32</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_049a6e29_d7a0_4c40_a0d2_3fee71464846" resolve="user" usageCount="4" usageType="nontyped">
						<ipxact:name>ADDR_WIDTH</ipxact:name>
						<ipxact:description>The width of the address.</ipxact:description>
						<ipxact:arrays>
							<ipxact:array>
								<ipxact:left></ipxact:left>
								<ipxact:right></ipxact:right>
							</ipxact:array>
						</ipxact:arrays>
						<ipxact:value>32</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
				<ipxact:fileSetRef>
					<ipxact:localName>verilogSource</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:componentInstantiation>
				<ipxact:name>systemC_instantiation</ipxact:name>
				<ipxact:language>cppSource</ipxact:language>
				<ipxact:fileSetRef>
					<ipxact:localName>systemCSource</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>ack_i_in_0</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>dat_i_in_0</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_3f7c2e84_6e9a_4a0f_891d_9a0e42b30f8c-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>adr_o_out_0</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_049a6e29_d7a0_4c40_a0d2_3fee71464846-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>cyc_o_out_0</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>dat_o_out_0</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_3f7c2e84_6e9a_4a0f_891d_9a0e42b30f8c-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>stb_o_out_0</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>we_o_out_0</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ack_i_in_1</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>dat_i_in_1</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_3f7c2e84_6e9a_4a0f_891d_9a0e42b30f8c-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>adr_o_out_1</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_049a6e29_d7a0_4c40_a0d2_3fee71464846-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>cyc_o_out_1</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>dat_o_out_1</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_3f7c2e84_6e9a_4a0f_891d_9a0e42b30f8c-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>stb_o_out_1</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>we_o_out_1</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ack_i_master</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>dat_i_master</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_3f7c2e84_6e9a_4a0f_891d_9a0e42b30f8c-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>adr_o_master</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_049a6e29_d7a0_4c40_a0d2_3fee71464846-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>cyc_o_master</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>dat_o_master</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_3f7c2e84_6e9a_4a0f_891d_9a0e42b30f8c-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>stb_o_master</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>we_o_master</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>verilogSource</ipxact:name>
			<ipxact:file>
				<ipxact:name>wishbone_bus.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>systemCSource</ipxact:name>
			<ipxact:file>
				<ipxact:name>wishbone_bus.hh</ipxact:name>
				<ipxact:fileType>cppSource</ipxact:fileType>
				<ipxact:isIncludeFile>true</ipxact:isIncludeFile>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:description>Bus used to connect two slaves to one master. Used slave is determined using the address output of the master and parameter SLAVE_SPLIT.</ipxact:description>
	<ipxact:vendorExtensions>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>IP</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
	</ipxact:vendorExtensions>
</ipxact:component>
