#ifndef NU4000_B0_DDRC_REG_H
#define NU4000_B0_DDRC_REG_H


/* types */
#include "defs.h"

#if !defined(PREFIX_VAL)
#define PREFIX_VAL *
#endif
 
#if !defined(SetGroupBits32) 
#define SetGroupBits32(reg,position,len,value)\
{       \
        UINT32 tmp=reg;\
        tmp&=~(((UINT32)0xFFFFFFFF>>(32-(len)))<<(position));\
        tmp|=((value&((UINT32)0xFFFFFFFF>>(32-(len))))<<(position));\
        reg=tmp;\
}
#endif

#if !defined(GetGroupBits32)
#define GetGroupBits32(reg,position,len) (((reg) & (((UINT32)0xFFFFFFFF>>(32-(len)))<<(position)))>>(position))
#endif


/*****************************************/
/*   DDRC (Prototype: DDRC_REGS)                */
/*****************************************/
#define DDRC_BASE 0x08150000

/* REGISTER: MSTR */

#if defined(_V1) && !defined(MSTR_OFFSET)
#define MSTR_OFFSET 0x0
#endif

#if !defined(DDRC_REGS_MSTR_OFFSET)
#define DDRC_REGS_MSTR_OFFSET 0x0
#endif

#if defined(_V1) && !defined(MSTR_REG)
#define MSTR_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_MSTR_OFFSET))
#endif

#if defined(_V1) && !defined(MSTR_VAL)
#define MSTR_VAL  PREFIX_VAL(MSTR_REG)
#endif

#define DDRC_MSTR_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_MSTR_OFFSET))
#define DDRC_MSTR_VAL  PREFIX_VAL(DDRC_MSTR_REG)

/* FIELDS: */

/* lpddr2 */

#ifndef DDRC_REGS_MSTR_LPDDR2_POS
#define DDRC_REGS_MSTR_LPDDR2_POS      2
#endif

#ifndef DDRC_REGS_MSTR_LPDDR2_LEN
#define DDRC_REGS_MSTR_LPDDR2_LEN      1
#endif

#if defined(_V1) && !defined(MSTR_LPDDR2_R)
#define MSTR_LPDDR2_R        GetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_LPDDR2_POS, DDRC_REGS_MSTR_LPDDR2_LEN)
#endif

#if defined(_V1) && !defined(MSTR_LPDDR2_W)
#define MSTR_LPDDR2_W(value) SetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_LPDDR2_POS, DDRC_REGS_MSTR_LPDDR2_LEN,value)
#endif

#define DDRC_MSTR_LPDDR2_R        GetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_LPDDR2_POS, DDRC_REGS_MSTR_LPDDR2_LEN)

#define DDRC_MSTR_LPDDR2_W(value) SetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_LPDDR2_POS, DDRC_REGS_MSTR_LPDDR2_LEN,value)


/* lpddr3 */

#ifndef DDRC_REGS_MSTR_LPDDR3_POS
#define DDRC_REGS_MSTR_LPDDR3_POS      3
#endif

#ifndef DDRC_REGS_MSTR_LPDDR3_LEN
#define DDRC_REGS_MSTR_LPDDR3_LEN      1
#endif

#if defined(_V1) && !defined(MSTR_LPDDR3_R)
#define MSTR_LPDDR3_R        GetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_LPDDR3_POS, DDRC_REGS_MSTR_LPDDR3_LEN)
#endif

#if defined(_V1) && !defined(MSTR_LPDDR3_W)
#define MSTR_LPDDR3_W(value) SetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_LPDDR3_POS, DDRC_REGS_MSTR_LPDDR3_LEN,value)
#endif

#define DDRC_MSTR_LPDDR3_R        GetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_LPDDR3_POS, DDRC_REGS_MSTR_LPDDR3_LEN)

#define DDRC_MSTR_LPDDR3_W(value) SetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_LPDDR3_POS, DDRC_REGS_MSTR_LPDDR3_LEN,value)


/* lpddr4 */

#ifndef DDRC_REGS_MSTR_LPDDR4_POS
#define DDRC_REGS_MSTR_LPDDR4_POS      5
#endif

#ifndef DDRC_REGS_MSTR_LPDDR4_LEN
#define DDRC_REGS_MSTR_LPDDR4_LEN      1
#endif

#if defined(_V1) && !defined(MSTR_LPDDR4_R)
#define MSTR_LPDDR4_R        GetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_LPDDR4_POS, DDRC_REGS_MSTR_LPDDR4_LEN)
#endif

#if defined(_V1) && !defined(MSTR_LPDDR4_W)
#define MSTR_LPDDR4_W(value) SetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_LPDDR4_POS, DDRC_REGS_MSTR_LPDDR4_LEN,value)
#endif

#define DDRC_MSTR_LPDDR4_R        GetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_LPDDR4_POS, DDRC_REGS_MSTR_LPDDR4_LEN)

#define DDRC_MSTR_LPDDR4_W(value) SetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_LPDDR4_POS, DDRC_REGS_MSTR_LPDDR4_LEN,value)


/* en_2t_timing_mode */

#ifndef DDRC_REGS_MSTR_EN_2T_TIMING_MODE_POS
#define DDRC_REGS_MSTR_EN_2T_TIMING_MODE_POS      10
#endif

#ifndef DDRC_REGS_MSTR_EN_2T_TIMING_MODE_LEN
#define DDRC_REGS_MSTR_EN_2T_TIMING_MODE_LEN      1
#endif

#if defined(_V1) && !defined(MSTR_EN_2T_TIMING_MODE_R)
#define MSTR_EN_2T_TIMING_MODE_R        GetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_EN_2T_TIMING_MODE_POS, DDRC_REGS_MSTR_EN_2T_TIMING_MODE_LEN)
#endif

#if defined(_V1) && !defined(MSTR_EN_2T_TIMING_MODE_W)
#define MSTR_EN_2T_TIMING_MODE_W(value) SetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_EN_2T_TIMING_MODE_POS, DDRC_REGS_MSTR_EN_2T_TIMING_MODE_LEN,value)
#endif

#define DDRC_MSTR_EN_2T_TIMING_MODE_R        GetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_EN_2T_TIMING_MODE_POS, DDRC_REGS_MSTR_EN_2T_TIMING_MODE_LEN)

#define DDRC_MSTR_EN_2T_TIMING_MODE_W(value) SetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_EN_2T_TIMING_MODE_POS, DDRC_REGS_MSTR_EN_2T_TIMING_MODE_LEN,value)


/* data_bus_width */

#ifndef DDRC_REGS_MSTR_DATA_BUS_WIDTH_POS
#define DDRC_REGS_MSTR_DATA_BUS_WIDTH_POS      12
#endif

#ifndef DDRC_REGS_MSTR_DATA_BUS_WIDTH_LEN
#define DDRC_REGS_MSTR_DATA_BUS_WIDTH_LEN      2
#endif

#if defined(_V1) && !defined(MSTR_DATA_BUS_WIDTH_R)
#define MSTR_DATA_BUS_WIDTH_R        GetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_DATA_BUS_WIDTH_POS, DDRC_REGS_MSTR_DATA_BUS_WIDTH_LEN)
#endif

#if defined(_V1) && !defined(MSTR_DATA_BUS_WIDTH_W)
#define MSTR_DATA_BUS_WIDTH_W(value) SetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_DATA_BUS_WIDTH_POS, DDRC_REGS_MSTR_DATA_BUS_WIDTH_LEN,value)
#endif

#define DDRC_MSTR_DATA_BUS_WIDTH_R        GetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_DATA_BUS_WIDTH_POS, DDRC_REGS_MSTR_DATA_BUS_WIDTH_LEN)

#define DDRC_MSTR_DATA_BUS_WIDTH_W(value) SetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_DATA_BUS_WIDTH_POS, DDRC_REGS_MSTR_DATA_BUS_WIDTH_LEN,value)


/* burst_rdwr */

#ifndef DDRC_REGS_MSTR_BURST_RDWR_POS
#define DDRC_REGS_MSTR_BURST_RDWR_POS      16
#endif

#ifndef DDRC_REGS_MSTR_BURST_RDWR_LEN
#define DDRC_REGS_MSTR_BURST_RDWR_LEN      4
#endif

#if defined(_V1) && !defined(MSTR_BURST_RDWR_R)
#define MSTR_BURST_RDWR_R        GetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_BURST_RDWR_POS, DDRC_REGS_MSTR_BURST_RDWR_LEN)
#endif

#if defined(_V1) && !defined(MSTR_BURST_RDWR_W)
#define MSTR_BURST_RDWR_W(value) SetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_BURST_RDWR_POS, DDRC_REGS_MSTR_BURST_RDWR_LEN,value)
#endif

#define DDRC_MSTR_BURST_RDWR_R        GetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_BURST_RDWR_POS, DDRC_REGS_MSTR_BURST_RDWR_LEN)

#define DDRC_MSTR_BURST_RDWR_W(value) SetGroupBits32( (DDRC_MSTR_VAL),DDRC_REGS_MSTR_BURST_RDWR_POS, DDRC_REGS_MSTR_BURST_RDWR_LEN,value)


/* REGISTER: MRCTRL0 */

#if defined(_V1) && !defined(MRCTRL0_OFFSET)
#define MRCTRL0_OFFSET 0x10
#endif

#if !defined(DDRC_REGS_MRCTRL0_OFFSET)
#define DDRC_REGS_MRCTRL0_OFFSET 0x10
#endif

#if defined(_V1) && !defined(MRCTRL0_REG)
#define MRCTRL0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_MRCTRL0_OFFSET))
#endif

#if defined(_V1) && !defined(MRCTRL0_VAL)
#define MRCTRL0_VAL  PREFIX_VAL(MRCTRL0_REG)
#endif

#define DDRC_MRCTRL0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_MRCTRL0_OFFSET))
#define DDRC_MRCTRL0_VAL  PREFIX_VAL(DDRC_MRCTRL0_REG)

/* FIELDS: */

/* mr_type */

#ifndef DDRC_REGS_MRCTRL0_MR_TYPE_POS
#define DDRC_REGS_MRCTRL0_MR_TYPE_POS      0
#endif

#ifndef DDRC_REGS_MRCTRL0_MR_TYPE_LEN
#define DDRC_REGS_MRCTRL0_MR_TYPE_LEN      1
#endif

#if defined(_V1) && !defined(MRCTRL0_MR_TYPE_R)
#define MRCTRL0_MR_TYPE_R        GetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_TYPE_POS, DDRC_REGS_MRCTRL0_MR_TYPE_LEN)
#endif

#if defined(_V1) && !defined(MRCTRL0_MR_TYPE_W)
#define MRCTRL0_MR_TYPE_W(value) SetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_TYPE_POS, DDRC_REGS_MRCTRL0_MR_TYPE_LEN,value)
#endif

#define DDRC_MRCTRL0_MR_TYPE_R        GetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_TYPE_POS, DDRC_REGS_MRCTRL0_MR_TYPE_LEN)

#define DDRC_MRCTRL0_MR_TYPE_W(value) SetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_TYPE_POS, DDRC_REGS_MRCTRL0_MR_TYPE_LEN,value)


/* sw_init_int */

#ifndef DDRC_REGS_MRCTRL0_SW_INIT_INT_POS
#define DDRC_REGS_MRCTRL0_SW_INIT_INT_POS      3
#endif

#ifndef DDRC_REGS_MRCTRL0_SW_INIT_INT_LEN
#define DDRC_REGS_MRCTRL0_SW_INIT_INT_LEN      1
#endif

#if defined(_V1) && !defined(MRCTRL0_SW_INIT_INT_R)
#define MRCTRL0_SW_INIT_INT_R        GetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_SW_INIT_INT_POS, DDRC_REGS_MRCTRL0_SW_INIT_INT_LEN)
#endif

#if defined(_V1) && !defined(MRCTRL0_SW_INIT_INT_W)
#define MRCTRL0_SW_INIT_INT_W(value) SetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_SW_INIT_INT_POS, DDRC_REGS_MRCTRL0_SW_INIT_INT_LEN,value)
#endif

#define DDRC_MRCTRL0_SW_INIT_INT_R        GetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_SW_INIT_INT_POS, DDRC_REGS_MRCTRL0_SW_INIT_INT_LEN)

#define DDRC_MRCTRL0_SW_INIT_INT_W(value) SetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_SW_INIT_INT_POS, DDRC_REGS_MRCTRL0_SW_INIT_INT_LEN,value)


/* mr_rank */

#ifndef DDRC_REGS_MRCTRL0_MR_RANK_POS
#define DDRC_REGS_MRCTRL0_MR_RANK_POS      4
#endif

#ifndef DDRC_REGS_MRCTRL0_MR_RANK_LEN
#define DDRC_REGS_MRCTRL0_MR_RANK_LEN      1
#endif

#if defined(_V1) && !defined(MRCTRL0_MR_RANK_R)
#define MRCTRL0_MR_RANK_R        GetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_RANK_POS, DDRC_REGS_MRCTRL0_MR_RANK_LEN)
#endif

#if defined(_V1) && !defined(MRCTRL0_MR_RANK_W)
#define MRCTRL0_MR_RANK_W(value) SetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_RANK_POS, DDRC_REGS_MRCTRL0_MR_RANK_LEN,value)
#endif

#define DDRC_MRCTRL0_MR_RANK_R        GetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_RANK_POS, DDRC_REGS_MRCTRL0_MR_RANK_LEN)

#define DDRC_MRCTRL0_MR_RANK_W(value) SetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_RANK_POS, DDRC_REGS_MRCTRL0_MR_RANK_LEN,value)


/* mr_addr */

#ifndef DDRC_REGS_MRCTRL0_MR_ADDR_POS
#define DDRC_REGS_MRCTRL0_MR_ADDR_POS      12
#endif

#ifndef DDRC_REGS_MRCTRL0_MR_ADDR_LEN
#define DDRC_REGS_MRCTRL0_MR_ADDR_LEN      4
#endif

#if defined(_V1) && !defined(MRCTRL0_MR_ADDR_R)
#define MRCTRL0_MR_ADDR_R        GetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_ADDR_POS, DDRC_REGS_MRCTRL0_MR_ADDR_LEN)
#endif

#if defined(_V1) && !defined(MRCTRL0_MR_ADDR_W)
#define MRCTRL0_MR_ADDR_W(value) SetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_ADDR_POS, DDRC_REGS_MRCTRL0_MR_ADDR_LEN,value)
#endif

#define DDRC_MRCTRL0_MR_ADDR_R        GetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_ADDR_POS, DDRC_REGS_MRCTRL0_MR_ADDR_LEN)

#define DDRC_MRCTRL0_MR_ADDR_W(value) SetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_ADDR_POS, DDRC_REGS_MRCTRL0_MR_ADDR_LEN,value)


/* mr_wr */

#ifndef DDRC_REGS_MRCTRL0_MR_WR_POS
#define DDRC_REGS_MRCTRL0_MR_WR_POS      31
#endif

#ifndef DDRC_REGS_MRCTRL0_MR_WR_LEN
#define DDRC_REGS_MRCTRL0_MR_WR_LEN      1
#endif

#if defined(_V1) && !defined(MRCTRL0_MR_WR_R)
#define MRCTRL0_MR_WR_R        GetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_WR_POS, DDRC_REGS_MRCTRL0_MR_WR_LEN)
#endif

#if defined(_V1) && !defined(MRCTRL0_MR_WR_W)
#define MRCTRL0_MR_WR_W(value) SetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_WR_POS, DDRC_REGS_MRCTRL0_MR_WR_LEN,value)
#endif

#define DDRC_MRCTRL0_MR_WR_R        GetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_WR_POS, DDRC_REGS_MRCTRL0_MR_WR_LEN)

#define DDRC_MRCTRL0_MR_WR_W(value) SetGroupBits32( (DDRC_MRCTRL0_VAL),DDRC_REGS_MRCTRL0_MR_WR_POS, DDRC_REGS_MRCTRL0_MR_WR_LEN,value)


/* REGISTER: DRAMTMG0 */

#if defined(_V1) && !defined(DRAMTMG0_OFFSET)
#define DRAMTMG0_OFFSET 0x100
#endif

#if !defined(DDRC_REGS_DRAMTMG0_OFFSET)
#define DDRC_REGS_DRAMTMG0_OFFSET 0x100
#endif

#if defined(_V1) && !defined(DRAMTMG0_REG)
#define DRAMTMG0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG0_OFFSET))
#endif

#if defined(_V1) && !defined(DRAMTMG0_VAL)
#define DRAMTMG0_VAL  PREFIX_VAL(DRAMTMG0_REG)
#endif

#define DDRC_DRAMTMG0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG0_OFFSET))
#define DDRC_DRAMTMG0_VAL  PREFIX_VAL(DDRC_DRAMTMG0_REG)

/* FIELDS: */

/* t_ras_min */

#ifndef DDRC_REGS_DRAMTMG0_T_RAS_MIN_POS
#define DDRC_REGS_DRAMTMG0_T_RAS_MIN_POS      0
#endif

#ifndef DDRC_REGS_DRAMTMG0_T_RAS_MIN_LEN
#define DDRC_REGS_DRAMTMG0_T_RAS_MIN_LEN      6
#endif

#if defined(_V1) && !defined(DRAMTMG0_T_RAS_MIN_R)
#define DRAMTMG0_T_RAS_MIN_R        GetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_T_RAS_MIN_POS, DDRC_REGS_DRAMTMG0_T_RAS_MIN_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG0_T_RAS_MIN_W)
#define DRAMTMG0_T_RAS_MIN_W(value) SetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_T_RAS_MIN_POS, DDRC_REGS_DRAMTMG0_T_RAS_MIN_LEN,value)
#endif

#define DDRC_DRAMTMG0_T_RAS_MIN_R        GetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_T_RAS_MIN_POS, DDRC_REGS_DRAMTMG0_T_RAS_MIN_LEN)

#define DDRC_DRAMTMG0_T_RAS_MIN_W(value) SetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_T_RAS_MIN_POS, DDRC_REGS_DRAMTMG0_T_RAS_MIN_LEN,value)


/* t_ras_max */

#ifndef DDRC_REGS_DRAMTMG0_T_RAS_MAX_POS
#define DDRC_REGS_DRAMTMG0_T_RAS_MAX_POS      8
#endif

#ifndef DDRC_REGS_DRAMTMG0_T_RAS_MAX_LEN
#define DDRC_REGS_DRAMTMG0_T_RAS_MAX_LEN      7
#endif

#if defined(_V1) && !defined(DRAMTMG0_T_RAS_MAX_R)
#define DRAMTMG0_T_RAS_MAX_R        GetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_T_RAS_MAX_POS, DDRC_REGS_DRAMTMG0_T_RAS_MAX_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG0_T_RAS_MAX_W)
#define DRAMTMG0_T_RAS_MAX_W(value) SetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_T_RAS_MAX_POS, DDRC_REGS_DRAMTMG0_T_RAS_MAX_LEN,value)
#endif

#define DDRC_DRAMTMG0_T_RAS_MAX_R        GetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_T_RAS_MAX_POS, DDRC_REGS_DRAMTMG0_T_RAS_MAX_LEN)

#define DDRC_DRAMTMG0_T_RAS_MAX_W(value) SetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_T_RAS_MAX_POS, DDRC_REGS_DRAMTMG0_T_RAS_MAX_LEN,value)


/* t_faw */

#ifndef DDRC_REGS_DRAMTMG0_T_FAW_POS
#define DDRC_REGS_DRAMTMG0_T_FAW_POS      16
#endif

#ifndef DDRC_REGS_DRAMTMG0_T_FAW_LEN
#define DDRC_REGS_DRAMTMG0_T_FAW_LEN      6
#endif

#if defined(_V1) && !defined(DRAMTMG0_T_FAW_R)
#define DRAMTMG0_T_FAW_R        GetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_T_FAW_POS, DDRC_REGS_DRAMTMG0_T_FAW_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG0_T_FAW_W)
#define DRAMTMG0_T_FAW_W(value) SetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_T_FAW_POS, DDRC_REGS_DRAMTMG0_T_FAW_LEN,value)
#endif

#define DDRC_DRAMTMG0_T_FAW_R        GetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_T_FAW_POS, DDRC_REGS_DRAMTMG0_T_FAW_LEN)

#define DDRC_DRAMTMG0_T_FAW_W(value) SetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_T_FAW_POS, DDRC_REGS_DRAMTMG0_T_FAW_LEN,value)


/* wr2pre */

#ifndef DDRC_REGS_DRAMTMG0_WR2PRE_POS
#define DDRC_REGS_DRAMTMG0_WR2PRE_POS      24
#endif

#ifndef DDRC_REGS_DRAMTMG0_WR2PRE_LEN
#define DDRC_REGS_DRAMTMG0_WR2PRE_LEN      7
#endif

#if defined(_V1) && !defined(DRAMTMG0_WR2PRE_R)
#define DRAMTMG0_WR2PRE_R        GetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_WR2PRE_POS, DDRC_REGS_DRAMTMG0_WR2PRE_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG0_WR2PRE_W)
#define DRAMTMG0_WR2PRE_W(value) SetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_WR2PRE_POS, DDRC_REGS_DRAMTMG0_WR2PRE_LEN,value)
#endif

#define DDRC_DRAMTMG0_WR2PRE_R        GetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_WR2PRE_POS, DDRC_REGS_DRAMTMG0_WR2PRE_LEN)

#define DDRC_DRAMTMG0_WR2PRE_W(value) SetGroupBits32( (DDRC_DRAMTMG0_VAL),DDRC_REGS_DRAMTMG0_WR2PRE_POS, DDRC_REGS_DRAMTMG0_WR2PRE_LEN,value)


/* REGISTER: DRAMTMG1 */

#if defined(_V1) && !defined(DRAMTMG1_OFFSET)
#define DRAMTMG1_OFFSET 0x104
#endif

#if !defined(DDRC_REGS_DRAMTMG1_OFFSET)
#define DDRC_REGS_DRAMTMG1_OFFSET 0x104
#endif

#if defined(_V1) && !defined(DRAMTMG1_REG)
#define DRAMTMG1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG1_OFFSET))
#endif

#if defined(_V1) && !defined(DRAMTMG1_VAL)
#define DRAMTMG1_VAL  PREFIX_VAL(DRAMTMG1_REG)
#endif

#define DDRC_DRAMTMG1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG1_OFFSET))
#define DDRC_DRAMTMG1_VAL  PREFIX_VAL(DDRC_DRAMTMG1_REG)

/* FIELDS: */

/* t_rc */

#ifndef DDRC_REGS_DRAMTMG1_T_RC_POS
#define DDRC_REGS_DRAMTMG1_T_RC_POS      0
#endif

#ifndef DDRC_REGS_DRAMTMG1_T_RC_LEN
#define DDRC_REGS_DRAMTMG1_T_RC_LEN      7
#endif

#if defined(_V1) && !defined(DRAMTMG1_T_RC_R)
#define DRAMTMG1_T_RC_R        GetGroupBits32( (DDRC_DRAMTMG1_VAL),DDRC_REGS_DRAMTMG1_T_RC_POS, DDRC_REGS_DRAMTMG1_T_RC_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG1_T_RC_W)
#define DRAMTMG1_T_RC_W(value) SetGroupBits32( (DDRC_DRAMTMG1_VAL),DDRC_REGS_DRAMTMG1_T_RC_POS, DDRC_REGS_DRAMTMG1_T_RC_LEN,value)
#endif

#define DDRC_DRAMTMG1_T_RC_R        GetGroupBits32( (DDRC_DRAMTMG1_VAL),DDRC_REGS_DRAMTMG1_T_RC_POS, DDRC_REGS_DRAMTMG1_T_RC_LEN)

#define DDRC_DRAMTMG1_T_RC_W(value) SetGroupBits32( (DDRC_DRAMTMG1_VAL),DDRC_REGS_DRAMTMG1_T_RC_POS, DDRC_REGS_DRAMTMG1_T_RC_LEN,value)


/* rd2pre */

#ifndef DDRC_REGS_DRAMTMG1_RD2PRE_POS
#define DDRC_REGS_DRAMTMG1_RD2PRE_POS      8
#endif

#ifndef DDRC_REGS_DRAMTMG1_RD2PRE_LEN
#define DDRC_REGS_DRAMTMG1_RD2PRE_LEN      6
#endif

#if defined(_V1) && !defined(DRAMTMG1_RD2PRE_R)
#define DRAMTMG1_RD2PRE_R        GetGroupBits32( (DDRC_DRAMTMG1_VAL),DDRC_REGS_DRAMTMG1_RD2PRE_POS, DDRC_REGS_DRAMTMG1_RD2PRE_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG1_RD2PRE_W)
#define DRAMTMG1_RD2PRE_W(value) SetGroupBits32( (DDRC_DRAMTMG1_VAL),DDRC_REGS_DRAMTMG1_RD2PRE_POS, DDRC_REGS_DRAMTMG1_RD2PRE_LEN,value)
#endif

#define DDRC_DRAMTMG1_RD2PRE_R        GetGroupBits32( (DDRC_DRAMTMG1_VAL),DDRC_REGS_DRAMTMG1_RD2PRE_POS, DDRC_REGS_DRAMTMG1_RD2PRE_LEN)

#define DDRC_DRAMTMG1_RD2PRE_W(value) SetGroupBits32( (DDRC_DRAMTMG1_VAL),DDRC_REGS_DRAMTMG1_RD2PRE_POS, DDRC_REGS_DRAMTMG1_RD2PRE_LEN,value)


/* t_xp */

#ifndef DDRC_REGS_DRAMTMG1_T_XP_POS
#define DDRC_REGS_DRAMTMG1_T_XP_POS      16
#endif

#ifndef DDRC_REGS_DRAMTMG1_T_XP_LEN
#define DDRC_REGS_DRAMTMG1_T_XP_LEN      5
#endif

#if defined(_V1) && !defined(DRAMTMG1_T_XP_R)
#define DRAMTMG1_T_XP_R        GetGroupBits32( (DDRC_DRAMTMG1_VAL),DDRC_REGS_DRAMTMG1_T_XP_POS, DDRC_REGS_DRAMTMG1_T_XP_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG1_T_XP_W)
#define DRAMTMG1_T_XP_W(value) SetGroupBits32( (DDRC_DRAMTMG1_VAL),DDRC_REGS_DRAMTMG1_T_XP_POS, DDRC_REGS_DRAMTMG1_T_XP_LEN,value)
#endif

#define DDRC_DRAMTMG1_T_XP_R        GetGroupBits32( (DDRC_DRAMTMG1_VAL),DDRC_REGS_DRAMTMG1_T_XP_POS, DDRC_REGS_DRAMTMG1_T_XP_LEN)

#define DDRC_DRAMTMG1_T_XP_W(value) SetGroupBits32( (DDRC_DRAMTMG1_VAL),DDRC_REGS_DRAMTMG1_T_XP_POS, DDRC_REGS_DRAMTMG1_T_XP_LEN,value)


/* REGISTER: DRAMTMG2 */

#if defined(_V1) && !defined(DRAMTMG2_OFFSET)
#define DRAMTMG2_OFFSET 0x108
#endif

#if !defined(DDRC_REGS_DRAMTMG2_OFFSET)
#define DDRC_REGS_DRAMTMG2_OFFSET 0x108
#endif

#if defined(_V1) && !defined(DRAMTMG2_REG)
#define DRAMTMG2_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG2_OFFSET))
#endif

#if defined(_V1) && !defined(DRAMTMG2_VAL)
#define DRAMTMG2_VAL  PREFIX_VAL(DRAMTMG2_REG)
#endif

#define DDRC_DRAMTMG2_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG2_OFFSET))
#define DDRC_DRAMTMG2_VAL  PREFIX_VAL(DDRC_DRAMTMG2_REG)

/* FIELDS: */

/* wr2rd */

#ifndef DDRC_REGS_DRAMTMG2_WR2RD_POS
#define DDRC_REGS_DRAMTMG2_WR2RD_POS      0
#endif

#ifndef DDRC_REGS_DRAMTMG2_WR2RD_LEN
#define DDRC_REGS_DRAMTMG2_WR2RD_LEN      6
#endif

#if defined(_V1) && !defined(DRAMTMG2_WR2RD_R)
#define DRAMTMG2_WR2RD_R        GetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_WR2RD_POS, DDRC_REGS_DRAMTMG2_WR2RD_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG2_WR2RD_W)
#define DRAMTMG2_WR2RD_W(value) SetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_WR2RD_POS, DDRC_REGS_DRAMTMG2_WR2RD_LEN,value)
#endif

#define DDRC_DRAMTMG2_WR2RD_R        GetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_WR2RD_POS, DDRC_REGS_DRAMTMG2_WR2RD_LEN)

#define DDRC_DRAMTMG2_WR2RD_W(value) SetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_WR2RD_POS, DDRC_REGS_DRAMTMG2_WR2RD_LEN,value)


/* rd2wr */

#ifndef DDRC_REGS_DRAMTMG2_RD2WR_POS
#define DDRC_REGS_DRAMTMG2_RD2WR_POS      8
#endif

#ifndef DDRC_REGS_DRAMTMG2_RD2WR_LEN
#define DDRC_REGS_DRAMTMG2_RD2WR_LEN      6
#endif

#if defined(_V1) && !defined(DRAMTMG2_RD2WR_R)
#define DRAMTMG2_RD2WR_R        GetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_RD2WR_POS, DDRC_REGS_DRAMTMG2_RD2WR_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG2_RD2WR_W)
#define DRAMTMG2_RD2WR_W(value) SetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_RD2WR_POS, DDRC_REGS_DRAMTMG2_RD2WR_LEN,value)
#endif

#define DDRC_DRAMTMG2_RD2WR_R        GetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_RD2WR_POS, DDRC_REGS_DRAMTMG2_RD2WR_LEN)

#define DDRC_DRAMTMG2_RD2WR_W(value) SetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_RD2WR_POS, DDRC_REGS_DRAMTMG2_RD2WR_LEN,value)


/* read_latency */

#ifndef DDRC_REGS_DRAMTMG2_READ_LATENCY_POS
#define DDRC_REGS_DRAMTMG2_READ_LATENCY_POS      16
#endif

#ifndef DDRC_REGS_DRAMTMG2_READ_LATENCY_LEN
#define DDRC_REGS_DRAMTMG2_READ_LATENCY_LEN      6
#endif

#if defined(_V1) && !defined(DRAMTMG2_READ_LATENCY_R)
#define DRAMTMG2_READ_LATENCY_R        GetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_READ_LATENCY_POS, DDRC_REGS_DRAMTMG2_READ_LATENCY_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG2_READ_LATENCY_W)
#define DRAMTMG2_READ_LATENCY_W(value) SetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_READ_LATENCY_POS, DDRC_REGS_DRAMTMG2_READ_LATENCY_LEN,value)
#endif

#define DDRC_DRAMTMG2_READ_LATENCY_R        GetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_READ_LATENCY_POS, DDRC_REGS_DRAMTMG2_READ_LATENCY_LEN)

#define DDRC_DRAMTMG2_READ_LATENCY_W(value) SetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_READ_LATENCY_POS, DDRC_REGS_DRAMTMG2_READ_LATENCY_LEN,value)


/* write_latency */

#ifndef DDRC_REGS_DRAMTMG2_WRITE_LATENCY_POS
#define DDRC_REGS_DRAMTMG2_WRITE_LATENCY_POS      24
#endif

#ifndef DDRC_REGS_DRAMTMG2_WRITE_LATENCY_LEN
#define DDRC_REGS_DRAMTMG2_WRITE_LATENCY_LEN      6
#endif

#if defined(_V1) && !defined(DRAMTMG2_WRITE_LATENCY_R)
#define DRAMTMG2_WRITE_LATENCY_R        GetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_WRITE_LATENCY_POS, DDRC_REGS_DRAMTMG2_WRITE_LATENCY_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG2_WRITE_LATENCY_W)
#define DRAMTMG2_WRITE_LATENCY_W(value) SetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_WRITE_LATENCY_POS, DDRC_REGS_DRAMTMG2_WRITE_LATENCY_LEN,value)
#endif

#define DDRC_DRAMTMG2_WRITE_LATENCY_R        GetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_WRITE_LATENCY_POS, DDRC_REGS_DRAMTMG2_WRITE_LATENCY_LEN)

#define DDRC_DRAMTMG2_WRITE_LATENCY_W(value) SetGroupBits32( (DDRC_DRAMTMG2_VAL),DDRC_REGS_DRAMTMG2_WRITE_LATENCY_POS, DDRC_REGS_DRAMTMG2_WRITE_LATENCY_LEN,value)


/* REGISTER: DRAMTMG3 */

#if defined(_V1) && !defined(DRAMTMG3_OFFSET)
#define DRAMTMG3_OFFSET 0x10c
#endif

#if !defined(DDRC_REGS_DRAMTMG3_OFFSET)
#define DDRC_REGS_DRAMTMG3_OFFSET 0x10c
#endif

#if defined(_V1) && !defined(DRAMTMG3_REG)
#define DRAMTMG3_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG3_OFFSET))
#endif

#if defined(_V1) && !defined(DRAMTMG3_VAL)
#define DRAMTMG3_VAL  PREFIX_VAL(DRAMTMG3_REG)
#endif

#define DDRC_DRAMTMG3_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG3_OFFSET))
#define DDRC_DRAMTMG3_VAL  PREFIX_VAL(DDRC_DRAMTMG3_REG)

/* FIELDS: */

/* t_mrd */

#ifndef DDRC_REGS_DRAMTMG3_T_MRD_POS
#define DDRC_REGS_DRAMTMG3_T_MRD_POS      12
#endif

#ifndef DDRC_REGS_DRAMTMG3_T_MRD_LEN
#define DDRC_REGS_DRAMTMG3_T_MRD_LEN      6
#endif

#if defined(_V1) && !defined(DRAMTMG3_T_MRD_R)
#define DRAMTMG3_T_MRD_R        GetGroupBits32( (DDRC_DRAMTMG3_VAL),DDRC_REGS_DRAMTMG3_T_MRD_POS, DDRC_REGS_DRAMTMG3_T_MRD_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG3_T_MRD_W)
#define DRAMTMG3_T_MRD_W(value) SetGroupBits32( (DDRC_DRAMTMG3_VAL),DDRC_REGS_DRAMTMG3_T_MRD_POS, DDRC_REGS_DRAMTMG3_T_MRD_LEN,value)
#endif

#define DDRC_DRAMTMG3_T_MRD_R        GetGroupBits32( (DDRC_DRAMTMG3_VAL),DDRC_REGS_DRAMTMG3_T_MRD_POS, DDRC_REGS_DRAMTMG3_T_MRD_LEN)

#define DDRC_DRAMTMG3_T_MRD_W(value) SetGroupBits32( (DDRC_DRAMTMG3_VAL),DDRC_REGS_DRAMTMG3_T_MRD_POS, DDRC_REGS_DRAMTMG3_T_MRD_LEN,value)


/* t_mrw */

#ifndef DDRC_REGS_DRAMTMG3_T_MRW_POS
#define DDRC_REGS_DRAMTMG3_T_MRW_POS      20
#endif

#ifndef DDRC_REGS_DRAMTMG3_T_MRW_LEN
#define DDRC_REGS_DRAMTMG3_T_MRW_LEN      10
#endif

#if defined(_V1) && !defined(DRAMTMG3_T_MRW_R)
#define DRAMTMG3_T_MRW_R        GetGroupBits32( (DDRC_DRAMTMG3_VAL),DDRC_REGS_DRAMTMG3_T_MRW_POS, DDRC_REGS_DRAMTMG3_T_MRW_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG3_T_MRW_W)
#define DRAMTMG3_T_MRW_W(value) SetGroupBits32( (DDRC_DRAMTMG3_VAL),DDRC_REGS_DRAMTMG3_T_MRW_POS, DDRC_REGS_DRAMTMG3_T_MRW_LEN,value)
#endif

#define DDRC_DRAMTMG3_T_MRW_R        GetGroupBits32( (DDRC_DRAMTMG3_VAL),DDRC_REGS_DRAMTMG3_T_MRW_POS, DDRC_REGS_DRAMTMG3_T_MRW_LEN)

#define DDRC_DRAMTMG3_T_MRW_W(value) SetGroupBits32( (DDRC_DRAMTMG3_VAL),DDRC_REGS_DRAMTMG3_T_MRW_POS, DDRC_REGS_DRAMTMG3_T_MRW_LEN,value)


/* REGISTER: DRAMTMG4 */

#if defined(_V1) && !defined(DRAMTMG4_OFFSET)
#define DRAMTMG4_OFFSET 0x110
#endif

#if !defined(DDRC_REGS_DRAMTMG4_OFFSET)
#define DDRC_REGS_DRAMTMG4_OFFSET 0x110
#endif

#if defined(_V1) && !defined(DRAMTMG4_REG)
#define DRAMTMG4_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG4_OFFSET))
#endif

#if defined(_V1) && !defined(DRAMTMG4_VAL)
#define DRAMTMG4_VAL  PREFIX_VAL(DRAMTMG4_REG)
#endif

#define DDRC_DRAMTMG4_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG4_OFFSET))
#define DDRC_DRAMTMG4_VAL  PREFIX_VAL(DDRC_DRAMTMG4_REG)

/* FIELDS: */

/* t_rp */

#ifndef DDRC_REGS_DRAMTMG4_T_RP_POS
#define DDRC_REGS_DRAMTMG4_T_RP_POS      0
#endif

#ifndef DDRC_REGS_DRAMTMG4_T_RP_LEN
#define DDRC_REGS_DRAMTMG4_T_RP_LEN      5
#endif

#if defined(_V1) && !defined(DRAMTMG4_T_RP_R)
#define DRAMTMG4_T_RP_R        GetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_RP_POS, DDRC_REGS_DRAMTMG4_T_RP_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG4_T_RP_W)
#define DRAMTMG4_T_RP_W(value) SetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_RP_POS, DDRC_REGS_DRAMTMG4_T_RP_LEN,value)
#endif

#define DDRC_DRAMTMG4_T_RP_R        GetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_RP_POS, DDRC_REGS_DRAMTMG4_T_RP_LEN)

#define DDRC_DRAMTMG4_T_RP_W(value) SetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_RP_POS, DDRC_REGS_DRAMTMG4_T_RP_LEN,value)


/* t_rrd */

#ifndef DDRC_REGS_DRAMTMG4_T_RRD_POS
#define DDRC_REGS_DRAMTMG4_T_RRD_POS      8
#endif

#ifndef DDRC_REGS_DRAMTMG4_T_RRD_LEN
#define DDRC_REGS_DRAMTMG4_T_RRD_LEN      4
#endif

#if defined(_V1) && !defined(DRAMTMG4_T_RRD_R)
#define DRAMTMG4_T_RRD_R        GetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_RRD_POS, DDRC_REGS_DRAMTMG4_T_RRD_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG4_T_RRD_W)
#define DRAMTMG4_T_RRD_W(value) SetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_RRD_POS, DDRC_REGS_DRAMTMG4_T_RRD_LEN,value)
#endif

#define DDRC_DRAMTMG4_T_RRD_R        GetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_RRD_POS, DDRC_REGS_DRAMTMG4_T_RRD_LEN)

#define DDRC_DRAMTMG4_T_RRD_W(value) SetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_RRD_POS, DDRC_REGS_DRAMTMG4_T_RRD_LEN,value)


/* t_ccd */

#ifndef DDRC_REGS_DRAMTMG4_T_CCD_POS
#define DDRC_REGS_DRAMTMG4_T_CCD_POS      16
#endif

#ifndef DDRC_REGS_DRAMTMG4_T_CCD_LEN
#define DDRC_REGS_DRAMTMG4_T_CCD_LEN      4
#endif

#if defined(_V1) && !defined(DRAMTMG4_T_CCD_R)
#define DRAMTMG4_T_CCD_R        GetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_CCD_POS, DDRC_REGS_DRAMTMG4_T_CCD_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG4_T_CCD_W)
#define DRAMTMG4_T_CCD_W(value) SetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_CCD_POS, DDRC_REGS_DRAMTMG4_T_CCD_LEN,value)
#endif

#define DDRC_DRAMTMG4_T_CCD_R        GetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_CCD_POS, DDRC_REGS_DRAMTMG4_T_CCD_LEN)

#define DDRC_DRAMTMG4_T_CCD_W(value) SetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_CCD_POS, DDRC_REGS_DRAMTMG4_T_CCD_LEN,value)


/* t_rcd */

#ifndef DDRC_REGS_DRAMTMG4_T_RCD_POS
#define DDRC_REGS_DRAMTMG4_T_RCD_POS      24
#endif

#ifndef DDRC_REGS_DRAMTMG4_T_RCD_LEN
#define DDRC_REGS_DRAMTMG4_T_RCD_LEN      5
#endif

#if defined(_V1) && !defined(DRAMTMG4_T_RCD_R)
#define DRAMTMG4_T_RCD_R        GetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_RCD_POS, DDRC_REGS_DRAMTMG4_T_RCD_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG4_T_RCD_W)
#define DRAMTMG4_T_RCD_W(value) SetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_RCD_POS, DDRC_REGS_DRAMTMG4_T_RCD_LEN,value)
#endif

#define DDRC_DRAMTMG4_T_RCD_R        GetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_RCD_POS, DDRC_REGS_DRAMTMG4_T_RCD_LEN)

#define DDRC_DRAMTMG4_T_RCD_W(value) SetGroupBits32( (DDRC_DRAMTMG4_VAL),DDRC_REGS_DRAMTMG4_T_RCD_POS, DDRC_REGS_DRAMTMG4_T_RCD_LEN,value)


/* REGISTER: DRAMTMG5 */

#if defined(_V1) && !defined(DRAMTMG5_OFFSET)
#define DRAMTMG5_OFFSET 0x114
#endif

#if !defined(DDRC_REGS_DRAMTMG5_OFFSET)
#define DDRC_REGS_DRAMTMG5_OFFSET 0x114
#endif

#if defined(_V1) && !defined(DRAMTMG5_REG)
#define DRAMTMG5_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG5_OFFSET))
#endif

#if defined(_V1) && !defined(DRAMTMG5_VAL)
#define DRAMTMG5_VAL  PREFIX_VAL(DRAMTMG5_REG)
#endif

#define DDRC_DRAMTMG5_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG5_OFFSET))
#define DDRC_DRAMTMG5_VAL  PREFIX_VAL(DDRC_DRAMTMG5_REG)

/* FIELDS: */

/* t_cke */

#ifndef DDRC_REGS_DRAMTMG5_T_CKE_POS
#define DDRC_REGS_DRAMTMG5_T_CKE_POS      0
#endif

#ifndef DDRC_REGS_DRAMTMG5_T_CKE_LEN
#define DDRC_REGS_DRAMTMG5_T_CKE_LEN      5
#endif

#if defined(_V1) && !defined(DRAMTMG5_T_CKE_R)
#define DRAMTMG5_T_CKE_R        GetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKE_POS, DDRC_REGS_DRAMTMG5_T_CKE_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG5_T_CKE_W)
#define DRAMTMG5_T_CKE_W(value) SetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKE_POS, DDRC_REGS_DRAMTMG5_T_CKE_LEN,value)
#endif

#define DDRC_DRAMTMG5_T_CKE_R        GetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKE_POS, DDRC_REGS_DRAMTMG5_T_CKE_LEN)

#define DDRC_DRAMTMG5_T_CKE_W(value) SetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKE_POS, DDRC_REGS_DRAMTMG5_T_CKE_LEN,value)


/* t_ckesr */

#ifndef DDRC_REGS_DRAMTMG5_T_CKESR_POS
#define DDRC_REGS_DRAMTMG5_T_CKESR_POS      8
#endif

#ifndef DDRC_REGS_DRAMTMG5_T_CKESR_LEN
#define DDRC_REGS_DRAMTMG5_T_CKESR_LEN      6
#endif

#if defined(_V1) && !defined(DRAMTMG5_T_CKESR_R)
#define DRAMTMG5_T_CKESR_R        GetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKESR_POS, DDRC_REGS_DRAMTMG5_T_CKESR_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG5_T_CKESR_W)
#define DRAMTMG5_T_CKESR_W(value) SetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKESR_POS, DDRC_REGS_DRAMTMG5_T_CKESR_LEN,value)
#endif

#define DDRC_DRAMTMG5_T_CKESR_R        GetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKESR_POS, DDRC_REGS_DRAMTMG5_T_CKESR_LEN)

#define DDRC_DRAMTMG5_T_CKESR_W(value) SetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKESR_POS, DDRC_REGS_DRAMTMG5_T_CKESR_LEN,value)


/* t_cksre */

#ifndef DDRC_REGS_DRAMTMG5_T_CKSRE_POS
#define DDRC_REGS_DRAMTMG5_T_CKSRE_POS      16
#endif

#ifndef DDRC_REGS_DRAMTMG5_T_CKSRE_LEN
#define DDRC_REGS_DRAMTMG5_T_CKSRE_LEN      4
#endif

#if defined(_V1) && !defined(DRAMTMG5_T_CKSRE_R)
#define DRAMTMG5_T_CKSRE_R        GetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKSRE_POS, DDRC_REGS_DRAMTMG5_T_CKSRE_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG5_T_CKSRE_W)
#define DRAMTMG5_T_CKSRE_W(value) SetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKSRE_POS, DDRC_REGS_DRAMTMG5_T_CKSRE_LEN,value)
#endif

#define DDRC_DRAMTMG5_T_CKSRE_R        GetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKSRE_POS, DDRC_REGS_DRAMTMG5_T_CKSRE_LEN)

#define DDRC_DRAMTMG5_T_CKSRE_W(value) SetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKSRE_POS, DDRC_REGS_DRAMTMG5_T_CKSRE_LEN,value)


/* t_cksrx */

#ifndef DDRC_REGS_DRAMTMG5_T_CKSRX_POS
#define DDRC_REGS_DRAMTMG5_T_CKSRX_POS      24
#endif

#ifndef DDRC_REGS_DRAMTMG5_T_CKSRX_LEN
#define DDRC_REGS_DRAMTMG5_T_CKSRX_LEN      4
#endif

#if defined(_V1) && !defined(DRAMTMG5_T_CKSRX_R)
#define DRAMTMG5_T_CKSRX_R        GetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKSRX_POS, DDRC_REGS_DRAMTMG5_T_CKSRX_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG5_T_CKSRX_W)
#define DRAMTMG5_T_CKSRX_W(value) SetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKSRX_POS, DDRC_REGS_DRAMTMG5_T_CKSRX_LEN,value)
#endif

#define DDRC_DRAMTMG5_T_CKSRX_R        GetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKSRX_POS, DDRC_REGS_DRAMTMG5_T_CKSRX_LEN)

#define DDRC_DRAMTMG5_T_CKSRX_W(value) SetGroupBits32( (DDRC_DRAMTMG5_VAL),DDRC_REGS_DRAMTMG5_T_CKSRX_POS, DDRC_REGS_DRAMTMG5_T_CKSRX_LEN,value)


/* REGISTER: DRAMTMG6 */

#if defined(_V1) && !defined(DRAMTMG6_OFFSET)
#define DRAMTMG6_OFFSET 0x118
#endif

#if !defined(DDRC_REGS_DRAMTMG6_OFFSET)
#define DDRC_REGS_DRAMTMG6_OFFSET 0x118
#endif

#if defined(_V1) && !defined(DRAMTMG6_REG)
#define DRAMTMG6_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG6_OFFSET))
#endif

#if defined(_V1) && !defined(DRAMTMG6_VAL)
#define DRAMTMG6_VAL  PREFIX_VAL(DRAMTMG6_REG)
#endif

#define DDRC_DRAMTMG6_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG6_OFFSET))
#define DDRC_DRAMTMG6_VAL  PREFIX_VAL(DDRC_DRAMTMG6_REG)

/* FIELDS: */

/* t_ckcsx */

#ifndef DDRC_REGS_DRAMTMG6_T_CKCSX_POS
#define DDRC_REGS_DRAMTMG6_T_CKCSX_POS      0
#endif

#ifndef DDRC_REGS_DRAMTMG6_T_CKCSX_LEN
#define DDRC_REGS_DRAMTMG6_T_CKCSX_LEN      4
#endif

#if defined(_V1) && !defined(DRAMTMG6_T_CKCSX_R)
#define DRAMTMG6_T_CKCSX_R        GetGroupBits32( (DDRC_DRAMTMG6_VAL),DDRC_REGS_DRAMTMG6_T_CKCSX_POS, DDRC_REGS_DRAMTMG6_T_CKCSX_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG6_T_CKCSX_W)
#define DRAMTMG6_T_CKCSX_W(value) SetGroupBits32( (DDRC_DRAMTMG6_VAL),DDRC_REGS_DRAMTMG6_T_CKCSX_POS, DDRC_REGS_DRAMTMG6_T_CKCSX_LEN,value)
#endif

#define DDRC_DRAMTMG6_T_CKCSX_R        GetGroupBits32( (DDRC_DRAMTMG6_VAL),DDRC_REGS_DRAMTMG6_T_CKCSX_POS, DDRC_REGS_DRAMTMG6_T_CKCSX_LEN)

#define DDRC_DRAMTMG6_T_CKCSX_W(value) SetGroupBits32( (DDRC_DRAMTMG6_VAL),DDRC_REGS_DRAMTMG6_T_CKCSX_POS, DDRC_REGS_DRAMTMG6_T_CKCSX_LEN,value)


/* t_ckdpdx */

#ifndef DDRC_REGS_DRAMTMG6_T_CKDPDX_POS
#define DDRC_REGS_DRAMTMG6_T_CKDPDX_POS      16
#endif

#ifndef DDRC_REGS_DRAMTMG6_T_CKDPDX_LEN
#define DDRC_REGS_DRAMTMG6_T_CKDPDX_LEN      4
#endif

#if defined(_V1) && !defined(DRAMTMG6_T_CKDPDX_R)
#define DRAMTMG6_T_CKDPDX_R        GetGroupBits32( (DDRC_DRAMTMG6_VAL),DDRC_REGS_DRAMTMG6_T_CKDPDX_POS, DDRC_REGS_DRAMTMG6_T_CKDPDX_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG6_T_CKDPDX_W)
#define DRAMTMG6_T_CKDPDX_W(value) SetGroupBits32( (DDRC_DRAMTMG6_VAL),DDRC_REGS_DRAMTMG6_T_CKDPDX_POS, DDRC_REGS_DRAMTMG6_T_CKDPDX_LEN,value)
#endif

#define DDRC_DRAMTMG6_T_CKDPDX_R        GetGroupBits32( (DDRC_DRAMTMG6_VAL),DDRC_REGS_DRAMTMG6_T_CKDPDX_POS, DDRC_REGS_DRAMTMG6_T_CKDPDX_LEN)

#define DDRC_DRAMTMG6_T_CKDPDX_W(value) SetGroupBits32( (DDRC_DRAMTMG6_VAL),DDRC_REGS_DRAMTMG6_T_CKDPDX_POS, DDRC_REGS_DRAMTMG6_T_CKDPDX_LEN,value)


/* t_ckdpde */

#ifndef DDRC_REGS_DRAMTMG6_T_CKDPDE_POS
#define DDRC_REGS_DRAMTMG6_T_CKDPDE_POS      24
#endif

#ifndef DDRC_REGS_DRAMTMG6_T_CKDPDE_LEN
#define DDRC_REGS_DRAMTMG6_T_CKDPDE_LEN      4
#endif

#if defined(_V1) && !defined(DRAMTMG6_T_CKDPDE_R)
#define DRAMTMG6_T_CKDPDE_R        GetGroupBits32( (DDRC_DRAMTMG6_VAL),DDRC_REGS_DRAMTMG6_T_CKDPDE_POS, DDRC_REGS_DRAMTMG6_T_CKDPDE_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG6_T_CKDPDE_W)
#define DRAMTMG6_T_CKDPDE_W(value) SetGroupBits32( (DDRC_DRAMTMG6_VAL),DDRC_REGS_DRAMTMG6_T_CKDPDE_POS, DDRC_REGS_DRAMTMG6_T_CKDPDE_LEN,value)
#endif

#define DDRC_DRAMTMG6_T_CKDPDE_R        GetGroupBits32( (DDRC_DRAMTMG6_VAL),DDRC_REGS_DRAMTMG6_T_CKDPDE_POS, DDRC_REGS_DRAMTMG6_T_CKDPDE_LEN)

#define DDRC_DRAMTMG6_T_CKDPDE_W(value) SetGroupBits32( (DDRC_DRAMTMG6_VAL),DDRC_REGS_DRAMTMG6_T_CKDPDE_POS, DDRC_REGS_DRAMTMG6_T_CKDPDE_LEN,value)


/* REGISTER: DRAMTMG7 */

#if defined(_V1) && !defined(DRAMTMG7_OFFSET)
#define DRAMTMG7_OFFSET 0x11c
#endif

#if !defined(DDRC_REGS_DRAMTMG7_OFFSET)
#define DDRC_REGS_DRAMTMG7_OFFSET 0x11c
#endif

#if defined(_V1) && !defined(DRAMTMG7_REG)
#define DRAMTMG7_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG7_OFFSET))
#endif

#if defined(_V1) && !defined(DRAMTMG7_VAL)
#define DRAMTMG7_VAL  PREFIX_VAL(DRAMTMG7_REG)
#endif

#define DDRC_DRAMTMG7_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG7_OFFSET))
#define DDRC_DRAMTMG7_VAL  PREFIX_VAL(DDRC_DRAMTMG7_REG)

/* FIELDS: */

/* t_ckpdx */

#ifndef DDRC_REGS_DRAMTMG7_T_CKPDX_POS
#define DDRC_REGS_DRAMTMG7_T_CKPDX_POS      0
#endif

#ifndef DDRC_REGS_DRAMTMG7_T_CKPDX_LEN
#define DDRC_REGS_DRAMTMG7_T_CKPDX_LEN      4
#endif

#if defined(_V1) && !defined(DRAMTMG7_T_CKPDX_R)
#define DRAMTMG7_T_CKPDX_R        GetGroupBits32( (DDRC_DRAMTMG7_VAL),DDRC_REGS_DRAMTMG7_T_CKPDX_POS, DDRC_REGS_DRAMTMG7_T_CKPDX_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG7_T_CKPDX_W)
#define DRAMTMG7_T_CKPDX_W(value) SetGroupBits32( (DDRC_DRAMTMG7_VAL),DDRC_REGS_DRAMTMG7_T_CKPDX_POS, DDRC_REGS_DRAMTMG7_T_CKPDX_LEN,value)
#endif

#define DDRC_DRAMTMG7_T_CKPDX_R        GetGroupBits32( (DDRC_DRAMTMG7_VAL),DDRC_REGS_DRAMTMG7_T_CKPDX_POS, DDRC_REGS_DRAMTMG7_T_CKPDX_LEN)

#define DDRC_DRAMTMG7_T_CKPDX_W(value) SetGroupBits32( (DDRC_DRAMTMG7_VAL),DDRC_REGS_DRAMTMG7_T_CKPDX_POS, DDRC_REGS_DRAMTMG7_T_CKPDX_LEN,value)


/* t_ckpde */

#ifndef DDRC_REGS_DRAMTMG7_T_CKPDE_POS
#define DDRC_REGS_DRAMTMG7_T_CKPDE_POS      8
#endif

#ifndef DDRC_REGS_DRAMTMG7_T_CKPDE_LEN
#define DDRC_REGS_DRAMTMG7_T_CKPDE_LEN      4
#endif

#if defined(_V1) && !defined(DRAMTMG7_T_CKPDE_R)
#define DRAMTMG7_T_CKPDE_R        GetGroupBits32( (DDRC_DRAMTMG7_VAL),DDRC_REGS_DRAMTMG7_T_CKPDE_POS, DDRC_REGS_DRAMTMG7_T_CKPDE_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG7_T_CKPDE_W)
#define DRAMTMG7_T_CKPDE_W(value) SetGroupBits32( (DDRC_DRAMTMG7_VAL),DDRC_REGS_DRAMTMG7_T_CKPDE_POS, DDRC_REGS_DRAMTMG7_T_CKPDE_LEN,value)
#endif

#define DDRC_DRAMTMG7_T_CKPDE_R        GetGroupBits32( (DDRC_DRAMTMG7_VAL),DDRC_REGS_DRAMTMG7_T_CKPDE_POS, DDRC_REGS_DRAMTMG7_T_CKPDE_LEN)

#define DDRC_DRAMTMG7_T_CKPDE_W(value) SetGroupBits32( (DDRC_DRAMTMG7_VAL),DDRC_REGS_DRAMTMG7_T_CKPDE_POS, DDRC_REGS_DRAMTMG7_T_CKPDE_LEN,value)


/* REGISTER: DRAMTMG8 */

#if defined(_V1) && !defined(DRAMTMG8_OFFSET)
#define DRAMTMG8_OFFSET 0x120
#endif

#if !defined(DDRC_REGS_DRAMTMG8_OFFSET)
#define DDRC_REGS_DRAMTMG8_OFFSET 0x120
#endif

#if defined(_V1) && !defined(DRAMTMG8_REG)
#define DRAMTMG8_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG8_OFFSET))
#endif

#if defined(_V1) && !defined(DRAMTMG8_VAL)
#define DRAMTMG8_VAL  PREFIX_VAL(DRAMTMG8_REG)
#endif

#define DDRC_DRAMTMG8_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG8_OFFSET))
#define DDRC_DRAMTMG8_VAL  PREFIX_VAL(DDRC_DRAMTMG8_REG)

/* FIELDS: */

/* t_xs_x32 */

#ifndef DDRC_REGS_DRAMTMG8_T_XS_X32_POS
#define DDRC_REGS_DRAMTMG8_T_XS_X32_POS      0
#endif

#ifndef DDRC_REGS_DRAMTMG8_T_XS_X32_LEN
#define DDRC_REGS_DRAMTMG8_T_XS_X32_LEN      7
#endif

#if defined(_V1) && !defined(DRAMTMG8_T_XS_X32_R)
#define DRAMTMG8_T_XS_X32_R        GetGroupBits32( (DDRC_DRAMTMG8_VAL),DDRC_REGS_DRAMTMG8_T_XS_X32_POS, DDRC_REGS_DRAMTMG8_T_XS_X32_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG8_T_XS_X32_W)
#define DRAMTMG8_T_XS_X32_W(value) SetGroupBits32( (DDRC_DRAMTMG8_VAL),DDRC_REGS_DRAMTMG8_T_XS_X32_POS, DDRC_REGS_DRAMTMG8_T_XS_X32_LEN,value)
#endif

#define DDRC_DRAMTMG8_T_XS_X32_R        GetGroupBits32( (DDRC_DRAMTMG8_VAL),DDRC_REGS_DRAMTMG8_T_XS_X32_POS, DDRC_REGS_DRAMTMG8_T_XS_X32_LEN)

#define DDRC_DRAMTMG8_T_XS_X32_W(value) SetGroupBits32( (DDRC_DRAMTMG8_VAL),DDRC_REGS_DRAMTMG8_T_XS_X32_POS, DDRC_REGS_DRAMTMG8_T_XS_X32_LEN,value)


/* t_xs_dll_x32 */

#ifndef DDRC_REGS_DRAMTMG8_T_XS_DLL_X32_POS
#define DDRC_REGS_DRAMTMG8_T_XS_DLL_X32_POS      8
#endif

#ifndef DDRC_REGS_DRAMTMG8_T_XS_DLL_X32_LEN
#define DDRC_REGS_DRAMTMG8_T_XS_DLL_X32_LEN      7
#endif

#if defined(_V1) && !defined(DRAMTMG8_T_XS_DLL_X32_R)
#define DRAMTMG8_T_XS_DLL_X32_R        GetGroupBits32( (DDRC_DRAMTMG8_VAL),DDRC_REGS_DRAMTMG8_T_XS_DLL_X32_POS, DDRC_REGS_DRAMTMG8_T_XS_DLL_X32_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG8_T_XS_DLL_X32_W)
#define DRAMTMG8_T_XS_DLL_X32_W(value) SetGroupBits32( (DDRC_DRAMTMG8_VAL),DDRC_REGS_DRAMTMG8_T_XS_DLL_X32_POS, DDRC_REGS_DRAMTMG8_T_XS_DLL_X32_LEN,value)
#endif

#define DDRC_DRAMTMG8_T_XS_DLL_X32_R        GetGroupBits32( (DDRC_DRAMTMG8_VAL),DDRC_REGS_DRAMTMG8_T_XS_DLL_X32_POS, DDRC_REGS_DRAMTMG8_T_XS_DLL_X32_LEN)

#define DDRC_DRAMTMG8_T_XS_DLL_X32_W(value) SetGroupBits32( (DDRC_DRAMTMG8_VAL),DDRC_REGS_DRAMTMG8_T_XS_DLL_X32_POS, DDRC_REGS_DRAMTMG8_T_XS_DLL_X32_LEN,value)


/* REGISTER: DRAMTMG12 */

#if defined(_V1) && !defined(DRAMTMG12_OFFSET)
#define DRAMTMG12_OFFSET 0x130
#endif

#if !defined(DDRC_REGS_DRAMTMG12_OFFSET)
#define DDRC_REGS_DRAMTMG12_OFFSET 0x130
#endif

#if defined(_V1) && !defined(DRAMTMG12_REG)
#define DRAMTMG12_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG12_OFFSET))
#endif

#if defined(_V1) && !defined(DRAMTMG12_VAL)
#define DRAMTMG12_VAL  PREFIX_VAL(DRAMTMG12_REG)
#endif

#define DDRC_DRAMTMG12_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG12_OFFSET))
#define DDRC_DRAMTMG12_VAL  PREFIX_VAL(DDRC_DRAMTMG12_REG)

/* FIELDS: */

/* t_cmdcke */

#ifndef DDRC_REGS_DRAMTMG12_T_CMDCKE_POS
#define DDRC_REGS_DRAMTMG12_T_CMDCKE_POS      16
#endif

#ifndef DDRC_REGS_DRAMTMG12_T_CMDCKE_LEN
#define DDRC_REGS_DRAMTMG12_T_CMDCKE_LEN      2
#endif

#if defined(_V1) && !defined(DRAMTMG12_T_CMDCKE_R)
#define DRAMTMG12_T_CMDCKE_R        GetGroupBits32( (DDRC_DRAMTMG12_VAL),DDRC_REGS_DRAMTMG12_T_CMDCKE_POS, DDRC_REGS_DRAMTMG12_T_CMDCKE_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG12_T_CMDCKE_W)
#define DRAMTMG12_T_CMDCKE_W(value) SetGroupBits32( (DDRC_DRAMTMG12_VAL),DDRC_REGS_DRAMTMG12_T_CMDCKE_POS, DDRC_REGS_DRAMTMG12_T_CMDCKE_LEN,value)
#endif

#define DDRC_DRAMTMG12_T_CMDCKE_R        GetGroupBits32( (DDRC_DRAMTMG12_VAL),DDRC_REGS_DRAMTMG12_T_CMDCKE_POS, DDRC_REGS_DRAMTMG12_T_CMDCKE_LEN)

#define DDRC_DRAMTMG12_T_CMDCKE_W(value) SetGroupBits32( (DDRC_DRAMTMG12_VAL),DDRC_REGS_DRAMTMG12_T_CMDCKE_POS, DDRC_REGS_DRAMTMG12_T_CMDCKE_LEN,value)


/* REGISTER: DRAMTMG13 */

#if defined(_V1) && !defined(DRAMTMG13_OFFSET)
#define DRAMTMG13_OFFSET 0x134
#endif

#if !defined(DDRC_REGS_DRAMTMG13_OFFSET)
#define DDRC_REGS_DRAMTMG13_OFFSET 0x134
#endif

#if defined(_V1) && !defined(DRAMTMG13_REG)
#define DRAMTMG13_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG13_OFFSET))
#endif

#if defined(_V1) && !defined(DRAMTMG13_VAL)
#define DRAMTMG13_VAL  PREFIX_VAL(DRAMTMG13_REG)
#endif

#define DDRC_DRAMTMG13_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG13_OFFSET))
#define DDRC_DRAMTMG13_VAL  PREFIX_VAL(DDRC_DRAMTMG13_REG)

/* FIELDS: */

/* t_ppd */

#ifndef DDRC_REGS_DRAMTMG13_T_PPD_POS
#define DDRC_REGS_DRAMTMG13_T_PPD_POS      0
#endif

#ifndef DDRC_REGS_DRAMTMG13_T_PPD_LEN
#define DDRC_REGS_DRAMTMG13_T_PPD_LEN      3
#endif

#if defined(_V1) && !defined(DRAMTMG13_T_PPD_R)
#define DRAMTMG13_T_PPD_R        GetGroupBits32( (DDRC_DRAMTMG13_VAL),DDRC_REGS_DRAMTMG13_T_PPD_POS, DDRC_REGS_DRAMTMG13_T_PPD_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG13_T_PPD_W)
#define DRAMTMG13_T_PPD_W(value) SetGroupBits32( (DDRC_DRAMTMG13_VAL),DDRC_REGS_DRAMTMG13_T_PPD_POS, DDRC_REGS_DRAMTMG13_T_PPD_LEN,value)
#endif

#define DDRC_DRAMTMG13_T_PPD_R        GetGroupBits32( (DDRC_DRAMTMG13_VAL),DDRC_REGS_DRAMTMG13_T_PPD_POS, DDRC_REGS_DRAMTMG13_T_PPD_LEN)

#define DDRC_DRAMTMG13_T_PPD_W(value) SetGroupBits32( (DDRC_DRAMTMG13_VAL),DDRC_REGS_DRAMTMG13_T_PPD_POS, DDRC_REGS_DRAMTMG13_T_PPD_LEN,value)


/* t_ccd_mw */

#ifndef DDRC_REGS_DRAMTMG13_T_CCD_MW_POS
#define DDRC_REGS_DRAMTMG13_T_CCD_MW_POS      16
#endif

#ifndef DDRC_REGS_DRAMTMG13_T_CCD_MW_LEN
#define DDRC_REGS_DRAMTMG13_T_CCD_MW_LEN      6
#endif

#if defined(_V1) && !defined(DRAMTMG13_T_CCD_MW_R)
#define DRAMTMG13_T_CCD_MW_R        GetGroupBits32( (DDRC_DRAMTMG13_VAL),DDRC_REGS_DRAMTMG13_T_CCD_MW_POS, DDRC_REGS_DRAMTMG13_T_CCD_MW_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG13_T_CCD_MW_W)
#define DRAMTMG13_T_CCD_MW_W(value) SetGroupBits32( (DDRC_DRAMTMG13_VAL),DDRC_REGS_DRAMTMG13_T_CCD_MW_POS, DDRC_REGS_DRAMTMG13_T_CCD_MW_LEN,value)
#endif

#define DDRC_DRAMTMG13_T_CCD_MW_R        GetGroupBits32( (DDRC_DRAMTMG13_VAL),DDRC_REGS_DRAMTMG13_T_CCD_MW_POS, DDRC_REGS_DRAMTMG13_T_CCD_MW_LEN)

#define DDRC_DRAMTMG13_T_CCD_MW_W(value) SetGroupBits32( (DDRC_DRAMTMG13_VAL),DDRC_REGS_DRAMTMG13_T_CCD_MW_POS, DDRC_REGS_DRAMTMG13_T_CCD_MW_LEN,value)


/* odtloff */

#ifndef DDRC_REGS_DRAMTMG13_ODTLOFF_POS
#define DDRC_REGS_DRAMTMG13_ODTLOFF_POS      24
#endif

#ifndef DDRC_REGS_DRAMTMG13_ODTLOFF_LEN
#define DDRC_REGS_DRAMTMG13_ODTLOFF_LEN      7
#endif

#if defined(_V1) && !defined(DRAMTMG13_ODTLOFF_R)
#define DRAMTMG13_ODTLOFF_R        GetGroupBits32( (DDRC_DRAMTMG13_VAL),DDRC_REGS_DRAMTMG13_ODTLOFF_POS, DDRC_REGS_DRAMTMG13_ODTLOFF_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG13_ODTLOFF_W)
#define DRAMTMG13_ODTLOFF_W(value) SetGroupBits32( (DDRC_DRAMTMG13_VAL),DDRC_REGS_DRAMTMG13_ODTLOFF_POS, DDRC_REGS_DRAMTMG13_ODTLOFF_LEN,value)
#endif

#define DDRC_DRAMTMG13_ODTLOFF_R        GetGroupBits32( (DDRC_DRAMTMG13_VAL),DDRC_REGS_DRAMTMG13_ODTLOFF_POS, DDRC_REGS_DRAMTMG13_ODTLOFF_LEN)

#define DDRC_DRAMTMG13_ODTLOFF_W(value) SetGroupBits32( (DDRC_DRAMTMG13_VAL),DDRC_REGS_DRAMTMG13_ODTLOFF_POS, DDRC_REGS_DRAMTMG13_ODTLOFF_LEN,value)


/* REGISTER: DRAMTMG14 */

#if defined(_V1) && !defined(DRAMTMG14_OFFSET)
#define DRAMTMG14_OFFSET 0x138
#endif

#if !defined(DDRC_REGS_DRAMTMG14_OFFSET)
#define DDRC_REGS_DRAMTMG14_OFFSET 0x138
#endif

#if defined(_V1) && !defined(DRAMTMG14_REG)
#define DRAMTMG14_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG14_OFFSET))
#endif

#if defined(_V1) && !defined(DRAMTMG14_VAL)
#define DRAMTMG14_VAL  PREFIX_VAL(DRAMTMG14_REG)
#endif

#define DDRC_DRAMTMG14_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DRAMTMG14_OFFSET))
#define DDRC_DRAMTMG14_VAL  PREFIX_VAL(DDRC_DRAMTMG14_REG)

/* FIELDS: */

/* t_xsr */

#ifndef DDRC_REGS_DRAMTMG14_T_XSR_POS
#define DDRC_REGS_DRAMTMG14_T_XSR_POS      0
#endif

#ifndef DDRC_REGS_DRAMTMG14_T_XSR_LEN
#define DDRC_REGS_DRAMTMG14_T_XSR_LEN      12
#endif

#if defined(_V1) && !defined(DRAMTMG14_T_XSR_R)
#define DRAMTMG14_T_XSR_R        GetGroupBits32( (DDRC_DRAMTMG14_VAL),DDRC_REGS_DRAMTMG14_T_XSR_POS, DDRC_REGS_DRAMTMG14_T_XSR_LEN)
#endif

#if defined(_V1) && !defined(DRAMTMG14_T_XSR_W)
#define DRAMTMG14_T_XSR_W(value) SetGroupBits32( (DDRC_DRAMTMG14_VAL),DDRC_REGS_DRAMTMG14_T_XSR_POS, DDRC_REGS_DRAMTMG14_T_XSR_LEN,value)
#endif

#define DDRC_DRAMTMG14_T_XSR_R        GetGroupBits32( (DDRC_DRAMTMG14_VAL),DDRC_REGS_DRAMTMG14_T_XSR_POS, DDRC_REGS_DRAMTMG14_T_XSR_LEN)

#define DDRC_DRAMTMG14_T_XSR_W(value) SetGroupBits32( (DDRC_DRAMTMG14_VAL),DDRC_REGS_DRAMTMG14_T_XSR_POS, DDRC_REGS_DRAMTMG14_T_XSR_LEN,value)


/* REGISTER: MRCTRL1 */

#if defined(_V1) && !defined(MRCTRL1_OFFSET)
#define MRCTRL1_OFFSET 0x14
#endif

#if !defined(DDRC_REGS_MRCTRL1_OFFSET)
#define DDRC_REGS_MRCTRL1_OFFSET 0x14
#endif

#if defined(_V1) && !defined(MRCTRL1_REG)
#define MRCTRL1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_MRCTRL1_OFFSET))
#endif

#if defined(_V1) && !defined(MRCTRL1_VAL)
#define MRCTRL1_VAL  PREFIX_VAL(MRCTRL1_REG)
#endif

#define DDRC_MRCTRL1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_MRCTRL1_OFFSET))
#define DDRC_MRCTRL1_VAL  PREFIX_VAL(DDRC_MRCTRL1_REG)

/* FIELDS: */

/* mr_data */

#ifndef DDRC_REGS_MRCTRL1_MR_DATA_POS
#define DDRC_REGS_MRCTRL1_MR_DATA_POS      0
#endif

#ifndef DDRC_REGS_MRCTRL1_MR_DATA_LEN
#define DDRC_REGS_MRCTRL1_MR_DATA_LEN      17
#endif

#if defined(_V1) && !defined(MRCTRL1_MR_DATA_R)
#define MRCTRL1_MR_DATA_R        GetGroupBits32( (DDRC_MRCTRL1_VAL),DDRC_REGS_MRCTRL1_MR_DATA_POS, DDRC_REGS_MRCTRL1_MR_DATA_LEN)
#endif

#if defined(_V1) && !defined(MRCTRL1_MR_DATA_W)
#define MRCTRL1_MR_DATA_W(value) SetGroupBits32( (DDRC_MRCTRL1_VAL),DDRC_REGS_MRCTRL1_MR_DATA_POS, DDRC_REGS_MRCTRL1_MR_DATA_LEN,value)
#endif

#define DDRC_MRCTRL1_MR_DATA_R        GetGroupBits32( (DDRC_MRCTRL1_VAL),DDRC_REGS_MRCTRL1_MR_DATA_POS, DDRC_REGS_MRCTRL1_MR_DATA_LEN)

#define DDRC_MRCTRL1_MR_DATA_W(value) SetGroupBits32( (DDRC_MRCTRL1_VAL),DDRC_REGS_MRCTRL1_MR_DATA_POS, DDRC_REGS_MRCTRL1_MR_DATA_LEN,value)


/* REGISTER: MRSTAT */

#if defined(_V1) && !defined(MRSTAT_OFFSET)
#define MRSTAT_OFFSET 0x18
#endif

#if !defined(DDRC_REGS_MRSTAT_OFFSET)
#define DDRC_REGS_MRSTAT_OFFSET 0x18
#endif

#if defined(_V1) && !defined(MRSTAT_REG)
#define MRSTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_MRSTAT_OFFSET))
#endif

#if defined(_V1) && !defined(MRSTAT_VAL)
#define MRSTAT_VAL  PREFIX_VAL(MRSTAT_REG)
#endif

#define DDRC_MRSTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_MRSTAT_OFFSET))
#define DDRC_MRSTAT_VAL  PREFIX_VAL(DDRC_MRSTAT_REG)

/* FIELDS: */

/* mr_wr_busy */

#ifndef DDRC_REGS_MRSTAT_MR_WR_BUSY_POS
#define DDRC_REGS_MRSTAT_MR_WR_BUSY_POS      0
#endif

#ifndef DDRC_REGS_MRSTAT_MR_WR_BUSY_LEN
#define DDRC_REGS_MRSTAT_MR_WR_BUSY_LEN      1
#endif

#if defined(_V1) && !defined(MRSTAT_MR_WR_BUSY_R)
#define MRSTAT_MR_WR_BUSY_R        GetGroupBits32( (DDRC_MRSTAT_VAL),DDRC_REGS_MRSTAT_MR_WR_BUSY_POS, DDRC_REGS_MRSTAT_MR_WR_BUSY_LEN)
#endif

#if defined(_V1) && !defined(MRSTAT_MR_WR_BUSY_W)
#define MRSTAT_MR_WR_BUSY_W(value) SetGroupBits32( (DDRC_MRSTAT_VAL),DDRC_REGS_MRSTAT_MR_WR_BUSY_POS, DDRC_REGS_MRSTAT_MR_WR_BUSY_LEN,value)
#endif

#define DDRC_MRSTAT_MR_WR_BUSY_R        GetGroupBits32( (DDRC_MRSTAT_VAL),DDRC_REGS_MRSTAT_MR_WR_BUSY_POS, DDRC_REGS_MRSTAT_MR_WR_BUSY_LEN)

#define DDRC_MRSTAT_MR_WR_BUSY_W(value) SetGroupBits32( (DDRC_MRSTAT_VAL),DDRC_REGS_MRSTAT_MR_WR_BUSY_POS, DDRC_REGS_MRSTAT_MR_WR_BUSY_LEN,value)


/* REGISTER: ZQCTL0 */

#if defined(_V1) && !defined(ZQCTL0_OFFSET)
#define ZQCTL0_OFFSET 0x180
#endif

#if !defined(DDRC_REGS_ZQCTL0_OFFSET)
#define DDRC_REGS_ZQCTL0_OFFSET 0x180
#endif

#if defined(_V1) && !defined(ZQCTL0_REG)
#define ZQCTL0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ZQCTL0_OFFSET))
#endif

#if defined(_V1) && !defined(ZQCTL0_VAL)
#define ZQCTL0_VAL  PREFIX_VAL(ZQCTL0_REG)
#endif

#define DDRC_ZQCTL0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ZQCTL0_OFFSET))
#define DDRC_ZQCTL0_VAL  PREFIX_VAL(DDRC_ZQCTL0_REG)

/* FIELDS: */

/* t_zq_short_nop */

#ifndef DDRC_REGS_ZQCTL0_T_ZQ_SHORT_NOP_POS
#define DDRC_REGS_ZQCTL0_T_ZQ_SHORT_NOP_POS      0
#endif

#ifndef DDRC_REGS_ZQCTL0_T_ZQ_SHORT_NOP_LEN
#define DDRC_REGS_ZQCTL0_T_ZQ_SHORT_NOP_LEN      10
#endif

#if defined(_V1) && !defined(ZQCTL0_T_ZQ_SHORT_NOP_R)
#define ZQCTL0_T_ZQ_SHORT_NOP_R        GetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_T_ZQ_SHORT_NOP_POS, DDRC_REGS_ZQCTL0_T_ZQ_SHORT_NOP_LEN)
#endif

#if defined(_V1) && !defined(ZQCTL0_T_ZQ_SHORT_NOP_W)
#define ZQCTL0_T_ZQ_SHORT_NOP_W(value) SetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_T_ZQ_SHORT_NOP_POS, DDRC_REGS_ZQCTL0_T_ZQ_SHORT_NOP_LEN,value)
#endif

#define DDRC_ZQCTL0_T_ZQ_SHORT_NOP_R        GetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_T_ZQ_SHORT_NOP_POS, DDRC_REGS_ZQCTL0_T_ZQ_SHORT_NOP_LEN)

#define DDRC_ZQCTL0_T_ZQ_SHORT_NOP_W(value) SetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_T_ZQ_SHORT_NOP_POS, DDRC_REGS_ZQCTL0_T_ZQ_SHORT_NOP_LEN,value)


/* t_zq_long_nop */

#ifndef DDRC_REGS_ZQCTL0_T_ZQ_LONG_NOP_POS
#define DDRC_REGS_ZQCTL0_T_ZQ_LONG_NOP_POS      16
#endif

#ifndef DDRC_REGS_ZQCTL0_T_ZQ_LONG_NOP_LEN
#define DDRC_REGS_ZQCTL0_T_ZQ_LONG_NOP_LEN      11
#endif

#if defined(_V1) && !defined(ZQCTL0_T_ZQ_LONG_NOP_R)
#define ZQCTL0_T_ZQ_LONG_NOP_R        GetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_T_ZQ_LONG_NOP_POS, DDRC_REGS_ZQCTL0_T_ZQ_LONG_NOP_LEN)
#endif

#if defined(_V1) && !defined(ZQCTL0_T_ZQ_LONG_NOP_W)
#define ZQCTL0_T_ZQ_LONG_NOP_W(value) SetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_T_ZQ_LONG_NOP_POS, DDRC_REGS_ZQCTL0_T_ZQ_LONG_NOP_LEN,value)
#endif

#define DDRC_ZQCTL0_T_ZQ_LONG_NOP_R        GetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_T_ZQ_LONG_NOP_POS, DDRC_REGS_ZQCTL0_T_ZQ_LONG_NOP_LEN)

#define DDRC_ZQCTL0_T_ZQ_LONG_NOP_W(value) SetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_T_ZQ_LONG_NOP_POS, DDRC_REGS_ZQCTL0_T_ZQ_LONG_NOP_LEN,value)


/* zq_resistor_shared */

#ifndef DDRC_REGS_ZQCTL0_ZQ_RESISTOR_SHARED_POS
#define DDRC_REGS_ZQCTL0_ZQ_RESISTOR_SHARED_POS      29
#endif

#ifndef DDRC_REGS_ZQCTL0_ZQ_RESISTOR_SHARED_LEN
#define DDRC_REGS_ZQCTL0_ZQ_RESISTOR_SHARED_LEN      1
#endif

#if defined(_V1) && !defined(ZQCTL0_ZQ_RESISTOR_SHARED_R)
#define ZQCTL0_ZQ_RESISTOR_SHARED_R        GetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_ZQ_RESISTOR_SHARED_POS, DDRC_REGS_ZQCTL0_ZQ_RESISTOR_SHARED_LEN)
#endif

#if defined(_V1) && !defined(ZQCTL0_ZQ_RESISTOR_SHARED_W)
#define ZQCTL0_ZQ_RESISTOR_SHARED_W(value) SetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_ZQ_RESISTOR_SHARED_POS, DDRC_REGS_ZQCTL0_ZQ_RESISTOR_SHARED_LEN,value)
#endif

#define DDRC_ZQCTL0_ZQ_RESISTOR_SHARED_R        GetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_ZQ_RESISTOR_SHARED_POS, DDRC_REGS_ZQCTL0_ZQ_RESISTOR_SHARED_LEN)

#define DDRC_ZQCTL0_ZQ_RESISTOR_SHARED_W(value) SetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_ZQ_RESISTOR_SHARED_POS, DDRC_REGS_ZQCTL0_ZQ_RESISTOR_SHARED_LEN,value)


/* dis_srx_zqcl */

#ifndef DDRC_REGS_ZQCTL0_DIS_SRX_ZQCL_POS
#define DDRC_REGS_ZQCTL0_DIS_SRX_ZQCL_POS      30
#endif

#ifndef DDRC_REGS_ZQCTL0_DIS_SRX_ZQCL_LEN
#define DDRC_REGS_ZQCTL0_DIS_SRX_ZQCL_LEN      1
#endif

#if defined(_V1) && !defined(ZQCTL0_DIS_SRX_ZQCL_R)
#define ZQCTL0_DIS_SRX_ZQCL_R        GetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_DIS_SRX_ZQCL_POS, DDRC_REGS_ZQCTL0_DIS_SRX_ZQCL_LEN)
#endif

#if defined(_V1) && !defined(ZQCTL0_DIS_SRX_ZQCL_W)
#define ZQCTL0_DIS_SRX_ZQCL_W(value) SetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_DIS_SRX_ZQCL_POS, DDRC_REGS_ZQCTL0_DIS_SRX_ZQCL_LEN,value)
#endif

#define DDRC_ZQCTL0_DIS_SRX_ZQCL_R        GetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_DIS_SRX_ZQCL_POS, DDRC_REGS_ZQCTL0_DIS_SRX_ZQCL_LEN)

#define DDRC_ZQCTL0_DIS_SRX_ZQCL_W(value) SetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_DIS_SRX_ZQCL_POS, DDRC_REGS_ZQCTL0_DIS_SRX_ZQCL_LEN,value)


/* dis_auto_zq */

#ifndef DDRC_REGS_ZQCTL0_DIS_AUTO_ZQ_POS
#define DDRC_REGS_ZQCTL0_DIS_AUTO_ZQ_POS      31
#endif

#ifndef DDRC_REGS_ZQCTL0_DIS_AUTO_ZQ_LEN
#define DDRC_REGS_ZQCTL0_DIS_AUTO_ZQ_LEN      1
#endif

#if defined(_V1) && !defined(ZQCTL0_DIS_AUTO_ZQ_R)
#define ZQCTL0_DIS_AUTO_ZQ_R        GetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_DIS_AUTO_ZQ_POS, DDRC_REGS_ZQCTL0_DIS_AUTO_ZQ_LEN)
#endif

#if defined(_V1) && !defined(ZQCTL0_DIS_AUTO_ZQ_W)
#define ZQCTL0_DIS_AUTO_ZQ_W(value) SetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_DIS_AUTO_ZQ_POS, DDRC_REGS_ZQCTL0_DIS_AUTO_ZQ_LEN,value)
#endif

#define DDRC_ZQCTL0_DIS_AUTO_ZQ_R        GetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_DIS_AUTO_ZQ_POS, DDRC_REGS_ZQCTL0_DIS_AUTO_ZQ_LEN)

#define DDRC_ZQCTL0_DIS_AUTO_ZQ_W(value) SetGroupBits32( (DDRC_ZQCTL0_VAL),DDRC_REGS_ZQCTL0_DIS_AUTO_ZQ_POS, DDRC_REGS_ZQCTL0_DIS_AUTO_ZQ_LEN,value)


/* REGISTER: ZQCTL1 */

#if defined(_V1) && !defined(ZQCTL1_OFFSET)
#define ZQCTL1_OFFSET 0x184
#endif

#if !defined(DDRC_REGS_ZQCTL1_OFFSET)
#define DDRC_REGS_ZQCTL1_OFFSET 0x184
#endif

#if defined(_V1) && !defined(ZQCTL1_REG)
#define ZQCTL1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ZQCTL1_OFFSET))
#endif

#if defined(_V1) && !defined(ZQCTL1_VAL)
#define ZQCTL1_VAL  PREFIX_VAL(ZQCTL1_REG)
#endif

#define DDRC_ZQCTL1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ZQCTL1_OFFSET))
#define DDRC_ZQCTL1_VAL  PREFIX_VAL(DDRC_ZQCTL1_REG)

/* FIELDS: */

/* t_zq_short_interval_x1024 */

#ifndef DDRC_REGS_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_POS
#define DDRC_REGS_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_POS      0
#endif

#ifndef DDRC_REGS_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_LEN
#define DDRC_REGS_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_LEN      20
#endif

#if defined(_V1) && !defined(ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_R)
#define ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_R        GetGroupBits32( (DDRC_ZQCTL1_VAL),DDRC_REGS_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_POS, DDRC_REGS_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_LEN)
#endif

#if defined(_V1) && !defined(ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_W)
#define ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_W(value) SetGroupBits32( (DDRC_ZQCTL1_VAL),DDRC_REGS_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_POS, DDRC_REGS_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_LEN,value)
#endif

#define DDRC_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_R        GetGroupBits32( (DDRC_ZQCTL1_VAL),DDRC_REGS_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_POS, DDRC_REGS_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_LEN)

#define DDRC_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_W(value) SetGroupBits32( (DDRC_ZQCTL1_VAL),DDRC_REGS_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_POS, DDRC_REGS_ZQCTL1_T_ZQ_SHORT_INTERVAL_X1024_LEN,value)


/* t_zq_reset_nop */

#ifndef DDRC_REGS_ZQCTL1_T_ZQ_RESET_NOP_POS
#define DDRC_REGS_ZQCTL1_T_ZQ_RESET_NOP_POS      20
#endif

#ifndef DDRC_REGS_ZQCTL1_T_ZQ_RESET_NOP_LEN
#define DDRC_REGS_ZQCTL1_T_ZQ_RESET_NOP_LEN      10
#endif

#if defined(_V1) && !defined(ZQCTL1_T_ZQ_RESET_NOP_R)
#define ZQCTL1_T_ZQ_RESET_NOP_R        GetGroupBits32( (DDRC_ZQCTL1_VAL),DDRC_REGS_ZQCTL1_T_ZQ_RESET_NOP_POS, DDRC_REGS_ZQCTL1_T_ZQ_RESET_NOP_LEN)
#endif

#if defined(_V1) && !defined(ZQCTL1_T_ZQ_RESET_NOP_W)
#define ZQCTL1_T_ZQ_RESET_NOP_W(value) SetGroupBits32( (DDRC_ZQCTL1_VAL),DDRC_REGS_ZQCTL1_T_ZQ_RESET_NOP_POS, DDRC_REGS_ZQCTL1_T_ZQ_RESET_NOP_LEN,value)
#endif

#define DDRC_ZQCTL1_T_ZQ_RESET_NOP_R        GetGroupBits32( (DDRC_ZQCTL1_VAL),DDRC_REGS_ZQCTL1_T_ZQ_RESET_NOP_POS, DDRC_REGS_ZQCTL1_T_ZQ_RESET_NOP_LEN)

#define DDRC_ZQCTL1_T_ZQ_RESET_NOP_W(value) SetGroupBits32( (DDRC_ZQCTL1_VAL),DDRC_REGS_ZQCTL1_T_ZQ_RESET_NOP_POS, DDRC_REGS_ZQCTL1_T_ZQ_RESET_NOP_LEN,value)


/* REGISTER: ZQCTL2 */

#if defined(_V1) && !defined(ZQCTL2_OFFSET)
#define ZQCTL2_OFFSET 0x188
#endif

#if !defined(DDRC_REGS_ZQCTL2_OFFSET)
#define DDRC_REGS_ZQCTL2_OFFSET 0x188
#endif

#if defined(_V1) && !defined(ZQCTL2_REG)
#define ZQCTL2_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ZQCTL2_OFFSET))
#endif

#if defined(_V1) && !defined(ZQCTL2_VAL)
#define ZQCTL2_VAL  PREFIX_VAL(ZQCTL2_REG)
#endif

#define DDRC_ZQCTL2_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ZQCTL2_OFFSET))
#define DDRC_ZQCTL2_VAL  PREFIX_VAL(DDRC_ZQCTL2_REG)

/* FIELDS: */

/* zq_reset */

#ifndef DDRC_REGS_ZQCTL2_ZQ_RESET_POS
#define DDRC_REGS_ZQCTL2_ZQ_RESET_POS      0
#endif

#ifndef DDRC_REGS_ZQCTL2_ZQ_RESET_LEN
#define DDRC_REGS_ZQCTL2_ZQ_RESET_LEN      1
#endif

#if defined(_V1) && !defined(ZQCTL2_ZQ_RESET_R)
#define ZQCTL2_ZQ_RESET_R        GetGroupBits32( (DDRC_ZQCTL2_VAL),DDRC_REGS_ZQCTL2_ZQ_RESET_POS, DDRC_REGS_ZQCTL2_ZQ_RESET_LEN)
#endif

#if defined(_V1) && !defined(ZQCTL2_ZQ_RESET_W)
#define ZQCTL2_ZQ_RESET_W(value) SetGroupBits32( (DDRC_ZQCTL2_VAL),DDRC_REGS_ZQCTL2_ZQ_RESET_POS, DDRC_REGS_ZQCTL2_ZQ_RESET_LEN,value)
#endif

#define DDRC_ZQCTL2_ZQ_RESET_R        GetGroupBits32( (DDRC_ZQCTL2_VAL),DDRC_REGS_ZQCTL2_ZQ_RESET_POS, DDRC_REGS_ZQCTL2_ZQ_RESET_LEN)

#define DDRC_ZQCTL2_ZQ_RESET_W(value) SetGroupBits32( (DDRC_ZQCTL2_VAL),DDRC_REGS_ZQCTL2_ZQ_RESET_POS, DDRC_REGS_ZQCTL2_ZQ_RESET_LEN,value)


/* REGISTER: ZQSTAT */

#if defined(_V1) && !defined(ZQSTAT_OFFSET)
#define ZQSTAT_OFFSET 0x18c
#endif

#if !defined(DDRC_REGS_ZQSTAT_OFFSET)
#define DDRC_REGS_ZQSTAT_OFFSET 0x18c
#endif

#if defined(_V1) && !defined(ZQSTAT_REG)
#define ZQSTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ZQSTAT_OFFSET))
#endif

#if defined(_V1) && !defined(ZQSTAT_VAL)
#define ZQSTAT_VAL  PREFIX_VAL(ZQSTAT_REG)
#endif

#define DDRC_ZQSTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ZQSTAT_OFFSET))
#define DDRC_ZQSTAT_VAL  PREFIX_VAL(DDRC_ZQSTAT_REG)

/* FIELDS: */

/* zq_reset_busy */

#ifndef DDRC_REGS_ZQSTAT_ZQ_RESET_BUSY_POS
#define DDRC_REGS_ZQSTAT_ZQ_RESET_BUSY_POS      0
#endif

#ifndef DDRC_REGS_ZQSTAT_ZQ_RESET_BUSY_LEN
#define DDRC_REGS_ZQSTAT_ZQ_RESET_BUSY_LEN      1
#endif

#if defined(_V1) && !defined(ZQSTAT_ZQ_RESET_BUSY_R)
#define ZQSTAT_ZQ_RESET_BUSY_R        GetGroupBits32( (DDRC_ZQSTAT_VAL),DDRC_REGS_ZQSTAT_ZQ_RESET_BUSY_POS, DDRC_REGS_ZQSTAT_ZQ_RESET_BUSY_LEN)
#endif

#if defined(_V1) && !defined(ZQSTAT_ZQ_RESET_BUSY_W)
#define ZQSTAT_ZQ_RESET_BUSY_W(value) SetGroupBits32( (DDRC_ZQSTAT_VAL),DDRC_REGS_ZQSTAT_ZQ_RESET_BUSY_POS, DDRC_REGS_ZQSTAT_ZQ_RESET_BUSY_LEN,value)
#endif

#define DDRC_ZQSTAT_ZQ_RESET_BUSY_R        GetGroupBits32( (DDRC_ZQSTAT_VAL),DDRC_REGS_ZQSTAT_ZQ_RESET_BUSY_POS, DDRC_REGS_ZQSTAT_ZQ_RESET_BUSY_LEN)

#define DDRC_ZQSTAT_ZQ_RESET_BUSY_W(value) SetGroupBits32( (DDRC_ZQSTAT_VAL),DDRC_REGS_ZQSTAT_ZQ_RESET_BUSY_POS, DDRC_REGS_ZQSTAT_ZQ_RESET_BUSY_LEN,value)


/* REGISTER: DFITMG0 */

#if defined(_V1) && !defined(DFITMG0_OFFSET)
#define DFITMG0_OFFSET 0x190
#endif

#if !defined(DDRC_REGS_DFITMG0_OFFSET)
#define DDRC_REGS_DFITMG0_OFFSET 0x190
#endif

#if defined(_V1) && !defined(DFITMG0_REG)
#define DFITMG0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFITMG0_OFFSET))
#endif

#if defined(_V1) && !defined(DFITMG0_VAL)
#define DFITMG0_VAL  PREFIX_VAL(DFITMG0_REG)
#endif

#define DDRC_DFITMG0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFITMG0_OFFSET))
#define DDRC_DFITMG0_VAL  PREFIX_VAL(DDRC_DFITMG0_REG)

/* FIELDS: */

/* dfi_tphy_wrlat */

#ifndef DDRC_REGS_DFITMG0_DFI_TPHY_WRLAT_POS
#define DDRC_REGS_DFITMG0_DFI_TPHY_WRLAT_POS      0
#endif

#ifndef DDRC_REGS_DFITMG0_DFI_TPHY_WRLAT_LEN
#define DDRC_REGS_DFITMG0_DFI_TPHY_WRLAT_LEN      6
#endif

#if defined(_V1) && !defined(DFITMG0_DFI_TPHY_WRLAT_R)
#define DFITMG0_DFI_TPHY_WRLAT_R        GetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_TPHY_WRLAT_POS, DDRC_REGS_DFITMG0_DFI_TPHY_WRLAT_LEN)
#endif

#if defined(_V1) && !defined(DFITMG0_DFI_TPHY_WRLAT_W)
#define DFITMG0_DFI_TPHY_WRLAT_W(value) SetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_TPHY_WRLAT_POS, DDRC_REGS_DFITMG0_DFI_TPHY_WRLAT_LEN,value)
#endif

#define DDRC_DFITMG0_DFI_TPHY_WRLAT_R        GetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_TPHY_WRLAT_POS, DDRC_REGS_DFITMG0_DFI_TPHY_WRLAT_LEN)

#define DDRC_DFITMG0_DFI_TPHY_WRLAT_W(value) SetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_TPHY_WRLAT_POS, DDRC_REGS_DFITMG0_DFI_TPHY_WRLAT_LEN,value)


/* dfi_tphy_wrdata */

#ifndef DDRC_REGS_DFITMG0_DFI_TPHY_WRDATA_POS
#define DDRC_REGS_DFITMG0_DFI_TPHY_WRDATA_POS      8
#endif

#ifndef DDRC_REGS_DFITMG0_DFI_TPHY_WRDATA_LEN
#define DDRC_REGS_DFITMG0_DFI_TPHY_WRDATA_LEN      6
#endif

#if defined(_V1) && !defined(DFITMG0_DFI_TPHY_WRDATA_R)
#define DFITMG0_DFI_TPHY_WRDATA_R        GetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_TPHY_WRDATA_POS, DDRC_REGS_DFITMG0_DFI_TPHY_WRDATA_LEN)
#endif

#if defined(_V1) && !defined(DFITMG0_DFI_TPHY_WRDATA_W)
#define DFITMG0_DFI_TPHY_WRDATA_W(value) SetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_TPHY_WRDATA_POS, DDRC_REGS_DFITMG0_DFI_TPHY_WRDATA_LEN,value)
#endif

#define DDRC_DFITMG0_DFI_TPHY_WRDATA_R        GetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_TPHY_WRDATA_POS, DDRC_REGS_DFITMG0_DFI_TPHY_WRDATA_LEN)

#define DDRC_DFITMG0_DFI_TPHY_WRDATA_W(value) SetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_TPHY_WRDATA_POS, DDRC_REGS_DFITMG0_DFI_TPHY_WRDATA_LEN,value)


/* dfi_wrdata_use_dfi_phy_clk */

#ifndef DDRC_REGS_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_POS
#define DDRC_REGS_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_POS      15
#endif

#ifndef DDRC_REGS_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_LEN
#define DDRC_REGS_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_LEN      1
#endif

#if defined(_V1) && !defined(DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_R)
#define DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_R        GetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_POS, DDRC_REGS_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_LEN)
#endif

#if defined(_V1) && !defined(DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_W)
#define DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_W(value) SetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_POS, DDRC_REGS_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_LEN,value)
#endif

#define DDRC_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_R        GetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_POS, DDRC_REGS_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_LEN)

#define DDRC_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_W(value) SetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_POS, DDRC_REGS_DFITMG0_DFI_WRDATA_USE_DFI_PHY_CLK_LEN,value)


/* dfi_t_rddata_en */

#ifndef DDRC_REGS_DFITMG0_DFI_T_RDDATA_EN_POS
#define DDRC_REGS_DFITMG0_DFI_T_RDDATA_EN_POS      16
#endif

#ifndef DDRC_REGS_DFITMG0_DFI_T_RDDATA_EN_LEN
#define DDRC_REGS_DFITMG0_DFI_T_RDDATA_EN_LEN      7
#endif

#if defined(_V1) && !defined(DFITMG0_DFI_T_RDDATA_EN_R)
#define DFITMG0_DFI_T_RDDATA_EN_R        GetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_T_RDDATA_EN_POS, DDRC_REGS_DFITMG0_DFI_T_RDDATA_EN_LEN)
#endif

#if defined(_V1) && !defined(DFITMG0_DFI_T_RDDATA_EN_W)
#define DFITMG0_DFI_T_RDDATA_EN_W(value) SetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_T_RDDATA_EN_POS, DDRC_REGS_DFITMG0_DFI_T_RDDATA_EN_LEN,value)
#endif

#define DDRC_DFITMG0_DFI_T_RDDATA_EN_R        GetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_T_RDDATA_EN_POS, DDRC_REGS_DFITMG0_DFI_T_RDDATA_EN_LEN)

#define DDRC_DFITMG0_DFI_T_RDDATA_EN_W(value) SetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_T_RDDATA_EN_POS, DDRC_REGS_DFITMG0_DFI_T_RDDATA_EN_LEN,value)


/* dfi_rddata_use_dfi_phy_clk */

#ifndef DDRC_REGS_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_POS
#define DDRC_REGS_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_POS      23
#endif

#ifndef DDRC_REGS_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_LEN
#define DDRC_REGS_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_LEN      1
#endif

#if defined(_V1) && !defined(DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_R)
#define DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_R        GetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_POS, DDRC_REGS_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_LEN)
#endif

#if defined(_V1) && !defined(DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_W)
#define DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_W(value) SetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_POS, DDRC_REGS_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_LEN,value)
#endif

#define DDRC_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_R        GetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_POS, DDRC_REGS_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_LEN)

#define DDRC_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_W(value) SetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_POS, DDRC_REGS_DFITMG0_DFI_RDDATA_USE_DFI_PHY_CLK_LEN,value)


/* dfi_t_ctrl_delay */

#ifndef DDRC_REGS_DFITMG0_DFI_T_CTRL_DELAY_POS
#define DDRC_REGS_DFITMG0_DFI_T_CTRL_DELAY_POS      24
#endif

#ifndef DDRC_REGS_DFITMG0_DFI_T_CTRL_DELAY_LEN
#define DDRC_REGS_DFITMG0_DFI_T_CTRL_DELAY_LEN      5
#endif

#if defined(_V1) && !defined(DFITMG0_DFI_T_CTRL_DELAY_R)
#define DFITMG0_DFI_T_CTRL_DELAY_R        GetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_T_CTRL_DELAY_POS, DDRC_REGS_DFITMG0_DFI_T_CTRL_DELAY_LEN)
#endif

#if defined(_V1) && !defined(DFITMG0_DFI_T_CTRL_DELAY_W)
#define DFITMG0_DFI_T_CTRL_DELAY_W(value) SetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_T_CTRL_DELAY_POS, DDRC_REGS_DFITMG0_DFI_T_CTRL_DELAY_LEN,value)
#endif

#define DDRC_DFITMG0_DFI_T_CTRL_DELAY_R        GetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_T_CTRL_DELAY_POS, DDRC_REGS_DFITMG0_DFI_T_CTRL_DELAY_LEN)

#define DDRC_DFITMG0_DFI_T_CTRL_DELAY_W(value) SetGroupBits32( (DDRC_DFITMG0_VAL),DDRC_REGS_DFITMG0_DFI_T_CTRL_DELAY_POS, DDRC_REGS_DFITMG0_DFI_T_CTRL_DELAY_LEN,value)


/* REGISTER: DFITMG1 */

#if defined(_V1) && !defined(DFITMG1_OFFSET)
#define DFITMG1_OFFSET 0x194
#endif

#if !defined(DDRC_REGS_DFITMG1_OFFSET)
#define DDRC_REGS_DFITMG1_OFFSET 0x194
#endif

#if defined(_V1) && !defined(DFITMG1_REG)
#define DFITMG1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFITMG1_OFFSET))
#endif

#if defined(_V1) && !defined(DFITMG1_VAL)
#define DFITMG1_VAL  PREFIX_VAL(DFITMG1_REG)
#endif

#define DDRC_DFITMG1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFITMG1_OFFSET))
#define DDRC_DFITMG1_VAL  PREFIX_VAL(DDRC_DFITMG1_REG)

/* FIELDS: */

/* dfi_t_dram_clk_enable */

#ifndef DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_ENABLE_POS
#define DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_ENABLE_POS      0
#endif

#ifndef DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_ENABLE_LEN
#define DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_ENABLE_LEN      5
#endif

#if defined(_V1) && !defined(DFITMG1_DFI_T_DRAM_CLK_ENABLE_R)
#define DFITMG1_DFI_T_DRAM_CLK_ENABLE_R        GetGroupBits32( (DDRC_DFITMG1_VAL),DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_ENABLE_POS, DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_ENABLE_LEN)
#endif

#if defined(_V1) && !defined(DFITMG1_DFI_T_DRAM_CLK_ENABLE_W)
#define DFITMG1_DFI_T_DRAM_CLK_ENABLE_W(value) SetGroupBits32( (DDRC_DFITMG1_VAL),DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_ENABLE_POS, DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_ENABLE_LEN,value)
#endif

#define DDRC_DFITMG1_DFI_T_DRAM_CLK_ENABLE_R        GetGroupBits32( (DDRC_DFITMG1_VAL),DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_ENABLE_POS, DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_ENABLE_LEN)

#define DDRC_DFITMG1_DFI_T_DRAM_CLK_ENABLE_W(value) SetGroupBits32( (DDRC_DFITMG1_VAL),DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_ENABLE_POS, DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_ENABLE_LEN,value)


/* dfi_t_dram_clk_disable */

#ifndef DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_DISABLE_POS
#define DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_DISABLE_POS      8
#endif

#ifndef DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_DISABLE_LEN
#define DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_DISABLE_LEN      5
#endif

#if defined(_V1) && !defined(DFITMG1_DFI_T_DRAM_CLK_DISABLE_R)
#define DFITMG1_DFI_T_DRAM_CLK_DISABLE_R        GetGroupBits32( (DDRC_DFITMG1_VAL),DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_DISABLE_POS, DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_DISABLE_LEN)
#endif

#if defined(_V1) && !defined(DFITMG1_DFI_T_DRAM_CLK_DISABLE_W)
#define DFITMG1_DFI_T_DRAM_CLK_DISABLE_W(value) SetGroupBits32( (DDRC_DFITMG1_VAL),DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_DISABLE_POS, DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_DISABLE_LEN,value)
#endif

#define DDRC_DFITMG1_DFI_T_DRAM_CLK_DISABLE_R        GetGroupBits32( (DDRC_DFITMG1_VAL),DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_DISABLE_POS, DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_DISABLE_LEN)

#define DDRC_DFITMG1_DFI_T_DRAM_CLK_DISABLE_W(value) SetGroupBits32( (DDRC_DFITMG1_VAL),DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_DISABLE_POS, DDRC_REGS_DFITMG1_DFI_T_DRAM_CLK_DISABLE_LEN,value)


/* dfi_t_wrdata_delay */

#ifndef DDRC_REGS_DFITMG1_DFI_T_WRDATA_DELAY_POS
#define DDRC_REGS_DFITMG1_DFI_T_WRDATA_DELAY_POS      16
#endif

#ifndef DDRC_REGS_DFITMG1_DFI_T_WRDATA_DELAY_LEN
#define DDRC_REGS_DFITMG1_DFI_T_WRDATA_DELAY_LEN      5
#endif

#if defined(_V1) && !defined(DFITMG1_DFI_T_WRDATA_DELAY_R)
#define DFITMG1_DFI_T_WRDATA_DELAY_R        GetGroupBits32( (DDRC_DFITMG1_VAL),DDRC_REGS_DFITMG1_DFI_T_WRDATA_DELAY_POS, DDRC_REGS_DFITMG1_DFI_T_WRDATA_DELAY_LEN)
#endif

#if defined(_V1) && !defined(DFITMG1_DFI_T_WRDATA_DELAY_W)
#define DFITMG1_DFI_T_WRDATA_DELAY_W(value) SetGroupBits32( (DDRC_DFITMG1_VAL),DDRC_REGS_DFITMG1_DFI_T_WRDATA_DELAY_POS, DDRC_REGS_DFITMG1_DFI_T_WRDATA_DELAY_LEN,value)
#endif

#define DDRC_DFITMG1_DFI_T_WRDATA_DELAY_R        GetGroupBits32( (DDRC_DFITMG1_VAL),DDRC_REGS_DFITMG1_DFI_T_WRDATA_DELAY_POS, DDRC_REGS_DFITMG1_DFI_T_WRDATA_DELAY_LEN)

#define DDRC_DFITMG1_DFI_T_WRDATA_DELAY_W(value) SetGroupBits32( (DDRC_DFITMG1_VAL),DDRC_REGS_DFITMG1_DFI_T_WRDATA_DELAY_POS, DDRC_REGS_DFITMG1_DFI_T_WRDATA_DELAY_LEN,value)


/* REGISTER: DFILPCFG0 */

#if defined(_V1) && !defined(DFILPCFG0_OFFSET)
#define DFILPCFG0_OFFSET 0x198
#endif

#if !defined(DDRC_REGS_DFILPCFG0_OFFSET)
#define DDRC_REGS_DFILPCFG0_OFFSET 0x198
#endif

#if defined(_V1) && !defined(DFILPCFG0_REG)
#define DFILPCFG0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFILPCFG0_OFFSET))
#endif

#if defined(_V1) && !defined(DFILPCFG0_VAL)
#define DFILPCFG0_VAL  PREFIX_VAL(DFILPCFG0_REG)
#endif

#define DDRC_DFILPCFG0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFILPCFG0_OFFSET))
#define DDRC_DFILPCFG0_VAL  PREFIX_VAL(DDRC_DFILPCFG0_REG)

/* FIELDS: */

/* dfi_lp_en_pd */

#ifndef DDRC_REGS_DFILPCFG0_DFI_LP_EN_PD_POS
#define DDRC_REGS_DFILPCFG0_DFI_LP_EN_PD_POS      0
#endif

#ifndef DDRC_REGS_DFILPCFG0_DFI_LP_EN_PD_LEN
#define DDRC_REGS_DFILPCFG0_DFI_LP_EN_PD_LEN      1
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_LP_EN_PD_R)
#define DFILPCFG0_DFI_LP_EN_PD_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_EN_PD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_EN_PD_LEN)
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_LP_EN_PD_W)
#define DFILPCFG0_DFI_LP_EN_PD_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_EN_PD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_EN_PD_LEN,value)
#endif

#define DDRC_DFILPCFG0_DFI_LP_EN_PD_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_EN_PD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_EN_PD_LEN)

#define DDRC_DFILPCFG0_DFI_LP_EN_PD_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_EN_PD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_EN_PD_LEN,value)


/* dfi_lp_wakeup_pd */

#ifndef DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_PD_POS
#define DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_PD_POS      4
#endif

#ifndef DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_PD_LEN
#define DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_PD_LEN      4
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_LP_WAKEUP_PD_R)
#define DFILPCFG0_DFI_LP_WAKEUP_PD_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_PD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_PD_LEN)
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_LP_WAKEUP_PD_W)
#define DFILPCFG0_DFI_LP_WAKEUP_PD_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_PD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_PD_LEN,value)
#endif

#define DDRC_DFILPCFG0_DFI_LP_WAKEUP_PD_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_PD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_PD_LEN)

#define DDRC_DFILPCFG0_DFI_LP_WAKEUP_PD_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_PD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_PD_LEN,value)


/* dfi_lp_en_sr */

#ifndef DDRC_REGS_DFILPCFG0_DFI_LP_EN_SR_POS
#define DDRC_REGS_DFILPCFG0_DFI_LP_EN_SR_POS      8
#endif

#ifndef DDRC_REGS_DFILPCFG0_DFI_LP_EN_SR_LEN
#define DDRC_REGS_DFILPCFG0_DFI_LP_EN_SR_LEN      1
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_LP_EN_SR_R)
#define DFILPCFG0_DFI_LP_EN_SR_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_EN_SR_POS, DDRC_REGS_DFILPCFG0_DFI_LP_EN_SR_LEN)
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_LP_EN_SR_W)
#define DFILPCFG0_DFI_LP_EN_SR_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_EN_SR_POS, DDRC_REGS_DFILPCFG0_DFI_LP_EN_SR_LEN,value)
#endif

#define DDRC_DFILPCFG0_DFI_LP_EN_SR_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_EN_SR_POS, DDRC_REGS_DFILPCFG0_DFI_LP_EN_SR_LEN)

#define DDRC_DFILPCFG0_DFI_LP_EN_SR_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_EN_SR_POS, DDRC_REGS_DFILPCFG0_DFI_LP_EN_SR_LEN,value)


/* dfi_lp_wakeup_sr */

#ifndef DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_SR_POS
#define DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_SR_POS      12
#endif

#ifndef DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_SR_LEN
#define DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_SR_LEN      4
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_LP_WAKEUP_SR_R)
#define DFILPCFG0_DFI_LP_WAKEUP_SR_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_SR_POS, DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_SR_LEN)
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_LP_WAKEUP_SR_W)
#define DFILPCFG0_DFI_LP_WAKEUP_SR_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_SR_POS, DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_SR_LEN,value)
#endif

#define DDRC_DFILPCFG0_DFI_LP_WAKEUP_SR_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_SR_POS, DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_SR_LEN)

#define DDRC_DFILPCFG0_DFI_LP_WAKEUP_SR_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_SR_POS, DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_SR_LEN,value)


/* dfi_lp_en_dpd */

#ifndef DDRC_REGS_DFILPCFG0_DFI_LP_EN_DPD_POS
#define DDRC_REGS_DFILPCFG0_DFI_LP_EN_DPD_POS      16
#endif

#ifndef DDRC_REGS_DFILPCFG0_DFI_LP_EN_DPD_LEN
#define DDRC_REGS_DFILPCFG0_DFI_LP_EN_DPD_LEN      1
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_LP_EN_DPD_R)
#define DFILPCFG0_DFI_LP_EN_DPD_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_EN_DPD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_EN_DPD_LEN)
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_LP_EN_DPD_W)
#define DFILPCFG0_DFI_LP_EN_DPD_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_EN_DPD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_EN_DPD_LEN,value)
#endif

#define DDRC_DFILPCFG0_DFI_LP_EN_DPD_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_EN_DPD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_EN_DPD_LEN)

#define DDRC_DFILPCFG0_DFI_LP_EN_DPD_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_EN_DPD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_EN_DPD_LEN,value)


/* dfi_lp_wakeup_dpd */

#ifndef DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_DPD_POS
#define DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_DPD_POS      20
#endif

#ifndef DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_DPD_LEN
#define DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_DPD_LEN      4
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_LP_WAKEUP_DPD_R)
#define DFILPCFG0_DFI_LP_WAKEUP_DPD_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_DPD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_DPD_LEN)
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_LP_WAKEUP_DPD_W)
#define DFILPCFG0_DFI_LP_WAKEUP_DPD_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_DPD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_DPD_LEN,value)
#endif

#define DDRC_DFILPCFG0_DFI_LP_WAKEUP_DPD_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_DPD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_DPD_LEN)

#define DDRC_DFILPCFG0_DFI_LP_WAKEUP_DPD_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_DPD_POS, DDRC_REGS_DFILPCFG0_DFI_LP_WAKEUP_DPD_LEN,value)


/* dfi_tlp_resp */

#ifndef DDRC_REGS_DFILPCFG0_DFI_TLP_RESP_POS
#define DDRC_REGS_DFILPCFG0_DFI_TLP_RESP_POS      24
#endif

#ifndef DDRC_REGS_DFILPCFG0_DFI_TLP_RESP_LEN
#define DDRC_REGS_DFILPCFG0_DFI_TLP_RESP_LEN      5
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_TLP_RESP_R)
#define DFILPCFG0_DFI_TLP_RESP_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_TLP_RESP_POS, DDRC_REGS_DFILPCFG0_DFI_TLP_RESP_LEN)
#endif

#if defined(_V1) && !defined(DFILPCFG0_DFI_TLP_RESP_W)
#define DFILPCFG0_DFI_TLP_RESP_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_TLP_RESP_POS, DDRC_REGS_DFILPCFG0_DFI_TLP_RESP_LEN,value)
#endif

#define DDRC_DFILPCFG0_DFI_TLP_RESP_R        GetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_TLP_RESP_POS, DDRC_REGS_DFILPCFG0_DFI_TLP_RESP_LEN)

#define DDRC_DFILPCFG0_DFI_TLP_RESP_W(value) SetGroupBits32( (DDRC_DFILPCFG0_VAL),DDRC_REGS_DFILPCFG0_DFI_TLP_RESP_POS, DDRC_REGS_DFILPCFG0_DFI_TLP_RESP_LEN,value)


/* REGISTER: DFIUPD0 */

#if defined(_V1) && !defined(DFIUPD0_OFFSET)
#define DFIUPD0_OFFSET 0x1a0
#endif

#if !defined(DDRC_REGS_DFIUPD0_OFFSET)
#define DDRC_REGS_DFIUPD0_OFFSET 0x1a0
#endif

#if defined(_V1) && !defined(DFIUPD0_REG)
#define DFIUPD0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFIUPD0_OFFSET))
#endif

#if defined(_V1) && !defined(DFIUPD0_VAL)
#define DFIUPD0_VAL  PREFIX_VAL(DFIUPD0_REG)
#endif

#define DDRC_DFIUPD0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFIUPD0_OFFSET))
#define DDRC_DFIUPD0_VAL  PREFIX_VAL(DDRC_DFIUPD0_REG)

/* FIELDS: */

/* dfi_t_ctrlup_min */

#ifndef DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MIN_POS
#define DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MIN_POS      0
#endif

#ifndef DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MIN_LEN
#define DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MIN_LEN      10
#endif

#if defined(_V1) && !defined(DFIUPD0_DFI_T_CTRLUP_MIN_R)
#define DFIUPD0_DFI_T_CTRLUP_MIN_R        GetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MIN_POS, DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MIN_LEN)
#endif

#if defined(_V1) && !defined(DFIUPD0_DFI_T_CTRLUP_MIN_W)
#define DFIUPD0_DFI_T_CTRLUP_MIN_W(value) SetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MIN_POS, DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MIN_LEN,value)
#endif

#define DDRC_DFIUPD0_DFI_T_CTRLUP_MIN_R        GetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MIN_POS, DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MIN_LEN)

#define DDRC_DFIUPD0_DFI_T_CTRLUP_MIN_W(value) SetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MIN_POS, DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MIN_LEN,value)


/* dfi_t_ctrlup_max */

#ifndef DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MAX_POS
#define DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MAX_POS      16
#endif

#ifndef DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MAX_LEN
#define DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MAX_LEN      10
#endif

#if defined(_V1) && !defined(DFIUPD0_DFI_T_CTRLUP_MAX_R)
#define DFIUPD0_DFI_T_CTRLUP_MAX_R        GetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MAX_POS, DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MAX_LEN)
#endif

#if defined(_V1) && !defined(DFIUPD0_DFI_T_CTRLUP_MAX_W)
#define DFIUPD0_DFI_T_CTRLUP_MAX_W(value) SetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MAX_POS, DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MAX_LEN,value)
#endif

#define DDRC_DFIUPD0_DFI_T_CTRLUP_MAX_R        GetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MAX_POS, DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MAX_LEN)

#define DDRC_DFIUPD0_DFI_T_CTRLUP_MAX_W(value) SetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MAX_POS, DDRC_REGS_DFIUPD0_DFI_T_CTRLUP_MAX_LEN,value)


/* ctrlupd_pre_srx */

#ifndef DDRC_REGS_DFIUPD0_CTRLUPD_PRE_SRX_POS
#define DDRC_REGS_DFIUPD0_CTRLUPD_PRE_SRX_POS      29
#endif

#ifndef DDRC_REGS_DFIUPD0_CTRLUPD_PRE_SRX_LEN
#define DDRC_REGS_DFIUPD0_CTRLUPD_PRE_SRX_LEN      1
#endif

#if defined(_V1) && !defined(DFIUPD0_CTRLUPD_PRE_SRX_R)
#define DFIUPD0_CTRLUPD_PRE_SRX_R        GetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_CTRLUPD_PRE_SRX_POS, DDRC_REGS_DFIUPD0_CTRLUPD_PRE_SRX_LEN)
#endif

#if defined(_V1) && !defined(DFIUPD0_CTRLUPD_PRE_SRX_W)
#define DFIUPD0_CTRLUPD_PRE_SRX_W(value) SetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_CTRLUPD_PRE_SRX_POS, DDRC_REGS_DFIUPD0_CTRLUPD_PRE_SRX_LEN,value)
#endif

#define DDRC_DFIUPD0_CTRLUPD_PRE_SRX_R        GetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_CTRLUPD_PRE_SRX_POS, DDRC_REGS_DFIUPD0_CTRLUPD_PRE_SRX_LEN)

#define DDRC_DFIUPD0_CTRLUPD_PRE_SRX_W(value) SetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_CTRLUPD_PRE_SRX_POS, DDRC_REGS_DFIUPD0_CTRLUPD_PRE_SRX_LEN,value)


/* dis_auto_ctrlupd_srx */

#ifndef DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_POS
#define DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_POS      30
#endif

#ifndef DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_LEN
#define DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_LEN      1
#endif

#if defined(_V1) && !defined(DFIUPD0_DIS_AUTO_CTRLUPD_SRX_R)
#define DFIUPD0_DIS_AUTO_CTRLUPD_SRX_R        GetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_POS, DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_LEN)
#endif

#if defined(_V1) && !defined(DFIUPD0_DIS_AUTO_CTRLUPD_SRX_W)
#define DFIUPD0_DIS_AUTO_CTRLUPD_SRX_W(value) SetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_POS, DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_LEN,value)
#endif

#define DDRC_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_R        GetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_POS, DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_LEN)

#define DDRC_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_W(value) SetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_POS, DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_SRX_LEN,value)


/* dis_auto_ctrlupd */

#ifndef DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_POS
#define DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_POS      31
#endif

#ifndef DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_LEN
#define DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_LEN      1
#endif

#if defined(_V1) && !defined(DFIUPD0_DIS_AUTO_CTRLUPD_R)
#define DFIUPD0_DIS_AUTO_CTRLUPD_R        GetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_POS, DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_LEN)
#endif

#if defined(_V1) && !defined(DFIUPD0_DIS_AUTO_CTRLUPD_W)
#define DFIUPD0_DIS_AUTO_CTRLUPD_W(value) SetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_POS, DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_LEN,value)
#endif

#define DDRC_DFIUPD0_DIS_AUTO_CTRLUPD_R        GetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_POS, DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_LEN)

#define DDRC_DFIUPD0_DIS_AUTO_CTRLUPD_W(value) SetGroupBits32( (DDRC_DFIUPD0_VAL),DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_POS, DDRC_REGS_DFIUPD0_DIS_AUTO_CTRLUPD_LEN,value)


/* REGISTER: DFIUPD1 */

#if defined(_V1) && !defined(DFIUPD1_OFFSET)
#define DFIUPD1_OFFSET 0x1a4
#endif

#if !defined(DDRC_REGS_DFIUPD1_OFFSET)
#define DDRC_REGS_DFIUPD1_OFFSET 0x1a4
#endif

#if defined(_V1) && !defined(DFIUPD1_REG)
#define DFIUPD1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFIUPD1_OFFSET))
#endif

#if defined(_V1) && !defined(DFIUPD1_VAL)
#define DFIUPD1_VAL  PREFIX_VAL(DFIUPD1_REG)
#endif

#define DDRC_DFIUPD1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFIUPD1_OFFSET))
#define DDRC_DFIUPD1_VAL  PREFIX_VAL(DDRC_DFIUPD1_REG)

/* FIELDS: */

/* dfi_t_ctrlupd_interval_max_x1024 */

#ifndef DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_POS
#define DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_POS      0
#endif

#ifndef DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_LEN
#define DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_LEN      8
#endif

#if defined(_V1) && !defined(DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_R)
#define DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_R        GetGroupBits32( (DDRC_DFIUPD1_VAL),DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_POS, DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_LEN)
#endif

#if defined(_V1) && !defined(DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_W)
#define DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_W(value) SetGroupBits32( (DDRC_DFIUPD1_VAL),DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_POS, DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_LEN,value)
#endif

#define DDRC_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_R        GetGroupBits32( (DDRC_DFIUPD1_VAL),DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_POS, DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_LEN)

#define DDRC_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_W(value) SetGroupBits32( (DDRC_DFIUPD1_VAL),DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_POS, DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MAX_X1024_LEN,value)


/* dfi_t_ctrlupd_interval_min_x1024 */

#ifndef DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_POS
#define DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_POS      16
#endif

#ifndef DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_LEN
#define DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_LEN      8
#endif

#if defined(_V1) && !defined(DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_R)
#define DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_R        GetGroupBits32( (DDRC_DFIUPD1_VAL),DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_POS, DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_LEN)
#endif

#if defined(_V1) && !defined(DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_W)
#define DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_W(value) SetGroupBits32( (DDRC_DFIUPD1_VAL),DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_POS, DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_LEN,value)
#endif

#define DDRC_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_R        GetGroupBits32( (DDRC_DFIUPD1_VAL),DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_POS, DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_LEN)

#define DDRC_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_W(value) SetGroupBits32( (DDRC_DFIUPD1_VAL),DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_POS, DDRC_REGS_DFIUPD1_DFI_T_CTRLUPD_INTERVAL_MIN_X1024_LEN,value)


/* REGISTER: DFIUPD2 */

#if defined(_V1) && !defined(DFIUPD2_OFFSET)
#define DFIUPD2_OFFSET 0x1a8
#endif

#if !defined(DDRC_REGS_DFIUPD2_OFFSET)
#define DDRC_REGS_DFIUPD2_OFFSET 0x1a8
#endif

#if defined(_V1) && !defined(DFIUPD2_REG)
#define DFIUPD2_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFIUPD2_OFFSET))
#endif

#if defined(_V1) && !defined(DFIUPD2_VAL)
#define DFIUPD2_VAL  PREFIX_VAL(DFIUPD2_REG)
#endif

#define DDRC_DFIUPD2_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFIUPD2_OFFSET))
#define DDRC_DFIUPD2_VAL  PREFIX_VAL(DDRC_DFIUPD2_REG)

/* FIELDS: */

/* dfi_phyupd_en */

#ifndef DDRC_REGS_DFIUPD2_DFI_PHYUPD_EN_POS
#define DDRC_REGS_DFIUPD2_DFI_PHYUPD_EN_POS      31
#endif

#ifndef DDRC_REGS_DFIUPD2_DFI_PHYUPD_EN_LEN
#define DDRC_REGS_DFIUPD2_DFI_PHYUPD_EN_LEN      1
#endif

#if defined(_V1) && !defined(DFIUPD2_DFI_PHYUPD_EN_R)
#define DFIUPD2_DFI_PHYUPD_EN_R        GetGroupBits32( (DDRC_DFIUPD2_VAL),DDRC_REGS_DFIUPD2_DFI_PHYUPD_EN_POS, DDRC_REGS_DFIUPD2_DFI_PHYUPD_EN_LEN)
#endif

#if defined(_V1) && !defined(DFIUPD2_DFI_PHYUPD_EN_W)
#define DFIUPD2_DFI_PHYUPD_EN_W(value) SetGroupBits32( (DDRC_DFIUPD2_VAL),DDRC_REGS_DFIUPD2_DFI_PHYUPD_EN_POS, DDRC_REGS_DFIUPD2_DFI_PHYUPD_EN_LEN,value)
#endif

#define DDRC_DFIUPD2_DFI_PHYUPD_EN_R        GetGroupBits32( (DDRC_DFIUPD2_VAL),DDRC_REGS_DFIUPD2_DFI_PHYUPD_EN_POS, DDRC_REGS_DFIUPD2_DFI_PHYUPD_EN_LEN)

#define DDRC_DFIUPD2_DFI_PHYUPD_EN_W(value) SetGroupBits32( (DDRC_DFIUPD2_VAL),DDRC_REGS_DFIUPD2_DFI_PHYUPD_EN_POS, DDRC_REGS_DFIUPD2_DFI_PHYUPD_EN_LEN,value)


/* REGISTER: DFIMISC */

#if defined(_V1) && !defined(DFIMISC_OFFSET)
#define DFIMISC_OFFSET 0x1b0
#endif

#if !defined(DDRC_REGS_DFIMISC_OFFSET)
#define DDRC_REGS_DFIMISC_OFFSET 0x1b0
#endif

#if defined(_V1) && !defined(DFIMISC_REG)
#define DFIMISC_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFIMISC_OFFSET))
#endif

#if defined(_V1) && !defined(DFIMISC_VAL)
#define DFIMISC_VAL  PREFIX_VAL(DFIMISC_REG)
#endif

#define DDRC_DFIMISC_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFIMISC_OFFSET))
#define DDRC_DFIMISC_VAL  PREFIX_VAL(DDRC_DFIMISC_REG)

/* FIELDS: */

/* dfi_init_complete_en */

#ifndef DDRC_REGS_DFIMISC_DFI_INIT_COMPLETE_EN_POS
#define DDRC_REGS_DFIMISC_DFI_INIT_COMPLETE_EN_POS      0
#endif

#ifndef DDRC_REGS_DFIMISC_DFI_INIT_COMPLETE_EN_LEN
#define DDRC_REGS_DFIMISC_DFI_INIT_COMPLETE_EN_LEN      1
#endif

#if defined(_V1) && !defined(DFIMISC_DFI_INIT_COMPLETE_EN_R)
#define DFIMISC_DFI_INIT_COMPLETE_EN_R        GetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_INIT_COMPLETE_EN_POS, DDRC_REGS_DFIMISC_DFI_INIT_COMPLETE_EN_LEN)
#endif

#if defined(_V1) && !defined(DFIMISC_DFI_INIT_COMPLETE_EN_W)
#define DFIMISC_DFI_INIT_COMPLETE_EN_W(value) SetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_INIT_COMPLETE_EN_POS, DDRC_REGS_DFIMISC_DFI_INIT_COMPLETE_EN_LEN,value)
#endif

#define DDRC_DFIMISC_DFI_INIT_COMPLETE_EN_R        GetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_INIT_COMPLETE_EN_POS, DDRC_REGS_DFIMISC_DFI_INIT_COMPLETE_EN_LEN)

#define DDRC_DFIMISC_DFI_INIT_COMPLETE_EN_W(value) SetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_INIT_COMPLETE_EN_POS, DDRC_REGS_DFIMISC_DFI_INIT_COMPLETE_EN_LEN,value)


/* phy_dbi_mode */

#ifndef DDRC_REGS_DFIMISC_PHY_DBI_MODE_POS
#define DDRC_REGS_DFIMISC_PHY_DBI_MODE_POS      1
#endif

#ifndef DDRC_REGS_DFIMISC_PHY_DBI_MODE_LEN
#define DDRC_REGS_DFIMISC_PHY_DBI_MODE_LEN      1
#endif

#if defined(_V1) && !defined(DFIMISC_PHY_DBI_MODE_R)
#define DFIMISC_PHY_DBI_MODE_R        GetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_PHY_DBI_MODE_POS, DDRC_REGS_DFIMISC_PHY_DBI_MODE_LEN)
#endif

#if defined(_V1) && !defined(DFIMISC_PHY_DBI_MODE_W)
#define DFIMISC_PHY_DBI_MODE_W(value) SetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_PHY_DBI_MODE_POS, DDRC_REGS_DFIMISC_PHY_DBI_MODE_LEN,value)
#endif

#define DDRC_DFIMISC_PHY_DBI_MODE_R        GetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_PHY_DBI_MODE_POS, DDRC_REGS_DFIMISC_PHY_DBI_MODE_LEN)

#define DDRC_DFIMISC_PHY_DBI_MODE_W(value) SetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_PHY_DBI_MODE_POS, DDRC_REGS_DFIMISC_PHY_DBI_MODE_LEN,value)


/* dfi_data_cs_polarity */

#ifndef DDRC_REGS_DFIMISC_DFI_DATA_CS_POLARITY_POS
#define DDRC_REGS_DFIMISC_DFI_DATA_CS_POLARITY_POS      2
#endif

#ifndef DDRC_REGS_DFIMISC_DFI_DATA_CS_POLARITY_LEN
#define DDRC_REGS_DFIMISC_DFI_DATA_CS_POLARITY_LEN      1
#endif

#if defined(_V1) && !defined(DFIMISC_DFI_DATA_CS_POLARITY_R)
#define DFIMISC_DFI_DATA_CS_POLARITY_R        GetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_DATA_CS_POLARITY_POS, DDRC_REGS_DFIMISC_DFI_DATA_CS_POLARITY_LEN)
#endif

#if defined(_V1) && !defined(DFIMISC_DFI_DATA_CS_POLARITY_W)
#define DFIMISC_DFI_DATA_CS_POLARITY_W(value) SetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_DATA_CS_POLARITY_POS, DDRC_REGS_DFIMISC_DFI_DATA_CS_POLARITY_LEN,value)
#endif

#define DDRC_DFIMISC_DFI_DATA_CS_POLARITY_R        GetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_DATA_CS_POLARITY_POS, DDRC_REGS_DFIMISC_DFI_DATA_CS_POLARITY_LEN)

#define DDRC_DFIMISC_DFI_DATA_CS_POLARITY_W(value) SetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_DATA_CS_POLARITY_POS, DDRC_REGS_DFIMISC_DFI_DATA_CS_POLARITY_LEN,value)


/* ctl_idle_en */

#ifndef DDRC_REGS_DFIMISC_CTL_IDLE_EN_POS
#define DDRC_REGS_DFIMISC_CTL_IDLE_EN_POS      4
#endif

#ifndef DDRC_REGS_DFIMISC_CTL_IDLE_EN_LEN
#define DDRC_REGS_DFIMISC_CTL_IDLE_EN_LEN      1
#endif

#if defined(_V1) && !defined(DFIMISC_CTL_IDLE_EN_R)
#define DFIMISC_CTL_IDLE_EN_R        GetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_CTL_IDLE_EN_POS, DDRC_REGS_DFIMISC_CTL_IDLE_EN_LEN)
#endif

#if defined(_V1) && !defined(DFIMISC_CTL_IDLE_EN_W)
#define DFIMISC_CTL_IDLE_EN_W(value) SetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_CTL_IDLE_EN_POS, DDRC_REGS_DFIMISC_CTL_IDLE_EN_LEN,value)
#endif

#define DDRC_DFIMISC_CTL_IDLE_EN_R        GetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_CTL_IDLE_EN_POS, DDRC_REGS_DFIMISC_CTL_IDLE_EN_LEN)

#define DDRC_DFIMISC_CTL_IDLE_EN_W(value) SetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_CTL_IDLE_EN_POS, DDRC_REGS_DFIMISC_CTL_IDLE_EN_LEN,value)


/* dfi_init_start */

#ifndef DDRC_REGS_DFIMISC_DFI_INIT_START_POS
#define DDRC_REGS_DFIMISC_DFI_INIT_START_POS      5
#endif

#ifndef DDRC_REGS_DFIMISC_DFI_INIT_START_LEN
#define DDRC_REGS_DFIMISC_DFI_INIT_START_LEN      1
#endif

#if defined(_V1) && !defined(DFIMISC_DFI_INIT_START_R)
#define DFIMISC_DFI_INIT_START_R        GetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_INIT_START_POS, DDRC_REGS_DFIMISC_DFI_INIT_START_LEN)
#endif

#if defined(_V1) && !defined(DFIMISC_DFI_INIT_START_W)
#define DFIMISC_DFI_INIT_START_W(value) SetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_INIT_START_POS, DDRC_REGS_DFIMISC_DFI_INIT_START_LEN,value)
#endif

#define DDRC_DFIMISC_DFI_INIT_START_R        GetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_INIT_START_POS, DDRC_REGS_DFIMISC_DFI_INIT_START_LEN)

#define DDRC_DFIMISC_DFI_INIT_START_W(value) SetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_INIT_START_POS, DDRC_REGS_DFIMISC_DFI_INIT_START_LEN,value)


/* dfi_frequency */

#ifndef DDRC_REGS_DFIMISC_DFI_FREQUENCY_POS
#define DDRC_REGS_DFIMISC_DFI_FREQUENCY_POS      8
#endif

#ifndef DDRC_REGS_DFIMISC_DFI_FREQUENCY_LEN
#define DDRC_REGS_DFIMISC_DFI_FREQUENCY_LEN      5
#endif

#if defined(_V1) && !defined(DFIMISC_DFI_FREQUENCY_R)
#define DFIMISC_DFI_FREQUENCY_R        GetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_FREQUENCY_POS, DDRC_REGS_DFIMISC_DFI_FREQUENCY_LEN)
#endif

#if defined(_V1) && !defined(DFIMISC_DFI_FREQUENCY_W)
#define DFIMISC_DFI_FREQUENCY_W(value) SetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_FREQUENCY_POS, DDRC_REGS_DFIMISC_DFI_FREQUENCY_LEN,value)
#endif

#define DDRC_DFIMISC_DFI_FREQUENCY_R        GetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_FREQUENCY_POS, DDRC_REGS_DFIMISC_DFI_FREQUENCY_LEN)

#define DDRC_DFIMISC_DFI_FREQUENCY_W(value) SetGroupBits32( (DDRC_DFIMISC_VAL),DDRC_REGS_DFIMISC_DFI_FREQUENCY_POS, DDRC_REGS_DFIMISC_DFI_FREQUENCY_LEN,value)


/* REGISTER: DFITMG2 */

#if defined(_V1) && !defined(DFITMG2_OFFSET)
#define DFITMG2_OFFSET 0x1b4
#endif

#if !defined(DDRC_REGS_DFITMG2_OFFSET)
#define DDRC_REGS_DFITMG2_OFFSET 0x1b4
#endif

#if defined(_V1) && !defined(DFITMG2_REG)
#define DFITMG2_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFITMG2_OFFSET))
#endif

#if defined(_V1) && !defined(DFITMG2_VAL)
#define DFITMG2_VAL  PREFIX_VAL(DFITMG2_REG)
#endif

#define DDRC_DFITMG2_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFITMG2_OFFSET))
#define DDRC_DFITMG2_VAL  PREFIX_VAL(DDRC_DFITMG2_REG)

/* FIELDS: */

/* dfi_tphy_wrcslat */

#ifndef DDRC_REGS_DFITMG2_DFI_TPHY_WRCSLAT_POS
#define DDRC_REGS_DFITMG2_DFI_TPHY_WRCSLAT_POS      0
#endif

#ifndef DDRC_REGS_DFITMG2_DFI_TPHY_WRCSLAT_LEN
#define DDRC_REGS_DFITMG2_DFI_TPHY_WRCSLAT_LEN      6
#endif

#if defined(_V1) && !defined(DFITMG2_DFI_TPHY_WRCSLAT_R)
#define DFITMG2_DFI_TPHY_WRCSLAT_R        GetGroupBits32( (DDRC_DFITMG2_VAL),DDRC_REGS_DFITMG2_DFI_TPHY_WRCSLAT_POS, DDRC_REGS_DFITMG2_DFI_TPHY_WRCSLAT_LEN)
#endif

#if defined(_V1) && !defined(DFITMG2_DFI_TPHY_WRCSLAT_W)
#define DFITMG2_DFI_TPHY_WRCSLAT_W(value) SetGroupBits32( (DDRC_DFITMG2_VAL),DDRC_REGS_DFITMG2_DFI_TPHY_WRCSLAT_POS, DDRC_REGS_DFITMG2_DFI_TPHY_WRCSLAT_LEN,value)
#endif

#define DDRC_DFITMG2_DFI_TPHY_WRCSLAT_R        GetGroupBits32( (DDRC_DFITMG2_VAL),DDRC_REGS_DFITMG2_DFI_TPHY_WRCSLAT_POS, DDRC_REGS_DFITMG2_DFI_TPHY_WRCSLAT_LEN)

#define DDRC_DFITMG2_DFI_TPHY_WRCSLAT_W(value) SetGroupBits32( (DDRC_DFITMG2_VAL),DDRC_REGS_DFITMG2_DFI_TPHY_WRCSLAT_POS, DDRC_REGS_DFITMG2_DFI_TPHY_WRCSLAT_LEN,value)


/* dfi_tphy_rdcslat */

#ifndef DDRC_REGS_DFITMG2_DFI_TPHY_RDCSLAT_POS
#define DDRC_REGS_DFITMG2_DFI_TPHY_RDCSLAT_POS      8
#endif

#ifndef DDRC_REGS_DFITMG2_DFI_TPHY_RDCSLAT_LEN
#define DDRC_REGS_DFITMG2_DFI_TPHY_RDCSLAT_LEN      7
#endif

#if defined(_V1) && !defined(DFITMG2_DFI_TPHY_RDCSLAT_R)
#define DFITMG2_DFI_TPHY_RDCSLAT_R        GetGroupBits32( (DDRC_DFITMG2_VAL),DDRC_REGS_DFITMG2_DFI_TPHY_RDCSLAT_POS, DDRC_REGS_DFITMG2_DFI_TPHY_RDCSLAT_LEN)
#endif

#if defined(_V1) && !defined(DFITMG2_DFI_TPHY_RDCSLAT_W)
#define DFITMG2_DFI_TPHY_RDCSLAT_W(value) SetGroupBits32( (DDRC_DFITMG2_VAL),DDRC_REGS_DFITMG2_DFI_TPHY_RDCSLAT_POS, DDRC_REGS_DFITMG2_DFI_TPHY_RDCSLAT_LEN,value)
#endif

#define DDRC_DFITMG2_DFI_TPHY_RDCSLAT_R        GetGroupBits32( (DDRC_DFITMG2_VAL),DDRC_REGS_DFITMG2_DFI_TPHY_RDCSLAT_POS, DDRC_REGS_DFITMG2_DFI_TPHY_RDCSLAT_LEN)

#define DDRC_DFITMG2_DFI_TPHY_RDCSLAT_W(value) SetGroupBits32( (DDRC_DFITMG2_VAL),DDRC_REGS_DFITMG2_DFI_TPHY_RDCSLAT_POS, DDRC_REGS_DFITMG2_DFI_TPHY_RDCSLAT_LEN,value)


/* REGISTER: DFISTAT */

#if defined(_V1) && !defined(DFISTAT_OFFSET)
#define DFISTAT_OFFSET 0x1bc
#endif

#if !defined(DDRC_REGS_DFISTAT_OFFSET)
#define DDRC_REGS_DFISTAT_OFFSET 0x1bc
#endif

#if defined(_V1) && !defined(DFISTAT_REG)
#define DFISTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFISTAT_OFFSET))
#endif

#if defined(_V1) && !defined(DFISTAT_VAL)
#define DFISTAT_VAL  PREFIX_VAL(DFISTAT_REG)
#endif

#define DDRC_DFISTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFISTAT_OFFSET))
#define DDRC_DFISTAT_VAL  PREFIX_VAL(DDRC_DFISTAT_REG)

/* FIELDS: */

/* dfi_init_complete */

#ifndef DDRC_REGS_DFISTAT_DFI_INIT_COMPLETE_POS
#define DDRC_REGS_DFISTAT_DFI_INIT_COMPLETE_POS      0
#endif

#ifndef DDRC_REGS_DFISTAT_DFI_INIT_COMPLETE_LEN
#define DDRC_REGS_DFISTAT_DFI_INIT_COMPLETE_LEN      1
#endif

#if defined(_V1) && !defined(DFISTAT_DFI_INIT_COMPLETE_R)
#define DFISTAT_DFI_INIT_COMPLETE_R        GetGroupBits32( (DDRC_DFISTAT_VAL),DDRC_REGS_DFISTAT_DFI_INIT_COMPLETE_POS, DDRC_REGS_DFISTAT_DFI_INIT_COMPLETE_LEN)
#endif

#if defined(_V1) && !defined(DFISTAT_DFI_INIT_COMPLETE_W)
#define DFISTAT_DFI_INIT_COMPLETE_W(value) SetGroupBits32( (DDRC_DFISTAT_VAL),DDRC_REGS_DFISTAT_DFI_INIT_COMPLETE_POS, DDRC_REGS_DFISTAT_DFI_INIT_COMPLETE_LEN,value)
#endif

#define DDRC_DFISTAT_DFI_INIT_COMPLETE_R        GetGroupBits32( (DDRC_DFISTAT_VAL),DDRC_REGS_DFISTAT_DFI_INIT_COMPLETE_POS, DDRC_REGS_DFISTAT_DFI_INIT_COMPLETE_LEN)

#define DDRC_DFISTAT_DFI_INIT_COMPLETE_W(value) SetGroupBits32( (DDRC_DFISTAT_VAL),DDRC_REGS_DFISTAT_DFI_INIT_COMPLETE_POS, DDRC_REGS_DFISTAT_DFI_INIT_COMPLETE_LEN,value)


/* dfi_lp_ack */

#ifndef DDRC_REGS_DFISTAT_DFI_LP_ACK_POS
#define DDRC_REGS_DFISTAT_DFI_LP_ACK_POS      1
#endif

#ifndef DDRC_REGS_DFISTAT_DFI_LP_ACK_LEN
#define DDRC_REGS_DFISTAT_DFI_LP_ACK_LEN      1
#endif

#if defined(_V1) && !defined(DFISTAT_DFI_LP_ACK_R)
#define DFISTAT_DFI_LP_ACK_R        GetGroupBits32( (DDRC_DFISTAT_VAL),DDRC_REGS_DFISTAT_DFI_LP_ACK_POS, DDRC_REGS_DFISTAT_DFI_LP_ACK_LEN)
#endif

#if defined(_V1) && !defined(DFISTAT_DFI_LP_ACK_W)
#define DFISTAT_DFI_LP_ACK_W(value) SetGroupBits32( (DDRC_DFISTAT_VAL),DDRC_REGS_DFISTAT_DFI_LP_ACK_POS, DDRC_REGS_DFISTAT_DFI_LP_ACK_LEN,value)
#endif

#define DDRC_DFISTAT_DFI_LP_ACK_R        GetGroupBits32( (DDRC_DFISTAT_VAL),DDRC_REGS_DFISTAT_DFI_LP_ACK_POS, DDRC_REGS_DFISTAT_DFI_LP_ACK_LEN)

#define DDRC_DFISTAT_DFI_LP_ACK_W(value) SetGroupBits32( (DDRC_DFISTAT_VAL),DDRC_REGS_DFISTAT_DFI_LP_ACK_POS, DDRC_REGS_DFISTAT_DFI_LP_ACK_LEN,value)


/* REGISTER: DBICTL */

#if defined(_V1) && !defined(DBICTL_OFFSET)
#define DBICTL_OFFSET 0x1c0
#endif

#if !defined(DDRC_REGS_DBICTL_OFFSET)
#define DDRC_REGS_DBICTL_OFFSET 0x1c0
#endif

#if defined(_V1) && !defined(DBICTL_REG)
#define DBICTL_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DBICTL_OFFSET))
#endif

#if defined(_V1) && !defined(DBICTL_VAL)
#define DBICTL_VAL  PREFIX_VAL(DBICTL_REG)
#endif

#define DDRC_DBICTL_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DBICTL_OFFSET))
#define DDRC_DBICTL_VAL  PREFIX_VAL(DDRC_DBICTL_REG)

/* FIELDS: */

/* dm_en */

#ifndef DDRC_REGS_DBICTL_DM_EN_POS
#define DDRC_REGS_DBICTL_DM_EN_POS      0
#endif

#ifndef DDRC_REGS_DBICTL_DM_EN_LEN
#define DDRC_REGS_DBICTL_DM_EN_LEN      1
#endif

#if defined(_V1) && !defined(DBICTL_DM_EN_R)
#define DBICTL_DM_EN_R        GetGroupBits32( (DDRC_DBICTL_VAL),DDRC_REGS_DBICTL_DM_EN_POS, DDRC_REGS_DBICTL_DM_EN_LEN)
#endif

#if defined(_V1) && !defined(DBICTL_DM_EN_W)
#define DBICTL_DM_EN_W(value) SetGroupBits32( (DDRC_DBICTL_VAL),DDRC_REGS_DBICTL_DM_EN_POS, DDRC_REGS_DBICTL_DM_EN_LEN,value)
#endif

#define DDRC_DBICTL_DM_EN_R        GetGroupBits32( (DDRC_DBICTL_VAL),DDRC_REGS_DBICTL_DM_EN_POS, DDRC_REGS_DBICTL_DM_EN_LEN)

#define DDRC_DBICTL_DM_EN_W(value) SetGroupBits32( (DDRC_DBICTL_VAL),DDRC_REGS_DBICTL_DM_EN_POS, DDRC_REGS_DBICTL_DM_EN_LEN,value)


/* wr_dbi_en */

#ifndef DDRC_REGS_DBICTL_WR_DBI_EN_POS
#define DDRC_REGS_DBICTL_WR_DBI_EN_POS      1
#endif

#ifndef DDRC_REGS_DBICTL_WR_DBI_EN_LEN
#define DDRC_REGS_DBICTL_WR_DBI_EN_LEN      1
#endif

#if defined(_V1) && !defined(DBICTL_WR_DBI_EN_R)
#define DBICTL_WR_DBI_EN_R        GetGroupBits32( (DDRC_DBICTL_VAL),DDRC_REGS_DBICTL_WR_DBI_EN_POS, DDRC_REGS_DBICTL_WR_DBI_EN_LEN)
#endif

#if defined(_V1) && !defined(DBICTL_WR_DBI_EN_W)
#define DBICTL_WR_DBI_EN_W(value) SetGroupBits32( (DDRC_DBICTL_VAL),DDRC_REGS_DBICTL_WR_DBI_EN_POS, DDRC_REGS_DBICTL_WR_DBI_EN_LEN,value)
#endif

#define DDRC_DBICTL_WR_DBI_EN_R        GetGroupBits32( (DDRC_DBICTL_VAL),DDRC_REGS_DBICTL_WR_DBI_EN_POS, DDRC_REGS_DBICTL_WR_DBI_EN_LEN)

#define DDRC_DBICTL_WR_DBI_EN_W(value) SetGroupBits32( (DDRC_DBICTL_VAL),DDRC_REGS_DBICTL_WR_DBI_EN_POS, DDRC_REGS_DBICTL_WR_DBI_EN_LEN,value)


/* rd_dbi_en */

#ifndef DDRC_REGS_DBICTL_RD_DBI_EN_POS
#define DDRC_REGS_DBICTL_RD_DBI_EN_POS      2
#endif

#ifndef DDRC_REGS_DBICTL_RD_DBI_EN_LEN
#define DDRC_REGS_DBICTL_RD_DBI_EN_LEN      1
#endif

#if defined(_V1) && !defined(DBICTL_RD_DBI_EN_R)
#define DBICTL_RD_DBI_EN_R        GetGroupBits32( (DDRC_DBICTL_VAL),DDRC_REGS_DBICTL_RD_DBI_EN_POS, DDRC_REGS_DBICTL_RD_DBI_EN_LEN)
#endif

#if defined(_V1) && !defined(DBICTL_RD_DBI_EN_W)
#define DBICTL_RD_DBI_EN_W(value) SetGroupBits32( (DDRC_DBICTL_VAL),DDRC_REGS_DBICTL_RD_DBI_EN_POS, DDRC_REGS_DBICTL_RD_DBI_EN_LEN,value)
#endif

#define DDRC_DBICTL_RD_DBI_EN_R        GetGroupBits32( (DDRC_DBICTL_VAL),DDRC_REGS_DBICTL_RD_DBI_EN_POS, DDRC_REGS_DBICTL_RD_DBI_EN_LEN)

#define DDRC_DBICTL_RD_DBI_EN_W(value) SetGroupBits32( (DDRC_DBICTL_VAL),DDRC_REGS_DBICTL_RD_DBI_EN_POS, DDRC_REGS_DBICTL_RD_DBI_EN_LEN,value)


/* REGISTER: DFIPHYMSTR */

#if defined(_V1) && !defined(DFIPHYMSTR_OFFSET)
#define DFIPHYMSTR_OFFSET 0x1c4
#endif

#if !defined(DDRC_REGS_DFIPHYMSTR_OFFSET)
#define DDRC_REGS_DFIPHYMSTR_OFFSET 0x1c4
#endif

#if defined(_V1) && !defined(DFIPHYMSTR_REG)
#define DFIPHYMSTR_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFIPHYMSTR_OFFSET))
#endif

#if defined(_V1) && !defined(DFIPHYMSTR_VAL)
#define DFIPHYMSTR_VAL  PREFIX_VAL(DFIPHYMSTR_REG)
#endif

#define DDRC_DFIPHYMSTR_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DFIPHYMSTR_OFFSET))
#define DDRC_DFIPHYMSTR_VAL  PREFIX_VAL(DDRC_DFIPHYMSTR_REG)

/* FIELDS: */

/* dfi_phymstr_en */

#ifndef DDRC_REGS_DFIPHYMSTR_DFI_PHYMSTR_EN_POS
#define DDRC_REGS_DFIPHYMSTR_DFI_PHYMSTR_EN_POS      0
#endif

#ifndef DDRC_REGS_DFIPHYMSTR_DFI_PHYMSTR_EN_LEN
#define DDRC_REGS_DFIPHYMSTR_DFI_PHYMSTR_EN_LEN      1
#endif

#if defined(_V1) && !defined(DFIPHYMSTR_DFI_PHYMSTR_EN_R)
#define DFIPHYMSTR_DFI_PHYMSTR_EN_R        GetGroupBits32( (DDRC_DFIPHYMSTR_VAL),DDRC_REGS_DFIPHYMSTR_DFI_PHYMSTR_EN_POS, DDRC_REGS_DFIPHYMSTR_DFI_PHYMSTR_EN_LEN)
#endif

#if defined(_V1) && !defined(DFIPHYMSTR_DFI_PHYMSTR_EN_W)
#define DFIPHYMSTR_DFI_PHYMSTR_EN_W(value) SetGroupBits32( (DDRC_DFIPHYMSTR_VAL),DDRC_REGS_DFIPHYMSTR_DFI_PHYMSTR_EN_POS, DDRC_REGS_DFIPHYMSTR_DFI_PHYMSTR_EN_LEN,value)
#endif

#define DDRC_DFIPHYMSTR_DFI_PHYMSTR_EN_R        GetGroupBits32( (DDRC_DFIPHYMSTR_VAL),DDRC_REGS_DFIPHYMSTR_DFI_PHYMSTR_EN_POS, DDRC_REGS_DFIPHYMSTR_DFI_PHYMSTR_EN_LEN)

#define DDRC_DFIPHYMSTR_DFI_PHYMSTR_EN_W(value) SetGroupBits32( (DDRC_DFIPHYMSTR_VAL),DDRC_REGS_DFIPHYMSTR_DFI_PHYMSTR_EN_POS, DDRC_REGS_DFIPHYMSTR_DFI_PHYMSTR_EN_LEN,value)


/* REGISTER: DERATEEN */

#if defined(_V1) && !defined(DERATEEN_OFFSET)
#define DERATEEN_OFFSET 0x20
#endif

#if !defined(DDRC_REGS_DERATEEN_OFFSET)
#define DDRC_REGS_DERATEEN_OFFSET 0x20
#endif

#if defined(_V1) && !defined(DERATEEN_REG)
#define DERATEEN_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DERATEEN_OFFSET))
#endif

#if defined(_V1) && !defined(DERATEEN_VAL)
#define DERATEEN_VAL  PREFIX_VAL(DERATEEN_REG)
#endif

#define DDRC_DERATEEN_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DERATEEN_OFFSET))
#define DDRC_DERATEEN_VAL  PREFIX_VAL(DDRC_DERATEEN_REG)

/* FIELDS: */

/* derate_enable */

#ifndef DDRC_REGS_DERATEEN_DERATE_ENABLE_POS
#define DDRC_REGS_DERATEEN_DERATE_ENABLE_POS      0
#endif

#ifndef DDRC_REGS_DERATEEN_DERATE_ENABLE_LEN
#define DDRC_REGS_DERATEEN_DERATE_ENABLE_LEN      1
#endif

#if defined(_V1) && !defined(DERATEEN_DERATE_ENABLE_R)
#define DERATEEN_DERATE_ENABLE_R        GetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_DERATE_ENABLE_POS, DDRC_REGS_DERATEEN_DERATE_ENABLE_LEN)
#endif

#if defined(_V1) && !defined(DERATEEN_DERATE_ENABLE_W)
#define DERATEEN_DERATE_ENABLE_W(value) SetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_DERATE_ENABLE_POS, DDRC_REGS_DERATEEN_DERATE_ENABLE_LEN,value)
#endif

#define DDRC_DERATEEN_DERATE_ENABLE_R        GetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_DERATE_ENABLE_POS, DDRC_REGS_DERATEEN_DERATE_ENABLE_LEN)

#define DDRC_DERATEEN_DERATE_ENABLE_W(value) SetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_DERATE_ENABLE_POS, DDRC_REGS_DERATEEN_DERATE_ENABLE_LEN,value)


/* derate_value */

#ifndef DDRC_REGS_DERATEEN_DERATE_VALUE_POS
#define DDRC_REGS_DERATEEN_DERATE_VALUE_POS      1
#endif

#ifndef DDRC_REGS_DERATEEN_DERATE_VALUE_LEN
#define DDRC_REGS_DERATEEN_DERATE_VALUE_LEN      2
#endif

#if defined(_V1) && !defined(DERATEEN_DERATE_VALUE_R)
#define DERATEEN_DERATE_VALUE_R        GetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_DERATE_VALUE_POS, DDRC_REGS_DERATEEN_DERATE_VALUE_LEN)
#endif

#if defined(_V1) && !defined(DERATEEN_DERATE_VALUE_W)
#define DERATEEN_DERATE_VALUE_W(value) SetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_DERATE_VALUE_POS, DDRC_REGS_DERATEEN_DERATE_VALUE_LEN,value)
#endif

#define DDRC_DERATEEN_DERATE_VALUE_R        GetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_DERATE_VALUE_POS, DDRC_REGS_DERATEEN_DERATE_VALUE_LEN)

#define DDRC_DERATEEN_DERATE_VALUE_W(value) SetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_DERATE_VALUE_POS, DDRC_REGS_DERATEEN_DERATE_VALUE_LEN,value)


/* derate_byte */

#ifndef DDRC_REGS_DERATEEN_DERATE_BYTE_POS
#define DDRC_REGS_DERATEEN_DERATE_BYTE_POS      4
#endif

#ifndef DDRC_REGS_DERATEEN_DERATE_BYTE_LEN
#define DDRC_REGS_DERATEEN_DERATE_BYTE_LEN      4
#endif

#if defined(_V1) && !defined(DERATEEN_DERATE_BYTE_R)
#define DERATEEN_DERATE_BYTE_R        GetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_DERATE_BYTE_POS, DDRC_REGS_DERATEEN_DERATE_BYTE_LEN)
#endif

#if defined(_V1) && !defined(DERATEEN_DERATE_BYTE_W)
#define DERATEEN_DERATE_BYTE_W(value) SetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_DERATE_BYTE_POS, DDRC_REGS_DERATEEN_DERATE_BYTE_LEN,value)
#endif

#define DDRC_DERATEEN_DERATE_BYTE_R        GetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_DERATE_BYTE_POS, DDRC_REGS_DERATEEN_DERATE_BYTE_LEN)

#define DDRC_DERATEEN_DERATE_BYTE_W(value) SetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_DERATE_BYTE_POS, DDRC_REGS_DERATEEN_DERATE_BYTE_LEN,value)


/* rc_derate_value */

#ifndef DDRC_REGS_DERATEEN_RC_DERATE_VALUE_POS
#define DDRC_REGS_DERATEEN_RC_DERATE_VALUE_POS      8
#endif

#ifndef DDRC_REGS_DERATEEN_RC_DERATE_VALUE_LEN
#define DDRC_REGS_DERATEEN_RC_DERATE_VALUE_LEN      3
#endif

#if defined(_V1) && !defined(DERATEEN_RC_DERATE_VALUE_R)
#define DERATEEN_RC_DERATE_VALUE_R        GetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_RC_DERATE_VALUE_POS, DDRC_REGS_DERATEEN_RC_DERATE_VALUE_LEN)
#endif

#if defined(_V1) && !defined(DERATEEN_RC_DERATE_VALUE_W)
#define DERATEEN_RC_DERATE_VALUE_W(value) SetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_RC_DERATE_VALUE_POS, DDRC_REGS_DERATEEN_RC_DERATE_VALUE_LEN,value)
#endif

#define DDRC_DERATEEN_RC_DERATE_VALUE_R        GetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_RC_DERATE_VALUE_POS, DDRC_REGS_DERATEEN_RC_DERATE_VALUE_LEN)

#define DDRC_DERATEEN_RC_DERATE_VALUE_W(value) SetGroupBits32( (DDRC_DERATEEN_VAL),DDRC_REGS_DERATEEN_RC_DERATE_VALUE_POS, DDRC_REGS_DERATEEN_RC_DERATE_VALUE_LEN,value)


/* REGISTER: ADDRMAP1 */

#if defined(_V1) && !defined(ADDRMAP1_OFFSET)
#define ADDRMAP1_OFFSET 0x204
#endif

#if !defined(DDRC_REGS_ADDRMAP1_OFFSET)
#define DDRC_REGS_ADDRMAP1_OFFSET 0x204
#endif

#if defined(_V1) && !defined(ADDRMAP1_REG)
#define ADDRMAP1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP1_OFFSET))
#endif

#if defined(_V1) && !defined(ADDRMAP1_VAL)
#define ADDRMAP1_VAL  PREFIX_VAL(ADDRMAP1_REG)
#endif

#define DDRC_ADDRMAP1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP1_OFFSET))
#define DDRC_ADDRMAP1_VAL  PREFIX_VAL(DDRC_ADDRMAP1_REG)

/* FIELDS: */

/* addrmap_bank_b0 */

#ifndef DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B0_POS
#define DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B0_POS      0
#endif

#ifndef DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B0_LEN
#define DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B0_LEN      6
#endif

#if defined(_V1) && !defined(ADDRMAP1_ADDRMAP_BANK_B0_R)
#define ADDRMAP1_ADDRMAP_BANK_B0_R        GetGroupBits32( (DDRC_ADDRMAP1_VAL),DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B0_POS, DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B0_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP1_ADDRMAP_BANK_B0_W)
#define ADDRMAP1_ADDRMAP_BANK_B0_W(value) SetGroupBits32( (DDRC_ADDRMAP1_VAL),DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B0_POS, DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B0_LEN,value)
#endif

#define DDRC_ADDRMAP1_ADDRMAP_BANK_B0_R        GetGroupBits32( (DDRC_ADDRMAP1_VAL),DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B0_POS, DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B0_LEN)

#define DDRC_ADDRMAP1_ADDRMAP_BANK_B0_W(value) SetGroupBits32( (DDRC_ADDRMAP1_VAL),DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B0_POS, DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B0_LEN,value)


/* addrmap_bank_b1 */

#ifndef DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B1_POS
#define DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B1_POS      8
#endif

#ifndef DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B1_LEN
#define DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B1_LEN      6
#endif

#if defined(_V1) && !defined(ADDRMAP1_ADDRMAP_BANK_B1_R)
#define ADDRMAP1_ADDRMAP_BANK_B1_R        GetGroupBits32( (DDRC_ADDRMAP1_VAL),DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B1_POS, DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B1_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP1_ADDRMAP_BANK_B1_W)
#define ADDRMAP1_ADDRMAP_BANK_B1_W(value) SetGroupBits32( (DDRC_ADDRMAP1_VAL),DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B1_POS, DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B1_LEN,value)
#endif

#define DDRC_ADDRMAP1_ADDRMAP_BANK_B1_R        GetGroupBits32( (DDRC_ADDRMAP1_VAL),DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B1_POS, DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B1_LEN)

#define DDRC_ADDRMAP1_ADDRMAP_BANK_B1_W(value) SetGroupBits32( (DDRC_ADDRMAP1_VAL),DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B1_POS, DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B1_LEN,value)


/* addrmap_bank_b2 */

#ifndef DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B2_POS
#define DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B2_POS      16
#endif

#ifndef DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B2_LEN
#define DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B2_LEN      6
#endif

#if defined(_V1) && !defined(ADDRMAP1_ADDRMAP_BANK_B2_R)
#define ADDRMAP1_ADDRMAP_BANK_B2_R        GetGroupBits32( (DDRC_ADDRMAP1_VAL),DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B2_POS, DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B2_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP1_ADDRMAP_BANK_B2_W)
#define ADDRMAP1_ADDRMAP_BANK_B2_W(value) SetGroupBits32( (DDRC_ADDRMAP1_VAL),DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B2_POS, DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B2_LEN,value)
#endif

#define DDRC_ADDRMAP1_ADDRMAP_BANK_B2_R        GetGroupBits32( (DDRC_ADDRMAP1_VAL),DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B2_POS, DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B2_LEN)

#define DDRC_ADDRMAP1_ADDRMAP_BANK_B2_W(value) SetGroupBits32( (DDRC_ADDRMAP1_VAL),DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B2_POS, DDRC_REGS_ADDRMAP1_ADDRMAP_BANK_B2_LEN,value)


/* REGISTER: ADDRMAP2 */

#if defined(_V1) && !defined(ADDRMAP2_OFFSET)
#define ADDRMAP2_OFFSET 0x208
#endif

#if !defined(DDRC_REGS_ADDRMAP2_OFFSET)
#define DDRC_REGS_ADDRMAP2_OFFSET 0x208
#endif

#if defined(_V1) && !defined(ADDRMAP2_REG)
#define ADDRMAP2_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP2_OFFSET))
#endif

#if defined(_V1) && !defined(ADDRMAP2_VAL)
#define ADDRMAP2_VAL  PREFIX_VAL(ADDRMAP2_REG)
#endif

#define DDRC_ADDRMAP2_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP2_OFFSET))
#define DDRC_ADDRMAP2_VAL  PREFIX_VAL(DDRC_ADDRMAP2_REG)

/* FIELDS: */

/* addrmap_col_b2 */

#ifndef DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B2_POS
#define DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B2_POS      0
#endif

#ifndef DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B2_LEN
#define DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B2_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP2_ADDRMAP_COL_B2_R)
#define ADDRMAP2_ADDRMAP_COL_B2_R        GetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B2_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B2_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP2_ADDRMAP_COL_B2_W)
#define ADDRMAP2_ADDRMAP_COL_B2_W(value) SetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B2_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B2_LEN,value)
#endif

#define DDRC_ADDRMAP2_ADDRMAP_COL_B2_R        GetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B2_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B2_LEN)

#define DDRC_ADDRMAP2_ADDRMAP_COL_B2_W(value) SetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B2_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B2_LEN,value)


/* addrmap_col_b3 */

#ifndef DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B3_POS
#define DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B3_POS      8
#endif

#ifndef DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B3_LEN
#define DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B3_LEN      5
#endif

#if defined(_V1) && !defined(ADDRMAP2_ADDRMAP_COL_B3_R)
#define ADDRMAP2_ADDRMAP_COL_B3_R        GetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B3_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B3_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP2_ADDRMAP_COL_B3_W)
#define ADDRMAP2_ADDRMAP_COL_B3_W(value) SetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B3_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B3_LEN,value)
#endif

#define DDRC_ADDRMAP2_ADDRMAP_COL_B3_R        GetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B3_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B3_LEN)

#define DDRC_ADDRMAP2_ADDRMAP_COL_B3_W(value) SetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B3_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B3_LEN,value)


/* addrmap_col_b4 */

#ifndef DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B4_POS
#define DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B4_POS      16
#endif

#ifndef DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B4_LEN
#define DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B4_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP2_ADDRMAP_COL_B4_R)
#define ADDRMAP2_ADDRMAP_COL_B4_R        GetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B4_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B4_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP2_ADDRMAP_COL_B4_W)
#define ADDRMAP2_ADDRMAP_COL_B4_W(value) SetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B4_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B4_LEN,value)
#endif

#define DDRC_ADDRMAP2_ADDRMAP_COL_B4_R        GetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B4_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B4_LEN)

#define DDRC_ADDRMAP2_ADDRMAP_COL_B4_W(value) SetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B4_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B4_LEN,value)


/* addrmap_col_b5 */

#ifndef DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B5_POS
#define DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B5_POS      24
#endif

#ifndef DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B5_LEN
#define DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B5_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP2_ADDRMAP_COL_B5_R)
#define ADDRMAP2_ADDRMAP_COL_B5_R        GetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B5_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B5_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP2_ADDRMAP_COL_B5_W)
#define ADDRMAP2_ADDRMAP_COL_B5_W(value) SetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B5_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B5_LEN,value)
#endif

#define DDRC_ADDRMAP2_ADDRMAP_COL_B5_R        GetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B5_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B5_LEN)

#define DDRC_ADDRMAP2_ADDRMAP_COL_B5_W(value) SetGroupBits32( (DDRC_ADDRMAP2_VAL),DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B5_POS, DDRC_REGS_ADDRMAP2_ADDRMAP_COL_B5_LEN,value)


/* REGISTER: ADDRMAP3 */

#if defined(_V1) && !defined(ADDRMAP3_OFFSET)
#define ADDRMAP3_OFFSET 0x20c
#endif

#if !defined(DDRC_REGS_ADDRMAP3_OFFSET)
#define DDRC_REGS_ADDRMAP3_OFFSET 0x20c
#endif

#if defined(_V1) && !defined(ADDRMAP3_REG)
#define ADDRMAP3_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP3_OFFSET))
#endif

#if defined(_V1) && !defined(ADDRMAP3_VAL)
#define ADDRMAP3_VAL  PREFIX_VAL(ADDRMAP3_REG)
#endif

#define DDRC_ADDRMAP3_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP3_OFFSET))
#define DDRC_ADDRMAP3_VAL  PREFIX_VAL(DDRC_ADDRMAP3_REG)

/* FIELDS: */

/* addrmap_col_b6 */

#ifndef DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B6_POS
#define DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B6_POS      0
#endif

#ifndef DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B6_LEN
#define DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B6_LEN      5
#endif

#if defined(_V1) && !defined(ADDRMAP3_ADDRMAP_COL_B6_R)
#define ADDRMAP3_ADDRMAP_COL_B6_R        GetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B6_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B6_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP3_ADDRMAP_COL_B6_W)
#define ADDRMAP3_ADDRMAP_COL_B6_W(value) SetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B6_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B6_LEN,value)
#endif

#define DDRC_ADDRMAP3_ADDRMAP_COL_B6_R        GetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B6_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B6_LEN)

#define DDRC_ADDRMAP3_ADDRMAP_COL_B6_W(value) SetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B6_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B6_LEN,value)


/* addrmap_col_b7 */

#ifndef DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B7_POS
#define DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B7_POS      8
#endif

#ifndef DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B7_LEN
#define DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B7_LEN      5
#endif

#if defined(_V1) && !defined(ADDRMAP3_ADDRMAP_COL_B7_R)
#define ADDRMAP3_ADDRMAP_COL_B7_R        GetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B7_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B7_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP3_ADDRMAP_COL_B7_W)
#define ADDRMAP3_ADDRMAP_COL_B7_W(value) SetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B7_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B7_LEN,value)
#endif

#define DDRC_ADDRMAP3_ADDRMAP_COL_B7_R        GetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B7_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B7_LEN)

#define DDRC_ADDRMAP3_ADDRMAP_COL_B7_W(value) SetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B7_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B7_LEN,value)


/* addrmap_col_b8 */

#ifndef DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B8_POS
#define DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B8_POS      16
#endif

#ifndef DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B8_LEN
#define DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B8_LEN      5
#endif

#if defined(_V1) && !defined(ADDRMAP3_ADDRMAP_COL_B8_R)
#define ADDRMAP3_ADDRMAP_COL_B8_R        GetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B8_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B8_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP3_ADDRMAP_COL_B8_W)
#define ADDRMAP3_ADDRMAP_COL_B8_W(value) SetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B8_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B8_LEN,value)
#endif

#define DDRC_ADDRMAP3_ADDRMAP_COL_B8_R        GetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B8_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B8_LEN)

#define DDRC_ADDRMAP3_ADDRMAP_COL_B8_W(value) SetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B8_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B8_LEN,value)


/* addrmap_col_b9 */

#ifndef DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B9_POS
#define DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B9_POS      24
#endif

#ifndef DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B9_LEN
#define DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B9_LEN      5
#endif

#if defined(_V1) && !defined(ADDRMAP3_ADDRMAP_COL_B9_R)
#define ADDRMAP3_ADDRMAP_COL_B9_R        GetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B9_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B9_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP3_ADDRMAP_COL_B9_W)
#define ADDRMAP3_ADDRMAP_COL_B9_W(value) SetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B9_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B9_LEN,value)
#endif

#define DDRC_ADDRMAP3_ADDRMAP_COL_B9_R        GetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B9_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B9_LEN)

#define DDRC_ADDRMAP3_ADDRMAP_COL_B9_W(value) SetGroupBits32( (DDRC_ADDRMAP3_VAL),DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B9_POS, DDRC_REGS_ADDRMAP3_ADDRMAP_COL_B9_LEN,value)


/* REGISTER: ADDRMAP4 */

#if defined(_V1) && !defined(ADDRMAP4_OFFSET)
#define ADDRMAP4_OFFSET 0x210
#endif

#if !defined(DDRC_REGS_ADDRMAP4_OFFSET)
#define DDRC_REGS_ADDRMAP4_OFFSET 0x210
#endif

#if defined(_V1) && !defined(ADDRMAP4_REG)
#define ADDRMAP4_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP4_OFFSET))
#endif

#if defined(_V1) && !defined(ADDRMAP4_VAL)
#define ADDRMAP4_VAL  PREFIX_VAL(ADDRMAP4_REG)
#endif

#define DDRC_ADDRMAP4_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP4_OFFSET))
#define DDRC_ADDRMAP4_VAL  PREFIX_VAL(DDRC_ADDRMAP4_REG)

/* FIELDS: */

/* addrmap_col_b10 */

#ifndef DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B10_POS
#define DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B10_POS      0
#endif

#ifndef DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B10_LEN
#define DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B10_LEN      5
#endif

#if defined(_V1) && !defined(ADDRMAP4_ADDRMAP_COL_B10_R)
#define ADDRMAP4_ADDRMAP_COL_B10_R        GetGroupBits32( (DDRC_ADDRMAP4_VAL),DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B10_POS, DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B10_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP4_ADDRMAP_COL_B10_W)
#define ADDRMAP4_ADDRMAP_COL_B10_W(value) SetGroupBits32( (DDRC_ADDRMAP4_VAL),DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B10_POS, DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B10_LEN,value)
#endif

#define DDRC_ADDRMAP4_ADDRMAP_COL_B10_R        GetGroupBits32( (DDRC_ADDRMAP4_VAL),DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B10_POS, DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B10_LEN)

#define DDRC_ADDRMAP4_ADDRMAP_COL_B10_W(value) SetGroupBits32( (DDRC_ADDRMAP4_VAL),DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B10_POS, DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B10_LEN,value)


/* addrmap_col_b11 */

#ifndef DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B11_POS
#define DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B11_POS      8
#endif

#ifndef DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B11_LEN
#define DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B11_LEN      5
#endif

#if defined(_V1) && !defined(ADDRMAP4_ADDRMAP_COL_B11_R)
#define ADDRMAP4_ADDRMAP_COL_B11_R        GetGroupBits32( (DDRC_ADDRMAP4_VAL),DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B11_POS, DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B11_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP4_ADDRMAP_COL_B11_W)
#define ADDRMAP4_ADDRMAP_COL_B11_W(value) SetGroupBits32( (DDRC_ADDRMAP4_VAL),DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B11_POS, DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B11_LEN,value)
#endif

#define DDRC_ADDRMAP4_ADDRMAP_COL_B11_R        GetGroupBits32( (DDRC_ADDRMAP4_VAL),DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B11_POS, DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B11_LEN)

#define DDRC_ADDRMAP4_ADDRMAP_COL_B11_W(value) SetGroupBits32( (DDRC_ADDRMAP4_VAL),DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B11_POS, DDRC_REGS_ADDRMAP4_ADDRMAP_COL_B11_LEN,value)


/* REGISTER: ADDRMAP5 */

#if defined(_V1) && !defined(ADDRMAP5_OFFSET)
#define ADDRMAP5_OFFSET 0x214
#endif

#if !defined(DDRC_REGS_ADDRMAP5_OFFSET)
#define DDRC_REGS_ADDRMAP5_OFFSET 0x214
#endif

#if defined(_V1) && !defined(ADDRMAP5_REG)
#define ADDRMAP5_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP5_OFFSET))
#endif

#if defined(_V1) && !defined(ADDRMAP5_VAL)
#define ADDRMAP5_VAL  PREFIX_VAL(ADDRMAP5_REG)
#endif

#define DDRC_ADDRMAP5_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP5_OFFSET))
#define DDRC_ADDRMAP5_VAL  PREFIX_VAL(DDRC_ADDRMAP5_REG)

/* FIELDS: */

/* addrmap_row_b0 */

#ifndef DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B0_POS
#define DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B0_POS      0
#endif

#ifndef DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B0_LEN
#define DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B0_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP5_ADDRMAP_ROW_B0_R)
#define ADDRMAP5_ADDRMAP_ROW_B0_R        GetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B0_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B0_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP5_ADDRMAP_ROW_B0_W)
#define ADDRMAP5_ADDRMAP_ROW_B0_W(value) SetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B0_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B0_LEN,value)
#endif

#define DDRC_ADDRMAP5_ADDRMAP_ROW_B0_R        GetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B0_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B0_LEN)

#define DDRC_ADDRMAP5_ADDRMAP_ROW_B0_W(value) SetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B0_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B0_LEN,value)


/* addrmap_row_b1 */

#ifndef DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B1_POS
#define DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B1_POS      8
#endif

#ifndef DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B1_LEN
#define DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B1_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP5_ADDRMAP_ROW_B1_R)
#define ADDRMAP5_ADDRMAP_ROW_B1_R        GetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B1_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B1_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP5_ADDRMAP_ROW_B1_W)
#define ADDRMAP5_ADDRMAP_ROW_B1_W(value) SetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B1_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B1_LEN,value)
#endif

#define DDRC_ADDRMAP5_ADDRMAP_ROW_B1_R        GetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B1_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B1_LEN)

#define DDRC_ADDRMAP5_ADDRMAP_ROW_B1_W(value) SetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B1_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B1_LEN,value)


/* addrmap_row_b2_10 */

#ifndef DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B2_10_POS
#define DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B2_10_POS      16
#endif

#ifndef DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B2_10_LEN
#define DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B2_10_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP5_ADDRMAP_ROW_B2_10_R)
#define ADDRMAP5_ADDRMAP_ROW_B2_10_R        GetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B2_10_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B2_10_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP5_ADDRMAP_ROW_B2_10_W)
#define ADDRMAP5_ADDRMAP_ROW_B2_10_W(value) SetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B2_10_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B2_10_LEN,value)
#endif

#define DDRC_ADDRMAP5_ADDRMAP_ROW_B2_10_R        GetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B2_10_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B2_10_LEN)

#define DDRC_ADDRMAP5_ADDRMAP_ROW_B2_10_W(value) SetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B2_10_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B2_10_LEN,value)


/* addrmap_row_b11 */

#ifndef DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B11_POS
#define DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B11_POS      24
#endif

#ifndef DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B11_LEN
#define DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B11_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP5_ADDRMAP_ROW_B11_R)
#define ADDRMAP5_ADDRMAP_ROW_B11_R        GetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B11_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B11_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP5_ADDRMAP_ROW_B11_W)
#define ADDRMAP5_ADDRMAP_ROW_B11_W(value) SetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B11_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B11_LEN,value)
#endif

#define DDRC_ADDRMAP5_ADDRMAP_ROW_B11_R        GetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B11_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B11_LEN)

#define DDRC_ADDRMAP5_ADDRMAP_ROW_B11_W(value) SetGroupBits32( (DDRC_ADDRMAP5_VAL),DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B11_POS, DDRC_REGS_ADDRMAP5_ADDRMAP_ROW_B11_LEN,value)


/* REGISTER: ADDRMAP6 */

#if defined(_V1) && !defined(ADDRMAP6_OFFSET)
#define ADDRMAP6_OFFSET 0x218
#endif

#if !defined(DDRC_REGS_ADDRMAP6_OFFSET)
#define DDRC_REGS_ADDRMAP6_OFFSET 0x218
#endif

#if defined(_V1) && !defined(ADDRMAP6_REG)
#define ADDRMAP6_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP6_OFFSET))
#endif

#if defined(_V1) && !defined(ADDRMAP6_VAL)
#define ADDRMAP6_VAL  PREFIX_VAL(ADDRMAP6_REG)
#endif

#define DDRC_ADDRMAP6_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP6_OFFSET))
#define DDRC_ADDRMAP6_VAL  PREFIX_VAL(DDRC_ADDRMAP6_REG)

/* FIELDS: */

/* addrmap_row_b12 */

#ifndef DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B12_POS
#define DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B12_POS      0
#endif

#ifndef DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B12_LEN
#define DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B12_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP6_ADDRMAP_ROW_B12_R)
#define ADDRMAP6_ADDRMAP_ROW_B12_R        GetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B12_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B12_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP6_ADDRMAP_ROW_B12_W)
#define ADDRMAP6_ADDRMAP_ROW_B12_W(value) SetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B12_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B12_LEN,value)
#endif

#define DDRC_ADDRMAP6_ADDRMAP_ROW_B12_R        GetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B12_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B12_LEN)

#define DDRC_ADDRMAP6_ADDRMAP_ROW_B12_W(value) SetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B12_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B12_LEN,value)


/* addrmap_row_b13 */

#ifndef DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B13_POS
#define DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B13_POS      8
#endif

#ifndef DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B13_LEN
#define DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B13_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP6_ADDRMAP_ROW_B13_R)
#define ADDRMAP6_ADDRMAP_ROW_B13_R        GetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B13_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B13_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP6_ADDRMAP_ROW_B13_W)
#define ADDRMAP6_ADDRMAP_ROW_B13_W(value) SetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B13_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B13_LEN,value)
#endif

#define DDRC_ADDRMAP6_ADDRMAP_ROW_B13_R        GetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B13_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B13_LEN)

#define DDRC_ADDRMAP6_ADDRMAP_ROW_B13_W(value) SetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B13_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B13_LEN,value)


/* addrmap_row_b14 */

#ifndef DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B14_POS
#define DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B14_POS      16
#endif

#ifndef DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B14_LEN
#define DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B14_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP6_ADDRMAP_ROW_B14_R)
#define ADDRMAP6_ADDRMAP_ROW_B14_R        GetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B14_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B14_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP6_ADDRMAP_ROW_B14_W)
#define ADDRMAP6_ADDRMAP_ROW_B14_W(value) SetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B14_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B14_LEN,value)
#endif

#define DDRC_ADDRMAP6_ADDRMAP_ROW_B14_R        GetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B14_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B14_LEN)

#define DDRC_ADDRMAP6_ADDRMAP_ROW_B14_W(value) SetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B14_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B14_LEN,value)


/* addrmap_row_b15 */

#ifndef DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B15_POS
#define DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B15_POS      24
#endif

#ifndef DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B15_LEN
#define DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B15_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP6_ADDRMAP_ROW_B15_R)
#define ADDRMAP6_ADDRMAP_ROW_B15_R        GetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B15_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B15_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP6_ADDRMAP_ROW_B15_W)
#define ADDRMAP6_ADDRMAP_ROW_B15_W(value) SetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B15_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B15_LEN,value)
#endif

#define DDRC_ADDRMAP6_ADDRMAP_ROW_B15_R        GetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B15_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B15_LEN)

#define DDRC_ADDRMAP6_ADDRMAP_ROW_B15_W(value) SetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B15_POS, DDRC_REGS_ADDRMAP6_ADDRMAP_ROW_B15_LEN,value)


/* lpddr4_6gb_12gb_24gb */

#ifndef DDRC_REGS_ADDRMAP6_LPDDR4_6GB_12GB_24GB_POS
#define DDRC_REGS_ADDRMAP6_LPDDR4_6GB_12GB_24GB_POS      29
#endif

#ifndef DDRC_REGS_ADDRMAP6_LPDDR4_6GB_12GB_24GB_LEN
#define DDRC_REGS_ADDRMAP6_LPDDR4_6GB_12GB_24GB_LEN      2
#endif

#if defined(_V1) && !defined(ADDRMAP6_LPDDR4_6GB_12GB_24GB_R)
#define ADDRMAP6_LPDDR4_6GB_12GB_24GB_R        GetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_LPDDR4_6GB_12GB_24GB_POS, DDRC_REGS_ADDRMAP6_LPDDR4_6GB_12GB_24GB_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP6_LPDDR4_6GB_12GB_24GB_W)
#define ADDRMAP6_LPDDR4_6GB_12GB_24GB_W(value) SetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_LPDDR4_6GB_12GB_24GB_POS, DDRC_REGS_ADDRMAP6_LPDDR4_6GB_12GB_24GB_LEN,value)
#endif

#define DDRC_ADDRMAP6_LPDDR4_6GB_12GB_24GB_R        GetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_LPDDR4_6GB_12GB_24GB_POS, DDRC_REGS_ADDRMAP6_LPDDR4_6GB_12GB_24GB_LEN)

#define DDRC_ADDRMAP6_LPDDR4_6GB_12GB_24GB_W(value) SetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_LPDDR4_6GB_12GB_24GB_POS, DDRC_REGS_ADDRMAP6_LPDDR4_6GB_12GB_24GB_LEN,value)


/* lpddr3_6gb_12gb */

#ifndef DDRC_REGS_ADDRMAP6_LPDDR3_6GB_12GB_POS
#define DDRC_REGS_ADDRMAP6_LPDDR3_6GB_12GB_POS      31
#endif

#ifndef DDRC_REGS_ADDRMAP6_LPDDR3_6GB_12GB_LEN
#define DDRC_REGS_ADDRMAP6_LPDDR3_6GB_12GB_LEN      1
#endif

#if defined(_V1) && !defined(ADDRMAP6_LPDDR3_6GB_12GB_R)
#define ADDRMAP6_LPDDR3_6GB_12GB_R        GetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_LPDDR3_6GB_12GB_POS, DDRC_REGS_ADDRMAP6_LPDDR3_6GB_12GB_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP6_LPDDR3_6GB_12GB_W)
#define ADDRMAP6_LPDDR3_6GB_12GB_W(value) SetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_LPDDR3_6GB_12GB_POS, DDRC_REGS_ADDRMAP6_LPDDR3_6GB_12GB_LEN,value)
#endif

#define DDRC_ADDRMAP6_LPDDR3_6GB_12GB_R        GetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_LPDDR3_6GB_12GB_POS, DDRC_REGS_ADDRMAP6_LPDDR3_6GB_12GB_LEN)

#define DDRC_ADDRMAP6_LPDDR3_6GB_12GB_W(value) SetGroupBits32( (DDRC_ADDRMAP6_VAL),DDRC_REGS_ADDRMAP6_LPDDR3_6GB_12GB_POS, DDRC_REGS_ADDRMAP6_LPDDR3_6GB_12GB_LEN,value)


/* REGISTER: ADDRMAP7 */

#if defined(_V1) && !defined(ADDRMAP7_OFFSET)
#define ADDRMAP7_OFFSET 0x21c
#endif

#if !defined(DDRC_REGS_ADDRMAP7_OFFSET)
#define DDRC_REGS_ADDRMAP7_OFFSET 0x21c
#endif

#if defined(_V1) && !defined(ADDRMAP7_REG)
#define ADDRMAP7_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP7_OFFSET))
#endif

#if defined(_V1) && !defined(ADDRMAP7_VAL)
#define ADDRMAP7_VAL  PREFIX_VAL(ADDRMAP7_REG)
#endif

#define DDRC_ADDRMAP7_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP7_OFFSET))
#define DDRC_ADDRMAP7_VAL  PREFIX_VAL(DDRC_ADDRMAP7_REG)

/* FIELDS: */

/* addrmap_row_b16 */

#ifndef DDRC_REGS_ADDRMAP7_ADDRMAP_ROW_B16_POS
#define DDRC_REGS_ADDRMAP7_ADDRMAP_ROW_B16_POS      0
#endif

#ifndef DDRC_REGS_ADDRMAP7_ADDRMAP_ROW_B16_LEN
#define DDRC_REGS_ADDRMAP7_ADDRMAP_ROW_B16_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP7_ADDRMAP_ROW_B16_R)
#define ADDRMAP7_ADDRMAP_ROW_B16_R        GetGroupBits32( (DDRC_ADDRMAP7_VAL),DDRC_REGS_ADDRMAP7_ADDRMAP_ROW_B16_POS, DDRC_REGS_ADDRMAP7_ADDRMAP_ROW_B16_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP7_ADDRMAP_ROW_B16_W)
#define ADDRMAP7_ADDRMAP_ROW_B16_W(value) SetGroupBits32( (DDRC_ADDRMAP7_VAL),DDRC_REGS_ADDRMAP7_ADDRMAP_ROW_B16_POS, DDRC_REGS_ADDRMAP7_ADDRMAP_ROW_B16_LEN,value)
#endif

#define DDRC_ADDRMAP7_ADDRMAP_ROW_B16_R        GetGroupBits32( (DDRC_ADDRMAP7_VAL),DDRC_REGS_ADDRMAP7_ADDRMAP_ROW_B16_POS, DDRC_REGS_ADDRMAP7_ADDRMAP_ROW_B16_LEN)

#define DDRC_ADDRMAP7_ADDRMAP_ROW_B16_W(value) SetGroupBits32( (DDRC_ADDRMAP7_VAL),DDRC_REGS_ADDRMAP7_ADDRMAP_ROW_B16_POS, DDRC_REGS_ADDRMAP7_ADDRMAP_ROW_B16_LEN,value)


/* REGISTER: ADDRMAP9 */

#if defined(_V1) && !defined(ADDRMAP9_OFFSET)
#define ADDRMAP9_OFFSET 0x224
#endif

#if !defined(DDRC_REGS_ADDRMAP9_OFFSET)
#define DDRC_REGS_ADDRMAP9_OFFSET 0x224
#endif

#if defined(_V1) && !defined(ADDRMAP9_REG)
#define ADDRMAP9_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP9_OFFSET))
#endif

#if defined(_V1) && !defined(ADDRMAP9_VAL)
#define ADDRMAP9_VAL  PREFIX_VAL(ADDRMAP9_REG)
#endif

#define DDRC_ADDRMAP9_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP9_OFFSET))
#define DDRC_ADDRMAP9_VAL  PREFIX_VAL(DDRC_ADDRMAP9_REG)

/* FIELDS: */

/* addrmap_row_b2 */

#ifndef DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B2_POS
#define DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B2_POS      0
#endif

#ifndef DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B2_LEN
#define DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B2_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP9_ADDRMAP_ROW_B2_R)
#define ADDRMAP9_ADDRMAP_ROW_B2_R        GetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B2_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B2_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP9_ADDRMAP_ROW_B2_W)
#define ADDRMAP9_ADDRMAP_ROW_B2_W(value) SetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B2_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B2_LEN,value)
#endif

#define DDRC_ADDRMAP9_ADDRMAP_ROW_B2_R        GetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B2_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B2_LEN)

#define DDRC_ADDRMAP9_ADDRMAP_ROW_B2_W(value) SetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B2_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B2_LEN,value)


/* addrmap_row_b3 */

#ifndef DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B3_POS
#define DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B3_POS      8
#endif

#ifndef DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B3_LEN
#define DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B3_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP9_ADDRMAP_ROW_B3_R)
#define ADDRMAP9_ADDRMAP_ROW_B3_R        GetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B3_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B3_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP9_ADDRMAP_ROW_B3_W)
#define ADDRMAP9_ADDRMAP_ROW_B3_W(value) SetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B3_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B3_LEN,value)
#endif

#define DDRC_ADDRMAP9_ADDRMAP_ROW_B3_R        GetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B3_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B3_LEN)

#define DDRC_ADDRMAP9_ADDRMAP_ROW_B3_W(value) SetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B3_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B3_LEN,value)


/* addrmap_row_b4 */

#ifndef DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B4_POS
#define DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B4_POS      16
#endif

#ifndef DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B4_LEN
#define DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B4_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP9_ADDRMAP_ROW_B4_R)
#define ADDRMAP9_ADDRMAP_ROW_B4_R        GetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B4_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B4_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP9_ADDRMAP_ROW_B4_W)
#define ADDRMAP9_ADDRMAP_ROW_B4_W(value) SetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B4_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B4_LEN,value)
#endif

#define DDRC_ADDRMAP9_ADDRMAP_ROW_B4_R        GetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B4_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B4_LEN)

#define DDRC_ADDRMAP9_ADDRMAP_ROW_B4_W(value) SetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B4_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B4_LEN,value)


/* addrmap_row_b5 */

#ifndef DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B5_POS
#define DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B5_POS      24
#endif

#ifndef DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B5_LEN
#define DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B5_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP9_ADDRMAP_ROW_B5_R)
#define ADDRMAP9_ADDRMAP_ROW_B5_R        GetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B5_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B5_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP9_ADDRMAP_ROW_B5_W)
#define ADDRMAP9_ADDRMAP_ROW_B5_W(value) SetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B5_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B5_LEN,value)
#endif

#define DDRC_ADDRMAP9_ADDRMAP_ROW_B5_R        GetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B5_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B5_LEN)

#define DDRC_ADDRMAP9_ADDRMAP_ROW_B5_W(value) SetGroupBits32( (DDRC_ADDRMAP9_VAL),DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B5_POS, DDRC_REGS_ADDRMAP9_ADDRMAP_ROW_B5_LEN,value)


/* REGISTER: ADDRMAP10 */

#if defined(_V1) && !defined(ADDRMAP10_OFFSET)
#define ADDRMAP10_OFFSET 0x228
#endif

#if !defined(DDRC_REGS_ADDRMAP10_OFFSET)
#define DDRC_REGS_ADDRMAP10_OFFSET 0x228
#endif

#if defined(_V1) && !defined(ADDRMAP10_REG)
#define ADDRMAP10_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP10_OFFSET))
#endif

#if defined(_V1) && !defined(ADDRMAP10_VAL)
#define ADDRMAP10_VAL  PREFIX_VAL(ADDRMAP10_REG)
#endif

#define DDRC_ADDRMAP10_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP10_OFFSET))
#define DDRC_ADDRMAP10_VAL  PREFIX_VAL(DDRC_ADDRMAP10_REG)

/* FIELDS: */

/* addrmap_row_b6 */

#ifndef DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B6_POS
#define DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B6_POS      0
#endif

#ifndef DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B6_LEN
#define DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B6_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP10_ADDRMAP_ROW_B6_R)
#define ADDRMAP10_ADDRMAP_ROW_B6_R        GetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B6_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B6_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP10_ADDRMAP_ROW_B6_W)
#define ADDRMAP10_ADDRMAP_ROW_B6_W(value) SetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B6_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B6_LEN,value)
#endif

#define DDRC_ADDRMAP10_ADDRMAP_ROW_B6_R        GetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B6_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B6_LEN)

#define DDRC_ADDRMAP10_ADDRMAP_ROW_B6_W(value) SetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B6_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B6_LEN,value)


/* addrmap_row_b7 */

#ifndef DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B7_POS
#define DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B7_POS      8
#endif

#ifndef DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B7_LEN
#define DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B7_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP10_ADDRMAP_ROW_B7_R)
#define ADDRMAP10_ADDRMAP_ROW_B7_R        GetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B7_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B7_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP10_ADDRMAP_ROW_B7_W)
#define ADDRMAP10_ADDRMAP_ROW_B7_W(value) SetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B7_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B7_LEN,value)
#endif

#define DDRC_ADDRMAP10_ADDRMAP_ROW_B7_R        GetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B7_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B7_LEN)

#define DDRC_ADDRMAP10_ADDRMAP_ROW_B7_W(value) SetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B7_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B7_LEN,value)


/* addrmap_row_b8 */

#ifndef DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B8_POS
#define DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B8_POS      16
#endif

#ifndef DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B8_LEN
#define DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B8_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP10_ADDRMAP_ROW_B8_R)
#define ADDRMAP10_ADDRMAP_ROW_B8_R        GetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B8_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B8_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP10_ADDRMAP_ROW_B8_W)
#define ADDRMAP10_ADDRMAP_ROW_B8_W(value) SetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B8_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B8_LEN,value)
#endif

#define DDRC_ADDRMAP10_ADDRMAP_ROW_B8_R        GetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B8_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B8_LEN)

#define DDRC_ADDRMAP10_ADDRMAP_ROW_B8_W(value) SetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B8_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B8_LEN,value)


/* addrmap_row_b9 */

#ifndef DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B9_POS
#define DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B9_POS      24
#endif

#ifndef DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B9_LEN
#define DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B9_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP10_ADDRMAP_ROW_B9_R)
#define ADDRMAP10_ADDRMAP_ROW_B9_R        GetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B9_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B9_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP10_ADDRMAP_ROW_B9_W)
#define ADDRMAP10_ADDRMAP_ROW_B9_W(value) SetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B9_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B9_LEN,value)
#endif

#define DDRC_ADDRMAP10_ADDRMAP_ROW_B9_R        GetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B9_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B9_LEN)

#define DDRC_ADDRMAP10_ADDRMAP_ROW_B9_W(value) SetGroupBits32( (DDRC_ADDRMAP10_VAL),DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B9_POS, DDRC_REGS_ADDRMAP10_ADDRMAP_ROW_B9_LEN,value)


/* REGISTER: ADDRMAP11 */

#if defined(_V1) && !defined(ADDRMAP11_OFFSET)
#define ADDRMAP11_OFFSET 0x22c
#endif

#if !defined(DDRC_REGS_ADDRMAP11_OFFSET)
#define DDRC_REGS_ADDRMAP11_OFFSET 0x22c
#endif

#if defined(_V1) && !defined(ADDRMAP11_REG)
#define ADDRMAP11_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP11_OFFSET))
#endif

#if defined(_V1) && !defined(ADDRMAP11_VAL)
#define ADDRMAP11_VAL  PREFIX_VAL(ADDRMAP11_REG)
#endif

#define DDRC_ADDRMAP11_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ADDRMAP11_OFFSET))
#define DDRC_ADDRMAP11_VAL  PREFIX_VAL(DDRC_ADDRMAP11_REG)

/* FIELDS: */

/* addrmap_row_b10 */

#ifndef DDRC_REGS_ADDRMAP11_ADDRMAP_ROW_B10_POS
#define DDRC_REGS_ADDRMAP11_ADDRMAP_ROW_B10_POS      0
#endif

#ifndef DDRC_REGS_ADDRMAP11_ADDRMAP_ROW_B10_LEN
#define DDRC_REGS_ADDRMAP11_ADDRMAP_ROW_B10_LEN      4
#endif

#if defined(_V1) && !defined(ADDRMAP11_ADDRMAP_ROW_B10_R)
#define ADDRMAP11_ADDRMAP_ROW_B10_R        GetGroupBits32( (DDRC_ADDRMAP11_VAL),DDRC_REGS_ADDRMAP11_ADDRMAP_ROW_B10_POS, DDRC_REGS_ADDRMAP11_ADDRMAP_ROW_B10_LEN)
#endif

#if defined(_V1) && !defined(ADDRMAP11_ADDRMAP_ROW_B10_W)
#define ADDRMAP11_ADDRMAP_ROW_B10_W(value) SetGroupBits32( (DDRC_ADDRMAP11_VAL),DDRC_REGS_ADDRMAP11_ADDRMAP_ROW_B10_POS, DDRC_REGS_ADDRMAP11_ADDRMAP_ROW_B10_LEN,value)
#endif

#define DDRC_ADDRMAP11_ADDRMAP_ROW_B10_R        GetGroupBits32( (DDRC_ADDRMAP11_VAL),DDRC_REGS_ADDRMAP11_ADDRMAP_ROW_B10_POS, DDRC_REGS_ADDRMAP11_ADDRMAP_ROW_B10_LEN)

#define DDRC_ADDRMAP11_ADDRMAP_ROW_B10_W(value) SetGroupBits32( (DDRC_ADDRMAP11_VAL),DDRC_REGS_ADDRMAP11_ADDRMAP_ROW_B10_POS, DDRC_REGS_ADDRMAP11_ADDRMAP_ROW_B10_LEN,value)


/* REGISTER: DERATEINT */

#if defined(_V1) && !defined(DERATEINT_OFFSET)
#define DERATEINT_OFFSET 0x24
#endif

#if !defined(DDRC_REGS_DERATEINT_OFFSET)
#define DDRC_REGS_DERATEINT_OFFSET 0x24
#endif

#if defined(_V1) && !defined(DERATEINT_REG)
#define DERATEINT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DERATEINT_OFFSET))
#endif

#if defined(_V1) && !defined(DERATEINT_VAL)
#define DERATEINT_VAL  PREFIX_VAL(DERATEINT_REG)
#endif

#define DDRC_DERATEINT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DERATEINT_OFFSET))
#define DDRC_DERATEINT_VAL  PREFIX_VAL(DDRC_DERATEINT_REG)

/* FIELDS: */

/* mr4_read_interval */

#ifndef DDRC_REGS_DERATEINT_MR4_READ_INTERVAL_POS
#define DDRC_REGS_DERATEINT_MR4_READ_INTERVAL_POS      0
#endif

#ifndef DDRC_REGS_DERATEINT_MR4_READ_INTERVAL_LEN
#define DDRC_REGS_DERATEINT_MR4_READ_INTERVAL_LEN      32
#endif

#if defined(_V1) && !defined(DERATEINT_MR4_READ_INTERVAL_R)
#define DERATEINT_MR4_READ_INTERVAL_R        GetGroupBits32( (DDRC_DERATEINT_VAL),DDRC_REGS_DERATEINT_MR4_READ_INTERVAL_POS, DDRC_REGS_DERATEINT_MR4_READ_INTERVAL_LEN)
#endif

#if defined(_V1) && !defined(DERATEINT_MR4_READ_INTERVAL_W)
#define DERATEINT_MR4_READ_INTERVAL_W(value) SetGroupBits32( (DDRC_DERATEINT_VAL),DDRC_REGS_DERATEINT_MR4_READ_INTERVAL_POS, DDRC_REGS_DERATEINT_MR4_READ_INTERVAL_LEN,value)
#endif

#define DDRC_DERATEINT_MR4_READ_INTERVAL_R        GetGroupBits32( (DDRC_DERATEINT_VAL),DDRC_REGS_DERATEINT_MR4_READ_INTERVAL_POS, DDRC_REGS_DERATEINT_MR4_READ_INTERVAL_LEN)

#define DDRC_DERATEINT_MR4_READ_INTERVAL_W(value) SetGroupBits32( (DDRC_DERATEINT_VAL),DDRC_REGS_DERATEINT_MR4_READ_INTERVAL_POS, DDRC_REGS_DERATEINT_MR4_READ_INTERVAL_LEN,value)


/* REGISTER: ODTCFG */

#if defined(_V1) && !defined(ODTCFG_OFFSET)
#define ODTCFG_OFFSET 0x240
#endif

#if !defined(DDRC_REGS_ODTCFG_OFFSET)
#define DDRC_REGS_ODTCFG_OFFSET 0x240
#endif

#if defined(_V1) && !defined(ODTCFG_REG)
#define ODTCFG_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ODTCFG_OFFSET))
#endif

#if defined(_V1) && !defined(ODTCFG_VAL)
#define ODTCFG_VAL  PREFIX_VAL(ODTCFG_REG)
#endif

#define DDRC_ODTCFG_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ODTCFG_OFFSET))
#define DDRC_ODTCFG_VAL  PREFIX_VAL(DDRC_ODTCFG_REG)

/* FIELDS: */

/* rd_odt_delay */

#ifndef DDRC_REGS_ODTCFG_RD_ODT_DELAY_POS
#define DDRC_REGS_ODTCFG_RD_ODT_DELAY_POS      2
#endif

#ifndef DDRC_REGS_ODTCFG_RD_ODT_DELAY_LEN
#define DDRC_REGS_ODTCFG_RD_ODT_DELAY_LEN      5
#endif

#if defined(_V1) && !defined(ODTCFG_RD_ODT_DELAY_R)
#define ODTCFG_RD_ODT_DELAY_R        GetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_RD_ODT_DELAY_POS, DDRC_REGS_ODTCFG_RD_ODT_DELAY_LEN)
#endif

#if defined(_V1) && !defined(ODTCFG_RD_ODT_DELAY_W)
#define ODTCFG_RD_ODT_DELAY_W(value) SetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_RD_ODT_DELAY_POS, DDRC_REGS_ODTCFG_RD_ODT_DELAY_LEN,value)
#endif

#define DDRC_ODTCFG_RD_ODT_DELAY_R        GetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_RD_ODT_DELAY_POS, DDRC_REGS_ODTCFG_RD_ODT_DELAY_LEN)

#define DDRC_ODTCFG_RD_ODT_DELAY_W(value) SetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_RD_ODT_DELAY_POS, DDRC_REGS_ODTCFG_RD_ODT_DELAY_LEN,value)


/* rd_odt_hold */

#ifndef DDRC_REGS_ODTCFG_RD_ODT_HOLD_POS
#define DDRC_REGS_ODTCFG_RD_ODT_HOLD_POS      8
#endif

#ifndef DDRC_REGS_ODTCFG_RD_ODT_HOLD_LEN
#define DDRC_REGS_ODTCFG_RD_ODT_HOLD_LEN      4
#endif

#if defined(_V1) && !defined(ODTCFG_RD_ODT_HOLD_R)
#define ODTCFG_RD_ODT_HOLD_R        GetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_RD_ODT_HOLD_POS, DDRC_REGS_ODTCFG_RD_ODT_HOLD_LEN)
#endif

#if defined(_V1) && !defined(ODTCFG_RD_ODT_HOLD_W)
#define ODTCFG_RD_ODT_HOLD_W(value) SetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_RD_ODT_HOLD_POS, DDRC_REGS_ODTCFG_RD_ODT_HOLD_LEN,value)
#endif

#define DDRC_ODTCFG_RD_ODT_HOLD_R        GetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_RD_ODT_HOLD_POS, DDRC_REGS_ODTCFG_RD_ODT_HOLD_LEN)

#define DDRC_ODTCFG_RD_ODT_HOLD_W(value) SetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_RD_ODT_HOLD_POS, DDRC_REGS_ODTCFG_RD_ODT_HOLD_LEN,value)


/* wr_odt_delay */

#ifndef DDRC_REGS_ODTCFG_WR_ODT_DELAY_POS
#define DDRC_REGS_ODTCFG_WR_ODT_DELAY_POS      16
#endif

#ifndef DDRC_REGS_ODTCFG_WR_ODT_DELAY_LEN
#define DDRC_REGS_ODTCFG_WR_ODT_DELAY_LEN      5
#endif

#if defined(_V1) && !defined(ODTCFG_WR_ODT_DELAY_R)
#define ODTCFG_WR_ODT_DELAY_R        GetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_WR_ODT_DELAY_POS, DDRC_REGS_ODTCFG_WR_ODT_DELAY_LEN)
#endif

#if defined(_V1) && !defined(ODTCFG_WR_ODT_DELAY_W)
#define ODTCFG_WR_ODT_DELAY_W(value) SetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_WR_ODT_DELAY_POS, DDRC_REGS_ODTCFG_WR_ODT_DELAY_LEN,value)
#endif

#define DDRC_ODTCFG_WR_ODT_DELAY_R        GetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_WR_ODT_DELAY_POS, DDRC_REGS_ODTCFG_WR_ODT_DELAY_LEN)

#define DDRC_ODTCFG_WR_ODT_DELAY_W(value) SetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_WR_ODT_DELAY_POS, DDRC_REGS_ODTCFG_WR_ODT_DELAY_LEN,value)


/* wr_odt_hold */

#ifndef DDRC_REGS_ODTCFG_WR_ODT_HOLD_POS
#define DDRC_REGS_ODTCFG_WR_ODT_HOLD_POS      24
#endif

#ifndef DDRC_REGS_ODTCFG_WR_ODT_HOLD_LEN
#define DDRC_REGS_ODTCFG_WR_ODT_HOLD_LEN      4
#endif

#if defined(_V1) && !defined(ODTCFG_WR_ODT_HOLD_R)
#define ODTCFG_WR_ODT_HOLD_R        GetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_WR_ODT_HOLD_POS, DDRC_REGS_ODTCFG_WR_ODT_HOLD_LEN)
#endif

#if defined(_V1) && !defined(ODTCFG_WR_ODT_HOLD_W)
#define ODTCFG_WR_ODT_HOLD_W(value) SetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_WR_ODT_HOLD_POS, DDRC_REGS_ODTCFG_WR_ODT_HOLD_LEN,value)
#endif

#define DDRC_ODTCFG_WR_ODT_HOLD_R        GetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_WR_ODT_HOLD_POS, DDRC_REGS_ODTCFG_WR_ODT_HOLD_LEN)

#define DDRC_ODTCFG_WR_ODT_HOLD_W(value) SetGroupBits32( (DDRC_ODTCFG_VAL),DDRC_REGS_ODTCFG_WR_ODT_HOLD_POS, DDRC_REGS_ODTCFG_WR_ODT_HOLD_LEN,value)


/* REGISTER: ODTMAP */

#if defined(_V1) && !defined(ODTMAP_OFFSET)
#define ODTMAP_OFFSET 0x244
#endif

#if !defined(DDRC_REGS_ODTMAP_OFFSET)
#define DDRC_REGS_ODTMAP_OFFSET 0x244
#endif

#if defined(_V1) && !defined(ODTMAP_REG)
#define ODTMAP_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ODTMAP_OFFSET))
#endif

#if defined(_V1) && !defined(ODTMAP_VAL)
#define ODTMAP_VAL  PREFIX_VAL(ODTMAP_REG)
#endif

#define DDRC_ODTMAP_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_ODTMAP_OFFSET))
#define DDRC_ODTMAP_VAL  PREFIX_VAL(DDRC_ODTMAP_REG)

/* FIELDS: */

/* rank0_wr_odt */

#ifndef DDRC_REGS_ODTMAP_RANK0_WR_ODT_POS
#define DDRC_REGS_ODTMAP_RANK0_WR_ODT_POS      0
#endif

#ifndef DDRC_REGS_ODTMAP_RANK0_WR_ODT_LEN
#define DDRC_REGS_ODTMAP_RANK0_WR_ODT_LEN      1
#endif

#if defined(_V1) && !defined(ODTMAP_RANK0_WR_ODT_R)
#define ODTMAP_RANK0_WR_ODT_R        GetGroupBits32( (DDRC_ODTMAP_VAL),DDRC_REGS_ODTMAP_RANK0_WR_ODT_POS, DDRC_REGS_ODTMAP_RANK0_WR_ODT_LEN)
#endif

#if defined(_V1) && !defined(ODTMAP_RANK0_WR_ODT_W)
#define ODTMAP_RANK0_WR_ODT_W(value) SetGroupBits32( (DDRC_ODTMAP_VAL),DDRC_REGS_ODTMAP_RANK0_WR_ODT_POS, DDRC_REGS_ODTMAP_RANK0_WR_ODT_LEN,value)
#endif

#define DDRC_ODTMAP_RANK0_WR_ODT_R        GetGroupBits32( (DDRC_ODTMAP_VAL),DDRC_REGS_ODTMAP_RANK0_WR_ODT_POS, DDRC_REGS_ODTMAP_RANK0_WR_ODT_LEN)

#define DDRC_ODTMAP_RANK0_WR_ODT_W(value) SetGroupBits32( (DDRC_ODTMAP_VAL),DDRC_REGS_ODTMAP_RANK0_WR_ODT_POS, DDRC_REGS_ODTMAP_RANK0_WR_ODT_LEN,value)


/* rank0_rd_odt */

#ifndef DDRC_REGS_ODTMAP_RANK0_RD_ODT_POS
#define DDRC_REGS_ODTMAP_RANK0_RD_ODT_POS      4
#endif

#ifndef DDRC_REGS_ODTMAP_RANK0_RD_ODT_LEN
#define DDRC_REGS_ODTMAP_RANK0_RD_ODT_LEN      1
#endif

#if defined(_V1) && !defined(ODTMAP_RANK0_RD_ODT_R)
#define ODTMAP_RANK0_RD_ODT_R        GetGroupBits32( (DDRC_ODTMAP_VAL),DDRC_REGS_ODTMAP_RANK0_RD_ODT_POS, DDRC_REGS_ODTMAP_RANK0_RD_ODT_LEN)
#endif

#if defined(_V1) && !defined(ODTMAP_RANK0_RD_ODT_W)
#define ODTMAP_RANK0_RD_ODT_W(value) SetGroupBits32( (DDRC_ODTMAP_VAL),DDRC_REGS_ODTMAP_RANK0_RD_ODT_POS, DDRC_REGS_ODTMAP_RANK0_RD_ODT_LEN,value)
#endif

#define DDRC_ODTMAP_RANK0_RD_ODT_R        GetGroupBits32( (DDRC_ODTMAP_VAL),DDRC_REGS_ODTMAP_RANK0_RD_ODT_POS, DDRC_REGS_ODTMAP_RANK0_RD_ODT_LEN)

#define DDRC_ODTMAP_RANK0_RD_ODT_W(value) SetGroupBits32( (DDRC_ODTMAP_VAL),DDRC_REGS_ODTMAP_RANK0_RD_ODT_POS, DDRC_REGS_ODTMAP_RANK0_RD_ODT_LEN,value)


/* REGISTER: SCHED */

#if defined(_V1) && !defined(SCHED_OFFSET)
#define SCHED_OFFSET 0x250
#endif

#if !defined(DDRC_REGS_SCHED_OFFSET)
#define DDRC_REGS_SCHED_OFFSET 0x250
#endif

#if defined(_V1) && !defined(SCHED_REG)
#define SCHED_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_SCHED_OFFSET))
#endif

#if defined(_V1) && !defined(SCHED_VAL)
#define SCHED_VAL  PREFIX_VAL(SCHED_REG)
#endif

#define DDRC_SCHED_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_SCHED_OFFSET))
#define DDRC_SCHED_VAL  PREFIX_VAL(DDRC_SCHED_REG)

/* FIELDS: */

/* force_low_pri_n */

#ifndef DDRC_REGS_SCHED_FORCE_LOW_PRI_N_POS
#define DDRC_REGS_SCHED_FORCE_LOW_PRI_N_POS      0
#endif

#ifndef DDRC_REGS_SCHED_FORCE_LOW_PRI_N_LEN
#define DDRC_REGS_SCHED_FORCE_LOW_PRI_N_LEN      1
#endif

#if defined(_V1) && !defined(SCHED_FORCE_LOW_PRI_N_R)
#define SCHED_FORCE_LOW_PRI_N_R        GetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_FORCE_LOW_PRI_N_POS, DDRC_REGS_SCHED_FORCE_LOW_PRI_N_LEN)
#endif

#if defined(_V1) && !defined(SCHED_FORCE_LOW_PRI_N_W)
#define SCHED_FORCE_LOW_PRI_N_W(value) SetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_FORCE_LOW_PRI_N_POS, DDRC_REGS_SCHED_FORCE_LOW_PRI_N_LEN,value)
#endif

#define DDRC_SCHED_FORCE_LOW_PRI_N_R        GetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_FORCE_LOW_PRI_N_POS, DDRC_REGS_SCHED_FORCE_LOW_PRI_N_LEN)

#define DDRC_SCHED_FORCE_LOW_PRI_N_W(value) SetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_FORCE_LOW_PRI_N_POS, DDRC_REGS_SCHED_FORCE_LOW_PRI_N_LEN,value)


/* prefer_write */

#ifndef DDRC_REGS_SCHED_PREFER_WRITE_POS
#define DDRC_REGS_SCHED_PREFER_WRITE_POS      1
#endif

#ifndef DDRC_REGS_SCHED_PREFER_WRITE_LEN
#define DDRC_REGS_SCHED_PREFER_WRITE_LEN      1
#endif

#if defined(_V1) && !defined(SCHED_PREFER_WRITE_R)
#define SCHED_PREFER_WRITE_R        GetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_PREFER_WRITE_POS, DDRC_REGS_SCHED_PREFER_WRITE_LEN)
#endif

#if defined(_V1) && !defined(SCHED_PREFER_WRITE_W)
#define SCHED_PREFER_WRITE_W(value) SetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_PREFER_WRITE_POS, DDRC_REGS_SCHED_PREFER_WRITE_LEN,value)
#endif

#define DDRC_SCHED_PREFER_WRITE_R        GetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_PREFER_WRITE_POS, DDRC_REGS_SCHED_PREFER_WRITE_LEN)

#define DDRC_SCHED_PREFER_WRITE_W(value) SetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_PREFER_WRITE_POS, DDRC_REGS_SCHED_PREFER_WRITE_LEN,value)


/* pageclose */

#ifndef DDRC_REGS_SCHED_PAGECLOSE_POS
#define DDRC_REGS_SCHED_PAGECLOSE_POS      2
#endif

#ifndef DDRC_REGS_SCHED_PAGECLOSE_LEN
#define DDRC_REGS_SCHED_PAGECLOSE_LEN      1
#endif

#if defined(_V1) && !defined(SCHED_PAGECLOSE_R)
#define SCHED_PAGECLOSE_R        GetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_PAGECLOSE_POS, DDRC_REGS_SCHED_PAGECLOSE_LEN)
#endif

#if defined(_V1) && !defined(SCHED_PAGECLOSE_W)
#define SCHED_PAGECLOSE_W(value) SetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_PAGECLOSE_POS, DDRC_REGS_SCHED_PAGECLOSE_LEN,value)
#endif

#define DDRC_SCHED_PAGECLOSE_R        GetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_PAGECLOSE_POS, DDRC_REGS_SCHED_PAGECLOSE_LEN)

#define DDRC_SCHED_PAGECLOSE_W(value) SetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_PAGECLOSE_POS, DDRC_REGS_SCHED_PAGECLOSE_LEN,value)


/* lpr_num_entries */

#ifndef DDRC_REGS_SCHED_LPR_NUM_ENTRIES_POS
#define DDRC_REGS_SCHED_LPR_NUM_ENTRIES_POS      8
#endif

#ifndef DDRC_REGS_SCHED_LPR_NUM_ENTRIES_LEN
#define DDRC_REGS_SCHED_LPR_NUM_ENTRIES_LEN      5
#endif

#if defined(_V1) && !defined(SCHED_LPR_NUM_ENTRIES_R)
#define SCHED_LPR_NUM_ENTRIES_R        GetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_LPR_NUM_ENTRIES_POS, DDRC_REGS_SCHED_LPR_NUM_ENTRIES_LEN)
#endif

#if defined(_V1) && !defined(SCHED_LPR_NUM_ENTRIES_W)
#define SCHED_LPR_NUM_ENTRIES_W(value) SetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_LPR_NUM_ENTRIES_POS, DDRC_REGS_SCHED_LPR_NUM_ENTRIES_LEN,value)
#endif

#define DDRC_SCHED_LPR_NUM_ENTRIES_R        GetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_LPR_NUM_ENTRIES_POS, DDRC_REGS_SCHED_LPR_NUM_ENTRIES_LEN)

#define DDRC_SCHED_LPR_NUM_ENTRIES_W(value) SetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_LPR_NUM_ENTRIES_POS, DDRC_REGS_SCHED_LPR_NUM_ENTRIES_LEN,value)


/* go2critical_hysteresis */

#ifndef DDRC_REGS_SCHED_GO2CRITICAL_HYSTERESIS_POS
#define DDRC_REGS_SCHED_GO2CRITICAL_HYSTERESIS_POS      16
#endif

#ifndef DDRC_REGS_SCHED_GO2CRITICAL_HYSTERESIS_LEN
#define DDRC_REGS_SCHED_GO2CRITICAL_HYSTERESIS_LEN      8
#endif

#if defined(_V1) && !defined(SCHED_GO2CRITICAL_HYSTERESIS_R)
#define SCHED_GO2CRITICAL_HYSTERESIS_R        GetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_GO2CRITICAL_HYSTERESIS_POS, DDRC_REGS_SCHED_GO2CRITICAL_HYSTERESIS_LEN)
#endif

#if defined(_V1) && !defined(SCHED_GO2CRITICAL_HYSTERESIS_W)
#define SCHED_GO2CRITICAL_HYSTERESIS_W(value) SetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_GO2CRITICAL_HYSTERESIS_POS, DDRC_REGS_SCHED_GO2CRITICAL_HYSTERESIS_LEN,value)
#endif

#define DDRC_SCHED_GO2CRITICAL_HYSTERESIS_R        GetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_GO2CRITICAL_HYSTERESIS_POS, DDRC_REGS_SCHED_GO2CRITICAL_HYSTERESIS_LEN)

#define DDRC_SCHED_GO2CRITICAL_HYSTERESIS_W(value) SetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_GO2CRITICAL_HYSTERESIS_POS, DDRC_REGS_SCHED_GO2CRITICAL_HYSTERESIS_LEN,value)


/* rdwr_idle_gap */

#ifndef DDRC_REGS_SCHED_RDWR_IDLE_GAP_POS
#define DDRC_REGS_SCHED_RDWR_IDLE_GAP_POS      24
#endif

#ifndef DDRC_REGS_SCHED_RDWR_IDLE_GAP_LEN
#define DDRC_REGS_SCHED_RDWR_IDLE_GAP_LEN      7
#endif

#if defined(_V1) && !defined(SCHED_RDWR_IDLE_GAP_R)
#define SCHED_RDWR_IDLE_GAP_R        GetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_RDWR_IDLE_GAP_POS, DDRC_REGS_SCHED_RDWR_IDLE_GAP_LEN)
#endif

#if defined(_V1) && !defined(SCHED_RDWR_IDLE_GAP_W)
#define SCHED_RDWR_IDLE_GAP_W(value) SetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_RDWR_IDLE_GAP_POS, DDRC_REGS_SCHED_RDWR_IDLE_GAP_LEN,value)
#endif

#define DDRC_SCHED_RDWR_IDLE_GAP_R        GetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_RDWR_IDLE_GAP_POS, DDRC_REGS_SCHED_RDWR_IDLE_GAP_LEN)

#define DDRC_SCHED_RDWR_IDLE_GAP_W(value) SetGroupBits32( (DDRC_SCHED_VAL),DDRC_REGS_SCHED_RDWR_IDLE_GAP_POS, DDRC_REGS_SCHED_RDWR_IDLE_GAP_LEN,value)


/* REGISTER: SCHED1 */

#if defined(_V1) && !defined(SCHED1_OFFSET)
#define SCHED1_OFFSET 0x254
#endif

#if !defined(DDRC_REGS_SCHED1_OFFSET)
#define DDRC_REGS_SCHED1_OFFSET 0x254
#endif

#if defined(_V1) && !defined(SCHED1_REG)
#define SCHED1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_SCHED1_OFFSET))
#endif

#if defined(_V1) && !defined(SCHED1_VAL)
#define SCHED1_VAL  PREFIX_VAL(SCHED1_REG)
#endif

#define DDRC_SCHED1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_SCHED1_OFFSET))
#define DDRC_SCHED1_VAL  PREFIX_VAL(DDRC_SCHED1_REG)

/* FIELDS: */

/* pageclose_timer */

#ifndef DDRC_REGS_SCHED1_PAGECLOSE_TIMER_POS
#define DDRC_REGS_SCHED1_PAGECLOSE_TIMER_POS      0
#endif

#ifndef DDRC_REGS_SCHED1_PAGECLOSE_TIMER_LEN
#define DDRC_REGS_SCHED1_PAGECLOSE_TIMER_LEN      8
#endif

#if defined(_V1) && !defined(SCHED1_PAGECLOSE_TIMER_R)
#define SCHED1_PAGECLOSE_TIMER_R        GetGroupBits32( (DDRC_SCHED1_VAL),DDRC_REGS_SCHED1_PAGECLOSE_TIMER_POS, DDRC_REGS_SCHED1_PAGECLOSE_TIMER_LEN)
#endif

#if defined(_V1) && !defined(SCHED1_PAGECLOSE_TIMER_W)
#define SCHED1_PAGECLOSE_TIMER_W(value) SetGroupBits32( (DDRC_SCHED1_VAL),DDRC_REGS_SCHED1_PAGECLOSE_TIMER_POS, DDRC_REGS_SCHED1_PAGECLOSE_TIMER_LEN,value)
#endif

#define DDRC_SCHED1_PAGECLOSE_TIMER_R        GetGroupBits32( (DDRC_SCHED1_VAL),DDRC_REGS_SCHED1_PAGECLOSE_TIMER_POS, DDRC_REGS_SCHED1_PAGECLOSE_TIMER_LEN)

#define DDRC_SCHED1_PAGECLOSE_TIMER_W(value) SetGroupBits32( (DDRC_SCHED1_VAL),DDRC_REGS_SCHED1_PAGECLOSE_TIMER_POS, DDRC_REGS_SCHED1_PAGECLOSE_TIMER_LEN,value)


/* REGISTER: PERFHPR1 */

#if defined(_V1) && !defined(PERFHPR1_OFFSET)
#define PERFHPR1_OFFSET 0x25c
#endif

#if !defined(DDRC_REGS_PERFHPR1_OFFSET)
#define DDRC_REGS_PERFHPR1_OFFSET 0x25c
#endif

#if defined(_V1) && !defined(PERFHPR1_REG)
#define PERFHPR1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_PERFHPR1_OFFSET))
#endif

#if defined(_V1) && !defined(PERFHPR1_VAL)
#define PERFHPR1_VAL  PREFIX_VAL(PERFHPR1_REG)
#endif

#define DDRC_PERFHPR1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_PERFHPR1_OFFSET))
#define DDRC_PERFHPR1_VAL  PREFIX_VAL(DDRC_PERFHPR1_REG)

/* FIELDS: */

/* hpr_max_starve */

#ifndef DDRC_REGS_PERFHPR1_HPR_MAX_STARVE_POS
#define DDRC_REGS_PERFHPR1_HPR_MAX_STARVE_POS      0
#endif

#ifndef DDRC_REGS_PERFHPR1_HPR_MAX_STARVE_LEN
#define DDRC_REGS_PERFHPR1_HPR_MAX_STARVE_LEN      16
#endif

#if defined(_V1) && !defined(PERFHPR1_HPR_MAX_STARVE_R)
#define PERFHPR1_HPR_MAX_STARVE_R        GetGroupBits32( (DDRC_PERFHPR1_VAL),DDRC_REGS_PERFHPR1_HPR_MAX_STARVE_POS, DDRC_REGS_PERFHPR1_HPR_MAX_STARVE_LEN)
#endif

#if defined(_V1) && !defined(PERFHPR1_HPR_MAX_STARVE_W)
#define PERFHPR1_HPR_MAX_STARVE_W(value) SetGroupBits32( (DDRC_PERFHPR1_VAL),DDRC_REGS_PERFHPR1_HPR_MAX_STARVE_POS, DDRC_REGS_PERFHPR1_HPR_MAX_STARVE_LEN,value)
#endif

#define DDRC_PERFHPR1_HPR_MAX_STARVE_R        GetGroupBits32( (DDRC_PERFHPR1_VAL),DDRC_REGS_PERFHPR1_HPR_MAX_STARVE_POS, DDRC_REGS_PERFHPR1_HPR_MAX_STARVE_LEN)

#define DDRC_PERFHPR1_HPR_MAX_STARVE_W(value) SetGroupBits32( (DDRC_PERFHPR1_VAL),DDRC_REGS_PERFHPR1_HPR_MAX_STARVE_POS, DDRC_REGS_PERFHPR1_HPR_MAX_STARVE_LEN,value)


/* hpr_xact_run_length */

#ifndef DDRC_REGS_PERFHPR1_HPR_XACT_RUN_LENGTH_POS
#define DDRC_REGS_PERFHPR1_HPR_XACT_RUN_LENGTH_POS      24
#endif

#ifndef DDRC_REGS_PERFHPR1_HPR_XACT_RUN_LENGTH_LEN
#define DDRC_REGS_PERFHPR1_HPR_XACT_RUN_LENGTH_LEN      8
#endif

#if defined(_V1) && !defined(PERFHPR1_HPR_XACT_RUN_LENGTH_R)
#define PERFHPR1_HPR_XACT_RUN_LENGTH_R        GetGroupBits32( (DDRC_PERFHPR1_VAL),DDRC_REGS_PERFHPR1_HPR_XACT_RUN_LENGTH_POS, DDRC_REGS_PERFHPR1_HPR_XACT_RUN_LENGTH_LEN)
#endif

#if defined(_V1) && !defined(PERFHPR1_HPR_XACT_RUN_LENGTH_W)
#define PERFHPR1_HPR_XACT_RUN_LENGTH_W(value) SetGroupBits32( (DDRC_PERFHPR1_VAL),DDRC_REGS_PERFHPR1_HPR_XACT_RUN_LENGTH_POS, DDRC_REGS_PERFHPR1_HPR_XACT_RUN_LENGTH_LEN,value)
#endif

#define DDRC_PERFHPR1_HPR_XACT_RUN_LENGTH_R        GetGroupBits32( (DDRC_PERFHPR1_VAL),DDRC_REGS_PERFHPR1_HPR_XACT_RUN_LENGTH_POS, DDRC_REGS_PERFHPR1_HPR_XACT_RUN_LENGTH_LEN)

#define DDRC_PERFHPR1_HPR_XACT_RUN_LENGTH_W(value) SetGroupBits32( (DDRC_PERFHPR1_VAL),DDRC_REGS_PERFHPR1_HPR_XACT_RUN_LENGTH_POS, DDRC_REGS_PERFHPR1_HPR_XACT_RUN_LENGTH_LEN,value)


/* REGISTER: PERFLPR1 */

#if defined(_V1) && !defined(PERFLPR1_OFFSET)
#define PERFLPR1_OFFSET 0x264
#endif

#if !defined(DDRC_REGS_PERFLPR1_OFFSET)
#define DDRC_REGS_PERFLPR1_OFFSET 0x264
#endif

#if defined(_V1) && !defined(PERFLPR1_REG)
#define PERFLPR1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_PERFLPR1_OFFSET))
#endif

#if defined(_V1) && !defined(PERFLPR1_VAL)
#define PERFLPR1_VAL  PREFIX_VAL(PERFLPR1_REG)
#endif

#define DDRC_PERFLPR1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_PERFLPR1_OFFSET))
#define DDRC_PERFLPR1_VAL  PREFIX_VAL(DDRC_PERFLPR1_REG)

/* FIELDS: */

/* lpr_max_starve */

#ifndef DDRC_REGS_PERFLPR1_LPR_MAX_STARVE_POS
#define DDRC_REGS_PERFLPR1_LPR_MAX_STARVE_POS      0
#endif

#ifndef DDRC_REGS_PERFLPR1_LPR_MAX_STARVE_LEN
#define DDRC_REGS_PERFLPR1_LPR_MAX_STARVE_LEN      16
#endif

#if defined(_V1) && !defined(PERFLPR1_LPR_MAX_STARVE_R)
#define PERFLPR1_LPR_MAX_STARVE_R        GetGroupBits32( (DDRC_PERFLPR1_VAL),DDRC_REGS_PERFLPR1_LPR_MAX_STARVE_POS, DDRC_REGS_PERFLPR1_LPR_MAX_STARVE_LEN)
#endif

#if defined(_V1) && !defined(PERFLPR1_LPR_MAX_STARVE_W)
#define PERFLPR1_LPR_MAX_STARVE_W(value) SetGroupBits32( (DDRC_PERFLPR1_VAL),DDRC_REGS_PERFLPR1_LPR_MAX_STARVE_POS, DDRC_REGS_PERFLPR1_LPR_MAX_STARVE_LEN,value)
#endif

#define DDRC_PERFLPR1_LPR_MAX_STARVE_R        GetGroupBits32( (DDRC_PERFLPR1_VAL),DDRC_REGS_PERFLPR1_LPR_MAX_STARVE_POS, DDRC_REGS_PERFLPR1_LPR_MAX_STARVE_LEN)

#define DDRC_PERFLPR1_LPR_MAX_STARVE_W(value) SetGroupBits32( (DDRC_PERFLPR1_VAL),DDRC_REGS_PERFLPR1_LPR_MAX_STARVE_POS, DDRC_REGS_PERFLPR1_LPR_MAX_STARVE_LEN,value)


/* lpr_xact_run_length */

#ifndef DDRC_REGS_PERFLPR1_LPR_XACT_RUN_LENGTH_POS
#define DDRC_REGS_PERFLPR1_LPR_XACT_RUN_LENGTH_POS      24
#endif

#ifndef DDRC_REGS_PERFLPR1_LPR_XACT_RUN_LENGTH_LEN
#define DDRC_REGS_PERFLPR1_LPR_XACT_RUN_LENGTH_LEN      8
#endif

#if defined(_V1) && !defined(PERFLPR1_LPR_XACT_RUN_LENGTH_R)
#define PERFLPR1_LPR_XACT_RUN_LENGTH_R        GetGroupBits32( (DDRC_PERFLPR1_VAL),DDRC_REGS_PERFLPR1_LPR_XACT_RUN_LENGTH_POS, DDRC_REGS_PERFLPR1_LPR_XACT_RUN_LENGTH_LEN)
#endif

#if defined(_V1) && !defined(PERFLPR1_LPR_XACT_RUN_LENGTH_W)
#define PERFLPR1_LPR_XACT_RUN_LENGTH_W(value) SetGroupBits32( (DDRC_PERFLPR1_VAL),DDRC_REGS_PERFLPR1_LPR_XACT_RUN_LENGTH_POS, DDRC_REGS_PERFLPR1_LPR_XACT_RUN_LENGTH_LEN,value)
#endif

#define DDRC_PERFLPR1_LPR_XACT_RUN_LENGTH_R        GetGroupBits32( (DDRC_PERFLPR1_VAL),DDRC_REGS_PERFLPR1_LPR_XACT_RUN_LENGTH_POS, DDRC_REGS_PERFLPR1_LPR_XACT_RUN_LENGTH_LEN)

#define DDRC_PERFLPR1_LPR_XACT_RUN_LENGTH_W(value) SetGroupBits32( (DDRC_PERFLPR1_VAL),DDRC_REGS_PERFLPR1_LPR_XACT_RUN_LENGTH_POS, DDRC_REGS_PERFLPR1_LPR_XACT_RUN_LENGTH_LEN,value)


/* REGISTER: PERFWR1 */

#if defined(_V1) && !defined(PERFWR1_OFFSET)
#define PERFWR1_OFFSET 0x26c
#endif

#if !defined(DDRC_REGS_PERFWR1_OFFSET)
#define DDRC_REGS_PERFWR1_OFFSET 0x26c
#endif

#if defined(_V1) && !defined(PERFWR1_REG)
#define PERFWR1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_PERFWR1_OFFSET))
#endif

#if defined(_V1) && !defined(PERFWR1_VAL)
#define PERFWR1_VAL  PREFIX_VAL(PERFWR1_REG)
#endif

#define DDRC_PERFWR1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_PERFWR1_OFFSET))
#define DDRC_PERFWR1_VAL  PREFIX_VAL(DDRC_PERFWR1_REG)

/* FIELDS: */

/* w_max_starve */

#ifndef DDRC_REGS_PERFWR1_W_MAX_STARVE_POS
#define DDRC_REGS_PERFWR1_W_MAX_STARVE_POS      0
#endif

#ifndef DDRC_REGS_PERFWR1_W_MAX_STARVE_LEN
#define DDRC_REGS_PERFWR1_W_MAX_STARVE_LEN      16
#endif

#if defined(_V1) && !defined(PERFWR1_W_MAX_STARVE_R)
#define PERFWR1_W_MAX_STARVE_R        GetGroupBits32( (DDRC_PERFWR1_VAL),DDRC_REGS_PERFWR1_W_MAX_STARVE_POS, DDRC_REGS_PERFWR1_W_MAX_STARVE_LEN)
#endif

#if defined(_V1) && !defined(PERFWR1_W_MAX_STARVE_W)
#define PERFWR1_W_MAX_STARVE_W(value) SetGroupBits32( (DDRC_PERFWR1_VAL),DDRC_REGS_PERFWR1_W_MAX_STARVE_POS, DDRC_REGS_PERFWR1_W_MAX_STARVE_LEN,value)
#endif

#define DDRC_PERFWR1_W_MAX_STARVE_R        GetGroupBits32( (DDRC_PERFWR1_VAL),DDRC_REGS_PERFWR1_W_MAX_STARVE_POS, DDRC_REGS_PERFWR1_W_MAX_STARVE_LEN)

#define DDRC_PERFWR1_W_MAX_STARVE_W(value) SetGroupBits32( (DDRC_PERFWR1_VAL),DDRC_REGS_PERFWR1_W_MAX_STARVE_POS, DDRC_REGS_PERFWR1_W_MAX_STARVE_LEN,value)


/* w_xact_run_length */

#ifndef DDRC_REGS_PERFWR1_W_XACT_RUN_LENGTH_POS
#define DDRC_REGS_PERFWR1_W_XACT_RUN_LENGTH_POS      24
#endif

#ifndef DDRC_REGS_PERFWR1_W_XACT_RUN_LENGTH_LEN
#define DDRC_REGS_PERFWR1_W_XACT_RUN_LENGTH_LEN      8
#endif

#if defined(_V1) && !defined(PERFWR1_W_XACT_RUN_LENGTH_R)
#define PERFWR1_W_XACT_RUN_LENGTH_R        GetGroupBits32( (DDRC_PERFWR1_VAL),DDRC_REGS_PERFWR1_W_XACT_RUN_LENGTH_POS, DDRC_REGS_PERFWR1_W_XACT_RUN_LENGTH_LEN)
#endif

#if defined(_V1) && !defined(PERFWR1_W_XACT_RUN_LENGTH_W)
#define PERFWR1_W_XACT_RUN_LENGTH_W(value) SetGroupBits32( (DDRC_PERFWR1_VAL),DDRC_REGS_PERFWR1_W_XACT_RUN_LENGTH_POS, DDRC_REGS_PERFWR1_W_XACT_RUN_LENGTH_LEN,value)
#endif

#define DDRC_PERFWR1_W_XACT_RUN_LENGTH_R        GetGroupBits32( (DDRC_PERFWR1_VAL),DDRC_REGS_PERFWR1_W_XACT_RUN_LENGTH_POS, DDRC_REGS_PERFWR1_W_XACT_RUN_LENGTH_LEN)

#define DDRC_PERFWR1_W_XACT_RUN_LENGTH_W(value) SetGroupBits32( (DDRC_PERFWR1_VAL),DDRC_REGS_PERFWR1_W_XACT_RUN_LENGTH_POS, DDRC_REGS_PERFWR1_W_XACT_RUN_LENGTH_LEN,value)


/* REGISTER: DERATECTL */

#if defined(_V1) && !defined(DERATECTL_OFFSET)
#define DERATECTL_OFFSET 0x2c
#endif

#if !defined(DDRC_REGS_DERATECTL_OFFSET)
#define DDRC_REGS_DERATECTL_OFFSET 0x2c
#endif

#if defined(_V1) && !defined(DERATECTL_REG)
#define DERATECTL_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DERATECTL_OFFSET))
#endif

#if defined(_V1) && !defined(DERATECTL_VAL)
#define DERATECTL_VAL  PREFIX_VAL(DERATECTL_REG)
#endif

#define DDRC_DERATECTL_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DERATECTL_OFFSET))
#define DDRC_DERATECTL_VAL  PREFIX_VAL(DDRC_DERATECTL_REG)

/* FIELDS: */

/* derate_temp_limit_intr_en */

#ifndef DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_POS
#define DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_POS      0
#endif

#ifndef DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_LEN
#define DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_LEN      1
#endif

#if defined(_V1) && !defined(DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_R)
#define DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_R        GetGroupBits32( (DDRC_DERATECTL_VAL),DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_POS, DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_LEN)
#endif

#if defined(_V1) && !defined(DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_W)
#define DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_W(value) SetGroupBits32( (DDRC_DERATECTL_VAL),DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_POS, DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_LEN,value)
#endif

#define DDRC_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_R        GetGroupBits32( (DDRC_DERATECTL_VAL),DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_POS, DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_LEN)

#define DDRC_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_W(value) SetGroupBits32( (DDRC_DERATECTL_VAL),DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_POS, DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_EN_LEN,value)


/* derate_temp_limit_intr_clr */

#ifndef DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_POS
#define DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_POS      1
#endif

#ifndef DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_LEN
#define DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_LEN      1
#endif

#if defined(_V1) && !defined(DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_R)
#define DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_R        GetGroupBits32( (DDRC_DERATECTL_VAL),DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_POS, DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_LEN)
#endif

#if defined(_V1) && !defined(DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_W)
#define DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_W(value) SetGroupBits32( (DDRC_DERATECTL_VAL),DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_POS, DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_LEN,value)
#endif

#define DDRC_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_R        GetGroupBits32( (DDRC_DERATECTL_VAL),DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_POS, DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_LEN)

#define DDRC_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_W(value) SetGroupBits32( (DDRC_DERATECTL_VAL),DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_POS, DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_CLR_LEN,value)


/* derate_temp_limit_intr_force */

#ifndef DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_POS
#define DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_POS      2
#endif

#ifndef DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_LEN
#define DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_LEN      1
#endif

#if defined(_V1) && !defined(DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_R)
#define DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_R        GetGroupBits32( (DDRC_DERATECTL_VAL),DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_POS, DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_LEN)
#endif

#if defined(_V1) && !defined(DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_W)
#define DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_W(value) SetGroupBits32( (DDRC_DERATECTL_VAL),DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_POS, DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_LEN,value)
#endif

#define DDRC_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_R        GetGroupBits32( (DDRC_DERATECTL_VAL),DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_POS, DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_LEN)

#define DDRC_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_W(value) SetGroupBits32( (DDRC_DERATECTL_VAL),DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_POS, DDRC_REGS_DERATECTL_DERATE_TEMP_LIMIT_INTR_FORCE_LEN,value)


/* REGISTER: PWRCTL */

#if defined(_V1) && !defined(PWRCTL_OFFSET)
#define PWRCTL_OFFSET 0x30
#endif

#if !defined(DDRC_REGS_PWRCTL_OFFSET)
#define DDRC_REGS_PWRCTL_OFFSET 0x30
#endif

#if defined(_V1) && !defined(PWRCTL_REG)
#define PWRCTL_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_PWRCTL_OFFSET))
#endif

#if defined(_V1) && !defined(PWRCTL_VAL)
#define PWRCTL_VAL  PREFIX_VAL(PWRCTL_REG)
#endif

#define DDRC_PWRCTL_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_PWRCTL_OFFSET))
#define DDRC_PWRCTL_VAL  PREFIX_VAL(DDRC_PWRCTL_REG)

/* FIELDS: */

/* selfref_en */

#ifndef DDRC_REGS_PWRCTL_SELFREF_EN_POS
#define DDRC_REGS_PWRCTL_SELFREF_EN_POS      0
#endif

#ifndef DDRC_REGS_PWRCTL_SELFREF_EN_LEN
#define DDRC_REGS_PWRCTL_SELFREF_EN_LEN      1
#endif

#if defined(_V1) && !defined(PWRCTL_SELFREF_EN_R)
#define PWRCTL_SELFREF_EN_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_SELFREF_EN_POS, DDRC_REGS_PWRCTL_SELFREF_EN_LEN)
#endif

#if defined(_V1) && !defined(PWRCTL_SELFREF_EN_W)
#define PWRCTL_SELFREF_EN_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_SELFREF_EN_POS, DDRC_REGS_PWRCTL_SELFREF_EN_LEN,value)
#endif

#define DDRC_PWRCTL_SELFREF_EN_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_SELFREF_EN_POS, DDRC_REGS_PWRCTL_SELFREF_EN_LEN)

#define DDRC_PWRCTL_SELFREF_EN_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_SELFREF_EN_POS, DDRC_REGS_PWRCTL_SELFREF_EN_LEN,value)


/* powerdown_en */

#ifndef DDRC_REGS_PWRCTL_POWERDOWN_EN_POS
#define DDRC_REGS_PWRCTL_POWERDOWN_EN_POS      1
#endif

#ifndef DDRC_REGS_PWRCTL_POWERDOWN_EN_LEN
#define DDRC_REGS_PWRCTL_POWERDOWN_EN_LEN      1
#endif

#if defined(_V1) && !defined(PWRCTL_POWERDOWN_EN_R)
#define PWRCTL_POWERDOWN_EN_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_POWERDOWN_EN_POS, DDRC_REGS_PWRCTL_POWERDOWN_EN_LEN)
#endif

#if defined(_V1) && !defined(PWRCTL_POWERDOWN_EN_W)
#define PWRCTL_POWERDOWN_EN_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_POWERDOWN_EN_POS, DDRC_REGS_PWRCTL_POWERDOWN_EN_LEN,value)
#endif

#define DDRC_PWRCTL_POWERDOWN_EN_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_POWERDOWN_EN_POS, DDRC_REGS_PWRCTL_POWERDOWN_EN_LEN)

#define DDRC_PWRCTL_POWERDOWN_EN_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_POWERDOWN_EN_POS, DDRC_REGS_PWRCTL_POWERDOWN_EN_LEN,value)


/* deeppowerdown_en */

#ifndef DDRC_REGS_PWRCTL_DEEPPOWERDOWN_EN_POS
#define DDRC_REGS_PWRCTL_DEEPPOWERDOWN_EN_POS      2
#endif

#ifndef DDRC_REGS_PWRCTL_DEEPPOWERDOWN_EN_LEN
#define DDRC_REGS_PWRCTL_DEEPPOWERDOWN_EN_LEN      1
#endif

#if defined(_V1) && !defined(PWRCTL_DEEPPOWERDOWN_EN_R)
#define PWRCTL_DEEPPOWERDOWN_EN_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_DEEPPOWERDOWN_EN_POS, DDRC_REGS_PWRCTL_DEEPPOWERDOWN_EN_LEN)
#endif

#if defined(_V1) && !defined(PWRCTL_DEEPPOWERDOWN_EN_W)
#define PWRCTL_DEEPPOWERDOWN_EN_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_DEEPPOWERDOWN_EN_POS, DDRC_REGS_PWRCTL_DEEPPOWERDOWN_EN_LEN,value)
#endif

#define DDRC_PWRCTL_DEEPPOWERDOWN_EN_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_DEEPPOWERDOWN_EN_POS, DDRC_REGS_PWRCTL_DEEPPOWERDOWN_EN_LEN)

#define DDRC_PWRCTL_DEEPPOWERDOWN_EN_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_DEEPPOWERDOWN_EN_POS, DDRC_REGS_PWRCTL_DEEPPOWERDOWN_EN_LEN,value)


/* en_dfi_dram_clk_disable */

#ifndef DDRC_REGS_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_POS
#define DDRC_REGS_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_POS      3
#endif

#ifndef DDRC_REGS_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_LEN
#define DDRC_REGS_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_LEN      1
#endif

#if defined(_V1) && !defined(PWRCTL_EN_DFI_DRAM_CLK_DISABLE_R)
#define PWRCTL_EN_DFI_DRAM_CLK_DISABLE_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_POS, DDRC_REGS_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_LEN)
#endif

#if defined(_V1) && !defined(PWRCTL_EN_DFI_DRAM_CLK_DISABLE_W)
#define PWRCTL_EN_DFI_DRAM_CLK_DISABLE_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_POS, DDRC_REGS_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_LEN,value)
#endif

#define DDRC_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_POS, DDRC_REGS_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_LEN)

#define DDRC_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_POS, DDRC_REGS_PWRCTL_EN_DFI_DRAM_CLK_DISABLE_LEN,value)


/* selfref_sw */

#ifndef DDRC_REGS_PWRCTL_SELFREF_SW_POS
#define DDRC_REGS_PWRCTL_SELFREF_SW_POS      5
#endif

#ifndef DDRC_REGS_PWRCTL_SELFREF_SW_LEN
#define DDRC_REGS_PWRCTL_SELFREF_SW_LEN      1
#endif

#if defined(_V1) && !defined(PWRCTL_SELFREF_SW_R)
#define PWRCTL_SELFREF_SW_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_SELFREF_SW_POS, DDRC_REGS_PWRCTL_SELFREF_SW_LEN)
#endif

#if defined(_V1) && !defined(PWRCTL_SELFREF_SW_W)
#define PWRCTL_SELFREF_SW_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_SELFREF_SW_POS, DDRC_REGS_PWRCTL_SELFREF_SW_LEN,value)
#endif

#define DDRC_PWRCTL_SELFREF_SW_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_SELFREF_SW_POS, DDRC_REGS_PWRCTL_SELFREF_SW_LEN)

#define DDRC_PWRCTL_SELFREF_SW_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_SELFREF_SW_POS, DDRC_REGS_PWRCTL_SELFREF_SW_LEN,value)


/* stay_in_selfref */

#ifndef DDRC_REGS_PWRCTL_STAY_IN_SELFREF_POS
#define DDRC_REGS_PWRCTL_STAY_IN_SELFREF_POS      6
#endif

#ifndef DDRC_REGS_PWRCTL_STAY_IN_SELFREF_LEN
#define DDRC_REGS_PWRCTL_STAY_IN_SELFREF_LEN      1
#endif

#if defined(_V1) && !defined(PWRCTL_STAY_IN_SELFREF_R)
#define PWRCTL_STAY_IN_SELFREF_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_STAY_IN_SELFREF_POS, DDRC_REGS_PWRCTL_STAY_IN_SELFREF_LEN)
#endif

#if defined(_V1) && !defined(PWRCTL_STAY_IN_SELFREF_W)
#define PWRCTL_STAY_IN_SELFREF_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_STAY_IN_SELFREF_POS, DDRC_REGS_PWRCTL_STAY_IN_SELFREF_LEN,value)
#endif

#define DDRC_PWRCTL_STAY_IN_SELFREF_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_STAY_IN_SELFREF_POS, DDRC_REGS_PWRCTL_STAY_IN_SELFREF_LEN)

#define DDRC_PWRCTL_STAY_IN_SELFREF_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_STAY_IN_SELFREF_POS, DDRC_REGS_PWRCTL_STAY_IN_SELFREF_LEN,value)


/* dis_cam_drain_selfref */

#ifndef DDRC_REGS_PWRCTL_DIS_CAM_DRAIN_SELFREF_POS
#define DDRC_REGS_PWRCTL_DIS_CAM_DRAIN_SELFREF_POS      7
#endif

#ifndef DDRC_REGS_PWRCTL_DIS_CAM_DRAIN_SELFREF_LEN
#define DDRC_REGS_PWRCTL_DIS_CAM_DRAIN_SELFREF_LEN      1
#endif

#if defined(_V1) && !defined(PWRCTL_DIS_CAM_DRAIN_SELFREF_R)
#define PWRCTL_DIS_CAM_DRAIN_SELFREF_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_DIS_CAM_DRAIN_SELFREF_POS, DDRC_REGS_PWRCTL_DIS_CAM_DRAIN_SELFREF_LEN)
#endif

#if defined(_V1) && !defined(PWRCTL_DIS_CAM_DRAIN_SELFREF_W)
#define PWRCTL_DIS_CAM_DRAIN_SELFREF_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_DIS_CAM_DRAIN_SELFREF_POS, DDRC_REGS_PWRCTL_DIS_CAM_DRAIN_SELFREF_LEN,value)
#endif

#define DDRC_PWRCTL_DIS_CAM_DRAIN_SELFREF_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_DIS_CAM_DRAIN_SELFREF_POS, DDRC_REGS_PWRCTL_DIS_CAM_DRAIN_SELFREF_LEN)

#define DDRC_PWRCTL_DIS_CAM_DRAIN_SELFREF_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_DIS_CAM_DRAIN_SELFREF_POS, DDRC_REGS_PWRCTL_DIS_CAM_DRAIN_SELFREF_LEN,value)


/* lpddr4_sr_allowed */

#ifndef DDRC_REGS_PWRCTL_LPDDR4_SR_ALLOWED_POS
#define DDRC_REGS_PWRCTL_LPDDR4_SR_ALLOWED_POS      8
#endif

#ifndef DDRC_REGS_PWRCTL_LPDDR4_SR_ALLOWED_LEN
#define DDRC_REGS_PWRCTL_LPDDR4_SR_ALLOWED_LEN      1
#endif

#if defined(_V1) && !defined(PWRCTL_LPDDR4_SR_ALLOWED_R)
#define PWRCTL_LPDDR4_SR_ALLOWED_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_LPDDR4_SR_ALLOWED_POS, DDRC_REGS_PWRCTL_LPDDR4_SR_ALLOWED_LEN)
#endif

#if defined(_V1) && !defined(PWRCTL_LPDDR4_SR_ALLOWED_W)
#define PWRCTL_LPDDR4_SR_ALLOWED_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_LPDDR4_SR_ALLOWED_POS, DDRC_REGS_PWRCTL_LPDDR4_SR_ALLOWED_LEN,value)
#endif

#define DDRC_PWRCTL_LPDDR4_SR_ALLOWED_R        GetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_LPDDR4_SR_ALLOWED_POS, DDRC_REGS_PWRCTL_LPDDR4_SR_ALLOWED_LEN)

#define DDRC_PWRCTL_LPDDR4_SR_ALLOWED_W(value) SetGroupBits32( (DDRC_PWRCTL_VAL),DDRC_REGS_PWRCTL_LPDDR4_SR_ALLOWED_POS, DDRC_REGS_PWRCTL_LPDDR4_SR_ALLOWED_LEN,value)


/* REGISTER: DBG0 */

#if defined(_V1) && !defined(DBG0_OFFSET)
#define DBG0_OFFSET 0x300
#endif

#if !defined(DDRC_REGS_DBG0_OFFSET)
#define DDRC_REGS_DBG0_OFFSET 0x300
#endif

#if defined(_V1) && !defined(DBG0_REG)
#define DBG0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DBG0_OFFSET))
#endif

#if defined(_V1) && !defined(DBG0_VAL)
#define DBG0_VAL  PREFIX_VAL(DBG0_REG)
#endif

#define DDRC_DBG0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DBG0_OFFSET))
#define DDRC_DBG0_VAL  PREFIX_VAL(DDRC_DBG0_REG)

/* FIELDS: */

/* dis_wc */

#ifndef DDRC_REGS_DBG0_DIS_WC_POS
#define DDRC_REGS_DBG0_DIS_WC_POS      0
#endif

#ifndef DDRC_REGS_DBG0_DIS_WC_LEN
#define DDRC_REGS_DBG0_DIS_WC_LEN      1
#endif

#if defined(_V1) && !defined(DBG0_DIS_WC_R)
#define DBG0_DIS_WC_R        GetGroupBits32( (DDRC_DBG0_VAL),DDRC_REGS_DBG0_DIS_WC_POS, DDRC_REGS_DBG0_DIS_WC_LEN)
#endif

#if defined(_V1) && !defined(DBG0_DIS_WC_W)
#define DBG0_DIS_WC_W(value) SetGroupBits32( (DDRC_DBG0_VAL),DDRC_REGS_DBG0_DIS_WC_POS, DDRC_REGS_DBG0_DIS_WC_LEN,value)
#endif

#define DDRC_DBG0_DIS_WC_R        GetGroupBits32( (DDRC_DBG0_VAL),DDRC_REGS_DBG0_DIS_WC_POS, DDRC_REGS_DBG0_DIS_WC_LEN)

#define DDRC_DBG0_DIS_WC_W(value) SetGroupBits32( (DDRC_DBG0_VAL),DDRC_REGS_DBG0_DIS_WC_POS, DDRC_REGS_DBG0_DIS_WC_LEN,value)


/* dis_collision_page_opt */

#ifndef DDRC_REGS_DBG0_DIS_COLLISION_PAGE_OPT_POS
#define DDRC_REGS_DBG0_DIS_COLLISION_PAGE_OPT_POS      4
#endif

#ifndef DDRC_REGS_DBG0_DIS_COLLISION_PAGE_OPT_LEN
#define DDRC_REGS_DBG0_DIS_COLLISION_PAGE_OPT_LEN      1
#endif

#if defined(_V1) && !defined(DBG0_DIS_COLLISION_PAGE_OPT_R)
#define DBG0_DIS_COLLISION_PAGE_OPT_R        GetGroupBits32( (DDRC_DBG0_VAL),DDRC_REGS_DBG0_DIS_COLLISION_PAGE_OPT_POS, DDRC_REGS_DBG0_DIS_COLLISION_PAGE_OPT_LEN)
#endif

#if defined(_V1) && !defined(DBG0_DIS_COLLISION_PAGE_OPT_W)
#define DBG0_DIS_COLLISION_PAGE_OPT_W(value) SetGroupBits32( (DDRC_DBG0_VAL),DDRC_REGS_DBG0_DIS_COLLISION_PAGE_OPT_POS, DDRC_REGS_DBG0_DIS_COLLISION_PAGE_OPT_LEN,value)
#endif

#define DDRC_DBG0_DIS_COLLISION_PAGE_OPT_R        GetGroupBits32( (DDRC_DBG0_VAL),DDRC_REGS_DBG0_DIS_COLLISION_PAGE_OPT_POS, DDRC_REGS_DBG0_DIS_COLLISION_PAGE_OPT_LEN)

#define DDRC_DBG0_DIS_COLLISION_PAGE_OPT_W(value) SetGroupBits32( (DDRC_DBG0_VAL),DDRC_REGS_DBG0_DIS_COLLISION_PAGE_OPT_POS, DDRC_REGS_DBG0_DIS_COLLISION_PAGE_OPT_LEN,value)


/* REGISTER: DBG1 */

#if defined(_V1) && !defined(DBG1_OFFSET)
#define DBG1_OFFSET 0x304
#endif

#if !defined(DDRC_REGS_DBG1_OFFSET)
#define DDRC_REGS_DBG1_OFFSET 0x304
#endif

#if defined(_V1) && !defined(DBG1_REG)
#define DBG1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DBG1_OFFSET))
#endif

#if defined(_V1) && !defined(DBG1_VAL)
#define DBG1_VAL  PREFIX_VAL(DBG1_REG)
#endif

#define DDRC_DBG1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DBG1_OFFSET))
#define DDRC_DBG1_VAL  PREFIX_VAL(DDRC_DBG1_REG)

/* FIELDS: */

/* dis_dq */

#ifndef DDRC_REGS_DBG1_DIS_DQ_POS
#define DDRC_REGS_DBG1_DIS_DQ_POS      0
#endif

#ifndef DDRC_REGS_DBG1_DIS_DQ_LEN
#define DDRC_REGS_DBG1_DIS_DQ_LEN      1
#endif

#if defined(_V1) && !defined(DBG1_DIS_DQ_R)
#define DBG1_DIS_DQ_R        GetGroupBits32( (DDRC_DBG1_VAL),DDRC_REGS_DBG1_DIS_DQ_POS, DDRC_REGS_DBG1_DIS_DQ_LEN)
#endif

#if defined(_V1) && !defined(DBG1_DIS_DQ_W)
#define DBG1_DIS_DQ_W(value) SetGroupBits32( (DDRC_DBG1_VAL),DDRC_REGS_DBG1_DIS_DQ_POS, DDRC_REGS_DBG1_DIS_DQ_LEN,value)
#endif

#define DDRC_DBG1_DIS_DQ_R        GetGroupBits32( (DDRC_DBG1_VAL),DDRC_REGS_DBG1_DIS_DQ_POS, DDRC_REGS_DBG1_DIS_DQ_LEN)

#define DDRC_DBG1_DIS_DQ_W(value) SetGroupBits32( (DDRC_DBG1_VAL),DDRC_REGS_DBG1_DIS_DQ_POS, DDRC_REGS_DBG1_DIS_DQ_LEN,value)


/* dis_hif */

#ifndef DDRC_REGS_DBG1_DIS_HIF_POS
#define DDRC_REGS_DBG1_DIS_HIF_POS      1
#endif

#ifndef DDRC_REGS_DBG1_DIS_HIF_LEN
#define DDRC_REGS_DBG1_DIS_HIF_LEN      1
#endif

#if defined(_V1) && !defined(DBG1_DIS_HIF_R)
#define DBG1_DIS_HIF_R        GetGroupBits32( (DDRC_DBG1_VAL),DDRC_REGS_DBG1_DIS_HIF_POS, DDRC_REGS_DBG1_DIS_HIF_LEN)
#endif

#if defined(_V1) && !defined(DBG1_DIS_HIF_W)
#define DBG1_DIS_HIF_W(value) SetGroupBits32( (DDRC_DBG1_VAL),DDRC_REGS_DBG1_DIS_HIF_POS, DDRC_REGS_DBG1_DIS_HIF_LEN,value)
#endif

#define DDRC_DBG1_DIS_HIF_R        GetGroupBits32( (DDRC_DBG1_VAL),DDRC_REGS_DBG1_DIS_HIF_POS, DDRC_REGS_DBG1_DIS_HIF_LEN)

#define DDRC_DBG1_DIS_HIF_W(value) SetGroupBits32( (DDRC_DBG1_VAL),DDRC_REGS_DBG1_DIS_HIF_POS, DDRC_REGS_DBG1_DIS_HIF_LEN,value)


/* REGISTER: DBGCAM */

#if defined(_V1) && !defined(DBGCAM_OFFSET)
#define DBGCAM_OFFSET 0x308
#endif

#if !defined(DDRC_REGS_DBGCAM_OFFSET)
#define DDRC_REGS_DBGCAM_OFFSET 0x308
#endif

#if defined(_V1) && !defined(DBGCAM_REG)
#define DBGCAM_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DBGCAM_OFFSET))
#endif

#if defined(_V1) && !defined(DBGCAM_VAL)
#define DBGCAM_VAL  PREFIX_VAL(DBGCAM_REG)
#endif

#define DDRC_DBGCAM_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DBGCAM_OFFSET))
#define DDRC_DBGCAM_VAL  PREFIX_VAL(DDRC_DBGCAM_REG)

/* FIELDS: */

/* dbg_hpr_q_depth */

#ifndef DDRC_REGS_DBGCAM_DBG_HPR_Q_DEPTH_POS
#define DDRC_REGS_DBGCAM_DBG_HPR_Q_DEPTH_POS      0
#endif

#ifndef DDRC_REGS_DBGCAM_DBG_HPR_Q_DEPTH_LEN
#define DDRC_REGS_DBGCAM_DBG_HPR_Q_DEPTH_LEN      6
#endif

#if defined(_V1) && !defined(DBGCAM_DBG_HPR_Q_DEPTH_R)
#define DBGCAM_DBG_HPR_Q_DEPTH_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_HPR_Q_DEPTH_POS, DDRC_REGS_DBGCAM_DBG_HPR_Q_DEPTH_LEN)
#endif

#if defined(_V1) && !defined(DBGCAM_DBG_HPR_Q_DEPTH_W)
#define DBGCAM_DBG_HPR_Q_DEPTH_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_HPR_Q_DEPTH_POS, DDRC_REGS_DBGCAM_DBG_HPR_Q_DEPTH_LEN,value)
#endif

#define DDRC_DBGCAM_DBG_HPR_Q_DEPTH_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_HPR_Q_DEPTH_POS, DDRC_REGS_DBGCAM_DBG_HPR_Q_DEPTH_LEN)

#define DDRC_DBGCAM_DBG_HPR_Q_DEPTH_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_HPR_Q_DEPTH_POS, DDRC_REGS_DBGCAM_DBG_HPR_Q_DEPTH_LEN,value)


/* dbg_lpr_q_depth */

#ifndef DDRC_REGS_DBGCAM_DBG_LPR_Q_DEPTH_POS
#define DDRC_REGS_DBGCAM_DBG_LPR_Q_DEPTH_POS      8
#endif

#ifndef DDRC_REGS_DBGCAM_DBG_LPR_Q_DEPTH_LEN
#define DDRC_REGS_DBGCAM_DBG_LPR_Q_DEPTH_LEN      6
#endif

#if defined(_V1) && !defined(DBGCAM_DBG_LPR_Q_DEPTH_R)
#define DBGCAM_DBG_LPR_Q_DEPTH_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_LPR_Q_DEPTH_POS, DDRC_REGS_DBGCAM_DBG_LPR_Q_DEPTH_LEN)
#endif

#if defined(_V1) && !defined(DBGCAM_DBG_LPR_Q_DEPTH_W)
#define DBGCAM_DBG_LPR_Q_DEPTH_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_LPR_Q_DEPTH_POS, DDRC_REGS_DBGCAM_DBG_LPR_Q_DEPTH_LEN,value)
#endif

#define DDRC_DBGCAM_DBG_LPR_Q_DEPTH_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_LPR_Q_DEPTH_POS, DDRC_REGS_DBGCAM_DBG_LPR_Q_DEPTH_LEN)

#define DDRC_DBGCAM_DBG_LPR_Q_DEPTH_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_LPR_Q_DEPTH_POS, DDRC_REGS_DBGCAM_DBG_LPR_Q_DEPTH_LEN,value)


/* dbg_w_q_depth */

#ifndef DDRC_REGS_DBGCAM_DBG_W_Q_DEPTH_POS
#define DDRC_REGS_DBGCAM_DBG_W_Q_DEPTH_POS      16
#endif

#ifndef DDRC_REGS_DBGCAM_DBG_W_Q_DEPTH_LEN
#define DDRC_REGS_DBGCAM_DBG_W_Q_DEPTH_LEN      6
#endif

#if defined(_V1) && !defined(DBGCAM_DBG_W_Q_DEPTH_R)
#define DBGCAM_DBG_W_Q_DEPTH_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_W_Q_DEPTH_POS, DDRC_REGS_DBGCAM_DBG_W_Q_DEPTH_LEN)
#endif

#if defined(_V1) && !defined(DBGCAM_DBG_W_Q_DEPTH_W)
#define DBGCAM_DBG_W_Q_DEPTH_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_W_Q_DEPTH_POS, DDRC_REGS_DBGCAM_DBG_W_Q_DEPTH_LEN,value)
#endif

#define DDRC_DBGCAM_DBG_W_Q_DEPTH_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_W_Q_DEPTH_POS, DDRC_REGS_DBGCAM_DBG_W_Q_DEPTH_LEN)

#define DDRC_DBGCAM_DBG_W_Q_DEPTH_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_W_Q_DEPTH_POS, DDRC_REGS_DBGCAM_DBG_W_Q_DEPTH_LEN,value)


/* dbg_stall */

#ifndef DDRC_REGS_DBGCAM_DBG_STALL_POS
#define DDRC_REGS_DBGCAM_DBG_STALL_POS      24
#endif

#ifndef DDRC_REGS_DBGCAM_DBG_STALL_LEN
#define DDRC_REGS_DBGCAM_DBG_STALL_LEN      1
#endif

#if defined(_V1) && !defined(DBGCAM_DBG_STALL_R)
#define DBGCAM_DBG_STALL_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_STALL_POS, DDRC_REGS_DBGCAM_DBG_STALL_LEN)
#endif

#if defined(_V1) && !defined(DBGCAM_DBG_STALL_W)
#define DBGCAM_DBG_STALL_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_STALL_POS, DDRC_REGS_DBGCAM_DBG_STALL_LEN,value)
#endif

#define DDRC_DBGCAM_DBG_STALL_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_STALL_POS, DDRC_REGS_DBGCAM_DBG_STALL_LEN)

#define DDRC_DBGCAM_DBG_STALL_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_STALL_POS, DDRC_REGS_DBGCAM_DBG_STALL_LEN,value)


/* dbg_rd_q_empty */

#ifndef DDRC_REGS_DBGCAM_DBG_RD_Q_EMPTY_POS
#define DDRC_REGS_DBGCAM_DBG_RD_Q_EMPTY_POS      25
#endif

#ifndef DDRC_REGS_DBGCAM_DBG_RD_Q_EMPTY_LEN
#define DDRC_REGS_DBGCAM_DBG_RD_Q_EMPTY_LEN      1
#endif

#if defined(_V1) && !defined(DBGCAM_DBG_RD_Q_EMPTY_R)
#define DBGCAM_DBG_RD_Q_EMPTY_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_RD_Q_EMPTY_POS, DDRC_REGS_DBGCAM_DBG_RD_Q_EMPTY_LEN)
#endif

#if defined(_V1) && !defined(DBGCAM_DBG_RD_Q_EMPTY_W)
#define DBGCAM_DBG_RD_Q_EMPTY_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_RD_Q_EMPTY_POS, DDRC_REGS_DBGCAM_DBG_RD_Q_EMPTY_LEN,value)
#endif

#define DDRC_DBGCAM_DBG_RD_Q_EMPTY_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_RD_Q_EMPTY_POS, DDRC_REGS_DBGCAM_DBG_RD_Q_EMPTY_LEN)

#define DDRC_DBGCAM_DBG_RD_Q_EMPTY_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_RD_Q_EMPTY_POS, DDRC_REGS_DBGCAM_DBG_RD_Q_EMPTY_LEN,value)


/* dbg_wr_q_empty */

#ifndef DDRC_REGS_DBGCAM_DBG_WR_Q_EMPTY_POS
#define DDRC_REGS_DBGCAM_DBG_WR_Q_EMPTY_POS      26
#endif

#ifndef DDRC_REGS_DBGCAM_DBG_WR_Q_EMPTY_LEN
#define DDRC_REGS_DBGCAM_DBG_WR_Q_EMPTY_LEN      1
#endif

#if defined(_V1) && !defined(DBGCAM_DBG_WR_Q_EMPTY_R)
#define DBGCAM_DBG_WR_Q_EMPTY_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_WR_Q_EMPTY_POS, DDRC_REGS_DBGCAM_DBG_WR_Q_EMPTY_LEN)
#endif

#if defined(_V1) && !defined(DBGCAM_DBG_WR_Q_EMPTY_W)
#define DBGCAM_DBG_WR_Q_EMPTY_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_WR_Q_EMPTY_POS, DDRC_REGS_DBGCAM_DBG_WR_Q_EMPTY_LEN,value)
#endif

#define DDRC_DBGCAM_DBG_WR_Q_EMPTY_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_WR_Q_EMPTY_POS, DDRC_REGS_DBGCAM_DBG_WR_Q_EMPTY_LEN)

#define DDRC_DBGCAM_DBG_WR_Q_EMPTY_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_DBG_WR_Q_EMPTY_POS, DDRC_REGS_DBGCAM_DBG_WR_Q_EMPTY_LEN,value)


/* rd_data_pipeline_empty */

#ifndef DDRC_REGS_DBGCAM_RD_DATA_PIPELINE_EMPTY_POS
#define DDRC_REGS_DBGCAM_RD_DATA_PIPELINE_EMPTY_POS      28
#endif

#ifndef DDRC_REGS_DBGCAM_RD_DATA_PIPELINE_EMPTY_LEN
#define DDRC_REGS_DBGCAM_RD_DATA_PIPELINE_EMPTY_LEN      1
#endif

#if defined(_V1) && !defined(DBGCAM_RD_DATA_PIPELINE_EMPTY_R)
#define DBGCAM_RD_DATA_PIPELINE_EMPTY_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_RD_DATA_PIPELINE_EMPTY_POS, DDRC_REGS_DBGCAM_RD_DATA_PIPELINE_EMPTY_LEN)
#endif

#if defined(_V1) && !defined(DBGCAM_RD_DATA_PIPELINE_EMPTY_W)
#define DBGCAM_RD_DATA_PIPELINE_EMPTY_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_RD_DATA_PIPELINE_EMPTY_POS, DDRC_REGS_DBGCAM_RD_DATA_PIPELINE_EMPTY_LEN,value)
#endif

#define DDRC_DBGCAM_RD_DATA_PIPELINE_EMPTY_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_RD_DATA_PIPELINE_EMPTY_POS, DDRC_REGS_DBGCAM_RD_DATA_PIPELINE_EMPTY_LEN)

#define DDRC_DBGCAM_RD_DATA_PIPELINE_EMPTY_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_RD_DATA_PIPELINE_EMPTY_POS, DDRC_REGS_DBGCAM_RD_DATA_PIPELINE_EMPTY_LEN,value)


/* wr_data_pipeline_empty */

#ifndef DDRC_REGS_DBGCAM_WR_DATA_PIPELINE_EMPTY_POS
#define DDRC_REGS_DBGCAM_WR_DATA_PIPELINE_EMPTY_POS      29
#endif

#ifndef DDRC_REGS_DBGCAM_WR_DATA_PIPELINE_EMPTY_LEN
#define DDRC_REGS_DBGCAM_WR_DATA_PIPELINE_EMPTY_LEN      1
#endif

#if defined(_V1) && !defined(DBGCAM_WR_DATA_PIPELINE_EMPTY_R)
#define DBGCAM_WR_DATA_PIPELINE_EMPTY_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_WR_DATA_PIPELINE_EMPTY_POS, DDRC_REGS_DBGCAM_WR_DATA_PIPELINE_EMPTY_LEN)
#endif

#if defined(_V1) && !defined(DBGCAM_WR_DATA_PIPELINE_EMPTY_W)
#define DBGCAM_WR_DATA_PIPELINE_EMPTY_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_WR_DATA_PIPELINE_EMPTY_POS, DDRC_REGS_DBGCAM_WR_DATA_PIPELINE_EMPTY_LEN,value)
#endif

#define DDRC_DBGCAM_WR_DATA_PIPELINE_EMPTY_R        GetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_WR_DATA_PIPELINE_EMPTY_POS, DDRC_REGS_DBGCAM_WR_DATA_PIPELINE_EMPTY_LEN)

#define DDRC_DBGCAM_WR_DATA_PIPELINE_EMPTY_W(value) SetGroupBits32( (DDRC_DBGCAM_VAL),DDRC_REGS_DBGCAM_WR_DATA_PIPELINE_EMPTY_POS, DDRC_REGS_DBGCAM_WR_DATA_PIPELINE_EMPTY_LEN,value)


/* REGISTER: DBGCMD */

#if defined(_V1) && !defined(DBGCMD_OFFSET)
#define DBGCMD_OFFSET 0x30c
#endif

#if !defined(DDRC_REGS_DBGCMD_OFFSET)
#define DDRC_REGS_DBGCMD_OFFSET 0x30c
#endif

#if defined(_V1) && !defined(DBGCMD_REG)
#define DBGCMD_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DBGCMD_OFFSET))
#endif

#if defined(_V1) && !defined(DBGCMD_VAL)
#define DBGCMD_VAL  PREFIX_VAL(DBGCMD_REG)
#endif

#define DDRC_DBGCMD_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DBGCMD_OFFSET))
#define DDRC_DBGCMD_VAL  PREFIX_VAL(DDRC_DBGCMD_REG)

/* FIELDS: */

/* rank0_refresh */

#ifndef DDRC_REGS_DBGCMD_RANK0_REFRESH_POS
#define DDRC_REGS_DBGCMD_RANK0_REFRESH_POS      0
#endif

#ifndef DDRC_REGS_DBGCMD_RANK0_REFRESH_LEN
#define DDRC_REGS_DBGCMD_RANK0_REFRESH_LEN      1
#endif

#if defined(_V1) && !defined(DBGCMD_RANK0_REFRESH_R)
#define DBGCMD_RANK0_REFRESH_R        GetGroupBits32( (DDRC_DBGCMD_VAL),DDRC_REGS_DBGCMD_RANK0_REFRESH_POS, DDRC_REGS_DBGCMD_RANK0_REFRESH_LEN)
#endif

#if defined(_V1) && !defined(DBGCMD_RANK0_REFRESH_W)
#define DBGCMD_RANK0_REFRESH_W(value) SetGroupBits32( (DDRC_DBGCMD_VAL),DDRC_REGS_DBGCMD_RANK0_REFRESH_POS, DDRC_REGS_DBGCMD_RANK0_REFRESH_LEN,value)
#endif

#define DDRC_DBGCMD_RANK0_REFRESH_R        GetGroupBits32( (DDRC_DBGCMD_VAL),DDRC_REGS_DBGCMD_RANK0_REFRESH_POS, DDRC_REGS_DBGCMD_RANK0_REFRESH_LEN)

#define DDRC_DBGCMD_RANK0_REFRESH_W(value) SetGroupBits32( (DDRC_DBGCMD_VAL),DDRC_REGS_DBGCMD_RANK0_REFRESH_POS, DDRC_REGS_DBGCMD_RANK0_REFRESH_LEN,value)


/* zq_calib_short */

#ifndef DDRC_REGS_DBGCMD_ZQ_CALIB_SHORT_POS
#define DDRC_REGS_DBGCMD_ZQ_CALIB_SHORT_POS      4
#endif

#ifndef DDRC_REGS_DBGCMD_ZQ_CALIB_SHORT_LEN
#define DDRC_REGS_DBGCMD_ZQ_CALIB_SHORT_LEN      1
#endif

#if defined(_V1) && !defined(DBGCMD_ZQ_CALIB_SHORT_R)
#define DBGCMD_ZQ_CALIB_SHORT_R        GetGroupBits32( (DDRC_DBGCMD_VAL),DDRC_REGS_DBGCMD_ZQ_CALIB_SHORT_POS, DDRC_REGS_DBGCMD_ZQ_CALIB_SHORT_LEN)
#endif

#if defined(_V1) && !defined(DBGCMD_ZQ_CALIB_SHORT_W)
#define DBGCMD_ZQ_CALIB_SHORT_W(value) SetGroupBits32( (DDRC_DBGCMD_VAL),DDRC_REGS_DBGCMD_ZQ_CALIB_SHORT_POS, DDRC_REGS_DBGCMD_ZQ_CALIB_SHORT_LEN,value)
#endif

#define DDRC_DBGCMD_ZQ_CALIB_SHORT_R        GetGroupBits32( (DDRC_DBGCMD_VAL),DDRC_REGS_DBGCMD_ZQ_CALIB_SHORT_POS, DDRC_REGS_DBGCMD_ZQ_CALIB_SHORT_LEN)

#define DDRC_DBGCMD_ZQ_CALIB_SHORT_W(value) SetGroupBits32( (DDRC_DBGCMD_VAL),DDRC_REGS_DBGCMD_ZQ_CALIB_SHORT_POS, DDRC_REGS_DBGCMD_ZQ_CALIB_SHORT_LEN,value)


/* ctrlupd */

#ifndef DDRC_REGS_DBGCMD_CTRLUPD_POS
#define DDRC_REGS_DBGCMD_CTRLUPD_POS      5
#endif

#ifndef DDRC_REGS_DBGCMD_CTRLUPD_LEN
#define DDRC_REGS_DBGCMD_CTRLUPD_LEN      1
#endif

#if defined(_V1) && !defined(DBGCMD_CTRLUPD_R)
#define DBGCMD_CTRLUPD_R        GetGroupBits32( (DDRC_DBGCMD_VAL),DDRC_REGS_DBGCMD_CTRLUPD_POS, DDRC_REGS_DBGCMD_CTRLUPD_LEN)
#endif

#if defined(_V1) && !defined(DBGCMD_CTRLUPD_W)
#define DBGCMD_CTRLUPD_W(value) SetGroupBits32( (DDRC_DBGCMD_VAL),DDRC_REGS_DBGCMD_CTRLUPD_POS, DDRC_REGS_DBGCMD_CTRLUPD_LEN,value)
#endif

#define DDRC_DBGCMD_CTRLUPD_R        GetGroupBits32( (DDRC_DBGCMD_VAL),DDRC_REGS_DBGCMD_CTRLUPD_POS, DDRC_REGS_DBGCMD_CTRLUPD_LEN)

#define DDRC_DBGCMD_CTRLUPD_W(value) SetGroupBits32( (DDRC_DBGCMD_VAL),DDRC_REGS_DBGCMD_CTRLUPD_POS, DDRC_REGS_DBGCMD_CTRLUPD_LEN,value)


/* REGISTER: DBGSTAT */

#if defined(_V1) && !defined(DBGSTAT_OFFSET)
#define DBGSTAT_OFFSET 0x310
#endif

#if !defined(DDRC_REGS_DBGSTAT_OFFSET)
#define DDRC_REGS_DBGSTAT_OFFSET 0x310
#endif

#if defined(_V1) && !defined(DBGSTAT_REG)
#define DBGSTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DBGSTAT_OFFSET))
#endif

#if defined(_V1) && !defined(DBGSTAT_VAL)
#define DBGSTAT_VAL  PREFIX_VAL(DBGSTAT_REG)
#endif

#define DDRC_DBGSTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DBGSTAT_OFFSET))
#define DDRC_DBGSTAT_VAL  PREFIX_VAL(DDRC_DBGSTAT_REG)

/* FIELDS: */

/* rank0_refresh_busy */

#ifndef DDRC_REGS_DBGSTAT_RANK0_REFRESH_BUSY_POS
#define DDRC_REGS_DBGSTAT_RANK0_REFRESH_BUSY_POS      0
#endif

#ifndef DDRC_REGS_DBGSTAT_RANK0_REFRESH_BUSY_LEN
#define DDRC_REGS_DBGSTAT_RANK0_REFRESH_BUSY_LEN      1
#endif

#if defined(_V1) && !defined(DBGSTAT_RANK0_REFRESH_BUSY_R)
#define DBGSTAT_RANK0_REFRESH_BUSY_R        GetGroupBits32( (DDRC_DBGSTAT_VAL),DDRC_REGS_DBGSTAT_RANK0_REFRESH_BUSY_POS, DDRC_REGS_DBGSTAT_RANK0_REFRESH_BUSY_LEN)
#endif

#if defined(_V1) && !defined(DBGSTAT_RANK0_REFRESH_BUSY_W)
#define DBGSTAT_RANK0_REFRESH_BUSY_W(value) SetGroupBits32( (DDRC_DBGSTAT_VAL),DDRC_REGS_DBGSTAT_RANK0_REFRESH_BUSY_POS, DDRC_REGS_DBGSTAT_RANK0_REFRESH_BUSY_LEN,value)
#endif

#define DDRC_DBGSTAT_RANK0_REFRESH_BUSY_R        GetGroupBits32( (DDRC_DBGSTAT_VAL),DDRC_REGS_DBGSTAT_RANK0_REFRESH_BUSY_POS, DDRC_REGS_DBGSTAT_RANK0_REFRESH_BUSY_LEN)

#define DDRC_DBGSTAT_RANK0_REFRESH_BUSY_W(value) SetGroupBits32( (DDRC_DBGSTAT_VAL),DDRC_REGS_DBGSTAT_RANK0_REFRESH_BUSY_POS, DDRC_REGS_DBGSTAT_RANK0_REFRESH_BUSY_LEN,value)


/* zq_calib_short_busy */

#ifndef DDRC_REGS_DBGSTAT_ZQ_CALIB_SHORT_BUSY_POS
#define DDRC_REGS_DBGSTAT_ZQ_CALIB_SHORT_BUSY_POS      4
#endif

#ifndef DDRC_REGS_DBGSTAT_ZQ_CALIB_SHORT_BUSY_LEN
#define DDRC_REGS_DBGSTAT_ZQ_CALIB_SHORT_BUSY_LEN      1
#endif

#if defined(_V1) && !defined(DBGSTAT_ZQ_CALIB_SHORT_BUSY_R)
#define DBGSTAT_ZQ_CALIB_SHORT_BUSY_R        GetGroupBits32( (DDRC_DBGSTAT_VAL),DDRC_REGS_DBGSTAT_ZQ_CALIB_SHORT_BUSY_POS, DDRC_REGS_DBGSTAT_ZQ_CALIB_SHORT_BUSY_LEN)
#endif

#if defined(_V1) && !defined(DBGSTAT_ZQ_CALIB_SHORT_BUSY_W)
#define DBGSTAT_ZQ_CALIB_SHORT_BUSY_W(value) SetGroupBits32( (DDRC_DBGSTAT_VAL),DDRC_REGS_DBGSTAT_ZQ_CALIB_SHORT_BUSY_POS, DDRC_REGS_DBGSTAT_ZQ_CALIB_SHORT_BUSY_LEN,value)
#endif

#define DDRC_DBGSTAT_ZQ_CALIB_SHORT_BUSY_R        GetGroupBits32( (DDRC_DBGSTAT_VAL),DDRC_REGS_DBGSTAT_ZQ_CALIB_SHORT_BUSY_POS, DDRC_REGS_DBGSTAT_ZQ_CALIB_SHORT_BUSY_LEN)

#define DDRC_DBGSTAT_ZQ_CALIB_SHORT_BUSY_W(value) SetGroupBits32( (DDRC_DBGSTAT_VAL),DDRC_REGS_DBGSTAT_ZQ_CALIB_SHORT_BUSY_POS, DDRC_REGS_DBGSTAT_ZQ_CALIB_SHORT_BUSY_LEN,value)


/* ctrlupd_busy */

#ifndef DDRC_REGS_DBGSTAT_CTRLUPD_BUSY_POS
#define DDRC_REGS_DBGSTAT_CTRLUPD_BUSY_POS      5
#endif

#ifndef DDRC_REGS_DBGSTAT_CTRLUPD_BUSY_LEN
#define DDRC_REGS_DBGSTAT_CTRLUPD_BUSY_LEN      1
#endif

#if defined(_V1) && !defined(DBGSTAT_CTRLUPD_BUSY_R)
#define DBGSTAT_CTRLUPD_BUSY_R        GetGroupBits32( (DDRC_DBGSTAT_VAL),DDRC_REGS_DBGSTAT_CTRLUPD_BUSY_POS, DDRC_REGS_DBGSTAT_CTRLUPD_BUSY_LEN)
#endif

#if defined(_V1) && !defined(DBGSTAT_CTRLUPD_BUSY_W)
#define DBGSTAT_CTRLUPD_BUSY_W(value) SetGroupBits32( (DDRC_DBGSTAT_VAL),DDRC_REGS_DBGSTAT_CTRLUPD_BUSY_POS, DDRC_REGS_DBGSTAT_CTRLUPD_BUSY_LEN,value)
#endif

#define DDRC_DBGSTAT_CTRLUPD_BUSY_R        GetGroupBits32( (DDRC_DBGSTAT_VAL),DDRC_REGS_DBGSTAT_CTRLUPD_BUSY_POS, DDRC_REGS_DBGSTAT_CTRLUPD_BUSY_LEN)

#define DDRC_DBGSTAT_CTRLUPD_BUSY_W(value) SetGroupBits32( (DDRC_DBGSTAT_VAL),DDRC_REGS_DBGSTAT_CTRLUPD_BUSY_POS, DDRC_REGS_DBGSTAT_CTRLUPD_BUSY_LEN,value)


/* REGISTER: SWCTL */

#if defined(_V1) && !defined(SWCTL_OFFSET)
#define SWCTL_OFFSET 0x320
#endif

#if !defined(DDRC_REGS_SWCTL_OFFSET)
#define DDRC_REGS_SWCTL_OFFSET 0x320
#endif

#if defined(_V1) && !defined(SWCTL_REG)
#define SWCTL_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_SWCTL_OFFSET))
#endif

#if defined(_V1) && !defined(SWCTL_VAL)
#define SWCTL_VAL  PREFIX_VAL(SWCTL_REG)
#endif

#define DDRC_SWCTL_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_SWCTL_OFFSET))
#define DDRC_SWCTL_VAL  PREFIX_VAL(DDRC_SWCTL_REG)

/* FIELDS: */

/* sw_done */

#ifndef DDRC_REGS_SWCTL_SW_DONE_POS
#define DDRC_REGS_SWCTL_SW_DONE_POS      0
#endif

#ifndef DDRC_REGS_SWCTL_SW_DONE_LEN
#define DDRC_REGS_SWCTL_SW_DONE_LEN      1
#endif

#if defined(_V1) && !defined(SWCTL_SW_DONE_R)
#define SWCTL_SW_DONE_R        GetGroupBits32( (DDRC_SWCTL_VAL),DDRC_REGS_SWCTL_SW_DONE_POS, DDRC_REGS_SWCTL_SW_DONE_LEN)
#endif

#if defined(_V1) && !defined(SWCTL_SW_DONE_W)
#define SWCTL_SW_DONE_W(value) SetGroupBits32( (DDRC_SWCTL_VAL),DDRC_REGS_SWCTL_SW_DONE_POS, DDRC_REGS_SWCTL_SW_DONE_LEN,value)
#endif

#define DDRC_SWCTL_SW_DONE_R        GetGroupBits32( (DDRC_SWCTL_VAL),DDRC_REGS_SWCTL_SW_DONE_POS, DDRC_REGS_SWCTL_SW_DONE_LEN)

#define DDRC_SWCTL_SW_DONE_W(value) SetGroupBits32( (DDRC_SWCTL_VAL),DDRC_REGS_SWCTL_SW_DONE_POS, DDRC_REGS_SWCTL_SW_DONE_LEN,value)


/* REGISTER: SWSTAT */

#if defined(_V1) && !defined(SWSTAT_OFFSET)
#define SWSTAT_OFFSET 0x324
#endif

#if !defined(DDRC_REGS_SWSTAT_OFFSET)
#define DDRC_REGS_SWSTAT_OFFSET 0x324
#endif

#if defined(_V1) && !defined(SWSTAT_REG)
#define SWSTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_SWSTAT_OFFSET))
#endif

#if defined(_V1) && !defined(SWSTAT_VAL)
#define SWSTAT_VAL  PREFIX_VAL(SWSTAT_REG)
#endif

#define DDRC_SWSTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_SWSTAT_OFFSET))
#define DDRC_SWSTAT_VAL  PREFIX_VAL(DDRC_SWSTAT_REG)

/* FIELDS: */

/* sw_done_ack */

#ifndef DDRC_REGS_SWSTAT_SW_DONE_ACK_POS
#define DDRC_REGS_SWSTAT_SW_DONE_ACK_POS      0
#endif

#ifndef DDRC_REGS_SWSTAT_SW_DONE_ACK_LEN
#define DDRC_REGS_SWSTAT_SW_DONE_ACK_LEN      1
#endif

#if defined(_V1) && !defined(SWSTAT_SW_DONE_ACK_R)
#define SWSTAT_SW_DONE_ACK_R        GetGroupBits32( (DDRC_SWSTAT_VAL),DDRC_REGS_SWSTAT_SW_DONE_ACK_POS, DDRC_REGS_SWSTAT_SW_DONE_ACK_LEN)
#endif

#if defined(_V1) && !defined(SWSTAT_SW_DONE_ACK_W)
#define SWSTAT_SW_DONE_ACK_W(value) SetGroupBits32( (DDRC_SWSTAT_VAL),DDRC_REGS_SWSTAT_SW_DONE_ACK_POS, DDRC_REGS_SWSTAT_SW_DONE_ACK_LEN,value)
#endif

#define DDRC_SWSTAT_SW_DONE_ACK_R        GetGroupBits32( (DDRC_SWSTAT_VAL),DDRC_REGS_SWSTAT_SW_DONE_ACK_POS, DDRC_REGS_SWSTAT_SW_DONE_ACK_LEN)

#define DDRC_SWSTAT_SW_DONE_ACK_W(value) SetGroupBits32( (DDRC_SWSTAT_VAL),DDRC_REGS_SWSTAT_SW_DONE_ACK_POS, DDRC_REGS_SWSTAT_SW_DONE_ACK_LEN,value)


/* REGISTER: PWRTMG */

#if defined(_V1) && !defined(PWRTMG_OFFSET)
#define PWRTMG_OFFSET 0x34
#endif

#if !defined(DDRC_REGS_PWRTMG_OFFSET)
#define DDRC_REGS_PWRTMG_OFFSET 0x34
#endif

#if defined(_V1) && !defined(PWRTMG_REG)
#define PWRTMG_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_PWRTMG_OFFSET))
#endif

#if defined(_V1) && !defined(PWRTMG_VAL)
#define PWRTMG_VAL  PREFIX_VAL(PWRTMG_REG)
#endif

#define DDRC_PWRTMG_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_PWRTMG_OFFSET))
#define DDRC_PWRTMG_VAL  PREFIX_VAL(DDRC_PWRTMG_REG)

/* FIELDS: */

/* powerdown_to_x32 */

#ifndef DDRC_REGS_PWRTMG_POWERDOWN_TO_X32_POS
#define DDRC_REGS_PWRTMG_POWERDOWN_TO_X32_POS      0
#endif

#ifndef DDRC_REGS_PWRTMG_POWERDOWN_TO_X32_LEN
#define DDRC_REGS_PWRTMG_POWERDOWN_TO_X32_LEN      5
#endif

#if defined(_V1) && !defined(PWRTMG_POWERDOWN_TO_X32_R)
#define PWRTMG_POWERDOWN_TO_X32_R        GetGroupBits32( (DDRC_PWRTMG_VAL),DDRC_REGS_PWRTMG_POWERDOWN_TO_X32_POS, DDRC_REGS_PWRTMG_POWERDOWN_TO_X32_LEN)
#endif

#if defined(_V1) && !defined(PWRTMG_POWERDOWN_TO_X32_W)
#define PWRTMG_POWERDOWN_TO_X32_W(value) SetGroupBits32( (DDRC_PWRTMG_VAL),DDRC_REGS_PWRTMG_POWERDOWN_TO_X32_POS, DDRC_REGS_PWRTMG_POWERDOWN_TO_X32_LEN,value)
#endif

#define DDRC_PWRTMG_POWERDOWN_TO_X32_R        GetGroupBits32( (DDRC_PWRTMG_VAL),DDRC_REGS_PWRTMG_POWERDOWN_TO_X32_POS, DDRC_REGS_PWRTMG_POWERDOWN_TO_X32_LEN)

#define DDRC_PWRTMG_POWERDOWN_TO_X32_W(value) SetGroupBits32( (DDRC_PWRTMG_VAL),DDRC_REGS_PWRTMG_POWERDOWN_TO_X32_POS, DDRC_REGS_PWRTMG_POWERDOWN_TO_X32_LEN,value)


/* t_dpd_x4096 */

#ifndef DDRC_REGS_PWRTMG_T_DPD_X4096_POS
#define DDRC_REGS_PWRTMG_T_DPD_X4096_POS      8
#endif

#ifndef DDRC_REGS_PWRTMG_T_DPD_X4096_LEN
#define DDRC_REGS_PWRTMG_T_DPD_X4096_LEN      8
#endif

#if defined(_V1) && !defined(PWRTMG_T_DPD_X4096_R)
#define PWRTMG_T_DPD_X4096_R        GetGroupBits32( (DDRC_PWRTMG_VAL),DDRC_REGS_PWRTMG_T_DPD_X4096_POS, DDRC_REGS_PWRTMG_T_DPD_X4096_LEN)
#endif

#if defined(_V1) && !defined(PWRTMG_T_DPD_X4096_W)
#define PWRTMG_T_DPD_X4096_W(value) SetGroupBits32( (DDRC_PWRTMG_VAL),DDRC_REGS_PWRTMG_T_DPD_X4096_POS, DDRC_REGS_PWRTMG_T_DPD_X4096_LEN,value)
#endif

#define DDRC_PWRTMG_T_DPD_X4096_R        GetGroupBits32( (DDRC_PWRTMG_VAL),DDRC_REGS_PWRTMG_T_DPD_X4096_POS, DDRC_REGS_PWRTMG_T_DPD_X4096_LEN)

#define DDRC_PWRTMG_T_DPD_X4096_W(value) SetGroupBits32( (DDRC_PWRTMG_VAL),DDRC_REGS_PWRTMG_T_DPD_X4096_POS, DDRC_REGS_PWRTMG_T_DPD_X4096_LEN,value)


/* selfref_to_x32 */

#ifndef DDRC_REGS_PWRTMG_SELFREF_TO_X32_POS
#define DDRC_REGS_PWRTMG_SELFREF_TO_X32_POS      16
#endif

#ifndef DDRC_REGS_PWRTMG_SELFREF_TO_X32_LEN
#define DDRC_REGS_PWRTMG_SELFREF_TO_X32_LEN      8
#endif

#if defined(_V1) && !defined(PWRTMG_SELFREF_TO_X32_R)
#define PWRTMG_SELFREF_TO_X32_R        GetGroupBits32( (DDRC_PWRTMG_VAL),DDRC_REGS_PWRTMG_SELFREF_TO_X32_POS, DDRC_REGS_PWRTMG_SELFREF_TO_X32_LEN)
#endif

#if defined(_V1) && !defined(PWRTMG_SELFREF_TO_X32_W)
#define PWRTMG_SELFREF_TO_X32_W(value) SetGroupBits32( (DDRC_PWRTMG_VAL),DDRC_REGS_PWRTMG_SELFREF_TO_X32_POS, DDRC_REGS_PWRTMG_SELFREF_TO_X32_LEN,value)
#endif

#define DDRC_PWRTMG_SELFREF_TO_X32_R        GetGroupBits32( (DDRC_PWRTMG_VAL),DDRC_REGS_PWRTMG_SELFREF_TO_X32_POS, DDRC_REGS_PWRTMG_SELFREF_TO_X32_LEN)

#define DDRC_PWRTMG_SELFREF_TO_X32_W(value) SetGroupBits32( (DDRC_PWRTMG_VAL),DDRC_REGS_PWRTMG_SELFREF_TO_X32_POS, DDRC_REGS_PWRTMG_SELFREF_TO_X32_LEN,value)


/* REGISTER: POISONCFG */

#if defined(_V1) && !defined(POISONCFG_OFFSET)
#define POISONCFG_OFFSET 0x36c
#endif

#if !defined(DDRC_REGS_POISONCFG_OFFSET)
#define DDRC_REGS_POISONCFG_OFFSET 0x36c
#endif

#if defined(_V1) && !defined(POISONCFG_REG)
#define POISONCFG_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_POISONCFG_OFFSET))
#endif

#if defined(_V1) && !defined(POISONCFG_VAL)
#define POISONCFG_VAL  PREFIX_VAL(POISONCFG_REG)
#endif

#define DDRC_POISONCFG_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_POISONCFG_OFFSET))
#define DDRC_POISONCFG_VAL  PREFIX_VAL(DDRC_POISONCFG_REG)

/* FIELDS: */

/* wr_poison_slverr_en */

#ifndef DDRC_REGS_POISONCFG_WR_POISON_SLVERR_EN_POS
#define DDRC_REGS_POISONCFG_WR_POISON_SLVERR_EN_POS      0
#endif

#ifndef DDRC_REGS_POISONCFG_WR_POISON_SLVERR_EN_LEN
#define DDRC_REGS_POISONCFG_WR_POISON_SLVERR_EN_LEN      1
#endif

#if defined(_V1) && !defined(POISONCFG_WR_POISON_SLVERR_EN_R)
#define POISONCFG_WR_POISON_SLVERR_EN_R        GetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_WR_POISON_SLVERR_EN_POS, DDRC_REGS_POISONCFG_WR_POISON_SLVERR_EN_LEN)
#endif

#if defined(_V1) && !defined(POISONCFG_WR_POISON_SLVERR_EN_W)
#define POISONCFG_WR_POISON_SLVERR_EN_W(value) SetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_WR_POISON_SLVERR_EN_POS, DDRC_REGS_POISONCFG_WR_POISON_SLVERR_EN_LEN,value)
#endif

#define DDRC_POISONCFG_WR_POISON_SLVERR_EN_R        GetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_WR_POISON_SLVERR_EN_POS, DDRC_REGS_POISONCFG_WR_POISON_SLVERR_EN_LEN)

#define DDRC_POISONCFG_WR_POISON_SLVERR_EN_W(value) SetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_WR_POISON_SLVERR_EN_POS, DDRC_REGS_POISONCFG_WR_POISON_SLVERR_EN_LEN,value)


/* wr_poison_intr_en */

#ifndef DDRC_REGS_POISONCFG_WR_POISON_INTR_EN_POS
#define DDRC_REGS_POISONCFG_WR_POISON_INTR_EN_POS      4
#endif

#ifndef DDRC_REGS_POISONCFG_WR_POISON_INTR_EN_LEN
#define DDRC_REGS_POISONCFG_WR_POISON_INTR_EN_LEN      1
#endif

#if defined(_V1) && !defined(POISONCFG_WR_POISON_INTR_EN_R)
#define POISONCFG_WR_POISON_INTR_EN_R        GetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_WR_POISON_INTR_EN_POS, DDRC_REGS_POISONCFG_WR_POISON_INTR_EN_LEN)
#endif

#if defined(_V1) && !defined(POISONCFG_WR_POISON_INTR_EN_W)
#define POISONCFG_WR_POISON_INTR_EN_W(value) SetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_WR_POISON_INTR_EN_POS, DDRC_REGS_POISONCFG_WR_POISON_INTR_EN_LEN,value)
#endif

#define DDRC_POISONCFG_WR_POISON_INTR_EN_R        GetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_WR_POISON_INTR_EN_POS, DDRC_REGS_POISONCFG_WR_POISON_INTR_EN_LEN)

#define DDRC_POISONCFG_WR_POISON_INTR_EN_W(value) SetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_WR_POISON_INTR_EN_POS, DDRC_REGS_POISONCFG_WR_POISON_INTR_EN_LEN,value)


/* wr_poison_intr_clr */

#ifndef DDRC_REGS_POISONCFG_WR_POISON_INTR_CLR_POS
#define DDRC_REGS_POISONCFG_WR_POISON_INTR_CLR_POS      8
#endif

#ifndef DDRC_REGS_POISONCFG_WR_POISON_INTR_CLR_LEN
#define DDRC_REGS_POISONCFG_WR_POISON_INTR_CLR_LEN      1
#endif

#if defined(_V1) && !defined(POISONCFG_WR_POISON_INTR_CLR_R)
#define POISONCFG_WR_POISON_INTR_CLR_R        GetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_WR_POISON_INTR_CLR_POS, DDRC_REGS_POISONCFG_WR_POISON_INTR_CLR_LEN)
#endif

#if defined(_V1) && !defined(POISONCFG_WR_POISON_INTR_CLR_W)
#define POISONCFG_WR_POISON_INTR_CLR_W(value) SetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_WR_POISON_INTR_CLR_POS, DDRC_REGS_POISONCFG_WR_POISON_INTR_CLR_LEN,value)
#endif

#define DDRC_POISONCFG_WR_POISON_INTR_CLR_R        GetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_WR_POISON_INTR_CLR_POS, DDRC_REGS_POISONCFG_WR_POISON_INTR_CLR_LEN)

#define DDRC_POISONCFG_WR_POISON_INTR_CLR_W(value) SetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_WR_POISON_INTR_CLR_POS, DDRC_REGS_POISONCFG_WR_POISON_INTR_CLR_LEN,value)


/* rd_poison_slverr_en */

#ifndef DDRC_REGS_POISONCFG_RD_POISON_SLVERR_EN_POS
#define DDRC_REGS_POISONCFG_RD_POISON_SLVERR_EN_POS      16
#endif

#ifndef DDRC_REGS_POISONCFG_RD_POISON_SLVERR_EN_LEN
#define DDRC_REGS_POISONCFG_RD_POISON_SLVERR_EN_LEN      1
#endif

#if defined(_V1) && !defined(POISONCFG_RD_POISON_SLVERR_EN_R)
#define POISONCFG_RD_POISON_SLVERR_EN_R        GetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_RD_POISON_SLVERR_EN_POS, DDRC_REGS_POISONCFG_RD_POISON_SLVERR_EN_LEN)
#endif

#if defined(_V1) && !defined(POISONCFG_RD_POISON_SLVERR_EN_W)
#define POISONCFG_RD_POISON_SLVERR_EN_W(value) SetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_RD_POISON_SLVERR_EN_POS, DDRC_REGS_POISONCFG_RD_POISON_SLVERR_EN_LEN,value)
#endif

#define DDRC_POISONCFG_RD_POISON_SLVERR_EN_R        GetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_RD_POISON_SLVERR_EN_POS, DDRC_REGS_POISONCFG_RD_POISON_SLVERR_EN_LEN)

#define DDRC_POISONCFG_RD_POISON_SLVERR_EN_W(value) SetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_RD_POISON_SLVERR_EN_POS, DDRC_REGS_POISONCFG_RD_POISON_SLVERR_EN_LEN,value)


/* rd_poison_intr_en */

#ifndef DDRC_REGS_POISONCFG_RD_POISON_INTR_EN_POS
#define DDRC_REGS_POISONCFG_RD_POISON_INTR_EN_POS      20
#endif

#ifndef DDRC_REGS_POISONCFG_RD_POISON_INTR_EN_LEN
#define DDRC_REGS_POISONCFG_RD_POISON_INTR_EN_LEN      1
#endif

#if defined(_V1) && !defined(POISONCFG_RD_POISON_INTR_EN_R)
#define POISONCFG_RD_POISON_INTR_EN_R        GetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_RD_POISON_INTR_EN_POS, DDRC_REGS_POISONCFG_RD_POISON_INTR_EN_LEN)
#endif

#if defined(_V1) && !defined(POISONCFG_RD_POISON_INTR_EN_W)
#define POISONCFG_RD_POISON_INTR_EN_W(value) SetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_RD_POISON_INTR_EN_POS, DDRC_REGS_POISONCFG_RD_POISON_INTR_EN_LEN,value)
#endif

#define DDRC_POISONCFG_RD_POISON_INTR_EN_R        GetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_RD_POISON_INTR_EN_POS, DDRC_REGS_POISONCFG_RD_POISON_INTR_EN_LEN)

#define DDRC_POISONCFG_RD_POISON_INTR_EN_W(value) SetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_RD_POISON_INTR_EN_POS, DDRC_REGS_POISONCFG_RD_POISON_INTR_EN_LEN,value)


/* rd_poison_intr_clr */

#ifndef DDRC_REGS_POISONCFG_RD_POISON_INTR_CLR_POS
#define DDRC_REGS_POISONCFG_RD_POISON_INTR_CLR_POS      24
#endif

#ifndef DDRC_REGS_POISONCFG_RD_POISON_INTR_CLR_LEN
#define DDRC_REGS_POISONCFG_RD_POISON_INTR_CLR_LEN      1
#endif

#if defined(_V1) && !defined(POISONCFG_RD_POISON_INTR_CLR_R)
#define POISONCFG_RD_POISON_INTR_CLR_R        GetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_RD_POISON_INTR_CLR_POS, DDRC_REGS_POISONCFG_RD_POISON_INTR_CLR_LEN)
#endif

#if defined(_V1) && !defined(POISONCFG_RD_POISON_INTR_CLR_W)
#define POISONCFG_RD_POISON_INTR_CLR_W(value) SetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_RD_POISON_INTR_CLR_POS, DDRC_REGS_POISONCFG_RD_POISON_INTR_CLR_LEN,value)
#endif

#define DDRC_POISONCFG_RD_POISON_INTR_CLR_R        GetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_RD_POISON_INTR_CLR_POS, DDRC_REGS_POISONCFG_RD_POISON_INTR_CLR_LEN)

#define DDRC_POISONCFG_RD_POISON_INTR_CLR_W(value) SetGroupBits32( (DDRC_POISONCFG_VAL),DDRC_REGS_POISONCFG_RD_POISON_INTR_CLR_POS, DDRC_REGS_POISONCFG_RD_POISON_INTR_CLR_LEN,value)


/* REGISTER: POISONSTAT */

#if defined(_V1) && !defined(POISONSTAT_OFFSET)
#define POISONSTAT_OFFSET 0x370
#endif

#if !defined(DDRC_REGS_POISONSTAT_OFFSET)
#define DDRC_REGS_POISONSTAT_OFFSET 0x370
#endif

#if defined(_V1) && !defined(POISONSTAT_REG)
#define POISONSTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_POISONSTAT_OFFSET))
#endif

#if defined(_V1) && !defined(POISONSTAT_VAL)
#define POISONSTAT_VAL  PREFIX_VAL(POISONSTAT_REG)
#endif

#define DDRC_POISONSTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_POISONSTAT_OFFSET))
#define DDRC_POISONSTAT_VAL  PREFIX_VAL(DDRC_POISONSTAT_REG)

/* FIELDS: */

/* wr_poison_intr_0 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_0_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_0_POS      0
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_0_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_0_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_0_R)
#define POISONSTAT_WR_POISON_INTR_0_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_0_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_0_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_0_W)
#define POISONSTAT_WR_POISON_INTR_0_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_0_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_0_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_0_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_0_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_0_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_0_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_0_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_0_LEN,value)


/* wr_poison_intr_1 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_1_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_1_POS      1
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_1_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_1_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_1_R)
#define POISONSTAT_WR_POISON_INTR_1_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_1_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_1_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_1_W)
#define POISONSTAT_WR_POISON_INTR_1_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_1_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_1_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_1_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_1_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_1_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_1_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_1_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_1_LEN,value)


/* wr_poison_intr_2 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_2_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_2_POS      2
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_2_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_2_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_2_R)
#define POISONSTAT_WR_POISON_INTR_2_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_2_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_2_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_2_W)
#define POISONSTAT_WR_POISON_INTR_2_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_2_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_2_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_2_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_2_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_2_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_2_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_2_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_2_LEN,value)


/* wr_poison_intr_3 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_3_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_3_POS      3
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_3_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_3_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_3_R)
#define POISONSTAT_WR_POISON_INTR_3_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_3_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_3_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_3_W)
#define POISONSTAT_WR_POISON_INTR_3_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_3_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_3_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_3_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_3_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_3_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_3_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_3_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_3_LEN,value)


/* wr_poison_intr_4 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_4_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_4_POS      4
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_4_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_4_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_4_R)
#define POISONSTAT_WR_POISON_INTR_4_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_4_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_4_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_4_W)
#define POISONSTAT_WR_POISON_INTR_4_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_4_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_4_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_4_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_4_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_4_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_4_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_4_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_4_LEN,value)


/* wr_poison_intr_5 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_5_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_5_POS      5
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_5_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_5_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_5_R)
#define POISONSTAT_WR_POISON_INTR_5_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_5_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_5_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_5_W)
#define POISONSTAT_WR_POISON_INTR_5_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_5_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_5_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_5_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_5_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_5_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_5_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_5_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_5_LEN,value)


/* wr_poison_intr_6 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_6_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_6_POS      6
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_6_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_6_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_6_R)
#define POISONSTAT_WR_POISON_INTR_6_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_6_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_6_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_6_W)
#define POISONSTAT_WR_POISON_INTR_6_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_6_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_6_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_6_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_6_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_6_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_6_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_6_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_6_LEN,value)


/* wr_poison_intr_7 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_7_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_7_POS      7
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_7_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_7_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_7_R)
#define POISONSTAT_WR_POISON_INTR_7_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_7_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_7_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_7_W)
#define POISONSTAT_WR_POISON_INTR_7_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_7_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_7_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_7_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_7_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_7_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_7_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_7_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_7_LEN,value)


/* wr_poison_intr_8 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_8_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_8_POS      8
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_8_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_8_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_8_R)
#define POISONSTAT_WR_POISON_INTR_8_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_8_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_8_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_8_W)
#define POISONSTAT_WR_POISON_INTR_8_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_8_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_8_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_8_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_8_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_8_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_8_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_8_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_8_LEN,value)


/* wr_poison_intr_9 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_9_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_9_POS      9
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_9_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_9_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_9_R)
#define POISONSTAT_WR_POISON_INTR_9_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_9_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_9_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_9_W)
#define POISONSTAT_WR_POISON_INTR_9_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_9_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_9_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_9_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_9_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_9_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_9_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_9_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_9_LEN,value)


/* wr_poison_intr_10 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_10_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_10_POS      10
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_10_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_10_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_10_R)
#define POISONSTAT_WR_POISON_INTR_10_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_10_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_10_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_10_W)
#define POISONSTAT_WR_POISON_INTR_10_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_10_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_10_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_10_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_10_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_10_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_10_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_10_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_10_LEN,value)


/* wr_poison_intr_11 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_11_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_11_POS      11
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_11_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_11_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_11_R)
#define POISONSTAT_WR_POISON_INTR_11_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_11_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_11_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_11_W)
#define POISONSTAT_WR_POISON_INTR_11_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_11_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_11_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_11_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_11_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_11_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_11_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_11_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_11_LEN,value)


/* wr_poison_intr_12 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_12_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_12_POS      12
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_12_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_12_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_12_R)
#define POISONSTAT_WR_POISON_INTR_12_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_12_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_12_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_12_W)
#define POISONSTAT_WR_POISON_INTR_12_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_12_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_12_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_12_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_12_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_12_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_12_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_12_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_12_LEN,value)


/* wr_poison_intr_13 */

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_13_POS
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_13_POS      13
#endif

#ifndef DDRC_REGS_POISONSTAT_WR_POISON_INTR_13_LEN
#define DDRC_REGS_POISONSTAT_WR_POISON_INTR_13_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_13_R)
#define POISONSTAT_WR_POISON_INTR_13_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_13_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_13_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_WR_POISON_INTR_13_W)
#define POISONSTAT_WR_POISON_INTR_13_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_13_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_13_LEN,value)
#endif

#define DDRC_POISONSTAT_WR_POISON_INTR_13_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_13_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_13_LEN)

#define DDRC_POISONSTAT_WR_POISON_INTR_13_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_WR_POISON_INTR_13_POS, DDRC_REGS_POISONSTAT_WR_POISON_INTR_13_LEN,value)


/* rd_poison_intr_0 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_0_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_0_POS      16
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_0_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_0_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_0_R)
#define POISONSTAT_RD_POISON_INTR_0_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_0_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_0_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_0_W)
#define POISONSTAT_RD_POISON_INTR_0_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_0_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_0_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_0_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_0_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_0_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_0_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_0_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_0_LEN,value)


/* rd_poison_intr_1 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_1_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_1_POS      17
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_1_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_1_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_1_R)
#define POISONSTAT_RD_POISON_INTR_1_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_1_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_1_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_1_W)
#define POISONSTAT_RD_POISON_INTR_1_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_1_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_1_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_1_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_1_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_1_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_1_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_1_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_1_LEN,value)


/* rd_poison_intr_2 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_2_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_2_POS      18
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_2_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_2_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_2_R)
#define POISONSTAT_RD_POISON_INTR_2_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_2_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_2_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_2_W)
#define POISONSTAT_RD_POISON_INTR_2_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_2_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_2_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_2_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_2_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_2_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_2_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_2_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_2_LEN,value)


/* rd_poison_intr_3 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_3_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_3_POS      19
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_3_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_3_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_3_R)
#define POISONSTAT_RD_POISON_INTR_3_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_3_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_3_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_3_W)
#define POISONSTAT_RD_POISON_INTR_3_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_3_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_3_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_3_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_3_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_3_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_3_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_3_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_3_LEN,value)


/* rd_poison_intr_4 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_4_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_4_POS      20
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_4_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_4_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_4_R)
#define POISONSTAT_RD_POISON_INTR_4_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_4_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_4_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_4_W)
#define POISONSTAT_RD_POISON_INTR_4_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_4_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_4_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_4_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_4_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_4_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_4_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_4_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_4_LEN,value)


/* rd_poison_intr_5 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_5_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_5_POS      21
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_5_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_5_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_5_R)
#define POISONSTAT_RD_POISON_INTR_5_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_5_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_5_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_5_W)
#define POISONSTAT_RD_POISON_INTR_5_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_5_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_5_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_5_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_5_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_5_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_5_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_5_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_5_LEN,value)


/* rd_poison_intr_6 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_6_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_6_POS      22
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_6_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_6_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_6_R)
#define POISONSTAT_RD_POISON_INTR_6_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_6_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_6_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_6_W)
#define POISONSTAT_RD_POISON_INTR_6_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_6_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_6_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_6_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_6_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_6_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_6_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_6_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_6_LEN,value)


/* rd_poison_intr_7 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_7_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_7_POS      23
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_7_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_7_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_7_R)
#define POISONSTAT_RD_POISON_INTR_7_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_7_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_7_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_7_W)
#define POISONSTAT_RD_POISON_INTR_7_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_7_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_7_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_7_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_7_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_7_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_7_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_7_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_7_LEN,value)


/* rd_poison_intr_8 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_8_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_8_POS      24
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_8_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_8_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_8_R)
#define POISONSTAT_RD_POISON_INTR_8_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_8_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_8_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_8_W)
#define POISONSTAT_RD_POISON_INTR_8_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_8_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_8_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_8_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_8_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_8_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_8_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_8_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_8_LEN,value)


/* rd_poison_intr_9 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_9_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_9_POS      25
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_9_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_9_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_9_R)
#define POISONSTAT_RD_POISON_INTR_9_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_9_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_9_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_9_W)
#define POISONSTAT_RD_POISON_INTR_9_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_9_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_9_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_9_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_9_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_9_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_9_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_9_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_9_LEN,value)


/* rd_poison_intr_10 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_10_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_10_POS      26
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_10_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_10_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_10_R)
#define POISONSTAT_RD_POISON_INTR_10_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_10_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_10_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_10_W)
#define POISONSTAT_RD_POISON_INTR_10_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_10_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_10_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_10_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_10_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_10_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_10_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_10_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_10_LEN,value)


/* rd_poison_intr_11 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_11_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_11_POS      27
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_11_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_11_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_11_R)
#define POISONSTAT_RD_POISON_INTR_11_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_11_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_11_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_11_W)
#define POISONSTAT_RD_POISON_INTR_11_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_11_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_11_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_11_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_11_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_11_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_11_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_11_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_11_LEN,value)


/* rd_poison_intr_12 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_12_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_12_POS      28
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_12_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_12_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_12_R)
#define POISONSTAT_RD_POISON_INTR_12_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_12_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_12_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_12_W)
#define POISONSTAT_RD_POISON_INTR_12_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_12_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_12_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_12_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_12_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_12_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_12_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_12_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_12_LEN,value)


/* rd_poison_intr_13 */

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_13_POS
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_13_POS      29
#endif

#ifndef DDRC_REGS_POISONSTAT_RD_POISON_INTR_13_LEN
#define DDRC_REGS_POISONSTAT_RD_POISON_INTR_13_LEN      1
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_13_R)
#define POISONSTAT_RD_POISON_INTR_13_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_13_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_13_LEN)
#endif

#if defined(_V1) && !defined(POISONSTAT_RD_POISON_INTR_13_W)
#define POISONSTAT_RD_POISON_INTR_13_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_13_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_13_LEN,value)
#endif

#define DDRC_POISONSTAT_RD_POISON_INTR_13_R        GetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_13_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_13_LEN)

#define DDRC_POISONSTAT_RD_POISON_INTR_13_W(value) SetGroupBits32( (DDRC_POISONSTAT_VAL),DDRC_REGS_POISONSTAT_RD_POISON_INTR_13_POS, DDRC_REGS_POISONSTAT_RD_POISON_INTR_13_LEN,value)


/* REGISTER: HWLPCTL */

#if defined(_V1) && !defined(HWLPCTL_OFFSET)
#define HWLPCTL_OFFSET 0x38
#endif

#if !defined(DDRC_REGS_HWLPCTL_OFFSET)
#define DDRC_REGS_HWLPCTL_OFFSET 0x38
#endif

#if defined(_V1) && !defined(HWLPCTL_REG)
#define HWLPCTL_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_HWLPCTL_OFFSET))
#endif

#if defined(_V1) && !defined(HWLPCTL_VAL)
#define HWLPCTL_VAL  PREFIX_VAL(HWLPCTL_REG)
#endif

#define DDRC_HWLPCTL_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_HWLPCTL_OFFSET))
#define DDRC_HWLPCTL_VAL  PREFIX_VAL(DDRC_HWLPCTL_REG)

/* FIELDS: */

/* hw_lp_en */

#ifndef DDRC_REGS_HWLPCTL_HW_LP_EN_POS
#define DDRC_REGS_HWLPCTL_HW_LP_EN_POS      0
#endif

#ifndef DDRC_REGS_HWLPCTL_HW_LP_EN_LEN
#define DDRC_REGS_HWLPCTL_HW_LP_EN_LEN      1
#endif

#if defined(_V1) && !defined(HWLPCTL_HW_LP_EN_R)
#define HWLPCTL_HW_LP_EN_R        GetGroupBits32( (DDRC_HWLPCTL_VAL),DDRC_REGS_HWLPCTL_HW_LP_EN_POS, DDRC_REGS_HWLPCTL_HW_LP_EN_LEN)
#endif

#if defined(_V1) && !defined(HWLPCTL_HW_LP_EN_W)
#define HWLPCTL_HW_LP_EN_W(value) SetGroupBits32( (DDRC_HWLPCTL_VAL),DDRC_REGS_HWLPCTL_HW_LP_EN_POS, DDRC_REGS_HWLPCTL_HW_LP_EN_LEN,value)
#endif

#define DDRC_HWLPCTL_HW_LP_EN_R        GetGroupBits32( (DDRC_HWLPCTL_VAL),DDRC_REGS_HWLPCTL_HW_LP_EN_POS, DDRC_REGS_HWLPCTL_HW_LP_EN_LEN)

#define DDRC_HWLPCTL_HW_LP_EN_W(value) SetGroupBits32( (DDRC_HWLPCTL_VAL),DDRC_REGS_HWLPCTL_HW_LP_EN_POS, DDRC_REGS_HWLPCTL_HW_LP_EN_LEN,value)


/* hw_lp_exit_idle_en */

#ifndef DDRC_REGS_HWLPCTL_HW_LP_EXIT_IDLE_EN_POS
#define DDRC_REGS_HWLPCTL_HW_LP_EXIT_IDLE_EN_POS      1
#endif

#ifndef DDRC_REGS_HWLPCTL_HW_LP_EXIT_IDLE_EN_LEN
#define DDRC_REGS_HWLPCTL_HW_LP_EXIT_IDLE_EN_LEN      1
#endif

#if defined(_V1) && !defined(HWLPCTL_HW_LP_EXIT_IDLE_EN_R)
#define HWLPCTL_HW_LP_EXIT_IDLE_EN_R        GetGroupBits32( (DDRC_HWLPCTL_VAL),DDRC_REGS_HWLPCTL_HW_LP_EXIT_IDLE_EN_POS, DDRC_REGS_HWLPCTL_HW_LP_EXIT_IDLE_EN_LEN)
#endif

#if defined(_V1) && !defined(HWLPCTL_HW_LP_EXIT_IDLE_EN_W)
#define HWLPCTL_HW_LP_EXIT_IDLE_EN_W(value) SetGroupBits32( (DDRC_HWLPCTL_VAL),DDRC_REGS_HWLPCTL_HW_LP_EXIT_IDLE_EN_POS, DDRC_REGS_HWLPCTL_HW_LP_EXIT_IDLE_EN_LEN,value)
#endif

#define DDRC_HWLPCTL_HW_LP_EXIT_IDLE_EN_R        GetGroupBits32( (DDRC_HWLPCTL_VAL),DDRC_REGS_HWLPCTL_HW_LP_EXIT_IDLE_EN_POS, DDRC_REGS_HWLPCTL_HW_LP_EXIT_IDLE_EN_LEN)

#define DDRC_HWLPCTL_HW_LP_EXIT_IDLE_EN_W(value) SetGroupBits32( (DDRC_HWLPCTL_VAL),DDRC_REGS_HWLPCTL_HW_LP_EXIT_IDLE_EN_POS, DDRC_REGS_HWLPCTL_HW_LP_EXIT_IDLE_EN_LEN,value)


/* hw_lp_idle_x32 */

#ifndef DDRC_REGS_HWLPCTL_HW_LP_IDLE_X32_POS
#define DDRC_REGS_HWLPCTL_HW_LP_IDLE_X32_POS      16
#endif

#ifndef DDRC_REGS_HWLPCTL_HW_LP_IDLE_X32_LEN
#define DDRC_REGS_HWLPCTL_HW_LP_IDLE_X32_LEN      12
#endif

#if defined(_V1) && !defined(HWLPCTL_HW_LP_IDLE_X32_R)
#define HWLPCTL_HW_LP_IDLE_X32_R        GetGroupBits32( (DDRC_HWLPCTL_VAL),DDRC_REGS_HWLPCTL_HW_LP_IDLE_X32_POS, DDRC_REGS_HWLPCTL_HW_LP_IDLE_X32_LEN)
#endif

#if defined(_V1) && !defined(HWLPCTL_HW_LP_IDLE_X32_W)
#define HWLPCTL_HW_LP_IDLE_X32_W(value) SetGroupBits32( (DDRC_HWLPCTL_VAL),DDRC_REGS_HWLPCTL_HW_LP_IDLE_X32_POS, DDRC_REGS_HWLPCTL_HW_LP_IDLE_X32_LEN,value)
#endif

#define DDRC_HWLPCTL_HW_LP_IDLE_X32_R        GetGroupBits32( (DDRC_HWLPCTL_VAL),DDRC_REGS_HWLPCTL_HW_LP_IDLE_X32_POS, DDRC_REGS_HWLPCTL_HW_LP_IDLE_X32_LEN)

#define DDRC_HWLPCTL_HW_LP_IDLE_X32_W(value) SetGroupBits32( (DDRC_HWLPCTL_VAL),DDRC_REGS_HWLPCTL_HW_LP_IDLE_X32_POS, DDRC_REGS_HWLPCTL_HW_LP_IDLE_X32_LEN,value)


/* REGISTER: DERATESTAT */

#if defined(_V1) && !defined(DERATESTAT_OFFSET)
#define DERATESTAT_OFFSET 0x3f0
#endif

#if !defined(DDRC_REGS_DERATESTAT_OFFSET)
#define DDRC_REGS_DERATESTAT_OFFSET 0x3f0
#endif

#if defined(_V1) && !defined(DERATESTAT_REG)
#define DERATESTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DERATESTAT_OFFSET))
#endif

#if defined(_V1) && !defined(DERATESTAT_VAL)
#define DERATESTAT_VAL  PREFIX_VAL(DERATESTAT_REG)
#endif

#define DDRC_DERATESTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DERATESTAT_OFFSET))
#define DDRC_DERATESTAT_VAL  PREFIX_VAL(DDRC_DERATESTAT_REG)

/* FIELDS: */

/* derate_temp_limit_intr */

#ifndef DDRC_REGS_DERATESTAT_DERATE_TEMP_LIMIT_INTR_POS
#define DDRC_REGS_DERATESTAT_DERATE_TEMP_LIMIT_INTR_POS      0
#endif

#ifndef DDRC_REGS_DERATESTAT_DERATE_TEMP_LIMIT_INTR_LEN
#define DDRC_REGS_DERATESTAT_DERATE_TEMP_LIMIT_INTR_LEN      1
#endif

#if defined(_V1) && !defined(DERATESTAT_DERATE_TEMP_LIMIT_INTR_R)
#define DERATESTAT_DERATE_TEMP_LIMIT_INTR_R        GetGroupBits32( (DDRC_DERATESTAT_VAL),DDRC_REGS_DERATESTAT_DERATE_TEMP_LIMIT_INTR_POS, DDRC_REGS_DERATESTAT_DERATE_TEMP_LIMIT_INTR_LEN)
#endif

#if defined(_V1) && !defined(DERATESTAT_DERATE_TEMP_LIMIT_INTR_W)
#define DERATESTAT_DERATE_TEMP_LIMIT_INTR_W(value) SetGroupBits32( (DDRC_DERATESTAT_VAL),DDRC_REGS_DERATESTAT_DERATE_TEMP_LIMIT_INTR_POS, DDRC_REGS_DERATESTAT_DERATE_TEMP_LIMIT_INTR_LEN,value)
#endif

#define DDRC_DERATESTAT_DERATE_TEMP_LIMIT_INTR_R        GetGroupBits32( (DDRC_DERATESTAT_VAL),DDRC_REGS_DERATESTAT_DERATE_TEMP_LIMIT_INTR_POS, DDRC_REGS_DERATESTAT_DERATE_TEMP_LIMIT_INTR_LEN)

#define DDRC_DERATESTAT_DERATE_TEMP_LIMIT_INTR_W(value) SetGroupBits32( (DDRC_DERATESTAT_VAL),DDRC_REGS_DERATESTAT_DERATE_TEMP_LIMIT_INTR_POS, DDRC_REGS_DERATESTAT_DERATE_TEMP_LIMIT_INTR_LEN,value)


/* REGISTER: STAT */

#if defined(_V1) && !defined(STAT_OFFSET)
#define STAT_OFFSET 0x4
#endif

#if !defined(DDRC_REGS_STAT_OFFSET)
#define DDRC_REGS_STAT_OFFSET 0x4
#endif

#if defined(_V1) && !defined(STAT_REG)
#define STAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_STAT_OFFSET))
#endif

#if defined(_V1) && !defined(STAT_VAL)
#define STAT_VAL  PREFIX_VAL(STAT_REG)
#endif

#define DDRC_STAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_STAT_OFFSET))
#define DDRC_STAT_VAL  PREFIX_VAL(DDRC_STAT_REG)

/* FIELDS: */

/* operating_mode */

#ifndef DDRC_REGS_STAT_OPERATING_MODE_POS
#define DDRC_REGS_STAT_OPERATING_MODE_POS      0
#endif

#ifndef DDRC_REGS_STAT_OPERATING_MODE_LEN
#define DDRC_REGS_STAT_OPERATING_MODE_LEN      3
#endif

#if defined(_V1) && !defined(STAT_OPERATING_MODE_R)
#define STAT_OPERATING_MODE_R        GetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_OPERATING_MODE_POS, DDRC_REGS_STAT_OPERATING_MODE_LEN)
#endif

#if defined(_V1) && !defined(STAT_OPERATING_MODE_W)
#define STAT_OPERATING_MODE_W(value) SetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_OPERATING_MODE_POS, DDRC_REGS_STAT_OPERATING_MODE_LEN,value)
#endif

#define DDRC_STAT_OPERATING_MODE_R        GetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_OPERATING_MODE_POS, DDRC_REGS_STAT_OPERATING_MODE_LEN)

#define DDRC_STAT_OPERATING_MODE_W(value) SetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_OPERATING_MODE_POS, DDRC_REGS_STAT_OPERATING_MODE_LEN,value)


/* selfref_type */

#ifndef DDRC_REGS_STAT_SELFREF_TYPE_POS
#define DDRC_REGS_STAT_SELFREF_TYPE_POS      4
#endif

#ifndef DDRC_REGS_STAT_SELFREF_TYPE_LEN
#define DDRC_REGS_STAT_SELFREF_TYPE_LEN      2
#endif

#if defined(_V1) && !defined(STAT_SELFREF_TYPE_R)
#define STAT_SELFREF_TYPE_R        GetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_SELFREF_TYPE_POS, DDRC_REGS_STAT_SELFREF_TYPE_LEN)
#endif

#if defined(_V1) && !defined(STAT_SELFREF_TYPE_W)
#define STAT_SELFREF_TYPE_W(value) SetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_SELFREF_TYPE_POS, DDRC_REGS_STAT_SELFREF_TYPE_LEN,value)
#endif

#define DDRC_STAT_SELFREF_TYPE_R        GetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_SELFREF_TYPE_POS, DDRC_REGS_STAT_SELFREF_TYPE_LEN)

#define DDRC_STAT_SELFREF_TYPE_W(value) SetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_SELFREF_TYPE_POS, DDRC_REGS_STAT_SELFREF_TYPE_LEN,value)


/* selfref_state */

#ifndef DDRC_REGS_STAT_SELFREF_STATE_POS
#define DDRC_REGS_STAT_SELFREF_STATE_POS      8
#endif

#ifndef DDRC_REGS_STAT_SELFREF_STATE_LEN
#define DDRC_REGS_STAT_SELFREF_STATE_LEN      2
#endif

#if defined(_V1) && !defined(STAT_SELFREF_STATE_R)
#define STAT_SELFREF_STATE_R        GetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_SELFREF_STATE_POS, DDRC_REGS_STAT_SELFREF_STATE_LEN)
#endif

#if defined(_V1) && !defined(STAT_SELFREF_STATE_W)
#define STAT_SELFREF_STATE_W(value) SetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_SELFREF_STATE_POS, DDRC_REGS_STAT_SELFREF_STATE_LEN,value)
#endif

#define DDRC_STAT_SELFREF_STATE_R        GetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_SELFREF_STATE_POS, DDRC_REGS_STAT_SELFREF_STATE_LEN)

#define DDRC_STAT_SELFREF_STATE_W(value) SetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_SELFREF_STATE_POS, DDRC_REGS_STAT_SELFREF_STATE_LEN,value)


/* selfref_cam_not_empty */

#ifndef DDRC_REGS_STAT_SELFREF_CAM_NOT_EMPTY_POS
#define DDRC_REGS_STAT_SELFREF_CAM_NOT_EMPTY_POS      12
#endif

#ifndef DDRC_REGS_STAT_SELFREF_CAM_NOT_EMPTY_LEN
#define DDRC_REGS_STAT_SELFREF_CAM_NOT_EMPTY_LEN      1
#endif

#if defined(_V1) && !defined(STAT_SELFREF_CAM_NOT_EMPTY_R)
#define STAT_SELFREF_CAM_NOT_EMPTY_R        GetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_SELFREF_CAM_NOT_EMPTY_POS, DDRC_REGS_STAT_SELFREF_CAM_NOT_EMPTY_LEN)
#endif

#if defined(_V1) && !defined(STAT_SELFREF_CAM_NOT_EMPTY_W)
#define STAT_SELFREF_CAM_NOT_EMPTY_W(value) SetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_SELFREF_CAM_NOT_EMPTY_POS, DDRC_REGS_STAT_SELFREF_CAM_NOT_EMPTY_LEN,value)
#endif

#define DDRC_STAT_SELFREF_CAM_NOT_EMPTY_R        GetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_SELFREF_CAM_NOT_EMPTY_POS, DDRC_REGS_STAT_SELFREF_CAM_NOT_EMPTY_LEN)

#define DDRC_STAT_SELFREF_CAM_NOT_EMPTY_W(value) SetGroupBits32( (DDRC_STAT_VAL),DDRC_REGS_STAT_SELFREF_CAM_NOT_EMPTY_POS, DDRC_REGS_STAT_SELFREF_CAM_NOT_EMPTY_LEN,value)


/* REGISTER: RFSHCTL0 */

#if defined(_V1) && !defined(RFSHCTL0_OFFSET)
#define RFSHCTL0_OFFSET 0x50
#endif

#if !defined(DDRC_REGS_RFSHCTL0_OFFSET)
#define DDRC_REGS_RFSHCTL0_OFFSET 0x50
#endif

#if defined(_V1) && !defined(RFSHCTL0_REG)
#define RFSHCTL0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_RFSHCTL0_OFFSET))
#endif

#if defined(_V1) && !defined(RFSHCTL0_VAL)
#define RFSHCTL0_VAL  PREFIX_VAL(RFSHCTL0_REG)
#endif

#define DDRC_RFSHCTL0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_RFSHCTL0_OFFSET))
#define DDRC_RFSHCTL0_VAL  PREFIX_VAL(DDRC_RFSHCTL0_REG)

/* FIELDS: */

/* per_bank_refresh */

#ifndef DDRC_REGS_RFSHCTL0_PER_BANK_REFRESH_POS
#define DDRC_REGS_RFSHCTL0_PER_BANK_REFRESH_POS      2
#endif

#ifndef DDRC_REGS_RFSHCTL0_PER_BANK_REFRESH_LEN
#define DDRC_REGS_RFSHCTL0_PER_BANK_REFRESH_LEN      1
#endif

#if defined(_V1) && !defined(RFSHCTL0_PER_BANK_REFRESH_R)
#define RFSHCTL0_PER_BANK_REFRESH_R        GetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_PER_BANK_REFRESH_POS, DDRC_REGS_RFSHCTL0_PER_BANK_REFRESH_LEN)
#endif

#if defined(_V1) && !defined(RFSHCTL0_PER_BANK_REFRESH_W)
#define RFSHCTL0_PER_BANK_REFRESH_W(value) SetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_PER_BANK_REFRESH_POS, DDRC_REGS_RFSHCTL0_PER_BANK_REFRESH_LEN,value)
#endif

#define DDRC_RFSHCTL0_PER_BANK_REFRESH_R        GetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_PER_BANK_REFRESH_POS, DDRC_REGS_RFSHCTL0_PER_BANK_REFRESH_LEN)

#define DDRC_RFSHCTL0_PER_BANK_REFRESH_W(value) SetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_PER_BANK_REFRESH_POS, DDRC_REGS_RFSHCTL0_PER_BANK_REFRESH_LEN,value)


/* refresh_burst */

#ifndef DDRC_REGS_RFSHCTL0_REFRESH_BURST_POS
#define DDRC_REGS_RFSHCTL0_REFRESH_BURST_POS      4
#endif

#ifndef DDRC_REGS_RFSHCTL0_REFRESH_BURST_LEN
#define DDRC_REGS_RFSHCTL0_REFRESH_BURST_LEN      6
#endif

#if defined(_V1) && !defined(RFSHCTL0_REFRESH_BURST_R)
#define RFSHCTL0_REFRESH_BURST_R        GetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_REFRESH_BURST_POS, DDRC_REGS_RFSHCTL0_REFRESH_BURST_LEN)
#endif

#if defined(_V1) && !defined(RFSHCTL0_REFRESH_BURST_W)
#define RFSHCTL0_REFRESH_BURST_W(value) SetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_REFRESH_BURST_POS, DDRC_REGS_RFSHCTL0_REFRESH_BURST_LEN,value)
#endif

#define DDRC_RFSHCTL0_REFRESH_BURST_R        GetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_REFRESH_BURST_POS, DDRC_REGS_RFSHCTL0_REFRESH_BURST_LEN)

#define DDRC_RFSHCTL0_REFRESH_BURST_W(value) SetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_REFRESH_BURST_POS, DDRC_REGS_RFSHCTL0_REFRESH_BURST_LEN,value)


/* refresh_to_x1_x32 */

#ifndef DDRC_REGS_RFSHCTL0_REFRESH_TO_X1_X32_POS
#define DDRC_REGS_RFSHCTL0_REFRESH_TO_X1_X32_POS      12
#endif

#ifndef DDRC_REGS_RFSHCTL0_REFRESH_TO_X1_X32_LEN
#define DDRC_REGS_RFSHCTL0_REFRESH_TO_X1_X32_LEN      5
#endif

#if defined(_V1) && !defined(RFSHCTL0_REFRESH_TO_X1_X32_R)
#define RFSHCTL0_REFRESH_TO_X1_X32_R        GetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_REFRESH_TO_X1_X32_POS, DDRC_REGS_RFSHCTL0_REFRESH_TO_X1_X32_LEN)
#endif

#if defined(_V1) && !defined(RFSHCTL0_REFRESH_TO_X1_X32_W)
#define RFSHCTL0_REFRESH_TO_X1_X32_W(value) SetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_REFRESH_TO_X1_X32_POS, DDRC_REGS_RFSHCTL0_REFRESH_TO_X1_X32_LEN,value)
#endif

#define DDRC_RFSHCTL0_REFRESH_TO_X1_X32_R        GetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_REFRESH_TO_X1_X32_POS, DDRC_REGS_RFSHCTL0_REFRESH_TO_X1_X32_LEN)

#define DDRC_RFSHCTL0_REFRESH_TO_X1_X32_W(value) SetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_REFRESH_TO_X1_X32_POS, DDRC_REGS_RFSHCTL0_REFRESH_TO_X1_X32_LEN,value)


/* refresh_margin */

#ifndef DDRC_REGS_RFSHCTL0_REFRESH_MARGIN_POS
#define DDRC_REGS_RFSHCTL0_REFRESH_MARGIN_POS      20
#endif

#ifndef DDRC_REGS_RFSHCTL0_REFRESH_MARGIN_LEN
#define DDRC_REGS_RFSHCTL0_REFRESH_MARGIN_LEN      4
#endif

#if defined(_V1) && !defined(RFSHCTL0_REFRESH_MARGIN_R)
#define RFSHCTL0_REFRESH_MARGIN_R        GetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_REFRESH_MARGIN_POS, DDRC_REGS_RFSHCTL0_REFRESH_MARGIN_LEN)
#endif

#if defined(_V1) && !defined(RFSHCTL0_REFRESH_MARGIN_W)
#define RFSHCTL0_REFRESH_MARGIN_W(value) SetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_REFRESH_MARGIN_POS, DDRC_REGS_RFSHCTL0_REFRESH_MARGIN_LEN,value)
#endif

#define DDRC_RFSHCTL0_REFRESH_MARGIN_R        GetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_REFRESH_MARGIN_POS, DDRC_REGS_RFSHCTL0_REFRESH_MARGIN_LEN)

#define DDRC_RFSHCTL0_REFRESH_MARGIN_W(value) SetGroupBits32( (DDRC_RFSHCTL0_VAL),DDRC_REGS_RFSHCTL0_REFRESH_MARGIN_POS, DDRC_REGS_RFSHCTL0_REFRESH_MARGIN_LEN,value)


/* REGISTER: RFSHCTL3 */

#if defined(_V1) && !defined(RFSHCTL3_OFFSET)
#define RFSHCTL3_OFFSET 0x60
#endif

#if !defined(DDRC_REGS_RFSHCTL3_OFFSET)
#define DDRC_REGS_RFSHCTL3_OFFSET 0x60
#endif

#if defined(_V1) && !defined(RFSHCTL3_REG)
#define RFSHCTL3_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_RFSHCTL3_OFFSET))
#endif

#if defined(_V1) && !defined(RFSHCTL3_VAL)
#define RFSHCTL3_VAL  PREFIX_VAL(RFSHCTL3_REG)
#endif

#define DDRC_RFSHCTL3_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_RFSHCTL3_OFFSET))
#define DDRC_RFSHCTL3_VAL  PREFIX_VAL(DDRC_RFSHCTL3_REG)

/* FIELDS: */

/* dis_auto_refresh */

#ifndef DDRC_REGS_RFSHCTL3_DIS_AUTO_REFRESH_POS
#define DDRC_REGS_RFSHCTL3_DIS_AUTO_REFRESH_POS      0
#endif

#ifndef DDRC_REGS_RFSHCTL3_DIS_AUTO_REFRESH_LEN
#define DDRC_REGS_RFSHCTL3_DIS_AUTO_REFRESH_LEN      1
#endif

#if defined(_V1) && !defined(RFSHCTL3_DIS_AUTO_REFRESH_R)
#define RFSHCTL3_DIS_AUTO_REFRESH_R        GetGroupBits32( (DDRC_RFSHCTL3_VAL),DDRC_REGS_RFSHCTL3_DIS_AUTO_REFRESH_POS, DDRC_REGS_RFSHCTL3_DIS_AUTO_REFRESH_LEN)
#endif

#if defined(_V1) && !defined(RFSHCTL3_DIS_AUTO_REFRESH_W)
#define RFSHCTL3_DIS_AUTO_REFRESH_W(value) SetGroupBits32( (DDRC_RFSHCTL3_VAL),DDRC_REGS_RFSHCTL3_DIS_AUTO_REFRESH_POS, DDRC_REGS_RFSHCTL3_DIS_AUTO_REFRESH_LEN,value)
#endif

#define DDRC_RFSHCTL3_DIS_AUTO_REFRESH_R        GetGroupBits32( (DDRC_RFSHCTL3_VAL),DDRC_REGS_RFSHCTL3_DIS_AUTO_REFRESH_POS, DDRC_REGS_RFSHCTL3_DIS_AUTO_REFRESH_LEN)

#define DDRC_RFSHCTL3_DIS_AUTO_REFRESH_W(value) SetGroupBits32( (DDRC_RFSHCTL3_VAL),DDRC_REGS_RFSHCTL3_DIS_AUTO_REFRESH_POS, DDRC_REGS_RFSHCTL3_DIS_AUTO_REFRESH_LEN,value)


/* refresh_update_level */

#ifndef DDRC_REGS_RFSHCTL3_REFRESH_UPDATE_LEVEL_POS
#define DDRC_REGS_RFSHCTL3_REFRESH_UPDATE_LEVEL_POS      1
#endif

#ifndef DDRC_REGS_RFSHCTL3_REFRESH_UPDATE_LEVEL_LEN
#define DDRC_REGS_RFSHCTL3_REFRESH_UPDATE_LEVEL_LEN      1
#endif

#if defined(_V1) && !defined(RFSHCTL3_REFRESH_UPDATE_LEVEL_R)
#define RFSHCTL3_REFRESH_UPDATE_LEVEL_R        GetGroupBits32( (DDRC_RFSHCTL3_VAL),DDRC_REGS_RFSHCTL3_REFRESH_UPDATE_LEVEL_POS, DDRC_REGS_RFSHCTL3_REFRESH_UPDATE_LEVEL_LEN)
#endif

#if defined(_V1) && !defined(RFSHCTL3_REFRESH_UPDATE_LEVEL_W)
#define RFSHCTL3_REFRESH_UPDATE_LEVEL_W(value) SetGroupBits32( (DDRC_RFSHCTL3_VAL),DDRC_REGS_RFSHCTL3_REFRESH_UPDATE_LEVEL_POS, DDRC_REGS_RFSHCTL3_REFRESH_UPDATE_LEVEL_LEN,value)
#endif

#define DDRC_RFSHCTL3_REFRESH_UPDATE_LEVEL_R        GetGroupBits32( (DDRC_RFSHCTL3_VAL),DDRC_REGS_RFSHCTL3_REFRESH_UPDATE_LEVEL_POS, DDRC_REGS_RFSHCTL3_REFRESH_UPDATE_LEVEL_LEN)

#define DDRC_RFSHCTL3_REFRESH_UPDATE_LEVEL_W(value) SetGroupBits32( (DDRC_RFSHCTL3_VAL),DDRC_REGS_RFSHCTL3_REFRESH_UPDATE_LEVEL_POS, DDRC_REGS_RFSHCTL3_REFRESH_UPDATE_LEVEL_LEN,value)


/* REGISTER: RFSHTMG */

#if defined(_V1) && !defined(RFSHTMG_OFFSET)
#define RFSHTMG_OFFSET 0x64
#endif

#if !defined(DDRC_REGS_RFSHTMG_OFFSET)
#define DDRC_REGS_RFSHTMG_OFFSET 0x64
#endif

#if defined(_V1) && !defined(RFSHTMG_REG)
#define RFSHTMG_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_RFSHTMG_OFFSET))
#endif

#if defined(_V1) && !defined(RFSHTMG_VAL)
#define RFSHTMG_VAL  PREFIX_VAL(RFSHTMG_REG)
#endif

#define DDRC_RFSHTMG_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_RFSHTMG_OFFSET))
#define DDRC_RFSHTMG_VAL  PREFIX_VAL(DDRC_RFSHTMG_REG)

/* FIELDS: */

/* t_rfc_min */

#ifndef DDRC_REGS_RFSHTMG_T_RFC_MIN_POS
#define DDRC_REGS_RFSHTMG_T_RFC_MIN_POS      0
#endif

#ifndef DDRC_REGS_RFSHTMG_T_RFC_MIN_LEN
#define DDRC_REGS_RFSHTMG_T_RFC_MIN_LEN      10
#endif

#if defined(_V1) && !defined(RFSHTMG_T_RFC_MIN_R)
#define RFSHTMG_T_RFC_MIN_R        GetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_T_RFC_MIN_POS, DDRC_REGS_RFSHTMG_T_RFC_MIN_LEN)
#endif

#if defined(_V1) && !defined(RFSHTMG_T_RFC_MIN_W)
#define RFSHTMG_T_RFC_MIN_W(value) SetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_T_RFC_MIN_POS, DDRC_REGS_RFSHTMG_T_RFC_MIN_LEN,value)
#endif

#define DDRC_RFSHTMG_T_RFC_MIN_R        GetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_T_RFC_MIN_POS, DDRC_REGS_RFSHTMG_T_RFC_MIN_LEN)

#define DDRC_RFSHTMG_T_RFC_MIN_W(value) SetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_T_RFC_MIN_POS, DDRC_REGS_RFSHTMG_T_RFC_MIN_LEN,value)


/* lpddr3_trefbw_en */

#ifndef DDRC_REGS_RFSHTMG_LPDDR3_TREFBW_EN_POS
#define DDRC_REGS_RFSHTMG_LPDDR3_TREFBW_EN_POS      15
#endif

#ifndef DDRC_REGS_RFSHTMG_LPDDR3_TREFBW_EN_LEN
#define DDRC_REGS_RFSHTMG_LPDDR3_TREFBW_EN_LEN      1
#endif

#if defined(_V1) && !defined(RFSHTMG_LPDDR3_TREFBW_EN_R)
#define RFSHTMG_LPDDR3_TREFBW_EN_R        GetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_LPDDR3_TREFBW_EN_POS, DDRC_REGS_RFSHTMG_LPDDR3_TREFBW_EN_LEN)
#endif

#if defined(_V1) && !defined(RFSHTMG_LPDDR3_TREFBW_EN_W)
#define RFSHTMG_LPDDR3_TREFBW_EN_W(value) SetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_LPDDR3_TREFBW_EN_POS, DDRC_REGS_RFSHTMG_LPDDR3_TREFBW_EN_LEN,value)
#endif

#define DDRC_RFSHTMG_LPDDR3_TREFBW_EN_R        GetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_LPDDR3_TREFBW_EN_POS, DDRC_REGS_RFSHTMG_LPDDR3_TREFBW_EN_LEN)

#define DDRC_RFSHTMG_LPDDR3_TREFBW_EN_W(value) SetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_LPDDR3_TREFBW_EN_POS, DDRC_REGS_RFSHTMG_LPDDR3_TREFBW_EN_LEN,value)


/* t_rfc_nom_x1_x32 */

#ifndef DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_X32_POS
#define DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_X32_POS      16
#endif

#ifndef DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_X32_LEN
#define DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_X32_LEN      12
#endif

#if defined(_V1) && !defined(RFSHTMG_T_RFC_NOM_X1_X32_R)
#define RFSHTMG_T_RFC_NOM_X1_X32_R        GetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_X32_POS, DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_X32_LEN)
#endif

#if defined(_V1) && !defined(RFSHTMG_T_RFC_NOM_X1_X32_W)
#define RFSHTMG_T_RFC_NOM_X1_X32_W(value) SetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_X32_POS, DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_X32_LEN,value)
#endif

#define DDRC_RFSHTMG_T_RFC_NOM_X1_X32_R        GetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_X32_POS, DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_X32_LEN)

#define DDRC_RFSHTMG_T_RFC_NOM_X1_X32_W(value) SetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_X32_POS, DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_X32_LEN,value)


/* t_rfc_nom_x1_sel */

#ifndef DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_SEL_POS
#define DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_SEL_POS      31
#endif

#ifndef DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_SEL_LEN
#define DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_SEL_LEN      1
#endif

#if defined(_V1) && !defined(RFSHTMG_T_RFC_NOM_X1_SEL_R)
#define RFSHTMG_T_RFC_NOM_X1_SEL_R        GetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_SEL_POS, DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_SEL_LEN)
#endif

#if defined(_V1) && !defined(RFSHTMG_T_RFC_NOM_X1_SEL_W)
#define RFSHTMG_T_RFC_NOM_X1_SEL_W(value) SetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_SEL_POS, DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_SEL_LEN,value)
#endif

#define DDRC_RFSHTMG_T_RFC_NOM_X1_SEL_R        GetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_SEL_POS, DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_SEL_LEN)

#define DDRC_RFSHTMG_T_RFC_NOM_X1_SEL_W(value) SetGroupBits32( (DDRC_RFSHTMG_VAL),DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_SEL_POS, DDRC_REGS_RFSHTMG_T_RFC_NOM_X1_SEL_LEN,value)


/* REGISTER: RFSHTMG1 */

#if defined(_V1) && !defined(RFSHTMG1_OFFSET)
#define RFSHTMG1_OFFSET 0x68
#endif

#if !defined(DDRC_REGS_RFSHTMG1_OFFSET)
#define DDRC_REGS_RFSHTMG1_OFFSET 0x68
#endif

#if defined(_V1) && !defined(RFSHTMG1_REG)
#define RFSHTMG1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_RFSHTMG1_OFFSET))
#endif

#if defined(_V1) && !defined(RFSHTMG1_VAL)
#define RFSHTMG1_VAL  PREFIX_VAL(RFSHTMG1_REG)
#endif

#define DDRC_RFSHTMG1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_RFSHTMG1_OFFSET))
#define DDRC_RFSHTMG1_VAL  PREFIX_VAL(DDRC_RFSHTMG1_REG)

/* FIELDS: */

/* t_pbr2pbr */

#ifndef DDRC_REGS_RFSHTMG1_T_PBR2PBR_POS
#define DDRC_REGS_RFSHTMG1_T_PBR2PBR_POS      16
#endif

#ifndef DDRC_REGS_RFSHTMG1_T_PBR2PBR_LEN
#define DDRC_REGS_RFSHTMG1_T_PBR2PBR_LEN      8
#endif

#if defined(_V1) && !defined(RFSHTMG1_T_PBR2PBR_R)
#define RFSHTMG1_T_PBR2PBR_R        GetGroupBits32( (DDRC_RFSHTMG1_VAL),DDRC_REGS_RFSHTMG1_T_PBR2PBR_POS, DDRC_REGS_RFSHTMG1_T_PBR2PBR_LEN)
#endif

#if defined(_V1) && !defined(RFSHTMG1_T_PBR2PBR_W)
#define RFSHTMG1_T_PBR2PBR_W(value) SetGroupBits32( (DDRC_RFSHTMG1_VAL),DDRC_REGS_RFSHTMG1_T_PBR2PBR_POS, DDRC_REGS_RFSHTMG1_T_PBR2PBR_LEN,value)
#endif

#define DDRC_RFSHTMG1_T_PBR2PBR_R        GetGroupBits32( (DDRC_RFSHTMG1_VAL),DDRC_REGS_RFSHTMG1_T_PBR2PBR_POS, DDRC_REGS_RFSHTMG1_T_PBR2PBR_LEN)

#define DDRC_RFSHTMG1_T_PBR2PBR_W(value) SetGroupBits32( (DDRC_RFSHTMG1_VAL),DDRC_REGS_RFSHTMG1_T_PBR2PBR_POS, DDRC_REGS_RFSHTMG1_T_PBR2PBR_LEN,value)


/* REGISTER: CRCPARCTL0 */

#if defined(_V1) && !defined(CRCPARCTL0_OFFSET)
#define CRCPARCTL0_OFFSET 0xc0
#endif

#if !defined(DDRC_REGS_CRCPARCTL0_OFFSET)
#define DDRC_REGS_CRCPARCTL0_OFFSET 0xc0
#endif

#if defined(_V1) && !defined(CRCPARCTL0_REG)
#define CRCPARCTL0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_CRCPARCTL0_OFFSET))
#endif

#if defined(_V1) && !defined(CRCPARCTL0_VAL)
#define CRCPARCTL0_VAL  PREFIX_VAL(CRCPARCTL0_REG)
#endif

#define DDRC_CRCPARCTL0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_CRCPARCTL0_OFFSET))
#define DDRC_CRCPARCTL0_VAL  PREFIX_VAL(DDRC_CRCPARCTL0_REG)

/* FIELDS: */

/* dfi_alert_err_int_en */

#ifndef DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_POS
#define DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_POS      0
#endif

#ifndef DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_LEN
#define DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_LEN      1
#endif

#if defined(_V1) && !defined(CRCPARCTL0_DFI_ALERT_ERR_INT_EN_R)
#define CRCPARCTL0_DFI_ALERT_ERR_INT_EN_R        GetGroupBits32( (DDRC_CRCPARCTL0_VAL),DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_POS, DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_LEN)
#endif

#if defined(_V1) && !defined(CRCPARCTL0_DFI_ALERT_ERR_INT_EN_W)
#define CRCPARCTL0_DFI_ALERT_ERR_INT_EN_W(value) SetGroupBits32( (DDRC_CRCPARCTL0_VAL),DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_POS, DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_LEN,value)
#endif

#define DDRC_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_R        GetGroupBits32( (DDRC_CRCPARCTL0_VAL),DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_POS, DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_LEN)

#define DDRC_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_W(value) SetGroupBits32( (DDRC_CRCPARCTL0_VAL),DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_POS, DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_EN_LEN,value)


/* dfi_alert_err_int_clr */

#ifndef DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_POS
#define DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_POS      1
#endif

#ifndef DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_LEN
#define DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_LEN      1
#endif

#if defined(_V1) && !defined(CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_R)
#define CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_R        GetGroupBits32( (DDRC_CRCPARCTL0_VAL),DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_POS, DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_LEN)
#endif

#if defined(_V1) && !defined(CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_W)
#define CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_W(value) SetGroupBits32( (DDRC_CRCPARCTL0_VAL),DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_POS, DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_LEN,value)
#endif

#define DDRC_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_R        GetGroupBits32( (DDRC_CRCPARCTL0_VAL),DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_POS, DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_LEN)

#define DDRC_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_W(value) SetGroupBits32( (DDRC_CRCPARCTL0_VAL),DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_POS, DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_INT_CLR_LEN,value)


/* dfi_alert_err_cnt_clr */

#ifndef DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_POS
#define DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_POS      2
#endif

#ifndef DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_LEN
#define DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_LEN      1
#endif

#if defined(_V1) && !defined(CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_R)
#define CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_R        GetGroupBits32( (DDRC_CRCPARCTL0_VAL),DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_POS, DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_LEN)
#endif

#if defined(_V1) && !defined(CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_W)
#define CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_W(value) SetGroupBits32( (DDRC_CRCPARCTL0_VAL),DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_POS, DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_LEN,value)
#endif

#define DDRC_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_R        GetGroupBits32( (DDRC_CRCPARCTL0_VAL),DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_POS, DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_LEN)

#define DDRC_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_W(value) SetGroupBits32( (DDRC_CRCPARCTL0_VAL),DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_POS, DDRC_REGS_CRCPARCTL0_DFI_ALERT_ERR_CNT_CLR_LEN,value)


/* REGISTER: CRCPARSTAT */

#if defined(_V1) && !defined(CRCPARSTAT_OFFSET)
#define CRCPARSTAT_OFFSET 0xcc
#endif

#if !defined(DDRC_REGS_CRCPARSTAT_OFFSET)
#define DDRC_REGS_CRCPARSTAT_OFFSET 0xcc
#endif

#if defined(_V1) && !defined(CRCPARSTAT_REG)
#define CRCPARSTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_CRCPARSTAT_OFFSET))
#endif

#if defined(_V1) && !defined(CRCPARSTAT_VAL)
#define CRCPARSTAT_VAL  PREFIX_VAL(CRCPARSTAT_REG)
#endif

#define DDRC_CRCPARSTAT_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_CRCPARSTAT_OFFSET))
#define DDRC_CRCPARSTAT_VAL  PREFIX_VAL(DDRC_CRCPARSTAT_REG)

/* FIELDS: */

/* dfi_alert_err_cnt */

#ifndef DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_CNT_POS
#define DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_CNT_POS      0
#endif

#ifndef DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_CNT_LEN
#define DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_CNT_LEN      16
#endif

#if defined(_V1) && !defined(CRCPARSTAT_DFI_ALERT_ERR_CNT_R)
#define CRCPARSTAT_DFI_ALERT_ERR_CNT_R        GetGroupBits32( (DDRC_CRCPARSTAT_VAL),DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_CNT_POS, DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_CNT_LEN)
#endif

#if defined(_V1) && !defined(CRCPARSTAT_DFI_ALERT_ERR_CNT_W)
#define CRCPARSTAT_DFI_ALERT_ERR_CNT_W(value) SetGroupBits32( (DDRC_CRCPARSTAT_VAL),DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_CNT_POS, DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_CNT_LEN,value)
#endif

#define DDRC_CRCPARSTAT_DFI_ALERT_ERR_CNT_R        GetGroupBits32( (DDRC_CRCPARSTAT_VAL),DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_CNT_POS, DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_CNT_LEN)

#define DDRC_CRCPARSTAT_DFI_ALERT_ERR_CNT_W(value) SetGroupBits32( (DDRC_CRCPARSTAT_VAL),DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_CNT_POS, DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_CNT_LEN,value)


/* dfi_alert_err_int */

#ifndef DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_INT_POS
#define DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_INT_POS      16
#endif

#ifndef DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_INT_LEN
#define DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_INT_LEN      1
#endif

#if defined(_V1) && !defined(CRCPARSTAT_DFI_ALERT_ERR_INT_R)
#define CRCPARSTAT_DFI_ALERT_ERR_INT_R        GetGroupBits32( (DDRC_CRCPARSTAT_VAL),DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_INT_POS, DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_INT_LEN)
#endif

#if defined(_V1) && !defined(CRCPARSTAT_DFI_ALERT_ERR_INT_W)
#define CRCPARSTAT_DFI_ALERT_ERR_INT_W(value) SetGroupBits32( (DDRC_CRCPARSTAT_VAL),DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_INT_POS, DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_INT_LEN,value)
#endif

#define DDRC_CRCPARSTAT_DFI_ALERT_ERR_INT_R        GetGroupBits32( (DDRC_CRCPARSTAT_VAL),DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_INT_POS, DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_INT_LEN)

#define DDRC_CRCPARSTAT_DFI_ALERT_ERR_INT_W(value) SetGroupBits32( (DDRC_CRCPARSTAT_VAL),DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_INT_POS, DDRC_REGS_CRCPARSTAT_DFI_ALERT_ERR_INT_LEN,value)


/* REGISTER: INIT0 */

#if defined(_V1) && !defined(INIT0_OFFSET)
#define INIT0_OFFSET 0xd0
#endif

#if !defined(DDRC_REGS_INIT0_OFFSET)
#define DDRC_REGS_INIT0_OFFSET 0xd0
#endif

#if defined(_V1) && !defined(INIT0_REG)
#define INIT0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT0_OFFSET))
#endif

#if defined(_V1) && !defined(INIT0_VAL)
#define INIT0_VAL  PREFIX_VAL(INIT0_REG)
#endif

#define DDRC_INIT0_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT0_OFFSET))
#define DDRC_INIT0_VAL  PREFIX_VAL(DDRC_INIT0_REG)

/* FIELDS: */

/* pre_cke_x1024 */

#ifndef DDRC_REGS_INIT0_PRE_CKE_X1024_POS
#define DDRC_REGS_INIT0_PRE_CKE_X1024_POS      0
#endif

#ifndef DDRC_REGS_INIT0_PRE_CKE_X1024_LEN
#define DDRC_REGS_INIT0_PRE_CKE_X1024_LEN      12
#endif

#if defined(_V1) && !defined(INIT0_PRE_CKE_X1024_R)
#define INIT0_PRE_CKE_X1024_R        GetGroupBits32( (DDRC_INIT0_VAL),DDRC_REGS_INIT0_PRE_CKE_X1024_POS, DDRC_REGS_INIT0_PRE_CKE_X1024_LEN)
#endif

#if defined(_V1) && !defined(INIT0_PRE_CKE_X1024_W)
#define INIT0_PRE_CKE_X1024_W(value) SetGroupBits32( (DDRC_INIT0_VAL),DDRC_REGS_INIT0_PRE_CKE_X1024_POS, DDRC_REGS_INIT0_PRE_CKE_X1024_LEN,value)
#endif

#define DDRC_INIT0_PRE_CKE_X1024_R        GetGroupBits32( (DDRC_INIT0_VAL),DDRC_REGS_INIT0_PRE_CKE_X1024_POS, DDRC_REGS_INIT0_PRE_CKE_X1024_LEN)

#define DDRC_INIT0_PRE_CKE_X1024_W(value) SetGroupBits32( (DDRC_INIT0_VAL),DDRC_REGS_INIT0_PRE_CKE_X1024_POS, DDRC_REGS_INIT0_PRE_CKE_X1024_LEN,value)


/* post_cke_x1024 */

#ifndef DDRC_REGS_INIT0_POST_CKE_X1024_POS
#define DDRC_REGS_INIT0_POST_CKE_X1024_POS      16
#endif

#ifndef DDRC_REGS_INIT0_POST_CKE_X1024_LEN
#define DDRC_REGS_INIT0_POST_CKE_X1024_LEN      10
#endif

#if defined(_V1) && !defined(INIT0_POST_CKE_X1024_R)
#define INIT0_POST_CKE_X1024_R        GetGroupBits32( (DDRC_INIT0_VAL),DDRC_REGS_INIT0_POST_CKE_X1024_POS, DDRC_REGS_INIT0_POST_CKE_X1024_LEN)
#endif

#if defined(_V1) && !defined(INIT0_POST_CKE_X1024_W)
#define INIT0_POST_CKE_X1024_W(value) SetGroupBits32( (DDRC_INIT0_VAL),DDRC_REGS_INIT0_POST_CKE_X1024_POS, DDRC_REGS_INIT0_POST_CKE_X1024_LEN,value)
#endif

#define DDRC_INIT0_POST_CKE_X1024_R        GetGroupBits32( (DDRC_INIT0_VAL),DDRC_REGS_INIT0_POST_CKE_X1024_POS, DDRC_REGS_INIT0_POST_CKE_X1024_LEN)

#define DDRC_INIT0_POST_CKE_X1024_W(value) SetGroupBits32( (DDRC_INIT0_VAL),DDRC_REGS_INIT0_POST_CKE_X1024_POS, DDRC_REGS_INIT0_POST_CKE_X1024_LEN,value)


/* skip_dram_init */

#ifndef DDRC_REGS_INIT0_SKIP_DRAM_INIT_POS
#define DDRC_REGS_INIT0_SKIP_DRAM_INIT_POS      30
#endif

#ifndef DDRC_REGS_INIT0_SKIP_DRAM_INIT_LEN
#define DDRC_REGS_INIT0_SKIP_DRAM_INIT_LEN      2
#endif

#if defined(_V1) && !defined(INIT0_SKIP_DRAM_INIT_R)
#define INIT0_SKIP_DRAM_INIT_R        GetGroupBits32( (DDRC_INIT0_VAL),DDRC_REGS_INIT0_SKIP_DRAM_INIT_POS, DDRC_REGS_INIT0_SKIP_DRAM_INIT_LEN)
#endif

#if defined(_V1) && !defined(INIT0_SKIP_DRAM_INIT_W)
#define INIT0_SKIP_DRAM_INIT_W(value) SetGroupBits32( (DDRC_INIT0_VAL),DDRC_REGS_INIT0_SKIP_DRAM_INIT_POS, DDRC_REGS_INIT0_SKIP_DRAM_INIT_LEN,value)
#endif

#define DDRC_INIT0_SKIP_DRAM_INIT_R        GetGroupBits32( (DDRC_INIT0_VAL),DDRC_REGS_INIT0_SKIP_DRAM_INIT_POS, DDRC_REGS_INIT0_SKIP_DRAM_INIT_LEN)

#define DDRC_INIT0_SKIP_DRAM_INIT_W(value) SetGroupBits32( (DDRC_INIT0_VAL),DDRC_REGS_INIT0_SKIP_DRAM_INIT_POS, DDRC_REGS_INIT0_SKIP_DRAM_INIT_LEN,value)


/* REGISTER: INIT1 */

#if defined(_V1) && !defined(INIT1_OFFSET)
#define INIT1_OFFSET 0xd4
#endif

#if !defined(DDRC_REGS_INIT1_OFFSET)
#define DDRC_REGS_INIT1_OFFSET 0xd4
#endif

#if defined(_V1) && !defined(INIT1_REG)
#define INIT1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT1_OFFSET))
#endif

#if defined(_V1) && !defined(INIT1_VAL)
#define INIT1_VAL  PREFIX_VAL(INIT1_REG)
#endif

#define DDRC_INIT1_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT1_OFFSET))
#define DDRC_INIT1_VAL  PREFIX_VAL(DDRC_INIT1_REG)

/* FIELDS: */

/* pre_ocd_x32 */

#ifndef DDRC_REGS_INIT1_PRE_OCD_X32_POS
#define DDRC_REGS_INIT1_PRE_OCD_X32_POS      0
#endif

#ifndef DDRC_REGS_INIT1_PRE_OCD_X32_LEN
#define DDRC_REGS_INIT1_PRE_OCD_X32_LEN      4
#endif

#if defined(_V1) && !defined(INIT1_PRE_OCD_X32_R)
#define INIT1_PRE_OCD_X32_R        GetGroupBits32( (DDRC_INIT1_VAL),DDRC_REGS_INIT1_PRE_OCD_X32_POS, DDRC_REGS_INIT1_PRE_OCD_X32_LEN)
#endif

#if defined(_V1) && !defined(INIT1_PRE_OCD_X32_W)
#define INIT1_PRE_OCD_X32_W(value) SetGroupBits32( (DDRC_INIT1_VAL),DDRC_REGS_INIT1_PRE_OCD_X32_POS, DDRC_REGS_INIT1_PRE_OCD_X32_LEN,value)
#endif

#define DDRC_INIT1_PRE_OCD_X32_R        GetGroupBits32( (DDRC_INIT1_VAL),DDRC_REGS_INIT1_PRE_OCD_X32_POS, DDRC_REGS_INIT1_PRE_OCD_X32_LEN)

#define DDRC_INIT1_PRE_OCD_X32_W(value) SetGroupBits32( (DDRC_INIT1_VAL),DDRC_REGS_INIT1_PRE_OCD_X32_POS, DDRC_REGS_INIT1_PRE_OCD_X32_LEN,value)


/* dram_rstn_x1024 */

#ifndef DDRC_REGS_INIT1_DRAM_RSTN_X1024_POS
#define DDRC_REGS_INIT1_DRAM_RSTN_X1024_POS      16
#endif

#ifndef DDRC_REGS_INIT1_DRAM_RSTN_X1024_LEN
#define DDRC_REGS_INIT1_DRAM_RSTN_X1024_LEN      9
#endif

#if defined(_V1) && !defined(INIT1_DRAM_RSTN_X1024_R)
#define INIT1_DRAM_RSTN_X1024_R        GetGroupBits32( (DDRC_INIT1_VAL),DDRC_REGS_INIT1_DRAM_RSTN_X1024_POS, DDRC_REGS_INIT1_DRAM_RSTN_X1024_LEN)
#endif

#if defined(_V1) && !defined(INIT1_DRAM_RSTN_X1024_W)
#define INIT1_DRAM_RSTN_X1024_W(value) SetGroupBits32( (DDRC_INIT1_VAL),DDRC_REGS_INIT1_DRAM_RSTN_X1024_POS, DDRC_REGS_INIT1_DRAM_RSTN_X1024_LEN,value)
#endif

#define DDRC_INIT1_DRAM_RSTN_X1024_R        GetGroupBits32( (DDRC_INIT1_VAL),DDRC_REGS_INIT1_DRAM_RSTN_X1024_POS, DDRC_REGS_INIT1_DRAM_RSTN_X1024_LEN)

#define DDRC_INIT1_DRAM_RSTN_X1024_W(value) SetGroupBits32( (DDRC_INIT1_VAL),DDRC_REGS_INIT1_DRAM_RSTN_X1024_POS, DDRC_REGS_INIT1_DRAM_RSTN_X1024_LEN,value)


/* REGISTER: INIT2 */

#if defined(_V1) && !defined(INIT2_OFFSET)
#define INIT2_OFFSET 0xd8
#endif

#if !defined(DDRC_REGS_INIT2_OFFSET)
#define DDRC_REGS_INIT2_OFFSET 0xd8
#endif

#if defined(_V1) && !defined(INIT2_REG)
#define INIT2_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT2_OFFSET))
#endif

#if defined(_V1) && !defined(INIT2_VAL)
#define INIT2_VAL  PREFIX_VAL(INIT2_REG)
#endif

#define DDRC_INIT2_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT2_OFFSET))
#define DDRC_INIT2_VAL  PREFIX_VAL(DDRC_INIT2_REG)

/* FIELDS: */

/* min_stable_clock_x1 */

#ifndef DDRC_REGS_INIT2_MIN_STABLE_CLOCK_X1_POS
#define DDRC_REGS_INIT2_MIN_STABLE_CLOCK_X1_POS      0
#endif

#ifndef DDRC_REGS_INIT2_MIN_STABLE_CLOCK_X1_LEN
#define DDRC_REGS_INIT2_MIN_STABLE_CLOCK_X1_LEN      4
#endif

#if defined(_V1) && !defined(INIT2_MIN_STABLE_CLOCK_X1_R)
#define INIT2_MIN_STABLE_CLOCK_X1_R        GetGroupBits32( (DDRC_INIT2_VAL),DDRC_REGS_INIT2_MIN_STABLE_CLOCK_X1_POS, DDRC_REGS_INIT2_MIN_STABLE_CLOCK_X1_LEN)
#endif

#if defined(_V1) && !defined(INIT2_MIN_STABLE_CLOCK_X1_W)
#define INIT2_MIN_STABLE_CLOCK_X1_W(value) SetGroupBits32( (DDRC_INIT2_VAL),DDRC_REGS_INIT2_MIN_STABLE_CLOCK_X1_POS, DDRC_REGS_INIT2_MIN_STABLE_CLOCK_X1_LEN,value)
#endif

#define DDRC_INIT2_MIN_STABLE_CLOCK_X1_R        GetGroupBits32( (DDRC_INIT2_VAL),DDRC_REGS_INIT2_MIN_STABLE_CLOCK_X1_POS, DDRC_REGS_INIT2_MIN_STABLE_CLOCK_X1_LEN)

#define DDRC_INIT2_MIN_STABLE_CLOCK_X1_W(value) SetGroupBits32( (DDRC_INIT2_VAL),DDRC_REGS_INIT2_MIN_STABLE_CLOCK_X1_POS, DDRC_REGS_INIT2_MIN_STABLE_CLOCK_X1_LEN,value)


/* idle_after_reset_x32 */

#ifndef DDRC_REGS_INIT2_IDLE_AFTER_RESET_X32_POS
#define DDRC_REGS_INIT2_IDLE_AFTER_RESET_X32_POS      8
#endif

#ifndef DDRC_REGS_INIT2_IDLE_AFTER_RESET_X32_LEN
#define DDRC_REGS_INIT2_IDLE_AFTER_RESET_X32_LEN      8
#endif

#if defined(_V1) && !defined(INIT2_IDLE_AFTER_RESET_X32_R)
#define INIT2_IDLE_AFTER_RESET_X32_R        GetGroupBits32( (DDRC_INIT2_VAL),DDRC_REGS_INIT2_IDLE_AFTER_RESET_X32_POS, DDRC_REGS_INIT2_IDLE_AFTER_RESET_X32_LEN)
#endif

#if defined(_V1) && !defined(INIT2_IDLE_AFTER_RESET_X32_W)
#define INIT2_IDLE_AFTER_RESET_X32_W(value) SetGroupBits32( (DDRC_INIT2_VAL),DDRC_REGS_INIT2_IDLE_AFTER_RESET_X32_POS, DDRC_REGS_INIT2_IDLE_AFTER_RESET_X32_LEN,value)
#endif

#define DDRC_INIT2_IDLE_AFTER_RESET_X32_R        GetGroupBits32( (DDRC_INIT2_VAL),DDRC_REGS_INIT2_IDLE_AFTER_RESET_X32_POS, DDRC_REGS_INIT2_IDLE_AFTER_RESET_X32_LEN)

#define DDRC_INIT2_IDLE_AFTER_RESET_X32_W(value) SetGroupBits32( (DDRC_INIT2_VAL),DDRC_REGS_INIT2_IDLE_AFTER_RESET_X32_POS, DDRC_REGS_INIT2_IDLE_AFTER_RESET_X32_LEN,value)


/* REGISTER: INIT3 */

#if defined(_V1) && !defined(INIT3_OFFSET)
#define INIT3_OFFSET 0xdc
#endif

#if !defined(DDRC_REGS_INIT3_OFFSET)
#define DDRC_REGS_INIT3_OFFSET 0xdc
#endif

#if defined(_V1) && !defined(INIT3_REG)
#define INIT3_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT3_OFFSET))
#endif

#if defined(_V1) && !defined(INIT3_VAL)
#define INIT3_VAL  PREFIX_VAL(INIT3_REG)
#endif

#define DDRC_INIT3_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT3_OFFSET))
#define DDRC_INIT3_VAL  PREFIX_VAL(DDRC_INIT3_REG)

/* FIELDS: */

/* emr */

#ifndef DDRC_REGS_INIT3_EMR_POS
#define DDRC_REGS_INIT3_EMR_POS      0
#endif

#ifndef DDRC_REGS_INIT3_EMR_LEN
#define DDRC_REGS_INIT3_EMR_LEN      16
#endif

#if defined(_V1) && !defined(INIT3_EMR_R)
#define INIT3_EMR_R        GetGroupBits32( (DDRC_INIT3_VAL),DDRC_REGS_INIT3_EMR_POS, DDRC_REGS_INIT3_EMR_LEN)
#endif

#if defined(_V1) && !defined(INIT3_EMR_W)
#define INIT3_EMR_W(value) SetGroupBits32( (DDRC_INIT3_VAL),DDRC_REGS_INIT3_EMR_POS, DDRC_REGS_INIT3_EMR_LEN,value)
#endif

#define DDRC_INIT3_EMR_R        GetGroupBits32( (DDRC_INIT3_VAL),DDRC_REGS_INIT3_EMR_POS, DDRC_REGS_INIT3_EMR_LEN)

#define DDRC_INIT3_EMR_W(value) SetGroupBits32( (DDRC_INIT3_VAL),DDRC_REGS_INIT3_EMR_POS, DDRC_REGS_INIT3_EMR_LEN,value)


/* mr */

#ifndef DDRC_REGS_INIT3_MR_POS
#define DDRC_REGS_INIT3_MR_POS      16
#endif

#ifndef DDRC_REGS_INIT3_MR_LEN
#define DDRC_REGS_INIT3_MR_LEN      16
#endif

#if defined(_V1) && !defined(INIT3_MR_R)
#define INIT3_MR_R        GetGroupBits32( (DDRC_INIT3_VAL),DDRC_REGS_INIT3_MR_POS, DDRC_REGS_INIT3_MR_LEN)
#endif

#if defined(_V1) && !defined(INIT3_MR_W)
#define INIT3_MR_W(value) SetGroupBits32( (DDRC_INIT3_VAL),DDRC_REGS_INIT3_MR_POS, DDRC_REGS_INIT3_MR_LEN,value)
#endif

#define DDRC_INIT3_MR_R        GetGroupBits32( (DDRC_INIT3_VAL),DDRC_REGS_INIT3_MR_POS, DDRC_REGS_INIT3_MR_LEN)

#define DDRC_INIT3_MR_W(value) SetGroupBits32( (DDRC_INIT3_VAL),DDRC_REGS_INIT3_MR_POS, DDRC_REGS_INIT3_MR_LEN,value)


/* REGISTER: INIT4 */

#if defined(_V1) && !defined(INIT4_OFFSET)
#define INIT4_OFFSET 0xe0
#endif

#if !defined(DDRC_REGS_INIT4_OFFSET)
#define DDRC_REGS_INIT4_OFFSET 0xe0
#endif

#if defined(_V1) && !defined(INIT4_REG)
#define INIT4_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT4_OFFSET))
#endif

#if defined(_V1) && !defined(INIT4_VAL)
#define INIT4_VAL  PREFIX_VAL(INIT4_REG)
#endif

#define DDRC_INIT4_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT4_OFFSET))
#define DDRC_INIT4_VAL  PREFIX_VAL(DDRC_INIT4_REG)

/* FIELDS: */

/* emr3 */

#ifndef DDRC_REGS_INIT4_EMR3_POS
#define DDRC_REGS_INIT4_EMR3_POS      0
#endif

#ifndef DDRC_REGS_INIT4_EMR3_LEN
#define DDRC_REGS_INIT4_EMR3_LEN      16
#endif

#if defined(_V1) && !defined(INIT4_EMR3_R)
#define INIT4_EMR3_R        GetGroupBits32( (DDRC_INIT4_VAL),DDRC_REGS_INIT4_EMR3_POS, DDRC_REGS_INIT4_EMR3_LEN)
#endif

#if defined(_V1) && !defined(INIT4_EMR3_W)
#define INIT4_EMR3_W(value) SetGroupBits32( (DDRC_INIT4_VAL),DDRC_REGS_INIT4_EMR3_POS, DDRC_REGS_INIT4_EMR3_LEN,value)
#endif

#define DDRC_INIT4_EMR3_R        GetGroupBits32( (DDRC_INIT4_VAL),DDRC_REGS_INIT4_EMR3_POS, DDRC_REGS_INIT4_EMR3_LEN)

#define DDRC_INIT4_EMR3_W(value) SetGroupBits32( (DDRC_INIT4_VAL),DDRC_REGS_INIT4_EMR3_POS, DDRC_REGS_INIT4_EMR3_LEN,value)


/* emr2 */

#ifndef DDRC_REGS_INIT4_EMR2_POS
#define DDRC_REGS_INIT4_EMR2_POS      16
#endif

#ifndef DDRC_REGS_INIT4_EMR2_LEN
#define DDRC_REGS_INIT4_EMR2_LEN      16
#endif

#if defined(_V1) && !defined(INIT4_EMR2_R)
#define INIT4_EMR2_R        GetGroupBits32( (DDRC_INIT4_VAL),DDRC_REGS_INIT4_EMR2_POS, DDRC_REGS_INIT4_EMR2_LEN)
#endif

#if defined(_V1) && !defined(INIT4_EMR2_W)
#define INIT4_EMR2_W(value) SetGroupBits32( (DDRC_INIT4_VAL),DDRC_REGS_INIT4_EMR2_POS, DDRC_REGS_INIT4_EMR2_LEN,value)
#endif

#define DDRC_INIT4_EMR2_R        GetGroupBits32( (DDRC_INIT4_VAL),DDRC_REGS_INIT4_EMR2_POS, DDRC_REGS_INIT4_EMR2_LEN)

#define DDRC_INIT4_EMR2_W(value) SetGroupBits32( (DDRC_INIT4_VAL),DDRC_REGS_INIT4_EMR2_POS, DDRC_REGS_INIT4_EMR2_LEN,value)


/* REGISTER: INIT5 */

#if defined(_V1) && !defined(INIT5_OFFSET)
#define INIT5_OFFSET 0xe4
#endif

#if !defined(DDRC_REGS_INIT5_OFFSET)
#define DDRC_REGS_INIT5_OFFSET 0xe4
#endif

#if defined(_V1) && !defined(INIT5_REG)
#define INIT5_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT5_OFFSET))
#endif

#if defined(_V1) && !defined(INIT5_VAL)
#define INIT5_VAL  PREFIX_VAL(INIT5_REG)
#endif

#define DDRC_INIT5_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT5_OFFSET))
#define DDRC_INIT5_VAL  PREFIX_VAL(DDRC_INIT5_REG)

/* FIELDS: */

/* max_auto_init_x1024 */

#ifndef DDRC_REGS_INIT5_MAX_AUTO_INIT_X1024_POS
#define DDRC_REGS_INIT5_MAX_AUTO_INIT_X1024_POS      0
#endif

#ifndef DDRC_REGS_INIT5_MAX_AUTO_INIT_X1024_LEN
#define DDRC_REGS_INIT5_MAX_AUTO_INIT_X1024_LEN      10
#endif

#if defined(_V1) && !defined(INIT5_MAX_AUTO_INIT_X1024_R)
#define INIT5_MAX_AUTO_INIT_X1024_R        GetGroupBits32( (DDRC_INIT5_VAL),DDRC_REGS_INIT5_MAX_AUTO_INIT_X1024_POS, DDRC_REGS_INIT5_MAX_AUTO_INIT_X1024_LEN)
#endif

#if defined(_V1) && !defined(INIT5_MAX_AUTO_INIT_X1024_W)
#define INIT5_MAX_AUTO_INIT_X1024_W(value) SetGroupBits32( (DDRC_INIT5_VAL),DDRC_REGS_INIT5_MAX_AUTO_INIT_X1024_POS, DDRC_REGS_INIT5_MAX_AUTO_INIT_X1024_LEN,value)
#endif

#define DDRC_INIT5_MAX_AUTO_INIT_X1024_R        GetGroupBits32( (DDRC_INIT5_VAL),DDRC_REGS_INIT5_MAX_AUTO_INIT_X1024_POS, DDRC_REGS_INIT5_MAX_AUTO_INIT_X1024_LEN)

#define DDRC_INIT5_MAX_AUTO_INIT_X1024_W(value) SetGroupBits32( (DDRC_INIT5_VAL),DDRC_REGS_INIT5_MAX_AUTO_INIT_X1024_POS, DDRC_REGS_INIT5_MAX_AUTO_INIT_X1024_LEN,value)


/* dev_zqinit_x32 */

#ifndef DDRC_REGS_INIT5_DEV_ZQINIT_X32_POS
#define DDRC_REGS_INIT5_DEV_ZQINIT_X32_POS      16
#endif

#ifndef DDRC_REGS_INIT5_DEV_ZQINIT_X32_LEN
#define DDRC_REGS_INIT5_DEV_ZQINIT_X32_LEN      8
#endif

#if defined(_V1) && !defined(INIT5_DEV_ZQINIT_X32_R)
#define INIT5_DEV_ZQINIT_X32_R        GetGroupBits32( (DDRC_INIT5_VAL),DDRC_REGS_INIT5_DEV_ZQINIT_X32_POS, DDRC_REGS_INIT5_DEV_ZQINIT_X32_LEN)
#endif

#if defined(_V1) && !defined(INIT5_DEV_ZQINIT_X32_W)
#define INIT5_DEV_ZQINIT_X32_W(value) SetGroupBits32( (DDRC_INIT5_VAL),DDRC_REGS_INIT5_DEV_ZQINIT_X32_POS, DDRC_REGS_INIT5_DEV_ZQINIT_X32_LEN,value)
#endif

#define DDRC_INIT5_DEV_ZQINIT_X32_R        GetGroupBits32( (DDRC_INIT5_VAL),DDRC_REGS_INIT5_DEV_ZQINIT_X32_POS, DDRC_REGS_INIT5_DEV_ZQINIT_X32_LEN)

#define DDRC_INIT5_DEV_ZQINIT_X32_W(value) SetGroupBits32( (DDRC_INIT5_VAL),DDRC_REGS_INIT5_DEV_ZQINIT_X32_POS, DDRC_REGS_INIT5_DEV_ZQINIT_X32_LEN,value)


/* REGISTER: INIT6 */

#if defined(_V1) && !defined(INIT6_OFFSET)
#define INIT6_OFFSET 0xe8
#endif

#if !defined(DDRC_REGS_INIT6_OFFSET)
#define DDRC_REGS_INIT6_OFFSET 0xe8
#endif

#if defined(_V1) && !defined(INIT6_REG)
#define INIT6_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT6_OFFSET))
#endif

#if defined(_V1) && !defined(INIT6_VAL)
#define INIT6_VAL  PREFIX_VAL(INIT6_REG)
#endif

#define DDRC_INIT6_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT6_OFFSET))
#define DDRC_INIT6_VAL  PREFIX_VAL(DDRC_INIT6_REG)

/* FIELDS: */

/* mr5 */

#ifndef DDRC_REGS_INIT6_MR5_POS
#define DDRC_REGS_INIT6_MR5_POS      0
#endif

#ifndef DDRC_REGS_INIT6_MR5_LEN
#define DDRC_REGS_INIT6_MR5_LEN      16
#endif

#if defined(_V1) && !defined(INIT6_MR5_R)
#define INIT6_MR5_R        GetGroupBits32( (DDRC_INIT6_VAL),DDRC_REGS_INIT6_MR5_POS, DDRC_REGS_INIT6_MR5_LEN)
#endif

#if defined(_V1) && !defined(INIT6_MR5_W)
#define INIT6_MR5_W(value) SetGroupBits32( (DDRC_INIT6_VAL),DDRC_REGS_INIT6_MR5_POS, DDRC_REGS_INIT6_MR5_LEN,value)
#endif

#define DDRC_INIT6_MR5_R        GetGroupBits32( (DDRC_INIT6_VAL),DDRC_REGS_INIT6_MR5_POS, DDRC_REGS_INIT6_MR5_LEN)

#define DDRC_INIT6_MR5_W(value) SetGroupBits32( (DDRC_INIT6_VAL),DDRC_REGS_INIT6_MR5_POS, DDRC_REGS_INIT6_MR5_LEN,value)


/* mr4 */

#ifndef DDRC_REGS_INIT6_MR4_POS
#define DDRC_REGS_INIT6_MR4_POS      16
#endif

#ifndef DDRC_REGS_INIT6_MR4_LEN
#define DDRC_REGS_INIT6_MR4_LEN      16
#endif

#if defined(_V1) && !defined(INIT6_MR4_R)
#define INIT6_MR4_R        GetGroupBits32( (DDRC_INIT6_VAL),DDRC_REGS_INIT6_MR4_POS, DDRC_REGS_INIT6_MR4_LEN)
#endif

#if defined(_V1) && !defined(INIT6_MR4_W)
#define INIT6_MR4_W(value) SetGroupBits32( (DDRC_INIT6_VAL),DDRC_REGS_INIT6_MR4_POS, DDRC_REGS_INIT6_MR4_LEN,value)
#endif

#define DDRC_INIT6_MR4_R        GetGroupBits32( (DDRC_INIT6_VAL),DDRC_REGS_INIT6_MR4_POS, DDRC_REGS_INIT6_MR4_LEN)

#define DDRC_INIT6_MR4_W(value) SetGroupBits32( (DDRC_INIT6_VAL),DDRC_REGS_INIT6_MR4_POS, DDRC_REGS_INIT6_MR4_LEN,value)


/* REGISTER: INIT7 */

#if defined(_V1) && !defined(INIT7_OFFSET)
#define INIT7_OFFSET 0xec
#endif

#if !defined(DDRC_REGS_INIT7_OFFSET)
#define DDRC_REGS_INIT7_OFFSET 0xec
#endif

#if defined(_V1) && !defined(INIT7_REG)
#define INIT7_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT7_OFFSET))
#endif

#if defined(_V1) && !defined(INIT7_VAL)
#define INIT7_VAL  PREFIX_VAL(INIT7_REG)
#endif

#define DDRC_INIT7_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_INIT7_OFFSET))
#define DDRC_INIT7_VAL  PREFIX_VAL(DDRC_INIT7_REG)

/* FIELDS: */

/* mr6 */

#ifndef DDRC_REGS_INIT7_MR6_POS
#define DDRC_REGS_INIT7_MR6_POS      0
#endif

#ifndef DDRC_REGS_INIT7_MR6_LEN
#define DDRC_REGS_INIT7_MR6_LEN      16
#endif

#if defined(_V1) && !defined(INIT7_MR6_R)
#define INIT7_MR6_R        GetGroupBits32( (DDRC_INIT7_VAL),DDRC_REGS_INIT7_MR6_POS, DDRC_REGS_INIT7_MR6_LEN)
#endif

#if defined(_V1) && !defined(INIT7_MR6_W)
#define INIT7_MR6_W(value) SetGroupBits32( (DDRC_INIT7_VAL),DDRC_REGS_INIT7_MR6_POS, DDRC_REGS_INIT7_MR6_LEN,value)
#endif

#define DDRC_INIT7_MR6_R        GetGroupBits32( (DDRC_INIT7_VAL),DDRC_REGS_INIT7_MR6_POS, DDRC_REGS_INIT7_MR6_LEN)

#define DDRC_INIT7_MR6_W(value) SetGroupBits32( (DDRC_INIT7_VAL),DDRC_REGS_INIT7_MR6_POS, DDRC_REGS_INIT7_MR6_LEN,value)


/* mr22 */

#ifndef DDRC_REGS_INIT7_MR22_POS
#define DDRC_REGS_INIT7_MR22_POS      16
#endif

#ifndef DDRC_REGS_INIT7_MR22_LEN
#define DDRC_REGS_INIT7_MR22_LEN      16
#endif

#if defined(_V1) && !defined(INIT7_MR22_R)
#define INIT7_MR22_R        GetGroupBits32( (DDRC_INIT7_VAL),DDRC_REGS_INIT7_MR22_POS, DDRC_REGS_INIT7_MR22_LEN)
#endif

#if defined(_V1) && !defined(INIT7_MR22_W)
#define INIT7_MR22_W(value) SetGroupBits32( (DDRC_INIT7_VAL),DDRC_REGS_INIT7_MR22_POS, DDRC_REGS_INIT7_MR22_LEN,value)
#endif

#define DDRC_INIT7_MR22_R        GetGroupBits32( (DDRC_INIT7_VAL),DDRC_REGS_INIT7_MR22_POS, DDRC_REGS_INIT7_MR22_LEN)

#define DDRC_INIT7_MR22_W(value) SetGroupBits32( (DDRC_INIT7_VAL),DDRC_REGS_INIT7_MR22_POS, DDRC_REGS_INIT7_MR22_LEN,value)


/* REGISTER: DIMMCTL */

#if defined(_V1) && !defined(DIMMCTL_OFFSET)
#define DIMMCTL_OFFSET 0xf0
#endif

#if !defined(DDRC_REGS_DIMMCTL_OFFSET)
#define DDRC_REGS_DIMMCTL_OFFSET 0xf0
#endif

#if defined(_V1) && !defined(DIMMCTL_REG)
#define DIMMCTL_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DIMMCTL_OFFSET))
#endif

#if defined(_V1) && !defined(DIMMCTL_VAL)
#define DIMMCTL_VAL  PREFIX_VAL(DIMMCTL_REG)
#endif

#define DDRC_DIMMCTL_REG ((volatile UINT32 *) (DDRC_BASE + DDRC_REGS_DIMMCTL_OFFSET))
#define DDRC_DIMMCTL_VAL  PREFIX_VAL(DDRC_DIMMCTL_REG)

/* FIELDS: */

/* dimm_stagger_cs_en */

#ifndef DDRC_REGS_DIMMCTL_DIMM_STAGGER_CS_EN_POS
#define DDRC_REGS_DIMMCTL_DIMM_STAGGER_CS_EN_POS      0
#endif

#ifndef DDRC_REGS_DIMMCTL_DIMM_STAGGER_CS_EN_LEN
#define DDRC_REGS_DIMMCTL_DIMM_STAGGER_CS_EN_LEN      1
#endif

#if defined(_V1) && !defined(DIMMCTL_DIMM_STAGGER_CS_EN_R)
#define DIMMCTL_DIMM_STAGGER_CS_EN_R        GetGroupBits32( (DDRC_DIMMCTL_VAL),DDRC_REGS_DIMMCTL_DIMM_STAGGER_CS_EN_POS, DDRC_REGS_DIMMCTL_DIMM_STAGGER_CS_EN_LEN)
#endif

#if defined(_V1) && !defined(DIMMCTL_DIMM_STAGGER_CS_EN_W)
#define DIMMCTL_DIMM_STAGGER_CS_EN_W(value) SetGroupBits32( (DDRC_DIMMCTL_VAL),DDRC_REGS_DIMMCTL_DIMM_STAGGER_CS_EN_POS, DDRC_REGS_DIMMCTL_DIMM_STAGGER_CS_EN_LEN,value)
#endif

#define DDRC_DIMMCTL_DIMM_STAGGER_CS_EN_R        GetGroupBits32( (DDRC_DIMMCTL_VAL),DDRC_REGS_DIMMCTL_DIMM_STAGGER_CS_EN_POS, DDRC_REGS_DIMMCTL_DIMM_STAGGER_CS_EN_LEN)

#define DDRC_DIMMCTL_DIMM_STAGGER_CS_EN_W(value) SetGroupBits32( (DDRC_DIMMCTL_VAL),DDRC_REGS_DIMMCTL_DIMM_STAGGER_CS_EN_POS, DDRC_REGS_DIMMCTL_DIMM_STAGGER_CS_EN_LEN,value)


/* dimm_addr_mirr_en */

#ifndef DDRC_REGS_DIMMCTL_DIMM_ADDR_MIRR_EN_POS
#define DDRC_REGS_DIMMCTL_DIMM_ADDR_MIRR_EN_POS      1
#endif

#ifndef DDRC_REGS_DIMMCTL_DIMM_ADDR_MIRR_EN_LEN
#define DDRC_REGS_DIMMCTL_DIMM_ADDR_MIRR_EN_LEN      1
#endif

#if defined(_V1) && !defined(DIMMCTL_DIMM_ADDR_MIRR_EN_R)
#define DIMMCTL_DIMM_ADDR_MIRR_EN_R        GetGroupBits32( (DDRC_DIMMCTL_VAL),DDRC_REGS_DIMMCTL_DIMM_ADDR_MIRR_EN_POS, DDRC_REGS_DIMMCTL_DIMM_ADDR_MIRR_EN_LEN)
#endif

#if defined(_V1) && !defined(DIMMCTL_DIMM_ADDR_MIRR_EN_W)
#define DIMMCTL_DIMM_ADDR_MIRR_EN_W(value) SetGroupBits32( (DDRC_DIMMCTL_VAL),DDRC_REGS_DIMMCTL_DIMM_ADDR_MIRR_EN_POS, DDRC_REGS_DIMMCTL_DIMM_ADDR_MIRR_EN_LEN,value)
#endif

#define DDRC_DIMMCTL_DIMM_ADDR_MIRR_EN_R        GetGroupBits32( (DDRC_DIMMCTL_VAL),DDRC_REGS_DIMMCTL_DIMM_ADDR_MIRR_EN_POS, DDRC_REGS_DIMMCTL_DIMM_ADDR_MIRR_EN_LEN)

#define DDRC_DIMMCTL_DIMM_ADDR_MIRR_EN_W(value) SetGroupBits32( (DDRC_DIMMCTL_VAL),DDRC_REGS_DIMMCTL_DIMM_ADDR_MIRR_EN_POS, DDRC_REGS_DIMMCTL_DIMM_ADDR_MIRR_EN_LEN,value)


/* OFFSET TABLE: */
#define ddrc_offset_tbl_values	MSTR_OFFSET, MRCTRL0_OFFSET, DRAMTMG0_OFFSET, DRAMTMG1_OFFSET, DRAMTMG2_OFFSET, DRAMTMG3_OFFSET, DRAMTMG4_OFFSET, DRAMTMG5_OFFSET, DRAMTMG6_OFFSET, DRAMTMG7_OFFSET, DRAMTMG8_OFFSET, DRAMTMG12_OFFSET, DRAMTMG13_OFFSET, DRAMTMG14_OFFSET, MRCTRL1_OFFSET, MRSTAT_OFFSET, ZQCTL0_OFFSET, ZQCTL1_OFFSET, ZQCTL2_OFFSET, ZQSTAT_OFFSET, DFITMG0_OFFSET, DFITMG1_OFFSET, DFILPCFG0_OFFSET, DFIUPD0_OFFSET, DFIUPD1_OFFSET, DFIUPD2_OFFSET, DFIMISC_OFFSET, DFITMG2_OFFSET, DFISTAT_OFFSET, DBICTL_OFFSET, DFIPHYMSTR_OFFSET, DERATEEN_OFFSET, ADDRMAP1_OFFSET, ADDRMAP2_OFFSET, ADDRMAP3_OFFSET, ADDRMAP4_OFFSET, ADDRMAP5_OFFSET, ADDRMAP6_OFFSET, ADDRMAP7_OFFSET, ADDRMAP9_OFFSET, ADDRMAP10_OFFSET, ADDRMAP11_OFFSET, DERATEINT_OFFSET, ODTCFG_OFFSET, ODTMAP_OFFSET, SCHED_OFFSET, SCHED1_OFFSET, PERFHPR1_OFFSET, PERFLPR1_OFFSET, PERFWR1_OFFSET, DERATECTL_OFFSET, PWRCTL_OFFSET, DBG0_OFFSET, DBG1_OFFSET, DBGCAM_OFFSET, DBGCMD_OFFSET, DBGSTAT_OFFSET, SWCTL_OFFSET, SWSTAT_OFFSET, PWRTMG_OFFSET, POISONCFG_OFFSET, POISONSTAT_OFFSET, HWLPCTL_OFFSET, DERATESTAT_OFFSET, STAT_OFFSET, RFSHCTL0_OFFSET, RFSHCTL3_OFFSET, RFSHTMG_OFFSET, RFSHTMG1_OFFSET, CRCPARCTL0_OFFSET, CRCPARSTAT_OFFSET, INIT0_OFFSET, INIT1_OFFSET, INIT2_OFFSET, INIT3_OFFSET, INIT4_OFFSET, INIT5_OFFSET, INIT6_OFFSET, INIT7_OFFSET, DIMMCTL_OFFSET


/* REGISTERS RESET VAL: */
#define ddrc_regs_reset_val	0x40000, 0x10, 0xF101B0F, 0x80414, 0x305060D, 0x504000, 0x5040405, 0x5050403, 0x2020005, 0x202, 0x4405, 0x20000, 0x1C200004, 0xA0, 0x0, 0x0, 0x2000040, 0x2000100, 0x0, 0x0, 0x7020002, 0x404, 0x7000000, 0x400003, 0x10001, 0x80000000, 0x1, 0x202, 0x0, 0x1, 0x1, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0, 0x800000, 0x4000400, 0x11, 0x1005, 0x0, 0xF000001, 0xF00007F, 0xF00007F, 0x1, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0, 0x1, 0x1, 0x402010, 0x110011, 0x0, 0x3, 0x0, 0x0, 0x210000, 0x0, 0x62008C, 0x8C0000, 0x0, 0x0, 0x2004E, 0x0, 0xD05, 0x510, 0x0, 0x100004, 0x0, 0x0, 0x0

#endif

/* End of DDRC */
/* ///////////////////////////////////////////////////////////////////////*/
