Fitter report for bts_ddr3_x32
Sat Aug 10 10:53:18 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. I/O Bank Usage
 13. All Package Pins
 14. Fitter Resource Utilization by Entity
 15. Control Signals
 16. Global & Other Fast Signals
 17. Fitter RAM Summary
 18. Routing Usage Summary
 19. Fitter Device Options
 20. Operating Settings and Conditions
 21. Estimated Delay Added for Hold Timing Summary
 22. Estimated Delay Added for Hold Timing Details
 23. Fitter Messages
 24. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Sat Aug 10 10:53:18 2019           ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                   ; bts_ddr3_x32                                    ;
; Top-level Entity Name           ; Test_Full_Norm_pipe_v4                          ;
; Family                          ; Arria V                                         ;
; Device                          ; 5AGXFB3H4F35C4                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 4,395 / 136,880 ( 3 % )                         ;
; Total registers                 ; 11729                                           ;
; Total pins                      ; 0 / 656 ( 0 % )                                 ;
; Total virtual pins              ; 292                                             ;
; Total block memory bits         ; 5,940 / 17,674,240 ( < 1 % )                    ;
; Total RAM Blocks                ; 3 / 1,726 ( < 1 % )                             ;
; Total DSP Blocks                ; 0 / 1,045 ( 0 % )                               ;
; Total HSSI RX PCSs              ; 0 / 24 ( 0 % )                                  ;
; Total HSSI PMA RX Deserializers ; 0 / 24 ( 0 % )                                  ;
; Total HSSI TX PCSs              ; 0 / 24 ( 0 % )                                  ;
; Total HSSI PMA TX Serializers   ; 0 / 24 ( 0 % )                                  ;
; Total PLLs                      ; 0 / 36 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 5AGXFB3H4F35C4      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Clamping Diode                                                     ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                     ; On                  ; On                                    ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.0%      ;
;     Processor 3            ;   3.5%      ;
;     Processor 4            ;   3.3%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                 ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~CLKENA0                                                                                                                                                                          ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                ;                  ;                       ;
; Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|compare_1L:b2v_reg4|comp_result[1]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|compare_1L:b2v_reg4|comp_result[1]~DUPLICATE                                                                                               ;                  ;                       ;
; Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|register:b2v_reg11|r[1]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|register:b2v_reg11|r[1]~DUPLICATE                                                                                                          ;                  ;                       ;
; Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|compare_1L:b2v_reg4|comp_result[0]                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|compare_1L:b2v_reg4|comp_result[0]~DUPLICATE                                                                                               ;                  ;                       ;
; Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|register:b2v_reg2|r[4]                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|register:b2v_reg2|r[4]~DUPLICATE                                                                                                           ;                  ;                       ;
; Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|register:b2v_reg2|r[17]                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|register:b2v_reg2|r[17]~DUPLICATE                                                                                                          ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|RomLUT_1x3_mlab:b2v_RomLut_1x3|data3_ff[6]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|RomLUT_1x3_mlab:b2v_RomLut_1x3|data3_ff[6]~DUPLICATE                                                                             ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[10]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[10]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[11]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[13]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[13]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[14]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[14]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[15]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[15]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[17]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1|out_reg[17]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|Select_2x1:b2v_Select_2x1|out_reg[10]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|Select_2x1:b2v_Select_2x1|out_reg[10]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|Select_2x1:b2v_Select_2x1|out_reg[12]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|Select_2x1:b2v_Select_2x1|out_reg[12]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|Select_2x1:b2v_Select_2x1|out_reg[13]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|Select_2x1:b2v_Select_2x1|out_reg[13]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|Select_2x1:b2v_Select_2x1|out_reg[15]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|Select_2x1:b2v_Select_2x1|out_reg[15]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|Select_2x1:b2v_Select_2x1|out_reg[16]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|Select_2x1:b2v_Select_2x1|out_reg[16]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|Select_2x1:b2v_Select_2x1|out_reg[17]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|Select_2x1:b2v_Select_2x1|out_reg[17]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|Select_2x1:b2v_Select_2x1|out_reg[15]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|Select_2x1:b2v_Select_2x1|out_reg[15]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|ModAdd_3x2_2L:b2v_ModAdd_3x2|sum[18]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|ModAdd_3x2_2L:b2v_ModAdd_3x2|sum[18]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|RomLUT_1x3_mlab:b2v_RomLut_1x3|data3_ff[7]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|RomLUT_1x3_mlab:b2v_RomLut_1x3|data3_ff[7]~DUPLICATE                                                                             ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|Select_2x1:b2v_Select_2x1|out_reg[11]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|RomLUT_1x3_mlab:b2v_RomLut_1x3|data3_ff[7]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|RomLUT_1x3_mlab:b2v_RomLut_1x3|data3_ff[7]~DUPLICATE                                                                             ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[1]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[1]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[3]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[3]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[4]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[4]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[5]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[5]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[9]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[9]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[10]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[10]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[11]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[14]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[14]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[15]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[15]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[0]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[0]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[1]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[1]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[2]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[2]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[3]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[3]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[4]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[4]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[9]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[9]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[11]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[12]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[12]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[15]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[15]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[16]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[16]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[17]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1|out_reg[17]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|RomLUT_1x3_mlab:b2v_RomLut_1x3|data2_ff[1]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|RomLUT_1x3_mlab:b2v_RomLut_1x3|data2_ff[1]~DUPLICATE                                                                             ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[4]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[4]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[9]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[9]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[10]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[10]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[12]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[12]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[16]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[16]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[17]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[17]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|Select_2x1:b2v_Select_2x1|out_reg[15]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|Select_2x1:b2v_Select_2x1|out_reg[15]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|Select_2x1:b2v_Select_2x1|out_reg[16]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|Select_2x1:b2v_Select_2x1|out_reg[16]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|Select_2x1:b2v_Select_2x1|out_reg[17]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|Select_2x1:b2v_Select_2x1|out_reg[17]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|register:b2v_reg1|r[4]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|register:b2v_reg1|r[4]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[9]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[9]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[12]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[12]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[13]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[13]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[14]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[14]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[15]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[15]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[17]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1|out_reg[17]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1|mem_data[0]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1|mem_data[0]~DUPLICATE                                                              ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|Select_2x1:b2v_Select_2x1|out_reg[1]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|Select_2x1:b2v_Select_2x1|out_reg[1]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|Select_2x1:b2v_Select_2x1|out_reg[2]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|Select_2x1:b2v_Select_2x1|out_reg[2]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|Select_2x1:b2v_Select_2x1|out_reg[5]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|Select_2x1:b2v_Select_2x1|out_reg[5]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|register:b2v_reg1|r[0]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|register:b2v_reg1|r[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|register:b2v_reg1|r[3]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|register:b2v_reg1|r[3]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|register:b2v_reg1|r[9]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|register:b2v_reg1|r[9]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|register:b2v_reg1|r[13]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|register:b2v_reg1|r[13]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_2x1|out_reg[1]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_2x1|out_reg[1]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_2x1|out_reg[2]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_2x1|out_reg[2]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_2x1|out_reg[3]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_2x1|out_reg[3]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_2x1|out_reg[10]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_2x1|out_reg[10]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_2x1|out_reg[11]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[2]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[2]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[3]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[3]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[5]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[5]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[10]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[10]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[11]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[13]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[13]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[14]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[14]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[16]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[16]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[17]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[17]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|Select_2x1:b2v_Select_2x1|out_reg[0]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|Select_2x1:b2v_Select_2x1|out_reg[0]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|Select_2x1:b2v_Select_2x1|out_reg[1]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|Select_2x1:b2v_Select_2x1|out_reg[1]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|Select_2x1:b2v_Select_2x1|out_reg[2]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|Select_2x1:b2v_Select_2x1|out_reg[2]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|Select_2x1:b2v_Select_2x1|out_reg[3]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|Select_2x1:b2v_Select_2x1|out_reg[3]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|Select_2x1:b2v_Select_2x1|out_reg[5]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|Select_2x1:b2v_Select_2x1|out_reg[5]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|register:b2v_reg1|r[0]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|register:b2v_reg1|r[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|register:b2v_reg1|r[4]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|register:b2v_reg1|r[4]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|register:b2v_reg1|r[6]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|register:b2v_reg1|r[6]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|register:b2v_reg1|r[8]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|register:b2v_reg1|r[8]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|Select_2x1:b2v_Select_2x1|out_reg[9]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|Select_2x1:b2v_Select_2x1|out_reg[9]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|Select_2x1:b2v_Select_2x1|out_reg[10]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|Select_2x1:b2v_Select_2x1|out_reg[10]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[1]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[1]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[2]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[2]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[10]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[10]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[11]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[12]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[12]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[13]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[13]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[14]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[14]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[15]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[15]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[17]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1|out_reg[17]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[0]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[0]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[2]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[2]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[4]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[4]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[5]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[5]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[9]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[9]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[12]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[12]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[13]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[13]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[14]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[14]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[15]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[15]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[16]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[16]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[17]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[17]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|Select_2x1:b2v_Select_2x1|out_reg[5]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|Select_2x1:b2v_Select_2x1|out_reg[5]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|Select_2x1:b2v_Select_2x1|out_reg[16]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|Select_2x1:b2v_Select_2x1|out_reg[16]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|Select_2x1:b2v_Select_2x1|out_reg[17]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|Select_2x1:b2v_Select_2x1|out_reg[17]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|register:b2v_reg1|r[0]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|register:b2v_reg1|r[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|register:b2v_reg1|r[14]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|register:b2v_reg1|r[14]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|Select_2x1:b2v_Select_2x1|out_reg[11]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_2x1|out_reg[1]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_2x1|out_reg[1]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_2x1|out_reg[2]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_2x1|out_reg[2]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_2x1|out_reg[3]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_2x1|out_reg[3]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_2x1|out_reg[5]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_2x1|out_reg[5]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|Select_2x1:b2v_Select_2x1|out_reg[12]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|Select_2x1:b2v_Select_2x1|out_reg[12]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|RomLUT_1x3_mlab:b2v_RomLut_1x3|data2_ff[8]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|RomLUT_1x3_mlab:b2v_RomLut_1x3|data2_ff[8]~DUPLICATE                                                                             ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|RomLUT_1x3_mlab:b2v_RomLut_1x3|data3_ff[0]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|RomLUT_1x3_mlab:b2v_RomLut_1x3|data3_ff[0]~DUPLICATE                                                                             ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_2x1|out_reg[9]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_2x1|out_reg[9]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_2x1|out_reg[10]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_2x1|out_reg[10]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_2x1|out_reg[11]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[1]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[1]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[5]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[5]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[7]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[7]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[8]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[8]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[11]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[11]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[12]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[12]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[13]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[13]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[14]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[14]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[15]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2|r[15]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[0]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[0]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[1]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[1]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[10]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[10]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[11]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[12]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[12]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[14]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[14]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[15]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[15]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[16]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1|out_reg[16]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg1|r[0]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg1|r[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[1]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[1]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[6]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[6]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[7]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[7]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[8]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[8]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[9]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[9]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[10]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[10]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[17]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2|r[17]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|Select_2x1:b2v_Select_2x1|out_reg[3]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|Select_2x1:b2v_Select_2x1|out_reg[3]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|Select_2x1:b2v_Select_2x1|out_reg[4]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|Select_2x1:b2v_Select_2x1|out_reg[4]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|Select_2x1:b2v_Select_2x1|out_reg[14]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|Select_2x1:b2v_Select_2x1|out_reg[14]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|Select_2x1:b2v_Select_2x1|out_reg[15]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|Select_2x1:b2v_Select_2x1|out_reg[15]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[0]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[1]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[1]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[3]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[3]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[4]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[4]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[5]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[5]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[6]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[6]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[7]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[7]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[9]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[9]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[13]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[13]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[14]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2|r[14]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[5]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[5]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[9]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[9]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[10]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[10]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[14]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1|out_reg[14]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg2|r[0]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg2|r[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg2|r[1]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg2|r[1]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg2|r[3]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg2|r[3]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg2|r[4]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg2|r[4]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg2|r[9]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg2|r[9]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg2|r[13]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg2|r[13]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[0]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[0]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[1]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[1]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[2]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[2]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[3]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[3]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[4]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[4]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[6]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[7]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[7]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[8]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[8]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[9]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[9]~DUPLICATE                                                                                   ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[10]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[10]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1|out_reg[11]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg2|r[0]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg2|r[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg2|r[5]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg2|r[5]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg2|r[8]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg2|r[8]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg2|r[12]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg2|r[12]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg2|r[14]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg2|r[14]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg2|r[17]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg2|r[17]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|Select_2x1:b2v_Select_2x1|out_reg[10]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|Select_2x1:b2v_Select_2x1|out_reg[10]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|Select_2x1:b2v_Select_2x1|out_reg[11]~DUPLICATE                                                                                  ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|register:b2v_reg2|r[2]                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|register:b2v_reg2|r[2]~DUPLICATE                                                                                                 ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|register:b2v_reg2|r[10]                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|register:b2v_reg2|r[10]~DUPLICATE                                                                                                ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_3x2_2L:b2v_ModAdd_3x2|sum[17]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_3x2_2L:b2v_ModAdd_3x2|sum[17]~DUPLICATE                                                                                     ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|Select_2x1:b2v_Select_2x1|out_reg[3]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|Select_2x1:b2v_Select_2x1|out_reg[3]~DUPLICATE                                                                                     ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|Select_2x1:b2v_Select_2x1|out_reg[5]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|Select_2x1:b2v_Select_2x1|out_reg[5]~DUPLICATE                                                                                     ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|Select_2x1:b2v_Select_2x1|out_reg[12]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|Select_2x1:b2v_Select_2x1|out_reg[12]~DUPLICATE                                                                                    ;                  ;                       ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|Select_2x1:b2v_Select_2x1|out_reg[16]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|Select_2x1:b2v_Select_2x1|out_reg[16]~DUPLICATE                                                                                    ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2|RomLUT_1x3_mlab:b2v_RomLUT_1x3|data2_ff[7]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2|RomLUT_1x3_mlab:b2v_RomLUT_1x3|data2_ff[7]~DUPLICATE                                                                             ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2|RomLUT_1x3_mlab:b2v_RomLUT_1x3|data2_ff[10]                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2|RomLUT_1x3_mlab:b2v_RomLUT_1x3|data2_ff[10]~DUPLICATE                                                                            ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|register:b2v_inst_reg1|r[0]                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|register:b2v_inst_reg1|r[0]~DUPLICATE                                                                                            ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|bin_add_2x1:b2v_sum_reg6|r[18]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|bin_add_2x1:b2v_sum_reg6|r[18]~DUPLICATE                                                                                         ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg2|r[14]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg2|r[14]~DUPLICATE                                                                                           ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg2|r[15]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg2|r[15]~DUPLICATE                                                                                           ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg2|r[16]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg2|r[16]~DUPLICATE                                                                                           ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg2|r[17]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg2|r[17]~DUPLICATE                                                                                           ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[3]                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[3]~DUPLICATE                                                                                            ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[5]                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[5]~DUPLICATE                                                                                            ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[6]                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[6]~DUPLICATE                                                                                            ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[7]                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[7]~DUPLICATE                                                                                            ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[8]                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[8]~DUPLICATE                                                                                            ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[9]                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[9]~DUPLICATE                                                                                            ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[10]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[10]~DUPLICATE                                                                                           ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[15]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[15]~DUPLICATE                                                                                           ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg2|r[8]                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg2|r[8]~DUPLICATE                                                                                            ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg2|r[10]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg2|r[10]~DUPLICATE                                                                                           ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg2|r[11]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg2|r[11]~DUPLICATE                                                                                           ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg2|r[13]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg2|r[13]~DUPLICATE                                                                                           ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg2|r[14]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg2|r[14]~DUPLICATE                                                                                           ;                  ;                       ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|register:b2v_inst_reg2|r[17]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|register:b2v_inst_reg2|r[17]~DUPLICATE                                                                                           ;                  ;                       ;
; reg_delay_4L:b2v_inst1|register:b2v_inst_reg1|r[1]                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reg_delay_4L:b2v_inst1|register:b2v_inst_reg1|r[1]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|cntr_qcf:cntr1|counter_reg_bit[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|cntr_qcf:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|cntr_qcf:cntr1|counter_reg_bit[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|cntr_qcf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|cntr_qcf:cntr1|counter_reg_bit[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|cntr_qcf:cntr1|counter_reg_bit[2]~DUPLICATE ;                  ;                       ;
; reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|cntr_qcf:cntr1|counter_reg_bit[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|cntr_qcf:cntr1|counter_reg_bit[4]~DUPLICATE ;                  ;                       ;
; reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|cntr_qcf:cntr1|counter_reg_bit[5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|cntr_qcf:cntr1|counter_reg_bit[5]~DUPLICATE ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17658 ) ; 0.00 % ( 0 / 17658 )       ; 0.00 % ( 0 / 17658 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17658 ) ; 0.00 % ( 0 / 17658 )       ; 0.00 % ( 0 / 17658 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 17658 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Altera/projects/A5_st_mm_tpu_1/bts_ddr3_x32.pin.


+------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                  ;
+------------------------------------------------------------------+---------------------+-------+
; Resource                                                         ; Usage               ; %     ;
+------------------------------------------------------------------+---------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)           ; 4,395 / 136,880     ; 3 %   ;
; ALMs needed [=A-B+C]                                             ; 4,395               ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]                  ; 6,018 / 136,880     ; 4 %   ;
;         [a] ALMs used for LUT logic and registers                ; 2,824               ;       ;
;         [b] ALMs used for LUT logic                              ; 290                 ;       ;
;         [c] ALMs used for registers                              ; 2,904               ;       ;
;         [d] ALMs used for memory (up to half of total ALMs)      ; 0                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing            ; 1,770 / 136,880     ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]                  ; 147 / 136,880       ; < 1 % ;
;         [a] Due to location constrained logic                    ; 0                   ;       ;
;         [b] Due to LAB-wide signal conflicts                     ; 0                   ;       ;
;         [c] Due to LAB input limits                              ; 1                   ;       ;
;         [d] Due to virtual I/Os                                  ; 146                 ;       ;
;                                                                  ;                     ;       ;
; Difficulty packing design                                        ; Low                 ;       ;
;                                                                  ;                     ;       ;
; Total LABs:  partially or completely used                        ; 814 / 13,688        ; 6 %   ;
;     -- Logic LABs                                                ; 814                 ;       ;
;     -- Memory LABs (up to half of total LABs)                    ; 0                   ;       ;
;                                                                  ;                     ;       ;
; Combinational ALUT usage for logic                               ; 5,802               ;       ;
;     -- 7 input functions                                         ; 0                   ;       ;
;     -- 6 input functions                                         ; 1,579               ;       ;
;     -- 5 input functions                                         ; 74                  ;       ;
;     -- 4 input functions                                         ; 256                 ;       ;
;     -- <=3 input functions                                       ; 3,893               ;       ;
; Combinational ALUT usage for route-throughs                      ; 3,350               ;       ;
;                                                                  ;                     ;       ;
; Dedicated logic registers                                        ; 11,729              ;       ;
;     -- By type:                                                  ;                     ;       ;
;         -- Primary logic registers                               ; 11,455 / 273,760    ; 4 %   ;
;         -- Secondary logic registers                             ; 274 / 273,760       ; < 1 % ;
;     -- By function:                                              ;                     ;       ;
;         -- Design implementation registers                       ; 11,455              ;       ;
;         -- Routing optimization registers                        ; 274                 ;       ;
;                                                                  ;                     ;       ;
; Virtual pins                                                     ; 292                 ;       ;
; I/O pins                                                         ; 0 / 656             ; 0 %   ;
;     -- Clock pins                                                ; 0 / 32              ; 0 %   ;
;     -- Dedicated input pins                                      ; 0 / 59              ; 0 %   ;
;                                                                  ;                     ;       ;
; M10K blocks                                                      ; 3 / 1,726           ; < 1 % ;
; Total MLAB memory bits                                           ; 0                   ;       ;
; Total block memory bits                                          ; 5,940 / 17,674,240  ; < 1 % ;
; Total block memory implementation bits                           ; 30,720 / 17,674,240 ; < 1 % ;
;                                                                  ;                     ;       ;
; Total DSP Blocks                                                 ; 0 / 1,045           ; 0 %   ;
;                                                                  ;                     ;       ;
; Fractional PLLs                                                  ; 0 / 12              ; 0 %   ;
; Global signals                                                   ; 1                   ;       ;
;     -- Global clocks                                             ; 1 / 16              ; 6 %   ;
;     -- Quadrant clocks                                           ; 0 / 88              ; 0 %   ;
;     -- Horizontal periphery clocks and Vertical periphery clocks ; 0 / 224             ; 0 %   ;
; SERDES Transmitters                                              ; 0 / 176             ; 0 %   ;
; SERDES Receivers                                                 ; 0 / 176             ; 0 %   ;
; JTAGs                                                            ; 0 / 1               ; 0 %   ;
; ASMI blocks                                                      ; 0 / 1               ; 0 %   ;
; CRC blocks                                                       ; 0 / 1               ; 0 %   ;
; Remote update blocks                                             ; 0 / 1               ; 0 %   ;
; Oscillator blocks                                                ; 0 / 1               ; 0 %   ;
; Hard IPs                                                         ; 0 / 2               ; 0 %   ;
; Standard RX PCSs                                                 ; 0 / 24              ; 0 %   ;
; HSSI PMA RX Deserializers                                        ; 0 / 24              ; 0 %   ;
; Standard TX PCSs                                                 ; 0 / 24              ; 0 %   ;
; HSSI PMA TX Serializers                                          ; 0 / 24              ; 0 %   ;
; Channel PLLs                                                     ; 0 / 24              ; 0 %   ;
; Impedance control blocks                                         ; 0 / 4               ; 0 %   ;
; Hard Memory Controllers                                          ; 0 / 4               ; 0 %   ;
; Average interconnect usage (total/H/V)                           ; 0.7% / 0.7% / 0.7%  ;       ;
; Peak interconnect usage (total/H/V)                              ; 9.0% / 9.1% / 9.1%  ;       ;
; Maximum fan-out                                                  ; 11735               ;       ;
; Highest non-global fan-out                                       ; 32                  ;       ;
; Total fan-out                                                    ; 50493               ;       ;
; Average fan-out                                                  ; 2.38                ;       ;
+------------------------------------------------------------------+---------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4395 / 136880 ( 3 % )  ; 0 / 136880 ( 0 % )             ;
; ALMs needed [=A-B+C]                                        ; 4395                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6018 / 136880 ( 4 % )  ; 0 / 136880 ( 0 % )             ;
;         [a] ALMs used for LUT logic and registers           ; 2824                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 290                    ; 0                              ;
;         [c] ALMs used for registers                         ; 2904                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1770 / 136880 ( 1 % )  ; 0 / 136880 ( 0 % )             ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 147 / 136880 ( < 1 % ) ; 0 / 136880 ( 0 % )             ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 1                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 146                    ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 814 / 13688 ( 6 % )    ; 0 / 13688 ( 0 % )              ;
;     -- Logic LABs                                           ; 814                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 5802                   ; 0                              ;
;     -- 7 input functions                                    ; 0                      ; 0                              ;
;     -- 6 input functions                                    ; 1579                   ; 0                              ;
;     -- 5 input functions                                    ; 74                     ; 0                              ;
;     -- 4 input functions                                    ; 256                    ; 0                              ;
;     -- <=3 input functions                                  ; 3893                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 3350                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 11455 / 273760 ( 4 % ) ; 0 / 273760 ( 0 % )             ;
;         -- Secondary logic registers                        ; 274 / 273760 ( < 1 % ) ; 0 / 273760 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 11455                  ; 0                              ;
;         -- Routing optimization registers                   ; 274                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 292                    ; 0                              ;
; I/O pins                                                    ; 0                      ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 5940                   ; 0                              ;
; Total block memory implementation bits                      ; 30720                  ; 0                              ;
; M10K block                                                  ; 3 / 1726 ( < 1 % )     ; 0 / 1726 ( 0 % )               ;
; Clock enable block                                          ; 1 / 328 ( < 1 % )      ; 0 / 328 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 51709                  ; 0                              ;
;     -- Registered Connections                               ; 24580                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 145                    ; 0                              ;
;     -- Output Ports                                         ; 147                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B1L      ; 0 / 28 ( 0 % ) ; --            ; --           ; --            ;
; B0L      ; 0 / 28 ( 0 % ) ; --            ; --           ; --            ;
; 3A       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3D       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4D       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4B       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; B0R      ; 0 / 28 ( 0 % ) ; --            ; --           ; --            ;
; B1R      ; 0 / 28 ( 0 % ) ; --            ; --           ; --            ;
; 7A       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8D       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8B       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+----------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 497        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A3       ; 491        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A4       ; 502        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A5       ; 501        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A6       ; 560        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A7       ; 559        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A8       ; 565        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A9       ;            ; 7B             ; VCCIO7B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A10      ; 567        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ; 587        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A12      ;            ; 7C             ; VCCIO7C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A13      ; 595        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 623        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ;            ; 7D             ; VCCIO7D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A16      ; 651        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A17      ; 652        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A18      ;            ; 8D             ; VCCIO8D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A19      ; 667        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A20      ; 668        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A21      ;            ; 8C             ; VCCIO8C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A22      ; 719        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A23      ; 743        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A24      ;            ; 8B             ; VCCIO8B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A25      ; 768        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A26      ; 767        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A27      ; 785        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A28      ; 800        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A29      ; 799        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A30      ; 816        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A31      ; 815        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A32      ; 819        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A33      ; 834        ; 8A             ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 438        ; B0R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 439        ; B0R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCR_GXBR              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ; --             ; VCCR_GXBR              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA7      ; 419        ; B0R            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA8      ; 418        ; B0R            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ; 330        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA11     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 299        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA13     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA14     ; 274        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA15     ; 265        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA16     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA17     ; 230        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA18     ; 223        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA20     ; 166        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA21     ; 158        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA22     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ; 142        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA24     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA25     ; 118        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA26     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA27     ; 55         ; B0L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA28     ; 54         ; B0L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA29     ;            ; --             ; VCCR_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA30     ;            ; --             ; VCCR_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA31     ; 34         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA32     ; 35         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA33     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA34     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB1      ; 437        ; B0R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 436        ; B0R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; 4A             ; VCCPD4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 4A             ; VCCPD4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 331        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB11     ; 306        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB12     ; 307        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB13     ; 290        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB14     ; 286        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB15     ; 275        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB16     ; 266        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB17     ; 231        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB18     ; 222        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AB19     ; 214        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB20     ; 167        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB21     ; 159        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB22     ; 150        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB23     ; 143        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB24     ; 127        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB25     ; 119        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB26     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB27     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB29     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB31     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB32     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB33     ; 37         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB34     ; 36         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 434        ; B0R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 435        ; B0R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ; 411        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC7      ; 410        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC8      ; 346        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC9      ; 338        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC10     ; 339        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC11     ; 314        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC12     ; 315        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC13     ; 291        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC14     ; 288        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC15     ; 287        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC16     ; 267        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC17     ; 238        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC18     ; 239        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC19     ; 215        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC20     ; 174        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AC21     ; 162        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC22     ; 151        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC23     ; 134        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC24     ; 116        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC25     ; 117        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC26     ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AC27     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC28     ; 56         ; 3A             ; #TDO                   ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AC29     ; 59         ; 3A             ; #TDI                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC30     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC31     ; 38         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC32     ; 39         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC33     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC34     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 433        ; B0R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 432        ; B0R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD6      ; 402        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD7      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD8      ; 347        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD9      ; 322        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD10     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD11     ; 318        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD12     ; 316        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD13     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD14     ; 289        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD15     ; 282        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD16     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD17     ; 240        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD18     ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD19     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD20     ; 175        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD21     ; 163        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD22     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 135        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD24     ; 120        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD25     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 71         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD27     ; 70         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD28     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD29     ; 102        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD30     ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD31     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD32     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD33     ; 41         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD34     ; 40         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 430        ; B0R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 431        ; B0R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 403        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE7      ; 394        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE8      ; 350        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AE9      ; 323        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE10     ; 342        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE11     ; 319        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE12     ; 317        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE13     ; 312        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE14     ; 284        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE15     ; 283        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE16     ; 262        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE17     ; 236        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE18     ; 241        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE19     ; 218        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE20     ; 176        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE21     ; 146        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE22     ; 147        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE23     ; 114        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE24     ; 115        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE25     ; 121        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE26     ; 110        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE27     ; 78         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AE28     ; 103        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE29     ; 86         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE30     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE31     ; 42         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE32     ; 43         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE33     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE34     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF1      ; 429        ; B0R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ; 428        ; B0R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF6      ; 416        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF7      ; 395        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF8      ; 351        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF9      ;            ; 4B             ; VCCIO4B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF10     ; 343        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF11     ; 320        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF12     ;            ; 4C             ; VCCIO4C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF13     ; 313        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF14     ; 285        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF15     ;            ; 4D             ; VCCIO4D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 263        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF17     ; 237        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF18     ;            ; 3D             ; VCCIO3D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF19     ; 219        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF20     ; 177        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF21     ;            ; 3C             ; VCCIO3C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF22     ; 154        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF23     ; 132        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF24     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF25     ; 122        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF26     ; 111        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF27     ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF28     ; 79         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF29     ; 87         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF30     ; 57         ; 3A             ; #TMS                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF31     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF32     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF33     ; 45         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF34     ; 44         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ; 426        ; B0R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ; 427        ; B0R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG6      ; 417        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG7      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 352        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG9      ; 340        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG10     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG11     ; 321        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG12     ; 308        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG13     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG14     ; 278        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG15     ; 280        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG16     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG17     ; 228        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG18     ; 224        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG19     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG20     ; 172        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG21     ; 155        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG22     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG23     ; 133        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG24     ; 123        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG25     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG26     ; 98         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG27     ; 88         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG28     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG29     ; 94         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG30     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG31     ; 46         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG32     ; 47         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG33     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG34     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH1      ; 425        ; B0R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 424        ; B0R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH5      ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH6      ; 406        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH7      ; 400        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH8      ; 353        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH9      ; 341        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH10     ; 332        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH11     ; 310        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH12     ; 309        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH13     ; 304        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH14     ; 279        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH15     ; 281        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH16     ; 260        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH17     ; 229        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH18     ; 225        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH19     ; 210        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH20     ; 173        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH21     ; 152        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH22     ; 153        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH23     ; 136        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH24     ; 124        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH25     ; 125        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH26     ; 99         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH27     ; 89         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH28     ; 80         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH29     ; 95         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH30     ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH31     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH32     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH33     ; 49         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH34     ; 48         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ3      ; 422        ; B0R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 423        ; B0R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ6      ; 407        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ7      ; 401        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ8      ; 348        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ9      ;            ; 4B             ; VCCIO4B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ10     ; 333        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ11     ; 311        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ12     ;            ; 4C             ; VCCIO4C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ13     ; 305        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ14     ; 270        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AJ15     ;            ; 4D             ; VCCIO4D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ16     ; 261        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ17     ; 232        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ18     ;            ; 3D             ; VCCIO3D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ19     ; 211        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ20     ; 170        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ21     ;            ; 3C             ; VCCIO3C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ22     ; 156        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ23     ; 137        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ24     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ25     ; 128        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ26     ; 100        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ27     ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ28     ; 81         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ29     ; 72         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ30     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ31     ; 50         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ32     ; 51         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ33     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ34     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK1      ; 421        ; B0R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 420        ; B0R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK5      ;            ; 4A             ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK6      ; 398        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AK7      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK8      ; 349        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK9      ; 334        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK10     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK11     ; 302        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AK12     ; 300        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK13     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK14     ; 271        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK15     ; 276        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK16     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK17     ; 233        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK18     ; 220        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK19     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK20     ; 171        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK21     ; 157        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK22     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK23     ; 130        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK24     ; 129        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK25     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 101        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK27     ; 96         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK28     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK29     ; 73         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK30     ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK31     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK32     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK33     ; 53         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK34     ; 52         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL4      ; 412        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL5      ; 413        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL6      ; 399        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL7      ; 388        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL8      ; 344        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL9      ; 335        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL10     ; 326        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL11     ; 303        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL12     ; 301        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL13     ; 296        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL14     ; 272        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL15     ; 277        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL16     ; 268        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL17     ; 234        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL18     ; 221        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL19     ; 212        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL20     ; 168        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL21     ; 148        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL22     ; 149        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL23     ; 138        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL24     ; 131        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL25     ; 112        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL26     ; 104        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL27     ; 97         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL28     ; 90         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL29     ; 82         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL30     ; 74         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL31     ; 66         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AL32     ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL33     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL34     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM1      ;            ;                ; RREF                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AM2      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AM3      ; 414        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM4      ; 415        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM5      ; 396        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM6      ; 390        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM7      ; 389        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM8      ; 345        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM9      ;            ; 4B             ; VCCIO4B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM10     ; 327        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM11     ; 324        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM12     ;            ; 4C             ; VCCIO4C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM13     ; 297        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM14     ; 273        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM15     ;            ; 4D             ; VCCIO4D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM16     ; 269        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM17     ; 235        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM18     ;            ; 3D             ; VCCIO3D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM19     ; 213        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM20     ; 169        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM21     ;            ; 3C             ; VCCIO3C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM22     ; 160        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM23     ; 139        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM24     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM25     ; 113        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM26     ; 105        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM27     ;            ; 3A             ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM28     ; 91         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM29     ; 83         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM30     ; 75         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM31     ; 67         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AM32     ; 60         ; 3A             ; ^DCLK                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AM33     ; 62         ; 3A             ; ^AS_DATA3, DATA3       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AM34     ; 61         ; 3A             ; ^nCSO, DATA4           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AN1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN2      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AN3      ; 409        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN5      ; 397        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN6      ; 391        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN7      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN8      ; 337        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN9      ; 336        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN10     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN11     ; 325        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN12     ; 294        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN13     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN14     ; 292        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN15     ; 259        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN16     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN17     ; 226        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN18     ; 216        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN19     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN20     ; 164        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN21     ; 161        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN22     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN23     ; 140        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN24     ; 141        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN25     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN26     ; 107        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN27     ; 106        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN28     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN29     ; 84         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN30     ; 76         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AN31     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN32     ; 58         ; 3A             ; #TCK                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AN33     ; 64         ; 3A             ; ^AS_DATA1, DATA1       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AN34     ; 65         ; 3A             ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AP2      ; 408        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP3      ; 404        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP4      ; 405        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP5      ; 393        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP6      ; 392        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP7      ; 387        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP8      ; 386        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP9      ;            ; 4B             ; VCCIO4B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP10     ; 328        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP11     ; 329        ; 4B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP12     ;            ; 4C             ; VCCIO4C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP13     ; 295        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP14     ; 293        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP15     ;            ; 4D             ; VCCIO4D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP16     ; 258        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP17     ; 227        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP18     ;            ; 3D             ; VCCIO3D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP19     ; 217        ; 3D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP20     ; 165        ; 3C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP21     ;            ; 3C             ; VCCIO3C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP22     ; 144        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP23     ; 145        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP24     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP25     ; 108        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP26     ; 109        ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP27     ; 92         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP28     ; 93         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP29     ; 85         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP30     ; 77         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP31     ; 68         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP32     ; 69         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AP33     ; 63         ; 3A             ; ^AS_DATA2, DATA2       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; B1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ; 498        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B3       ; 492        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 499        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 555        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 566        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B9       ; 568        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 588        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 596        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B14      ; 619        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B15      ; 624        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 665        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B18      ; 672        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 721        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B21      ; 720        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 744        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B24      ; 751        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 775        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B27      ; 786        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ; 801        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B30      ; 802        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B31      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B32      ; 820        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B33      ; 836        ; 8A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B34      ; 833        ; 8A             ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 483        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C2       ; 484        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C3       ; 487        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C4       ; 500        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C5       ;            ; 7A             ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C6       ; 495        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C7       ; 556        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C8       ; 543        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ;            ; 7B             ; VCCIO7B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C10      ; 581        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C11      ; 591        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C12      ;            ; 7C             ; VCCIO7C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 613        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C14      ; 620        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C15      ;            ; 7D             ; VCCIO7D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C16      ; 631        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C17      ; 666        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C18      ;            ; 8D             ; VCCIO8D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C19      ; 671        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C20      ; 722        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C21      ;            ; 8C             ; VCCIO8C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C22      ; 735        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C23      ; 752        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C24      ;            ; 8B             ; VCCIO8B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C25      ; 769        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C26      ; 776        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C27      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 792        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C29      ; 793        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C30      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C31      ; 817        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C32      ; 824        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C33      ; 835        ; 8A             ; ^nCONFIG               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C34      ; 832        ; 8A             ; ^CONF_DONE             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D1       ; 479        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 488        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 496        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D6       ; 503        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 544        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D8       ; 563        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D9       ; 564        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D10      ; 582        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D11      ; 592        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D12      ; 597        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D13      ; 614        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D14      ; 615        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D15      ; 625        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D16      ; 632        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D17      ; 657        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ; 680        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D19      ; 679        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D20      ; 723        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D21      ; 731        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D22      ; 736        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D23      ; 753        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D24      ; 759        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D25      ; 770        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D26      ; 783        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D27      ; 791        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D28      ; 794        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D29      ; 807        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D30      ; 809        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D31      ; 818        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D32      ; 825        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D33      ; 823        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D34      ; 827        ; 8A             ; ^MSEL0                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ; 477        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E2       ; 480        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E3       ; 475        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E4       ; 476        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E5       ; 485        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E6       ; 504        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ; 545        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E9       ; 557        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 579        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E12      ; 598        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 616        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E15      ; 626        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E17      ; 658        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E18      ; 681        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 724        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E21      ; 732        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 754        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E24      ; 760        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ; 779        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E27      ; 784        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E29      ; 808        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E30      ; 810        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E31      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E32      ; 826        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E33      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E34      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ; 478        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F2       ;            ; 7A             ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ; 7A             ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F6       ; 486        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F7       ; 546        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F8       ; 558        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F9       ;            ; 7B             ; VCCIO7B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ; 571        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F11      ; 580        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F12      ;            ; 7C             ; VCCIO7C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 599        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 607        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F15      ;            ; 7D             ; VCCIO7D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 627        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F17      ; 659        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F18      ;            ; 8D             ; VCCIO8D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F19      ; 682        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F20      ; 727        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F21      ;            ; 8C             ; VCCIO8C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 739        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F23      ; 755        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F24      ;            ; 8B             ; VCCIO8B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F25      ; 771        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F26      ; 780        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F27      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 803        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F29      ; 804        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F30      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F31      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F32      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F33      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F34      ;            ;                ; RREF                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ; 470        ; B1R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 471        ; B1R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G7       ; 550        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G8       ; 549        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G9       ; 561        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G10      ; 572        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G11      ; 575        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 583        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 600        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G14      ; 608        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G15      ; 611        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 628        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 660        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 673        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ; 674        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G20      ; 728        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G21      ; 737        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G22      ; 740        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G23      ; 756        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G24      ; 763        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G25      ; 772        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G26      ; 787        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G27      ; 795        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G28      ; 796        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G29      ; 811        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G31      ; 2          ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G32      ; 3          ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G33      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G34      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ; 469        ; B1R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ; 468        ; B1R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 474        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 482        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 551        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H9       ; 562        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H11      ; 576        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H12      ; 584        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H14      ; 603        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 612        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 663        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H18      ; 675        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ; 729        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H21      ; 738        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 747        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H24      ; 764        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H26      ; 788        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H27      ; 805        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H29      ; 812        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H30      ; 828        ; 8A             ; ^MSEL1                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H31      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H32      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H33      ; 5          ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H34      ; 4          ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ; 466        ; B1R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ; 467        ; B1R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 489        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J7       ; 505        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J8       ; 552        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J9       ;            ; 7B             ; VCCIO7B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J10      ; 569        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J11      ; 573        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J12      ;            ; 7C             ; VCCIO7C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J13      ; 593        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J14      ; 604        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J15      ;            ; 7D             ; VCCIO7D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J16      ; 629        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J17      ; 664        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J18      ;            ; 8D             ; VCCIO8D                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J19      ; 676        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J20      ; 730        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J21      ;            ; 8C             ; VCCIO8C                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 745        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J23      ; 748        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J24      ;            ; 8B             ; VCCIO8B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 777        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J26      ; 797        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J27      ; 806        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J28      ; 821        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J29      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J31      ; 6          ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J32      ; 7          ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J33      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J34      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ; 465        ; B1R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 464        ; B1R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 490        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K7       ; 506        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K8       ; 540        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K9       ; 539        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K10      ; 570        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K11      ; 574        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K12      ; 577        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K13      ; 594        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K14      ; 605        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K15      ; 617        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K16      ; 630        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K17      ; 653        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K18      ; 655        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K19      ; 656        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K20      ; 715        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K21      ; 725        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K22      ; 746        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K23      ; 761        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K24      ; 749        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K25      ; 778        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K26      ; 798        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K27      ; 789        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K28      ; 822        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K29      ; 781        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K30      ; 829        ; 8A             ; ^MSEL2                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K31      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K32      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K33      ; 9          ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K34      ; 8          ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ; 462        ; B1R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ; 463        ; B1R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 493        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L7       ;            ; 7A             ; VCCIO7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 553        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 578        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L12      ; 585        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ; 606        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L15      ; 618        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ; 654        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L18      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 716        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L21      ; 726        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 762        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L24      ; 750        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ; 813        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L27      ; 790        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L29      ; 782        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L31      ; 10         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L32      ; 11         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L33      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L34      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 461        ; B1R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 460        ; B1R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 494        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; M8       ; 554        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M9       ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; M10      ; 541        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M11      ; 601        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M12      ; 586        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M13      ; 590        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; M14      ; 609        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M15      ; 610        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M16      ; 633        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M17      ; 661        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M18      ; 669        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M19      ; 677        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M20      ; 717        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M21      ; 733        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M22      ; 741        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M23      ; 757        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M24      ; 765        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M25      ; 773        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M26      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M27      ; 814        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; M28      ;            ; --             ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; M29      ; 830        ; 8A             ; ^MSEL3                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 831        ; 8A             ; ^MSEL4                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M31      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M32      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M33      ; 13         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M34      ; 12         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ; 458        ; B1R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ; 459        ; B1R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCR_GXBR              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ;            ; 7A             ; VCCPD7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N9       ;            ; 7A             ; VCCPD7A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N10      ; 547        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N11      ; 548        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N12      ; 602        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N13      ; 589        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N14      ; 622        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; N15      ; 621        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N16      ; 634        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N17      ; 662        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N18      ; 670        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; N19      ; 678        ; 8D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N20      ; 718        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; N21      ; 734        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N22      ; 742        ; 8C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N23      ; 758        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N24      ; 766        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; N25      ; 774        ; 8B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N26      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N27      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N30      ;            ; --             ; VCCR_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N31      ; 14         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N32      ; 15         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N33      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N34      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ; 457        ; B1R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 456        ; B1R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ; --             ; VCCL_GXBR1             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCL_GXBR1             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P7       ;            ; --             ; VCCH_GXBR1             ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ; --             ; VCCD_FPLL              ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ; 542        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; P12      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; 7B, 7C, 7D     ; VCCPD7BCD              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; 7B, 7C, 7D     ; VCCPD7BCD              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --             ; VCCP                   ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P22      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P23      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P24      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ;            ; --             ; VCCD_FPLL              ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; P27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P28      ;            ; --             ; VCCH_GXBL1             ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; P29      ;            ; --             ; VCCL_GXBL1             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P30      ;            ; --             ; VCCL_GXBL1             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P31      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P32      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P33      ; 17         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P34      ; 16         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ; 454        ; B1R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 455        ; B1R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R6       ;            ; --             ; VCCT_GXBR1             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 473        ; B1R            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R9       ; 472        ; B1R            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R11      ;            ; 7B, 7C, 7D     ; VCCPD7BCD              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --             ; VCCP                   ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCCD_FPLL              ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; R17      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ;            ; --             ; VCCP                   ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R23      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R25      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R26      ; 1          ; B1L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R27      ; 0          ; B1L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R29      ;            ; --             ; VCCT_GXBL1             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R31      ; 18         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R32      ; 19         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R33      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R34      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ; 453        ; B1R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 452        ; B1R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCCT_GXBR1             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ;            ; --             ; VCCA_GXBR1             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T10      ;            ; --             ; VCCP                   ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T18      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T20      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T21      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T23      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T24      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T26      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ;            ; --             ; VCCA_GXBL1             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T30      ;            ; --             ; VCCT_GXBL1             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T31      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T32      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T33      ; 21         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T34      ; 20         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ; 450        ; B1R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 451        ; B1R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCR_GXBR              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ; --             ; VCCR_GXBR              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ; 447        ; B1R            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U9       ; 446        ; B1R            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U15      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U17      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U19      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U20      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U23      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ;            ; --             ; VCCP                   ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U26      ; 27         ; B1L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U27      ; 26         ; B1L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U29      ;            ; --             ; VCCR_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U30      ;            ; --             ; VCCR_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U31      ; 22         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U32      ; 23         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U33      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U34      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V1       ; 449        ; B1R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 448        ; B1R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ; --             ; VCCL_GXBR0             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCL_GXBR0             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V7       ;            ; --             ; VCCH_GXBR0             ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V10      ;            ; --             ; VCCP                   ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V16      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V21      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V23      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V26      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V28      ;            ; --             ; VCCH_GXBL0             ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; V29      ;            ; --             ; VCCL_GXBL0             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V30      ;            ; --             ; VCCL_GXBL0             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V31      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V32      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V33      ; 25         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V34      ; 24         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 442        ; B0R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 443        ; B0R            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; --             ; VCCT_GXBR0             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ; 445        ; B0R            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ; 444        ; B0R            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W15      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W21      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W23      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W25      ;            ; --             ; VCCP                   ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W26      ; 29         ; B0L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W27      ; 28         ; B0L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ;            ; --             ; VCCT_GXBL0             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W31      ; 30         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W32      ; 31         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W33      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W34      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y1       ; 441        ; B0R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 440        ; B0R            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ; --             ; VCCT_GXBR0             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; --             ; VCCA_GXBR0             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCCD_FPLL              ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ; 4B, 4C, 4D     ; VCCPD4BCD              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y11      ; 298        ; 4C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y12      ;            ; --             ; VCCP                   ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ; 4B, 4C, 4D     ; VCCPD4BCD              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y15      ; 264        ; 4D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y16      ;            ; 4B, 4C, 4D     ; VCCPD4BCD              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y17      ;            ; --             ; VCCD_FPLL              ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; Y18      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y19      ;            ; --             ; VCCP                   ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y20      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 3A, 3B, 3C, 3D ; VCCPD3                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ; --             ; VCCP                   ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y23      ; 126        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; Y24      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y25      ;            ; 3A, 3B, 3C, 3D ; VCCPD3                 ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y26      ;            ; --             ; VCCD_FPLL              ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; Y27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y28      ;            ; --             ; VCCA_GXBL0             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y30      ;            ; --             ; VCCT_GXBL0             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y31      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y32      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y33      ; 33         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y34      ; 32         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                    ; Entity Name            ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; |Test_Full_Norm_pipe_v4                         ; 4394.5 (146.5)       ; 6017.0 (0.5)                     ; 1769.5 (0.0)                                      ; 147.0 (146.0)                    ; 0.0 (0.0)            ; 5802 (1)            ; 11729 (0)                 ; 0 (0)         ; 5940              ; 3     ; 0          ; 0    ; 292          ; |Test_Full_Norm_pipe_v4                                                                                                                                                                                ; Test_Full_Norm_pipe_v4 ; work         ;
;    |Compare_pipe:b2v_inst2|                     ; 39.3 (0.3)           ; 114.5 (0.3)                      ; 75.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (1)              ; 197 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2                                                                                                                                                         ; Compare_pipe           ; work         ;
;       |ModCompare_9L_mlab:b2v_inst1|            ; 3.8 (0.0)            ; 17.6 (0.0)                       ; 13.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst1                                                                                                                            ; ModCompare_9L_mlab     ; work         ;
;          |compare_1L:b2v_reg4|                  ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst1|compare_1L:b2v_reg4                                                                                                        ; compare_1L             ; work         ;
;          |compare_logic:b2v_reg5|               ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst1|compare_logic:b2v_reg5                                                                                                     ; compare_logic          ; work         ;
;          |register:b2v_reg10|                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst1|register:b2v_reg10                                                                                                         ; register               ; work         ;
;          |register:b2v_reg11|                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst1|register:b2v_reg11                                                                                                         ; register               ; work         ;
;          |register:b2v_reg2|                    ; 0.5 (0.5)            ; 7.6 (7.6)                        ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst1|register:b2v_reg2                                                                                                          ; register               ; work         ;
;          |register:b2v_reg6|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst1|register:b2v_reg6                                                                                                          ; register               ; work         ;
;          |register:b2v_reg7|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst1|register:b2v_reg7                                                                                                          ; register               ; work         ;
;          |register:b2v_reg8|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst1|register:b2v_reg8                                                                                                          ; register               ; work         ;
;          |register:b2v_reg9|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst1|register:b2v_reg9                                                                                                          ; register               ; work         ;
;       |ModCompare_9L_mlab:b2v_inst2|            ; 4.5 (0.0)            ; 13.6 (0.0)                       ; 9.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2                                                                                                                            ; ModCompare_9L_mlab     ; work         ;
;          |compare_1L:b2v_reg4|                  ; 3.5 (3.5)            ; 4.6 (4.6)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|compare_1L:b2v_reg4                                                                                                        ; compare_1L             ; work         ;
;          |compare_logic:b2v_reg5|               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|compare_logic:b2v_reg5                                                                                                     ; compare_logic          ; work         ;
;          |register:b2v_reg1|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|register:b2v_reg1                                                                                                          ; register               ; work         ;
;          |register:b2v_reg10|                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|register:b2v_reg10                                                                                                         ; register               ; work         ;
;          |register:b2v_reg11|                   ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|register:b2v_reg11                                                                                                         ; register               ; work         ;
;          |register:b2v_reg3a|                   ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|register:b2v_reg3a                                                                                                         ; register               ; work         ;
;          |register:b2v_reg6|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|register:b2v_reg6                                                                                                          ; register               ; work         ;
;          |register:b2v_reg7|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|register:b2v_reg7                                                                                                          ; register               ; work         ;
;          |register:b2v_reg8|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|register:b2v_reg8                                                                                                          ; register               ; work         ;
;          |register:b2v_reg9|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst2|register:b2v_reg9                                                                                                          ; register               ; work         ;
;       |ModCompare_9L_mlab:b2v_inst3|            ; 5.3 (0.0)            ; 13.1 (0.0)                       ; 7.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst3                                                                                                                            ; ModCompare_9L_mlab     ; work         ;
;          |compare_1L:b2v_reg4|                  ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst3|compare_1L:b2v_reg4                                                                                                        ; compare_1L             ; work         ;
;          |compare_logic:b2v_reg5|               ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst3|compare_logic:b2v_reg5                                                                                                     ; compare_logic          ; work         ;
;          |register:b2v_reg1|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst3|register:b2v_reg1                                                                                                          ; register               ; work         ;
;          |register:b2v_reg10|                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst3|register:b2v_reg10                                                                                                         ; register               ; work         ;
;          |register:b2v_reg11|                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst3|register:b2v_reg11                                                                                                         ; register               ; work         ;
;          |register:b2v_reg3a|                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst3|register:b2v_reg3a                                                                                                         ; register               ; work         ;
;          |register:b2v_reg6|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst3|register:b2v_reg6                                                                                                          ; register               ; work         ;
;          |register:b2v_reg7|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst3|register:b2v_reg7                                                                                                          ; register               ; work         ;
;          |register:b2v_reg8|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst3|register:b2v_reg8                                                                                                          ; register               ; work         ;
;          |register:b2v_reg9|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst3|register:b2v_reg9                                                                                                          ; register               ; work         ;
;       |ModCompare_9L_mlab:b2v_inst4|            ; 4.5 (0.0)            ; 13.3 (0.0)                       ; 8.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst4                                                                                                                            ; ModCompare_9L_mlab     ; work         ;
;          |compare_1L:b2v_reg4|                  ; 3.3 (3.3)            ; 3.8 (3.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst4|compare_1L:b2v_reg4                                                                                                        ; compare_1L             ; work         ;
;          |compare_logic:b2v_reg5|               ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst4|compare_logic:b2v_reg5                                                                                                     ; compare_logic          ; work         ;
;          |register:b2v_reg1|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst4|register:b2v_reg1                                                                                                          ; register               ; work         ;
;          |register:b2v_reg10|                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst4|register:b2v_reg10                                                                                                         ; register               ; work         ;
;          |register:b2v_reg11|                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst4|register:b2v_reg11                                                                                                         ; register               ; work         ;
;          |register:b2v_reg3a|                   ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst4|register:b2v_reg3a                                                                                                         ; register               ; work         ;
;          |register:b2v_reg6|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst4|register:b2v_reg6                                                                                                          ; register               ; work         ;
;          |register:b2v_reg7|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst4|register:b2v_reg7                                                                                                          ; register               ; work         ;
;          |register:b2v_reg8|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst4|register:b2v_reg8                                                                                                          ; register               ; work         ;
;          |register:b2v_reg9|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst4|register:b2v_reg9                                                                                                          ; register               ; work         ;
;       |ModCompare_9L_mlab:b2v_inst5|            ; 4.5 (0.0)            ; 11.9 (0.0)                       ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst5                                                                                                                            ; ModCompare_9L_mlab     ; work         ;
;          |compare_1L:b2v_reg4|                  ; 3.3 (3.3)            ; 3.8 (3.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst5|compare_1L:b2v_reg4                                                                                                        ; compare_1L             ; work         ;
;          |compare_logic:b2v_reg5|               ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst5|compare_logic:b2v_reg5                                                                                                     ; compare_logic          ; work         ;
;          |register:b2v_reg1|                    ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst5|register:b2v_reg1                                                                                                          ; register               ; work         ;
;          |register:b2v_reg10|                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst5|register:b2v_reg10                                                                                                         ; register               ; work         ;
;          |register:b2v_reg11|                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst5|register:b2v_reg11                                                                                                         ; register               ; work         ;
;          |register:b2v_reg3a|                   ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst5|register:b2v_reg3a                                                                                                         ; register               ; work         ;
;          |register:b2v_reg6|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst5|register:b2v_reg6                                                                                                          ; register               ; work         ;
;          |register:b2v_reg7|                    ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst5|register:b2v_reg7                                                                                                          ; register               ; work         ;
;          |register:b2v_reg8|                    ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst5|register:b2v_reg8                                                                                                          ; register               ; work         ;
;          |register:b2v_reg9|                    ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst5|register:b2v_reg9                                                                                                          ; register               ; work         ;
;       |ModCompare_9L_mlab:b2v_inst6|            ; 4.3 (0.0)            ; 12.7 (0.0)                       ; 8.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst6                                                                                                                            ; ModCompare_9L_mlab     ; work         ;
;          |compare_1L:b2v_reg4|                  ; 2.8 (2.8)            ; 3.7 (3.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst6|compare_1L:b2v_reg4                                                                                                        ; compare_1L             ; work         ;
;          |compare_logic:b2v_reg5|               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst6|compare_logic:b2v_reg5                                                                                                     ; compare_logic          ; work         ;
;          |register:b2v_reg1|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst6|register:b2v_reg1                                                                                                          ; register               ; work         ;
;          |register:b2v_reg10|                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst6|register:b2v_reg10                                                                                                         ; register               ; work         ;
;          |register:b2v_reg11|                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst6|register:b2v_reg11                                                                                                         ; register               ; work         ;
;          |register:b2v_reg3a|                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst6|register:b2v_reg3a                                                                                                         ; register               ; work         ;
;          |register:b2v_reg6|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst6|register:b2v_reg6                                                                                                          ; register               ; work         ;
;          |register:b2v_reg7|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst6|register:b2v_reg7                                                                                                          ; register               ; work         ;
;          |register:b2v_reg8|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst6|register:b2v_reg8                                                                                                          ; register               ; work         ;
;          |register:b2v_reg9|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst6|register:b2v_reg9                                                                                                          ; register               ; work         ;
;       |ModCompare_9L_mlab:b2v_inst7|            ; 5.5 (0.0)            ; 12.3 (0.0)                       ; 6.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst7                                                                                                                            ; ModCompare_9L_mlab     ; work         ;
;          |compare_1L:b2v_reg4|                  ; 3.3 (3.3)            ; 4.3 (4.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst7|compare_1L:b2v_reg4                                                                                                        ; compare_1L             ; work         ;
;          |compare_logic:b2v_reg5|               ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst7|compare_logic:b2v_reg5                                                                                                     ; compare_logic          ; work         ;
;          |register:b2v_reg1|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst7|register:b2v_reg1                                                                                                          ; register               ; work         ;
;          |register:b2v_reg10|                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst7|register:b2v_reg10                                                                                                         ; register               ; work         ;
;          |register:b2v_reg11|                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst7|register:b2v_reg11                                                                                                         ; register               ; work         ;
;          |register:b2v_reg3a|                   ; 0.1 (0.1)            ; 0.7 (0.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst7|register:b2v_reg3a                                                                                                         ; register               ; work         ;
;          |register:b2v_reg6|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst7|register:b2v_reg6                                                                                                          ; register               ; work         ;
;          |register:b2v_reg7|                    ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst7|register:b2v_reg7                                                                                                          ; register               ; work         ;
;          |register:b2v_reg8|                    ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst7|register:b2v_reg8                                                                                                          ; register               ; work         ;
;          |register:b2v_reg9|                    ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst7|register:b2v_reg9                                                                                                          ; register               ; work         ;
;       |ModCompare_9L_mlab:b2v_inst8|            ; 6.5 (0.0)            ; 19.8 (0.0)                       ; 13.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8                                                                                                                            ; ModCompare_9L_mlab     ; work         ;
;          |compare_1L:b2v_reg4|                  ; 3.3 (3.3)            ; 3.4 (3.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|compare_1L:b2v_reg4                                                                                                        ; compare_1L             ; work         ;
;          |compare_logic:b2v_reg5|               ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|compare_logic:b2v_reg5                                                                                                     ; compare_logic          ; work         ;
;          |register:b2v_reg1|                    ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|register:b2v_reg1                                                                                                          ; register               ; work         ;
;          |register:b2v_reg10|                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|register:b2v_reg10                                                                                                         ; register               ; work         ;
;          |register:b2v_reg11|                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|register:b2v_reg11                                                                                                         ; register               ; work         ;
;          |register:b2v_reg2|                    ; 1.8 (1.8)            ; 7.5 (7.5)                        ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|register:b2v_reg2                                                                                                          ; register               ; work         ;
;          |register:b2v_reg3a|                   ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|register:b2v_reg3a                                                                                                         ; register               ; work         ;
;          |register:b2v_reg6|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|register:b2v_reg6                                                                                                          ; register               ; work         ;
;          |register:b2v_reg7|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|register:b2v_reg7                                                                                                          ; register               ; work         ;
;          |register:b2v_reg8|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|register:b2v_reg8                                                                                                          ; register               ; work         ;
;          |register:b2v_reg9|                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Compare_pipe:b2v_inst2|ModCompare_9L_mlab:b2v_inst8|register:b2v_reg9                                                                                                          ; register               ; work         ;
;    |MRC_pipe_mlab_stg2out:b2v_inst9|            ; 3240.2 (0.0)         ; 4061.4 (0.0)                     ; 821.7 (0.0)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 4227 (0)            ; 7956 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9                                                                                                                                                ; MRC_pipe_mlab_stg2out  ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst|             ; 117.0 (0.0)          ; 144.0 (0.0)                      ; 27.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 286 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst                                                                                                                    ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 18.3 (18.3)          ; 20.7 (20.7)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_2x2:b2v_ModAdd_2x2                                                                                          ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 18.8 (10.1)          ; 24.3 (14.7)                      ; 5.5 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (20)             ; 54 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                       ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 8.7 (8.7)            ; 9.5 (9.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                      ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.4 (18.4)          ; 20.2 (20.2)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModSub_2x2:b2v_ModSub_2x2                                                                                          ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 43.5 (9.0)           ; 54.2 (17.1)                      ; 10.7 (8.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 100 (50)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                     ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 12.8 (12.8)          ; 13.5 (13.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                    ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 12.8 (12.8)          ; 14.0 (14.0)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                    ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 9.0 (9.0)            ; 9.7 (9.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                    ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|Select_2x1:b2v_Select_1x2                                                                                          ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|Select_2x1:b2v_Select_2x1                                                                                          ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 0.1 (0.1)            ; 6.8 (6.8)                        ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|register:b2v_reg1                                                                                                  ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst31|           ; 118.2 (0.0)          ; 145.0 (0.0)                      ; 27.3 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 160 (0)             ; 289 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 18.3 (18.3)          ; 21.0 (21.0)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 18.5 (10.5)          ; 23.5 (14.7)                      ; 5.0 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (20)             ; 52 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 8.0 (8.0)            ; 8.8 (8.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.4 (18.4)          ; 20.0 (20.0)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 44.5 (9.5)           ; 54.8 (17.6)                      ; 10.3 (8.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 101 (51)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 12.8 (12.8)          ; 13.0 (13.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 12.8 (12.8)          ; 14.3 (14.3)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 9.5 (9.5)            ; 10.0 (10.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.5 (9.5)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 8.8 (8.8)            ; 9.2 (9.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 0.3 (0.3)            ; 7.5 (7.5)                        ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst32|           ; 112.2 (0.0)          ; 142.8 (0.0)                      ; 30.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 153 (0)             ; 272 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 22.1 (22.1)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 15.3 (10.3)          ; 20.0 (14.2)                      ; 4.8 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (20)             ; 46 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 5.0 (5.0)            ; 5.8 (5.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.4 (18.4)          ; 20.2 (20.2)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 41.0 (8.3)           ; 54.9 (18.2)                      ; 13.9 (9.9)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 94 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 11.3 (11.3)          ; 12.3 (12.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 12.8 (12.8)          ; 14.7 (14.7)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 8.8 (8.8)            ; 9.8 (9.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.2 (9.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 0.3 (0.3)            ; 7.6 (7.6)                        ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst33|           ; 112.7 (0.0)          ; 141.2 (0.0)                      ; 28.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 151 (0)             ; 273 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.2 (21.2)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 13.3 (11.3)          ; 19.5 (15.7)                      ; 6.2 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.0 (2.0)            ; 3.8 (3.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.4 (18.4)          ; 19.9 (19.9)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 43.7 (8.3)           ; 55.3 (16.8)                      ; 11.6 (8.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 96 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 14.2 (14.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 14.0 (14.0)          ; 15.7 (15.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 7.9 (7.9)            ; 8.4 (8.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 8.8 (8.8)            ; 9.1 (9.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 0.3 (0.3)            ; 7.6 (7.6)                        ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst34|           ; 110.2 (0.0)          ; 139.5 (0.0)                      ; 29.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 150 (0)             ; 269 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 22.8 (22.8)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 12.8 (10.3)          ; 18.8 (14.8)                      ; 6.0 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.5 (2.5)            ; 3.9 (3.9)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.4 (18.4)          ; 20.2 (20.2)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 41.3 (8.0)           ; 52.6 (17.1)                      ; 11.3 (9.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 96 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 14.7 (14.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 12.5 (12.5)          ; 13.0 (13.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 7.3 (7.3)            ; 7.8 (7.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 8.9 (8.9)            ; 8.9 (8.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 0.5 (0.5)            ; 7.3 (7.3)                        ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst35|           ; 107.0 (0.0)          ; 134.5 (0.0)                      ; 27.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 146 (0)             ; 267 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.3 (21.3)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 13.5 (11.0)          ; 19.6 (15.3)                      ; 6.1 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 46 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.5 (2.5)            ; 4.3 (4.3)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.4 (18.4)          ; 20.2 (20.2)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 38.0 (6.9)           ; 48.3 (15.5)                      ; 10.3 (8.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 89 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 12.0 (12.0)          ; 12.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 11.7 (11.7)          ; 12.7 (12.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 7.4 (7.4)            ; 8.2 (8.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 0.1 (0.1)            ; 7.3 (7.3)                        ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst36|           ; 112.0 (0.0)          ; 137.7 (0.0)                      ; 25.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 148 (0)             ; 281 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.3 (21.3)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 13.8 (11.8)          ; 18.7 (15.4)                      ; 4.9 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.0 (2.0)            ; 3.3 (3.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.4 (18.4)          ; 19.7 (19.7)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 42.5 (8.5)           ; 52.3 (16.4)                      ; 9.8 (7.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 97 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 14.3 (14.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 13.0 (13.0)          ; 14.0 (14.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 0.1 (0.1)            ; 7.8 (7.8)                        ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst37|           ; 122.0 (0.0)          ; 150.8 (0.0)                      ; 28.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 294 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 18.3 (18.3)          ; 20.7 (20.7)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 18.3 (10.3)          ; 24.5 (15.2)                      ; 6.3 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (20)             ; 52 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 8.0 (8.0)            ; 9.3 (9.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 19.6 (19.6)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 47.0 (10.0)          ; 61.1 (18.8)                      ; 14.1 (8.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 100 (50)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 12.8 (12.8)          ; 14.8 (14.8)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 12.8 (12.8)          ; 13.8 (13.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 11.5 (11.5)          ; 13.7 (13.7)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.7 (9.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 1.8 (1.8)            ; 6.3 (6.3)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst38|           ; 123.5 (0.0)          ; 145.2 (0.0)                      ; 21.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 157 (0)             ; 286 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.3 (21.3)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 17.3 (12.3)          ; 20.6 (14.5)                      ; 3.3 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (20)             ; 46 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 5.0 (5.0)            ; 6.1 (6.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 19.5 (19.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 48.5 (10.3)          ; 59.1 (17.0)                      ; 10.6 (6.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 103 (52)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 13.6 (13.6)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 11.3 (11.3)          ; 13.2 (13.2)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 13.5 (13.5)          ; 15.2 (15.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.2 (9.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 1.8 (1.8)            ; 6.9 (6.9)                        ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst39|           ; 116.5 (0.0)          ; 144.5 (0.0)                      ; 28.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 154 (0)             ; 282 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.8 (21.8)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 15.3 (10.3)          ; 21.4 (15.0)                      ; 6.2 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (20)             ; 46 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 5.0 (5.0)            ; 6.4 (6.4)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 19.5 (19.5)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 45.5 (10.0)          ; 57.2 (18.3)                      ; 11.7 (8.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 102 (51)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 8.5 (8.5)            ; 9.4 (9.4)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 13.5 (13.5)          ; 15.5 (15.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 13.5 (13.5)          ; 14.0 (14.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; -0.2 (-0.2)          ; 6.8 (6.8)                        ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst40|           ; 122.0 (0.0)          ; 151.3 (0.0)                      ; 29.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 154 (0)             ; 287 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 22.6 (22.6)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 12.3 (10.3)          ; 19.9 (15.4)                      ; 7.7 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.0 (2.0)            ; 4.5 (4.5)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 19.5 (19.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 50.5 (10.0)          ; 64.5 (19.3)                      ; 14.0 (9.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 108 (54)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 14.5 (14.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 13.5 (13.5)          ; 14.2 (14.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 13.5 (13.5)          ; 16.5 (16.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.3 (9.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 3.3 (3.3)            ; 6.7 (6.7)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst41|           ; 113.0 (0.0)          ; 145.8 (0.0)                      ; 32.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 149 (0)             ; 288 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 22.8 (22.8)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 12.3 (10.3)          ; 19.8 (15.0)                      ; 7.5 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 45 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.0 (2.0)            ; 4.8 (4.8)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 19.8 (19.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 45.0 (8.8)           ; 57.8 (18.8)                      ; 12.8 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 108 (54)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 14.0 (14.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 11.0 (11.0)          ; 12.7 (12.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 11.8 (11.8)          ; 12.3 (12.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; -0.2 (-0.2)          ; 7.7 (7.7)                        ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst42|           ; 120.5 (0.0)          ; 152.0 (0.0)                      ; 31.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 154 (0)             ; 286 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 22.2 (22.2)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 13.8 (11.5)          ; 19.8 (15.6)                      ; 6.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.3 (2.3)            ; 4.3 (4.3)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 19.7 (19.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 50.0 (10.0)          ; 64.5 (19.0)                      ; 14.5 (9.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 108 (54)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 15.5 (15.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 13.5 (13.5)          ; 15.2 (15.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 13.0 (13.0)          ; 14.7 (14.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 8.5 (8.5)            ; 9.0 (9.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 1.3 (1.3)            ; 7.8 (7.8)                        ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst43|           ; 121.7 (0.0)          ; 159.6 (0.0)                      ; 37.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (0)             ; 291 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.8 (21.8)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 12.8 (10.3)          ; 21.2 (15.9)                      ; 8.4 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.5 (2.5)            ; 5.3 (5.3)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 20.2 (20.2)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 49.0 (8.5)           ; 71.1 (21.8)                      ; 22.1 (13.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 108 (54)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 16.5 (16.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 13.5 (13.5)          ; 16.5 (16.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 13.5 (13.5)          ; 16.2 (16.2)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 4.1 (4.1)            ; 7.3 (7.3)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst44|           ; 113.0 (0.0)          ; 143.2 (0.0)                      ; 30.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 154 (0)             ; 289 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.3 (21.3)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 12.8 (10.3)          ; 20.3 (15.6)                      ; 7.6 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.5 (2.5)            ; 4.8 (4.8)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 18.8 (18.8)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 44.7 (8.4)           ; 56.5 (18.8)                      ; 11.8 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 108 (54)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 12.4 (12.4)          ; 12.9 (12.9)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 12.4 (12.4)          ; 13.2 (13.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 11.4 (11.4)          ; 11.6 (11.6)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 8.8 (8.8)            ; 9.2 (9.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; -0.2 (-0.2)          ; 8.3 (8.3)                        ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst45|           ; 122.5 (0.0)          ; 150.5 (0.0)                      ; 28.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 156 (0)             ; 284 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.2 (21.2)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 14.0 (11.5)          ; 19.3 (14.9)                      ; 5.3 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.5 (2.5)            ; 4.4 (4.4)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 20.2 (20.2)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 50.8 (10.0)          ; 64.5 (19.1)                      ; 13.7 (9.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 108 (54)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.7 (13.7)          ; 14.8 (14.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 13.5 (13.5)          ; 15.2 (15.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 13.5 (13.5)          ; 15.5 (15.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 1.8 (1.8)            ; 7.3 (7.3)                        ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst46|           ; 120.5 (0.0)          ; 142.7 (0.0)                      ; 22.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 153 (0)             ; 287 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 20.8 (20.8)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 14.8 (12.0)          ; 19.4 (15.3)                      ; 4.7 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.8 (2.8)            ; 4.1 (4.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 20.2 (20.2)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 48.5 (9.5)           ; 57.2 (15.8)                      ; 8.7 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 104 (52)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 14.3 (14.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 13.5 (13.5)          ; 14.7 (14.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 12.0 (12.0)          ; 12.5 (12.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 1.3 (1.3)            ; 7.3 (7.3)                        ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst47|           ; 119.2 (0.0)          ; 150.4 (0.0)                      ; 31.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (0)             ; 295 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.8 (21.8)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 12.8 (10.3)          ; 20.8 (15.5)                      ; 8.0 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 45 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.5 (2.5)            ; 5.3 (5.3)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 19.8 (19.8)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 48.5 (8.5)           ; 64.1 (19.2)                      ; 15.6 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 108 (54)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 14.7 (14.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 13.5 (13.5)          ; 17.0 (17.0)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 13.0 (13.0)          ; 13.2 (13.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 8.9 (8.9)            ; 8.9 (8.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 2.1 (2.1)            ; 6.2 (6.2)                        ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst48|           ; 122.8 (0.0)          ; 144.8 (0.0)                      ; 22.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (0)             ; 286 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.5 (19.5)          ; 21.2 (21.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 15.8 (13.3)          ; 19.6 (15.1)                      ; 3.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 45 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.5 (2.5)            ; 4.5 (4.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 20.2 (20.2)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 50.8 (10.3)          ; 58.6 (15.8)                      ; 7.8 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 108 (54)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 14.5 (14.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 13.5 (13.5)          ; 14.2 (14.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 13.5 (13.5)          ; 14.0 (14.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 0.2 (0.2)            ; 7.3 (7.3)                        ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst49|           ; 122.5 (0.0)          ; 148.7 (0.0)                      ; 26.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (0)             ; 284 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.9 (21.9)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 16.0 (13.0)          ; 19.7 (15.1)                      ; 3.7 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 45 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 3.0 (3.0)            ; 4.6 (4.6)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 19.8 (19.8)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 50.8 (10.3)          ; 62.1 (18.1)                      ; 11.3 (7.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 108 (54)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 14.7 (14.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 13.5 (13.5)          ; 14.7 (14.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 13.5 (13.5)          ; 14.5 (14.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; -0.2 (-0.2)          ; 7.3 (7.3)                        ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst50|           ; 99.5 (0.0)           ; 121.0 (0.0)                      ; 21.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 245 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.6 (21.6)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 12.8 (10.3)          ; 20.9 (15.9)                      ; 8.2 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 45 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.5 (2.5)            ; 5.0 (5.0)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 18.7 (18.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 31.0 (7.3)           ; 32.9 (9.2)                       ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 66 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.3 (9.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; -0.2 (-0.2)          ; 8.6 (8.6)                        ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst51|           ; 85.5 (0.0)           ; 112.8 (0.0)                      ; 27.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 124 (0)             ; 222 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 22.4 (22.4)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 12.8 (10.3)          ; 19.6 (15.1)                      ; 6.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 45 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.5 (2.5)            ; 4.5 (4.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 18.9 (18.9)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 17.0 (2.5)           ; 25.5 (9.1)                       ; 8.5 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 48 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 5.3 (5.3)            ; 6.4 (6.4)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 3.8 (3.8)            ; 4.5 (4.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; -0.2 (-0.2)          ; 8.3 (8.3)                        ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|register:b2v_reg1                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst52|           ; 114.3 (0.0)          ; 149.0 (0.0)                      ; 34.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 144 (0)             ; 297 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.5 (19.5)          ; 22.4 (22.4)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 14.8 (12.8)          ; 19.9 (15.3)                      ; 5.2 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.0 (2.0)            ; 4.6 (4.6)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 19.8 (19.8)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 40.9 (7.8)           ; 53.2 (15.9)                      ; 12.3 (8.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 92 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 14.7 (14.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 10.5 (10.5)          ; 11.7 (11.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 9.2 (9.2)            ; 10.9 (10.9)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 8.8 (8.8)            ; 9.0 (9.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 0.3 (0.3)            ; 7.3 (7.3)                        ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg1                                                                                                ; register               ; work         ;
;          |register:b2v_reg2|                    ; 2.4 (2.4)            ; 8.3 (8.3)                        ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|register:b2v_reg2                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst53|           ; 122.9 (0.0)          ; 156.0 (0.0)                      ; 33.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 154 (0)             ; 316 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.7 (21.7)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 12.3 (10.3)          ; 20.3 (15.9)                      ; 8.1 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.0 (2.0)            ; 4.4 (4.4)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 19.8 (19.8)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 50.5 (10.0)          ; 62.3 (17.8)                      ; 11.8 (7.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 108 (54)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 14.7 (14.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 13.5 (13.5)          ; 15.0 (15.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 13.5 (13.5)          ; 14.8 (14.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.2 (9.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 1.6 (1.6)            ; 7.3 (7.3)                        ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg1                                                                                                ; register               ; work         ;
;          |register:b2v_reg2|                    ; 2.7 (2.7)            ; 6.5 (6.5)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|register:b2v_reg2                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst54|           ; 124.0 (0.0)          ; 154.4 (0.0)                      ; 30.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 154 (0)             ; 312 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.5 (19.5)          ; 20.2 (20.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 15.5 (13.5)          ; 19.4 (15.3)                      ; 3.9 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.0 (2.0)            ; 4.1 (4.1)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 20.5 (20.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 50.5 (10.0)          ; 62.7 (18.3)                      ; 12.2 (8.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 108 (54)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 15.0 (15.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 13.5 (13.5)          ; 14.7 (14.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 13.5 (13.5)          ; 14.7 (14.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 0.0 (0.0)            ; 5.7 (5.7)                        ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg1                                                                                                ; register               ; work         ;
;          |register:b2v_reg2|                    ; 1.8 (1.8)            ; 7.9 (7.9)                        ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|register:b2v_reg2                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst55|           ; 119.0 (0.0)          ; 154.6 (0.0)                      ; 35.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 150 (0)             ; 303 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.3 (21.3)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 14.3 (12.3)          ; 20.2 (16.2)                      ; 5.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.0 (2.0)            ; 4.0 (4.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 18.9 (18.9)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 46.5 (9.0)           ; 59.0 (17.5)                      ; 12.5 (8.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 100 (50)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 13.5 (13.5)          ; 14.5 (14.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 12.8 (12.8)          ; 14.5 (14.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 11.3 (11.3)          ; 12.5 (12.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 0.0 (0.0)            ; 8.6 (8.6)                        ; 8.6 (8.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg1                                                                                                ; register               ; work         ;
;          |register:b2v_reg2|                    ; 2.3 (2.3)            ; 8.6 (8.6)                        ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|register:b2v_reg2                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst56|           ; 107.7 (0.0)          ; 144.4 (0.0)                      ; 36.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (0)             ; 289 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 22.2 (22.2)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 12.3 (10.3)          ; 20.3 (16.1)                      ; 8.1 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.0 (2.0)            ; 4.3 (4.3)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 20.0 (20.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 36.5 (6.8)           ; 47.5 (13.8)                      ; 11.0 (7.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 82 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 10.8 (10.8)          ; 11.0 (11.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 9.0 (9.0)            ; 11.5 (11.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 10.0 (10.0)          ; 11.3 (11.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.2 (9.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; 1.5 (1.5)            ; 7.3 (7.3)                        ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg1                                                                                                ; register               ; work         ;
;          |register:b2v_reg2|                    ; 1.5 (1.5)            ; 8.9 (8.9)                        ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|register:b2v_reg2                                                                                                ; register               ; work         ;
;       |SubInvMult_8L_mlab:b2v_inst57|           ; 118.2 (0.0)          ; 154.9 (0.0)                      ; 36.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 151 (0)             ; 296 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57                                                                                                                  ; SubInvMult_8L_mlab     ; work         ;
;          |ModAdd_2x2:b2v_ModAdd_2x2|            ; 19.3 (19.3)          ; 21.8 (21.8)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|ModAdd_2x2:b2v_ModAdd_2x2                                                                                        ; ModAdd_2x2             ; work         ;
;          |ModAdd_3x2_2L:b2v_ModAdd_3x2|         ; 14.5 (12.3)          ; 18.6 (14.8)                      ; 4.1 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 44 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|ModAdd_3x2_2L:b2v_ModAdd_3x2                                                                                     ; ModAdd_3x2_2L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 2.3 (2.3)            ; 3.8 (3.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|ModAdd_3x2_2L:b2v_ModAdd_3x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModSub_2x2:b2v_ModSub_2x2|            ; 18.7 (18.7)          ; 20.0 (20.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|ModSub_2x2:b2v_ModSub_2x2                                                                                        ; ModSub_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLut_1x3|       ; 47.5 (9.3)           ; 60.5 (18.3)                      ; 13.0 (9.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 102 (51)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|RomLUT_1x3_mlab:b2v_RomLut_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 12.8 (12.8)          ; 14.5 (14.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 12.8 (12.8)          ; 13.8 (13.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 12.8 (12.8)          ; 14.0 (14.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_Select_1x2|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|Select_2x1:b2v_Select_1x2                                                                                        ; Select_2x1             ; work         ;
;          |Select_2x1:b2v_Select_2x1|            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|Select_2x1:b2v_Select_2x1                                                                                        ; Select_2x1             ; work         ;
;          |register:b2v_reg1|                    ; -0.2 (-0.2)          ; 7.8 (7.8)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|register:b2v_reg1                                                                                                ; register               ; work         ;
;          |register:b2v_reg2|                    ; 0.5 (0.5)            ; 8.2 (8.2)                        ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|register:b2v_reg2                                                                                                ; register               ; work         ;
;    |Recomp_pipe_mlab_x2:b2v_inst18|             ; 745.8 (0.0)          ; 1554.6 (0.0)                     ; 808.9 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1083 (0)            ; 3074 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18                                                                                                                                                 ; Recomp_pipe_mlab_x2    ; work         ;
;       |ModMultAdd_8L_v2:b2v_inst_d0_2|          ; 8.1 (0.0)            ; 49.9 (0.0)                       ; 41.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 104 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2                                                                                                                  ; ModMultAdd_8L_v2       ; work         ;
;          |Decomp_1x2_1L:b2v_Decomp_1x2|         ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2|Decomp_1x2_1L:b2v_Decomp_1x2                                                                                     ; Decomp_1x2_1L          ; work         ;
;          |ModAdd_2x2:b2v_inst_Modadd|           ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2|ModAdd_2x2:b2v_inst_Modadd                                                                                       ; ModAdd_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLUT_1x3|       ; 0.1 (0.0)            ; 9.4 (7.9)                        ; 9.3 (7.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2|RomLUT_1x3_mlab:b2v_RomLUT_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut3|                  ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_inst_select_2x1|       ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2|Select_2x1:b2v_inst_select_2x1                                                                                   ; Select_2x1             ; work         ;
;          |bin_add_2x1:b2v_sum_reg6|             ; 8.0 (8.0)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2|bin_add_2x1:b2v_sum_reg6                                                                                         ; bin_add_2x1            ; work         ;
;          |bin_add_3x1:b2v_inst|                 ; 0.0 (0.0)            ; 7.3 (7.3)                        ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2|bin_add_3x1:b2v_inst                                                                                             ; bin_add_3x1            ; work         ;
;          |register:b2v_inst_reg3a|              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2|register:b2v_inst_reg3a                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg4|               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_2|register:b2v_inst_reg4                                                                                           ; register               ; work         ;
;       |ModMultAdd_8L_v2:b2v_inst_d0_3|          ; 32.0 (0.0)           ; 109.8 (0.0)                      ; 77.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 219 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3                                                                                                                  ; ModMultAdd_8L_v2       ; work         ;
;          |Decomp_1x2_1L:b2v_Decomp_1x2|         ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|Decomp_1x2_1L:b2v_Decomp_1x2                                                                                     ; Decomp_1x2_1L          ; work         ;
;          |ModAdd_2x2:b2v_inst_Modadd|           ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|ModAdd_2x2:b2v_inst_Modadd                                                                                       ; ModAdd_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLUT_1x3|       ; 18.3 (3.8)           ; 29.8 (11.5)                      ; 11.5 (7.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 59 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|RomLUT_1x3_mlab:b2v_RomLUT_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 9.3 (9.3)            ; 10.1 (10.1)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 4.8 (4.8)            ; 6.2 (6.2)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 0.5 (0.5)            ; 2.0 (2.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_inst_select_2x1|       ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|Select_2x1:b2v_inst_select_2x1                                                                                   ; Select_2x1             ; work         ;
;          |bin_add_2x1:b2v_sum_reg6|             ; 8.0 (8.0)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|bin_add_2x1:b2v_sum_reg6                                                                                         ; bin_add_2x1            ; work         ;
;          |bin_add_3x1:b2v_inst|                 ; 5.8 (5.8)            ; 8.0 (8.0)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|bin_add_3x1:b2v_inst                                                                                             ; bin_add_3x1            ; work         ;
;          |register:b2v_inst_delay_B|            ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|register:b2v_inst_delay_B                                                                                        ; register               ; work         ;
;          |register:b2v_inst_reg1|               ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|register:b2v_inst_reg1                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg3a|              ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|register:b2v_inst_reg3a                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg3b|              ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|register:b2v_inst_reg3b                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg4|               ; 0.0 (0.0)            ; 7.8 (7.8)                        ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|register:b2v_inst_reg4                                                                                           ; register               ; work         ;
;       |ModMultAdd_8L_v2:b2v_inst_d0_4|          ; 32.5 (0.0)           ; 111.2 (0.0)                      ; 78.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 219 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4                                                                                                                  ; ModMultAdd_8L_v2       ; work         ;
;          |Decomp_1x2_1L:b2v_Decomp_1x2|         ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|Decomp_1x2_1L:b2v_Decomp_1x2                                                                                     ; Decomp_1x2_1L          ; work         ;
;          |ModAdd_2x2:b2v_inst_Modadd|           ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|ModAdd_2x2:b2v_inst_Modadd                                                                                       ; ModAdd_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLUT_1x3|       ; 19.0 (2.1)           ; 31.7 (10.9)                      ; 12.7 (8.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 59 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|RomLUT_1x3_mlab:b2v_RomLUT_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 9.9 (9.9)            ; 11.1 (11.1)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 5.3 (5.3)            ; 7.2 (7.2)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 1.8 (1.8)            ; 2.5 (2.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_inst_select_2x1|       ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|Select_2x1:b2v_inst_select_2x1                                                                                   ; Select_2x1             ; work         ;
;          |bin_add_2x1:b2v_sum_reg6|             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|bin_add_2x1:b2v_sum_reg6                                                                                         ; bin_add_2x1            ; work         ;
;          |bin_add_3x1:b2v_inst|                 ; 5.5 (5.5)            ; 7.5 (7.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|bin_add_3x1:b2v_inst                                                                                             ; bin_add_3x1            ; work         ;
;          |register:b2v_inst_delay_B|            ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|register:b2v_inst_delay_B                                                                                        ; register               ; work         ;
;          |register:b2v_inst_reg1|               ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|register:b2v_inst_reg1                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg3a|              ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|register:b2v_inst_reg3a                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg3b|              ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|register:b2v_inst_reg3b                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg4|               ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|register:b2v_inst_reg4                                                                                           ; register               ; work         ;
;       |ModMultAdd_8L_v2:b2v_inst_d0_5|          ; 31.5 (0.0)           ; 109.5 (0.0)                      ; 78.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 218 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5                                                                                                                  ; ModMultAdd_8L_v2       ; work         ;
;          |Decomp_1x2_1L:b2v_Decomp_1x2|         ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|Decomp_1x2_1L:b2v_Decomp_1x2                                                                                     ; Decomp_1x2_1L          ; work         ;
;          |ModAdd_2x2:b2v_inst_Modadd|           ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|ModAdd_2x2:b2v_inst_Modadd                                                                                       ; ModAdd_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLUT_1x3|       ; 18.2 (2.8)           ; 29.5 (12.1)                      ; 11.3 (9.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 58 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|RomLUT_1x3_mlab:b2v_RomLUT_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 9.5 (9.5)            ; 10.8 (10.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 5.3 (5.3)            ; 5.8 (5.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 0.7 (0.7)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_inst_select_2x1|       ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|Select_2x1:b2v_inst_select_2x1                                                                                   ; Select_2x1             ; work         ;
;          |bin_add_2x1:b2v_sum_reg6|             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|bin_add_2x1:b2v_sum_reg6                                                                                         ; bin_add_2x1            ; work         ;
;          |bin_add_3x1:b2v_inst|                 ; 5.3 (5.3)            ; 8.0 (8.0)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|bin_add_3x1:b2v_inst                                                                                             ; bin_add_3x1            ; work         ;
;          |register:b2v_inst_delay_B|            ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|register:b2v_inst_delay_B                                                                                        ; register               ; work         ;
;          |register:b2v_inst_reg1|               ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|register:b2v_inst_reg1                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg3a|              ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|register:b2v_inst_reg3a                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg3b|              ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|register:b2v_inst_reg3b                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg4|               ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|register:b2v_inst_reg4                                                                                           ; register               ; work         ;
;       |ModMultAdd_8L_v2:b2v_inst_d0_6|          ; 31.5 (0.0)           ; 110.3 (0.0)                      ; 78.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 220 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6                                                                                                                  ; ModMultAdd_8L_v2       ; work         ;
;          |Decomp_1x2_1L:b2v_Decomp_1x2|         ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|Decomp_1x2_1L:b2v_Decomp_1x2                                                                                     ; Decomp_1x2_1L          ; work         ;
;          |ModAdd_2x2:b2v_inst_Modadd|           ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|ModAdd_2x2:b2v_inst_Modadd                                                                                       ; ModAdd_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLUT_1x3|       ; 18.2 (3.1)           ; 30.9 (11.7)                      ; 12.7 (8.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 60 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|RomLUT_1x3_mlab:b2v_RomLUT_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 9.8 (9.8)            ; 11.1 (11.1)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 4.8 (4.8)            ; 6.0 (6.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 0.7 (0.7)            ; 2.2 (2.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_inst_select_2x1|       ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|Select_2x1:b2v_inst_select_2x1                                                                                   ; Select_2x1             ; work         ;
;          |bin_add_2x1:b2v_sum_reg6|             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_2x1:b2v_sum_reg6                                                                                         ; bin_add_2x1            ; work         ;
;          |bin_add_3x1:b2v_inst|                 ; 5.3 (5.3)            ; 7.6 (7.6)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_3x1:b2v_inst                                                                                             ; bin_add_3x1            ; work         ;
;          |register:b2v_inst_delay_B|            ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|register:b2v_inst_delay_B                                                                                        ; register               ; work         ;
;          |register:b2v_inst_reg1|               ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|register:b2v_inst_reg1                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg3a|              ; 0.0 (0.0)            ; 7.8 (7.8)                        ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|register:b2v_inst_reg3a                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg3b|              ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|register:b2v_inst_reg3b                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg4|               ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|register:b2v_inst_reg4                                                                                           ; register               ; work         ;
;       |ModMultAdd_8L_v2:b2v_inst_d0_7|          ; 34.0 (0.0)           ; 110.3 (0.0)                      ; 76.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 220 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7                                                                                                                  ; ModMultAdd_8L_v2       ; work         ;
;          |Decomp_1x2_1L:b2v_Decomp_1x2|         ; 0.0 (0.0)            ; 7.8 (7.8)                        ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|Decomp_1x2_1L:b2v_Decomp_1x2                                                                                     ; Decomp_1x2_1L          ; work         ;
;          |ModAdd_2x2:b2v_inst_Modadd|           ; 0.0 (0.0)            ; 7.8 (7.8)                        ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|ModAdd_2x2:b2v_inst_Modadd                                                                                       ; ModAdd_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLUT_1x3|       ; 20.8 (1.8)           ; 31.1 (10.5)                      ; 10.3 (8.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 60 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|RomLUT_1x3_mlab:b2v_RomLUT_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 11.1 (11.1)          ; 11.1 (11.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 5.8 (5.8)            ; 7.0 (7.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_inst_select_2x1|       ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|Select_2x1:b2v_inst_select_2x1                                                                                   ; Select_2x1             ; work         ;
;          |bin_add_2x1:b2v_sum_reg6|             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|bin_add_2x1:b2v_sum_reg6                                                                                         ; bin_add_2x1            ; work         ;
;          |bin_add_3x1:b2v_inst|                 ; 5.3 (5.3)            ; 7.8 (7.8)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|bin_add_3x1:b2v_inst                                                                                             ; bin_add_3x1            ; work         ;
;          |register:b2v_inst_delay_B|            ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|register:b2v_inst_delay_B                                                                                        ; register               ; work         ;
;          |register:b2v_inst_reg1|               ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|register:b2v_inst_reg1                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg3a|              ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|register:b2v_inst_reg3a                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg3b|              ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|register:b2v_inst_reg3b                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg4|               ; 0.0 (0.0)            ; 8.0 (8.0)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|register:b2v_inst_reg4                                                                                           ; register               ; work         ;
;       |ModMultAdd_8L_v2:b2v_inst_d1_2|          ; 65.4 (0.0)           ; 90.2 (0.0)                       ; 24.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (0)             ; 185 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2                                                                                                                  ; ModMultAdd_8L_v2       ; work         ;
;          |Decomp_1x2_1L:b2v_Decomp_1x2|         ; 8.9 (0.3)            ; 13.9 (4.9)                       ; 5.0 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 33 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|Decomp_1x2_1L:b2v_Decomp_1x2                                                                                     ; Decomp_1x2_1L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 8.7 (8.7)            ; 9.0 (9.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|Decomp_1x2_1L:b2v_Decomp_1x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModAdd_2x2:b2v_inst_Modadd|           ; 18.3 (18.3)          ; 21.1 (21.1)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|ModAdd_2x2:b2v_inst_Modadd                                                                                       ; ModAdd_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLUT_1x3|       ; 7.9 (0.0)            ; 19.3 (5.1)                       ; 11.4 (5.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 36 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|RomLUT_1x3_mlab:b2v_RomLUT_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 0.0 (0.0)            ; 3.0 (3.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 0.0 (0.0)            ; 2.8 (2.8)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 7.9 (7.9)            ; 8.4 (8.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_inst_select_2x1|       ; 8.8 (8.8)            ; 9.0 (9.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|Select_2x1:b2v_inst_select_2x1                                                                                   ; Select_2x1             ; work         ;
;          |bin_add_2x1:b2v_sum_reg6|             ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|bin_add_2x1:b2v_sum_reg6                                                                                         ; bin_add_2x1            ; work         ;
;          |bin_add_3x1:b2v_inst|                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|bin_add_3x1:b2v_inst                                                                                             ; bin_add_3x1            ; work         ;
;          |register:b2v_inst_reg1|               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|register:b2v_inst_reg1                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg2|               ; 1.5 (1.5)            ; 5.8 (5.8)                        ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|register:b2v_inst_reg2                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg3b|              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|register:b2v_inst_reg3b                                                                                          ; register               ; work         ;
;       |ModMultAdd_8L_v2:b2v_inst_d1_3|          ; 100.0 (0.0)          ; 176.8 (0.0)                      ; 76.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 144 (0)             ; 337 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3                                                                                                                  ; ModMultAdd_8L_v2       ; work         ;
;          |Decomp_1x2_1L:b2v_Decomp_1x2|         ; 8.8 (0.1)            ; 14.6 (5.0)                       ; 5.8 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 33 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|Decomp_1x2_1L:b2v_Decomp_1x2                                                                                     ; Decomp_1x2_1L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 8.7 (8.7)            ; 9.6 (9.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|Decomp_1x2_1L:b2v_Decomp_1x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModAdd_2x2:b2v_inst_Modadd|           ; 18.3 (18.3)          ; 20.9 (20.9)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|ModAdd_2x2:b2v_inst_Modadd                                                                                       ; ModAdd_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLUT_1x3|       ; 44.0 (7.0)           ; 58.0 (16.8)                      ; 14.0 (9.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 101 (50)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|RomLUT_1x3_mlab:b2v_RomLUT_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 11.5 (11.5)          ; 12.5 (12.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 12.8 (12.8)          ; 15.5 (15.5)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 12.8 (12.8)          ; 13.2 (13.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_inst_select_2x1|       ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|Select_2x1:b2v_inst_select_2x1                                                                                   ; Select_2x1             ; work         ;
;          |bin_add_2x1:b2v_sum_reg6|             ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|bin_add_2x1:b2v_sum_reg6                                                                                         ; bin_add_2x1            ; work         ;
;          |bin_add_3x1:b2v_inst|                 ; 10.0 (10.0)          ; 10.3 (10.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|bin_add_3x1:b2v_inst                                                                                             ; bin_add_3x1            ; work         ;
;          |register:b2v_inst_delay_B|            ; 0.0 (0.0)            ; 9.0 (9.0)                        ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|register:b2v_inst_delay_B                                                                                        ; register               ; work         ;
;          |register:b2v_inst_reg1|               ; 0.0 (0.0)            ; 9.0 (9.0)                        ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|register:b2v_inst_reg1                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg2|               ; 0.0 (0.0)            ; 9.0 (9.0)                        ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|register:b2v_inst_reg2                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg3a|              ; 0.0 (0.0)            ; 9.0 (9.0)                        ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|register:b2v_inst_reg3a                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg3b|              ; 0.0 (0.0)            ; 9.0 (9.0)                        ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|register:b2v_inst_reg3b                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg4|               ; 0.0 (0.0)            ; 9.0 (9.0)                        ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|register:b2v_inst_reg4                                                                                           ; register               ; work         ;
;       |ModMultAdd_8L_v2:b2v_inst_d1_4|          ; 105.5 (0.0)          ; 176.8 (0.0)                      ; 71.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 144 (0)             ; 342 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4                                                                                                                  ; ModMultAdd_8L_v2       ; work         ;
;          |Decomp_1x2_1L:b2v_Decomp_1x2|         ; 12.2 (3.5)           ; 16.2 (4.8)                       ; 4.0 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 33 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|Decomp_1x2_1L:b2v_Decomp_1x2                                                                                     ; Decomp_1x2_1L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 8.7 (8.7)            ; 11.4 (11.4)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|Decomp_1x2_1L:b2v_Decomp_1x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModAdd_2x2:b2v_inst_Modadd|           ; 18.3 (18.3)          ; 19.8 (19.8)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|ModAdd_2x2:b2v_inst_Modadd                                                                                       ; ModAdd_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLUT_1x3|       ; 44.8 (7.0)           ; 58.7 (18.5)                      ; 13.9 (11.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 101 (50)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|RomLUT_1x3_mlab:b2v_RomLUT_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 12.8 (12.8)          ; 13.7 (13.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 12.3 (12.3)          ; 13.4 (13.4)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 12.8 (12.8)          ; 13.0 (13.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_inst_select_2x1|       ; 8.8 (8.8)            ; 9.0 (9.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|Select_2x1:b2v_inst_select_2x1                                                                                   ; Select_2x1             ; work         ;
;          |bin_add_2x1:b2v_sum_reg6|             ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|bin_add_2x1:b2v_sum_reg6                                                                                         ; bin_add_2x1            ; work         ;
;          |bin_add_3x1:b2v_inst|                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|bin_add_3x1:b2v_inst                                                                                             ; bin_add_3x1            ; work         ;
;          |register:b2v_inst_delay_B|            ; 0.0 (0.0)            ; 9.0 (9.0)                        ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_delay_B                                                                                        ; register               ; work         ;
;          |register:b2v_inst_reg1|               ; 0.0 (0.0)            ; 9.0 (9.0)                        ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg1                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg2|               ; 0.5 (0.5)            ; 8.6 (8.6)                        ; 8.1 (8.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg2                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg3a|              ; 0.0 (0.0)            ; 9.0 (9.0)                        ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg3a                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg3b|              ; 0.5 (0.5)            ; 9.0 (9.0)                        ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg3b                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg4|               ; 0.5 (0.5)            ; 8.7 (8.7)                        ; 8.2 (8.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg4                                                                                           ; register               ; work         ;
;       |ModMultAdd_8L_v2:b2v_inst_d1_5|          ; 97.0 (0.0)           ; 166.2 (0.0)                      ; 69.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 141 (0)             ; 338 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5                                                                                                                  ; ModMultAdd_8L_v2       ; work         ;
;          |Decomp_1x2_1L:b2v_Decomp_1x2|         ; 8.8 (0.1)            ; 14.3 (4.8)                       ; 5.6 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 33 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|Decomp_1x2_1L:b2v_Decomp_1x2                                                                                     ; Decomp_1x2_1L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 8.7 (8.7)            ; 9.6 (9.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|Decomp_1x2_1L:b2v_Decomp_1x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModAdd_2x2:b2v_inst_Modadd|           ; 18.3 (18.3)          ; 20.6 (20.6)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|ModAdd_2x2:b2v_inst_Modadd                                                                                       ; ModAdd_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLUT_1x3|       ; 38.9 (6.1)           ; 50.8 (16.5)                      ; 11.9 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 94 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|RomLUT_1x3_mlab:b2v_RomLUT_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 12.8 (12.8)          ; 13.0 (13.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 10.9 (10.9)          ; 11.3 (11.3)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 9.2 (9.2)            ; 10.0 (10.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_inst_select_2x1|       ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|Select_2x1:b2v_inst_select_2x1                                                                                   ; Select_2x1             ; work         ;
;          |bin_add_2x1:b2v_sum_reg6|             ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|bin_add_2x1:b2v_sum_reg6                                                                                         ; bin_add_2x1            ; work         ;
;          |bin_add_3x1:b2v_inst|                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|bin_add_3x1:b2v_inst                                                                                             ; bin_add_3x1            ; work         ;
;          |register:b2v_inst_delay_B|            ; 0.0 (0.0)            ; 8.8 (8.8)                        ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_delay_B                                                                                        ; register               ; work         ;
;          |register:b2v_inst_reg1|               ; 0.0 (0.0)            ; 8.8 (8.8)                        ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg1                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg2|               ; 1.5 (1.5)            ; 7.1 (7.1)                        ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg3a|              ; 0.0 (0.0)            ; 9.0 (9.0)                        ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg3a                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg3b|              ; 0.3 (0.3)            ; 9.0 (9.0)                        ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg3b                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg4|               ; 0.3 (0.3)            ; 8.8 (8.8)                        ; 8.4 (8.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg4                                                                                           ; register               ; work         ;
;       |ModMultAdd_8L_v2:b2v_inst_d1_6|          ; 106.0 (0.0)          ; 174.0 (0.0)                      ; 68.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 145 (0)             ; 343 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6                                                                                                                  ; ModMultAdd_8L_v2       ; work         ;
;          |Decomp_1x2_1L:b2v_Decomp_1x2|         ; 8.8 (0.1)            ; 14.8 (5.1)                       ; 6.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 33 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|Decomp_1x2_1L:b2v_Decomp_1x2                                                                                     ; Decomp_1x2_1L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 8.7 (8.7)            ; 9.7 (9.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|Decomp_1x2_1L:b2v_Decomp_1x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModAdd_2x2:b2v_inst_Modadd|           ; 18.3 (18.3)          ; 21.1 (21.1)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|ModAdd_2x2:b2v_inst_Modadd                                                                                       ; ModAdd_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLUT_1x3|       ; 45.5 (7.3)           ; 57.7 (17.8)                      ; 12.2 (10.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (0)              ; 102 (51)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|RomLUT_1x3_mlab:b2v_RomLUT_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 12.8 (12.8)          ; 13.2 (13.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 12.8 (12.8)          ; 12.8 (12.8)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 12.8 (12.8)          ; 13.9 (13.9)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_inst_select_2x1|       ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|Select_2x1:b2v_inst_select_2x1                                                                                   ; Select_2x1             ; work         ;
;          |bin_add_2x1:b2v_sum_reg6|             ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|bin_add_2x1:b2v_sum_reg6                                                                                         ; bin_add_2x1            ; work         ;
;          |bin_add_3x1:b2v_inst|                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|bin_add_3x1:b2v_inst                                                                                             ; bin_add_3x1            ; work         ;
;          |register:b2v_inst_delay_B|            ; 0.5 (0.5)            ; 9.0 (9.0)                        ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_delay_B                                                                                        ; register               ; work         ;
;          |register:b2v_inst_reg1|               ; 0.0 (0.0)            ; 9.0 (9.0)                        ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg1                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg2|               ; 2.3 (2.3)            ; 7.0 (7.0)                        ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg2                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg3a|              ; 0.5 (0.5)            ; 8.8 (8.8)                        ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg3a                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg3b|              ; 0.5 (0.5)            ; 9.0 (9.0)                        ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg3b                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg4|               ; 0.8 (0.8)            ; 8.8 (8.8)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg4                                                                                           ; register               ; work         ;
;       |ModMultAdd_8L_v2:b2v_inst_d1_7|          ; 102.3 (0.0)          ; 169.7 (0.0)                      ; 67.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 140 (0)             ; 329 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7                                                                                                                  ; ModMultAdd_8L_v2       ; work         ;
;          |Decomp_1x2_1L:b2v_Decomp_1x2|         ; 10.3 (1.6)           ; 14.5 (5.8)                       ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 33 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|Decomp_1x2_1L:b2v_Decomp_1x2                                                                                     ; Decomp_1x2_1L          ; work         ;
;             |RomLUT_mlab:rom1|                  ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|Decomp_1x2_1L:b2v_Decomp_1x2|RomLUT_mlab:rom1                                                                    ; RomLUT_mlab            ; work         ;
;          |ModAdd_2x2:b2v_inst_Modadd|           ; 18.3 (18.3)          ; 20.5 (20.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|ModAdd_2x2:b2v_inst_Modadd                                                                                       ; ModAdd_2x2             ; work         ;
;          |RomLUT_1x3_mlab:b2v_RomLUT_1x3|       ; 41.0 (6.5)           ; 54.8 (17.3)                      ; 13.8 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 92 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|RomLUT_1x3_mlab:b2v_RomLUT_1x3                                                                                   ; RomLUT_1x3_mlab        ; work         ;
;             |RomLUT_mlab:lut1|                  ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut1                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut2|                  ; 12.8 (12.8)          ; 13.9 (13.9)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut2                                                                  ; RomLUT_mlab            ; work         ;
;             |RomLUT_mlab:lut3|                  ; 12.8 (12.8)          ; 14.1 (14.1)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut3                                                                  ; RomLUT_mlab            ; work         ;
;          |Select_2x1:b2v_inst_select_2x1|       ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|Select_2x1:b2v_inst_select_2x1                                                                                   ; Select_2x1             ; work         ;
;          |bin_add_2x1:b2v_sum_reg6|             ; 10.0 (10.0)          ; 10.3 (10.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|bin_add_2x1:b2v_sum_reg6                                                                                         ; bin_add_2x1            ; work         ;
;          |bin_add_3x1:b2v_inst|                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|bin_add_3x1:b2v_inst                                                                                             ; bin_add_3x1            ; work         ;
;          |register:b2v_inst_delay_B|            ; 0.3 (0.3)            ; 8.5 (8.5)                        ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|register:b2v_inst_delay_B                                                                                        ; register               ; work         ;
;          |register:b2v_inst_reg1|               ; 0.5 (0.5)            ; 8.5 (8.5)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|register:b2v_inst_reg1                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg2|               ; 1.5 (1.5)            ; 8.1 (8.1)                        ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|register:b2v_inst_reg2                                                                                           ; register               ; work         ;
;          |register:b2v_inst_reg3a|              ; 0.5 (0.5)            ; 8.5 (8.5)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|register:b2v_inst_reg3a                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg3b|              ; 0.5 (0.5)            ; 8.5 (8.5)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|register:b2v_inst_reg3b                                                                                          ; register               ; work         ;
;          |register:b2v_inst_reg4|               ; 0.5 (0.5)            ; 8.5 (8.5)                        ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|register:b2v_inst_reg4                                                                                           ; register               ; work         ;
;    |SubCorStage_4L:b2v_inst|                    ; 39.5 (0.0)           ; 81.0 (0.0)                       ; 41.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 162 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|SubCorStage_4L:b2v_inst                                                                                                                                                        ; SubCorStage_4L         ; work         ;
;       |SubCor_4L:b2v_inst1|                     ; 12.0 (0.0)           ; 35.7 (0.0)                       ; 23.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|SubCorStage_4L:b2v_inst|SubCor_4L:b2v_inst1                                                                                                                                    ; SubCor_4L              ; work         ;
;          |CorSel_2L:b2v_inst_CorSel|            ; 0.3 (0.3)            ; 15.7 (15.7)                      ; 15.3 (15.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|SubCorStage_4L:b2v_inst|SubCor_4L:b2v_inst1|CorSel_2L:b2v_inst_CorSel                                                                                                          ; CorSel_2L              ; work         ;
;          |ModSub_2x2:b2v_inst_Modsub|           ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|SubCorStage_4L:b2v_inst|SubCor_4L:b2v_inst1|ModSub_2x2:b2v_inst_Modsub                                                                                                         ; ModSub_2x2             ; work         ;
;          |Select_2x1:b2v_inst_select|           ; 1.0 (1.0)            ; 9.5 (9.5)                        ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|SubCorStage_4L:b2v_inst|SubCor_4L:b2v_inst1|Select_2x1:b2v_inst_select                                                                                                         ; Select_2x1             ; work         ;
;       |SubCor_4L:b2v_inst2|                     ; 27.5 (0.0)           ; 45.3 (0.0)                       ; 17.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 91 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|SubCorStage_4L:b2v_inst|SubCor_4L:b2v_inst2                                                                                                                                    ; SubCor_4L              ; work         ;
;          |CorSel_2L:b2v_inst_CorSel|            ; 0.1 (0.1)            ; 15.4 (15.4)                      ; 15.3 (15.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|SubCorStage_4L:b2v_inst|SubCor_4L:b2v_inst2|CorSel_2L:b2v_inst_CorSel                                                                                                          ; CorSel_2L              ; work         ;
;          |ModSub_2x2:b2v_inst_Modsub|           ; 18.4 (18.4)          ; 21.1 (21.1)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|SubCorStage_4L:b2v_inst|SubCor_4L:b2v_inst2|ModSub_2x2:b2v_inst_Modsub                                                                                                         ; ModSub_2x2             ; work         ;
;          |Select_2x1:b2v_inst_select|           ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|SubCorStage_4L:b2v_inst|SubCor_4L:b2v_inst2|Select_2x1:b2v_inst_select                                                                                                         ; Select_2x1             ; work         ;
;    |reg_delay_4L:b2v_inst1|                     ; 0.0 (0.0)            ; 4.0 (0.0)                        ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_4L:b2v_inst1                                                                                                                                                         ; reg_delay_4L           ; work         ;
;       |register:b2v_inst_reg1|                  ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_4L:b2v_inst1|register:b2v_inst_reg1                                                                                                                                  ; register               ; work         ;
;       |register:b2v_inst_reg2|                  ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_4L:b2v_inst1|register:b2v_inst_reg2                                                                                                                                  ; register               ; work         ;
;       |register:b2v_inst_reg3|                  ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_4L:b2v_inst1|register:b2v_inst_reg3                                                                                                                                  ; register               ; work         ;
;       |register:b2v_inst_reg4|                  ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_4L:b2v_inst1|register:b2v_inst_reg4                                                                                                                                  ; register               ; work         ;
;    |reg_delay_4L:b2v_inst3|                     ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_4L:b2v_inst3                                                                                                                                                         ; reg_delay_4L           ; work         ;
;       |register:b2v_inst_reg1|                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_4L:b2v_inst3|register:b2v_inst_reg1                                                                                                                                  ; register               ; work         ;
;       |register:b2v_inst_reg4|                  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_4L:b2v_inst3|register:b2v_inst_reg4                                                                                                                                  ; register               ; work         ;
;    |reg_delay_addone_9L_x6:b2v_inst17|          ; 182.9 (0.0)          ; 200.3 (0.0)                      ; 17.8 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 361 (0)             ; 329 (0)                   ; 0 (0)         ; 5940              ; 3     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17                                                                                                                                              ; reg_delay_addone_9L_x6 ; work         ;
;       |ModAddOne_4L:b2v_inst_modaddone_1|       ; 26.9 (0.0)           ; 26.9 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (0)              ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_1                                                                                                            ; ModAddOne_4L           ; work         ;
;          |ModAdd_2x2:b2v_inst6|                 ; 19.5 (19.5)          ; 20.0 (20.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_1|ModAdd_2x2:b2v_inst6                                                                                       ; ModAdd_2x2             ; work         ;
;          |Select_2x1:b2v_inst7|                 ; 6.9 (6.9)            ; 6.9 (6.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_1|Select_2x1:b2v_inst7                                                                                       ; Select_2x1             ; work         ;
;       |ModAddOne_4L:b2v_inst_modaddone_2|       ; 28.5 (0.0)           ; 33.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (0)              ; 55 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_2                                                                                                            ; ModAddOne_4L           ; work         ;
;          |ModAdd_2x2:b2v_inst6|                 ; 19.6 (19.6)          ; 19.8 (19.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_2|ModAdd_2x2:b2v_inst6                                                                                       ; ModAdd_2x2             ; work         ;
;          |Select_2x1:b2v_inst7|                 ; 7.2 (7.2)            ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_2|Select_2x1:b2v_inst7                                                                                       ; Select_2x1             ; work         ;
;          |register:b2v_inst3|                   ; 0.3 (0.3)            ; 6.1 (6.1)                        ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_2|register:b2v_inst3                                                                                         ; register               ; work         ;
;       |ModAddOne_4L:b2v_inst_modaddone_3|       ; 28.5 (0.0)           ; 32.3 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (0)              ; 55 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_3                                                                                                            ; ModAddOne_4L           ; work         ;
;          |ModAdd_2x2:b2v_inst6|                 ; 19.6 (19.6)          ; 20.0 (20.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_3|ModAdd_2x2:b2v_inst6                                                                                       ; ModAdd_2x2             ; work         ;
;          |Select_2x1:b2v_inst7|                 ; 6.7 (6.7)            ; 6.7 (6.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_3|Select_2x1:b2v_inst7                                                                                       ; Select_2x1             ; work         ;
;          |register:b2v_inst3|                   ; 0.3 (0.3)            ; 5.7 (5.7)                        ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_3|register:b2v_inst3                                                                                         ; register               ; work         ;
;       |ModAddOne_4L:b2v_inst_modaddone_4|       ; 28.5 (0.0)           ; 32.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (0)              ; 55 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_4                                                                                                            ; ModAddOne_4L           ; work         ;
;          |ModAdd_2x2:b2v_inst6|                 ; 19.6 (19.6)          ; 19.8 (19.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_4|ModAdd_2x2:b2v_inst6                                                                                       ; ModAdd_2x2             ; work         ;
;          |Select_2x1:b2v_inst7|                 ; 6.7 (6.7)            ; 6.7 (6.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_4|Select_2x1:b2v_inst7                                                                                       ; Select_2x1             ; work         ;
;          |register:b2v_inst3|                   ; 0.3 (0.3)            ; 5.5 (5.5)                        ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_4|register:b2v_inst3                                                                                         ; register               ; work         ;
;       |ModAddOne_4L:b2v_inst_modaddone_5|       ; 29.3 (0.0)           ; 31.5 (0.0)                       ; 2.7 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 57 (0)              ; 55 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_5                                                                                                            ; ModAddOne_4L           ; work         ;
;          |ModAdd_2x2:b2v_inst6|                 ; 19.6 (19.6)          ; 19.7 (19.7)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_5|ModAdd_2x2:b2v_inst6                                                                                       ; ModAdd_2x2             ; work         ;
;          |Select_2x1:b2v_inst7|                 ; 6.6 (6.6)            ; 6.2 (6.2)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_5|Select_2x1:b2v_inst7                                                                                       ; Select_2x1             ; work         ;
;          |register:b2v_inst3|                   ; 0.6 (0.6)            ; 5.7 (5.7)                        ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_5|register:b2v_inst3                                                                                         ; register               ; work         ;
;       |ModAddOne_4L:b2v_inst_modaddone_6|       ; 39.6 (0.0)           ; 44.5 (0.0)                       ; 4.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 76 (0)              ; 72 (0)                    ; 0 (0)         ; 5940              ; 3     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6                                                                                                            ; ModAddOne_4L           ; work         ;
;          |ModAdd_2x2:b2v_inst6|                 ; 19.4 (19.4)          ; 19.4 (19.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|ModAdd_2x2:b2v_inst6                                                                                       ; ModAdd_2x2             ; work         ;
;          |Select_2x1:b2v_inst7|                 ; 17.9 (7.3)           ; 17.8 (7.3)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 37 (18)             ; 17 (0)                    ; 0 (0)         ; 5940              ; 3     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7                                                                                       ; Select_2x1             ; work         ;
;             |altshift_taps:out_reg_rtl_0|       ; 9.9 (0.0)            ; 10.5 (0.0)                       ; 0.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 17 (0)                    ; 0 (0)         ; 5940              ; 3     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0                                                           ; altshift_taps          ; work         ;
;                |shift_taps_8ru:auto_generated|  ; 9.9 (5.7)            ; 10.5 (6.3)                       ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 19 (11)             ; 17 (6)                    ; 0 (0)         ; 5940              ; 3     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated                             ; shift_taps_8ru         ; work         ;
;                   |altsyncram_fr91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5940              ; 3     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|altsyncram_fr91:altsyncram5 ; altsyncram_fr91        ; work         ;
;                   |cntr_qcf:cntr1|              ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|cntr_qcf:cntr1              ; cntr_qcf               ; work         ;
;          |register:b2v_inst3|                   ; 1.5 (1.5)            ; 7.3 (7.3)                        ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Test_Full_Norm_pipe_v4|reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|register:b2v_inst3                                                                                         ; register               ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                          ; Location             ; Fan-Out ; Usage       ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------+--------+----------------------+------------------+---------------------------+
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X73_Y57_N56       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X68_Y63_N56       ; 26      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X82_Y70_N59       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X68_Y65_N56       ; 22      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|Select_2x1:b2v_Select_2x1|out_reg[15]                                                                           ; FF_X74_Y65_N11       ; 15      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|Select_2x1:b2v_Select_2x1|out_reg[5]                                                                            ; FF_X74_Y65_N35       ; 15      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X76_Y58_N59       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X68_Y62_N56       ; 23      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X63_Y58_N59       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X68_Y61_N56       ; 19      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst34|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                           ; FF_X65_Y61_N32       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X77_Y62_N59       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X65_Y65_N56       ; 22      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X82_Y66_N59       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X68_Y66_N56       ; 30      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X85_Y65_N56       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X80_Y65_N56       ; 32      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X92_Y65_N59       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X82_Y62_N56       ; 27      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[14]                                                                           ; FF_X86_Y64_N50       ; 18      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X105_Y69_N59      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X92_Y61_N56       ; 23      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|Select_2x1:b2v_Select_2x1|out_reg[5]                                                                            ; FF_X98_Y61_N41       ; 11      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X81_Y59_N59       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst40|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X82_Y61_N56       ; 25      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X92_Y70_N59       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X91_Y59_N56       ; 21      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|Select_2x1:b2v_Select_2x1|out_reg[17]                                                                           ; FF_X92_Y63_N53       ; 13      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst41|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                            ; FF_X92_Y63_N32       ; 15      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X114_Y71_N59      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst42|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X101_Y69_N56      ; 24      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X86_Y59_N59       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X81_Y60_N56       ; 29      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X100_Y60_N59      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X90_Y57_N56       ; 23      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|Select_2x1:b2v_Select_2x1|out_reg[6]                                                                            ; FF_X86_Y57_N2        ; 18      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X113_Y63_N59      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst45|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X104_Y63_N56      ; 22      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X124_Y65_N59      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X120_Y66_N56      ; 29      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X86_Y60_N59       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X80_Y63_N56       ; 32      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X97_Y65_N59       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst48|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X90_Y62_N56       ; 21      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X114_Y68_N59      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst49|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X104_Y66_N56      ; 21      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X125_Y69_N59      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X116_Y69_N56      ; 24      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X145_Y67_N59      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst51|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X132_Y67_N56      ; 19      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X87_Y66_N59       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X80_Y66_N56       ; 24      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X101_Y63_N59      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X95_Y61_N56       ; 28      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X108_Y68_N59      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X104_Y67_N56      ; 22      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X128_Y69_N59      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X116_Y67_N56      ; 25      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X138_Y65_N59      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst56|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X129_Y68_N56      ; 29      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                         ; FF_X154_Y63_N59      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst57|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                         ; FF_X137_Y63_N56      ; 20      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[19]                                                                           ; FF_X57_Y65_N56       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModSub_2x2:b2v_ModSub_2x2|out_reg_A[18]                                                                           ; FF_X65_Y64_N56       ; 22      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|Select_2x1:b2v_Select_2x1|out_reg[11]                                                                             ; FF_X63_Y64_N44       ; 17      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[19]                                                                        ; FF_X96_Y52_N56       ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|register:b2v_inst_reg2|r[17]                                                                                    ; FF_X95_Y58_N2        ; 13      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[19]                                                                        ; FF_X121_Y58_N56      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|register:b2v_inst_reg2|r[0]                                                                                     ; FF_X104_Y61_N14      ; 28      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[19]                                                                        ; FF_X125_Y61_N56      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|register:b2v_inst_reg2|r[3]                                                                                     ; FF_X119_Y65_N56      ; 30      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[19]                                                                        ; FF_X137_Y61_N56      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[11]                                                                                    ; FF_X130_Y64_N47      ; 17      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[19]                                                                        ; FF_X137_Y59_N56      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|register:b2v_inst_reg2|r[2]                                                                                     ; FF_X130_Y62_N20      ; 29      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[19]                                                                        ; FF_X141_Y56_N56      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; SubCorStage_4L:b2v_inst|SubCor_4L:b2v_inst2|ModSub_2x2:b2v_inst_Modsub|out_reg_A[18]                                                                                          ; FF_X141_Y57_N56      ; 18      ; Sync. load  ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                           ; LABCELL_X168_Y54_N45 ; 11732   ; Clock       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|cntr_qcf:cntr1|cout_actual ; LABCELL_X103_Y58_N21 ; 11      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                 ;
+------+----------------------+---------+----------------------+------------------+---------------------------+
; Name ; Location             ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------------------+---------+----------------------+------------------+---------------------------+
; clk  ; LABCELL_X168_Y54_N45 ; 11732   ; Global Clock         ; GCLK10           ; --                        ;
+------+----------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+---------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                          ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+---------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; reg_delay_addone_9L_x6:b2v_inst17|ModAddOne_4L:b2v_inst_modaddone_6|Select_2x1:b2v_inst7|altshift_taps:out_reg_rtl_0|shift_taps_8ru:auto_generated|altsyncram_fr91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 55           ; 108          ; 55           ; 108          ; yes                    ; no                      ; yes                    ; yes                     ; 5940 ; 55                          ; 108                         ; 55                          ; 108                         ; 5940                ; 3           ; 0     ; None ; M10K_X94_Y54_N0, M10K_X94_Y56_N0, M10K_X99_Y58_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+---------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 12,871 / 970,664 ( 1 % )  ;
; C12 interconnects            ; 11 / 40,404 ( < 1 % )     ;
; C2 interconnects             ; 3,567 / 398,552 ( < 1 % ) ;
; C4 interconnects             ; 1,474 / 184,900 ( < 1 % ) ;
; DQS bus muxes                ; 0 / 44 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 20 ( 0 % )            ;
; DQS-36 I/O buses             ; 0 / 8 ( 0 % )             ;
; DQS-9 I/O buses              ; 0 / 44 ( 0 % )            ;
; Direct links                 ; 3,712 / 970,664 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Horizontal periphery clocks  ; 0 / 192 ( 0 % )           ;
; Local interconnects          ; 3,280 / 273,760 ( 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 41 / 39,648 ( < 1 % )     ;
; R14/C12 interconnect drivers ; 52 / 71,168 ( < 1 % )     ;
; R3 interconnects             ; 4,400 / 438,336 ( 1 % )   ;
; R6 interconnects             ; 5,408 / 805,280 ( < 1 % ) ;
; Spine clocks                 ; 5 / 480 ( 1 % )           ;
; Vertical periphery clocks    ; 0 / 704 ( 0 % )           ;
; Wire stub REs                ; 0 / 54,264 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 133.4             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                     ; Destination Register                                                                                                       ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------+
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|Decomp_1x2_1L:b2v_Decomp_1x2|r[8]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.233             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|bin_add_3x1:b2v_inst|r[1]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.223             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|bin_add_3x1:b2v_inst|r[1]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.222             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|bin_add_3x1:b2v_inst|r[3]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.221             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|Decomp_1x2_1L:b2v_Decomp_1x2|r[12]    ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.219             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|bin_add_3x1:b2v_inst|r[2]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.217             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|bin_add_3x1:b2v_inst|r[0]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.217             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[5]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[5]                       ; 0.217             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[1]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[1]                       ; 0.216             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[1]       ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[1]                         ; 0.215             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[10]    ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[10]                      ; 0.214             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[4]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[4]                       ; 0.214             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|bin_add_3x1:b2v_inst|r[3]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.213             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_3x1:b2v_inst|r[1]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.213             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|bin_add_3x1:b2v_inst|r[1]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.211             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[5]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst53|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[5]                       ; 0.211             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|Decomp_1x2_1L:b2v_Decomp_1x2|r[5]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.210             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|bin_add_3x1:b2v_inst|r[5]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.209             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|bin_add_3x1:b2v_inst|r[5]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.209             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[7]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[7]                       ; 0.209             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|bin_add_3x1:b2v_inst|r[5]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_7|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.208             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[14]    ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst31|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[14]                      ; 0.208             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|bin_add_3x1:b2v_inst|r[2]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_4|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.207             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[14]    ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst39|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[14]                      ; 0.207             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[15]      ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[15]                        ; 0.206             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|Decomp_1x2_1L:b2v_Decomp_1x2|r[3]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.203             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|Decomp_1x2_1L:b2v_Decomp_1x2|r[9]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.201             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[7]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[7]                       ; 0.199             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[5]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[5]                       ; 0.199             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[7]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst52|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[7]                       ; 0.197             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[7]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[7]                       ; 0.193             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[12]    ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[12]                      ; 0.193             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[6]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[6]                       ; 0.192             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[6]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[6]                       ; 0.191             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|Decomp_1x2_1L:b2v_Decomp_1x2|r[4]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.191             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|Decomp_1x2_1L:b2v_Decomp_1x2|r[7]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.188             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|Decomp_1x2_1L:b2v_Decomp_1x2|r[3]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.187             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[4]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[4]                       ; 0.185             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|Decomp_1x2_1L:b2v_Decomp_1x2|r[13]    ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.185             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|Decomp_1x2_1L:b2v_Decomp_1x2|r[8]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[8]                      ; 0.183             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|Decomp_1x2_1L:b2v_Decomp_1x2|r[6]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[6]                      ; 0.182             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[8]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[8]                       ; 0.182             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[10]    ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[10]                      ; 0.181             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[14]    ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[14]                      ; 0.179             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[2]       ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[2]                         ; 0.178             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[9]       ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[9]                         ; 0.177             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[3]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[3]                       ; 0.177             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[8]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[8]                       ; 0.176             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|Decomp_1x2_1L:b2v_Decomp_1x2|r[8]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.176             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[1]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst54|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[1]                       ; 0.172             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|Decomp_1x2_1L:b2v_Decomp_1x2|r[2]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.168             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[8]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[8]                       ; 0.168             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[2]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst44|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[2]                       ; 0.167             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[7]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst46|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[7]                       ; 0.164             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|bin_add_3x1:b2v_inst|r[14]            ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.157             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[14]      ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[14]                        ; 0.157             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[4]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[4]                       ; 0.156             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|bin_add_3x1:b2v_inst|r[16]            ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|bin_add_2x1:b2v_sum_reg6|r[16]                               ; 0.155             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[7]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[7]                       ; 0.155             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|bin_add_3x1:b2v_inst|r[11]            ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.154             ;
; SubCorStage_4L:b2v_inst|SubCor_4L:b2v_inst1|CorSel_2L:b2v_inst_CorSel|reg3[0]                       ; SubCorStage_4L:b2v_inst|SubCor_4L:b2v_inst1|ModSub_2x2:b2v_inst_Modsub|out_reg_B[17]                                       ; 0.150             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[13]      ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[13]                        ; 0.149             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_3x1:b2v_inst|r[15]            ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.148             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|Decomp_1x2_1L:b2v_Decomp_1x2|r[4]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[4]                      ; 0.146             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|Decomp_1x2_1L:b2v_Decomp_1x2|r[15]    ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_3|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.146             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[12]    ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst37|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[12]                      ; 0.146             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|Decomp_1x2_1L:b2v_Decomp_1x2|r[12]    ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.144             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|Decomp_1x2_1L:b2v_Decomp_1x2|r[12]    ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.143             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_3x1:b2v_inst|r[12]            ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.142             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[2]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst50|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[2]                       ; 0.141             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_3x1:b2v_inst|r[10]            ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.140             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[1]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[1]                       ; 0.140             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|bin_add_3x1:b2v_inst|r[17]            ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|bin_add_2x1:b2v_sum_reg6|r[17]                               ; 0.137             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|Decomp_1x2_1L:b2v_Decomp_1x2|r[10]    ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_4|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.137             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[1]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst55|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[1]                       ; 0.137             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|Decomp_1x2_1L:b2v_Decomp_1x2|r[10]    ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.132             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|bin_add_3x1:b2v_inst|r[3]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.128             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|bin_add_3x1:b2v_inst|r[12]            ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.126             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|ModAdd_3x2_2L:b2v_ModAdd_3x2|r[3]     ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst35|ModAdd_2x2:b2v_ModAdd_2x2|out_reg_B[3]                       ; 0.125             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|bin_add_3x1:b2v_inst|r[2]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_3|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.124             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|Decomp_1x2_1L:b2v_Decomp_1x2|r[2]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.123             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|bin_add_3x1:b2v_inst|r[10]            ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.122             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|bin_add_3x1:b2v_inst|r[2]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_5|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.119             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|Decomp_1x2_1L:b2v_Decomp_1x2|r[14]    ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_2|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.116             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_3x1:b2v_inst|r[14]            ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.114             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|bin_add_3x1:b2v_inst|r[9]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_7|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.112             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_3x1:b2v_inst|r[7]             ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d0_6|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.108             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[6]  ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2|mem_data[0]  ; 0.107             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|bin_add_3x1:b2v_inst|r[14]            ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.106             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|bin_add_3x1:b2v_inst|r[12]            ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_6|bin_add_2x1:b2v_sum_reg6|r[15]                               ; 0.106             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|Decomp_1x2_1L:b2v_Decomp_1x2|r[4]     ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|ModAdd_2x2:b2v_inst_Modadd|out_reg_B[17]                     ; 0.106             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|Select_2x1:b2v_Select_2x1|out_reg[14] ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst38|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3|mem_data[1]  ; 0.105             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[15] ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3|mem_data[2]  ; 0.104             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|Select_2x1:b2v_Select_2x1|out_reg[6]  ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst32|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2|mem_data[13] ; 0.104             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|Select_2x1:b2v_Select_2x1|out_reg[6]  ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst47|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2|mem_data[17] ; 0.104             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|Select_2x1:b2v_Select_2x1|out_reg[15] ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst36|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3|mem_data[2]  ; 0.104             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|Select_2x1:b2v_Select_2x1|out_reg[17] ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst33|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut3|mem_data[6]  ; 0.104             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[11] ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2|mem_data[6]  ; 0.104             ;
; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|register:b2v_inst_reg2|r[15]          ; Recomp_pipe_mlab_x2:b2v_inst18|ModMultAdd_8L_v2:b2v_inst_d1_5|RomLUT_1x3_mlab:b2v_RomLUT_1x3|RomLUT_mlab:lut3|mem_data[16] ; 0.103             ;
; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|Select_2x1:b2v_Select_2x1|out_reg[10] ; MRC_pipe_mlab_stg2out:b2v_inst9|SubInvMult_8L_mlab:b2v_inst43|RomLUT_1x3_mlab:b2v_RomLut_1x3|RomLUT_mlab:lut2|mem_data[1]  ; 0.103             ;
+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5AGXFB3H4F35C4 for design "bts_ddr3_x32"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~CLKENA0 with 11671 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:16
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bts_ddr3_x32.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:13
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:19
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X72_Y62 to location X84_Y73
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (11888): Total time spent on timing analysis during the Fitter is 10.52 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:12
Info (144001): Generated suppressed messages file D:/Altera/projects/A5_st_mm_tpu_1/bts_ddr3_x32.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 7786 megabytes
    Info: Processing ended: Sat Aug 10 10:53:21 2019
    Info: Elapsed time: 00:02:03
    Info: Total CPU time (on all processors): 00:04:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Altera/projects/A5_st_mm_tpu_1/bts_ddr3_x32.fit.smsg.


