INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/imports/Compartido/module_DFF.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module module_DFF
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/imports/Compartido/module_debouncer.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module module_debouncer
INFO: [VRFC 10-311] analyzing module clock_enable
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sim_1/new/tb_module_debouncer.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_module_debouncer
