# Integridad de se침al - Distorsi칩n 游뚾

Los problemas de distorsi칩n de se침al en una red 칰nica se dividen en tres aspectos: **reflexi칩n, problemas de calidad de se침al, errores de temporizaci칩n**.

## Reflexi칩n

La causa fundamental de la reflexi칩n es el **cambio en la impedancia instant치nea en la direcci칩n de avance de la se침al**. Las posibles fuentes que pueden causar un cambio en la impedancia son: el extremo del cable de interconexi칩n, el cambio en la secci칩n transversal del cable, el cambio de capa, la brecha en el plano de retorno, los componentes adicionales como conectores, la topolog칤a de la disposici칩n de los cables.

### Origen de la reflexi칩n

#### Reflexi칩n en la discontinuidad de la impedancia

Cuando hay una discontinuidad en la impedancia de la l칤nea de transmisi칩n, parte de la se침al se reflejar치 en la direcci칩n opuesta y otra parte continuar치 transmiti칠ndose, pero con una amplitud cambiada. El valor de la se침al reflejada depende de la cantidad de cambio en la impedancia instant치nea. Suponiendo que la impedancia instant치nea en la primera regi칩n es $Z_1$ y en la segunda regi칩n es $Z_2$, entonces la relaci칩n entre la amplitud de la se침al reflejada y la amplitud de la se침al incidente (coeficiente de reflexi칩n) es:

$$
\rho=\frac{V_{reflected}}{V_{incident}}=\frac{Z_2-Z_1}{Z_2+Z_1}
$$

Es evidente que cuanto mayor sea la diferencia de impedancia entre las dos regiones, mayor ser치 la cantidad de se침al reflejada. Por ejemplo, si una se침al de 1V se propaga a lo largo de una l칤nea de transmisi칩n con una impedancia caracter칤stica de 50풜 y entra en una regi칩n con una impedancia caracter칤stica de 75풜, el coeficiente de reflexi칩n calculado es del 20%, lo que significa que la tensi칩n reflejada es de 0,2V.

#### Reflexi칩n en carga resistiva

Hay tres casos especiales de terminaci칩n de la l칤nea de transmisi칩n: circuito abierto, cortocircuito y coincidencia de impedancia. Suponiendo que la impedancia caracter칤stica de la l칤nea de transmisi칩n es de 50풜, la tensi칩n de entrada es de 1V y la se침al se transmite desde el extremo de la fuente al extremo lejano.

En el caso de circuito abierto, la impedancia instant치nea en el extremo es infinita y el coeficiente de reflexi칩n se acerca a 1. Esto significa que toda la se침al incidente se reflejar치 en la direcci칩n de la fuente, y la suma de la tensi칩n de la onda incidente y la tensi칩n de la onda reflejada en el punto de circuito abierto es de 2V.

En el caso de cortocircuito (con el camino de retorno en cortocircuito), la impedancia en el extremo es de 0, y el coeficiente de reflexi칩n es -1. Cuando la se침al de entrada llega al extremo lejano, se producir치 una se침al de reflexi칩n de -1V que se propagar치 hacia la fuente, por lo que la tensi칩n en este punto es de 0.

En el caso de coincidencia de impedancia (es decir, la impedancia en el extremo tambi칠n es de 50풜), el coeficiente de reflexi칩n es 0, lo que significa que no hay tensi칩n de reflexi칩n en este punto y la tensi칩n en el extremo es solo la se침al incidente.

En general (con una impedancia de 50풜), la relaci칩n entre la impedancia en la regi칩n 2 y el coeficiente de reflexi칩n es aproximadamente la siguiente:

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20221210182554.png)

Cuando la impedancia en la regi칩n 2 es menor que la de la regi칩n 1, el coeficiente de reflexi칩n es negativo y la tensi칩n de reflexi칩n es negativa. Suponiendo que la carga resistiva en el extremo es de 25풜, el coeficiente de reflexi칩n es -0,33, lo que significa que hay una tensi칩n de -0,33V reflejada hacia la fuente, por lo que la tensi칩n real en el extremo es de 1+(-0,33)=0,67V.

### Gr치fico de reflexi칩n

Si se conoce el retardo de la l칤nea de transmisi칩n, la impedancia en cada regi칩n por la que pasa la se침al, y el voltaje inicial del controlador, se puede calcular el voltaje en cada superficie de reflexi칩n / en cualquier momento.

Suponiendo que el voltaje de la fuente del controlador es de 1V y la resistencia interna es de 10풜, y el extremo de la l칤nea de transmisi칩n es un circuito abierto, se puede obtener el siguiente gr치fico y curva de reflexi칩n seg칰n la f칩rmula de reflexi칩n:

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20221210182654.png)

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20221210182717.png)

### Formas de manifestaci칩n de la reflexi칩n

La reflexi칩n suele manifestarse como sobretensi칩n, subvoltaje y oscilaci칩n.

#### Sobretensi칩n

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211220091443.png)

La sobretensi칩n se refiere al primer pico de la oscilaci칩n, que se divide en sobretensi칩n positiva y sobretensi칩n negativa. El peligro es que puede da침ar los dispositivos (mayor que VCC o menor que GND). Adem치s, la sobretensi칩n positiva puede convertirse en una fuente de interferencia y causar interferencia en otros dispositivos; la sobretensi칩n negativa hace que la tensi칩n negativa en los pines polarice hacia adelante el sustrato PN del dispositivo (diodo par치sito), lo que puede provocar una corriente elevada que funda el dispositivo y cause un circuito abierto.

#### Oscilaci칩n (subvoltaje / oscilaci칩n)

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211220094236.png)

La subvoltaje se refiere a la situaci칩n en la que la se침al cruza varias veces el valor cr칤tico de voltaje, mientras que la oscilaci칩n se refiere a la situaci칩n en la que la se침al pasa varias veces por encima y por debajo del nivel normal.

Los peligros de la subvoltaje / oscilaci칩n son similares a los de la sobretensi칩n, ya que entre los niveles alto y bajo hay un estado incierto. La causa de la subvoltaje / oscilaci칩n es una mala coincidencia de impedancia (demasiado grande o demasiado peque침a).

### Soluciones para la reflexi칩n

La soluci칩n a la reflexi칩n es mantener la impedancia del cable de interconexi칩n lo m치s constante posible. Las medidas espec칤ficas son las siguientes:

## Errores de temporizaci칩n

La diferencia de retardo entre dos o m치s rutas de se침al se conoce como desalineaci칩n. Cuando hay una desalineaci칩n inesperada entre una l칤nea de se침al y una l칤nea de reloj, puede haber activaciones incorrectas y errores l칩gicos. Cuando hay una desalineaci칩n entre l칤neas diferenciales, parte de la se침al de consulta puede convertirse en una se침al com칰n, lo que provoca distorsi칩n.

## Referencias y agradecimientos

- "An치lisis de integridad de se침al e integridad de energ칤a" 
- "Revelando la integridad de la se침al - Notas de dise침o de SI del Dr. Yu" 
- [Lo que todo dise침ador de PCB debe saber - Explicaci칩n de Crosstalk (con Eric Bogatin)](https://www.youtube.com/watch?v=EF7SxgcDfCo) 
- "Especificaciones de prueba de calidad de se침al de hardware SI" 
- [An치lisis de interferencia de l칤nea de transmisi칩n](https://blog.csdn.net/weixin_40877615/article/details/95329866)

> Direcci칩n original del art칤culo: <https://wiki-power.com/>  
> Este art칤culo est치 protegido por la licencia [CC BY-NC-SA 4.0](https://creativecommons.org/licenses/by/4.0/deed.zh). Si desea reproducirlo, por favor indique la fuente.

---

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211220093258.png)

La raz칩n por la cual los bordes de la se침al se generan lentamente tambi칠n puede ser debido a una capacidad de conducci칩n insuficiente o una carga demasiado grande (por ejemplo, una impedancia de enlace demasiado grande).

Las soluciones para la generaci칩n lenta de bordes de se침al son:

1. Aumentar la capacidad de conducci칩n;
2. Reducir la carga.

Debido a la capacidad de conducci칩n insuficiente o la carga demasiado grande, la generaci칩n lenta de bordes de se침al a menudo se acompa침a de una amplitud de se침al m치s baja.

---

## Degradaci칩n del borde de subida

### Efectos negativos de las l칤neas con p칠rdidas

Despu칠s de que una se침al con un borde de cambio r치pido pasa por una l칤nea de transmisi칩n real, el borde de subida se alargar치:

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20220105174702.png)

El problema de calidad de se침al causado por la degradaci칩n del borde de subida se debe a las p칠rdidas relacionadas con la frecuencia en el cable / diel칠ctrico. Estas p칠rdidas son mayores en frecuencias m치s altas que en frecuencias m치s bajas, lo que puede provocar una generaci칩n lenta de bordes de se침al. Cuando la degradaci칩n del borde de subida se acerca al intervalo de unidad de se침al, la informaci칩n de 1 bit se filtrar치 en el siguiente bit o incluso en los siguientes bits, lo que provocar치 errores de muestreo de datos. Este efecto se conoce como interferencia entre s칤mbolos (ISI) y es la principal causa de problemas cuando la tasa de datos es igual o superior a 1 Gbps.

Si la degradaci칩n del borde de subida hace que el borde de subida se alargue hasta acercarse al intervalo de unidad de se침al, puede haber interferencia entre s칤mbolos:

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20220110093600.png)

La calidad de la se침al de alta velocidad se puede evaluar mediante un diagrama de ojo, que puede medir la tasa de error de bits (la imagen de la izquierda muestra una p칠rdida leve, mientras que la imagen de la derecha muestra una p칠rdida significativa):

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20220110104943.png)

### P칠rdidas en la l칤nea de transmisi칩n

Cuando la se침al se propaga a lo largo de la l칤nea de transmisi칩n, hay cinco formas en que se produce p칠rdida de energ칤a en el receptor:

1. P칠rdida de radiaci칩n
2. Acoplamiento a l칤neas adyacentes
3. Desajuste de impedancia
4. P칠rdida de cable
5. P칠rdida de diel칠ctrico

#### P칠rdida de cable (resistencia del cable y efecto de piel)

> Este post est치 traducido usando ChatGPT, por favor [**feedback**](https://github.com/linyuxuanlin/Wiki_MkDocs/issues/new) si hay alguna omisi칩n.