---
title: RISC-V体系结构分析
author: lonelywatch
date: 2024-03-05 15:14
categories: [RISCV]
tags: [RISCV,体系结构] 
---

# RISC-V体系结构分析

## RISC-V简介

RISC-V是一种基于`RISC`精简指令集计算机的一种体系结构，`RISC`的一大特点就是**指令定长**，**大部分指令时钟周期数相同**。RISC-V作为其中广受欢迎的一种架构，被设计为高度模块化，可扩展，并且不受有任何专利限制。

[RISC-V 规范](https://riscv.org/technical/specifications/)


## 寄存器

### 通用寄存器

<table border="1">
  <tr>
    <th>x0</th><th>x1</th><th>x2</th><th>x3</th><th>x4</th><th>x5</th><th>x6</th><th>x7</th>
  </tr>
  <tr>
    <td>zero</td>
    <td>ra</td>
    <td>sp</td>
    <td>gp</td>
    <td>tp</td>
    <td>t0</td>
    <td>t1</td>
    <td>t2</td>
  </tr>
  <tr>
    <th>x8</th>
    <th>x9</th>
    <th>x10</th>
    <th>x11</th>
    <th>x12</th>
    <th>x13</th>
    <th>x14</th>
    <th>x15</th>
  </tr>
  <tr>
    <td>s0/fp</td>
    <td>s1</td>
    <td>a0</td>
    <td>a1</td>
    <td>a2</td>
    <td>a3</td>
    <td>a4</td>
    <td>a5</td>
  </tr>
  <tr>
    <th>x16</th>
    <th>x17</th>
    <th>x18</th>
    <th>x19</th>
    <th>x20</th>
    <th>x21</th>
    <th>x22</th>
    <th>x23</th>
  </tr>
  <tr>
    <td>a6</td>
    <td>a7</td>
    <td>s2</td>
    <td>s3</td>
    <td>s4</td>
    <td>s5</td>
    <td>s6</td>
    <td>s7</td>
  </tr>
  <tr>
    <th>x24</th>
    <th>x25</th>
    <th>x26</th>
    <th>x27</th>
    <th>x28</th>
    <th>x29</th>
    <th>x30</th>
    <th>x31</th>
  </tr>
  <tr>
    <td>s8</td>
    <td>s9</td>
    <td>s10</td>
    <td>s11</td>
    <td>t3</td>
    <td>t4</td>
    <td>t5</td>
    <td>t6</td>
  </tr>
</table>

RISC-V总共有32个通用寄存器，字长有32位和64位。

### 控制寄存器

类似于MIPS中的协处理器

## 指令集

与

## 特权级别


## 