---
id: 信号完整性设计
title: 信号完整性设计
---

【编辑中】

## 什么是信号完整性

在低速数字电路中，0/1 电平拥有比模拟电路高得多的抗噪声能力。但随着电路工作频率变高，承载 0/1 电平的电压或电流波形会出现畸变，从而导致接收的信息出现错误，这就是信号完整性（Signal Intergrity，SI）问题。在涉及高速信号的设计时，需要考虑信号完整性问题。

## 串扰

### 近端（NEXT）串扰与远端串扰（FEXT）

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211014143734.png)

如图可见，上方信号线传过来了一个跳变的信号，在粉色的区域内，两根导线靠得很近（不符合 3W 原则），所以会产生串扰。下方的导线是受干扰的线。

在跳变信号进入干扰区域（粉色区域）时，开始发生串扰：

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211014144817.png)

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211014145322.png)

可以观察到，**由于干扰源在移动，且同时向两个方向发出**，所以随着时间的推进，与信号同向的干扰波形会叠加，而与信号反向波形高度保持不变。

当跳变信号传出干扰区域后，受干扰线上的凸起波形开始消失，并向各自的方向推进：

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211014145143.png)

最终，在近端 / 远端接收的干扰如下：

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211014150220.png)

## 其他

未整理素材：

- 所有的信号互联都是传输线
- 信号的阻抗是损失阻抗
- 一般来说，要尽量要减小环路
- 阻抗：任何时刻 Z=V/I
- 阻抗计算工具：IS9000

## 参考与致谢

- 《信号完整性揭秘-于博士 SI 设计手记》
- [What Every PCB Designer Should Know - Crosstalk Explained (with Eric Bogatin)](https://www.youtube.com/watch?v=EF7SxgcDfCo)

> 文章作者：**Power Lin**  
> 原文地址：<https://wiki-power.com>  
> 版权声明：文章采用 [CC BY-NC-SA 4.0](https://creativecommons.org/licenses/by/4.0/deed.zh) 协议，转载请注明出处。


## 地弹

