<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:19:55.1955</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.03.11</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7035314</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>행렬 곱셈 연산을 위한 행렬 근사를 위한 데이터 압축기</inventionTitle><inventionTitleEng>DATA COMPRESSOR FOR APPROXIMATION OF MATRICES FOR MATRIX MULTIPLY OPERATIONS</inventionTitleEng><openDate>2023.11.21</openDate><openNumber>10-2023-0159488</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.05</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.10.16</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/523</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 19/173</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 데이터를 저장하도록 구성된 메모리, 및 프로세서를 포함하는 처리 디바이스가 제공된다. 프로세서는 제1 행렬의 요소들과 제2 행렬의 요소들의 행렬 곱셈을 수행하도록 구성된 복수의 MAC들을 포함한다. 프로세서는 또한, 제1 행렬과 제2 행렬의 요소들의 곱 지수 값들의 비트들의 값들을 합하고 행렬 곱셈을 위해 유지될 곱 지수 값들에 대한 유지 비트 값들을 결정하도록 구성된 복수의 논리 디바이스들을 포함한다. 프로세서는 또한, 제1 행렬과 제2 행렬의 요소들의 비트들을 수신하고 유지 비트 값들을 수신하도록, 그리고 제1 행렬과 제2 행렬의 어느 요소들이 행렬 곱셈을 위해 MAC들에 제공되는지를 선택하기 위한 데이터를 제공하도록 각각 구성된 복수의 멀티플렉서 어레이들을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.09.29</internationOpenDate><internationOpenNumber>WO2022203884</internationOpenNumber><internationalApplicationDate>2022.03.11</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/020071</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 처리 디바이스로서,데이터를 저장하도록 구성된 메모리; 및프로세서를 포함하며, 상기 프로세서는: 제1 행렬의 요소들과 제2 행렬의 요소들의 행렬 곱셈을 수행하도록 구성된 복수의 곱셈 누산기(multiplier accumulator, MAC)들, 상기 제1 행렬과 제2 행렬의 요소들의 곱 지수(product exponent) 값들의 비트들의 값들을 합하고, 행렬 곱셈을 위해 유지될 곱 지수 값들에 대한 유지 비트(keep bit) 값들을 결정하도록 구성된 복수의 논리 디바이스들; 및 복수의 멀티플렉서 어레이들을 포함하며, 상기 복수의 멀티플렉서 어레이들은 각각:  상기 제1 행렬과 상기 제2 행렬의 요소들의 비트들 및 상기 유지 비트 값들을 수신하도록; 그리고  상기 제1 행렬과 상기 제2 행렬의 어느 요소들이 행렬 곱셈을 위해 상기 MAC들에 제공되는지를 선택하기 위한 데이터를 제공하도록 구성된 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 복수의 논리 디바이스들은 상기 곱 지수 값들의 대응하는 유효도(significance)의 비트들의 값들을 합하도록 구성된 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 복수의 논리 디바이스들은 상기 곱 지수 값들에 대한 최상위 비트들(most significant bits)을 합하는 것으로 시작하고, 상기 합들의 각각을, 행렬 곱셈을 위해 유지되고 상기 MAC들에 제공될 상기 제1 행렬과 상기 제2 행렬의 요소들의 타겟 수와 비교함으로써, 상기 비트들의 값들을 합하도록 구성된 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서, 상기 제1 행렬과 상기 제2 행렬의 타겟 수의 요소들이 행렬 곱셈을 위해 유지되는 것으로 결정되고,상기 복수의 논리 디바이스들은 상기 곱 지수 값들의 나머지 비트들이 제로일 때 상기 제1 행렬과 상기 제2 행렬의 상기 타겟 수의 요소들 중 어느 하나가 유지되는 것으로 결정하도록 구성된 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 복수의 멀티플렉서 어레이들 각각은:각 멀티플렉서가: 상기 제1 행렬과 상기 제2 행렬 중 하나의 행렬로부터의 요소들 중 두 개의 요소들, 및 상기 두 개의 요소들 중 하나의 요소를 출력하는 것 사이에서 선택하기 위한 선택 값을 수신하도록 구성된, 멀티플렉서들의 제1 어레이; 및각 멀티플렉서가: 상기 제1 행렬과 상기 제2 행렬 중 하나의 행렬로부터, 상기 두 개의 요소들과 상이한 나머지 요소, 및 상기 제1 어레이에서의 멀티플렉서들 중 하나로부터 출력되는 상기 하나의 요소와 상기 나머지 요소를 출력하는 것 사이에서 선택하기 위한 상기 유지 비트 값들 중 하나를 수신하도록 구성된, 멀티플렉서들의 제2 어레이를 포함하는 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 멀티플렉서 어레이들의 수는 상기 제1 행렬과 상기 제2 행렬의 요소들의 값들을 나타내는 비트들의 수에 기반하는 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 멀티플렉서 어레이들은 상기 제1 행렬의 요소들을 수신하도록 구성된 제1 어레이 세트, 및 상기 제2 행렬의 요소들을 수신하도록 구성된 제2 어레이 세트를 포함하는 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 디스플레이 디바이스를 더 포함하며,상기 디스플레이 디바이스 상에서, 상기 행렬 곱셈으로부터 생성된 정보가 디스플레이되는 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>9. 처리 디바이스로서,데이터를 저장하도록 구성된 메모리; 및서로 통신하는 복수의 프로세서 코어들을 포함하며, 각 프로세서 코어는: 제1 행렬의 요소들과 제2 행렬의 요소들의 행렬 곱셈을 수행하도록 구성된 복수의 곱셈 누산기(MAC)들, 상기 제1 행렬과 제2 행렬의 요소들의 곱 지수 값들의 비트들의 값들을 합하고, 행렬 곱셈을 위해 유지될 곱 지수 값들에 대한 유지 비트 값들을 결정하도록 구성된 복수의 논리 디바이스들; 및 복수의 멀티플렉서 어레이들을 포함하며, 상기 복수의 멀티플렉서 어레이들은 각각:  상기 제1 행렬과 상기 제2 행렬의 요소들의 비트들 및 상기 유지 비트 값들을 수신하도록; 그리고  상기 제1 행렬과 상기 제2 행렬의 어느 요소들이 행렬 곱셈을 위해 상기 MAC들에 제공되는지를 선택하기 위한 데이터를 제공하도록 구성된 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 복수의 논리 디바이스들은 상기 곱 지수 값들의 대응하는 유효도의 비트들의 값들을 합하도록 구성된 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 복수의 논리 디바이스들은 상기 곱 지수 값들에 대한 최상위 비트들을 합하는 것으로 시작하고, 상기 합들의 각각을, 행렬 곱셈을 위해 유지되고 상기 MAC들에 제공될 상기 제1 행렬과 상기 제2 행렬의 요소들의 타겟 수와 비교함으로써, 상기 비트들의 값들을 합하도록 구성된 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 상기 제1 행렬과 상기 제2 행렬의 타겟 수의 요소들이 행렬 곱셈을 위해 유지되는 것으로 결정되고,상기 복수의 논리 디바이스들은 상기 곱 지수 값들의 나머지 비트들이 제로일 때 상기 제1 행렬과 상기 제2 행렬의 상기 타겟 수의 요소들 중 어느 하나가 유지되는 것으로 결정하도록 구성된 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>13. 제9항에 있어서, 상기 복수의 멀티플렉서 어레이들 각각은:각 멀티플렉서가: 상기 제1 행렬과 상기 제2 행렬 중 하나의 행렬로부터의 요소들 중 두 개의 요소들, 및 상기 두 개의 요소들 중 하나의 요소를 출력하는 것 사이에서 선택하기 위한 선택 값을 수신하도록 구성된, 멀티플렉서들의 제1 어레이; 및각 멀티플렉서가: 상기 제1 행렬과 상기 제2 행렬 중 하나의 행렬로부터, 상기 두 개의 요소들과 상이한 나머지 요소, 및 상기 제1 어레이에서의 멀티플렉서들 중 하나로부터 출력되는 상기 하나의 요소와 상기 나머지 요소를 출력하는 것 중에서 선택하기 위한 상기 유지 비트 값들 중 하나를 수신하도록 구성된, 멀티플렉서들의 제2 어레이를 포함하는 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>14. 제9항에 있어서, 상기 멀티플렉서 어레이의 수는 상기 제1 행렬과 상기 제2 행렬의 요소들의 값들을 나타내는 비트들의 수에 기반하는 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>15. 제9항에 있어서, 상기 멀티플렉서 어레이들은 상기 제1 행렬의 요소들에 대한 곱 지수 값들을 수신하도록 구성된 제1 어레이 세트, 및 상기 제2 행렬의 요소들에 대한 곱 지수 값들을 수신하도록 구성된 제2 어레이 세트를 포함하는 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>16. 행렬 곱셈에 사용하기 위한 처리 디바이스로서,제1 행렬의 요소들과 제2 행렬의 요소들의 행렬 곱셈을 수행하도록 구성된 복수의 곱셈 누산기(MAC)들,상기 제1 행렬과 제2 행렬의 요소들의 곱 지수 값들의 비트들의 값들을 합하고, 행렬 곱셈을 위해 유지될 곱 지수 값들에 대한 유지 비트 값들을 결정하도록 구성된 복수의 논리 디바이스들; 및복수의 멀티플렉서 어레이들을 포함하며, 상기 복수의 멀티플렉서 어레이들은 각각: 상기 제1 행렬과 상기 제2 행렬의 요소들의 비트들 및 상기 유지 비트 값들을 수신하도록; 그리고 상기 제1 행렬과 상기 제2 행렬의 어느 요소들이 행렬 곱셈을 위해 상기 MAC들에 제공되는지를 선택하기 위한 데이터를 제공하도록 구성된 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 복수의 논리 디바이스들은 상기 곱 지수 값들의 대응하는 유효도의 비트들의 값들을 합하도록 구성된 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 복수의 논리 디바이스들은 상기 곱 지수 값들에 대한 최상위 비트들을 합하는 것으로 시작하고, 상기 합들의 각각을, 행렬 곱셈을 위해 유지되고 상기 MAC들에 제공될 상기 제1 행렬과 상기 제2 행렬의 요소들의 타겟 수와 비교함으로써, 상기 비트들의 값들을 합하도록 구성된 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 제1 행렬과 상기 제2 행렬의 타겟 수의 요소들이 행렬 곱셈을 위해 유지되는 것으로 결정되고,상기 복수의 논리 디바이스들은 상기 곱 지수 값들의 나머지 비트들이 제로일 때 상기 제1 행렬과 상기 제2 행렬의 상기 타겟 수의 요소들 중 어느 하나가 유지되는 것으로 결정하도록 구성된 것인, 처리 디바이스.</claim></claimInfo><claimInfo><claim>20. 제16항에 있어서, 상기 복수의 멀티플렉서 어레이들 각각은:각 멀티플렉서가: 상기 제1 행렬과 상기 제2 행렬 중 하나의 행렬로부터의 요소들 중 두 개의 요소들, 및 상기 두 개의 요소들 중 하나의 요소를 출력하는 것 사이에서 선택하기 위한 선택 값을 수신하도록 구성된, 멀티플렉서들의 제1 어레이; 및각 멀티플렉서가: 상기 제1 행렬과 상기 제2 행렬 중 하나의 행렬로부터, 상기 두 개의 요소들과 상이한 나머지 요소, 및 상기 제1 어레이에서의 멀티플렉서들 중 하나로부터 출력되는 상기 하나의 요소와 상기 나머지 요소를 출력하는 것 사이에서 선택하기 위한 상기 유지 비트 값들 중 하나를 수신하도록 구성된, 멀티플렉서들의 제2 어레이를 포함하는 것인, 처리 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 ***** 산타 클라라 어거스틴 드라이브 ****</address><code>519990237329</code><country>미국</country><engName>ADVANCED MICRO DEVICES, INC.</engName><name>어드밴스드 마이크로 디바이시즈, 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 *****...</address><code> </code><country> </country><engName>SAKHARSHETE, Swapnil P.</engName><name>사카르세테 스와프닐 피.</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ****...</address><code> </code><country> </country><engName>ARGADE, Pramod Vasant</engName><name>아게이드 프라모드 바산트</name></inventorInfo><inventorInfo><address>미국 캘리포니아 *****...</address><code> </code><country> </country><engName>KAZAKOV, Maxim V.</engName><name>카자코프 맥심 브이.</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ****...</address><code> </code><country> </country><engName>POTAPOV, Alexander M.</engName><name>포타포프 알렉산더 엠.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 강남대로 *** (논현동) *-*F(박장원특허법률사무소)</address><code>919980002023</code><country>대한민국</country><engName>PARK, Jang Won</engName><name>박장원</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.03.26</priorityApplicationDate><priorityApplicationNumber>17/214,779</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.10.16</receiptDate><receiptNumber>1-1-2023-1129804-48</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.10.31</receiptDate><receiptNumber>1-5-2023-0172797-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.05</receiptDate><receiptNumber>1-1-2025-0248981-69</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237035314.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932e6423c17ba1b58fb00070635bf3ff45f7a3d70e439dac0da0ba0f3d252d3cce2e29dcf5f050e6a71127303f04d70fddaad0c8446ff02578</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf84b60fa7f1299404bd8d960db0d65fc05b1c2c7c142e5f84ad8e213c299e58531ab1aefce10a6832d2dc7b7f0752988a000e5297f5912c1f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>