# Proyecto ADC en FPGA ‚Äì Basys-3  
**Universidad Nacional de C√≥rdoba ‚Äì Electr√≥nica Digital I**

## üß† Descripci√≥n

Este proyecto implementa un sistema de adquisici√≥n, almacenamiento y salida de se√±ales utilizando un **ADC interno** de la **FPGA Artix-7** de la placa **Basys-3**, en el entorno de desarrollo **Vivado**.

Forma parte de un trabajo pr√°ctico para la materia **Electr√≥nica Digital I** (Facultad de Ciencias Exactas, F√≠sicas y Naturales ‚Äì UNC), dentro del tema:  
**"Sistemas de muestreo y almacenamiento con ADC, memoria RAM y DAC."**

## üñºÔ∏è Imagen del circuito 

![Diagrama del ADC](diagrama_adc.png)

## Integrantes del grupo
- [@EnzoFernandezz11](https://github.com/EnzoFernandezz11)
- [@valegiosso](https://github.com/valegiosso)
- [@moreyraezequiel](https://github.com/moreyraezequiel)
- [@IgnacioAVerdinelli](https://github.com/IgnacioAVerdinelli)
- Tutor Acad√©mico: Ing. Mayco N. Orellano.

## ‚öôÔ∏è Funcionalidad general

El sistema dise√±ado permite:

- Leer se√±ales anal√≥gicas mediante el **XADC** interno de la FPGA.
- Almacenar los valores digitalizados en una **memoria RAM externa**.
- Visualizar la se√±al de entrada en el **display de 7 segmentos** y los **LEDs**.

El funcionamiento general es el siguiente:

- La **se√±al anal√≥gica** ingresa al sistema a trav√©s de los pines del puerto `JXADC`.

- El **interruptor SW0** permite activar o desactivar la conversi√≥n:  
  `SW0 = 1` ‚Üí conversi√≥n activa  
  `SW0 = 0` ‚Üí conversi√≥n desactivada

- Cuando la conversi√≥n est√° activa:
  - El valor digital de la se√±al convertida se muestra en los **displays** y en los **primeros 7 LEDs** (`LED0` a `LED6`).
  - Un **contador** interno lleva la cuenta de las muestras tomadas.

- El **LED15** se enciende autom√°ticamente cuando el contador alcanza las **20.000 muestras**.

## üß© Estructura del dise√±o

- `XADCdemo.v`: Configuracion final de todas las conexiones de los compoenentes.
- `xadc_wiz_0.xci`: Asignacion del ADC y sus caracteristicas.
- `c_counter_binary_0.xci`: Contador utilizado para generar las direcciones de memoria de la ram fisica.
- `Basys3_Master.xdc`: Asignaci√≥n de pines a la placa Basys-3.

## üì¶ Requisitos

- **Vivado Design Suite** (versi√≥n recomendada: 2020.2 o superior).
- **Placa Digilent Basys-3** (Artix-7).
- Se√±al anal√≥gica de entrada.

## üöÄ C√≥mo usar el proyecto

1. Clon√° el repositorio:

   ```bash
   git clone https://github.com/tu-usuario/nombre-del-repo.git
   cd nombre-del-repo

2. Abr√≠ Vivado y cre√° un nuevo proyecto vac√≠o.

3. A√±ad√≠ los archivos del repositorio.

4. Asign√° el archivo de restricciones (.xdc) para la Basys-3.

5. Sintetiz√°, implement√° y gener√° el bitstream.

6. Sub√≠ el bitstream a la FPGA.
 
## ‚öôÔ∏è Uso del hardware

- **Entrada de la se√±al anal√≥gica:** Pines `N2` y `N1` del puerto `JXADC`.  
  *(Se recomienda conectar las dem√°s entradas del puerto ‚Äîexcepto `PWR`‚Äî a masa para evitar interferencias).*

- **Salida del bus de datos:** Se entrega por completo a trav√©s del puerto `JC`.

- **Salida de la se√±al `EOC` (End of Conversion):** Utilizada para controlar los estados de la memoria. Se encuentra en el pin `A14`.

- **Salida del bus de direcciones:** Utiliza los pines restantes del puerto `JB` y la totalidad del puerto `JA`.

## üìö Cr√©ditos
Trabajo pr√°ctico realizado por estudiantes de la c√°tedra Electr√≥nica Digital I, Facultad de Ciencias Exactas, F√≠sicas y Naturales (UNC).
Docente Responsable: Ing. Mayco N. Orellano.

Basado en el repositorio: [**Basys-3-XADC**](https://github.com/Digilent/Basys-3-XADC)




