package kdserial
const(
GENI4_CFG =        0x0 //col:22
GENI4_IMAGE_REGS = 0x100 //col:23
GENI4_DATA =       0x600 //col:24
QUPV3_SE_DMA =     0xC00 //col:25
GENI4_IMAGE =      0x1000 //col:26
TX_FIFO_DEPTH_MASK =  HWIO_SE_HW_PARAM_0_TX_FIFO_DEPTH_BMSK //col:32
TX_FIFO_DEPTH_SHIFT = HWIO_SE_HW_PARAM_0_TX_FIFO_DEPTH_SHFT //col:33
RX_FIFO_DEPTH_MASK =  HWIO_SE_HW_PARAM_1_RX_FIFO_DEPTH_BMSK //col:35
RX_FIFO_DEPTH_SHIFT = HWIO_SE_HW_PARAM_1_RX_FIFO_DEPTH_SHFT //col:36
RX_LAST_VALID_BYTES_MASK =  HWIO_GENI_RX_FIFO_STATUS_RX_LAST_BYTE_VALID_BMSK //col:42
RX_LAST_VALID_BYTES_SHIFT = HWIO_GENI_RX_FIFO_STATUS_RX_LAST_BYTE_VALID_SHFT //col:43
RX_FIFO_WC =                HWIO_GENI_RX_FIFO_STATUS_RX_FIFO_WC_BMSK //col:44
RX_FIFO_WC_SHIFT =          HWIO_GENI_RX_FIFO_STATUS_RX_FIFO_WC_SHFT //col:45
TF_FIFO_WATERMARK_IRQ = HWIO_GENI_M_IRQ_STATUS_TX_FIFO_WATERMARK_BMSK //col:51
M_CMD_DONE_IRQ =        HWIO_GENI_M_IRQ_STATUS_M_CMD_DONE_BMSK //col:52
SEC_IRQ =               HWIO_GENI_M_IRQ_STATUS_SEC_IRQ_BMSK //col:53
RX_LAST_IRQ =           HWIO_GENI_S_IRQ_STATUS_RX_FIFO_LAST_BMSK //col:55
RX_FIFO_WATERMARK_IRQ = HWIO_GENI_S_IRQ_STATUS_RX_FIFO_WATERMARK_BMSK //col:56
GENI4_CFG_REG_BASE =      (QUPV3_NORTH_QUPV3_ID_1_BASE + 0x00080000) //col:62
GENI4_CFG_REG_BASE_OFFS = 0x00080000 //col:63
GENI4_CFG_REG_BASE =      (QUPV3_NORTH_QUPV3_ID_1_BASE + 0x00080000) //col:65
GENI4_CFG_REG_BASE_OFFS = 0x00080000 //col:66
HWIO_GENI_OUTPUT_CTRL_ADDR(x) = ((x) + 0x00000024) //col:68
HWIO_GENI_OUTPUT_CTRL_OFFS =    (0x00000024) //col:69
HWIO_GENI_OUTPUT_CTRL_RMSK =    0x7f //col:70
HWIO_GENI_OUTPUT_CTRL_IN(x) = in_dword_masked(HWIO_GENI_OUTPUT_CTRL_ADDR(x), HWIO_GENI_OUTPUT_CTRL_RMSK) //col:71
HWIO_GENI_OUTPUT_CTRL_INM(x, m) = in_dword_masked(HWIO_GENI_OUTPUT_CTRL_ADDR(x), m) //col:73
HWIO_GENI_OUTPUT_CTRL_OUT(x, v) = out_dword(HWIO_GENI_OUTPUT_CTRL_ADDR(x), v) //col:75
HWIO_GENI_OUTPUT_CTRL_OUTM(x, m, v) = out_dword_masked_ns(HWIO_GENI_OUTPUT_CTRL_ADDR(x), m, v, HWIO_GENI_OUTPUT_CTRL_IN(x)) //col:77
HWIO_GENI_OUTPUT_CTRL_IO_OUTPUT_CTRL_BMSK = 0x7f //col:79
HWIO_GENI_OUTPUT_CTRL_IO_OUTPUT_CTRL_SHFT = 0x0 //col:80
HWIO_GENI_CGC_CTRL_ADDR(x) = ((x) + 0x00000028) //col:82
HWIO_GENI_CGC_CTRL_OFFS =    (0x00000028) //col:83
HWIO_GENI_CGC_CTRL_RMSK =    0x37f //col:84
HWIO_GENI_CGC_CTRL_IN(x) = in_dword_masked(HWIO_GENI_CGC_CTRL_ADDR(x), HWIO_GENI_CGC_CTRL_RMSK) //col:85
HWIO_GENI_CGC_CTRL_INM(x, m) = in_dword_masked(HWIO_GENI_CGC_CTRL_ADDR(x), m) //col:87
HWIO_GENI_CGC_CTRL_OUT(x, v) = out_dword(HWIO_GENI_CGC_CTRL_ADDR(x), v) //col:89
HWIO_GENI_CGC_CTRL_OUTM(x, m, v) = out_dword_masked_ns(HWIO_GENI_CGC_CTRL_ADDR(x), m, v, HWIO_GENI_CGC_CTRL_IN(x)) //col:91
HWIO_GENI_CGC_CTRL_PROG_RAM_SCLK_OFF_BMSK =     0x200 //col:93
HWIO_GENI_CGC_CTRL_PROG_RAM_SCLK_OFF_SHFT =     0x9 //col:94
HWIO_GENI_CGC_CTRL_PROG_RAM_HCLK_OFF_BMSK =     0x100 //col:95
HWIO_GENI_CGC_CTRL_PROG_RAM_HCLK_OFF_SHFT =     0x8 //col:96
HWIO_GENI_CGC_CTRL_EXT_CLK_CGC_ON_BMSK =        0x40 //col:97
HWIO_GENI_CGC_CTRL_EXT_CLK_CGC_ON_SHFT =        0x6 //col:98
HWIO_GENI_CGC_CTRL_RX_CLK_CGC_ON_BMSK =         0x20 //col:99
HWIO_GENI_CGC_CTRL_RX_CLK_CGC_ON_SHFT =         0x5 //col:100
HWIO_GENI_CGC_CTRL_TX_CLK_CGC_ON_BMSK =         0x10 //col:101
HWIO_GENI_CGC_CTRL_TX_CLK_CGC_ON_SHFT =         0x4 //col:102
HWIO_GENI_CGC_CTRL_SCLK_CGC_ON_BMSK =           0x8 //col:103
HWIO_GENI_CGC_CTRL_SCLK_CGC_ON_SHFT =           0x3 //col:104
HWIO_GENI_CGC_CTRL_DATA_AHB_CLK_CGC_ON_BMSK =   0x4 //col:105
HWIO_GENI_CGC_CTRL_DATA_AHB_CLK_CGC_ON_SHFT =   0x2 //col:106
HWIO_GENI_CGC_CTRL_CFG_AHB_WR_CLK_CGC_ON_BMSK = 0x2 //col:107
HWIO_GENI_CGC_CTRL_CFG_AHB_WR_CLK_CGC_ON_SHFT = 0x1 //col:108
HWIO_GENI_CGC_CTRL_CFG_AHB_CLK_CGC_ON_BMSK =    0x1 //col:109
HWIO_GENI_CGC_CTRL_CFG_AHB_CLK_CGC_ON_SHFT =    0x0 //col:110
HWIO_GENI_STATUS_ADDR(x) = ((x) + 0x00000040) //col:112
HWIO_GENI_STATUS_OFFS =    (0x00000040) //col:113
HWIO_GENI_STATUS_RMSK =    0x1fffff //col:114
HWIO_GENI_STATUS_IN(x) = in_dword_masked(HWIO_GENI_STATUS_ADDR(x), HWIO_GENI_STATUS_RMSK) //col:115
HWIO_GENI_STATUS_INM(x, m) = in_dword_masked(HWIO_GENI_STATUS_ADDR(x), m) //col:117
HWIO_GENI_STATUS_S_GENI_CMD_FSM_STATE_BMSK = 0x1f0000 //col:119
HWIO_GENI_STATUS_S_GENI_CMD_FSM_STATE_SHFT = 0x10 //col:120
HWIO_GENI_STATUS_NOT_USED_BITS_3_BMSK =      0xe000 //col:121
HWIO_GENI_STATUS_NOT_USED_BITS_3_SHFT =      0xd //col:122
HWIO_GENI_STATUS_S_GENI_CMD_ACTIVE_BMSK =    0x1000 //col:123
HWIO_GENI_STATUS_S_GENI_CMD_ACTIVE_SHFT =    0xc //col:124
HWIO_GENI_STATUS_NOT_USED_BITS_2_BMSK =      0xe00 //col:125
HWIO_GENI_STATUS_NOT_USED_BITS_2_SHFT =      0x9 //col:126
HWIO_GENI_STATUS_M_GENI_CMD_FSM_STATE_BMSK = 0x1f0 //col:127
HWIO_GENI_STATUS_M_GENI_CMD_FSM_STATE_SHFT = 0x4 //col:128
HWIO_GENI_STATUS_NOT_USED_BITS_1_BMSK =      0xe //col:129
HWIO_GENI_STATUS_NOT_USED_BITS_1_SHFT =      0x1 //col:130
HWIO_GENI_STATUS_M_GENI_CMD_ACTIVE_BMSK =    0x1 //col:131
HWIO_GENI_STATUS_M_GENI_CMD_ACTIVE_SHFT =    0x0 //col:132
HWIO_GENI_SER_M_CLK_CFG_ADDR(x) = ((x) + 0x00000048) //col:134
HWIO_GENI_SER_M_CLK_CFG_OFFS =    (0x00000048) //col:135
HWIO_GENI_SER_M_CLK_CFG_RMSK =    0xfff1 //col:136
HWIO_GENI_SER_M_CLK_CFG_IN(x) = in_dword_masked(HWIO_GENI_SER_M_CLK_CFG_ADDR(x), HWIO_GENI_SER_M_CLK_CFG_RMSK) //col:137
HWIO_GENI_SER_M_CLK_CFG_INM(x, m) = in_dword_masked(HWIO_GENI_SER_M_CLK_CFG_ADDR(x), m) //col:139
HWIO_GENI_SER_M_CLK_CFG_OUT(x, v) = out_dword(HWIO_GENI_SER_M_CLK_CFG_ADDR(x), v) //col:141
HWIO_GENI_SER_M_CLK_CFG_OUTM(x, m, v) = out_dword_masked_ns(HWIO_GENI_SER_M_CLK_CFG_ADDR(x), m, v, HWIO_GENI_SER_M_CLK_CFG_IN(x)) //col:143
HWIO_GENI_SER_M_CLK_CFG_CLK_DIV_VALUE_BMSK = 0xfff0 //col:145
HWIO_GENI_SER_M_CLK_CFG_CLK_DIV_VALUE_SHFT = 0x4 //col:146
HWIO_GENI_SER_M_CLK_CFG_SER_CLK_EN_BMSK =    0x1 //col:147
HWIO_GENI_SER_M_CLK_CFG_SER_CLK_EN_SHFT =    0x0 //col:148
HWIO_GENI_SER_S_CLK_CFG_ADDR(x) = ((x) + 0x0000004c) //col:150
HWIO_GENI_SER_S_CLK_CFG_OFFS =    (0x0000004c) //col:151
HWIO_GENI_SER_S_CLK_CFG_RMSK =    0xfff1 //col:152
HWIO_GENI_SER_S_CLK_CFG_IN(x) = in_dword_masked(HWIO_GENI_SER_S_CLK_CFG_ADDR(x), HWIO_GENI_SER_S_CLK_CFG_RMSK) //col:153
HWIO_GENI_SER_S_CLK_CFG_INM(x, m) = in_dword_masked(HWIO_GENI_SER_S_CLK_CFG_ADDR(x), m) //col:155
HWIO_GENI_SER_S_CLK_CFG_OUT(x, v) = out_dword(HWIO_GENI_SER_S_CLK_CFG_ADDR(x), v) //col:157
HWIO_GENI_SER_S_CLK_CFG_OUTM(x, m, v) = out_dword_masked_ns(HWIO_GENI_SER_S_CLK_CFG_ADDR(x), m, v, HWIO_GENI_SER_S_CLK_CFG_IN(x)) //col:159
HWIO_GENI_SER_S_CLK_CFG_CLK_DIV_VALUE_BMSK = 0xfff0 //col:161
HWIO_GENI_SER_S_CLK_CFG_CLK_DIV_VALUE_SHFT = 0x4 //col:162
HWIO_GENI_SER_S_CLK_CFG_SER_CLK_EN_BMSK =    0x1 //col:163
HWIO_GENI_SER_S_CLK_CFG_SER_CLK_EN_SHFT =    0x0 //col:164
HWIO_GENI_DFS_IF_CFG_ADDR(x) = ((x) + 0x00000080) //col:166
HWIO_GENI_DFS_IF_CFG_OFFS =    (0x00000080) //col:167
HWIO_GENI_DFS_IF_CFG_RMSK =    0x701 //col:168
HWIO_GENI_DFS_IF_CFG_IN(x) = in_dword_masked(HWIO_GENI_DFS_IF_CFG_ADDR(x), HWIO_GENI_DFS_IF_CFG_RMSK) //col:169
HWIO_GENI_DFS_IF_CFG_INM(x, m) = in_dword_masked(HWIO_GENI_DFS_IF_CFG_ADDR(x), m) //col:171
HWIO_GENI_DFS_IF_CFG_OUT(x, v) = out_dword(HWIO_GENI_DFS_IF_CFG_ADDR(x), v) //col:173
HWIO_GENI_DFS_IF_CFG_OUTM(x, m, v) = out_dword_masked_ns(HWIO_GENI_DFS_IF_CFG_ADDR(x), m, v, HWIO_GENI_DFS_IF_CFG_IN(x)) //col:175
HWIO_GENI_DFS_IF_CFG_NUM_WAIT_STATES_BMSK = 0x700 //col:177
HWIO_GENI_DFS_IF_CFG_NUM_WAIT_STATES_SHFT = 0x8 //col:178
HWIO_GENI_DFS_IF_CFG_DFS_IF_EN_BMSK =       0x1 //col:179
HWIO_GENI_DFS_IF_CFG_DFS_IF_EN_SHFT =       0x0 //col:180
HWIO_GENI_FORCE_DEFAULT_REG_ADDR(x) = ((x) + 0x00000020) //col:182
HWIO_GENI_FORCE_DEFAULT_REG_OFFS =    (0x00000020) //col:183
HWIO_GENI_FORCE_DEFAULT_REG_RMSK =    0x1 //col:184
HWIO_GENI_FORCE_DEFAULT_REG_OUT(x, v) = out_dword(HWIO_GENI_FORCE_DEFAULT_REG_ADDR(x), v) //col:185
HWIO_GENI_FORCE_DEFAULT_REG_FORCE_DEFAULT_BMSK = 0x1 //col:187
HWIO_GENI_FORCE_DEFAULT_REG_FORCE_DEFAULT_SHFT = 0x0 //col:188
GENI4_DATA_REG_BASE =      (QUPV3_NORTH_QUPV3_ID_1_BASE + 0x00080600) //col:194
GENI4_DATA_REG_BASE_OFFS = 0x00080600 //col:195
HWIO_GENI_M_CMD0_ADDR(x) = ((x) + 0x00000000) //col:197
HWIO_GENI_M_CMD0_OFFS =    (0x00000000) //col:198
HWIO_GENI_M_CMD0_RMSK =    0xf9ffffff //col:199
HWIO_GENI_M_CMD0_IN(x) = in_dword_masked(HWIO_GENI_M_CMD0_ADDR(x), HWIO_GENI_M_CMD0_RMSK) //col:200
HWIO_GENI_M_CMD0_INM(x, m) = in_dword_masked(HWIO_GENI_M_CMD0_ADDR(x), m) //col:202
HWIO_GENI_M_CMD0_OUT(x, v) = out_dword(HWIO_GENI_M_CMD0_ADDR(x), v) //col:204
HWIO_GENI_M_CMD0_OUTM(x, m, v) = out_dword_masked_ns(HWIO_GENI_M_CMD0_ADDR(x), m, v, HWIO_GENI_M_CMD0_IN(x)) //col:206
HWIO_GENI_M_CMD0_OPCODE_BMSK =    0xf8000000 //col:208
HWIO_GENI_M_CMD0_OPCODE_SHFT =    0x1b //col:209
HWIO_GENI_M_CMD0_GNRL_PURP_BMSK = 0x1000000 //col:210
HWIO_GENI_M_CMD0_GNRL_PURP_SHFT = 0x18 //col:211
HWIO_GENI_M_CMD0_PARAM_BMSK =     0xffffff //col:212
HWIO_GENI_M_CMD0_PARAM_SHFT =     0x0 //col:213
HWIO_GENI_M_IRQ_STATUS_ADDR(x) = ((x) + 0x00000010) //col:215
HWIO_GENI_M_IRQ_STATUS_OFFS =    (0x00000010) //col:216
HWIO_GENI_M_IRQ_STATUS_RMSK =    0xffc07fff //col:217
HWIO_GENI_M_IRQ_STATUS_IN(x) = in_dword_masked(HWIO_GENI_M_IRQ_STATUS_ADDR(x), HWIO_GENI_M_IRQ_STATUS_RMSK) //col:218
HWIO_GENI_M_IRQ_STATUS_INM(x, m) = in_dword_masked(HWIO_GENI_M_IRQ_STATUS_ADDR(x), m) //col:220
HWIO_GENI_M_IRQ_STATUS_SEC_IRQ_BMSK =           0x80000000 //col:222
HWIO_GENI_M_IRQ_STATUS_SEC_IRQ_SHFT =           0x1f //col:223
HWIO_GENI_M_IRQ_STATUS_TX_FIFO_WATERMARK_BMSK = 0x40000000 //col:224
HWIO_GENI_M_IRQ_STATUS_TX_FIFO_WATERMARK_SHFT = 0x1e //col:225
HWIO_GENI_M_IRQ_STATUS_TX_FIFO_WR_ERR_BMSK =    0x20000000 //col:226
HWIO_GENI_M_IRQ_STATUS_TX_FIFO_WR_ERR_SHFT =    0x1d //col:227
HWIO_GENI_M_IRQ_STATUS_TX_FIFO_RD_ERR_BMSK =    0x10000000 //col:228
HWIO_GENI_M_IRQ_STATUS_TX_FIFO_RD_ERR_SHFT =    0x1c //col:229
HWIO_GENI_M_IRQ_STATUS_RX_FIFO_LAST_BMSK =      0x8000000 //col:230
HWIO_GENI_M_IRQ_STATUS_RX_FIFO_LAST_SHFT =      0x1b //col:231
HWIO_GENI_M_IRQ_STATUS_RX_FIFO_WATERMARK_BMSK = 0x4000000 //col:232
HWIO_GENI_M_IRQ_STATUS_RX_FIFO_WATERMARK_SHFT = 0x1a //col:233
HWIO_GENI_M_IRQ_STATUS_RX_FIFO_WR_ERR_BMSK =    0x2000000 //col:234
HWIO_GENI_M_IRQ_STATUS_RX_FIFO_WR_ERR_SHFT =    0x19 //col:235
HWIO_GENI_M_IRQ_STATUS_RX_FIFO_RD_ERR_BMSK =    0x1000000 //col:236
HWIO_GENI_M_IRQ_STATUS_RX_FIFO_RD_ERR_SHFT =    0x18 //col:237
HWIO_GENI_M_IRQ_STATUS_IO_DATA_ASSERT_BMSK =    0x800000 //col:238
HWIO_GENI_M_IRQ_STATUS_IO_DATA_ASSERT_SHFT =    0x17 //col:239
HWIO_GENI_M_IRQ_STATUS_IO_DATA_DEASSERT_BMSK =  0x400000 //col:240
HWIO_GENI_M_IRQ_STATUS_IO_DATA_DEASSERT_SHFT =  0x16 //col:241
HWIO_GENI_M_IRQ_STATUS_M_GP_IRQ_5_BMSK =        0x4000 //col:242
HWIO_GENI_M_IRQ_STATUS_M_GP_IRQ_5_SHFT =        0xe //col:243
HWIO_GENI_M_IRQ_STATUS_M_GP_IRQ_4_BMSK =        0x2000 //col:244
HWIO_GENI_M_IRQ_STATUS_M_GP_IRQ_4_SHFT =        0xd //col:245
HWIO_GENI_M_IRQ_STATUS_M_GP_IRQ_3_BMSK =        0x1000 //col:246
HWIO_GENI_M_IRQ_STATUS_M_GP_IRQ_3_SHFT =        0xc //col:247
HWIO_GENI_M_IRQ_STATUS_M_GP_IRQ_2_BMSK =        0x800 //col:248
HWIO_GENI_M_IRQ_STATUS_M_GP_IRQ_2_SHFT =        0xb //col:249
HWIO_GENI_M_IRQ_STATUS_M_GP_IRQ_1_BMSK =        0x400 //col:250
HWIO_GENI_M_IRQ_STATUS_M_GP_IRQ_1_SHFT =        0xa //col:251
HWIO_GENI_M_IRQ_STATUS_M_GP_IRQ_0_BMSK =        0x200 //col:252
HWIO_GENI_M_IRQ_STATUS_M_GP_IRQ_0_SHFT =        0x9 //col:253
HWIO_GENI_M_IRQ_STATUS_M_GP_SYNC_IRQ_0_BMSK =   0x100 //col:254
HWIO_GENI_M_IRQ_STATUS_M_GP_SYNC_IRQ_0_SHFT =   0x8 //col:255
HWIO_GENI_M_IRQ_STATUS_M_RX_IRQ_BMSK =          0x80 //col:256
HWIO_GENI_M_IRQ_STATUS_M_RX_IRQ_SHFT =          0x7 //col:257
HWIO_GENI_M_IRQ_STATUS_M_TIMESTAMP_BMSK =       0x40 //col:258
HWIO_GENI_M_IRQ_STATUS_M_TIMESTAMP_SHFT =       0x6 //col:259
HWIO_GENI_M_IRQ_STATUS_M_CMD_ABORT_BMSK =       0x20 //col:260
HWIO_GENI_M_IRQ_STATUS_M_CMD_ABORT_SHFT =       0x5 //col:261
HWIO_GENI_M_IRQ_STATUS_M_CMD_CANCEL_BMSK =      0x10 //col:262
HWIO_GENI_M_IRQ_STATUS_M_CMD_CANCEL_SHFT =      0x4 //col:263
HWIO_GENI_M_IRQ_STATUS_M_CMD_FAILURE_BMSK =     0x8 //col:264
HWIO_GENI_M_IRQ_STATUS_M_CMD_FAILURE_SHFT =     0x3 //col:265
HWIO_GENI_M_IRQ_STATUS_M_ILLEGAL_CMD_BMSK =     0x4 //col:266
HWIO_GENI_M_IRQ_STATUS_M_ILLEGAL_CMD_SHFT =     0x2 //col:267
HWIO_GENI_M_IRQ_STATUS_M_CMD_OVERRUN_BMSK =     0x2 //col:268
HWIO_GENI_M_IRQ_STATUS_M_CMD_OVERRUN_SHFT =     0x1 //col:269
HWIO_GENI_M_IRQ_STATUS_M_CMD_DONE_BMSK =        0x1 //col:270
HWIO_GENI_M_IRQ_STATUS_M_CMD_DONE_SHFT =        0x0 //col:271
HWIO_GENI_M_IRQ_ENABLE_ADDR(x) = ((x) + 0x00000014) //col:273
HWIO_GENI_M_IRQ_ENABLE_OFFS =    (0x00000014) //col:274
HWIO_GENI_M_IRQ_ENABLE_RMSK =    0xffc07fff //col:275
HWIO_GENI_M_IRQ_ENABLE_IN(x) = in_dword_masked(HWIO_GENI_M_IRQ_ENABLE_ADDR(x), HWIO_GENI_M_IRQ_ENABLE_RMSK) //col:276
HWIO_GENI_M_IRQ_ENABLE_INM(x, m) = in_dword_masked(HWIO_GENI_M_IRQ_ENABLE_ADDR(x), m) //col:278
HWIO_GENI_M_IRQ_ENABLE_OUT(x, v) = out_dword(HWIO_GENI_M_IRQ_ENABLE_ADDR(x), v) //col:280
HWIO_GENI_M_IRQ_ENABLE_OUTM(x, m, v) = out_dword_masked_ns(HWIO_GENI_M_IRQ_ENABLE_ADDR(x), m, v, HWIO_GENI_M_IRQ_ENABLE_IN(x)) //col:282
HWIO_GENI_M_IRQ_ENABLE_SEC_IRQ_EN_BMSK =           0x80000000 //col:284
HWIO_GENI_M_IRQ_ENABLE_SEC_IRQ_EN_SHFT =           0x1f //col:285
HWIO_GENI_M_IRQ_ENABLE_TX_FIFO_WATERMARK_EN_BMSK = 0x40000000 //col:286
HWIO_GENI_M_IRQ_ENABLE_TX_FIFO_WATERMARK_EN_SHFT = 0x1e //col:287
HWIO_GENI_M_IRQ_ENABLE_TX_FIFO_WR_ERR_EN_BMSK =    0x20000000 //col:288
HWIO_GENI_M_IRQ_ENABLE_TX_FIFO_WR_ERR_EN_SHFT =    0x1d //col:289
HWIO_GENI_M_IRQ_ENABLE_TX_FIFO_RD_ERR_EN_BMSK =    0x10000000 //col:290
HWIO_GENI_M_IRQ_ENABLE_TX_FIFO_RD_ERR_EN_SHFT =    0x1c //col:291
HWIO_GENI_M_IRQ_ENABLE_RX_FIFO_LAST_EN_BMSK =      0x8000000 //col:292
HWIO_GENI_M_IRQ_ENABLE_RX_FIFO_LAST_EN_SHFT =      0x1b //col:293
HWIO_GENI_M_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_BMSK = 0x4000000 //col:294
HWIO_GENI_M_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_SHFT = 0x1a //col:295
HWIO_GENI_M_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_BMSK =    0x2000000 //col:296
HWIO_GENI_M_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_SHFT =    0x19 //col:297
HWIO_GENI_M_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_BMSK =    0x1000000 //col:298
HWIO_GENI_M_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_SHFT =    0x18 //col:299
HWIO_GENI_M_IRQ_ENABLE_IO_DATA_ASSERT_EN_BMSK =    0x800000 //col:300
HWIO_GENI_M_IRQ_ENABLE_IO_DATA_ASSERT_EN_SHFT =    0x17 //col:301
HWIO_GENI_M_IRQ_ENABLE_IO_DATA_DEASSERT_EN_BMSK =  0x400000 //col:302
HWIO_GENI_M_IRQ_ENABLE_IO_DATA_DEASSERT_EN_SHFT =  0x16 //col:303
HWIO_GENI_M_IRQ_ENABLE_M_GP_IRQ_5_EN_BMSK =        0x4000 //col:304
HWIO_GENI_M_IRQ_ENABLE_M_GP_IRQ_5_EN_SHFT =        0xe //col:305
HWIO_GENI_M_IRQ_ENABLE_M_GP_IRQ_4_EN_BMSK =        0x2000 //col:306
HWIO_GENI_M_IRQ_ENABLE_M_GP_IRQ_4_EN_SHFT =        0xd //col:307
HWIO_GENI_M_IRQ_ENABLE_M_GP_IRQ_3_EN_BMSK =        0x1000 //col:308
HWIO_GENI_M_IRQ_ENABLE_M_GP_IRQ_3_EN_SHFT =        0xc //col:309
HWIO_GENI_M_IRQ_ENABLE_M_GP_IRQ_2_EN_BMSK =        0x800 //col:310
HWIO_GENI_M_IRQ_ENABLE_M_GP_IRQ_2_EN_SHFT =        0xb //col:311
HWIO_GENI_M_IRQ_ENABLE_M_GP_IRQ_1_EN_BMSK =        0x400 //col:312
HWIO_GENI_M_IRQ_ENABLE_M_GP_IRQ_1_EN_SHFT =        0xa //col:313
HWIO_GENI_M_IRQ_ENABLE_M_GP_IRQ_0_EN_BMSK =        0x200 //col:314
HWIO_GENI_M_IRQ_ENABLE_M_GP_IRQ_0_EN_SHFT =        0x9 //col:315
HWIO_GENI_M_IRQ_ENABLE_M_GP_SYNC_IRQ_0_EN_BMSK =   0x100 //col:316
HWIO_GENI_M_IRQ_ENABLE_M_GP_SYNC_IRQ_0_EN_SHFT =   0x8 //col:317
HWIO_GENI_M_IRQ_ENABLE_M_RX_IRQ_EN_BMSK =          0x80 //col:318
HWIO_GENI_M_IRQ_ENABLE_M_RX_IRQ_EN_SHFT =          0x7 //col:319
HWIO_GENI_M_IRQ_ENABLE_M_TIMESTAMP_EN_BMSK =       0x40 //col:320
HWIO_GENI_M_IRQ_ENABLE_M_TIMESTAMP_EN_SHFT =       0x6 //col:321
HWIO_GENI_M_IRQ_ENABLE_M_CMD_ABORT_EN_BMSK =       0x20 //col:322
HWIO_GENI_M_IRQ_ENABLE_M_CMD_ABORT_EN_SHFT =       0x5 //col:323
HWIO_GENI_M_IRQ_ENABLE_M_CMD_CANCEL_EN_BMSK =      0x10 //col:324
HWIO_GENI_M_IRQ_ENABLE_M_CMD_CANCEL_EN_SHFT =      0x4 //col:325
HWIO_GENI_M_IRQ_ENABLE_M_CMD_FAILURE_EN_BMSK =     0x8 //col:326
HWIO_GENI_M_IRQ_ENABLE_M_CMD_FAILURE_EN_SHFT =     0x3 //col:327
HWIO_GENI_M_IRQ_ENABLE_M_ILLEGAL_CMD_EN_BMSK =     0x4 //col:328
HWIO_GENI_M_IRQ_ENABLE_M_ILLEGAL_CMD_EN_SHFT =     0x2 //col:329
HWIO_GENI_M_IRQ_ENABLE_M_CMD_OVERRUN_EN_BMSK =     0x2 //col:330
HWIO_GENI_M_IRQ_ENABLE_M_CMD_OVERRUN_EN_SHFT =     0x1 //col:331
HWIO_GENI_M_IRQ_ENABLE_M_CMD_DONE_EN_BMSK =        0x1 //col:332
HWIO_GENI_M_IRQ_ENABLE_M_CMD_DONE_EN_SHFT =        0x0 //col:333
HWIO_GENI_M_IRQ_CLEAR_ADDR(x) = ((x) + 0x00000018) //col:335
HWIO_GENI_M_IRQ_CLEAR_OFFS =    (0x00000018) //col:336
HWIO_GENI_M_IRQ_CLEAR_RMSK =    0xffc07fff //col:337
HWIO_GENI_M_IRQ_CLEAR_OUT(x, v) = out_dword(HWIO_GENI_M_IRQ_CLEAR_ADDR(x), v) //col:338
HWIO_GENI_M_IRQ_CLEAR_SEC_IRQ_CLEAR_BMSK =           0x80000000 //col:340
HWIO_GENI_M_IRQ_CLEAR_SEC_IRQ_CLEAR_SHFT =           0x1f //col:341
HWIO_GENI_M_IRQ_CLEAR_TX_FIFO_WATERMARK_CLEAR_BMSK = 0x40000000 //col:342
HWIO_GENI_M_IRQ_CLEAR_TX_FIFO_WATERMARK_CLEAR_SHFT = 0x1e //col:343
HWIO_GENI_M_IRQ_CLEAR_TX_FIFO_WR_ERR_CLEAR_BMSK =    0x20000000 //col:344
HWIO_GENI_M_IRQ_CLEAR_TX_FIFO_WR_ERR_CLEAR_SHFT =    0x1d //col:345
HWIO_GENI_M_IRQ_CLEAR_TX_FIFO_RD_ERR_CLEAR_BMSK =    0x10000000 //col:346
HWIO_GENI_M_IRQ_CLEAR_TX_FIFO_RD_ERR_CLEAR_SHFT =    0x1c //col:347
HWIO_GENI_M_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_BMSK =      0x8000000 //col:348
HWIO_GENI_M_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_SHFT =      0x1b //col:349
HWIO_GENI_M_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_BMSK = 0x4000000 //col:350
HWIO_GENI_M_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_SHFT = 0x1a //col:351
HWIO_GENI_M_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_BMSK =    0x2000000 //col:352
HWIO_GENI_M_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_SHFT =    0x19 //col:353
HWIO_GENI_M_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_BMSK =    0x1000000 //col:354
HWIO_GENI_M_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_SHFT =    0x18 //col:355
HWIO_GENI_M_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_BMSK =    0x800000 //col:356
HWIO_GENI_M_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_SHFT =    0x17 //col:357
HWIO_GENI_M_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_BMSK =  0x400000 //col:358
HWIO_GENI_M_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_SHFT =  0x16 //col:359
HWIO_GENI_M_IRQ_CLEAR_M_GP_IRQ_5_CLEAR_BMSK =        0x4000 //col:360
HWIO_GENI_M_IRQ_CLEAR_M_GP_IRQ_5_CLEAR_SHFT =        0xe //col:361
HWIO_GENI_M_IRQ_CLEAR_M_GP_IRQ_4_CLEAR_BMSK =        0x2000 //col:362
HWIO_GENI_M_IRQ_CLEAR_M_GP_IRQ_4_CLEAR_SHFT =        0xd //col:363
HWIO_GENI_M_IRQ_CLEAR_M_GP_IRQ_3_CLEAR_BMSK =        0x1000 //col:364
HWIO_GENI_M_IRQ_CLEAR_M_GP_IRQ_3_CLEAR_SHFT =        0xc //col:365
HWIO_GENI_M_IRQ_CLEAR_M_GP_IRQ_2_CLEAR_BMSK =        0x800 //col:366
HWIO_GENI_M_IRQ_CLEAR_M_GP_IRQ_2_CLEAR_SHFT =        0xb //col:367
HWIO_GENI_M_IRQ_CLEAR_M_GP_IRQ_1_CLEAR_BMSK =        0x400 //col:368
HWIO_GENI_M_IRQ_CLEAR_M_GP_IRQ_1_CLEAR_SHFT =        0xa //col:369
HWIO_GENI_M_IRQ_CLEAR_M_GP_IRQ_0_CLEAR_BMSK =        0x200 //col:370
HWIO_GENI_M_IRQ_CLEAR_M_GP_IRQ_0_CLEAR_SHFT =        0x9 //col:371
HWIO_GENI_M_IRQ_CLEAR_M_GP_SYNC_IRQ_0_CLEAR_BMSK =   0x100 //col:372
HWIO_GENI_M_IRQ_CLEAR_M_GP_SYNC_IRQ_0_CLEAR_SHFT =   0x8 //col:373
HWIO_GENI_M_IRQ_CLEAR_M_RX_IRQ_CLEAR_BMSK =          0x80 //col:374
HWIO_GENI_M_IRQ_CLEAR_M_RX_IRQ_CLEAR_SHFT =          0x7 //col:375
HWIO_GENI_M_IRQ_CLEAR_M_TIMESTAMP_CLEAR_BMSK =       0x40 //col:376
HWIO_GENI_M_IRQ_CLEAR_M_TIMESTAMP_CLEAR_SHFT =       0x6 //col:377
HWIO_GENI_M_IRQ_CLEAR_M_CMD_ABORT_CLEAR_BMSK =       0x20 //col:378
HWIO_GENI_M_IRQ_CLEAR_M_CMD_ABORT_CLEAR_SHFT =       0x5 //col:379
HWIO_GENI_M_IRQ_CLEAR_M_CMD_CANCEL_CLEAR_BMSK =      0x10 //col:380
HWIO_GENI_M_IRQ_CLEAR_M_CMD_CANCEL_CLEAR_SHFT =      0x4 //col:381
HWIO_GENI_M_IRQ_CLEAR_M_CMD_FAILURE_CLEAR_BMSK =     0x8 //col:382
HWIO_GENI_M_IRQ_CLEAR_M_CMD_FAILURE_CLEAR_SHFT =     0x3 //col:383
HWIO_GENI_M_IRQ_CLEAR_M_ILLEGAL_CMD_CLEAR_BMSK =     0x4 //col:384
HWIO_GENI_M_IRQ_CLEAR_M_ILLEGAL_CMD_CLEAR_SHFT =     0x2 //col:385
HWIO_GENI_M_IRQ_CLEAR_M_CMD_OVERRUN_CLEAR_BMSK =     0x2 //col:386
HWIO_GENI_M_IRQ_CLEAR_M_CMD_OVERRUN_CLEAR_SHFT =     0x1 //col:387
HWIO_GENI_M_IRQ_CLEAR_M_CMD_DONE_CLEAR_BMSK =        0x1 //col:388
HWIO_GENI_M_IRQ_CLEAR_M_CMD_DONE_CLEAR_SHFT =        0x0 //col:389
HWIO_GENI_S_CMD0_ADDR(x) = ((x) + 0x00000030) //col:391
HWIO_GENI_S_CMD0_OFFS =    (0x00000030) //col:392
HWIO_GENI_S_CMD0_RMSK =    0xf9ffffff //col:393
HWIO_GENI_S_CMD0_IN(x) = in_dword_masked(HWIO_GENI_S_CMD0_ADDR(x), HWIO_GENI_S_CMD0_RMSK) //col:394
HWIO_GENI_S_CMD0_INM(x, m) = in_dword_masked(HWIO_GENI_S_CMD0_ADDR(x), m) //col:396
HWIO_GENI_S_CMD0_OUT(x, v) = out_dword(HWIO_GENI_S_CMD0_ADDR(x), v) //col:398
HWIO_GENI_S_CMD0_OUTM(x, m, v) = out_dword_masked_ns(HWIO_GENI_S_CMD0_ADDR(x), m, v, HWIO_GENI_S_CMD0_IN(x)) //col:400
HWIO_GENI_S_CMD0_OPCODE_BMSK =    0xf8000000 //col:402
HWIO_GENI_S_CMD0_OPCODE_SHFT =    0x1b //col:403
HWIO_GENI_S_CMD0_GNRL_PURP_BMSK = 0x1000000 //col:404
HWIO_GENI_S_CMD0_GNRL_PURP_SHFT = 0x18 //col:405
HWIO_GENI_S_CMD0_PARAM_BMSK =     0xffffff //col:406
HWIO_GENI_S_CMD0_PARAM_SHFT =     0x0 //col:407
HWIO_GENI_S_IRQ_STATUS_ADDR(x) = ((x) + 0x00000040) //col:409
HWIO_GENI_S_IRQ_STATUS_OFFS =    (0x00000040) //col:410
HWIO_GENI_S_IRQ_STATUS_RMSK =    0xfc07f3f //col:411
HWIO_GENI_S_IRQ_STATUS_IN(x) = in_dword_masked(HWIO_GENI_S_IRQ_STATUS_ADDR(x), HWIO_GENI_S_IRQ_STATUS_RMSK) //col:412
HWIO_GENI_S_IRQ_STATUS_INM(x, m) = in_dword_masked(HWIO_GENI_S_IRQ_STATUS_ADDR(x), m) //col:414
HWIO_GENI_S_IRQ_STATUS_RX_FIFO_LAST_BMSK =      0x8000000 //col:416
HWIO_GENI_S_IRQ_STATUS_RX_FIFO_LAST_SHFT =      0x1b //col:417
HWIO_GENI_S_IRQ_STATUS_RX_FIFO_WATERMARK_BMSK = 0x4000000 //col:418
HWIO_GENI_S_IRQ_STATUS_RX_FIFO_WATERMARK_SHFT = 0x1a //col:419
HWIO_GENI_S_IRQ_STATUS_RX_FIFO_WR_ERR_BMSK =    0x2000000 //col:420
HWIO_GENI_S_IRQ_STATUS_RX_FIFO_WR_ERR_SHFT =    0x19 //col:421
HWIO_GENI_S_IRQ_STATUS_RX_FIFO_RD_ERR_BMSK =    0x1000000 //col:422
HWIO_GENI_S_IRQ_STATUS_RX_FIFO_RD_ERR_SHFT =    0x18 //col:423
HWIO_GENI_S_IRQ_STATUS_IO_DATA_ASSERT_BMSK =    0x800000 //col:424
HWIO_GENI_S_IRQ_STATUS_IO_DATA_ASSERT_SHFT =    0x17 //col:425
HWIO_GENI_S_IRQ_STATUS_IO_DATA_DEASSERT_BMSK =  0x400000 //col:426
HWIO_GENI_S_IRQ_STATUS_IO_DATA_DEASSERT_SHFT =  0x16 //col:427
HWIO_GENI_S_IRQ_STATUS_S_GP_IRQ_5_BMSK =        0x4000 //col:428
HWIO_GENI_S_IRQ_STATUS_S_GP_IRQ_5_SHFT =        0xe //col:429
HWIO_GENI_S_IRQ_STATUS_S_GP_IRQ_4_BMSK =        0x2000 //col:430
HWIO_GENI_S_IRQ_STATUS_S_GP_IRQ_4_SHFT =        0xd //col:431
HWIO_GENI_S_IRQ_STATUS_S_GP_IRQ_3_BMSK =        0x1000 //col:432
HWIO_GENI_S_IRQ_STATUS_S_GP_IRQ_3_SHFT =        0xc //col:433
HWIO_GENI_S_IRQ_STATUS_S_GP_IRQ_2_BMSK =        0x800 //col:434
HWIO_GENI_S_IRQ_STATUS_S_GP_IRQ_2_SHFT =        0xb //col:435
HWIO_GENI_S_IRQ_STATUS_S_GP_IRQ_1_BMSK =        0x400 //col:436
HWIO_GENI_S_IRQ_STATUS_S_GP_IRQ_1_SHFT =        0xa //col:437
HWIO_GENI_S_IRQ_STATUS_S_GP_IRQ_0_BMSK =        0x200 //col:438
HWIO_GENI_S_IRQ_STATUS_S_GP_IRQ_0_SHFT =        0x9 //col:439
HWIO_GENI_S_IRQ_STATUS_S_GP_SYNC_IRQ_0_BMSK =   0x100 //col:440
HWIO_GENI_S_IRQ_STATUS_S_GP_SYNC_IRQ_0_SHFT =   0x8 //col:441
HWIO_GENI_S_IRQ_STATUS_S_CMD_ABORT_BMSK =       0x20 //col:442
HWIO_GENI_S_IRQ_STATUS_S_CMD_ABORT_SHFT =       0x5 //col:443
HWIO_GENI_S_IRQ_STATUS_S_CMD_CANCEL_BMSK =      0x10 //col:444
HWIO_GENI_S_IRQ_STATUS_S_CMD_CANCEL_SHFT =      0x4 //col:445
HWIO_GENI_S_IRQ_STATUS_S_CMD_FAILURE_BMSK =     0x8 //col:446
HWIO_GENI_S_IRQ_STATUS_S_CMD_FAILURE_SHFT =     0x3 //col:447
HWIO_GENI_S_IRQ_STATUS_S_ILLEGAL_CMD_BMSK =     0x4 //col:448
HWIO_GENI_S_IRQ_STATUS_S_ILLEGAL_CMD_SHFT =     0x2 //col:449
HWIO_GENI_S_IRQ_STATUS_S_CMD_OVERRUN_BMSK =     0x2 //col:450
HWIO_GENI_S_IRQ_STATUS_S_CMD_OVERRUN_SHFT =     0x1 //col:451
HWIO_GENI_S_IRQ_STATUS_S_CMD_DONE_BMSK =        0x1 //col:452
HWIO_GENI_S_IRQ_STATUS_S_CMD_DONE_SHFT =        0x0 //col:453
HWIO_GENI_S_IRQ_ENABLE_ADDR(x) = ((x) + 0x00000044) //col:455
HWIO_GENI_S_IRQ_ENABLE_OFFS =    (0x00000044) //col:456
HWIO_GENI_S_IRQ_ENABLE_RMSK =    0xfc07f3f //col:457
HWIO_GENI_S_IRQ_ENABLE_IN(x) = in_dword_masked(HWIO_GENI_S_IRQ_ENABLE_ADDR(x), HWIO_GENI_S_IRQ_ENABLE_RMSK) //col:458
HWIO_GENI_S_IRQ_ENABLE_INM(x, m) = in_dword_masked(HWIO_GENI_S_IRQ_ENABLE_ADDR(x), m) //col:460
HWIO_GENI_S_IRQ_ENABLE_OUT(x, v) = out_dword(HWIO_GENI_S_IRQ_ENABLE_ADDR(x), v) //col:462
HWIO_GENI_S_IRQ_ENABLE_OUTM(x, m, v) = out_dword_masked_ns(HWIO_GENI_S_IRQ_ENABLE_ADDR(x), m, v, HWIO_GENI_S_IRQ_ENABLE_IN(x)) //col:464
HWIO_GENI_S_IRQ_ENABLE_RX_FIFO_LAST_EN_BMSK =      0x8000000 //col:466
HWIO_GENI_S_IRQ_ENABLE_RX_FIFO_LAST_EN_SHFT =      0x1b //col:467
HWIO_GENI_S_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_BMSK = 0x4000000 //col:468
HWIO_GENI_S_IRQ_ENABLE_RX_FIFO_WATERMARK_EN_SHFT = 0x1a //col:469
HWIO_GENI_S_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_BMSK =    0x2000000 //col:470
HWIO_GENI_S_IRQ_ENABLE_RX_FIFO_WR_ERR_EN_SHFT =    0x19 //col:471
HWIO_GENI_S_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_BMSK =    0x1000000 //col:472
HWIO_GENI_S_IRQ_ENABLE_RX_FIFO_RD_ERR_EN_SHFT =    0x18 //col:473
HWIO_GENI_S_IRQ_ENABLE_IO_DATA_ASSERT_EN_BMSK =    0x800000 //col:474
HWIO_GENI_S_IRQ_ENABLE_IO_DATA_ASSERT_EN_SHFT =    0x17 //col:475
HWIO_GENI_S_IRQ_ENABLE_IO_DATA_DEASSERT_EN_BMSK =  0x400000 //col:476
HWIO_GENI_S_IRQ_ENABLE_IO_DATA_DEASSERT_EN_SHFT =  0x16 //col:477
HWIO_GENI_S_IRQ_ENABLE_S_GP_IRQ_5_EN_BMSK =        0x4000 //col:478
HWIO_GENI_S_IRQ_ENABLE_S_GP_IRQ_5_EN_SHFT =        0xe //col:479
HWIO_GENI_S_IRQ_ENABLE_S_GP_IRQ_4_EN_BMSK =        0x2000 //col:480
HWIO_GENI_S_IRQ_ENABLE_S_GP_IRQ_4_EN_SHFT =        0xd //col:481
HWIO_GENI_S_IRQ_ENABLE_S_GP_IRQ_3_EN_BMSK =        0x1000 //col:482
HWIO_GENI_S_IRQ_ENABLE_S_GP_IRQ_3_EN_SHFT =        0xc //col:483
HWIO_GENI_S_IRQ_ENABLE_S_GP_IRQ_2_EN_BMSK =        0x800 //col:484
HWIO_GENI_S_IRQ_ENABLE_S_GP_IRQ_2_EN_SHFT =        0xb //col:485
HWIO_GENI_S_IRQ_ENABLE_S_GP_IRQ_1_EN_BMSK =        0x400 //col:486
HWIO_GENI_S_IRQ_ENABLE_S_GP_IRQ_1_EN_SHFT =        0xa //col:487
HWIO_GENI_S_IRQ_ENABLE_S_GP_IRQ_0_EN_BMSK =        0x200 //col:488
HWIO_GENI_S_IRQ_ENABLE_S_GP_IRQ_0_EN_SHFT =        0x9 //col:489
HWIO_GENI_S_IRQ_ENABLE_S_GP_SYNC_IRQ_0_EN_BMSK =   0x100 //col:490
HWIO_GENI_S_IRQ_ENABLE_S_GP_SYNC_IRQ_0_EN_SHFT =   0x8 //col:491
HWIO_GENI_S_IRQ_ENABLE_S_CMD_ABORT_EN_BMSK =       0x20 //col:492
HWIO_GENI_S_IRQ_ENABLE_S_CMD_ABORT_EN_SHFT =       0x5 //col:493
HWIO_GENI_S_IRQ_ENABLE_S_CMD_CANCEL_EN_BMSK =      0x10 //col:494
HWIO_GENI_S_IRQ_ENABLE_S_CMD_CANCEL_EN_SHFT =      0x4 //col:495
HWIO_GENI_S_IRQ_ENABLE_S_CMD_FAILURE_EN_BMSK =     0x8 //col:496
HWIO_GENI_S_IRQ_ENABLE_S_CMD_FAILURE_EN_SHFT =     0x3 //col:497
HWIO_GENI_S_IRQ_ENABLE_S_ILLEGAL_CMD_EN_BMSK =     0x4 //col:498
HWIO_GENI_S_IRQ_ENABLE_S_ILLEGAL_CMD_EN_SHFT =     0x2 //col:499
HWIO_GENI_S_IRQ_ENABLE_S_CMD_OVERRUN_EN_BMSK =     0x2 //col:500
HWIO_GENI_S_IRQ_ENABLE_S_CMD_OVERRUN_EN_SHFT =     0x1 //col:501
HWIO_GENI_S_IRQ_ENABLE_S_CMD_DONE_EN_BMSK =        0x1 //col:502
HWIO_GENI_S_IRQ_ENABLE_S_CMD_DONE_EN_SHFT =        0x0 //col:503
HWIO_GENI_S_IRQ_CLEAR_ADDR(x) = ((x) + 0x00000048) //col:505
HWIO_GENI_S_IRQ_CLEAR_OFFS =    (0x00000048) //col:506
HWIO_GENI_S_IRQ_CLEAR_RMSK =    0xfc07f3f //col:507
HWIO_GENI_S_IRQ_CLEAR_OUT(x, v) = out_dword(HWIO_GENI_S_IRQ_CLEAR_ADDR(x), v) //col:508
HWIO_GENI_S_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_BMSK =      0x8000000 //col:510
HWIO_GENI_S_IRQ_CLEAR_RX_FIFO_LAST_CLEAR_SHFT =      0x1b //col:511
HWIO_GENI_S_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_BMSK = 0x4000000 //col:512
HWIO_GENI_S_IRQ_CLEAR_RX_FIFO_WATERMARK_CLEAR_SHFT = 0x1a //col:513
HWIO_GENI_S_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_BMSK =    0x2000000 //col:514
HWIO_GENI_S_IRQ_CLEAR_RX_FIFO_WR_ERR_CLEAR_SHFT =    0x19 //col:515
HWIO_GENI_S_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_BMSK =    0x1000000 //col:516
HWIO_GENI_S_IRQ_CLEAR_RX_FIFO_RD_ERR_CLEAR_SHFT =    0x18 //col:517
HWIO_GENI_S_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_BMSK =    0x800000 //col:518
HWIO_GENI_S_IRQ_CLEAR_IO_DATA_ASSERT_CLEAR_SHFT =    0x17 //col:519
HWIO_GENI_S_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_BMSK =  0x400000 //col:520
HWIO_GENI_S_IRQ_CLEAR_IO_DATA_DEASSERT_CLEAR_SHFT =  0x16 //col:521
HWIO_GENI_S_IRQ_CLEAR_S_GP_IRQ_5_CLEAR_BMSK =        0x4000 //col:522
HWIO_GENI_S_IRQ_CLEAR_S_GP_IRQ_5_CLEAR_SHFT =        0xe //col:523
HWIO_GENI_S_IRQ_CLEAR_S_GP_IRQ_4_CLEAR_BMSK =        0x2000 //col:524
HWIO_GENI_S_IRQ_CLEAR_S_GP_IRQ_4_CLEAR_SHFT =        0xd //col:525
HWIO_GENI_S_IRQ_CLEAR_S_GP_IRQ_3_CLEAR_BMSK =        0x1000 //col:526
HWIO_GENI_S_IRQ_CLEAR_S_GP_IRQ_3_CLEAR_SHFT =        0xc //col:527
HWIO_GENI_S_IRQ_CLEAR_S_GP_IRQ_2_CLEAR_BMSK =        0x800 //col:528
HWIO_GENI_S_IRQ_CLEAR_S_GP_IRQ_2_CLEAR_SHFT =        0xb //col:529
HWIO_GENI_S_IRQ_CLEAR_S_GP_IRQ_1_CLEAR_BMSK =        0x400 //col:530
HWIO_GENI_S_IRQ_CLEAR_S_GP_IRQ_1_CLEAR_SHFT =        0xa //col:531
HWIO_GENI_S_IRQ_CLEAR_S_GP_IRQ_0_CLEAR_BMSK =        0x200 //col:532
HWIO_GENI_S_IRQ_CLEAR_S_GP_IRQ_0_CLEAR_SHFT =        0x9 //col:533
HWIO_GENI_S_IRQ_CLEAR_S_GP_SYNC_IRQ_0_CLEAR_BMSK =   0x100 //col:534
HWIO_GENI_S_IRQ_CLEAR_S_GP_SYNC_IRQ_0_CLEAR_SHFT =   0x8 //col:535
HWIO_GENI_S_IRQ_CLEAR_S_CMD_ABORT_CLEAR_BMSK =       0x20 //col:536
HWIO_GENI_S_IRQ_CLEAR_S_CMD_ABORT_CLEAR_SHFT =       0x5 //col:537
HWIO_GENI_S_IRQ_CLEAR_S_CMD_CANCEL_CLEAR_BMSK =      0x10 //col:538
HWIO_GENI_S_IRQ_CLEAR_S_CMD_CANCEL_CLEAR_SHFT =      0x4 //col:539
HWIO_GENI_S_IRQ_CLEAR_S_CMD_FAILURE_CLEAR_BMSK =     0x8 //col:540
HWIO_GENI_S_IRQ_CLEAR_S_CMD_FAILURE_CLEAR_SHFT =     0x3 //col:541
HWIO_GENI_S_IRQ_CLEAR_S_ILLEGAL_CMD_CLEAR_BMSK =     0x4 //col:542
HWIO_GENI_S_IRQ_CLEAR_S_ILLEGAL_CMD_CLEAR_SHFT =     0x2 //col:543
HWIO_GENI_S_IRQ_CLEAR_S_CMD_OVERRUN_CLEAR_BMSK =     0x2 //col:544
HWIO_GENI_S_IRQ_CLEAR_S_CMD_OVERRUN_CLEAR_SHFT =     0x1 //col:545
HWIO_GENI_S_IRQ_CLEAR_S_CMD_DONE_CLEAR_BMSK =        0x1 //col:546
HWIO_GENI_S_IRQ_CLEAR_S_CMD_DONE_CLEAR_SHFT =        0x0 //col:547
HWIO_GENI_TX_FIFOn_ADDR(base, = n) ((base) + 0x00000100 + 0x4 * (n)) //col:549
HWIO_GENI_TX_FIFOn_OFFS(base, = n) (0x00000100 + 0x4 * (n)) //col:550
HWIO_GENI_TX_FIFOn_RMSK =          0xffffffff //col:551
HWIO_GENI_TX_FIFOn_MAXn =          15 //col:552
HWIO_GENI_TX_FIFOn_OUTI(base, n, val) = out_dword(HWIO_GENI_TX_FIFOn_ADDR(base, n), val) //col:553
HWIO_GENI_TX_FIFOn_TX_DATA_BMSK = 0xffffffff //col:555
HWIO_GENI_TX_FIFOn_TX_DATA_SHFT = 0x0 //col:556
HWIO_GENI_RX_FIFOn_ADDR(base, = n) ((base) + 0x00000180 + 0x4 * (n)) //col:558
HWIO_GENI_RX_FIFOn_OFFS(base, = n) (0x00000180 + 0x4 * (n)) //col:559
HWIO_GENI_RX_FIFOn_RMSK =          0xffffffff //col:560
HWIO_GENI_RX_FIFOn_MAXn =          15 //col:561
HWIO_GENI_RX_FIFOn_INI(base, n) = in_dword_masked(HWIO_GENI_RX_FIFOn_ADDR(base, n), HWIO_GENI_RX_FIFOn_RMSK) //col:562
HWIO_GENI_RX_FIFOn_INMI(base, n, mask) = in_dword_masked(HWIO_GENI_RX_FIFOn_ADDR(base, n), mask) //col:564
HWIO_GENI_RX_FIFOn_RX_DATA_BMSK = 0xffffffff //col:566
HWIO_GENI_RX_FIFOn_RX_DATA_SHFT = 0x0 //col:567
HWIO_GENI_RX_FIFO_STATUS_ADDR(x) = ((x) + 0x00000204) //col:569
HWIO_GENI_RX_FIFO_STATUS_OFFS =    (0x00000204) //col:570
HWIO_GENI_RX_FIFO_STATUS_RMSK =    0xffffffff //col:571
HWIO_GENI_RX_FIFO_STATUS_IN(x) = in_dword_masked(HWIO_GENI_RX_FIFO_STATUS_ADDR(x), HWIO_GENI_RX_FIFO_STATUS_RMSK) //col:572
HWIO_GENI_RX_FIFO_STATUS_INM(x, m) = in_dword_masked(HWIO_GENI_RX_FIFO_STATUS_ADDR(x), m) //col:574
HWIO_GENI_RX_FIFO_STATUS_RX_LAST_BMSK =            0x80000000 //col:576
HWIO_GENI_RX_FIFO_STATUS_RX_LAST_SHFT =            0x1f //col:577
HWIO_GENI_RX_FIFO_STATUS_RX_LAST_BYTE_VALID_BMSK = 0x70000000 //col:578
HWIO_GENI_RX_FIFO_STATUS_RX_LAST_BYTE_VALID_SHFT = 0x1c //col:579
HWIO_GENI_RX_FIFO_STATUS_RX_AFIFO_WC_BMSK =        0xe000000 //col:580
HWIO_GENI_RX_FIFO_STATUS_RX_AFIFO_WC_SHFT =        0x19 //col:581
HWIO_GENI_RX_FIFO_STATUS_RX_FIFO_WC_BMSK =         0x1ffffff //col:582
HWIO_GENI_RX_FIFO_STATUS_RX_FIFO_WC_SHFT =         0x0 //col:583
HWIO_GENI_TX_WATERMARK_REG_ADDR(x) = ((x) + 0x0000020c) //col:585
HWIO_GENI_TX_WATERMARK_REG_OFFS =    (0x0000020c) //col:586
HWIO_GENI_TX_WATERMARK_REG_RMSK =    0x3f //col:587
HWIO_GENI_TX_WATERMARK_REG_IN(x) = in_dword_masked(HWIO_GENI_TX_WATERMARK_REG_ADDR(x), HWIO_GENI_TX_WATERMARK_REG_RMSK) //col:588
HWIO_GENI_TX_WATERMARK_REG_INM(x, m) = in_dword_masked(HWIO_GENI_TX_WATERMARK_REG_ADDR(x), m) //col:590
HWIO_GENI_TX_WATERMARK_REG_OUT(x, v) = out_dword(HWIO_GENI_TX_WATERMARK_REG_ADDR(x), v) //col:592
HWIO_GENI_TX_WATERMARK_REG_OUTM(x, m, v) = out_dword_masked_ns(HWIO_GENI_TX_WATERMARK_REG_ADDR(x), m, v, HWIO_GENI_TX_WATERMARK_REG_IN(x)) //col:594
HWIO_GENI_TX_WATERMARK_REG_TX_WATERMARK_BMSK = 0x3f //col:596
HWIO_GENI_TX_WATERMARK_REG_TX_WATERMARK_SHFT = 0x0 //col:597
HWIO_GENI_RX_WATERMARK_REG_ADDR(x) = ((x) + 0x00000210) //col:599
HWIO_GENI_RX_WATERMARK_REG_OFFS =    (0x00000210) //col:600
HWIO_GENI_RX_WATERMARK_REG_RMSK =    0x3f //col:601
HWIO_GENI_RX_WATERMARK_REG_IN(x) = in_dword_masked(HWIO_GENI_RX_WATERMARK_REG_ADDR(x), HWIO_GENI_RX_WATERMARK_REG_RMSK) //col:602
HWIO_GENI_RX_WATERMARK_REG_INM(x, m) = in_dword_masked(HWIO_GENI_RX_WATERMARK_REG_ADDR(x), m) //col:604
HWIO_GENI_RX_WATERMARK_REG_OUT(x, v) = out_dword(HWIO_GENI_RX_WATERMARK_REG_ADDR(x), v) //col:606
HWIO_GENI_RX_WATERMARK_REG_OUTM(x, m, v) = out_dword_masked_ns(HWIO_GENI_RX_WATERMARK_REG_ADDR(x), m, v, HWIO_GENI_RX_WATERMARK_REG_IN(x)) //col:608
HWIO_GENI_RX_WATERMARK_REG_RX_WATERMARK_BMSK = 0x3f //col:610
HWIO_GENI_RX_WATERMARK_REG_RX_WATERMARK_SHFT = 0x0 //col:611
HWIO_GENI_RX_RFR_WATERMARK_REG_ADDR(x) = ((x) + 0x00000214) //col:613
HWIO_GENI_RX_RFR_WATERMARK_REG_OFFS =    (0x00000214) //col:614
HWIO_GENI_RX_RFR_WATERMARK_REG_RMSK =    0x3f //col:615
HWIO_GENI_RX_RFR_WATERMARK_REG_IN(x) = in_dword_masked(HWIO_GENI_RX_RFR_WATERMARK_REG_ADDR(x), HWIO_GENI_RX_RFR_WATERMARK_REG_RMSK) //col:616
HWIO_GENI_RX_RFR_WATERMARK_REG_INM(x, m) = in_dword_masked(HWIO_GENI_RX_RFR_WATERMARK_REG_ADDR(x), m) //col:618
HWIO_GENI_RX_RFR_WATERMARK_REG_OUT(x, v) = out_dword(HWIO_GENI_RX_RFR_WATERMARK_REG_ADDR(x), v) //col:620
HWIO_GENI_RX_RFR_WATERMARK_REG_OUTM(x, m, v) = out_dword_masked_ns(HWIO_GENI_RX_RFR_WATERMARK_REG_ADDR(x), m, v, HWIO_GENI_RX_RFR_WATERMARK_REG_IN(x)) //col:622
HWIO_GENI_RX_RFR_WATERMARK_REG_RX_RFR_WATERMARK_BMSK = 0x3f //col:624
HWIO_GENI_RX_RFR_WATERMARK_REG_RX_RFR_WATERMARK_SHFT = 0x0 //col:625
HWIO_UART_TX_TRANS_CFG_ADDR(x) = ((x) + 0x0000015c) //col:627
HWIO_UART_TX_TRANS_CFG_OFFS =    (0x0000015c) //col:628
HWIO_UART_TX_TRANS_CFG_RMSK =    0x3f //col:629
HWIO_UART_TX_TRANS_CFG_IN(x) = in_dword_masked(HWIO_UART_TX_TRANS_CFG_ADDR(x), HWIO_UART_TX_TRANS_CFG_RMSK) //col:630
HWIO_UART_TX_TRANS_CFG_INM(x, m) = in_dword_masked(HWIO_UART_TX_TRANS_CFG_ADDR(x), m) //col:632
HWIO_UART_TX_TRANS_CFG_OUT(x, v) = out_dword(HWIO_UART_TX_TRANS_CFG_ADDR(x), v) //col:634
HWIO_UART_TX_TRANS_CFG_OUTM(x, m, v) = out_dword_masked_ns(HWIO_UART_TX_TRANS_CFG_ADDR(x), m, v, HWIO_UART_TX_TRANS_CFG_IN(x)) //col:636
HWIO_UART_TX_TRANS_CFG_UART_NOT_USED_CFG3_BMSK = 0x20 //col:638
HWIO_UART_TX_TRANS_CFG_UART_NOT_USED_CFG3_SHFT = 0x5 //col:639
HWIO_UART_TX_TRANS_CFG_UART_NOT_USED_CFG2_BMSK = 0x10 //col:640
HWIO_UART_TX_TRANS_CFG_UART_NOT_USED_CFG2_SHFT = 0x4 //col:641
HWIO_UART_TX_TRANS_CFG_UART_NOT_USED_CFG1_BMSK = 0x8 //col:642
HWIO_UART_TX_TRANS_CFG_UART_NOT_USED_CFG1_SHFT = 0x3 //col:643
HWIO_UART_TX_TRANS_CFG_UART_NOT_USED_CFG_BMSK =  0x4 //col:644
HWIO_UART_TX_TRANS_CFG_UART_NOT_USED_CFG_SHFT =  0x2 //col:645
HWIO_UART_TX_TRANS_CFG_UART_CTS_MASK_BMSK =      0x2 //col:646
HWIO_UART_TX_TRANS_CFG_UART_CTS_MASK_SHFT =      0x1 //col:647
HWIO_UART_TX_TRANS_CFG_UART_PARITY_EN_BMSK =     0x1 //col:648
HWIO_UART_TX_TRANS_CFG_UART_PARITY_EN_SHFT =     0x0 //col:649
HWIO_UART_TX_WORD_LEN_ADDR(x) = ((x) + 0x00000168) //col:651
HWIO_UART_TX_WORD_LEN_OFFS =    (0x00000168) //col:652
HWIO_UART_TX_WORD_LEN_RMSK =    0x3ff //col:653
HWIO_UART_TX_WORD_LEN_IN(x) = in_dword_masked(HWIO_UART_TX_WORD_LEN_ADDR(x), HWIO_UART_TX_WORD_LEN_RMSK) //col:654
HWIO_UART_TX_WORD_LEN_INM(x, m) = in_dword_masked(HWIO_UART_TX_WORD_LEN_ADDR(x), m) //col:656
HWIO_UART_TX_WORD_LEN_OUT(x, v) = out_dword(HWIO_UART_TX_WORD_LEN_ADDR(x), v) //col:658
HWIO_UART_TX_WORD_LEN_OUTM(x, m, v) = out_dword_masked_ns(HWIO_UART_TX_WORD_LEN_ADDR(x), m, v, HWIO_UART_TX_WORD_LEN_IN(x)) //col:660
HWIO_UART_TX_WORD_LEN_UART_TX_WORD_LEN_BMSK = 0x3ff //col:662
HWIO_UART_TX_WORD_LEN_UART_TX_WORD_LEN_SHFT = 0x0 //col:663
HWIO_UART_TX_STOP_BIT_LEN_ADDR(x) = ((x) + 0x0000016c) //col:665
HWIO_UART_TX_STOP_BIT_LEN_OFFS =    (0x0000016c) //col:666
HWIO_UART_TX_STOP_BIT_LEN_RMSK =    0xffffff //col:667
HWIO_UART_TX_STOP_BIT_LEN_IN(x) = in_dword_masked(HWIO_UART_TX_STOP_BIT_LEN_ADDR(x), HWIO_UART_TX_STOP_BIT_LEN_RMSK) //col:668
HWIO_UART_TX_STOP_BIT_LEN_INM(x, m) = in_dword_masked(HWIO_UART_TX_STOP_BIT_LEN_ADDR(x), m) //col:670
HWIO_UART_TX_STOP_BIT_LEN_OUT(x, v) = out_dword(HWIO_UART_TX_STOP_BIT_LEN_ADDR(x), v) //col:672
HWIO_UART_TX_STOP_BIT_LEN_OUTM(x, m, v) = out_dword_masked_ns(HWIO_UART_TX_STOP_BIT_LEN_ADDR(x), m, v, HWIO_UART_TX_STOP_BIT_LEN_IN(x)) //col:674
HWIO_UART_TX_STOP_BIT_LEN_UART_TX_STOP_BIT_LEN_BMSK = 0xffffff //col:676
HWIO_UART_TX_STOP_BIT_LEN_UART_TX_STOP_BIT_LEN_SHFT = 0x0 //col:677
HWIO_UART_TX_TRANS_LEN_ADDR(x) = ((x) + 0x00000170) //col:679
HWIO_UART_TX_TRANS_LEN_OFFS =    (0x00000170) //col:680
HWIO_UART_TX_TRANS_LEN_RMSK =    0xffffff //col:681
HWIO_UART_TX_TRANS_LEN_IN(x) = in_dword_masked(HWIO_UART_TX_TRANS_LEN_ADDR(x), HWIO_UART_TX_TRANS_LEN_RMSK) //col:682
HWIO_UART_TX_TRANS_LEN_INM(x, m) = in_dword_masked(HWIO_UART_TX_TRANS_LEN_ADDR(x), m) //col:684
HWIO_UART_TX_TRANS_LEN_OUT(x, v) = out_dword(HWIO_UART_TX_TRANS_LEN_ADDR(x), v) //col:686
HWIO_UART_TX_TRANS_LEN_OUTM(x, m, v) = out_dword_masked_ns(HWIO_UART_TX_TRANS_LEN_ADDR(x), m, v, HWIO_UART_TX_TRANS_LEN_IN(x)) //col:688
HWIO_UART_TX_TRANS_LEN_UART_TX_TRANS_LEN_BMSK = 0xffffff //col:690
HWIO_UART_TX_TRANS_LEN_UART_TX_TRANS_LEN_SHFT = 0x0 //col:691
HWIO_UART_RX_TRANS_CFG_ADDR(x) = ((x) + 0x00000180) //col:693
HWIO_UART_RX_TRANS_CFG_OFFS =    (0x00000180) //col:694
HWIO_UART_RX_TRANS_CFG_RMSK =    0x3f //col:695
HWIO_UART_RX_TRANS_CFG_IN(x) = in_dword_masked(HWIO_UART_RX_TRANS_CFG_ADDR(x), HWIO_UART_RX_TRANS_CFG_RMSK) //col:696
HWIO_UART_RX_TRANS_CFG_INM(x, m) = in_dword_masked(HWIO_UART_RX_TRANS_CFG_ADDR(x), m) //col:698
HWIO_UART_RX_TRANS_CFG_OUT(x, v) = out_dword(HWIO_UART_RX_TRANS_CFG_ADDR(x), v) //col:700
HWIO_UART_RX_TRANS_CFG_OUTM(x, m, v) = out_dword_masked_ns(HWIO_UART_RX_TRANS_CFG_ADDR(x), m, v, HWIO_UART_RX_TRANS_CFG_IN(x)) //col:702
HWIO_UART_RX_TRANS_CFG_UART_NOT_USED_CFG3_BMSK =        0x20 //col:704
HWIO_UART_RX_TRANS_CFG_UART_NOT_USED_CFG3_SHFT =        0x5 //col:705
HWIO_UART_RX_TRANS_CFG_UART_NOT_USED_CFG2_BMSK =        0x10 //col:706
HWIO_UART_RX_TRANS_CFG_UART_NOT_USED_CFG2_SHFT =        0x4 //col:707
HWIO_UART_RX_TRANS_CFG_UART_PARITY_EN_BMSK =            0x8 //col:708
HWIO_UART_RX_TRANS_CFG_UART_PARITY_EN_SHFT =            0x3 //col:709
HWIO_UART_RX_TRANS_CFG_UART_RX_INSERT_STATUS_BIT_BMSK = 0x4 //col:710
HWIO_UART_RX_TRANS_CFG_UART_RX_INSERT_STATUS_BIT_SHFT = 0x2 //col:711
HWIO_UART_RX_TRANS_CFG_UART_NOT_USED_CFG1_BMSK =        0x2 //col:712
HWIO_UART_RX_TRANS_CFG_UART_NOT_USED_CFG1_SHFT =        0x1 //col:713
HWIO_UART_RX_TRANS_CFG_UART_NOT_USED_CFG0_BMSK =        0x1 //col:714
HWIO_UART_RX_TRANS_CFG_UART_NOT_USED_CFG0_SHFT =        0x0 //col:715
HWIO_UART_RX_WORD_LEN_ADDR(x) = ((x) + 0x0000018c) //col:717
HWIO_UART_RX_WORD_LEN_OFFS =    (0x0000018c) //col:718
HWIO_UART_RX_WORD_LEN_RMSK =    0x3ff //col:719
HWIO_UART_RX_WORD_LEN_IN(x) = in_dword_masked(HWIO_UART_RX_WORD_LEN_ADDR(x), HWIO_UART_RX_WORD_LEN_RMSK) //col:720
HWIO_UART_RX_WORD_LEN_INM(x, m) = in_dword_masked(HWIO_UART_RX_WORD_LEN_ADDR(x), m) //col:722
HWIO_UART_RX_WORD_LEN_OUT(x, v) = out_dword(HWIO_UART_RX_WORD_LEN_ADDR(x), v) //col:724
HWIO_UART_RX_WORD_LEN_OUTM(x, m, v) = out_dword_masked_ns(HWIO_UART_RX_WORD_LEN_ADDR(x), m, v, HWIO_UART_RX_WORD_LEN_IN(x)) //col:726
HWIO_UART_RX_WORD_LEN_UART_RX_WORD_LEN_BMSK = 0x3ff //col:728
HWIO_UART_RX_WORD_LEN_UART_RX_WORD_LEN_SHFT = 0x0 //col:729
HWIO_UART_RX_STALE_CNT_ADDR(x) = ((x) + 0x00000194) //col:731
HWIO_UART_RX_STALE_CNT_OFFS =    (0x00000194) //col:732
HWIO_UART_RX_STALE_CNT_RMSK =    0xffffff //col:733
HWIO_UART_RX_STALE_CNT_IN(x) = in_dword_masked(HWIO_UART_RX_STALE_CNT_ADDR(x), HWIO_UART_RX_STALE_CNT_RMSK) //col:734
HWIO_UART_RX_STALE_CNT_INM(x, m) = in_dword_masked(HWIO_UART_RX_STALE_CNT_ADDR(x), m) //col:736
HWIO_UART_RX_STALE_CNT_OUT(x, v) = out_dword(HWIO_UART_RX_STALE_CNT_ADDR(x), v) //col:738
HWIO_UART_RX_STALE_CNT_OUTM(x, m, v) = out_dword_masked_ns(HWIO_UART_RX_STALE_CNT_ADDR(x), m, v, HWIO_UART_RX_STALE_CNT_IN(x)) //col:740
HWIO_UART_RX_STALE_CNT_UART_RX_STALE_CNT_BMSK = 0xffffff //col:742
HWIO_UART_RX_STALE_CNT_UART_RX_STALE_CNT_SHFT = 0x0 //col:743
HWIO_UART_TX_PARITY_CFG_ADDR(x) = ((x) + 0x000001a4) //col:745
HWIO_UART_TX_PARITY_CFG_OFFS =    (0x000001a4) //col:746
HWIO_UART_TX_PARITY_CFG_RMSK =    0x1f //col:747
HWIO_UART_TX_PARITY_CFG_IN(x) = in_dword_masked(HWIO_UART_TX_PARITY_CFG_ADDR(x), HWIO_UART_TX_PARITY_CFG_RMSK) //col:748
HWIO_UART_TX_PARITY_CFG_INM(x, m) = in_dword_masked(HWIO_UART_TX_PARITY_CFG_ADDR(x), m) //col:750
HWIO_UART_TX_PARITY_CFG_OUT(x, v) = out_dword(HWIO_UART_TX_PARITY_CFG_ADDR(x), v) //col:752
HWIO_UART_TX_PARITY_CFG_OUTM(x, m, v) = out_dword_masked_ns(HWIO_UART_TX_PARITY_CFG_ADDR(x), m, v, HWIO_UART_TX_PARITY_CFG_IN(x)) //col:754
HWIO_UART_TX_PARITY_CFG_UART_NOT_USED_CFG1_BMSK = 0x10 //col:756
HWIO_UART_TX_PARITY_CFG_UART_NOT_USED_CFG1_SHFT = 0x4 //col:757
HWIO_UART_TX_PARITY_CFG_UART_NOT_USED_CFG0_BMSK = 0x8 //col:758
HWIO_UART_TX_PARITY_CFG_UART_NOT_USED_CFG0_SHFT = 0x3 //col:759
HWIO_UART_TX_PARITY_CFG_TX_PAR_MODE_BMSK =        0x6 //col:760
HWIO_UART_TX_PARITY_CFG_TX_PAR_MODE_SHFT =        0x1 //col:761
HWIO_UART_TX_PARITY_CFG_TX_PAR_CALC_EN_BMSK =     0x1 //col:762
HWIO_UART_TX_PARITY_CFG_TX_PAR_CALC_EN_SHFT =     0x0 //col:763
HWIO_UART_RX_PARITY_CFG_ADDR(x) = ((x) + 0x000001a8) //col:765
HWIO_UART_RX_PARITY_CFG_OFFS =    (0x000001a8) //col:766
HWIO_UART_RX_PARITY_CFG_RMSK =    0x1f //col:767
HWIO_UART_RX_PARITY_CFG_IN(x) = in_dword_masked(HWIO_UART_RX_PARITY_CFG_ADDR(x), HWIO_UART_RX_PARITY_CFG_RMSK) //col:768
HWIO_UART_RX_PARITY_CFG_INM(x, m) = in_dword_masked(HWIO_UART_RX_PARITY_CFG_ADDR(x), m) //col:770
HWIO_UART_RX_PARITY_CFG_OUT(x, v) = out_dword(HWIO_UART_RX_PARITY_CFG_ADDR(x), v) //col:772
HWIO_UART_RX_PARITY_CFG_OUTM(x, m, v) = out_dword_masked_ns(HWIO_UART_RX_PARITY_CFG_ADDR(x), m, v, HWIO_UART_RX_PARITY_CFG_IN(x)) //col:774
HWIO_UART_RX_PARITY_CFG_UART_NOT_USED_CFG1_BMSK = 0x10 //col:776
HWIO_UART_RX_PARITY_CFG_UART_NOT_USED_CFG1_SHFT = 0x4 //col:777
HWIO_UART_RX_PARITY_CFG_UART_NOT_USED_CFG0_BMSK = 0x8 //col:778
HWIO_UART_RX_PARITY_CFG_UART_NOT_USED_CFG0_SHFT = 0x3 //col:779
HWIO_UART_RX_PARITY_CFG_RX_PAR_MODE_BMSK =        0x6 //col:780
HWIO_UART_RX_PARITY_CFG_RX_PAR_MODE_SHFT =        0x1 //col:781
HWIO_UART_RX_PARITY_CFG_RX_PAR_CALC_EN_BMSK =     0x1 //col:782
HWIO_UART_RX_PARITY_CFG_RX_PAR_CALC_EN_SHFT =     0x0 //col:783
HWIO_GENI_DMA_MODE_EN_ADDR(x) = ((x) + 0x00000158) //col:785
HWIO_GENI_DMA_MODE_EN_OFFS =    (0x00000158) //col:786
HWIO_GENI_DMA_MODE_EN_RMSK =    0x1 //col:787
HWIO_GENI_DMA_MODE_EN_IN(x) = in_dword_masked(HWIO_GENI_DMA_MODE_EN_ADDR(x), HWIO_GENI_DMA_MODE_EN_RMSK) //col:788
HWIO_GENI_DMA_MODE_EN_INM(x, m) = in_dword_masked(HWIO_GENI_DMA_MODE_EN_ADDR(x), m) //col:790
HWIO_GENI_DMA_MODE_EN_OUT(x, v) = out_dword(HWIO_GENI_DMA_MODE_EN_ADDR(x), v) //col:792
HWIO_GENI_DMA_MODE_EN_OUTM(x, m, v) = out_dword_masked_ns(HWIO_GENI_DMA_MODE_EN_ADDR(x), m, v, HWIO_GENI_DMA_MODE_EN_IN(x)) //col:794
HWIO_GENI_DMA_MODE_EN_GENI_DMA_MODE_EN_BMSK = 0x1 //col:796
HWIO_GENI_DMA_MODE_EN_GENI_DMA_MODE_EN_SHFT = 0x0 //col:797
HWIO_SE_IRQ_EN_ADDR(x) = ((x) + 0x0000021c) //col:799
HWIO_SE_IRQ_EN_OFFS =    (0x0000021c) //col:800
HWIO_SE_IRQ_EN_RMSK =    0xf //col:801
HWIO_SE_IRQ_EN_IN(x) = in_dword_masked(HWIO_SE_IRQ_EN_ADDR(x), HWIO_SE_IRQ_EN_RMSK) //col:802
HWIO_SE_IRQ_EN_INM(x, m) = in_dword_masked(HWIO_SE_IRQ_EN_ADDR(x), m) //col:804
HWIO_SE_IRQ_EN_OUT(x, v) = out_dword(HWIO_SE_IRQ_EN_ADDR(x), v) //col:806
HWIO_SE_IRQ_EN_OUTM(x, m, v) = out_dword_masked_ns(HWIO_SE_IRQ_EN_ADDR(x), m, v, HWIO_SE_IRQ_EN_IN(x)) //col:808
HWIO_SE_IRQ_EN_GENI_S_IRQ_EN_BMSK = 0x8 //col:810
HWIO_SE_IRQ_EN_GENI_S_IRQ_EN_SHFT = 0x3 //col:811
HWIO_SE_IRQ_EN_GENI_M_IRQ_EN_BMSK = 0x4 //col:812
HWIO_SE_IRQ_EN_GENI_M_IRQ_EN_SHFT = 0x2 //col:813
HWIO_SE_IRQ_EN_DMA_TX_IRQ_EN_BMSK = 0x2 //col:814
HWIO_SE_IRQ_EN_DMA_TX_IRQ_EN_SHFT = 0x1 //col:815
HWIO_SE_IRQ_EN_DMA_RX_IRQ_EN_BMSK = 0x1 //col:816
HWIO_SE_IRQ_EN_DMA_RX_IRQ_EN_SHFT = 0x0 //col:817
HWIO_SE_HW_PARAM_0_ADDR(x) = ((x) + 0x00000224) //col:819
HWIO_SE_HW_PARAM_0_OFFS =    (0x00000224) //col:820
HWIO_SE_HW_PARAM_0_RMSK =    0x3f3f79ff //col:821
HWIO_SE_HW_PARAM_0_IN(x) = in_dword_masked(HWIO_SE_HW_PARAM_0_ADDR(x), HWIO_SE_HW_PARAM_0_RMSK) //col:822
HWIO_SE_HW_PARAM_0_INM(x, m) = in_dword_masked(HWIO_SE_HW_PARAM_0_ADDR(x), m) //col:824
HWIO_SE_HW_PARAM_0_TX_FIFO_WIDTH_BMSK =       0x3f000000 //col:826
HWIO_SE_HW_PARAM_0_TX_FIFO_WIDTH_SHFT =       0x18 //col:827
HWIO_SE_HW_PARAM_0_TX_FIFO_DEPTH_BMSK =       0x3f0000 //col:828
HWIO_SE_HW_PARAM_0_TX_FIFO_DEPTH_SHFT =       0x10 //col:829
HWIO_SE_HW_PARAM_0_TX_ASYNC_FIFO_DEPTH_BMSK = 0x7000 //col:830
HWIO_SE_HW_PARAM_0_TX_ASYNC_FIFO_DEPTH_SHFT = 0xc //col:831
HWIO_SE_HW_PARAM_0_TX_FIFO_EN_BMSK =          0x800 //col:832
HWIO_SE_HW_PARAM_0_TX_FIFO_EN_SHFT =          0xb //col:833
HWIO_SE_HW_PARAM_0_GEN_I3C_BMSK =             0x100 //col:834
HWIO_SE_HW_PARAM_0_GEN_I3C_SHFT =             0x8 //col:835
HWIO_SE_HW_PARAM_0_GEN_PROG_ROM_BMSK =        0x80 //col:836
HWIO_SE_HW_PARAM_0_GEN_PROG_ROM_SHFT =        0x7 //col:837
HWIO_SE_HW_PARAM_0_GEN_SCND_SEQUENCER_BMSK =  0x40 //col:838
HWIO_SE_HW_PARAM_0_GEN_SCND_SEQUENCER_SHFT =  0x6 //col:839
HWIO_SE_HW_PARAM_0_AHB_M_ADDR_W_BMSK =        0x3f //col:840
HWIO_SE_HW_PARAM_0_AHB_M_ADDR_W_SHFT =        0x0 //col:841
HWIO_SE_HW_PARAM_1_ADDR(x) = ((x) + 0x00000228) //col:843
HWIO_SE_HW_PARAM_1_OFFS =    (0x00000228) //col:844
HWIO_SE_HW_PARAM_1_RMSK =    0x3f3f7fff //col:845
HWIO_SE_HW_PARAM_1_IN(x) = in_dword_masked(HWIO_SE_HW_PARAM_1_ADDR(x), HWIO_SE_HW_PARAM_1_RMSK) //col:846
HWIO_SE_HW_PARAM_1_INM(x, m) = in_dword_masked(HWIO_SE_HW_PARAM_1_ADDR(x), m) //col:848
HWIO_SE_HW_PARAM_1_RX_FIFO_WIDTH_BMSK =        0x3f000000 //col:850
HWIO_SE_HW_PARAM_1_RX_FIFO_WIDTH_SHFT =        0x18 //col:851
HWIO_SE_HW_PARAM_1_RX_FIFO_DEPTH_BMSK =        0x3f0000 //col:852
HWIO_SE_HW_PARAM_1_RX_FIFO_DEPTH_SHFT =        0x10 //col:853
HWIO_SE_HW_PARAM_1_RX_ASYNC_FIFO_DEPTH_BMSK =  0x7000 //col:854
HWIO_SE_HW_PARAM_1_RX_ASYNC_FIFO_DEPTH_SHFT =  0xc //col:855
HWIO_SE_HW_PARAM_1_RX_FIFO_EN_BMSK =           0x800 //col:856
HWIO_SE_HW_PARAM_1_RX_FIFO_EN_SHFT =           0xb //col:857
HWIO_SE_HW_PARAM_1_PROG_RAM_MEM_TYPE_BMSK =    0x600 //col:858
HWIO_SE_HW_PARAM_1_PROG_RAM_MEM_TYPE_SHFT =    0x9 //col:859
HWIO_SE_HW_PARAM_1_PROG_REG_ARRAY_DEPTH_BMSK = 0x1ff //col:860
HWIO_SE_HW_PARAM_1_PROG_REG_ARRAY_DEPTH_SHFT = 0x0 //col:861
HWIO_DMA_GENERAL_CFG_ADDR(x) = ((x) + 0x00000230) //col:863
HWIO_DMA_GENERAL_CFG_OFFS =    (0x00000230) //col:864
HWIO_DMA_GENERAL_CFG_RMSK =    0x1ff //col:865
HWIO_DMA_GENERAL_CFG_IN(x) = in_dword_masked(HWIO_DMA_GENERAL_CFG_ADDR(x), HWIO_DMA_GENERAL_CFG_RMSK) //col:866
HWIO_DMA_GENERAL_CFG_INM(x, m) = in_dword_masked(HWIO_DMA_GENERAL_CFG_ADDR(x), m) //col:868
HWIO_DMA_GENERAL_CFG_OUT(x, v) = out_dword(HWIO_DMA_GENERAL_CFG_ADDR(x), v) //col:870
HWIO_DMA_GENERAL_CFG_OUTM(x, m, v) = out_dword_masked_ns(HWIO_DMA_GENERAL_CFG_ADDR(x), m, v, HWIO_DMA_GENERAL_CFG_IN(x)) //col:872
HWIO_DMA_GENERAL_CFG_RX_DMA_IRQ_DELAY_BMSK =       0x1c0 //col:874
HWIO_DMA_GENERAL_CFG_RX_DMA_IRQ_DELAY_SHFT =       0x6 //col:875
HWIO_DMA_GENERAL_CFG_TX_DMA_ZERO_PADDING_EN_BMSK = 0x20 //col:876
HWIO_DMA_GENERAL_CFG_TX_DMA_ZERO_PADDING_EN_SHFT = 0x5 //col:877
HWIO_DMA_GENERAL_CFG_AHB_SEC_SLV_CLK_CGC_ON_BMSK = 0x8 //col:878
HWIO_DMA_GENERAL_CFG_AHB_SEC_SLV_CLK_CGC_ON_SHFT = 0x3 //col:879
HWIO_DMA_GENERAL_CFG_DMA_AHB_SLV_CLK_CGC_ON_BMSK = 0x4 //col:880
HWIO_DMA_GENERAL_CFG_DMA_AHB_SLV_CLK_CGC_ON_SHFT = 0x2 //col:881
HWIO_DMA_GENERAL_CFG_DMA_TX_CLK_CGC_ON_BMSK =      0x2 //col:882
HWIO_DMA_GENERAL_CFG_DMA_TX_CLK_CGC_ON_SHFT =      0x1 //col:883
HWIO_DMA_GENERAL_CFG_DMA_RX_CLK_CGC_ON_BMSK =      0x1 //col:884
HWIO_DMA_GENERAL_CFG_DMA_RX_CLK_CGC_ON_SHFT =      0x0 //col:885
HWIO_SE_GSI_EVENT_EN_ADDR(x) = ((x) + 0x00000218) //col:887
HWIO_SE_GSI_EVENT_EN_OFFS =    (0x00000218) //col:888
HWIO_SE_GSI_EVENT_EN_RMSK =    0xf //col:889
HWIO_SE_GSI_EVENT_EN_IN(x) = in_dword_masked(HWIO_SE_GSI_EVENT_EN_ADDR(x), HWIO_SE_GSI_EVENT_EN_RMSK) //col:890
HWIO_SE_GSI_EVENT_EN_INM(x, m) = in_dword_masked(HWIO_SE_GSI_EVENT_EN_ADDR(x), m) //col:892
HWIO_SE_GSI_EVENT_EN_OUT(x, v) = out_dword(HWIO_SE_GSI_EVENT_EN_ADDR(x), v) //col:894
HWIO_SE_GSI_EVENT_EN_OUTM(x, m, v) = out_dword_masked_ns(HWIO_SE_GSI_EVENT_EN_ADDR(x), m, v, HWIO_SE_GSI_EVENT_EN_IN(x)) //col:896
HWIO_SE_GSI_EVENT_EN_GENI_S_EVENT_EN_BMSK = 0x8 //col:898
HWIO_SE_GSI_EVENT_EN_GENI_S_EVENT_EN_SHFT = 0x3 //col:899
HWIO_SE_GSI_EVENT_EN_GENI_M_EVENT_EN_BMSK = 0x4 //col:900
HWIO_SE_GSI_EVENT_EN_GENI_M_EVENT_EN_SHFT = 0x2 //col:901
HWIO_SE_GSI_EVENT_EN_DMA_TX_EVENT_EN_BMSK = 0x2 //col:902
HWIO_SE_GSI_EVENT_EN_DMA_TX_EVENT_EN_SHFT = 0x1 //col:903
HWIO_SE_GSI_EVENT_EN_DMA_RX_EVENT_EN_BMSK = 0x1 //col:904
HWIO_QUPV3_SE_AHB_M_CFG_ADDR(x) = ((x) + 0x00000118) //col:906
HWIO_QUPV3_SE_AHB_M_CFG_OFFS =    (0x00000118) //col:907
HWIO_QUPV3_SE_AHB_M_CFG_RMSK =    0x1 //col:908
HWIO_QUPV3_SE_AHB_M_CFG_IN(x) = in_dword_masked(HWIO_QUPV3_SE_AHB_M_CFG_ADDR(x), HWIO_QUPV3_SE_AHB_M_CFG_RMSK) //col:909
HWIO_QUPV3_SE_AHB_M_CFG_INM(x, m) = in_dword_masked(HWIO_QUPV3_SE_AHB_M_CFG_ADDR(x), m) //col:911
HWIO_QUPV3_SE_AHB_M_CFG_OUT(x, v) = out_dword(HWIO_QUPV3_SE_AHB_M_CFG_ADDR(x), v) //col:913
HWIO_QUPV3_SE_AHB_M_CFG_OUTM(x, m, v) = out_dword_masked_ns(HWIO_QUPV3_SE_AHB_M_CFG_ADDR(x), m, v, HWIO_QUPV3_SE_AHB_M_CFG_IN(x)) //col:915
HWIO_QUPV3_SE_AHB_M_CFG_AHB_M_CLK_CGC_ON_BMSK = 0x1 //col:917
HWIO_QUPV3_SE_AHB_M_CFG_AHB_M_CLK_CGC_ON_SHFT = 0x0 //col:918
MAX_RX_FIFO_SIZE = 128 //col:920
MAX_RETRIES =      0x100000 //col:921
UART_DM_READ_REG(addr, offset) = UartHardwareAccess.ReadRegister32((ULONG *)((PUCHAR)addr + offset)) //col:925
UART_DM_WRITE_REG(addr, offset, val) = UartHardwareAccess.WriteRegister32((ULONG *)((PUCHAR)addr + offset), val) //col:928
)
type (
Sdm845 interface{
Copyright ()(ok bool)//col:942
SDM845SetBaud()(ok bool)//col:1045
SDM845InitializePort()(ok bool)//col:1094
SDM845SetBaud()(ok bool)//col:1184
SDM845GetByte()(ok bool)//col:1300
SDM845PutByte()(ok bool)//col:1360
SDM845RxReady()(ok bool)//col:1437
}

)
func NewSdm845() { return & sdm845{} }
func (s *sdm845)Copyright ()(ok bool){//col:942
return true
}

func (s *sdm845)SDM845SetBaud()(ok bool){//col:1045
return true
}

func (s *sdm845)SDM845InitializePort()(ok bool){//col:1094
return true
}

func (s *sdm845)SDM845SetBaud()(ok bool){//col:1184
return true
}

func (s *sdm845)SDM845GetByte()(ok bool){//col:1300
return true
}

func (s *sdm845)SDM845PutByte()(ok bool){//col:1360
return true
}

func (s *sdm845)SDM845RxReady()(ok bool){//col:1437
return true
}

