本周复习完了数电，开始了概率论的复习

其他就是各种实验报告...

# 第一章

## 数制转换

## BCD编码

## 原反补码

**原码：最高位作为符号位,正数为0,负数为1**

**反码：正数的反码与其原码相同，负数的反码符号位不变，其他求反**

**补码：正数的补码与其原码相同，负数的补码符合为不变，其他求反，最后加1（也就是反码加1）**

==正数的原反补码都相同==

### 第一章练习题

![image-20231128195707678](https://raw.githubusercontent.com/123prprpr321/PictureR/main/Img/2023-12-03-e9f0ca-image-20231128195707678.png)

# 第二章

## 逻辑运算与逻辑门

## 规则与常用形式

## 卡诺图化简（必考）

### 卡诺图化简带有无关项的逻辑函数

### 第二章练习题

![image-20231128220732591](C:\Users\Pluto\AppData\Roaming\Typora\typora-user-images\image-20231128220732591.png)

![image-20231128223804424](C:\Users\Pluto\AppData\Roaming\Typora\typora-user-images\image-20231128223804424.png)

# 第三章

## 门电路（OC门电路）

# 第四章

## 编码器

## 译码器

## 数据选择器

## 加法器

**CO是进位输出 C I是低位输入**

## 数值比较器

## 竞争-冒险

## 第三章练习题

![image-20231130080527687](C:\Users\Pluto\AppData\Roaming\Typora\typora-user-images\image-20231130080527687.png)

![image-20231130080549898](C:\Users\Pluto\AppData\Roaming\Typora\typora-user-images\image-20231130080549898.png)

![image-20231130080612052](C:\Users\Pluto\AppData\Roaming\Typora\typora-user-images\image-20231130080612052.png)

# 第五章（触发器）

## 触发器的触发方式

![image-20231130200625618](C:\Users\Pluto\AppData\Roaming\Typora\typora-user-images\image-20231130200625618.png



## 触发器的逻辑功能

### RS触发器

RS触发器是电平触发

R S都为低电平有效，R为reset（置0），S为set（置1）

RS触发器拥有约束条件，即不能使RS同时有效，也就是同时为零

约束条件为R+S=1

![image-20231130201836112](C:\Users\Pluto\AppData\Roaming\Typora\typora-user-images\image-20231130201836112.png)

### D触发器

D触发器是边沿触发，高电平有效

D触发器只有一个数据输入端，CP为触发信号输入端，上升沿有效

D触发器很简单，只有一个输入D，输出则为当触发器被触发（上升沿信号）时，输出为D

![image-20231130202202928](C:\Users\Pluto\AppData\Roaming\Typora\typora-user-images\image-20231130202202928.png)

 ==异步复位端，异步复位端RD优先级最高，当其有效时，输出直接为零（优先级最高）==

### JK触发器

JK触发器是边沿触发，低电平有效

JK触发器两个数据输入端，一个触发信号输入端

J是Jeep的缩写，翻转，0变1,1变0

K是Keep的缩写，保持

**可以默认初始为零，然后J触发就是为1，置一，K触发就是保持，为零 （这个和原态没关系）**

但是与RS触发器不同的还有可以同时为零和同时为一

同时为零保持，同时为1翻转

![image-20231130203805385](https://raw.githubusercontent.com/123prprpr321/PictureR/main/Img/2023-12-03-8f03c8-image-20231130203805385.png)

### T触发器

T触发器为边沿触发，只有一个数据输入，一个触发信号输入

T触发器是由JK触发器演变而来的，只要让JK等于T即可

![image-20231130204301855](C:\Users\Pluto\AppData\Roaming\Typora\typora-user-images\image-20231130204301855.png)

## 存储器及其扩展

### 存储器容量

## 移位寄存器

## 第五章练习题

![image-20231130205920994](https://raw.githubusercontent.com/123prprpr321/PictureR/main/Img/2023-12-03-3a2046-image-20231130205920994.png)

![image-20231130205931276](C:\Users\Pluto\AppData\Roaming\Typora\typora-user-images\image-20231130205931276.png)

# 第六章

## 时序逻辑电路

## 同步和异步的区别

### 自启动特性

## 时序逻辑电路设计

## 集成计数器

## 第六章练习题![image-20231201231455430](C:\Users\Pluto\AppData\Roaming\Typora\typora-user-images\image-20231201231455430.png)

![image-20231201231505928](https://raw.githubusercontent.com/123prprpr321/PictureR/main/Img/2023-12-03-a17df2-image-20231201231505928.png)

![image-20231201231514281](https://raw.githubusercontent.com/123prprpr321/PictureR/main/Img/2023-12-03-b3a565-image-20231201231514281.png)

![image-20231201231523503](https://raw.githubusercontent.com/123prprpr321/PictureR/main/Img/2023-12-03-cfca25-image-20231201231523503.png)

![image-20231201233554882](https://raw.githubusercontent.com/123prprpr321/PictureR/main/Img/2023-12-03-779f01-image-20231201233554882.png)

![image-20231201233731856](https://raw.githubusercontent.com/123prprpr321/PictureR/main/Img/2023-12-03-85e201-image-20231201233731856.png)

## 计数器

集成计数器分析

先看计数器的模值为多少

比如四位二进制计数器，就是2^4，也就是从0->15->0

![image-20231202004817489](https://raw.githubusercontent.com/123prprpr321/PictureR/main/Img/2023-12-03-0fef82-image-20231202004817489.png)

数据输入，D

数据输出，Q

RCO 状态输出，输出进位标志，当计数器记满16个数时，返回初始状态0的时候，RCO输出1，否则都为0

P，T为计数控制端
CLK为时钟（触发信号端）

CLR非为异步清零端，一旦有效（输入零），Q0-Q3都为零 

LD非为同步置数端，一旦有效（输入零），Q等于D 

74161

![image-20231202005238890](https://raw.githubusercontent.com/123prprpr321/PictureR/main/Img/2023-12-03-6626bb-image-20231202005238890.png)

加1计数：当PT为1，然后控制端（异步清零和同步置数都无效为1），上升沿触发，则加一计数
同步：同步置数端LD非等于0有效

异步清零：只要CLR非等于0有效，其他不用

计数保持，P等于0，T等于1，控制端都为1无效

![image-20231202012110987](C:\Users\Pluto\AppData\Roaming\Typora\typora-user-images\image-20231202012110987.png)

利用异步清零得到计数器 LD非接1

![image-20231202012929618](https://raw.githubusercontent.com/123prprpr321/PictureR/main/Img/2023-12-03-666348-image-20231202012929618.png)

利用同步置数得到计数器 CLR非接1