Simulator report for division
Wed Apr 11 20:42:31 2007
Quartus II Version 6.1 Build 201 11/27/2006 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 10.0 us      ;
; Simulation Netlist Size     ; 376 nodes    ;
; Simulation Coverage         ;      68.43 % ;
; Total Number of Transitions ; 7395         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
; Device                      ; EP2C8Q208C8  ;
+-----------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                        ;
+--------------------------------------------------------------------------------------------+--------------+---------------+
; Option                                                                                     ; Setting      ; Default Value ;
+--------------------------------------------------------------------------------------------+--------------+---------------+
; Simulation mode                                                                            ; Timing       ; Timing        ;
; Start time                                                                                 ; 0 ns         ; 0 ns          ;
; Simulation results format                                                                  ; CVWF         ;               ;
; Vector input source                                                                        ; division.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; Off          ; On            ;
; Check outputs                                                                              ; Off          ; Off           ;
; Report simulation coverage                                                                 ; On           ; On            ;
; Display complete 1/0 value coverage report                                                 ; On           ; On            ;
; Display missing 1-value coverage report                                                    ; On           ; On            ;
; Display missing 0-value coverage report                                                    ; On           ; On            ;
; Detect setup and hold time violations                                                      ; Off          ; Off           ;
; Detect glitches                                                                            ; Off          ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off          ; Off           ;
; Generate Signal Activity File                                                              ; Off          ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off          ; Off           ;
; Group bus channels in simulation results                                                   ; Off          ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On           ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE   ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off          ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off          ;               ;
; Glitch Filtering                                                                           ; Off          ; Off           ;
+--------------------------------------------------------------------------------------------+--------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      68.43 % ;
; Total nodes checked                                 ; 376          ;
; Total output ports checked                          ; 415          ;
; Total output ports with complete 1/0-value coverage ; 284          ;
; Total output ports with no 1/0-value coverage       ; 111          ;
; Total output ports with no 1-value coverage         ; 111          ;
; Total output ports with no 0-value coverage         ; 131          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                              ;
+-----------------------------------+-----------------------------------+------------------+
; Node Name                         ; Output Port Name                  ; Output Port Type ;
+-----------------------------------+-----------------------------------+------------------+
; |division|Add1~104                ; |division|Add1~104                ; combout          ;
; |division|Add1~104                ; |division|Add1~105                ; cout             ;
; |division|Add1~106                ; |division|Add1~106                ; combout          ;
; |division|Add1~106                ; |division|Add1~107                ; cout             ;
; |division|Add1~108                ; |division|Add1~108                ; combout          ;
; |division|Add1~108                ; |division|Add1~109                ; cout             ;
; |division|Add1~110                ; |division|Add1~110                ; combout          ;
; |division|Add1~110                ; |division|Add1~111                ; cout             ;
; |division|Add1~112                ; |division|Add1~112                ; combout          ;
; |division|Add1~112                ; |division|Add1~113                ; cout             ;
; |division|Add1~114                ; |division|Add1~114                ; combout          ;
; |division|Add1~114                ; |division|Add1~115                ; cout             ;
; |division|Add1~116                ; |division|Add1~116                ; combout          ;
; |division|Add1~116                ; |division|Add1~117                ; cout             ;
; |division|Add1~118                ; |division|Add1~118                ; combout          ;
; |division|qr[90]                  ; |division|qr[90]                  ; regout           ;
; |division|qr[89]                  ; |division|qr[89]                  ; regout           ;
; |division|qr[88]                  ; |division|qr[88]                  ; regout           ;
; |division|qr[87]                  ; |division|qr[87]                  ; regout           ;
; |division|qr[86]                  ; |division|qr[86]                  ; regout           ;
; |division|qr[85]                  ; |division|qr[85]                  ; regout           ;
; |division|qr[84]                  ; |division|qr[84]                  ; regout           ;
; |division|qr[83]                  ; |division|qr[83]                  ; regout           ;
; |division|qr[82]                  ; |division|qr[82]                  ; regout           ;
; |division|qr[81]                  ; |division|qr[81]                  ; regout           ;
; |division|qr[80]                  ; |division|qr[80]                  ; regout           ;
; |division|qr[79]                  ; |division|qr[79]                  ; regout           ;
; |division|qr[78]                  ; |division|qr[78]                  ; regout           ;
; |division|qr[77]                  ; |division|qr[77]                  ; regout           ;
; |division|qr[76]                  ; |division|qr[76]                  ; regout           ;
; |division|qr[75]                  ; |division|qr[75]                  ; regout           ;
; |division|qr[74]                  ; |division|qr[74]                  ; regout           ;
; |division|qr[73]                  ; |division|qr[73]                  ; regout           ;
; |division|qr[72]                  ; |division|qr[72]                  ; regout           ;
; |division|qr[71]                  ; |division|qr[71]                  ; regout           ;
; |division|qr[70]                  ; |division|qr[70]                  ; regout           ;
; |division|qr[69]                  ; |division|qr[69]                  ; regout           ;
; |division|qr[68]                  ; |division|qr[68]                  ; regout           ;
; |division|qr[67]                  ; |division|qr[67]                  ; regout           ;
; |division|qr[66]                  ; |division|qr[66]                  ; regout           ;
; |division|qr[65]                  ; |division|qr[65]                  ; regout           ;
; |division|qr[64]                  ; |division|qr[64]                  ; regout           ;
; |division|Add0~408                ; |division|Add0~408                ; combout          ;
; |division|Add0~410                ; |division|Add0~410                ; combout          ;
; |division|Add0~412                ; |division|Add0~412                ; combout          ;
; |division|Add0~414                ; |division|Add0~414                ; combout          ;
; |division|Add0~416                ; |division|Add0~416                ; combout          ;
; |division|Add0~418                ; |division|Add0~418                ; combout          ;
; |division|Add0~420                ; |division|Add0~420                ; combout          ;
; |division|Add0~420                ; |division|Add0~421                ; cout             ;
; |division|Add0~422                ; |division|Add0~422                ; combout          ;
; |division|Add0~422                ; |division|Add0~423                ; cout             ;
; |division|Add0~424                ; |division|Add0~424                ; combout          ;
; |division|Add0~424                ; |division|Add0~425                ; cout             ;
; |division|Add0~426                ; |division|Add0~426                ; combout          ;
; |division|Add0~426                ; |division|Add0~427                ; cout             ;
; |division|Add0~428                ; |division|Add0~428                ; combout          ;
; |division|Add0~428                ; |division|Add0~429                ; cout             ;
; |division|Add0~430                ; |division|Add0~430                ; combout          ;
; |division|Add0~430                ; |division|Add0~431                ; cout             ;
; |division|Add0~432                ; |division|Add0~432                ; combout          ;
; |division|Add0~432                ; |division|Add0~433                ; cout             ;
; |division|Add0~434                ; |division|Add0~434                ; combout          ;
; |division|Add0~434                ; |division|Add0~435                ; cout             ;
; |division|Add0~436                ; |division|Add0~436                ; combout          ;
; |division|Add0~436                ; |division|Add0~437                ; cout             ;
; |division|Add0~438                ; |division|Add0~438                ; combout          ;
; |division|Add0~438                ; |division|Add0~439                ; cout             ;
; |division|Add0~440                ; |division|Add0~440                ; combout          ;
; |division|Add0~440                ; |division|Add0~441                ; cout             ;
; |division|Add0~442                ; |division|Add0~442                ; combout          ;
; |division|Add0~442                ; |division|Add0~443                ; cout             ;
; |division|Add0~444                ; |division|Add0~444                ; combout          ;
; |division|Add0~444                ; |division|Add0~445                ; cout             ;
; |division|Add0~446                ; |division|Add0~446                ; combout          ;
; |division|Add0~446                ; |division|Add0~447                ; cout             ;
; |division|Add0~448                ; |division|Add0~448                ; combout          ;
; |division|Add0~448                ; |division|Add0~449                ; cout             ;
; |division|Add0~450                ; |division|Add0~450                ; combout          ;
; |division|Add0~450                ; |division|Add0~451                ; cout             ;
; |division|Add0~452                ; |division|Add0~452                ; combout          ;
; |division|Add0~452                ; |division|Add0~453                ; cout             ;
; |division|Add0~454                ; |division|Add0~454                ; combout          ;
; |division|Add0~454                ; |division|Add0~455                ; cout             ;
; |division|Add0~456                ; |division|Add0~456                ; combout          ;
; |division|Add0~456                ; |division|Add0~457                ; cout             ;
; |division|Add0~458                ; |division|Add0~458                ; combout          ;
; |division|Add0~458                ; |division|Add0~459                ; cout             ;
; |division|Add0~460                ; |division|Add0~460                ; combout          ;
; |division|Add0~460                ; |division|Add0~461                ; cout             ;
; |division|Add0~462                ; |division|Add0~462                ; combout          ;
; |division|Add0~462                ; |division|Add0~463                ; cout             ;
; |division|Add0~464                ; |division|Add0~464                ; combout          ;
; |division|Add0~464                ; |division|Add0~465                ; cout             ;
; |division|Add0~466                ; |division|Add0~466                ; combout          ;
; |division|Add0~466                ; |division|Add0~467                ; cout             ;
; |division|Add0~468                ; |division|Add0~468                ; combout          ;
; |division|Add0~468                ; |division|Add0~469                ; cout             ;
; |division|Add0~470                ; |division|Add0~470                ; combout          ;
; |division|Add0~470                ; |division|Add0~471                ; cout             ;
; |division|Add0~472                ; |division|Add0~472                ; combout          ;
; |division|bits[6]                 ; |division|bits[6]                 ; regout           ;
; |division|WideNor0~39             ; |division|WideNor0~39             ; combout          ;
; |division|bits[5]                 ; |division|bits[5]                 ; regout           ;
; |division|bits[4]                 ; |division|bits[4]                 ; regout           ;
; |division|bits[3]                 ; |division|bits[3]                 ; regout           ;
; |division|bits[2]                 ; |division|bits[2]                 ; regout           ;
; |division|bits[1]                 ; |division|bits[1]                 ; regout           ;
; |division|bits[0]                 ; |division|bits[0]                 ; regout           ;
; |division|WideNor0~40             ; |division|WideNor0~40             ; combout          ;
; |division|WideNor0                ; |division|WideNor0                ; combout          ;
; |division|qr[12]                  ; |division|qr[12]                  ; regout           ;
; |division|qr[13]                  ; |division|qr[13]                  ; regout           ;
; |division|qr[14]                  ; |division|qr[14]                  ; regout           ;
; |division|qr[15]                  ; |division|qr[15]                  ; regout           ;
; |division|qr[16]                  ; |division|qr[16]                  ; regout           ;
; |division|qr[17]                  ; |division|qr[17]                  ; regout           ;
; |division|qr[18]                  ; |division|qr[18]                  ; regout           ;
; |division|qr[19]                  ; |division|qr[19]                  ; regout           ;
; |division|qr[20]                  ; |division|qr[20]                  ; regout           ;
; |division|qr[21]                  ; |division|qr[21]                  ; regout           ;
; |division|qr[22]                  ; |division|qr[22]                  ; regout           ;
; |division|qr[23]                  ; |division|qr[23]                  ; regout           ;
; |division|qr[24]                  ; |division|qr[24]                  ; regout           ;
; |division|qr[25]                  ; |division|qr[25]                  ; regout           ;
; |division|qr[26]                  ; |division|qr[26]                  ; regout           ;
; |division|qr[27]                  ; |division|qr[27]                  ; regout           ;
; |division|qr[28]                  ; |division|qr[28]                  ; regout           ;
; |division|bits~334                ; |division|bits~334                ; combout          ;
; |division|bits~335                ; |division|bits~335                ; combout          ;
; |division|bits~336                ; |division|bits~336                ; combout          ;
; |division|bits~337                ; |division|bits~337                ; combout          ;
; |division|bits~338                ; |division|bits~338                ; combout          ;
; |division|bits~339                ; |division|bits~339                ; combout          ;
; |division|bits~340                ; |division|bits~340                ; combout          ;
; |division|qr[11]                  ; |division|qr[11]                  ; regout           ;
; |division|qr~3938                 ; |division|qr~3938                 ; combout          ;
; |division|qr~3939                 ; |division|qr~3939                 ; combout          ;
; |division|qr~3940                 ; |division|qr~3940                 ; combout          ;
; |division|qr~3941                 ; |division|qr~3941                 ; combout          ;
; |division|qr~3942                 ; |division|qr~3942                 ; combout          ;
; |division|qr~3943                 ; |division|qr~3943                 ; combout          ;
; |division|qr~3944                 ; |division|qr~3944                 ; combout          ;
; |division|qr~3945                 ; |division|qr~3945                 ; combout          ;
; |division|qr~3946                 ; |division|qr~3946                 ; combout          ;
; |division|qr~3947                 ; |division|qr~3947                 ; combout          ;
; |division|qr~3948                 ; |division|qr~3948                 ; combout          ;
; |division|qr~3949                 ; |division|qr~3949                 ; combout          ;
; |division|qr~3950                 ; |division|qr~3950                 ; combout          ;
; |division|qr~3951                 ; |division|qr~3951                 ; combout          ;
; |division|qr~3952                 ; |division|qr~3952                 ; combout          ;
; |division|qr~3953                 ; |division|qr~3953                 ; combout          ;
; |division|qr~3954                 ; |division|qr~3954                 ; combout          ;
; |division|qr~3955                 ; |division|qr~3955                 ; combout          ;
; |division|qr[10]                  ; |division|qr[10]                  ; regout           ;
; |division|qr~3958                 ; |division|qr~3958                 ; combout          ;
; |division|qr[9]                   ; |division|qr[9]                   ; regout           ;
; |division|qr~3959                 ; |division|qr~3959                 ; combout          ;
; |division|qr[8]                   ; |division|qr[8]                   ; regout           ;
; |division|qr~3960                 ; |division|qr~3960                 ; combout          ;
; |division|qr[7]                   ; |division|qr[7]                   ; regout           ;
; |division|qr~3961                 ; |division|qr~3961                 ; combout          ;
; |division|qr[6]                   ; |division|qr[6]                   ; regout           ;
; |division|qr~3962                 ; |division|qr~3962                 ; combout          ;
; |division|qr[5]                   ; |division|qr[5]                   ; regout           ;
; |division|qr~3963                 ; |division|qr~3963                 ; combout          ;
; |division|qr[4]                   ; |division|qr[4]                   ; regout           ;
; |division|qr~3964                 ; |division|qr~3964                 ; combout          ;
; |division|qr[3]                   ; |division|qr[3]                   ; regout           ;
; |division|qr~3965                 ; |division|qr~3965                 ; combout          ;
; |division|qr[2]                   ; |division|qr[2]                   ; regout           ;
; |division|qr~3966                 ; |division|qr~3966                 ; combout          ;
; |division|qr[1]                   ; |division|qr[1]                   ; regout           ;
; |division|qr~3967                 ; |division|qr~3967                 ; combout          ;
; |division|qr[0]                   ; |division|qr[0]                   ; regout           ;
; |division|qr~3968                 ; |division|qr~3968                 ; combout          ;
; |division|qr[63]                  ; |division|qr[63]                  ; regout           ;
; |division|qr~3969                 ; |division|qr~3969                 ; combout          ;
; |division|qr~3970                 ; |division|qr~3970                 ; combout          ;
; |division|qr~3971                 ; |division|qr~3971                 ; combout          ;
; |division|qr~3972                 ; |division|qr~3972                 ; combout          ;
; |division|qr~3973                 ; |division|qr~3973                 ; combout          ;
; |division|qr~3974                 ; |division|qr~3974                 ; combout          ;
; |division|qr~3975                 ; |division|qr~3975                 ; combout          ;
; |division|qr~3976                 ; |division|qr~3976                 ; combout          ;
; |division|qr~3977                 ; |division|qr~3977                 ; combout          ;
; |division|qr~3978                 ; |division|qr~3978                 ; combout          ;
; |division|qr~3979                 ; |division|qr~3979                 ; combout          ;
; |division|qr~3980                 ; |division|qr~3980                 ; combout          ;
; |division|qr~3981                 ; |division|qr~3981                 ; combout          ;
; |division|qr~3982                 ; |division|qr~3982                 ; combout          ;
; |division|qr~3983                 ; |division|qr~3983                 ; combout          ;
; |division|qr~3984                 ; |division|qr~3984                 ; combout          ;
; |division|qr~3985                 ; |division|qr~3985                 ; combout          ;
; |division|qr~3986                 ; |division|qr~3986                 ; combout          ;
; |division|qr~3987                 ; |division|qr~3987                 ; combout          ;
; |division|qr~3988                 ; |division|qr~3988                 ; combout          ;
; |division|qr~3989                 ; |division|qr~3989                 ; combout          ;
; |division|qr~3990                 ; |division|qr~3990                 ; combout          ;
; |division|qr~3991                 ; |division|qr~3991                 ; combout          ;
; |division|qr~3992                 ; |division|qr~3992                 ; combout          ;
; |division|qr~3993                 ; |division|qr~3993                 ; combout          ;
; |division|qr~3994                 ; |division|qr~3994                 ; combout          ;
; |division|qr~3995                 ; |division|qr~3995                 ; combout          ;
; |division|qr~3996                 ; |division|qr~3996                 ; combout          ;
; |division|qr~3997                 ; |division|qr~3997                 ; combout          ;
; |division|qr~3998                 ; |division|qr~3998                 ; combout          ;
; |division|qr~3999                 ; |division|qr~3999                 ; combout          ;
; |division|qr~4000                 ; |division|qr~4000                 ; combout          ;
; |division|qr~4001                 ; |division|qr~4001                 ; combout          ;
; |division|qr[62]                  ; |division|qr[62]                  ; regout           ;
; |division|qr~4002                 ; |division|qr~4002                 ; combout          ;
; |division|qr[61]                  ; |division|qr[61]                  ; regout           ;
; |division|qr~4003                 ; |division|qr~4003                 ; combout          ;
; |division|qr[60]                  ; |division|qr[60]                  ; regout           ;
; |division|qr~4004                 ; |division|qr~4004                 ; combout          ;
; |division|qr[59]                  ; |division|qr[59]                  ; regout           ;
; |division|qr~4005                 ; |division|qr~4005                 ; combout          ;
; |division|qr[58]                  ; |division|qr[58]                  ; regout           ;
; |division|qr~4006                 ; |division|qr~4006                 ; combout          ;
; |division|qr[57]                  ; |division|qr[57]                  ; regout           ;
; |division|qr~4007                 ; |division|qr~4007                 ; combout          ;
; |division|qr[56]                  ; |division|qr[56]                  ; regout           ;
; |division|qr~4008                 ; |division|qr~4008                 ; combout          ;
; |division|qr[55]                  ; |division|qr[55]                  ; regout           ;
; |division|qr~4009                 ; |division|qr~4009                 ; combout          ;
; |division|qr[54]                  ; |division|qr[54]                  ; regout           ;
; |division|qr~4010                 ; |division|qr~4010                 ; combout          ;
; |division|qr[53]                  ; |division|qr[53]                  ; regout           ;
; |division|qr~4011                 ; |division|qr~4011                 ; combout          ;
; |division|qr[52]                  ; |division|qr[52]                  ; regout           ;
; |division|qr~4012                 ; |division|qr~4012                 ; combout          ;
; |division|qr[51]                  ; |division|qr[51]                  ; regout           ;
; |division|qr~4013                 ; |division|qr~4013                 ; combout          ;
; |division|qr[50]                  ; |division|qr[50]                  ; regout           ;
; |division|qr~4014                 ; |division|qr~4014                 ; combout          ;
; |division|qr[49]                  ; |division|qr[49]                  ; regout           ;
; |division|qr~4015                 ; |division|qr~4015                 ; combout          ;
; |division|qr[48]                  ; |division|qr[48]                  ; regout           ;
; |division|qr~4016                 ; |division|qr~4016                 ; combout          ;
; |division|qr[47]                  ; |division|qr[47]                  ; regout           ;
; |division|qr~4017                 ; |division|qr~4017                 ; combout          ;
; |division|qr[46]                  ; |division|qr[46]                  ; regout           ;
; |division|qr~4018                 ; |division|qr~4018                 ; combout          ;
; |division|qr[45]                  ; |division|qr[45]                  ; regout           ;
; |division|qr~4019                 ; |division|qr~4019                 ; combout          ;
; |division|qr[44]                  ; |division|qr[44]                  ; regout           ;
; |division|qr~4020                 ; |division|qr~4020                 ; combout          ;
; |division|qr[43]                  ; |division|qr[43]                  ; regout           ;
; |division|qr~4021                 ; |division|qr~4021                 ; combout          ;
; |division|qr[42]                  ; |division|qr[42]                  ; regout           ;
; |division|qr~4022                 ; |division|qr~4022                 ; combout          ;
; |division|qr[41]                  ; |division|qr[41]                  ; regout           ;
; |division|qr~4023                 ; |division|qr~4023                 ; combout          ;
; |division|qr[40]                  ; |division|qr[40]                  ; regout           ;
; |division|qr~4024                 ; |division|qr~4024                 ; combout          ;
; |division|qr[39]                  ; |division|qr[39]                  ; regout           ;
; |division|qr~4025                 ; |division|qr~4025                 ; combout          ;
; |division|qr[38]                  ; |division|qr[38]                  ; regout           ;
; |division|qr~4026                 ; |division|qr~4026                 ; combout          ;
; |division|qr[37]                  ; |division|qr[37]                  ; regout           ;
; |division|qr~4027                 ; |division|qr~4027                 ; combout          ;
; |division|qr[36]                  ; |division|qr[36]                  ; regout           ;
; |division|qr~4028                 ; |division|qr~4028                 ; combout          ;
; |division|qr~4029                 ; |division|qr~4029                 ; combout          ;
; |division|ready                   ; |division|ready                   ; padio            ;
; |division|clk                     ; |division|clk                     ; combout          ;
; |division|clk~clkctrl             ; |division|clk~clkctrl             ; outclk           ;
; |division|quotient[0]~reg0feeder  ; |division|quotient[0]~reg0feeder  ; combout          ;
; |division|quotient[1]~reg0feeder  ; |division|quotient[1]~reg0feeder  ; combout          ;
; |division|quotient[2]~reg0feeder  ; |division|quotient[2]~reg0feeder  ; combout          ;
; |division|quotient[3]~reg0feeder  ; |division|quotient[3]~reg0feeder  ; combout          ;
; |division|quotient[4]~reg0feeder  ; |division|quotient[4]~reg0feeder  ; combout          ;
; |division|quotient[5]~reg0feeder  ; |division|quotient[5]~reg0feeder  ; combout          ;
; |division|quotient[6]~reg0feeder  ; |division|quotient[6]~reg0feeder  ; combout          ;
; |division|quotient[7]~reg0feeder  ; |division|quotient[7]~reg0feeder  ; combout          ;
; |division|quotient[8]~reg0feeder  ; |division|quotient[8]~reg0feeder  ; combout          ;
; |division|quotient[9]~reg0feeder  ; |division|quotient[9]~reg0feeder  ; combout          ;
; |division|quotient[10]~reg0feeder ; |division|quotient[10]~reg0feeder ; combout          ;
; |division|quotient[11]~reg0feeder ; |division|quotient[11]~reg0feeder ; combout          ;
; |division|quotient[12]~reg0feeder ; |division|quotient[12]~reg0feeder ; combout          ;
; |division|quotient[13]~reg0feeder ; |division|quotient[13]~reg0feeder ; combout          ;
; |division|quotient[14]~reg0feeder ; |division|quotient[14]~reg0feeder ; combout          ;
; |division|quotient[15]~reg0feeder ; |division|quotient[15]~reg0feeder ; combout          ;
+-----------------------------------+-----------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                 ;
+-----------------------------------+-----------------------------------+------------------+
; Node Name                         ; Output Port Name                  ; Output Port Type ;
+-----------------------------------+-----------------------------------+------------------+
; |division|qr[95]                  ; |division|qr[95]                  ; regout           ;
; |division|qr[94]                  ; |division|qr[94]                  ; regout           ;
; |division|qr[93]                  ; |division|qr[93]                  ; regout           ;
; |division|qr[92]                  ; |division|qr[92]                  ; regout           ;
; |division|qr[91]                  ; |division|qr[91]                  ; regout           ;
; |division|Add0~408                ; |division|Add0~409                ; cout             ;
; |division|Add0~410                ; |division|Add0~411                ; cout             ;
; |division|Add0~412                ; |division|Add0~413                ; cout             ;
; |division|Add0~414                ; |division|Add0~415                ; cout             ;
; |division|Add0~416                ; |division|Add0~417                ; cout             ;
; |division|Add0~418                ; |division|Add0~419                ; cout             ;
; |division|quotient[0]~reg0        ; |division|quotient[0]~reg0        ; regout           ;
; |division|quotient[2]~reg0        ; |division|quotient[2]~reg0        ; regout           ;
; |division|quotient[8]~reg0        ; |division|quotient[8]~reg0        ; regout           ;
; |division|quotient[9]~reg0        ; |division|quotient[9]~reg0        ; regout           ;
; |division|quotient[10]~reg0       ; |division|quotient[10]~reg0       ; regout           ;
; |division|quotient[11]~reg0       ; |division|quotient[11]~reg0       ; regout           ;
; |division|quotient[13]~reg0       ; |division|quotient[13]~reg0       ; regout           ;
; |division|quotient[17]~reg0       ; |division|quotient[17]~reg0       ; regout           ;
; |division|quotient[18]~reg0       ; |division|quotient[18]~reg0       ; regout           ;
; |division|quotient[19]~reg0       ; |division|quotient[19]~reg0       ; regout           ;
; |division|bits[7]                 ; |division|bits[7]                 ; regout           ;
; |division|qr[29]                  ; |division|qr[29]                  ; regout           ;
; |division|qr[30]                  ; |division|qr[30]                  ; regout           ;
; |division|qr[31]                  ; |division|qr[31]                  ; regout           ;
; |division|qr~3956                 ; |division|qr~3956                 ; combout          ;
; |division|qr~3957                 ; |division|qr~3957                 ; combout          ;
; |division|qr[35]                  ; |division|qr[35]                  ; regout           ;
; |division|qr[34]                  ; |division|qr[34]                  ; regout           ;
; |division|qr~4030                 ; |division|qr~4030                 ; combout          ;
; |division|qr[33]                  ; |division|qr[33]                  ; regout           ;
; |division|qr~4031                 ; |division|qr~4031                 ; combout          ;
; |division|qr[32]                  ; |division|qr[32]                  ; regout           ;
; |division|qr~4032                 ; |division|qr~4032                 ; combout          ;
; |division|qr~4033                 ; |division|qr~4033                 ; combout          ;
; |division|quotient[0]             ; |division|quotient[0]             ; padio            ;
; |division|quotient[2]             ; |division|quotient[2]             ; padio            ;
; |division|quotient[8]             ; |division|quotient[8]             ; padio            ;
; |division|quotient[9]             ; |division|quotient[9]             ; padio            ;
; |division|quotient[10]            ; |division|quotient[10]            ; padio            ;
; |division|quotient[11]            ; |division|quotient[11]            ; padio            ;
; |division|quotient[13]            ; |division|quotient[13]            ; padio            ;
; |division|quotient[17]            ; |division|quotient[17]            ; padio            ;
; |division|quotient[18]            ; |division|quotient[18]            ; padio            ;
; |division|quotient[19]            ; |division|quotient[19]            ; padio            ;
; |division|divider[31]             ; |division|divider[31]             ; combout          ;
; |division|divider[30]             ; |division|divider[30]             ; combout          ;
; |division|divider[29]             ; |division|divider[29]             ; combout          ;
; |division|divider[28]             ; |division|divider[28]             ; combout          ;
; |division|divider[27]             ; |division|divider[27]             ; combout          ;
; |division|divider[26]             ; |division|divider[26]             ; combout          ;
; |division|divider[25]             ; |division|divider[25]             ; combout          ;
; |division|divider[24]             ; |division|divider[24]             ; combout          ;
; |division|divider[23]             ; |division|divider[23]             ; combout          ;
; |division|divider[22]             ; |division|divider[22]             ; combout          ;
; |division|divider[21]             ; |division|divider[21]             ; combout          ;
; |division|divider[20]             ; |division|divider[20]             ; combout          ;
; |division|divider[19]             ; |division|divider[19]             ; combout          ;
; |division|divider[18]             ; |division|divider[18]             ; combout          ;
; |division|divider[17]             ; |division|divider[17]             ; combout          ;
; |division|divider[16]             ; |division|divider[16]             ; combout          ;
; |division|divider[15]             ; |division|divider[15]             ; combout          ;
; |division|divider[14]             ; |division|divider[14]             ; combout          ;
; |division|divider[13]             ; |division|divider[13]             ; combout          ;
; |division|divider[12]             ; |division|divider[12]             ; combout          ;
; |division|divider[11]             ; |division|divider[11]             ; combout          ;
; |division|divider[10]             ; |division|divider[10]             ; combout          ;
; |division|divider[9]              ; |division|divider[9]              ; combout          ;
; |division|divider[8]              ; |division|divider[8]              ; combout          ;
; |division|divider[7]              ; |division|divider[7]              ; combout          ;
; |division|divider[6]              ; |division|divider[6]              ; combout          ;
; |division|divider[5]              ; |division|divider[5]              ; combout          ;
; |division|divider[4]              ; |division|divider[4]              ; combout          ;
; |division|divider[3]              ; |division|divider[3]              ; combout          ;
; |division|divider[2]              ; |division|divider[2]              ; combout          ;
; |division|divider[1]              ; |division|divider[1]              ; combout          ;
; |division|divider[0]              ; |division|divider[0]              ; combout          ;
; |division|dividend[31]            ; |division|dividend[31]            ; combout          ;
; |division|dividend[30]            ; |division|dividend[30]            ; combout          ;
; |division|dividend[29]            ; |division|dividend[29]            ; combout          ;
; |division|dividend[28]            ; |division|dividend[28]            ; combout          ;
; |division|dividend[27]            ; |division|dividend[27]            ; combout          ;
; |division|dividend[26]            ; |division|dividend[26]            ; combout          ;
; |division|dividend[25]            ; |division|dividend[25]            ; combout          ;
; |division|dividend[24]            ; |division|dividend[24]            ; combout          ;
; |division|dividend[23]            ; |division|dividend[23]            ; combout          ;
; |division|dividend[22]            ; |division|dividend[22]            ; combout          ;
; |division|dividend[21]            ; |division|dividend[21]            ; combout          ;
; |division|dividend[20]            ; |division|dividend[20]            ; combout          ;
; |division|dividend[19]            ; |division|dividend[19]            ; combout          ;
; |division|dividend[18]            ; |division|dividend[18]            ; combout          ;
; |division|dividend[17]            ; |division|dividend[17]            ; combout          ;
; |division|dividend[16]            ; |division|dividend[16]            ; combout          ;
; |division|dividend[15]            ; |division|dividend[15]            ; combout          ;
; |division|dividend[14]            ; |division|dividend[14]            ; combout          ;
; |division|dividend[13]            ; |division|dividend[13]            ; combout          ;
; |division|dividend[12]            ; |division|dividend[12]            ; combout          ;
; |division|dividend[11]            ; |division|dividend[11]            ; combout          ;
; |division|dividend[10]            ; |division|dividend[10]            ; combout          ;
; |division|dividend[9]             ; |division|dividend[9]             ; combout          ;
; |division|dividend[8]             ; |division|dividend[8]             ; combout          ;
; |division|dividend[7]             ; |division|dividend[7]             ; combout          ;
; |division|dividend[6]             ; |division|dividend[6]             ; combout          ;
; |division|dividend[5]             ; |division|dividend[5]             ; combout          ;
; |division|dividend[4]             ; |division|dividend[4]             ; combout          ;
; |division|dividend[3]             ; |division|dividend[3]             ; combout          ;
; |division|dividend[2]             ; |division|dividend[2]             ; combout          ;
; |division|dividend[1]             ; |division|dividend[1]             ; combout          ;
; |division|dividend[0]             ; |division|dividend[0]             ; combout          ;
; |division|quotient[18]~reg0feeder ; |division|quotient[18]~reg0feeder ; combout          ;
; |division|quotient[19]~reg0feeder ; |division|quotient[19]~reg0feeder ; combout          ;
+-----------------------------------+-----------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                 ;
+-----------------------------------+-----------------------------------+------------------+
; Node Name                         ; Output Port Name                  ; Output Port Type ;
+-----------------------------------+-----------------------------------+------------------+
; |division|qr[95]                  ; |division|qr[95]                  ; regout           ;
; |division|qr[94]                  ; |division|qr[94]                  ; regout           ;
; |division|qr[93]                  ; |division|qr[93]                  ; regout           ;
; |division|qr[92]                  ; |division|qr[92]                  ; regout           ;
; |division|qr[91]                  ; |division|qr[91]                  ; regout           ;
; |division|Add0~408                ; |division|Add0~409                ; cout             ;
; |division|Add0~410                ; |division|Add0~411                ; cout             ;
; |division|Add0~412                ; |division|Add0~413                ; cout             ;
; |division|Add0~414                ; |division|Add0~415                ; cout             ;
; |division|Add0~416                ; |division|Add0~417                ; cout             ;
; |division|Add0~418                ; |division|Add0~419                ; cout             ;
; |division|quotient[0]~reg0        ; |division|quotient[0]~reg0        ; regout           ;
; |division|quotient[1]~reg0        ; |division|quotient[1]~reg0        ; regout           ;
; |division|quotient[2]~reg0        ; |division|quotient[2]~reg0        ; regout           ;
; |division|quotient[3]~reg0        ; |division|quotient[3]~reg0        ; regout           ;
; |division|quotient[4]~reg0        ; |division|quotient[4]~reg0        ; regout           ;
; |division|quotient[5]~reg0        ; |division|quotient[5]~reg0        ; regout           ;
; |division|quotient[6]~reg0        ; |division|quotient[6]~reg0        ; regout           ;
; |division|quotient[7]~reg0        ; |division|quotient[7]~reg0        ; regout           ;
; |division|quotient[8]~reg0        ; |division|quotient[8]~reg0        ; regout           ;
; |division|quotient[9]~reg0        ; |division|quotient[9]~reg0        ; regout           ;
; |division|quotient[10]~reg0       ; |division|quotient[10]~reg0       ; regout           ;
; |division|quotient[11]~reg0       ; |division|quotient[11]~reg0       ; regout           ;
; |division|quotient[12]~reg0       ; |division|quotient[12]~reg0       ; regout           ;
; |division|quotient[13]~reg0       ; |division|quotient[13]~reg0       ; regout           ;
; |division|quotient[14]~reg0       ; |division|quotient[14]~reg0       ; regout           ;
; |division|quotient[15]~reg0       ; |division|quotient[15]~reg0       ; regout           ;
; |division|quotient[16]~reg0       ; |division|quotient[16]~reg0       ; regout           ;
; |division|quotient[17]~reg0       ; |division|quotient[17]~reg0       ; regout           ;
; |division|quotient[18]~reg0       ; |division|quotient[18]~reg0       ; regout           ;
; |division|quotient[19]~reg0       ; |division|quotient[19]~reg0       ; regout           ;
; |division|bits[7]                 ; |division|bits[7]                 ; regout           ;
; |division|qr[29]                  ; |division|qr[29]                  ; regout           ;
; |division|qr[30]                  ; |division|qr[30]                  ; regout           ;
; |division|qr[31]                  ; |division|qr[31]                  ; regout           ;
; |division|qr~3956                 ; |division|qr~3956                 ; combout          ;
; |division|qr~3957                 ; |division|qr~3957                 ; combout          ;
; |division|qr[35]                  ; |division|qr[35]                  ; regout           ;
; |division|qr[34]                  ; |division|qr[34]                  ; regout           ;
; |division|qr~4030                 ; |division|qr~4030                 ; combout          ;
; |division|qr[33]                  ; |division|qr[33]                  ; regout           ;
; |division|qr~4031                 ; |division|qr~4031                 ; combout          ;
; |division|qr[32]                  ; |division|qr[32]                  ; regout           ;
; |division|qr~4032                 ; |division|qr~4032                 ; combout          ;
; |division|qr~4033                 ; |division|qr~4033                 ; combout          ;
; |division|quotient[0]             ; |division|quotient[0]             ; padio            ;
; |division|quotient[1]             ; |division|quotient[1]             ; padio            ;
; |division|quotient[2]             ; |division|quotient[2]             ; padio            ;
; |division|quotient[3]             ; |division|quotient[3]             ; padio            ;
; |division|quotient[4]             ; |division|quotient[4]             ; padio            ;
; |division|quotient[5]             ; |division|quotient[5]             ; padio            ;
; |division|quotient[6]             ; |division|quotient[6]             ; padio            ;
; |division|quotient[7]             ; |division|quotient[7]             ; padio            ;
; |division|quotient[8]             ; |division|quotient[8]             ; padio            ;
; |division|quotient[9]             ; |division|quotient[9]             ; padio            ;
; |division|quotient[10]            ; |division|quotient[10]            ; padio            ;
; |division|quotient[11]            ; |division|quotient[11]            ; padio            ;
; |division|quotient[12]            ; |division|quotient[12]            ; padio            ;
; |division|quotient[13]            ; |division|quotient[13]            ; padio            ;
; |division|quotient[14]            ; |division|quotient[14]            ; padio            ;
; |division|quotient[15]            ; |division|quotient[15]            ; padio            ;
; |division|quotient[16]            ; |division|quotient[16]            ; padio            ;
; |division|quotient[17]            ; |division|quotient[17]            ; padio            ;
; |division|quotient[18]            ; |division|quotient[18]            ; padio            ;
; |division|quotient[19]            ; |division|quotient[19]            ; padio            ;
; |division|divider[31]             ; |division|divider[31]             ; combout          ;
; |division|divider[30]             ; |division|divider[30]             ; combout          ;
; |division|divider[29]             ; |division|divider[29]             ; combout          ;
; |division|divider[28]             ; |division|divider[28]             ; combout          ;
; |division|divider[27]             ; |division|divider[27]             ; combout          ;
; |division|divider[26]             ; |division|divider[26]             ; combout          ;
; |division|divider[25]             ; |division|divider[25]             ; combout          ;
; |division|divider[24]             ; |division|divider[24]             ; combout          ;
; |division|divider[23]             ; |division|divider[23]             ; combout          ;
; |division|divider[22]             ; |division|divider[22]             ; combout          ;
; |division|divider[21]             ; |division|divider[21]             ; combout          ;
; |division|divider[20]             ; |division|divider[20]             ; combout          ;
; |division|divider[19]             ; |division|divider[19]             ; combout          ;
; |division|divider[18]             ; |division|divider[18]             ; combout          ;
; |division|divider[17]             ; |division|divider[17]             ; combout          ;
; |division|divider[16]             ; |division|divider[16]             ; combout          ;
; |division|divider[15]             ; |division|divider[15]             ; combout          ;
; |division|divider[14]             ; |division|divider[14]             ; combout          ;
; |division|divider[13]             ; |division|divider[13]             ; combout          ;
; |division|divider[12]             ; |division|divider[12]             ; combout          ;
; |division|divider[11]             ; |division|divider[11]             ; combout          ;
; |division|divider[10]             ; |division|divider[10]             ; combout          ;
; |division|divider[9]              ; |division|divider[9]              ; combout          ;
; |division|divider[8]              ; |division|divider[8]              ; combout          ;
; |division|divider[7]              ; |division|divider[7]              ; combout          ;
; |division|divider[6]              ; |division|divider[6]              ; combout          ;
; |division|divider[5]              ; |division|divider[5]              ; combout          ;
; |division|divider[4]              ; |division|divider[4]              ; combout          ;
; |division|divider[3]              ; |division|divider[3]              ; combout          ;
; |division|divider[2]              ; |division|divider[2]              ; combout          ;
; |division|divider[1]              ; |division|divider[1]              ; combout          ;
; |division|divider[0]              ; |division|divider[0]              ; combout          ;
; |division|dividend[31]            ; |division|dividend[31]            ; combout          ;
; |division|dividend[30]            ; |division|dividend[30]            ; combout          ;
; |division|dividend[29]            ; |division|dividend[29]            ; combout          ;
; |division|dividend[28]            ; |division|dividend[28]            ; combout          ;
; |division|dividend[27]            ; |division|dividend[27]            ; combout          ;
; |division|dividend[26]            ; |division|dividend[26]            ; combout          ;
; |division|dividend[25]            ; |division|dividend[25]            ; combout          ;
; |division|dividend[24]            ; |division|dividend[24]            ; combout          ;
; |division|dividend[23]            ; |division|dividend[23]            ; combout          ;
; |division|dividend[22]            ; |division|dividend[22]            ; combout          ;
; |division|dividend[21]            ; |division|dividend[21]            ; combout          ;
; |division|dividend[20]            ; |division|dividend[20]            ; combout          ;
; |division|dividend[19]            ; |division|dividend[19]            ; combout          ;
; |division|dividend[18]            ; |division|dividend[18]            ; combout          ;
; |division|dividend[17]            ; |division|dividend[17]            ; combout          ;
; |division|dividend[16]            ; |division|dividend[16]            ; combout          ;
; |division|dividend[15]            ; |division|dividend[15]            ; combout          ;
; |division|dividend[14]            ; |division|dividend[14]            ; combout          ;
; |division|dividend[13]            ; |division|dividend[13]            ; combout          ;
; |division|dividend[12]            ; |division|dividend[12]            ; combout          ;
; |division|dividend[11]            ; |division|dividend[11]            ; combout          ;
; |division|dividend[10]            ; |division|dividend[10]            ; combout          ;
; |division|dividend[9]             ; |division|dividend[9]             ; combout          ;
; |division|dividend[8]             ; |division|dividend[8]             ; combout          ;
; |division|dividend[7]             ; |division|dividend[7]             ; combout          ;
; |division|dividend[6]             ; |division|dividend[6]             ; combout          ;
; |division|dividend[5]             ; |division|dividend[5]             ; combout          ;
; |division|dividend[4]             ; |division|dividend[4]             ; combout          ;
; |division|dividend[3]             ; |division|dividend[3]             ; combout          ;
; |division|dividend[2]             ; |division|dividend[2]             ; combout          ;
; |division|dividend[1]             ; |division|dividend[1]             ; combout          ;
; |division|dividend[0]             ; |division|dividend[0]             ; combout          ;
; |division|quotient[18]~reg0feeder ; |division|quotient[18]~reg0feeder ; combout          ;
; |division|quotient[19]~reg0feeder ; |division|quotient[19]~reg0feeder ; combout          ;
+-----------------------------------+-----------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 6.1 Build 201 11/27/2006 SJ Web Edition
    Info: Processing started: Wed Apr 11 20:42:29 2007
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off division -c division
Info: Using vector source file "C:/HPSDR/trunk/VK6APH/division/division.vwf"
Warning: Ignored node in vector source file. Can't find corresponding node name "start" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[32]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[33]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[34]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[35]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[36]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[37]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[38]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[39]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[40]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[41]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[42]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[43]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[44]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[45]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[46]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[47]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[48]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[49]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[50]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[51]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[52]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[53]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[54]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[55]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[56]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[57]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[58]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[59]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[60]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[61]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[62]" in design.
Warning: Ignored node in vector source file. Can't find corresponding node name "dividend[63]" in design.
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      68.43 %
Info: Number of transitions in simulation is 7395
Info: Quartus II Simulator was successful. 0 errors, 33 warnings
    Info: Allocated 89 megabytes of memory during processing
    Info: Processing ended: Wed Apr 11 20:42:31 2007
    Info: Elapsed time: 00:00:02


