---
layout: post
title: FPGA学习(四)——VHDL操作符
date: 2019-1-27
categories: blog
tags: [VHDL,FPGA]
description: 文章金句。
---

# 前言
之前学习的标识符、数据对象和数据类型都是相对独立的，而接下来学习的操作符是将数据对象进行不同形式的组合以实现不同的功能。

# 操作符
### 赋值操作符
赋值操作符是更新被赋值数据对象（信号和变量）的在值，因此VHDL的赋值操作符如同之前介绍信号与变量时有所区别，赋值操作符可分为以下三种：  
* "<="是信号赋值操作符，可对标量型的信号类型对象或矢量型信号类型对象**整体**赋值。
* ":="是变量赋值操作符，也可对变量、常量、属性和信号的初始值进行赋值。
* "=>"是矢量型的数据对象的部分进行赋值的操作符。

### 逻辑操作符
VHDL支持七种逻辑操作符的运算，分别是**not(按位取非)、and(按位取与)、or(按位取或)、nand(按位取与非)、nor(按位取或非)、xor(按位取亦或)、nxor(按位取同或)，**这些逻辑操作符所支持的常用数据类型有bit、bit_vector、std_logic、std_logic_vector等。当出现连续逻辑运算时，为了提高可读性，应用括号进行分隔**(注意逻辑运算时按位运算，两边操作数应该一致)**

### 算术操作符
VHDL的算术操作符只能操作相应的数据类型，而且有些不可综合，可用的数据类型有integer、signed、unsigned和real(不可综合)，算术操作符主要包括八种：+、-、\*、/、\*\*、abs、mod、rem。其中，+-\*是可综合的，而/、mod、rem一般不可综合，仅在操作数是2的整数幂时可综合，\*\*一般只支持综合左操作数是2的整数幂的情况，abs一般不支持综合。

### 关系操作符
VHDL的关系操作符的运算结果都是布尔类型(true or false)，它是对相同类型数据对象进行大小比较，包括六种："="(相等操作符)、"/="(不相等操作符)、"<"(小于操作符)、">"(大于操作符)、"<="(小于等于操作符)、">="(大于等于操作符)。

在使用关系操作符的时候，需要注意以下几个问题：  
* 在进行两个操作数的关系操作时，两个操作数的数据类型必须一致或者定义了相关的重载函数。  
* "="和"/="适用于所有操作类型。  
* "<"、">"、"<="、">="使用与整形、实型、位矢量和数组类型。  
* "<="需要根据上下文判断是小于等于操作符还是信号赋值操作符。  

### 移位操作符
移位操作符是对矢量数据对象进行以为操作，VHDL支持的移位操作符有六种："sll"(逻辑左移操作符，最右边空出用0填充)、"srl"(逻辑右移操作符，最左边空出用0填充)、"sla"(算术左移操作符，最右边空出用用原来最右边的值填充)、"sra"(算术右移操作符，最左边空出用用原来最左边的值填充)、"rol"(循环左移操作符，最右边空出用原来最左边的值填充)、"ror"(循环右移操作符，最左边空出用原来最右边的值填充)。

移位操作符的使用格式：  
`操作数 移位操作符 进行移位的位数`

### 连接操作符
连接操作符('&')是用不同的位来产生一个位数更多的矢量。可用于两个位、两个矢量或位和矢量的连接。

### 操作符的优先级
| 符号 | 优先级 |  
|:---:|:---:|  
| \*\*、abs、not | 第一级 |  
| \*、/、mod、rem | 第二级 |  
| +(正号)、-(负号) | 第三级 |  
| +、-、&| 第四级 |  
| sll、sla、srl、sra、rol、ror | 第五级 |  
| =、/=、<、<=、>、>= | 第六级 |  
| and、or、nand、nor、xor、xnor | 第七级 |  

### 操作符的重载
对于预定操作符所作用的操作数数据类型必须一致，为了方便不同数据类型的数据对象进行操作，对要对操作符进行重新定义，即重载。

例：加法的重载  
```
function "+" (l : std_logic: r : integer) return interger is
variable sum : interger := 0 ;
begin
if l = '1' then
sum := r + 1 ;
else
sum := r ;
end if ;
return sum ;
end ;
```