Timing Analyzer report for bRAM_testbenk
Mon Jan 19 10:52:52 2026
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; bRAM_testbenk                                           ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.30        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   2.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 141.88 MHz ; 141.88 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -6.048 ; -2777.689          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.385 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -685.335                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                             ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -6.048 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.964      ;
; -6.043 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.959      ;
; -5.935 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.471     ; 6.462      ;
; -5.932 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~200 ; clk          ; clk         ; 1.000        ; -0.081     ; 6.849      ;
; -5.931 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.089     ; 6.840      ;
; -5.926 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.089     ; 6.835      ;
; -5.920 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.081     ; 6.837      ;
; -5.920 ; bRAM:bRAM_chip|RAM~41  ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.526     ; 6.392      ;
; -5.919 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.085     ; 6.832      ;
; -5.915 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.081     ; 6.832      ;
; -5.914 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.085     ; 6.827      ;
; -5.904 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.475     ; 6.427      ;
; -5.903 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.472     ; 6.429      ;
; -5.902 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~75  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.818      ;
; -5.900 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~409 ; clk          ; clk         ; 1.000        ; -0.080     ; 6.818      ;
; -5.895 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~409 ; clk          ; clk         ; 1.000        ; -0.080     ; 6.813      ;
; -5.891 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~260 ; clk          ; clk         ; 1.000        ; -0.472     ; 6.417      ;
; -5.888 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~172 ; clk          ; clk         ; 1.000        ; -0.469     ; 6.417      ;
; -5.884 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~412 ; clk          ; clk         ; 1.000        ; -0.469     ; 6.413      ;
; -5.882 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~104 ; clk          ; clk         ; 1.000        ; -0.080     ; 6.800      ;
; -5.871 ; bRAM:bRAM_chip|RAM~69  ; bRAM:bRAM_chip|RAM~197 ; clk          ; clk         ; 1.000        ; -0.512     ; 6.357      ;
; -5.870 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~176 ; clk          ; clk         ; 1.000        ; -0.080     ; 6.788      ;
; -5.869 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~211 ; clk          ; clk         ; 1.000        ; -0.087     ; 6.780      ;
; -5.869 ; bRAM:bRAM_chip|RAM~49  ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.490     ; 6.377      ;
; -5.866 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~374 ; clk          ; clk         ; 1.000        ; -0.483     ; 6.381      ;
; -5.857 ; bRAM:bRAM_chip|RAM~81  ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.519     ; 6.336      ;
; -5.857 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.773      ;
; -5.854 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~491 ; clk          ; clk         ; 1.000        ; -0.084     ; 6.768      ;
; -5.843 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~286 ; clk          ; clk         ; 1.000        ; -0.480     ; 6.361      ;
; -5.841 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~75  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.757      ;
; -5.837 ; \testbenk:adress[4]    ; bRAM:bRAM_chip|RAM~197 ; clk          ; clk         ; 1.000        ; -0.081     ; 6.754      ;
; -5.828 ; bRAM:bRAM_chip|RAM~321 ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.518     ; 6.308      ;
; -5.813 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~494 ; clk          ; clk         ; 1.000        ; -0.481     ; 6.330      ;
; -5.810 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~197 ; clk          ; clk         ; 1.000        ; -0.081     ; 6.727      ;
; -5.808 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~211 ; clk          ; clk         ; 1.000        ; -0.087     ; 6.719      ;
; -5.807 ; bRAM:bRAM_chip|RAM~55  ; bRAM:bRAM_chip|RAM~111 ; clk          ; clk         ; 1.000        ; -0.480     ; 6.325      ;
; -5.803 ; bRAM:bRAM_chip|RAM~41  ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.533     ; 6.268      ;
; -5.803 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.491     ; 6.310      ;
; -5.793 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~491 ; clk          ; clk         ; 1.000        ; -0.084     ; 6.707      ;
; -5.792 ; bRAM:bRAM_chip|RAM~41  ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.525     ; 6.265      ;
; -5.791 ; bRAM:bRAM_chip|RAM~41  ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.529     ; 6.260      ;
; -5.791 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.495     ; 6.294      ;
; -5.787 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~262 ; clk          ; clk         ; 1.000        ; -0.480     ; 6.305      ;
; -5.785 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.085     ; 6.698      ;
; -5.783 ; bRAM:bRAM_chip|RAM~100 ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.083     ; 6.698      ;
; -5.779 ; bRAM:bRAM_chip|RAM~69  ; bRAM:bRAM_chip|RAM~453 ; clk          ; clk         ; 1.000        ; -0.509     ; 6.268      ;
; -5.777 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.492     ; 6.283      ;
; -5.773 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~318 ; clk          ; clk         ; 1.000        ; -0.474     ; 6.297      ;
; -5.772 ; bRAM:bRAM_chip|RAM~161 ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.081     ; 6.689      ;
; -5.772 ; bRAM:bRAM_chip|RAM~41  ; bRAM:bRAM_chip|RAM~409 ; clk          ; clk         ; 1.000        ; -0.524     ; 6.246      ;
; -5.770 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~320 ; clk          ; clk         ; 1.000        ; -0.077     ; 6.691      ;
; -5.770 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~312 ; clk          ; clk         ; 1.000        ; -0.077     ; 6.691      ;
; -5.770 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~273 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.686      ;
; -5.768 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~414 ; clk          ; clk         ; 1.000        ; -0.477     ; 6.289      ;
; -5.768 ; bRAM:bRAM_chip|RAM~223 ; bRAM:bRAM_chip|RAM~111 ; clk          ; clk         ; 1.000        ; -0.509     ; 6.257      ;
; -5.765 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~273 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.681      ;
; -5.763 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~216 ; clk          ; clk         ; 1.000        ; -0.087     ; 6.674      ;
; -5.763 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~195 ; clk          ; clk         ; 1.000        ; -0.081     ; 6.680      ;
; -5.759 ; bRAM:bRAM_chip|RAM~188 ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.527     ; 6.230      ;
; -5.757 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~172 ; clk          ; clk         ; 1.000        ; -0.489     ; 6.266      ;
; -5.756 ; bRAM:bRAM_chip|RAM~321 ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.521     ; 6.233      ;
; -5.754 ; bRAM:bRAM_chip|RAM~69  ; bRAM:bRAM_chip|RAM~285 ; clk          ; clk         ; 1.000        ; -0.514     ; 6.238      ;
; -5.752 ; bRAM:bRAM_chip|RAM~49  ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.497     ; 6.253      ;
; -5.752 ; bRAM:bRAM_chip|RAM~100 ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.087     ; 6.663      ;
; -5.751 ; bRAM:bRAM_chip|RAM~100 ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.084     ; 6.665      ;
; -5.750 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.081     ; 6.667      ;
; -5.749 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~412 ; clk          ; clk         ; 1.000        ; -0.489     ; 6.258      ;
; -5.749 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.665      ;
; -5.748 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~316 ; clk          ; clk         ; 1.000        ; -0.466     ; 6.280      ;
; -5.746 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~171 ; clk          ; clk         ; 1.000        ; -0.080     ; 6.664      ;
; -5.745 ; \testbenk:adress[4]    ; bRAM:bRAM_chip|RAM~453 ; clk          ; clk         ; 1.000        ; -0.078     ; 6.665      ;
; -5.744 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.089     ; 6.653      ;
; -5.741 ; bRAM:bRAM_chip|RAM~49  ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.489     ; 6.250      ;
; -5.740 ; bRAM:bRAM_chip|RAM~81  ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.526     ; 6.212      ;
; -5.740 ; bRAM:bRAM_chip|RAM~49  ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.493     ; 6.245      ;
; -5.740 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~260 ; clk          ; clk         ; 1.000        ; -0.492     ; 6.246      ;
; -5.739 ; bRAM:bRAM_chip|RAM~100 ; bRAM:bRAM_chip|RAM~260 ; clk          ; clk         ; 1.000        ; -0.084     ; 6.653      ;
; -5.738 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~489 ; clk          ; clk         ; 1.000        ; -0.084     ; 6.652      ;
; -5.736 ; bRAM:bRAM_chip|RAM~188 ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.531     ; 6.203      ;
; -5.736 ; bRAM:bRAM_chip|RAM~100 ; bRAM:bRAM_chip|RAM~172 ; clk          ; clk         ; 1.000        ; -0.081     ; 6.653      ;
; -5.733 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~134 ; clk          ; clk         ; 1.000        ; -0.482     ; 6.249      ;
; -5.733 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~489 ; clk          ; clk         ; 1.000        ; -0.084     ; 6.647      ;
; -5.732 ; bRAM:bRAM_chip|RAM~69  ; bRAM:bRAM_chip|RAM~101 ; clk          ; clk         ; 1.000        ; -0.511     ; 6.219      ;
; -5.732 ; bRAM:bRAM_chip|RAM~100 ; bRAM:bRAM_chip|RAM~412 ; clk          ; clk         ; 1.000        ; -0.081     ; 6.649      ;
; -5.729 ; bRAM:bRAM_chip|RAM~81  ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.518     ; 6.209      ;
; -5.728 ; bRAM:bRAM_chip|RAM~81  ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.522     ; 6.204      ;
; -5.727 ; bRAM:bRAM_chip|RAM~188 ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.528     ; 6.197      ;
; -5.721 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~212 ; clk          ; clk         ; 1.000        ; -0.477     ; 6.242      ;
; -5.721 ; bRAM:bRAM_chip|RAM~49  ; bRAM:bRAM_chip|RAM~409 ; clk          ; clk         ; 1.000        ; -0.488     ; 6.231      ;
; -5.721 ; bRAM:bRAM_chip|RAM~321 ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.517     ; 6.202      ;
; -5.720 ; \testbenk:adress[4]    ; bRAM:bRAM_chip|RAM~285 ; clk          ; clk         ; 1.000        ; -0.083     ; 6.635      ;
; -5.719 ; \testbenk:adress[2]    ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.635      ;
; -5.718 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~80  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.634      ;
; -5.718 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~409 ; clk          ; clk         ; 1.000        ; -0.080     ; 6.636      ;
; -5.718 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~453 ; clk          ; clk         ; 1.000        ; -0.078     ; 6.638      ;
; -5.718 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.086     ; 6.630      ;
; -5.717 ; \testbenk:adress[2]    ; bRAM:bRAM_chip|RAM~111 ; clk          ; clk         ; 1.000        ; -0.072     ; 6.643      ;
; -5.717 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.083     ; 6.632      ;
; -5.715 ; \testbenk:adress[4]    ; bRAM:bRAM_chip|RAM~74  ; clk          ; clk         ; 1.000        ; -0.082     ; 6.631      ;
; -5.715 ; bRAM:bRAM_chip|RAM~188 ; bRAM:bRAM_chip|RAM~260 ; clk          ; clk         ; 1.000        ; -0.528     ; 6.185      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                ;
+-------+---------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; \testbenk:timer[4]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; \testbenk:timer[1]  ; \testbenk:timer[1]           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; \testbenk:timer[2]  ; \testbenk:timer[2]           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.390 ; \testbenk:timer[0]  ; \testbenk:timer[0]           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.674      ;
; 0.442 ; \testbenk:timer[1]  ; \testbenk:timer[2]           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.726      ;
; 0.465 ; \testbenk:adress[5] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.732      ;
; 0.680 ; \testbenk:adress[2] ; \testbenk:adress[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.947      ;
; 0.680 ; \testbenk:adress[1] ; \testbenk:adress[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.947      ;
; 0.684 ; \testbenk:adress[4] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.951      ;
; 0.686 ; \testbenk:adress[3] ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.953      ;
; 0.699 ; \testbenk:adress[0] ; \testbenk:adress[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.966      ;
; 0.796 ; \testbenk:timer[1]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.080      ;
; 0.839 ; \testbenk:timer[0]  ; \testbenk:timer[1]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.123      ;
; 0.842 ; \testbenk:timer[0]  ; \testbenk:timer[2]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.126      ;
; 0.916 ; \testbenk:timer[1]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.200      ;
; 0.997 ; \testbenk:adress[1] ; \testbenk:adress[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.264      ;
; 1.004 ; \testbenk:adress[3] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.271      ;
; 1.007 ; \testbenk:adress[0] ; \testbenk:adress[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.274      ;
; 1.007 ; \testbenk:adress[2] ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.274      ;
; 1.011 ; \testbenk:adress[4] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.278      ;
; 1.012 ; \testbenk:adress[0] ; \testbenk:adress[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.279      ;
; 1.012 ; \testbenk:adress[2] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.279      ;
; 1.023 ; \testbenk:timer[4]  ; \testbenk:timer[2]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.307      ;
; 1.028 ; \testbenk:timer[4]  ; \testbenk:timer[1]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.312      ;
; 1.031 ; \testbenk:timer[4]  ; \testbenk:timer[0]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.315      ;
; 1.031 ; \testbenk:timer[4]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.315      ;
; 1.082 ; \testbenk:timer[0]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.366      ;
; 1.118 ; \testbenk:adress[1] ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.123 ; \testbenk:adress[1] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.390      ;
; 1.125 ; \testbenk:adress[3] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.133 ; \testbenk:adress[0] ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.133 ; \testbenk:adress[2] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.138 ; \testbenk:adress[0] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.405      ;
; 1.149 ; \testbenk:timer[3]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.433      ;
; 1.188 ; \testbenk:timer[2]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.472      ;
; 1.202 ; \testbenk:timer[0]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.486      ;
; 1.244 ; \testbenk:adress[1] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.511      ;
; 1.259 ; \testbenk:adress[0] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.526      ;
; 1.264 ; \testbenk:timer[3]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.548      ;
; 1.334 ; \testbenk:timer[2]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.618      ;
; 1.647 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~504       ; clk          ; clk         ; 0.000        ; 0.490      ; 2.323      ;
; 1.647 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~502       ; clk          ; clk         ; 0.000        ; 0.490      ; 2.323      ;
; 1.647 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~501       ; clk          ; clk         ; 0.000        ; 0.490      ; 2.323      ;
; 1.647 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~500       ; clk          ; clk         ; 0.000        ; 0.490      ; 2.323      ;
; 1.647 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~499       ; clk          ; clk         ; 0.000        ; 0.490      ; 2.323      ;
; 1.647 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~498       ; clk          ; clk         ; 0.000        ; 0.490      ; 2.323      ;
; 1.647 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~497       ; clk          ; clk         ; 0.000        ; 0.490      ; 2.323      ;
; 1.676 ; \testbenk:timer[1]  ; \testbenk:timer[0]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.960      ;
; 1.722 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~512       ; clk          ; clk         ; 0.000        ; 0.521      ; 2.429      ;
; 1.722 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~511       ; clk          ; clk         ; 0.000        ; 0.521      ; 2.429      ;
; 1.722 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~510       ; clk          ; clk         ; 0.000        ; 0.521      ; 2.429      ;
; 1.722 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~509       ; clk          ; clk         ; 0.000        ; 0.521      ; 2.429      ;
; 1.722 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~508       ; clk          ; clk         ; 0.000        ; 0.521      ; 2.429      ;
; 1.722 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~506       ; clk          ; clk         ; 0.000        ; 0.521      ; 2.429      ;
; 1.763 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~520       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.468      ;
; 1.763 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~519       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.468      ;
; 1.763 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~518       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.468      ;
; 1.763 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~517       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.468      ;
; 1.763 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~516       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.468      ;
; 1.763 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~515       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.468      ;
; 1.763 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~514       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.468      ;
; 1.763 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~513       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.468      ;
; 1.775 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~248       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.441      ;
; 1.775 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~247       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.441      ;
; 1.775 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~246       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.441      ;
; 1.775 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~245       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.441      ;
; 1.775 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~244       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.441      ;
; 1.775 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~243       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.441      ;
; 1.775 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~242       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.441      ;
; 1.817 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~336       ; clk          ; clk         ; 0.000        ; 0.524      ; 2.527      ;
; 1.817 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~335       ; clk          ; clk         ; 0.000        ; 0.524      ; 2.527      ;
; 1.817 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~334       ; clk          ; clk         ; 0.000        ; 0.524      ; 2.527      ;
; 1.817 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~333       ; clk          ; clk         ; 0.000        ; 0.524      ; 2.527      ;
; 1.817 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~332       ; clk          ; clk         ; 0.000        ; 0.524      ; 2.527      ;
; 1.817 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~331       ; clk          ; clk         ; 0.000        ; 0.524      ; 2.527      ;
; 1.817 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~330       ; clk          ; clk         ; 0.000        ; 0.524      ; 2.527      ;
; 1.817 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~329       ; clk          ; clk         ; 0.000        ; 0.524      ; 2.527      ;
; 1.850 ; \testbenk:timer[4]  ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; -0.335     ; 1.701      ;
; 1.850 ; \testbenk:timer[4]  ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; -0.335     ; 1.701      ;
; 1.850 ; \testbenk:timer[4]  ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; -0.335     ; 1.701      ;
; 1.850 ; \testbenk:timer[4]  ; \testbenk:adress[2]          ; clk          ; clk         ; 0.000        ; -0.335     ; 1.701      ;
; 1.850 ; \testbenk:timer[4]  ; \testbenk:adress[1]          ; clk          ; clk         ; 0.000        ; -0.335     ; 1.701      ;
; 1.850 ; \testbenk:timer[4]  ; \testbenk:adress[0]          ; clk          ; clk         ; 0.000        ; -0.335     ; 1.701      ;
; 1.859 ; \testbenk:adress[3] ; bRAM:bRAM_chip|s_Data_out[2] ; clk          ; clk         ; 0.000        ; 0.084      ; 2.129      ;
; 1.861 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~523       ; clk          ; clk         ; 0.000        ; 0.084      ; 2.131      ;
; 1.870 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~527       ; clk          ; clk         ; 0.000        ; 0.080      ; 2.136      ;
; 1.878 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~248       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.544      ;
; 1.878 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~247       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.544      ;
; 1.878 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~246       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.544      ;
; 1.878 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~245       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.544      ;
; 1.878 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~244       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.544      ;
; 1.878 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~243       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.544      ;
; 1.878 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~242       ; clk          ; clk         ; 0.000        ; 0.480      ; 2.544      ;
; 1.890 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~520       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.595      ;
; 1.890 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~519       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.595      ;
; 1.890 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~518       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.595      ;
; 1.890 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~517       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.595      ;
; 1.890 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~516       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.595      ;
; 1.890 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~515       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.595      ;
; 1.890 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~514       ; clk          ; clk         ; 0.000        ; 0.519      ; 2.595      ;
+-------+---------------------+------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 153.87 MHz ; 153.87 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.499 ; -2523.579         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.337 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -685.335                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                              ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -5.499 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.074     ; 6.424      ;
; -5.480 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.074     ; 6.405      ;
; -5.420 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.424     ; 5.995      ;
; -5.406 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.430     ; 5.975      ;
; -5.395 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.425     ; 5.969      ;
; -5.395 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.077     ; 6.317      ;
; -5.393 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.073     ; 6.319      ;
; -5.390 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.083     ; 6.306      ;
; -5.384 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~172 ; clk          ; clk         ; 1.000        ; -0.423     ; 5.960      ;
; -5.379 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~412 ; clk          ; clk         ; 1.000        ; -0.424     ; 5.954      ;
; -5.377 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~260 ; clk          ; clk         ; 1.000        ; -0.426     ; 5.950      ;
; -5.376 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.077     ; 6.298      ;
; -5.375 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~409 ; clk          ; clk         ; 1.000        ; -0.073     ; 6.301      ;
; -5.374 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.073     ; 6.300      ;
; -5.371 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~75  ; clk          ; clk         ; 1.000        ; -0.074     ; 6.296      ;
; -5.371 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.083     ; 6.287      ;
; -5.363 ; bRAM:bRAM_chip|RAM~69  ; bRAM:bRAM_chip|RAM~197 ; clk          ; clk         ; 1.000        ; -0.469     ; 5.893      ;
; -5.356 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~409 ; clk          ; clk         ; 1.000        ; -0.073     ; 6.282      ;
; -5.353 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~200 ; clk          ; clk         ; 1.000        ; -0.073     ; 6.279      ;
; -5.352 ; bRAM:bRAM_chip|RAM~55  ; bRAM:bRAM_chip|RAM~111 ; clk          ; clk         ; 1.000        ; -0.435     ; 5.916      ;
; -5.339 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~374 ; clk          ; clk         ; 1.000        ; -0.438     ; 5.900      ;
; -5.338 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~211 ; clk          ; clk         ; 1.000        ; -0.080     ; 6.257      ;
; -5.336 ; bRAM:bRAM_chip|RAM~41  ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.482     ; 5.853      ;
; -5.335 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~75  ; clk          ; clk         ; 1.000        ; -0.074     ; 6.260      ;
; -5.333 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~491 ; clk          ; clk         ; 1.000        ; -0.077     ; 6.255      ;
; -5.328 ; bRAM:bRAM_chip|RAM~49  ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.446     ; 5.881      ;
; -5.323 ; bRAM:bRAM_chip|RAM~223 ; bRAM:bRAM_chip|RAM~111 ; clk          ; clk         ; 1.000        ; -0.464     ; 5.858      ;
; -5.320 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~286 ; clk          ; clk         ; 1.000        ; -0.433     ; 5.886      ;
; -5.308 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~104 ; clk          ; clk         ; 1.000        ; -0.072     ; 6.235      ;
; -5.304 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~494 ; clk          ; clk         ; 1.000        ; -0.436     ; 5.867      ;
; -5.302 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~211 ; clk          ; clk         ; 1.000        ; -0.080     ; 6.221      ;
; -5.299 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~176 ; clk          ; clk         ; 1.000        ; -0.072     ; 6.226      ;
; -5.298 ; \testbenk:adress[4]    ; bRAM:bRAM_chip|RAM~197 ; clk          ; clk         ; 1.000        ; -0.073     ; 6.224      ;
; -5.297 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~491 ; clk          ; clk         ; 1.000        ; -0.077     ; 6.219      ;
; -5.283 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.074     ; 6.208      ;
; -5.279 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.445     ; 5.833      ;
; -5.275 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~262 ; clk          ; clk         ; 1.000        ; -0.434     ; 5.840      ;
; -5.270 ; bRAM:bRAM_chip|RAM~188 ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.482     ; 5.787      ;
; -5.267 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~318 ; clk          ; clk         ; 1.000        ; -0.428     ; 5.838      ;
; -5.267 ; bRAM:bRAM_chip|RAM~69  ; bRAM:bRAM_chip|RAM~453 ; clk          ; clk         ; 1.000        ; -0.466     ; 5.800      ;
; -5.265 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~316 ; clk          ; clk         ; 1.000        ; -0.420     ; 5.844      ;
; -5.265 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.451     ; 5.813      ;
; -5.262 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~197 ; clk          ; clk         ; 1.000        ; -0.073     ; 6.188      ;
; -5.256 ; bRAM:bRAM_chip|RAM~69  ; bRAM:bRAM_chip|RAM~285 ; clk          ; clk         ; 1.000        ; -0.470     ; 5.785      ;
; -5.256 ; bRAM:bRAM_chip|RAM~188 ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.488     ; 5.767      ;
; -5.256 ; bRAM:bRAM_chip|RAM~321 ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.474     ; 5.781      ;
; -5.255 ; bRAM:bRAM_chip|RAM~161 ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.073     ; 6.181      ;
; -5.254 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~414 ; clk          ; clk         ; 1.000        ; -0.432     ; 5.821      ;
; -5.254 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.446     ; 5.807      ;
; -5.252 ; bRAM:bRAM_chip|RAM~81  ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.471     ; 5.780      ;
; -5.249 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~195 ; clk          ; clk         ; 1.000        ; -0.073     ; 6.175      ;
; -5.249 ; bRAM:bRAM_chip|RAM~100 ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.074     ; 6.174      ;
; -5.246 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~273 ; clk          ; clk         ; 1.000        ; -0.074     ; 6.171      ;
; -5.245 ; bRAM:bRAM_chip|RAM~188 ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.483     ; 5.761      ;
; -5.243 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~172 ; clk          ; clk         ; 1.000        ; -0.444     ; 5.798      ;
; -5.240 ; bRAM:bRAM_chip|RAM~55  ; bRAM:bRAM_chip|RAM~311 ; clk          ; clk         ; 1.000        ; -0.441     ; 5.798      ;
; -5.238 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~412 ; clk          ; clk         ; 1.000        ; -0.445     ; 5.792      ;
; -5.236 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~212 ; clk          ; clk         ; 1.000        ; -0.432     ; 5.803      ;
; -5.236 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~260 ; clk          ; clk         ; 1.000        ; -0.447     ; 5.788      ;
; -5.235 ; bRAM:bRAM_chip|RAM~100 ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.080     ; 6.154      ;
; -5.234 ; bRAM:bRAM_chip|RAM~188 ; bRAM:bRAM_chip|RAM~172 ; clk          ; clk         ; 1.000        ; -0.481     ; 5.752      ;
; -5.232 ; bRAM:bRAM_chip|RAM~41  ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.485     ; 5.746      ;
; -5.230 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~171 ; clk          ; clk         ; 1.000        ; -0.072     ; 6.157      ;
; -5.230 ; bRAM:bRAM_chip|RAM~41  ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.481     ; 5.748      ;
; -5.229 ; bRAM:bRAM_chip|RAM~188 ; bRAM:bRAM_chip|RAM~412 ; clk          ; clk         ; 1.000        ; -0.482     ; 5.746      ;
; -5.228 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~308 ; clk          ; clk         ; 1.000        ; -0.434     ; 5.793      ;
; -5.227 ; bRAM:bRAM_chip|RAM~188 ; bRAM:bRAM_chip|RAM~260 ; clk          ; clk         ; 1.000        ; -0.484     ; 5.742      ;
; -5.227 ; bRAM:bRAM_chip|RAM~41  ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.491     ; 5.735      ;
; -5.227 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~273 ; clk          ; clk         ; 1.000        ; -0.074     ; 6.152      ;
; -5.226 ; bRAM:bRAM_chip|RAM~69  ; bRAM:bRAM_chip|RAM~101 ; clk          ; clk         ; 1.000        ; -0.468     ; 5.757      ;
; -5.224 ; bRAM:bRAM_chip|RAM~100 ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.075     ; 6.148      ;
; -5.224 ; bRAM:bRAM_chip|RAM~49  ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.449     ; 5.774      ;
; -5.223 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~134 ; clk          ; clk         ; 1.000        ; -0.437     ; 5.785      ;
; -5.223 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~489 ; clk          ; clk         ; 1.000        ; -0.077     ; 6.145      ;
; -5.222 ; bRAM:bRAM_chip|RAM~49  ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.445     ; 5.776      ;
; -5.220 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.073     ; 6.146      ;
; -5.219 ; bRAM:bRAM_chip|RAM~49  ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.455     ; 5.763      ;
; -5.217 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~320 ; clk          ; clk         ; 1.000        ; -0.069     ; 6.147      ;
; -5.217 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~312 ; clk          ; clk         ; 1.000        ; -0.069     ; 6.147      ;
; -5.216 ; bRAM:bRAM_chip|RAM~55  ; bRAM:bRAM_chip|RAM~79  ; clk          ; clk         ; 1.000        ; -0.446     ; 5.769      ;
; -5.213 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~76  ; clk          ; clk         ; 1.000        ; -0.425     ; 5.787      ;
; -5.213 ; bRAM:bRAM_chip|RAM~100 ; bRAM:bRAM_chip|RAM~172 ; clk          ; clk         ; 1.000        ; -0.073     ; 6.139      ;
; -5.213 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~195 ; clk          ; clk         ; 1.000        ; -0.073     ; 6.139      ;
; -5.212 ; bRAM:bRAM_chip|RAM~41  ; bRAM:bRAM_chip|RAM~409 ; clk          ; clk         ; 1.000        ; -0.481     ; 5.730      ;
; -5.211 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~216 ; clk          ; clk         ; 1.000        ; -0.080     ; 6.130      ;
; -5.211 ; bRAM:bRAM_chip|RAM~55  ; bRAM:bRAM_chip|RAM~319 ; clk          ; clk         ; 1.000        ; -0.441     ; 5.769      ;
; -5.211 ; bRAM:bRAM_chip|RAM~223 ; bRAM:bRAM_chip|RAM~311 ; clk          ; clk         ; 1.000        ; -0.470     ; 5.740      ;
; -5.208 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~518 ; clk          ; clk         ; 1.000        ; -0.050     ; 6.157      ;
; -5.208 ; bRAM:bRAM_chip|RAM~100 ; bRAM:bRAM_chip|RAM~412 ; clk          ; clk         ; 1.000        ; -0.074     ; 6.133      ;
; -5.208 ; bRAM:bRAM_chip|RAM~345 ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.489     ; 5.718      ;
; -5.206 ; bRAM:bRAM_chip|RAM~100 ; bRAM:bRAM_chip|RAM~260 ; clk          ; clk         ; 1.000        ; -0.076     ; 6.129      ;
; -5.206 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.079     ; 6.126      ;
; -5.205 ; bRAM:bRAM_chip|RAM~449 ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.077     ; 6.127      ;
; -5.204 ; bRAM:bRAM_chip|RAM~49  ; bRAM:bRAM_chip|RAM~409 ; clk          ; clk         ; 1.000        ; -0.445     ; 5.758      ;
; -5.204 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~489 ; clk          ; clk         ; 1.000        ; -0.077     ; 6.126      ;
; -5.202 ; \testbenk:adress[4]    ; bRAM:bRAM_chip|RAM~453 ; clk          ; clk         ; 1.000        ; -0.070     ; 6.131      ;
; -5.198 ; \testbenk:adress[2]    ; bRAM:bRAM_chip|RAM~111 ; clk          ; clk         ; 1.000        ; -0.063     ; 6.134      ;
; -5.197 ; bRAM:bRAM_chip|RAM~55  ; bRAM:bRAM_chip|RAM~175 ; clk          ; clk         ; 1.000        ; -0.444     ; 5.752      ;
; -5.195 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.074     ; 6.120      ;
; -5.194 ; \testbenk:adress[2]    ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.073     ; 6.120      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                 ;
+-------+---------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; \testbenk:timer[4]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; \testbenk:timer[1]  ; \testbenk:timer[1]           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; \testbenk:timer[2]  ; \testbenk:timer[2]           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.348 ; \testbenk:timer[0]  ; \testbenk:timer[0]           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.608      ;
; 0.398 ; \testbenk:timer[1]  ; \testbenk:timer[2]           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.658      ;
; 0.418 ; \testbenk:adress[5] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.662      ;
; 0.619 ; \testbenk:adress[2] ; \testbenk:adress[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.863      ;
; 0.621 ; \testbenk:adress[1] ; \testbenk:adress[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.865      ;
; 0.624 ; \testbenk:adress[4] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.868      ;
; 0.625 ; \testbenk:adress[3] ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.869      ;
; 0.637 ; \testbenk:adress[0] ; \testbenk:adress[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.881      ;
; 0.726 ; \testbenk:timer[1]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.986      ;
; 0.779 ; \testbenk:timer[0]  ; \testbenk:timer[1]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.039      ;
; 0.782 ; \testbenk:timer[0]  ; \testbenk:timer[2]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.042      ;
; 0.841 ; \testbenk:timer[1]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.101      ;
; 0.906 ; \testbenk:adress[0] ; \testbenk:adress[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.150      ;
; 0.907 ; \testbenk:adress[2] ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.151      ;
; 0.908 ; \testbenk:adress[1] ; \testbenk:adress[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.152      ;
; 0.911 ; \testbenk:adress[3] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.155      ;
; 0.912 ; \testbenk:adress[4] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.156      ;
; 0.917 ; \testbenk:adress[0] ; \testbenk:adress[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.161      ;
; 0.918 ; \testbenk:adress[2] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.162      ;
; 0.934 ; \testbenk:timer[4]  ; \testbenk:timer[2]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.194      ;
; 0.939 ; \testbenk:timer[4]  ; \testbenk:timer[0]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.199      ;
; 0.940 ; \testbenk:timer[4]  ; \testbenk:timer[1]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.200      ;
; 0.943 ; \testbenk:timer[4]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.203      ;
; 0.998 ; \testbenk:timer[0]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.258      ;
; 1.007 ; \testbenk:adress[1] ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.251      ;
; 1.010 ; \testbenk:adress[3] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.254      ;
; 1.016 ; \testbenk:adress[0] ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.260      ;
; 1.017 ; \testbenk:adress[2] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.261      ;
; 1.018 ; \testbenk:adress[1] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.262      ;
; 1.027 ; \testbenk:adress[0] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.271      ;
; 1.054 ; \testbenk:timer[3]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.314      ;
; 1.092 ; \testbenk:timer[2]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.352      ;
; 1.114 ; \testbenk:timer[0]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.374      ;
; 1.117 ; \testbenk:adress[1] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.361      ;
; 1.126 ; \testbenk:adress[0] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.370      ;
; 1.166 ; \testbenk:timer[3]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.426      ;
; 1.234 ; \testbenk:timer[2]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.494      ;
; 1.523 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~504       ; clk          ; clk         ; 0.000        ; 0.442      ; 2.136      ;
; 1.523 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~502       ; clk          ; clk         ; 0.000        ; 0.442      ; 2.136      ;
; 1.523 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~501       ; clk          ; clk         ; 0.000        ; 0.442      ; 2.136      ;
; 1.523 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~500       ; clk          ; clk         ; 0.000        ; 0.442      ; 2.136      ;
; 1.523 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~499       ; clk          ; clk         ; 0.000        ; 0.442      ; 2.136      ;
; 1.523 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~498       ; clk          ; clk         ; 0.000        ; 0.442      ; 2.136      ;
; 1.523 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~497       ; clk          ; clk         ; 0.000        ; 0.442      ; 2.136      ;
; 1.524 ; \testbenk:timer[1]  ; \testbenk:timer[0]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.784      ;
; 1.598 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~512       ; clk          ; clk         ; 0.000        ; 0.473      ; 2.242      ;
; 1.598 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~511       ; clk          ; clk         ; 0.000        ; 0.473      ; 2.242      ;
; 1.598 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~510       ; clk          ; clk         ; 0.000        ; 0.473      ; 2.242      ;
; 1.598 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~509       ; clk          ; clk         ; 0.000        ; 0.473      ; 2.242      ;
; 1.598 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~508       ; clk          ; clk         ; 0.000        ; 0.473      ; 2.242      ;
; 1.598 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~506       ; clk          ; clk         ; 0.000        ; 0.473      ; 2.242      ;
; 1.608 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~520       ; clk          ; clk         ; 0.000        ; 0.471      ; 2.250      ;
; 1.608 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~519       ; clk          ; clk         ; 0.000        ; 0.471      ; 2.250      ;
; 1.608 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~518       ; clk          ; clk         ; 0.000        ; 0.471      ; 2.250      ;
; 1.608 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~517       ; clk          ; clk         ; 0.000        ; 0.471      ; 2.250      ;
; 1.608 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~516       ; clk          ; clk         ; 0.000        ; 0.471      ; 2.250      ;
; 1.608 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~515       ; clk          ; clk         ; 0.000        ; 0.471      ; 2.250      ;
; 1.608 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~514       ; clk          ; clk         ; 0.000        ; 0.471      ; 2.250      ;
; 1.608 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~513       ; clk          ; clk         ; 0.000        ; 0.471      ; 2.250      ;
; 1.637 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~248       ; clk          ; clk         ; 0.000        ; 0.432      ; 2.240      ;
; 1.637 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~247       ; clk          ; clk         ; 0.000        ; 0.432      ; 2.240      ;
; 1.637 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~246       ; clk          ; clk         ; 0.000        ; 0.432      ; 2.240      ;
; 1.637 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~245       ; clk          ; clk         ; 0.000        ; 0.432      ; 2.240      ;
; 1.637 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~244       ; clk          ; clk         ; 0.000        ; 0.432      ; 2.240      ;
; 1.637 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~243       ; clk          ; clk         ; 0.000        ; 0.432      ; 2.240      ;
; 1.637 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~242       ; clk          ; clk         ; 0.000        ; 0.432      ; 2.240      ;
; 1.690 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~336       ; clk          ; clk         ; 0.000        ; 0.477      ; 2.338      ;
; 1.690 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~335       ; clk          ; clk         ; 0.000        ; 0.477      ; 2.338      ;
; 1.690 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~334       ; clk          ; clk         ; 0.000        ; 0.477      ; 2.338      ;
; 1.690 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~333       ; clk          ; clk         ; 0.000        ; 0.477      ; 2.338      ;
; 1.690 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~332       ; clk          ; clk         ; 0.000        ; 0.477      ; 2.338      ;
; 1.690 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~331       ; clk          ; clk         ; 0.000        ; 0.477      ; 2.338      ;
; 1.690 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~330       ; clk          ; clk         ; 0.000        ; 0.477      ; 2.338      ;
; 1.690 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~329       ; clk          ; clk         ; 0.000        ; 0.477      ; 2.338      ;
; 1.693 ; \testbenk:timer[4]  ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; -0.310     ; 1.554      ;
; 1.693 ; \testbenk:timer[4]  ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; -0.310     ; 1.554      ;
; 1.693 ; \testbenk:timer[4]  ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; -0.310     ; 1.554      ;
; 1.693 ; \testbenk:timer[4]  ; \testbenk:adress[2]          ; clk          ; clk         ; 0.000        ; -0.310     ; 1.554      ;
; 1.693 ; \testbenk:timer[4]  ; \testbenk:adress[1]          ; clk          ; clk         ; 0.000        ; -0.310     ; 1.554      ;
; 1.693 ; \testbenk:timer[4]  ; \testbenk:adress[0]          ; clk          ; clk         ; 0.000        ; -0.310     ; 1.554      ;
; 1.696 ; \testbenk:adress[3] ; bRAM:bRAM_chip|s_Data_out[2] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.942      ;
; 1.699 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~523       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.945      ;
; 1.708 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~527       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.951      ;
; 1.729 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~455       ; clk          ; clk         ; 0.000        ; 0.447      ; 2.347      ;
; 1.729 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~454       ; clk          ; clk         ; 0.000        ; 0.447      ; 2.347      ;
; 1.729 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~452       ; clk          ; clk         ; 0.000        ; 0.447      ; 2.347      ;
; 1.729 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~450       ; clk          ; clk         ; 0.000        ; 0.447      ; 2.347      ;
; 1.733 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~128       ; clk          ; clk         ; 0.000        ; 0.440      ; 2.344      ;
; 1.733 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~127       ; clk          ; clk         ; 0.000        ; 0.440      ; 2.344      ;
; 1.733 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~126       ; clk          ; clk         ; 0.000        ; 0.440      ; 2.344      ;
; 1.741 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~272       ; clk          ; clk         ; 0.000        ; 0.481      ; 2.393      ;
; 1.741 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~271       ; clk          ; clk         ; 0.000        ; 0.481      ; 2.393      ;
; 1.741 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~270       ; clk          ; clk         ; 0.000        ; 0.481      ; 2.393      ;
; 1.741 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~269       ; clk          ; clk         ; 0.000        ; 0.481      ; 2.393      ;
; 1.741 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~268       ; clk          ; clk         ; 0.000        ; 0.481      ; 2.393      ;
; 1.741 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~266       ; clk          ; clk         ; 0.000        ; 0.481      ; 2.393      ;
; 1.741 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~265       ; clk          ; clk         ; 0.000        ; 0.481      ; 2.393      ;
+-------+---------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.569 ; -1143.547         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.172 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -574.155                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                              ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.569 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.044     ; 3.512      ;
; -2.547 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.049     ; 3.485      ;
; -2.541 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.043     ; 3.485      ;
; -2.541 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.044     ; 3.484      ;
; -2.528 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~374 ; clk          ; clk         ; 1.000        ; -0.235     ; 3.280      ;
; -2.524 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.051     ; 3.460      ;
; -2.519 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.049     ; 3.457      ;
; -2.513 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.043     ; 3.457      ;
; -2.510 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~409 ; clk          ; clk         ; 1.000        ; -0.042     ; 3.455      ;
; -2.508 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~75  ; clk          ; clk         ; 1.000        ; -0.043     ; 3.452      ;
; -2.508 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~211 ; clk          ; clk         ; 1.000        ; -0.050     ; 3.445      ;
; -2.506 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~491 ; clk          ; clk         ; 1.000        ; -0.048     ; 3.445      ;
; -2.500 ; bRAM:bRAM_chip|RAM~69  ; bRAM:bRAM_chip|RAM~197 ; clk          ; clk         ; 1.000        ; -0.245     ; 3.242      ;
; -2.496 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.051     ; 3.432      ;
; -2.485 ; bRAM:bRAM_chip|RAM~321 ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.251     ; 3.221      ;
; -2.485 ; \testbenk:adress[4]    ; bRAM:bRAM_chip|RAM~197 ; clk          ; clk         ; 1.000        ; -0.043     ; 3.429      ;
; -2.482 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~409 ; clk          ; clk         ; 1.000        ; -0.042     ; 3.427      ;
; -2.478 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~195 ; clk          ; clk         ; 1.000        ; -0.043     ; 3.422      ;
; -2.471 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~494 ; clk          ; clk         ; 1.000        ; -0.235     ; 3.223      ;
; -2.468 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.222     ; 3.233      ;
; -2.468 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.044     ; 3.411      ;
; -2.463 ; bRAM:bRAM_chip|RAM~321 ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.256     ; 3.194      ;
; -2.462 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.226     ; 3.223      ;
; -2.461 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~134 ; clk          ; clk         ; 1.000        ; -0.235     ; 3.213      ;
; -2.460 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~200 ; clk          ; clk         ; 1.000        ; -0.043     ; 3.404      ;
; -2.460 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~75  ; clk          ; clk         ; 1.000        ; -0.043     ; 3.404      ;
; -2.460 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~211 ; clk          ; clk         ; 1.000        ; -0.050     ; 3.397      ;
; -2.458 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~491 ; clk          ; clk         ; 1.000        ; -0.048     ; 3.397      ;
; -2.457 ; bRAM:bRAM_chip|RAM~321 ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.250     ; 3.194      ;
; -2.456 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~286 ; clk          ; clk         ; 1.000        ; -0.231     ; 3.212      ;
; -2.456 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~197 ; clk          ; clk         ; 1.000        ; -0.043     ; 3.400      ;
; -2.455 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.239     ; 3.203      ;
; -2.454 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~374 ; clk          ; clk         ; 1.000        ; -0.048     ; 3.393      ;
; -2.451 ; bRAM:bRAM_chip|RAM~69  ; bRAM:bRAM_chip|RAM~453 ; clk          ; clk         ; 1.000        ; -0.241     ; 3.197      ;
; -2.451 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.222     ; 3.216      ;
; -2.449 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.243     ; 3.193      ;
; -2.446 ; bRAM:bRAM_chip|RAM~55  ; bRAM:bRAM_chip|RAM~111 ; clk          ; clk         ; 1.000        ; -0.231     ; 3.202      ;
; -2.446 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.049     ; 3.384      ;
; -2.445 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~171 ; clk          ; clk         ; 1.000        ; -0.041     ; 3.391      ;
; -2.440 ; bRAM:bRAM_chip|RAM~321 ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.258     ; 3.169      ;
; -2.440 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.043     ; 3.384      ;
; -2.439 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~260 ; clk          ; clk         ; 1.000        ; -0.224     ; 3.202      ;
; -2.438 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.239     ; 3.186      ;
; -2.436 ; \testbenk:adress[4]    ; bRAM:bRAM_chip|RAM~453 ; clk          ; clk         ; 1.000        ; -0.039     ; 3.384      ;
; -2.435 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~172 ; clk          ; clk         ; 1.000        ; -0.219     ; 3.203      ;
; -2.434 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~104 ; clk          ; clk         ; 1.000        ; -0.041     ; 3.380      ;
; -2.433 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~489 ; clk          ; clk         ; 1.000        ; -0.048     ; 3.372      ;
; -2.431 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~262 ; clk          ; clk         ; 1.000        ; -0.233     ; 3.185      ;
; -2.430 ; bRAM:bRAM_chip|RAM~345 ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.258     ; 3.159      ;
; -2.430 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~195 ; clk          ; clk         ; 1.000        ; -0.043     ; 3.374      ;
; -2.429 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~412 ; clk          ; clk         ; 1.000        ; -0.220     ; 3.196      ;
; -2.428 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~374 ; clk          ; clk         ; 1.000        ; -0.048     ; 3.367      ;
; -2.426 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~275 ; clk          ; clk         ; 1.000        ; -0.044     ; 3.369      ;
; -2.426 ; bRAM:bRAM_chip|RAM~321 ; bRAM:bRAM_chip|RAM~409 ; clk          ; clk         ; 1.000        ; -0.249     ; 3.164      ;
; -2.426 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~260 ; clk          ; clk         ; 1.000        ; -0.241     ; 3.172      ;
; -2.425 ; \testbenk:adress[2]    ; bRAM:bRAM_chip|RAM~197 ; clk          ; clk         ; 1.000        ; -0.043     ; 3.369      ;
; -2.424 ; bRAM:bRAM_chip|RAM~69  ; bRAM:bRAM_chip|RAM~285 ; clk          ; clk         ; 1.000        ; -0.246     ; 3.165      ;
; -2.423 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~176 ; clk          ; clk         ; 1.000        ; -0.041     ; 3.369      ;
; -2.423 ; \testbenk:adress[2]    ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.044     ; 3.366      ;
; -2.423 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~305 ; clk          ; clk         ; 1.000        ; -0.051     ; 3.359      ;
; -2.422 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~172 ; clk          ; clk         ; 1.000        ; -0.236     ; 3.173      ;
; -2.422 ; bRAM:bRAM_chip|RAM~188 ; bRAM:bRAM_chip|RAM~196 ; clk          ; clk         ; 1.000        ; -0.255     ; 3.154      ;
; -2.420 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~518 ; clk          ; clk         ; 1.000        ; -0.034     ; 3.373      ;
; -2.420 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~273 ; clk          ; clk         ; 1.000        ; -0.044     ; 3.363      ;
; -2.419 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~358 ; clk          ; clk         ; 1.000        ; -0.059     ; 3.347      ;
; -2.419 ; bRAM:bRAM_chip|RAM~223 ; bRAM:bRAM_chip|RAM~111 ; clk          ; clk         ; 1.000        ; -0.239     ; 3.167      ;
; -2.417 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~315 ; clk          ; clk         ; 1.000        ; -0.038     ; 3.366      ;
; -2.417 ; bRAM:bRAM_chip|RAM~81  ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.246     ; 3.158      ;
; -2.417 ; \testbenk:adress[2]    ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.048     ; 3.356      ;
; -2.416 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~412 ; clk          ; clk         ; 1.000        ; -0.237     ; 3.166      ;
; -2.416 ; bRAM:bRAM_chip|RAM~188 ; bRAM:bRAM_chip|RAM~372 ; clk          ; clk         ; 1.000        ; -0.259     ; 3.144      ;
; -2.415 ; bRAM:bRAM_chip|RAM~449 ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.048     ; 3.354      ;
; -2.415 ; \testbenk:adress[2]    ; bRAM:bRAM_chip|RAM~111 ; clk          ; clk         ; 1.000        ; -0.037     ; 3.365      ;
; -2.414 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~318 ; clk          ; clk         ; 1.000        ; -0.225     ; 3.176      ;
; -2.411 ; \testbenk:adress[2]    ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.044     ; 3.354      ;
; -2.409 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~414 ; clk          ; clk         ; 1.000        ; -0.229     ; 3.167      ;
; -2.409 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~307 ; clk          ; clk         ; 1.000        ; -0.038     ; 3.358      ;
; -2.409 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~409 ; clk          ; clk         ; 1.000        ; -0.042     ; 3.354      ;
; -2.409 ; \testbenk:adress[4]    ; bRAM:bRAM_chip|RAM~285 ; clk          ; clk         ; 1.000        ; -0.044     ; 3.352      ;
; -2.408 ; bRAM:bRAM_chip|RAM~356 ; bRAM:bRAM_chip|RAM~316 ; clk          ; clk         ; 1.000        ; -0.216     ; 3.179      ;
; -2.408 ; bRAM:bRAM_chip|RAM~345 ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.263     ; 3.132      ;
; -2.408 ; bRAM:bRAM_chip|RAM~357 ; bRAM:bRAM_chip|RAM~197 ; clk          ; clk         ; 1.000        ; -0.258     ; 3.137      ;
; -2.407 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~433 ; clk          ; clk         ; 1.000        ; 0.143      ; 3.537      ;
; -2.407 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~449 ; clk          ; clk         ; 1.000        ; -0.039     ; 3.355      ;
; -2.407 ; bRAM:bRAM_chip|RAM~41  ; bRAM:bRAM_chip|RAM~161 ; clk          ; clk         ; 1.000        ; -0.255     ; 3.139      ;
; -2.407 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~453 ; clk          ; clk         ; 1.000        ; -0.039     ; 3.355      ;
; -2.406 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~17  ; clk          ; clk         ; 1.000        ; 0.138      ; 3.531      ;
; -2.406 ; \testbenk:adress[2]    ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.044     ; 3.349      ;
; -2.406 ; \testbenk:adress[3]    ; bRAM:bRAM_chip|RAM~111 ; clk          ; clk         ; 1.000        ; -0.037     ; 3.356      ;
; -2.405 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~489 ; clk          ; clk         ; 1.000        ; -0.048     ; 3.344      ;
; -2.405 ; bRAM:bRAM_chip|RAM~188 ; bRAM:bRAM_chip|RAM~284 ; clk          ; clk         ; 1.000        ; -0.255     ; 3.137      ;
; -2.402 ; bRAM:bRAM_chip|RAM~69  ; bRAM:bRAM_chip|RAM~101 ; clk          ; clk         ; 1.000        ; -0.243     ; 3.146      ;
; -2.402 ; bRAM:bRAM_chip|RAM~345 ; bRAM:bRAM_chip|RAM~193 ; clk          ; clk         ; 1.000        ; -0.257     ; 3.132      ;
; -2.400 ; \testbenk:adress[1]    ; bRAM:bRAM_chip|RAM~57  ; clk          ; clk         ; 1.000        ; 0.160      ; 3.547      ;
; -2.397 ; bRAM:bRAM_chip|RAM~478 ; bRAM:bRAM_chip|RAM~470 ; clk          ; clk         ; 1.000        ; -0.057     ; 3.327      ;
; -2.397 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~494 ; clk          ; clk         ; 1.000        ; -0.048     ; 3.336      ;
; -2.397 ; \testbenk:adress[0]    ; bRAM:bRAM_chip|RAM~171 ; clk          ; clk         ; 1.000        ; -0.041     ; 3.343      ;
; -2.395 ; bRAM:bRAM_chip|RAM~81  ; bRAM:bRAM_chip|RAM~209 ; clk          ; clk         ; 1.000        ; -0.251     ; 3.131      ;
; -2.395 ; bRAM:bRAM_chip|RAM~444 ; bRAM:bRAM_chip|RAM~316 ; clk          ; clk         ; 1.000        ; -0.233     ; 3.149      ;
; -2.394 ; \testbenk:adress[5]    ; bRAM:bRAM_chip|RAM~320 ; clk          ; clk         ; 1.000        ; -0.038     ; 3.343      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                 ;
+-------+---------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; \testbenk:timer[4]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; \testbenk:timer[1]  ; \testbenk:timer[1]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; \testbenk:timer[2]  ; \testbenk:timer[2]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.179 ; \testbenk:timer[0]  ; \testbenk:timer[0]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.314      ;
; 0.200 ; \testbenk:timer[1]  ; \testbenk:timer[2]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.335      ;
; 0.211 ; \testbenk:adress[5] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.337      ;
; 0.312 ; \testbenk:adress[2] ; \testbenk:adress[2]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.438      ;
; 0.312 ; \testbenk:adress[1] ; \testbenk:adress[1]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.438      ;
; 0.313 ; \testbenk:adress[4] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.439      ;
; 0.316 ; \testbenk:adress[3] ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.442      ;
; 0.321 ; \testbenk:adress[0] ; \testbenk:adress[0]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.447      ;
; 0.359 ; \testbenk:timer[1]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.494      ;
; 0.375 ; \testbenk:timer[0]  ; \testbenk:timer[1]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.510      ;
; 0.378 ; \testbenk:timer[0]  ; \testbenk:timer[2]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.513      ;
; 0.408 ; \testbenk:timer[1]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.543      ;
; 0.461 ; \testbenk:adress[1] ; \testbenk:adress[2]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.463 ; \testbenk:timer[4]  ; \testbenk:timer[2]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.598      ;
; 0.465 ; \testbenk:adress[3] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.591      ;
; 0.468 ; \testbenk:timer[4]  ; \testbenk:timer[1]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.603      ;
; 0.469 ; \testbenk:timer[4]  ; \testbenk:timer[0]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.604      ;
; 0.470 ; \testbenk:adress[0] ; \testbenk:adress[1]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.596      ;
; 0.470 ; \testbenk:adress[2] ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.596      ;
; 0.470 ; \testbenk:timer[4]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.605      ;
; 0.471 ; \testbenk:adress[4] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.597      ;
; 0.473 ; \testbenk:adress[0] ; \testbenk:adress[2]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.599      ;
; 0.473 ; \testbenk:adress[2] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.599      ;
; 0.487 ; \testbenk:timer[0]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.622      ;
; 0.521 ; \testbenk:timer[3]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.656      ;
; 0.524 ; \testbenk:adress[1] ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.650      ;
; 0.527 ; \testbenk:adress[1] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; \testbenk:adress[3] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.654      ;
; 0.530 ; \testbenk:timer[2]  ; \testbenk:timer[4]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.665      ;
; 0.536 ; \testbenk:timer[0]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.671      ;
; 0.536 ; \testbenk:adress[0] ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.662      ;
; 0.536 ; \testbenk:adress[2] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.662      ;
; 0.539 ; \testbenk:adress[0] ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.665      ;
; 0.567 ; \testbenk:timer[3]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.702      ;
; 0.590 ; \testbenk:adress[1] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.716      ;
; 0.594 ; \testbenk:timer[2]  ; \testbenk:timer[3]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.729      ;
; 0.602 ; \testbenk:adress[0] ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.728      ;
; 0.761 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~504       ; clk          ; clk         ; 0.000        ; 0.234      ; 1.079      ;
; 0.761 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~502       ; clk          ; clk         ; 0.000        ; 0.234      ; 1.079      ;
; 0.761 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~501       ; clk          ; clk         ; 0.000        ; 0.234      ; 1.079      ;
; 0.761 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~500       ; clk          ; clk         ; 0.000        ; 0.234      ; 1.079      ;
; 0.761 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~499       ; clk          ; clk         ; 0.000        ; 0.234      ; 1.079      ;
; 0.761 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~498       ; clk          ; clk         ; 0.000        ; 0.234      ; 1.079      ;
; 0.761 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~497       ; clk          ; clk         ; 0.000        ; 0.234      ; 1.079      ;
; 0.771 ; \testbenk:timer[1]  ; \testbenk:timer[0]           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.906      ;
; 0.816 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~512       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.145      ;
; 0.816 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~511       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.145      ;
; 0.816 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~510       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.145      ;
; 0.816 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~509       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.145      ;
; 0.816 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~508       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.145      ;
; 0.816 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~506       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.145      ;
; 0.825 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~520       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.154      ;
; 0.825 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~519       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.154      ;
; 0.825 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~518       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.154      ;
; 0.825 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~517       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.154      ;
; 0.825 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~516       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.154      ;
; 0.825 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~515       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.154      ;
; 0.825 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~514       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.154      ;
; 0.825 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~513       ; clk          ; clk         ; 0.000        ; 0.245      ; 1.154      ;
; 0.847 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~248       ; clk          ; clk         ; 0.000        ; 0.225      ; 1.156      ;
; 0.847 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~247       ; clk          ; clk         ; 0.000        ; 0.225      ; 1.156      ;
; 0.847 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~246       ; clk          ; clk         ; 0.000        ; 0.225      ; 1.156      ;
; 0.847 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~245       ; clk          ; clk         ; 0.000        ; 0.225      ; 1.156      ;
; 0.847 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~244       ; clk          ; clk         ; 0.000        ; 0.225      ; 1.156      ;
; 0.847 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~243       ; clk          ; clk         ; 0.000        ; 0.225      ; 1.156      ;
; 0.847 ; \testbenk:adress[0] ; bRAM:bRAM_chip|RAM~242       ; clk          ; clk         ; 0.000        ; 0.225      ; 1.156      ;
; 0.851 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~336       ; clk          ; clk         ; 0.000        ; 0.252      ; 1.187      ;
; 0.851 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~335       ; clk          ; clk         ; 0.000        ; 0.252      ; 1.187      ;
; 0.851 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~334       ; clk          ; clk         ; 0.000        ; 0.252      ; 1.187      ;
; 0.851 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~333       ; clk          ; clk         ; 0.000        ; 0.252      ; 1.187      ;
; 0.851 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~332       ; clk          ; clk         ; 0.000        ; 0.252      ; 1.187      ;
; 0.851 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~331       ; clk          ; clk         ; 0.000        ; 0.252      ; 1.187      ;
; 0.851 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~330       ; clk          ; clk         ; 0.000        ; 0.252      ; 1.187      ;
; 0.851 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~329       ; clk          ; clk         ; 0.000        ; 0.252      ; 1.187      ;
; 0.859 ; \testbenk:adress[3] ; bRAM:bRAM_chip|s_Data_out[2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.986      ;
; 0.859 ; \testbenk:timer[4]  ; \testbenk:adress[5]          ; clk          ; clk         ; 0.000        ; -0.153     ; 0.790      ;
; 0.859 ; \testbenk:timer[4]  ; \testbenk:adress[4]          ; clk          ; clk         ; 0.000        ; -0.153     ; 0.790      ;
; 0.859 ; \testbenk:timer[4]  ; \testbenk:adress[3]          ; clk          ; clk         ; 0.000        ; -0.153     ; 0.790      ;
; 0.859 ; \testbenk:timer[4]  ; \testbenk:adress[2]          ; clk          ; clk         ; 0.000        ; -0.153     ; 0.790      ;
; 0.859 ; \testbenk:timer[4]  ; \testbenk:adress[1]          ; clk          ; clk         ; 0.000        ; -0.153     ; 0.790      ;
; 0.859 ; \testbenk:timer[4]  ; \testbenk:adress[0]          ; clk          ; clk         ; 0.000        ; -0.153     ; 0.790      ;
; 0.862 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~523       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.989      ;
; 0.866 ; \testbenk:adress[5] ; bRAM:bRAM_chip|RAM~527       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.990      ;
; 0.870 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~455       ; clk          ; clk         ; 0.000        ; 0.239      ; 1.193      ;
; 0.870 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~454       ; clk          ; clk         ; 0.000        ; 0.239      ; 1.193      ;
; 0.870 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~452       ; clk          ; clk         ; 0.000        ; 0.239      ; 1.193      ;
; 0.870 ; \testbenk:adress[1] ; bRAM:bRAM_chip|RAM~450       ; clk          ; clk         ; 0.000        ; 0.239      ; 1.193      ;
; 0.873 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~272       ; clk          ; clk         ; 0.000        ; 0.254      ; 1.211      ;
; 0.873 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~271       ; clk          ; clk         ; 0.000        ; 0.254      ; 1.211      ;
; 0.873 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~270       ; clk          ; clk         ; 0.000        ; 0.254      ; 1.211      ;
; 0.873 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~269       ; clk          ; clk         ; 0.000        ; 0.254      ; 1.211      ;
; 0.873 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~268       ; clk          ; clk         ; 0.000        ; 0.254      ; 1.211      ;
; 0.873 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~266       ; clk          ; clk         ; 0.000        ; 0.254      ; 1.211      ;
; 0.873 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~265       ; clk          ; clk         ; 0.000        ; 0.254      ; 1.211      ;
; 0.882 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~248       ; clk          ; clk         ; 0.000        ; 0.225      ; 1.191      ;
; 0.882 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~247       ; clk          ; clk         ; 0.000        ; 0.225      ; 1.191      ;
; 0.882 ; \testbenk:adress[3] ; bRAM:bRAM_chip|RAM~246       ; clk          ; clk         ; 0.000        ; 0.225      ; 1.191      ;
+-------+---------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.048    ; 0.172 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -6.048    ; 0.172 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2777.689 ; 0.0   ; 0.0      ; 0.0     ; -685.335            ;
;  clk             ; -2777.689 ; 0.000 ; N/A      ; N/A     ; -685.335            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 69242    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 69242    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 1051  ; 1051 ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Processing started: Mon Jan 19 10:52:51 2026
Info: Command: quartus_sta bRAM_testbenk -c bRAM_testbenk
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bRAM_testbenk.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.048
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.048           -2777.689 clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -685.335 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.499
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.499           -2523.579 clk 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -685.335 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.569
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.569           -1143.547 clk 
Info (332146): Worst-case hold slack is 0.172
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.172               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -574.155 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 669 megabytes
    Info: Processing ended: Mon Jan 19 10:52:52 2026
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


