// Generated by ZYANG
#ifndef INCLUDED_CCS_DUT_WRAPPER_H
#define INCLUDED_CCS_DUT_WRAPPER_H

#ifndef SC_USE_STD_STRING
#define SC_USE_STD_STRING
#endif

#include <systemc.h>
#include <mc_simulator_extensions.h>

#ifdef CCS_SYSC
namespace HDL {
#endif
#if defined(CCS_DUT_SYSC)
// alias ccs_DUT_wrapper to namespace enclosure of either cycle or RTL SystemC netlist
namespace
    ccs_design {
#if defined(CCS_DUT_CYCLE)
#include "cycle.cxx"
#else
#if defined(CCS_DUT_RTL)
#include "rtl.cxx"
#endif
#endif
}
typedef
    ccs_design::HDL::peaseNTT ccs_DUT_wrapper;

#else

// Create a foreign module wrapper around the HDL
#ifdef VCS_SYSTEMC
// VCS support - ccs_DUT_wrapper is derived from VCS-generated SystemC wrapper around HDL code
class ccs_DUT_wrapper : public TOP_HDL_ENTITY
{
public:
  ccs_DUT_wrapper(const sc_module_name& nm, const char *hdl_name)
  : TOP_HDL_ENTITY(nm)
  {
  // elaborate_foreign_module(hdl_name);
  }

  ~ccs_DUT_wrapper() {}
};

#else
// non VCS simulators - ccs_DUT_wrapper is derived from mc_foreign_module (adding 2nd ctor arg)
class ccs_DUT_wrapper: public mc_foreign_module
{
public:
  // Interface Ports
  sc_in<bool> clk;
  sc_in<sc_logic> rst;
  sc_out<sc_lv<6> > xt_rsc_0_0_adra;
  sc_out<sc_lv<32> > xt_rsc_0_0_da;
  sc_out<sc_logic> xt_rsc_0_0_wea;
  sc_in<sc_lv<32> > xt_rsc_0_0_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_0_lz;
  sc_out<sc_lv<6> > xt_rsc_0_1_adra;
  sc_out<sc_lv<32> > xt_rsc_0_1_da;
  sc_out<sc_logic> xt_rsc_0_1_wea;
  sc_in<sc_lv<32> > xt_rsc_0_1_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_1_lz;
  sc_out<sc_lv<6> > xt_rsc_0_2_adra;
  sc_out<sc_lv<32> > xt_rsc_0_2_da;
  sc_out<sc_logic> xt_rsc_0_2_wea;
  sc_in<sc_lv<32> > xt_rsc_0_2_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_2_lz;
  sc_out<sc_lv<6> > xt_rsc_0_3_adra;
  sc_out<sc_lv<32> > xt_rsc_0_3_da;
  sc_out<sc_logic> xt_rsc_0_3_wea;
  sc_in<sc_lv<32> > xt_rsc_0_3_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_3_lz;
  sc_out<sc_lv<6> > xt_rsc_0_4_adra;
  sc_out<sc_lv<32> > xt_rsc_0_4_da;
  sc_out<sc_logic> xt_rsc_0_4_wea;
  sc_in<sc_lv<32> > xt_rsc_0_4_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_4_lz;
  sc_out<sc_lv<6> > xt_rsc_0_5_adra;
  sc_out<sc_lv<32> > xt_rsc_0_5_da;
  sc_out<sc_logic> xt_rsc_0_5_wea;
  sc_in<sc_lv<32> > xt_rsc_0_5_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_5_lz;
  sc_out<sc_lv<6> > xt_rsc_0_6_adra;
  sc_out<sc_lv<32> > xt_rsc_0_6_da;
  sc_out<sc_logic> xt_rsc_0_6_wea;
  sc_in<sc_lv<32> > xt_rsc_0_6_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_6_lz;
  sc_out<sc_lv<6> > xt_rsc_0_7_adra;
  sc_out<sc_lv<32> > xt_rsc_0_7_da;
  sc_out<sc_logic> xt_rsc_0_7_wea;
  sc_in<sc_lv<32> > xt_rsc_0_7_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_7_lz;
  sc_out<sc_lv<6> > xt_rsc_0_8_adra;
  sc_out<sc_lv<32> > xt_rsc_0_8_da;
  sc_out<sc_logic> xt_rsc_0_8_wea;
  sc_in<sc_lv<32> > xt_rsc_0_8_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_8_lz;
  sc_out<sc_lv<6> > xt_rsc_0_9_adra;
  sc_out<sc_lv<32> > xt_rsc_0_9_da;
  sc_out<sc_logic> xt_rsc_0_9_wea;
  sc_in<sc_lv<32> > xt_rsc_0_9_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_9_lz;
  sc_out<sc_lv<6> > xt_rsc_0_10_adra;
  sc_out<sc_lv<32> > xt_rsc_0_10_da;
  sc_out<sc_logic> xt_rsc_0_10_wea;
  sc_in<sc_lv<32> > xt_rsc_0_10_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_10_lz;
  sc_out<sc_lv<6> > xt_rsc_0_11_adra;
  sc_out<sc_lv<32> > xt_rsc_0_11_da;
  sc_out<sc_logic> xt_rsc_0_11_wea;
  sc_in<sc_lv<32> > xt_rsc_0_11_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_11_lz;
  sc_out<sc_lv<6> > xt_rsc_0_12_adra;
  sc_out<sc_lv<32> > xt_rsc_0_12_da;
  sc_out<sc_logic> xt_rsc_0_12_wea;
  sc_in<sc_lv<32> > xt_rsc_0_12_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_12_lz;
  sc_out<sc_lv<6> > xt_rsc_0_13_adra;
  sc_out<sc_lv<32> > xt_rsc_0_13_da;
  sc_out<sc_logic> xt_rsc_0_13_wea;
  sc_in<sc_lv<32> > xt_rsc_0_13_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_13_lz;
  sc_out<sc_lv<6> > xt_rsc_0_14_adra;
  sc_out<sc_lv<32> > xt_rsc_0_14_da;
  sc_out<sc_logic> xt_rsc_0_14_wea;
  sc_in<sc_lv<32> > xt_rsc_0_14_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_14_lz;
  sc_out<sc_lv<6> > xt_rsc_0_15_adra;
  sc_out<sc_lv<32> > xt_rsc_0_15_da;
  sc_out<sc_logic> xt_rsc_0_15_wea;
  sc_in<sc_lv<32> > xt_rsc_0_15_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_15_lz;
  sc_out<sc_lv<6> > xt_rsc_0_16_adra;
  sc_out<sc_lv<32> > xt_rsc_0_16_da;
  sc_out<sc_logic> xt_rsc_0_16_wea;
  sc_in<sc_lv<32> > xt_rsc_0_16_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_16_lz;
  sc_out<sc_lv<6> > xt_rsc_0_17_adra;
  sc_out<sc_lv<32> > xt_rsc_0_17_da;
  sc_out<sc_logic> xt_rsc_0_17_wea;
  sc_in<sc_lv<32> > xt_rsc_0_17_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_17_lz;
  sc_out<sc_lv<6> > xt_rsc_0_18_adra;
  sc_out<sc_lv<32> > xt_rsc_0_18_da;
  sc_out<sc_logic> xt_rsc_0_18_wea;
  sc_in<sc_lv<32> > xt_rsc_0_18_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_18_lz;
  sc_out<sc_lv<6> > xt_rsc_0_19_adra;
  sc_out<sc_lv<32> > xt_rsc_0_19_da;
  sc_out<sc_logic> xt_rsc_0_19_wea;
  sc_in<sc_lv<32> > xt_rsc_0_19_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_19_lz;
  sc_out<sc_lv<6> > xt_rsc_0_20_adra;
  sc_out<sc_lv<32> > xt_rsc_0_20_da;
  sc_out<sc_logic> xt_rsc_0_20_wea;
  sc_in<sc_lv<32> > xt_rsc_0_20_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_20_lz;
  sc_out<sc_lv<6> > xt_rsc_0_21_adra;
  sc_out<sc_lv<32> > xt_rsc_0_21_da;
  sc_out<sc_logic> xt_rsc_0_21_wea;
  sc_in<sc_lv<32> > xt_rsc_0_21_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_21_lz;
  sc_out<sc_lv<6> > xt_rsc_0_22_adra;
  sc_out<sc_lv<32> > xt_rsc_0_22_da;
  sc_out<sc_logic> xt_rsc_0_22_wea;
  sc_in<sc_lv<32> > xt_rsc_0_22_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_22_lz;
  sc_out<sc_lv<6> > xt_rsc_0_23_adra;
  sc_out<sc_lv<32> > xt_rsc_0_23_da;
  sc_out<sc_logic> xt_rsc_0_23_wea;
  sc_in<sc_lv<32> > xt_rsc_0_23_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_23_lz;
  sc_out<sc_lv<6> > xt_rsc_0_24_adra;
  sc_out<sc_lv<32> > xt_rsc_0_24_da;
  sc_out<sc_logic> xt_rsc_0_24_wea;
  sc_in<sc_lv<32> > xt_rsc_0_24_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_24_lz;
  sc_out<sc_lv<6> > xt_rsc_0_25_adra;
  sc_out<sc_lv<32> > xt_rsc_0_25_da;
  sc_out<sc_logic> xt_rsc_0_25_wea;
  sc_in<sc_lv<32> > xt_rsc_0_25_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_25_lz;
  sc_out<sc_lv<6> > xt_rsc_0_26_adra;
  sc_out<sc_lv<32> > xt_rsc_0_26_da;
  sc_out<sc_logic> xt_rsc_0_26_wea;
  sc_in<sc_lv<32> > xt_rsc_0_26_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_26_lz;
  sc_out<sc_lv<6> > xt_rsc_0_27_adra;
  sc_out<sc_lv<32> > xt_rsc_0_27_da;
  sc_out<sc_logic> xt_rsc_0_27_wea;
  sc_in<sc_lv<32> > xt_rsc_0_27_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_27_lz;
  sc_out<sc_lv<6> > xt_rsc_0_28_adra;
  sc_out<sc_lv<32> > xt_rsc_0_28_da;
  sc_out<sc_logic> xt_rsc_0_28_wea;
  sc_in<sc_lv<32> > xt_rsc_0_28_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_28_lz;
  sc_out<sc_lv<6> > xt_rsc_0_29_adra;
  sc_out<sc_lv<32> > xt_rsc_0_29_da;
  sc_out<sc_logic> xt_rsc_0_29_wea;
  sc_in<sc_lv<32> > xt_rsc_0_29_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_29_lz;
  sc_out<sc_lv<6> > xt_rsc_0_30_adra;
  sc_out<sc_lv<32> > xt_rsc_0_30_da;
  sc_out<sc_logic> xt_rsc_0_30_wea;
  sc_in<sc_lv<32> > xt_rsc_0_30_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_30_lz;
  sc_out<sc_lv<6> > xt_rsc_0_31_adra;
  sc_out<sc_lv<32> > xt_rsc_0_31_da;
  sc_out<sc_logic> xt_rsc_0_31_wea;
  sc_in<sc_lv<32> > xt_rsc_0_31_qa;
  sc_out<sc_logic> xt_rsc_triosy_0_31_lz;
  sc_out<sc_lv<6> > xt_rsc_1_0_adra;
  sc_out<sc_lv<32> > xt_rsc_1_0_da;
  sc_out<sc_logic> xt_rsc_1_0_wea;
  sc_in<sc_lv<32> > xt_rsc_1_0_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_0_lz;
  sc_out<sc_lv<6> > xt_rsc_1_1_adra;
  sc_out<sc_lv<32> > xt_rsc_1_1_da;
  sc_out<sc_logic> xt_rsc_1_1_wea;
  sc_in<sc_lv<32> > xt_rsc_1_1_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_1_lz;
  sc_out<sc_lv<6> > xt_rsc_1_2_adra;
  sc_out<sc_lv<32> > xt_rsc_1_2_da;
  sc_out<sc_logic> xt_rsc_1_2_wea;
  sc_in<sc_lv<32> > xt_rsc_1_2_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_2_lz;
  sc_out<sc_lv<6> > xt_rsc_1_3_adra;
  sc_out<sc_lv<32> > xt_rsc_1_3_da;
  sc_out<sc_logic> xt_rsc_1_3_wea;
  sc_in<sc_lv<32> > xt_rsc_1_3_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_3_lz;
  sc_out<sc_lv<6> > xt_rsc_1_4_adra;
  sc_out<sc_lv<32> > xt_rsc_1_4_da;
  sc_out<sc_logic> xt_rsc_1_4_wea;
  sc_in<sc_lv<32> > xt_rsc_1_4_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_4_lz;
  sc_out<sc_lv<6> > xt_rsc_1_5_adra;
  sc_out<sc_lv<32> > xt_rsc_1_5_da;
  sc_out<sc_logic> xt_rsc_1_5_wea;
  sc_in<sc_lv<32> > xt_rsc_1_5_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_5_lz;
  sc_out<sc_lv<6> > xt_rsc_1_6_adra;
  sc_out<sc_lv<32> > xt_rsc_1_6_da;
  sc_out<sc_logic> xt_rsc_1_6_wea;
  sc_in<sc_lv<32> > xt_rsc_1_6_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_6_lz;
  sc_out<sc_lv<6> > xt_rsc_1_7_adra;
  sc_out<sc_lv<32> > xt_rsc_1_7_da;
  sc_out<sc_logic> xt_rsc_1_7_wea;
  sc_in<sc_lv<32> > xt_rsc_1_7_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_7_lz;
  sc_out<sc_lv<6> > xt_rsc_1_8_adra;
  sc_out<sc_lv<32> > xt_rsc_1_8_da;
  sc_out<sc_logic> xt_rsc_1_8_wea;
  sc_in<sc_lv<32> > xt_rsc_1_8_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_8_lz;
  sc_out<sc_lv<6> > xt_rsc_1_9_adra;
  sc_out<sc_lv<32> > xt_rsc_1_9_da;
  sc_out<sc_logic> xt_rsc_1_9_wea;
  sc_in<sc_lv<32> > xt_rsc_1_9_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_9_lz;
  sc_out<sc_lv<6> > xt_rsc_1_10_adra;
  sc_out<sc_lv<32> > xt_rsc_1_10_da;
  sc_out<sc_logic> xt_rsc_1_10_wea;
  sc_in<sc_lv<32> > xt_rsc_1_10_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_10_lz;
  sc_out<sc_lv<6> > xt_rsc_1_11_adra;
  sc_out<sc_lv<32> > xt_rsc_1_11_da;
  sc_out<sc_logic> xt_rsc_1_11_wea;
  sc_in<sc_lv<32> > xt_rsc_1_11_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_11_lz;
  sc_out<sc_lv<6> > xt_rsc_1_12_adra;
  sc_out<sc_lv<32> > xt_rsc_1_12_da;
  sc_out<sc_logic> xt_rsc_1_12_wea;
  sc_in<sc_lv<32> > xt_rsc_1_12_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_12_lz;
  sc_out<sc_lv<6> > xt_rsc_1_13_adra;
  sc_out<sc_lv<32> > xt_rsc_1_13_da;
  sc_out<sc_logic> xt_rsc_1_13_wea;
  sc_in<sc_lv<32> > xt_rsc_1_13_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_13_lz;
  sc_out<sc_lv<6> > xt_rsc_1_14_adra;
  sc_out<sc_lv<32> > xt_rsc_1_14_da;
  sc_out<sc_logic> xt_rsc_1_14_wea;
  sc_in<sc_lv<32> > xt_rsc_1_14_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_14_lz;
  sc_out<sc_lv<6> > xt_rsc_1_15_adra;
  sc_out<sc_lv<32> > xt_rsc_1_15_da;
  sc_out<sc_logic> xt_rsc_1_15_wea;
  sc_in<sc_lv<32> > xt_rsc_1_15_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_15_lz;
  sc_out<sc_lv<6> > xt_rsc_1_16_adra;
  sc_out<sc_lv<32> > xt_rsc_1_16_da;
  sc_out<sc_logic> xt_rsc_1_16_wea;
  sc_in<sc_lv<32> > xt_rsc_1_16_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_16_lz;
  sc_out<sc_lv<6> > xt_rsc_1_17_adra;
  sc_out<sc_lv<32> > xt_rsc_1_17_da;
  sc_out<sc_logic> xt_rsc_1_17_wea;
  sc_in<sc_lv<32> > xt_rsc_1_17_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_17_lz;
  sc_out<sc_lv<6> > xt_rsc_1_18_adra;
  sc_out<sc_lv<32> > xt_rsc_1_18_da;
  sc_out<sc_logic> xt_rsc_1_18_wea;
  sc_in<sc_lv<32> > xt_rsc_1_18_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_18_lz;
  sc_out<sc_lv<6> > xt_rsc_1_19_adra;
  sc_out<sc_lv<32> > xt_rsc_1_19_da;
  sc_out<sc_logic> xt_rsc_1_19_wea;
  sc_in<sc_lv<32> > xt_rsc_1_19_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_19_lz;
  sc_out<sc_lv<6> > xt_rsc_1_20_adra;
  sc_out<sc_lv<32> > xt_rsc_1_20_da;
  sc_out<sc_logic> xt_rsc_1_20_wea;
  sc_in<sc_lv<32> > xt_rsc_1_20_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_20_lz;
  sc_out<sc_lv<6> > xt_rsc_1_21_adra;
  sc_out<sc_lv<32> > xt_rsc_1_21_da;
  sc_out<sc_logic> xt_rsc_1_21_wea;
  sc_in<sc_lv<32> > xt_rsc_1_21_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_21_lz;
  sc_out<sc_lv<6> > xt_rsc_1_22_adra;
  sc_out<sc_lv<32> > xt_rsc_1_22_da;
  sc_out<sc_logic> xt_rsc_1_22_wea;
  sc_in<sc_lv<32> > xt_rsc_1_22_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_22_lz;
  sc_out<sc_lv<6> > xt_rsc_1_23_adra;
  sc_out<sc_lv<32> > xt_rsc_1_23_da;
  sc_out<sc_logic> xt_rsc_1_23_wea;
  sc_in<sc_lv<32> > xt_rsc_1_23_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_23_lz;
  sc_out<sc_lv<6> > xt_rsc_1_24_adra;
  sc_out<sc_lv<32> > xt_rsc_1_24_da;
  sc_out<sc_logic> xt_rsc_1_24_wea;
  sc_in<sc_lv<32> > xt_rsc_1_24_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_24_lz;
  sc_out<sc_lv<6> > xt_rsc_1_25_adra;
  sc_out<sc_lv<32> > xt_rsc_1_25_da;
  sc_out<sc_logic> xt_rsc_1_25_wea;
  sc_in<sc_lv<32> > xt_rsc_1_25_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_25_lz;
  sc_out<sc_lv<6> > xt_rsc_1_26_adra;
  sc_out<sc_lv<32> > xt_rsc_1_26_da;
  sc_out<sc_logic> xt_rsc_1_26_wea;
  sc_in<sc_lv<32> > xt_rsc_1_26_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_26_lz;
  sc_out<sc_lv<6> > xt_rsc_1_27_adra;
  sc_out<sc_lv<32> > xt_rsc_1_27_da;
  sc_out<sc_logic> xt_rsc_1_27_wea;
  sc_in<sc_lv<32> > xt_rsc_1_27_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_27_lz;
  sc_out<sc_lv<6> > xt_rsc_1_28_adra;
  sc_out<sc_lv<32> > xt_rsc_1_28_da;
  sc_out<sc_logic> xt_rsc_1_28_wea;
  sc_in<sc_lv<32> > xt_rsc_1_28_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_28_lz;
  sc_out<sc_lv<6> > xt_rsc_1_29_adra;
  sc_out<sc_lv<32> > xt_rsc_1_29_da;
  sc_out<sc_logic> xt_rsc_1_29_wea;
  sc_in<sc_lv<32> > xt_rsc_1_29_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_29_lz;
  sc_out<sc_lv<6> > xt_rsc_1_30_adra;
  sc_out<sc_lv<32> > xt_rsc_1_30_da;
  sc_out<sc_logic> xt_rsc_1_30_wea;
  sc_in<sc_lv<32> > xt_rsc_1_30_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_30_lz;
  sc_out<sc_lv<6> > xt_rsc_1_31_adra;
  sc_out<sc_lv<32> > xt_rsc_1_31_da;
  sc_out<sc_logic> xt_rsc_1_31_wea;
  sc_in<sc_lv<32> > xt_rsc_1_31_qa;
  sc_out<sc_logic> xt_rsc_triosy_1_31_lz;
  sc_in<sc_lv<32> > p_rsc_dat;
  sc_out<sc_logic> p_rsc_triosy_lz;
  sc_in<sc_lv<32> > r_rsc_dat;
  sc_out<sc_logic> r_rsc_triosy_lz;
  sc_in<sc_logic> twiddle_rsc_0_0_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_0_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_0_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_0_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_0_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_0_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_0_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_0_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_0_RID;
  sc_out<sc_logic> twiddle_rsc_0_0_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_0_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_0_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_0_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_0_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_0_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_0_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_0_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_0_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_0_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_0_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_0_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_0_ARID;
  sc_in<sc_logic> twiddle_rsc_0_0_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_0_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_0_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_0_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_0_BID;
  sc_out<sc_logic> twiddle_rsc_0_0_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_0_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_0_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_0_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_0_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_0_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_0_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_0_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_0_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_0_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_0_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_0_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_0_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_0_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_0_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_0_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_0_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_0_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_0_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_0_lz;
  sc_in<sc_logic> twiddle_rsc_0_1_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_1_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_1_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_1_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_1_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_1_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_1_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_1_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_1_RID;
  sc_out<sc_logic> twiddle_rsc_0_1_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_1_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_1_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_1_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_1_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_1_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_1_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_1_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_1_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_1_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_1_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_1_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_1_ARID;
  sc_in<sc_logic> twiddle_rsc_0_1_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_1_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_1_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_1_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_1_BID;
  sc_out<sc_logic> twiddle_rsc_0_1_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_1_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_1_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_1_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_1_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_1_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_1_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_1_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_1_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_1_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_1_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_1_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_1_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_1_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_1_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_1_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_1_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_1_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_1_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_1_lz;
  sc_in<sc_logic> twiddle_rsc_0_2_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_2_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_2_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_2_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_2_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_2_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_2_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_2_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_2_RID;
  sc_out<sc_logic> twiddle_rsc_0_2_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_2_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_2_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_2_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_2_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_2_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_2_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_2_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_2_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_2_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_2_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_2_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_2_ARID;
  sc_in<sc_logic> twiddle_rsc_0_2_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_2_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_2_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_2_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_2_BID;
  sc_out<sc_logic> twiddle_rsc_0_2_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_2_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_2_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_2_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_2_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_2_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_2_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_2_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_2_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_2_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_2_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_2_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_2_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_2_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_2_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_2_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_2_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_2_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_2_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_2_lz;
  sc_in<sc_logic> twiddle_rsc_0_3_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_3_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_3_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_3_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_3_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_3_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_3_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_3_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_3_RID;
  sc_out<sc_logic> twiddle_rsc_0_3_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_3_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_3_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_3_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_3_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_3_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_3_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_3_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_3_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_3_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_3_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_3_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_3_ARID;
  sc_in<sc_logic> twiddle_rsc_0_3_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_3_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_3_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_3_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_3_BID;
  sc_out<sc_logic> twiddle_rsc_0_3_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_3_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_3_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_3_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_3_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_3_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_3_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_3_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_3_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_3_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_3_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_3_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_3_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_3_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_3_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_3_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_3_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_3_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_3_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_3_lz;
  sc_in<sc_logic> twiddle_rsc_0_4_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_4_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_4_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_4_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_4_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_4_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_4_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_4_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_4_RID;
  sc_out<sc_logic> twiddle_rsc_0_4_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_4_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_4_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_4_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_4_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_4_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_4_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_4_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_4_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_4_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_4_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_4_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_4_ARID;
  sc_in<sc_logic> twiddle_rsc_0_4_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_4_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_4_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_4_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_4_BID;
  sc_out<sc_logic> twiddle_rsc_0_4_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_4_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_4_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_4_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_4_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_4_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_4_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_4_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_4_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_4_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_4_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_4_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_4_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_4_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_4_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_4_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_4_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_4_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_4_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_4_lz;
  sc_in<sc_logic> twiddle_rsc_0_5_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_5_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_5_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_5_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_5_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_5_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_5_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_5_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_5_RID;
  sc_out<sc_logic> twiddle_rsc_0_5_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_5_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_5_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_5_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_5_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_5_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_5_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_5_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_5_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_5_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_5_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_5_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_5_ARID;
  sc_in<sc_logic> twiddle_rsc_0_5_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_5_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_5_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_5_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_5_BID;
  sc_out<sc_logic> twiddle_rsc_0_5_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_5_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_5_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_5_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_5_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_5_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_5_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_5_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_5_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_5_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_5_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_5_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_5_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_5_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_5_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_5_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_5_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_5_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_5_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_5_lz;
  sc_in<sc_logic> twiddle_rsc_0_6_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_6_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_6_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_6_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_6_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_6_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_6_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_6_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_6_RID;
  sc_out<sc_logic> twiddle_rsc_0_6_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_6_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_6_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_6_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_6_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_6_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_6_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_6_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_6_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_6_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_6_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_6_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_6_ARID;
  sc_in<sc_logic> twiddle_rsc_0_6_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_6_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_6_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_6_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_6_BID;
  sc_out<sc_logic> twiddle_rsc_0_6_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_6_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_6_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_6_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_6_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_6_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_6_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_6_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_6_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_6_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_6_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_6_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_6_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_6_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_6_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_6_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_6_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_6_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_6_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_6_lz;
  sc_in<sc_logic> twiddle_rsc_0_7_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_7_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_7_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_7_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_7_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_7_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_7_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_7_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_7_RID;
  sc_out<sc_logic> twiddle_rsc_0_7_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_7_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_7_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_7_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_7_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_7_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_7_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_7_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_7_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_7_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_7_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_7_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_7_ARID;
  sc_in<sc_logic> twiddle_rsc_0_7_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_7_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_7_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_7_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_7_BID;
  sc_out<sc_logic> twiddle_rsc_0_7_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_7_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_7_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_7_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_7_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_7_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_7_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_7_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_7_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_7_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_7_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_7_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_7_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_7_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_7_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_7_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_7_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_7_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_7_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_7_lz;
  sc_in<sc_logic> twiddle_rsc_0_8_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_8_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_8_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_8_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_8_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_8_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_8_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_8_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_8_RID;
  sc_out<sc_logic> twiddle_rsc_0_8_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_8_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_8_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_8_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_8_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_8_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_8_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_8_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_8_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_8_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_8_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_8_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_8_ARID;
  sc_in<sc_logic> twiddle_rsc_0_8_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_8_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_8_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_8_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_8_BID;
  sc_out<sc_logic> twiddle_rsc_0_8_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_8_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_8_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_8_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_8_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_8_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_8_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_8_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_8_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_8_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_8_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_8_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_8_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_8_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_8_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_8_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_8_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_8_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_8_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_8_lz;
  sc_in<sc_logic> twiddle_rsc_0_9_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_9_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_9_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_9_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_9_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_9_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_9_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_9_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_9_RID;
  sc_out<sc_logic> twiddle_rsc_0_9_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_9_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_9_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_9_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_9_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_9_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_9_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_9_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_9_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_9_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_9_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_9_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_9_ARID;
  sc_in<sc_logic> twiddle_rsc_0_9_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_9_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_9_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_9_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_9_BID;
  sc_out<sc_logic> twiddle_rsc_0_9_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_9_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_9_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_9_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_9_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_9_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_9_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_9_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_9_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_9_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_9_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_9_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_9_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_9_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_9_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_9_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_9_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_9_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_9_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_9_lz;
  sc_in<sc_logic> twiddle_rsc_0_10_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_10_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_10_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_10_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_10_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_10_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_10_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_10_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_10_RID;
  sc_out<sc_logic> twiddle_rsc_0_10_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_10_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_10_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_10_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_10_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_10_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_10_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_10_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_10_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_10_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_10_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_10_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_10_ARID;
  sc_in<sc_logic> twiddle_rsc_0_10_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_10_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_10_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_10_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_10_BID;
  sc_out<sc_logic> twiddle_rsc_0_10_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_10_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_10_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_10_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_10_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_10_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_10_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_10_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_10_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_10_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_10_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_10_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_10_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_10_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_10_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_10_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_10_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_10_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_10_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_10_lz;
  sc_in<sc_logic> twiddle_rsc_0_11_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_11_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_11_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_11_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_11_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_11_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_11_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_11_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_11_RID;
  sc_out<sc_logic> twiddle_rsc_0_11_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_11_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_11_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_11_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_11_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_11_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_11_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_11_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_11_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_11_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_11_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_11_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_11_ARID;
  sc_in<sc_logic> twiddle_rsc_0_11_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_11_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_11_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_11_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_11_BID;
  sc_out<sc_logic> twiddle_rsc_0_11_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_11_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_11_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_11_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_11_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_11_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_11_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_11_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_11_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_11_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_11_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_11_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_11_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_11_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_11_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_11_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_11_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_11_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_11_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_11_lz;
  sc_in<sc_logic> twiddle_rsc_0_12_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_12_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_12_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_12_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_12_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_12_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_12_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_12_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_12_RID;
  sc_out<sc_logic> twiddle_rsc_0_12_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_12_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_12_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_12_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_12_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_12_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_12_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_12_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_12_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_12_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_12_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_12_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_12_ARID;
  sc_in<sc_logic> twiddle_rsc_0_12_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_12_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_12_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_12_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_12_BID;
  sc_out<sc_logic> twiddle_rsc_0_12_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_12_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_12_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_12_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_12_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_12_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_12_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_12_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_12_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_12_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_12_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_12_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_12_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_12_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_12_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_12_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_12_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_12_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_12_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_12_lz;
  sc_in<sc_logic> twiddle_rsc_0_13_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_13_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_13_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_13_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_13_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_13_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_13_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_13_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_13_RID;
  sc_out<sc_logic> twiddle_rsc_0_13_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_13_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_13_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_13_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_13_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_13_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_13_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_13_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_13_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_13_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_13_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_13_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_13_ARID;
  sc_in<sc_logic> twiddle_rsc_0_13_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_13_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_13_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_13_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_13_BID;
  sc_out<sc_logic> twiddle_rsc_0_13_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_13_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_13_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_13_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_13_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_13_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_13_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_13_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_13_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_13_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_13_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_13_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_13_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_13_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_13_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_13_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_13_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_13_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_13_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_13_lz;
  sc_in<sc_logic> twiddle_rsc_0_14_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_14_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_14_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_14_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_14_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_14_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_14_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_14_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_14_RID;
  sc_out<sc_logic> twiddle_rsc_0_14_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_14_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_14_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_14_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_14_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_14_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_14_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_14_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_14_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_14_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_14_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_14_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_14_ARID;
  sc_in<sc_logic> twiddle_rsc_0_14_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_14_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_14_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_14_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_14_BID;
  sc_out<sc_logic> twiddle_rsc_0_14_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_14_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_14_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_14_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_14_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_14_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_14_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_14_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_14_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_14_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_14_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_14_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_14_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_14_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_14_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_14_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_14_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_14_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_14_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_14_lz;
  sc_in<sc_logic> twiddle_rsc_0_15_s_tdone;
  sc_in<sc_logic> twiddle_rsc_0_15_tr_write_done;
  sc_in<sc_logic> twiddle_rsc_0_15_RREADY;
  sc_out<sc_logic> twiddle_rsc_0_15_RVALID;
  sc_out<sc_logic> twiddle_rsc_0_15_RUSER;
  sc_out<sc_logic> twiddle_rsc_0_15_RLAST;
  sc_out<sc_lv<2> > twiddle_rsc_0_15_RRESP;
  sc_out<sc_lv<32> > twiddle_rsc_0_15_RDATA;
  sc_out<sc_logic> twiddle_rsc_0_15_RID;
  sc_out<sc_logic> twiddle_rsc_0_15_ARREADY;
  sc_in<sc_logic> twiddle_rsc_0_15_ARVALID;
  sc_in<sc_logic> twiddle_rsc_0_15_ARUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_15_ARREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_15_ARQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_15_ARPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_15_ARCACHE;
  sc_in<sc_logic> twiddle_rsc_0_15_ARLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_15_ARBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_15_ARSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_15_ARLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_15_ARADDR;
  sc_in<sc_logic> twiddle_rsc_0_15_ARID;
  sc_in<sc_logic> twiddle_rsc_0_15_BREADY;
  sc_out<sc_logic> twiddle_rsc_0_15_BVALID;
  sc_out<sc_logic> twiddle_rsc_0_15_BUSER;
  sc_out<sc_lv<2> > twiddle_rsc_0_15_BRESP;
  sc_out<sc_logic> twiddle_rsc_0_15_BID;
  sc_out<sc_logic> twiddle_rsc_0_15_WREADY;
  sc_in<sc_logic> twiddle_rsc_0_15_WVALID;
  sc_in<sc_logic> twiddle_rsc_0_15_WUSER;
  sc_in<sc_logic> twiddle_rsc_0_15_WLAST;
  sc_in<sc_lv<4> > twiddle_rsc_0_15_WSTRB;
  sc_in<sc_lv<32> > twiddle_rsc_0_15_WDATA;
  sc_out<sc_logic> twiddle_rsc_0_15_AWREADY;
  sc_in<sc_logic> twiddle_rsc_0_15_AWVALID;
  sc_in<sc_logic> twiddle_rsc_0_15_AWUSER;
  sc_in<sc_lv<4> > twiddle_rsc_0_15_AWREGION;
  sc_in<sc_lv<4> > twiddle_rsc_0_15_AWQOS;
  sc_in<sc_lv<3> > twiddle_rsc_0_15_AWPROT;
  sc_in<sc_lv<4> > twiddle_rsc_0_15_AWCACHE;
  sc_in<sc_logic> twiddle_rsc_0_15_AWLOCK;
  sc_in<sc_lv<2> > twiddle_rsc_0_15_AWBURST;
  sc_in<sc_lv<3> > twiddle_rsc_0_15_AWSIZE;
  sc_in<sc_lv<8> > twiddle_rsc_0_15_AWLEN;
  sc_in<sc_lv<12> > twiddle_rsc_0_15_AWADDR;
  sc_in<sc_logic> twiddle_rsc_0_15_AWID;
  sc_out<sc_logic> twiddle_rsc_triosy_0_15_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_0_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_0_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_0_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_0_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_0_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_0_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_0_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_0_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_0_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_0_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_0_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_0_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_0_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_0_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_0_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_0_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_0_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_0_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_0_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_0_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_0_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_0_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_0_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_0_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_0_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_0_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_0_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_0_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_0_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_0_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_0_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_0_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_0_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_0_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_0_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_0_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_0_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_0_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_0_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_0_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_0_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_0_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_0_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_0_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_0_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_0_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_0_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_1_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_1_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_1_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_1_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_1_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_1_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_1_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_1_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_1_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_1_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_1_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_1_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_1_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_1_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_1_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_1_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_1_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_1_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_1_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_1_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_1_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_1_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_1_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_1_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_1_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_1_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_1_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_1_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_1_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_1_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_1_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_1_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_1_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_1_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_1_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_1_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_1_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_1_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_1_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_1_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_1_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_1_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_1_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_1_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_1_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_1_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_1_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_2_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_2_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_2_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_2_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_2_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_2_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_2_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_2_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_2_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_2_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_2_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_2_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_2_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_2_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_2_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_2_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_2_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_2_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_2_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_2_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_2_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_2_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_2_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_2_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_2_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_2_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_2_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_2_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_2_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_2_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_2_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_2_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_2_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_2_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_2_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_2_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_2_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_2_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_2_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_2_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_2_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_2_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_2_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_2_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_2_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_2_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_2_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_3_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_3_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_3_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_3_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_3_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_3_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_3_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_3_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_3_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_3_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_3_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_3_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_3_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_3_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_3_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_3_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_3_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_3_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_3_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_3_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_3_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_3_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_3_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_3_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_3_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_3_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_3_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_3_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_3_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_3_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_3_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_3_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_3_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_3_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_3_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_3_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_3_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_3_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_3_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_3_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_3_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_3_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_3_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_3_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_3_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_3_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_3_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_4_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_4_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_4_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_4_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_4_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_4_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_4_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_4_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_4_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_4_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_4_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_4_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_4_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_4_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_4_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_4_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_4_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_4_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_4_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_4_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_4_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_4_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_4_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_4_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_4_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_4_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_4_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_4_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_4_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_4_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_4_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_4_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_4_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_4_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_4_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_4_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_4_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_4_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_4_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_4_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_4_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_4_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_4_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_4_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_4_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_4_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_4_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_5_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_5_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_5_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_5_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_5_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_5_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_5_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_5_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_5_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_5_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_5_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_5_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_5_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_5_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_5_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_5_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_5_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_5_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_5_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_5_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_5_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_5_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_5_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_5_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_5_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_5_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_5_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_5_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_5_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_5_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_5_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_5_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_5_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_5_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_5_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_5_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_5_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_5_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_5_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_5_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_5_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_5_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_5_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_5_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_5_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_5_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_5_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_6_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_6_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_6_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_6_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_6_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_6_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_6_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_6_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_6_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_6_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_6_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_6_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_6_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_6_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_6_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_6_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_6_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_6_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_6_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_6_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_6_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_6_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_6_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_6_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_6_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_6_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_6_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_6_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_6_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_6_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_6_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_6_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_6_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_6_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_6_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_6_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_6_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_6_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_6_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_6_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_6_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_6_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_6_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_6_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_6_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_6_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_6_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_7_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_7_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_7_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_7_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_7_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_7_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_7_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_7_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_7_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_7_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_7_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_7_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_7_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_7_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_7_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_7_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_7_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_7_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_7_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_7_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_7_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_7_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_7_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_7_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_7_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_7_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_7_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_7_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_7_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_7_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_7_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_7_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_7_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_7_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_7_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_7_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_7_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_7_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_7_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_7_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_7_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_7_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_7_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_7_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_7_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_7_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_7_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_8_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_8_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_8_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_8_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_8_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_8_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_8_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_8_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_8_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_8_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_8_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_8_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_8_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_8_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_8_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_8_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_8_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_8_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_8_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_8_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_8_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_8_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_8_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_8_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_8_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_8_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_8_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_8_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_8_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_8_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_8_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_8_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_8_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_8_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_8_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_8_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_8_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_8_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_8_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_8_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_8_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_8_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_8_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_8_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_8_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_8_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_8_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_9_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_9_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_9_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_9_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_9_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_9_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_9_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_9_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_9_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_9_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_9_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_9_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_9_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_9_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_9_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_9_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_9_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_9_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_9_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_9_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_9_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_9_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_9_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_9_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_9_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_9_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_9_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_9_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_9_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_9_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_9_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_9_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_9_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_9_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_9_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_9_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_9_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_9_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_9_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_9_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_9_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_9_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_9_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_9_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_9_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_9_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_9_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_10_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_10_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_10_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_10_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_10_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_10_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_10_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_10_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_10_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_10_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_10_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_10_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_10_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_10_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_10_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_10_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_10_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_10_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_10_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_10_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_10_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_10_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_10_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_10_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_10_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_10_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_10_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_10_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_10_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_10_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_10_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_10_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_10_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_10_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_10_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_10_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_10_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_10_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_10_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_10_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_10_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_10_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_10_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_10_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_10_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_10_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_10_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_11_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_11_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_11_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_11_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_11_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_11_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_11_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_11_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_11_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_11_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_11_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_11_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_11_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_11_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_11_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_11_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_11_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_11_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_11_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_11_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_11_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_11_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_11_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_11_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_11_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_11_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_11_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_11_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_11_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_11_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_11_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_11_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_11_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_11_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_11_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_11_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_11_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_11_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_11_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_11_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_11_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_11_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_11_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_11_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_11_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_11_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_11_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_12_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_12_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_12_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_12_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_12_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_12_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_12_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_12_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_12_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_12_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_12_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_12_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_12_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_12_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_12_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_12_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_12_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_12_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_12_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_12_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_12_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_12_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_12_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_12_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_12_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_12_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_12_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_12_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_12_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_12_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_12_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_12_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_12_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_12_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_12_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_12_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_12_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_12_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_12_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_12_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_12_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_12_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_12_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_12_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_12_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_12_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_12_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_13_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_13_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_13_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_13_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_13_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_13_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_13_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_13_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_13_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_13_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_13_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_13_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_13_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_13_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_13_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_13_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_13_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_13_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_13_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_13_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_13_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_13_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_13_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_13_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_13_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_13_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_13_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_13_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_13_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_13_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_13_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_13_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_13_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_13_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_13_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_13_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_13_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_13_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_13_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_13_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_13_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_13_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_13_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_13_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_13_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_13_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_13_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_14_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_14_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_14_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_14_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_14_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_14_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_14_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_14_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_14_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_14_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_14_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_14_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_14_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_14_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_14_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_14_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_14_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_14_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_14_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_14_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_14_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_14_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_14_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_14_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_14_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_14_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_14_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_14_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_14_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_14_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_14_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_14_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_14_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_14_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_14_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_14_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_14_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_14_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_14_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_14_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_14_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_14_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_14_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_14_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_14_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_14_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_14_lz;
  sc_in<sc_logic> twiddle_h_rsc_0_15_s_tdone;
  sc_in<sc_logic> twiddle_h_rsc_0_15_tr_write_done;
  sc_in<sc_logic> twiddle_h_rsc_0_15_RREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_15_RVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_15_RUSER;
  sc_out<sc_logic> twiddle_h_rsc_0_15_RLAST;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_15_RRESP;
  sc_out<sc_lv<32> > twiddle_h_rsc_0_15_RDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_15_RID;
  sc_out<sc_logic> twiddle_h_rsc_0_15_ARREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_15_ARVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_15_ARUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_15_ARREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_15_ARQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_15_ARPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_15_ARCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_15_ARLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_15_ARBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_15_ARSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_15_ARLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_15_ARADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_15_ARID;
  sc_in<sc_logic> twiddle_h_rsc_0_15_BREADY;
  sc_out<sc_logic> twiddle_h_rsc_0_15_BVALID;
  sc_out<sc_logic> twiddle_h_rsc_0_15_BUSER;
  sc_out<sc_lv<2> > twiddle_h_rsc_0_15_BRESP;
  sc_out<sc_logic> twiddle_h_rsc_0_15_BID;
  sc_out<sc_logic> twiddle_h_rsc_0_15_WREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_15_WVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_15_WUSER;
  sc_in<sc_logic> twiddle_h_rsc_0_15_WLAST;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_15_WSTRB;
  sc_in<sc_lv<32> > twiddle_h_rsc_0_15_WDATA;
  sc_out<sc_logic> twiddle_h_rsc_0_15_AWREADY;
  sc_in<sc_logic> twiddle_h_rsc_0_15_AWVALID;
  sc_in<sc_logic> twiddle_h_rsc_0_15_AWUSER;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_15_AWREGION;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_15_AWQOS;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_15_AWPROT;
  sc_in<sc_lv<4> > twiddle_h_rsc_0_15_AWCACHE;
  sc_in<sc_logic> twiddle_h_rsc_0_15_AWLOCK;
  sc_in<sc_lv<2> > twiddle_h_rsc_0_15_AWBURST;
  sc_in<sc_lv<3> > twiddle_h_rsc_0_15_AWSIZE;
  sc_in<sc_lv<8> > twiddle_h_rsc_0_15_AWLEN;
  sc_in<sc_lv<12> > twiddle_h_rsc_0_15_AWADDR;
  sc_in<sc_logic> twiddle_h_rsc_0_15_AWID;
  sc_out<sc_logic> twiddle_h_rsc_triosy_0_15_lz;
public:
  ccs_DUT_wrapper(const sc_module_name& nm, const char *hdl_name)
  :
    mc_foreign_module(nm, hdl_name), 
    clk("clk"), 
    rst("rst"), 
    xt_rsc_0_0_adra("xt_rsc_0_0_adra"), 
    xt_rsc_0_0_da("xt_rsc_0_0_da"), 
    xt_rsc_0_0_wea("xt_rsc_0_0_wea"), 
    xt_rsc_0_0_qa("xt_rsc_0_0_qa"), 
    xt_rsc_triosy_0_0_lz("xt_rsc_triosy_0_0_lz"), 
    xt_rsc_0_1_adra("xt_rsc_0_1_adra"), 
    xt_rsc_0_1_da("xt_rsc_0_1_da"), 
    xt_rsc_0_1_wea("xt_rsc_0_1_wea"), 
    xt_rsc_0_1_qa("xt_rsc_0_1_qa"), 
    xt_rsc_triosy_0_1_lz("xt_rsc_triosy_0_1_lz"), 
    xt_rsc_0_2_adra("xt_rsc_0_2_adra"), 
    xt_rsc_0_2_da("xt_rsc_0_2_da"), 
    xt_rsc_0_2_wea("xt_rsc_0_2_wea"), 
    xt_rsc_0_2_qa("xt_rsc_0_2_qa"), 
    xt_rsc_triosy_0_2_lz("xt_rsc_triosy_0_2_lz"), 
    xt_rsc_0_3_adra("xt_rsc_0_3_adra"), 
    xt_rsc_0_3_da("xt_rsc_0_3_da"), 
    xt_rsc_0_3_wea("xt_rsc_0_3_wea"), 
    xt_rsc_0_3_qa("xt_rsc_0_3_qa"), 
    xt_rsc_triosy_0_3_lz("xt_rsc_triosy_0_3_lz"), 
    xt_rsc_0_4_adra("xt_rsc_0_4_adra"), 
    xt_rsc_0_4_da("xt_rsc_0_4_da"), 
    xt_rsc_0_4_wea("xt_rsc_0_4_wea"), 
    xt_rsc_0_4_qa("xt_rsc_0_4_qa"), 
    xt_rsc_triosy_0_4_lz("xt_rsc_triosy_0_4_lz"), 
    xt_rsc_0_5_adra("xt_rsc_0_5_adra"), 
    xt_rsc_0_5_da("xt_rsc_0_5_da"), 
    xt_rsc_0_5_wea("xt_rsc_0_5_wea"), 
    xt_rsc_0_5_qa("xt_rsc_0_5_qa"), 
    xt_rsc_triosy_0_5_lz("xt_rsc_triosy_0_5_lz"), 
    xt_rsc_0_6_adra("xt_rsc_0_6_adra"), 
    xt_rsc_0_6_da("xt_rsc_0_6_da"), 
    xt_rsc_0_6_wea("xt_rsc_0_6_wea"), 
    xt_rsc_0_6_qa("xt_rsc_0_6_qa"), 
    xt_rsc_triosy_0_6_lz("xt_rsc_triosy_0_6_lz"), 
    xt_rsc_0_7_adra("xt_rsc_0_7_adra"), 
    xt_rsc_0_7_da("xt_rsc_0_7_da"), 
    xt_rsc_0_7_wea("xt_rsc_0_7_wea"), 
    xt_rsc_0_7_qa("xt_rsc_0_7_qa"), 
    xt_rsc_triosy_0_7_lz("xt_rsc_triosy_0_7_lz"), 
    xt_rsc_0_8_adra("xt_rsc_0_8_adra"), 
    xt_rsc_0_8_da("xt_rsc_0_8_da"), 
    xt_rsc_0_8_wea("xt_rsc_0_8_wea"), 
    xt_rsc_0_8_qa("xt_rsc_0_8_qa"), 
    xt_rsc_triosy_0_8_lz("xt_rsc_triosy_0_8_lz"), 
    xt_rsc_0_9_adra("xt_rsc_0_9_adra"), 
    xt_rsc_0_9_da("xt_rsc_0_9_da"), 
    xt_rsc_0_9_wea("xt_rsc_0_9_wea"), 
    xt_rsc_0_9_qa("xt_rsc_0_9_qa"), 
    xt_rsc_triosy_0_9_lz("xt_rsc_triosy_0_9_lz"), 
    xt_rsc_0_10_adra("xt_rsc_0_10_adra"), 
    xt_rsc_0_10_da("xt_rsc_0_10_da"), 
    xt_rsc_0_10_wea("xt_rsc_0_10_wea"), 
    xt_rsc_0_10_qa("xt_rsc_0_10_qa"), 
    xt_rsc_triosy_0_10_lz("xt_rsc_triosy_0_10_lz"), 
    xt_rsc_0_11_adra("xt_rsc_0_11_adra"), 
    xt_rsc_0_11_da("xt_rsc_0_11_da"), 
    xt_rsc_0_11_wea("xt_rsc_0_11_wea"), 
    xt_rsc_0_11_qa("xt_rsc_0_11_qa"), 
    xt_rsc_triosy_0_11_lz("xt_rsc_triosy_0_11_lz"), 
    xt_rsc_0_12_adra("xt_rsc_0_12_adra"), 
    xt_rsc_0_12_da("xt_rsc_0_12_da"), 
    xt_rsc_0_12_wea("xt_rsc_0_12_wea"), 
    xt_rsc_0_12_qa("xt_rsc_0_12_qa"), 
    xt_rsc_triosy_0_12_lz("xt_rsc_triosy_0_12_lz"), 
    xt_rsc_0_13_adra("xt_rsc_0_13_adra"), 
    xt_rsc_0_13_da("xt_rsc_0_13_da"), 
    xt_rsc_0_13_wea("xt_rsc_0_13_wea"), 
    xt_rsc_0_13_qa("xt_rsc_0_13_qa"), 
    xt_rsc_triosy_0_13_lz("xt_rsc_triosy_0_13_lz"), 
    xt_rsc_0_14_adra("xt_rsc_0_14_adra"), 
    xt_rsc_0_14_da("xt_rsc_0_14_da"), 
    xt_rsc_0_14_wea("xt_rsc_0_14_wea"), 
    xt_rsc_0_14_qa("xt_rsc_0_14_qa"), 
    xt_rsc_triosy_0_14_lz("xt_rsc_triosy_0_14_lz"), 
    xt_rsc_0_15_adra("xt_rsc_0_15_adra"), 
    xt_rsc_0_15_da("xt_rsc_0_15_da"), 
    xt_rsc_0_15_wea("xt_rsc_0_15_wea"), 
    xt_rsc_0_15_qa("xt_rsc_0_15_qa"), 
    xt_rsc_triosy_0_15_lz("xt_rsc_triosy_0_15_lz"), 
    xt_rsc_0_16_adra("xt_rsc_0_16_adra"), 
    xt_rsc_0_16_da("xt_rsc_0_16_da"), 
    xt_rsc_0_16_wea("xt_rsc_0_16_wea"), 
    xt_rsc_0_16_qa("xt_rsc_0_16_qa"), 
    xt_rsc_triosy_0_16_lz("xt_rsc_triosy_0_16_lz"), 
    xt_rsc_0_17_adra("xt_rsc_0_17_adra"), 
    xt_rsc_0_17_da("xt_rsc_0_17_da"), 
    xt_rsc_0_17_wea("xt_rsc_0_17_wea"), 
    xt_rsc_0_17_qa("xt_rsc_0_17_qa"), 
    xt_rsc_triosy_0_17_lz("xt_rsc_triosy_0_17_lz"), 
    xt_rsc_0_18_adra("xt_rsc_0_18_adra"), 
    xt_rsc_0_18_da("xt_rsc_0_18_da"), 
    xt_rsc_0_18_wea("xt_rsc_0_18_wea"), 
    xt_rsc_0_18_qa("xt_rsc_0_18_qa"), 
    xt_rsc_triosy_0_18_lz("xt_rsc_triosy_0_18_lz"), 
    xt_rsc_0_19_adra("xt_rsc_0_19_adra"), 
    xt_rsc_0_19_da("xt_rsc_0_19_da"), 
    xt_rsc_0_19_wea("xt_rsc_0_19_wea"), 
    xt_rsc_0_19_qa("xt_rsc_0_19_qa"), 
    xt_rsc_triosy_0_19_lz("xt_rsc_triosy_0_19_lz"), 
    xt_rsc_0_20_adra("xt_rsc_0_20_adra"), 
    xt_rsc_0_20_da("xt_rsc_0_20_da"), 
    xt_rsc_0_20_wea("xt_rsc_0_20_wea"), 
    xt_rsc_0_20_qa("xt_rsc_0_20_qa"), 
    xt_rsc_triosy_0_20_lz("xt_rsc_triosy_0_20_lz"), 
    xt_rsc_0_21_adra("xt_rsc_0_21_adra"), 
    xt_rsc_0_21_da("xt_rsc_0_21_da"), 
    xt_rsc_0_21_wea("xt_rsc_0_21_wea"), 
    xt_rsc_0_21_qa("xt_rsc_0_21_qa"), 
    xt_rsc_triosy_0_21_lz("xt_rsc_triosy_0_21_lz"), 
    xt_rsc_0_22_adra("xt_rsc_0_22_adra"), 
    xt_rsc_0_22_da("xt_rsc_0_22_da"), 
    xt_rsc_0_22_wea("xt_rsc_0_22_wea"), 
    xt_rsc_0_22_qa("xt_rsc_0_22_qa"), 
    xt_rsc_triosy_0_22_lz("xt_rsc_triosy_0_22_lz"), 
    xt_rsc_0_23_adra("xt_rsc_0_23_adra"), 
    xt_rsc_0_23_da("xt_rsc_0_23_da"), 
    xt_rsc_0_23_wea("xt_rsc_0_23_wea"), 
    xt_rsc_0_23_qa("xt_rsc_0_23_qa"), 
    xt_rsc_triosy_0_23_lz("xt_rsc_triosy_0_23_lz"), 
    xt_rsc_0_24_adra("xt_rsc_0_24_adra"), 
    xt_rsc_0_24_da("xt_rsc_0_24_da"), 
    xt_rsc_0_24_wea("xt_rsc_0_24_wea"), 
    xt_rsc_0_24_qa("xt_rsc_0_24_qa"), 
    xt_rsc_triosy_0_24_lz("xt_rsc_triosy_0_24_lz"), 
    xt_rsc_0_25_adra("xt_rsc_0_25_adra"), 
    xt_rsc_0_25_da("xt_rsc_0_25_da"), 
    xt_rsc_0_25_wea("xt_rsc_0_25_wea"), 
    xt_rsc_0_25_qa("xt_rsc_0_25_qa"), 
    xt_rsc_triosy_0_25_lz("xt_rsc_triosy_0_25_lz"), 
    xt_rsc_0_26_adra("xt_rsc_0_26_adra"), 
    xt_rsc_0_26_da("xt_rsc_0_26_da"), 
    xt_rsc_0_26_wea("xt_rsc_0_26_wea"), 
    xt_rsc_0_26_qa("xt_rsc_0_26_qa"), 
    xt_rsc_triosy_0_26_lz("xt_rsc_triosy_0_26_lz"), 
    xt_rsc_0_27_adra("xt_rsc_0_27_adra"), 
    xt_rsc_0_27_da("xt_rsc_0_27_da"), 
    xt_rsc_0_27_wea("xt_rsc_0_27_wea"), 
    xt_rsc_0_27_qa("xt_rsc_0_27_qa"), 
    xt_rsc_triosy_0_27_lz("xt_rsc_triosy_0_27_lz"), 
    xt_rsc_0_28_adra("xt_rsc_0_28_adra"), 
    xt_rsc_0_28_da("xt_rsc_0_28_da"), 
    xt_rsc_0_28_wea("xt_rsc_0_28_wea"), 
    xt_rsc_0_28_qa("xt_rsc_0_28_qa"), 
    xt_rsc_triosy_0_28_lz("xt_rsc_triosy_0_28_lz"), 
    xt_rsc_0_29_adra("xt_rsc_0_29_adra"), 
    xt_rsc_0_29_da("xt_rsc_0_29_da"), 
    xt_rsc_0_29_wea("xt_rsc_0_29_wea"), 
    xt_rsc_0_29_qa("xt_rsc_0_29_qa"), 
    xt_rsc_triosy_0_29_lz("xt_rsc_triosy_0_29_lz"), 
    xt_rsc_0_30_adra("xt_rsc_0_30_adra"), 
    xt_rsc_0_30_da("xt_rsc_0_30_da"), 
    xt_rsc_0_30_wea("xt_rsc_0_30_wea"), 
    xt_rsc_0_30_qa("xt_rsc_0_30_qa"), 
    xt_rsc_triosy_0_30_lz("xt_rsc_triosy_0_30_lz"), 
    xt_rsc_0_31_adra("xt_rsc_0_31_adra"), 
    xt_rsc_0_31_da("xt_rsc_0_31_da"), 
    xt_rsc_0_31_wea("xt_rsc_0_31_wea"), 
    xt_rsc_0_31_qa("xt_rsc_0_31_qa"), 
    xt_rsc_triosy_0_31_lz("xt_rsc_triosy_0_31_lz"), 
    xt_rsc_1_0_adra("xt_rsc_1_0_adra"), 
    xt_rsc_1_0_da("xt_rsc_1_0_da"), 
    xt_rsc_1_0_wea("xt_rsc_1_0_wea"), 
    xt_rsc_1_0_qa("xt_rsc_1_0_qa"), 
    xt_rsc_triosy_1_0_lz("xt_rsc_triosy_1_0_lz"), 
    xt_rsc_1_1_adra("xt_rsc_1_1_adra"), 
    xt_rsc_1_1_da("xt_rsc_1_1_da"), 
    xt_rsc_1_1_wea("xt_rsc_1_1_wea"), 
    xt_rsc_1_1_qa("xt_rsc_1_1_qa"), 
    xt_rsc_triosy_1_1_lz("xt_rsc_triosy_1_1_lz"), 
    xt_rsc_1_2_adra("xt_rsc_1_2_adra"), 
    xt_rsc_1_2_da("xt_rsc_1_2_da"), 
    xt_rsc_1_2_wea("xt_rsc_1_2_wea"), 
    xt_rsc_1_2_qa("xt_rsc_1_2_qa"), 
    xt_rsc_triosy_1_2_lz("xt_rsc_triosy_1_2_lz"), 
    xt_rsc_1_3_adra("xt_rsc_1_3_adra"), 
    xt_rsc_1_3_da("xt_rsc_1_3_da"), 
    xt_rsc_1_3_wea("xt_rsc_1_3_wea"), 
    xt_rsc_1_3_qa("xt_rsc_1_3_qa"), 
    xt_rsc_triosy_1_3_lz("xt_rsc_triosy_1_3_lz"), 
    xt_rsc_1_4_adra("xt_rsc_1_4_adra"), 
    xt_rsc_1_4_da("xt_rsc_1_4_da"), 
    xt_rsc_1_4_wea("xt_rsc_1_4_wea"), 
    xt_rsc_1_4_qa("xt_rsc_1_4_qa"), 
    xt_rsc_triosy_1_4_lz("xt_rsc_triosy_1_4_lz"), 
    xt_rsc_1_5_adra("xt_rsc_1_5_adra"), 
    xt_rsc_1_5_da("xt_rsc_1_5_da"), 
    xt_rsc_1_5_wea("xt_rsc_1_5_wea"), 
    xt_rsc_1_5_qa("xt_rsc_1_5_qa"), 
    xt_rsc_triosy_1_5_lz("xt_rsc_triosy_1_5_lz"), 
    xt_rsc_1_6_adra("xt_rsc_1_6_adra"), 
    xt_rsc_1_6_da("xt_rsc_1_6_da"), 
    xt_rsc_1_6_wea("xt_rsc_1_6_wea"), 
    xt_rsc_1_6_qa("xt_rsc_1_6_qa"), 
    xt_rsc_triosy_1_6_lz("xt_rsc_triosy_1_6_lz"), 
    xt_rsc_1_7_adra("xt_rsc_1_7_adra"), 
    xt_rsc_1_7_da("xt_rsc_1_7_da"), 
    xt_rsc_1_7_wea("xt_rsc_1_7_wea"), 
    xt_rsc_1_7_qa("xt_rsc_1_7_qa"), 
    xt_rsc_triosy_1_7_lz("xt_rsc_triosy_1_7_lz"), 
    xt_rsc_1_8_adra("xt_rsc_1_8_adra"), 
    xt_rsc_1_8_da("xt_rsc_1_8_da"), 
    xt_rsc_1_8_wea("xt_rsc_1_8_wea"), 
    xt_rsc_1_8_qa("xt_rsc_1_8_qa"), 
    xt_rsc_triosy_1_8_lz("xt_rsc_triosy_1_8_lz"), 
    xt_rsc_1_9_adra("xt_rsc_1_9_adra"), 
    xt_rsc_1_9_da("xt_rsc_1_9_da"), 
    xt_rsc_1_9_wea("xt_rsc_1_9_wea"), 
    xt_rsc_1_9_qa("xt_rsc_1_9_qa"), 
    xt_rsc_triosy_1_9_lz("xt_rsc_triosy_1_9_lz"), 
    xt_rsc_1_10_adra("xt_rsc_1_10_adra"), 
    xt_rsc_1_10_da("xt_rsc_1_10_da"), 
    xt_rsc_1_10_wea("xt_rsc_1_10_wea"), 
    xt_rsc_1_10_qa("xt_rsc_1_10_qa"), 
    xt_rsc_triosy_1_10_lz("xt_rsc_triosy_1_10_lz"), 
    xt_rsc_1_11_adra("xt_rsc_1_11_adra"), 
    xt_rsc_1_11_da("xt_rsc_1_11_da"), 
    xt_rsc_1_11_wea("xt_rsc_1_11_wea"), 
    xt_rsc_1_11_qa("xt_rsc_1_11_qa"), 
    xt_rsc_triosy_1_11_lz("xt_rsc_triosy_1_11_lz"), 
    xt_rsc_1_12_adra("xt_rsc_1_12_adra"), 
    xt_rsc_1_12_da("xt_rsc_1_12_da"), 
    xt_rsc_1_12_wea("xt_rsc_1_12_wea"), 
    xt_rsc_1_12_qa("xt_rsc_1_12_qa"), 
    xt_rsc_triosy_1_12_lz("xt_rsc_triosy_1_12_lz"), 
    xt_rsc_1_13_adra("xt_rsc_1_13_adra"), 
    xt_rsc_1_13_da("xt_rsc_1_13_da"), 
    xt_rsc_1_13_wea("xt_rsc_1_13_wea"), 
    xt_rsc_1_13_qa("xt_rsc_1_13_qa"), 
    xt_rsc_triosy_1_13_lz("xt_rsc_triosy_1_13_lz"), 
    xt_rsc_1_14_adra("xt_rsc_1_14_adra"), 
    xt_rsc_1_14_da("xt_rsc_1_14_da"), 
    xt_rsc_1_14_wea("xt_rsc_1_14_wea"), 
    xt_rsc_1_14_qa("xt_rsc_1_14_qa"), 
    xt_rsc_triosy_1_14_lz("xt_rsc_triosy_1_14_lz"), 
    xt_rsc_1_15_adra("xt_rsc_1_15_adra"), 
    xt_rsc_1_15_da("xt_rsc_1_15_da"), 
    xt_rsc_1_15_wea("xt_rsc_1_15_wea"), 
    xt_rsc_1_15_qa("xt_rsc_1_15_qa"), 
    xt_rsc_triosy_1_15_lz("xt_rsc_triosy_1_15_lz"), 
    xt_rsc_1_16_adra("xt_rsc_1_16_adra"), 
    xt_rsc_1_16_da("xt_rsc_1_16_da"), 
    xt_rsc_1_16_wea("xt_rsc_1_16_wea"), 
    xt_rsc_1_16_qa("xt_rsc_1_16_qa"), 
    xt_rsc_triosy_1_16_lz("xt_rsc_triosy_1_16_lz"), 
    xt_rsc_1_17_adra("xt_rsc_1_17_adra"), 
    xt_rsc_1_17_da("xt_rsc_1_17_da"), 
    xt_rsc_1_17_wea("xt_rsc_1_17_wea"), 
    xt_rsc_1_17_qa("xt_rsc_1_17_qa"), 
    xt_rsc_triosy_1_17_lz("xt_rsc_triosy_1_17_lz"), 
    xt_rsc_1_18_adra("xt_rsc_1_18_adra"), 
    xt_rsc_1_18_da("xt_rsc_1_18_da"), 
    xt_rsc_1_18_wea("xt_rsc_1_18_wea"), 
    xt_rsc_1_18_qa("xt_rsc_1_18_qa"), 
    xt_rsc_triosy_1_18_lz("xt_rsc_triosy_1_18_lz"), 
    xt_rsc_1_19_adra("xt_rsc_1_19_adra"), 
    xt_rsc_1_19_da("xt_rsc_1_19_da"), 
    xt_rsc_1_19_wea("xt_rsc_1_19_wea"), 
    xt_rsc_1_19_qa("xt_rsc_1_19_qa"), 
    xt_rsc_triosy_1_19_lz("xt_rsc_triosy_1_19_lz"), 
    xt_rsc_1_20_adra("xt_rsc_1_20_adra"), 
    xt_rsc_1_20_da("xt_rsc_1_20_da"), 
    xt_rsc_1_20_wea("xt_rsc_1_20_wea"), 
    xt_rsc_1_20_qa("xt_rsc_1_20_qa"), 
    xt_rsc_triosy_1_20_lz("xt_rsc_triosy_1_20_lz"), 
    xt_rsc_1_21_adra("xt_rsc_1_21_adra"), 
    xt_rsc_1_21_da("xt_rsc_1_21_da"), 
    xt_rsc_1_21_wea("xt_rsc_1_21_wea"), 
    xt_rsc_1_21_qa("xt_rsc_1_21_qa"), 
    xt_rsc_triosy_1_21_lz("xt_rsc_triosy_1_21_lz"), 
    xt_rsc_1_22_adra("xt_rsc_1_22_adra"), 
    xt_rsc_1_22_da("xt_rsc_1_22_da"), 
    xt_rsc_1_22_wea("xt_rsc_1_22_wea"), 
    xt_rsc_1_22_qa("xt_rsc_1_22_qa"), 
    xt_rsc_triosy_1_22_lz("xt_rsc_triosy_1_22_lz"), 
    xt_rsc_1_23_adra("xt_rsc_1_23_adra"), 
    xt_rsc_1_23_da("xt_rsc_1_23_da"), 
    xt_rsc_1_23_wea("xt_rsc_1_23_wea"), 
    xt_rsc_1_23_qa("xt_rsc_1_23_qa"), 
    xt_rsc_triosy_1_23_lz("xt_rsc_triosy_1_23_lz"), 
    xt_rsc_1_24_adra("xt_rsc_1_24_adra"), 
    xt_rsc_1_24_da("xt_rsc_1_24_da"), 
    xt_rsc_1_24_wea("xt_rsc_1_24_wea"), 
    xt_rsc_1_24_qa("xt_rsc_1_24_qa"), 
    xt_rsc_triosy_1_24_lz("xt_rsc_triosy_1_24_lz"), 
    xt_rsc_1_25_adra("xt_rsc_1_25_adra"), 
    xt_rsc_1_25_da("xt_rsc_1_25_da"), 
    xt_rsc_1_25_wea("xt_rsc_1_25_wea"), 
    xt_rsc_1_25_qa("xt_rsc_1_25_qa"), 
    xt_rsc_triosy_1_25_lz("xt_rsc_triosy_1_25_lz"), 
    xt_rsc_1_26_adra("xt_rsc_1_26_adra"), 
    xt_rsc_1_26_da("xt_rsc_1_26_da"), 
    xt_rsc_1_26_wea("xt_rsc_1_26_wea"), 
    xt_rsc_1_26_qa("xt_rsc_1_26_qa"), 
    xt_rsc_triosy_1_26_lz("xt_rsc_triosy_1_26_lz"), 
    xt_rsc_1_27_adra("xt_rsc_1_27_adra"), 
    xt_rsc_1_27_da("xt_rsc_1_27_da"), 
    xt_rsc_1_27_wea("xt_rsc_1_27_wea"), 
    xt_rsc_1_27_qa("xt_rsc_1_27_qa"), 
    xt_rsc_triosy_1_27_lz("xt_rsc_triosy_1_27_lz"), 
    xt_rsc_1_28_adra("xt_rsc_1_28_adra"), 
    xt_rsc_1_28_da("xt_rsc_1_28_da"), 
    xt_rsc_1_28_wea("xt_rsc_1_28_wea"), 
    xt_rsc_1_28_qa("xt_rsc_1_28_qa"), 
    xt_rsc_triosy_1_28_lz("xt_rsc_triosy_1_28_lz"), 
    xt_rsc_1_29_adra("xt_rsc_1_29_adra"), 
    xt_rsc_1_29_da("xt_rsc_1_29_da"), 
    xt_rsc_1_29_wea("xt_rsc_1_29_wea"), 
    xt_rsc_1_29_qa("xt_rsc_1_29_qa"), 
    xt_rsc_triosy_1_29_lz("xt_rsc_triosy_1_29_lz"), 
    xt_rsc_1_30_adra("xt_rsc_1_30_adra"), 
    xt_rsc_1_30_da("xt_rsc_1_30_da"), 
    xt_rsc_1_30_wea("xt_rsc_1_30_wea"), 
    xt_rsc_1_30_qa("xt_rsc_1_30_qa"), 
    xt_rsc_triosy_1_30_lz("xt_rsc_triosy_1_30_lz"), 
    xt_rsc_1_31_adra("xt_rsc_1_31_adra"), 
    xt_rsc_1_31_da("xt_rsc_1_31_da"), 
    xt_rsc_1_31_wea("xt_rsc_1_31_wea"), 
    xt_rsc_1_31_qa("xt_rsc_1_31_qa"), 
    xt_rsc_triosy_1_31_lz("xt_rsc_triosy_1_31_lz"), 
    p_rsc_dat("p_rsc_dat"), 
    p_rsc_triosy_lz("p_rsc_triosy_lz"), 
    r_rsc_dat("r_rsc_dat"), 
    r_rsc_triosy_lz("r_rsc_triosy_lz"), 
    twiddle_rsc_0_0_s_tdone("twiddle_rsc_0_0_s_tdone"), 
    twiddle_rsc_0_0_tr_write_done("twiddle_rsc_0_0_tr_write_done"), 
    twiddle_rsc_0_0_RREADY("twiddle_rsc_0_0_RREADY"), 
    twiddle_rsc_0_0_RVALID("twiddle_rsc_0_0_RVALID"), 
    twiddle_rsc_0_0_RUSER("twiddle_rsc_0_0_RUSER"), 
    twiddle_rsc_0_0_RLAST("twiddle_rsc_0_0_RLAST"), 
    twiddle_rsc_0_0_RRESP("twiddle_rsc_0_0_RRESP"), 
    twiddle_rsc_0_0_RDATA("twiddle_rsc_0_0_RDATA"), 
    twiddle_rsc_0_0_RID("twiddle_rsc_0_0_RID"), 
    twiddle_rsc_0_0_ARREADY("twiddle_rsc_0_0_ARREADY"), 
    twiddle_rsc_0_0_ARVALID("twiddle_rsc_0_0_ARVALID"), 
    twiddle_rsc_0_0_ARUSER("twiddle_rsc_0_0_ARUSER"), 
    twiddle_rsc_0_0_ARREGION("twiddle_rsc_0_0_ARREGION"), 
    twiddle_rsc_0_0_ARQOS("twiddle_rsc_0_0_ARQOS"), 
    twiddle_rsc_0_0_ARPROT("twiddle_rsc_0_0_ARPROT"), 
    twiddle_rsc_0_0_ARCACHE("twiddle_rsc_0_0_ARCACHE"), 
    twiddle_rsc_0_0_ARLOCK("twiddle_rsc_0_0_ARLOCK"), 
    twiddle_rsc_0_0_ARBURST("twiddle_rsc_0_0_ARBURST"), 
    twiddle_rsc_0_0_ARSIZE("twiddle_rsc_0_0_ARSIZE"), 
    twiddle_rsc_0_0_ARLEN("twiddle_rsc_0_0_ARLEN"), 
    twiddle_rsc_0_0_ARADDR("twiddle_rsc_0_0_ARADDR"), 
    twiddle_rsc_0_0_ARID("twiddle_rsc_0_0_ARID"), 
    twiddle_rsc_0_0_BREADY("twiddle_rsc_0_0_BREADY"), 
    twiddle_rsc_0_0_BVALID("twiddle_rsc_0_0_BVALID"), 
    twiddle_rsc_0_0_BUSER("twiddle_rsc_0_0_BUSER"), 
    twiddle_rsc_0_0_BRESP("twiddle_rsc_0_0_BRESP"), 
    twiddle_rsc_0_0_BID("twiddle_rsc_0_0_BID"), 
    twiddle_rsc_0_0_WREADY("twiddle_rsc_0_0_WREADY"), 
    twiddle_rsc_0_0_WVALID("twiddle_rsc_0_0_WVALID"), 
    twiddle_rsc_0_0_WUSER("twiddle_rsc_0_0_WUSER"), 
    twiddle_rsc_0_0_WLAST("twiddle_rsc_0_0_WLAST"), 
    twiddle_rsc_0_0_WSTRB("twiddle_rsc_0_0_WSTRB"), 
    twiddle_rsc_0_0_WDATA("twiddle_rsc_0_0_WDATA"), 
    twiddle_rsc_0_0_AWREADY("twiddle_rsc_0_0_AWREADY"), 
    twiddle_rsc_0_0_AWVALID("twiddle_rsc_0_0_AWVALID"), 
    twiddle_rsc_0_0_AWUSER("twiddle_rsc_0_0_AWUSER"), 
    twiddle_rsc_0_0_AWREGION("twiddle_rsc_0_0_AWREGION"), 
    twiddle_rsc_0_0_AWQOS("twiddle_rsc_0_0_AWQOS"), 
    twiddle_rsc_0_0_AWPROT("twiddle_rsc_0_0_AWPROT"), 
    twiddle_rsc_0_0_AWCACHE("twiddle_rsc_0_0_AWCACHE"), 
    twiddle_rsc_0_0_AWLOCK("twiddle_rsc_0_0_AWLOCK"), 
    twiddle_rsc_0_0_AWBURST("twiddle_rsc_0_0_AWBURST"), 
    twiddle_rsc_0_0_AWSIZE("twiddle_rsc_0_0_AWSIZE"), 
    twiddle_rsc_0_0_AWLEN("twiddle_rsc_0_0_AWLEN"), 
    twiddle_rsc_0_0_AWADDR("twiddle_rsc_0_0_AWADDR"), 
    twiddle_rsc_0_0_AWID("twiddle_rsc_0_0_AWID"), 
    twiddle_rsc_triosy_0_0_lz("twiddle_rsc_triosy_0_0_lz"), 
    twiddle_rsc_0_1_s_tdone("twiddle_rsc_0_1_s_tdone"), 
    twiddle_rsc_0_1_tr_write_done("twiddle_rsc_0_1_tr_write_done"), 
    twiddle_rsc_0_1_RREADY("twiddle_rsc_0_1_RREADY"), 
    twiddle_rsc_0_1_RVALID("twiddle_rsc_0_1_RVALID"), 
    twiddle_rsc_0_1_RUSER("twiddle_rsc_0_1_RUSER"), 
    twiddle_rsc_0_1_RLAST("twiddle_rsc_0_1_RLAST"), 
    twiddle_rsc_0_1_RRESP("twiddle_rsc_0_1_RRESP"), 
    twiddle_rsc_0_1_RDATA("twiddle_rsc_0_1_RDATA"), 
    twiddle_rsc_0_1_RID("twiddle_rsc_0_1_RID"), 
    twiddle_rsc_0_1_ARREADY("twiddle_rsc_0_1_ARREADY"), 
    twiddle_rsc_0_1_ARVALID("twiddle_rsc_0_1_ARVALID"), 
    twiddle_rsc_0_1_ARUSER("twiddle_rsc_0_1_ARUSER"), 
    twiddle_rsc_0_1_ARREGION("twiddle_rsc_0_1_ARREGION"), 
    twiddle_rsc_0_1_ARQOS("twiddle_rsc_0_1_ARQOS"), 
    twiddle_rsc_0_1_ARPROT("twiddle_rsc_0_1_ARPROT"), 
    twiddle_rsc_0_1_ARCACHE("twiddle_rsc_0_1_ARCACHE"), 
    twiddle_rsc_0_1_ARLOCK("twiddle_rsc_0_1_ARLOCK"), 
    twiddle_rsc_0_1_ARBURST("twiddle_rsc_0_1_ARBURST"), 
    twiddle_rsc_0_1_ARSIZE("twiddle_rsc_0_1_ARSIZE"), 
    twiddle_rsc_0_1_ARLEN("twiddle_rsc_0_1_ARLEN"), 
    twiddle_rsc_0_1_ARADDR("twiddle_rsc_0_1_ARADDR"), 
    twiddle_rsc_0_1_ARID("twiddle_rsc_0_1_ARID"), 
    twiddle_rsc_0_1_BREADY("twiddle_rsc_0_1_BREADY"), 
    twiddle_rsc_0_1_BVALID("twiddle_rsc_0_1_BVALID"), 
    twiddle_rsc_0_1_BUSER("twiddle_rsc_0_1_BUSER"), 
    twiddle_rsc_0_1_BRESP("twiddle_rsc_0_1_BRESP"), 
    twiddle_rsc_0_1_BID("twiddle_rsc_0_1_BID"), 
    twiddle_rsc_0_1_WREADY("twiddle_rsc_0_1_WREADY"), 
    twiddle_rsc_0_1_WVALID("twiddle_rsc_0_1_WVALID"), 
    twiddle_rsc_0_1_WUSER("twiddle_rsc_0_1_WUSER"), 
    twiddle_rsc_0_1_WLAST("twiddle_rsc_0_1_WLAST"), 
    twiddle_rsc_0_1_WSTRB("twiddle_rsc_0_1_WSTRB"), 
    twiddle_rsc_0_1_WDATA("twiddle_rsc_0_1_WDATA"), 
    twiddle_rsc_0_1_AWREADY("twiddle_rsc_0_1_AWREADY"), 
    twiddle_rsc_0_1_AWVALID("twiddle_rsc_0_1_AWVALID"), 
    twiddle_rsc_0_1_AWUSER("twiddle_rsc_0_1_AWUSER"), 
    twiddle_rsc_0_1_AWREGION("twiddle_rsc_0_1_AWREGION"), 
    twiddle_rsc_0_1_AWQOS("twiddle_rsc_0_1_AWQOS"), 
    twiddle_rsc_0_1_AWPROT("twiddle_rsc_0_1_AWPROT"), 
    twiddle_rsc_0_1_AWCACHE("twiddle_rsc_0_1_AWCACHE"), 
    twiddle_rsc_0_1_AWLOCK("twiddle_rsc_0_1_AWLOCK"), 
    twiddle_rsc_0_1_AWBURST("twiddle_rsc_0_1_AWBURST"), 
    twiddle_rsc_0_1_AWSIZE("twiddle_rsc_0_1_AWSIZE"), 
    twiddle_rsc_0_1_AWLEN("twiddle_rsc_0_1_AWLEN"), 
    twiddle_rsc_0_1_AWADDR("twiddle_rsc_0_1_AWADDR"), 
    twiddle_rsc_0_1_AWID("twiddle_rsc_0_1_AWID"), 
    twiddle_rsc_triosy_0_1_lz("twiddle_rsc_triosy_0_1_lz"), 
    twiddle_rsc_0_2_s_tdone("twiddle_rsc_0_2_s_tdone"), 
    twiddle_rsc_0_2_tr_write_done("twiddle_rsc_0_2_tr_write_done"), 
    twiddle_rsc_0_2_RREADY("twiddle_rsc_0_2_RREADY"), 
    twiddle_rsc_0_2_RVALID("twiddle_rsc_0_2_RVALID"), 
    twiddle_rsc_0_2_RUSER("twiddle_rsc_0_2_RUSER"), 
    twiddle_rsc_0_2_RLAST("twiddle_rsc_0_2_RLAST"), 
    twiddle_rsc_0_2_RRESP("twiddle_rsc_0_2_RRESP"), 
    twiddle_rsc_0_2_RDATA("twiddle_rsc_0_2_RDATA"), 
    twiddle_rsc_0_2_RID("twiddle_rsc_0_2_RID"), 
    twiddle_rsc_0_2_ARREADY("twiddle_rsc_0_2_ARREADY"), 
    twiddle_rsc_0_2_ARVALID("twiddle_rsc_0_2_ARVALID"), 
    twiddle_rsc_0_2_ARUSER("twiddle_rsc_0_2_ARUSER"), 
    twiddle_rsc_0_2_ARREGION("twiddle_rsc_0_2_ARREGION"), 
    twiddle_rsc_0_2_ARQOS("twiddle_rsc_0_2_ARQOS"), 
    twiddle_rsc_0_2_ARPROT("twiddle_rsc_0_2_ARPROT"), 
    twiddle_rsc_0_2_ARCACHE("twiddle_rsc_0_2_ARCACHE"), 
    twiddle_rsc_0_2_ARLOCK("twiddle_rsc_0_2_ARLOCK"), 
    twiddle_rsc_0_2_ARBURST("twiddle_rsc_0_2_ARBURST"), 
    twiddle_rsc_0_2_ARSIZE("twiddle_rsc_0_2_ARSIZE"), 
    twiddle_rsc_0_2_ARLEN("twiddle_rsc_0_2_ARLEN"), 
    twiddle_rsc_0_2_ARADDR("twiddle_rsc_0_2_ARADDR"), 
    twiddle_rsc_0_2_ARID("twiddle_rsc_0_2_ARID"), 
    twiddle_rsc_0_2_BREADY("twiddle_rsc_0_2_BREADY"), 
    twiddle_rsc_0_2_BVALID("twiddle_rsc_0_2_BVALID"), 
    twiddle_rsc_0_2_BUSER("twiddle_rsc_0_2_BUSER"), 
    twiddle_rsc_0_2_BRESP("twiddle_rsc_0_2_BRESP"), 
    twiddle_rsc_0_2_BID("twiddle_rsc_0_2_BID"), 
    twiddle_rsc_0_2_WREADY("twiddle_rsc_0_2_WREADY"), 
    twiddle_rsc_0_2_WVALID("twiddle_rsc_0_2_WVALID"), 
    twiddle_rsc_0_2_WUSER("twiddle_rsc_0_2_WUSER"), 
    twiddle_rsc_0_2_WLAST("twiddle_rsc_0_2_WLAST"), 
    twiddle_rsc_0_2_WSTRB("twiddle_rsc_0_2_WSTRB"), 
    twiddle_rsc_0_2_WDATA("twiddle_rsc_0_2_WDATA"), 
    twiddle_rsc_0_2_AWREADY("twiddle_rsc_0_2_AWREADY"), 
    twiddle_rsc_0_2_AWVALID("twiddle_rsc_0_2_AWVALID"), 
    twiddle_rsc_0_2_AWUSER("twiddle_rsc_0_2_AWUSER"), 
    twiddle_rsc_0_2_AWREGION("twiddle_rsc_0_2_AWREGION"), 
    twiddle_rsc_0_2_AWQOS("twiddle_rsc_0_2_AWQOS"), 
    twiddle_rsc_0_2_AWPROT("twiddle_rsc_0_2_AWPROT"), 
    twiddle_rsc_0_2_AWCACHE("twiddle_rsc_0_2_AWCACHE"), 
    twiddle_rsc_0_2_AWLOCK("twiddle_rsc_0_2_AWLOCK"), 
    twiddle_rsc_0_2_AWBURST("twiddle_rsc_0_2_AWBURST"), 
    twiddle_rsc_0_2_AWSIZE("twiddle_rsc_0_2_AWSIZE"), 
    twiddle_rsc_0_2_AWLEN("twiddle_rsc_0_2_AWLEN"), 
    twiddle_rsc_0_2_AWADDR("twiddle_rsc_0_2_AWADDR"), 
    twiddle_rsc_0_2_AWID("twiddle_rsc_0_2_AWID"), 
    twiddle_rsc_triosy_0_2_lz("twiddle_rsc_triosy_0_2_lz"), 
    twiddle_rsc_0_3_s_tdone("twiddle_rsc_0_3_s_tdone"), 
    twiddle_rsc_0_3_tr_write_done("twiddle_rsc_0_3_tr_write_done"), 
    twiddle_rsc_0_3_RREADY("twiddle_rsc_0_3_RREADY"), 
    twiddle_rsc_0_3_RVALID("twiddle_rsc_0_3_RVALID"), 
    twiddle_rsc_0_3_RUSER("twiddle_rsc_0_3_RUSER"), 
    twiddle_rsc_0_3_RLAST("twiddle_rsc_0_3_RLAST"), 
    twiddle_rsc_0_3_RRESP("twiddle_rsc_0_3_RRESP"), 
    twiddle_rsc_0_3_RDATA("twiddle_rsc_0_3_RDATA"), 
    twiddle_rsc_0_3_RID("twiddle_rsc_0_3_RID"), 
    twiddle_rsc_0_3_ARREADY("twiddle_rsc_0_3_ARREADY"), 
    twiddle_rsc_0_3_ARVALID("twiddle_rsc_0_3_ARVALID"), 
    twiddle_rsc_0_3_ARUSER("twiddle_rsc_0_3_ARUSER"), 
    twiddle_rsc_0_3_ARREGION("twiddle_rsc_0_3_ARREGION"), 
    twiddle_rsc_0_3_ARQOS("twiddle_rsc_0_3_ARQOS"), 
    twiddle_rsc_0_3_ARPROT("twiddle_rsc_0_3_ARPROT"), 
    twiddle_rsc_0_3_ARCACHE("twiddle_rsc_0_3_ARCACHE"), 
    twiddle_rsc_0_3_ARLOCK("twiddle_rsc_0_3_ARLOCK"), 
    twiddle_rsc_0_3_ARBURST("twiddle_rsc_0_3_ARBURST"), 
    twiddle_rsc_0_3_ARSIZE("twiddle_rsc_0_3_ARSIZE"), 
    twiddle_rsc_0_3_ARLEN("twiddle_rsc_0_3_ARLEN"), 
    twiddle_rsc_0_3_ARADDR("twiddle_rsc_0_3_ARADDR"), 
    twiddle_rsc_0_3_ARID("twiddle_rsc_0_3_ARID"), 
    twiddle_rsc_0_3_BREADY("twiddle_rsc_0_3_BREADY"), 
    twiddle_rsc_0_3_BVALID("twiddle_rsc_0_3_BVALID"), 
    twiddle_rsc_0_3_BUSER("twiddle_rsc_0_3_BUSER"), 
    twiddle_rsc_0_3_BRESP("twiddle_rsc_0_3_BRESP"), 
    twiddle_rsc_0_3_BID("twiddle_rsc_0_3_BID"), 
    twiddle_rsc_0_3_WREADY("twiddle_rsc_0_3_WREADY"), 
    twiddle_rsc_0_3_WVALID("twiddle_rsc_0_3_WVALID"), 
    twiddle_rsc_0_3_WUSER("twiddle_rsc_0_3_WUSER"), 
    twiddle_rsc_0_3_WLAST("twiddle_rsc_0_3_WLAST"), 
    twiddle_rsc_0_3_WSTRB("twiddle_rsc_0_3_WSTRB"), 
    twiddle_rsc_0_3_WDATA("twiddle_rsc_0_3_WDATA"), 
    twiddle_rsc_0_3_AWREADY("twiddle_rsc_0_3_AWREADY"), 
    twiddle_rsc_0_3_AWVALID("twiddle_rsc_0_3_AWVALID"), 
    twiddle_rsc_0_3_AWUSER("twiddle_rsc_0_3_AWUSER"), 
    twiddle_rsc_0_3_AWREGION("twiddle_rsc_0_3_AWREGION"), 
    twiddle_rsc_0_3_AWQOS("twiddle_rsc_0_3_AWQOS"), 
    twiddle_rsc_0_3_AWPROT("twiddle_rsc_0_3_AWPROT"), 
    twiddle_rsc_0_3_AWCACHE("twiddle_rsc_0_3_AWCACHE"), 
    twiddle_rsc_0_3_AWLOCK("twiddle_rsc_0_3_AWLOCK"), 
    twiddle_rsc_0_3_AWBURST("twiddle_rsc_0_3_AWBURST"), 
    twiddle_rsc_0_3_AWSIZE("twiddle_rsc_0_3_AWSIZE"), 
    twiddle_rsc_0_3_AWLEN("twiddle_rsc_0_3_AWLEN"), 
    twiddle_rsc_0_3_AWADDR("twiddle_rsc_0_3_AWADDR"), 
    twiddle_rsc_0_3_AWID("twiddle_rsc_0_3_AWID"), 
    twiddle_rsc_triosy_0_3_lz("twiddle_rsc_triosy_0_3_lz"), 
    twiddle_rsc_0_4_s_tdone("twiddle_rsc_0_4_s_tdone"), 
    twiddle_rsc_0_4_tr_write_done("twiddle_rsc_0_4_tr_write_done"), 
    twiddle_rsc_0_4_RREADY("twiddle_rsc_0_4_RREADY"), 
    twiddle_rsc_0_4_RVALID("twiddle_rsc_0_4_RVALID"), 
    twiddle_rsc_0_4_RUSER("twiddle_rsc_0_4_RUSER"), 
    twiddle_rsc_0_4_RLAST("twiddle_rsc_0_4_RLAST"), 
    twiddle_rsc_0_4_RRESP("twiddle_rsc_0_4_RRESP"), 
    twiddle_rsc_0_4_RDATA("twiddle_rsc_0_4_RDATA"), 
    twiddle_rsc_0_4_RID("twiddle_rsc_0_4_RID"), 
    twiddle_rsc_0_4_ARREADY("twiddle_rsc_0_4_ARREADY"), 
    twiddle_rsc_0_4_ARVALID("twiddle_rsc_0_4_ARVALID"), 
    twiddle_rsc_0_4_ARUSER("twiddle_rsc_0_4_ARUSER"), 
    twiddle_rsc_0_4_ARREGION("twiddle_rsc_0_4_ARREGION"), 
    twiddle_rsc_0_4_ARQOS("twiddle_rsc_0_4_ARQOS"), 
    twiddle_rsc_0_4_ARPROT("twiddle_rsc_0_4_ARPROT"), 
    twiddle_rsc_0_4_ARCACHE("twiddle_rsc_0_4_ARCACHE"), 
    twiddle_rsc_0_4_ARLOCK("twiddle_rsc_0_4_ARLOCK"), 
    twiddle_rsc_0_4_ARBURST("twiddle_rsc_0_4_ARBURST"), 
    twiddle_rsc_0_4_ARSIZE("twiddle_rsc_0_4_ARSIZE"), 
    twiddle_rsc_0_4_ARLEN("twiddle_rsc_0_4_ARLEN"), 
    twiddle_rsc_0_4_ARADDR("twiddle_rsc_0_4_ARADDR"), 
    twiddle_rsc_0_4_ARID("twiddle_rsc_0_4_ARID"), 
    twiddle_rsc_0_4_BREADY("twiddle_rsc_0_4_BREADY"), 
    twiddle_rsc_0_4_BVALID("twiddle_rsc_0_4_BVALID"), 
    twiddle_rsc_0_4_BUSER("twiddle_rsc_0_4_BUSER"), 
    twiddle_rsc_0_4_BRESP("twiddle_rsc_0_4_BRESP"), 
    twiddle_rsc_0_4_BID("twiddle_rsc_0_4_BID"), 
    twiddle_rsc_0_4_WREADY("twiddle_rsc_0_4_WREADY"), 
    twiddle_rsc_0_4_WVALID("twiddle_rsc_0_4_WVALID"), 
    twiddle_rsc_0_4_WUSER("twiddle_rsc_0_4_WUSER"), 
    twiddle_rsc_0_4_WLAST("twiddle_rsc_0_4_WLAST"), 
    twiddle_rsc_0_4_WSTRB("twiddle_rsc_0_4_WSTRB"), 
    twiddle_rsc_0_4_WDATA("twiddle_rsc_0_4_WDATA"), 
    twiddle_rsc_0_4_AWREADY("twiddle_rsc_0_4_AWREADY"), 
    twiddle_rsc_0_4_AWVALID("twiddle_rsc_0_4_AWVALID"), 
    twiddle_rsc_0_4_AWUSER("twiddle_rsc_0_4_AWUSER"), 
    twiddle_rsc_0_4_AWREGION("twiddle_rsc_0_4_AWREGION"), 
    twiddle_rsc_0_4_AWQOS("twiddle_rsc_0_4_AWQOS"), 
    twiddle_rsc_0_4_AWPROT("twiddle_rsc_0_4_AWPROT"), 
    twiddle_rsc_0_4_AWCACHE("twiddle_rsc_0_4_AWCACHE"), 
    twiddle_rsc_0_4_AWLOCK("twiddle_rsc_0_4_AWLOCK"), 
    twiddle_rsc_0_4_AWBURST("twiddle_rsc_0_4_AWBURST"), 
    twiddle_rsc_0_4_AWSIZE("twiddle_rsc_0_4_AWSIZE"), 
    twiddle_rsc_0_4_AWLEN("twiddle_rsc_0_4_AWLEN"), 
    twiddle_rsc_0_4_AWADDR("twiddle_rsc_0_4_AWADDR"), 
    twiddle_rsc_0_4_AWID("twiddle_rsc_0_4_AWID"), 
    twiddle_rsc_triosy_0_4_lz("twiddle_rsc_triosy_0_4_lz"), 
    twiddle_rsc_0_5_s_tdone("twiddle_rsc_0_5_s_tdone"), 
    twiddle_rsc_0_5_tr_write_done("twiddle_rsc_0_5_tr_write_done"), 
    twiddle_rsc_0_5_RREADY("twiddle_rsc_0_5_RREADY"), 
    twiddle_rsc_0_5_RVALID("twiddle_rsc_0_5_RVALID"), 
    twiddle_rsc_0_5_RUSER("twiddle_rsc_0_5_RUSER"), 
    twiddle_rsc_0_5_RLAST("twiddle_rsc_0_5_RLAST"), 
    twiddle_rsc_0_5_RRESP("twiddle_rsc_0_5_RRESP"), 
    twiddle_rsc_0_5_RDATA("twiddle_rsc_0_5_RDATA"), 
    twiddle_rsc_0_5_RID("twiddle_rsc_0_5_RID"), 
    twiddle_rsc_0_5_ARREADY("twiddle_rsc_0_5_ARREADY"), 
    twiddle_rsc_0_5_ARVALID("twiddle_rsc_0_5_ARVALID"), 
    twiddle_rsc_0_5_ARUSER("twiddle_rsc_0_5_ARUSER"), 
    twiddle_rsc_0_5_ARREGION("twiddle_rsc_0_5_ARREGION"), 
    twiddle_rsc_0_5_ARQOS("twiddle_rsc_0_5_ARQOS"), 
    twiddle_rsc_0_5_ARPROT("twiddle_rsc_0_5_ARPROT"), 
    twiddle_rsc_0_5_ARCACHE("twiddle_rsc_0_5_ARCACHE"), 
    twiddle_rsc_0_5_ARLOCK("twiddle_rsc_0_5_ARLOCK"), 
    twiddle_rsc_0_5_ARBURST("twiddle_rsc_0_5_ARBURST"), 
    twiddle_rsc_0_5_ARSIZE("twiddle_rsc_0_5_ARSIZE"), 
    twiddle_rsc_0_5_ARLEN("twiddle_rsc_0_5_ARLEN"), 
    twiddle_rsc_0_5_ARADDR("twiddle_rsc_0_5_ARADDR"), 
    twiddle_rsc_0_5_ARID("twiddle_rsc_0_5_ARID"), 
    twiddle_rsc_0_5_BREADY("twiddle_rsc_0_5_BREADY"), 
    twiddle_rsc_0_5_BVALID("twiddle_rsc_0_5_BVALID"), 
    twiddle_rsc_0_5_BUSER("twiddle_rsc_0_5_BUSER"), 
    twiddle_rsc_0_5_BRESP("twiddle_rsc_0_5_BRESP"), 
    twiddle_rsc_0_5_BID("twiddle_rsc_0_5_BID"), 
    twiddle_rsc_0_5_WREADY("twiddle_rsc_0_5_WREADY"), 
    twiddle_rsc_0_5_WVALID("twiddle_rsc_0_5_WVALID"), 
    twiddle_rsc_0_5_WUSER("twiddle_rsc_0_5_WUSER"), 
    twiddle_rsc_0_5_WLAST("twiddle_rsc_0_5_WLAST"), 
    twiddle_rsc_0_5_WSTRB("twiddle_rsc_0_5_WSTRB"), 
    twiddle_rsc_0_5_WDATA("twiddle_rsc_0_5_WDATA"), 
    twiddle_rsc_0_5_AWREADY("twiddle_rsc_0_5_AWREADY"), 
    twiddle_rsc_0_5_AWVALID("twiddle_rsc_0_5_AWVALID"), 
    twiddle_rsc_0_5_AWUSER("twiddle_rsc_0_5_AWUSER"), 
    twiddle_rsc_0_5_AWREGION("twiddle_rsc_0_5_AWREGION"), 
    twiddle_rsc_0_5_AWQOS("twiddle_rsc_0_5_AWQOS"), 
    twiddle_rsc_0_5_AWPROT("twiddle_rsc_0_5_AWPROT"), 
    twiddle_rsc_0_5_AWCACHE("twiddle_rsc_0_5_AWCACHE"), 
    twiddle_rsc_0_5_AWLOCK("twiddle_rsc_0_5_AWLOCK"), 
    twiddle_rsc_0_5_AWBURST("twiddle_rsc_0_5_AWBURST"), 
    twiddle_rsc_0_5_AWSIZE("twiddle_rsc_0_5_AWSIZE"), 
    twiddle_rsc_0_5_AWLEN("twiddle_rsc_0_5_AWLEN"), 
    twiddle_rsc_0_5_AWADDR("twiddle_rsc_0_5_AWADDR"), 
    twiddle_rsc_0_5_AWID("twiddle_rsc_0_5_AWID"), 
    twiddle_rsc_triosy_0_5_lz("twiddle_rsc_triosy_0_5_lz"), 
    twiddle_rsc_0_6_s_tdone("twiddle_rsc_0_6_s_tdone"), 
    twiddle_rsc_0_6_tr_write_done("twiddle_rsc_0_6_tr_write_done"), 
    twiddle_rsc_0_6_RREADY("twiddle_rsc_0_6_RREADY"), 
    twiddle_rsc_0_6_RVALID("twiddle_rsc_0_6_RVALID"), 
    twiddle_rsc_0_6_RUSER("twiddle_rsc_0_6_RUSER"), 
    twiddle_rsc_0_6_RLAST("twiddle_rsc_0_6_RLAST"), 
    twiddle_rsc_0_6_RRESP("twiddle_rsc_0_6_RRESP"), 
    twiddle_rsc_0_6_RDATA("twiddle_rsc_0_6_RDATA"), 
    twiddle_rsc_0_6_RID("twiddle_rsc_0_6_RID"), 
    twiddle_rsc_0_6_ARREADY("twiddle_rsc_0_6_ARREADY"), 
    twiddle_rsc_0_6_ARVALID("twiddle_rsc_0_6_ARVALID"), 
    twiddle_rsc_0_6_ARUSER("twiddle_rsc_0_6_ARUSER"), 
    twiddle_rsc_0_6_ARREGION("twiddle_rsc_0_6_ARREGION"), 
    twiddle_rsc_0_6_ARQOS("twiddle_rsc_0_6_ARQOS"), 
    twiddle_rsc_0_6_ARPROT("twiddle_rsc_0_6_ARPROT"), 
    twiddle_rsc_0_6_ARCACHE("twiddle_rsc_0_6_ARCACHE"), 
    twiddle_rsc_0_6_ARLOCK("twiddle_rsc_0_6_ARLOCK"), 
    twiddle_rsc_0_6_ARBURST("twiddle_rsc_0_6_ARBURST"), 
    twiddle_rsc_0_6_ARSIZE("twiddle_rsc_0_6_ARSIZE"), 
    twiddle_rsc_0_6_ARLEN("twiddle_rsc_0_6_ARLEN"), 
    twiddle_rsc_0_6_ARADDR("twiddle_rsc_0_6_ARADDR"), 
    twiddle_rsc_0_6_ARID("twiddle_rsc_0_6_ARID"), 
    twiddle_rsc_0_6_BREADY("twiddle_rsc_0_6_BREADY"), 
    twiddle_rsc_0_6_BVALID("twiddle_rsc_0_6_BVALID"), 
    twiddle_rsc_0_6_BUSER("twiddle_rsc_0_6_BUSER"), 
    twiddle_rsc_0_6_BRESP("twiddle_rsc_0_6_BRESP"), 
    twiddle_rsc_0_6_BID("twiddle_rsc_0_6_BID"), 
    twiddle_rsc_0_6_WREADY("twiddle_rsc_0_6_WREADY"), 
    twiddle_rsc_0_6_WVALID("twiddle_rsc_0_6_WVALID"), 
    twiddle_rsc_0_6_WUSER("twiddle_rsc_0_6_WUSER"), 
    twiddle_rsc_0_6_WLAST("twiddle_rsc_0_6_WLAST"), 
    twiddle_rsc_0_6_WSTRB("twiddle_rsc_0_6_WSTRB"), 
    twiddle_rsc_0_6_WDATA("twiddle_rsc_0_6_WDATA"), 
    twiddle_rsc_0_6_AWREADY("twiddle_rsc_0_6_AWREADY"), 
    twiddle_rsc_0_6_AWVALID("twiddle_rsc_0_6_AWVALID"), 
    twiddle_rsc_0_6_AWUSER("twiddle_rsc_0_6_AWUSER"), 
    twiddle_rsc_0_6_AWREGION("twiddle_rsc_0_6_AWREGION"), 
    twiddle_rsc_0_6_AWQOS("twiddle_rsc_0_6_AWQOS"), 
    twiddle_rsc_0_6_AWPROT("twiddle_rsc_0_6_AWPROT"), 
    twiddle_rsc_0_6_AWCACHE("twiddle_rsc_0_6_AWCACHE"), 
    twiddle_rsc_0_6_AWLOCK("twiddle_rsc_0_6_AWLOCK"), 
    twiddle_rsc_0_6_AWBURST("twiddle_rsc_0_6_AWBURST"), 
    twiddle_rsc_0_6_AWSIZE("twiddle_rsc_0_6_AWSIZE"), 
    twiddle_rsc_0_6_AWLEN("twiddle_rsc_0_6_AWLEN"), 
    twiddle_rsc_0_6_AWADDR("twiddle_rsc_0_6_AWADDR"), 
    twiddle_rsc_0_6_AWID("twiddle_rsc_0_6_AWID"), 
    twiddle_rsc_triosy_0_6_lz("twiddle_rsc_triosy_0_6_lz"), 
    twiddle_rsc_0_7_s_tdone("twiddle_rsc_0_7_s_tdone"), 
    twiddle_rsc_0_7_tr_write_done("twiddle_rsc_0_7_tr_write_done"), 
    twiddle_rsc_0_7_RREADY("twiddle_rsc_0_7_RREADY"), 
    twiddle_rsc_0_7_RVALID("twiddle_rsc_0_7_RVALID"), 
    twiddle_rsc_0_7_RUSER("twiddle_rsc_0_7_RUSER"), 
    twiddle_rsc_0_7_RLAST("twiddle_rsc_0_7_RLAST"), 
    twiddle_rsc_0_7_RRESP("twiddle_rsc_0_7_RRESP"), 
    twiddle_rsc_0_7_RDATA("twiddle_rsc_0_7_RDATA"), 
    twiddle_rsc_0_7_RID("twiddle_rsc_0_7_RID"), 
    twiddle_rsc_0_7_ARREADY("twiddle_rsc_0_7_ARREADY"), 
    twiddle_rsc_0_7_ARVALID("twiddle_rsc_0_7_ARVALID"), 
    twiddle_rsc_0_7_ARUSER("twiddle_rsc_0_7_ARUSER"), 
    twiddle_rsc_0_7_ARREGION("twiddle_rsc_0_7_ARREGION"), 
    twiddle_rsc_0_7_ARQOS("twiddle_rsc_0_7_ARQOS"), 
    twiddle_rsc_0_7_ARPROT("twiddle_rsc_0_7_ARPROT"), 
    twiddle_rsc_0_7_ARCACHE("twiddle_rsc_0_7_ARCACHE"), 
    twiddle_rsc_0_7_ARLOCK("twiddle_rsc_0_7_ARLOCK"), 
    twiddle_rsc_0_7_ARBURST("twiddle_rsc_0_7_ARBURST"), 
    twiddle_rsc_0_7_ARSIZE("twiddle_rsc_0_7_ARSIZE"), 
    twiddle_rsc_0_7_ARLEN("twiddle_rsc_0_7_ARLEN"), 
    twiddle_rsc_0_7_ARADDR("twiddle_rsc_0_7_ARADDR"), 
    twiddle_rsc_0_7_ARID("twiddle_rsc_0_7_ARID"), 
    twiddle_rsc_0_7_BREADY("twiddle_rsc_0_7_BREADY"), 
    twiddle_rsc_0_7_BVALID("twiddle_rsc_0_7_BVALID"), 
    twiddle_rsc_0_7_BUSER("twiddle_rsc_0_7_BUSER"), 
    twiddle_rsc_0_7_BRESP("twiddle_rsc_0_7_BRESP"), 
    twiddle_rsc_0_7_BID("twiddle_rsc_0_7_BID"), 
    twiddle_rsc_0_7_WREADY("twiddle_rsc_0_7_WREADY"), 
    twiddle_rsc_0_7_WVALID("twiddle_rsc_0_7_WVALID"), 
    twiddle_rsc_0_7_WUSER("twiddle_rsc_0_7_WUSER"), 
    twiddle_rsc_0_7_WLAST("twiddle_rsc_0_7_WLAST"), 
    twiddle_rsc_0_7_WSTRB("twiddle_rsc_0_7_WSTRB"), 
    twiddle_rsc_0_7_WDATA("twiddle_rsc_0_7_WDATA"), 
    twiddle_rsc_0_7_AWREADY("twiddle_rsc_0_7_AWREADY"), 
    twiddle_rsc_0_7_AWVALID("twiddle_rsc_0_7_AWVALID"), 
    twiddle_rsc_0_7_AWUSER("twiddle_rsc_0_7_AWUSER"), 
    twiddle_rsc_0_7_AWREGION("twiddle_rsc_0_7_AWREGION"), 
    twiddle_rsc_0_7_AWQOS("twiddle_rsc_0_7_AWQOS"), 
    twiddle_rsc_0_7_AWPROT("twiddle_rsc_0_7_AWPROT"), 
    twiddle_rsc_0_7_AWCACHE("twiddle_rsc_0_7_AWCACHE"), 
    twiddle_rsc_0_7_AWLOCK("twiddle_rsc_0_7_AWLOCK"), 
    twiddle_rsc_0_7_AWBURST("twiddle_rsc_0_7_AWBURST"), 
    twiddle_rsc_0_7_AWSIZE("twiddle_rsc_0_7_AWSIZE"), 
    twiddle_rsc_0_7_AWLEN("twiddle_rsc_0_7_AWLEN"), 
    twiddle_rsc_0_7_AWADDR("twiddle_rsc_0_7_AWADDR"), 
    twiddle_rsc_0_7_AWID("twiddle_rsc_0_7_AWID"), 
    twiddle_rsc_triosy_0_7_lz("twiddle_rsc_triosy_0_7_lz"), 
    twiddle_rsc_0_8_s_tdone("twiddle_rsc_0_8_s_tdone"), 
    twiddle_rsc_0_8_tr_write_done("twiddle_rsc_0_8_tr_write_done"), 
    twiddle_rsc_0_8_RREADY("twiddle_rsc_0_8_RREADY"), 
    twiddle_rsc_0_8_RVALID("twiddle_rsc_0_8_RVALID"), 
    twiddle_rsc_0_8_RUSER("twiddle_rsc_0_8_RUSER"), 
    twiddle_rsc_0_8_RLAST("twiddle_rsc_0_8_RLAST"), 
    twiddle_rsc_0_8_RRESP("twiddle_rsc_0_8_RRESP"), 
    twiddle_rsc_0_8_RDATA("twiddle_rsc_0_8_RDATA"), 
    twiddle_rsc_0_8_RID("twiddle_rsc_0_8_RID"), 
    twiddle_rsc_0_8_ARREADY("twiddle_rsc_0_8_ARREADY"), 
    twiddle_rsc_0_8_ARVALID("twiddle_rsc_0_8_ARVALID"), 
    twiddle_rsc_0_8_ARUSER("twiddle_rsc_0_8_ARUSER"), 
    twiddle_rsc_0_8_ARREGION("twiddle_rsc_0_8_ARREGION"), 
    twiddle_rsc_0_8_ARQOS("twiddle_rsc_0_8_ARQOS"), 
    twiddle_rsc_0_8_ARPROT("twiddle_rsc_0_8_ARPROT"), 
    twiddle_rsc_0_8_ARCACHE("twiddle_rsc_0_8_ARCACHE"), 
    twiddle_rsc_0_8_ARLOCK("twiddle_rsc_0_8_ARLOCK"), 
    twiddle_rsc_0_8_ARBURST("twiddle_rsc_0_8_ARBURST"), 
    twiddle_rsc_0_8_ARSIZE("twiddle_rsc_0_8_ARSIZE"), 
    twiddle_rsc_0_8_ARLEN("twiddle_rsc_0_8_ARLEN"), 
    twiddle_rsc_0_8_ARADDR("twiddle_rsc_0_8_ARADDR"), 
    twiddle_rsc_0_8_ARID("twiddle_rsc_0_8_ARID"), 
    twiddle_rsc_0_8_BREADY("twiddle_rsc_0_8_BREADY"), 
    twiddle_rsc_0_8_BVALID("twiddle_rsc_0_8_BVALID"), 
    twiddle_rsc_0_8_BUSER("twiddle_rsc_0_8_BUSER"), 
    twiddle_rsc_0_8_BRESP("twiddle_rsc_0_8_BRESP"), 
    twiddle_rsc_0_8_BID("twiddle_rsc_0_8_BID"), 
    twiddle_rsc_0_8_WREADY("twiddle_rsc_0_8_WREADY"), 
    twiddle_rsc_0_8_WVALID("twiddle_rsc_0_8_WVALID"), 
    twiddle_rsc_0_8_WUSER("twiddle_rsc_0_8_WUSER"), 
    twiddle_rsc_0_8_WLAST("twiddle_rsc_0_8_WLAST"), 
    twiddle_rsc_0_8_WSTRB("twiddle_rsc_0_8_WSTRB"), 
    twiddle_rsc_0_8_WDATA("twiddle_rsc_0_8_WDATA"), 
    twiddle_rsc_0_8_AWREADY("twiddle_rsc_0_8_AWREADY"), 
    twiddle_rsc_0_8_AWVALID("twiddle_rsc_0_8_AWVALID"), 
    twiddle_rsc_0_8_AWUSER("twiddle_rsc_0_8_AWUSER"), 
    twiddle_rsc_0_8_AWREGION("twiddle_rsc_0_8_AWREGION"), 
    twiddle_rsc_0_8_AWQOS("twiddle_rsc_0_8_AWQOS"), 
    twiddle_rsc_0_8_AWPROT("twiddle_rsc_0_8_AWPROT"), 
    twiddle_rsc_0_8_AWCACHE("twiddle_rsc_0_8_AWCACHE"), 
    twiddle_rsc_0_8_AWLOCK("twiddle_rsc_0_8_AWLOCK"), 
    twiddle_rsc_0_8_AWBURST("twiddle_rsc_0_8_AWBURST"), 
    twiddle_rsc_0_8_AWSIZE("twiddle_rsc_0_8_AWSIZE"), 
    twiddle_rsc_0_8_AWLEN("twiddle_rsc_0_8_AWLEN"), 
    twiddle_rsc_0_8_AWADDR("twiddle_rsc_0_8_AWADDR"), 
    twiddle_rsc_0_8_AWID("twiddle_rsc_0_8_AWID"), 
    twiddle_rsc_triosy_0_8_lz("twiddle_rsc_triosy_0_8_lz"), 
    twiddle_rsc_0_9_s_tdone("twiddle_rsc_0_9_s_tdone"), 
    twiddle_rsc_0_9_tr_write_done("twiddle_rsc_0_9_tr_write_done"), 
    twiddle_rsc_0_9_RREADY("twiddle_rsc_0_9_RREADY"), 
    twiddle_rsc_0_9_RVALID("twiddle_rsc_0_9_RVALID"), 
    twiddle_rsc_0_9_RUSER("twiddle_rsc_0_9_RUSER"), 
    twiddle_rsc_0_9_RLAST("twiddle_rsc_0_9_RLAST"), 
    twiddle_rsc_0_9_RRESP("twiddle_rsc_0_9_RRESP"), 
    twiddle_rsc_0_9_RDATA("twiddle_rsc_0_9_RDATA"), 
    twiddle_rsc_0_9_RID("twiddle_rsc_0_9_RID"), 
    twiddle_rsc_0_9_ARREADY("twiddle_rsc_0_9_ARREADY"), 
    twiddle_rsc_0_9_ARVALID("twiddle_rsc_0_9_ARVALID"), 
    twiddle_rsc_0_9_ARUSER("twiddle_rsc_0_9_ARUSER"), 
    twiddle_rsc_0_9_ARREGION("twiddle_rsc_0_9_ARREGION"), 
    twiddle_rsc_0_9_ARQOS("twiddle_rsc_0_9_ARQOS"), 
    twiddle_rsc_0_9_ARPROT("twiddle_rsc_0_9_ARPROT"), 
    twiddle_rsc_0_9_ARCACHE("twiddle_rsc_0_9_ARCACHE"), 
    twiddle_rsc_0_9_ARLOCK("twiddle_rsc_0_9_ARLOCK"), 
    twiddle_rsc_0_9_ARBURST("twiddle_rsc_0_9_ARBURST"), 
    twiddle_rsc_0_9_ARSIZE("twiddle_rsc_0_9_ARSIZE"), 
    twiddle_rsc_0_9_ARLEN("twiddle_rsc_0_9_ARLEN"), 
    twiddle_rsc_0_9_ARADDR("twiddle_rsc_0_9_ARADDR"), 
    twiddle_rsc_0_9_ARID("twiddle_rsc_0_9_ARID"), 
    twiddle_rsc_0_9_BREADY("twiddle_rsc_0_9_BREADY"), 
    twiddle_rsc_0_9_BVALID("twiddle_rsc_0_9_BVALID"), 
    twiddle_rsc_0_9_BUSER("twiddle_rsc_0_9_BUSER"), 
    twiddle_rsc_0_9_BRESP("twiddle_rsc_0_9_BRESP"), 
    twiddle_rsc_0_9_BID("twiddle_rsc_0_9_BID"), 
    twiddle_rsc_0_9_WREADY("twiddle_rsc_0_9_WREADY"), 
    twiddle_rsc_0_9_WVALID("twiddle_rsc_0_9_WVALID"), 
    twiddle_rsc_0_9_WUSER("twiddle_rsc_0_9_WUSER"), 
    twiddle_rsc_0_9_WLAST("twiddle_rsc_0_9_WLAST"), 
    twiddle_rsc_0_9_WSTRB("twiddle_rsc_0_9_WSTRB"), 
    twiddle_rsc_0_9_WDATA("twiddle_rsc_0_9_WDATA"), 
    twiddle_rsc_0_9_AWREADY("twiddle_rsc_0_9_AWREADY"), 
    twiddle_rsc_0_9_AWVALID("twiddle_rsc_0_9_AWVALID"), 
    twiddle_rsc_0_9_AWUSER("twiddle_rsc_0_9_AWUSER"), 
    twiddle_rsc_0_9_AWREGION("twiddle_rsc_0_9_AWREGION"), 
    twiddle_rsc_0_9_AWQOS("twiddle_rsc_0_9_AWQOS"), 
    twiddle_rsc_0_9_AWPROT("twiddle_rsc_0_9_AWPROT"), 
    twiddle_rsc_0_9_AWCACHE("twiddle_rsc_0_9_AWCACHE"), 
    twiddle_rsc_0_9_AWLOCK("twiddle_rsc_0_9_AWLOCK"), 
    twiddle_rsc_0_9_AWBURST("twiddle_rsc_0_9_AWBURST"), 
    twiddle_rsc_0_9_AWSIZE("twiddle_rsc_0_9_AWSIZE"), 
    twiddle_rsc_0_9_AWLEN("twiddle_rsc_0_9_AWLEN"), 
    twiddle_rsc_0_9_AWADDR("twiddle_rsc_0_9_AWADDR"), 
    twiddle_rsc_0_9_AWID("twiddle_rsc_0_9_AWID"), 
    twiddle_rsc_triosy_0_9_lz("twiddle_rsc_triosy_0_9_lz"), 
    twiddle_rsc_0_10_s_tdone("twiddle_rsc_0_10_s_tdone"), 
    twiddle_rsc_0_10_tr_write_done("twiddle_rsc_0_10_tr_write_done"), 
    twiddle_rsc_0_10_RREADY("twiddle_rsc_0_10_RREADY"), 
    twiddle_rsc_0_10_RVALID("twiddle_rsc_0_10_RVALID"), 
    twiddle_rsc_0_10_RUSER("twiddle_rsc_0_10_RUSER"), 
    twiddle_rsc_0_10_RLAST("twiddle_rsc_0_10_RLAST"), 
    twiddle_rsc_0_10_RRESP("twiddle_rsc_0_10_RRESP"), 
    twiddle_rsc_0_10_RDATA("twiddle_rsc_0_10_RDATA"), 
    twiddle_rsc_0_10_RID("twiddle_rsc_0_10_RID"), 
    twiddle_rsc_0_10_ARREADY("twiddle_rsc_0_10_ARREADY"), 
    twiddle_rsc_0_10_ARVALID("twiddle_rsc_0_10_ARVALID"), 
    twiddle_rsc_0_10_ARUSER("twiddle_rsc_0_10_ARUSER"), 
    twiddle_rsc_0_10_ARREGION("twiddle_rsc_0_10_ARREGION"), 
    twiddle_rsc_0_10_ARQOS("twiddle_rsc_0_10_ARQOS"), 
    twiddle_rsc_0_10_ARPROT("twiddle_rsc_0_10_ARPROT"), 
    twiddle_rsc_0_10_ARCACHE("twiddle_rsc_0_10_ARCACHE"), 
    twiddle_rsc_0_10_ARLOCK("twiddle_rsc_0_10_ARLOCK"), 
    twiddle_rsc_0_10_ARBURST("twiddle_rsc_0_10_ARBURST"), 
    twiddle_rsc_0_10_ARSIZE("twiddle_rsc_0_10_ARSIZE"), 
    twiddle_rsc_0_10_ARLEN("twiddle_rsc_0_10_ARLEN"), 
    twiddle_rsc_0_10_ARADDR("twiddle_rsc_0_10_ARADDR"), 
    twiddle_rsc_0_10_ARID("twiddle_rsc_0_10_ARID"), 
    twiddle_rsc_0_10_BREADY("twiddle_rsc_0_10_BREADY"), 
    twiddle_rsc_0_10_BVALID("twiddle_rsc_0_10_BVALID"), 
    twiddle_rsc_0_10_BUSER("twiddle_rsc_0_10_BUSER"), 
    twiddle_rsc_0_10_BRESP("twiddle_rsc_0_10_BRESP"), 
    twiddle_rsc_0_10_BID("twiddle_rsc_0_10_BID"), 
    twiddle_rsc_0_10_WREADY("twiddle_rsc_0_10_WREADY"), 
    twiddle_rsc_0_10_WVALID("twiddle_rsc_0_10_WVALID"), 
    twiddle_rsc_0_10_WUSER("twiddle_rsc_0_10_WUSER"), 
    twiddle_rsc_0_10_WLAST("twiddle_rsc_0_10_WLAST"), 
    twiddle_rsc_0_10_WSTRB("twiddle_rsc_0_10_WSTRB"), 
    twiddle_rsc_0_10_WDATA("twiddle_rsc_0_10_WDATA"), 
    twiddle_rsc_0_10_AWREADY("twiddle_rsc_0_10_AWREADY"), 
    twiddle_rsc_0_10_AWVALID("twiddle_rsc_0_10_AWVALID"), 
    twiddle_rsc_0_10_AWUSER("twiddle_rsc_0_10_AWUSER"), 
    twiddle_rsc_0_10_AWREGION("twiddle_rsc_0_10_AWREGION"), 
    twiddle_rsc_0_10_AWQOS("twiddle_rsc_0_10_AWQOS"), 
    twiddle_rsc_0_10_AWPROT("twiddle_rsc_0_10_AWPROT"), 
    twiddle_rsc_0_10_AWCACHE("twiddle_rsc_0_10_AWCACHE"), 
    twiddle_rsc_0_10_AWLOCK("twiddle_rsc_0_10_AWLOCK"), 
    twiddle_rsc_0_10_AWBURST("twiddle_rsc_0_10_AWBURST"), 
    twiddle_rsc_0_10_AWSIZE("twiddle_rsc_0_10_AWSIZE"), 
    twiddle_rsc_0_10_AWLEN("twiddle_rsc_0_10_AWLEN"), 
    twiddle_rsc_0_10_AWADDR("twiddle_rsc_0_10_AWADDR"), 
    twiddle_rsc_0_10_AWID("twiddle_rsc_0_10_AWID"), 
    twiddle_rsc_triosy_0_10_lz("twiddle_rsc_triosy_0_10_lz"), 
    twiddle_rsc_0_11_s_tdone("twiddle_rsc_0_11_s_tdone"), 
    twiddle_rsc_0_11_tr_write_done("twiddle_rsc_0_11_tr_write_done"), 
    twiddle_rsc_0_11_RREADY("twiddle_rsc_0_11_RREADY"), 
    twiddle_rsc_0_11_RVALID("twiddle_rsc_0_11_RVALID"), 
    twiddle_rsc_0_11_RUSER("twiddle_rsc_0_11_RUSER"), 
    twiddle_rsc_0_11_RLAST("twiddle_rsc_0_11_RLAST"), 
    twiddle_rsc_0_11_RRESP("twiddle_rsc_0_11_RRESP"), 
    twiddle_rsc_0_11_RDATA("twiddle_rsc_0_11_RDATA"), 
    twiddle_rsc_0_11_RID("twiddle_rsc_0_11_RID"), 
    twiddle_rsc_0_11_ARREADY("twiddle_rsc_0_11_ARREADY"), 
    twiddle_rsc_0_11_ARVALID("twiddle_rsc_0_11_ARVALID"), 
    twiddle_rsc_0_11_ARUSER("twiddle_rsc_0_11_ARUSER"), 
    twiddle_rsc_0_11_ARREGION("twiddle_rsc_0_11_ARREGION"), 
    twiddle_rsc_0_11_ARQOS("twiddle_rsc_0_11_ARQOS"), 
    twiddle_rsc_0_11_ARPROT("twiddle_rsc_0_11_ARPROT"), 
    twiddle_rsc_0_11_ARCACHE("twiddle_rsc_0_11_ARCACHE"), 
    twiddle_rsc_0_11_ARLOCK("twiddle_rsc_0_11_ARLOCK"), 
    twiddle_rsc_0_11_ARBURST("twiddle_rsc_0_11_ARBURST"), 
    twiddle_rsc_0_11_ARSIZE("twiddle_rsc_0_11_ARSIZE"), 
    twiddle_rsc_0_11_ARLEN("twiddle_rsc_0_11_ARLEN"), 
    twiddle_rsc_0_11_ARADDR("twiddle_rsc_0_11_ARADDR"), 
    twiddle_rsc_0_11_ARID("twiddle_rsc_0_11_ARID"), 
    twiddle_rsc_0_11_BREADY("twiddle_rsc_0_11_BREADY"), 
    twiddle_rsc_0_11_BVALID("twiddle_rsc_0_11_BVALID"), 
    twiddle_rsc_0_11_BUSER("twiddle_rsc_0_11_BUSER"), 
    twiddle_rsc_0_11_BRESP("twiddle_rsc_0_11_BRESP"), 
    twiddle_rsc_0_11_BID("twiddle_rsc_0_11_BID"), 
    twiddle_rsc_0_11_WREADY("twiddle_rsc_0_11_WREADY"), 
    twiddle_rsc_0_11_WVALID("twiddle_rsc_0_11_WVALID"), 
    twiddle_rsc_0_11_WUSER("twiddle_rsc_0_11_WUSER"), 
    twiddle_rsc_0_11_WLAST("twiddle_rsc_0_11_WLAST"), 
    twiddle_rsc_0_11_WSTRB("twiddle_rsc_0_11_WSTRB"), 
    twiddle_rsc_0_11_WDATA("twiddle_rsc_0_11_WDATA"), 
    twiddle_rsc_0_11_AWREADY("twiddle_rsc_0_11_AWREADY"), 
    twiddle_rsc_0_11_AWVALID("twiddle_rsc_0_11_AWVALID"), 
    twiddle_rsc_0_11_AWUSER("twiddle_rsc_0_11_AWUSER"), 
    twiddle_rsc_0_11_AWREGION("twiddle_rsc_0_11_AWREGION"), 
    twiddle_rsc_0_11_AWQOS("twiddle_rsc_0_11_AWQOS"), 
    twiddle_rsc_0_11_AWPROT("twiddle_rsc_0_11_AWPROT"), 
    twiddle_rsc_0_11_AWCACHE("twiddle_rsc_0_11_AWCACHE"), 
    twiddle_rsc_0_11_AWLOCK("twiddle_rsc_0_11_AWLOCK"), 
    twiddle_rsc_0_11_AWBURST("twiddle_rsc_0_11_AWBURST"), 
    twiddle_rsc_0_11_AWSIZE("twiddle_rsc_0_11_AWSIZE"), 
    twiddle_rsc_0_11_AWLEN("twiddle_rsc_0_11_AWLEN"), 
    twiddle_rsc_0_11_AWADDR("twiddle_rsc_0_11_AWADDR"), 
    twiddle_rsc_0_11_AWID("twiddle_rsc_0_11_AWID"), 
    twiddle_rsc_triosy_0_11_lz("twiddle_rsc_triosy_0_11_lz"), 
    twiddle_rsc_0_12_s_tdone("twiddle_rsc_0_12_s_tdone"), 
    twiddle_rsc_0_12_tr_write_done("twiddle_rsc_0_12_tr_write_done"), 
    twiddle_rsc_0_12_RREADY("twiddle_rsc_0_12_RREADY"), 
    twiddle_rsc_0_12_RVALID("twiddle_rsc_0_12_RVALID"), 
    twiddle_rsc_0_12_RUSER("twiddle_rsc_0_12_RUSER"), 
    twiddle_rsc_0_12_RLAST("twiddle_rsc_0_12_RLAST"), 
    twiddle_rsc_0_12_RRESP("twiddle_rsc_0_12_RRESP"), 
    twiddle_rsc_0_12_RDATA("twiddle_rsc_0_12_RDATA"), 
    twiddle_rsc_0_12_RID("twiddle_rsc_0_12_RID"), 
    twiddle_rsc_0_12_ARREADY("twiddle_rsc_0_12_ARREADY"), 
    twiddle_rsc_0_12_ARVALID("twiddle_rsc_0_12_ARVALID"), 
    twiddle_rsc_0_12_ARUSER("twiddle_rsc_0_12_ARUSER"), 
    twiddle_rsc_0_12_ARREGION("twiddle_rsc_0_12_ARREGION"), 
    twiddle_rsc_0_12_ARQOS("twiddle_rsc_0_12_ARQOS"), 
    twiddle_rsc_0_12_ARPROT("twiddle_rsc_0_12_ARPROT"), 
    twiddle_rsc_0_12_ARCACHE("twiddle_rsc_0_12_ARCACHE"), 
    twiddle_rsc_0_12_ARLOCK("twiddle_rsc_0_12_ARLOCK"), 
    twiddle_rsc_0_12_ARBURST("twiddle_rsc_0_12_ARBURST"), 
    twiddle_rsc_0_12_ARSIZE("twiddle_rsc_0_12_ARSIZE"), 
    twiddle_rsc_0_12_ARLEN("twiddle_rsc_0_12_ARLEN"), 
    twiddle_rsc_0_12_ARADDR("twiddle_rsc_0_12_ARADDR"), 
    twiddle_rsc_0_12_ARID("twiddle_rsc_0_12_ARID"), 
    twiddle_rsc_0_12_BREADY("twiddle_rsc_0_12_BREADY"), 
    twiddle_rsc_0_12_BVALID("twiddle_rsc_0_12_BVALID"), 
    twiddle_rsc_0_12_BUSER("twiddle_rsc_0_12_BUSER"), 
    twiddle_rsc_0_12_BRESP("twiddle_rsc_0_12_BRESP"), 
    twiddle_rsc_0_12_BID("twiddle_rsc_0_12_BID"), 
    twiddle_rsc_0_12_WREADY("twiddle_rsc_0_12_WREADY"), 
    twiddle_rsc_0_12_WVALID("twiddle_rsc_0_12_WVALID"), 
    twiddle_rsc_0_12_WUSER("twiddle_rsc_0_12_WUSER"), 
    twiddle_rsc_0_12_WLAST("twiddle_rsc_0_12_WLAST"), 
    twiddle_rsc_0_12_WSTRB("twiddle_rsc_0_12_WSTRB"), 
    twiddle_rsc_0_12_WDATA("twiddle_rsc_0_12_WDATA"), 
    twiddle_rsc_0_12_AWREADY("twiddle_rsc_0_12_AWREADY"), 
    twiddle_rsc_0_12_AWVALID("twiddle_rsc_0_12_AWVALID"), 
    twiddle_rsc_0_12_AWUSER("twiddle_rsc_0_12_AWUSER"), 
    twiddle_rsc_0_12_AWREGION("twiddle_rsc_0_12_AWREGION"), 
    twiddle_rsc_0_12_AWQOS("twiddle_rsc_0_12_AWQOS"), 
    twiddle_rsc_0_12_AWPROT("twiddle_rsc_0_12_AWPROT"), 
    twiddle_rsc_0_12_AWCACHE("twiddle_rsc_0_12_AWCACHE"), 
    twiddle_rsc_0_12_AWLOCK("twiddle_rsc_0_12_AWLOCK"), 
    twiddle_rsc_0_12_AWBURST("twiddle_rsc_0_12_AWBURST"), 
    twiddle_rsc_0_12_AWSIZE("twiddle_rsc_0_12_AWSIZE"), 
    twiddle_rsc_0_12_AWLEN("twiddle_rsc_0_12_AWLEN"), 
    twiddle_rsc_0_12_AWADDR("twiddle_rsc_0_12_AWADDR"), 
    twiddle_rsc_0_12_AWID("twiddle_rsc_0_12_AWID"), 
    twiddle_rsc_triosy_0_12_lz("twiddle_rsc_triosy_0_12_lz"), 
    twiddle_rsc_0_13_s_tdone("twiddle_rsc_0_13_s_tdone"), 
    twiddle_rsc_0_13_tr_write_done("twiddle_rsc_0_13_tr_write_done"), 
    twiddle_rsc_0_13_RREADY("twiddle_rsc_0_13_RREADY"), 
    twiddle_rsc_0_13_RVALID("twiddle_rsc_0_13_RVALID"), 
    twiddle_rsc_0_13_RUSER("twiddle_rsc_0_13_RUSER"), 
    twiddle_rsc_0_13_RLAST("twiddle_rsc_0_13_RLAST"), 
    twiddle_rsc_0_13_RRESP("twiddle_rsc_0_13_RRESP"), 
    twiddle_rsc_0_13_RDATA("twiddle_rsc_0_13_RDATA"), 
    twiddle_rsc_0_13_RID("twiddle_rsc_0_13_RID"), 
    twiddle_rsc_0_13_ARREADY("twiddle_rsc_0_13_ARREADY"), 
    twiddle_rsc_0_13_ARVALID("twiddle_rsc_0_13_ARVALID"), 
    twiddle_rsc_0_13_ARUSER("twiddle_rsc_0_13_ARUSER"), 
    twiddle_rsc_0_13_ARREGION("twiddle_rsc_0_13_ARREGION"), 
    twiddle_rsc_0_13_ARQOS("twiddle_rsc_0_13_ARQOS"), 
    twiddle_rsc_0_13_ARPROT("twiddle_rsc_0_13_ARPROT"), 
    twiddle_rsc_0_13_ARCACHE("twiddle_rsc_0_13_ARCACHE"), 
    twiddle_rsc_0_13_ARLOCK("twiddle_rsc_0_13_ARLOCK"), 
    twiddle_rsc_0_13_ARBURST("twiddle_rsc_0_13_ARBURST"), 
    twiddle_rsc_0_13_ARSIZE("twiddle_rsc_0_13_ARSIZE"), 
    twiddle_rsc_0_13_ARLEN("twiddle_rsc_0_13_ARLEN"), 
    twiddle_rsc_0_13_ARADDR("twiddle_rsc_0_13_ARADDR"), 
    twiddle_rsc_0_13_ARID("twiddle_rsc_0_13_ARID"), 
    twiddle_rsc_0_13_BREADY("twiddle_rsc_0_13_BREADY"), 
    twiddle_rsc_0_13_BVALID("twiddle_rsc_0_13_BVALID"), 
    twiddle_rsc_0_13_BUSER("twiddle_rsc_0_13_BUSER"), 
    twiddle_rsc_0_13_BRESP("twiddle_rsc_0_13_BRESP"), 
    twiddle_rsc_0_13_BID("twiddle_rsc_0_13_BID"), 
    twiddle_rsc_0_13_WREADY("twiddle_rsc_0_13_WREADY"), 
    twiddle_rsc_0_13_WVALID("twiddle_rsc_0_13_WVALID"), 
    twiddle_rsc_0_13_WUSER("twiddle_rsc_0_13_WUSER"), 
    twiddle_rsc_0_13_WLAST("twiddle_rsc_0_13_WLAST"), 
    twiddle_rsc_0_13_WSTRB("twiddle_rsc_0_13_WSTRB"), 
    twiddle_rsc_0_13_WDATA("twiddle_rsc_0_13_WDATA"), 
    twiddle_rsc_0_13_AWREADY("twiddle_rsc_0_13_AWREADY"), 
    twiddle_rsc_0_13_AWVALID("twiddle_rsc_0_13_AWVALID"), 
    twiddle_rsc_0_13_AWUSER("twiddle_rsc_0_13_AWUSER"), 
    twiddle_rsc_0_13_AWREGION("twiddle_rsc_0_13_AWREGION"), 
    twiddle_rsc_0_13_AWQOS("twiddle_rsc_0_13_AWQOS"), 
    twiddle_rsc_0_13_AWPROT("twiddle_rsc_0_13_AWPROT"), 
    twiddle_rsc_0_13_AWCACHE("twiddle_rsc_0_13_AWCACHE"), 
    twiddle_rsc_0_13_AWLOCK("twiddle_rsc_0_13_AWLOCK"), 
    twiddle_rsc_0_13_AWBURST("twiddle_rsc_0_13_AWBURST"), 
    twiddle_rsc_0_13_AWSIZE("twiddle_rsc_0_13_AWSIZE"), 
    twiddle_rsc_0_13_AWLEN("twiddle_rsc_0_13_AWLEN"), 
    twiddle_rsc_0_13_AWADDR("twiddle_rsc_0_13_AWADDR"), 
    twiddle_rsc_0_13_AWID("twiddle_rsc_0_13_AWID"), 
    twiddle_rsc_triosy_0_13_lz("twiddle_rsc_triosy_0_13_lz"), 
    twiddle_rsc_0_14_s_tdone("twiddle_rsc_0_14_s_tdone"), 
    twiddle_rsc_0_14_tr_write_done("twiddle_rsc_0_14_tr_write_done"), 
    twiddle_rsc_0_14_RREADY("twiddle_rsc_0_14_RREADY"), 
    twiddle_rsc_0_14_RVALID("twiddle_rsc_0_14_RVALID"), 
    twiddle_rsc_0_14_RUSER("twiddle_rsc_0_14_RUSER"), 
    twiddle_rsc_0_14_RLAST("twiddle_rsc_0_14_RLAST"), 
    twiddle_rsc_0_14_RRESP("twiddle_rsc_0_14_RRESP"), 
    twiddle_rsc_0_14_RDATA("twiddle_rsc_0_14_RDATA"), 
    twiddle_rsc_0_14_RID("twiddle_rsc_0_14_RID"), 
    twiddle_rsc_0_14_ARREADY("twiddle_rsc_0_14_ARREADY"), 
    twiddle_rsc_0_14_ARVALID("twiddle_rsc_0_14_ARVALID"), 
    twiddle_rsc_0_14_ARUSER("twiddle_rsc_0_14_ARUSER"), 
    twiddle_rsc_0_14_ARREGION("twiddle_rsc_0_14_ARREGION"), 
    twiddle_rsc_0_14_ARQOS("twiddle_rsc_0_14_ARQOS"), 
    twiddle_rsc_0_14_ARPROT("twiddle_rsc_0_14_ARPROT"), 
    twiddle_rsc_0_14_ARCACHE("twiddle_rsc_0_14_ARCACHE"), 
    twiddle_rsc_0_14_ARLOCK("twiddle_rsc_0_14_ARLOCK"), 
    twiddle_rsc_0_14_ARBURST("twiddle_rsc_0_14_ARBURST"), 
    twiddle_rsc_0_14_ARSIZE("twiddle_rsc_0_14_ARSIZE"), 
    twiddle_rsc_0_14_ARLEN("twiddle_rsc_0_14_ARLEN"), 
    twiddle_rsc_0_14_ARADDR("twiddle_rsc_0_14_ARADDR"), 
    twiddle_rsc_0_14_ARID("twiddle_rsc_0_14_ARID"), 
    twiddle_rsc_0_14_BREADY("twiddle_rsc_0_14_BREADY"), 
    twiddle_rsc_0_14_BVALID("twiddle_rsc_0_14_BVALID"), 
    twiddle_rsc_0_14_BUSER("twiddle_rsc_0_14_BUSER"), 
    twiddle_rsc_0_14_BRESP("twiddle_rsc_0_14_BRESP"), 
    twiddle_rsc_0_14_BID("twiddle_rsc_0_14_BID"), 
    twiddle_rsc_0_14_WREADY("twiddle_rsc_0_14_WREADY"), 
    twiddle_rsc_0_14_WVALID("twiddle_rsc_0_14_WVALID"), 
    twiddle_rsc_0_14_WUSER("twiddle_rsc_0_14_WUSER"), 
    twiddle_rsc_0_14_WLAST("twiddle_rsc_0_14_WLAST"), 
    twiddle_rsc_0_14_WSTRB("twiddle_rsc_0_14_WSTRB"), 
    twiddle_rsc_0_14_WDATA("twiddle_rsc_0_14_WDATA"), 
    twiddle_rsc_0_14_AWREADY("twiddle_rsc_0_14_AWREADY"), 
    twiddle_rsc_0_14_AWVALID("twiddle_rsc_0_14_AWVALID"), 
    twiddle_rsc_0_14_AWUSER("twiddle_rsc_0_14_AWUSER"), 
    twiddle_rsc_0_14_AWREGION("twiddle_rsc_0_14_AWREGION"), 
    twiddle_rsc_0_14_AWQOS("twiddle_rsc_0_14_AWQOS"), 
    twiddle_rsc_0_14_AWPROT("twiddle_rsc_0_14_AWPROT"), 
    twiddle_rsc_0_14_AWCACHE("twiddle_rsc_0_14_AWCACHE"), 
    twiddle_rsc_0_14_AWLOCK("twiddle_rsc_0_14_AWLOCK"), 
    twiddle_rsc_0_14_AWBURST("twiddle_rsc_0_14_AWBURST"), 
    twiddle_rsc_0_14_AWSIZE("twiddle_rsc_0_14_AWSIZE"), 
    twiddle_rsc_0_14_AWLEN("twiddle_rsc_0_14_AWLEN"), 
    twiddle_rsc_0_14_AWADDR("twiddle_rsc_0_14_AWADDR"), 
    twiddle_rsc_0_14_AWID("twiddle_rsc_0_14_AWID"), 
    twiddle_rsc_triosy_0_14_lz("twiddle_rsc_triosy_0_14_lz"), 
    twiddle_rsc_0_15_s_tdone("twiddle_rsc_0_15_s_tdone"), 
    twiddle_rsc_0_15_tr_write_done("twiddle_rsc_0_15_tr_write_done"), 
    twiddle_rsc_0_15_RREADY("twiddle_rsc_0_15_RREADY"), 
    twiddle_rsc_0_15_RVALID("twiddle_rsc_0_15_RVALID"), 
    twiddle_rsc_0_15_RUSER("twiddle_rsc_0_15_RUSER"), 
    twiddle_rsc_0_15_RLAST("twiddle_rsc_0_15_RLAST"), 
    twiddle_rsc_0_15_RRESP("twiddle_rsc_0_15_RRESP"), 
    twiddle_rsc_0_15_RDATA("twiddle_rsc_0_15_RDATA"), 
    twiddle_rsc_0_15_RID("twiddle_rsc_0_15_RID"), 
    twiddle_rsc_0_15_ARREADY("twiddle_rsc_0_15_ARREADY"), 
    twiddle_rsc_0_15_ARVALID("twiddle_rsc_0_15_ARVALID"), 
    twiddle_rsc_0_15_ARUSER("twiddle_rsc_0_15_ARUSER"), 
    twiddle_rsc_0_15_ARREGION("twiddle_rsc_0_15_ARREGION"), 
    twiddle_rsc_0_15_ARQOS("twiddle_rsc_0_15_ARQOS"), 
    twiddle_rsc_0_15_ARPROT("twiddle_rsc_0_15_ARPROT"), 
    twiddle_rsc_0_15_ARCACHE("twiddle_rsc_0_15_ARCACHE"), 
    twiddle_rsc_0_15_ARLOCK("twiddle_rsc_0_15_ARLOCK"), 
    twiddle_rsc_0_15_ARBURST("twiddle_rsc_0_15_ARBURST"), 
    twiddle_rsc_0_15_ARSIZE("twiddle_rsc_0_15_ARSIZE"), 
    twiddle_rsc_0_15_ARLEN("twiddle_rsc_0_15_ARLEN"), 
    twiddle_rsc_0_15_ARADDR("twiddle_rsc_0_15_ARADDR"), 
    twiddle_rsc_0_15_ARID("twiddle_rsc_0_15_ARID"), 
    twiddle_rsc_0_15_BREADY("twiddle_rsc_0_15_BREADY"), 
    twiddle_rsc_0_15_BVALID("twiddle_rsc_0_15_BVALID"), 
    twiddle_rsc_0_15_BUSER("twiddle_rsc_0_15_BUSER"), 
    twiddle_rsc_0_15_BRESP("twiddle_rsc_0_15_BRESP"), 
    twiddle_rsc_0_15_BID("twiddle_rsc_0_15_BID"), 
    twiddle_rsc_0_15_WREADY("twiddle_rsc_0_15_WREADY"), 
    twiddle_rsc_0_15_WVALID("twiddle_rsc_0_15_WVALID"), 
    twiddle_rsc_0_15_WUSER("twiddle_rsc_0_15_WUSER"), 
    twiddle_rsc_0_15_WLAST("twiddle_rsc_0_15_WLAST"), 
    twiddle_rsc_0_15_WSTRB("twiddle_rsc_0_15_WSTRB"), 
    twiddle_rsc_0_15_WDATA("twiddle_rsc_0_15_WDATA"), 
    twiddle_rsc_0_15_AWREADY("twiddle_rsc_0_15_AWREADY"), 
    twiddle_rsc_0_15_AWVALID("twiddle_rsc_0_15_AWVALID"), 
    twiddle_rsc_0_15_AWUSER("twiddle_rsc_0_15_AWUSER"), 
    twiddle_rsc_0_15_AWREGION("twiddle_rsc_0_15_AWREGION"), 
    twiddle_rsc_0_15_AWQOS("twiddle_rsc_0_15_AWQOS"), 
    twiddle_rsc_0_15_AWPROT("twiddle_rsc_0_15_AWPROT"), 
    twiddle_rsc_0_15_AWCACHE("twiddle_rsc_0_15_AWCACHE"), 
    twiddle_rsc_0_15_AWLOCK("twiddle_rsc_0_15_AWLOCK"), 
    twiddle_rsc_0_15_AWBURST("twiddle_rsc_0_15_AWBURST"), 
    twiddle_rsc_0_15_AWSIZE("twiddle_rsc_0_15_AWSIZE"), 
    twiddle_rsc_0_15_AWLEN("twiddle_rsc_0_15_AWLEN"), 
    twiddle_rsc_0_15_AWADDR("twiddle_rsc_0_15_AWADDR"), 
    twiddle_rsc_0_15_AWID("twiddle_rsc_0_15_AWID"), 
    twiddle_rsc_triosy_0_15_lz("twiddle_rsc_triosy_0_15_lz"), 
    twiddle_h_rsc_0_0_s_tdone("twiddle_h_rsc_0_0_s_tdone"), 
    twiddle_h_rsc_0_0_tr_write_done("twiddle_h_rsc_0_0_tr_write_done"), 
    twiddle_h_rsc_0_0_RREADY("twiddle_h_rsc_0_0_RREADY"), 
    twiddle_h_rsc_0_0_RVALID("twiddle_h_rsc_0_0_RVALID"), 
    twiddle_h_rsc_0_0_RUSER("twiddle_h_rsc_0_0_RUSER"), 
    twiddle_h_rsc_0_0_RLAST("twiddle_h_rsc_0_0_RLAST"), 
    twiddle_h_rsc_0_0_RRESP("twiddle_h_rsc_0_0_RRESP"), 
    twiddle_h_rsc_0_0_RDATA("twiddle_h_rsc_0_0_RDATA"), 
    twiddle_h_rsc_0_0_RID("twiddle_h_rsc_0_0_RID"), 
    twiddle_h_rsc_0_0_ARREADY("twiddle_h_rsc_0_0_ARREADY"), 
    twiddle_h_rsc_0_0_ARVALID("twiddle_h_rsc_0_0_ARVALID"), 
    twiddle_h_rsc_0_0_ARUSER("twiddle_h_rsc_0_0_ARUSER"), 
    twiddle_h_rsc_0_0_ARREGION("twiddle_h_rsc_0_0_ARREGION"), 
    twiddle_h_rsc_0_0_ARQOS("twiddle_h_rsc_0_0_ARQOS"), 
    twiddle_h_rsc_0_0_ARPROT("twiddle_h_rsc_0_0_ARPROT"), 
    twiddle_h_rsc_0_0_ARCACHE("twiddle_h_rsc_0_0_ARCACHE"), 
    twiddle_h_rsc_0_0_ARLOCK("twiddle_h_rsc_0_0_ARLOCK"), 
    twiddle_h_rsc_0_0_ARBURST("twiddle_h_rsc_0_0_ARBURST"), 
    twiddle_h_rsc_0_0_ARSIZE("twiddle_h_rsc_0_0_ARSIZE"), 
    twiddle_h_rsc_0_0_ARLEN("twiddle_h_rsc_0_0_ARLEN"), 
    twiddle_h_rsc_0_0_ARADDR("twiddle_h_rsc_0_0_ARADDR"), 
    twiddle_h_rsc_0_0_ARID("twiddle_h_rsc_0_0_ARID"), 
    twiddle_h_rsc_0_0_BREADY("twiddle_h_rsc_0_0_BREADY"), 
    twiddle_h_rsc_0_0_BVALID("twiddle_h_rsc_0_0_BVALID"), 
    twiddle_h_rsc_0_0_BUSER("twiddle_h_rsc_0_0_BUSER"), 
    twiddle_h_rsc_0_0_BRESP("twiddle_h_rsc_0_0_BRESP"), 
    twiddle_h_rsc_0_0_BID("twiddle_h_rsc_0_0_BID"), 
    twiddle_h_rsc_0_0_WREADY("twiddle_h_rsc_0_0_WREADY"), 
    twiddle_h_rsc_0_0_WVALID("twiddle_h_rsc_0_0_WVALID"), 
    twiddle_h_rsc_0_0_WUSER("twiddle_h_rsc_0_0_WUSER"), 
    twiddle_h_rsc_0_0_WLAST("twiddle_h_rsc_0_0_WLAST"), 
    twiddle_h_rsc_0_0_WSTRB("twiddle_h_rsc_0_0_WSTRB"), 
    twiddle_h_rsc_0_0_WDATA("twiddle_h_rsc_0_0_WDATA"), 
    twiddle_h_rsc_0_0_AWREADY("twiddle_h_rsc_0_0_AWREADY"), 
    twiddle_h_rsc_0_0_AWVALID("twiddle_h_rsc_0_0_AWVALID"), 
    twiddle_h_rsc_0_0_AWUSER("twiddle_h_rsc_0_0_AWUSER"), 
    twiddle_h_rsc_0_0_AWREGION("twiddle_h_rsc_0_0_AWREGION"), 
    twiddle_h_rsc_0_0_AWQOS("twiddle_h_rsc_0_0_AWQOS"), 
    twiddle_h_rsc_0_0_AWPROT("twiddle_h_rsc_0_0_AWPROT"), 
    twiddle_h_rsc_0_0_AWCACHE("twiddle_h_rsc_0_0_AWCACHE"), 
    twiddle_h_rsc_0_0_AWLOCK("twiddle_h_rsc_0_0_AWLOCK"), 
    twiddle_h_rsc_0_0_AWBURST("twiddle_h_rsc_0_0_AWBURST"), 
    twiddle_h_rsc_0_0_AWSIZE("twiddle_h_rsc_0_0_AWSIZE"), 
    twiddle_h_rsc_0_0_AWLEN("twiddle_h_rsc_0_0_AWLEN"), 
    twiddle_h_rsc_0_0_AWADDR("twiddle_h_rsc_0_0_AWADDR"), 
    twiddle_h_rsc_0_0_AWID("twiddle_h_rsc_0_0_AWID"), 
    twiddle_h_rsc_triosy_0_0_lz("twiddle_h_rsc_triosy_0_0_lz"), 
    twiddle_h_rsc_0_1_s_tdone("twiddle_h_rsc_0_1_s_tdone"), 
    twiddle_h_rsc_0_1_tr_write_done("twiddle_h_rsc_0_1_tr_write_done"), 
    twiddle_h_rsc_0_1_RREADY("twiddle_h_rsc_0_1_RREADY"), 
    twiddle_h_rsc_0_1_RVALID("twiddle_h_rsc_0_1_RVALID"), 
    twiddle_h_rsc_0_1_RUSER("twiddle_h_rsc_0_1_RUSER"), 
    twiddle_h_rsc_0_1_RLAST("twiddle_h_rsc_0_1_RLAST"), 
    twiddle_h_rsc_0_1_RRESP("twiddle_h_rsc_0_1_RRESP"), 
    twiddle_h_rsc_0_1_RDATA("twiddle_h_rsc_0_1_RDATA"), 
    twiddle_h_rsc_0_1_RID("twiddle_h_rsc_0_1_RID"), 
    twiddle_h_rsc_0_1_ARREADY("twiddle_h_rsc_0_1_ARREADY"), 
    twiddle_h_rsc_0_1_ARVALID("twiddle_h_rsc_0_1_ARVALID"), 
    twiddle_h_rsc_0_1_ARUSER("twiddle_h_rsc_0_1_ARUSER"), 
    twiddle_h_rsc_0_1_ARREGION("twiddle_h_rsc_0_1_ARREGION"), 
    twiddle_h_rsc_0_1_ARQOS("twiddle_h_rsc_0_1_ARQOS"), 
    twiddle_h_rsc_0_1_ARPROT("twiddle_h_rsc_0_1_ARPROT"), 
    twiddle_h_rsc_0_1_ARCACHE("twiddle_h_rsc_0_1_ARCACHE"), 
    twiddle_h_rsc_0_1_ARLOCK("twiddle_h_rsc_0_1_ARLOCK"), 
    twiddle_h_rsc_0_1_ARBURST("twiddle_h_rsc_0_1_ARBURST"), 
    twiddle_h_rsc_0_1_ARSIZE("twiddle_h_rsc_0_1_ARSIZE"), 
    twiddle_h_rsc_0_1_ARLEN("twiddle_h_rsc_0_1_ARLEN"), 
    twiddle_h_rsc_0_1_ARADDR("twiddle_h_rsc_0_1_ARADDR"), 
    twiddle_h_rsc_0_1_ARID("twiddle_h_rsc_0_1_ARID"), 
    twiddle_h_rsc_0_1_BREADY("twiddle_h_rsc_0_1_BREADY"), 
    twiddle_h_rsc_0_1_BVALID("twiddle_h_rsc_0_1_BVALID"), 
    twiddle_h_rsc_0_1_BUSER("twiddle_h_rsc_0_1_BUSER"), 
    twiddle_h_rsc_0_1_BRESP("twiddle_h_rsc_0_1_BRESP"), 
    twiddle_h_rsc_0_1_BID("twiddle_h_rsc_0_1_BID"), 
    twiddle_h_rsc_0_1_WREADY("twiddle_h_rsc_0_1_WREADY"), 
    twiddle_h_rsc_0_1_WVALID("twiddle_h_rsc_0_1_WVALID"), 
    twiddle_h_rsc_0_1_WUSER("twiddle_h_rsc_0_1_WUSER"), 
    twiddle_h_rsc_0_1_WLAST("twiddle_h_rsc_0_1_WLAST"), 
    twiddle_h_rsc_0_1_WSTRB("twiddle_h_rsc_0_1_WSTRB"), 
    twiddle_h_rsc_0_1_WDATA("twiddle_h_rsc_0_1_WDATA"), 
    twiddle_h_rsc_0_1_AWREADY("twiddle_h_rsc_0_1_AWREADY"), 
    twiddle_h_rsc_0_1_AWVALID("twiddle_h_rsc_0_1_AWVALID"), 
    twiddle_h_rsc_0_1_AWUSER("twiddle_h_rsc_0_1_AWUSER"), 
    twiddle_h_rsc_0_1_AWREGION("twiddle_h_rsc_0_1_AWREGION"), 
    twiddle_h_rsc_0_1_AWQOS("twiddle_h_rsc_0_1_AWQOS"), 
    twiddle_h_rsc_0_1_AWPROT("twiddle_h_rsc_0_1_AWPROT"), 
    twiddle_h_rsc_0_1_AWCACHE("twiddle_h_rsc_0_1_AWCACHE"), 
    twiddle_h_rsc_0_1_AWLOCK("twiddle_h_rsc_0_1_AWLOCK"), 
    twiddle_h_rsc_0_1_AWBURST("twiddle_h_rsc_0_1_AWBURST"), 
    twiddle_h_rsc_0_1_AWSIZE("twiddle_h_rsc_0_1_AWSIZE"), 
    twiddle_h_rsc_0_1_AWLEN("twiddle_h_rsc_0_1_AWLEN"), 
    twiddle_h_rsc_0_1_AWADDR("twiddle_h_rsc_0_1_AWADDR"), 
    twiddle_h_rsc_0_1_AWID("twiddle_h_rsc_0_1_AWID"), 
    twiddle_h_rsc_triosy_0_1_lz("twiddle_h_rsc_triosy_0_1_lz"), 
    twiddle_h_rsc_0_2_s_tdone("twiddle_h_rsc_0_2_s_tdone"), 
    twiddle_h_rsc_0_2_tr_write_done("twiddle_h_rsc_0_2_tr_write_done"), 
    twiddle_h_rsc_0_2_RREADY("twiddle_h_rsc_0_2_RREADY"), 
    twiddle_h_rsc_0_2_RVALID("twiddle_h_rsc_0_2_RVALID"), 
    twiddle_h_rsc_0_2_RUSER("twiddle_h_rsc_0_2_RUSER"), 
    twiddle_h_rsc_0_2_RLAST("twiddle_h_rsc_0_2_RLAST"), 
    twiddle_h_rsc_0_2_RRESP("twiddle_h_rsc_0_2_RRESP"), 
    twiddle_h_rsc_0_2_RDATA("twiddle_h_rsc_0_2_RDATA"), 
    twiddle_h_rsc_0_2_RID("twiddle_h_rsc_0_2_RID"), 
    twiddle_h_rsc_0_2_ARREADY("twiddle_h_rsc_0_2_ARREADY"), 
    twiddle_h_rsc_0_2_ARVALID("twiddle_h_rsc_0_2_ARVALID"), 
    twiddle_h_rsc_0_2_ARUSER("twiddle_h_rsc_0_2_ARUSER"), 
    twiddle_h_rsc_0_2_ARREGION("twiddle_h_rsc_0_2_ARREGION"), 
    twiddle_h_rsc_0_2_ARQOS("twiddle_h_rsc_0_2_ARQOS"), 
    twiddle_h_rsc_0_2_ARPROT("twiddle_h_rsc_0_2_ARPROT"), 
    twiddle_h_rsc_0_2_ARCACHE("twiddle_h_rsc_0_2_ARCACHE"), 
    twiddle_h_rsc_0_2_ARLOCK("twiddle_h_rsc_0_2_ARLOCK"), 
    twiddle_h_rsc_0_2_ARBURST("twiddle_h_rsc_0_2_ARBURST"), 
    twiddle_h_rsc_0_2_ARSIZE("twiddle_h_rsc_0_2_ARSIZE"), 
    twiddle_h_rsc_0_2_ARLEN("twiddle_h_rsc_0_2_ARLEN"), 
    twiddle_h_rsc_0_2_ARADDR("twiddle_h_rsc_0_2_ARADDR"), 
    twiddle_h_rsc_0_2_ARID("twiddle_h_rsc_0_2_ARID"), 
    twiddle_h_rsc_0_2_BREADY("twiddle_h_rsc_0_2_BREADY"), 
    twiddle_h_rsc_0_2_BVALID("twiddle_h_rsc_0_2_BVALID"), 
    twiddle_h_rsc_0_2_BUSER("twiddle_h_rsc_0_2_BUSER"), 
    twiddle_h_rsc_0_2_BRESP("twiddle_h_rsc_0_2_BRESP"), 
    twiddle_h_rsc_0_2_BID("twiddle_h_rsc_0_2_BID"), 
    twiddle_h_rsc_0_2_WREADY("twiddle_h_rsc_0_2_WREADY"), 
    twiddle_h_rsc_0_2_WVALID("twiddle_h_rsc_0_2_WVALID"), 
    twiddle_h_rsc_0_2_WUSER("twiddle_h_rsc_0_2_WUSER"), 
    twiddle_h_rsc_0_2_WLAST("twiddle_h_rsc_0_2_WLAST"), 
    twiddle_h_rsc_0_2_WSTRB("twiddle_h_rsc_0_2_WSTRB"), 
    twiddle_h_rsc_0_2_WDATA("twiddle_h_rsc_0_2_WDATA"), 
    twiddle_h_rsc_0_2_AWREADY("twiddle_h_rsc_0_2_AWREADY"), 
    twiddle_h_rsc_0_2_AWVALID("twiddle_h_rsc_0_2_AWVALID"), 
    twiddle_h_rsc_0_2_AWUSER("twiddle_h_rsc_0_2_AWUSER"), 
    twiddle_h_rsc_0_2_AWREGION("twiddle_h_rsc_0_2_AWREGION"), 
    twiddle_h_rsc_0_2_AWQOS("twiddle_h_rsc_0_2_AWQOS"), 
    twiddle_h_rsc_0_2_AWPROT("twiddle_h_rsc_0_2_AWPROT"), 
    twiddle_h_rsc_0_2_AWCACHE("twiddle_h_rsc_0_2_AWCACHE"), 
    twiddle_h_rsc_0_2_AWLOCK("twiddle_h_rsc_0_2_AWLOCK"), 
    twiddle_h_rsc_0_2_AWBURST("twiddle_h_rsc_0_2_AWBURST"), 
    twiddle_h_rsc_0_2_AWSIZE("twiddle_h_rsc_0_2_AWSIZE"), 
    twiddle_h_rsc_0_2_AWLEN("twiddle_h_rsc_0_2_AWLEN"), 
    twiddle_h_rsc_0_2_AWADDR("twiddle_h_rsc_0_2_AWADDR"), 
    twiddle_h_rsc_0_2_AWID("twiddle_h_rsc_0_2_AWID"), 
    twiddle_h_rsc_triosy_0_2_lz("twiddle_h_rsc_triosy_0_2_lz"), 
    twiddle_h_rsc_0_3_s_tdone("twiddle_h_rsc_0_3_s_tdone"), 
    twiddle_h_rsc_0_3_tr_write_done("twiddle_h_rsc_0_3_tr_write_done"), 
    twiddle_h_rsc_0_3_RREADY("twiddle_h_rsc_0_3_RREADY"), 
    twiddle_h_rsc_0_3_RVALID("twiddle_h_rsc_0_3_RVALID"), 
    twiddle_h_rsc_0_3_RUSER("twiddle_h_rsc_0_3_RUSER"), 
    twiddle_h_rsc_0_3_RLAST("twiddle_h_rsc_0_3_RLAST"), 
    twiddle_h_rsc_0_3_RRESP("twiddle_h_rsc_0_3_RRESP"), 
    twiddle_h_rsc_0_3_RDATA("twiddle_h_rsc_0_3_RDATA"), 
    twiddle_h_rsc_0_3_RID("twiddle_h_rsc_0_3_RID"), 
    twiddle_h_rsc_0_3_ARREADY("twiddle_h_rsc_0_3_ARREADY"), 
    twiddle_h_rsc_0_3_ARVALID("twiddle_h_rsc_0_3_ARVALID"), 
    twiddle_h_rsc_0_3_ARUSER("twiddle_h_rsc_0_3_ARUSER"), 
    twiddle_h_rsc_0_3_ARREGION("twiddle_h_rsc_0_3_ARREGION"), 
    twiddle_h_rsc_0_3_ARQOS("twiddle_h_rsc_0_3_ARQOS"), 
    twiddle_h_rsc_0_3_ARPROT("twiddle_h_rsc_0_3_ARPROT"), 
    twiddle_h_rsc_0_3_ARCACHE("twiddle_h_rsc_0_3_ARCACHE"), 
    twiddle_h_rsc_0_3_ARLOCK("twiddle_h_rsc_0_3_ARLOCK"), 
    twiddle_h_rsc_0_3_ARBURST("twiddle_h_rsc_0_3_ARBURST"), 
    twiddle_h_rsc_0_3_ARSIZE("twiddle_h_rsc_0_3_ARSIZE"), 
    twiddle_h_rsc_0_3_ARLEN("twiddle_h_rsc_0_3_ARLEN"), 
    twiddle_h_rsc_0_3_ARADDR("twiddle_h_rsc_0_3_ARADDR"), 
    twiddle_h_rsc_0_3_ARID("twiddle_h_rsc_0_3_ARID"), 
    twiddle_h_rsc_0_3_BREADY("twiddle_h_rsc_0_3_BREADY"), 
    twiddle_h_rsc_0_3_BVALID("twiddle_h_rsc_0_3_BVALID"), 
    twiddle_h_rsc_0_3_BUSER("twiddle_h_rsc_0_3_BUSER"), 
    twiddle_h_rsc_0_3_BRESP("twiddle_h_rsc_0_3_BRESP"), 
    twiddle_h_rsc_0_3_BID("twiddle_h_rsc_0_3_BID"), 
    twiddle_h_rsc_0_3_WREADY("twiddle_h_rsc_0_3_WREADY"), 
    twiddle_h_rsc_0_3_WVALID("twiddle_h_rsc_0_3_WVALID"), 
    twiddle_h_rsc_0_3_WUSER("twiddle_h_rsc_0_3_WUSER"), 
    twiddle_h_rsc_0_3_WLAST("twiddle_h_rsc_0_3_WLAST"), 
    twiddle_h_rsc_0_3_WSTRB("twiddle_h_rsc_0_3_WSTRB"), 
    twiddle_h_rsc_0_3_WDATA("twiddle_h_rsc_0_3_WDATA"), 
    twiddle_h_rsc_0_3_AWREADY("twiddle_h_rsc_0_3_AWREADY"), 
    twiddle_h_rsc_0_3_AWVALID("twiddle_h_rsc_0_3_AWVALID"), 
    twiddle_h_rsc_0_3_AWUSER("twiddle_h_rsc_0_3_AWUSER"), 
    twiddle_h_rsc_0_3_AWREGION("twiddle_h_rsc_0_3_AWREGION"), 
    twiddle_h_rsc_0_3_AWQOS("twiddle_h_rsc_0_3_AWQOS"), 
    twiddle_h_rsc_0_3_AWPROT("twiddle_h_rsc_0_3_AWPROT"), 
    twiddle_h_rsc_0_3_AWCACHE("twiddle_h_rsc_0_3_AWCACHE"), 
    twiddle_h_rsc_0_3_AWLOCK("twiddle_h_rsc_0_3_AWLOCK"), 
    twiddle_h_rsc_0_3_AWBURST("twiddle_h_rsc_0_3_AWBURST"), 
    twiddle_h_rsc_0_3_AWSIZE("twiddle_h_rsc_0_3_AWSIZE"), 
    twiddle_h_rsc_0_3_AWLEN("twiddle_h_rsc_0_3_AWLEN"), 
    twiddle_h_rsc_0_3_AWADDR("twiddle_h_rsc_0_3_AWADDR"), 
    twiddle_h_rsc_0_3_AWID("twiddle_h_rsc_0_3_AWID"), 
    twiddle_h_rsc_triosy_0_3_lz("twiddle_h_rsc_triosy_0_3_lz"), 
    twiddle_h_rsc_0_4_s_tdone("twiddle_h_rsc_0_4_s_tdone"), 
    twiddle_h_rsc_0_4_tr_write_done("twiddle_h_rsc_0_4_tr_write_done"), 
    twiddle_h_rsc_0_4_RREADY("twiddle_h_rsc_0_4_RREADY"), 
    twiddle_h_rsc_0_4_RVALID("twiddle_h_rsc_0_4_RVALID"), 
    twiddle_h_rsc_0_4_RUSER("twiddle_h_rsc_0_4_RUSER"), 
    twiddle_h_rsc_0_4_RLAST("twiddle_h_rsc_0_4_RLAST"), 
    twiddle_h_rsc_0_4_RRESP("twiddle_h_rsc_0_4_RRESP"), 
    twiddle_h_rsc_0_4_RDATA("twiddle_h_rsc_0_4_RDATA"), 
    twiddle_h_rsc_0_4_RID("twiddle_h_rsc_0_4_RID"), 
    twiddle_h_rsc_0_4_ARREADY("twiddle_h_rsc_0_4_ARREADY"), 
    twiddle_h_rsc_0_4_ARVALID("twiddle_h_rsc_0_4_ARVALID"), 
    twiddle_h_rsc_0_4_ARUSER("twiddle_h_rsc_0_4_ARUSER"), 
    twiddle_h_rsc_0_4_ARREGION("twiddle_h_rsc_0_4_ARREGION"), 
    twiddle_h_rsc_0_4_ARQOS("twiddle_h_rsc_0_4_ARQOS"), 
    twiddle_h_rsc_0_4_ARPROT("twiddle_h_rsc_0_4_ARPROT"), 
    twiddle_h_rsc_0_4_ARCACHE("twiddle_h_rsc_0_4_ARCACHE"), 
    twiddle_h_rsc_0_4_ARLOCK("twiddle_h_rsc_0_4_ARLOCK"), 
    twiddle_h_rsc_0_4_ARBURST("twiddle_h_rsc_0_4_ARBURST"), 
    twiddle_h_rsc_0_4_ARSIZE("twiddle_h_rsc_0_4_ARSIZE"), 
    twiddle_h_rsc_0_4_ARLEN("twiddle_h_rsc_0_4_ARLEN"), 
    twiddle_h_rsc_0_4_ARADDR("twiddle_h_rsc_0_4_ARADDR"), 
    twiddle_h_rsc_0_4_ARID("twiddle_h_rsc_0_4_ARID"), 
    twiddle_h_rsc_0_4_BREADY("twiddle_h_rsc_0_4_BREADY"), 
    twiddle_h_rsc_0_4_BVALID("twiddle_h_rsc_0_4_BVALID"), 
    twiddle_h_rsc_0_4_BUSER("twiddle_h_rsc_0_4_BUSER"), 
    twiddle_h_rsc_0_4_BRESP("twiddle_h_rsc_0_4_BRESP"), 
    twiddle_h_rsc_0_4_BID("twiddle_h_rsc_0_4_BID"), 
    twiddle_h_rsc_0_4_WREADY("twiddle_h_rsc_0_4_WREADY"), 
    twiddle_h_rsc_0_4_WVALID("twiddle_h_rsc_0_4_WVALID"), 
    twiddle_h_rsc_0_4_WUSER("twiddle_h_rsc_0_4_WUSER"), 
    twiddle_h_rsc_0_4_WLAST("twiddle_h_rsc_0_4_WLAST"), 
    twiddle_h_rsc_0_4_WSTRB("twiddle_h_rsc_0_4_WSTRB"), 
    twiddle_h_rsc_0_4_WDATA("twiddle_h_rsc_0_4_WDATA"), 
    twiddle_h_rsc_0_4_AWREADY("twiddle_h_rsc_0_4_AWREADY"), 
    twiddle_h_rsc_0_4_AWVALID("twiddle_h_rsc_0_4_AWVALID"), 
    twiddle_h_rsc_0_4_AWUSER("twiddle_h_rsc_0_4_AWUSER"), 
    twiddle_h_rsc_0_4_AWREGION("twiddle_h_rsc_0_4_AWREGION"), 
    twiddle_h_rsc_0_4_AWQOS("twiddle_h_rsc_0_4_AWQOS"), 
    twiddle_h_rsc_0_4_AWPROT("twiddle_h_rsc_0_4_AWPROT"), 
    twiddle_h_rsc_0_4_AWCACHE("twiddle_h_rsc_0_4_AWCACHE"), 
    twiddle_h_rsc_0_4_AWLOCK("twiddle_h_rsc_0_4_AWLOCK"), 
    twiddle_h_rsc_0_4_AWBURST("twiddle_h_rsc_0_4_AWBURST"), 
    twiddle_h_rsc_0_4_AWSIZE("twiddle_h_rsc_0_4_AWSIZE"), 
    twiddle_h_rsc_0_4_AWLEN("twiddle_h_rsc_0_4_AWLEN"), 
    twiddle_h_rsc_0_4_AWADDR("twiddle_h_rsc_0_4_AWADDR"), 
    twiddle_h_rsc_0_4_AWID("twiddle_h_rsc_0_4_AWID"), 
    twiddle_h_rsc_triosy_0_4_lz("twiddle_h_rsc_triosy_0_4_lz"), 
    twiddle_h_rsc_0_5_s_tdone("twiddle_h_rsc_0_5_s_tdone"), 
    twiddle_h_rsc_0_5_tr_write_done("twiddle_h_rsc_0_5_tr_write_done"), 
    twiddle_h_rsc_0_5_RREADY("twiddle_h_rsc_0_5_RREADY"), 
    twiddle_h_rsc_0_5_RVALID("twiddle_h_rsc_0_5_RVALID"), 
    twiddle_h_rsc_0_5_RUSER("twiddle_h_rsc_0_5_RUSER"), 
    twiddle_h_rsc_0_5_RLAST("twiddle_h_rsc_0_5_RLAST"), 
    twiddle_h_rsc_0_5_RRESP("twiddle_h_rsc_0_5_RRESP"), 
    twiddle_h_rsc_0_5_RDATA("twiddle_h_rsc_0_5_RDATA"), 
    twiddle_h_rsc_0_5_RID("twiddle_h_rsc_0_5_RID"), 
    twiddle_h_rsc_0_5_ARREADY("twiddle_h_rsc_0_5_ARREADY"), 
    twiddle_h_rsc_0_5_ARVALID("twiddle_h_rsc_0_5_ARVALID"), 
    twiddle_h_rsc_0_5_ARUSER("twiddle_h_rsc_0_5_ARUSER"), 
    twiddle_h_rsc_0_5_ARREGION("twiddle_h_rsc_0_5_ARREGION"), 
    twiddle_h_rsc_0_5_ARQOS("twiddle_h_rsc_0_5_ARQOS"), 
    twiddle_h_rsc_0_5_ARPROT("twiddle_h_rsc_0_5_ARPROT"), 
    twiddle_h_rsc_0_5_ARCACHE("twiddle_h_rsc_0_5_ARCACHE"), 
    twiddle_h_rsc_0_5_ARLOCK("twiddle_h_rsc_0_5_ARLOCK"), 
    twiddle_h_rsc_0_5_ARBURST("twiddle_h_rsc_0_5_ARBURST"), 
    twiddle_h_rsc_0_5_ARSIZE("twiddle_h_rsc_0_5_ARSIZE"), 
    twiddle_h_rsc_0_5_ARLEN("twiddle_h_rsc_0_5_ARLEN"), 
    twiddle_h_rsc_0_5_ARADDR("twiddle_h_rsc_0_5_ARADDR"), 
    twiddle_h_rsc_0_5_ARID("twiddle_h_rsc_0_5_ARID"), 
    twiddle_h_rsc_0_5_BREADY("twiddle_h_rsc_0_5_BREADY"), 
    twiddle_h_rsc_0_5_BVALID("twiddle_h_rsc_0_5_BVALID"), 
    twiddle_h_rsc_0_5_BUSER("twiddle_h_rsc_0_5_BUSER"), 
    twiddle_h_rsc_0_5_BRESP("twiddle_h_rsc_0_5_BRESP"), 
    twiddle_h_rsc_0_5_BID("twiddle_h_rsc_0_5_BID"), 
    twiddle_h_rsc_0_5_WREADY("twiddle_h_rsc_0_5_WREADY"), 
    twiddle_h_rsc_0_5_WVALID("twiddle_h_rsc_0_5_WVALID"), 
    twiddle_h_rsc_0_5_WUSER("twiddle_h_rsc_0_5_WUSER"), 
    twiddle_h_rsc_0_5_WLAST("twiddle_h_rsc_0_5_WLAST"), 
    twiddle_h_rsc_0_5_WSTRB("twiddle_h_rsc_0_5_WSTRB"), 
    twiddle_h_rsc_0_5_WDATA("twiddle_h_rsc_0_5_WDATA"), 
    twiddle_h_rsc_0_5_AWREADY("twiddle_h_rsc_0_5_AWREADY"), 
    twiddle_h_rsc_0_5_AWVALID("twiddle_h_rsc_0_5_AWVALID"), 
    twiddle_h_rsc_0_5_AWUSER("twiddle_h_rsc_0_5_AWUSER"), 
    twiddle_h_rsc_0_5_AWREGION("twiddle_h_rsc_0_5_AWREGION"), 
    twiddle_h_rsc_0_5_AWQOS("twiddle_h_rsc_0_5_AWQOS"), 
    twiddle_h_rsc_0_5_AWPROT("twiddle_h_rsc_0_5_AWPROT"), 
    twiddle_h_rsc_0_5_AWCACHE("twiddle_h_rsc_0_5_AWCACHE"), 
    twiddle_h_rsc_0_5_AWLOCK("twiddle_h_rsc_0_5_AWLOCK"), 
    twiddle_h_rsc_0_5_AWBURST("twiddle_h_rsc_0_5_AWBURST"), 
    twiddle_h_rsc_0_5_AWSIZE("twiddle_h_rsc_0_5_AWSIZE"), 
    twiddle_h_rsc_0_5_AWLEN("twiddle_h_rsc_0_5_AWLEN"), 
    twiddle_h_rsc_0_5_AWADDR("twiddle_h_rsc_0_5_AWADDR"), 
    twiddle_h_rsc_0_5_AWID("twiddle_h_rsc_0_5_AWID"), 
    twiddle_h_rsc_triosy_0_5_lz("twiddle_h_rsc_triosy_0_5_lz"), 
    twiddle_h_rsc_0_6_s_tdone("twiddle_h_rsc_0_6_s_tdone"), 
    twiddle_h_rsc_0_6_tr_write_done("twiddle_h_rsc_0_6_tr_write_done"), 
    twiddle_h_rsc_0_6_RREADY("twiddle_h_rsc_0_6_RREADY"), 
    twiddle_h_rsc_0_6_RVALID("twiddle_h_rsc_0_6_RVALID"), 
    twiddle_h_rsc_0_6_RUSER("twiddle_h_rsc_0_6_RUSER"), 
    twiddle_h_rsc_0_6_RLAST("twiddle_h_rsc_0_6_RLAST"), 
    twiddle_h_rsc_0_6_RRESP("twiddle_h_rsc_0_6_RRESP"), 
    twiddle_h_rsc_0_6_RDATA("twiddle_h_rsc_0_6_RDATA"), 
    twiddle_h_rsc_0_6_RID("twiddle_h_rsc_0_6_RID"), 
    twiddle_h_rsc_0_6_ARREADY("twiddle_h_rsc_0_6_ARREADY"), 
    twiddle_h_rsc_0_6_ARVALID("twiddle_h_rsc_0_6_ARVALID"), 
    twiddle_h_rsc_0_6_ARUSER("twiddle_h_rsc_0_6_ARUSER"), 
    twiddle_h_rsc_0_6_ARREGION("twiddle_h_rsc_0_6_ARREGION"), 
    twiddle_h_rsc_0_6_ARQOS("twiddle_h_rsc_0_6_ARQOS"), 
    twiddle_h_rsc_0_6_ARPROT("twiddle_h_rsc_0_6_ARPROT"), 
    twiddle_h_rsc_0_6_ARCACHE("twiddle_h_rsc_0_6_ARCACHE"), 
    twiddle_h_rsc_0_6_ARLOCK("twiddle_h_rsc_0_6_ARLOCK"), 
    twiddle_h_rsc_0_6_ARBURST("twiddle_h_rsc_0_6_ARBURST"), 
    twiddle_h_rsc_0_6_ARSIZE("twiddle_h_rsc_0_6_ARSIZE"), 
    twiddle_h_rsc_0_6_ARLEN("twiddle_h_rsc_0_6_ARLEN"), 
    twiddle_h_rsc_0_6_ARADDR("twiddle_h_rsc_0_6_ARADDR"), 
    twiddle_h_rsc_0_6_ARID("twiddle_h_rsc_0_6_ARID"), 
    twiddle_h_rsc_0_6_BREADY("twiddle_h_rsc_0_6_BREADY"), 
    twiddle_h_rsc_0_6_BVALID("twiddle_h_rsc_0_6_BVALID"), 
    twiddle_h_rsc_0_6_BUSER("twiddle_h_rsc_0_6_BUSER"), 
    twiddle_h_rsc_0_6_BRESP("twiddle_h_rsc_0_6_BRESP"), 
    twiddle_h_rsc_0_6_BID("twiddle_h_rsc_0_6_BID"), 
    twiddle_h_rsc_0_6_WREADY("twiddle_h_rsc_0_6_WREADY"), 
    twiddle_h_rsc_0_6_WVALID("twiddle_h_rsc_0_6_WVALID"), 
    twiddle_h_rsc_0_6_WUSER("twiddle_h_rsc_0_6_WUSER"), 
    twiddle_h_rsc_0_6_WLAST("twiddle_h_rsc_0_6_WLAST"), 
    twiddle_h_rsc_0_6_WSTRB("twiddle_h_rsc_0_6_WSTRB"), 
    twiddle_h_rsc_0_6_WDATA("twiddle_h_rsc_0_6_WDATA"), 
    twiddle_h_rsc_0_6_AWREADY("twiddle_h_rsc_0_6_AWREADY"), 
    twiddle_h_rsc_0_6_AWVALID("twiddle_h_rsc_0_6_AWVALID"), 
    twiddle_h_rsc_0_6_AWUSER("twiddle_h_rsc_0_6_AWUSER"), 
    twiddle_h_rsc_0_6_AWREGION("twiddle_h_rsc_0_6_AWREGION"), 
    twiddle_h_rsc_0_6_AWQOS("twiddle_h_rsc_0_6_AWQOS"), 
    twiddle_h_rsc_0_6_AWPROT("twiddle_h_rsc_0_6_AWPROT"), 
    twiddle_h_rsc_0_6_AWCACHE("twiddle_h_rsc_0_6_AWCACHE"), 
    twiddle_h_rsc_0_6_AWLOCK("twiddle_h_rsc_0_6_AWLOCK"), 
    twiddle_h_rsc_0_6_AWBURST("twiddle_h_rsc_0_6_AWBURST"), 
    twiddle_h_rsc_0_6_AWSIZE("twiddle_h_rsc_0_6_AWSIZE"), 
    twiddle_h_rsc_0_6_AWLEN("twiddle_h_rsc_0_6_AWLEN"), 
    twiddle_h_rsc_0_6_AWADDR("twiddle_h_rsc_0_6_AWADDR"), 
    twiddle_h_rsc_0_6_AWID("twiddle_h_rsc_0_6_AWID"), 
    twiddle_h_rsc_triosy_0_6_lz("twiddle_h_rsc_triosy_0_6_lz"), 
    twiddle_h_rsc_0_7_s_tdone("twiddle_h_rsc_0_7_s_tdone"), 
    twiddle_h_rsc_0_7_tr_write_done("twiddle_h_rsc_0_7_tr_write_done"), 
    twiddle_h_rsc_0_7_RREADY("twiddle_h_rsc_0_7_RREADY"), 
    twiddle_h_rsc_0_7_RVALID("twiddle_h_rsc_0_7_RVALID"), 
    twiddle_h_rsc_0_7_RUSER("twiddle_h_rsc_0_7_RUSER"), 
    twiddle_h_rsc_0_7_RLAST("twiddle_h_rsc_0_7_RLAST"), 
    twiddle_h_rsc_0_7_RRESP("twiddle_h_rsc_0_7_RRESP"), 
    twiddle_h_rsc_0_7_RDATA("twiddle_h_rsc_0_7_RDATA"), 
    twiddle_h_rsc_0_7_RID("twiddle_h_rsc_0_7_RID"), 
    twiddle_h_rsc_0_7_ARREADY("twiddle_h_rsc_0_7_ARREADY"), 
    twiddle_h_rsc_0_7_ARVALID("twiddle_h_rsc_0_7_ARVALID"), 
    twiddle_h_rsc_0_7_ARUSER("twiddle_h_rsc_0_7_ARUSER"), 
    twiddle_h_rsc_0_7_ARREGION("twiddle_h_rsc_0_7_ARREGION"), 
    twiddle_h_rsc_0_7_ARQOS("twiddle_h_rsc_0_7_ARQOS"), 
    twiddle_h_rsc_0_7_ARPROT("twiddle_h_rsc_0_7_ARPROT"), 
    twiddle_h_rsc_0_7_ARCACHE("twiddle_h_rsc_0_7_ARCACHE"), 
    twiddle_h_rsc_0_7_ARLOCK("twiddle_h_rsc_0_7_ARLOCK"), 
    twiddle_h_rsc_0_7_ARBURST("twiddle_h_rsc_0_7_ARBURST"), 
    twiddle_h_rsc_0_7_ARSIZE("twiddle_h_rsc_0_7_ARSIZE"), 
    twiddle_h_rsc_0_7_ARLEN("twiddle_h_rsc_0_7_ARLEN"), 
    twiddle_h_rsc_0_7_ARADDR("twiddle_h_rsc_0_7_ARADDR"), 
    twiddle_h_rsc_0_7_ARID("twiddle_h_rsc_0_7_ARID"), 
    twiddle_h_rsc_0_7_BREADY("twiddle_h_rsc_0_7_BREADY"), 
    twiddle_h_rsc_0_7_BVALID("twiddle_h_rsc_0_7_BVALID"), 
    twiddle_h_rsc_0_7_BUSER("twiddle_h_rsc_0_7_BUSER"), 
    twiddle_h_rsc_0_7_BRESP("twiddle_h_rsc_0_7_BRESP"), 
    twiddle_h_rsc_0_7_BID("twiddle_h_rsc_0_7_BID"), 
    twiddle_h_rsc_0_7_WREADY("twiddle_h_rsc_0_7_WREADY"), 
    twiddle_h_rsc_0_7_WVALID("twiddle_h_rsc_0_7_WVALID"), 
    twiddle_h_rsc_0_7_WUSER("twiddle_h_rsc_0_7_WUSER"), 
    twiddle_h_rsc_0_7_WLAST("twiddle_h_rsc_0_7_WLAST"), 
    twiddle_h_rsc_0_7_WSTRB("twiddle_h_rsc_0_7_WSTRB"), 
    twiddle_h_rsc_0_7_WDATA("twiddle_h_rsc_0_7_WDATA"), 
    twiddle_h_rsc_0_7_AWREADY("twiddle_h_rsc_0_7_AWREADY"), 
    twiddle_h_rsc_0_7_AWVALID("twiddle_h_rsc_0_7_AWVALID"), 
    twiddle_h_rsc_0_7_AWUSER("twiddle_h_rsc_0_7_AWUSER"), 
    twiddle_h_rsc_0_7_AWREGION("twiddle_h_rsc_0_7_AWREGION"), 
    twiddle_h_rsc_0_7_AWQOS("twiddle_h_rsc_0_7_AWQOS"), 
    twiddle_h_rsc_0_7_AWPROT("twiddle_h_rsc_0_7_AWPROT"), 
    twiddle_h_rsc_0_7_AWCACHE("twiddle_h_rsc_0_7_AWCACHE"), 
    twiddle_h_rsc_0_7_AWLOCK("twiddle_h_rsc_0_7_AWLOCK"), 
    twiddle_h_rsc_0_7_AWBURST("twiddle_h_rsc_0_7_AWBURST"), 
    twiddle_h_rsc_0_7_AWSIZE("twiddle_h_rsc_0_7_AWSIZE"), 
    twiddle_h_rsc_0_7_AWLEN("twiddle_h_rsc_0_7_AWLEN"), 
    twiddle_h_rsc_0_7_AWADDR("twiddle_h_rsc_0_7_AWADDR"), 
    twiddle_h_rsc_0_7_AWID("twiddle_h_rsc_0_7_AWID"), 
    twiddle_h_rsc_triosy_0_7_lz("twiddle_h_rsc_triosy_0_7_lz"), 
    twiddle_h_rsc_0_8_s_tdone("twiddle_h_rsc_0_8_s_tdone"), 
    twiddle_h_rsc_0_8_tr_write_done("twiddle_h_rsc_0_8_tr_write_done"), 
    twiddle_h_rsc_0_8_RREADY("twiddle_h_rsc_0_8_RREADY"), 
    twiddle_h_rsc_0_8_RVALID("twiddle_h_rsc_0_8_RVALID"), 
    twiddle_h_rsc_0_8_RUSER("twiddle_h_rsc_0_8_RUSER"), 
    twiddle_h_rsc_0_8_RLAST("twiddle_h_rsc_0_8_RLAST"), 
    twiddle_h_rsc_0_8_RRESP("twiddle_h_rsc_0_8_RRESP"), 
    twiddle_h_rsc_0_8_RDATA("twiddle_h_rsc_0_8_RDATA"), 
    twiddle_h_rsc_0_8_RID("twiddle_h_rsc_0_8_RID"), 
    twiddle_h_rsc_0_8_ARREADY("twiddle_h_rsc_0_8_ARREADY"), 
    twiddle_h_rsc_0_8_ARVALID("twiddle_h_rsc_0_8_ARVALID"), 
    twiddle_h_rsc_0_8_ARUSER("twiddle_h_rsc_0_8_ARUSER"), 
    twiddle_h_rsc_0_8_ARREGION("twiddle_h_rsc_0_8_ARREGION"), 
    twiddle_h_rsc_0_8_ARQOS("twiddle_h_rsc_0_8_ARQOS"), 
    twiddle_h_rsc_0_8_ARPROT("twiddle_h_rsc_0_8_ARPROT"), 
    twiddle_h_rsc_0_8_ARCACHE("twiddle_h_rsc_0_8_ARCACHE"), 
    twiddle_h_rsc_0_8_ARLOCK("twiddle_h_rsc_0_8_ARLOCK"), 
    twiddle_h_rsc_0_8_ARBURST("twiddle_h_rsc_0_8_ARBURST"), 
    twiddle_h_rsc_0_8_ARSIZE("twiddle_h_rsc_0_8_ARSIZE"), 
    twiddle_h_rsc_0_8_ARLEN("twiddle_h_rsc_0_8_ARLEN"), 
    twiddle_h_rsc_0_8_ARADDR("twiddle_h_rsc_0_8_ARADDR"), 
    twiddle_h_rsc_0_8_ARID("twiddle_h_rsc_0_8_ARID"), 
    twiddle_h_rsc_0_8_BREADY("twiddle_h_rsc_0_8_BREADY"), 
    twiddle_h_rsc_0_8_BVALID("twiddle_h_rsc_0_8_BVALID"), 
    twiddle_h_rsc_0_8_BUSER("twiddle_h_rsc_0_8_BUSER"), 
    twiddle_h_rsc_0_8_BRESP("twiddle_h_rsc_0_8_BRESP"), 
    twiddle_h_rsc_0_8_BID("twiddle_h_rsc_0_8_BID"), 
    twiddle_h_rsc_0_8_WREADY("twiddle_h_rsc_0_8_WREADY"), 
    twiddle_h_rsc_0_8_WVALID("twiddle_h_rsc_0_8_WVALID"), 
    twiddle_h_rsc_0_8_WUSER("twiddle_h_rsc_0_8_WUSER"), 
    twiddle_h_rsc_0_8_WLAST("twiddle_h_rsc_0_8_WLAST"), 
    twiddle_h_rsc_0_8_WSTRB("twiddle_h_rsc_0_8_WSTRB"), 
    twiddle_h_rsc_0_8_WDATA("twiddle_h_rsc_0_8_WDATA"), 
    twiddle_h_rsc_0_8_AWREADY("twiddle_h_rsc_0_8_AWREADY"), 
    twiddle_h_rsc_0_8_AWVALID("twiddle_h_rsc_0_8_AWVALID"), 
    twiddle_h_rsc_0_8_AWUSER("twiddle_h_rsc_0_8_AWUSER"), 
    twiddle_h_rsc_0_8_AWREGION("twiddle_h_rsc_0_8_AWREGION"), 
    twiddle_h_rsc_0_8_AWQOS("twiddle_h_rsc_0_8_AWQOS"), 
    twiddle_h_rsc_0_8_AWPROT("twiddle_h_rsc_0_8_AWPROT"), 
    twiddle_h_rsc_0_8_AWCACHE("twiddle_h_rsc_0_8_AWCACHE"), 
    twiddle_h_rsc_0_8_AWLOCK("twiddle_h_rsc_0_8_AWLOCK"), 
    twiddle_h_rsc_0_8_AWBURST("twiddle_h_rsc_0_8_AWBURST"), 
    twiddle_h_rsc_0_8_AWSIZE("twiddle_h_rsc_0_8_AWSIZE"), 
    twiddle_h_rsc_0_8_AWLEN("twiddle_h_rsc_0_8_AWLEN"), 
    twiddle_h_rsc_0_8_AWADDR("twiddle_h_rsc_0_8_AWADDR"), 
    twiddle_h_rsc_0_8_AWID("twiddle_h_rsc_0_8_AWID"), 
    twiddle_h_rsc_triosy_0_8_lz("twiddle_h_rsc_triosy_0_8_lz"), 
    twiddle_h_rsc_0_9_s_tdone("twiddle_h_rsc_0_9_s_tdone"), 
    twiddle_h_rsc_0_9_tr_write_done("twiddle_h_rsc_0_9_tr_write_done"), 
    twiddle_h_rsc_0_9_RREADY("twiddle_h_rsc_0_9_RREADY"), 
    twiddle_h_rsc_0_9_RVALID("twiddle_h_rsc_0_9_RVALID"), 
    twiddle_h_rsc_0_9_RUSER("twiddle_h_rsc_0_9_RUSER"), 
    twiddle_h_rsc_0_9_RLAST("twiddle_h_rsc_0_9_RLAST"), 
    twiddle_h_rsc_0_9_RRESP("twiddle_h_rsc_0_9_RRESP"), 
    twiddle_h_rsc_0_9_RDATA("twiddle_h_rsc_0_9_RDATA"), 
    twiddle_h_rsc_0_9_RID("twiddle_h_rsc_0_9_RID"), 
    twiddle_h_rsc_0_9_ARREADY("twiddle_h_rsc_0_9_ARREADY"), 
    twiddle_h_rsc_0_9_ARVALID("twiddle_h_rsc_0_9_ARVALID"), 
    twiddle_h_rsc_0_9_ARUSER("twiddle_h_rsc_0_9_ARUSER"), 
    twiddle_h_rsc_0_9_ARREGION("twiddle_h_rsc_0_9_ARREGION"), 
    twiddle_h_rsc_0_9_ARQOS("twiddle_h_rsc_0_9_ARQOS"), 
    twiddle_h_rsc_0_9_ARPROT("twiddle_h_rsc_0_9_ARPROT"), 
    twiddle_h_rsc_0_9_ARCACHE("twiddle_h_rsc_0_9_ARCACHE"), 
    twiddle_h_rsc_0_9_ARLOCK("twiddle_h_rsc_0_9_ARLOCK"), 
    twiddle_h_rsc_0_9_ARBURST("twiddle_h_rsc_0_9_ARBURST"), 
    twiddle_h_rsc_0_9_ARSIZE("twiddle_h_rsc_0_9_ARSIZE"), 
    twiddle_h_rsc_0_9_ARLEN("twiddle_h_rsc_0_9_ARLEN"), 
    twiddle_h_rsc_0_9_ARADDR("twiddle_h_rsc_0_9_ARADDR"), 
    twiddle_h_rsc_0_9_ARID("twiddle_h_rsc_0_9_ARID"), 
    twiddle_h_rsc_0_9_BREADY("twiddle_h_rsc_0_9_BREADY"), 
    twiddle_h_rsc_0_9_BVALID("twiddle_h_rsc_0_9_BVALID"), 
    twiddle_h_rsc_0_9_BUSER("twiddle_h_rsc_0_9_BUSER"), 
    twiddle_h_rsc_0_9_BRESP("twiddle_h_rsc_0_9_BRESP"), 
    twiddle_h_rsc_0_9_BID("twiddle_h_rsc_0_9_BID"), 
    twiddle_h_rsc_0_9_WREADY("twiddle_h_rsc_0_9_WREADY"), 
    twiddle_h_rsc_0_9_WVALID("twiddle_h_rsc_0_9_WVALID"), 
    twiddle_h_rsc_0_9_WUSER("twiddle_h_rsc_0_9_WUSER"), 
    twiddle_h_rsc_0_9_WLAST("twiddle_h_rsc_0_9_WLAST"), 
    twiddle_h_rsc_0_9_WSTRB("twiddle_h_rsc_0_9_WSTRB"), 
    twiddle_h_rsc_0_9_WDATA("twiddle_h_rsc_0_9_WDATA"), 
    twiddle_h_rsc_0_9_AWREADY("twiddle_h_rsc_0_9_AWREADY"), 
    twiddle_h_rsc_0_9_AWVALID("twiddle_h_rsc_0_9_AWVALID"), 
    twiddle_h_rsc_0_9_AWUSER("twiddle_h_rsc_0_9_AWUSER"), 
    twiddle_h_rsc_0_9_AWREGION("twiddle_h_rsc_0_9_AWREGION"), 
    twiddle_h_rsc_0_9_AWQOS("twiddle_h_rsc_0_9_AWQOS"), 
    twiddle_h_rsc_0_9_AWPROT("twiddle_h_rsc_0_9_AWPROT"), 
    twiddle_h_rsc_0_9_AWCACHE("twiddle_h_rsc_0_9_AWCACHE"), 
    twiddle_h_rsc_0_9_AWLOCK("twiddle_h_rsc_0_9_AWLOCK"), 
    twiddle_h_rsc_0_9_AWBURST("twiddle_h_rsc_0_9_AWBURST"), 
    twiddle_h_rsc_0_9_AWSIZE("twiddle_h_rsc_0_9_AWSIZE"), 
    twiddle_h_rsc_0_9_AWLEN("twiddle_h_rsc_0_9_AWLEN"), 
    twiddle_h_rsc_0_9_AWADDR("twiddle_h_rsc_0_9_AWADDR"), 
    twiddle_h_rsc_0_9_AWID("twiddle_h_rsc_0_9_AWID"), 
    twiddle_h_rsc_triosy_0_9_lz("twiddle_h_rsc_triosy_0_9_lz"), 
    twiddle_h_rsc_0_10_s_tdone("twiddle_h_rsc_0_10_s_tdone"), 
    twiddle_h_rsc_0_10_tr_write_done("twiddle_h_rsc_0_10_tr_write_done"), 
    twiddle_h_rsc_0_10_RREADY("twiddle_h_rsc_0_10_RREADY"), 
    twiddle_h_rsc_0_10_RVALID("twiddle_h_rsc_0_10_RVALID"), 
    twiddle_h_rsc_0_10_RUSER("twiddle_h_rsc_0_10_RUSER"), 
    twiddle_h_rsc_0_10_RLAST("twiddle_h_rsc_0_10_RLAST"), 
    twiddle_h_rsc_0_10_RRESP("twiddle_h_rsc_0_10_RRESP"), 
    twiddle_h_rsc_0_10_RDATA("twiddle_h_rsc_0_10_RDATA"), 
    twiddle_h_rsc_0_10_RID("twiddle_h_rsc_0_10_RID"), 
    twiddle_h_rsc_0_10_ARREADY("twiddle_h_rsc_0_10_ARREADY"), 
    twiddle_h_rsc_0_10_ARVALID("twiddle_h_rsc_0_10_ARVALID"), 
    twiddle_h_rsc_0_10_ARUSER("twiddle_h_rsc_0_10_ARUSER"), 
    twiddle_h_rsc_0_10_ARREGION("twiddle_h_rsc_0_10_ARREGION"), 
    twiddle_h_rsc_0_10_ARQOS("twiddle_h_rsc_0_10_ARQOS"), 
    twiddle_h_rsc_0_10_ARPROT("twiddle_h_rsc_0_10_ARPROT"), 
    twiddle_h_rsc_0_10_ARCACHE("twiddle_h_rsc_0_10_ARCACHE"), 
    twiddle_h_rsc_0_10_ARLOCK("twiddle_h_rsc_0_10_ARLOCK"), 
    twiddle_h_rsc_0_10_ARBURST("twiddle_h_rsc_0_10_ARBURST"), 
    twiddle_h_rsc_0_10_ARSIZE("twiddle_h_rsc_0_10_ARSIZE"), 
    twiddle_h_rsc_0_10_ARLEN("twiddle_h_rsc_0_10_ARLEN"), 
    twiddle_h_rsc_0_10_ARADDR("twiddle_h_rsc_0_10_ARADDR"), 
    twiddle_h_rsc_0_10_ARID("twiddle_h_rsc_0_10_ARID"), 
    twiddle_h_rsc_0_10_BREADY("twiddle_h_rsc_0_10_BREADY"), 
    twiddle_h_rsc_0_10_BVALID("twiddle_h_rsc_0_10_BVALID"), 
    twiddle_h_rsc_0_10_BUSER("twiddle_h_rsc_0_10_BUSER"), 
    twiddle_h_rsc_0_10_BRESP("twiddle_h_rsc_0_10_BRESP"), 
    twiddle_h_rsc_0_10_BID("twiddle_h_rsc_0_10_BID"), 
    twiddle_h_rsc_0_10_WREADY("twiddle_h_rsc_0_10_WREADY"), 
    twiddle_h_rsc_0_10_WVALID("twiddle_h_rsc_0_10_WVALID"), 
    twiddle_h_rsc_0_10_WUSER("twiddle_h_rsc_0_10_WUSER"), 
    twiddle_h_rsc_0_10_WLAST("twiddle_h_rsc_0_10_WLAST"), 
    twiddle_h_rsc_0_10_WSTRB("twiddle_h_rsc_0_10_WSTRB"), 
    twiddle_h_rsc_0_10_WDATA("twiddle_h_rsc_0_10_WDATA"), 
    twiddle_h_rsc_0_10_AWREADY("twiddle_h_rsc_0_10_AWREADY"), 
    twiddle_h_rsc_0_10_AWVALID("twiddle_h_rsc_0_10_AWVALID"), 
    twiddle_h_rsc_0_10_AWUSER("twiddle_h_rsc_0_10_AWUSER"), 
    twiddle_h_rsc_0_10_AWREGION("twiddle_h_rsc_0_10_AWREGION"), 
    twiddle_h_rsc_0_10_AWQOS("twiddle_h_rsc_0_10_AWQOS"), 
    twiddle_h_rsc_0_10_AWPROT("twiddle_h_rsc_0_10_AWPROT"), 
    twiddle_h_rsc_0_10_AWCACHE("twiddle_h_rsc_0_10_AWCACHE"), 
    twiddle_h_rsc_0_10_AWLOCK("twiddle_h_rsc_0_10_AWLOCK"), 
    twiddle_h_rsc_0_10_AWBURST("twiddle_h_rsc_0_10_AWBURST"), 
    twiddle_h_rsc_0_10_AWSIZE("twiddle_h_rsc_0_10_AWSIZE"), 
    twiddle_h_rsc_0_10_AWLEN("twiddle_h_rsc_0_10_AWLEN"), 
    twiddle_h_rsc_0_10_AWADDR("twiddle_h_rsc_0_10_AWADDR"), 
    twiddle_h_rsc_0_10_AWID("twiddle_h_rsc_0_10_AWID"), 
    twiddle_h_rsc_triosy_0_10_lz("twiddle_h_rsc_triosy_0_10_lz"), 
    twiddle_h_rsc_0_11_s_tdone("twiddle_h_rsc_0_11_s_tdone"), 
    twiddle_h_rsc_0_11_tr_write_done("twiddle_h_rsc_0_11_tr_write_done"), 
    twiddle_h_rsc_0_11_RREADY("twiddle_h_rsc_0_11_RREADY"), 
    twiddle_h_rsc_0_11_RVALID("twiddle_h_rsc_0_11_RVALID"), 
    twiddle_h_rsc_0_11_RUSER("twiddle_h_rsc_0_11_RUSER"), 
    twiddle_h_rsc_0_11_RLAST("twiddle_h_rsc_0_11_RLAST"), 
    twiddle_h_rsc_0_11_RRESP("twiddle_h_rsc_0_11_RRESP"), 
    twiddle_h_rsc_0_11_RDATA("twiddle_h_rsc_0_11_RDATA"), 
    twiddle_h_rsc_0_11_RID("twiddle_h_rsc_0_11_RID"), 
    twiddle_h_rsc_0_11_ARREADY("twiddle_h_rsc_0_11_ARREADY"), 
    twiddle_h_rsc_0_11_ARVALID("twiddle_h_rsc_0_11_ARVALID"), 
    twiddle_h_rsc_0_11_ARUSER("twiddle_h_rsc_0_11_ARUSER"), 
    twiddle_h_rsc_0_11_ARREGION("twiddle_h_rsc_0_11_ARREGION"), 
    twiddle_h_rsc_0_11_ARQOS("twiddle_h_rsc_0_11_ARQOS"), 
    twiddle_h_rsc_0_11_ARPROT("twiddle_h_rsc_0_11_ARPROT"), 
    twiddle_h_rsc_0_11_ARCACHE("twiddle_h_rsc_0_11_ARCACHE"), 
    twiddle_h_rsc_0_11_ARLOCK("twiddle_h_rsc_0_11_ARLOCK"), 
    twiddle_h_rsc_0_11_ARBURST("twiddle_h_rsc_0_11_ARBURST"), 
    twiddle_h_rsc_0_11_ARSIZE("twiddle_h_rsc_0_11_ARSIZE"), 
    twiddle_h_rsc_0_11_ARLEN("twiddle_h_rsc_0_11_ARLEN"), 
    twiddle_h_rsc_0_11_ARADDR("twiddle_h_rsc_0_11_ARADDR"), 
    twiddle_h_rsc_0_11_ARID("twiddle_h_rsc_0_11_ARID"), 
    twiddle_h_rsc_0_11_BREADY("twiddle_h_rsc_0_11_BREADY"), 
    twiddle_h_rsc_0_11_BVALID("twiddle_h_rsc_0_11_BVALID"), 
    twiddle_h_rsc_0_11_BUSER("twiddle_h_rsc_0_11_BUSER"), 
    twiddle_h_rsc_0_11_BRESP("twiddle_h_rsc_0_11_BRESP"), 
    twiddle_h_rsc_0_11_BID("twiddle_h_rsc_0_11_BID"), 
    twiddle_h_rsc_0_11_WREADY("twiddle_h_rsc_0_11_WREADY"), 
    twiddle_h_rsc_0_11_WVALID("twiddle_h_rsc_0_11_WVALID"), 
    twiddle_h_rsc_0_11_WUSER("twiddle_h_rsc_0_11_WUSER"), 
    twiddle_h_rsc_0_11_WLAST("twiddle_h_rsc_0_11_WLAST"), 
    twiddle_h_rsc_0_11_WSTRB("twiddle_h_rsc_0_11_WSTRB"), 
    twiddle_h_rsc_0_11_WDATA("twiddle_h_rsc_0_11_WDATA"), 
    twiddle_h_rsc_0_11_AWREADY("twiddle_h_rsc_0_11_AWREADY"), 
    twiddle_h_rsc_0_11_AWVALID("twiddle_h_rsc_0_11_AWVALID"), 
    twiddle_h_rsc_0_11_AWUSER("twiddle_h_rsc_0_11_AWUSER"), 
    twiddle_h_rsc_0_11_AWREGION("twiddle_h_rsc_0_11_AWREGION"), 
    twiddle_h_rsc_0_11_AWQOS("twiddle_h_rsc_0_11_AWQOS"), 
    twiddle_h_rsc_0_11_AWPROT("twiddle_h_rsc_0_11_AWPROT"), 
    twiddle_h_rsc_0_11_AWCACHE("twiddle_h_rsc_0_11_AWCACHE"), 
    twiddle_h_rsc_0_11_AWLOCK("twiddle_h_rsc_0_11_AWLOCK"), 
    twiddle_h_rsc_0_11_AWBURST("twiddle_h_rsc_0_11_AWBURST"), 
    twiddle_h_rsc_0_11_AWSIZE("twiddle_h_rsc_0_11_AWSIZE"), 
    twiddle_h_rsc_0_11_AWLEN("twiddle_h_rsc_0_11_AWLEN"), 
    twiddle_h_rsc_0_11_AWADDR("twiddle_h_rsc_0_11_AWADDR"), 
    twiddle_h_rsc_0_11_AWID("twiddle_h_rsc_0_11_AWID"), 
    twiddle_h_rsc_triosy_0_11_lz("twiddle_h_rsc_triosy_0_11_lz"), 
    twiddle_h_rsc_0_12_s_tdone("twiddle_h_rsc_0_12_s_tdone"), 
    twiddle_h_rsc_0_12_tr_write_done("twiddle_h_rsc_0_12_tr_write_done"), 
    twiddle_h_rsc_0_12_RREADY("twiddle_h_rsc_0_12_RREADY"), 
    twiddle_h_rsc_0_12_RVALID("twiddle_h_rsc_0_12_RVALID"), 
    twiddle_h_rsc_0_12_RUSER("twiddle_h_rsc_0_12_RUSER"), 
    twiddle_h_rsc_0_12_RLAST("twiddle_h_rsc_0_12_RLAST"), 
    twiddle_h_rsc_0_12_RRESP("twiddle_h_rsc_0_12_RRESP"), 
    twiddle_h_rsc_0_12_RDATA("twiddle_h_rsc_0_12_RDATA"), 
    twiddle_h_rsc_0_12_RID("twiddle_h_rsc_0_12_RID"), 
    twiddle_h_rsc_0_12_ARREADY("twiddle_h_rsc_0_12_ARREADY"), 
    twiddle_h_rsc_0_12_ARVALID("twiddle_h_rsc_0_12_ARVALID"), 
    twiddle_h_rsc_0_12_ARUSER("twiddle_h_rsc_0_12_ARUSER"), 
    twiddle_h_rsc_0_12_ARREGION("twiddle_h_rsc_0_12_ARREGION"), 
    twiddle_h_rsc_0_12_ARQOS("twiddle_h_rsc_0_12_ARQOS"), 
    twiddle_h_rsc_0_12_ARPROT("twiddle_h_rsc_0_12_ARPROT"), 
    twiddle_h_rsc_0_12_ARCACHE("twiddle_h_rsc_0_12_ARCACHE"), 
    twiddle_h_rsc_0_12_ARLOCK("twiddle_h_rsc_0_12_ARLOCK"), 
    twiddle_h_rsc_0_12_ARBURST("twiddle_h_rsc_0_12_ARBURST"), 
    twiddle_h_rsc_0_12_ARSIZE("twiddle_h_rsc_0_12_ARSIZE"), 
    twiddle_h_rsc_0_12_ARLEN("twiddle_h_rsc_0_12_ARLEN"), 
    twiddle_h_rsc_0_12_ARADDR("twiddle_h_rsc_0_12_ARADDR"), 
    twiddle_h_rsc_0_12_ARID("twiddle_h_rsc_0_12_ARID"), 
    twiddle_h_rsc_0_12_BREADY("twiddle_h_rsc_0_12_BREADY"), 
    twiddle_h_rsc_0_12_BVALID("twiddle_h_rsc_0_12_BVALID"), 
    twiddle_h_rsc_0_12_BUSER("twiddle_h_rsc_0_12_BUSER"), 
    twiddle_h_rsc_0_12_BRESP("twiddle_h_rsc_0_12_BRESP"), 
    twiddle_h_rsc_0_12_BID("twiddle_h_rsc_0_12_BID"), 
    twiddle_h_rsc_0_12_WREADY("twiddle_h_rsc_0_12_WREADY"), 
    twiddle_h_rsc_0_12_WVALID("twiddle_h_rsc_0_12_WVALID"), 
    twiddle_h_rsc_0_12_WUSER("twiddle_h_rsc_0_12_WUSER"), 
    twiddle_h_rsc_0_12_WLAST("twiddle_h_rsc_0_12_WLAST"), 
    twiddle_h_rsc_0_12_WSTRB("twiddle_h_rsc_0_12_WSTRB"), 
    twiddle_h_rsc_0_12_WDATA("twiddle_h_rsc_0_12_WDATA"), 
    twiddle_h_rsc_0_12_AWREADY("twiddle_h_rsc_0_12_AWREADY"), 
    twiddle_h_rsc_0_12_AWVALID("twiddle_h_rsc_0_12_AWVALID"), 
    twiddle_h_rsc_0_12_AWUSER("twiddle_h_rsc_0_12_AWUSER"), 
    twiddle_h_rsc_0_12_AWREGION("twiddle_h_rsc_0_12_AWREGION"), 
    twiddle_h_rsc_0_12_AWQOS("twiddle_h_rsc_0_12_AWQOS"), 
    twiddle_h_rsc_0_12_AWPROT("twiddle_h_rsc_0_12_AWPROT"), 
    twiddle_h_rsc_0_12_AWCACHE("twiddle_h_rsc_0_12_AWCACHE"), 
    twiddle_h_rsc_0_12_AWLOCK("twiddle_h_rsc_0_12_AWLOCK"), 
    twiddle_h_rsc_0_12_AWBURST("twiddle_h_rsc_0_12_AWBURST"), 
    twiddle_h_rsc_0_12_AWSIZE("twiddle_h_rsc_0_12_AWSIZE"), 
    twiddle_h_rsc_0_12_AWLEN("twiddle_h_rsc_0_12_AWLEN"), 
    twiddle_h_rsc_0_12_AWADDR("twiddle_h_rsc_0_12_AWADDR"), 
    twiddle_h_rsc_0_12_AWID("twiddle_h_rsc_0_12_AWID"), 
    twiddle_h_rsc_triosy_0_12_lz("twiddle_h_rsc_triosy_0_12_lz"), 
    twiddle_h_rsc_0_13_s_tdone("twiddle_h_rsc_0_13_s_tdone"), 
    twiddle_h_rsc_0_13_tr_write_done("twiddle_h_rsc_0_13_tr_write_done"), 
    twiddle_h_rsc_0_13_RREADY("twiddle_h_rsc_0_13_RREADY"), 
    twiddle_h_rsc_0_13_RVALID("twiddle_h_rsc_0_13_RVALID"), 
    twiddle_h_rsc_0_13_RUSER("twiddle_h_rsc_0_13_RUSER"), 
    twiddle_h_rsc_0_13_RLAST("twiddle_h_rsc_0_13_RLAST"), 
    twiddle_h_rsc_0_13_RRESP("twiddle_h_rsc_0_13_RRESP"), 
    twiddle_h_rsc_0_13_RDATA("twiddle_h_rsc_0_13_RDATA"), 
    twiddle_h_rsc_0_13_RID("twiddle_h_rsc_0_13_RID"), 
    twiddle_h_rsc_0_13_ARREADY("twiddle_h_rsc_0_13_ARREADY"), 
    twiddle_h_rsc_0_13_ARVALID("twiddle_h_rsc_0_13_ARVALID"), 
    twiddle_h_rsc_0_13_ARUSER("twiddle_h_rsc_0_13_ARUSER"), 
    twiddle_h_rsc_0_13_ARREGION("twiddle_h_rsc_0_13_ARREGION"), 
    twiddle_h_rsc_0_13_ARQOS("twiddle_h_rsc_0_13_ARQOS"), 
    twiddle_h_rsc_0_13_ARPROT("twiddle_h_rsc_0_13_ARPROT"), 
    twiddle_h_rsc_0_13_ARCACHE("twiddle_h_rsc_0_13_ARCACHE"), 
    twiddle_h_rsc_0_13_ARLOCK("twiddle_h_rsc_0_13_ARLOCK"), 
    twiddle_h_rsc_0_13_ARBURST("twiddle_h_rsc_0_13_ARBURST"), 
    twiddle_h_rsc_0_13_ARSIZE("twiddle_h_rsc_0_13_ARSIZE"), 
    twiddle_h_rsc_0_13_ARLEN("twiddle_h_rsc_0_13_ARLEN"), 
    twiddle_h_rsc_0_13_ARADDR("twiddle_h_rsc_0_13_ARADDR"), 
    twiddle_h_rsc_0_13_ARID("twiddle_h_rsc_0_13_ARID"), 
    twiddle_h_rsc_0_13_BREADY("twiddle_h_rsc_0_13_BREADY"), 
    twiddle_h_rsc_0_13_BVALID("twiddle_h_rsc_0_13_BVALID"), 
    twiddle_h_rsc_0_13_BUSER("twiddle_h_rsc_0_13_BUSER"), 
    twiddle_h_rsc_0_13_BRESP("twiddle_h_rsc_0_13_BRESP"), 
    twiddle_h_rsc_0_13_BID("twiddle_h_rsc_0_13_BID"), 
    twiddle_h_rsc_0_13_WREADY("twiddle_h_rsc_0_13_WREADY"), 
    twiddle_h_rsc_0_13_WVALID("twiddle_h_rsc_0_13_WVALID"), 
    twiddle_h_rsc_0_13_WUSER("twiddle_h_rsc_0_13_WUSER"), 
    twiddle_h_rsc_0_13_WLAST("twiddle_h_rsc_0_13_WLAST"), 
    twiddle_h_rsc_0_13_WSTRB("twiddle_h_rsc_0_13_WSTRB"), 
    twiddle_h_rsc_0_13_WDATA("twiddle_h_rsc_0_13_WDATA"), 
    twiddle_h_rsc_0_13_AWREADY("twiddle_h_rsc_0_13_AWREADY"), 
    twiddle_h_rsc_0_13_AWVALID("twiddle_h_rsc_0_13_AWVALID"), 
    twiddle_h_rsc_0_13_AWUSER("twiddle_h_rsc_0_13_AWUSER"), 
    twiddle_h_rsc_0_13_AWREGION("twiddle_h_rsc_0_13_AWREGION"), 
    twiddle_h_rsc_0_13_AWQOS("twiddle_h_rsc_0_13_AWQOS"), 
    twiddle_h_rsc_0_13_AWPROT("twiddle_h_rsc_0_13_AWPROT"), 
    twiddle_h_rsc_0_13_AWCACHE("twiddle_h_rsc_0_13_AWCACHE"), 
    twiddle_h_rsc_0_13_AWLOCK("twiddle_h_rsc_0_13_AWLOCK"), 
    twiddle_h_rsc_0_13_AWBURST("twiddle_h_rsc_0_13_AWBURST"), 
    twiddle_h_rsc_0_13_AWSIZE("twiddle_h_rsc_0_13_AWSIZE"), 
    twiddle_h_rsc_0_13_AWLEN("twiddle_h_rsc_0_13_AWLEN"), 
    twiddle_h_rsc_0_13_AWADDR("twiddle_h_rsc_0_13_AWADDR"), 
    twiddle_h_rsc_0_13_AWID("twiddle_h_rsc_0_13_AWID"), 
    twiddle_h_rsc_triosy_0_13_lz("twiddle_h_rsc_triosy_0_13_lz"), 
    twiddle_h_rsc_0_14_s_tdone("twiddle_h_rsc_0_14_s_tdone"), 
    twiddle_h_rsc_0_14_tr_write_done("twiddle_h_rsc_0_14_tr_write_done"), 
    twiddle_h_rsc_0_14_RREADY("twiddle_h_rsc_0_14_RREADY"), 
    twiddle_h_rsc_0_14_RVALID("twiddle_h_rsc_0_14_RVALID"), 
    twiddle_h_rsc_0_14_RUSER("twiddle_h_rsc_0_14_RUSER"), 
    twiddle_h_rsc_0_14_RLAST("twiddle_h_rsc_0_14_RLAST"), 
    twiddle_h_rsc_0_14_RRESP("twiddle_h_rsc_0_14_RRESP"), 
    twiddle_h_rsc_0_14_RDATA("twiddle_h_rsc_0_14_RDATA"), 
    twiddle_h_rsc_0_14_RID("twiddle_h_rsc_0_14_RID"), 
    twiddle_h_rsc_0_14_ARREADY("twiddle_h_rsc_0_14_ARREADY"), 
    twiddle_h_rsc_0_14_ARVALID("twiddle_h_rsc_0_14_ARVALID"), 
    twiddle_h_rsc_0_14_ARUSER("twiddle_h_rsc_0_14_ARUSER"), 
    twiddle_h_rsc_0_14_ARREGION("twiddle_h_rsc_0_14_ARREGION"), 
    twiddle_h_rsc_0_14_ARQOS("twiddle_h_rsc_0_14_ARQOS"), 
    twiddle_h_rsc_0_14_ARPROT("twiddle_h_rsc_0_14_ARPROT"), 
    twiddle_h_rsc_0_14_ARCACHE("twiddle_h_rsc_0_14_ARCACHE"), 
    twiddle_h_rsc_0_14_ARLOCK("twiddle_h_rsc_0_14_ARLOCK"), 
    twiddle_h_rsc_0_14_ARBURST("twiddle_h_rsc_0_14_ARBURST"), 
    twiddle_h_rsc_0_14_ARSIZE("twiddle_h_rsc_0_14_ARSIZE"), 
    twiddle_h_rsc_0_14_ARLEN("twiddle_h_rsc_0_14_ARLEN"), 
    twiddle_h_rsc_0_14_ARADDR("twiddle_h_rsc_0_14_ARADDR"), 
    twiddle_h_rsc_0_14_ARID("twiddle_h_rsc_0_14_ARID"), 
    twiddle_h_rsc_0_14_BREADY("twiddle_h_rsc_0_14_BREADY"), 
    twiddle_h_rsc_0_14_BVALID("twiddle_h_rsc_0_14_BVALID"), 
    twiddle_h_rsc_0_14_BUSER("twiddle_h_rsc_0_14_BUSER"), 
    twiddle_h_rsc_0_14_BRESP("twiddle_h_rsc_0_14_BRESP"), 
    twiddle_h_rsc_0_14_BID("twiddle_h_rsc_0_14_BID"), 
    twiddle_h_rsc_0_14_WREADY("twiddle_h_rsc_0_14_WREADY"), 
    twiddle_h_rsc_0_14_WVALID("twiddle_h_rsc_0_14_WVALID"), 
    twiddle_h_rsc_0_14_WUSER("twiddle_h_rsc_0_14_WUSER"), 
    twiddle_h_rsc_0_14_WLAST("twiddle_h_rsc_0_14_WLAST"), 
    twiddle_h_rsc_0_14_WSTRB("twiddle_h_rsc_0_14_WSTRB"), 
    twiddle_h_rsc_0_14_WDATA("twiddle_h_rsc_0_14_WDATA"), 
    twiddle_h_rsc_0_14_AWREADY("twiddle_h_rsc_0_14_AWREADY"), 
    twiddle_h_rsc_0_14_AWVALID("twiddle_h_rsc_0_14_AWVALID"), 
    twiddle_h_rsc_0_14_AWUSER("twiddle_h_rsc_0_14_AWUSER"), 
    twiddle_h_rsc_0_14_AWREGION("twiddle_h_rsc_0_14_AWREGION"), 
    twiddle_h_rsc_0_14_AWQOS("twiddle_h_rsc_0_14_AWQOS"), 
    twiddle_h_rsc_0_14_AWPROT("twiddle_h_rsc_0_14_AWPROT"), 
    twiddle_h_rsc_0_14_AWCACHE("twiddle_h_rsc_0_14_AWCACHE"), 
    twiddle_h_rsc_0_14_AWLOCK("twiddle_h_rsc_0_14_AWLOCK"), 
    twiddle_h_rsc_0_14_AWBURST("twiddle_h_rsc_0_14_AWBURST"), 
    twiddle_h_rsc_0_14_AWSIZE("twiddle_h_rsc_0_14_AWSIZE"), 
    twiddle_h_rsc_0_14_AWLEN("twiddle_h_rsc_0_14_AWLEN"), 
    twiddle_h_rsc_0_14_AWADDR("twiddle_h_rsc_0_14_AWADDR"), 
    twiddle_h_rsc_0_14_AWID("twiddle_h_rsc_0_14_AWID"), 
    twiddle_h_rsc_triosy_0_14_lz("twiddle_h_rsc_triosy_0_14_lz"), 
    twiddle_h_rsc_0_15_s_tdone("twiddle_h_rsc_0_15_s_tdone"), 
    twiddle_h_rsc_0_15_tr_write_done("twiddle_h_rsc_0_15_tr_write_done"), 
    twiddle_h_rsc_0_15_RREADY("twiddle_h_rsc_0_15_RREADY"), 
    twiddle_h_rsc_0_15_RVALID("twiddle_h_rsc_0_15_RVALID"), 
    twiddle_h_rsc_0_15_RUSER("twiddle_h_rsc_0_15_RUSER"), 
    twiddle_h_rsc_0_15_RLAST("twiddle_h_rsc_0_15_RLAST"), 
    twiddle_h_rsc_0_15_RRESP("twiddle_h_rsc_0_15_RRESP"), 
    twiddle_h_rsc_0_15_RDATA("twiddle_h_rsc_0_15_RDATA"), 
    twiddle_h_rsc_0_15_RID("twiddle_h_rsc_0_15_RID"), 
    twiddle_h_rsc_0_15_ARREADY("twiddle_h_rsc_0_15_ARREADY"), 
    twiddle_h_rsc_0_15_ARVALID("twiddle_h_rsc_0_15_ARVALID"), 
    twiddle_h_rsc_0_15_ARUSER("twiddle_h_rsc_0_15_ARUSER"), 
    twiddle_h_rsc_0_15_ARREGION("twiddle_h_rsc_0_15_ARREGION"), 
    twiddle_h_rsc_0_15_ARQOS("twiddle_h_rsc_0_15_ARQOS"), 
    twiddle_h_rsc_0_15_ARPROT("twiddle_h_rsc_0_15_ARPROT"), 
    twiddle_h_rsc_0_15_ARCACHE("twiddle_h_rsc_0_15_ARCACHE"), 
    twiddle_h_rsc_0_15_ARLOCK("twiddle_h_rsc_0_15_ARLOCK"), 
    twiddle_h_rsc_0_15_ARBURST("twiddle_h_rsc_0_15_ARBURST"), 
    twiddle_h_rsc_0_15_ARSIZE("twiddle_h_rsc_0_15_ARSIZE"), 
    twiddle_h_rsc_0_15_ARLEN("twiddle_h_rsc_0_15_ARLEN"), 
    twiddle_h_rsc_0_15_ARADDR("twiddle_h_rsc_0_15_ARADDR"), 
    twiddle_h_rsc_0_15_ARID("twiddle_h_rsc_0_15_ARID"), 
    twiddle_h_rsc_0_15_BREADY("twiddle_h_rsc_0_15_BREADY"), 
    twiddle_h_rsc_0_15_BVALID("twiddle_h_rsc_0_15_BVALID"), 
    twiddle_h_rsc_0_15_BUSER("twiddle_h_rsc_0_15_BUSER"), 
    twiddle_h_rsc_0_15_BRESP("twiddle_h_rsc_0_15_BRESP"), 
    twiddle_h_rsc_0_15_BID("twiddle_h_rsc_0_15_BID"), 
    twiddle_h_rsc_0_15_WREADY("twiddle_h_rsc_0_15_WREADY"), 
    twiddle_h_rsc_0_15_WVALID("twiddle_h_rsc_0_15_WVALID"), 
    twiddle_h_rsc_0_15_WUSER("twiddle_h_rsc_0_15_WUSER"), 
    twiddle_h_rsc_0_15_WLAST("twiddle_h_rsc_0_15_WLAST"), 
    twiddle_h_rsc_0_15_WSTRB("twiddle_h_rsc_0_15_WSTRB"), 
    twiddle_h_rsc_0_15_WDATA("twiddle_h_rsc_0_15_WDATA"), 
    twiddle_h_rsc_0_15_AWREADY("twiddle_h_rsc_0_15_AWREADY"), 
    twiddle_h_rsc_0_15_AWVALID("twiddle_h_rsc_0_15_AWVALID"), 
    twiddle_h_rsc_0_15_AWUSER("twiddle_h_rsc_0_15_AWUSER"), 
    twiddle_h_rsc_0_15_AWREGION("twiddle_h_rsc_0_15_AWREGION"), 
    twiddle_h_rsc_0_15_AWQOS("twiddle_h_rsc_0_15_AWQOS"), 
    twiddle_h_rsc_0_15_AWPROT("twiddle_h_rsc_0_15_AWPROT"), 
    twiddle_h_rsc_0_15_AWCACHE("twiddle_h_rsc_0_15_AWCACHE"), 
    twiddle_h_rsc_0_15_AWLOCK("twiddle_h_rsc_0_15_AWLOCK"), 
    twiddle_h_rsc_0_15_AWBURST("twiddle_h_rsc_0_15_AWBURST"), 
    twiddle_h_rsc_0_15_AWSIZE("twiddle_h_rsc_0_15_AWSIZE"), 
    twiddle_h_rsc_0_15_AWLEN("twiddle_h_rsc_0_15_AWLEN"), 
    twiddle_h_rsc_0_15_AWADDR("twiddle_h_rsc_0_15_AWADDR"), 
    twiddle_h_rsc_0_15_AWID("twiddle_h_rsc_0_15_AWID"), 
    twiddle_h_rsc_triosy_0_15_lz("twiddle_h_rsc_triosy_0_15_lz")
  {
    elaborate_foreign_module(hdl_name);
  }

  ~ccs_DUT_wrapper() {}
};
#endif

#endif

#ifdef CCS_SYSC
} // end namespace HDL
#endif
#endif


