\input{../include/settings}

\title{VHDL моделирование углубленно}
\date{}

\begin{document}
\include{03_doc}

\end{document}
