 2 
一、中文摘要 
可調整編碼率之錯誤更正碼是高效率通訊系
統中不可或缺的關鍵驅動技術。近年來，低密度
奇偶校驗編碼因為它的編碼增益逼近謝農極限和
易於硬體實作的解碼演算法而受到產學界極大關
注。多重元件碼低密度奇偶校驗編碼系統已被許
多下世代通訊系統所採用，如 IEEE 802.11n、IEEE 
802.16e 等。本計劃的目的為非均衡低密度奇偶
校驗碼之多重元件碼編碼器，解碼器硬體架構設
計與實作。在編碼器方面，本計劃提出了針對 IEEE 
802.11n 與 802.16e 標準的編碼器架構。此演算
法利用預測與更正同位檢查位元來分離編碼過程
的資料相依性。與其他文獻相較，此編碼器可達
到更高的平行處理與硬體利用率。在解碼器方
面，本計劃提出一嶄新的解碼器運算數目降低之
方法，以減少其非必要的能量損耗。此方法結合
了動態解碼器中止機制與運算節點暫停機制。並
針對不同 LDPC 編碼提出支援適度編碼長度且有
靈活彈性的 cell-based LDPC 解碼器。此解碼器支
援不同的矩陣偏移量，子矩陣大小，編碼率與編
碼長度。我們同時針對 LDPC 解碼演算法提出了
有效率的提早中止機制，以期更加降低解碼器功
率消耗。本計劃在設計多重碼的 LDPC 碼同時考
慮了編碼效能與解碼器硬體複雜度，所提出的編
碼效能比 quasi-cyclic 碼更好且去除了 error 
floor。並且透過改變編碼參數，解碼平行度與碼
長均可調整。 
 
英文摘要 
Error control coding with flexible code rates is 
a key driving technology for efficient 
communication systems. In recent years, 
low-density parity-check (LDPC) codes have 
attracted great attention from industry and academia 
due to their near-Shannon coding performance and 
hardware-implementation friendly decoding 
algorithm. Multi-component-code LDPC codes have 
been adopted by a number of next generation 
communication standards, such as IEEE 802.11n, 
IEEE 802.16e and so on. This project first focused 
on architecture design and implementation of 
multi-component-code encoder and decoder for 
irregular LDPC codes. On the encoder side, we 
proposed novel encoder architectures for IEEE 
802.11n and 802.16e standards. The proposed 
encoding algorithm using parity bit prediction and 
correction to break the data dependency during the 
encoding process. Compared with previous works, 
this encoder can achieve higher- level parallelism 
and better hardware resource utilization. On the 
decoder side, we proposed a novel method to reduce 
decoding operations and thus save unnecessary 
energy consumption. This algorithm combines a 
dynamic decoder terminating mechanism and a node 
operation deactivating mechanism. This project also 
proposed flexible cell-based decoder architecture 
supporting various types of moderate- length LDPC 
codes. The proposed decoder supports various 
submatrix offsets, submatrix size, code rates, and 
code lengths. We also presented an efficient early 
termination method for LDPC decoding to further 
reduce the power consumption of the decoder. 
Finally, this project designed multi-component-code 
LDPC codes with the consideration of both coding 
performance and decoder hardware complexity. The 
proposed class of codes has better coding 
performance than quasi-cyclic codes and eliminates 
the error floor effect. For the proposed codes, 
decoding parallelism and code length can be 
adjusted by changing the code construction 
parameters. 
關鍵詞 
前饋式錯誤更正，多編碼率低密度奇偶校驗編
碼，多重元件碼，編碼器實作，低功率解碼器實
作 
 
二、研究目的 
在現今高速通訊系統中，多重碼率的錯誤更
 4 
1.1 1.2 1.3 1.4 1.5 1.6 1.7
10
-7
10
-6
10
-5
10
-4
10
-3
10
-2
10
-1
 
 
B
E
R
E
b
/N
0
 (dB)
 QC(10080)
 Random(10080)
 H-QC(10080)
 QC(20160)
 Random(20160)
 H-QC(20160)
 QC(40320)
 Random(40320)
 H-QC(40320)
 
圖一 所提出之編碼(H-QC)與傳統編碼(QC)之更正效能比較 
 
圖二 所提出編碼的部份平行解碼器架構 (灰色方塊為與 QC碼解碼器相
異的部份) 
而相容於通訊標準的解碼器開發方面，一般來
說，擁有愈大矩陣的 LDPC 碼會有較好的位元錯
誤率表現，然而隨著矩陣大小增加，複雜度和功
率消耗量會有幅增加，目前的移動式裝置如手機
皆使用電池為其供電來源，因此功率消耗在LDPC
解碼器的設計中扮演一個非常重要角色。研究一
個低功率消耗的 LDPC 解碼演算法是相當重要
的。在數位 CMOS 電路中，切換行為(Switching 
Activity)佔絕大部份的功率消耗，而其又與切換的
機率，負載電容值，電壓平方以及頻率成正比。
我們的方法即是分析 LDPC 解碼演算法中的計算
複雜度，找出可以大量減少運算數目卻又保持相
同的位元錯誤率表現的方式。 
首先，計算複雜度為功能單元複雜度，活動
之功能單元數目及解碼所須迴圈數目之乘積，我
們設計一套將這三個影響複雜度的因素都能同時
減少的演算法來將所需運算數目最佳化，並且加
入低硬體複雜度的喚醒機制來達到維持良好位元
錯誤率的表現，如此來達到減少功率消耗的目的。 
在使用 AWGN 通道，BPSK 調變與最大遞迴
解碼次數為 30 次，由程式模擬結果得知，如表
一，相較於其他方法，所提出之 H-LS-SMSA 可
以大幅減低運算次數，且較低的臨界值與較短的
更新週期甚至可以減低更多的運算次數。需要注
意的是不可以選擇太低的臨界值以避免收斂至錯
誤的結果。H-LS-SMSA 相較於使用垂直階層 Lazy 
scheduling(V-LS-SPA)，H-LS-SMSA 可以減少記憶
體需求與記憶體存取次數。基於 SPA 為 SMSA 1.5
倍複雜度下，H-LS-SMSA 運算複雜度可以大幅低
於使用 SPA 的 lazy scheduling。 
 
表一 相較於使用 SPA 的垂直階層 Lazy Scheduling運算次數比較 
SNR 
(dB) 
SMSA 
(K Ops) 
V-LS-SPA 
(K Ops) 
Reduced 
(%) 
H-LS-SMSA 
(K Ops) 
Reduced 
(%) 
1 7118240 6846462 3.82 6469527 9.11 
3 1095479 809479 26.11 749342 31.59 
5 606472 484509 20.11 351121 42.11 
7 357037 438054 -22.69 179444 49.74 
9 291460 436446 -49.74 120936 58.51 
11 102610 152778 -48.89 39123 61.87 
13 2247 4815 -114.28 843 62.48 
而相容於通訊標準的編碼器開發上，針對
802.11n 與 802.16e 標準所給定的矩陣，我們可觀
察出共有的矩陣特性。並根據其特殊的結構，利
用矩陣運算的推導，得到一個新的編碼演算法，
利用預測以及更正的技巧，在編碼的過程中可以
有效的分離同位檢查位元彼此間的資料相依性，
達到更有效率的編碼過程。 
在硬體架構實作方面，本研究為了能夠更有
效的降低成本完成編碼器，減少桶狀位移器的數
量，以多工器來選擇適當的資料運算，可以有效
的減少桶狀位移器的閒置。此外在唯獨記憶體內
只儲存矩陣中非零的子矩陣位移，此方法相對於
其他文獻更能減少記憶體地成本。所提出之硬體
架構如圖三所示。 
 
 6 
 
(a) 
 
(b) 
 
(c) 
圖六 解碼運算數降低技術之效能(使用 IEEE 802.16e 中碼長 2304 的
Rate-1/2 編碼)：(a)位元錯誤率、(b)平均解碼迴圈數、(c)平均解碼運算數。 
 
 
圖七 採用降低解碼運算數技術之解碼器運作流程 
 
在針對不同 LDPC 編碼與功率消耗的測量部
分，設計一具靈活彈性的 cell-based 解碼器。此解
碼器除了提供多種參數可調整置於適合不同晶片
面積大小外，亦提供動態組態記體體的修改。藉
由組態記憶體支援不同的 QC-LDPC 編碼方式，
其中包含不同的矩陣偏移量，子矩陣大小，不同
的編碼率與編碼長度。 
在記憶體大小許可的情況下，此解碼器亦可
以同時支援所有 IEEE 802.16e 和 IEEE 802.11n 解
碼需求。解碼器中適用於不同解碼演算法的功能
單元將整合於此解碼器中。解碼器亦允許藉由動
態修改組態記憶體，使得解碼器採用不同的功能
單元以不同的解碼演算法進行解碼。 
在進行完整的組態測試後，此解碼器將實現
於可程式規劃的 FPGA 與 cell-based ASIC 上，並
進行功率消耗測試與解碼收斂速度的評估。 
C. 低複雜度的提早中止機制 
令 M N 的矩陣 H 為 LDPC 碼 C 的同位檢查
矩陣。 在第 i 個迴圈之後，解碼器的輸出為 ci，
如果 syndrome s = ciHT  = 0，則 ci 為合法的
codeword。因此標準解碼器藉由檢查 s 是否為全
零的向量來決定要停止解碼或繼續解碼直到預設
的最大迴圈數到了為止。在 Shin et al. [14]的方法
中，偵測無法解碼區塊是根據解碼過程中未滿足
的同位檢查限制數目。但在每個迴圈中統計數百
到數千個位元數需要很高的硬體成本。我們的方
 8 
然減少可觀的迴圈數，只有些許的 BLER 減損。
將 Case (C)與[14]相較，相同 BLER 效能下我們可
節省更多迴圈數(在 SNR  1 dB 時多省下 5.8%至
9.2%的迴圈數)。 
0
10
20
30
40
50
60
0 0.25 0.5 0.75 1 1.25 1.5 1.75 2 2.25 2.5
Eb/N0 (dB)
A
v
e
ra
g
e
 N
u
m
b
e
r 
o
f 
It
e
ra
ti
o
n
s
Iter, BP algorithm
Iter, BP algorithm with proposed early termination (A1)
Iter, BP algorithm with proposed early termination (A2)
Iter, BP algorithm with proposed early termination (A3)
Iter, BP algorithm with early termination in [4]
 
(a) 
1.E-05
1.E-04
1.E-03
1.E-02
1.E-01
1.E+00
0 0.25 0.5 0.75 1 1.25 1.5 1.75 2 2.25 2.5
Eb/N0 (dB)
B
L
E
R
BLER, BP algorithm
BLER, BP algorithm with proposed early termination (A1)
BLER, BP algorithm with proposed early termination (A2)
BLER, BP algorithm with proposed early termination (A3)
BLER, BP algorithm with early termination in [4]
                                                             
(b) 
圖九 模擬結果比較：(a)平均所需解碼迴圈數，(b) 區塊錯誤率 
 
D. 提高更錯能力之節點處理器演算法 
(a) 基於門檻(Threadshold)可靠度增強演算法 
在文獻 [8]，如果 bit node 的 APP 大於或等
於 門 檻 ， 則 他 們 是 可 靠 的 。 而 我 們 使 用
bit-to-check(BTC)以判定此 bit node 是否是可靠
的。如圖十(a)所示，當某個 check node 相鄰的 bit 
node 都是可靠的，我們就將唯一不可靠的 bit node
提高其 check-to-bit(CTV)到 α∙EV。 
(b) 基於距離(Distance)可靠度增強演算法 
如圖十(b)所示，一旦 min_2nd 和 min_1st 的
距離大於或等於 TV，擁有最小 BTC 的 bit node，
其從 check node 接收來的 CTB 就會被增強到
α∙EV。 
≥TV≥TV≥TV<TV
If 
(min_2nd - min_1st) ≥ 
TV,
enhanced to α∙EV
If (min_1st
 
 < TV) && 
(min_2nd ≥ TV),
enhanced to α∙EV
...
(a) Threshold-based belief enhancement algorithm
(b) Distance-based belief enhancement algorithm
min_2ndmin_1st
 
...
 
圖十  可靠度增強演算法 
(c) 更錯效能分析 
在[2]和[8]，他們考慮到，當 ldpc 解碼經過幾
個迭代後，大量的點都收斂了。如果我們能總是
正確地增強可靠度，其效能可以得到改善。但是，
100%正確的增強可靠度很難實現。因此，錯誤率
可能惡化。[2]增強了穩定 bit node 的可靠度，所
以這種方法減少了平均迭代次數，但卻犧牲編碼
增益。 [3]認為更新 bit node 的 a posteriori 
probability(APP)時，該 bit node 的收斂方向可被添
加。當最大迭代數量的固定在一個的合理數量
時，他們提出的方法優於標準的 SMS 效能。為加
快解碼，我們提出的解碼器可以減少最大迭代次
數，且同時保持優秀的更錯能力。圖十一顯示，
當[3]的最大迭代為 21 時，bit error rate(BER)和
block error rate(BLER)曲線與最大迭代次數為 30
的 SMS 非常相近。此外，當最大迭代數為 21，
 10 
表七 動態組態規劃的記憶體需求 
  Compressed Data Memory Configuration Memory 
Bit Info. 
Memory 
Check Info. 
Memory 
Sign Info. 
Memory 
Shift Value 
Memory 
Row Degree 
Memory 
Column Index 
Memory 
Word length  8 15 1 7 5 12 
Depth  2,304 1,152 8,448 88 12 88 
Size  18,432 17,280 8,448 616 60 1,056 
Area 
(TSMC .18um) 
0.200mm
2
 0.224mm
2
 0.134mm
2
 0.037mm
2
 0.028mm
2
 0.057mm
2
 
Percentage 
40.16% 37.65% 18.41% 1.34% 0.13% 2.30% 
96.23% 3.77% 
Total 45,892 bits 
 
E. 通用型非規則類迴旋低密度奇偶校驗碼
(Irregular QC-LDPC)解碼器 
a) 記憶體壓縮 
由於解碼器採用 min-sum 演算法為基礎的節
點處理器，解碼過程中的資訊可以被大幅壓縮。
記憶體壓縮是藉由僅存放最小數值(First min)，第
二小數值 (Second min)與最小值所在位置 (min 
index)取代存放多個數值來進行壓縮。由於解碼器
動態支援數種非規則低密度奇偶碼解碼，解碼器
將 解 碼中 需要 存 放的 檢查 節 點資 訊 (Check 
Information)的數值大小與正負號分開存放。因此
記憶體壓縮可以在列度數(Row degree) 不超過上
限值的情況下對數值量 (Magnitude) 的部份進行
壓縮。而檢查節點資訊的正負號 (Sign) 資訊則是
依序存放。 
表六列出記憶體壓縮技術使用於 IEEE 802.16e
時，在不同編碼率記憶體壓縮技術可以減低的資
料量。其中記憶體使用量在編碼率 1/2 時，可減
少 52.63%的記憶體使用量。在更高的編碼率 5/6
時，減少了高達 85％的使用量。 
b) 動態組態規劃 
在 分 析 非 正 規類 迴 旋 低密 度 奇 偶校 驗
(Irregular QC-LDPC)矩陣與解碼器解碼過程，奇偶
校驗矩陣(Parity-check matrix)可以分割為區塊列
數 (Block row)， Zf 子矩陣大小 (Zf sub matrix 
size)，偏移數值矩陣(Shift value matrix)，Row 
degree 矩陣 (Row degree matrix)與行引索矩陣
(Column Index matrix)等資訊。 
控制單元(Control Unit)利用 Eq.(6) 產生存取
位元資訊記憶體 (Bit information memory) 記憶
體位址 L。其中 SV 代表偏移數值，CI 代表行索
引，而 Zf 代表子矩陣大小。  
  ZfcntSVCIL  %    (6) 
Eq. (1)可利用 mod Zf 計數器完成。行索引矩陣
存放的資料為 Column_Index × Zf 而非單純的
Column_Index，避免解碼器需要使用乘法器來計
算記憶體位址。 
表七列出解碼器支援 IEEE 802.11n， IEEE 
802.16e 動態組態規劃的記憶體需求。其中組態記
憶體僅佔用解碼器記憶體 3.77%。 
c) 低成本複合解碼停止機制 
本研究提出適合於部份平行解碼分層(layered 
decoding)解碼停止機制，且提出的解碼停止機制
亦適合使用在非正規低密度奇偶校驗碼。 
在解碼的過程中，解碼器循序計算每一列是否
滿足同位檢查並持續監測解碼器位元資訊的正負
號是否有變化。當解碼器偵測到正負號有變化
時，會重設同位檢查符合的列術使得已經滿足同
位檢查的計數無效。解碼器此設計是為了避免錯
表六 壓縮技術可減低的資料量 
Unit: Zf messages 
Code Rates 
1/2 2/3a 2/3b 3/4a 3/4b 5/6 
Conventional 76 80 81 85 88 80 
Compressed 36 24 24 18 18 12 
Reduction 52.63% 70.00% 70.37% 78.82% 79.55% 85.00% 
Note : The LDPC codes for IEEE 802.16e standard are used for memory  reduction calculation. The Zf 
represents the sub-matrix /the expansion factor. 
 12 
Architecture and Application for WiMAX LDPC Decoders‟, IEEE Trans. 
Circuits Syst. II-Express Briefs, Mar. 2009, vol.56, no.3, pp. 215-219 
[10] Chen, Zhixiang; Zhao, Xiongxin; Peng, Xiao; Zhou, Dajiang; Goto, 
Satoshi; , "An early stopping criterion for decoding LDPC codes in WiMAX 
and WiFi standards," Circuits and Systems (ISCAS), Proceedings of 2010 
IEEE International Symposium on , vol., no., pp.473-476, May 30 2010-June 2 
2010 
[11] R. G. Gallager, “Low-density parity-check codes,” IRE Transactions on 
Information Theory, vol. 8, pp.21-28, Jan. 1962.  
[12] IEEE Std 802.16e-2005: „IEEE standard for local and metropolitan area 
networks Part 16: Air Interface for Fixed and Mobile Broadband Wireless 
Access Systems‟, Feb. 2006.  
[13] D. J. C. MacKay and R. M. Neal, “Near Shannon limit performance of 
low density parity check codes,” Electronics Letters, vol. 32, p. 1645, 1996.  
[14] D. Shin, K. Heo, S. Oh, and J. Ha, “A stopping criterion for low-density 
parity-check codes,” in Proc. IEEE 65th Vehicular Technology Conference 
(VTC2007-Spring), pp.1529-1533, April 2007.  
[15] Y.-H. Chen, Y.-J. Chen, X.-Y. Shih, and A.-Y. Wu, “A channel-adaptive 
early termination strategy for LDPC decoders,”in Proc. IEEE Workshop on 
Signal Processing Systems (SiPS 2009), pp.226-231, Oct. 2009 
 
六、 計劃發表成果 
本計畫相關研究成果已於國內外重要期刊與
會議上發表 14 篇論文，其中 1 篇論文發表於
Electronics Letters 期刊 [P1]，8 篇論文發表於國
際會議(IEEE SOCC、IPS、IEEE ISCAS、IEEE 
APCCAS、 IEEE VTC、 IFIP/IEEE VLSI-SoC、
ECCSC) [P2-P9]，5 篇發表於國內會議 (VLSI 
Design/CAD Symposium) [P10-P14]。本計劃完成
非規則多重碼 LDPC 系統設計與實作之研究，並
深入分析其在各種通訊應用與傳輸環境下的效
能，達成預期之計劃成果與目的。 
Published Journal Papers 
[P1] Chia-Yu Lin and Mong-Kai Ku, “Early detection of successful decoding 
for dual-diagonal block-based LDPC codes,” Electronics Letters, vol. 44, no. 
23, pp. 1368-1370, Nov. 2008 
Published Conference Proceeding Papers 
[P2] Chun F.Hsu,  Mong-Kai Ku, and Li-Yen Liu, “High Speed Support 
Vector Machine Shot Boundary Detection System Implementation”, in Proc. 
IEEE International SOC conference (SOCC), Belfast, Sep. 2009 
[P3] Li-Yen Liu and Mong-Kai Ku, “Low Complexity Iterative 
Reliability-Based Decoding of Dual-Diagonal LDPC Codes”, in Proc. 
International PhD Student Workshop on SOC (IPS), Aug. 2009 
[P4] Chia-Yu Lin and Mong-Kai Ku, "Node operation reduced decoding for 
LDPC codes," in Proc. IEEE International Symposium on Circuits and Systems 
(ISCAS 2009), pp. 896-899, Taipei, Taiwan, May 2009 
[P5] Chia-Yu Lin, Chih-Chun Wei, and Mong-Kai Ku, "Efficient Encoding for 
Dual-Diagonal Structured LDPC Codes Based on Parity Bit Prediction and 
Correction," in Proc. IEEE Asia Pacific Conference on Circuits and Systems 
(APCCAS 2008), pp.1648-1651, Macao, China, Nov.-Dec. 2008 
[P6] Kuo-Hsing Juan, Mong-Kai Ku, and Yu-min Chang, "A Fast Converging 
High Throughput LDPC Decoder FPGA Implementation", in Proc. IFIP/IEEE 
International Conference on Very Large Scale Integration (VLSI-SoC 2008), 
Rhodes Island, Greece, Oct. 2008. 
[P7] Chih-Yuan Yang and Mong-Kai Ku, "LDPC coded OFDM modulation for 
high spectral efficiency transmission," in Proc. 4th European Conference on 
Circuits and Systems for Communications (ECCSC 2008), pp.280-284, July 
2008 
[P8] Shu-Cheng Chou, Mong-Kai Ku, and Chia-Yu Lin, "Switching Activity 
Reducing Layered Decoding Algorithm for LDPC Codes," in Proc. IEEE 
International Symposium on Circuits and Systems (ISCAS 2008), pp.528-531, 
Seattle, USA, May 2008 
[P9] Chia-Yu Lin, Mong-Kai Ku, and Yi-Hsing Chien, "Long Length LDPC 
Code Construction and the Corresponding Decoder Implementation with 
Adjustable Parallelism," in Proc. IEEE Vehicular Technology Conference 
(VTC Spring 2008), pp.1423-1427, Singapore, May 2008 
Local Conference Proceeding Papers 
[P10] Chia-Yu Lin, Chao-Yuan Yu, and Mong-Kai Ku, “An efficient FPGA 
implementation of IEEE 802.16e LDPC encoder,” in Proc. 20th VLSI 
Design/CAD Symposium, Hua-Lien, Taiwan, Aug. 2009 
[P11] Yi-Ting Liu, Yi-Hsing Chien, and Mong-Kai Ku, “Fast Converging 
LDPC Decoder Based on Informed Dynamic Scheduling”, in Proc. 20th VLSI 
Design/CAD Symposium, Hua-Lien, Taiwan, Aug. 2009 
[P12] Chia-Yu Lin, Chih-Chun Wei, and Mong-Kai Ku, "Parity-Prediction 
Based Encoder for Dual-Diagonal LDPC Codes," in Proc. 19th VLSI 
Design/CAD Symposium, Kenting, Taiwan, Aug. 2008 
[P13] Shu-Cheng Chou, Mong-Kai Ku, Chia-Yu Lin, and Yi-Hsing Chien, 
"Layered LDPC Decoder with Switching Activity Reduction," in Proc. 19th 
VLSI Design/CAD Symposium , Kenting, Taiwan, Aug. 2008 
[P14] Kuo-Hsing Juan, Mong-Kai Ku, and Yu-Min Chang, "Configurable 
Hierarchical Decoder Architectures for H-QC LDPC Codes," in proc. 18th 
VLSI Design/CAD symposium, Hua-Lien, Taiwan, Aug. 2007 
 14 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
本計劃針對非規則多重碼 LDPC 系統提出以下幾項創新研究：1) 多重碼
LDPC 碼結構設計、2) 低雜度之編解碼演算法、3) 低功率消耗之編解碼器設
計與相關技術。我們深入分析這些技術在各種通訊應用與傳輸環境下的效
能，並且最終將之以硬體描述語言實作以進行實際功能驗證與功效分析。 
 
本研究群的相關研究結果已發表 1篇國際期刊論文、8篇國際會議論文、5篇
國內會議論文，另有 2 篇論文已投稿至國際期刊，以及 5 篇論文正準備投稿
國際期刊。在實作與驗證方面，各項研究成果皆已實作於 Xilinx 或 Altera 的
FPGA平台上，並驗證完畢已可應用於通訊系統中，ASIC 的實作流程也已進
入後期階段，預計今年即可進行晶片下線。於人才培育方面，參與本計劃之
研究生均具備通訊系統設計與 LDPC 編解碼演算法之理論知識與實作經驗，
於畢業後或役畢立即投入通訊或 IC 設計相關產業工作。 
 
非規則多重碼 LDPC 系統可提供強大的錯誤更正能力，同時兼具高速、低複
雜度之優點，因應現今智慧型手持行動通訊裝置的蓬勃發展，傳輸頻寬與傳
輸品質的要求更高，非規則多重碼 LDPC 系統將會扮演更重要的角色，而應
用本計劃之技術成果將可大幅縮短其研發速度與成本。 
 
 
 
 
 16 
技術/產品應用範圍 
無線區域網路 
都會無線網路 
手持無線通訊系統 
技術移轉可行性及預期
效益 
解碼器已於 FPGA 平台驗證完畢，目前正在進行 Cell-based 設計流
程。預期在 ASIC 設計完成後，可提供符合 IEEE 802.11n / IEEE 
802.16e 標準之低功耗解碼器。 
     註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
 
 
  
 
power circuit design, nano-electronic circuit, biological neural circuit, transceiver 
circuits, wireless communications and communication architectures. ISCAS is a large 
conference to meet colleagues and share research insights. I look forward to 
participate the next ISCAS held in Brazil 2011. 

其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
已發表 1篇期刊論文，8篇國際會議論文與 5篇國內會議論文，且有 2篇論文已投稿至國
際期刊審稿中。 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
本計劃針對非規則多重碼 LDPC 系統提出以下幾項創新研究：1) 多重碼 LDPC 碼結構設計、
2) 低複雜度之編解碼演算法、3) 低功率消耗之編解碼器設計與相關技術。我們深入分析
這些技術在各種通訊應用與傳輸環境下的效能，並且最終將之以硬體描述語言實作以進行
實際功能驗證與功效分析。 
 
本研究群的相關研究結果已發表 1 篇國際期刊論文、8 篇國際會議論文、5 篇國內會議論
文，另有 2篇論文已投稿至國際期刊，以及 5篇論文正準備投稿國際期刊。在實作與驗證
方面，各項研究成果皆已實作於 Xilinx 或 Altera 的 FPGA 平台上，並驗證完畢已可應用
於通訊系統中，ASIC 的實作流程也已進入後期階段，預計今年即可進行晶片下線。於人才
培育方面，參與本計劃之研究生均具備通訊系統設計與 LDPC 編解碼演算法之理論知識與
實作經驗，於畢業後或役畢立即投入通訊或 IC 設計相關產業工作。 
 
非規則多重碼 LDPC 系統可提供強大的錯誤更正能力，同時兼具高速、低複雜度之優點，
因應現今智慧型手持行動通訊裝置的蓬勃發展，傳輸頻寬與傳輸品質的要求更高，非規則
多重碼 LDPC 系統將會扮演更重要的角色，而應用本計劃之技術成果將可大幅縮短其研發
速度與成本。 
 
