Verilog HDL数字设计与综合-(第二版)-(本科教学版) PDF下载 帕尔尼卡 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712126124
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712126124
<p>书名:Verilog HDL数字设计与综合-(第二版)-(本科教学版)</p><p>作者:帕尔尼卡</p><p>页数:302</p><p>定价:¥49.0</p><p>出版社:电子工业出版社</p><p>出版日期:2015-08-01</p><p>ISBN:9787121261244</p><p><h2>本书特色</h2></p>[<p>
本书从用户的角度全面阐述了verilog hdl语言的重要细节和基本设计方法，并详细介绍了verilog 2001版的主要改进部分。本书重点关注如何应用verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合verilog hdl ieee 1364-2001标准。
                                        </p>]<p><h2>作者简介</h2></p>[<p>Samir Palnitkar目前是美国Jambo Systems公司总裁。Jambo Systems公司是一流的专用集成电路（ASIC）设计和验证服务公司，专门从事高级微处理器、网络和通信芯片的设计服务。Palnitkar先生曾创办一系列小型的高科技公司。</p>]<p><h2>目录</h2></p>
    **部分  verilog基础知识第1章  verilog hdl数字设计综述	21.1  数字电路cad技术的发展历史	21.2  硬件描述语言的出现	21.3  典型设计流程	31.4  硬件描述语言的意义	41.5  verilog hdl的优点	51.6  硬件描述语言的发展趋势	5第2章  层次建模的概念	72.1  设计方法学	72.2  四位脉动进位计数器	82.3  模块	92.4  模块实例	102.5  逻辑仿真的构成	122.6  举例	122.7  小结	152.8  习题	16第3章  基本概念	173.1  词法约定	173.2  数据类型	203.3  系统任务和编译指令	253.4  小结	293.5  习题	30第4章  模块和端口	314.1  模块	314.2  端口	334.3  层次命名	384.4  小结	394.5  习题	39第5章  门级建模	405.1  门的类型	405.2  门延迟	505.3  小结	545.4  习题	55第6章  数据流建模	566.1  连续赋值语句	566.2  延迟	586.3  表达式、操作符和操作数	596.4  操作符类型	606.5  举例	676.6  小结	746.7  习题	74第7章  行为级建模	767.1  结构化过程语句	767.2  过程赋值语句	797.3  时序控制	837.4  条件语句	887.5  多路分支语句	897.6  循环语句	917.7  顺序块和并行块	947.8  生成块	987.9  举例	1037.10小结	1087.11 习题	109第8章  任务和函数	1128.1  任务和函数的区别	1128.2  任务	1138.3  函数	1178.4  小结	1218.5  习题	122第9章  实用建模技术	1239.1  过程连续赋值	1239.2  改写（覆盖）参数	1259.3  条件编译和执行	1279.4  时间尺度	1309.5  常用的系统任务	1319.6  小结	1379.7  习题	138第二部分  verilog高级主题第10章  时序和延迟	14210.1  延迟模型的类型	14210.2  路径延迟建模	14510.3  时序检查	15110.4  延迟反标注	15310.5  小结	15410.6  习题	154第11章  开关级建模	15611.1  开关级建模元件	15611.2  举例	16011.3  小结	16411.4  习题	165第12章  用户自定义原语	16612.1  udp的基础知识	16612.2  表示组合逻辑的udp	16812.3  表示时序逻辑的udp	17312.4  udp表中的缩写符号	17612.5  udp设计指南	17712.6  小结	17812.7  习题	178第13章  编程语言接口	18013.1  pli的使用	18213.2  pli任务的连接和调用	18213.3  内部数据表示	18413.4  pli库子程序	18513.5  小结	19513.6  习题	196第14章  使用verilog hdl进行逻辑综合	19714.1  什么是逻辑综合	19714.2  逻辑综合对数字设计行业的影响	19914.3  verilog hdl综合	20014.4  逻辑综合流程	20414.5  门级网表的验证	21014.6  逻辑综合建模技巧	21214.7  时序电路综合举例	21714.8  小结	22414.9  习题	224第15章  高级验证技术	22615.1  传统的验证流程	22615.2  断言检查	23415.3  形式化验证	23515.4  小结	237第三部分  附    录附录a  强度建模和高级线网类型定义	240附录b  pli子程序清单	243附录c  关键字、系统任务和编译指令	259附录d  形式化语法定义	261附录e  verilog有关问题解答	290附录f  verilog举例	293参考文献	303译者后记	304
