低電壓, 高效能, 及高可靠度之動態電路設計技巧及其應用 
Low-Voltage, High-Performance, and Reliable Dynamic Circuit Design Techniques and 
Applications 
計畫編號：NSC 98－2218－E－194－002－ 
執行期間：98 年 02 月 01 日 至 98 年 10 月 31 日 
主持人：黃崇勛 國立中正大學 電機工程系 助理教授 
 
一、 中文摘要 
本研究計畫提出一個新型且精簡的動
態電路電位保持電路，利用單一動態電路電
位保持電路提供預充電及電路保持的功
能，可以移除原本執行預充電功能的電晶
體，讓整體電路更加精簡。此新型的動態電
路電位保持電路可以應用在多輸入的動態
電路邏輯閘上，提供高雜訊免疫能力，使其
適合工作於低電壓環境中仍可維持高可靠
度。 
本研究計畫也設計了數個電路來驗證
所提電路之效能可行性。使用 90nm CMOS
製程技術，在相同的抗雜訊能力下，跟傳統
電位保持電路比較起來，所提出的電路可以
縮小最高 78%的電位保持電路尺寸，同時可
達成 2.6% ~ 9.5%的效能改善。 
關鍵詞: 低電壓動態電路、電位保持、抗雜
訊、高可靠度 
英文摘要 
A new compact precharging-transistor-less 
dynamic circuit keeper is proposed in this 
project. Single keeper is adopted to provide 
both precharging and keeper functionality so 
as to remove the original precharging 
transistor and compact the circuit structure. 
We can apply such new compact keeper to 
design wide fan-in high noise-immunity 
dynamic logic gates with low-voltage 
operations.  
Several design examples are designed to 
evaluate the performance feasibility in this 
project. Simulation results show that the 
proposed keeper can achieve up to 78% 
reduction in keeper size for the same 
noise-level and 2.6%~9.5% performance 
improvements as compared to the 
conventional feedback keeper using 90nm 
CMOS Technology. 
Keywords: Low-Voltage Dynamic circuit、
Keeper、noise-immunity、high reliability 
二、 計畫的緣由與目的 
動態電路自1982年由Krambeck等人提
出骨牌式(Domino)動態電路[1]之後，因為具
備低輸入負載(input loading)、低輸出雜散電
容(output parasitic capacitance)….等有助於
達成高效能電路的特性，因此常被應用在許
多高效能中央處理器中的關鍵路徑電路
上，較為出名的產品包括：Intel Pentium 
Processor、Sun UltraSPARC Processor、IBM 
PowerPC Processor…等。但是高效能背後可
能要付出的代價包括(1)功率消耗變大、(2)
抗雜訊能力變差…等可能造成電路可靠度
的問題。而當今製程趨勢是朝向奈米 CMOS
製程 (Nano CMOS Technology)演進，先進
製程演進替電路設計與應用帶來許多好
處，但也讓設計過程中多了種種考量： 
(A) 持續縮小的電晶體更容易面對製程參數
變異所造成的元件特性改變； 
(B) 單晶片當中可以整合的元件數越來越
多，雜訊的來源變多也變嚴重； 
(C) 漏電流造成電荷流失與功率消耗問題； 
諸如此類關於可靠度的問題可能讓動
態電路逐漸侷限於特殊應用。文獻[2]中透過
提 出 包 含 Single-Rail Domino [1] 、
 1
操作是非常不適合的設計。圖三以 XOR 邏
輯閘控制的 Keeper 架構是很典型無衝突現
象的單一 Keeper，電路進入運算相位後，經
過一個 XOR 邏輯閘的延遲時間，如果輸出
節點已經被放電，代表運算結果是低電位，
則 Keeper 就不會被打開，反之，Keeper 會
被打開來提供足夠的抗雜訊(漏電流)能力。 
上述的 Keeper 架構雖然可以在維持一
定效能的前提下有效提高雜訊容忍度，然而
有些方法會增加時脈訊號負載或是使電路
變的很複雜，也不是相當容易取得設計平衡
點的設計方式。本計劃預計發展新型 Keeper
的方式來提高雜訊容忍度，以期可以減少電
路設計的複雜度並提高電路效能，詳細的設
計概念將在下個段落研究方法中闡述。 
 
圖三 以 XOR 控制之 Keeper [11] 
(C) 較少衝突現象的雙 Keeper 架構 [9-10] 
[12-14] (dual keeper with less contention) 
取前兩種 Keeper 架構的折衷作法便是
採用兩個以上的 Keeper，其中一個在預充
電相位結束之前打開，另一個則在進入運算
相位之後經過一些延遲時間再視情況打
開，最典型的例子便是如圖四的 Conditional 
Keeper。這樣的 Keeper 利用一個比較小的
Keeper 在電路剛進入運算相位時提供微弱
的抗雜訊能力，如此可以不影響電路效能太
多，接著在一段延遲時間過後，如果輸出節
點需要維持在高電位，便打開較大尺寸的
Keeper 來提供足夠的抗雜訊(漏電流)能力。 
三、 研究方法及成果 
種類(B) --無衝突現象的單一 Keeper 架
構因為在剛進入運算相位時完全沒有衝突
現象，因此顯然為效能最佳的設計。然而，
對於漏電流以外的雜訊來源便沒有良好的
抵抗能力，舉例來說，以 XOR 控制的 Keeper
便需要加大 Keeper 尺寸來增加輸出節點的
電容值以對抗電荷分享的雜訊，也因此會增
加功率消耗及影響效能。而種類(C) --較少
衝突現象的雙 Keeper 架構雖是個折衷的架
構，然而當所要求的抗雜訊能力增加時，第
二個Keeper的尺寸也會比種類(A)的Keeper
增加更多，若是面對如輸入突波的雜訊時，
第一次 Keeper 的尺寸便需要加大因此會影
響效能甚多。綜合來說，與種類(A) --有衝
突現象的單一Keeper架構比較起來，種類(B)
與(C)的 Keeper 所造成的面積增加會隨著抗
雜訊能力要求增加而變的不可忽略。 
本計畫所提出的架構即屬於種類(A)的
Keeper 架構，保留簡單、容易設計、優異的
抗雜訊能力等特點，另外提出新的設計概念
來改善其效能。 
首先，我們先移除專門為預充電設計的
PMOS 元件，如此可以減少輸出節點的雜散
電容同時減少部份功率消耗及增加效能。我
們稱這種架構為「Precharging-Transistor- 
Less Dynamic Circuit」。此新型動態電路利
用單一 PMOS 執行預充電與電位保持
(Keeper)的功能，因此相當的簡單與容易設
計，其電路概念圖如圖五所示。在圖五中，
由AND邏輯閘產生一個CKP的訊號來控制
Keeper，CKP 訊號的對應真值表也列表在
圖五中。 
 
圖四 Conditional Keeper [10] 
 3
在眾多的比較結果中，32 及 8 位元 OR
邏輯閘的 Keeper 比例比較結果顯示在圖九
當中，模擬結果指出由 XOR 所控制的
Keeper 架構其 Keeper 尺寸會隨著單一增益
直流雜訊準位需求提高而明顯增加。舉例來
說，新型 Keeper 最多可以減少 Keeper 尺寸
至 78%。 
邏輯閘的輸入樣本(input pattern)及圖八(b)
為 8 位元比較器的輸入樣本(input pattern)。
另外為了評估額外增加的 Keeper 尺寸，我
們定義了 Keeper 比例(ratio)變數 K： 
network down pullM )LW/()LW(K = K     (1) 
在方程式(1)當中，(W/L)pull down network 代
表 運 算 下 拉 網 路 (Evaluated Pull-Down 
Network)的總等效電晶體尺寸而 (W/L)MK 
代表了總 Keeper 尺寸. 
 
clock
Nfloat
clock VoutCKP
MEV
MK
A1 A2 An
 
(a) 
 
(a) 
 (b) 
圖九 Keeper 比例之模擬比較 (a)32 位元
OR 邏輯閘 (b) 8 位元 OR 邏輯閘 
(b) 
圖七 應用所提出之新型 Keeper 架構之(a)N
位元 OR 邏輯閘 (b)8 位元比較器電路 而使用新型 Keeper 與傳統回授式
Keeper 實現之 32 位元/16 位元/8 位元 OR 邏
輯閘的效能比較則顯示在圖十，結果顯示所
提出之新型 Keeper 架構可以較傳統回授式
Keeper 縮短 2.6% ~ 9.5%的延遲時間。  
(a) 
類似的模擬評估也套用在 8 位元的比
較器上，Keeper 比例比較與效能比較圖分別
顯示在圖十一及圖十二中。除了單一增益直
流雜訊(UGDN)的模擬外，我們採用的輸入
樣本 (input pattern)可同時觸發電荷分享
(charge sharing)的雜訊效應，更可以評估出
Keeper 電路的抗雜訊優劣。模擬結果顯示我
(b) 
圖八 單一增益直流雜訊準位的輸入樣本 
(a)OR 邏輯閘 (b)8 位元比較器 
 5
 7
Transactions on Very Large Scale Integration 
Systems, Vol. 10, Issue 2, pp. 71-78, Apr. 2002. 
[9] Seong-Ook Jung, Seung-Moon Yoo, Ki-Wook 
Kim, and Sung-Mo Kang, “Skew-tolerant high- 
speed (STHS) domino logic,” IEEE International 
Symposium on Circuits and Systems, 2001, 
pp. :154 – 157, May 2001. 
[10] A. Alvandpour, R.K. Krishnamurthy, K. 
Soumyanath, S.Y. Borkar, “A Sub-130-nm 
conditional keeper technique,” IEEE J. Solid-State 
Circuits, vol.37, Issue 5, pp. 633-638, May 2002. 
[11] Chung-Hsien Hua, Wei Hwang, Chih-Kai Chen, 
“Noise-tolerant XOR-based conditional keeper for 
high fan-in dynamic circuits,” IEEE International 
Symposium on Circuits and Systems, 2005, 
pp. :444 – 447, May 2005. 
[12] Ge Yang, Zhongda Wang, Sung-Mo Kang, “ Low 
power and high performance circuit techniques for 
high fan-in dynamic gates,” in Proceedings of 
2004 International Symposium on Quality 
Electronic Design, pp. 421-424, 2004. 
[13] A. Amirabadi, A. Chehelcheraghi, S.H. Rasouli, A. 
Seyedi, A. Afzai-Kusha, “Low power and high 
performance clock delayed domino logic using 
saturated keeper,” IEEE International Symposium 
on Circuits and Systems, 2006, pp. :3173 – 3176, 
May 2006. 
[14] Zhao Peiyi, J. McNeely, M. Bayoumi, G. Pradeep, 
Weidong Kuang, “Low Power Domino with 
Differential-Controlled-Keeper,” IEEE 
International Symposium on Circuits and Systems, 
2007, pp. 1625-1628 :, May 2007. 
[15] David J. Rakesh Gnana, Navakanta Bhat, “A low 
power, process invariant keeper for high speed 
dynamic logic circuits,” IEEE International 
Symposium on Circuits and Systems, 2008, 
pp. :1668 – 1671, May 2008. 
[16] C.M. Lee, and E.W. Szeto, “Zipper CMOS,” IEEE 
Circuits and Devices Mag., pp. 10-16, May 1986. 
[17] J. Pretorius, A. Shubat, C. Salama, “Charge 
redistribution and noise margins in domino CMOS 
logic,” IEEE Transactions on Circuits and 
Systems, Vol. 33, Issue 8, pp. 786-793, Aug. 1986. 
[18] G.P.D’ Souza, “Dynamic logic circuit with reduced 
charge leakage,” U.S. Patent 5483181, 1996. 
[19] E. B. Schorn, “NMOS charge-sharing prevention 
device for dynamic logic circuits,” U.S. Patent 
5838169, 1998. 
[20] L. Wang, N.R. Shanbhag, “ An energy-efficient 
noise-tolerant dynamic circuit technique,“ IEEE 
Transactions on Circuits and Systems II: Analog 
and Digital Signal Processing, Vol. 47, Issue 11,  
pp. 1300-1306, Nov. 2000. 
[21] G. Balamurugan, N.R. Shanbhag, “The 
twin-transistor noise-tolerant dynamic circuit 
technique,” IEEE J. Solid-State Circuits, vol.36, 
Issue 2, pp. 273-280, Feb. 2001. 
[22] F. Murabayashi, et al. “2.5 V CMOS circuit 
techniques for a 200 MHz superscalar RISC 
processor,” IEEE J. Solid-State Circuits, vol.31, 
Issue 7, pp. 972-980, July 1996. 
[23] J. J. Covino, “Dynamic CMOS circuits with noise 
immunity,” U.S. Patent 5650733, 1997. 
[24] D. A. Evans, “Noise-tolerant dynamic circuits,” 
U.S. Patent 5793228, 1998. 
[25] S. Bobba, I.N. Hajj, “Design of dynamic circuits 
with enhanced noise tolerance,” in Proceedings of 
12th Annual IEEE International ASIC/SOC 
Conference,, pp. 54-58, Sep. 1999. 
六、 計畫成果自評 
本計畫提出了新型 Keeper 架構，適用
於低電壓操作的動態電路，並實際設計了數
個 32/16/8 位元 OR 邏輯閘與比較器電路，
完成模擬與效能比較，執行成果與原本計畫
第一年度預期完成之目標相符。 
而且本計畫相關的研究結果，已經於計
畫 執 行 結 束 時 (2009.10) 投 稿 於 2010 
International Symposium on VLSI Design, 
Automation, and Test (VLSI-DAT)並且已經
被接受。 
