Classic Timing Analyzer report for leds_pwm
Wed Jun 17 16:40:29 2015
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk'
  6. Clock Hold: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                     ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From       ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 6.033 ns                         ; reset      ; prepin2[3] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 13.679 ns                        ; green~reg0 ; green      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -0.371 ns                        ; reset      ; stat1c     ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 142.84 MHz ( period = 7.001 ns ) ; stat2c     ; zelena[1]  ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; rst_hz     ; save       ; clk        ; clk      ; 46           ;
; Total number of failed paths ;                                          ;               ;                                  ;            ;            ;            ;          ; 46           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From       ; To             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 142.84 MHz ( period = 7.001 ns )                    ; stat2c     ; zelena[7]      ; clk        ; clk      ; None                        ; None                      ; 2.230 ns                ;
; N/A                                     ; 142.84 MHz ( period = 7.001 ns )                    ; stat2c     ; zelena[6]      ; clk        ; clk      ; None                        ; None                      ; 2.230 ns                ;
; N/A                                     ; 142.84 MHz ( period = 7.001 ns )                    ; stat2c     ; zelena[5]      ; clk        ; clk      ; None                        ; None                      ; 2.230 ns                ;
; N/A                                     ; 142.84 MHz ( period = 7.001 ns )                    ; stat2c     ; zelena[4]      ; clk        ; clk      ; None                        ; None                      ; 2.230 ns                ;
; N/A                                     ; 142.84 MHz ( period = 7.001 ns )                    ; stat2c     ; zelena[3]      ; clk        ; clk      ; None                        ; None                      ; 2.230 ns                ;
; N/A                                     ; 142.84 MHz ( period = 7.001 ns )                    ; stat2c     ; zelena[2]      ; clk        ; clk      ; None                        ; None                      ; 2.230 ns                ;
; N/A                                     ; 142.84 MHz ( period = 7.001 ns )                    ; stat2c     ; zelena[1]      ; clk        ; clk      ; None                        ; None                      ; 2.230 ns                ;
; N/A                                     ; 148.26 MHz ( period = 6.745 ns )                    ; stat0c     ; cervena[7]     ; clk        ; clk      ; None                        ; None                      ; 1.963 ns                ;
; N/A                                     ; 148.26 MHz ( period = 6.745 ns )                    ; stat0c     ; cervena[6]     ; clk        ; clk      ; None                        ; None                      ; 1.963 ns                ;
; N/A                                     ; 148.26 MHz ( period = 6.745 ns )                    ; stat0c     ; cervena[5]     ; clk        ; clk      ; None                        ; None                      ; 1.963 ns                ;
; N/A                                     ; 148.26 MHz ( period = 6.745 ns )                    ; stat0c     ; cervena[4]     ; clk        ; clk      ; None                        ; None                      ; 1.963 ns                ;
; N/A                                     ; 148.26 MHz ( period = 6.745 ns )                    ; stat0c     ; cervena[3]     ; clk        ; clk      ; None                        ; None                      ; 1.963 ns                ;
; N/A                                     ; 148.26 MHz ( period = 6.745 ns )                    ; stat0c     ; cervena[2]     ; clk        ; clk      ; None                        ; None                      ; 1.963 ns                ;
; N/A                                     ; 148.26 MHz ( period = 6.745 ns )                    ; stat0c     ; cervena[1]     ; clk        ; clk      ; None                        ; None                      ; 1.963 ns                ;
; N/A                                     ; 149.70 MHz ( period = 6.680 ns )                    ; stat1c     ; modra[7]       ; clk        ; clk      ; None                        ; None                      ; 1.910 ns                ;
; N/A                                     ; 149.70 MHz ( period = 6.680 ns )                    ; stat1c     ; modra[6]       ; clk        ; clk      ; None                        ; None                      ; 1.910 ns                ;
; N/A                                     ; 149.70 MHz ( period = 6.680 ns )                    ; stat1c     ; modra[5]       ; clk        ; clk      ; None                        ; None                      ; 1.910 ns                ;
; N/A                                     ; 149.70 MHz ( period = 6.680 ns )                    ; stat1c     ; modra[4]       ; clk        ; clk      ; None                        ; None                      ; 1.910 ns                ;
; N/A                                     ; 149.70 MHz ( period = 6.680 ns )                    ; stat1c     ; modra[3]       ; clk        ; clk      ; None                        ; None                      ; 1.910 ns                ;
; N/A                                     ; 149.70 MHz ( period = 6.680 ns )                    ; stat1c     ; modra[2]       ; clk        ; clk      ; None                        ; None                      ; 1.910 ns                ;
; N/A                                     ; 149.70 MHz ( period = 6.680 ns )                    ; stat1c     ; modra[1]       ; clk        ; clk      ; None                        ; None                      ; 1.910 ns                ;
; N/A                                     ; 154.85 MHz ( period = 6.458 ns )                    ; stat2c     ; zelena[8]      ; clk        ; clk      ; None                        ; None                      ; 2.229 ns                ;
; N/A                                     ; 155.23 MHz ( period = 6.442 ns )                    ; prepin1[7] ; prepin1[7]     ; clk        ; clk      ; None                        ; None                      ; 6.178 ns                ;
; N/A                                     ; 155.23 MHz ( period = 6.442 ns )                    ; prepin1[7] ; prepin1[1]     ; clk        ; clk      ; None                        ; None                      ; 6.178 ns                ;
; N/A                                     ; 155.23 MHz ( period = 6.442 ns )                    ; prepin1[7] ; prepin1[2]     ; clk        ; clk      ; None                        ; None                      ; 6.178 ns                ;
; N/A                                     ; 155.23 MHz ( period = 6.442 ns )                    ; prepin1[7] ; prepin1[0]     ; clk        ; clk      ; None                        ; None                      ; 6.178 ns                ;
; N/A                                     ; 155.23 MHz ( period = 6.442 ns )                    ; prepin1[7] ; prepin1[3]     ; clk        ; clk      ; None                        ; None                      ; 6.178 ns                ;
; N/A                                     ; 155.23 MHz ( period = 6.442 ns )                    ; prepin1[7] ; prepin1[5]     ; clk        ; clk      ; None                        ; None                      ; 6.178 ns                ;
; N/A                                     ; 155.23 MHz ( period = 6.442 ns )                    ; prepin1[7] ; prepin1[6]     ; clk        ; clk      ; None                        ; None                      ; 6.178 ns                ;
; N/A                                     ; 155.23 MHz ( period = 6.442 ns )                    ; prepin1[7] ; prepin1[4]     ; clk        ; clk      ; None                        ; None                      ; 6.178 ns                ;
; N/A                                     ; 156.69 MHz ( period = 6.382 ns )                    ; rst[2]     ; count[17]      ; clk        ; clk      ; None                        ; None                      ; 6.109 ns                ;
; N/A                                     ; 156.72 MHz ( period = 6.381 ns )                    ; prepin1[1] ; prepin1[7]     ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 156.72 MHz ( period = 6.381 ns )                    ; prepin1[1] ; prepin1[1]     ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 156.72 MHz ( period = 6.381 ns )                    ; prepin1[1] ; prepin1[2]     ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 156.72 MHz ( period = 6.381 ns )                    ; prepin1[1] ; prepin1[0]     ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 156.72 MHz ( period = 6.381 ns )                    ; prepin1[1] ; prepin1[3]     ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 156.72 MHz ( period = 6.381 ns )                    ; prepin1[1] ; prepin1[5]     ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 156.72 MHz ( period = 6.381 ns )                    ; prepin1[1] ; prepin1[6]     ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 156.72 MHz ( period = 6.381 ns )                    ; prepin1[1] ; prepin1[4]     ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 158.55 MHz ( period = 6.307 ns )                    ; stat0c     ; cervena[8]     ; clk        ; clk      ; None                        ; None                      ; 1.967 ns                ;
; N/A                                     ; 158.81 MHz ( period = 6.297 ns )                    ; prepin1[7] ; prepin1_sav[7] ; clk        ; clk      ; None                        ; None                      ; 6.032 ns                ;
; N/A                                     ; 159.57 MHz ( period = 6.267 ns )                    ; rst[1]     ; count[17]      ; clk        ; clk      ; None                        ; None                      ; 5.994 ns                ;
; N/A                                     ; 159.82 MHz ( period = 6.257 ns )                    ; rst[2]     ; count[18]      ; clk        ; clk      ; None                        ; None                      ; 5.984 ns                ;
; N/A                                     ; 160.36 MHz ( period = 6.236 ns )                    ; prepin1[1] ; prepin1_sav[7] ; clk        ; clk      ; None                        ; None                      ; 5.971 ns                ;
; N/A                                     ; 160.75 MHz ( period = 6.221 ns )                    ; stat1c     ; modra[0]       ; clk        ; clk      ; None                        ; None                      ; 1.442 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; rst[1]     ; count[18]      ; clk        ; clk      ; None                        ; None                      ; 5.869 ns                ;
; N/A                                     ; 163.51 MHz ( period = 6.116 ns )                    ; prepin0[0] ; prepin1_sav[7] ; clk        ; clk      ; None                        ; None                      ; 5.850 ns                ;
; N/A                                     ; 164.12 MHz ( period = 6.093 ns )                    ; rst[3]     ; count[17]      ; clk        ; clk      ; None                        ; None                      ; 5.820 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; prepin1[2] ; prepin1[7]     ; clk        ; clk      ; None                        ; None                      ; 5.819 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; prepin1[2] ; prepin1[1]     ; clk        ; clk      ; None                        ; None                      ; 5.819 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; prepin1[2] ; prepin1[2]     ; clk        ; clk      ; None                        ; None                      ; 5.819 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; prepin1[2] ; prepin1[0]     ; clk        ; clk      ; None                        ; None                      ; 5.819 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; prepin1[2] ; prepin1[3]     ; clk        ; clk      ; None                        ; None                      ; 5.819 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; prepin1[2] ; prepin1[5]     ; clk        ; clk      ; None                        ; None                      ; 5.819 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; prepin1[2] ; prepin1[6]     ; clk        ; clk      ; None                        ; None                      ; 5.819 ns                ;
; N/A                                     ; 164.39 MHz ( period = 6.083 ns )                    ; prepin1[2] ; prepin1[4]     ; clk        ; clk      ; None                        ; None                      ; 5.819 ns                ;
; N/A                                     ; 164.53 MHz ( period = 6.078 ns )                    ; stat1c     ; modra[8]       ; clk        ; clk      ; None                        ; None                      ; 1.910 ns                ;
; N/A                                     ; 164.91 MHz ( period = 6.064 ns )                    ; prepin0[1] ; prepin1_sav[7] ; clk        ; clk      ; None                        ; None                      ; 5.798 ns                ;
; N/A                                     ; 165.23 MHz ( period = 6.052 ns )                    ; prepin0[5] ; prepin0[7]     ; clk        ; clk      ; None                        ; None                      ; 5.788 ns                ;
; N/A                                     ; 165.89 MHz ( period = 6.028 ns )                    ; prepin0[4] ; prepin0[7]     ; clk        ; clk      ; None                        ; None                      ; 5.764 ns                ;
; N/A                                     ; 166.06 MHz ( period = 6.022 ns )                    ; rst[4]     ; count[17]      ; clk        ; clk      ; None                        ; None                      ; 5.749 ns                ;
; N/A                                     ; 166.39 MHz ( period = 6.010 ns )                    ; prepin0[0] ; prepin1[7]     ; clk        ; clk      ; None                        ; None                      ; 5.745 ns                ;
; N/A                                     ; 166.39 MHz ( period = 6.010 ns )                    ; prepin0[0] ; prepin1[1]     ; clk        ; clk      ; None                        ; None                      ; 5.745 ns                ;
; N/A                                     ; 166.39 MHz ( period = 6.010 ns )                    ; prepin0[0] ; prepin1[2]     ; clk        ; clk      ; None                        ; None                      ; 5.745 ns                ;
; N/A                                     ; 166.39 MHz ( period = 6.010 ns )                    ; prepin0[0] ; prepin1[0]     ; clk        ; clk      ; None                        ; None                      ; 5.745 ns                ;
; N/A                                     ; 166.39 MHz ( period = 6.010 ns )                    ; prepin0[0] ; prepin1[3]     ; clk        ; clk      ; None                        ; None                      ; 5.745 ns                ;
; N/A                                     ; 166.39 MHz ( period = 6.010 ns )                    ; prepin0[0] ; prepin1[5]     ; clk        ; clk      ; None                        ; None                      ; 5.745 ns                ;
; N/A                                     ; 166.39 MHz ( period = 6.010 ns )                    ; prepin0[0] ; prepin1[6]     ; clk        ; clk      ; None                        ; None                      ; 5.745 ns                ;
; N/A                                     ; 166.39 MHz ( period = 6.010 ns )                    ; prepin0[0] ; prepin1[4]     ; clk        ; clk      ; None                        ; None                      ; 5.745 ns                ;
; N/A                                     ; 167.00 MHz ( period = 5.988 ns )                    ; prepin0[3] ; prepin0[7]     ; clk        ; clk      ; None                        ; None                      ; 5.724 ns                ;
; N/A                                     ; 167.20 MHz ( period = 5.981 ns )                    ; rst[2]     ; count[31]      ; clk        ; clk      ; None                        ; None                      ; 5.707 ns                ;
; N/A                                     ; 167.28 MHz ( period = 5.978 ns )                    ; prepin1[0] ; prepin1[7]     ; clk        ; clk      ; None                        ; None                      ; 5.714 ns                ;
; N/A                                     ; 167.28 MHz ( period = 5.978 ns )                    ; prepin1[0] ; prepin1[1]     ; clk        ; clk      ; None                        ; None                      ; 5.714 ns                ;
; N/A                                     ; 167.28 MHz ( period = 5.978 ns )                    ; prepin1[0] ; prepin1[2]     ; clk        ; clk      ; None                        ; None                      ; 5.714 ns                ;
; N/A                                     ; 167.28 MHz ( period = 5.978 ns )                    ; prepin1[0] ; prepin1[0]     ; clk        ; clk      ; None                        ; None                      ; 5.714 ns                ;
; N/A                                     ; 167.28 MHz ( period = 5.978 ns )                    ; prepin1[0] ; prepin1[3]     ; clk        ; clk      ; None                        ; None                      ; 5.714 ns                ;
; N/A                                     ; 167.28 MHz ( period = 5.978 ns )                    ; prepin1[0] ; prepin1[5]     ; clk        ; clk      ; None                        ; None                      ; 5.714 ns                ;
; N/A                                     ; 167.28 MHz ( period = 5.978 ns )                    ; prepin1[0] ; prepin1[6]     ; clk        ; clk      ; None                        ; None                      ; 5.714 ns                ;
; N/A                                     ; 167.28 MHz ( period = 5.978 ns )                    ; prepin1[0] ; prepin1[4]     ; clk        ; clk      ; None                        ; None                      ; 5.714 ns                ;
; N/A                                     ; 167.56 MHz ( period = 5.968 ns )                    ; rst[3]     ; count[18]      ; clk        ; clk      ; None                        ; None                      ; 5.695 ns                ;
; N/A                                     ; 167.62 MHz ( period = 5.966 ns )                    ; prepin0[5] ; prepin0[6]     ; clk        ; clk      ; None                        ; None                      ; 5.702 ns                ;
; N/A                                     ; 167.84 MHz ( period = 5.958 ns )                    ; prepin0[1] ; prepin1[7]     ; clk        ; clk      ; None                        ; None                      ; 5.693 ns                ;
; N/A                                     ; 167.84 MHz ( period = 5.958 ns )                    ; prepin0[1] ; prepin1[1]     ; clk        ; clk      ; None                        ; None                      ; 5.693 ns                ;
; N/A                                     ; 167.84 MHz ( period = 5.958 ns )                    ; prepin0[1] ; prepin1[2]     ; clk        ; clk      ; None                        ; None                      ; 5.693 ns                ;
; N/A                                     ; 167.84 MHz ( period = 5.958 ns )                    ; prepin0[1] ; prepin1[0]     ; clk        ; clk      ; None                        ; None                      ; 5.693 ns                ;
; N/A                                     ; 167.84 MHz ( period = 5.958 ns )                    ; prepin0[1] ; prepin1[3]     ; clk        ; clk      ; None                        ; None                      ; 5.693 ns                ;
; N/A                                     ; 167.84 MHz ( period = 5.958 ns )                    ; prepin0[1] ; prepin1[5]     ; clk        ; clk      ; None                        ; None                      ; 5.693 ns                ;
; N/A                                     ; 167.84 MHz ( period = 5.958 ns )                    ; prepin0[1] ; prepin1[6]     ; clk        ; clk      ; None                        ; None                      ; 5.693 ns                ;
; N/A                                     ; 167.84 MHz ( period = 5.958 ns )                    ; prepin0[1] ; prepin1[4]     ; clk        ; clk      ; None                        ; None                      ; 5.693 ns                ;
; N/A                                     ; 168.29 MHz ( period = 5.942 ns )                    ; prepin0[4] ; prepin0[6]     ; clk        ; clk      ; None                        ; None                      ; 5.678 ns                ;
; N/A                                     ; 168.41 MHz ( period = 5.938 ns )                    ; prepin1[2] ; prepin1_sav[7] ; clk        ; clk      ; None                        ; None                      ; 5.673 ns                ;
; N/A                                     ; 169.12 MHz ( period = 5.913 ns )                    ; prepin1[7] ; prepin1_sav[1] ; clk        ; clk      ; None                        ; None                      ; 5.652 ns                ;
; N/A                                     ; 169.12 MHz ( period = 5.913 ns )                    ; prepin1[7] ; prepin1_sav[2] ; clk        ; clk      ; None                        ; None                      ; 5.652 ns                ;
; N/A                                     ; 169.12 MHz ( period = 5.913 ns )                    ; prepin1[7] ; prepin1_sav[0] ; clk        ; clk      ; None                        ; None                      ; 5.652 ns                ;
; N/A                                     ; 169.12 MHz ( period = 5.913 ns )                    ; prepin1[7] ; prepin1_sav[3] ; clk        ; clk      ; None                        ; None                      ; 5.652 ns                ;
; N/A                                     ; 169.12 MHz ( period = 5.913 ns )                    ; prepin1[7] ; prepin1_sav[5] ; clk        ; clk      ; None                        ; None                      ; 5.652 ns                ;
; N/A                                     ; 169.12 MHz ( period = 5.913 ns )                    ; prepin1[7] ; prepin1_sav[6] ; clk        ; clk      ; None                        ; None                      ; 5.652 ns                ;
; N/A                                     ; 169.12 MHz ( period = 5.913 ns )                    ; prepin1[7] ; prepin1_sav[4] ; clk        ; clk      ; None                        ; None                      ; 5.652 ns                ;
; N/A                                     ; 169.43 MHz ( period = 5.902 ns )                    ; prepin0[3] ; prepin0[6]     ; clk        ; clk      ; None                        ; None                      ; 5.638 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; prepin1[7] ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 5.626 ns                ;
; N/A                                     ; 169.58 MHz ( period = 5.897 ns )                    ; rst[4]     ; count[18]      ; clk        ; clk      ; None                        ; None                      ; 5.624 ns                ;
; N/A                                     ; 169.64 MHz ( period = 5.895 ns )                    ; rst[2]     ; count[30]      ; clk        ; clk      ; None                        ; None                      ; 5.621 ns                ;
; N/A                                     ; 170.07 MHz ( period = 5.880 ns )                    ; rst[2]     ; count[16]      ; clk        ; clk      ; None                        ; None                      ; 5.607 ns                ;
; N/A                                     ; 170.07 MHz ( period = 5.880 ns )                    ; prepin0[5] ; prepin0[5]     ; clk        ; clk      ; None                        ; None                      ; 5.616 ns                ;
; N/A                                     ; 170.47 MHz ( period = 5.866 ns )                    ; rst[1]     ; count[31]      ; clk        ; clk      ; None                        ; None                      ; 5.592 ns                ;
; N/A                                     ; 170.53 MHz ( period = 5.864 ns )                    ; rst[0]     ; count[17]      ; clk        ; clk      ; None                        ; None                      ; 5.602 ns                ;
; N/A                                     ; 170.77 MHz ( period = 5.856 ns )                    ; prepin0[4] ; prepin0[5]     ; clk        ; clk      ; None                        ; None                      ; 5.592 ns                ;
; N/A                                     ; 170.79 MHz ( period = 5.855 ns )                    ; prepin2[4] ; prepin1[7]     ; clk        ; clk      ; None                        ; None                      ; 5.586 ns                ;
; N/A                                     ; 170.79 MHz ( period = 5.855 ns )                    ; prepin2[4] ; prepin1[1]     ; clk        ; clk      ; None                        ; None                      ; 5.586 ns                ;
; N/A                                     ; 170.79 MHz ( period = 5.855 ns )                    ; prepin2[4] ; prepin1[2]     ; clk        ; clk      ; None                        ; None                      ; 5.586 ns                ;
; N/A                                     ; 170.79 MHz ( period = 5.855 ns )                    ; prepin2[4] ; prepin1[0]     ; clk        ; clk      ; None                        ; None                      ; 5.586 ns                ;
; N/A                                     ; 170.79 MHz ( period = 5.855 ns )                    ; prepin2[4] ; prepin1[3]     ; clk        ; clk      ; None                        ; None                      ; 5.586 ns                ;
; N/A                                     ; 170.79 MHz ( period = 5.855 ns )                    ; prepin2[4] ; prepin1[5]     ; clk        ; clk      ; None                        ; None                      ; 5.586 ns                ;
; N/A                                     ; 170.79 MHz ( period = 5.855 ns )                    ; prepin2[4] ; prepin1[6]     ; clk        ; clk      ; None                        ; None                      ; 5.586 ns                ;
; N/A                                     ; 170.79 MHz ( period = 5.855 ns )                    ; prepin2[4] ; prepin1[4]     ; clk        ; clk      ; None                        ; None                      ; 5.586 ns                ;
; N/A                                     ; 170.88 MHz ( period = 5.852 ns )                    ; prepin1[1] ; prepin1_sav[1] ; clk        ; clk      ; None                        ; None                      ; 5.591 ns                ;
; N/A                                     ; 170.88 MHz ( period = 5.852 ns )                    ; prepin1[1] ; prepin1_sav[2] ; clk        ; clk      ; None                        ; None                      ; 5.591 ns                ;
; N/A                                     ; 170.88 MHz ( period = 5.852 ns )                    ; prepin1[1] ; prepin1_sav[0] ; clk        ; clk      ; None                        ; None                      ; 5.591 ns                ;
; N/A                                     ; 170.88 MHz ( period = 5.852 ns )                    ; prepin1[1] ; prepin1_sav[3] ; clk        ; clk      ; None                        ; None                      ; 5.591 ns                ;
; N/A                                     ; 170.88 MHz ( period = 5.852 ns )                    ; prepin1[1] ; prepin1_sav[5] ; clk        ; clk      ; None                        ; None                      ; 5.591 ns                ;
; N/A                                     ; 170.88 MHz ( period = 5.852 ns )                    ; prepin1[1] ; prepin1_sav[6] ; clk        ; clk      ; None                        ; None                      ; 5.591 ns                ;
; N/A                                     ; 170.88 MHz ( period = 5.852 ns )                    ; prepin1[1] ; prepin1_sav[4] ; clk        ; clk      ; None                        ; None                      ; 5.591 ns                ;
; N/A                                     ; 171.26 MHz ( period = 5.839 ns )                    ; prepin1[1] ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 5.565 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; prepin1[0] ; prepin1_sav[7] ; clk        ; clk      ; None                        ; None                      ; 5.568 ns                ;
; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; prepin1[7] ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 5.562 ns                ;
; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; prepin1[7] ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 5.562 ns                ;
; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; prepin1[7] ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 5.562 ns                ;
; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; prepin1[7] ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 5.562 ns                ;
; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; prepin1[7] ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 5.562 ns                ;
; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; prepin1[7] ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 5.562 ns                ;
; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; prepin1[7] ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 5.562 ns                ;
; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; prepin1[7] ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 5.562 ns                ;
; N/A                                     ; 171.94 MHz ( period = 5.816 ns )                    ; prepin0[3] ; prepin0[5]     ; clk        ; clk      ; None                        ; None                      ; 5.552 ns                ;
; N/A                                     ; 172.15 MHz ( period = 5.809 ns )                    ; rst[2]     ; count[29]      ; clk        ; clk      ; None                        ; None                      ; 5.535 ns                ;
; N/A                                     ; 172.18 MHz ( period = 5.808 ns )                    ; stat2c     ; zelena[0]      ; clk        ; clk      ; None                        ; None                      ; 1.045 ns                ;
; N/A                                     ; 172.24 MHz ( period = 5.806 ns )                    ; prepin0[4] ; prepin1_sav[7] ; clk        ; clk      ; None                        ; None                      ; 5.540 ns                ;
; N/A                                     ; 172.56 MHz ( period = 5.795 ns )                    ; prepin2[5] ; prepin1[7]     ; clk        ; clk      ; None                        ; None                      ; 5.526 ns                ;
; N/A                                     ; 172.56 MHz ( period = 5.795 ns )                    ; prepin2[5] ; prepin1[1]     ; clk        ; clk      ; None                        ; None                      ; 5.526 ns                ;
; N/A                                     ; 172.56 MHz ( period = 5.795 ns )                    ; prepin2[5] ; prepin1[2]     ; clk        ; clk      ; None                        ; None                      ; 5.526 ns                ;
; N/A                                     ; 172.56 MHz ( period = 5.795 ns )                    ; prepin2[5] ; prepin1[0]     ; clk        ; clk      ; None                        ; None                      ; 5.526 ns                ;
; N/A                                     ; 172.56 MHz ( period = 5.795 ns )                    ; prepin2[5] ; prepin1[3]     ; clk        ; clk      ; None                        ; None                      ; 5.526 ns                ;
; N/A                                     ; 172.56 MHz ( period = 5.795 ns )                    ; prepin2[5] ; prepin1[5]     ; clk        ; clk      ; None                        ; None                      ; 5.526 ns                ;
; N/A                                     ; 172.56 MHz ( period = 5.795 ns )                    ; prepin2[5] ; prepin1[6]     ; clk        ; clk      ; None                        ; None                      ; 5.526 ns                ;
; N/A                                     ; 172.56 MHz ( period = 5.795 ns )                    ; prepin2[5] ; prepin1[4]     ; clk        ; clk      ; None                        ; None                      ; 5.526 ns                ;
; N/A                                     ; 172.59 MHz ( period = 5.794 ns )                    ; prepin0[5] ; prepin0[4]     ; clk        ; clk      ; None                        ; None                      ; 5.530 ns                ;
; N/A                                     ; 173.01 MHz ( period = 5.780 ns )                    ; rst[1]     ; count[30]      ; clk        ; clk      ; None                        ; None                      ; 5.506 ns                ;
; N/A                                     ; 173.04 MHz ( period = 5.779 ns )                    ; prepin1[3] ; prepin1_sav[7] ; clk        ; clk      ; None                        ; None                      ; 5.514 ns                ;
; N/A                                     ; 173.28 MHz ( period = 5.771 ns )                    ; prepin0[2] ; prepin1_sav[7] ; clk        ; clk      ; None                        ; None                      ; 5.505 ns                ;
; N/A                                     ; 173.31 MHz ( period = 5.770 ns )                    ; prepin0[4] ; prepin0[4]     ; clk        ; clk      ; None                        ; None                      ; 5.506 ns                ;
; N/A                                     ; 173.37 MHz ( period = 5.768 ns )                    ; prepin1[3] ; prepin1[7]     ; clk        ; clk      ; None                        ; None                      ; 5.504 ns                ;
; N/A                                     ; 173.37 MHz ( period = 5.768 ns )                    ; prepin1[3] ; prepin1[1]     ; clk        ; clk      ; None                        ; None                      ; 5.504 ns                ;
; N/A                                     ; 173.37 MHz ( period = 5.768 ns )                    ; prepin1[3] ; prepin1[2]     ; clk        ; clk      ; None                        ; None                      ; 5.504 ns                ;
; N/A                                     ; 173.37 MHz ( period = 5.768 ns )                    ; prepin1[3] ; prepin1[0]     ; clk        ; clk      ; None                        ; None                      ; 5.504 ns                ;
; N/A                                     ; 173.37 MHz ( period = 5.768 ns )                    ; prepin1[3] ; prepin1[3]     ; clk        ; clk      ; None                        ; None                      ; 5.504 ns                ;
; N/A                                     ; 173.37 MHz ( period = 5.768 ns )                    ; prepin1[3] ; prepin1[5]     ; clk        ; clk      ; None                        ; None                      ; 5.504 ns                ;
; N/A                                     ; 173.37 MHz ( period = 5.768 ns )                    ; prepin1[3] ; prepin1[6]     ; clk        ; clk      ; None                        ; None                      ; 5.504 ns                ;
; N/A                                     ; 173.37 MHz ( period = 5.768 ns )                    ; prepin1[3] ; prepin1[4]     ; clk        ; clk      ; None                        ; None                      ; 5.504 ns                ;
; N/A                                     ; 173.46 MHz ( period = 5.765 ns )                    ; rst[1]     ; count[16]      ; clk        ; clk      ; None                        ; None                      ; 5.492 ns                ;
; N/A                                     ; 173.52 MHz ( period = 5.763 ns )                    ; prepin0[3] ; prepin1_sav[7] ; clk        ; clk      ; None                        ; None                      ; 5.497 ns                ;
; N/A                                     ; 173.61 MHz ( period = 5.760 ns )                    ; prepin1[1] ; prepin2[1]     ; clk        ; clk      ; None                        ; None                      ; 5.501 ns                ;
; N/A                                     ; 173.61 MHz ( period = 5.760 ns )                    ; prepin1[1] ; prepin2[2]     ; clk        ; clk      ; None                        ; None                      ; 5.501 ns                ;
; N/A                                     ; 173.61 MHz ( period = 5.760 ns )                    ; prepin1[1] ; prepin2[0]     ; clk        ; clk      ; None                        ; None                      ; 5.501 ns                ;
; N/A                                     ; 173.61 MHz ( period = 5.760 ns )                    ; prepin1[1] ; prepin2[7]     ; clk        ; clk      ; None                        ; None                      ; 5.501 ns                ;
; N/A                                     ; 173.61 MHz ( period = 5.760 ns )                    ; prepin1[1] ; prepin2[4]     ; clk        ; clk      ; None                        ; None                      ; 5.501 ns                ;
; N/A                                     ; 173.61 MHz ( period = 5.760 ns )                    ; prepin1[1] ; prepin2[5]     ; clk        ; clk      ; None                        ; None                      ; 5.501 ns                ;
; N/A                                     ; 173.61 MHz ( period = 5.760 ns )                    ; prepin1[1] ; prepin2[6]     ; clk        ; clk      ; None                        ; None                      ; 5.501 ns                ;
; N/A                                     ; 173.61 MHz ( period = 5.760 ns )                    ; prepin1[1] ; prepin2[3]     ; clk        ; clk      ; None                        ; None                      ; 5.501 ns                ;
; N/A                                     ; 174.25 MHz ( period = 5.739 ns )                    ; rst[0]     ; count[18]      ; clk        ; clk      ; None                        ; None                      ; 5.477 ns                ;
; N/A                                     ; 174.46 MHz ( period = 5.732 ns )                    ; prepin0[0] ; prepin1_sav[1] ; clk        ; clk      ; None                        ; None                      ; 5.470 ns                ;
; N/A                                     ; 174.46 MHz ( period = 5.732 ns )                    ; prepin0[0] ; prepin1_sav[2] ; clk        ; clk      ; None                        ; None                      ; 5.470 ns                ;
; N/A                                     ; 174.46 MHz ( period = 5.732 ns )                    ; prepin0[0] ; prepin1_sav[0] ; clk        ; clk      ; None                        ; None                      ; 5.470 ns                ;
; N/A                                     ; 174.46 MHz ( period = 5.732 ns )                    ; prepin0[0] ; prepin1_sav[3] ; clk        ; clk      ; None                        ; None                      ; 5.470 ns                ;
; N/A                                     ; 174.46 MHz ( period = 5.732 ns )                    ; prepin0[0] ; prepin1_sav[5] ; clk        ; clk      ; None                        ; None                      ; 5.470 ns                ;
; N/A                                     ; 174.46 MHz ( period = 5.732 ns )                    ; prepin0[0] ; prepin1_sav[6] ; clk        ; clk      ; None                        ; None                      ; 5.470 ns                ;
; N/A                                     ; 174.46 MHz ( period = 5.732 ns )                    ; prepin0[0] ; prepin1_sav[4] ; clk        ; clk      ; None                        ; None                      ; 5.470 ns                ;
; N/A                                     ; 174.52 MHz ( period = 5.730 ns )                    ; prepin0[3] ; prepin0[4]     ; clk        ; clk      ; None                        ; None                      ; 5.466 ns                ;
; N/A                                     ; 174.67 MHz ( period = 5.725 ns )                    ; prepin1[5] ; prepin1_sav[7] ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.73 MHz ( period = 5.723 ns )                    ; rst[2]     ; count[28]      ; clk        ; clk      ; None                        ; None                      ; 5.449 ns                ;
; N/A                                     ; 174.83 MHz ( period = 5.720 ns )                    ; save       ; prepin1[7]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.83 MHz ( period = 5.720 ns )                    ; save       ; prepin1[1]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.83 MHz ( period = 5.720 ns )                    ; save       ; prepin1[2]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.83 MHz ( period = 5.720 ns )                    ; save       ; prepin1[0]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.83 MHz ( period = 5.720 ns )                    ; save       ; prepin1[3]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.83 MHz ( period = 5.720 ns )                    ; save       ; prepin1[5]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.83 MHz ( period = 5.720 ns )                    ; save       ; prepin1[6]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.83 MHz ( period = 5.720 ns )                    ; save       ; prepin1[4]     ; clk        ; clk      ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 174.86 MHz ( period = 5.719 ns )                    ; prepin0[0] ; prepin2_sav[0] ; clk        ; clk      ; None                        ; None                      ; 5.444 ns                ;
; N/A                                     ; 175.01 MHz ( period = 5.714 ns )                    ; prepin1[5] ; prepin1[7]     ; clk        ; clk      ; None                        ; None                      ; 5.450 ns                ;
; N/A                                     ; 175.01 MHz ( period = 5.714 ns )                    ; prepin1[5] ; prepin1[1]     ; clk        ; clk      ; None                        ; None                      ; 5.450 ns                ;
; N/A                                     ; 175.01 MHz ( period = 5.714 ns )                    ; prepin1[5] ; prepin1[2]     ; clk        ; clk      ; None                        ; None                      ; 5.450 ns                ;
; N/A                                     ; 175.01 MHz ( period = 5.714 ns )                    ; prepin1[5] ; prepin1[0]     ; clk        ; clk      ; None                        ; None                      ; 5.450 ns                ;
; N/A                                     ; 175.01 MHz ( period = 5.714 ns )                    ; prepin1[5] ; prepin1[3]     ; clk        ; clk      ; None                        ; None                      ; 5.450 ns                ;
; N/A                                     ; 175.01 MHz ( period = 5.714 ns )                    ; prepin1[5] ; prepin1[5]     ; clk        ; clk      ; None                        ; None                      ; 5.450 ns                ;
; N/A                                     ; 175.01 MHz ( period = 5.714 ns )                    ; prepin1[5] ; prepin1[6]     ; clk        ; clk      ; None                        ; None                      ; 5.450 ns                ;
; N/A                                     ; 175.01 MHz ( period = 5.714 ns )                    ; prepin1[5] ; prepin1[4]     ; clk        ; clk      ; None                        ; None                      ; 5.450 ns                ;
; N/A                                     ; 175.19 MHz ( period = 5.708 ns )                    ; prepin0[5] ; prepin0[3]     ; clk        ; clk      ; None                        ; None                      ; 5.444 ns                ;
; N/A                                     ; 175.44 MHz ( period = 5.700 ns )                    ; prepin0[4] ; prepin1[0]     ; clk        ; clk      ; None                        ; None                      ; 5.435 ns                ;
; N/A                                     ; 175.44 MHz ( period = 5.700 ns )                    ; prepin0[4] ; prepin1[3]     ; clk        ; clk      ; None                        ; None                      ; 5.435 ns                ;
; N/A                                     ; 175.44 MHz ( period = 5.700 ns )                    ; prepin0[4] ; prepin1[5]     ; clk        ; clk      ; None                        ; None                      ; 5.435 ns                ;
; N/A                                     ; 175.44 MHz ( period = 5.700 ns )                    ; prepin0[4] ; prepin1[6]     ; clk        ; clk      ; None                        ; None                      ; 5.435 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                               ;
+------------------------------------------+--------+----------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From   ; To             ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+--------+----------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; rst_hz ; save           ; clk        ; clk      ; None                       ; None                       ; 0.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; stat2c         ; clk        ; clk      ; None                       ; None                       ; 0.804 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; stat0c         ; clk        ; clk      ; None                       ; None                       ; 0.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; stat1c         ; clk        ; clk      ; None                       ; None                       ; 0.814 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; stat0          ; clk        ; clk      ; None                       ; None                       ; 1.850 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; stat1          ; clk        ; clk      ; None                       ; None                       ; 2.418 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[7]     ; clk        ; clk      ; None                       ; None                       ; 2.567 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[1]     ; clk        ; clk      ; None                       ; None                       ; 2.567 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[2]     ; clk        ; clk      ; None                       ; None                       ; 2.567 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[0]     ; clk        ; clk      ; None                       ; None                       ; 2.567 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[3]     ; clk        ; clk      ; None                       ; None                       ; 2.567 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[5]     ; clk        ; clk      ; None                       ; None                       ; 2.567 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[6]     ; clk        ; clk      ; None                       ; None                       ; 2.567 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin1[4]     ; clk        ; clk      ; None                       ; None                       ; 2.567 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[7]     ; clk        ; clk      ; None                       ; None                       ; 3.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[6]     ; clk        ; clk      ; None                       ; None                       ; 3.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[5]     ; clk        ; clk      ; None                       ; None                       ; 3.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[4]     ; clk        ; clk      ; None                       ; None                       ; 3.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[3]     ; clk        ; clk      ; None                       ; None                       ; 3.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[0]     ; clk        ; clk      ; None                       ; None                       ; 3.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[1]     ; clk        ; clk      ; None                       ; None                       ; 3.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0[2]     ; clk        ; clk      ; None                       ; None                       ; 3.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; stat2          ; clk        ; clk      ; None                       ; None                       ; 3.347 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[1]     ; clk        ; clk      ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[2]     ; clk        ; clk      ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[0]     ; clk        ; clk      ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[7]     ; clk        ; clk      ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[4]     ; clk        ; clk      ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[5]     ; clk        ; clk      ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[6]     ; clk        ; clk      ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2[3]     ; clk        ; clk      ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0_sav[7] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0_sav[6] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0_sav[5] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2_sav[1] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2_sav[2] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2_sav[7] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2_sav[4] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2_sav[5] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2_sav[6] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin2_sav[3] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0_sav[4] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0_sav[3] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0_sav[0] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0_sav[1] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; rst_hz ; prepin0_sav[2] ; clk        ; clk      ; None                       ; None                       ; 4.382 ns                 ;
+------------------------------------------+--------+----------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-------------------------------------------------------------------------+
; tsu                                                                     ;
+-------+--------------+------------+---------+----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To             ; To Clock ;
+-------+--------------+------------+---------+----------------+----------+
; N/A   ; None         ; 6.033 ns   ; reset   ; prepin2[1]     ; clk      ;
; N/A   ; None         ; 6.033 ns   ; reset   ; prepin2[2]     ; clk      ;
; N/A   ; None         ; 6.033 ns   ; reset   ; prepin2[0]     ; clk      ;
; N/A   ; None         ; 6.033 ns   ; reset   ; prepin2[7]     ; clk      ;
; N/A   ; None         ; 6.033 ns   ; reset   ; prepin2[4]     ; clk      ;
; N/A   ; None         ; 6.033 ns   ; reset   ; prepin2[5]     ; clk      ;
; N/A   ; None         ; 6.033 ns   ; reset   ; prepin2[6]     ; clk      ;
; N/A   ; None         ; 6.033 ns   ; reset   ; prepin2[3]     ; clk      ;
; N/A   ; None         ; 5.044 ns   ; reset   ; prepin1[7]     ; clk      ;
; N/A   ; None         ; 5.044 ns   ; reset   ; prepin1[1]     ; clk      ;
; N/A   ; None         ; 5.044 ns   ; reset   ; prepin1[2]     ; clk      ;
; N/A   ; None         ; 5.044 ns   ; reset   ; prepin1[0]     ; clk      ;
; N/A   ; None         ; 5.044 ns   ; reset   ; prepin1[3]     ; clk      ;
; N/A   ; None         ; 5.044 ns   ; reset   ; prepin1[5]     ; clk      ;
; N/A   ; None         ; 5.044 ns   ; reset   ; prepin1[6]     ; clk      ;
; N/A   ; None         ; 5.044 ns   ; reset   ; prepin1[4]     ; clk      ;
; N/A   ; None         ; 4.634 ns   ; reset   ; prepin1_sav[7] ; clk      ;
; N/A   ; None         ; 4.355 ns   ; reset   ; prepin0[7]     ; clk      ;
; N/A   ; None         ; 4.355 ns   ; reset   ; prepin0[6]     ; clk      ;
; N/A   ; None         ; 4.355 ns   ; reset   ; prepin0[5]     ; clk      ;
; N/A   ; None         ; 4.355 ns   ; reset   ; prepin0[4]     ; clk      ;
; N/A   ; None         ; 4.355 ns   ; reset   ; prepin0[3]     ; clk      ;
; N/A   ; None         ; 4.355 ns   ; reset   ; prepin0[0]     ; clk      ;
; N/A   ; None         ; 4.355 ns   ; reset   ; prepin0[1]     ; clk      ;
; N/A   ; None         ; 4.355 ns   ; reset   ; prepin0[2]     ; clk      ;
; N/A   ; None         ; 4.250 ns   ; reset   ; prepin1_sav[1] ; clk      ;
; N/A   ; None         ; 4.250 ns   ; reset   ; prepin1_sav[2] ; clk      ;
; N/A   ; None         ; 4.250 ns   ; reset   ; prepin1_sav[0] ; clk      ;
; N/A   ; None         ; 4.250 ns   ; reset   ; prepin1_sav[3] ; clk      ;
; N/A   ; None         ; 4.250 ns   ; reset   ; prepin1_sav[5] ; clk      ;
; N/A   ; None         ; 4.250 ns   ; reset   ; prepin1_sav[6] ; clk      ;
; N/A   ; None         ; 4.250 ns   ; reset   ; prepin1_sav[4] ; clk      ;
; N/A   ; None         ; 4.237 ns   ; reset   ; prepin2_sav[0] ; clk      ;
; N/A   ; None         ; 3.789 ns   ; reset   ; stat2          ; clk      ;
; N/A   ; None         ; 3.686 ns   ; blue_b  ; prepin1[7]     ; clk      ;
; N/A   ; None         ; 3.686 ns   ; blue_b  ; prepin1[1]     ; clk      ;
; N/A   ; None         ; 3.686 ns   ; blue_b  ; prepin1[2]     ; clk      ;
; N/A   ; None         ; 3.686 ns   ; blue_b  ; prepin1[0]     ; clk      ;
; N/A   ; None         ; 3.686 ns   ; blue_b  ; prepin1[3]     ; clk      ;
; N/A   ; None         ; 3.686 ns   ; blue_b  ; prepin1[5]     ; clk      ;
; N/A   ; None         ; 3.686 ns   ; blue_b  ; prepin1[6]     ; clk      ;
; N/A   ; None         ; 3.686 ns   ; blue_b  ; prepin1[4]     ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin0_sav[7] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin0_sav[6] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin0_sav[5] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin2_sav[1] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin2_sav[2] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin2_sav[7] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin2_sav[4] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin2_sav[5] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin2_sav[6] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin2_sav[3] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin0_sav[4] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin0_sav[3] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin0_sav[0] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin0_sav[1] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; reset   ; prepin0_sav[2] ; clk      ;
; N/A   ; None         ; 3.308 ns   ; green_b ; stat2          ; clk      ;
; N/A   ; None         ; 2.903 ns   ; green_b ; prepin2[1]     ; clk      ;
; N/A   ; None         ; 2.903 ns   ; green_b ; prepin2[2]     ; clk      ;
; N/A   ; None         ; 2.903 ns   ; green_b ; prepin2[0]     ; clk      ;
; N/A   ; None         ; 2.903 ns   ; green_b ; prepin2[7]     ; clk      ;
; N/A   ; None         ; 2.903 ns   ; green_b ; prepin2[4]     ; clk      ;
; N/A   ; None         ; 2.903 ns   ; green_b ; prepin2[5]     ; clk      ;
; N/A   ; None         ; 2.903 ns   ; green_b ; prepin2[6]     ; clk      ;
; N/A   ; None         ; 2.903 ns   ; green_b ; prepin2[3]     ; clk      ;
; N/A   ; None         ; 2.871 ns   ; reset   ; stat1          ; clk      ;
; N/A   ; None         ; 1.832 ns   ; reset   ; stat0          ; clk      ;
; N/A   ; None         ; 1.647 ns   ; red_b   ; stat0          ; clk      ;
; N/A   ; None         ; 1.643 ns   ; red_b   ; prepin0[7]     ; clk      ;
; N/A   ; None         ; 1.643 ns   ; red_b   ; prepin0[6]     ; clk      ;
; N/A   ; None         ; 1.643 ns   ; red_b   ; prepin0[5]     ; clk      ;
; N/A   ; None         ; 1.643 ns   ; red_b   ; prepin0[4]     ; clk      ;
; N/A   ; None         ; 1.643 ns   ; red_b   ; prepin0[3]     ; clk      ;
; N/A   ; None         ; 1.643 ns   ; red_b   ; prepin0[0]     ; clk      ;
; N/A   ; None         ; 1.643 ns   ; red_b   ; prepin0[1]     ; clk      ;
; N/A   ; None         ; 1.643 ns   ; red_b   ; prepin0[2]     ; clk      ;
; N/A   ; None         ; 1.556 ns   ; blue_b  ; stat1          ; clk      ;
; N/A   ; None         ; 1.310 ns   ; blue_b  ; stat1c         ; clk      ;
; N/A   ; None         ; 0.907 ns   ; red_b   ; stat0c         ; clk      ;
; N/A   ; None         ; 0.895 ns   ; green_b ; stat2c         ; clk      ;
; N/A   ; None         ; 0.645 ns   ; reset   ; save           ; clk      ;
; N/A   ; None         ; 0.645 ns   ; reset   ; stat2c         ; clk      ;
; N/A   ; None         ; 0.641 ns   ; reset   ; stat0c         ; clk      ;
; N/A   ; None         ; 0.637 ns   ; reset   ; stat1c         ; clk      ;
+-------+--------------+------------+---------+----------------+----------+


+---------------------------------------------------------------------+
; tco                                                                 ;
+-------+--------------+------------+------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To    ; From Clock ;
+-------+--------------+------------+------------+-------+------------+
; N/A   ; None         ; 13.679 ns  ; green~reg0 ; green ; clk        ;
; N/A   ; None         ; 13.387 ns  ; blue~reg0  ; blue  ; clk        ;
; N/A   ; None         ; 12.822 ns  ; red~reg0   ; red   ; clk        ;
+-------+--------------+------------+------------+-------+------------+


+-------------------------------------------------------------------------------+
; th                                                                            ;
+---------------+-------------+-----------+---------+----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To             ; To Clock ;
+---------------+-------------+-----------+---------+----------------+----------+
; N/A           ; None        ; -0.371 ns ; reset   ; stat1c         ; clk      ;
; N/A           ; None        ; -0.375 ns ; reset   ; stat0c         ; clk      ;
; N/A           ; None        ; -0.379 ns ; reset   ; save           ; clk      ;
; N/A           ; None        ; -0.379 ns ; reset   ; stat2c         ; clk      ;
; N/A           ; None        ; -0.629 ns ; green_b ; stat2c         ; clk      ;
; N/A           ; None        ; -0.641 ns ; red_b   ; stat0c         ; clk      ;
; N/A           ; None        ; -1.044 ns ; blue_b  ; stat1c         ; clk      ;
; N/A           ; None        ; -1.175 ns ; blue_b  ; stat1          ; clk      ;
; N/A           ; None        ; -1.207 ns ; red_b   ; stat0          ; clk      ;
; N/A           ; None        ; -1.355 ns ; reset   ; stat1          ; clk      ;
; N/A           ; None        ; -1.377 ns ; red_b   ; prepin0[7]     ; clk      ;
; N/A           ; None        ; -1.377 ns ; red_b   ; prepin0[6]     ; clk      ;
; N/A           ; None        ; -1.377 ns ; red_b   ; prepin0[5]     ; clk      ;
; N/A           ; None        ; -1.377 ns ; red_b   ; prepin0[4]     ; clk      ;
; N/A           ; None        ; -1.377 ns ; red_b   ; prepin0[3]     ; clk      ;
; N/A           ; None        ; -1.377 ns ; red_b   ; prepin0[0]     ; clk      ;
; N/A           ; None        ; -1.377 ns ; red_b   ; prepin0[1]     ; clk      ;
; N/A           ; None        ; -1.377 ns ; red_b   ; prepin0[2]     ; clk      ;
; N/A           ; None        ; -1.418 ns ; reset   ; stat0          ; clk      ;
; N/A           ; None        ; -2.023 ns ; reset   ; prepin0[7]     ; clk      ;
; N/A           ; None        ; -2.023 ns ; reset   ; prepin0[6]     ; clk      ;
; N/A           ; None        ; -2.023 ns ; reset   ; prepin0[5]     ; clk      ;
; N/A           ; None        ; -2.023 ns ; reset   ; prepin0[4]     ; clk      ;
; N/A           ; None        ; -2.023 ns ; reset   ; prepin0[3]     ; clk      ;
; N/A           ; None        ; -2.023 ns ; reset   ; prepin0[0]     ; clk      ;
; N/A           ; None        ; -2.023 ns ; reset   ; prepin0[1]     ; clk      ;
; N/A           ; None        ; -2.023 ns ; reset   ; prepin0[2]     ; clk      ;
; N/A           ; None        ; -2.040 ns ; reset   ; prepin1[7]     ; clk      ;
; N/A           ; None        ; -2.040 ns ; reset   ; prepin1[1]     ; clk      ;
; N/A           ; None        ; -2.040 ns ; reset   ; prepin1[2]     ; clk      ;
; N/A           ; None        ; -2.040 ns ; reset   ; prepin1[0]     ; clk      ;
; N/A           ; None        ; -2.040 ns ; reset   ; prepin1[3]     ; clk      ;
; N/A           ; None        ; -2.040 ns ; reset   ; prepin1[5]     ; clk      ;
; N/A           ; None        ; -2.040 ns ; reset   ; prepin1[6]     ; clk      ;
; N/A           ; None        ; -2.040 ns ; reset   ; prepin1[4]     ; clk      ;
; N/A           ; None        ; -2.392 ns ; green_b ; stat2          ; clk      ;
; N/A           ; None        ; -2.392 ns ; reset   ; prepin2[1]     ; clk      ;
; N/A           ; None        ; -2.392 ns ; reset   ; prepin2[2]     ; clk      ;
; N/A           ; None        ; -2.392 ns ; reset   ; prepin2[0]     ; clk      ;
; N/A           ; None        ; -2.392 ns ; reset   ; prepin2[7]     ; clk      ;
; N/A           ; None        ; -2.392 ns ; reset   ; prepin2[4]     ; clk      ;
; N/A           ; None        ; -2.392 ns ; reset   ; prepin2[5]     ; clk      ;
; N/A           ; None        ; -2.392 ns ; reset   ; prepin2[6]     ; clk      ;
; N/A           ; None        ; -2.392 ns ; reset   ; prepin2[3]     ; clk      ;
; N/A           ; None        ; -2.637 ns ; green_b ; prepin2[1]     ; clk      ;
; N/A           ; None        ; -2.637 ns ; green_b ; prepin2[2]     ; clk      ;
; N/A           ; None        ; -2.637 ns ; green_b ; prepin2[0]     ; clk      ;
; N/A           ; None        ; -2.637 ns ; green_b ; prepin2[7]     ; clk      ;
; N/A           ; None        ; -2.637 ns ; green_b ; prepin2[4]     ; clk      ;
; N/A           ; None        ; -2.637 ns ; green_b ; prepin2[5]     ; clk      ;
; N/A           ; None        ; -2.637 ns ; green_b ; prepin2[6]     ; clk      ;
; N/A           ; None        ; -2.637 ns ; green_b ; prepin2[3]     ; clk      ;
; N/A           ; None        ; -2.889 ns ; reset   ; stat2          ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin0_sav[7] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin0_sav[6] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin0_sav[5] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin2_sav[1] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin2_sav[2] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin2_sav[7] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin2_sav[4] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin2_sav[5] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin2_sav[6] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin2_sav[3] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin0_sav[4] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin0_sav[3] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin0_sav[0] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin0_sav[1] ; clk      ;
; N/A           ; None        ; -3.285 ns ; reset   ; prepin0_sav[2] ; clk      ;
; N/A           ; None        ; -3.420 ns ; blue_b  ; prepin1[7]     ; clk      ;
; N/A           ; None        ; -3.420 ns ; blue_b  ; prepin1[1]     ; clk      ;
; N/A           ; None        ; -3.420 ns ; blue_b  ; prepin1[2]     ; clk      ;
; N/A           ; None        ; -3.420 ns ; blue_b  ; prepin1[0]     ; clk      ;
; N/A           ; None        ; -3.420 ns ; blue_b  ; prepin1[3]     ; clk      ;
; N/A           ; None        ; -3.420 ns ; blue_b  ; prepin1[5]     ; clk      ;
; N/A           ; None        ; -3.420 ns ; blue_b  ; prepin1[6]     ; clk      ;
; N/A           ; None        ; -3.420 ns ; blue_b  ; prepin1[4]     ; clk      ;
; N/A           ; None        ; -3.971 ns ; reset   ; prepin2_sav[0] ; clk      ;
; N/A           ; None        ; -3.984 ns ; reset   ; prepin1_sav[1] ; clk      ;
; N/A           ; None        ; -3.984 ns ; reset   ; prepin1_sav[2] ; clk      ;
; N/A           ; None        ; -3.984 ns ; reset   ; prepin1_sav[0] ; clk      ;
; N/A           ; None        ; -3.984 ns ; reset   ; prepin1_sav[3] ; clk      ;
; N/A           ; None        ; -3.984 ns ; reset   ; prepin1_sav[5] ; clk      ;
; N/A           ; None        ; -3.984 ns ; reset   ; prepin1_sav[6] ; clk      ;
; N/A           ; None        ; -3.984 ns ; reset   ; prepin1_sav[4] ; clk      ;
; N/A           ; None        ; -4.368 ns ; reset   ; prepin1_sav[7] ; clk      ;
+---------------+-------------+-----------+---------+----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Jun 17 16:40:28 2015
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off leds_pwm -c leds_pwm --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 4 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "modra[8]" as buffer
    Info: Detected ripple clock "zelena[8]" as buffer
    Info: Detected ripple clock "hz" as buffer
    Info: Detected ripple clock "cervena[8]" as buffer
Info: Clock "clk" has Internal fmax of 142.84 MHz between source register "stat2c" and destination register "zelena[7]" (period= 7.001 ns)
    Info: + Longest register to register delay is 2.230 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X8_Y11_N7; Fanout = 10; REG Node = 'stat2c'
        Info: 2: + IC(1.375 ns) + CELL(0.855 ns) = 2.230 ns; Loc. = LCFF_X3_Y11_N13; Fanout = 2; REG Node = 'zelena[7]'
        Info: Total cell delay = 0.855 ns ( 38.34 % )
        Info: Total interconnect delay = 1.375 ns ( 61.66 % )
    Info: - Smallest clock skew is -4.507 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.749 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 84; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.840 ns) + CELL(0.666 ns) = 2.749 ns; Loc. = LCFF_X3_Y11_N13; Fanout = 2; REG Node = 'zelena[7]'
            Info: Total cell delay = 1.766 ns ( 64.24 % )
            Info: Total interconnect delay = 0.983 ns ( 35.76 % )
        Info: - Longest clock path from clock "clk" to source register is 7.256 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(1.381 ns) + CELL(0.970 ns) = 3.451 ns; Loc. = LCFF_X13_Y6_N31; Fanout = 2; REG Node = 'hz'
            Info: 3: + IC(2.290 ns) + CELL(0.000 ns) = 5.741 ns; Loc. = CLKCTRL_G1; Fanout = 55; COMB Node = 'hz~clkctrl'
            Info: 4: + IC(0.849 ns) + CELL(0.666 ns) = 7.256 ns; Loc. = LCFF_X8_Y11_N7; Fanout = 10; REG Node = 'stat2c'
            Info: Total cell delay = 2.736 ns ( 37.71 % )
            Info: Total interconnect delay = 4.520 ns ( 62.29 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Warning: Circuit may not operate. Detected 46 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "rst_hz" and destination pin or register "save" for clock "clk" (Hold time is 3.7 ns)
    Info: + Largest clock skew is 4.498 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.256 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(1.381 ns) + CELL(0.970 ns) = 3.451 ns; Loc. = LCFF_X13_Y6_N31; Fanout = 2; REG Node = 'hz'
            Info: 3: + IC(2.290 ns) + CELL(0.000 ns) = 5.741 ns; Loc. = CLKCTRL_G1; Fanout = 55; COMB Node = 'hz~clkctrl'
            Info: 4: + IC(0.849 ns) + CELL(0.666 ns) = 7.256 ns; Loc. = LCFF_X8_Y11_N3; Fanout = 2; REG Node = 'save'
            Info: Total cell delay = 2.736 ns ( 37.71 % )
            Info: Total interconnect delay = 4.520 ns ( 62.29 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.758 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 84; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.849 ns) + CELL(0.666 ns) = 2.758 ns; Loc. = LCFF_X8_Y11_N1; Fanout = 10; REG Node = 'rst_hz'
            Info: Total cell delay = 1.766 ns ( 64.03 % )
            Info: Total interconnect delay = 0.992 ns ( 35.97 % )
    Info: - Micro clock to output delay of source is 0.304 ns
    Info: - Shortest register to register delay is 0.800 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X8_Y11_N1; Fanout = 10; REG Node = 'rst_hz'
        Info: 2: + IC(0.486 ns) + CELL(0.206 ns) = 0.692 ns; Loc. = LCCOMB_X8_Y11_N2; Fanout = 1; COMB Node = 'save~0'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.800 ns; Loc. = LCFF_X8_Y11_N3; Fanout = 2; REG Node = 'save'
        Info: Total cell delay = 0.314 ns ( 39.25 % )
        Info: Total interconnect delay = 0.486 ns ( 60.75 % )
    Info: + Micro hold delay of destination is 0.306 ns
Info: tsu for register "prepin2[1]" (data pin = "reset", clock pin = "clk") is 6.033 ns
    Info: + Longest pin to register delay is 13.338 ns
        Info: 1: + IC(0.000 ns) + CELL(0.965 ns) = 0.965 ns; Loc. = PIN_3; Fanout = 36; PIN Node = 'reset'
        Info: 2: + IC(6.242 ns) + CELL(0.544 ns) = 7.751 ns; Loc. = LCCOMB_X8_Y11_N14; Fanout = 33; COMB Node = 'process_5~0'
        Info: 3: + IC(1.898 ns) + CELL(0.370 ns) = 10.019 ns; Loc. = LCCOMB_X13_Y13_N20; Fanout = 1; COMB Node = 'prepin2[7]~24'
        Info: 4: + IC(1.097 ns) + CELL(0.370 ns) = 11.486 ns; Loc. = LCCOMB_X9_Y13_N28; Fanout = 8; COMB Node = 'prepin2[7]~25'
        Info: 5: + IC(0.997 ns) + CELL(0.855 ns) = 13.338 ns; Loc. = LCFF_X13_Y13_N7; Fanout = 6; REG Node = 'prepin2[1]'
        Info: Total cell delay = 3.104 ns ( 23.27 % )
        Info: Total interconnect delay = 10.234 ns ( 76.73 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 7.265 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
        Info: 2: + IC(1.381 ns) + CELL(0.970 ns) = 3.451 ns; Loc. = LCFF_X13_Y6_N31; Fanout = 2; REG Node = 'hz'
        Info: 3: + IC(2.290 ns) + CELL(0.000 ns) = 5.741 ns; Loc. = CLKCTRL_G1; Fanout = 55; COMB Node = 'hz~clkctrl'
        Info: 4: + IC(0.858 ns) + CELL(0.666 ns) = 7.265 ns; Loc. = LCFF_X13_Y13_N7; Fanout = 6; REG Node = 'prepin2[1]'
        Info: Total cell delay = 2.736 ns ( 37.66 % )
        Info: Total interconnect delay = 4.529 ns ( 62.34 % )
Info: tco from clock "clk" to destination pin "green" through register "green~reg0" is 13.679 ns
    Info: + Longest clock path from clock "clk" to source register is 8.066 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
        Info: 2: + IC(1.525 ns) + CELL(0.970 ns) = 3.595 ns; Loc. = LCFF_X3_Y11_N15; Fanout = 2; REG Node = 'zelena[8]'
        Info: 3: + IC(2.962 ns) + CELL(0.000 ns) = 6.557 ns; Loc. = CLKCTRL_G3; Fanout = 9; COMB Node = 'zelena[8]~clkctrl'
        Info: 4: + IC(0.843 ns) + CELL(0.666 ns) = 8.066 ns; Loc. = LCFF_X14_Y13_N17; Fanout = 1; REG Node = 'green~reg0'
        Info: Total cell delay = 2.736 ns ( 33.92 % )
        Info: Total interconnect delay = 5.330 ns ( 66.08 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 5.309 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X14_Y13_N17; Fanout = 1; REG Node = 'green~reg0'
        Info: 2: + IC(2.073 ns) + CELL(3.236 ns) = 5.309 ns; Loc. = PIN_139; Fanout = 0; PIN Node = 'green'
        Info: Total cell delay = 3.236 ns ( 60.95 % )
        Info: Total interconnect delay = 2.073 ns ( 39.05 % )
Info: th for register "stat1c" (data pin = "reset", clock pin = "clk") is -0.371 ns
    Info: + Longest clock path from clock "clk" to destination register is 7.256 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
        Info: 2: + IC(1.381 ns) + CELL(0.970 ns) = 3.451 ns; Loc. = LCFF_X13_Y6_N31; Fanout = 2; REG Node = 'hz'
        Info: 3: + IC(2.290 ns) + CELL(0.000 ns) = 5.741 ns; Loc. = CLKCTRL_G1; Fanout = 55; COMB Node = 'hz~clkctrl'
        Info: 4: + IC(0.849 ns) + CELL(0.666 ns) = 7.256 ns; Loc. = LCFF_X8_Y11_N17; Fanout = 10; REG Node = 'stat1c'
        Info: Total cell delay = 2.736 ns ( 37.71 % )
        Info: Total interconnect delay = 4.520 ns ( 62.29 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 7.933 ns
        Info: 1: + IC(0.000 ns) + CELL(0.965 ns) = 0.965 ns; Loc. = PIN_3; Fanout = 36; PIN Node = 'reset'
        Info: 2: + IC(6.236 ns) + CELL(0.624 ns) = 7.825 ns; Loc. = LCCOMB_X8_Y11_N16; Fanout = 1; COMB Node = 'stat1c~0'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 7.933 ns; Loc. = LCFF_X8_Y11_N17; Fanout = 10; REG Node = 'stat1c'
        Info: Total cell delay = 1.697 ns ( 21.39 % )
        Info: Total interconnect delay = 6.236 ns ( 78.61 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 129 megabytes
    Info: Processing ended: Wed Jun 17 16:40:29 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


