<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:39:59.3959</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.09.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7014415</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>GPIO 타임스탬프들을 사용한 SoC(system-on-chip)들의 동기화</inventionTitle><inventionTitleEng>SYNCHRONIZING SYSTEMS-ON-CHIP USING GPIO TIMESTAMPS</inventionTitleEng><openDate>2024.06.21</openDate><openNumber>10-2024-0090279</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.04</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.04.29</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04J 3/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 전자 아이웨어 디바이스(electronic eyewear device)는 독립적인 시간 베이스(time base)들을 갖는 제1 SoC(system-on-chip) 및 제2 SoC를 포함한다. 제1 SoC 및 제2 SoC는 공유된 GPIO(general purpose input/output) 연결 및 SoC-간 인터페이스에 의해 연결된다. 제1 SoC 및 제2 SoC는, 제1 SoC가 제2 SoC에 대한 공유된 GPIO 연결을 어서트(assert)함으로써 서로 동기화되고, 공유된 GPIO 연결에 대한 메시지의 어서션(assertion)은 제2 SoC에서 IRQ(interrupt request)를 트리거링한다. 제1 SoC는 GPIO 연결에 대한 메시지의 어서션에 대한 제1 타임스탬프를 기록하고, 제2 SoC는 IRQ의 수신의 제2 타임스탬프를 기록한다. 제1 SoC는 제1 타임스탬프를 포함하는 메시지를 SoC-간 인터페이스를 통해 제2 SoC에 전송한다. 제2 SoC는 제1 SoC와 제2 SoC 사이의 클록 오프셋을, 제1 타임스탬프와 제2 타임스탬프 사이의 차이로서 계산한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.04.13</internationOpenDate><internationOpenNumber>WO2023059474</internationOpenNumber><internationalApplicationDate>2022.09.27</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/044804</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 전자 아이웨어 디바이스(electronic eyewear device)의 제1 SoC(system-on-chip) 및 제2 SoC를 동기화시키는 방법으로서, 상기 제1 SoC 및 상기 제2 SoC는 독립적인 시간 베이스(time base)들을 가지며, 상기 방법은: (a) 상기 제1 SoC가 상기 제2 SoC에 대한 공유된 GPIO(general purpose input/output) 연결을 어서트(assert)하는 단계 — 상기 공유된 GPIO 연결의 어서션(assertion)은 상기 제2 SoC2에서 IRQ(interrupt request)를 트리거링함 —; (b) 상기 제1 SoC가 상기 공유된 GPIO 연결의 어서션 시간에 대한 제1 타임스탬프를 기록하는 단계; (c) 상기 제2 SoC가 상기 공유된 GPIO 연결을 통한 상기 IRQ의 수신의 제2 타임스탬프를 기록하는 단계; (d) 상기 제1 SoC가 상기 제1 타임스탬프를 포함하는 메시지를 SoC-간 인터페이스(inter-SoC interface)를 통해 상기 제2 SoC에 전송하는 단계; (e) 상기 제2 SoC가 상기 제1 SoC와 상기 제2 SoC 사이의 클록 오프셋(clock offset)을, 상기 제1 타임스탬프와 상기 제2 타임스탬프 사이의 차이로서 계산하는 단계; 및 (f) 상기 제2 SoC가 상기 제1 SoC의 클록을, 로컬 타임스탬프와 상기 계산된 클록 오프셋의 합으로서 계산하는 단계를 포함하는, 전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화시키는 방법. </claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 제2 SoC의 클록을 상기 제1 SoC의 계산된 클록으로 조정하는 단계를 더 포함하는, 전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화시키는 방법. </claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서, 시간의 경과에 따라 상기 제1 SoC의 클록 또는 상기 제2 SoC의 클록에서의 임의의 드리프트(drift)를 조정하기 위해, 단계 (a) 내지 단계 (f)를 주기적으로 반복하고 상기 제2 SoC의 클록을 조정하는 단계를 더 포함하는, 전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화시키는 방법. </claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서, 상기 제2 SoC의 클록이 클록 드리프트 허용오차(clock drift tolerance)를 벗어나 상이할 것으로 예상되는 때를 결정하기 위해, 계산된 클록 오프셋들을 외삽(extrapolating)하는 단계, 및 상기 계산된 클록 오프셋들을 상기 클록 드리프트 허용오차 내에 유지하기 위해 상기 제2 SoC의 클록을 상기 제1 SoC의 계산된 클록으로 조정하는 단계를 더 포함하는, 전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화시키는 방법. </claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서, 상기 제1 SoC로부터 상기 제2 SoC로의 상기 GPIO 연결이 어서트될 때마다 단계 (a) 내지 단계 (f)를 반복하는 단계를 더 포함하는, 전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화시키는 방법. </claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서, 상기 제1 SoC가 상기 제1 타임스탬프를 포함하는 메시지를 상기 SoC-간 인터페이스를 통해 상기 제2 SoC에 전송하는 단계는, 상기 제1 타임스탬프를 포함하는 메시지를 PCIe 메시징을 사용하여 전송하는 단계를 포함하는, 전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화시키는 방법. </claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서, 상기 제1 SoC가 제1 타임스탬프를 기록하는 것 또는 상기 제2 SoC가 제2 타임스탬프를 기록하는 것 중 적어도 하나는 상기 제1 SoC 또는 상기 제2 SoC의 하드웨어 타임스탬핑 피처(hardware timestamping feature)를 사용하는 것을 포함하는, 전자 아이웨어 디바이스의 제1 SoC 및 제2 SoC를 동기화시키는 방법. </claim></claimInfo><claimInfo><claim>8. 전자 아이웨어 디바이스로서, 제1 SoC(system-on-chip) — 상기 제1 SoC는 상기 제1 SoC에 대한 제1 클록 신호를 생성하는 제1 클록 생성기를 포함함 —; 제2 SoC — 상기 제2 SoC는 상기 제2 SoC에 대한 제2 클록 신호를 생성하는 제2 클록 생성기를 포함하고, 상기 제1 클록 생성기 및 상기 제2 클록 생성기는 서로 독립적임 —; 상기 제1 SoC와 상기 제2 SoC 사이의 공유된 GPIO(general purpose input/output) 연결; 상기 제1 SoC와 상기 제2 SoC 사이의 SoC-간 인터페이스; 및 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나로 하여금 상기 제1 SoC 및 상기 제2 SoC를 동기화시키기 위한 동작들을 수행하게 하도록 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나에 의해 실행가능한 저장된 명령들을 포함하는 적어도 하나의 컴퓨터 판독가능 매체를 포함하고, 상기 동작들은:  (a) 상기 제1 SoC가 상기 제2 SoC에 대한 상기 공유된 GPIO 연결을 어서트하여, 상기 제2 SoC에서 IRQ(interrupt request)를 트리거링하는 것;  (b) 상기 제1 SoC가 상기 공유된 GPIO 연결의 어서션 시간에 대한 제1 타임스탬프를 기록하는 것;  (c) 상기 제2 SoC가 상기 공유된 GPIO 연결을 통한 상기 IRQ의 수신의 제2 타임스탬프를 기록하는 것;  (d) 상기 제1 SoC가 상기 제1 타임스탬프를 포함하는 메시지를 상기 SoC-간 인터페이스를 통해 상기 제2 SoC에 전송하는 것;  (e) 상기 제2 SoC가 상기 제1 SoC와 상기 제2 SoC 사이의 클록 오프셋을, 상기 제1 타임스탬프와 상기 제2 타임스탬프 사이의 차이로서 계산하는 것; 및  (f) 상기 제2 SoC가 상기 제1 SoC의 프라이머리 클록(primary clock)을, 로컬 타임스탬프와 상기 계산된 클록 오프셋의 합으로서 계산하는 것을 포함하는, 전자 아이웨어 디바이스. </claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서, 상기 적어도 하나의 컴퓨터 판독가능 매체는, 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나로 하여금 상기 제2 클록 생성기에 의해 출력되는 클록을 상기 계산된 프라이머리 클록으로 조정하는 것을 포함하는 동작들을 수행하게 하도록 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나에 의해 실행가능한 저장된 명령들을 더 포함하는,전자 아이웨어 디바이스. </claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서, 상기 적어도 하나의 컴퓨터 판독가능 매체는, 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나로 하여금, 시간의 경과에 따라 상기 제1 클록 생성기에 의해 출력되는 클록 또는 상기 제2 클록 생성기에 의해 출력되는 클록에서의 임의의 드리프트를 조정하기 위해, 스텝(step) (a) 내지 스텝 (f)를 주기적으로 반복하고 상기 제2 클록 생성기에 의해 출력되는 클록을 조정하는 것을 포함하는 동작들을 수행하게 하도록 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나에 의해 실행가능한 저장된 명령들을 더 포함하는,전자 아이웨어 디바이스. </claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서, 상기 적어도 하나의 컴퓨터 판독가능 매체는, 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나로 하여금, 상기 제2 SoC의 클록이 클록 드리프트 허용오차를 벗어나 상이할 것으로 예상되는 때를 결정하기 위해, 계산된 클록 오프셋들을 외삽하는 것, 및 상기 계산된 클록 오프셋들을 상기 클록 드리프트 허용오차 내에 유지하기 위해 상기 제2 SoC의 클록을 상기 계산된 프라이머리 클록으로 조정하는 것을 포함하는 동작들을 수행하게 하도록 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나에 의해 실행가능한 저장된 명령들을 더 포함하는, 전자 아이웨어 디바이스. </claim></claimInfo><claimInfo><claim>12. 제8 항에 있어서, 상기 적어도 하나의 컴퓨터 판독가능 매체는, 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나로 하여금 상기 제1 SoC로부터 상기 제2 SoC로의 상기 GPIO 연결이 어서트될 때마다 스텝 (a) 내지 스텝 (f)를 반복하는 것을 포함하는 동작들을 수행하게 하도록 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나에 의해 실행가능한 저장된 명령들을 더 포함하는, 전자 아이웨어 디바이스. </claim></claimInfo><claimInfo><claim>13. 제8 항에 있어서, 상기 적어도 하나의 컴퓨터 판독가능 매체는, 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나로 하여금 상기 제1 타임스탬프를 포함하는 메시지를 PCIe 메시징을 사용하여 전송하는 것을 포함하는 동작들을 수행하게 하도록 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나에 의해 실행가능한 저장된 명령들을 더 포함하는,전자 아이웨어 디바이스. </claim></claimInfo><claimInfo><claim>14. 제8 항에 있어서, 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나는 상기 제1 타임스탬프 또는 상기 제2 타임스탬프 중 적어도 하나를 기록하기 위한 하드웨어 타임스탬핑 피처를 포함하는, 전자 아이웨어 디바이스. </claim></claimInfo><claimInfo><claim>15. 제8 항에 있어서, 상기 GPIO 연결은 상기 SoC-간 인터페이스를 통한 통신 채널과 독립적인, 전자 아이웨어 디바이스. </claim></claimInfo><claimInfo><claim>16. 저장된 명령들을 포함하는 적어도 하나의 비-일시적인 컴퓨터 판독가능 매체로서, 상기 명령들은, 제1 SoC(system-on-chip) 또는 제2 SoC 중 적어도 하나로 하여금 상기 제1 SoC 및 상기 제2 SoC를 동기화시키기 위한 동작들을 수행하게 하도록 상기 제1 SoC 또는 상기 제2 SoC 중 적어도 하나에 의해 실행가능하고, 상기 동작들은:  (a) 상기 제1 SoC가 상기 제2 SoC에 대한 공유된 GPIO(general purpose input/output) 연결을 어서트하여, 상기 제2 SoC2에서 IRQ(interrupt request)를 트리거링하는 것;  (b) 상기 제1 SoC가 상기 공유된 GPIO 연결의 어서션 시간에 대한 제1 타임스탬프를 기록하는 것;  (c) 상기 제2 SoC가 상기 공유된 GPIO 연결을 통한 상기 IRQ의 수신의 제2 타임스탬프를 기록하는 것;  (d) 상기 제1 SoC가 상기 제1 타임스탬프를 포함하는 메시지를 SoC-간 인터페이스를 통해 상기 제2 SoC에 전송하는 것;  (e) 상기 제2 SoC가 상기 제1 SoC와 상기 제2 SoC 사이의 클록 오프셋을, 상기 제1 타임스탬프와 상기 제2 타임스탬프 사이의 차이로서 계산하는 것; 및  (f) 상기 제2 SoC가 상기 제1 SoC의 프라이머리 클록을, 로컬 타임스탬프와 상기 계산된 클록 오프셋의 합으로서 계산하는 것을 포함하는, 적어도 하나의 비-일시적인 컴퓨터 판독가능 매체. </claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서, 상기 제2 SoC의 시간 클록을 상기 계산된 프라이머리 클록으로 조정하는 것을 포함하는 동작들을 수행하기 위한 명령들을 더 포함하는, 적어도 하나의 비-일시적인 컴퓨터 판독가능 매체. </claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서, 시간의 경과에 따라 상기 제1 SoC의 클록 또는 상기 제2 SoC의 클록에서의 임의의 드리프트를 조정하기 위해, 스텝 (a) 내지 스텝 (f)를 주기적으로 반복하고 상기 제2 SoC의 클록을 조정하는 것을 포함하는 동작들을 수행하기 위한 명령들을 더 포함하는, 적어도 하나의 비-일시적인 컴퓨터 판독가능 매체. </claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서, 상기 제2 SoC의 클록이 클록 드리프트 허용오차를 벗어나 상이할 것으로 예상되는 때를 결정하기 위해, 계산된 클록 오프셋들을 외삽하는 것, 및 상기 계산된 클록 오프셋들을 상기 클록 드리프트 허용오차 내에 유지하기 위해 상기 제2 SoC의 클록을 상기 계산된 프라이머리 클록으로 조정하는 것을 포함하는 동작들을 수행하기 위한 명령들을 더 포함하는, 적어도 하나의 비-일시적인 컴퓨터 판독가능 매체. </claim></claimInfo><claimInfo><claim>20. 제16 항에 있어서, 상기 제1 SoC로부터 상기 제2 SoC로의 상기 GPIO 연결이 어서트될 때마다 스텝 (a) 내지 스텝 (f)를 반복하는 것을 포함하는 동작들을 수행하기 위한 명령들을 더 포함하는, 적어도 하나의 비-일시적인 컴퓨터 판독가능 매체. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 산타 모니카 써티퍼스트 스트리트 ****</address><code>520140253774</code><country>미국</country><engName>SNAP INC.</engName><name>스냅 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>AHN, Samuel</engName><name>안, 사무엘</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>RYUMA, Dmitry</engName><name>류마, 드미트리</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>ZHUANG, Richard</engName><name>주앙, 리차드</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.10.07</priorityApplicationDate><priorityApplicationNumber>17/496,261</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.04.29</receiptDate><receiptNumber>1-1-2024-0468887-34</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.05.08</receiptDate><receiptNumber>1-1-2024-0498669-35</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.05.09</receiptDate><receiptNumber>1-5-2024-0077161-39</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.04</receiptDate><receiptNumber>1-1-2025-1016094-80</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247014415.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930e3df87762206cf6e6e8ea84d1eab47859b5914b843b66b93f538c0c5f05ed0a4f8f2bec1d8dab38ef1284d7d7be9c490ebcfefb362ab200</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf2aeac9f833dc818394264d432bd4f77d1998035f1afc624b714f4b453bfa419b4ca4194e96454a4f6fdb1764bf9ac4b346bd456eb0c7efbe</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>