TimeQuest Timing Analyzer report for spi_slave
Mon Sep 09 15:40:47 2024
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'input_spi_clk'
 13. Slow 1200mV 100C Model Setup: 'clk'
 14. Slow 1200mV 100C Model Hold: 'clk'
 15. Slow 1200mV 100C Model Hold: 'input_spi_clk'
 16. Slow 1200mV 100C Model Metastability Summary
 17. Slow 1200mV -40C Model Fmax Summary
 18. Slow 1200mV -40C Model Setup Summary
 19. Slow 1200mV -40C Model Hold Summary
 20. Slow 1200mV -40C Model Recovery Summary
 21. Slow 1200mV -40C Model Removal Summary
 22. Slow 1200mV -40C Model Minimum Pulse Width Summary
 23. Slow 1200mV -40C Model Setup: 'input_spi_clk'
 24. Slow 1200mV -40C Model Setup: 'clk'
 25. Slow 1200mV -40C Model Hold: 'input_spi_clk'
 26. Slow 1200mV -40C Model Hold: 'clk'
 27. Slow 1200mV -40C Model Metastability Summary
 28. Fast 1200mV -40C Model Setup Summary
 29. Fast 1200mV -40C Model Hold Summary
 30. Fast 1200mV -40C Model Recovery Summary
 31. Fast 1200mV -40C Model Removal Summary
 32. Fast 1200mV -40C Model Minimum Pulse Width Summary
 33. Fast 1200mV -40C Model Setup: 'clk'
 34. Fast 1200mV -40C Model Setup: 'input_spi_clk'
 35. Fast 1200mV -40C Model Hold: 'clk'
 36. Fast 1200mV -40C Model Hold: 'input_spi_clk'
 37. Fast 1200mV -40C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv n40c Model)
 42. Signal Integrity Metrics (Slow 1200mv 100c Model)
 43. Signal Integrity Metrics (Fast 1200mv n40c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest Spectra-Q                                 ;
; Revision Name         ; spi_slave                                           ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL025YU256I7G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; clk           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }           ;
; input_spi_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { input_spi_clk } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                          ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                                                          ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; 418.59 MHz ; 250.0 MHz       ; input_spi_clk ; limit due to minimum period restriction (max I/O toggle rate) ;
; 437.45 MHz ; 250.0 MHz       ; clk           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------+
; Slow 1200mV 100C Model Setup Summary   ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; input_spi_clk ; -1.389 ; -22.022       ;
; clk           ; -1.094 ; -12.062       ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 100C Model Hold Summary   ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk           ; 0.416 ; 0.000         ;
; input_spi_clk ; 0.417 ; 0.000         ;
+---------------+-------+---------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+---------------+--------+---------------------------+
; Clock         ; Slack  ; End Point TNS             ;
+---------------+--------+---------------------------+
; input_spi_clk ; -3.000 ; -31.270                   ;
; clk           ; -3.000 ; -24.845                   ;
+---------------+--------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'input_spi_clk'                                                                           ;
+--------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+
; -1.389 ; byte_counter[0]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.316      ;
; -1.304 ; byte_counter[1]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.231      ;
; -1.269 ; tx_bit_counter[2] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 2.195      ;
; -1.269 ; tx_bit_counter[2] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 2.195      ;
; -1.269 ; tx_bit_counter[2] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 2.195      ;
; -1.269 ; tx_bit_counter[2] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 2.195      ;
; -1.269 ; tx_bit_counter[2] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 2.195      ;
; -1.187 ; tx_bit_counter[1] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 2.113      ;
; -1.187 ; tx_bit_counter[1] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 2.113      ;
; -1.187 ; tx_bit_counter[1] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 2.113      ;
; -1.187 ; tx_bit_counter[1] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 2.113      ;
; -1.187 ; tx_bit_counter[1] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 2.113      ;
; -1.173 ; byte_outbuff[23]  ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 2.052      ;
; -1.129 ; byte_counter[0]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.056      ;
; -1.129 ; byte_counter[0]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.056      ;
; -1.129 ; byte_counter[0]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.056      ;
; -1.129 ; byte_counter[0]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.056      ;
; -1.129 ; byte_counter[0]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.056      ;
; -1.108 ; tx_bit_counter[0] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.035      ;
; -1.107 ; tx_bit_counter[0] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.034      ;
; -1.107 ; tx_bit_counter[0] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.034      ;
; -1.102 ; tx_bit_counter[2] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.029      ;
; -1.101 ; tx_bit_counter[2] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.028      ;
; -1.101 ; tx_bit_counter[2] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.028      ;
; -1.086 ; byte_counter[2]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.013      ;
; -1.085 ; byte_counter[2]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 2.012      ;
; -1.061 ; byte_counter[4]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.988      ;
; -1.060 ; byte_counter[4]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.987      ;
; -1.054 ; send_data         ; tx_bit_counter[2] ; clk           ; input_spi_clk ; 1.000        ; -0.098     ; 1.934      ;
; -1.053 ; byte_counter[3]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.980      ;
; -1.052 ; byte_counter[3]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.979      ;
; -1.051 ; send_data         ; tx_bit_counter[1] ; clk           ; input_spi_clk ; 1.000        ; -0.098     ; 1.931      ;
; -1.024 ; tx_bit_counter[0] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 1.950      ;
; -1.024 ; byte_counter[2]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.951      ;
; -1.024 ; byte_counter[2]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.951      ;
; -1.024 ; tx_bit_counter[0] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 1.950      ;
; -1.024 ; tx_bit_counter[0] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 1.950      ;
; -1.024 ; tx_bit_counter[0] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 1.950      ;
; -1.024 ; tx_bit_counter[0] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.072     ; 1.950      ;
; -1.024 ; byte_counter[2]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.951      ;
; -1.024 ; byte_counter[2]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.951      ;
; -1.024 ; byte_counter[2]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.951      ;
; -1.013 ; byte_counter[1]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.940      ;
; -1.013 ; byte_counter[1]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.940      ;
; -1.013 ; byte_counter[1]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.940      ;
; -1.013 ; byte_counter[1]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.940      ;
; -1.013 ; byte_counter[1]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.940      ;
; -0.953 ; tx_bit_counter[1] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.880      ;
; -0.927 ; byte_counter[1]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.854      ;
; -0.927 ; mosi_en           ; byte_inbuff[5]    ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.806      ;
; -0.927 ; mosi_en           ; byte_inbuff[2]    ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.806      ;
; -0.927 ; mosi_en           ; byte_inbuff[7]    ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.806      ;
; -0.927 ; mosi_en           ; byte_inbuff[0]    ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.806      ;
; -0.927 ; mosi_en           ; byte_inbuff[3]    ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.806      ;
; -0.927 ; mosi_en           ; byte_inbuff[1]    ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.806      ;
; -0.927 ; mosi_en           ; byte_inbuff[4]    ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.806      ;
; -0.927 ; mosi_en           ; byte_inbuff[6]    ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.806      ;
; -0.907 ; mosi_en           ; tx_bit_counter[0] ; clk           ; input_spi_clk ; 1.000        ; -0.098     ; 1.787      ;
; -0.906 ; mosi_en           ; tx_bit_counter[2] ; clk           ; input_spi_clk ; 1.000        ; -0.098     ; 1.786      ;
; -0.906 ; mosi_en           ; tx_bit_counter[1] ; clk           ; input_spi_clk ; 1.000        ; -0.098     ; 1.786      ;
; -0.865 ; tx_bit_counter[1] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.792      ;
; -0.859 ; byte_outbuff[7]   ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.738      ;
; -0.854 ; byte_counter[3]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.781      ;
; -0.854 ; byte_counter[3]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.781      ;
; -0.854 ; byte_counter[3]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.781      ;
; -0.854 ; byte_counter[3]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.781      ;
; -0.854 ; byte_counter[3]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.781      ;
; -0.845 ; mosi_en           ; bit_counter[2]    ; clk           ; input_spi_clk ; 1.000        ; -0.098     ; 1.725      ;
; -0.833 ; tx_bit_counter[1] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.760      ;
; -0.833 ; send_data         ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.712      ;
; -0.832 ; send_data         ; spi_miso~reg0     ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.711      ;
; -0.830 ; byte_counter[0]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.757      ;
; -0.766 ; byte_counter[4]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.693      ;
; -0.766 ; byte_counter[4]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.693      ;
; -0.766 ; byte_counter[4]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.693      ;
; -0.766 ; byte_counter[4]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.693      ;
; -0.766 ; byte_counter[4]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.693      ;
; -0.718 ; byte_outbuff[15]  ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.597      ;
; -0.700 ; mosi_en           ; bit_counter[0]    ; clk           ; input_spi_clk ; 1.000        ; -0.098     ; 1.580      ;
; -0.656 ; send_data         ; tx_bit_counter[0] ; clk           ; input_spi_clk ; 1.000        ; -0.098     ; 1.536      ;
; -0.627 ; mosi_en           ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.506      ;
; -0.626 ; mosi_en           ; spi_miso~reg0     ; clk           ; input_spi_clk ; 1.000        ; -0.099     ; 1.505      ;
; -0.612 ; mosi_en           ; bit_counter[1]    ; clk           ; input_spi_clk ; 1.000        ; -0.098     ; 1.492      ;
; -0.348 ; bit_counter[1]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.275      ;
; -0.308 ; bit_counter[1]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.235      ;
; -0.263 ; bit_counter[0]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.190      ;
; -0.146 ; shift_reg[7]      ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 1.073      ;
; -0.045 ; byte_inbuff[6]    ; byte_inbuff[7]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.070     ; 0.973      ;
; -0.033 ; bit_counter[2]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 0.960      ;
; 0.100  ; bit_counter[0]    ; bit_counter[1]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 0.827      ;
; 0.107  ; byte_inbuff[5]    ; byte_inbuff[6]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.070     ; 0.821      ;
; 0.108  ; byte_inbuff[0]    ; byte_inbuff[1]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.070     ; 0.820      ;
; 0.108  ; byte_inbuff[2]    ; byte_inbuff[3]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.070     ; 0.820      ;
; 0.108  ; byte_inbuff[1]    ; byte_inbuff[2]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.070     ; 0.820      ;
; 0.109  ; byte_inbuff[3]    ; byte_inbuff[4]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.070     ; 0.819      ;
; 0.109  ; byte_inbuff[4]    ; byte_inbuff[5]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.070     ; 0.819      ;
; 0.111  ; bit_counter[0]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 0.816      ;
; 0.155  ; bit_counter[1]    ; bit_counter[1]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 0.772      ;
; 0.155  ; bit_counter[2]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 0.772      ;
; 0.155  ; bit_counter[0]    ; bit_counter[0]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.071     ; 0.772      ;
+--------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk'                                                                                     ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; -1.094 ; byte_inbuff[7]     ; ram_addr[0]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.000      ; 1.572      ;
; -1.094 ; byte_inbuff[7]     ; ram_addr[5]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.000      ; 1.572      ;
; -1.094 ; byte_inbuff[7]     ; ram_addr[4]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.000      ; 1.572      ;
; -1.094 ; byte_inbuff[7]     ; ram_addr[3]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.000      ; 1.572      ;
; -1.094 ; byte_inbuff[7]     ; ram_addr[2]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.000      ; 1.572      ;
; -1.094 ; byte_inbuff[7]     ; ram_addr[1]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.000      ; 1.572      ;
; -0.810 ; state.RECEIVE_DATA ; state.PREP_DATA    ; clk           ; clk         ; 1.000        ; -0.071     ; 1.737      ;
; -0.774 ; state.PREP_DATA    ; state.PREP_DATA    ; clk           ; clk         ; 1.000        ; -0.071     ; 1.701      ;
; -0.719 ; cyc_cnt[0]         ; byte_outbuff[15]   ; clk           ; clk         ; 1.000        ; -0.072     ; 1.645      ;
; -0.719 ; cyc_cnt[0]         ; byte_outbuff[23]   ; clk           ; clk         ; 1.000        ; -0.072     ; 1.645      ;
; -0.719 ; cyc_cnt[0]         ; byte_outbuff[7]    ; clk           ; clk         ; 1.000        ; -0.072     ; 1.645      ;
; -0.681 ; state.RECEIVE_DATA ; state.IDLE         ; clk           ; clk         ; 1.000        ; -0.071     ; 1.608      ;
; -0.655 ; byte_inbuff[5]     ; ram_addr[5]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.000      ; 1.133      ;
; -0.655 ; byte_inbuff[2]     ; ram_addr[2]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.000      ; 1.133      ;
; -0.650 ; byte_inbuff[1]     ; ram_addr[1]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.000      ; 1.128      ;
; -0.649 ; byte_inbuff[0]     ; ram_addr[0]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.000      ; 1.127      ;
; -0.649 ; byte_inbuff[4]     ; ram_addr[4]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.000      ; 1.127      ;
; -0.647 ; byte_inbuff[3]     ; ram_addr[3]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.000      ; 1.125      ;
; -0.643 ; addr_set           ; cyc_cnt[0]         ; clk           ; clk         ; 0.500        ; -0.166     ; 0.975      ;
; -0.560 ; state.IDLE         ; state.PREP_DATA    ; clk           ; clk         ; 1.000        ; -0.071     ; 1.487      ;
; -0.468 ; rx_done            ; addr_set           ; input_spi_clk ; clk         ; 0.500        ; -0.001     ; 0.945      ;
; -0.426 ; state.IDLE         ; state.IDLE         ; clk           ; clk         ; 1.000        ; -0.071     ; 1.353      ;
; -0.253 ; state.PREP_DATA    ; state.RECEIVE_DATA ; clk           ; clk         ; 1.000        ; -0.071     ; 1.180      ;
; -0.250 ; cyc_cnt[0]         ; cyc_cnt_done       ; clk           ; clk         ; 1.000        ; -0.072     ; 1.176      ;
; -0.242 ; cyc_cnt_done       ; state.RECEIVE_DATA ; clk           ; clk         ; 1.000        ; -0.071     ; 1.169      ;
; -0.236 ; state.RECEIVE_DATA ; mosi_en            ; clk           ; clk         ; 1.000        ; -0.071     ; 1.163      ;
; -0.226 ; state.IDLE         ; mosi_en            ; clk           ; clk         ; 1.000        ; -0.071     ; 1.153      ;
; -0.220 ; state.PREP_DATA    ; state.IDLE         ; clk           ; clk         ; 1.000        ; -0.071     ; 1.147      ;
; 0.103  ; state.RECEIVE_DATA ; send_data          ; clk           ; clk         ; 1.000        ; -0.071     ; 0.824      ;
; 0.104  ; cyc_cnt_done       ; state.PREP_DATA    ; clk           ; clk         ; 1.000        ; -0.071     ; 0.823      ;
; 0.106  ; cyc_cnt_done       ; state.IDLE         ; clk           ; clk         ; 1.000        ; -0.071     ; 0.821      ;
; 0.155  ; cyc_cnt[0]         ; cyc_cnt[0]         ; clk           ; clk         ; 1.000        ; -0.071     ; 0.772      ;
; 0.186  ; addr_set           ; addr_set           ; clk           ; clk         ; 1.000        ; -0.072     ; 0.740      ;
; 0.187  ; send_data          ; send_data          ; clk           ; clk         ; 1.000        ; -0.071     ; 0.740      ;
; 0.187  ; state.RECEIVE_DATA ; state.RECEIVE_DATA ; clk           ; clk         ; 1.000        ; -0.071     ; 0.740      ;
; 0.187  ; mosi_en            ; mosi_en            ; clk           ; clk         ; 1.000        ; -0.071     ; 0.740      ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk'                                                                                     ;
+-------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; 0.416 ; addr_set           ; addr_set           ; clk           ; clk         ; 0.000        ; 0.072      ; 0.674      ;
; 0.417 ; mosi_en            ; mosi_en            ; clk           ; clk         ; 0.000        ; 0.071      ; 0.674      ;
; 0.417 ; send_data          ; send_data          ; clk           ; clk         ; 0.000        ; 0.071      ; 0.674      ;
; 0.417 ; state.PREP_DATA    ; state.PREP_DATA    ; clk           ; clk         ; 0.000        ; 0.071      ; 0.674      ;
; 0.417 ; state.RECEIVE_DATA ; state.RECEIVE_DATA ; clk           ; clk         ; 0.000        ; 0.071      ; 0.674      ;
; 0.421 ; cyc_cnt[0]         ; cyc_cnt[0]         ; clk           ; clk         ; 0.000        ; 0.071      ; 0.678      ;
; 0.444 ; cyc_cnt_done       ; state.PREP_DATA    ; clk           ; clk         ; 0.000        ; 0.071      ; 0.701      ;
; 0.455 ; cyc_cnt_done       ; state.IDLE         ; clk           ; clk         ; 0.000        ; 0.071      ; 0.712      ;
; 0.456 ; state.RECEIVE_DATA ; send_data          ; clk           ; clk         ; 0.000        ; 0.071      ; 0.713      ;
; 0.668 ; state.PREP_DATA    ; state.IDLE         ; clk           ; clk         ; 0.000        ; 0.071      ; 0.925      ;
; 0.670 ; state.PREP_DATA    ; state.RECEIVE_DATA ; clk           ; clk         ; 0.000        ; 0.071      ; 0.927      ;
; 0.671 ; cyc_cnt_done       ; state.RECEIVE_DATA ; clk           ; clk         ; 0.000        ; 0.071      ; 0.928      ;
; 0.683 ; state.IDLE         ; mosi_en            ; clk           ; clk         ; 0.000        ; 0.071      ; 0.940      ;
; 0.709 ; state.RECEIVE_DATA ; mosi_en            ; clk           ; clk         ; 0.000        ; 0.071      ; 0.966      ;
; 0.842 ; cyc_cnt[0]         ; cyc_cnt_done       ; clk           ; clk         ; 0.000        ; 0.070      ; 1.098      ;
; 0.935 ; state.IDLE         ; state.IDLE         ; clk           ; clk         ; 0.000        ; 0.071      ; 1.192      ;
; 0.942 ; rx_done            ; addr_set           ; input_spi_clk ; clk         ; -0.500       ; 0.193      ; 0.861      ;
; 1.044 ; state.IDLE         ; state.PREP_DATA    ; clk           ; clk         ; 0.000        ; 0.071      ; 1.301      ;
; 1.092 ; byte_inbuff[5]     ; ram_addr[5]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.193      ; 1.011      ;
; 1.095 ; byte_inbuff[2]     ; ram_addr[2]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.193      ; 1.014      ;
; 1.096 ; byte_inbuff[0]     ; ram_addr[0]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.193      ; 1.015      ;
; 1.096 ; byte_inbuff[3]     ; ram_addr[3]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.193      ; 1.015      ;
; 1.096 ; byte_inbuff[1]     ; ram_addr[1]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.193      ; 1.015      ;
; 1.098 ; byte_inbuff[4]     ; ram_addr[4]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.193      ; 1.017      ;
; 1.204 ; addr_set           ; cyc_cnt[0]         ; clk           ; clk         ; -0.500       ; -0.022     ; 0.888      ;
; 1.218 ; state.RECEIVE_DATA ; state.IDLE         ; clk           ; clk         ; 0.000        ; 0.071      ; 1.475      ;
; 1.316 ; state.RECEIVE_DATA ; state.PREP_DATA    ; clk           ; clk         ; 0.000        ; 0.071      ; 1.573      ;
; 1.451 ; cyc_cnt[0]         ; byte_outbuff[23]   ; clk           ; clk         ; 0.000        ; 0.070      ; 1.707      ;
; 1.451 ; cyc_cnt[0]         ; byte_outbuff[15]   ; clk           ; clk         ; 0.000        ; 0.070      ; 1.707      ;
; 1.451 ; cyc_cnt[0]         ; byte_outbuff[7]    ; clk           ; clk         ; 0.000        ; 0.070      ; 1.707      ;
; 1.685 ; byte_inbuff[7]     ; ram_addr[5]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.193      ; 1.604      ;
; 1.685 ; byte_inbuff[7]     ; ram_addr[4]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.193      ; 1.604      ;
; 1.685 ; byte_inbuff[7]     ; ram_addr[0]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.193      ; 1.604      ;
; 1.685 ; byte_inbuff[7]     ; ram_addr[1]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.193      ; 1.604      ;
; 1.685 ; byte_inbuff[7]     ; ram_addr[3]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.193      ; 1.604      ;
; 1.685 ; byte_inbuff[7]     ; ram_addr[2]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.193      ; 1.604      ;
+-------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'input_spi_clk'                                                                           ;
+-------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+
; 0.417 ; tx_bit_counter[2] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.674      ;
; 0.417 ; tx_bit_counter[1] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.674      ;
; 0.417 ; bit_counter[1]    ; bit_counter[1]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.674      ;
; 0.417 ; shift_reg[7]      ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.674      ;
; 0.417 ; bit_counter[2]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.674      ;
; 0.417 ; spi_miso~reg0     ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.674      ;
; 0.417 ; bit_counter[0]    ; bit_counter[0]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.674      ;
; 0.417 ; tx_bit_counter[0] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.674      ;
; 0.449 ; bit_counter[0]    ; bit_counter[1]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.706      ;
; 0.452 ; bit_counter[0]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.709      ;
; 0.465 ; byte_inbuff[0]    ; byte_inbuff[1]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 0.721      ;
; 0.465 ; byte_inbuff[1]    ; byte_inbuff[2]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 0.721      ;
; 0.465 ; byte_inbuff[3]    ; byte_inbuff[4]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 0.721      ;
; 0.465 ; byte_inbuff[4]    ; byte_inbuff[5]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 0.721      ;
; 0.466 ; byte_inbuff[2]    ; byte_inbuff[3]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 0.722      ;
; 0.466 ; byte_inbuff[5]    ; byte_inbuff[6]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 0.722      ;
; 0.568 ; bit_counter[2]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.825      ;
; 0.616 ; byte_inbuff[6]    ; byte_inbuff[7]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 0.872      ;
; 0.653 ; shift_reg[7]      ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.910      ;
; 0.665 ; byte_counter[3]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.922      ;
; 0.668 ; byte_counter[4]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.925      ;
; 0.677 ; byte_counter[2]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.934      ;
; 0.681 ; byte_counter[1]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.938      ;
; 0.709 ; byte_counter[0]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 0.966      ;
; 0.790 ; bit_counter[0]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.047      ;
; 0.826 ; bit_counter[1]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.083      ;
; 0.889 ; bit_counter[1]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.146      ;
; 0.984 ; byte_counter[3]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.241      ;
; 1.000 ; byte_counter[1]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.257      ;
; 1.008 ; byte_counter[2]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.265      ;
; 1.012 ; byte_counter[2]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.269      ;
; 1.016 ; byte_counter[0]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.273      ;
; 1.020 ; byte_counter[0]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.277      ;
; 1.059 ; byte_outbuff[15]  ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.095      ; 1.380      ;
; 1.072 ; mosi_en           ; bit_counter[1]    ; clk           ; input_spi_clk ; 0.000        ; 0.096      ; 1.394      ;
; 1.080 ; mosi_en           ; spi_miso~reg0     ; clk           ; input_spi_clk ; 0.000        ; 0.095      ; 1.401      ;
; 1.081 ; mosi_en           ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.095      ; 1.402      ;
; 1.092 ; send_data         ; tx_bit_counter[0] ; clk           ; input_spi_clk ; 0.000        ; 0.096      ; 1.414      ;
; 1.109 ; mosi_en           ; bit_counter[0]    ; clk           ; input_spi_clk ; 0.000        ; 0.096      ; 1.431      ;
; 1.124 ; byte_counter[1]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.381      ;
; 1.128 ; byte_counter[1]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.385      ;
; 1.144 ; byte_counter[0]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.401      ;
; 1.148 ; byte_counter[0]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.405      ;
; 1.219 ; tx_bit_counter[0] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.476      ;
; 1.219 ; tx_bit_counter[0] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.476      ;
; 1.232 ; byte_counter[1]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.489      ;
; 1.261 ; send_data         ; spi_miso~reg0     ; clk           ; input_spi_clk ; 0.000        ; 0.095      ; 1.582      ;
; 1.261 ; send_data         ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.095      ; 1.582      ;
; 1.261 ; byte_outbuff[7]   ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.095      ; 1.582      ;
; 1.292 ; byte_counter[4]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.549      ;
; 1.292 ; byte_counter[4]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.549      ;
; 1.292 ; byte_counter[4]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.549      ;
; 1.292 ; byte_counter[4]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.549      ;
; 1.300 ; mosi_en           ; bit_counter[2]    ; clk           ; input_spi_clk ; 0.000        ; 0.096      ; 1.622      ;
; 1.308 ; tx_bit_counter[1] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.565      ;
; 1.320 ; mosi_en           ; tx_bit_counter[0] ; clk           ; input_spi_clk ; 0.000        ; 0.096      ; 1.642      ;
; 1.320 ; mosi_en           ; tx_bit_counter[1] ; clk           ; input_spi_clk ; 0.000        ; 0.096      ; 1.642      ;
; 1.321 ; mosi_en           ; tx_bit_counter[2] ; clk           ; input_spi_clk ; 0.000        ; 0.096      ; 1.643      ;
; 1.324 ; tx_bit_counter[1] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.581      ;
; 1.359 ; byte_counter[0]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.616      ;
; 1.393 ; byte_counter[3]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.650      ;
; 1.393 ; byte_counter[3]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.650      ;
; 1.393 ; byte_counter[3]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.650      ;
; 1.394 ; byte_counter[0]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.651      ;
; 1.457 ; send_data         ; tx_bit_counter[1] ; clk           ; input_spi_clk ; 0.000        ; 0.096      ; 1.779      ;
; 1.459 ; send_data         ; tx_bit_counter[2] ; clk           ; input_spi_clk ; 0.000        ; 0.096      ; 1.781      ;
; 1.482 ; byte_counter[1]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.739      ;
; 1.505 ; byte_outbuff[23]  ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.095      ; 1.826      ;
; 1.511 ; tx_bit_counter[2] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.768      ;
; 1.532 ; mosi_en           ; byte_inbuff[6]    ; clk           ; input_spi_clk ; 0.000        ; 0.094      ; 1.852      ;
; 1.532 ; mosi_en           ; byte_inbuff[7]    ; clk           ; input_spi_clk ; 0.000        ; 0.094      ; 1.852      ;
; 1.532 ; mosi_en           ; byte_inbuff[0]    ; clk           ; input_spi_clk ; 0.000        ; 0.094      ; 1.852      ;
; 1.532 ; mosi_en           ; byte_inbuff[3]    ; clk           ; input_spi_clk ; 0.000        ; 0.094      ; 1.852      ;
; 1.532 ; mosi_en           ; byte_inbuff[2]    ; clk           ; input_spi_clk ; 0.000        ; 0.094      ; 1.852      ;
; 1.532 ; mosi_en           ; byte_inbuff[1]    ; clk           ; input_spi_clk ; 0.000        ; 0.094      ; 1.852      ;
; 1.532 ; mosi_en           ; byte_inbuff[4]    ; clk           ; input_spi_clk ; 0.000        ; 0.094      ; 1.852      ;
; 1.532 ; mosi_en           ; byte_inbuff[5]    ; clk           ; input_spi_clk ; 0.000        ; 0.094      ; 1.852      ;
; 1.537 ; tx_bit_counter[2] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.794      ;
; 1.546 ; byte_counter[3]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.803      ;
; 1.546 ; byte_counter[4]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.803      ;
; 1.547 ; byte_counter[3]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.804      ;
; 1.547 ; byte_counter[4]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.804      ;
; 1.556 ; byte_counter[1]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.813      ;
; 1.576 ; byte_counter[2]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.833      ;
; 1.576 ; byte_counter[2]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.833      ;
; 1.609 ; byte_counter[2]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.866      ;
; 1.610 ; byte_counter[2]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.071      ; 1.867      ;
; 1.751 ; tx_bit_counter[0] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 2.007      ;
; 1.751 ; tx_bit_counter[0] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 2.007      ;
; 1.751 ; tx_bit_counter[0] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 2.007      ;
; 1.751 ; tx_bit_counter[0] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 2.007      ;
; 1.751 ; tx_bit_counter[0] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 2.007      ;
; 1.891 ; tx_bit_counter[1] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 2.147      ;
; 1.891 ; tx_bit_counter[1] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 2.147      ;
; 1.891 ; tx_bit_counter[1] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 2.147      ;
; 1.891 ; tx_bit_counter[1] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 2.147      ;
; 1.891 ; tx_bit_counter[1] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 2.147      ;
; 1.981 ; tx_bit_counter[2] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 2.237      ;
; 1.981 ; tx_bit_counter[2] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 2.237      ;
; 1.981 ; tx_bit_counter[2] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.070      ; 2.237      ;
+-------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 100C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                         ;
+-----------+-----------------+---------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name    ; Note                                                          ;
+-----------+-----------------+---------------+---------------------------------------------------------------+
; 478.7 MHz ; 250.0 MHz       ; input_spi_clk ; limit due to minimum period restriction (max I/O toggle rate) ;
; 512.3 MHz ; 250.0 MHz       ; clk           ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+---------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow 1200mV -40C Model Setup Summary   ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; input_spi_clk ; -1.089 ; -17.182       ;
; clk           ; -0.937 ; -9.429        ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV -40C Model Hold Summary   ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; input_spi_clk ; 0.343 ; 0.000         ;
; clk           ; 0.344 ; 0.000         ;
+---------------+-------+---------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+---------------+--------+---------------------------+
; Clock         ; Slack  ; End Point TNS             ;
+---------------+--------+---------------------------+
; input_spi_clk ; -3.000 ; -31.270                   ;
; clk           ; -3.000 ; -24.845                   ;
+---------------+--------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'input_spi_clk'                                                                           ;
+--------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+
; -1.089 ; byte_counter[0]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 2.027      ;
; -1.057 ; tx_bit_counter[2] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.994      ;
; -1.057 ; tx_bit_counter[2] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.994      ;
; -1.057 ; tx_bit_counter[2] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.994      ;
; -1.057 ; tx_bit_counter[2] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.994      ;
; -1.057 ; tx_bit_counter[2] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.994      ;
; -1.039 ; byte_counter[1]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.977      ;
; -0.964 ; tx_bit_counter[1] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.901      ;
; -0.964 ; tx_bit_counter[1] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.901      ;
; -0.964 ; tx_bit_counter[1] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.901      ;
; -0.964 ; tx_bit_counter[1] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.901      ;
; -0.964 ; tx_bit_counter[1] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.901      ;
; -0.887 ; byte_counter[0]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.825      ;
; -0.887 ; byte_counter[0]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.825      ;
; -0.887 ; byte_counter[0]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.825      ;
; -0.887 ; byte_counter[0]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.825      ;
; -0.887 ; byte_counter[0]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.825      ;
; -0.861 ; byte_counter[2]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.799      ;
; -0.861 ; byte_counter[2]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.799      ;
; -0.848 ; byte_outbuff[23]  ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.084     ; 1.744      ;
; -0.841 ; tx_bit_counter[0] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.778      ;
; -0.841 ; tx_bit_counter[0] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.778      ;
; -0.841 ; tx_bit_counter[0] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.778      ;
; -0.841 ; tx_bit_counter[0] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.778      ;
; -0.841 ; tx_bit_counter[0] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.778      ;
; -0.829 ; byte_counter[4]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.767      ;
; -0.829 ; byte_counter[4]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.767      ;
; -0.823 ; byte_counter[3]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.761      ;
; -0.823 ; byte_counter[3]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.761      ;
; -0.821 ; tx_bit_counter[0] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.758      ;
; -0.820 ; tx_bit_counter[2] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.757      ;
; -0.820 ; tx_bit_counter[0] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.757      ;
; -0.820 ; tx_bit_counter[0] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.757      ;
; -0.819 ; tx_bit_counter[2] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.756      ;
; -0.819 ; tx_bit_counter[2] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.756      ;
; -0.815 ; send_data         ; tx_bit_counter[2] ; clk           ; input_spi_clk ; 1.000        ; -0.083     ; 1.712      ;
; -0.813 ; send_data         ; tx_bit_counter[1] ; clk           ; input_spi_clk ; 1.000        ; -0.083     ; 1.710      ;
; -0.787 ; byte_counter[2]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.725      ;
; -0.787 ; byte_counter[2]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.725      ;
; -0.787 ; byte_counter[2]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.725      ;
; -0.787 ; byte_counter[2]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.725      ;
; -0.787 ; byte_counter[2]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.725      ;
; -0.783 ; byte_counter[1]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.721      ;
; -0.783 ; byte_counter[1]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.721      ;
; -0.783 ; byte_counter[1]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.721      ;
; -0.783 ; byte_counter[1]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.721      ;
; -0.783 ; byte_counter[1]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.721      ;
; -0.725 ; mosi_en           ; byte_inbuff[6]    ; clk           ; input_spi_clk ; 1.000        ; -0.084     ; 1.621      ;
; -0.725 ; mosi_en           ; byte_inbuff[2]    ; clk           ; input_spi_clk ; 1.000        ; -0.084     ; 1.621      ;
; -0.725 ; mosi_en           ; byte_inbuff[3]    ; clk           ; input_spi_clk ; 1.000        ; -0.084     ; 1.621      ;
; -0.725 ; mosi_en           ; byte_inbuff[5]    ; clk           ; input_spi_clk ; 1.000        ; -0.084     ; 1.621      ;
; -0.725 ; mosi_en           ; byte_inbuff[0]    ; clk           ; input_spi_clk ; 1.000        ; -0.084     ; 1.621      ;
; -0.725 ; mosi_en           ; byte_inbuff[1]    ; clk           ; input_spi_clk ; 1.000        ; -0.084     ; 1.621      ;
; -0.725 ; mosi_en           ; byte_inbuff[7]    ; clk           ; input_spi_clk ; 1.000        ; -0.084     ; 1.621      ;
; -0.725 ; mosi_en           ; byte_inbuff[4]    ; clk           ; input_spi_clk ; 1.000        ; -0.084     ; 1.621      ;
; -0.697 ; byte_counter[1]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.635      ;
; -0.674 ; mosi_en           ; tx_bit_counter[2] ; clk           ; input_spi_clk ; 1.000        ; -0.083     ; 1.571      ;
; -0.673 ; mosi_en           ; tx_bit_counter[1] ; clk           ; input_spi_clk ; 1.000        ; -0.083     ; 1.570      ;
; -0.673 ; mosi_en           ; tx_bit_counter[0] ; clk           ; input_spi_clk ; 1.000        ; -0.083     ; 1.570      ;
; -0.662 ; tx_bit_counter[1] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.599      ;
; -0.640 ; mosi_en           ; bit_counter[2]    ; clk           ; input_spi_clk ; 1.000        ; -0.083     ; 1.537      ;
; -0.627 ; byte_counter[3]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.565      ;
; -0.627 ; byte_counter[3]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.565      ;
; -0.627 ; byte_counter[3]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.565      ;
; -0.627 ; byte_counter[3]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.565      ;
; -0.627 ; byte_counter[3]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.565      ;
; -0.626 ; tx_bit_counter[1] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.563      ;
; -0.620 ; send_data         ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.083     ; 1.517      ;
; -0.620 ; send_data         ; spi_miso~reg0     ; clk           ; input_spi_clk ; 1.000        ; -0.083     ; 1.517      ;
; -0.612 ; byte_outbuff[7]   ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.084     ; 1.508      ;
; -0.597 ; byte_counter[0]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.535      ;
; -0.596 ; tx_bit_counter[1] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.533      ;
; -0.564 ; byte_counter[4]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.502      ;
; -0.564 ; byte_counter[4]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.502      ;
; -0.564 ; byte_counter[4]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.502      ;
; -0.564 ; byte_counter[4]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.502      ;
; -0.564 ; byte_counter[4]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.062     ; 1.502      ;
; -0.494 ; mosi_en           ; bit_counter[0]    ; clk           ; input_spi_clk ; 1.000        ; -0.083     ; 1.391      ;
; -0.473 ; byte_outbuff[15]  ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.084     ; 1.369      ;
; -0.461 ; send_data         ; tx_bit_counter[0] ; clk           ; input_spi_clk ; 1.000        ; -0.083     ; 1.358      ;
; -0.436 ; mosi_en           ; bit_counter[1]    ; clk           ; input_spi_clk ; 1.000        ; -0.083     ; 1.333      ;
; -0.424 ; mosi_en           ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.083     ; 1.321      ;
; -0.424 ; mosi_en           ; spi_miso~reg0     ; clk           ; input_spi_clk ; 1.000        ; -0.083     ; 1.321      ;
; -0.152 ; bit_counter[1]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.089      ;
; -0.116 ; bit_counter[1]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.053      ;
; -0.114 ; bit_counter[0]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 1.051      ;
; 0.023  ; shift_reg[7]      ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.914      ;
; 0.078  ; byte_inbuff[6]    ; byte_inbuff[7]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.859      ;
; 0.105  ; bit_counter[2]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.832      ;
; 0.215  ; bit_counter[0]    ; bit_counter[1]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.722      ;
; 0.232  ; byte_inbuff[5]    ; byte_inbuff[6]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.705      ;
; 0.233  ; byte_inbuff[0]    ; byte_inbuff[1]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.704      ;
; 0.233  ; byte_inbuff[2]    ; byte_inbuff[3]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.704      ;
; 0.234  ; byte_inbuff[3]    ; byte_inbuff[4]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.703      ;
; 0.234  ; byte_inbuff[4]    ; byte_inbuff[5]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.703      ;
; 0.234  ; byte_inbuff[1]    ; byte_inbuff[2]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.703      ;
; 0.235  ; bit_counter[0]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.702      ;
; 0.275  ; bit_counter[2]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.662      ;
; 0.275  ; bit_counter[1]    ; bit_counter[1]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.662      ;
; 0.275  ; bit_counter[0]    ; bit_counter[0]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.063     ; 0.662      ;
+--------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                                     ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; -0.937 ; byte_inbuff[7]     ; ram_addr[0]~reg0   ; input_spi_clk ; clk         ; 0.500        ; -0.020     ; 1.397      ;
; -0.937 ; byte_inbuff[7]     ; ram_addr[5]~reg0   ; input_spi_clk ; clk         ; 0.500        ; -0.020     ; 1.397      ;
; -0.937 ; byte_inbuff[7]     ; ram_addr[4]~reg0   ; input_spi_clk ; clk         ; 0.500        ; -0.020     ; 1.397      ;
; -0.937 ; byte_inbuff[7]     ; ram_addr[3]~reg0   ; input_spi_clk ; clk         ; 0.500        ; -0.020     ; 1.397      ;
; -0.937 ; byte_inbuff[7]     ; ram_addr[2]~reg0   ; input_spi_clk ; clk         ; 0.500        ; -0.020     ; 1.397      ;
; -0.937 ; byte_inbuff[7]     ; ram_addr[1]~reg0   ; input_spi_clk ; clk         ; 0.500        ; -0.020     ; 1.397      ;
; -0.572 ; state.RECEIVE_DATA ; state.PREP_DATA    ; clk           ; clk         ; 1.000        ; -0.062     ; 1.510      ;
; -0.557 ; cyc_cnt[0]         ; byte_outbuff[15]   ; clk           ; clk         ; 1.000        ; -0.063     ; 1.494      ;
; -0.557 ; cyc_cnt[0]         ; byte_outbuff[23]   ; clk           ; clk         ; 1.000        ; -0.063     ; 1.494      ;
; -0.557 ; cyc_cnt[0]         ; byte_outbuff[7]    ; clk           ; clk         ; 1.000        ; -0.063     ; 1.494      ;
; -0.525 ; state.PREP_DATA    ; state.PREP_DATA    ; clk           ; clk         ; 1.000        ; -0.062     ; 1.463      ;
; -0.514 ; byte_inbuff[5]     ; ram_addr[5]~reg0   ; input_spi_clk ; clk         ; 0.500        ; -0.020     ; 0.974      ;
; -0.514 ; byte_inbuff[2]     ; ram_addr[2]~reg0   ; input_spi_clk ; clk         ; 0.500        ; -0.020     ; 0.974      ;
; -0.512 ; byte_inbuff[0]     ; ram_addr[0]~reg0   ; input_spi_clk ; clk         ; 0.500        ; -0.020     ; 0.972      ;
; -0.511 ; byte_inbuff[4]     ; ram_addr[4]~reg0   ; input_spi_clk ; clk         ; 0.500        ; -0.020     ; 0.971      ;
; -0.511 ; byte_inbuff[1]     ; ram_addr[1]~reg0   ; input_spi_clk ; clk         ; 0.500        ; -0.020     ; 0.971      ;
; -0.508 ; byte_inbuff[3]     ; ram_addr[3]~reg0   ; input_spi_clk ; clk         ; 0.500        ; -0.020     ; 0.968      ;
; -0.476 ; addr_set           ; cyc_cnt[0]         ; clk           ; clk         ; 0.500        ; -0.123     ; 0.853      ;
; -0.467 ; state.RECEIVE_DATA ; state.IDLE         ; clk           ; clk         ; 1.000        ; -0.062     ; 1.405      ;
; -0.378 ; state.IDLE         ; state.PREP_DATA    ; clk           ; clk         ; 1.000        ; -0.062     ; 1.316      ;
; -0.363 ; rx_done            ; addr_set           ; input_spi_clk ; clk         ; 0.500        ; -0.020     ; 0.823      ;
; -0.227 ; state.IDLE         ; state.IDLE         ; clk           ; clk         ; 1.000        ; -0.062     ; 1.165      ;
; -0.120 ; cyc_cnt[0]         ; cyc_cnt_done       ; clk           ; clk         ; 1.000        ; -0.063     ; 1.057      ;
; -0.075 ; state.PREP_DATA    ; state.RECEIVE_DATA ; clk           ; clk         ; 1.000        ; -0.062     ; 1.013      ;
; -0.063 ; state.RECEIVE_DATA ; mosi_en            ; clk           ; clk         ; 1.000        ; -0.062     ; 1.001      ;
; -0.062 ; cyc_cnt_done       ; state.RECEIVE_DATA ; clk           ; clk         ; 1.000        ; -0.062     ; 1.000      ;
; -0.052 ; state.PREP_DATA    ; state.IDLE         ; clk           ; clk         ; 1.000        ; -0.062     ; 0.990      ;
; -0.045 ; state.IDLE         ; mosi_en            ; clk           ; clk         ; 1.000        ; -0.062     ; 0.983      ;
; 0.220  ; cyc_cnt_done       ; state.PREP_DATA    ; clk           ; clk         ; 1.000        ; -0.062     ; 0.718      ;
; 0.228  ; state.RECEIVE_DATA ; send_data          ; clk           ; clk         ; 1.000        ; -0.062     ; 0.710      ;
; 0.231  ; cyc_cnt_done       ; state.IDLE         ; clk           ; clk         ; 1.000        ; -0.062     ; 0.707      ;
; 0.276  ; cyc_cnt[0]         ; cyc_cnt[0]         ; clk           ; clk         ; 1.000        ; -0.062     ; 0.662      ;
; 0.300  ; state.RECEIVE_DATA ; state.RECEIVE_DATA ; clk           ; clk         ; 1.000        ; -0.062     ; 0.638      ;
; 0.300  ; mosi_en            ; mosi_en            ; clk           ; clk         ; 1.000        ; -0.062     ; 0.638      ;
; 0.300  ; send_data          ; send_data          ; clk           ; clk         ; 1.000        ; -0.062     ; 0.638      ;
; 0.302  ; addr_set           ; addr_set           ; clk           ; clk         ; 1.000        ; -0.060     ; 0.638      ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'input_spi_clk'                                                                           ;
+-------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+
; 0.343 ; bit_counter[1]    ; bit_counter[1]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; bit_counter[2]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; tx_bit_counter[1] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; shift_reg[7]      ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; spi_miso~reg0     ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; tx_bit_counter[0] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; bit_counter[0]    ; bit_counter[0]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; tx_bit_counter[2] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.574      ;
; 0.393 ; bit_counter[0]    ; bit_counter[1]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.624      ;
; 0.406 ; bit_counter[0]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.637      ;
; 0.414 ; byte_inbuff[0]    ; byte_inbuff[1]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.645      ;
; 0.414 ; byte_inbuff[3]    ; byte_inbuff[4]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.645      ;
; 0.415 ; byte_inbuff[1]    ; byte_inbuff[2]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.646      ;
; 0.415 ; byte_inbuff[4]    ; byte_inbuff[5]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.646      ;
; 0.416 ; byte_inbuff[2]    ; byte_inbuff[3]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.647      ;
; 0.416 ; byte_inbuff[5]    ; byte_inbuff[6]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.647      ;
; 0.506 ; bit_counter[2]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.737      ;
; 0.545 ; byte_inbuff[6]    ; byte_inbuff[7]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.776      ;
; 0.579 ; shift_reg[7]      ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.810      ;
; 0.593 ; byte_counter[3]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 0.823      ;
; 0.593 ; byte_counter[4]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 0.823      ;
; 0.599 ; byte_counter[2]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 0.829      ;
; 0.603 ; byte_counter[1]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 0.833      ;
; 0.624 ; byte_counter[0]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 0.854      ;
; 0.684 ; bit_counter[0]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.915      ;
; 0.742 ; bit_counter[1]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 0.973      ;
; 0.789 ; bit_counter[1]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.020      ;
; 0.871 ; byte_counter[3]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.101      ;
; 0.875 ; byte_counter[2]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.105      ;
; 0.881 ; byte_counter[1]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.111      ;
; 0.882 ; byte_counter[0]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.112      ;
; 0.889 ; byte_counter[2]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.119      ;
; 0.896 ; byte_counter[0]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.126      ;
; 0.907 ; mosi_en           ; bit_counter[1]    ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.197      ;
; 0.934 ; send_data         ; tx_bit_counter[0] ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.224      ;
; 0.943 ; byte_outbuff[15]  ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.233      ;
; 0.949 ; mosi_en           ; spi_miso~reg0     ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.239      ;
; 0.950 ; mosi_en           ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.240      ;
; 0.953 ; mosi_en           ; bit_counter[0]    ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.243      ;
; 0.971 ; byte_counter[1]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.201      ;
; 0.985 ; byte_counter[1]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.215      ;
; 0.986 ; byte_counter[0]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.216      ;
; 1.000 ; byte_counter[0]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.230      ;
; 1.053 ; tx_bit_counter[0] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.284      ;
; 1.054 ; tx_bit_counter[0] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.285      ;
; 1.061 ; byte_counter[1]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.292      ;
; 1.075 ; byte_outbuff[7]   ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.365      ;
; 1.094 ; send_data         ; spi_miso~reg0     ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.384      ;
; 1.095 ; send_data         ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.385      ;
; 1.127 ; mosi_en           ; bit_counter[2]    ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.417      ;
; 1.151 ; mosi_en           ; tx_bit_counter[0] ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.441      ;
; 1.151 ; mosi_en           ; tx_bit_counter[1] ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.441      ;
; 1.152 ; mosi_en           ; tx_bit_counter[2] ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.442      ;
; 1.155 ; tx_bit_counter[1] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.386      ;
; 1.169 ; byte_counter[4]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.399      ;
; 1.169 ; byte_counter[4]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.399      ;
; 1.169 ; byte_counter[4]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.399      ;
; 1.169 ; byte_counter[4]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.399      ;
; 1.172 ; byte_counter[0]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.403      ;
; 1.176 ; tx_bit_counter[1] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.407      ;
; 1.213 ; byte_counter[0]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.444      ;
; 1.234 ; send_data         ; tx_bit_counter[1] ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.524      ;
; 1.237 ; send_data         ; tx_bit_counter[2] ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.527      ;
; 1.261 ; byte_counter[3]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.491      ;
; 1.261 ; byte_counter[3]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.491      ;
; 1.261 ; byte_counter[3]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.491      ;
; 1.274 ; byte_counter[1]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.505      ;
; 1.333 ; byte_counter[4]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.564      ;
; 1.334 ; byte_counter[3]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.565      ;
; 1.334 ; byte_counter[4]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.565      ;
; 1.335 ; byte_counter[3]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.566      ;
; 1.346 ; byte_outbuff[23]  ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.082      ; 1.636      ;
; 1.346 ; mosi_en           ; byte_inbuff[7]    ; clk           ; input_spi_clk ; 0.000        ; 0.081      ; 1.635      ;
; 1.346 ; mosi_en           ; byte_inbuff[6]    ; clk           ; input_spi_clk ; 0.000        ; 0.081      ; 1.635      ;
; 1.346 ; mosi_en           ; byte_inbuff[2]    ; clk           ; input_spi_clk ; 0.000        ; 0.081      ; 1.635      ;
; 1.346 ; mosi_en           ; byte_inbuff[4]    ; clk           ; input_spi_clk ; 0.000        ; 0.081      ; 1.635      ;
; 1.346 ; mosi_en           ; byte_inbuff[5]    ; clk           ; input_spi_clk ; 0.000        ; 0.081      ; 1.635      ;
; 1.346 ; mosi_en           ; byte_inbuff[0]    ; clk           ; input_spi_clk ; 0.000        ; 0.081      ; 1.635      ;
; 1.346 ; mosi_en           ; byte_inbuff[3]    ; clk           ; input_spi_clk ; 0.000        ; 0.081      ; 1.635      ;
; 1.346 ; mosi_en           ; byte_inbuff[1]    ; clk           ; input_spi_clk ; 0.000        ; 0.081      ; 1.635      ;
; 1.351 ; tx_bit_counter[2] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.582      ;
; 1.372 ; tx_bit_counter[2] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.603      ;
; 1.391 ; byte_counter[1]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.621      ;
; 1.398 ; byte_counter[2]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.629      ;
; 1.399 ; byte_counter[2]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.063      ; 1.630      ;
; 1.415 ; byte_counter[2]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.645      ;
; 1.415 ; byte_counter[2]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.645      ;
; 1.518 ; tx_bit_counter[0] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.748      ;
; 1.518 ; tx_bit_counter[0] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.748      ;
; 1.518 ; tx_bit_counter[0] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.748      ;
; 1.518 ; tx_bit_counter[0] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.748      ;
; 1.518 ; tx_bit_counter[0] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.748      ;
; 1.657 ; tx_bit_counter[1] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.887      ;
; 1.657 ; tx_bit_counter[1] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.887      ;
; 1.657 ; tx_bit_counter[1] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.887      ;
; 1.657 ; tx_bit_counter[1] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.887      ;
; 1.657 ; tx_bit_counter[1] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.887      ;
; 1.711 ; tx_bit_counter[2] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.941      ;
; 1.711 ; tx_bit_counter[2] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.941      ;
; 1.711 ; tx_bit_counter[2] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.062      ; 1.941      ;
+-------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                                     ;
+-------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; 0.344 ; mosi_en            ; mosi_en            ; clk           ; clk         ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; send_data          ; send_data          ; clk           ; clk         ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; state.PREP_DATA    ; state.PREP_DATA    ; clk           ; clk         ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; state.RECEIVE_DATA ; state.RECEIVE_DATA ; clk           ; clk         ; 0.000        ; 0.062      ; 0.574      ;
; 0.346 ; addr_set           ; addr_set           ; clk           ; clk         ; 0.000        ; 0.060      ; 0.574      ;
; 0.358 ; cyc_cnt[0]         ; cyc_cnt[0]         ; clk           ; clk         ; 0.000        ; 0.062      ; 0.588      ;
; 0.389 ; cyc_cnt_done       ; state.PREP_DATA    ; clk           ; clk         ; 0.000        ; 0.062      ; 0.619      ;
; 0.411 ; cyc_cnt_done       ; state.IDLE         ; clk           ; clk         ; 0.000        ; 0.062      ; 0.641      ;
; 0.413 ; state.RECEIVE_DATA ; send_data          ; clk           ; clk         ; 0.000        ; 0.062      ; 0.643      ;
; 0.592 ; state.PREP_DATA    ; state.IDLE         ; clk           ; clk         ; 0.000        ; 0.062      ; 0.822      ;
; 0.595 ; state.PREP_DATA    ; state.RECEIVE_DATA ; clk           ; clk         ; 0.000        ; 0.062      ; 0.825      ;
; 0.596 ; cyc_cnt_done       ; state.RECEIVE_DATA ; clk           ; clk         ; 0.000        ; 0.062      ; 0.826      ;
; 0.612 ; state.IDLE         ; mosi_en            ; clk           ; clk         ; 0.000        ; 0.062      ; 0.842      ;
; 0.620 ; state.RECEIVE_DATA ; mosi_en            ; clk           ; clk         ; 0.000        ; 0.062      ; 0.850      ;
; 0.720 ; cyc_cnt[0]         ; cyc_cnt_done       ; clk           ; clk         ; 0.000        ; 0.061      ; 0.949      ;
; 0.843 ; state.IDLE         ; state.IDLE         ; clk           ; clk         ; 0.000        ; 0.062      ; 1.073      ;
; 0.895 ; state.IDLE         ; state.PREP_DATA    ; clk           ; clk         ; 0.000        ; 0.062      ; 1.125      ;
; 0.910 ; rx_done            ; addr_set           ; input_spi_clk ; clk         ; -0.500       ; 0.145      ; 0.763      ;
; 1.060 ; state.RECEIVE_DATA ; state.IDLE         ; clk           ; clk         ; 0.000        ; 0.062      ; 1.290      ;
; 1.060 ; byte_inbuff[5]     ; ram_addr[5]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.145      ; 0.913      ;
; 1.061 ; byte_inbuff[2]     ; ram_addr[2]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.145      ; 0.914      ;
; 1.062 ; byte_inbuff[3]     ; ram_addr[3]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.145      ; 0.915      ;
; 1.063 ; byte_inbuff[1]     ; ram_addr[1]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.145      ; 0.916      ;
; 1.064 ; byte_inbuff[0]     ; ram_addr[0]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.145      ; 0.917      ;
; 1.065 ; byte_inbuff[4]     ; ram_addr[4]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.145      ; 0.918      ;
; 1.097 ; addr_set           ; cyc_cnt[0]         ; clk           ; clk         ; -0.500       ; 0.001      ; 0.786      ;
; 1.141 ; state.RECEIVE_DATA ; state.PREP_DATA    ; clk           ; clk         ; 0.000        ; 0.062      ; 1.371      ;
; 1.272 ; cyc_cnt[0]         ; byte_outbuff[23]   ; clk           ; clk         ; 0.000        ; 0.062      ; 1.502      ;
; 1.272 ; cyc_cnt[0]         ; byte_outbuff[15]   ; clk           ; clk         ; 0.000        ; 0.062      ; 1.502      ;
; 1.272 ; cyc_cnt[0]         ; byte_outbuff[7]    ; clk           ; clk         ; 0.000        ; 0.062      ; 1.502      ;
; 1.556 ; byte_inbuff[7]     ; ram_addr[4]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.145      ; 1.409      ;
; 1.556 ; byte_inbuff[7]     ; ram_addr[5]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.145      ; 1.409      ;
; 1.556 ; byte_inbuff[7]     ; ram_addr[0]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.145      ; 1.409      ;
; 1.556 ; byte_inbuff[7]     ; ram_addr[3]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.145      ; 1.409      ;
; 1.556 ; byte_inbuff[7]     ; ram_addr[1]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.145      ; 1.409      ;
; 1.556 ; byte_inbuff[7]     ; ram_addr[2]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.145      ; 1.409      ;
+-------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+----------------------------------------+
; Fast 1200mV -40C Model Setup Summary   ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; clk           ; -0.375 ; -0.375        ;
; input_spi_clk ; -0.083 ; -0.393        ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV -40C Model Hold Summary   ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk           ; 0.179 ; 0.000         ;
; input_spi_clk ; 0.179 ; 0.000         ;
+---------------+-------+---------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+---------------+--------+---------------------------+
; Clock         ; Slack  ; End Point TNS             ;
+---------------+--------+---------------------------+
; input_spi_clk ; -3.000 ; -26.562                   ;
; clk           ; -3.000 ; -21.476                   ;
+---------------+--------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                                     ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; -0.375 ; addr_set           ; cyc_cnt[0]         ; clk           ; clk         ; 0.500        ; -0.415     ; 0.448      ;
; 0.091  ; byte_inbuff[7]     ; ram_addr[0]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.331      ; 0.708      ;
; 0.091  ; byte_inbuff[7]     ; ram_addr[5]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.331      ; 0.708      ;
; 0.091  ; byte_inbuff[7]     ; ram_addr[4]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.331      ; 0.708      ;
; 0.091  ; byte_inbuff[7]     ; ram_addr[3]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.331      ; 0.708      ;
; 0.091  ; byte_inbuff[7]     ; ram_addr[2]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.331      ; 0.708      ;
; 0.091  ; byte_inbuff[7]     ; ram_addr[1]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.331      ; 0.708      ;
; 0.177  ; state.RECEIVE_DATA ; state.PREP_DATA    ; clk           ; clk         ; 1.000        ; -0.035     ; 0.776      ;
; 0.178  ; state.PREP_DATA    ; state.PREP_DATA    ; clk           ; clk         ; 1.000        ; -0.035     ; 0.775      ;
; 0.181  ; cyc_cnt[0]         ; byte_outbuff[23]   ; clk           ; clk         ; 1.000        ; -0.035     ; 0.772      ;
; 0.181  ; cyc_cnt[0]         ; byte_outbuff[15]   ; clk           ; clk         ; 1.000        ; -0.035     ; 0.772      ;
; 0.181  ; cyc_cnt[0]         ; byte_outbuff[7]    ; clk           ; clk         ; 1.000        ; -0.035     ; 0.772      ;
; 0.238  ; state.RECEIVE_DATA ; state.IDLE         ; clk           ; clk         ; 1.000        ; -0.035     ; 0.715      ;
; 0.282  ; byte_inbuff[5]     ; ram_addr[5]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.331      ; 0.517      ;
; 0.283  ; byte_inbuff[0]     ; ram_addr[0]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.331      ; 0.516      ;
; 0.283  ; byte_inbuff[2]     ; ram_addr[2]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.331      ; 0.516      ;
; 0.285  ; byte_inbuff[4]     ; ram_addr[4]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.331      ; 0.514      ;
; 0.285  ; byte_inbuff[1]     ; ram_addr[1]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.331      ; 0.514      ;
; 0.287  ; byte_inbuff[3]     ; ram_addr[3]~reg0   ; input_spi_clk ; clk         ; 0.500        ; 0.331      ; 0.512      ;
; 0.292  ; state.IDLE         ; state.PREP_DATA    ; clk           ; clk         ; 1.000        ; -0.035     ; 0.661      ;
; 0.341  ; state.IDLE         ; state.IDLE         ; clk           ; clk         ; 1.000        ; -0.035     ; 0.612      ;
; 0.365  ; rx_done            ; addr_set           ; input_spi_clk ; clk         ; 0.500        ; 0.332      ; 0.435      ;
; 0.399  ; cyc_cnt[0]         ; cyc_cnt_done       ; clk           ; clk         ; 1.000        ; -0.036     ; 0.553      ;
; 0.415  ; state.PREP_DATA    ; state.RECEIVE_DATA ; clk           ; clk         ; 1.000        ; -0.035     ; 0.538      ;
; 0.420  ; cyc_cnt_done       ; state.RECEIVE_DATA ; clk           ; clk         ; 1.000        ; -0.035     ; 0.533      ;
; 0.423  ; state.RECEIVE_DATA ; mosi_en            ; clk           ; clk         ; 1.000        ; -0.035     ; 0.530      ;
; 0.429  ; state.PREP_DATA    ; state.IDLE         ; clk           ; clk         ; 1.000        ; -0.035     ; 0.524      ;
; 0.434  ; state.IDLE         ; mosi_en            ; clk           ; clk         ; 1.000        ; -0.035     ; 0.519      ;
; 0.578  ; state.RECEIVE_DATA ; send_data          ; clk           ; clk         ; 1.000        ; -0.035     ; 0.375      ;
; 0.579  ; cyc_cnt_done       ; state.IDLE         ; clk           ; clk         ; 1.000        ; -0.035     ; 0.374      ;
; 0.584  ; cyc_cnt_done       ; state.PREP_DATA    ; clk           ; clk         ; 1.000        ; -0.035     ; 0.369      ;
; 0.608  ; cyc_cnt[0]         ; cyc_cnt[0]         ; clk           ; clk         ; 1.000        ; -0.035     ; 0.345      ;
; 0.618  ; mosi_en            ; mosi_en            ; clk           ; clk         ; 1.000        ; -0.035     ; 0.335      ;
; 0.618  ; state.RECEIVE_DATA ; state.RECEIVE_DATA ; clk           ; clk         ; 1.000        ; -0.035     ; 0.335      ;
; 0.618  ; send_data          ; send_data          ; clk           ; clk         ; 1.000        ; -0.035     ; 0.335      ;
; 0.618  ; addr_set           ; addr_set           ; clk           ; clk         ; 1.000        ; -0.035     ; 0.335      ;
+--------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'input_spi_clk'                                                                           ;
+--------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+
; -0.083 ; byte_counter[1]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.034     ; 1.037      ;
; -0.073 ; byte_counter[0]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.034     ; 1.027      ;
; -0.062 ; tx_bit_counter[2] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 1.014      ;
; -0.062 ; tx_bit_counter[2] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 1.014      ;
; -0.062 ; tx_bit_counter[2] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 1.014      ;
; -0.062 ; tx_bit_counter[2] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 1.014      ;
; -0.062 ; tx_bit_counter[2] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 1.014      ;
; -0.024 ; tx_bit_counter[1] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 0.976      ;
; -0.024 ; tx_bit_counter[1] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 0.976      ;
; -0.024 ; tx_bit_counter[1] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 0.976      ;
; -0.024 ; tx_bit_counter[1] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 0.976      ;
; -0.024 ; tx_bit_counter[1] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 0.976      ;
; -0.012 ; byte_outbuff[23]  ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.048     ; 0.932      ;
; 0.015  ; tx_bit_counter[0] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.938      ;
; 0.016  ; tx_bit_counter[0] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.937      ;
; 0.018  ; tx_bit_counter[0] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.935      ;
; 0.021  ; tx_bit_counter[2] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.932      ;
; 0.022  ; tx_bit_counter[2] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.931      ;
; 0.023  ; send_data         ; tx_bit_counter[2] ; clk           ; input_spi_clk ; 1.000        ; -0.047     ; 0.898      ;
; 0.024  ; tx_bit_counter[2] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.929      ;
; 0.024  ; send_data         ; tx_bit_counter[1] ; clk           ; input_spi_clk ; 1.000        ; -0.047     ; 0.897      ;
; 0.047  ; tx_bit_counter[0] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 0.905      ;
; 0.047  ; tx_bit_counter[0] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 0.905      ;
; 0.047  ; tx_bit_counter[0] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 0.905      ;
; 0.047  ; tx_bit_counter[0] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 0.905      ;
; 0.047  ; tx_bit_counter[0] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.036     ; 0.905      ;
; 0.054  ; byte_counter[0]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.899      ;
; 0.054  ; byte_counter[0]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.899      ;
; 0.054  ; byte_counter[0]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.899      ;
; 0.054  ; byte_counter[0]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.899      ;
; 0.054  ; byte_counter[0]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.899      ;
; 0.065  ; byte_counter[2]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.034     ; 0.889      ;
; 0.065  ; byte_counter[2]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.034     ; 0.889      ;
; 0.076  ; byte_counter[4]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.034     ; 0.878      ;
; 0.076  ; byte_counter[4]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.034     ; 0.878      ;
; 0.082  ; byte_counter[3]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.034     ; 0.872      ;
; 0.082  ; byte_counter[3]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.034     ; 0.872      ;
; 0.082  ; byte_counter[2]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.871      ;
; 0.082  ; byte_counter[2]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.871      ;
; 0.082  ; byte_counter[2]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.871      ;
; 0.082  ; byte_counter[2]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.871      ;
; 0.082  ; byte_counter[2]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.871      ;
; 0.087  ; byte_counter[1]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.866      ;
; 0.089  ; mosi_en           ; byte_inbuff[2]    ; clk           ; input_spi_clk ; 1.000        ; -0.048     ; 0.831      ;
; 0.089  ; mosi_en           ; byte_inbuff[0]    ; clk           ; input_spi_clk ; 1.000        ; -0.048     ; 0.831      ;
; 0.089  ; mosi_en           ; byte_inbuff[4]    ; clk           ; input_spi_clk ; 1.000        ; -0.048     ; 0.831      ;
; 0.089  ; mosi_en           ; byte_inbuff[7]    ; clk           ; input_spi_clk ; 1.000        ; -0.048     ; 0.831      ;
; 0.089  ; mosi_en           ; byte_inbuff[6]    ; clk           ; input_spi_clk ; 1.000        ; -0.048     ; 0.831      ;
; 0.089  ; mosi_en           ; byte_inbuff[5]    ; clk           ; input_spi_clk ; 1.000        ; -0.048     ; 0.831      ;
; 0.089  ; mosi_en           ; byte_inbuff[1]    ; clk           ; input_spi_clk ; 1.000        ; -0.048     ; 0.831      ;
; 0.089  ; mosi_en           ; byte_inbuff[3]    ; clk           ; input_spi_clk ; 1.000        ; -0.048     ; 0.831      ;
; 0.093  ; mosi_en           ; tx_bit_counter[2] ; clk           ; input_spi_clk ; 1.000        ; -0.047     ; 0.828      ;
; 0.094  ; mosi_en           ; tx_bit_counter[0] ; clk           ; input_spi_clk ; 1.000        ; -0.047     ; 0.827      ;
; 0.095  ; mosi_en           ; tx_bit_counter[1] ; clk           ; input_spi_clk ; 1.000        ; -0.047     ; 0.826      ;
; 0.098  ; tx_bit_counter[1] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.855      ;
; 0.103  ; byte_counter[1]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.850      ;
; 0.103  ; byte_counter[1]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.850      ;
; 0.103  ; byte_counter[1]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.850      ;
; 0.103  ; byte_counter[1]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.850      ;
; 0.118  ; byte_counter[1]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.034     ; 0.836      ;
; 0.128  ; byte_outbuff[7]   ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.048     ; 0.792      ;
; 0.132  ; mosi_en           ; bit_counter[2]    ; clk           ; input_spi_clk ; 1.000        ; -0.047     ; 0.789      ;
; 0.134  ; send_data         ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.047     ; 0.787      ;
; 0.134  ; send_data         ; spi_miso~reg0     ; clk           ; input_spi_clk ; 1.000        ; -0.047     ; 0.787      ;
; 0.145  ; tx_bit_counter[1] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.808      ;
; 0.147  ; tx_bit_counter[1] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.806      ;
; 0.156  ; byte_counter[3]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.797      ;
; 0.167  ; byte_counter[3]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.786      ;
; 0.167  ; byte_counter[3]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.786      ;
; 0.167  ; byte_counter[3]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.786      ;
; 0.167  ; byte_counter[3]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.786      ;
; 0.174  ; byte_counter[0]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.034     ; 0.780      ;
; 0.184  ; mosi_en           ; bit_counter[0]    ; clk           ; input_spi_clk ; 1.000        ; -0.047     ; 0.737      ;
; 0.196  ; byte_outbuff[15]  ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.048     ; 0.724      ;
; 0.207  ; send_data         ; tx_bit_counter[0] ; clk           ; input_spi_clk ; 1.000        ; -0.047     ; 0.714      ;
; 0.209  ; byte_counter[4]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.744      ;
; 0.209  ; byte_counter[4]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.744      ;
; 0.209  ; byte_counter[4]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.744      ;
; 0.209  ; byte_counter[4]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.744      ;
; 0.209  ; byte_counter[4]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.744      ;
; 0.224  ; mosi_en           ; bit_counter[1]    ; clk           ; input_spi_clk ; 1.000        ; -0.047     ; 0.697      ;
; 0.244  ; mosi_en           ; shift_reg[7]      ; clk           ; input_spi_clk ; 1.000        ; -0.047     ; 0.677      ;
; 0.244  ; mosi_en           ; spi_miso~reg0     ; clk           ; input_spi_clk ; 1.000        ; -0.047     ; 0.677      ;
; 0.371  ; bit_counter[1]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.582      ;
; 0.382  ; bit_counter[1]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.571      ;
; 0.424  ; bit_counter[0]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.529      ;
; 0.465  ; shift_reg[7]      ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.488      ;
; 0.520  ; bit_counter[2]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.433      ;
; 0.527  ; byte_inbuff[6]    ; byte_inbuff[7]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.426      ;
; 0.579  ; bit_counter[0]    ; bit_counter[1]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.374      ;
; 0.581  ; byte_inbuff[5]    ; byte_inbuff[6]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.372      ;
; 0.582  ; byte_inbuff[2]    ; byte_inbuff[3]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.371      ;
; 0.583  ; byte_inbuff[4]    ; byte_inbuff[5]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.370      ;
; 0.583  ; byte_inbuff[3]    ; byte_inbuff[4]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.370      ;
; 0.583  ; byte_inbuff[0]    ; byte_inbuff[1]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.370      ;
; 0.583  ; byte_inbuff[1]    ; byte_inbuff[2]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.370      ;
; 0.584  ; bit_counter[0]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.369      ;
; 0.608  ; bit_counter[2]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.345      ;
; 0.608  ; bit_counter[1]    ; bit_counter[1]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.345      ;
; 0.608  ; bit_counter[0]    ; bit_counter[0]    ; input_spi_clk ; input_spi_clk ; 1.000        ; -0.035     ; 0.345      ;
+--------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                                     ;
+-------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+
; 0.179 ; addr_set           ; addr_set           ; clk           ; clk         ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; mosi_en            ; mosi_en            ; clk           ; clk         ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; send_data          ; send_data          ; clk           ; clk         ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; state.PREP_DATA    ; state.PREP_DATA    ; clk           ; clk         ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; state.RECEIVE_DATA ; state.RECEIVE_DATA ; clk           ; clk         ; 0.000        ; 0.035      ; 0.296      ;
; 0.183 ; cyc_cnt[0]         ; cyc_cnt[0]         ; clk           ; clk         ; 0.000        ; 0.035      ; 0.300      ;
; 0.190 ; cyc_cnt_done       ; state.PREP_DATA    ; clk           ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; cyc_cnt_done       ; state.IDLE         ; clk           ; clk         ; 0.000        ; 0.035      ; 0.311      ;
; 0.195 ; state.RECEIVE_DATA ; send_data          ; clk           ; clk         ; 0.000        ; 0.035      ; 0.312      ;
; 0.288 ; state.PREP_DATA    ; state.IDLE         ; clk           ; clk         ; 0.000        ; 0.035      ; 0.405      ;
; 0.288 ; cyc_cnt_done       ; state.RECEIVE_DATA ; clk           ; clk         ; 0.000        ; 0.035      ; 0.405      ;
; 0.290 ; state.PREP_DATA    ; state.RECEIVE_DATA ; clk           ; clk         ; 0.000        ; 0.035      ; 0.407      ;
; 0.292 ; state.IDLE         ; mosi_en            ; clk           ; clk         ; 0.000        ; 0.035      ; 0.409      ;
; 0.308 ; state.RECEIVE_DATA ; mosi_en            ; clk           ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.316 ; rx_done            ; addr_set           ; input_spi_clk ; clk         ; -0.500       ; 0.428      ; 0.366      ;
; 0.353 ; cyc_cnt[0]         ; cyc_cnt_done       ; clk           ; clk         ; 0.000        ; 0.034      ; 0.469      ;
; 0.382 ; byte_inbuff[5]     ; ram_addr[5]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.428      ; 0.432      ;
; 0.382 ; byte_inbuff[3]     ; ram_addr[3]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.428      ; 0.432      ;
; 0.382 ; byte_inbuff[2]     ; ram_addr[2]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.428      ; 0.432      ;
; 0.384 ; byte_inbuff[1]     ; ram_addr[1]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.428      ; 0.434      ;
; 0.385 ; byte_inbuff[0]     ; ram_addr[0]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.428      ; 0.435      ;
; 0.385 ; byte_inbuff[4]     ; ram_addr[4]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.428      ; 0.435      ;
; 0.397 ; state.IDLE         ; state.IDLE         ; clk           ; clk         ; 0.000        ; 0.035      ; 0.514      ;
; 0.449 ; state.IDLE         ; state.PREP_DATA    ; clk           ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.539 ; state.RECEIVE_DATA ; state.IDLE         ; clk           ; clk         ; 0.000        ; 0.035      ; 0.656      ;
; 0.585 ; state.RECEIVE_DATA ; state.PREP_DATA    ; clk           ; clk         ; 0.000        ; 0.035      ; 0.702      ;
; 0.632 ; cyc_cnt[0]         ; byte_outbuff[23]   ; clk           ; clk         ; 0.000        ; 0.035      ; 0.749      ;
; 0.632 ; cyc_cnt[0]         ; byte_outbuff[7]    ; clk           ; clk         ; 0.000        ; 0.035      ; 0.749      ;
; 0.632 ; cyc_cnt[0]         ; byte_outbuff[15]   ; clk           ; clk         ; 0.000        ; 0.035      ; 0.749      ;
; 0.668 ; byte_inbuff[7]     ; ram_addr[3]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.428      ; 0.718      ;
; 0.668 ; byte_inbuff[7]     ; ram_addr[2]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.428      ; 0.718      ;
; 0.668 ; byte_inbuff[7]     ; ram_addr[0]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.428      ; 0.718      ;
; 0.668 ; byte_inbuff[7]     ; ram_addr[4]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.428      ; 0.718      ;
; 0.668 ; byte_inbuff[7]     ; ram_addr[1]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.428      ; 0.718      ;
; 0.668 ; byte_inbuff[7]     ; ram_addr[5]~reg0   ; input_spi_clk ; clk         ; -0.500       ; 0.428      ; 0.718      ;
; 1.119 ; addr_set           ; cyc_cnt[0]         ; clk           ; clk         ; -0.500       ; -0.345     ; 0.376      ;
+-------+--------------------+--------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'input_spi_clk'                                                                           ;
+-------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+
; 0.179 ; tx_bit_counter[2] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; tx_bit_counter[1] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; bit_counter[1]    ; bit_counter[1]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; shift_reg[7]      ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; bit_counter[2]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; spi_miso~reg0     ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; bit_counter[0]    ; bit_counter[0]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; tx_bit_counter[0] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.296      ;
; 0.191 ; bit_counter[0]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.308      ;
; 0.195 ; bit_counter[0]    ; bit_counter[1]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.312      ;
; 0.195 ; byte_inbuff[0]    ; byte_inbuff[1]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.312      ;
; 0.195 ; byte_inbuff[1]    ; byte_inbuff[2]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.312      ;
; 0.195 ; byte_inbuff[3]    ; byte_inbuff[4]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.312      ;
; 0.195 ; byte_inbuff[4]    ; byte_inbuff[5]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.312      ;
; 0.196 ; byte_inbuff[2]    ; byte_inbuff[3]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.313      ;
; 0.197 ; byte_inbuff[5]    ; byte_inbuff[6]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.314      ;
; 0.241 ; bit_counter[2]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.358      ;
; 0.259 ; byte_inbuff[6]    ; byte_inbuff[7]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.376      ;
; 0.277 ; shift_reg[7]      ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.394      ;
; 0.285 ; byte_counter[3]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.402      ;
; 0.287 ; byte_counter[4]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.404      ;
; 0.289 ; byte_counter[2]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.406      ;
; 0.292 ; byte_counter[1]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.409      ;
; 0.304 ; byte_counter[0]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.421      ;
; 0.349 ; bit_counter[1]    ; rx_done           ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.466      ;
; 0.355 ; bit_counter[0]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.472      ;
; 0.377 ; bit_counter[1]    ; bit_counter[2]    ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.494      ;
; 0.424 ; mosi_en           ; bit_counter[1]    ; clk           ; input_spi_clk ; 0.000        ; 0.049      ; 0.595      ;
; 0.425 ; byte_outbuff[15]  ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.048      ; 0.595      ;
; 0.429 ; byte_counter[3]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.546      ;
; 0.436 ; byte_counter[1]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.553      ;
; 0.436 ; send_data         ; tx_bit_counter[0] ; clk           ; input_spi_clk ; 0.000        ; 0.049      ; 0.607      ;
; 0.441 ; mosi_en           ; bit_counter[0]    ; clk           ; input_spi_clk ; 0.000        ; 0.049      ; 0.612      ;
; 0.442 ; byte_counter[2]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.559      ;
; 0.442 ; mosi_en           ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.049      ; 0.613      ;
; 0.442 ; mosi_en           ; spi_miso~reg0     ; clk           ; input_spi_clk ; 0.000        ; 0.049      ; 0.613      ;
; 0.444 ; byte_counter[2]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.561      ;
; 0.446 ; byte_counter[0]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.563      ;
; 0.448 ; byte_counter[0]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.565      ;
; 0.494 ; byte_counter[1]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.611      ;
; 0.496 ; byte_counter[1]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.613      ;
; 0.506 ; byte_counter[0]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.623      ;
; 0.507 ; send_data         ; spi_miso~reg0     ; clk           ; input_spi_clk ; 0.000        ; 0.049      ; 0.678      ;
; 0.507 ; send_data         ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.049      ; 0.678      ;
; 0.508 ; byte_counter[0]   ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.625      ;
; 0.510 ; byte_outbuff[7]   ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.048      ; 0.680      ;
; 0.523 ; tx_bit_counter[0] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.640      ;
; 0.524 ; tx_bit_counter[0] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.641      ;
; 0.529 ; mosi_en           ; tx_bit_counter[1] ; clk           ; input_spi_clk ; 0.000        ; 0.049      ; 0.700      ;
; 0.530 ; mosi_en           ; tx_bit_counter[0] ; clk           ; input_spi_clk ; 0.000        ; 0.049      ; 0.701      ;
; 0.531 ; mosi_en           ; tx_bit_counter[2] ; clk           ; input_spi_clk ; 0.000        ; 0.049      ; 0.702      ;
; 0.535 ; mosi_en           ; bit_counter[2]    ; clk           ; input_spi_clk ; 0.000        ; 0.049      ; 0.706      ;
; 0.549 ; byte_counter[4]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.666      ;
; 0.549 ; byte_counter[4]   ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.666      ;
; 0.549 ; byte_counter[4]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.666      ;
; 0.549 ; byte_counter[4]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.666      ;
; 0.559 ; byte_counter[1]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.036      ; 0.677      ;
; 0.563 ; tx_bit_counter[1] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.680      ;
; 0.570 ; tx_bit_counter[1] ; tx_bit_counter[2] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.687      ;
; 0.588 ; send_data         ; tx_bit_counter[1] ; clk           ; input_spi_clk ; 0.000        ; 0.049      ; 0.759      ;
; 0.590 ; send_data         ; tx_bit_counter[2] ; clk           ; input_spi_clk ; 0.000        ; 0.049      ; 0.761      ;
; 0.593 ; byte_counter[3]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.710      ;
; 0.593 ; byte_counter[3]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.710      ;
; 0.593 ; byte_counter[3]   ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.710      ;
; 0.610 ; byte_counter[0]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.036      ; 0.728      ;
; 0.611 ; byte_counter[0]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.036      ; 0.729      ;
; 0.615 ; byte_outbuff[23]  ; shift_reg[7]      ; clk           ; input_spi_clk ; 0.000        ; 0.048      ; 0.785      ;
; 0.638 ; mosi_en           ; byte_inbuff[0]    ; clk           ; input_spi_clk ; 0.000        ; 0.048      ; 0.808      ;
; 0.638 ; mosi_en           ; byte_inbuff[6]    ; clk           ; input_spi_clk ; 0.000        ; 0.048      ; 0.808      ;
; 0.638 ; mosi_en           ; byte_inbuff[3]    ; clk           ; input_spi_clk ; 0.000        ; 0.048      ; 0.808      ;
; 0.638 ; mosi_en           ; byte_inbuff[1]    ; clk           ; input_spi_clk ; 0.000        ; 0.048      ; 0.808      ;
; 0.638 ; mosi_en           ; byte_inbuff[4]    ; clk           ; input_spi_clk ; 0.000        ; 0.048      ; 0.808      ;
; 0.638 ; mosi_en           ; byte_inbuff[2]    ; clk           ; input_spi_clk ; 0.000        ; 0.048      ; 0.808      ;
; 0.638 ; mosi_en           ; byte_inbuff[7]    ; clk           ; input_spi_clk ; 0.000        ; 0.048      ; 0.808      ;
; 0.638 ; mosi_en           ; byte_inbuff[5]    ; clk           ; input_spi_clk ; 0.000        ; 0.048      ; 0.808      ;
; 0.651 ; tx_bit_counter[2] ; tx_bit_counter[0] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.768      ;
; 0.653 ; byte_counter[1]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.036      ; 0.771      ;
; 0.666 ; byte_counter[2]   ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.783      ;
; 0.666 ; byte_counter[2]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.783      ;
; 0.667 ; tx_bit_counter[2] ; tx_bit_counter[1] ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.784      ;
; 0.677 ; byte_counter[1]   ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.035      ; 0.794      ;
; 0.696 ; byte_counter[3]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.036      ; 0.814      ;
; 0.696 ; byte_counter[4]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.036      ; 0.814      ;
; 0.696 ; byte_counter[3]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.036      ; 0.814      ;
; 0.696 ; byte_counter[4]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.036      ; 0.814      ;
; 0.720 ; byte_counter[2]   ; spi_miso~reg0     ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.036      ; 0.838      ;
; 0.720 ; byte_counter[2]   ; shift_reg[7]      ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.036      ; 0.838      ;
; 0.757 ; tx_bit_counter[0] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.034      ; 0.873      ;
; 0.757 ; tx_bit_counter[0] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.034      ; 0.873      ;
; 0.757 ; tx_bit_counter[0] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.034      ; 0.873      ;
; 0.757 ; tx_bit_counter[0] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.034      ; 0.873      ;
; 0.757 ; tx_bit_counter[0] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.034      ; 0.873      ;
; 0.814 ; tx_bit_counter[1] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.034      ; 0.930      ;
; 0.814 ; tx_bit_counter[1] ; byte_counter[2]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.034      ; 0.930      ;
; 0.814 ; tx_bit_counter[1] ; byte_counter[3]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.034      ; 0.930      ;
; 0.814 ; tx_bit_counter[1] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.034      ; 0.930      ;
; 0.814 ; tx_bit_counter[1] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.034      ; 0.930      ;
; 0.858 ; tx_bit_counter[2] ; byte_counter[4]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.034      ; 0.974      ;
; 0.858 ; tx_bit_counter[2] ; byte_counter[1]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.034      ; 0.974      ;
; 0.858 ; tx_bit_counter[2] ; byte_counter[0]   ; input_spi_clk ; input_spi_clk ; 0.000        ; 0.034      ; 0.974      ;
+-------+-------------------+-------------------+---------------+---------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.389  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.094  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  input_spi_clk   ; -1.389  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -34.084 ; 0.0   ; 0.0      ; 0.0     ; -56.115             ;
;  clk             ; -12.062 ; 0.000 ; N/A      ; N/A     ; -24.845             ;
;  input_spi_clk   ; -22.022 ; 0.000 ; N/A      ; N/A     ; -31.270             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; lastAddrflag  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ram_addr[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ram_addr[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ram_addr[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ram_addr[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ram_addr[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ram_addr[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ram_addr[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ram_addr[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_miso      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ram_data[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[20]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[21]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[22]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[24]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[25]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[26]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[27]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[28]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[29]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[30]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[31]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; spi_cs                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_spi_clk           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; spi_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[23]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_data[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lastAddrflag  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lastAddrflag  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.77e-07 V                   ; 2.35 V              ; -0.00801 V          ; 0.087 V                              ; 0.01 V                               ; 4.39e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.77e-07 V                  ; 2.35 V             ; -0.00801 V         ; 0.087 V                             ; 0.01 V                              ; 4.39e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.28e-06 V                   ; 2.34 V              ; -0.00738 V          ; 0.097 V                              ; 0.024 V                              ; 6.41e-10 s                  ; 8.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.28e-06 V                  ; 2.34 V             ; -0.00738 V         ; 0.097 V                             ; 0.024 V                             ; 6.41e-10 s                 ; 8.13e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lastAddrflag  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ram_addr[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clk           ; clk           ; 23       ; 1        ; 0        ; 1        ;
; input_spi_clk ; clk           ; 0        ; 0        ; 13       ; 0        ;
; clk           ; input_spi_clk ; 24       ; 0        ; 0        ; 0        ;
; input_spi_clk ; input_spi_clk ; 114      ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; clk           ; clk           ; 23       ; 1        ; 0        ; 1        ;
; input_spi_clk ; clk           ; 0        ; 0        ; 13       ; 0        ;
; clk           ; input_spi_clk ; 24       ; 0        ; 0        ; 0        ;
; input_spi_clk ; input_spi_clk ; 114      ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 73    ; 73   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+----------------------------------------------------+
; Clock Status Summary                               ;
+---------------+---------------+------+-------------+
; Target        ; Clock         ; Type ; Status      ;
+---------------+---------------+------+-------------+
; clk           ; clk           ; Base ; Constrained ;
; input_spi_clk ; input_spi_clk ; Base ; Constrained ;
+---------------+---------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; ram_data[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_data[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_data[23] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_cs       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ram_addr[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_addr[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_addr[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_addr[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_addr[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_addr[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; ram_data[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_data[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_data[23] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_cs       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ram_addr[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_addr[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_addr[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_addr[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_addr[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ram_addr[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Mon Sep 09 15:40:44 2024
Info: Command: quartus_sta spi_slave -c spi_slave
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'spi_slave.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name input_spi_clk input_spi_clk
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.389
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.389             -22.022 input_spi_clk 
    Info (332119):    -1.094             -12.062 clk 
Info (332146): Worst-case hold slack is 0.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.416               0.000 clk 
    Info (332119):     0.417               0.000 input_spi_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.270 input_spi_clk 
    Info (332119):    -3.000             -24.845 clk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.089
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.089             -17.182 input_spi_clk 
    Info (332119):    -0.937              -9.429 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 input_spi_clk 
    Info (332119):     0.344               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.270 input_spi_clk 
    Info (332119):    -3.000             -24.845 clk 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.375              -0.375 clk 
    Info (332119):    -0.083              -0.393 input_spi_clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
    Info (332119):     0.179               0.000 input_spi_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.562 input_spi_clk 
    Info (332119):    -3.000             -21.476 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4759 megabytes
    Info: Processing ended: Mon Sep 09 15:40:47 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


