Cosa succede quando si eseguono istruzioni?

Puntatore
Punta ad una cella della memoria: contiene l'indirizzo della cella  aka label dell'asm

Posso fare operazioni su un puntatore

Dentro la CPU ci sono registri "interni" come l'istruction pointer IP (o program counter PC) o lo stack pointer SP etc 

Vediamo "percorso dei dati" / fetch dell'istruzione

* FETCH
* DECODE
* UPDATE_PC
* EXECUTE

#Datapath

Tutto parte dal program counter.
Si chiede alla memoria l'istruzione, i bit

Il program counter viene mandato alla memoria per chiedere l'istruzione
In output la memoria invia all'istruction register (che contiene quindi l'istruzione corrente).
IR la suddivide "logicamente" in base all'opcode

In particolare per una R-type non c'è solo bisogno dell'opcode ma anche la "Funct"
(Tralasciamo l'analisi dell'istruzione per ora)

In seguito dall''IR si tira fuori registroA e registroB, si invia al registerfile, che butta i valori di A e B dentro l'ALU (per ora senza opcode).

L'ALU produce il risultato e lo butta di nuovo nel register file attraverdo DataIn e AddressIn

Inoltre va aggiornato il program counter, in qualche momento il PC deve essere collegato alla ALU, come anche deve esserci un +4 da aggiungere al PC.


# Istruzioni I type

Load Word 

LW rt, imm(rs)
Per fare da 16bit di imm a 32, uso SIGN EXTENDER (che non fa altro che fare 16zeri&&16ingresso in out)

Nulla di strano, stare attenti che non avviene tutto insieme, ma a cicli


Store Word

Molto simile
Solo che il result IMM+RS va dalla ALU alla memoria insieme al valore da scrivere


# Branch Equal

Prima cosa faccio il confronto, se è soddisfatto allora devo costruire il target address. 
Si realizza facendo PC+IMM*4 (IMM&&00)

Shift2 = infilo due zeri nella parte più significativa, i primi 2 arrivano dalla massa i due shiftati fuori muoiono li'

# Salto incodinzionato

Occhio al circuito first4 che prende i primi 4 dal PC e gli altri dall'


Selezionare con il mux
# Altro

## Sul libro 
Implementazione singolo ciclo: irrealizzabile ma utile per scopi didattici 
Architettura Harward, memoria dati divisa da memoria istruzioni.
Alla fine si comporta quasi come una rete combinatoria, che non è che ci piace tantissimo 


Implementazione multiciclo: 
non c'è più nella 4th e 5th ed.
Ma va studiata.
Fisicamente realizzabile e utile per capire bene.
L'esecuzione dell'istruzione è "sparsa" su più cicli.

Pipelining:
livello di realismo paragonabile alle CPU 80-90 (approfondimento?)
