`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 03/17/2025 01:07:01 PM
// Design Name: 
// Module Name: jtag_reg
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module jtag_reg #(
        parameter IR_LEN = 4,
        parameter DR_LEN = 1,
        parameter IR_OPCODE = 4'b0
        ) (
        input tck,
        input trst,
        input tdi,
        output tdo,
        input state_tlr,
        input state_capturedr,
        input state_shiftdr,
        input state_updatedr,
        input[IR_LEN-1:0] ir_reg,
        input[DR_LEN-1:0] dr_dataIn,
        output reg[DR_LEN-1:0] dr_dataOut,
        output reg dr_dataOutReady
    );

    reg[DR_LEN-1:0] dr_reg;

    assign tdo = dr_reg[0];

    always @(posedge tck or negedge trst) begin
        if(~trst) begin
            dr_reg <= 0;
            dr_dataOut <= 0;
            dr_dataOutReady <= 0;
        end else begin
            dr_dataOutReady <= 0;
            if(state_tlr) dr_reg <= dr_dataIn;
            if(ir_reg == IR_OPCODE) begin
                if(state_capturedr) dr_reg <= dr_dataIn;
                else if(state_shiftdr) begin
                    if(DR_LEN == 1) dr_reg <= tdi;
                    else dr_reg <= {tdi, dr_reg[DR_LEN-1:1]};
                end else if(state_updatedr) begin
                    dr_dataOut <= dr_reg;
                    dr_dataOutReady <= 1;
                end
            end
        end
    end
endmodule
