#ifndef ASM_H_
#define ASM_H_

#ifndef __GNUC__
#define __asm__ asm
#endif

#define CLEAR()                                            \
  do {                                                     \
    uint32_t r, i = 0;                                     \
    __asm__ volatile("mov %0, %1\n\t" : "=r"(r) : "i"(i)); \
  } while (0)

#define EOR_AND_ROR(ce, ae, be, imm, tmp)                       \
  __asm__ volatile(                                             \
      "and %[tmp_], %[ae_], %[be_], ror %[i1_]\n\t"             \
      "eor %[ce_], %[tmp_], %[ce_]\n\t"                         \
      : [ ce_ ] "+r"(ce), [ tmp_ ] "=r"(tmp)                    \
      : [ ae_ ] "r"(ae), [ be_ ] "r"(be), [ i1_ ] "i"(ROT(imm)) \
      :)

#define EOR_BIC_ROR(ce, ae, be, imm, tmp)                       \
  __asm__ volatile(                                             \
      "bic %[tmp_], %[ae_], %[be_], ror %[i1_]\n\t"             \
      "eor %[ce_], %[tmp_], %[ce_]\n\t"                         \
      : [ ce_ ] "+r"(ce), [ tmp_ ] "=r"(tmp)                    \
      : [ ae_ ] "r"(ae), [ be_ ] "r"(be), [ i1_ ] "i"(ROT(imm)) \
      :)

#define EOR_ORR_ROR(ce, ae, be, imm, tmp)                       \
  __asm__ volatile(                                             \
      "orr %[tmp_], %[ae_], %[be_], ror %[i1_]\n\t"             \
      "eor %[ce_], %[tmp_], %[ce_]\n\t"                         \
      : [ ce_ ] "+r"(ce), [ tmp_ ] "=r"(tmp)                    \
      : [ ae_ ] "r"(ae), [ be_ ] "r"(be), [ i1_ ] "i"(ROT(imm)) \
      :)

#endif  // ASM_H_
