專案目標

建立一個可描述 一位元 ADC 與混合解析度 ADC 的 Massive MIMO 上行接收機模型。

分析不同 ADC 配置下的 通道估計品質、量化雜訊影響與頻譜效率（SE）。

在有限硬體功耗條件下，找出 最佳 ADC 配置策略（高解析 vs 一位元）。

設計一個 可動態調整 Pilot 長度 的方法，用於提升低 SNR 條件下的整體 SE。

專案內容

量化模型建構：採用 Bussgang 分解將一位元量化線性化，使系統能以封閉式統計模型分析。

通道估計：推導並實作 LMMSE 通道估計器，考慮量化雜訊的非高斯性。

接收機實作：建立 MRC 檢測器流程，計算 SQINR 以及可達 SE 的理論下界。

結果驗證：重現論文中不同 ADC 比例 μ 的 SE 曲線，確認模型與程式邏輯正確。

能耗分析：依據 ADC 功耗模型，分析在相同功耗下不同 μ 值的 SE 表現，找出最佳硬體配置。

額外創新：提出並實作 Pilot 長度自適應最佳化，改善量化系統在低 SNR 的通道估計品質。

如何優化（你在專案中做出的改進點）

以下是你實際做的「優化點」，我將它提煉成可在履歷中亮點呈現的方式：

1. 改善低 SNR 通道估計誤差：自適應 Pilot 長度最佳化

發現固定 Pilot 長度在低 SNR 下造成 LMMSE estimation 偏差變大。

設計一個可依 SNR 自動搜尋 Pilot 長度的機制，平衡「估計準確度」與「資料傳輸時槽」。

量化結果顯示：在低 SNR 條件下能 有效提升 SE（可量化幅度）。

2. 重新檢視文獻假設並做批判性分析

驗證論文提出「全 1-bit ADC 在固定功耗下可能比混合架構更佳」的說法是否成立。

驗證後確實發現：混合架構的效益有限，功耗增益不如提升天線數。

進一步建立可重複模擬框架，提供後續進階架構（如混合 MRC、ZF）研究基礎。

3. 建構可重用的 Mixed-ADC Massive MIMO 模擬平台

模組化 Bussgang、LMMSE、MRC、SQINR、SE 計算函式，提升延展性。

同時支援多組 μ、天線數、Pilot 長度掃描，能快速比較多種硬體組合。

作為後續 1-bit 通道估計、低解析度接收機、量化訊號處理等研究平台。

4. 持續質疑與驗證：確保模型為真非過度簡化

並未無條件採用論文模型，而是檢查 Bussgang 近似在不同 SNR 下的誤差。

對 LMMSE 推導過程逐步提出合理性檢查（統計矩與量化噪聲相關性等問題）。

測試多組 SNR、天線比、μ 參數，避免只套文獻數據而忽略模型侷限。
