{
    "name": "master",
    "port_list": [
        {
            "name": "i_clk",
            "direction": "input",
            "dtype": {
                "type": "logic",
                "msb": 0,
                "lsb": 0
            }
        },
        {
            "name": "i_rstn",
            "direction": "input",
            "dtype": {
                "type": "logic",
                "msb": 0,
                "lsb": 0
            }
        },
        {
            "name": "o_valid",
            "direction": "output",
            "dtype": {
                "type": "logic",
                "msb": 0,
                "lsb": 0
            }
        },
        {
            "name": "i_ready",
            "direction": "input",
            "dtype": {
                "type": "logic",
                "msb": 0,
                "lsb": 0
            }
        },
        {
            "name": "o_data",
            "direction": "output",
            "dtype": {
                "type": "logic",
                "msb": 31,
                "lsb": 0
            }
        },
        {
            "name": "i_data",
            "direction": "input",
            "dtype": {
                "type": "logic",
                "msb": 31,
                "lsb": 0
            }
        }
    ]
}