TimeQuest Timing Analyzer report for RESDMAC
Fri Dec 23 10:22:17 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow Model Fmax Summary
  5. Slow Model Setup Summary
  6. Slow Model Hold Summary
  7. Slow Model Recovery Summary
  8. Slow Model Removal Summary
  9. Slow Model Minimum Pulse Width Summary
 10. Slow Model Setup: 'SCLK'
 11. Slow Model Setup: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 12. Slow Model Setup: 'LLW'
 13. Slow Model Setup: 'CPU_SM:u_CPU_SM|PAS'
 14. Slow Model Setup: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 15. Slow Model Setup: 'LHW'
 16. Slow Model Setup: 'CPU_SM:u_CPU_SM|DECFIFO'
 17. Slow Model Setup: 'CPU_SM:u_CPU_SM|INCNO'
 18. Slow Model Setup: 'CPU_SM:u_CPU_SM|INCNI'
 19. Slow Model Setup: 'ADDR[2]'
 20. Slow Model Hold: 'ADDR[2]'
 21. Slow Model Hold: 'CPU_SM:u_CPU_SM|DECFIFO'
 22. Slow Model Hold: 'SCLK'
 23. Slow Model Hold: 'LHW'
 24. Slow Model Hold: 'CPU_SM:u_CPU_SM|INCNI'
 25. Slow Model Hold: 'CPU_SM:u_CPU_SM|INCNO'
 26. Slow Model Hold: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 27. Slow Model Hold: 'CPU_SM:u_CPU_SM|PAS'
 28. Slow Model Hold: 'LLW'
 29. Slow Model Hold: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 30. Slow Model Recovery: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
 31. Slow Model Recovery: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 32. Slow Model Recovery: 'SCLK'
 33. Slow Model Recovery: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 34. Slow Model Recovery: 'ADDR[2]'
 35. Slow Model Removal: 'ADDR[2]'
 36. Slow Model Removal: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 37. Slow Model Removal: 'SCLK'
 38. Slow Model Removal: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 39. Slow Model Removal: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
 40. Slow Model Minimum Pulse Width: 'SCLK'
 41. Slow Model Minimum Pulse Width: 'ADDR[2]'
 42. Slow Model Minimum Pulse Width: 'LHW'
 43. Slow Model Minimum Pulse Width: 'LLW'
 44. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PAS'
 45. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PDS'
 46. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|DECFIFO'
 47. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNI'
 48. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNO'
 49. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 50. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 51. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
 52. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|STATE[0]'
 53. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 54. Slow Model Minimum Pulse Width: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast Model Setup Summary
 66. Fast Model Hold Summary
 67. Fast Model Recovery Summary
 68. Fast Model Removal Summary
 69. Fast Model Minimum Pulse Width Summary
 70. Fast Model Setup: 'SCLK'
 71. Fast Model Setup: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 72. Fast Model Setup: 'LLW'
 73. Fast Model Setup: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 74. Fast Model Setup: 'LHW'
 75. Fast Model Setup: 'CPU_SM:u_CPU_SM|PAS'
 76. Fast Model Setup: 'CPU_SM:u_CPU_SM|DECFIFO'
 77. Fast Model Setup: 'ADDR[2]'
 78. Fast Model Setup: 'CPU_SM:u_CPU_SM|INCNI'
 79. Fast Model Setup: 'CPU_SM:u_CPU_SM|INCNO'
 80. Fast Model Hold: 'ADDR[2]'
 81. Fast Model Hold: 'CPU_SM:u_CPU_SM|DECFIFO'
 82. Fast Model Hold: 'SCLK'
 83. Fast Model Hold: 'LHW'
 84. Fast Model Hold: 'CPU_SM:u_CPU_SM|PAS'
 85. Fast Model Hold: 'CPU_SM:u_CPU_SM|INCNI'
 86. Fast Model Hold: 'CPU_SM:u_CPU_SM|INCNO'
 87. Fast Model Hold: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 88. Fast Model Hold: 'LLW'
 89. Fast Model Hold: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 90. Fast Model Recovery: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
 91. Fast Model Recovery: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 92. Fast Model Recovery: 'SCLK'
 93. Fast Model Recovery: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 94. Fast Model Recovery: 'ADDR[2]'
 95. Fast Model Removal: 'ADDR[2]'
 96. Fast Model Removal: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 97. Fast Model Removal: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 98. Fast Model Removal: 'SCLK'
 99. Fast Model Removal: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
100. Fast Model Minimum Pulse Width: 'SCLK'
101. Fast Model Minimum Pulse Width: 'ADDR[2]'
102. Fast Model Minimum Pulse Width: 'LHW'
103. Fast Model Minimum Pulse Width: 'LLW'
104. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PAS'
105. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PDS'
106. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|DECFIFO'
107. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNI'
108. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNO'
109. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|INCBO_o'
110. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
111. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
112. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|STATE[0]'
113. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
114. Fast Model Minimum Pulse Width: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
115. Setup Times
116. Hold Times
117. Clock to Output Times
118. Minimum Clock to Output Times
119. Propagation Delay
120. Minimum Propagation Delay
121. Output Enable Times
122. Minimum Output Enable Times
123. Output Disable Times
124. Minimum Output Disable Times
125. Multicorner Timing Analysis Summary
126. Setup Times
127. Hold Times
128. Clock to Output Times
129. Minimum Clock to Output Times
130. Progagation Delay
131. Minimum Progagation Delay
132. Setup Transfers
133. Hold Transfers
134. Recovery Transfers
135. Removal Transfers
136. Report TCCS
137. Report RSKM
138. Unconstrained Paths
139. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RESDMAC                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; Clock Name                                                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                   ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; ADDR[2]                                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADDR[2] }                                                               ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|DECFIFO }                                               ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|INCNI }                                                 ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|INCNO }                                                 ;
; CPU_SM:u_CPU_SM|PAS                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|PAS }                                                   ;
; CPU_SM:u_CPU_SM|PDS                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|PDS }                                                   ;
; LHW                                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LHW }                                                                   ;
; LLW                                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LLW }                                                                   ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] } ;
; SCLK                                                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCLK }                                                                  ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|INCBO_o }                                             ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|nLS2CPU }                                             ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|RDFIFO_d }                                            ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|RIFIFO_d }                                            ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|STATE[0] }                                            ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                           ;
+-------------+-----------------+---------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                ; Note                                                  ;
+-------------+-----------------+---------------------------+-------------------------------------------------------+
; 80.32 MHz   ; 80.32 MHz       ; SCLK                      ;                                                       ;
; 352.11 MHz  ; 179.21 MHz      ; CPU_SM:u_CPU_SM|DECFIFO   ; limit due to hold check                               ;
; 659.63 MHz  ; 402.58 MHz      ; CPU_SM:u_CPU_SM|INCNO     ; limit due to high minimum pulse width violation (tch) ;
; 672.95 MHz  ; 402.58 MHz      ; CPU_SM:u_CPU_SM|INCNI     ; limit due to high minimum pulse width violation (tch) ;
; 806.45 MHz  ; 402.58 MHz      ; SCSI_SM:u_SCSI_SM|INCBO_o ; limit due to high minimum pulse width violation (tch) ;
; 1307.19 MHz ; 149.79 MHz      ; ADDR[2]                   ; limit due to hold check                               ;
+-------------+-----------------+---------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; SCLK                      ; -10.313 ; -287.262      ;
; SCSI_SM:u_SCSI_SM|INCBO_o ; -4.809  ; -4.809        ;
; LLW                       ; -4.103  ; -368.983      ;
; CPU_SM:u_CPU_SM|PAS       ; -3.806  ; -112.334      ;
; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.259  ; -2.259        ;
; LHW                       ; -2.182  ; -137.505      ;
; CPU_SM:u_CPU_SM|DECFIFO   ; -1.840  ; -7.637        ;
; CPU_SM:u_CPU_SM|INCNO     ; -0.516  ; -0.555        ;
; CPU_SM:u_CPU_SM|INCNI     ; -0.486  ; -0.748        ;
; ADDR[2]                   ; -0.077  ; -0.120        ;
+---------------------------+---------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ADDR[2]                   ; -4.545 ; -4.545        ;
; CPU_SM:u_CPU_SM|DECFIFO   ; -2.790 ; -9.210        ;
; SCLK                      ; -2.595 ; -27.157       ;
; LHW                       ; 0.268  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNI     ; 0.499  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNO     ; 0.499  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.499  ; 0.000         ;
; CPU_SM:u_CPU_SM|PAS       ; 0.928  ; 0.000         ;
; LLW                       ; 1.136  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.768  ; 0.000         ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Recovery Summary                                                                    ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; -3.081 ; -3.081        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -1.844 ; -1.844        ;
; SCLK                                                                  ; -1.842 ; -14.400       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 0.047  ; 0.000         ;
; ADDR[2]                                                               ; 0.254  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Removal Summary                                                                     ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; ADDR[2]                                                               ; -0.870 ; -1.440        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 0.187  ; 0.000         ;
; SCLK                                                                  ; 0.801  ; 0.000         ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 2.078  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; 3.815  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; SCLK                                                                  ; -1.941 ; -89.497       ;
; ADDR[2]                                                               ; -1.777 ; -18.101       ;
; LHW                                                                   ; -0.742 ; -189.952      ;
; LLW                                                                   ; -0.742 ; -189.952      ;
; CPU_SM:u_CPU_SM|PAS                                                   ; -0.742 ; -47.488       ;
; CPU_SM:u_CPU_SM|PDS                                                   ; -0.742 ; -23.744       ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; -0.742 ; -7.420        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; -0.742 ; -4.452        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; -0.742 ; -4.452        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; -0.742 ; -2.968        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; -0.742 ; -1.484        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; -0.742 ; -1.484        ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; -0.742 ; -1.484        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; -0.742 ; -1.484        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.742 ; -1.484        ;
+-----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SCLK'                                                                                                                                                                ;
+---------+-----------------------------------------------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                       ; To Node                    ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; -10.313 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]                 ; SCLK        ; 1.000        ; -4.489     ; 6.864      ;
; -9.940  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[0]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -5.061     ; 5.919      ;
; -9.864  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -5.061     ; 5.843      ;
; -9.809  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|F2CPUL     ; ADDR[2]                 ; SCLK        ; 1.000        ; -5.058     ; 5.791      ;
; -9.563  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -5.061     ; 5.542      ;
; -9.483  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[2]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -5.038     ; 5.485      ;
; -9.369  ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]                 ; SCLK        ; 1.000        ; -2.805     ; 7.604      ;
; -9.301  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STOPFLUSH  ; ADDR[2]                 ; SCLK        ; 1.000        ; -5.059     ; 5.282      ;
; -9.056  ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[0]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -3.377     ; 6.719      ;
; -8.980  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|F2CPUH     ; ADDR[2]                 ; SCLK        ; 1.000        ; -5.046     ; 4.974      ;
; -8.828  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[1]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -5.061     ; 4.807      ;
; -8.820  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]                 ; SCLK        ; 1.000        ; -5.054     ; 4.806      ;
; -8.789  ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -3.377     ; 6.452      ;
; -8.757  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|PAS        ; ADDR[2]                 ; SCLK        ; 1.000        ; -5.046     ; 4.751      ;
; -8.752  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|SIZE1      ; ADDR[2]                 ; SCLK        ; 1.000        ; -5.046     ; 4.746      ;
; -8.733  ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -3.377     ; 6.396      ;
; -8.297  ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[2]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -3.354     ; 5.983      ;
; -8.245  ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; 0.549      ; 9.834      ;
; -8.170  ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STOPFLUSH  ; ADDR[2]                 ; SCLK        ; 1.000        ; -3.375     ; 5.835      ;
; -8.135  ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUL     ; ADDR[2]                 ; SCLK        ; 1.000        ; -3.374     ; 5.801      ;
; -8.096  ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; 0.572      ; 9.708      ;
; -8.076  ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; 0.572      ; 9.688      ;
; -8.048  ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; 0.572      ; 9.660      ;
; -7.944  ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[1]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -3.377     ; 5.607      ;
; -7.922  ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUH     ; ADDR[2]                 ; SCLK        ; 1.000        ; -3.362     ; 5.600      ;
; -7.896  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; ADDR[2]                 ; SCLK        ; 1.000        ; -5.043     ; 3.893      ;
; -7.875  ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; 0.572      ; 9.487      ;
; -7.873  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; SCSI_SM:u_SCSI_SM|INCNO_o  ; ADDR[2]                 ; SCLK        ; 1.000        ; -4.452     ; 4.461      ;
; -7.873  ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|PAS        ; ADDR[2]                 ; SCLK        ; 1.000        ; -3.362     ; 5.551      ;
; -7.868  ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|SIZE1      ; ADDR[2]                 ; SCLK        ; 1.000        ; -3.362     ; 5.546      ;
; -7.796  ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK                    ; SCLK        ; 1.000        ; -0.023     ; 8.813      ;
; -7.689  ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]                 ; SCLK        ; 1.000        ; -3.370     ; 5.359      ;
; -7.647  ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 8.687      ;
; -7.627  ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 8.667      ;
; -7.599  ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 8.639      ;
; -7.483  ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.949     ; 6.574      ;
; -7.426  ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 8.466      ;
; -7.364  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; ADDR[2]                 ; SCLK        ; 1.000        ; -5.043     ; 3.361      ;
; -7.341  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|BGACK      ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -1.111     ; 7.270      ;
; -7.340  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; SCSI_SM:u_SCSI_SM|INCNI_o  ; ADDR[2]                 ; SCLK        ; 1.000        ; -4.452     ; 3.928      ;
; -7.080  ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 8.120      ;
; -7.077  ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 8.117      ;
; -7.049  ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 8.089      ;
; -7.036  ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 8.076      ;
; -7.034  ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -2.521     ; 5.553      ;
; -6.997  ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -2.521     ; 5.516      ;
; -6.996  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -1.683     ; 6.353      ;
; -6.996  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|BGACK      ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -1.111     ; 6.925      ;
; -6.986  ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK                    ; SCLK        ; 1.000        ; -0.023     ; 8.003      ;
; -6.973  ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK                    ; SCLK        ; 1.000        ; -0.008     ; 8.005      ;
; -6.967  ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK                    ; SCLK        ; 1.000        ; 0.023      ; 8.030      ;
; -6.954  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|F2CPUL     ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -1.680     ; 6.314      ;
; -6.949  ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 7.989      ;
; -6.885  ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 7.925      ;
; -6.882  ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]                 ; SCLK        ; 1.000        ; -2.514     ; 5.408      ;
; -6.874  ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|DECFIFO    ; SCLK                    ; SCLK        ; 1.000        ; 0.020      ; 7.934      ;
; -6.872  ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK                    ; SCLK        ; 1.000        ; 0.015      ; 7.927      ;
; -6.865  ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 7.905      ;
; -6.846  ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|DECFIFO    ; SCLK                    ; SCLK        ; 1.000        ; 0.020      ; 7.906      ;
; -6.825  ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 7.865      ;
; -6.812  ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK                    ; SCLK        ; 1.000        ; 0.015      ; 7.867      ;
; -6.790  ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK                    ; SCLK        ; 1.000        ; -0.023     ; 7.807      ;
; -6.788  ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK                    ; SCLK        ; 1.000        ; 0.023      ; 7.851      ;
; -6.729  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -1.683     ; 6.086      ;
; -6.696  ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 7.736      ;
; -6.690  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -1.683     ; 6.047      ;
; -6.683  ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK                    ; SCLK        ; 1.000        ; 0.015      ; 7.738      ;
; -6.682  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]                 ; SCLK        ; 0.500        ; -1.326     ; 5.896      ;
; -6.662  ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|DECFIFO    ; SCLK                    ; SCLK        ; 1.000        ; 0.020      ; 7.722      ;
; -6.636  ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -2.498     ; 5.178      ;
; -6.628  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -1.660     ; 6.008      ;
; -6.575  ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|F2CPUL     ; SCLK                    ; SCLK        ; 1.000        ; 0.003      ; 7.618      ;
; -6.561  ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK                    ; SCLK        ; 1.000        ; 0.015      ; 7.616      ;
; -6.558  ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK                    ; SCLK        ; 1.000        ; 0.015      ; 7.613      ;
; -6.549  ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK                    ; SCLK        ; 1.000        ; 0.015      ; 7.604      ;
; -6.547  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -1.683     ; 5.904      ;
; -6.546  ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK                    ; SCLK        ; 1.000        ; 0.015      ; 7.601      ;
; -6.532  ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK                    ; SCLK        ; 1.000        ; 0.023      ; 7.595      ;
; -6.526  ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK                    ; SCLK        ; 1.000        ; 0.023      ; 7.589      ;
; -6.499  ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|DIEL       ; SCLK                    ; SCLK        ; 1.000        ; 0.006      ; 7.545      ;
; -6.491  ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; SCLK                    ; SCLK        ; 1.000        ; 0.007      ; 7.538      ;
; -6.471  ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|DIEL       ; SCLK                    ; SCLK        ; 1.000        ; 0.006      ; 7.517      ;
; -6.460  ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK                    ; SCLK        ; 1.000        ; -0.008     ; 7.492      ;
; -6.457  ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK                    ; SCLK        ; 1.000        ; -0.008     ; 7.489      ;
; -6.444  ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; SCLK                    ; SCLK        ; 1.000        ; 0.007      ; 7.491      ;
; -6.441  ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK                    ; SCLK        ; 1.000        ; 0.015      ; 7.496      ;
; -6.438  ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK                    ; SCLK        ; 1.000        ; 0.015      ; 7.493      ;
; -6.412  ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -2.521     ; 4.931      ;
; -6.405  ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK                    ; SCLK        ; 1.000        ; 0.007      ; 7.452      ;
; -6.395  ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK                    ; SCLK        ; 1.000        ; 0.007      ; 7.442      ;
; -6.358  ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STOPFLUSH  ; ADDR[2]                 ; SCLK        ; 1.000        ; -2.519     ; 4.879      ;
; -6.347  ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK                    ; SCLK        ; 1.000        ; 0.015      ; 7.402      ;
; -6.345  ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|DECFIFO    ; SCLK                    ; SCLK        ; 1.000        ; -0.003     ; 7.382      ;
; -6.338  ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|F2CPUL     ; SCLK                    ; SCLK        ; 1.000        ; 0.003      ; 7.381      ;
; -6.311  ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|PLLW       ; SCLK                    ; SCLK        ; 1.000        ; -0.017     ; 7.334      ;
; -6.302  ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK                    ; SCLK        ; 1.000        ; 0.015      ; 7.357      ;
; -6.301  ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK                    ; SCLK        ; 1.000        ; 0.015      ; 7.356      ;
; -6.287  ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|DIEL       ; SCLK                    ; SCLK        ; 1.000        ; 0.006      ; 7.333      ;
; -6.278  ; CPU_SM:u_CPU_SM|DMAENA                                          ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; 0.565      ; 7.883      ;
; -6.251  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]                 ; SCLK        ; 0.500        ; -1.898     ; 4.893      ;
+---------+-----------------------------------------------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                                                                                     ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -4.809 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; -5.044     ; 0.805      ;
; -1.472 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.500        ; 2.746      ; 4.758      ;
; -0.972 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 2.746      ; 4.758      ;
; -0.240 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.926      ; 2.206      ;
; 0.235  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.000      ; 0.805      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LLW'                                                                                                                                                             ;
+--------+-----------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                     ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+
; -4.103 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][8]  ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 6.197      ;
; -4.093 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][8]  ; SCLK                ; LLW         ; 1.000        ; 1.048      ; 6.181      ;
; -3.926 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][8]  ; SCLK                ; LLW         ; 1.000        ; 1.044      ; 6.010      ;
; -3.916 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[4][8]  ; SCLK                ; LLW         ; 1.000        ; 1.038      ; 5.994      ;
; -3.883 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2] ; fifo:int_fifo|BUFFER[2][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.179     ; 4.244      ;
; -3.644 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][8]  ; SCLK                ; LLW         ; 1.000        ; 1.056      ; 5.740      ;
; -3.520 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[5][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.177     ; 3.883      ;
; -3.520 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[6][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.177     ; 3.883      ;
; -3.520 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1] ; fifo:int_fifo|BUFFER[4][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.168     ; 3.892      ;
; -3.509 ; CPU_SM:u_CPU_SM|BRIDGEIN                                        ; fifo:int_fifo|BUFFER[5][8]  ; SCLK                ; LLW         ; 1.000        ; 1.042      ; 5.591      ;
; -3.499 ; CPU_SM:u_CPU_SM|BRIDGEIN                                        ; fifo:int_fifo|BUFFER[4][8]  ; SCLK                ; LLW         ; 1.000        ; 1.036      ; 5.575      ;
; -3.494 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][15] ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.588      ;
; -3.492 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][15] ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.586      ;
; -3.467 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][8]  ; SCLK                ; LLW         ; 1.000        ; 1.046      ; 5.553      ;
; -3.464 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][14] ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.558      ;
; -3.463 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][11] ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.557      ;
; -3.463 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][11] ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.557      ;
; -3.456 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][2]  ; SCLK                ; LLW         ; 1.000        ; 0.787      ; 5.283      ;
; -3.454 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[2][2]  ; SCLK                ; LLW         ; 1.000        ; 0.785      ; 5.279      ;
; -3.453 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.182     ; 3.811      ;
; -3.451 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][15] ; SCLK                ; LLW         ; 1.000        ; 1.048      ; 5.539      ;
; -3.450 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][13] ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.544      ;
; -3.448 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][15] ; SCLK                ; LLW         ; 1.000        ; 1.048      ; 5.536      ;
; -3.445 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[7][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.170     ; 3.815      ;
; -3.444 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][14] ; SCLK                ; LLW         ; 1.000        ; 1.048      ; 5.532      ;
; -3.443 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][14] ; SCLK                ; LLW         ; 1.000        ; 1.048      ; 5.531      ;
; -3.439 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][13] ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.526      ;
; -3.438 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[4][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.168     ; 3.810      ;
; -3.434 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][11] ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.521      ;
; -3.432 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][13] ; SCLK                ; LLW         ; 1.000        ; 1.048      ; 5.520      ;
; -3.426 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[6][13] ; SCLK                ; LLW         ; 1.000        ; 1.050      ; 5.516      ;
; -3.424 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][15] ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.511      ;
; -3.419 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][11] ; SCLK                ; LLW         ; 1.000        ; 1.048      ; 5.507      ;
; -3.418 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][14] ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.505      ;
; -3.418 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[0][14] ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.505      ;
; -3.317 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][15] ; SCLK                ; LLW         ; 1.000        ; 1.044      ; 5.401      ;
; -3.315 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[7][15] ; SCLK                ; LLW         ; 1.000        ; 1.044      ; 5.399      ;
; -3.301 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][4]  ; SCLK                ; LLW         ; 1.000        ; 0.806      ; 5.147      ;
; -3.300 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][4]  ; SCLK                ; LLW         ; 1.000        ; 0.806      ; 5.146      ;
; -3.299 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][14] ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.393      ;
; -3.296 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][12] ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.390      ;
; -3.294 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][8]  ; SCLK                ; LLW         ; 1.000        ; 1.057      ; 5.391      ;
; -3.289 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[0][13] ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.376      ;
; -3.287 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][14] ; SCLK                ; LLW         ; 1.000        ; 1.044      ; 5.371      ;
; -3.286 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][11] ; SCLK                ; LLW         ; 1.000        ; 1.044      ; 5.370      ;
; -3.286 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[7][11] ; SCLK                ; LLW         ; 1.000        ; 1.044      ; 5.370      ;
; -3.280 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[0][11] ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.367      ;
; -3.278 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][13] ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.372      ;
; -3.277 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][10] ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.371      ;
; -3.276 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][10] ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.370      ;
; -3.274 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][13] ; SCLK                ; LLW         ; 1.000        ; 1.048      ; 5.362      ;
; -3.274 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][15] ; SCLK                ; LLW         ; 1.000        ; 1.038      ; 5.352      ;
; -3.273 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[6][12] ; SCLK                ; LLW         ; 1.000        ; 1.050      ; 5.363      ;
; -3.273 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][13] ; SCLK                ; LLW         ; 1.000        ; 1.044      ; 5.357      ;
; -3.272 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][9]  ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.366      ;
; -3.271 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[4][15] ; SCLK                ; LLW         ; 1.000        ; 1.038      ; 5.349      ;
; -3.270 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][9]  ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.364      ;
; -3.268 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][10] ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.355      ;
; -3.268 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[0][15] ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.355      ;
; -3.267 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][9]  ; SCLK                ; LLW         ; 1.000        ; 1.048      ; 5.355      ;
; -3.267 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][9]  ; SCLK                ; LLW         ; 1.000        ; 1.048      ; 5.355      ;
; -3.267 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[4][14] ; SCLK                ; LLW         ; 1.000        ; 1.038      ; 5.345      ;
; -3.266 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][14] ; SCLK                ; LLW         ; 1.000        ; 1.038      ; 5.344      ;
; -3.263 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][11] ; SCLK                ; LLW         ; 1.000        ; 1.048      ; 5.351      ;
; -3.262 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][8]  ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.349      ;
; -3.262 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][13] ; SCLK                ; LLW         ; 1.000        ; 1.037      ; 5.339      ;
; -3.261 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[0][8]  ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.348      ;
; -3.259 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][10] ; SCLK                ; LLW         ; 1.000        ; 1.048      ; 5.347      ;
; -3.257 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][11] ; SCLK                ; LLW         ; 1.000        ; 1.037      ; 5.334      ;
; -3.256 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][10] ; SCLK                ; LLW         ; 1.000        ; 1.048      ; 5.344      ;
; -3.255 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][13] ; SCLK                ; LLW         ; 1.000        ; 1.038      ; 5.333      ;
; -3.254 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][9]  ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.341      ;
; -3.254 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[0][9]  ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.341      ;
; -3.249 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[6][13] ; SCLK                ; LLW         ; 1.000        ; 1.040      ; 5.329      ;
; -3.247 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][15] ; SCLK                ; LLW         ; 1.000        ; 1.037      ; 5.324      ;
; -3.242 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][11] ; SCLK                ; LLW         ; 1.000        ; 1.038      ; 5.320      ;
; -3.241 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][14] ; SCLK                ; LLW         ; 1.000        ; 1.037      ; 5.318      ;
; -3.241 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[0][14] ; SCLK                ; LLW         ; 1.000        ; 1.037      ; 5.318      ;
; -3.237 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][12] ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.324      ;
; -3.223 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2] ; fifo:int_fifo|BUFFER[7][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.170     ; 3.593      ;
; -3.202 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2] ; fifo:int_fifo|BUFFER[4][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.168     ; 3.574      ;
; -3.195 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1] ; fifo:int_fifo|BUFFER[1][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.164     ; 3.571      ;
; -3.179 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1] ; fifo:int_fifo|BUFFER[2][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.179     ; 3.540      ;
; -3.172 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1] ; fifo:int_fifo|BUFFER[5][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.177     ; 3.535      ;
; -3.172 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1] ; fifo:int_fifo|BUFFER[6][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.177     ; 3.535      ;
; -3.147 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][4]  ; SCLK                ; LLW         ; 1.000        ; 0.808      ; 4.995      ;
; -3.143 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.180     ; 3.503      ;
; -3.141 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][4]  ; SCLK                ; LLW         ; 1.000        ; 0.794      ; 4.975      ;
; -3.141 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][2]  ; SCLK                ; LLW         ; 1.000        ; 0.797      ; 4.978      ;
; -3.130 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][12] ; SCLK                ; LLW         ; 1.000        ; 1.054      ; 5.224      ;
; -3.124 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][4]  ; SCLK                ; LLW         ; 1.000        ; 0.796      ; 4.960      ;
; -3.124 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2] ; fifo:int_fifo|BUFFER[1][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.164     ; 3.500      ;
; -3.123 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[7][4]  ; SCLK                ; LLW         ; 1.000        ; 0.796      ; 4.959      ;
; -3.122 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[7][14] ; SCLK                ; LLW         ; 1.000        ; 1.044      ; 5.206      ;
; -3.119 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][12] ; SCLK                ; LLW         ; 1.000        ; 1.044      ; 5.203      ;
; -3.117 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[7][8]  ; SCLK                ; LLW         ; 1.000        ; 1.047      ; 5.204      ;
; -3.112 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[0][13] ; SCLK                ; LLW         ; 1.000        ; 1.037      ; 5.189      ;
; -3.103 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[0][11] ; SCLK                ; LLW         ; 1.000        ; 1.037      ; 5.180      ;
; -3.101 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[7][13] ; SCLK                ; LLW         ; 1.000        ; 1.044      ; 5.185      ;
; -3.100 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][10] ; SCLK                ; LLW         ; 1.000        ; 1.044      ; 5.184      ;
+--------+-----------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CPU_SM:u_CPU_SM|PAS'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                            ; Launch Clock          ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; -3.806 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.435      ; 5.281      ;
; -3.786 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.435      ; 5.261      ;
; -3.723 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.439      ; 5.202      ;
; -3.698 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.439      ; 5.177      ;
; -3.694 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.439      ; 5.173      ;
; -3.678 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.439      ; 5.157      ;
; -3.657 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.439      ; 5.136      ;
; -3.638 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.434      ; 5.112      ;
; -3.614 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.446      ; 5.100      ;
; -3.597 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.434      ; 5.071      ;
; -3.591 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.459      ; 5.090      ;
; -3.583 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.434      ; 5.057      ;
; -3.580 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.459      ; 5.079      ;
; -3.568 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.434      ; 5.042      ;
; -3.561 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.451      ; 5.052      ;
; -3.560 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.459      ; 5.059      ;
; -3.557 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.441      ; 5.038      ;
; -3.554 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.446      ; 5.040      ;
; -3.545 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.463      ; 5.048      ;
; -3.540 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.463      ; 5.043      ;
; -3.533 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.459      ; 5.032      ;
; -3.505 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.455      ; 5.000      ;
; -3.485 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.434      ; 4.959      ;
; -3.475 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.434      ; 4.949      ;
; -3.475 ; fifo:int_fifo|BUFFER[2][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.618     ; 3.897      ;
; -3.461 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.451      ; 4.952      ;
; -3.459 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.451      ; 4.950      ;
; -3.449 ; fifo:int_fifo|BUFFER[5][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.605     ; 3.884      ;
; -3.442 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.451      ; 4.933      ;
; -3.439 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.439      ; 4.918      ;
; -3.417 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.435      ; 4.892      ;
; -3.397 ; fifo:int_fifo|BUFFER[1][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.605     ; 3.832      ;
; -3.396 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.434      ; 4.870      ;
; -3.393 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.451      ; 4.884      ;
; -3.393 ; fifo:int_fifo|BUFFER[6][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.614     ; 3.819      ;
; -3.385 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.446      ; 4.871      ;
; -3.380 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.435      ; 4.855      ;
; -3.379 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.434      ; 4.853      ;
; -3.378 ; fifo:int_fifo|BUFFER[2][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.614     ; 3.804      ;
; -3.377 ; fifo:int_fifo|BUFFER[1][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.605     ; 3.812      ;
; -3.374 ; fifo:int_fifo|BUFFER[0][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.617     ; 3.797      ;
; -3.373 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.451      ; 4.864      ;
; -3.372 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.455      ; 4.867      ;
; -3.371 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.451      ; 4.862      ;
; -3.371 ; fifo:int_fifo|BUFFER[1][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.605     ; 3.806      ;
; -3.369 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.439      ; 4.848      ;
; -3.365 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.451      ; 4.856      ;
; -3.365 ; fifo:int_fifo|BUFFER[5][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.605     ; 3.800      ;
; -3.364 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.451      ; 4.855      ;
; -3.335 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.463      ; 4.838      ;
; -3.327 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.434      ; 4.801      ;
; -3.326 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.459      ; 4.825      ;
; -3.291 ; fifo:int_fifo|BUFFER[0][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.395     ; 3.936      ;
; -3.269 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.451      ; 4.760      ;
; -3.269 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.439      ; 4.748      ;
; -3.265 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.439      ; 4.744      ;
; -3.261 ; fifo:int_fifo|BUFFER[0][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.125     ; 4.176      ;
; -3.239 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.439      ; 4.718      ;
; -3.236 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.439      ; 4.715      ;
; -3.236 ; fifo:int_fifo|BUFFER[1][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.601     ; 3.675      ;
; -3.230 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.459      ; 4.729      ;
; -3.228 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.439      ; 4.707      ;
; -3.216 ; fifo:int_fifo|BUFFER[0][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.125     ; 4.131      ;
; -3.207 ; fifo:int_fifo|BUFFER[6][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.618     ; 3.629      ;
; -3.200 ; fifo:int_fifo|BUFFER[0][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.613     ; 3.627      ;
; -3.199 ; fifo:int_fifo|BUFFER[5][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.605     ; 3.634      ;
; -3.195 ; fifo:int_fifo|BUFFER[6][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.618     ; 3.617      ;
; -3.193 ; fifo:int_fifo|BUFFER[0][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.366     ; 3.867      ;
; -3.191 ; fifo:int_fifo|BUFFER[4][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.607     ; 3.624      ;
; -3.188 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.451      ; 4.679      ;
; -3.187 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.463      ; 4.690      ;
; -3.185 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.434      ; 4.659      ;
; -3.184 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.441      ; 4.665      ;
; -3.176 ; fifo:int_fifo|BUFFER[6][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.618     ; 3.598      ;
; -3.172 ; fifo:int_fifo|BUFFER[0][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.366     ; 3.846      ;
; -3.170 ; fifo:int_fifo|BUFFER[5][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.601     ; 3.609      ;
; -3.169 ; fifo:int_fifo|BUFFER[6][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.618     ; 3.591      ;
; -3.158 ; fifo:int_fifo|BUFFER[6][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.618     ; 3.580      ;
; -3.154 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.459      ; 4.653      ;
; -3.150 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.455      ; 4.645      ;
; -3.148 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.459      ; 4.647      ;
; -3.142 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.455      ; 4.637      ;
; -3.141 ; fifo:int_fifo|BUFFER[4][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.607     ; 3.574      ;
; -3.139 ; fifo:int_fifo|BUFFER[2][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.618     ; 3.561      ;
; -3.138 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.463      ; 4.641      ;
; -3.123 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.446      ; 4.609      ;
; -3.120 ; fifo:int_fifo|BUFFER[2][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.618     ; 3.542      ;
; -3.107 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.451      ; 4.598      ;
; -3.101 ; fifo:int_fifo|BUFFER[4][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.383     ; 3.758      ;
; -3.100 ; fifo:int_fifo|BUFFER[3][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.617     ; 3.523      ;
; -3.085 ; fifo:int_fifo|BUFFER[0][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.121     ; 4.004      ;
; -3.084 ; fifo:int_fifo|BUFFER[5][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.399     ; 3.725      ;
; -3.083 ; fifo:int_fifo|BUFFER[6][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.417     ; 3.706      ;
; -3.082 ; fifo:int_fifo|BUFFER[3][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.613     ; 3.509      ;
; -3.073 ; fifo:int_fifo|BUFFER[6][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.606     ; 3.507      ;
; -3.064 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.459      ; 4.563      ;
; -3.062 ; fifo:int_fifo|BUFFER[0][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.121     ; 3.981      ;
; -3.055 ; fifo:int_fifo|BUFFER[0][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.395     ; 3.700      ;
; -3.055 ; fifo:int_fifo|BUFFER[4][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.412     ; 3.683      ;
; -3.051 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.463      ; 4.554      ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                                                   ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -2.259 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.983     ; 1.816      ;
; -2.034 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.985     ; 1.589      ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LHW'                                                                                                                                                    ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                     ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; -2.182 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][29] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 4.765      ;
; -2.180 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][29] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 4.763      ;
; -1.884 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[4][26] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 4.457      ;
; -1.884 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][26] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 4.457      ;
; -1.791 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[5][26] ; SCLK                  ; LHW         ; 1.000        ; 1.531      ; 4.362      ;
; -1.790 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[1][26] ; SCLK                  ; LHW         ; 1.000        ; 1.531      ; 4.361      ;
; -1.650 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[1][23] ; SCLK                  ; LHW         ; 1.000        ; 1.302      ; 3.992      ;
; -1.649 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[2][18] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.993      ;
; -1.648 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][18] ; SCLK                  ; LHW         ; 1.000        ; 1.321      ; 4.009      ;
; -1.648 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][23] ; SCLK                  ; LHW         ; 1.000        ; 1.302      ; 3.990      ;
; -1.638 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[2][17] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.982      ;
; -1.501 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[4][27] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 4.074      ;
; -1.499 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][27] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 4.072      ;
; -1.467 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][20] ; SCLK                  ; LHW         ; 1.000        ; 1.303      ; 3.810      ;
; -1.459 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][22] ; SCLK                  ; LHW         ; 1.000        ; 1.302      ; 3.801      ;
; -1.452 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[1][22] ; SCLK                  ; LHW         ; 1.000        ; 1.302      ; 3.794      ;
; -1.322 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[2][20] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.666      ;
; -1.322 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][20] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.666      ;
; -1.313 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][17] ; SCLK                  ; LHW         ; 1.000        ; 1.302      ; 3.655      ;
; -1.312 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[1][17] ; SCLK                  ; LHW         ; 1.000        ; 1.302      ; 3.654      ;
; -1.309 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][18] ; SCLK                  ; LHW         ; 1.000        ; 1.303      ; 3.652      ;
; -1.309 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[1][19] ; SCLK                  ; LHW         ; 1.000        ; 1.302      ; 3.651      ;
; -1.306 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][19] ; SCLK                  ; LHW         ; 1.000        ; 1.302      ; 3.648      ;
; -1.297 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[1][20] ; SCLK                  ; LHW         ; 1.000        ; 1.302      ; 3.639      ;
; -1.294 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][21] ; SCLK                  ; LHW         ; 1.000        ; 1.302      ; 3.636      ;
; -1.294 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[1][21] ; SCLK                  ; LHW         ; 1.000        ; 1.302      ; 3.636      ;
; -1.285 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[2][21] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.629      ;
; -1.283 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][21] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.627      ;
; -1.279 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][23] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.623      ;
; -1.278 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[5][18] ; SCLK                  ; LHW         ; 1.000        ; 1.320      ; 3.638      ;
; -1.277 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[2][23] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.621      ;
; -1.274 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[1][18] ; SCLK                  ; LHW         ; 1.000        ; 1.302      ; 3.616      ;
; -1.272 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[2][19] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.616      ;
; -1.259 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][31] ; SCLK                  ; LHW         ; 1.000        ; 1.549      ; 3.848      ;
; -1.252 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[5][16] ; SCLK                  ; LHW         ; 1.000        ; 1.320      ; 3.612      ;
; -1.252 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[2][22] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.596      ;
; -1.252 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][22] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.596      ;
; -1.216 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[5][17] ; SCLK                  ; LHW         ; 1.000        ; 1.320      ; 3.576      ;
; -1.215 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[4][19] ; SCLK                  ; LHW         ; 1.000        ; 1.321      ; 3.576      ;
; -1.214 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][16] ; SCLK                  ; LHW         ; 1.000        ; 1.315      ; 3.569      ;
; -1.214 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][19] ; SCLK                  ; LHW         ; 1.000        ; 1.321      ; 3.575      ;
; -1.212 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[1][16] ; SCLK                  ; LHW         ; 1.000        ; 1.302      ; 3.554      ;
; -1.201 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][23] ; SCLK                  ; LHW         ; 1.000        ; 1.320      ; 3.561      ;
; -1.200 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[5][23] ; SCLK                  ; LHW         ; 1.000        ; 1.320      ; 3.560      ;
; -1.150 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[4][31] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 3.723      ;
; -1.150 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][31] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 3.723      ;
; -1.121 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][17] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.465      ;
; -1.117 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][18] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.461      ;
; -1.116 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][19] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.460      ;
; -1.108 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][31] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 3.691      ;
; -1.100 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[4][16] ; SCLK                  ; LHW         ; 1.000        ; 1.321      ; 3.461      ;
; -1.078 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[4][30] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 3.651      ;
; -1.078 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][30] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 3.651      ;
; -1.075 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][16] ; SCLK                  ; LHW         ; 1.000        ; 1.326      ; 3.441      ;
; -1.072 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][27] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 3.655      ;
; -1.072 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[4][28] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 3.645      ;
; -1.072 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][28] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 3.645      ;
; -1.072 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[4][29] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 3.645      ;
; -1.072 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][29] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 3.645      ;
; -1.071 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[4][25] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 3.644      ;
; -1.071 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][25] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 3.644      ;
; -1.070 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][24] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 3.653      ;
; -1.070 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][27] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 3.653      ;
; -1.068 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][24] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 3.651      ;
; -1.066 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][27] ; SCLK                  ; LHW         ; 1.000        ; 1.544      ; 3.650      ;
; -1.065 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[5][24] ; SCLK                  ; LHW         ; 1.000        ; 1.531      ; 3.636      ;
; -1.065 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[2][27] ; SCLK                  ; LHW         ; 1.000        ; 1.544      ; 3.649      ;
; -1.064 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[1][24] ; SCLK                  ; LHW         ; 1.000        ; 1.531      ; 3.635      ;
; -1.062 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[5][25] ; SCLK                  ; LHW         ; 1.000        ; 1.531      ; 3.633      ;
; -1.061 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[1][25] ; SCLK                  ; LHW         ; 1.000        ; 1.531      ; 3.632      ;
; -1.061 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[1][28] ; SCLK                  ; LHW         ; 1.000        ; 1.531      ; 3.632      ;
; -1.060 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][24] ; SCLK                  ; LHW         ; 1.000        ; 1.541      ; 3.641      ;
; -1.037 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 1.000        ; 1.965      ; 4.042      ;
; -1.037 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 1.000        ; 1.965      ; 4.042      ;
; -1.037 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 1.000        ; 1.965      ; 4.042      ;
; -1.037 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 1.000        ; 1.965      ; 4.042      ;
; -1.037 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 1.000        ; 1.965      ; 4.042      ;
; -1.037 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 1.000        ; 1.965      ; 4.042      ;
; -1.037 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 1.000        ; 1.965      ; 4.042      ;
; -1.037 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 1.000        ; 1.965      ; 4.042      ;
; -1.036 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][17] ; SCLK                  ; LHW         ; 1.000        ; 1.326      ; 3.402      ;
; -1.030 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][26] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 3.613      ;
; -1.029 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][26] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 3.612      ;
; -1.026 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][19] ; SCLK                  ; LHW         ; 1.000        ; 1.326      ; 3.392      ;
; -1.025 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][28] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 3.608      ;
; -1.023 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][28] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 3.606      ;
; -1.023 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][30] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 3.606      ;
; -1.022 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][25] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 3.605      ;
; -1.022 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[3][25] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 3.605      ;
; -1.022 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][30] ; SCLK                  ; LHW         ; 1.000        ; 1.543      ; 3.605      ;
; -1.018 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][18] ; SCLK                  ; LHW         ; 1.000        ; 1.326      ; 3.384      ;
; -0.917 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[4][24] ; SCLK                  ; LHW         ; 1.000        ; 1.533      ; 3.490      ;
; -0.909 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[5][30] ; SCLK                  ; LHW         ; 1.000        ; 1.531      ; 3.480      ;
; -0.908 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[1][30] ; SCLK                  ; LHW         ; 1.000        ; 1.531      ; 3.479      ;
; -0.887 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[5][28] ; SCLK                  ; LHW         ; 1.000        ; 1.531      ; 3.458      ;
; -0.876 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][16] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.220      ;
; -0.874 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[2][16] ; SCLK                  ; LHW         ; 1.000        ; 1.304      ; 3.218      ;
; -0.831 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[5][19] ; SCLK                  ; LHW         ; 1.000        ; 1.320      ; 3.191      ;
; -0.830 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][22] ; SCLK                  ; LHW         ; 1.000        ; 1.321      ; 3.191      ;
; -0.828 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[5][21] ; SCLK                  ; LHW         ; 1.000        ; 1.320      ; 3.188      ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.840 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.880      ;
; -1.781 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.821      ;
; -1.693 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.733      ;
; -1.539 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.579      ;
; -1.463 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.503      ;
; -1.378 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.418      ;
; -1.366 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.406      ;
; -1.342 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.382      ;
; -1.296 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.336      ;
; -1.249 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.289      ;
; -1.223 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.263      ;
; -1.101 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.141      ;
; -1.055 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.095      ;
; -1.031 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.071      ;
; -0.973 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.013      ;
; -0.709 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 1.082      ; 2.831      ;
; -0.165 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 1.082      ; 2.287      ;
; -0.088 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 1.082      ; 2.210      ;
; -0.086 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 1.082      ; 2.208      ;
; -0.073 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 1.082      ; 2.195      ;
; 0.235  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.805      ;
; 1.471  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 4.412      ; 3.785      ;
; 1.560  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 4.412      ; 3.696      ;
; 1.883  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 4.412      ; 3.373      ;
; 1.971  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 4.412      ; 3.785      ;
; 2.060  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 4.412      ; 3.696      ;
; 2.383  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 4.412      ; 3.373      ;
; 2.442  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 4.412      ; 2.814      ;
; 2.942  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 4.412      ; 2.814      ;
; 3.024  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 4.412      ; 2.232      ;
; 3.524  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 4.412      ; 2.232      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                                                                                       ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.516 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 1.556      ;
; -0.039 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 1.079      ;
; -0.027 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 1.067      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.805      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CPU_SM:u_CPU_SM|INCNI'                                                                                                                                                                     ;
+--------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.486 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 1.526      ;
; -0.262 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 1.302      ;
; -0.095 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 1.135      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.805      ;
+--------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ADDR[2]'                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.077 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; registers:u_registers|registers_istr:u_registers_istr|FE    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 1.000        ; 0.832      ; 1.949      ;
; -0.043 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; registers:u_registers|registers_istr:u_registers_istr|FF    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 1.000        ; 0.832      ; 1.915      ;
; 0.235  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 1.000        ; 0.000      ; 0.805      ;
; 0.645  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ; registers:u_registers|registers_istr:u_registers_istr|INT_P ; ADDR[2]                   ; ADDR[2]     ; 0.500        ; 1.343      ; 1.238      ;
; 3.572  ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.500        ; 7.790      ; 4.758      ;
; 4.072  ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 1.000        ; 7.790      ; 4.758      ;
; 4.804  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 1.000        ; 5.970      ; 2.206      ;
; 5.279  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 1.000        ; 5.044      ; 0.805      ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ADDR[2]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -4.545 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 0.000        ; 5.044      ; 0.805      ;
; -4.070 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 0.000        ; 5.970      ; 2.206      ;
; -3.338 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.000        ; 7.790      ; 4.758      ;
; -2.838 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; -0.500       ; 7.790      ; 4.758      ;
; 0.089  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ; registers:u_registers|registers_istr:u_registers_istr|INT_P ; ADDR[2]                   ; ADDR[2]     ; -0.500       ; 1.343      ; 1.238      ;
; 0.499  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.000        ; 0.000      ; 0.805      ;
; 0.777  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; registers:u_registers|registers_istr:u_registers_istr|FF    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 0.000        ; 0.832      ; 1.915      ;
; 0.811  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; registers:u_registers|registers_istr:u_registers_istr|FE    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 0.000        ; 0.832      ; 1.949      ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.790 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 4.412      ; 2.232      ;
; -2.290 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 4.412      ; 2.232      ;
; -2.208 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 4.412      ; 2.814      ;
; -1.708 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 4.412      ; 2.814      ;
; -1.649 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 4.412      ; 3.373      ;
; -1.326 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 4.412      ; 3.696      ;
; -1.237 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 4.412      ; 3.785      ;
; -1.149 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 4.412      ; 3.373      ;
; -0.826 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 4.412      ; 3.696      ;
; -0.737 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 4.412      ; 3.785      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.754  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 1.082      ; 2.142      ;
; 0.754  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 1.082      ; 2.142      ;
; 0.807  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 1.082      ; 2.195      ;
; 0.820  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 1.082      ; 2.208      ;
; 0.822  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 1.082      ; 2.210      ;
; 1.272  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.578      ;
; 1.520  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.826      ;
; 1.535  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.841      ;
; 1.541  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.847      ;
; 1.568  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.874      ;
; 1.627  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.933      ;
; 1.638  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.944      ;
; 1.924  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.230      ;
; 1.971  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.277      ;
; 1.986  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.292      ;
; 2.029  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.335      ;
; 2.079  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.385      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SCLK'                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.595 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 4.488      ; 2.503      ;
; -2.549 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 2.744      ; 0.805      ;
; -2.411 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 3.162      ; 1.361      ;
; -2.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 3.162      ; 1.537      ;
; -2.095 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 4.488      ; 2.503      ;
; -2.049 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 2.744      ; 0.805      ;
; -1.911 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 3.162      ; 1.361      ;
; -1.799 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.657      ; 2.468      ;
; -1.795 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.657      ; 2.472      ;
; -1.735 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 3.162      ; 1.537      ;
; -1.535 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.745      ; 1.820      ;
; -1.488 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 4.503      ; 3.625      ;
; -1.299 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.657      ; 2.468      ;
; -1.295 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.657      ; 2.472      ;
; -1.271 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.657      ; 2.996      ;
; -1.216 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK        ; 0.000        ; 2.732      ; 2.126      ;
; -1.068 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.338      ; 2.880      ;
; -1.045 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.747      ; 2.312      ;
; -1.035 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.745      ; 1.820      ;
; -0.988 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 4.503      ; 3.625      ;
; -0.931 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.657      ; 3.336      ;
; -0.809 ; CPU_SM:u_CPU_SM|PDS                                                   ; DS_O_                                                                 ; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK        ; 0.000        ; 2.745      ; 2.546      ;
; -0.771 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.657      ; 2.996      ;
; -0.748 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.338      ; 3.200      ;
; -0.716 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK        ; -0.500       ; 2.732      ; 2.126      ;
; -0.658 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.745      ; 2.697      ;
; -0.642 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.745      ; 2.713      ;
; -0.568 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.338      ; 2.880      ;
; -0.545 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.747      ; 2.312      ;
; -0.524 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.747      ; 2.833      ;
; -0.495 ; CPU_SM:u_CPU_SM|PAS                                                   ; AS_O_                                                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK        ; 0.000        ; 2.720      ; 2.835      ;
; -0.447 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 2.347      ; 2.206      ;
; -0.431 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.657      ; 3.336      ;
; -0.410 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.747      ; 2.947      ;
; -0.397 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.747      ; 2.960      ;
; -0.321 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.745      ; 3.034      ;
; -0.309 ; CPU_SM:u_CPU_SM|PDS                                                   ; DS_O_                                                                 ; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK        ; -0.500       ; 2.745      ; 2.546      ;
; -0.248 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.338      ; 3.200      ;
; -0.215 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.751      ; 3.146      ;
; -0.158 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.745      ; 2.697      ;
; -0.142 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.745      ; 2.713      ;
; -0.024 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.747      ; 2.833      ;
; 0.005  ; CPU_SM:u_CPU_SM|PAS                                                   ; AS_O_                                                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK        ; -0.500       ; 2.720      ; 2.835      ;
; 0.090  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.747      ; 2.947      ;
; 0.103  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.747      ; 2.960      ;
; 0.179  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.745      ; 3.034      ;
; 0.285  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.751      ; 3.146      ;
; 0.341  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; CPU_SM:u_CPU_SM|INCFIFO                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 1.511      ; 2.158      ;
; 0.499  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.628  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 1.501      ; 2.435      ;
; 0.716  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 1.501      ; 2.523      ;
; 0.720  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.846      ; 1.872      ;
; 0.743  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 1.049      ;
; 0.899  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 0.593      ; 1.798      ;
; 1.035  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.846      ; 2.187      ;
; 1.206  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 1.512      ;
; 1.462  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 1.838      ; 3.606      ;
; 1.583  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 1.838      ; 3.727      ;
; 1.624  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.831      ; 2.761      ;
; 1.741  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.831      ; 2.878      ;
; 1.858  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 1.771      ; 3.935      ;
; 1.896  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.202      ;
; 1.943  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 1.838      ; 4.087      ;
; 2.060  ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.366      ;
; 2.065  ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 1.766      ; 4.137      ;
; 2.118  ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.920      ; 3.344      ;
; 2.230  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|F2CPUL                                                ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.912      ; 3.448      ;
; 2.238  ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.018      ; 2.562      ;
; 2.293  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.925      ; 3.524      ;
; 2.348  ; CPU_SM:u_CPU_SM|PLLW                                                  ; LLW                                                                   ; SCLK                                                                  ; SCLK        ; -0.500       ; 0.001      ; 2.155      ;
; 2.360  ; CPU_SM:u_CPU_SM|PLHW                                                  ; LHW                                                                   ; SCLK                                                                  ; SCLK        ; -0.500       ; -0.013     ; 2.153      ;
; 2.378  ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.018      ; 2.702      ;
; 2.401  ; CPU_SM:u_CPU_SM|DMAENA                                                ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.005     ; 2.702      ;
; 2.414  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 1.756      ; 4.476      ;
; 2.439  ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.920      ; 3.665      ;
; 2.441  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.747      ;
; 2.452  ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 1.766      ; 4.524      ;
; 2.455  ; SCSI_SM:u_SCSI_SM|CRESET_                                             ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCLK                                                                  ; SCLK        ; -0.500       ; 0.005      ; 2.266      ;
; 2.455  ; SCSI_SM:u_SCSI_SM|CRESET_                                             ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCLK                                                                  ; SCLK        ; -0.500       ; 0.005      ; 2.266      ;
; 2.474  ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.007      ; 2.787      ;
; 2.486  ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.018      ; 2.810      ;
; 2.489  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|F2CPUL                                                ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; -0.014     ; 2.781      ;
; 2.492  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.910     ; 1.888      ;
; 2.498  ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.018      ; 2.822      ;
; 2.505  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.925      ; 3.736      ;
; 2.531  ; CPU_SM:u_CPU_SM|FLUSHFIFO                                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.001     ; 2.836      ;
; 2.560  ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.920      ; 3.786      ;
; 2.582  ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|SIZE1                                                 ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.008     ; 2.880      ;
; 2.582  ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.016     ; 2.872      ;
; 2.587  ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.008     ; 2.885      ;
; 2.661  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 1.518      ; 4.485      ;
; 2.685  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.927      ; 3.918      ;
; 2.694  ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.003      ; 3.003      ;
; 2.756  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 3.062      ;
; 2.768  ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.006      ; 3.080      ;
; 2.798  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 3.104      ;
; 2.828  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.911      ; 4.045      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LHW'                                                                                                                                                    ;
+-------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                     ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.268 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.955      ; 2.529      ;
; 0.303 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][26] ; SCLK                  ; LHW         ; 0.000        ; 1.544      ; 2.153      ;
; 0.304 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][25] ; SCLK                  ; LHW         ; 0.000        ; 1.544      ; 2.154      ;
; 0.304 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][24] ; SCLK                  ; LHW         ; 0.000        ; 1.544      ; 2.154      ;
; 0.304 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][28] ; SCLK                  ; LHW         ; 0.000        ; 1.544      ; 2.154      ;
; 0.305 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[6][30] ; SCLK                  ; LHW         ; 0.000        ; 1.544      ; 2.155      ;
; 0.400 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 2.883      ;
; 0.400 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 2.883      ;
; 0.400 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 2.883      ;
; 0.400 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 2.883      ;
; 0.400 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 2.883      ;
; 0.400 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 2.883      ;
; 0.400 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 2.883      ;
; 0.407 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.955      ; 2.668      ;
; 0.508 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][21] ; SCLK                  ; LHW         ; 0.000        ; 1.321      ; 2.135      ;
; 0.509 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[7][23] ; SCLK                  ; LHW         ; 0.000        ; 1.321      ; 2.136      ;
; 0.547 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.030      ;
; 0.547 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.030      ;
; 0.547 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.030      ;
; 0.547 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.030      ;
; 0.547 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.030      ;
; 0.547 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.030      ;
; 0.547 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.030      ;
; 0.566 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.955      ; 2.827      ;
; 0.622 ; CPU_SM:u_CPU_SM|DIEH                                 ; fifo:int_fifo|BUFFER[3][16] ; SCLK                  ; LHW         ; 0.000        ; 1.331      ; 2.259      ;
; 0.635 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.889      ;
; 0.635 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.889      ;
; 0.635 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.889      ;
; 0.635 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.889      ;
; 0.635 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.889      ;
; 0.635 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.889      ;
; 0.635 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.889      ;
; 0.635 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.889      ;
; 0.642 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 2.894      ;
; 0.642 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 2.894      ;
; 0.642 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 2.894      ;
; 0.642 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 2.894      ;
; 0.642 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 2.894      ;
; 0.644 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 2.896      ;
; 0.644 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 2.896      ;
; 0.644 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 2.896      ;
; 0.644 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 2.896      ;
; 0.644 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 2.896      ;
; 0.644 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 2.896      ;
; 0.644 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 2.896      ;
; 0.644 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 2.896      ;
; 0.646 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.900      ;
; 0.646 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.900      ;
; 0.646 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.900      ;
; 0.646 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.900      ;
; 0.646 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.900      ;
; 0.646 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.900      ;
; 0.646 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.900      ;
; 0.646 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 2.900      ;
; 0.763 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.246      ;
; 0.763 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.246      ;
; 0.763 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.246      ;
; 0.763 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.246      ;
; 0.763 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.246      ;
; 0.763 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.246      ;
; 0.763 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.246      ;
; 0.763 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.246      ;
; 0.775 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.029      ;
; 0.775 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.029      ;
; 0.775 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.029      ;
; 0.775 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.029      ;
; 0.775 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.029      ;
; 0.775 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.029      ;
; 0.775 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.029      ;
; 0.775 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.029      ;
; 0.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 3.033      ;
; 0.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 3.033      ;
; 0.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 3.033      ;
; 0.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 3.033      ;
; 0.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 3.033      ;
; 0.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 3.033      ;
; 0.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 3.033      ;
; 0.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 3.033      ;
; 0.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 3.033      ;
; 0.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 3.033      ;
; 0.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 3.033      ;
; 0.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 3.033      ;
; 0.781 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.946      ; 3.033      ;
; 0.792 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.046      ;
; 0.792 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.046      ;
; 0.792 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.046      ;
; 0.792 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.046      ;
; 0.792 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.046      ;
; 0.792 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.046      ;
; 0.792 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.046      ;
; 0.792 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.948      ; 3.046      ;
; 0.799 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.282      ;
; 0.799 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.282      ;
; 0.799 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.282      ;
; 0.799 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.282      ;
; 0.799 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.282      ;
; 0.799 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.282      ;
; 0.799 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.177      ; 3.282      ;
; 0.810 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.185      ; 3.301      ;
; 0.827 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.175      ; 3.308      ;
+-------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CPU_SM:u_CPU_SM|INCNI'                                                                                                                                                                     ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.805      ;
; 0.829 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 1.135      ;
; 0.996 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 1.302      ;
; 1.220 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 1.526      ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.805      ;
; 0.761 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 1.067      ;
; 0.773 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 1.079      ;
; 1.250 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 1.556      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.499 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.000      ; 0.805      ;
; 0.974 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.926      ; 2.206      ;
; 1.706 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 2.746      ; 4.758      ;
; 2.206 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.500       ; 2.746      ; 4.758      ;
; 5.543 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; -5.044     ; 0.805      ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CPU_SM:u_CPU_SM|PAS'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                            ; Launch Clock          ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; 0.928 ; fifo:int_fifo|BUFFER[1][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.134      ; 1.368      ;
; 0.937 ; fifo:int_fifo|BUFFER[1][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.134      ; 1.377      ;
; 1.093 ; fifo:int_fifo|BUFFER[1][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.134      ; 1.533      ;
; 1.098 ; fifo:int_fifo|BUFFER[1][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.134      ; 1.538      ;
; 1.184 ; fifo:int_fifo|BUFFER[6][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.128     ; 1.362      ;
; 1.200 ; fifo:int_fifo|BUFFER[6][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.128     ; 1.378      ;
; 1.283 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 2.028      ;
; 1.358 ; fifo:int_fifo|BUFFER[1][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.128     ; 1.536      ;
; 1.360 ; fifo:int_fifo|BUFFER[1][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.134      ; 1.800      ;
; 1.405 ; fifo:int_fifo|BUFFER[7][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.132      ; 1.843      ;
; 1.454 ; fifo:int_fifo|BUFFER[7][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.394     ; 1.366      ;
; 1.458 ; fifo:int_fifo|BUFFER[3][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.394     ; 1.370      ;
; 1.487 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 2.228      ;
; 1.487 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 2.228      ;
; 1.488 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.434      ; 2.228      ;
; 1.489 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.434      ; 2.229      ;
; 1.492 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.434      ; 2.232      ;
; 1.492 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.434      ; 2.232      ;
; 1.525 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.434      ; 2.265      ;
; 1.584 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 2.329      ;
; 1.587 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 2.332      ;
; 1.587 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 2.332      ;
; 1.588 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 2.333      ;
; 1.629 ; fifo:int_fifo|BUFFER[6][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.147      ; 2.082      ;
; 1.632 ; fifo:int_fifo|BUFFER[3][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.394     ; 1.544      ;
; 1.667 ; fifo:int_fifo|BUFFER[7][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.128     ; 1.845      ;
; 1.667 ; fifo:int_fifo|BUFFER[7][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.128     ; 1.845      ;
; 1.670 ; fifo:int_fifo|BUFFER[7][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.128     ; 1.848      ;
; 1.671 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 2.423      ;
; 1.672 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 2.424      ;
; 1.707 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.463      ; 2.476      ;
; 1.739 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.463      ; 2.508      ;
; 1.740 ; fifo:int_fifo|BUFFER[6][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.147      ; 2.193      ;
; 1.742 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.463      ; 2.511      ;
; 1.745 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 2.490      ;
; 1.756 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.434      ; 2.496      ;
; 1.767 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.441      ; 2.514      ;
; 1.801 ; fifo:int_fifo|BUFFER[2][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.149      ; 2.256      ;
; 1.835 ; fifo:int_fifo|BUFFER[7][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.140      ; 2.281      ;
; 1.844 ; fifo:int_fifo|BUFFER[7][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.611     ; 1.539      ;
; 1.847 ; fifo:int_fifo|BUFFER[3][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.611     ; 1.542      ;
; 1.894 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.455      ; 2.655      ;
; 1.923 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 2.668      ;
; 1.923 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.434      ; 2.663      ;
; 1.929 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.434      ; 2.669      ;
; 1.933 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.455      ; 2.694      ;
; 1.944 ; fifo:int_fifo|BUFFER[1][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.381     ; 1.869      ;
; 1.950 ; fifo:int_fifo|BUFFER[3][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.381     ; 1.875      ;
; 1.982 ; fifo:int_fifo|BUFFER[7][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.128     ; 2.160      ;
; 1.985 ; fifo:int_fifo|BUFFER[6][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.122      ; 2.413      ;
; 2.013 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 2.770      ;
; 2.014 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 2.771      ;
; 2.015 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 2.772      ;
; 2.017 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 2.774      ;
; 2.017 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 2.774      ;
; 2.020 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.451      ; 2.777      ;
; 2.022 ; fifo:int_fifo|BUFFER[3][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.141      ; 2.469      ;
; 2.024 ; fifo:int_fifo|BUFFER[6][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.127      ; 2.457      ;
; 2.036 ; fifo:int_fifo|BUFFER[1][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.126     ; 2.216      ;
; 2.041 ; fifo:int_fifo|BUFFER[1][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.126     ; 2.221      ;
; 2.081 ; fifo:int_fifo|BUFFER[7][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.140      ; 2.527      ;
; 2.136 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 2.888      ;
; 2.143 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 2.884      ;
; 2.146 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.439      ; 2.891      ;
; 2.153 ; fifo:int_fifo|BUFFER[2][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.149      ; 2.608      ;
; 2.155 ; fifo:int_fifo|BUFFER[7][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.129     ; 2.332      ;
; 2.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.435      ; 2.904      ;
; 2.196 ; fifo:int_fifo|BUFFER[5][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.147      ; 2.649      ;
; 2.203 ; fifo:int_fifo|BUFFER[4][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.154      ; 2.663      ;
; 2.214 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.459      ; 2.979      ;
; 2.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.459      ; 2.980      ;
; 2.215 ; fifo:int_fifo|BUFFER[7][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.412     ; 2.109      ;
; 2.223 ; fifo:int_fifo|BUFFER[7][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.412     ; 2.117      ;
; 2.226 ; fifo:int_fifo|BUFFER[5][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.128     ; 2.404      ;
; 2.233 ; fifo:int_fifo|BUFFER[1][12]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.122     ; 2.417      ;
; 2.235 ; fifo:int_fifo|BUFFER[5][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.128     ; 2.413      ;
; 2.237 ; fifo:int_fifo|BUFFER[1][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.122     ; 2.421      ;
; 2.239 ; fifo:int_fifo|BUFFER[5][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.128     ; 2.417      ;
; 2.246 ; fifo:int_fifo|BUFFER[6][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.411     ; 2.141      ;
; 2.247 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.459      ; 3.012      ;
; 2.247 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.459      ; 3.012      ;
; 2.247 ; fifo:int_fifo|BUFFER[1][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.122     ; 2.431      ;
; 2.248 ; fifo:int_fifo|BUFFER[1][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.122     ; 2.432      ;
; 2.252 ; fifo:int_fifo|BUFFER[1][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.122     ; 2.436      ;
; 2.253 ; fifo:int_fifo|BUFFER[4][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.138      ; 2.697      ;
; 2.297 ; fifo:int_fifo|BUFFER[3][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.149      ; 2.752      ;
; 2.304 ; fifo:int_fifo|BUFFER[3][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.149      ; 2.759      ;
; 2.304 ; fifo:int_fifo|BUFFER[5][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.147      ; 2.757      ;
; 2.314 ; fifo:int_fifo|BUFFER[3][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.121     ; 2.499      ;
; 2.318 ; fifo:int_fifo|BUFFER[7][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.140      ; 2.764      ;
; 2.344 ; fifo:int_fifo|BUFFER[6][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.382     ; 2.268      ;
; 2.354 ; fifo:int_fifo|BUFFER[7][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.595     ; 2.065      ;
; 2.360 ; fifo:int_fifo|BUFFER[1][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.605     ; 2.061      ;
; 2.363 ; fifo:int_fifo|BUFFER[0][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.125      ; 2.794      ;
; 2.365 ; fifo:int_fifo|BUFFER[2][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.149      ; 2.820      ;
; 2.368 ; fifo:int_fifo|BUFFER[1][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.605     ; 2.069      ;
; 2.373 ; fifo:int_fifo|BUFFER[2][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.129      ; 2.808      ;
; 2.373 ; fifo:int_fifo|BUFFER[3][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.393     ; 2.286      ;
; 2.384 ; fifo:int_fifo|BUFFER[3][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.364     ; 2.326      ;
; 2.391 ; fifo:int_fifo|BUFFER[3][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.364     ; 2.333      ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LLW'                                                                                                                                                                ;
+-------+------------------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                     ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; 1.136 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[3][11] ; CPU_SM:u_CPU_SM|PDS   ; LLW         ; -0.500       ; 0.099      ; 1.041      ;
; 1.137 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|BUFFER[3][15] ; CPU_SM:u_CPU_SM|PDS   ; LLW         ; -0.500       ; 0.099      ; 1.042      ;
; 1.143 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|BUFFER[3][14] ; CPU_SM:u_CPU_SM|PDS   ; LLW         ; -0.500       ; 0.099      ; 1.048      ;
; 1.145 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[4][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.424      ; 2.875      ;
; 1.145 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[3][13] ; CPU_SM:u_CPU_SM|PDS   ; LLW         ; -0.500       ; 0.099      ; 1.050      ;
; 1.180 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[7][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 2.924      ;
; 1.180 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[7][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 2.924      ;
; 1.180 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[7][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 2.924      ;
; 1.180 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[7][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 2.924      ;
; 1.180 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[7][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 2.924      ;
; 1.180 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[7][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 2.924      ;
; 1.180 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[7][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 2.924      ;
; 1.180 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[7][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 2.924      ;
; 1.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[3][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.444      ; 2.936      ;
; 1.187 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 2.921      ;
; 1.187 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[0][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 2.921      ;
; 1.187 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[0][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 2.921      ;
; 1.187 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[0][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 2.921      ;
; 1.187 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[0][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 2.921      ;
; 1.187 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[0][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 2.921      ;
; 1.187 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[0][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 2.921      ;
; 1.188 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[2][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.444      ; 2.938      ;
; 1.286 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[5][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.030      ;
; 1.286 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[5][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.030      ;
; 1.286 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[5][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.030      ;
; 1.310 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|BUFFER[3][8]  ; CPU_SM:u_CPU_SM|PDS   ; LLW         ; -0.500       ; 0.099      ; 1.215      ;
; 1.317 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[3][9]  ; CPU_SM:u_CPU_SM|PDS   ; LLW         ; -0.500       ; 0.099      ; 1.222      ;
; 1.317 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|BUFFER[3][12] ; CPU_SM:u_CPU_SM|PDS   ; LLW         ; -0.500       ; 0.099      ; 1.222      ;
; 1.325 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[3][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.444      ; 3.075      ;
; 1.327 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[7][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.071      ;
; 1.327 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[7][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.071      ;
; 1.327 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[7][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.071      ;
; 1.327 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[7][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.071      ;
; 1.327 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[7][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.071      ;
; 1.327 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[7][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.071      ;
; 1.327 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[7][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.071      ;
; 1.327 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[7][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.071      ;
; 1.328 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[2][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.444      ; 3.078      ;
; 1.333 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.067      ;
; 1.333 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[0][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.067      ;
; 1.333 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[0][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.067      ;
; 1.333 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[0][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.067      ;
; 1.333 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[0][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.067      ;
; 1.333 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[0][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.067      ;
; 1.333 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[0][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.067      ;
; 1.377 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[5][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.431      ; 3.114      ;
; 1.377 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[5][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.431      ; 3.114      ;
; 1.377 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[5][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.431      ; 3.114      ;
; 1.377 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[5][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.431      ; 3.114      ;
; 1.377 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[5][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.431      ; 3.114      ;
; 1.380 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[3][5]  ; SCLK                  ; LLW         ; 0.000        ; 0.787      ; 2.473      ;
; 1.381 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[3][7]  ; SCLK                  ; LLW         ; 0.000        ; 0.787      ; 2.474      ;
; 1.453 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|BUFFER[4][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.424      ; 3.183      ;
; 1.479 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[2][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.444      ; 3.229      ;
; 1.484 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[3][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.444      ; 3.234      ;
; 1.491 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[5][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.235      ;
; 1.491 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[5][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.235      ;
; 1.491 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[5][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.235      ;
; 1.503 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.426      ; 3.235      ;
; 1.503 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[1][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.426      ; 3.235      ;
; 1.503 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[1][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.426      ; 3.235      ;
; 1.512 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[5][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.256      ;
; 1.512 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[5][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.256      ;
; 1.512 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[5][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.256      ;
; 1.517 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[3][0]  ; SCLK                  ; LLW         ; 0.000        ; 0.797      ; 2.620      ;
; 1.541 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.275      ;
; 1.541 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[0][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.275      ;
; 1.541 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[0][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.275      ;
; 1.541 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[0][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.275      ;
; 1.541 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[0][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.275      ;
; 1.541 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[0][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.275      ;
; 1.541 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[0][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.428      ; 3.275      ;
; 1.556 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[1][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.444      ; 3.306      ;
; 1.556 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[1][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.444      ; 3.306      ;
; 1.556 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.444      ; 3.306      ;
; 1.556 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[1][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.444      ; 3.306      ;
; 1.556 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[1][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.444      ; 3.306      ;
; 1.557 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[3][5]  ; SCLK                  ; LLW         ; 0.000        ; 0.797      ; 2.660      ;
; 1.558 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[3][7]  ; SCLK                  ; LLW         ; 0.000        ; 0.797      ; 2.661      ;
; 1.559 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[3][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.429      ; 3.294      ;
; 1.559 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[3][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.429      ; 3.294      ;
; 1.559 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[3][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.429      ; 3.294      ;
; 1.559 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[3][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.429      ; 3.294      ;
; 1.559 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[3][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.429      ; 3.294      ;
; 1.559 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[3][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.429      ; 3.294      ;
; 1.559 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[3][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.429      ; 3.294      ;
; 1.579 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[7][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.323      ;
; 1.579 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[7][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.323      ;
; 1.579 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[7][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.323      ;
; 1.579 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[7][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.323      ;
; 1.579 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[7][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.323      ;
; 1.579 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[7][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.323      ;
; 1.579 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[7][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.323      ;
; 1.579 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[7][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.438      ; 3.323      ;
; 1.582 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[5][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.431      ; 3.319      ;
; 1.582 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[5][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.431      ; 3.319      ;
; 1.582 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[5][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.431      ; 3.319      ;
; 1.582 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[5][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.431      ; 3.319      ;
; 1.582 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|BUFFER[5][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.431      ; 3.319      ;
; 1.603 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|BUFFER[5][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.431      ; 3.340      ;
+-------+------------------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                                                   ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 2.768 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.985     ; 1.589      ;
; 2.993 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.983     ; 1.816      ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                                                  ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; -3.081 ; CPU_SM:u_CPU_SM|INCFIFO ; SCSI_SM:u_SCSI_SM|RIFIFO_o ; SCLK         ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; 1.000        ; -1.511     ; 2.610      ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                                        ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -1.844 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.500        ; 3.497      ; 5.881      ;
; -1.344 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 1.000        ; 3.497      ; 5.881      ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'SCLK'                                                                                                           ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.842 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 0.500        ; -0.003     ; 2.379      ;
; -1.842 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 0.500        ; -0.003     ; 2.379      ;
; -1.842 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 0.500        ; -0.003     ; 2.379      ;
; -1.842 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 0.500        ; -0.003     ; 2.379      ;
; -1.840 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 0.500        ; 0.020      ; 2.400      ;
; -1.796 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; 0.500        ; 0.013      ; 2.349      ;
; -1.107 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; SCLK         ; SCLK        ; 0.500        ; 0.000      ; 1.647      ;
; -0.913 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCLK         ; SCLK        ; 0.500        ; 0.925      ; 2.378      ;
; -0.913 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCLK         ; SCLK        ; 0.500        ; 0.925      ; 2.378      ;
; -0.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCLK         ; SCLK        ; 0.500        ; 1.771      ; 2.707      ;
; -0.067 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCLK         ; SCLK        ; 0.500        ; 1.756      ; 2.363      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                                                            ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; 0.047 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 0.500        ; 2.156      ; 2.953      ;
; 0.547 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 1.000        ; 2.156      ; 2.953      ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'ADDR[2]'                                                                                                                                            ;
+-------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.254 ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 4.509      ; 4.795      ;
; 0.509 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 5.244      ; 5.275      ;
; 0.509 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 5.244      ; 5.275      ;
; 0.754 ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 4.509      ; 4.795      ;
; 1.009 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 5.244      ; 5.275      ;
; 1.009 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 5.244      ; 5.275      ;
; 1.604 ; CPU_SM:u_CPU_SM|STOPFLUSH ; registers:u_registers|FLUSHFIFO                                 ; SCLK         ; ADDR[2]     ; 1.000        ; 3.375      ; 2.811      ;
+-------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'ADDR[2]'                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.870 ; CPU_SM:u_CPU_SM|STOPFLUSH ; registers:u_registers|FLUSHFIFO                                 ; SCLK         ; ADDR[2]     ; 0.000        ; 3.375      ; 2.811      ;
; -0.275 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 5.244      ; 5.275      ;
; -0.275 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 5.244      ; 5.275      ;
; -0.020 ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 4.509      ; 4.795      ;
; 0.225  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 5.244      ; 5.275      ;
; 0.225  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 5.244      ; 5.275      ;
; 0.480  ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 4.509      ; 4.795      ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                                                             ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; 0.187 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 0.000        ; 2.156      ; 2.953      ;
; 0.687 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; -0.500       ; 2.156      ; 2.953      ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'SCLK'                                                                                                           ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.801 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCLK         ; SCLK        ; -0.500       ; 1.756      ; 2.363      ;
; 1.130 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCLK         ; SCLK        ; -0.500       ; 1.771      ; 2.707      ;
; 1.647 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCLK         ; SCLK        ; -0.500       ; 0.925      ; 2.378      ;
; 1.647 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCLK         ; SCLK        ; -0.500       ; 0.925      ; 2.378      ;
; 1.841 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; SCLK         ; SCLK        ; -0.500       ; 0.000      ; 1.647      ;
; 2.530 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; -0.500       ; 0.013      ; 2.349      ;
; 2.574 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; -0.500       ; 0.020      ; 2.400      ;
; 2.576 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; -0.500       ; -0.003     ; 2.379      ;
; 2.576 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; -0.500       ; -0.003     ; 2.379      ;
; 2.576 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; -0.500       ; -0.003     ; 2.379      ;
; 2.576 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; -0.500       ; -0.003     ; 2.379      ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                                        ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 2.078 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.000        ; 3.497      ; 5.881      ;
; 2.578 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.500       ; 3.497      ; 5.881      ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                                                  ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; 3.815 ; CPU_SM:u_CPU_SM|INCFIFO ; SCSI_SM:u_SCSI_SM|RIFIFO_o ; SCLK         ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; 0.000        ; -1.511     ; 2.610      ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; SCLK  ; Rise       ; SCLK                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; AS_O_                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; AS_O_                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEH        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEH        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; DSACK_LATCHED_[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; DSACK_LATCHED_[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; DSACK_LATCHED_[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; DSACK_LATCHED_[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; DS_O_                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; DS_O_                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; LHW                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; LHW                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; LLW                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; LLW                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ADDR[2]'                                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; ADDR[2] ; Rise       ; ADDR[2]                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|A1                                        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|A1                                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|FLUSHFIFO                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|FLUSHFIFO                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FE        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FE        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FF        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FF        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; ADDR[2]|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; ADDR[2]|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datac                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datac                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|A1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|A1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|FLUSHFIFO|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|FLUSHFIFO|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|CONTR_WR|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|CONTR_WR|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|datab                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|datab                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|ST_DMA|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|ST_DMA|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ST_DMA|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ST_DMA|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FF|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FF|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LHW'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][17] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LLW'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PAS'                                                                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS|regout                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS|regout                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[8]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[8]|clk                       ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PDS'                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|inclk[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|inclk[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|outclk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|outclk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[9]|clk                      ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOEMPTY|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOEMPTY|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOFULL|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOFULL|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; u_CPU_SM|DECFIFO|regout                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; u_CPU_SM|DECFIFO|regout                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNI'                                                                                               ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|datac                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|datac                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; u_CPU_SM|INCNI|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; u_CPU_SM|INCNI|regout                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|datac                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|datac                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; u_CPU_SM|INCNO|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; u_CPU_SM|INCNO|regout                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; u_SCSI_SM|INCBO_o|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; u_SCSI_SM|INCBO_o|regout                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_o|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_o|clk     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_o|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_o|clk     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|STATE[0]'                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|STATE[0]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|STATE[0]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|nLS2CPU|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|nLS2CPU|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|datac   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU|regout                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU|regout                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[0]|clk                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; rtl~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; rtl~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; rtl~0|datac                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; rtl~0|datac                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; u_registers|u_registers_term|REG_DSK_|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; u_registers|u_registers_term|REG_DSK_|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|regout            ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 2.526  ; 2.526  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; -3.072 ; -3.072 ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; 2.357  ; 2.357  ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; 1.921  ; 1.921  ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; 1.806  ; 1.806  ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; 2.526  ; 2.526  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 3.427  ; 3.427  ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; 3.427  ; 3.427  ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; -2.508 ; -2.508 ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; -1.550 ; -1.550 ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; -2.627 ; -2.627 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 4.915  ; 4.915  ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; 2.912  ; 2.912  ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; 4.476  ; 4.476  ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; 4.915  ; 4.915  ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; 4.755  ; 4.755  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; 4.481  ; 4.481  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; 3.416  ; 3.416  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; 4.331  ; 4.331  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; 4.564  ; 4.564  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; 4.376  ; 4.376  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; 4.581  ; 4.581  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; 4.367  ; 4.367  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; 4.357  ; 4.357  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; 4.624  ; 4.624  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; 4.755  ; 4.755  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; 4.511  ; 4.511  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; 4.570  ; 4.570  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; 4.512  ; 4.512  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; 4.595  ; 4.595  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; 4.537  ; 4.537  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; 4.368  ; 4.368  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; 6.801  ; 6.801  ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; 6.744  ; 6.744  ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; 6.302  ; 6.302  ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; 6.801  ; 6.801  ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; 5.679  ; 5.679  ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; 6.175  ; 6.175  ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; 6.309  ; 6.309  ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; 5.977  ; 5.977  ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; 6.441  ; 6.441  ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; 5.491  ; 5.491  ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; 6.030  ; 6.030  ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; 6.349  ; 6.349  ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; 6.488  ; 6.488  ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; 5.523  ; 5.523  ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; 6.549  ; 6.549  ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; 5.046  ; 5.046  ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; 5.545  ; 5.545  ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; 7.587  ; 7.587  ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; 7.542  ; 7.542  ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; 6.434  ; 6.434  ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; 7.587  ; 7.587  ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; 6.961  ; 6.961  ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; 7.392  ; 7.392  ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; 7.257  ; 7.257  ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; 7.020  ; 7.020  ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; 6.896  ; 6.896  ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; 6.735  ; 6.735  ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; 6.819  ; 6.819  ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; 5.574  ; 5.574  ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; 6.227  ; 6.227  ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; 5.496  ; 5.496  ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; 5.434  ; 5.434  ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; 5.874  ; 5.874  ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; 5.892  ; 5.892  ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; 8.605  ; 8.605  ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; 8.605  ; 8.605  ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; 6.001  ; 6.001  ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; 6.001  ; 6.001  ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; 7.602  ; 7.602  ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 6.699  ; 6.699  ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; 4.912  ; 4.912  ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; 5.579  ; 5.579  ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.179  ; 0.179  ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; 2.335  ; 2.335  ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 13.624 ; 13.624 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 13.624 ; 13.624 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 12.548 ; 12.548 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; 11.035 ; 11.035 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 6.435  ; 6.435  ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 1.489  ; 1.489  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 6.709  ; 6.709  ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 6.709  ; 6.709  ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 6.536  ; 6.536  ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; 4.926  ; 4.926  ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 7.570  ; 7.570  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.972  ; 1.972  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 7.401  ; 7.401  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 6.965  ; 6.965  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 6.850  ; 6.850  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 7.570  ; 7.570  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 5.788  ; 5.788  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 5.788  ; 5.788  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.494  ; 3.494  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2.417  ; 2.417  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 6.803  ; 6.803  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 6.803  ; 6.803  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 3.338  ; 3.338  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; 3.338  ; 3.338  ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; -2.091 ; -2.091 ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; -1.655 ; -1.655 ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; -1.540 ; -1.540 ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; -2.260 ; -2.260 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -0.478 ; -0.478 ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; -0.478 ; -0.478 ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; 3.047  ; 3.047  ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; 1.816  ; 1.816  ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; 2.893  ; 2.893  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -2.646 ; -2.646 ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; -2.646 ; -2.646 ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; -4.210 ; -4.210 ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; -4.649 ; -4.649 ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; -3.150 ; -3.150 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; -4.215 ; -4.215 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; -3.150 ; -3.150 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; -4.065 ; -4.065 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; -4.298 ; -4.298 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; -4.110 ; -4.110 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; -4.315 ; -4.315 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; -4.101 ; -4.101 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; -4.091 ; -4.091 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; -4.358 ; -4.358 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; -4.489 ; -4.489 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; -4.245 ; -4.245 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; -4.304 ; -4.304 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; -4.246 ; -4.246 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; -4.329 ; -4.329 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; -4.271 ; -4.271 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; -4.102 ; -4.102 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; -3.273 ; -3.273 ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; -5.694 ; -5.694 ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; -4.911 ; -4.911 ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; -5.231 ; -5.231 ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; -4.935 ; -4.935 ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; -4.742 ; -4.742 ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; -4.523 ; -4.523 ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; -4.720 ; -4.720 ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; -4.300 ; -4.300 ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; -3.725 ; -3.725 ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; -4.263 ; -4.263 ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; -3.768 ; -3.768 ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; -5.042 ; -5.042 ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; -3.755 ; -3.755 ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; -4.272 ; -4.272 ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; -3.273 ; -3.273 ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; -4.174 ; -4.174 ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; -3.739 ; -3.739 ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; -5.512 ; -5.512 ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; -4.405 ; -4.405 ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; -5.186 ; -5.186 ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; -5.754 ; -5.754 ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; -6.555 ; -6.555 ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; -5.486 ; -5.486 ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; -5.835 ; -5.835 ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; -4.811 ; -4.811 ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; -4.217 ; -4.217 ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; -5.127 ; -5.127 ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; -3.882 ; -3.882 ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; -4.518 ; -4.518 ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; -3.781 ; -3.781 ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; -3.739 ; -3.739 ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; -4.160 ; -4.160 ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; -4.150 ; -4.150 ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; -6.204 ; -6.204 ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; -6.204 ; -6.204 ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; -5.735 ; -5.735 ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; -5.735 ; -5.735 ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; -5.345 ; -5.345 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -6.269 ; -6.269 ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; -4.646 ; -4.646 ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; -5.313 ; -5.313 ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.087  ; 0.087  ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; -1.333 ; -1.333 ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -4.917 ; -4.917 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -5.250 ; -5.250 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -4.917 ; -4.917 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; -5.377 ; -5.377 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -5.177 ; -5.177 ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; -0.012 ; -0.012 ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -6.270 ; -6.270 ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -6.443 ; -6.443 ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -6.270 ; -6.270 ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; -4.660 ; -4.660 ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -1.706 ; -1.706 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -1.706 ; -1.706 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -7.135 ; -7.135 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -6.699 ; -6.699 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -6.584 ; -6.584 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -7.304 ; -7.304 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -5.522 ; -5.522 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -5.522 ; -5.522 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.228 ; -3.228 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.151 ; -2.151 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -6.537 ; -6.537 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -6.537 ; -6.537 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                      ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 18.321 ; 18.321 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 17.232 ; 17.232 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 16.618 ; 16.618 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 16.760 ; 16.760 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 15.867 ; 15.867 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 18.321 ; 18.321 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 17.589 ; 17.589 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 17.872 ; 17.872 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 17.437 ; 17.437 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 18.350 ; 18.350 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 18.350 ; 18.350 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 18.321 ; 18.321 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 17.232 ; 17.232 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 16.618 ; 16.618 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 16.760 ; 16.760 ; Fall       ; ADDR[2]                                                               ;
;  DATA[3]    ; ADDR[2]                                                               ; 14.321 ; 14.321 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 16.122 ; 16.122 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 18.321 ; 18.321 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 17.589 ; 17.589 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 17.872 ; 17.872 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 17.437 ; 17.437 ; Fall       ; ADDR[2]                                                               ;
;  DATA[9]    ; ADDR[2]                                                               ; 16.999 ; 16.999 ; Fall       ; ADDR[2]                                                               ;
;  DATA[10]   ; ADDR[2]                                                               ; 14.713 ; 14.713 ; Fall       ; ADDR[2]                                                               ;
;  DATA[11]   ; ADDR[2]                                                               ; 14.341 ; 14.341 ; Fall       ; ADDR[2]                                                               ;
;  DATA[12]   ; ADDR[2]                                                               ; 14.693 ; 14.693 ; Fall       ; ADDR[2]                                                               ;
;  DATA[13]   ; ADDR[2]                                                               ; 14.669 ; 14.669 ; Fall       ; ADDR[2]                                                               ;
;  DATA[14]   ; ADDR[2]                                                               ; 15.270 ; 15.270 ; Fall       ; ADDR[2]                                                               ;
;  DATA[15]   ; ADDR[2]                                                               ; 15.277 ; 15.277 ; Fall       ; ADDR[2]                                                               ;
;  DATA[16]   ; ADDR[2]                                                               ; 15.572 ; 15.572 ; Fall       ; ADDR[2]                                                               ;
;  DATA[17]   ; ADDR[2]                                                               ; 14.526 ; 14.526 ; Fall       ; ADDR[2]                                                               ;
;  DATA[18]   ; ADDR[2]                                                               ; 15.398 ; 15.398 ; Fall       ; ADDR[2]                                                               ;
;  DATA[19]   ; ADDR[2]                                                               ; 14.606 ; 14.606 ; Fall       ; ADDR[2]                                                               ;
;  DATA[20]   ; ADDR[2]                                                               ; 15.558 ; 15.558 ; Fall       ; ADDR[2]                                                               ;
;  DATA[21]   ; ADDR[2]                                                               ; 15.294 ; 15.294 ; Fall       ; ADDR[2]                                                               ;
;  DATA[22]   ; ADDR[2]                                                               ; 15.389 ; 15.389 ; Fall       ; ADDR[2]                                                               ;
;  DATA[23]   ; ADDR[2]                                                               ; 15.502 ; 15.502 ; Fall       ; ADDR[2]                                                               ;
;  DATA[24]   ; ADDR[2]                                                               ; 15.211 ; 15.211 ; Fall       ; ADDR[2]                                                               ;
;  DATA[25]   ; ADDR[2]                                                               ; 15.531 ; 15.531 ; Fall       ; ADDR[2]                                                               ;
;  DATA[26]   ; ADDR[2]                                                               ; 16.008 ; 16.008 ; Fall       ; ADDR[2]                                                               ;
;  DATA[27]   ; ADDR[2]                                                               ; 15.546 ; 15.546 ; Fall       ; ADDR[2]                                                               ;
;  DATA[28]   ; ADDR[2]                                                               ; 15.183 ; 15.183 ; Fall       ; ADDR[2]                                                               ;
;  DATA[29]   ; ADDR[2]                                                               ; 16.113 ; 16.113 ; Fall       ; ADDR[2]                                                               ;
;  DATA[30]   ; ADDR[2]                                                               ; 15.840 ; 15.840 ; Fall       ; ADDR[2]                                                               ;
;  DATA[31]   ; ADDR[2]                                                               ; 15.907 ; 15.907 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 10.321 ; 10.321 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 10.607 ; 10.607 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 11.858 ; 11.858 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 12.224 ; 12.224 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 12.281 ; 12.281 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 12.460 ; 12.460 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 19.554 ; 19.554 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 19.554 ; 19.554 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 15.411 ; 15.411 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 15.411 ; 15.411 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.346 ; 12.346 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.963 ; 12.963 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.749 ; 10.749 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.839 ; 11.839 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.059 ; 12.059 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.121 ; 11.121 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.411 ; 12.411 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.584 ; 13.584 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.875 ; 11.875 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 9.941  ; 9.941  ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.518 ; 11.518 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 9.901  ; 9.901  ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.215 ; 10.215 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.716 ; 10.716 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.889 ; 10.889 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.943 ; 11.943 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.295 ; 13.295 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.108 ; 13.108 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.547 ; 12.547 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.614 ; 13.614 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.818 ; 12.818 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.064 ; 13.064 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.056 ; 12.056 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.621 ; 14.621 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.070 ; 12.070 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.751 ; 12.751 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.083 ; 12.083 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.357 ; 13.357 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.521 ; 12.521 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.499 ; 12.499 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.756 ; 12.756 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 13.049 ; 13.049 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 13.049 ; 13.049 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 18.932 ; 18.932 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 18.932 ; 18.932 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 19.023 ; 19.023 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 19.023 ; 19.023 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 16.677 ; 16.677 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 13.491 ; 13.491 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 15.645 ; 15.645 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 13.996 ; 13.996 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 13.999 ; 13.999 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 15.800 ; 15.800 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 16.358 ; 16.358 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 15.626 ; 15.626 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 15.909 ; 15.909 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 15.337 ; 15.337 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 16.677 ; 16.677 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 14.391 ; 14.391 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 14.019 ; 14.019 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 14.371 ; 14.371 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 14.347 ; 14.347 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 14.948 ; 14.948 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 14.955 ; 14.955 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 13.644 ; 13.644 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 12.598 ; 12.598 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 13.547 ; 13.547 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 12.678 ; 12.678 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 13.630 ; 13.630 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 13.366 ; 13.366 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 13.461 ; 13.461 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 13.574 ; 13.574 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 13.283 ; 13.283 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 13.603 ; 13.603 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 14.080 ; 14.080 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 13.618 ; 13.618 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 13.255 ; 13.255 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 14.185 ; 14.185 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 13.912 ; 13.912 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 13.979 ; 13.979 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 13.873 ; 13.873 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 13.873 ; 13.873 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 9.646  ; 9.646  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 11.120 ; 11.120 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 9.646  ; 9.646  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 11.130 ; 11.130 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 11.120 ; 11.120 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 9.654  ; 9.654  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 10.424 ; 10.424 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 9.456  ; 9.456  ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 8.305  ; 8.305  ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 9.832  ; 9.832  ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 9.109  ; 9.109  ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 10.348 ; 10.348 ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 9.450  ; 9.450  ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 10.673 ; 10.673 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 10.121 ; 10.121 ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 9.450  ; 9.450  ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 11.955 ; 11.955 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 12.137 ; 12.137 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 7.273  ; 7.273  ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 7.650  ; 7.650  ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.306 ; 13.306 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.306 ; 13.306 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 6.814  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 6.814  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 5.001  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.844 ; 10.844 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.844 ; 10.844 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.421 ; 10.421 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 6.814  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 6.814  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.001  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 10.429 ; 10.429 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 10.429 ; 10.429 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 8.616  ; 8.616  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                              ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 12.392 ; 12.392 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 13.725 ; 13.725 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 13.762 ; 13.762 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 13.297 ; 13.297 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 12.392 ; 12.392 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 13.603 ; 13.603 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 12.872 ; 12.872 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 13.543 ; 13.543 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 17.437 ; 17.437 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 16.817 ; 16.817 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 16.817 ; 16.817 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 11.879 ; 11.879 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 13.351 ; 13.351 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 13.762 ; 13.762 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 12.787 ; 12.787 ; Fall       ; ADDR[2]                                                               ;
;  DATA[3]    ; ADDR[2]                                                               ; 14.321 ; 14.321 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 11.879 ; 11.879 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 13.603 ; 13.603 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 12.872 ; 12.872 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 13.543 ; 13.543 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 14.628 ; 14.628 ; Fall       ; ADDR[2]                                                               ;
;  DATA[9]    ; ADDR[2]                                                               ; 16.999 ; 16.999 ; Fall       ; ADDR[2]                                                               ;
;  DATA[10]   ; ADDR[2]                                                               ; 14.713 ; 14.713 ; Fall       ; ADDR[2]                                                               ;
;  DATA[11]   ; ADDR[2]                                                               ; 14.341 ; 14.341 ; Fall       ; ADDR[2]                                                               ;
;  DATA[12]   ; ADDR[2]                                                               ; 14.693 ; 14.693 ; Fall       ; ADDR[2]                                                               ;
;  DATA[13]   ; ADDR[2]                                                               ; 14.669 ; 14.669 ; Fall       ; ADDR[2]                                                               ;
;  DATA[14]   ; ADDR[2]                                                               ; 15.270 ; 15.270 ; Fall       ; ADDR[2]                                                               ;
;  DATA[15]   ; ADDR[2]                                                               ; 15.277 ; 15.277 ; Fall       ; ADDR[2]                                                               ;
;  DATA[16]   ; ADDR[2]                                                               ; 15.572 ; 15.572 ; Fall       ; ADDR[2]                                                               ;
;  DATA[17]   ; ADDR[2]                                                               ; 14.526 ; 14.526 ; Fall       ; ADDR[2]                                                               ;
;  DATA[18]   ; ADDR[2]                                                               ; 15.398 ; 15.398 ; Fall       ; ADDR[2]                                                               ;
;  DATA[19]   ; ADDR[2]                                                               ; 14.606 ; 14.606 ; Fall       ; ADDR[2]                                                               ;
;  DATA[20]   ; ADDR[2]                                                               ; 15.558 ; 15.558 ; Fall       ; ADDR[2]                                                               ;
;  DATA[21]   ; ADDR[2]                                                               ; 15.294 ; 15.294 ; Fall       ; ADDR[2]                                                               ;
;  DATA[22]   ; ADDR[2]                                                               ; 15.389 ; 15.389 ; Fall       ; ADDR[2]                                                               ;
;  DATA[23]   ; ADDR[2]                                                               ; 15.502 ; 15.502 ; Fall       ; ADDR[2]                                                               ;
;  DATA[24]   ; ADDR[2]                                                               ; 15.211 ; 15.211 ; Fall       ; ADDR[2]                                                               ;
;  DATA[25]   ; ADDR[2]                                                               ; 15.531 ; 15.531 ; Fall       ; ADDR[2]                                                               ;
;  DATA[26]   ; ADDR[2]                                                               ; 16.008 ; 16.008 ; Fall       ; ADDR[2]                                                               ;
;  DATA[27]   ; ADDR[2]                                                               ; 15.546 ; 15.546 ; Fall       ; ADDR[2]                                                               ;
;  DATA[28]   ; ADDR[2]                                                               ; 15.183 ; 15.183 ; Fall       ; ADDR[2]                                                               ;
;  DATA[29]   ; ADDR[2]                                                               ; 16.113 ; 16.113 ; Fall       ; ADDR[2]                                                               ;
;  DATA[30]   ; ADDR[2]                                                               ; 15.840 ; 15.840 ; Fall       ; ADDR[2]                                                               ;
;  DATA[31]   ; ADDR[2]                                                               ; 15.907 ; 15.907 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 10.321 ; 10.321 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 10.607 ; 10.607 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 11.858 ; 11.858 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 12.224 ; 12.224 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 12.281 ; 12.281 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 12.460 ; 12.460 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 13.979 ; 13.979 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 13.979 ; 13.979 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 9.901  ; 9.901  ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 15.411 ; 15.411 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.204 ; 12.204 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.963 ; 12.963 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.749 ; 10.749 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.795 ; 10.795 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.059 ; 12.059 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.121 ; 11.121 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.411 ; 12.411 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.584 ; 13.584 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.875 ; 11.875 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 9.941  ; 9.941  ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.518 ; 11.518 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 9.901  ; 9.901  ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.215 ; 10.215 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.716 ; 10.716 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.889 ; 10.889 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.276 ; 11.276 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.024 ; 11.024 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.471 ; 11.471 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.037 ; 12.037 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.416 ; 12.416 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.579 ; 11.579 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.877 ; 11.877 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.933 ; 11.933 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.629 ; 13.629 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.032 ; 12.032 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.585 ; 12.585 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.979 ; 11.979 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.094 ; 13.094 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.381 ; 12.381 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.445 ; 11.445 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.709 ; 11.709 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 13.049 ; 13.049 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 13.049 ; 13.049 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 15.709 ; 15.709 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 15.709 ; 15.709 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 14.475 ; 14.475 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 14.475 ; 14.475 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 9.443  ; 9.443  ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 12.341 ; 12.341 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 11.465 ; 11.465 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 10.852 ; 10.852 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 9.443  ; 9.443  ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 11.551 ; 11.551 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 12.868 ; 12.868 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 12.138 ; 12.138 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 12.810 ; 12.810 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 10.220 ; 10.220 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 11.696 ; 11.696 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 10.211 ; 10.211 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 9.466  ; 9.466  ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 10.188 ; 10.188 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 10.165 ; 10.165 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 9.978  ; 9.978  ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 10.112 ; 10.112 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 10.877 ; 10.877 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 10.192 ; 10.192 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 10.609 ; 10.609 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 10.266 ; 10.266 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 10.599 ; 10.599 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 10.632 ; 10.632 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 10.430 ; 10.430 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 10.662 ; 10.662 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 10.250 ; 10.250 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 10.678 ; 10.678 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 11.157 ; 11.157 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 10.692 ; 10.692 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 10.030 ; 10.030 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 11.276 ; 11.276 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 10.999 ; 10.999 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 11.663 ; 11.663 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 9.269  ; 9.269  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 11.173 ; 11.173 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 9.269  ; 9.269  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 10.743 ; 10.743 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 9.269  ; 9.269  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 10.753 ; 10.753 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 10.743 ; 10.743 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 9.277  ; 9.277  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 10.047 ; 10.047 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 9.456  ; 9.456  ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 8.305  ; 8.305  ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 9.832  ; 9.832  ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 9.109  ; 9.109  ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 10.348 ; 10.348 ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 9.450  ; 9.450  ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 10.673 ; 10.673 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 10.121 ; 10.121 ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 9.450  ; 9.450  ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 11.955 ; 11.955 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 12.137 ; 12.137 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 7.273  ; 7.273  ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 7.650  ; 7.650  ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 10.721 ; 10.721 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 10.721 ; 10.721 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 5.001  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 6.814  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 5.001  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 8.866  ; 8.866  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 8.866  ; 8.866  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 8.895  ; 8.895  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.001  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 6.814  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.001  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 8.616  ; 8.616  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 10.429 ; 10.429 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 8.616  ; 8.616  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[3]    ; DATA[0]     ; 18.850 ; 18.357 ; 18.357 ; 18.850 ;
; ADDR[3]    ; DATA[1]     ; 18.232 ; 17.743 ; 17.743 ; 18.232 ;
; ADDR[3]    ; DATA[2]     ; 17.885 ; 17.885 ; 17.885 ; 17.885 ;
; ADDR[3]    ; DATA[4]     ; 16.992 ; 16.992 ; 16.992 ; 16.992 ;
; ADDR[3]    ; DATA[5]     ; 19.939 ; 19.446 ; 19.446 ; 19.939 ;
; ADDR[3]    ; DATA[6]     ; 19.207 ; 18.714 ; 18.714 ; 19.207 ;
; ADDR[3]    ; DATA[7]     ; 19.490 ; 18.997 ; 18.997 ; 19.490 ;
; ADDR[3]    ; DATA[8]     ; 18.562 ;        ;        ; 18.562 ;
; ADDR[4]    ; DATA[0]     ; 19.217 ;        ;        ; 19.217 ;
; ADDR[4]    ; DATA[1]     ; 18.599 ; 17.014 ; 17.014 ; 18.599 ;
; ADDR[4]    ; DATA[2]     ; 17.156 ; 18.134 ; 18.134 ; 17.156 ;
; ADDR[4]    ; DATA[4]     ; 17.229 ; 16.263 ; 16.263 ; 17.229 ;
; ADDR[4]    ; DATA[5]     ; 20.306 ;        ;        ; 20.306 ;
; ADDR[4]    ; DATA[6]     ; 19.574 ;        ;        ; 19.574 ;
; ADDR[4]    ; DATA[7]     ; 19.857 ;        ;        ; 19.857 ;
; ADDR[4]    ; DATA[8]     ;        ; 17.833 ; 17.833 ;        ;
; ADDR[5]    ; DATA[0]     ; 18.811 ; 18.084 ; 18.084 ; 18.811 ;
; ADDR[5]    ; DATA[1]     ; 18.197 ; 18.197 ; 18.197 ; 18.197 ;
; ADDR[5]    ; DATA[2]     ; 18.339 ; 18.339 ; 18.339 ; 18.339 ;
; ADDR[5]    ; DATA[4]     ; 17.446 ; 17.446 ; 17.446 ; 17.446 ;
; ADDR[5]    ; DATA[5]     ; 19.900 ; 19.173 ; 19.173 ; 19.900 ;
; ADDR[5]    ; DATA[6]     ; 19.168 ; 18.441 ; 18.441 ; 19.168 ;
; ADDR[5]    ; DATA[7]     ; 19.451 ; 18.724 ; 18.724 ; 19.451 ;
; ADDR[5]    ; DATA[8]     ;        ; 19.016 ; 19.016 ;        ;
; ADDR[6]    ; DATA[0]     ; 19.346 ; 19.019 ; 19.019 ; 19.346 ;
; ADDR[6]    ; DATA[1]     ; 18.732 ; 18.732 ; 18.732 ; 18.732 ;
; ADDR[6]    ; DATA[2]     ; 18.874 ; 18.874 ; 18.874 ; 18.874 ;
; ADDR[6]    ; DATA[4]     ; 17.981 ; 17.981 ; 17.981 ; 17.981 ;
; ADDR[6]    ; DATA[5]     ; 20.435 ; 20.108 ; 20.108 ; 20.435 ;
; ADDR[6]    ; DATA[6]     ; 19.703 ; 19.376 ; 19.376 ; 19.703 ;
; ADDR[6]    ; DATA[7]     ; 19.986 ; 19.659 ; 19.659 ; 19.986 ;
; ADDR[6]    ; DATA[8]     ;        ; 19.551 ; 19.551 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 16.571 ;        ;        ; 16.571 ;
; INTA       ; _INT        ;        ; 8.244  ; 8.244  ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 17.268 ;        ;        ; 17.268 ;
; R_W        ; DATA[0]     ; 13.737 ; 18.469 ; 18.469 ; 13.737 ;
; R_W        ; DATA[1]     ; 17.855 ; 17.855 ; 17.855 ; 17.855 ;
; R_W        ; DATA[2]     ; 17.997 ; 17.997 ; 17.997 ; 17.997 ;
; R_W        ; DATA[4]     ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W        ; DATA[5]     ; 14.826 ; 19.558 ; 19.558 ; 14.826 ;
; R_W        ; DATA[6]     ; 14.094 ; 18.826 ; 18.826 ; 14.094 ;
; R_W        ; DATA[7]     ; 14.377 ; 19.109 ; 19.109 ; 14.377 ;
; R_W        ; DATA[8]     ; 18.674 ;        ;        ; 18.674 ;
; R_W        ; _LED_RD     ;        ; 14.477 ; 14.477 ;        ;
; R_W        ; _LED_WR     ; 14.662 ;        ;        ; 14.662 ;
; _AS        ; DATA[0]     ; 15.268 ; 14.943 ; 14.943 ; 15.268 ;
; _AS        ; DATA[1]     ; 14.654 ; 14.654 ; 14.654 ; 14.654 ;
; _AS        ; DATA[2]     ; 14.796 ; 14.796 ; 14.796 ; 14.796 ;
; _AS        ; DATA[4]     ; 13.903 ; 13.903 ; 13.903 ; 13.903 ;
; _AS        ; DATA[5]     ; 16.357 ; 16.032 ; 16.032 ; 16.357 ;
; _AS        ; DATA[6]     ; 15.625 ; 15.300 ; 15.300 ; 15.625 ;
; _AS        ; DATA[7]     ; 15.908 ; 15.583 ; 15.583 ; 15.908 ;
; _AS        ; DATA[8]     ;        ; 15.473 ; 15.473 ;        ;
; _AS        ; _LED_RD     ; 17.365 ;        ;        ; 17.365 ;
; _AS        ; _LED_WR     ; 17.563 ;        ;        ; 17.563 ;
; _CS        ; DATA[0]     ; 14.191 ; 13.866 ; 13.866 ; 14.191 ;
; _CS        ; DATA[1]     ; 13.577 ; 13.577 ; 13.577 ; 13.577 ;
; _CS        ; DATA[2]     ; 13.719 ; 13.719 ; 13.719 ; 13.719 ;
; _CS        ; DATA[4]     ; 12.826 ; 12.826 ; 12.826 ; 12.826 ;
; _CS        ; DATA[5]     ; 15.280 ; 14.955 ; 14.955 ; 15.280 ;
; _CS        ; DATA[6]     ; 14.548 ; 14.223 ; 14.223 ; 14.548 ;
; _CS        ; DATA[7]     ; 14.831 ; 14.506 ; 14.506 ; 14.831 ;
; _CS        ; DATA[8]     ;        ; 14.396 ; 14.396 ;        ;
; _CS        ; _LED_RD     ; 12.419 ;        ;        ; 12.419 ;
; _CS        ; _LED_WR     ; 12.617 ;        ;        ; 12.617 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[3]    ; DATA[0]     ; 18.850 ; 18.357 ; 18.357 ; 18.850 ;
; ADDR[3]    ; DATA[1]     ; 17.743 ; 17.743 ; 17.743 ; 17.743 ;
; ADDR[3]    ; DATA[2]     ; 17.885 ; 17.767 ; 17.767 ; 17.885 ;
; ADDR[3]    ; DATA[4]     ; 16.862 ; 16.992 ; 16.992 ; 16.862 ;
; ADDR[3]    ; DATA[5]     ; 18.073 ; 18.010 ; 18.010 ; 18.073 ;
; ADDR[3]    ; DATA[6]     ; 17.342 ; 17.279 ; 17.279 ; 17.342 ;
; ADDR[3]    ; DATA[7]     ; 18.013 ; 17.950 ; 17.950 ; 18.013 ;
; ADDR[3]    ; DATA[8]     ; 18.562 ;        ;        ; 18.562 ;
; ADDR[4]    ; DATA[0]     ; 17.628 ;        ;        ; 17.628 ;
; ADDR[4]    ; DATA[1]     ; 17.014 ; 17.014 ; 17.014 ; 17.014 ;
; ADDR[4]    ; DATA[2]     ; 17.156 ; 17.156 ; 17.156 ; 17.156 ;
; ADDR[4]    ; DATA[4]     ; 16.263 ; 16.263 ; 16.263 ; 16.263 ;
; ADDR[4]    ; DATA[5]     ; 17.281 ;        ;        ; 17.281 ;
; ADDR[4]    ; DATA[6]     ; 16.550 ;        ;        ; 16.550 ;
; ADDR[4]    ; DATA[7]     ; 17.221 ;        ;        ; 17.221 ;
; ADDR[4]    ; DATA[8]     ;        ; 17.833 ; 17.833 ;        ;
; ADDR[5]    ; DATA[0]     ; 18.811 ; 18.084 ; 18.084 ; 18.811 ;
; ADDR[5]    ; DATA[1]     ; 18.197 ; 17.466 ; 17.466 ; 18.197 ;
; ADDR[5]    ; DATA[2]     ; 17.001 ; 18.339 ; 18.339 ; 17.001 ;
; ADDR[5]    ; DATA[4]     ; 17.446 ; 16.096 ; 16.096 ; 17.446 ;
; ADDR[5]    ; DATA[5]     ; 18.464 ; 17.307 ; 17.307 ; 18.464 ;
; ADDR[5]    ; DATA[6]     ; 17.733 ; 16.576 ; 16.576 ; 17.733 ;
; ADDR[5]    ; DATA[7]     ; 18.404 ; 17.247 ; 17.247 ; 18.404 ;
; ADDR[5]    ; DATA[8]     ;        ; 19.016 ; 19.016 ;        ;
; ADDR[6]    ; DATA[0]     ; 19.346 ; 19.019 ; 19.019 ; 19.346 ;
; ADDR[6]    ; DATA[1]     ; 18.732 ; 18.401 ; 18.401 ; 18.732 ;
; ADDR[6]    ; DATA[2]     ; 17.936 ; 18.874 ; 18.874 ; 17.936 ;
; ADDR[6]    ; DATA[4]     ; 17.981 ; 17.031 ; 17.031 ; 17.981 ;
; ADDR[6]    ; DATA[5]     ; 18.999 ; 18.242 ; 18.242 ; 18.999 ;
; ADDR[6]    ; DATA[6]     ; 18.268 ; 17.511 ; 17.511 ; 18.268 ;
; ADDR[6]    ; DATA[7]     ; 18.939 ; 18.182 ; 18.182 ; 18.939 ;
; ADDR[6]    ; DATA[8]     ;        ; 19.551 ; 19.551 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 16.571 ;        ;        ; 16.571 ;
; INTA       ; _INT        ;        ; 8.244  ; 8.244  ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 17.268 ;        ;        ; 17.268 ;
; R_W        ; DATA[0]     ; 13.737 ; 18.469 ; 18.469 ; 13.737 ;
; R_W        ; DATA[1]     ; 13.119 ; 17.855 ; 17.855 ; 13.119 ;
; R_W        ; DATA[2]     ; 17.997 ; 12.654 ; 12.654 ; 17.997 ;
; R_W        ; DATA[4]     ; 11.749 ; 17.104 ; 17.104 ; 11.749 ;
; R_W        ; DATA[5]     ; 12.960 ; 18.122 ; 18.122 ; 12.960 ;
; R_W        ; DATA[6]     ; 12.229 ; 17.391 ; 17.391 ; 12.229 ;
; R_W        ; DATA[7]     ; 12.900 ; 18.062 ; 18.062 ; 12.900 ;
; R_W        ; DATA[8]     ; 18.674 ;        ;        ; 18.674 ;
; R_W        ; _LED_RD     ;        ; 14.477 ; 14.477 ;        ;
; R_W        ; _LED_WR     ; 14.662 ;        ;        ; 14.662 ;
; _AS        ; DATA[0]     ; 15.268 ; 14.943 ; 14.943 ; 15.268 ;
; _AS        ; DATA[1]     ; 14.654 ; 14.325 ; 14.325 ; 14.654 ;
; _AS        ; DATA[2]     ; 13.860 ; 14.796 ; 14.796 ; 13.860 ;
; _AS        ; DATA[4]     ; 13.903 ; 12.955 ; 12.955 ; 13.903 ;
; _AS        ; DATA[5]     ; 14.921 ; 14.166 ; 14.166 ; 14.921 ;
; _AS        ; DATA[6]     ; 14.190 ; 13.435 ; 13.435 ; 14.190 ;
; _AS        ; DATA[7]     ; 14.861 ; 14.106 ; 14.106 ; 14.861 ;
; _AS        ; DATA[8]     ;        ; 15.473 ; 15.473 ;        ;
; _AS        ; _LED_RD     ; 17.365 ;        ;        ; 17.365 ;
; _AS        ; _LED_WR     ; 17.563 ;        ;        ; 17.563 ;
; _CS        ; DATA[0]     ; 14.191 ; 13.866 ; 13.866 ; 14.191 ;
; _CS        ; DATA[1]     ; 13.577 ; 13.248 ; 13.248 ; 13.577 ;
; _CS        ; DATA[2]     ; 12.783 ; 13.719 ; 13.719 ; 12.783 ;
; _CS        ; DATA[4]     ; 12.826 ; 11.878 ; 11.878 ; 12.826 ;
; _CS        ; DATA[5]     ; 13.844 ; 13.089 ; 13.089 ; 13.844 ;
; _CS        ; DATA[6]     ; 13.113 ; 12.358 ; 12.358 ; 13.113 ;
; _CS        ; DATA[7]     ; 13.784 ; 13.029 ; 13.029 ; 13.784 ;
; _CS        ; DATA[8]     ;        ; 14.396 ; 14.396 ;        ;
; _CS        ; _LED_RD     ; 12.419 ;        ;        ; 12.419 ;
; _CS        ; _LED_WR     ; 12.617 ;        ;        ; 12.617 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 12.320 ;      ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 13.707 ;      ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 12.320 ;      ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 13.707 ;      ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 12.690 ;      ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 13.707 ;      ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 12.700 ;      ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 13.698 ;      ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 12.710 ;      ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 13.688 ;      ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 12.796 ;      ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 13.337 ;      ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 12.786 ;      ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 13.325 ;      ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 13.305 ;      ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 12.927 ;      ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 12.927 ;      ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 15.091 ;      ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 14.336 ;      ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 15.104 ;      ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 14.372 ;      ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 15.104 ;      ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 14.780 ;      ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 15.104 ;      ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 14.780 ;      ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 15.085 ;      ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 15.820 ;      ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 15.470 ;      ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 15.820 ;      ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 15.480 ;      ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 15.820 ;      ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 14.704 ;      ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 15.820 ;      ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 10.396 ;      ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 11.783 ;      ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 10.396 ;      ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 11.783 ;      ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 10.766 ;      ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 11.783 ;      ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 10.776 ;      ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 11.774 ;      ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 10.786 ;      ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 11.764 ;      ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 10.872 ;      ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 11.413 ;      ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 10.862 ;      ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 11.401 ;      ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 11.381 ;      ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 11.003 ;      ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 11.003 ;      ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 13.163 ;      ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 12.408 ;      ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 13.176 ;      ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 12.444 ;      ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 13.176 ;      ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 12.852 ;      ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 13.176 ;      ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 12.852 ;      ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 13.157 ;      ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 13.892 ;      ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 13.542 ;      ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 13.892 ;      ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 13.552 ;      ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 13.892 ;      ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 12.776 ;      ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 13.892 ;      ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 9.879  ;      ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 9.879  ;      ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 8.568  ;      ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 9.192  ;      ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 9.210  ;      ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 8.568  ;      ; Rise       ; SCLK            ;
+-------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 12.320 ;      ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 13.707 ;      ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 12.320 ;      ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 13.707 ;      ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 12.690 ;      ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 13.707 ;      ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 12.700 ;      ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 13.698 ;      ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 12.710 ;      ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 13.688 ;      ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 12.796 ;      ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 13.337 ;      ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 12.786 ;      ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 13.325 ;      ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 13.305 ;      ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 12.927 ;      ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 12.927 ;      ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 15.091 ;      ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 14.336 ;      ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 15.104 ;      ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 14.372 ;      ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 15.104 ;      ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 14.780 ;      ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 15.104 ;      ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 14.780 ;      ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 15.085 ;      ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 15.820 ;      ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 15.470 ;      ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 15.820 ;      ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 15.480 ;      ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 15.820 ;      ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 14.704 ;      ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 15.820 ;      ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 9.100  ;      ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 10.487 ;      ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 9.100  ;      ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 10.487 ;      ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 9.470  ;      ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 10.487 ;      ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 9.480  ;      ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 10.478 ;      ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 9.490  ;      ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 10.468 ;      ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 9.576  ;      ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 10.117 ;      ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 9.566  ;      ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 10.105 ;      ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 10.085 ;      ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 9.707  ;      ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 9.707  ;      ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 10.611 ;      ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 9.856  ;      ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 10.624 ;      ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 9.892  ;      ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 10.624 ;      ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 10.300 ;      ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 10.624 ;      ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 10.300 ;      ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 10.605 ;      ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 11.340 ;      ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 10.990 ;      ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 11.340 ;      ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 11.000 ;      ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 11.340 ;      ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 10.224 ;      ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 11.340 ;      ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 9.879  ;      ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 9.879  ;      ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 8.568  ;      ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 9.192  ;      ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 9.210  ;      ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 8.568  ;      ; Rise       ; SCLK            ;
+-------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 12.320    ;           ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 13.707    ;           ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 12.320    ;           ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 13.707    ;           ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 12.690    ;           ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 13.707    ;           ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 12.700    ;           ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 13.698    ;           ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 12.710    ;           ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 13.688    ;           ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 12.796    ;           ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 13.337    ;           ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 12.786    ;           ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 13.325    ;           ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 13.305    ;           ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 12.927    ;           ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 12.927    ;           ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 15.091    ;           ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 14.336    ;           ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 15.104    ;           ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 14.372    ;           ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 15.104    ;           ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 14.780    ;           ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 15.104    ;           ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 14.780    ;           ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 15.085    ;           ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 15.820    ;           ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 15.470    ;           ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 15.820    ;           ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 15.480    ;           ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 15.820    ;           ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 14.704    ;           ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 15.820    ;           ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 10.396    ;           ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 11.783    ;           ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 10.396    ;           ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 11.783    ;           ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 10.766    ;           ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 11.783    ;           ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 10.776    ;           ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 11.774    ;           ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 10.786    ;           ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 11.764    ;           ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 10.872    ;           ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 11.413    ;           ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 10.862    ;           ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 11.401    ;           ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 11.381    ;           ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 11.003    ;           ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 11.003    ;           ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 13.163    ;           ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 12.408    ;           ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 13.176    ;           ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 12.444    ;           ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 13.176    ;           ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 12.852    ;           ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 13.176    ;           ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 12.852    ;           ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 13.157    ;           ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 13.892    ;           ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 13.542    ;           ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 13.892    ;           ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 13.552    ;           ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 13.892    ;           ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 12.776    ;           ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 13.892    ;           ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 9.879     ;           ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 9.879     ;           ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 8.568     ;           ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 9.192     ;           ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 9.210     ;           ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 8.568     ;           ; Rise       ; SCLK            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 12.320    ;           ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 13.707    ;           ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 12.320    ;           ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 13.707    ;           ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 12.690    ;           ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 13.707    ;           ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 12.700    ;           ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 13.698    ;           ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 12.710    ;           ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 13.688    ;           ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 12.796    ;           ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 13.337    ;           ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 12.786    ;           ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 13.325    ;           ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 13.305    ;           ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 12.927    ;           ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 12.927    ;           ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 15.091    ;           ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 14.336    ;           ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 15.104    ;           ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 14.372    ;           ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 15.104    ;           ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 14.780    ;           ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 15.104    ;           ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 14.780    ;           ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 15.085    ;           ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 15.820    ;           ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 15.470    ;           ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 15.820    ;           ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 15.480    ;           ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 15.820    ;           ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 14.704    ;           ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 15.820    ;           ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 9.100     ;           ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 10.487    ;           ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 9.100     ;           ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 10.487    ;           ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 9.470     ;           ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 10.487    ;           ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 9.480     ;           ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 10.478    ;           ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 9.490     ;           ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 10.468    ;           ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 9.576     ;           ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 10.117    ;           ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 9.566     ;           ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 10.105    ;           ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 10.085    ;           ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 9.707     ;           ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 9.707     ;           ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 10.611    ;           ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 9.856     ;           ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 10.624    ;           ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 9.892     ;           ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 10.624    ;           ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 10.300    ;           ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 10.624    ;           ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 10.300    ;           ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 10.605    ;           ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 11.340    ;           ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 10.990    ;           ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 11.340    ;           ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 11.000    ;           ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 11.340    ;           ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 10.224    ;           ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 11.340    ;           ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 9.879     ;           ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 9.879     ;           ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 8.568     ;           ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 9.192     ;           ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 9.210     ;           ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 8.568     ;           ; Rise       ; SCLK            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; SCLK                      ; -2.499 ; -56.449       ;
; SCSI_SM:u_SCSI_SM|INCBO_o ; -1.130 ; -1.130        ;
; LLW                       ; -1.051 ; -69.176       ;
; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.864 ; -0.864        ;
; LHW                       ; -0.383 ; -2.257        ;
; CPU_SM:u_CPU_SM|PAS       ; -0.306 ; -6.309        ;
; CPU_SM:u_CPU_SM|DECFIFO   ; 0.084  ; 0.000         ;
; ADDR[2]                   ; 0.466  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNI     ; 0.494  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNO     ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ADDR[2]                   ; -1.580 ; -1.580        ;
; CPU_SM:u_CPU_SM|DECFIFO   ; -1.385 ; -5.530        ;
; SCLK                      ; -1.355 ; -20.862       ;
; LHW                       ; -0.012 ; -0.012        ;
; CPU_SM:u_CPU_SM|PAS       ; 0.097  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNI     ; 0.215  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNO     ; 0.215  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.215  ; 0.000         ;
; LLW                       ; 0.263  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|nLS2CPU ; 1.656  ; 0.000         ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Recovery Summary                                                                    ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; -0.728 ; -0.728        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.441 ; -0.441        ;
; SCLK                                                                  ; -0.432 ; -3.608        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 0.348  ; 0.000         ;
; ADDR[2]                                                               ; 0.410  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Removal Summary                                                                     ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; ADDR[2]                                                               ; -0.125 ; -0.280        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 0.032  ; 0.000         ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.821  ; 0.000         ;
; SCLK                                                                  ; 0.920  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; 1.608  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; SCLK                                                                  ; -1.380 ; -60.380       ;
; ADDR[2]                                                               ; -1.222 ; -12.222       ;
; LHW                                                                   ; -0.500 ; -128.000      ;
; LLW                                                                   ; -0.500 ; -128.000      ;
; CPU_SM:u_CPU_SM|PAS                                                   ; -0.500 ; -32.000       ;
; CPU_SM:u_CPU_SM|PDS                                                   ; -0.500 ; -16.000       ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; -0.500 ; -5.000        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; -0.500 ; -3.000        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; -0.500 ; -3.000        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; -0.500 ; -2.000        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; -0.500 ; -1.000        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; -0.500 ; -1.000        ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; -0.500 ; -1.000        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; -0.500 ; -1.000        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.500 ; -1.000        ;
+-----------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SCLK'                                                                                                                                                               ;
+--------+-----------------------------------------------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                    ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+
; -2.499 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.374     ; 2.157      ;
; -2.243 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.370     ; 1.905      ;
; -2.237 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[0]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.370     ; 1.899      ;
; -2.207 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.910     ; 2.329      ;
; -2.152 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|F2CPUL     ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.368     ; 1.816      ;
; -2.086 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.370     ; 1.748      ;
; -2.046 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[2]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.350     ; 1.728      ;
; -1.991 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STOPFLUSH  ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.369     ; 1.654      ;
; -1.983 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; -0.024     ; 2.991      ;
; -1.969 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[0]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.906     ; 2.095      ;
; -1.953 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; -0.004     ; 2.981      ;
; -1.937 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; -0.004     ; 2.965      ;
; -1.931 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; -0.004     ; 2.959      ;
; -1.925 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.906     ; 2.051      ;
; -1.895 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[1]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.370     ; 1.557      ;
; -1.892 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|F2CPUH     ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.357     ; 1.567      ;
; -1.880 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|PAS        ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.357     ; 1.555      ;
; -1.867 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.906     ; 1.993      ;
; -1.856 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|SIZE1      ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.357     ; 1.531      ;
; -1.834 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.365     ; 1.501      ;
; -1.820 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; -0.004     ; 2.848      ;
; -1.789 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; SCSI_SM:u_SCSI_SM|INCNO_o  ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.354     ; 1.467      ;
; -1.727 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK                    ; SCLK        ; 1.000        ; -0.020     ; 2.739      ;
; -1.721 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]                 ; SCLK        ; 0.500        ; -0.388     ; 1.865      ;
; -1.720 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[2]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.886     ; 1.866      ;
; -1.697 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 2.729      ;
; -1.681 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 2.713      ;
; -1.678 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|BGACK      ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -0.434     ; 2.276      ;
; -1.678 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STOPFLUSH  ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.905     ; 1.805      ;
; -1.675 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 2.707      ;
; -1.660 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUL     ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.904     ; 1.788      ;
; -1.651 ; DSACK_LATCHED_[0]                                               ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 0.500        ; -0.017     ; 2.166      ;
; -1.627 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[1]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.906     ; 1.753      ;
; -1.623 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.353     ; 1.302      ;
; -1.621 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUH     ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.893     ; 1.760      ;
; -1.612 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|PAS        ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.893     ; 1.751      ;
; -1.608 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; SCSI_SM:u_SCSI_SM|INCNI_o  ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.354     ; 1.286      ;
; -1.607 ; DSACK_LATCHED_[1]                                               ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 0.500        ; -0.017     ; 2.122      ;
; -1.596 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.576     ; 2.052      ;
; -1.588 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|SIZE1      ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.893     ; 1.727      ;
; -1.569 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.901     ; 1.700      ;
; -1.564 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|BGACK      ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -0.434     ; 2.162      ;
; -1.564 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 2.596      ;
; -1.517 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 2.549      ;
; -1.516 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK                    ; SCLK        ; 1.000        ; -0.007     ; 2.541      ;
; -1.489 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK                    ; SCLK        ; 1.000        ; -0.020     ; 2.501      ;
; -1.479 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 2.511      ;
; -1.478 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK                    ; SCLK        ; 1.000        ; 0.013      ; 2.523      ;
; -1.477 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 2.509      ;
; -1.469 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|DECFIFO    ; SCLK                    ; SCLK        ; 1.000        ; 0.018      ; 2.519      ;
; -1.467 ; CPU_SM:u_CPU_SM|DMAENA                                          ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; -0.009     ; 2.490      ;
; -1.464 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK                    ; SCLK        ; 1.000        ; 0.020      ; 2.516      ;
; -1.462 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK                    ; SCLK        ; 1.000        ; 0.013      ; 2.507      ;
; -1.455 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 2.487      ;
; -1.454 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK                    ; SCLK        ; 1.000        ; 0.013      ; 2.499      ;
; -1.451 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 2.483      ;
; -1.447 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|DECFIFO    ; SCLK                    ; SCLK        ; 1.000        ; 0.018      ; 2.497      ;
; -1.447 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 2.479      ;
; -1.443 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; ADDR[2]                 ; SCLK        ; 1.000        ; -1.353     ; 1.122      ;
; -1.436 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK                    ; SCLK        ; 1.000        ; -0.020     ; 2.448      ;
; -1.435 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 2.467      ;
; -1.427 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 2.459      ;
; -1.425 ; CPU_SM:u_CPU_SM|BGRANT_                                         ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; -0.021     ; 2.436      ;
; -1.412 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[0]   ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -0.430     ; 2.014      ;
; -1.410 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK                    ; SCLK        ; 1.000        ; 0.000      ; 2.442      ;
; -1.402 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|F2CPUL     ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -0.428     ; 2.006      ;
; -1.398 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -0.430     ; 2.000      ;
; -1.393 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK                    ; SCLK        ; 1.000        ; 0.020      ; 2.445      ;
; -1.388 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|DACK_o   ; ADDR[2]                 ; SCLK        ; 0.500        ; -0.285     ; 1.635      ;
; -1.387 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|DECFIFO    ; SCLK                    ; SCLK        ; 1.000        ; 0.018      ; 2.437      ;
; -1.384 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK                    ; SCLK        ; 1.000        ; 0.013      ; 2.429      ;
; -1.383 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|DIEL       ; SCLK                    ; SCLK        ; 1.000        ; 0.001      ; 2.416      ;
; -1.381 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK                    ; SCLK        ; 1.000        ; 0.013      ; 2.426      ;
; -1.380 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]                 ; SCLK        ; 0.500        ; -0.384     ; 1.528      ;
; -1.378 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|STATE[3] ; ADDR[2]                 ; SCLK        ; 0.500        ; -0.285     ; 1.625      ;
; -1.363 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]                 ; SCLK        ; 0.500        ; -0.384     ; 1.511      ;
; -1.361 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|DIEL       ; SCLK                    ; SCLK        ; 1.000        ; 0.001      ; 2.394      ;
; -1.360 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK                    ; SCLK        ; 1.000        ; 0.013      ; 2.405      ;
; -1.358 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|BGACK      ; SCLK                    ; SCLK        ; 1.000        ; -0.021     ; 2.369      ;
; -1.357 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK                    ; SCLK        ; 1.000        ; 0.013      ; 2.402      ;
; -1.340 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]                 ; SCLK        ; 1.000        ; -0.572     ; 1.800      ;
; -1.332 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|INCFIFO    ; SCLK                    ; SCLK        ; 1.000        ; 0.010      ; 2.374      ;
; -1.330 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK                    ; SCLK        ; 1.000        ; 0.020      ; 2.382      ;
; -1.330 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK                    ; SCLK        ; 1.000        ; -0.007     ; 2.355      ;
; -1.327 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK                    ; SCLK        ; 1.000        ; 0.013      ; 2.372      ;
; -1.327 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK                    ; SCLK        ; 1.000        ; -0.007     ; 2.352      ;
; -1.326 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|F2CPUL     ; SCLK                    ; SCLK        ; 1.000        ; 0.002      ; 2.360      ;
; -1.325 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|STATE[4] ; ADDR[2]                 ; SCLK        ; 0.500        ; -0.285     ; 1.572      ;
; -1.324 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK                    ; SCLK        ; 1.000        ; 0.013      ; 2.369      ;
; -1.312 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK                    ; SCLK        ; 1.000        ; 0.020      ; 2.364      ;
; -1.310 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[4]   ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -0.430     ; 1.912      ;
; -1.310 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|INCFIFO    ; SCLK                    ; SCLK        ; 1.000        ; 0.010      ; 2.352      ;
; -1.309 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; SCLK                    ; SCLK        ; 1.000        ; 0.008      ; 2.349      ;
; -1.308 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[3]   ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -0.430     ; 1.910      ;
; -1.308 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK                    ; SCLK        ; 1.000        ; 0.013      ; 2.353      ;
; -1.302 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|F2CPUL     ; SCLK                    ; SCLK        ; 1.000        ; 0.002      ; 2.336      ;
; -1.301 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|DIEL       ; SCLK                    ; SCLK        ; 1.000        ; 0.001      ; 2.334      ;
; -1.297 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|BRIDGEOUT  ; SCLK                    ; SCLK        ; 1.000        ; 0.008      ; 2.337      ;
; -1.296 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[2]   ; CPU_SM:u_CPU_SM|DECFIFO ; SCLK        ; 1.000        ; -0.410     ; 1.918      ;
; -1.294 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK                    ; SCLK        ; 1.000        ; 0.013      ; 2.339      ;
+--------+-----------------------------------------------------------------+----------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                                                                                     ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.130 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; -1.795     ; 0.367      ;
; -0.206 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.500        ; 0.989      ; 1.727      ;
; 0.294  ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.989      ; 1.727      ;
; 0.534  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.273      ; 0.771      ;
; 0.665  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.000      ; 0.367      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LLW'                                                                                                                                                             ;
+--------+-----------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                     ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+
; -1.051 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2] ; fifo:int_fifo|BUFFER[2][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.153     ; 1.430      ;
; -0.973 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1] ; fifo:int_fifo|BUFFER[4][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.140     ; 1.365      ;
; -0.941 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[5][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.152     ; 1.321      ;
; -0.940 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[6][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.152     ; 1.320      ;
; -0.900 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.153     ; 1.279      ;
; -0.897 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[7][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.141     ; 1.288      ;
; -0.891 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[4][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.140     ; 1.283      ;
; -0.872 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2] ; fifo:int_fifo|BUFFER[7][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.141     ; 1.263      ;
; -0.860 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2] ; fifo:int_fifo|BUFFER[4][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.140     ; 1.252      ;
; -0.849 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1] ; fifo:int_fifo|BUFFER[1][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.139     ; 1.242      ;
; -0.848 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1] ; fifo:int_fifo|BUFFER[2][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.153     ; 1.227      ;
; -0.846 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1] ; fifo:int_fifo|BUFFER[5][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.152     ; 1.226      ;
; -0.846 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1] ; fifo:int_fifo|BUFFER[6][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.152     ; 1.226      ;
; -0.844 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2] ; fifo:int_fifo|BUFFER[1][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.139     ; 1.237      ;
; -0.828 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.155     ; 1.205      ;
; -0.809 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][8]  ; SCLK                ; LLW         ; 1.000        ; 0.156      ; 1.997      ;
; -0.803 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][8]  ; SCLK                ; LLW         ; 1.000        ; 0.152      ; 1.987      ;
; -0.789 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][8]  ; SCLK                ; LLW         ; 1.000        ; 0.143      ; 1.964      ;
; -0.783 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[4][8]  ; SCLK                ; LLW         ; 1.000        ; 0.139      ; 1.954      ;
; -0.778 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1] ; fifo:int_fifo|BUFFER[7][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.141     ; 1.169      ;
; -0.754 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2] ; fifo:int_fifo|BUFFER[0][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.155     ; 1.131      ;
; -0.730 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3] ; fifo:int_fifo|BUFFER[6][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.152     ; 1.110      ;
; -0.715 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3] ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.139     ; 1.108      ;
; -0.712 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3] ; fifo:int_fifo|BUFFER[4][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.155     ; 1.089      ;
; -0.704 ; CPU_SM:u_CPU_SM|BRIDGEIN                                        ; fifo:int_fifo|BUFFER[5][8]  ; SCLK                ; LLW         ; 1.000        ; 0.140      ; 1.876      ;
; -0.698 ; CPU_SM:u_CPU_SM|BRIDGEIN                                        ; fifo:int_fifo|BUFFER[4][8]  ; SCLK                ; LLW         ; 1.000        ; 0.136      ; 1.866      ;
; -0.685 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3] ; fifo:int_fifo|BUFFER[0][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.140     ; 1.077      ;
; -0.683 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8] ; fifo:int_fifo|BUFFER[5][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.041     ; 1.174      ;
; -0.677 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8] ; fifo:int_fifo|BUFFER[4][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.045     ; 1.164      ;
; -0.661 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][2]  ; SCLK                ; LLW         ; 1.000        ; 0.052      ; 1.745      ;
; -0.661 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7] ; fifo:int_fifo|BUFFER[4][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.121     ; 1.072      ;
; -0.652 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2] ; fifo:int_fifo|BUFFER[5][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.152     ; 1.032      ;
; -0.652 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2] ; fifo:int_fifo|BUFFER[6][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.152     ; 1.032      ;
; -0.650 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1] ; fifo:int_fifo|BUFFER[0][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.155     ; 1.027      ;
; -0.647 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][8]  ; SCLK                ; LLW         ; 1.000        ; 0.157      ; 1.836      ;
; -0.627 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][8]  ; SCLK                ; LLW         ; 1.000        ; 0.144      ; 1.803      ;
; -0.614 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][15] ; SCLK                ; LLW         ; 1.000        ; 0.156      ; 1.802      ;
; -0.608 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][15] ; SCLK                ; LLW         ; 1.000        ; 0.156      ; 1.796      ;
; -0.603 ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; fifo:int_fifo|BUFFER[2][2]  ; SCLK                ; LLW         ; 1.000        ; 0.049      ; 1.684      ;
; -0.601 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][11] ; SCLK                ; LLW         ; 1.000        ; 0.152      ; 1.785      ;
; -0.601 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5] ; fifo:int_fifo|BUFFER[0][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.136     ; 0.997      ;
; -0.600 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3] ; fifo:int_fifo|BUFFER[7][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.141     ; 0.991      ;
; -0.599 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3] ; fifo:int_fifo|BUFFER[5][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.141     ; 0.990      ;
; -0.597 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][11] ; SCLK                ; LLW         ; 1.000        ; 0.156      ; 1.785      ;
; -0.597 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][11] ; SCLK                ; LLW         ; 1.000        ; 0.156      ; 1.785      ;
; -0.595 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5] ; fifo:int_fifo|BUFFER[7][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.122     ; 1.005      ;
; -0.594 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][14] ; SCLK                ; LLW         ; 1.000        ; 0.156      ; 1.782      ;
; -0.594 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][15] ; SCLK                ; LLW         ; 1.000        ; 0.143      ; 1.769      ;
; -0.592 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][13] ; SCLK                ; LLW         ; 1.000        ; 0.156      ; 1.780      ;
; -0.588 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[7][15] ; SCLK                ; LLW         ; 1.000        ; 0.143      ; 1.763      ;
; -0.586 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][15] ; SCLK                ; LLW         ; 1.000        ; 0.152      ; 1.770      ;
; -0.583 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][14] ; SCLK                ; LLW         ; 1.000        ; 0.152      ; 1.767      ;
; -0.582 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[4][15] ; SCLK                ; LLW         ; 1.000        ; 0.152      ; 1.766      ;
; -0.581 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][11] ; SCLK                ; LLW         ; 1.000        ; 0.151      ; 1.764      ;
; -0.581 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][13] ; SCLK                ; LLW         ; 1.000        ; 0.151      ; 1.764      ;
; -0.581 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][14] ; SCLK                ; LLW         ; 1.000        ; 0.152      ; 1.765      ;
; -0.581 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][11] ; SCLK                ; LLW         ; 1.000        ; 0.139      ; 1.752      ;
; -0.579 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[1][13] ; SCLK                ; LLW         ; 1.000        ; 0.152      ; 1.763      ;
; -0.578 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[4][1]  ; SCLK                ; LLW         ; 1.000        ; 0.065      ; 1.675      ;
; -0.577 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][11] ; SCLK                ; LLW         ; 1.000        ; 0.143      ; 1.752      ;
; -0.577 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[7][11] ; SCLK                ; LLW         ; 1.000        ; 0.143      ; 1.752      ;
; -0.574 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][15] ; SCLK                ; LLW         ; 1.000        ; 0.151      ; 1.757      ;
; -0.574 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][14] ; SCLK                ; LLW         ; 1.000        ; 0.143      ; 1.749      ;
; -0.572 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[6][13] ; SCLK                ; LLW         ; 1.000        ; 0.153      ; 1.757      ;
; -0.572 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[5][13] ; SCLK                ; LLW         ; 1.000        ; 0.143      ; 1.747      ;
; -0.571 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][14] ; SCLK                ; LLW         ; 1.000        ; 0.151      ; 1.754      ;
; -0.571 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[0][14] ; SCLK                ; LLW         ; 1.000        ; 0.151      ; 1.754      ;
; -0.571 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6] ; fifo:int_fifo|BUFFER[5][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.122     ; 0.981      ;
; -0.570 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4] ; fifo:int_fifo|BUFFER[7][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.118     ; 0.984      ;
; -0.570 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6] ; fifo:int_fifo|BUFFER[7][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.122     ; 0.980      ;
; -0.569 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4] ; fifo:int_fifo|BUFFER[5][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.118     ; 0.983      ;
; -0.569 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7] ; fifo:int_fifo|BUFFER[7][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.122     ; 0.979      ;
; -0.566 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][15] ; SCLK                ; LLW         ; 1.000        ; 0.139      ; 1.737      ;
; -0.565 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7] ; fifo:int_fifo|BUFFER[1][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.134     ; 0.963      ;
; -0.563 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[4][14] ; SCLK                ; LLW         ; 1.000        ; 0.139      ; 1.734      ;
; -0.562 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[4][15] ; SCLK                ; LLW         ; 1.000        ; 0.139      ; 1.733      ;
; -0.562 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5] ; fifo:int_fifo|BUFFER[1][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.120     ; 0.974      ;
; -0.561 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][11] ; SCLK                ; LLW         ; 1.000        ; 0.138      ; 1.731      ;
; -0.561 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][13] ; SCLK                ; LLW         ; 1.000        ; 0.138      ; 1.731      ;
; -0.561 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][14] ; SCLK                ; LLW         ; 1.000        ; 0.139      ; 1.732      ;
; -0.559 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[1][13] ; SCLK                ; LLW         ; 1.000        ; 0.139      ; 1.730      ;
; -0.559 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0] ; fifo:int_fifo|BUFFER[2][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.153     ; 0.938      ;
; -0.554 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][15] ; SCLK                ; LLW         ; 1.000        ; 0.138      ; 1.724      ;
; -0.553 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7] ; fifo:int_fifo|BUFFER[5][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.133     ; 0.952      ;
; -0.553 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7] ; fifo:int_fifo|BUFFER[6][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.133     ; 0.952      ;
; -0.552 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[6][13] ; SCLK                ; LLW         ; 1.000        ; 0.140      ; 1.724      ;
; -0.551 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[2][14] ; SCLK                ; LLW         ; 1.000        ; 0.138      ; 1.721      ;
; -0.551 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; fifo:int_fifo|BUFFER[0][14] ; SCLK                ; LLW         ; 1.000        ; 0.138      ; 1.721      ;
; -0.551 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5] ; fifo:int_fifo|BUFFER[6][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.133     ; 0.950      ;
; -0.550 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][12] ; SCLK                ; LLW         ; 1.000        ; 0.156      ; 1.738      ;
; -0.549 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5] ; fifo:int_fifo|BUFFER[5][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.133     ; 0.948      ;
; -0.547 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][8]  ; SCLK                ; LLW         ; 1.000        ; 0.157      ; 1.736      ;
; -0.544 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6] ; fifo:int_fifo|BUFFER[1][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.120     ; 0.956      ;
; -0.542 ; CPU_SM:u_CPU_SM|BRIDGEIN                                        ; fifo:int_fifo|BUFFER[1][8]  ; SCLK                ; LLW         ; 1.000        ; 0.141      ; 1.715      ;
; -0.537 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][10] ; SCLK                ; LLW         ; 1.000        ; 0.156      ; 1.725      ;
; -0.535 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][10] ; SCLK                ; LLW         ; 1.000        ; 0.156      ; 1.723      ;
; -0.533 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[7][4]  ; SCLK                ; LLW         ; 1.000        ; 0.077      ; 1.642      ;
; -0.533 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][9]  ; SCLK                ; LLW         ; 1.000        ; 0.156      ; 1.721      ;
; -0.533 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[2][8]  ; SCLK                ; LLW         ; 1.000        ; 0.151      ; 1.716      ;
; -0.532 ; CPU_SM:u_CPU_SM|DIEL                                            ; fifo:int_fifo|BUFFER[5][4]  ; SCLK                ; LLW         ; 1.000        ; 0.077      ; 1.641      ;
+--------+-----------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                                                   ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.864 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.752     ; 0.644      ;
; -0.776 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; -0.755     ; 0.553      ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LHW'                                                                                                              ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.383 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][29] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.695      ;
; -0.380 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][29] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.692      ;
; -0.193 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][26] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.495      ;
; -0.192 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][26] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.494      ;
; -0.141 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][26] ; SCLK         ; LHW         ; 1.000        ; 0.268      ; 1.441      ;
; -0.140 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][26] ; SCLK         ; LHW         ; 1.000        ; 0.268      ; 1.440      ;
; -0.135 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][20] ; SCLK         ; LHW         ; 1.000        ; 0.210      ; 1.377      ;
; -0.089 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][22] ; SCLK         ; LHW         ; 1.000        ; 0.209      ; 1.330      ;
; -0.084 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][23] ; SCLK         ; LHW         ; 1.000        ; 0.209      ; 1.325      ;
; -0.083 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][22] ; SCLK         ; LHW         ; 1.000        ; 0.209      ; 1.324      ;
; -0.081 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][18] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.324      ;
; -0.081 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][23] ; SCLK         ; LHW         ; 1.000        ; 0.209      ; 1.322      ;
; -0.075 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][17] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.318      ;
; -0.061 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][18] ; SCLK         ; LHW         ; 1.000        ; 0.228      ; 1.321      ;
; -0.055 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][27] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.357      ;
; -0.053 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][27] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.355      ;
; -0.031 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][31] ; SCLK         ; LHW         ; 1.000        ; 0.285      ; 1.348      ;
; 0.005  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][20] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.238      ;
; 0.005  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][20] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.238      ;
; 0.006  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][17] ; SCLK         ; LHW         ; 1.000        ; 0.209      ; 1.235      ;
; 0.007  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][17] ; SCLK         ; LHW         ; 1.000        ; 0.209      ; 1.234      ;
; 0.007  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][18] ; SCLK         ; LHW         ; 1.000        ; 0.210      ; 1.235      ;
; 0.011  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][19] ; SCLK         ; LHW         ; 1.000        ; 0.209      ; 1.230      ;
; 0.015  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][20] ; SCLK         ; LHW         ; 1.000        ; 0.209      ; 1.226      ;
; 0.015  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][19] ; SCLK         ; LHW         ; 1.000        ; 0.209      ; 1.226      ;
; 0.020  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][21] ; SCLK         ; LHW         ; 1.000        ; 0.209      ; 1.221      ;
; 0.021  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][21] ; SCLK         ; LHW         ; 1.000        ; 0.209      ; 1.220      ;
; 0.025  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][23] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.218      ;
; 0.027  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][21] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.216      ;
; 0.027  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][21] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.216      ;
; 0.027  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][23] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.216      ;
; 0.027  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][31] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.275      ;
; 0.027  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][31] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.275      ;
; 0.029  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][18] ; SCLK         ; LHW         ; 1.000        ; 0.209      ; 1.212      ;
; 0.033  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][19] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.210      ;
; 0.040  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][27] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.272      ;
; 0.041  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][22] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.202      ;
; 0.042  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][22] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.201      ;
; 0.042  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][27] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.270      ;
; 0.044  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][16] ; SCLK         ; LHW         ; 1.000        ; 0.226      ; 1.214      ;
; 0.044  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][18] ; SCLK         ; LHW         ; 1.000        ; 0.226      ; 1.214      ;
; 0.045  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][27] ; SCLK         ; LHW         ; 1.000        ; 0.281      ; 1.268      ;
; 0.046  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][27] ; SCLK         ; LHW         ; 1.000        ; 0.281      ; 1.267      ;
; 0.047  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][23] ; SCLK         ; LHW         ; 1.000        ; 0.226      ; 1.211      ;
; 0.048  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][23] ; SCLK         ; LHW         ; 1.000        ; 0.226      ; 1.210      ;
; 0.059  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][31] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.253      ;
; 0.063  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][16] ; SCLK         ; LHW         ; 1.000        ; 0.209      ; 1.178      ;
; 0.067  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][16] ; SCLK         ; LHW         ; 1.000        ; 0.222      ; 1.187      ;
; 0.067  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][30] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.235      ;
; 0.068  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][30] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.234      ;
; 0.071  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][28] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.231      ;
; 0.072  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][28] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.230      ;
; 0.073  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][29] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.229      ;
; 0.074  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][25] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.228      ;
; 0.074  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][25] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.228      ;
; 0.074  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][29] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.228      ;
; 0.075  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][17] ; SCLK         ; LHW         ; 1.000        ; 0.226      ; 1.183      ;
; 0.076  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][19] ; SCLK         ; LHW         ; 1.000        ; 0.228      ; 1.184      ;
; 0.077  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][24] ; SCLK         ; LHW         ; 1.000        ; 0.268      ; 1.223      ;
; 0.078  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][19] ; SCLK         ; LHW         ; 1.000        ; 0.228      ; 1.182      ;
; 0.079  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][25] ; SCLK         ; LHW         ; 1.000        ; 0.268      ; 1.221      ;
; 0.079  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][24] ; SCLK         ; LHW         ; 1.000        ; 0.268      ; 1.221      ;
; 0.079  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][24] ; SCLK         ; LHW         ; 1.000        ; 0.277      ; 1.230      ;
; 0.079  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][28] ; SCLK         ; LHW         ; 1.000        ; 0.268      ; 1.221      ;
; 0.080  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][25] ; SCLK         ; LHW         ; 1.000        ; 0.268      ; 1.220      ;
; 0.080  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][24] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.232      ;
; 0.082  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][24] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.230      ;
; 0.105  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][26] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.207      ;
; 0.106  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][26] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.206      ;
; 0.107  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][28] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.205      ;
; 0.107  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][30] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.205      ;
; 0.108  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][28] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.204      ;
; 0.108  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][30] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.204      ;
; 0.111  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][25] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.201      ;
; 0.111  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][25] ; SCLK         ; LHW         ; 1.000        ; 0.280      ; 1.201      ;
; 0.115  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][17] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.128      ;
; 0.117  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][18] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.126      ;
; 0.119  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][19] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.124      ;
; 0.132  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][16] ; SCLK         ; LHW         ; 1.000        ; 0.228      ; 1.128      ;
; 0.151  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][16] ; SCLK         ; LHW         ; 1.000        ; 0.233      ; 1.114      ;
; 0.156  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][16] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.087      ;
; 0.160  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][16] ; SCLK         ; LHW         ; 1.000        ; 0.211      ; 1.083      ;
; 0.161  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][24] ; SCLK         ; LHW         ; 1.000        ; 0.270      ; 1.141      ;
; 0.163  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][30] ; SCLK         ; LHW         ; 1.000        ; 0.268      ; 1.137      ;
; 0.164  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][30] ; SCLK         ; LHW         ; 1.000        ; 0.268      ; 1.136      ;
; 0.172  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][17] ; SCLK         ; LHW         ; 1.000        ; 0.233      ; 1.093      ;
; 0.172  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][28] ; SCLK         ; LHW         ; 1.000        ; 0.268      ; 1.128      ;
; 0.179  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][19] ; SCLK         ; LHW         ; 1.000        ; 0.233      ; 1.086      ;
; 0.181  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][18] ; SCLK         ; LHW         ; 1.000        ; 0.233      ; 1.084      ;
; 0.185  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][20] ; SCLK         ; LHW         ; 1.000        ; 0.226      ; 1.073      ;
; 0.189  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][22] ; SCLK         ; LHW         ; 1.000        ; 0.228      ; 1.071      ;
; 0.192  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][19] ; SCLK         ; LHW         ; 1.000        ; 0.226      ; 1.066      ;
; 0.192  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][21] ; SCLK         ; LHW         ; 1.000        ; 0.226      ; 1.066      ;
; 0.194  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][22] ; SCLK         ; LHW         ; 1.000        ; 0.228      ; 1.066      ;
; 0.195  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][21] ; SCLK         ; LHW         ; 1.000        ; 0.226      ; 1.063      ;
; 0.197  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][31] ; SCLK         ; LHW         ; 1.000        ; 0.268      ; 1.103      ;
; 0.201  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][20] ; SCLK         ; LHW         ; 1.000        ; 0.228      ; 1.059      ;
; 0.201  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][20] ; SCLK         ; LHW         ; 1.000        ; 0.228      ; 1.059      ;
; 0.202  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][23] ; SCLK         ; LHW         ; 1.000        ; 0.228      ; 1.058      ;
; 0.239  ; CPU_SM:u_CPU_SM|DIEH    ; fifo:int_fifo|BUFFER[5][16] ; SCLK         ; LHW         ; 1.000        ; 0.244      ; 1.037      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CPU_SM:u_CPU_SM|PAS'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                            ; Launch Clock          ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; -0.306 ; fifo:int_fifo|BUFFER[2][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.100     ; 1.238      ;
; -0.303 ; fifo:int_fifo|BUFFER[2][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.103     ; 1.232      ;
; -0.299 ; fifo:int_fifo|BUFFER[5][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.054     ; 1.277      ;
; -0.284 ; fifo:int_fifo|BUFFER[6][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.100     ; 1.216      ;
; -0.283 ; fifo:int_fifo|BUFFER[0][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.022     ; 1.293      ;
; -0.279 ; fifo:int_fifo|BUFFER[0][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.102     ; 1.209      ;
; -0.278 ; fifo:int_fifo|BUFFER[5][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.090     ; 1.220      ;
; -0.277 ; fifo:int_fifo|BUFFER[1][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.090     ; 1.219      ;
; -0.272 ; fifo:int_fifo|BUFFER[0][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.022     ; 1.282      ;
; -0.268 ; fifo:int_fifo|BUFFER[1][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.090     ; 1.210      ;
; -0.264 ; fifo:int_fifo|BUFFER[1][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.090     ; 1.206      ;
; -0.257 ; fifo:int_fifo|BUFFER[0][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.051     ; 1.238      ;
; -0.257 ; fifo:int_fifo|BUFFER[5][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.090     ; 1.199      ;
; -0.255 ; fifo:int_fifo|BUFFER[1][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.087     ; 1.200      ;
; -0.243 ; fifo:int_fifo|BUFFER[0][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.099     ; 1.176      ;
; -0.236 ; fifo:int_fifo|BUFFER[4][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.068     ; 1.200      ;
; -0.233 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.458      ; 1.723      ;
; -0.227 ; fifo:int_fifo|BUFFER[4][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.039     ; 1.220      ;
; -0.226 ; fifo:int_fifo|BUFFER[0][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.029      ; 1.287      ;
; -0.225 ; fifo:int_fifo|BUFFER[6][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.073     ; 1.184      ;
; -0.218 ; fifo:int_fifo|BUFFER[0][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.029      ; 1.279      ;
; -0.216 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.458      ; 1.706      ;
; -0.214 ; fifo:int_fifo|BUFFER[5][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.090     ; 1.156      ;
; -0.210 ; fifo:int_fifo|BUFFER[5][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.087     ; 1.155      ;
; -0.210 ; fifo:int_fifo|BUFFER[6][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.103     ; 1.139      ;
; -0.206 ; fifo:int_fifo|BUFFER[6][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.103     ; 1.135      ;
; -0.206 ; fifo:int_fifo|BUFFER[6][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.103     ; 1.135      ;
; -0.205 ; fifo:int_fifo|BUFFER[6][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.103     ; 1.134      ;
; -0.201 ; fifo:int_fifo|BUFFER[2][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.103     ; 1.130      ;
; -0.198 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.446      ; 1.676      ;
; -0.198 ; fifo:int_fifo|BUFFER[6][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.103     ; 1.127      ;
; -0.198 ; fifo:int_fifo|BUFFER[5][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.066     ; 1.164      ;
; -0.197 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.475      ; 1.704      ;
; -0.197 ; fifo:int_fifo|BUFFER[0][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.051     ; 1.178      ;
; -0.193 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.475      ; 1.700      ;
; -0.193 ; fifo:int_fifo|BUFFER[3][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.102     ; 1.123      ;
; -0.192 ; fifo:int_fifo|BUFFER[2][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.103     ; 1.121      ;
; -0.192 ; fifo:int_fifo|BUFFER[4][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.092     ; 1.132      ;
; -0.189 ; fifo:int_fifo|BUFFER[0][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.033      ; 1.254      ;
; -0.188 ; fifo:int_fifo|BUFFER[3][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.099     ; 1.121      ;
; -0.187 ; fifo:int_fifo|BUFFER[4][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.056     ; 1.163      ;
; -0.185 ; fifo:int_fifo|BUFFER[4][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.092     ; 1.125      ;
; -0.183 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.446      ; 1.661      ;
; -0.180 ; fifo:int_fifo|BUFFER[6][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.066     ; 1.146      ;
; -0.177 ; fifo:int_fifo|BUFFER[0][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.033      ; 1.242      ;
; -0.177 ; fifo:int_fifo|BUFFER[6][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.092     ; 1.117      ;
; -0.173 ; fifo:int_fifo|BUFFER[0][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.033      ; 1.238      ;
; -0.172 ; fifo:int_fifo|BUFFER[3][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.102     ; 1.102      ;
; -0.172 ; fifo:int_fifo|BUFFER[0][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.102     ; 1.102      ;
; -0.171 ; fifo:int_fifo|BUFFER[0][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.102     ; 1.101      ;
; -0.169 ; fifo:int_fifo|BUFFER[0][12]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.033      ; 1.234      ;
; -0.168 ; fifo:int_fifo|BUFFER[0][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.033      ; 1.233      ;
; -0.168 ; fifo:int_fifo|BUFFER[2][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.103     ; 1.097      ;
; -0.166 ; fifo:int_fifo|BUFFER[0][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.033      ; 1.231      ;
; -0.165 ; fifo:int_fifo|BUFFER[4][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.056     ; 1.141      ;
; -0.165 ; fifo:int_fifo|BUFFER[7][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.039     ; 1.158      ;
; -0.164 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.450      ; 1.646      ;
; -0.162 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.468      ; 1.662      ;
; -0.161 ; fifo:int_fifo|BUFFER[3][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.027      ; 1.220      ;
; -0.161 ; fifo:int_fifo|BUFFER[7][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.068     ; 1.125      ;
; -0.160 ; fifo:int_fifo|BUFFER[4][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.089     ; 1.103      ;
; -0.159 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.450      ; 1.641      ;
; -0.156 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.458      ; 1.646      ;
; -0.155 ; fifo:int_fifo|BUFFER[7][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.056     ; 1.131      ;
; -0.154 ; fifo:int_fifo|BUFFER[0][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.120      ; 1.306      ;
; -0.153 ; fifo:int_fifo|BUFFER[4][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.104      ; 1.289      ;
; -0.153 ; fifo:int_fifo|BUFFER[1][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.079     ; 1.106      ;
; -0.148 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.454      ; 1.634      ;
; -0.147 ; fifo:int_fifo|BUFFER[5][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.132      ; 1.311      ;
; -0.147 ; fifo:int_fifo|BUFFER[3][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.047     ; 1.132      ;
; -0.146 ; fifo:int_fifo|BUFFER[7][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.039     ; 1.139      ;
; -0.145 ; fifo:int_fifo|BUFFER[2][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.092     ; 1.085      ;
; -0.144 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.446      ; 1.622      ;
; -0.143 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.446      ; 1.621      ;
; -0.140 ; fifo:int_fifo|BUFFER[6][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.073     ; 1.099      ;
; -0.138 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.458      ; 1.628      ;
; -0.138 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.446      ; 1.616      ;
; -0.137 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.468      ; 1.637      ;
; -0.136 ; fifo:int_fifo|BUFFER[2][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.022     ; 1.146      ;
; -0.135 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.454      ; 1.621      ;
; -0.133 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.454      ; 1.619      ;
; -0.132 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.468      ; 1.632      ;
; -0.132 ; fifo:int_fifo|BUFFER[2][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.022     ; 1.142      ;
; -0.130 ; fifo:int_fifo|BUFFER[2][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.100     ; 1.062      ;
; -0.127 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.468      ; 1.627      ;
; -0.126 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.446      ; 1.604      ;
; -0.125 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.454      ; 1.611      ;
; -0.121 ; fifo:int_fifo|BUFFER[0][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.135      ; 1.288      ;
; -0.118 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.464      ; 1.614      ;
; -0.118 ; fifo:int_fifo|BUFFER[5][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.066     ; 1.084      ;
; -0.116 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.464      ; 1.612      ;
; -0.116 ; fifo:int_fifo|BUFFER[4][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.098      ; 1.246      ;
; -0.115 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.454      ; 1.601      ;
; -0.115 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.464      ; 1.611      ;
; -0.111 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.446      ; 1.589      ;
; -0.109 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.454      ; 1.595      ;
; -0.109 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.467      ; 1.608      ;
; -0.108 ; fifo:int_fifo|BUFFER[0][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.051     ; 1.089      ;
; -0.107 ; fifo:int_fifo|BUFFER[3][12]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.031      ; 1.170      ;
; -0.105 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.464      ; 1.601      ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.084 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.948      ;
; 0.105 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.927      ;
; 0.147 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.885      ;
; 0.196 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.836      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.817      ;
; 0.233 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.799      ;
; 0.235 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.797      ;
; 0.236 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.796      ;
; 0.239 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.793      ;
; 0.240 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.792      ;
; 0.257 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.775      ;
; 0.309 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.723      ;
; 0.324 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.708      ;
; 0.339 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.693      ;
; 0.345 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.687      ;
; 0.495 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.420      ; 0.957      ;
; 0.598 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.420      ; 0.854      ;
; 0.647 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.420      ; 0.805      ;
; 0.665 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.367      ;
; 0.681 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.420      ; 0.771      ;
; 0.694 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.420      ; 0.758      ;
; 1.310 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 1.844      ; 1.207      ;
; 1.344 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 1.844      ; 1.173      ;
; 1.423 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 1.844      ; 1.094      ;
; 1.588 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 1.844      ; 0.929      ;
; 1.765 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 1.844      ; 0.752      ;
; 1.810 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 1.844      ; 1.207      ;
; 1.844 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 1.844      ; 1.173      ;
; 1.923 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 1.844      ; 1.094      ;
; 2.088 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 1.844      ; 0.929      ;
; 2.265 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 1.844      ; 0.752      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ADDR[2]'                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.466 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; registers:u_registers|registers_istr:u_registers_istr|FE    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 1.000        ; 0.144      ; 0.710      ;
; 0.469 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ; registers:u_registers|registers_istr:u_registers_istr|INT_P ; ADDR[2]                   ; ADDR[2]     ; 0.500        ; 0.414      ; 0.477      ;
; 0.484 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; registers:u_registers|registers_istr:u_registers_istr|FF    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 1.000        ; 0.144      ; 0.692      ;
; 0.665 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 1.000        ; 0.000      ; 0.367      ;
; 1.589 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.500        ; 2.784      ; 1.727      ;
; 2.089 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 1.000        ; 2.784      ; 1.727      ;
; 2.329 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 1.000        ; 2.068      ; 0.771      ;
; 2.460 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 1.000        ; 1.795      ; 0.367      ;
+-------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CPU_SM:u_CPU_SM|INCNI'                                                                                                                                                                    ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.494 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.538      ;
; 0.553 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.479      ;
; 0.600 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.432      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.500 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.532      ;
; 0.628 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.404      ;
; 0.635 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ADDR[2]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.580 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 0.000        ; 1.795      ; 0.367      ;
; -1.449 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 0.000        ; 2.068      ; 0.771      ;
; -1.209 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.000        ; 2.784      ; 1.727      ;
; -0.709 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; -0.500       ; 2.784      ; 1.727      ;
; 0.215  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.396  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; registers:u_registers|registers_istr:u_registers_istr|FF    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 0.000        ; 0.144      ; 0.692      ;
; 0.411  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ; registers:u_registers|registers_istr:u_registers_istr|INT_P ; ADDR[2]                   ; ADDR[2]     ; -0.500       ; 0.414      ; 0.477      ;
; 0.414  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; registers:u_registers|registers_istr:u_registers_istr|FE    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 0.000        ; 0.144      ; 0.710      ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.385 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 1.844      ; 0.752      ;
; -1.208 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 1.844      ; 0.929      ;
; -1.043 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 1.844      ; 1.094      ;
; -0.964 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 1.844      ; 1.173      ;
; -0.930 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 1.844      ; 1.207      ;
; -0.885 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 1.844      ; 0.752      ;
; -0.708 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 1.844      ; 0.929      ;
; -0.543 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 1.844      ; 1.094      ;
; -0.464 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 1.844      ; 1.173      ;
; -0.430 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 1.844      ; 1.207      ;
; 0.158  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.420      ; 0.730      ;
; 0.163  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.420      ; 0.735      ;
; 0.186  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.420      ; 0.758      ;
; 0.199  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.420      ; 0.771      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.282  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.420      ; 0.854      ;
; 0.398  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.550      ;
; 0.466  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.618      ;
; 0.482  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.634      ;
; 0.491  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.645      ;
; 0.500  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.652      ;
; 0.516  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.668      ;
; 0.590  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.742      ;
; 0.620  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.772      ;
; 0.623  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.775      ;
; 0.628  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.780      ;
; 0.646  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.798      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SCLK'                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.355 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 1.429      ; 0.367      ;
; -1.265 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.792      ; 0.820      ;
; -1.138 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 1.322      ; 0.477      ;
; -1.109 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.428      ; 0.612      ;
; -1.090 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 1.322      ; 0.525      ;
; -0.983 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.513      ; 0.823      ;
; -0.978 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.513      ; 0.828      ;
; -0.963 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK        ; 0.000        ; 1.414      ; 0.744      ;
; -0.936 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.431      ; 0.788      ;
; -0.926 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.799      ; 1.166      ;
; -0.867 ; CPU_SM:u_CPU_SM|PDS                                                   ; DS_O_                                                                 ; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK        ; 0.000        ; 1.430      ; 0.856      ;
; -0.855 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 1.429      ; 0.367      ;
; -0.854 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.428      ; 0.867      ;
; -0.852 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.513      ; 0.954      ;
; -0.827 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.428      ; 0.894      ;
; -0.787 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.431      ; 0.937      ;
; -0.784 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.429      ; 0.938      ;
; -0.776 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.429      ; 0.946      ;
; -0.770 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.430      ; 0.953      ;
; -0.765 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.792      ; 0.820      ;
; -0.756 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.513      ; 1.050      ;
; -0.750 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.428      ; 0.971      ;
; -0.683 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.434      ; 1.044      ;
; -0.683 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.430      ; 1.040      ;
; -0.638 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 1.322      ; 0.477      ;
; -0.609 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.428      ; 0.612      ;
; -0.590 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 1.322      ; 0.525      ;
; -0.483 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.513      ; 0.823      ;
; -0.478 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.513      ; 0.828      ;
; -0.463 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK        ; -0.500       ; 1.414      ; 0.744      ;
; -0.440 ; CPU_SM:u_CPU_SM|PAS                                                   ; AS_O_                                                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK        ; 0.000        ; 1.183      ; 1.036      ;
; -0.436 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.431      ; 0.788      ;
; -0.426 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.799      ; 1.166      ;
; -0.410 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 0.986      ; 0.728      ;
; -0.367 ; CPU_SM:u_CPU_SM|PDS                                                   ; DS_O_                                                                 ; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK        ; -0.500       ; 1.430      ; 0.856      ;
; -0.354 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.428      ; 0.867      ;
; -0.352 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.513      ; 0.954      ;
; -0.327 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.428      ; 0.894      ;
; -0.287 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.431      ; 0.937      ;
; -0.284 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.429      ; 0.938      ;
; -0.276 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.429      ; 0.946      ;
; -0.270 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.430      ; 0.953      ;
; -0.256 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.513      ; 1.050      ;
; -0.250 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.428      ; 0.971      ;
; -0.183 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.434      ; 1.044      ;
; -0.183 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.430      ; 1.040      ;
; -0.152 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; CPU_SM:u_CPU_SM|INCFIFO                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 0.708      ; 0.708      ;
; -0.138 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 0.619      ; 0.633      ;
; -0.044 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 0.700      ; 0.808      ;
; -0.034 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 0.700      ; 0.818      ;
; 0.060  ; CPU_SM:u_CPU_SM|PAS                                                   ; AS_O_                                                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK        ; -0.500       ; 1.183      ; 1.036      ;
; 0.201  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.286      ; 0.639      ;
; 0.212  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 0.797      ; 1.161      ;
; 0.215  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.391      ;
; 0.259  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 0.797      ; 1.208      ;
; 0.321  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.286      ; 0.759      ;
; 0.329  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|F2CPUL                                                ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.700      ; 1.181      ;
; 0.342  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 0.797      ; 1.291      ;
; 0.366  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|F2CPUL                                                ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.427      ; 0.945      ;
; 0.373  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.525      ;
; 0.442  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.715      ; 1.309      ;
; 0.482  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.699      ; 1.333      ;
; 0.483  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.426      ; 1.061      ;
; 0.497  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.279      ; 0.928      ;
; 0.504  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.279      ; 0.935      ;
; 0.528  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.442      ; 1.122      ;
; 0.583  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.084     ; 0.651      ;
; 0.587  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.739      ;
; 0.607  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.714      ; 1.473      ;
; 0.622  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.715      ; 1.489      ;
; 0.628  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|STATE[2]                                              ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.718      ; 1.498      ;
; 0.629  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|STATE[2]                                              ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.445      ; 1.226      ;
; 0.662  ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.814      ;
; 0.666  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|PAS                                                   ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.711      ; 1.529      ;
; 0.671  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|STATE[4]                                              ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.698      ; 1.521      ;
; 0.672  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|STATE[4]                                              ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.425      ; 1.249      ;
; 0.677  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|BREQ                                                  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.430      ; 1.259      ;
; 0.691  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.385      ; 1.228      ;
; 0.693  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.441      ; 1.286      ;
; 0.708  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.442      ; 1.302      ;
; 0.713  ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.017      ; 0.882      ;
; 0.724  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|PAS                                                   ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.438      ; 1.314      ;
; 0.738  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.890      ;
; 0.740  ; CPU_SM:u_CPU_SM|FLUSHFIFO                                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.001     ; 0.891      ;
; 0.742  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|BREQ                                                  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.703      ; 1.597      ;
; 0.744  ; CPU_SM:u_CPU_SM|DMAENA                                                ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.004     ; 0.892      ;
; 0.745  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|F2CPUH                                                ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.711      ; 1.608      ;
; 0.747  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.085     ; 0.814      ;
; 0.747  ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.017      ; 0.916      ;
; 0.748  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.085     ; 0.815      ;
; 0.754  ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.005      ; 0.911      ;
; 0.778  ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.084     ; 0.846      ;
; 0.780  ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.017      ; 0.949      ;
; 0.788  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.714      ; 1.654      ;
; 0.801  ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.002      ; 0.955      ;
; 0.803  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|F2CPUH                                                ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.438      ; 1.393      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LHW'                                                                                                                                                     ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                     ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.012 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.819      ; 0.959      ;
; 0.044  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.066      ;
; 0.044  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.066      ;
; 0.044  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.066      ;
; 0.044  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.066      ;
; 0.044  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.066      ;
; 0.044  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.066      ;
; 0.044  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.066      ;
; 0.052  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.819      ; 1.023      ;
; 0.102  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.819      ; 1.073      ;
; 0.105  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.068      ;
; 0.105  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.068      ;
; 0.105  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.068      ;
; 0.105  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.068      ;
; 0.105  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.068      ;
; 0.105  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.068      ;
; 0.105  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.068      ;
; 0.105  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.068      ;
; 0.109  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.070      ;
; 0.109  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.070      ;
; 0.109  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.070      ;
; 0.109  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.070      ;
; 0.109  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.070      ;
; 0.111  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.133      ;
; 0.111  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.133      ;
; 0.111  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.133      ;
; 0.111  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.133      ;
; 0.111  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.133      ;
; 0.111  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.133      ;
; 0.111  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.133      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.075      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.073      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.075      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.073      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.075      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.073      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.075      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.073      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.075      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.073      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.075      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.073      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.075      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.073      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.075      ;
; 0.112  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.073      ;
; 0.143  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.106      ;
; 0.143  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.106      ;
; 0.143  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.106      ;
; 0.143  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.106      ;
; 0.143  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.106      ;
; 0.143  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.106      ;
; 0.143  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.106      ;
; 0.143  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.106      ;
; 0.150  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.113      ;
; 0.150  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.113      ;
; 0.150  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.113      ;
; 0.150  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.113      ;
; 0.150  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.113      ;
; 0.150  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.113      ;
; 0.150  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.113      ;
; 0.150  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.811      ; 1.113      ;
; 0.170  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.192      ;
; 0.170  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.192      ;
; 0.170  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.192      ;
; 0.170  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.192      ;
; 0.170  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.192      ;
; 0.170  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.192      ;
; 0.170  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.192      ;
; 0.171  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.132      ;
; 0.171  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.132      ;
; 0.171  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.132      ;
; 0.171  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.132      ;
; 0.171  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.132      ;
; 0.171  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.132      ;
; 0.171  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.132      ;
; 0.171  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.132      ;
; 0.173  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.134      ;
; 0.173  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.134      ;
; 0.173  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.134      ;
; 0.173  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.134      ;
; 0.173  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.809      ; 1.134      ;
; 0.179  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.877      ; 1.208      ;
; 0.181  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.203      ;
; 0.181  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.203      ;
; 0.181  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.203      ;
; 0.181  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.203      ;
; 0.181  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.203      ;
; 0.181  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.203      ;
; 0.181  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.203      ;
; 0.181  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.870      ; 1.203      ;
; 0.185  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][25] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.868      ; 1.205      ;
; 0.185  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][24] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.868      ; 1.205      ;
; 0.185  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][26] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.868      ; 1.205      ;
; 0.185  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][27] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.868      ; 1.205      ;
; 0.185  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][28] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.868      ; 1.205      ;
; 0.185  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][29] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.868      ; 1.205      ;
; 0.185  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][30] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.868      ; 1.205      ;
; 0.185  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][31] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.868      ; 1.205      ;
; 0.201  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 0.822      ; 1.175      ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CPU_SM:u_CPU_SM|PAS'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                            ; Launch Clock          ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; 0.097 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.454      ; 0.703      ;
; 0.169 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 0.767      ;
; 0.169 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 0.767      ;
; 0.169 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.450      ; 0.771      ;
; 0.170 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 0.768      ;
; 0.171 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 0.769      ;
; 0.171 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 0.769      ;
; 0.171 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.450      ; 0.773      ;
; 0.176 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.454      ; 0.782      ;
; 0.179 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.454      ; 0.785      ;
; 0.179 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.454      ; 0.785      ;
; 0.182 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.454      ; 0.788      ;
; 0.197 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.454      ; 0.803      ;
; 0.223 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 0.821      ;
; 0.259 ; fifo:int_fifo|BUFFER[1][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.119      ; 0.530      ;
; 0.263 ; fifo:int_fifo|BUFFER[1][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.119      ; 0.534      ;
; 0.265 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.454      ; 0.871      ;
; 0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.458      ; 0.881      ;
; 0.273 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.458      ; 0.883      ;
; 0.274 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 0.872      ;
; 0.275 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.446      ; 0.873      ;
; 0.281 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.467      ; 0.900      ;
; 0.285 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.467      ; 0.904      ;
; 0.297 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.475      ; 0.924      ;
; 0.299 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.475      ; 0.926      ;
; 0.300 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.475      ; 0.927      ;
; 0.301 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.452      ; 0.905      ;
; 0.306 ; fifo:int_fifo|BUFFER[1][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.119      ; 0.577      ;
; 0.308 ; fifo:int_fifo|BUFFER[1][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.119      ; 0.579      ;
; 0.324 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.454      ; 0.930      ;
; 0.329 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.464      ; 0.945      ;
; 0.330 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.464      ; 0.946      ;
; 0.331 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.464      ; 0.947      ;
; 0.332 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.464      ; 0.948      ;
; 0.333 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.464      ; 0.949      ;
; 0.334 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.464      ; 0.950      ;
; 0.336 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.458      ; 0.946      ;
; 0.349 ; fifo:int_fifo|BUFFER[6][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.027      ; 0.528      ;
; 0.350 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.450      ; 0.952      ;
; 0.357 ; fifo:int_fifo|BUFFER[6][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.027      ; 0.536      ;
; 0.363 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.450      ; 0.965      ;
; 0.372 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.468      ; 0.992      ;
; 0.374 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.468      ; 0.994      ;
; 0.376 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.468      ; 0.996      ;
; 0.378 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.468      ; 0.998      ;
; 0.380 ; fifo:int_fifo|BUFFER[1][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.119      ; 0.651      ;
; 0.394 ; fifo:int_fifo|BUFFER[7][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.117      ; 0.663      ;
; 0.400 ; fifo:int_fifo|BUFFER[1][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.027      ; 0.579      ;
; 0.426 ; fifo:int_fifo|BUFFER[7][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.050     ; 0.528      ;
; 0.427 ; fifo:int_fifo|BUFFER[3][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.050     ; 0.529      ;
; 0.456 ; fifo:int_fifo|BUFFER[6][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.132      ; 0.740      ;
; 0.477 ; fifo:int_fifo|BUFFER[6][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.132      ; 0.761      ;
; 0.481 ; fifo:int_fifo|BUFFER[3][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.050     ; 0.583      ;
; 0.482 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.468      ; 1.102      ;
; 0.483 ; fifo:int_fifo|BUFFER[7][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.028      ; 0.663      ;
; 0.484 ; fifo:int_fifo|BUFFER[7][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.028      ; 0.664      ;
; 0.484 ; fifo:int_fifo|BUFFER[7][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.028      ; 0.664      ;
; 0.501 ; fifo:int_fifo|BUFFER[2][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.133      ; 0.786      ;
; 0.510 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.454      ; 1.116      ;
; 0.513 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.467      ; 1.132      ;
; 0.519 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.475      ; 1.146      ;
; 0.523 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.454      ; 1.129      ;
; 0.524 ; fifo:int_fifo|BUFFER[7][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.096     ; 0.580      ;
; 0.525 ; fifo:int_fifo|BUFFER[3][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.096     ; 0.581      ;
; 0.543 ; fifo:int_fifo|BUFFER[7][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.121      ; 0.816      ;
; 0.544 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.468      ; 1.164      ;
; 0.562 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.454      ; 1.168      ;
; 0.563 ; fifo:int_fifo|BUFFER[1][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.037     ; 0.678      ;
; 0.564 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.454      ; 1.170      ;
; 0.566 ; fifo:int_fifo|BUFFER[3][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.037     ; 0.681      ;
; 0.567 ; fifo:int_fifo|BUFFER[7][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.028      ; 0.747      ;
; 0.572 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.468      ; 1.192      ;
; 0.572 ; fifo:int_fifo|BUFFER[6][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.110      ; 0.834      ;
; 0.573 ; fifo:int_fifo|BUFFER[7][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.121      ; 0.846      ;
; 0.573 ; fifo:int_fifo|BUFFER[7][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.027      ; 0.752      ;
; 0.584 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.468      ; 1.204      ;
; 0.589 ; fifo:int_fifo|BUFFER[3][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.129      ; 0.870      ;
; 0.590 ; fifo:int_fifo|BUFFER[6][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.116      ; 0.858      ;
; 0.596 ; fifo:int_fifo|BUFFER[1][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.028      ; 0.776      ;
; 0.597 ; fifo:int_fifo|BUFFER[1][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.028      ; 0.777      ;
; 0.601 ; fifo:int_fifo|BUFFER[3][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.133      ; 0.886      ;
; 0.604 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.454      ; 1.210      ;
; 0.604 ; fifo:int_fifo|BUFFER[3][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.133      ; 0.889      ;
; 0.614 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.458      ; 1.224      ;
; 0.616 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.458      ; 1.226      ;
; 0.620 ; fifo:int_fifo|BUFFER[5][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.132      ; 0.904      ;
; 0.628 ; fifo:int_fifo|BUFFER[1][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.117      ; 0.897      ;
; 0.629 ; fifo:int_fifo|BUFFER[7][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.121      ; 0.902      ;
; 0.632 ; fifo:int_fifo|BUFFER[2][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.133      ; 0.917      ;
; 0.633 ; fifo:int_fifo|BUFFER[4][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.135      ; 0.920      ;
; 0.638 ; fifo:int_fifo|BUFFER[5][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.132      ; 0.922      ;
; 0.640 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.475      ; 1.267      ;
; 0.640 ; fifo:int_fifo|BUFFER[3][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.031      ; 0.823      ;
; 0.644 ; fifo:int_fifo|BUFFER[5][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.028      ; 0.824      ;
; 0.646 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.452      ; 1.250      ;
; 0.649 ; fifo:int_fifo|BUFFER[5][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.028      ; 0.829      ;
; 0.650 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.468      ; 1.270      ;
; 0.650 ; fifo:int_fifo|BUFFER[3][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.133      ; 0.935      ;
; 0.650 ; fifo:int_fifo|BUFFER[5][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.028      ; 0.830      ;
; 0.654 ; fifo:int_fifo|BUFFER[1][12]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.032      ; 0.838      ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CPU_SM:u_CPU_SM|INCNI'                                                                                                                                                                     ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.367      ;
; 0.280 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.432      ;
; 0.327 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.479      ;
; 0.386 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.538      ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.397      ;
; 0.252 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.404      ;
; 0.380 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.532      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.000      ; 0.367      ;
; 0.346 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.273      ; 0.771      ;
; 0.586 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.989      ; 1.727      ;
; 1.086 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.500       ; 0.989      ; 1.727      ;
; 2.010 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; -1.795     ; 0.367      ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LLW'                                                                                                                                                   ;
+-------+------------------------------------------------------+----------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                    ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+----------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.263 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[4][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.062      ;
; 0.268 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.081      ;
; 0.268 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.081      ;
; 0.268 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.081      ;
; 0.268 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.081      ;
; 0.268 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.081      ;
; 0.268 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.081      ;
; 0.268 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.081      ;
; 0.268 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.081      ;
; 0.276 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.665      ; 1.093      ;
; 0.277 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.665      ; 1.094      ;
; 0.287 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.086      ;
; 0.287 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.086      ;
; 0.287 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.086      ;
; 0.287 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.086      ;
; 0.287 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.086      ;
; 0.287 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.086      ;
; 0.287 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.086      ;
; 0.313 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.126      ;
; 0.313 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.126      ;
; 0.313 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.126      ;
; 0.315 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.665      ; 1.132      ;
; 0.325 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.124      ;
; 0.325 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.124      ;
; 0.325 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.124      ;
; 0.325 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.124      ;
; 0.325 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.124      ;
; 0.325 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.124      ;
; 0.325 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.124      ;
; 0.335 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.148      ;
; 0.335 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.148      ;
; 0.335 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.148      ;
; 0.335 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.148      ;
; 0.335 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.148      ;
; 0.335 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.148      ;
; 0.335 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.148      ;
; 0.335 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.148      ;
; 0.340 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.665      ; 1.157      ;
; 0.341 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.143      ;
; 0.341 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.143      ;
; 0.341 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.143      ;
; 0.341 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.143      ;
; 0.341 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.143      ;
; 0.357 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[5][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.170      ;
; 0.357 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[5][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.170      ;
; 0.357 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[5][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.170      ;
; 0.361 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.649      ; 1.162      ;
; 0.361 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.649      ; 1.162      ;
; 0.361 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.649      ; 1.162      ;
; 0.368 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.167      ;
; 0.385 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[5][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.187      ;
; 0.385 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[5][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.187      ;
; 0.385 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[5][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.187      ;
; 0.385 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[5][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.187      ;
; 0.385 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[5][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.187      ;
; 0.386 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.199      ;
; 0.386 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.199      ;
; 0.386 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.199      ;
; 0.390 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.665      ; 1.207      ;
; 0.391 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.665      ; 1.208      ;
; 0.393 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.649      ; 1.194      ;
; 0.393 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.649      ; 1.194      ;
; 0.393 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.649      ; 1.194      ;
; 0.393 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.649      ; 1.194      ;
; 0.393 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.649      ; 1.194      ;
; 0.393 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.649      ; 1.194      ;
; 0.393 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[3][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.649      ; 1.194      ;
; 0.394 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.207      ;
; 0.394 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.207      ;
; 0.394 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.207      ;
; 0.394 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.207      ;
; 0.394 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.207      ;
; 0.394 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.207      ;
; 0.394 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.207      ;
; 0.394 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[7][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.661      ; 1.207      ;
; 0.395 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.663      ; 1.210      ;
; 0.395 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.663      ; 1.210      ;
; 0.395 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.663      ; 1.210      ;
; 0.395 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.663      ; 1.210      ;
; 0.395 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.663      ; 1.210      ;
; 0.405 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][8] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.741      ; 1.298      ;
; 0.414 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.213      ;
; 0.414 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.213      ;
; 0.414 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.213      ;
; 0.414 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.213      ;
; 0.414 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.213      ;
; 0.414 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.213      ;
; 0.414 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[0][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.647      ; 1.213      ;
; 0.414 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.216      ;
; 0.414 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.216      ;
; 0.414 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.216      ;
; 0.414 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.216      ;
; 0.414 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.216      ;
; 0.420 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.649      ; 1.221      ;
; 0.420 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.649      ; 1.221      ;
; 0.420 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.649      ; 1.221      ;
; 0.427 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][8] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.741      ; 1.320      ;
; 0.446 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.248      ;
; 0.446 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.248      ;
; 0.446 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 0.650      ; 1.248      ;
+-------+------------------------------------------------------+----------------------------+-----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                                                   ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 1.656 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.755     ; 0.553      ;
; 1.744 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; -0.752     ; 0.644      ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                                                  ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; -0.728 ; CPU_SM:u_CPU_SM|INCFIFO ; SCSI_SM:u_SCSI_SM|RIFIFO_o ; SCLK         ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; 1.000        ; -0.708     ; 1.052      ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                                        ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.441 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.500        ; 1.253      ; 2.226      ;
; 0.059  ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 1.000        ; 1.253      ; 2.226      ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'SCLK'                                                                                                           ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.432 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 0.500        ; 0.020      ; 0.984      ;
; -0.430 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 0.500        ; 0.000      ; 0.962      ;
; -0.430 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 0.500        ; 0.000      ; 0.962      ;
; -0.430 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 0.500        ; 0.000      ; 0.962      ;
; -0.430 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 0.500        ; 0.000      ; 0.962      ;
; -0.397 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; 0.500        ; 0.014      ; 0.943      ;
; -0.327 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCLK         ; SCLK        ; 0.500        ; 0.099      ; 0.958      ;
; -0.327 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCLK         ; SCLK        ; 0.500        ; 0.099      ; 0.958      ;
; -0.204 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; SCLK         ; SCLK        ; 0.500        ; 0.000      ; 0.736      ;
; -0.161 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCLK         ; SCLK        ; 0.500        ; 0.385      ; 1.078      ;
; -0.040 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCLK         ; SCLK        ; 0.500        ; 0.378      ; 0.950      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                                                            ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; 0.348 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 0.500        ; 0.813      ; 1.138      ;
; 0.848 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 1.000        ; 0.813      ; 1.138      ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'ADDR[2]'                                                                                                                                            ;
+-------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.410 ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 1.765      ; 1.887      ;
; 0.505 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 1.988      ; 2.015      ;
; 0.505 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 1.988      ; 2.015      ;
; 0.874 ; CPU_SM:u_CPU_SM|STOPFLUSH ; registers:u_registers|FLUSHFIFO                                 ; SCLK         ; ADDR[2]     ; 1.000        ; 0.905      ; 1.063      ;
; 0.910 ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 1.765      ; 1.887      ;
; 1.005 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 1.988      ; 2.015      ;
; 1.005 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 1.988      ; 2.015      ;
+-------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'ADDR[2]'                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.125 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 1.988      ; 2.015      ;
; -0.125 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 1.988      ; 2.015      ;
; -0.030 ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 1.765      ; 1.887      ;
; 0.006  ; CPU_SM:u_CPU_SM|STOPFLUSH ; registers:u_registers|FLUSHFIFO                                 ; SCLK         ; ADDR[2]     ; 0.000        ; 0.905      ; 1.063      ;
; 0.375  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 1.988      ; 2.015      ;
; 0.375  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 1.988      ; 2.015      ;
; 0.470  ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 1.765      ; 1.887      ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                                                             ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; 0.032 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 0.000        ; 0.813      ; 1.138      ;
; 0.532 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; -0.500       ; 0.813      ; 1.138      ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                                        ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.821 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.000        ; 1.253      ; 2.226      ;
; 1.321 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.500       ; 1.253      ; 2.226      ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'SCLK'                                                                                                           ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.920 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCLK         ; SCLK        ; -0.500       ; 0.378      ; 0.950      ;
; 1.041 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCLK         ; SCLK        ; -0.500       ; 0.385      ; 1.078      ;
; 1.084 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; SCLK         ; SCLK        ; -0.500       ; 0.000      ; 0.736      ;
; 1.207 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCLK         ; SCLK        ; -0.500       ; 0.099      ; 0.958      ;
; 1.207 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCLK         ; SCLK        ; -0.500       ; 0.099      ; 0.958      ;
; 1.277 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; -0.500       ; 0.014      ; 0.943      ;
; 1.310 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; -0.500       ; 0.000      ; 0.962      ;
; 1.310 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; -0.500       ; 0.000      ; 0.962      ;
; 1.310 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; -0.500       ; 0.000      ; 0.962      ;
; 1.310 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; -0.500       ; 0.000      ; 0.962      ;
; 1.312 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; -0.500       ; 0.020      ; 0.984      ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                                                  ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; 1.608 ; CPU_SM:u_CPU_SM|INCFIFO ; SCSI_SM:u_SCSI_SM|RIFIFO_o ; SCLK         ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; 0.000        ; -0.708     ; 1.052      ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SCLK  ; Rise       ; SCLK                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; AS_O_                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; AS_O_                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEH        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEH        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; DSACK_LATCHED_[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; DSACK_LATCHED_[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; DSACK_LATCHED_[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; DSACK_LATCHED_[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; DS_O_                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; DS_O_                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; LHW                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; LHW                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; LLW                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; LLW                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ADDR[2]'                                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; ADDR[2] ; Rise       ; ADDR[2]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|A1                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|A1                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|FLUSHFIFO                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|FLUSHFIFO                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FE        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FE        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FF        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FF        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; ADDR[2]|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; ADDR[2]|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datac                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datac                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|A1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|A1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|FLUSHFIFO|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|FLUSHFIFO|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|CONTR_WR|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|CONTR_WR|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|datab                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|datab                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|ST_DMA|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|ST_DMA|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ST_DMA|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ST_DMA|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FF|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FF|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LHW'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][17] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LLW'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PAS'                                                                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS|regout                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS|regout                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[8]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[8]|clk                       ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PDS'                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|inclk[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|inclk[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|outclk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|outclk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[9]|clk                      ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOEMPTY|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOEMPTY|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOFULL|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOFULL|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; u_CPU_SM|DECFIFO|regout                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; u_CPU_SM|DECFIFO|regout                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNI'                                                                                               ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|datac                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|datac                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; u_CPU_SM|INCNI|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; u_CPU_SM|INCNI|regout                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|datac                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|datac                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; u_CPU_SM|INCNO|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; u_CPU_SM|INCNO|regout                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; u_SCSI_SM|INCBO_o|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; u_SCSI_SM|INCBO_o|regout                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_o|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_o|clk     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_o|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_o|clk     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|STATE[0]'                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|STATE[0]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|STATE[0]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|nLS2CPU|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|nLS2CPU|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|datac   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU|regout                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU|regout                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[0]|clk                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; rtl~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; rtl~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; rtl~0|datac                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; rtl~0|datac                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; u_registers|u_registers_term|REG_DSK_|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; u_registers|u_registers_term|REG_DSK_|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|regout            ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 1.676  ; 1.676  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; -1.089 ; -1.089 ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; 1.611  ; 1.611  ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; 1.507  ; 1.507  ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; 1.478  ; 1.478  ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; 1.676  ; 1.676  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 2.065  ; 2.065  ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; 2.065  ; 2.065  ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; -0.958 ; -0.958 ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; -0.515 ; -0.515 ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; -0.960 ; -0.960 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 2.571  ; 2.571  ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; 1.814  ; 1.814  ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; 2.418  ; 2.418  ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; 2.571  ; 2.571  ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; 2.330  ; 2.330  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; 2.231  ; 2.231  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; 1.853  ; 1.853  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; 2.170  ; 2.170  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; 2.330  ; 2.330  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; 2.184  ; 2.184  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; 2.298  ; 2.298  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; 2.178  ; 2.178  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; 2.175  ; 2.175  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; 2.328  ; 2.328  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; 2.284  ; 2.284  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; 2.253  ; 2.253  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; 2.229  ; 2.229  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; 2.252  ; 2.252  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; 2.245  ; 2.245  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; 2.272  ; 2.272  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; 2.118  ; 2.118  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; 3.071  ; 3.071  ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; 3.020  ; 3.020  ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; 2.811  ; 2.811  ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; 3.047  ; 3.047  ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; 2.725  ; 2.725  ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; 3.071  ; 3.071  ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; 2.854  ; 2.854  ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; 2.830  ; 2.830  ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; 2.902  ; 2.902  ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; 2.591  ; 2.591  ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; 2.904  ; 2.904  ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; 2.880  ; 2.880  ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; 2.987  ; 2.987  ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; 2.631  ; 2.631  ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; 3.027  ; 3.027  ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; 2.455  ; 2.455  ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; 2.652  ; 2.652  ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; 3.296  ; 3.296  ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; 3.277  ; 3.277  ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; 2.892  ; 2.892  ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; 3.296  ; 3.296  ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; 3.031  ; 3.031  ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; 3.238  ; 3.238  ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; 3.132  ; 3.132  ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; 3.079  ; 3.079  ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; 3.031  ; 3.031  ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; 2.968  ; 2.968  ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; 3.104  ; 3.104  ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; 2.607  ; 2.607  ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; 2.879  ; 2.879  ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; 2.628  ; 2.628  ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; 2.541  ; 2.541  ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; 2.694  ; 2.694  ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; 2.710  ; 2.710  ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; 3.607  ; 3.607  ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; 3.607  ; 3.607  ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; 2.529  ; 2.529  ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; 2.529  ; 2.529  ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; 3.257  ; 3.257  ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 2.868  ; 2.868  ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; 2.201  ; 2.201  ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; 2.407  ; 2.407  ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; -0.327 ; -0.327 ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; 0.442  ; 0.442  ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 5.013  ; 5.013  ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 5.013  ; 5.013  ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 4.608  ; 4.608  ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; 4.290  ; 4.290  ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 2.905  ; 2.905  ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.367  ; 0.367  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 2.842  ; 2.842  ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 2.842  ; 2.842  ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 2.766  ; 2.766  ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; 2.286  ; 2.286  ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.471  ; 3.471  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.706  ; 0.706  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.406  ; 3.406  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.302  ; 3.302  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.273  ; 3.273  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.471  ; 3.471  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2.971  ; 2.971  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2.971  ; 2.971  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.280  ; 1.280  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.835  ; 0.835  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 3.293  ; 3.293  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 3.293  ; 3.293  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 1.209  ; 1.209  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; 1.209  ; 1.209  ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; -1.491 ; -1.491 ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; -1.387 ; -1.387 ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; -1.358 ; -1.358 ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; -1.556 ; -1.556 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -1.056 ; -1.056 ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; -1.056 ; -1.056 ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; 1.117  ; 1.117  ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; 0.635  ; 0.635  ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; 1.080  ; 1.080  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -1.694 ; -1.694 ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; -1.694 ; -1.694 ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; -2.298 ; -2.298 ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; -2.451 ; -2.451 ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; -1.733 ; -1.733 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; -2.111 ; -2.111 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; -1.733 ; -1.733 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; -2.050 ; -2.050 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; -2.210 ; -2.210 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; -2.064 ; -2.064 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; -2.178 ; -2.178 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; -2.058 ; -2.058 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; -2.055 ; -2.055 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; -2.208 ; -2.208 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; -2.164 ; -2.164 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; -2.133 ; -2.133 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; -2.109 ; -2.109 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; -2.132 ; -2.132 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; -2.125 ; -2.125 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; -2.152 ; -2.152 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; -1.998 ; -1.998 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; -1.823 ; -1.823 ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; -2.651 ; -2.651 ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; -2.335 ; -2.335 ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; -2.473 ; -2.473 ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; -2.424 ; -2.424 ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; -2.421 ; -2.421 ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; -2.214 ; -2.214 ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; -2.316 ; -2.316 ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; -2.159 ; -2.159 ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; -1.967 ; -1.967 ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; -2.277 ; -2.277 ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; -1.985 ; -1.985 ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; -2.501 ; -2.501 ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; -2.002 ; -2.002 ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; -2.131 ; -2.131 ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; -1.823 ; -1.823 ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; -2.097 ; -2.097 ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; -1.957 ; -1.957 ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; -2.607 ; -2.607 ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; -2.191 ; -2.191 ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; -2.513 ; -2.513 ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; -2.647 ; -2.647 ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; -2.903 ; -2.903 ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; -2.510 ; -2.510 ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; -2.633 ; -2.633 ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; -2.329 ; -2.329 ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; -2.115 ; -2.115 ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; -2.521 ; -2.521 ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; -2.025 ; -2.025 ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; -2.284 ; -2.284 ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; -2.030 ; -2.030 ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; -1.957 ; -1.957 ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; -2.100 ; -2.100 ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; -2.099 ; -2.099 ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; -2.824 ; -2.824 ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; -2.824 ; -2.824 ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; -2.409 ; -2.409 ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; -2.409 ; -2.409 ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; -2.580 ; -2.580 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -2.694 ; -2.694 ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; -2.081 ; -2.081 ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; -2.287 ; -2.287 ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.447  ; 0.447  ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; -0.094 ; -0.094 ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -2.136 ; -2.136 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -2.321 ; -2.321 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -2.136 ; -2.136 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; -2.341 ; -2.341 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -2.396 ; -2.396 ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.225  ; 0.225  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -2.646 ; -2.646 ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -2.722 ; -2.722 ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -2.646 ; -2.646 ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; -2.166 ; -2.166 ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.586 ; -0.586 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.586 ; -0.586 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.286 ; -3.286 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.182 ; -3.182 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.153 ; -3.153 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.351 ; -3.351 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.851 ; -2.851 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.851 ; -2.851 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -1.160 ; -1.160 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.715 ; -0.715 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -3.173 ; -3.173 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -3.173 ; -3.173 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                    ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 7.491 ; 7.491 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 7.144 ; 7.144 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 7.019 ; 7.019 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 7.004 ; 7.004 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 6.809 ; 6.809 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 7.491 ; 7.491 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 7.282 ; 7.282 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 7.343 ; 7.343 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 7.204 ; 7.204 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 6.657 ; 6.657 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 6.657 ; 6.657 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 7.491 ; 7.491 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 7.144 ; 7.144 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 7.019 ; 7.019 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 7.004 ; 7.004 ; Fall       ; ADDR[2]                                                               ;
;  DATA[3]    ; ADDR[2]                                                               ; 5.439 ; 5.439 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 6.809 ; 6.809 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 7.491 ; 7.491 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 7.282 ; 7.282 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 7.343 ; 7.343 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 7.204 ; 7.204 ; Fall       ; ADDR[2]                                                               ;
;  DATA[9]    ; ADDR[2]                                                               ; 6.377 ; 6.377 ; Fall       ; ADDR[2]                                                               ;
;  DATA[10]   ; ADDR[2]                                                               ; 5.623 ; 5.623 ; Fall       ; ADDR[2]                                                               ;
;  DATA[11]   ; ADDR[2]                                                               ; 5.461 ; 5.461 ; Fall       ; ADDR[2]                                                               ;
;  DATA[12]   ; ADDR[2]                                                               ; 5.612 ; 5.612 ; Fall       ; ADDR[2]                                                               ;
;  DATA[13]   ; ADDR[2]                                                               ; 5.590 ; 5.590 ; Fall       ; ADDR[2]                                                               ;
;  DATA[14]   ; ADDR[2]                                                               ; 5.793 ; 5.793 ; Fall       ; ADDR[2]                                                               ;
;  DATA[15]   ; ADDR[2]                                                               ; 5.790 ; 5.790 ; Fall       ; ADDR[2]                                                               ;
;  DATA[16]   ; ADDR[2]                                                               ; 5.826 ; 5.826 ; Fall       ; ADDR[2]                                                               ;
;  DATA[17]   ; ADDR[2]                                                               ; 5.497 ; 5.497 ; Fall       ; ADDR[2]                                                               ;
;  DATA[18]   ; ADDR[2]                                                               ; 5.822 ; 5.822 ; Fall       ; ADDR[2]                                                               ;
;  DATA[19]   ; ADDR[2]                                                               ; 5.540 ; 5.540 ; Fall       ; ADDR[2]                                                               ;
;  DATA[20]   ; ADDR[2]                                                               ; 5.836 ; 5.836 ; Fall       ; ADDR[2]                                                               ;
;  DATA[21]   ; ADDR[2]                                                               ; 5.772 ; 5.772 ; Fall       ; ADDR[2]                                                               ;
;  DATA[22]   ; ADDR[2]                                                               ; 5.814 ; 5.814 ; Fall       ; ADDR[2]                                                               ;
;  DATA[23]   ; ADDR[2]                                                               ; 5.856 ; 5.856 ; Fall       ; ADDR[2]                                                               ;
;  DATA[24]   ; ADDR[2]                                                               ; 5.700 ; 5.700 ; Fall       ; ADDR[2]                                                               ;
;  DATA[25]   ; ADDR[2]                                                               ; 5.897 ; 5.897 ; Fall       ; ADDR[2]                                                               ;
;  DATA[26]   ; ADDR[2]                                                               ; 5.983 ; 5.983 ; Fall       ; ADDR[2]                                                               ;
;  DATA[27]   ; ADDR[2]                                                               ; 5.907 ; 5.907 ; Fall       ; ADDR[2]                                                               ;
;  DATA[28]   ; ADDR[2]                                                               ; 5.720 ; 5.720 ; Fall       ; ADDR[2]                                                               ;
;  DATA[29]   ; ADDR[2]                                                               ; 6.000 ; 6.000 ; Fall       ; ADDR[2]                                                               ;
;  DATA[30]   ; ADDR[2]                                                               ; 5.950 ; 5.950 ; Fall       ; ADDR[2]                                                               ;
;  DATA[31]   ; ADDR[2]                                                               ; 5.940 ; 5.940 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 4.269 ; 4.269 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 4.318 ; 4.318 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 4.628 ; 4.628 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 4.740 ; 4.740 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 4.883 ; 4.883 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 4.923 ; 4.923 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.804 ; 6.804 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.804 ; 6.804 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.855 ; 5.855 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.855 ; 5.855 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.906 ; 4.906 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.136 ; 5.136 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.416 ; 4.416 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.732 ; 4.732 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.899 ; 4.899 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.603 ; 4.603 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.988 ; 4.988 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.256 ; 5.256 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.783 ; 4.783 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.190 ; 4.190 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.663 ; 4.663 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.166 ; 4.166 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.235 ; 4.235 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.397 ; 4.397 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.613 ; 4.613 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.767 ; 4.767 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.231 ; 5.231 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.140 ; 5.140 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.982 ; 4.982 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.265 ; 5.265 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.178 ; 5.178 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.149 ; 5.149 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.902 ; 4.902 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.560 ; 5.560 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.876 ; 4.876 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.017 ; 5.017 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.897 ; 4.897 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.316 ; 5.316 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.949 ; 4.949 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.980 ; 4.980 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.117 ; 5.117 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.218 ; 5.218 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.218 ; 5.218 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 6.840 ; 6.840 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 6.840 ; 6.840 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 6.843 ; 6.843 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 6.843 ; 6.843 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 6.300 ; 6.300 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 5.389 ; 5.389 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 5.907 ; 5.907 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 5.508 ; 5.508 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 5.362 ; 5.362 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 5.936 ; 5.936 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 6.078 ; 6.078 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 5.869 ; 5.869 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 5.930 ; 5.930 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 5.801 ; 5.801 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 6.300 ; 6.300 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 5.546 ; 5.546 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 5.384 ; 5.384 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 5.535 ; 5.535 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 5.513 ; 5.513 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 5.716 ; 5.716 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 5.713 ; 5.713 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 5.214 ; 5.214 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 5.049 ; 5.049 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 5.462 ; 5.462 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 4.968 ; 4.968 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 5.443 ; 5.443 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 5.160 ; 5.160 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 5.326 ; 5.326 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 5.244 ; 5.244 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 5.113 ; 5.113 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 5.285 ; 5.285 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 5.371 ; 5.371 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 5.295 ; 5.295 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 5.287 ; 5.287 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 5.388 ; 5.388 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 5.338 ; 5.338 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 5.328 ; 5.328 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 5.476 ; 5.476 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 5.476 ; 5.476 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 4.187 ; 4.187 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 4.648 ; 4.648 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 4.187 ; 4.187 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 4.658 ; 4.658 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 4.648 ; 4.648 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 4.196 ; 4.196 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 4.440 ; 4.440 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 4.120 ; 4.120 ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 3.620 ; 3.620 ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 4.197 ; 4.197 ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 3.977 ; 3.977 ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 4.200 ; 4.200 ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 3.992 ; 3.992 ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 4.251 ; 4.251 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 4.272 ; 4.272 ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 3.992 ; 3.992 ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 4.832 ; 4.832 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 4.876 ; 4.876 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 3.233 ; 3.233 ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 3.575 ; 3.575 ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.862 ; 4.862 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.862 ; 4.862 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.681 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.681 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.125 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.065 ; 4.065 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.065 ; 4.065 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.953 ; 3.953 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.681 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.681 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.125 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 4.019 ; 4.019 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 4.019 ; 4.019 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.463 ; 3.463 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                            ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 4.678 ; 4.678 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 5.200 ; 5.200 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 5.068 ; 5.068 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 4.876 ; 4.876 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 4.678 ; 4.678 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 5.025 ; 5.025 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 4.815 ; 4.815 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 4.994 ; 4.994 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 7.204 ; 7.204 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 6.243 ; 6.243 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 6.243 ; 6.243 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 4.678 ; 4.678 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 5.143 ; 5.143 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 5.068 ; 5.068 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 4.876 ; 4.876 ; Fall       ; ADDR[2]                                                               ;
;  DATA[3]    ; ADDR[2]                                                               ; 5.439 ; 5.439 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 4.678 ; 4.678 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 5.025 ; 5.025 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 4.815 ; 4.815 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 4.994 ; 4.994 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 5.512 ; 5.512 ; Fall       ; ADDR[2]                                                               ;
;  DATA[9]    ; ADDR[2]                                                               ; 6.377 ; 6.377 ; Fall       ; ADDR[2]                                                               ;
;  DATA[10]   ; ADDR[2]                                                               ; 5.623 ; 5.623 ; Fall       ; ADDR[2]                                                               ;
;  DATA[11]   ; ADDR[2]                                                               ; 5.461 ; 5.461 ; Fall       ; ADDR[2]                                                               ;
;  DATA[12]   ; ADDR[2]                                                               ; 5.612 ; 5.612 ; Fall       ; ADDR[2]                                                               ;
;  DATA[13]   ; ADDR[2]                                                               ; 5.590 ; 5.590 ; Fall       ; ADDR[2]                                                               ;
;  DATA[14]   ; ADDR[2]                                                               ; 5.793 ; 5.793 ; Fall       ; ADDR[2]                                                               ;
;  DATA[15]   ; ADDR[2]                                                               ; 5.790 ; 5.790 ; Fall       ; ADDR[2]                                                               ;
;  DATA[16]   ; ADDR[2]                                                               ; 5.826 ; 5.826 ; Fall       ; ADDR[2]                                                               ;
;  DATA[17]   ; ADDR[2]                                                               ; 5.497 ; 5.497 ; Fall       ; ADDR[2]                                                               ;
;  DATA[18]   ; ADDR[2]                                                               ; 5.822 ; 5.822 ; Fall       ; ADDR[2]                                                               ;
;  DATA[19]   ; ADDR[2]                                                               ; 5.540 ; 5.540 ; Fall       ; ADDR[2]                                                               ;
;  DATA[20]   ; ADDR[2]                                                               ; 5.836 ; 5.836 ; Fall       ; ADDR[2]                                                               ;
;  DATA[21]   ; ADDR[2]                                                               ; 5.772 ; 5.772 ; Fall       ; ADDR[2]                                                               ;
;  DATA[22]   ; ADDR[2]                                                               ; 5.814 ; 5.814 ; Fall       ; ADDR[2]                                                               ;
;  DATA[23]   ; ADDR[2]                                                               ; 5.856 ; 5.856 ; Fall       ; ADDR[2]                                                               ;
;  DATA[24]   ; ADDR[2]                                                               ; 5.700 ; 5.700 ; Fall       ; ADDR[2]                                                               ;
;  DATA[25]   ; ADDR[2]                                                               ; 5.897 ; 5.897 ; Fall       ; ADDR[2]                                                               ;
;  DATA[26]   ; ADDR[2]                                                               ; 5.983 ; 5.983 ; Fall       ; ADDR[2]                                                               ;
;  DATA[27]   ; ADDR[2]                                                               ; 5.907 ; 5.907 ; Fall       ; ADDR[2]                                                               ;
;  DATA[28]   ; ADDR[2]                                                               ; 5.720 ; 5.720 ; Fall       ; ADDR[2]                                                               ;
;  DATA[29]   ; ADDR[2]                                                               ; 6.000 ; 6.000 ; Fall       ; ADDR[2]                                                               ;
;  DATA[30]   ; ADDR[2]                                                               ; 5.950 ; 5.950 ; Fall       ; ADDR[2]                                                               ;
;  DATA[31]   ; ADDR[2]                                                               ; 5.940 ; 5.940 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 4.269 ; 4.269 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 4.318 ; 4.318 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 4.628 ; 4.628 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 4.740 ; 4.740 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 4.883 ; 4.883 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 4.923 ; 4.923 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.147 ; 5.147 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.147 ; 5.147 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.166 ; 4.166 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.855 ; 5.855 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.855 ; 4.855 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.136 ; 5.136 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.416 ; 4.416 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.433 ; 4.433 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.899 ; 4.899 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.603 ; 4.603 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.988 ; 4.988 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.256 ; 5.256 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.783 ; 4.783 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.190 ; 4.190 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.663 ; 4.663 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.166 ; 4.166 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.235 ; 4.235 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.397 ; 4.397 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.613 ; 4.613 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.554 ; 4.554 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.481 ; 4.481 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.640 ; 4.640 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.879 ; 4.879 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.881 ; 4.881 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.691 ; 4.691 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.752 ; 4.752 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.862 ; 4.862 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.278 ; 5.278 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.854 ; 4.854 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.972 ; 4.972 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.847 ; 4.847 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.190 ; 5.190 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.946 ; 4.946 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.675 ; 4.675 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.724 ; 4.724 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.218 ; 5.218 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.218 ; 5.218 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 5.915 ; 5.915 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 5.915 ; 5.915 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 5.550 ; 5.550 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 5.550 ; 5.550 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 4.150 ; 4.150 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 5.044 ; 5.044 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 4.740 ; 4.740 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 4.621 ; 4.621 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 4.150 ; 4.150 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 4.764 ; 4.764 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 5.294 ; 5.294 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 5.086 ; 5.086 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 5.272 ; 5.272 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 4.403 ; 4.403 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 4.877 ; 4.877 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 4.379 ; 4.379 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 4.171 ; 4.171 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 4.365 ; 4.365 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 4.343 ; 4.343 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 4.299 ; 4.299 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 4.356 ; 4.356 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 4.560 ; 4.560 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 4.393 ; 4.393 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 4.553 ; 4.553 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 4.431 ; 4.431 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 4.496 ; 4.496 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 4.560 ; 4.560 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 4.474 ; 4.474 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 4.571 ; 4.571 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 4.419 ; 4.419 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 4.605 ; 4.605 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 4.690 ; 4.690 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 4.614 ; 4.614 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 4.315 ; 4.315 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 4.719 ; 4.719 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 4.664 ; 4.664 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 4.822 ; 4.822 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 4.047 ; 4.047 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 4.692 ; 4.692 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 4.047 ; 4.047 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 4.508 ; 4.508 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 4.047 ; 4.047 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 4.518 ; 4.518 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 4.508 ; 4.508 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 4.056 ; 4.056 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 4.300 ; 4.300 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 4.120 ; 4.120 ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 3.620 ; 3.620 ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 4.197 ; 4.197 ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 3.977 ; 3.977 ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 4.200 ; 4.200 ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 3.992 ; 3.992 ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 4.251 ; 4.251 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 4.272 ; 4.272 ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 3.992 ; 3.992 ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 4.832 ; 4.832 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 4.876 ; 4.876 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 3.233 ; 3.233 ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 3.575 ; 3.575 ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.107 ; 4.107 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.107 ; 4.107 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.125 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.681 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.125 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.493 ; 3.493 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.493 ; 3.493 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.507 ; 3.507 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.125 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.681 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.125 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.463 ; 3.463 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 4.019 ; 4.019 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.463 ; 3.463 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[3]    ; DATA[0]     ; 7.608 ; 7.485 ; 7.485 ; 7.608 ;
; ADDR[3]    ; DATA[1]     ; 7.476 ; 7.360 ; 7.360 ; 7.476 ;
; ADDR[3]    ; DATA[2]     ; 7.345 ; 7.345 ; 7.345 ; 7.345 ;
; ADDR[3]    ; DATA[4]     ; 7.150 ; 7.150 ; 7.150 ; 7.150 ;
; ADDR[3]    ; DATA[5]     ; 7.955 ; 7.832 ; 7.832 ; 7.955 ;
; ADDR[3]    ; DATA[6]     ; 7.746 ; 7.623 ; 7.623 ; 7.746 ;
; ADDR[3]    ; DATA[7]     ; 7.807 ; 7.684 ; 7.684 ; 7.807 ;
; ADDR[3]    ; DATA[8]     ; 7.545 ;       ;       ; 7.545 ;
; ADDR[4]    ; DATA[0]     ; 7.739 ;       ;       ; 7.739 ;
; ADDR[4]    ; DATA[1]     ; 7.607 ; 7.145 ; 7.145 ; 7.607 ;
; ADDR[4]    ; DATA[2]     ; 7.130 ; 7.415 ; 7.415 ; 7.130 ;
; ADDR[4]    ; DATA[4]     ; 7.217 ; 6.935 ; 6.935 ; 7.217 ;
; ADDR[4]    ; DATA[5]     ; 8.086 ;       ;       ; 8.086 ;
; ADDR[4]    ; DATA[6]     ; 7.877 ;       ;       ; 7.877 ;
; ADDR[4]    ; DATA[7]     ; 7.938 ;       ;       ; 7.938 ;
; ADDR[4]    ; DATA[8]     ;       ; 7.330 ; 7.330 ;       ;
; ADDR[5]    ; DATA[0]     ; 7.643 ; 7.406 ; 7.406 ; 7.643 ;
; ADDR[5]    ; DATA[1]     ; 7.518 ; 7.518 ; 7.518 ; 7.518 ;
; ADDR[5]    ; DATA[2]     ; 7.503 ; 7.503 ; 7.503 ; 7.503 ;
; ADDR[5]    ; DATA[4]     ; 7.308 ; 7.308 ; 7.308 ; 7.308 ;
; ADDR[5]    ; DATA[5]     ; 7.990 ; 7.753 ; 7.753 ; 7.990 ;
; ADDR[5]    ; DATA[6]     ; 7.781 ; 7.544 ; 7.544 ; 7.781 ;
; ADDR[5]    ; DATA[7]     ; 7.842 ; 7.605 ; 7.605 ; 7.842 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.703 ; 7.703 ;       ;
; ADDR[6]    ; DATA[0]     ; 7.767 ; 7.673 ; 7.673 ; 7.767 ;
; ADDR[6]    ; DATA[1]     ; 7.642 ; 7.642 ; 7.642 ; 7.642 ;
; ADDR[6]    ; DATA[2]     ; 7.627 ; 7.627 ; 7.627 ; 7.627 ;
; ADDR[6]    ; DATA[4]     ; 7.432 ; 7.432 ; 7.432 ; 7.432 ;
; ADDR[6]    ; DATA[5]     ; 8.114 ; 8.020 ; 8.020 ; 8.114 ;
; ADDR[6]    ; DATA[6]     ; 7.905 ; 7.811 ; 7.811 ; 7.905 ;
; ADDR[6]    ; DATA[7]     ; 7.966 ; 7.872 ; 7.872 ; 7.966 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.827 ; 7.827 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 7.054 ;       ;       ; 7.054 ;
; INTA       ; _INT        ;       ; 3.329 ; 3.329 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 7.271 ;       ;       ; 7.271 ;
; R_W        ; DATA[0]     ; 5.047 ; 7.663 ; 7.663 ; 5.047 ;
; R_W        ; DATA[1]     ; 7.538 ; 7.538 ; 7.538 ; 7.538 ;
; R_W        ; DATA[2]     ; 7.523 ; 7.523 ; 7.523 ; 7.523 ;
; R_W        ; DATA[4]     ; 7.328 ; 7.328 ; 7.328 ; 7.328 ;
; R_W        ; DATA[5]     ; 5.394 ; 8.010 ; 8.010 ; 5.394 ;
; R_W        ; DATA[6]     ; 5.185 ; 7.801 ; 7.801 ; 5.185 ;
; R_W        ; DATA[7]     ; 5.246 ; 7.862 ; 7.862 ; 5.246 ;
; R_W        ; DATA[8]     ; 7.723 ;       ;       ; 7.723 ;
; R_W        ; _LED_RD     ;       ; 6.515 ; 6.515 ;       ;
; R_W        ; _LED_WR     ; 6.561 ;       ;       ; 6.561 ;
; _AS        ; DATA[0]     ; 5.574 ; 5.482 ; 5.482 ; 5.574 ;
; _AS        ; DATA[1]     ; 5.449 ; 5.449 ; 5.449 ; 5.449 ;
; _AS        ; DATA[2]     ; 5.434 ; 5.434 ; 5.434 ; 5.434 ;
; _AS        ; DATA[4]     ; 5.239 ; 5.239 ; 5.239 ; 5.239 ;
; _AS        ; DATA[5]     ; 5.921 ; 5.829 ; 5.829 ; 5.921 ;
; _AS        ; DATA[6]     ; 5.712 ; 5.620 ; 5.620 ; 5.712 ;
; _AS        ; DATA[7]     ; 5.773 ; 5.681 ; 5.681 ; 5.773 ;
; _AS        ; DATA[8]     ;       ; 5.634 ; 5.634 ;       ;
; _AS        ; _LED_RD     ; 7.328 ;       ;       ; 7.328 ;
; _AS        ; _LED_WR     ; 7.378 ;       ;       ; 7.378 ;
; _CS        ; DATA[0]     ; 5.128 ; 5.037 ; 5.037 ; 5.128 ;
; _CS        ; DATA[1]     ; 5.003 ; 5.003 ; 5.003 ; 5.003 ;
; _CS        ; DATA[2]     ; 4.988 ; 4.988 ; 4.988 ; 4.988 ;
; _CS        ; DATA[4]     ; 4.793 ; 4.793 ; 4.793 ; 4.793 ;
; _CS        ; DATA[5]     ; 5.475 ; 5.384 ; 5.384 ; 5.475 ;
; _CS        ; DATA[6]     ; 5.266 ; 5.175 ; 5.175 ; 5.266 ;
; _CS        ; DATA[7]     ; 5.327 ; 5.236 ; 5.236 ; 5.327 ;
; _CS        ; DATA[8]     ;       ; 5.188 ; 5.188 ;       ;
; _CS        ; _LED_RD     ; 4.790 ;       ;       ; 4.790 ;
; _CS        ; _LED_WR     ; 4.840 ;       ;       ; 4.840 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[3]    ; DATA[0]     ; 7.608 ; 7.485 ; 7.485 ; 7.608 ;
; ADDR[3]    ; DATA[1]     ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; ADDR[3]    ; DATA[2]     ; 7.345 ; 7.284 ; 7.284 ; 7.345 ;
; ADDR[3]    ; DATA[4]     ; 7.086 ; 7.150 ; 7.150 ; 7.086 ;
; ADDR[3]    ; DATA[5]     ; 7.433 ; 7.430 ; 7.430 ; 7.433 ;
; ADDR[3]    ; DATA[6]     ; 7.223 ; 7.220 ; 7.220 ; 7.223 ;
; ADDR[3]    ; DATA[7]     ; 7.402 ; 7.399 ; 7.399 ; 7.402 ;
; ADDR[3]    ; DATA[8]     ; 7.545 ;       ;       ; 7.545 ;
; ADDR[4]    ; DATA[0]     ; 7.270 ;       ;       ; 7.270 ;
; ADDR[4]    ; DATA[1]     ; 7.145 ; 7.145 ; 7.145 ; 7.145 ;
; ADDR[4]    ; DATA[2]     ; 7.130 ; 7.130 ; 7.130 ; 7.130 ;
; ADDR[4]    ; DATA[4]     ; 6.935 ; 6.935 ; 6.935 ; 6.935 ;
; ADDR[4]    ; DATA[5]     ; 7.215 ;       ;       ; 7.215 ;
; ADDR[4]    ; DATA[6]     ; 7.005 ;       ;       ; 7.005 ;
; ADDR[4]    ; DATA[7]     ; 7.184 ;       ;       ; 7.184 ;
; ADDR[4]    ; DATA[8]     ;       ; 7.330 ; 7.330 ;       ;
; ADDR[5]    ; DATA[0]     ; 7.643 ; 7.406 ; 7.406 ; 7.643 ;
; ADDR[5]    ; DATA[1]     ; 7.518 ; 7.274 ; 7.274 ; 7.518 ;
; ADDR[5]    ; DATA[2]     ; 7.082 ; 7.503 ; 7.503 ; 7.082 ;
; ADDR[5]    ; DATA[4]     ; 7.308 ; 6.884 ; 6.884 ; 7.308 ;
; ADDR[5]    ; DATA[5]     ; 7.588 ; 7.231 ; 7.231 ; 7.588 ;
; ADDR[5]    ; DATA[6]     ; 7.378 ; 7.021 ; 7.021 ; 7.378 ;
; ADDR[5]    ; DATA[7]     ; 7.557 ; 7.200 ; 7.200 ; 7.557 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.703 ; 7.703 ;       ;
; ADDR[6]    ; DATA[0]     ; 7.767 ; 7.673 ; 7.673 ; 7.767 ;
; ADDR[6]    ; DATA[1]     ; 7.642 ; 7.541 ; 7.541 ; 7.642 ;
; ADDR[6]    ; DATA[2]     ; 7.349 ; 7.627 ; 7.627 ; 7.349 ;
; ADDR[6]    ; DATA[4]     ; 7.432 ; 7.151 ; 7.151 ; 7.432 ;
; ADDR[6]    ; DATA[5]     ; 7.712 ; 7.498 ; 7.498 ; 7.712 ;
; ADDR[6]    ; DATA[6]     ; 7.502 ; 7.288 ; 7.288 ; 7.502 ;
; ADDR[6]    ; DATA[7]     ; 7.681 ; 7.467 ; 7.467 ; 7.681 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.827 ; 7.827 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 7.054 ;       ;       ; 7.054 ;
; INTA       ; _INT        ;       ; 3.329 ; 3.329 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 7.271 ;       ;       ; 7.271 ;
; R_W        ; DATA[0]     ; 5.047 ; 7.663 ; 7.663 ; 5.047 ;
; R_W        ; DATA[1]     ; 4.915 ; 7.538 ; 7.538 ; 4.915 ;
; R_W        ; DATA[2]     ; 7.523 ; 4.723 ; 4.723 ; 7.523 ;
; R_W        ; DATA[4]     ; 4.525 ; 7.328 ; 7.328 ; 4.525 ;
; R_W        ; DATA[5]     ; 4.872 ; 7.608 ; 7.608 ; 4.872 ;
; R_W        ; DATA[6]     ; 4.662 ; 7.398 ; 7.398 ; 4.662 ;
; R_W        ; DATA[7]     ; 4.841 ; 7.577 ; 7.577 ; 4.841 ;
; R_W        ; DATA[8]     ; 7.723 ;       ;       ; 7.723 ;
; R_W        ; _LED_RD     ;       ; 6.515 ; 6.515 ;       ;
; R_W        ; _LED_WR     ; 6.561 ;       ;       ; 6.561 ;
; _AS        ; DATA[0]     ; 5.574 ; 5.482 ; 5.482 ; 5.574 ;
; _AS        ; DATA[1]     ; 5.449 ; 5.350 ; 5.350 ; 5.449 ;
; _AS        ; DATA[2]     ; 5.158 ; 5.434 ; 5.434 ; 5.158 ;
; _AS        ; DATA[4]     ; 5.239 ; 4.960 ; 4.960 ; 5.239 ;
; _AS        ; DATA[5]     ; 5.519 ; 5.307 ; 5.307 ; 5.519 ;
; _AS        ; DATA[6]     ; 5.309 ; 5.097 ; 5.097 ; 5.309 ;
; _AS        ; DATA[7]     ; 5.488 ; 5.276 ; 5.276 ; 5.488 ;
; _AS        ; DATA[8]     ;       ; 5.634 ; 5.634 ;       ;
; _AS        ; _LED_RD     ; 7.328 ;       ;       ; 7.328 ;
; _AS        ; _LED_WR     ; 7.378 ;       ;       ; 7.378 ;
; _CS        ; DATA[0]     ; 5.128 ; 5.037 ; 5.037 ; 5.128 ;
; _CS        ; DATA[1]     ; 5.003 ; 4.905 ; 4.905 ; 5.003 ;
; _CS        ; DATA[2]     ; 4.713 ; 4.988 ; 4.988 ; 4.713 ;
; _CS        ; DATA[4]     ; 4.793 ; 4.515 ; 4.515 ; 4.793 ;
; _CS        ; DATA[5]     ; 5.073 ; 4.862 ; 4.862 ; 5.073 ;
; _CS        ; DATA[6]     ; 4.863 ; 4.652 ; 4.652 ; 4.863 ;
; _CS        ; DATA[7]     ; 5.042 ; 4.831 ; 4.831 ; 5.042 ;
; _CS        ; DATA[8]     ;       ; 5.188 ; 5.188 ;       ;
; _CS        ; _LED_RD     ; 4.790 ;       ;       ; 4.790 ;
; _CS        ; _LED_WR     ; 4.840 ;       ;       ; 4.840 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 4.832 ;      ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 5.244 ;      ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 4.832 ;      ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 5.244 ;      ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 4.947 ;      ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 5.244 ;      ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 4.957 ;      ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 5.236 ;      ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 4.967 ;      ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 5.226 ;      ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 4.993 ;      ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 5.127 ;      ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 4.983 ;      ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 5.118 ;      ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 5.098 ;      ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 4.983 ;      ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 4.983 ;      ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 5.675 ;      ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 5.439 ;      ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 5.690 ;      ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 5.463 ;      ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 5.690 ;      ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 5.603 ;      ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 5.690 ;      ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 5.603 ;      ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 5.679 ;      ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 5.895 ;      ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 5.797 ;      ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 5.895 ;      ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 5.807 ;      ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 5.895 ;      ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 5.552 ;      ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 5.895 ;      ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 4.221 ;      ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 4.633 ;      ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 4.221 ;      ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 4.633 ;      ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 4.336 ;      ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 4.633 ;      ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 4.346 ;      ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 4.625 ;      ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 4.356 ;      ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 4.615 ;      ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 4.382 ;      ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 4.516 ;      ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 4.372 ;      ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 4.507 ;      ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 4.487 ;      ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 4.372 ;      ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 4.372 ;      ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 5.063 ;      ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 4.827 ;      ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 5.078 ;      ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 4.851 ;      ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 5.078 ;      ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 4.991 ;      ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 5.078 ;      ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 4.991 ;      ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 5.067 ;      ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 5.283 ;      ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 5.185 ;      ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 5.283 ;      ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 5.195 ;      ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 5.283 ;      ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 4.940 ;      ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 5.283 ;      ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 4.262 ;      ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 4.262 ;      ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 3.676 ;      ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 3.911 ;      ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 3.926 ;      ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 3.676 ;      ; Rise       ; SCLK            ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 4.832 ;      ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 5.244 ;      ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 4.832 ;      ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 5.244 ;      ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 4.947 ;      ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 5.244 ;      ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 4.957 ;      ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 5.236 ;      ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 4.967 ;      ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 5.226 ;      ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 4.993 ;      ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 5.127 ;      ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 4.983 ;      ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 5.118 ;      ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 5.098 ;      ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 4.983 ;      ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 4.983 ;      ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 5.675 ;      ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 5.439 ;      ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 5.690 ;      ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 5.463 ;      ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 5.690 ;      ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 5.603 ;      ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 5.690 ;      ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 5.603 ;      ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 5.679 ;      ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 5.895 ;      ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 5.797 ;      ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 5.895 ;      ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 5.807 ;      ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 5.895 ;      ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 5.552 ;      ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 5.895 ;      ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 4.054 ;      ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 4.466 ;      ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 4.054 ;      ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 4.466 ;      ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 4.169 ;      ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 4.466 ;      ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 4.179 ;      ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 4.458 ;      ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 4.189 ;      ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 4.448 ;      ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 4.215 ;      ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 4.349 ;      ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 4.205 ;      ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 4.340 ;      ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 4.320 ;      ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 4.205 ;      ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 4.205 ;      ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 4.506 ;      ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 4.270 ;      ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 4.521 ;      ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 4.294 ;      ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 4.521 ;      ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 4.434 ;      ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 4.521 ;      ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 4.434 ;      ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 4.510 ;      ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 4.726 ;      ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 4.628 ;      ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 4.726 ;      ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 4.638 ;      ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 4.726 ;      ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 4.383 ;      ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 4.726 ;      ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 4.262 ;      ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 4.262 ;      ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 3.676 ;      ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 3.911 ;      ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 3.926 ;      ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 3.676 ;      ; Rise       ; SCLK            ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 4.832     ;           ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 5.244     ;           ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 4.832     ;           ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 5.244     ;           ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 4.947     ;           ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 5.244     ;           ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 4.957     ;           ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 5.236     ;           ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 4.967     ;           ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 5.226     ;           ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 4.993     ;           ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 5.127     ;           ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 4.983     ;           ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 5.118     ;           ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 5.098     ;           ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 4.983     ;           ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 4.983     ;           ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 5.675     ;           ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 5.439     ;           ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 5.690     ;           ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 5.463     ;           ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 5.690     ;           ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 5.603     ;           ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 5.690     ;           ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 5.603     ;           ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 5.679     ;           ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 5.895     ;           ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 5.797     ;           ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 5.895     ;           ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 5.807     ;           ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 5.895     ;           ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 5.552     ;           ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 5.895     ;           ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 4.221     ;           ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 4.633     ;           ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 4.221     ;           ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 4.633     ;           ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 4.336     ;           ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 4.633     ;           ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 4.346     ;           ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 4.625     ;           ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 4.356     ;           ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 4.615     ;           ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 4.382     ;           ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 4.516     ;           ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 4.372     ;           ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 4.507     ;           ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 4.487     ;           ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 4.372     ;           ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 4.372     ;           ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 5.063     ;           ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 4.827     ;           ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 5.078     ;           ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 4.851     ;           ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 5.078     ;           ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 4.991     ;           ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 5.078     ;           ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 4.991     ;           ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 5.067     ;           ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 5.283     ;           ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 5.185     ;           ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 5.283     ;           ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 5.195     ;           ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 5.283     ;           ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 4.940     ;           ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 5.283     ;           ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 4.262     ;           ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 4.262     ;           ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 3.676     ;           ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 3.911     ;           ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 3.926     ;           ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 3.676     ;           ; Rise       ; SCLK            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 4.832     ;           ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 5.244     ;           ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 4.832     ;           ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 5.244     ;           ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 4.947     ;           ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 5.244     ;           ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 4.957     ;           ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 5.236     ;           ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 4.967     ;           ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 5.226     ;           ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 4.993     ;           ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 5.127     ;           ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 4.983     ;           ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 5.118     ;           ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 5.098     ;           ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 4.983     ;           ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 4.983     ;           ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 5.675     ;           ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 5.439     ;           ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 5.690     ;           ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 5.463     ;           ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 5.690     ;           ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 5.603     ;           ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 5.690     ;           ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 5.603     ;           ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 5.679     ;           ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 5.895     ;           ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 5.797     ;           ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 5.895     ;           ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 5.807     ;           ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 5.895     ;           ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 5.552     ;           ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 5.895     ;           ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 4.054     ;           ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 4.466     ;           ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 4.054     ;           ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 4.466     ;           ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 4.169     ;           ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 4.466     ;           ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 4.179     ;           ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 4.458     ;           ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 4.189     ;           ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 4.448     ;           ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 4.215     ;           ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 4.349     ;           ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 4.205     ;           ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 4.340     ;           ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 4.320     ;           ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 4.205     ;           ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 4.205     ;           ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 4.506     ;           ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 4.270     ;           ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 4.521     ;           ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 4.294     ;           ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 4.521     ;           ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 4.434     ;           ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 4.521     ;           ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 4.434     ;           ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 4.510     ;           ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 4.726     ;           ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 4.628     ;           ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 4.726     ;           ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 4.638     ;           ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 4.726     ;           ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 4.383     ;           ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 4.726     ;           ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 4.262     ;           ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 4.262     ;           ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 3.676     ;           ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 3.911     ;           ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 3.926     ;           ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 3.676     ;           ; Rise       ; SCLK            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                    ;
+------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                                  ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                                       ; -10.313  ; -4.545  ; -3.081   ; -0.870  ; -1.941              ;
;  ADDR[2]                                                               ; -0.077   ; -4.545  ; 0.254    ; -0.870  ; -1.777              ;
;  CPU_SM:u_CPU_SM|DECFIFO                                               ; -1.840   ; -2.790  ; N/A      ; N/A     ; -0.742              ;
;  CPU_SM:u_CPU_SM|INCNI                                                 ; -0.486   ; 0.215   ; N/A      ; N/A     ; -0.742              ;
;  CPU_SM:u_CPU_SM|INCNO                                                 ; -0.516   ; 0.215   ; N/A      ; N/A     ; -0.742              ;
;  CPU_SM:u_CPU_SM|PAS                                                   ; -3.806   ; 0.097   ; N/A      ; N/A     ; -0.742              ;
;  CPU_SM:u_CPU_SM|PDS                                                   ; N/A      ; N/A     ; N/A      ; N/A     ; -0.742              ;
;  LHW                                                                   ; -2.182   ; -0.012  ; N/A      ; N/A     ; -0.742              ;
;  LLW                                                                   ; -4.103   ; 0.263   ; N/A      ; N/A     ; -0.742              ;
;  SCLK                                                                  ; -10.313  ; -2.595  ; -1.842   ; 0.801   ; -1.941              ;
;  SCSI_SM:u_SCSI_SM|INCBO_o                                             ; -4.809   ; 0.215   ; N/A      ; N/A     ; -0.742              ;
;  SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; N/A      ; N/A     ; 0.047    ; 0.032   ; -0.742              ;
;  SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; N/A      ; N/A     ; -3.081   ; 1.608   ; -0.742              ;
;  SCSI_SM:u_SCSI_SM|STATE[0]                                            ; N/A      ; N/A     ; N/A      ; N/A     ; -0.742              ;
;  SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; -2.259   ; 1.656   ; N/A      ; N/A     ; -0.742              ;
;  registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; N/A      ; N/A     ; -1.844   ; 0.821   ; -0.742              ;
; Design-wide TNS                                                        ; -922.212 ; -40.912 ; -19.325  ; -1.44   ; -585.446            ;
;  ADDR[2]                                                               ; -0.120   ; -4.545  ; 0.000    ; -1.440  ; -18.101             ;
;  CPU_SM:u_CPU_SM|DECFIFO                                               ; -7.637   ; -9.210  ; N/A      ; N/A     ; -7.420              ;
;  CPU_SM:u_CPU_SM|INCNI                                                 ; -0.748   ; 0.000   ; N/A      ; N/A     ; -4.452              ;
;  CPU_SM:u_CPU_SM|INCNO                                                 ; -0.555   ; 0.000   ; N/A      ; N/A     ; -4.452              ;
;  CPU_SM:u_CPU_SM|PAS                                                   ; -112.334 ; 0.000   ; N/A      ; N/A     ; -47.488             ;
;  CPU_SM:u_CPU_SM|PDS                                                   ; N/A      ; N/A     ; N/A      ; N/A     ; -23.744             ;
;  LHW                                                                   ; -137.505 ; -0.012  ; N/A      ; N/A     ; -189.952            ;
;  LLW                                                                   ; -368.983 ; 0.000   ; N/A      ; N/A     ; -189.952            ;
;  SCLK                                                                  ; -287.262 ; -27.157 ; -14.400  ; 0.000   ; -89.497             ;
;  SCSI_SM:u_SCSI_SM|INCBO_o                                             ; -4.809   ; 0.000   ; N/A      ; N/A     ; -2.968              ;
;  SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; N/A      ; N/A     ; 0.000    ; 0.000   ; -1.484              ;
;  SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; N/A      ; N/A     ; -3.081   ; 0.000   ; -1.484              ;
;  SCSI_SM:u_SCSI_SM|STATE[0]                                            ; N/A      ; N/A     ; N/A      ; N/A     ; -1.484              ;
;  SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; -2.259   ; 0.000   ; N/A      ; N/A     ; -1.484              ;
;  registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; N/A      ; N/A     ; -1.844   ; 0.000   ; -1.484              ;
+------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 2.526  ; 2.526  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; -1.089 ; -1.089 ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; 2.357  ; 2.357  ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; 1.921  ; 1.921  ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; 1.806  ; 1.806  ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; 2.526  ; 2.526  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 3.427  ; 3.427  ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; 3.427  ; 3.427  ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; -0.958 ; -0.958 ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; -0.515 ; -0.515 ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; -0.960 ; -0.960 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 4.915  ; 4.915  ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; 2.912  ; 2.912  ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; 4.476  ; 4.476  ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; 4.915  ; 4.915  ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; 4.755  ; 4.755  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; 4.481  ; 4.481  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; 3.416  ; 3.416  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; 4.331  ; 4.331  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; 4.564  ; 4.564  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; 4.376  ; 4.376  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; 4.581  ; 4.581  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; 4.367  ; 4.367  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; 4.357  ; 4.357  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; 4.624  ; 4.624  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; 4.755  ; 4.755  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; 4.511  ; 4.511  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; 4.570  ; 4.570  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; 4.512  ; 4.512  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; 4.595  ; 4.595  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; 4.537  ; 4.537  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; 4.368  ; 4.368  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; 6.801  ; 6.801  ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; 6.744  ; 6.744  ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; 6.302  ; 6.302  ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; 6.801  ; 6.801  ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; 5.679  ; 5.679  ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; 6.175  ; 6.175  ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; 6.309  ; 6.309  ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; 5.977  ; 5.977  ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; 6.441  ; 6.441  ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; 5.491  ; 5.491  ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; 6.030  ; 6.030  ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; 6.349  ; 6.349  ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; 6.488  ; 6.488  ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; 5.523  ; 5.523  ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; 6.549  ; 6.549  ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; 5.046  ; 5.046  ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; 5.545  ; 5.545  ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; 7.587  ; 7.587  ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; 7.542  ; 7.542  ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; 6.434  ; 6.434  ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; 7.587  ; 7.587  ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; 6.961  ; 6.961  ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; 7.392  ; 7.392  ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; 7.257  ; 7.257  ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; 7.020  ; 7.020  ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; 6.896  ; 6.896  ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; 6.735  ; 6.735  ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; 6.819  ; 6.819  ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; 5.574  ; 5.574  ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; 6.227  ; 6.227  ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; 5.496  ; 5.496  ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; 5.434  ; 5.434  ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; 5.874  ; 5.874  ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; 5.892  ; 5.892  ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; 8.605  ; 8.605  ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; 8.605  ; 8.605  ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; 6.001  ; 6.001  ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; 6.001  ; 6.001  ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; 7.602  ; 7.602  ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 6.699  ; 6.699  ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; 4.912  ; 4.912  ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; 5.579  ; 5.579  ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.179  ; 0.179  ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; 2.335  ; 2.335  ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 13.624 ; 13.624 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 13.624 ; 13.624 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 12.548 ; 12.548 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; 11.035 ; 11.035 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 6.435  ; 6.435  ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 1.489  ; 1.489  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 6.709  ; 6.709  ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 6.709  ; 6.709  ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 6.536  ; 6.536  ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; 4.926  ; 4.926  ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 7.570  ; 7.570  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.972  ; 1.972  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 7.401  ; 7.401  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 6.965  ; 6.965  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 6.850  ; 6.850  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 7.570  ; 7.570  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 5.788  ; 5.788  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 5.788  ; 5.788  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.494  ; 3.494  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2.417  ; 2.417  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 6.803  ; 6.803  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 6.803  ; 6.803  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 3.338  ; 3.338  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; 3.338  ; 3.338  ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; -1.491 ; -1.491 ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; -1.387 ; -1.387 ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; -1.358 ; -1.358 ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; -1.556 ; -1.556 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -0.478 ; -0.478 ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; -0.478 ; -0.478 ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; 3.047  ; 3.047  ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; 1.816  ; 1.816  ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; 2.893  ; 2.893  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -1.694 ; -1.694 ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; -1.694 ; -1.694 ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; -2.298 ; -2.298 ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; -2.451 ; -2.451 ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; -1.733 ; -1.733 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; -2.111 ; -2.111 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; -1.733 ; -1.733 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; -2.050 ; -2.050 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; -2.210 ; -2.210 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; -2.064 ; -2.064 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; -2.178 ; -2.178 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; -2.058 ; -2.058 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; -2.055 ; -2.055 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; -2.208 ; -2.208 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; -2.164 ; -2.164 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; -2.133 ; -2.133 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; -2.109 ; -2.109 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; -2.132 ; -2.132 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; -2.125 ; -2.125 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; -2.152 ; -2.152 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; -1.998 ; -1.998 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; -1.823 ; -1.823 ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; -2.651 ; -2.651 ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; -2.335 ; -2.335 ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; -2.473 ; -2.473 ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; -2.424 ; -2.424 ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; -2.421 ; -2.421 ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; -2.214 ; -2.214 ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; -2.316 ; -2.316 ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; -2.159 ; -2.159 ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; -1.967 ; -1.967 ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; -2.277 ; -2.277 ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; -1.985 ; -1.985 ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; -2.501 ; -2.501 ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; -2.002 ; -2.002 ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; -2.131 ; -2.131 ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; -1.823 ; -1.823 ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; -2.097 ; -2.097 ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; -1.957 ; -1.957 ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; -2.607 ; -2.607 ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; -2.191 ; -2.191 ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; -2.513 ; -2.513 ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; -2.647 ; -2.647 ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; -2.903 ; -2.903 ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; -2.510 ; -2.510 ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; -2.633 ; -2.633 ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; -2.329 ; -2.329 ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; -2.115 ; -2.115 ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; -2.521 ; -2.521 ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; -2.025 ; -2.025 ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; -2.284 ; -2.284 ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; -2.030 ; -2.030 ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; -1.957 ; -1.957 ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; -2.100 ; -2.100 ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; -2.099 ; -2.099 ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; -2.824 ; -2.824 ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; -2.824 ; -2.824 ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; -2.409 ; -2.409 ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; -2.409 ; -2.409 ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; -2.580 ; -2.580 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -2.694 ; -2.694 ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; -2.081 ; -2.081 ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; -2.287 ; -2.287 ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.447  ; 0.447  ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; -0.094 ; -0.094 ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -2.136 ; -2.136 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -2.321 ; -2.321 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -2.136 ; -2.136 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; -2.341 ; -2.341 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -2.396 ; -2.396 ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.225  ; 0.225  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -2.646 ; -2.646 ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -2.722 ; -2.722 ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -2.646 ; -2.646 ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; -2.166 ; -2.166 ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.586 ; -0.586 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.586 ; -0.586 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.286 ; -3.286 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.182 ; -3.182 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.153 ; -3.153 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.351 ; -3.351 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.851 ; -2.851 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.851 ; -2.851 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -1.160 ; -1.160 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.715 ; -0.715 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -3.173 ; -3.173 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -3.173 ; -3.173 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                      ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 18.321 ; 18.321 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 17.232 ; 17.232 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 16.618 ; 16.618 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 16.760 ; 16.760 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 15.867 ; 15.867 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 18.321 ; 18.321 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 17.589 ; 17.589 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 17.872 ; 17.872 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 17.437 ; 17.437 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 18.350 ; 18.350 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 18.350 ; 18.350 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 18.321 ; 18.321 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 17.232 ; 17.232 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 16.618 ; 16.618 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 16.760 ; 16.760 ; Fall       ; ADDR[2]                                                               ;
;  DATA[3]    ; ADDR[2]                                                               ; 14.321 ; 14.321 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 16.122 ; 16.122 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 18.321 ; 18.321 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 17.589 ; 17.589 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 17.872 ; 17.872 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 17.437 ; 17.437 ; Fall       ; ADDR[2]                                                               ;
;  DATA[9]    ; ADDR[2]                                                               ; 16.999 ; 16.999 ; Fall       ; ADDR[2]                                                               ;
;  DATA[10]   ; ADDR[2]                                                               ; 14.713 ; 14.713 ; Fall       ; ADDR[2]                                                               ;
;  DATA[11]   ; ADDR[2]                                                               ; 14.341 ; 14.341 ; Fall       ; ADDR[2]                                                               ;
;  DATA[12]   ; ADDR[2]                                                               ; 14.693 ; 14.693 ; Fall       ; ADDR[2]                                                               ;
;  DATA[13]   ; ADDR[2]                                                               ; 14.669 ; 14.669 ; Fall       ; ADDR[2]                                                               ;
;  DATA[14]   ; ADDR[2]                                                               ; 15.270 ; 15.270 ; Fall       ; ADDR[2]                                                               ;
;  DATA[15]   ; ADDR[2]                                                               ; 15.277 ; 15.277 ; Fall       ; ADDR[2]                                                               ;
;  DATA[16]   ; ADDR[2]                                                               ; 15.572 ; 15.572 ; Fall       ; ADDR[2]                                                               ;
;  DATA[17]   ; ADDR[2]                                                               ; 14.526 ; 14.526 ; Fall       ; ADDR[2]                                                               ;
;  DATA[18]   ; ADDR[2]                                                               ; 15.398 ; 15.398 ; Fall       ; ADDR[2]                                                               ;
;  DATA[19]   ; ADDR[2]                                                               ; 14.606 ; 14.606 ; Fall       ; ADDR[2]                                                               ;
;  DATA[20]   ; ADDR[2]                                                               ; 15.558 ; 15.558 ; Fall       ; ADDR[2]                                                               ;
;  DATA[21]   ; ADDR[2]                                                               ; 15.294 ; 15.294 ; Fall       ; ADDR[2]                                                               ;
;  DATA[22]   ; ADDR[2]                                                               ; 15.389 ; 15.389 ; Fall       ; ADDR[2]                                                               ;
;  DATA[23]   ; ADDR[2]                                                               ; 15.502 ; 15.502 ; Fall       ; ADDR[2]                                                               ;
;  DATA[24]   ; ADDR[2]                                                               ; 15.211 ; 15.211 ; Fall       ; ADDR[2]                                                               ;
;  DATA[25]   ; ADDR[2]                                                               ; 15.531 ; 15.531 ; Fall       ; ADDR[2]                                                               ;
;  DATA[26]   ; ADDR[2]                                                               ; 16.008 ; 16.008 ; Fall       ; ADDR[2]                                                               ;
;  DATA[27]   ; ADDR[2]                                                               ; 15.546 ; 15.546 ; Fall       ; ADDR[2]                                                               ;
;  DATA[28]   ; ADDR[2]                                                               ; 15.183 ; 15.183 ; Fall       ; ADDR[2]                                                               ;
;  DATA[29]   ; ADDR[2]                                                               ; 16.113 ; 16.113 ; Fall       ; ADDR[2]                                                               ;
;  DATA[30]   ; ADDR[2]                                                               ; 15.840 ; 15.840 ; Fall       ; ADDR[2]                                                               ;
;  DATA[31]   ; ADDR[2]                                                               ; 15.907 ; 15.907 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 10.321 ; 10.321 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 10.607 ; 10.607 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 11.858 ; 11.858 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 12.224 ; 12.224 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 12.281 ; 12.281 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 12.460 ; 12.460 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 19.554 ; 19.554 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 19.554 ; 19.554 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 15.411 ; 15.411 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 15.411 ; 15.411 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.346 ; 12.346 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.963 ; 12.963 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.749 ; 10.749 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.839 ; 11.839 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.059 ; 12.059 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.121 ; 11.121 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.411 ; 12.411 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.584 ; 13.584 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.875 ; 11.875 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 9.941  ; 9.941  ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.518 ; 11.518 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 9.901  ; 9.901  ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.215 ; 10.215 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.716 ; 10.716 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.889 ; 10.889 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.943 ; 11.943 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.295 ; 13.295 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.108 ; 13.108 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.547 ; 12.547 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.614 ; 13.614 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.818 ; 12.818 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.064 ; 13.064 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.056 ; 12.056 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.621 ; 14.621 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.070 ; 12.070 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.751 ; 12.751 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.083 ; 12.083 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.357 ; 13.357 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.521 ; 12.521 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.499 ; 12.499 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.756 ; 12.756 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 13.049 ; 13.049 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 13.049 ; 13.049 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 18.932 ; 18.932 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 18.932 ; 18.932 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 19.023 ; 19.023 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 19.023 ; 19.023 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 16.677 ; 16.677 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 13.491 ; 13.491 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 15.645 ; 15.645 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 13.996 ; 13.996 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 13.999 ; 13.999 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 15.800 ; 15.800 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 16.358 ; 16.358 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 15.626 ; 15.626 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 15.909 ; 15.909 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 15.337 ; 15.337 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 16.677 ; 16.677 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 14.391 ; 14.391 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 14.019 ; 14.019 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 14.371 ; 14.371 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 14.347 ; 14.347 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 14.948 ; 14.948 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 14.955 ; 14.955 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 13.644 ; 13.644 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 12.598 ; 12.598 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 13.547 ; 13.547 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 12.678 ; 12.678 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 13.630 ; 13.630 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 13.366 ; 13.366 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 13.461 ; 13.461 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 13.574 ; 13.574 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 13.283 ; 13.283 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 13.603 ; 13.603 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 14.080 ; 14.080 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 13.618 ; 13.618 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 13.255 ; 13.255 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 14.185 ; 14.185 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 13.912 ; 13.912 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 13.979 ; 13.979 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 13.873 ; 13.873 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 13.873 ; 13.873 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 9.646  ; 9.646  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 11.120 ; 11.120 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 9.646  ; 9.646  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 11.130 ; 11.130 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 11.120 ; 11.120 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 9.654  ; 9.654  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 10.424 ; 10.424 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 9.456  ; 9.456  ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 8.305  ; 8.305  ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 9.832  ; 9.832  ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 9.109  ; 9.109  ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 10.348 ; 10.348 ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 9.450  ; 9.450  ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 10.673 ; 10.673 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 10.121 ; 10.121 ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 9.450  ; 9.450  ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 11.955 ; 11.955 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 12.137 ; 12.137 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 7.273  ; 7.273  ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 7.650  ; 7.650  ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.306 ; 13.306 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.306 ; 13.306 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 6.814  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 6.814  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 5.001  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.844 ; 10.844 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.844 ; 10.844 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.421 ; 10.421 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 6.814  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 6.814  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.001  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 10.429 ; 10.429 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 10.429 ; 10.429 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 8.616  ; 8.616  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                            ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 4.678 ; 4.678 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 5.200 ; 5.200 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 5.068 ; 5.068 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 4.876 ; 4.876 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 4.678 ; 4.678 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 5.025 ; 5.025 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 4.815 ; 4.815 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 4.994 ; 4.994 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 7.204 ; 7.204 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 6.243 ; 6.243 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 6.243 ; 6.243 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 4.678 ; 4.678 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 5.143 ; 5.143 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 5.068 ; 5.068 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 4.876 ; 4.876 ; Fall       ; ADDR[2]                                                               ;
;  DATA[3]    ; ADDR[2]                                                               ; 5.439 ; 5.439 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 4.678 ; 4.678 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 5.025 ; 5.025 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 4.815 ; 4.815 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 4.994 ; 4.994 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 5.512 ; 5.512 ; Fall       ; ADDR[2]                                                               ;
;  DATA[9]    ; ADDR[2]                                                               ; 6.377 ; 6.377 ; Fall       ; ADDR[2]                                                               ;
;  DATA[10]   ; ADDR[2]                                                               ; 5.623 ; 5.623 ; Fall       ; ADDR[2]                                                               ;
;  DATA[11]   ; ADDR[2]                                                               ; 5.461 ; 5.461 ; Fall       ; ADDR[2]                                                               ;
;  DATA[12]   ; ADDR[2]                                                               ; 5.612 ; 5.612 ; Fall       ; ADDR[2]                                                               ;
;  DATA[13]   ; ADDR[2]                                                               ; 5.590 ; 5.590 ; Fall       ; ADDR[2]                                                               ;
;  DATA[14]   ; ADDR[2]                                                               ; 5.793 ; 5.793 ; Fall       ; ADDR[2]                                                               ;
;  DATA[15]   ; ADDR[2]                                                               ; 5.790 ; 5.790 ; Fall       ; ADDR[2]                                                               ;
;  DATA[16]   ; ADDR[2]                                                               ; 5.826 ; 5.826 ; Fall       ; ADDR[2]                                                               ;
;  DATA[17]   ; ADDR[2]                                                               ; 5.497 ; 5.497 ; Fall       ; ADDR[2]                                                               ;
;  DATA[18]   ; ADDR[2]                                                               ; 5.822 ; 5.822 ; Fall       ; ADDR[2]                                                               ;
;  DATA[19]   ; ADDR[2]                                                               ; 5.540 ; 5.540 ; Fall       ; ADDR[2]                                                               ;
;  DATA[20]   ; ADDR[2]                                                               ; 5.836 ; 5.836 ; Fall       ; ADDR[2]                                                               ;
;  DATA[21]   ; ADDR[2]                                                               ; 5.772 ; 5.772 ; Fall       ; ADDR[2]                                                               ;
;  DATA[22]   ; ADDR[2]                                                               ; 5.814 ; 5.814 ; Fall       ; ADDR[2]                                                               ;
;  DATA[23]   ; ADDR[2]                                                               ; 5.856 ; 5.856 ; Fall       ; ADDR[2]                                                               ;
;  DATA[24]   ; ADDR[2]                                                               ; 5.700 ; 5.700 ; Fall       ; ADDR[2]                                                               ;
;  DATA[25]   ; ADDR[2]                                                               ; 5.897 ; 5.897 ; Fall       ; ADDR[2]                                                               ;
;  DATA[26]   ; ADDR[2]                                                               ; 5.983 ; 5.983 ; Fall       ; ADDR[2]                                                               ;
;  DATA[27]   ; ADDR[2]                                                               ; 5.907 ; 5.907 ; Fall       ; ADDR[2]                                                               ;
;  DATA[28]   ; ADDR[2]                                                               ; 5.720 ; 5.720 ; Fall       ; ADDR[2]                                                               ;
;  DATA[29]   ; ADDR[2]                                                               ; 6.000 ; 6.000 ; Fall       ; ADDR[2]                                                               ;
;  DATA[30]   ; ADDR[2]                                                               ; 5.950 ; 5.950 ; Fall       ; ADDR[2]                                                               ;
;  DATA[31]   ; ADDR[2]                                                               ; 5.940 ; 5.940 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 4.269 ; 4.269 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 4.318 ; 4.318 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 4.628 ; 4.628 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 4.740 ; 4.740 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 4.883 ; 4.883 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 4.923 ; 4.923 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.147 ; 5.147 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.147 ; 5.147 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.166 ; 4.166 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.855 ; 5.855 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.855 ; 4.855 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.136 ; 5.136 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.416 ; 4.416 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.433 ; 4.433 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.899 ; 4.899 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.603 ; 4.603 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.988 ; 4.988 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.256 ; 5.256 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.783 ; 4.783 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.190 ; 4.190 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.663 ; 4.663 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.166 ; 4.166 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.235 ; 4.235 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.397 ; 4.397 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.613 ; 4.613 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.554 ; 4.554 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.481 ; 4.481 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.640 ; 4.640 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.879 ; 4.879 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.881 ; 4.881 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.691 ; 4.691 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.752 ; 4.752 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.862 ; 4.862 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.278 ; 5.278 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.854 ; 4.854 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.972 ; 4.972 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.847 ; 4.847 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.190 ; 5.190 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.946 ; 4.946 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.675 ; 4.675 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.724 ; 4.724 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.218 ; 5.218 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.218 ; 5.218 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 5.915 ; 5.915 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 5.915 ; 5.915 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 5.550 ; 5.550 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 5.550 ; 5.550 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 4.150 ; 4.150 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 5.044 ; 5.044 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 4.740 ; 4.740 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 4.621 ; 4.621 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 4.150 ; 4.150 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 4.764 ; 4.764 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 5.294 ; 5.294 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 5.086 ; 5.086 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 5.272 ; 5.272 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 4.403 ; 4.403 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 4.877 ; 4.877 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 4.379 ; 4.379 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 4.171 ; 4.171 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 4.365 ; 4.365 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 4.343 ; 4.343 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 4.299 ; 4.299 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 4.356 ; 4.356 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 4.560 ; 4.560 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 4.393 ; 4.393 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 4.553 ; 4.553 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 4.431 ; 4.431 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 4.496 ; 4.496 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 4.560 ; 4.560 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 4.474 ; 4.474 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 4.571 ; 4.571 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 4.419 ; 4.419 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 4.605 ; 4.605 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 4.690 ; 4.690 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 4.614 ; 4.614 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 4.315 ; 4.315 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 4.719 ; 4.719 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 4.664 ; 4.664 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 4.822 ; 4.822 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 4.047 ; 4.047 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 4.692 ; 4.692 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 4.047 ; 4.047 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 4.508 ; 4.508 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 4.047 ; 4.047 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 4.518 ; 4.518 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 4.508 ; 4.508 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 4.056 ; 4.056 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 4.300 ; 4.300 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 4.120 ; 4.120 ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 3.620 ; 3.620 ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 4.197 ; 4.197 ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 3.977 ; 3.977 ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 4.200 ; 4.200 ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 3.992 ; 3.992 ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 4.251 ; 4.251 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 4.272 ; 4.272 ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 3.992 ; 3.992 ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 4.832 ; 4.832 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 4.876 ; 4.876 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 3.233 ; 3.233 ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 3.575 ; 3.575 ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.107 ; 4.107 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.107 ; 4.107 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.125 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.681 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.125 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.493 ; 3.493 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.493 ; 3.493 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.507 ; 3.507 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.125 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.681 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.125 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.463 ; 3.463 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 4.019 ; 4.019 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.463 ; 3.463 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[3]    ; DATA[0]     ; 18.850 ; 18.357 ; 18.357 ; 18.850 ;
; ADDR[3]    ; DATA[1]     ; 18.232 ; 17.743 ; 17.743 ; 18.232 ;
; ADDR[3]    ; DATA[2]     ; 17.885 ; 17.885 ; 17.885 ; 17.885 ;
; ADDR[3]    ; DATA[4]     ; 16.992 ; 16.992 ; 16.992 ; 16.992 ;
; ADDR[3]    ; DATA[5]     ; 19.939 ; 19.446 ; 19.446 ; 19.939 ;
; ADDR[3]    ; DATA[6]     ; 19.207 ; 18.714 ; 18.714 ; 19.207 ;
; ADDR[3]    ; DATA[7]     ; 19.490 ; 18.997 ; 18.997 ; 19.490 ;
; ADDR[3]    ; DATA[8]     ; 18.562 ;        ;        ; 18.562 ;
; ADDR[4]    ; DATA[0]     ; 19.217 ;        ;        ; 19.217 ;
; ADDR[4]    ; DATA[1]     ; 18.599 ; 17.014 ; 17.014 ; 18.599 ;
; ADDR[4]    ; DATA[2]     ; 17.156 ; 18.134 ; 18.134 ; 17.156 ;
; ADDR[4]    ; DATA[4]     ; 17.229 ; 16.263 ; 16.263 ; 17.229 ;
; ADDR[4]    ; DATA[5]     ; 20.306 ;        ;        ; 20.306 ;
; ADDR[4]    ; DATA[6]     ; 19.574 ;        ;        ; 19.574 ;
; ADDR[4]    ; DATA[7]     ; 19.857 ;        ;        ; 19.857 ;
; ADDR[4]    ; DATA[8]     ;        ; 17.833 ; 17.833 ;        ;
; ADDR[5]    ; DATA[0]     ; 18.811 ; 18.084 ; 18.084 ; 18.811 ;
; ADDR[5]    ; DATA[1]     ; 18.197 ; 18.197 ; 18.197 ; 18.197 ;
; ADDR[5]    ; DATA[2]     ; 18.339 ; 18.339 ; 18.339 ; 18.339 ;
; ADDR[5]    ; DATA[4]     ; 17.446 ; 17.446 ; 17.446 ; 17.446 ;
; ADDR[5]    ; DATA[5]     ; 19.900 ; 19.173 ; 19.173 ; 19.900 ;
; ADDR[5]    ; DATA[6]     ; 19.168 ; 18.441 ; 18.441 ; 19.168 ;
; ADDR[5]    ; DATA[7]     ; 19.451 ; 18.724 ; 18.724 ; 19.451 ;
; ADDR[5]    ; DATA[8]     ;        ; 19.016 ; 19.016 ;        ;
; ADDR[6]    ; DATA[0]     ; 19.346 ; 19.019 ; 19.019 ; 19.346 ;
; ADDR[6]    ; DATA[1]     ; 18.732 ; 18.732 ; 18.732 ; 18.732 ;
; ADDR[6]    ; DATA[2]     ; 18.874 ; 18.874 ; 18.874 ; 18.874 ;
; ADDR[6]    ; DATA[4]     ; 17.981 ; 17.981 ; 17.981 ; 17.981 ;
; ADDR[6]    ; DATA[5]     ; 20.435 ; 20.108 ; 20.108 ; 20.435 ;
; ADDR[6]    ; DATA[6]     ; 19.703 ; 19.376 ; 19.376 ; 19.703 ;
; ADDR[6]    ; DATA[7]     ; 19.986 ; 19.659 ; 19.659 ; 19.986 ;
; ADDR[6]    ; DATA[8]     ;        ; 19.551 ; 19.551 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 16.571 ;        ;        ; 16.571 ;
; INTA       ; _INT        ;        ; 8.244  ; 8.244  ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 17.268 ;        ;        ; 17.268 ;
; R_W        ; DATA[0]     ; 13.737 ; 18.469 ; 18.469 ; 13.737 ;
; R_W        ; DATA[1]     ; 17.855 ; 17.855 ; 17.855 ; 17.855 ;
; R_W        ; DATA[2]     ; 17.997 ; 17.997 ; 17.997 ; 17.997 ;
; R_W        ; DATA[4]     ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W        ; DATA[5]     ; 14.826 ; 19.558 ; 19.558 ; 14.826 ;
; R_W        ; DATA[6]     ; 14.094 ; 18.826 ; 18.826 ; 14.094 ;
; R_W        ; DATA[7]     ; 14.377 ; 19.109 ; 19.109 ; 14.377 ;
; R_W        ; DATA[8]     ; 18.674 ;        ;        ; 18.674 ;
; R_W        ; _LED_RD     ;        ; 14.477 ; 14.477 ;        ;
; R_W        ; _LED_WR     ; 14.662 ;        ;        ; 14.662 ;
; _AS        ; DATA[0]     ; 15.268 ; 14.943 ; 14.943 ; 15.268 ;
; _AS        ; DATA[1]     ; 14.654 ; 14.654 ; 14.654 ; 14.654 ;
; _AS        ; DATA[2]     ; 14.796 ; 14.796 ; 14.796 ; 14.796 ;
; _AS        ; DATA[4]     ; 13.903 ; 13.903 ; 13.903 ; 13.903 ;
; _AS        ; DATA[5]     ; 16.357 ; 16.032 ; 16.032 ; 16.357 ;
; _AS        ; DATA[6]     ; 15.625 ; 15.300 ; 15.300 ; 15.625 ;
; _AS        ; DATA[7]     ; 15.908 ; 15.583 ; 15.583 ; 15.908 ;
; _AS        ; DATA[8]     ;        ; 15.473 ; 15.473 ;        ;
; _AS        ; _LED_RD     ; 17.365 ;        ;        ; 17.365 ;
; _AS        ; _LED_WR     ; 17.563 ;        ;        ; 17.563 ;
; _CS        ; DATA[0]     ; 14.191 ; 13.866 ; 13.866 ; 14.191 ;
; _CS        ; DATA[1]     ; 13.577 ; 13.577 ; 13.577 ; 13.577 ;
; _CS        ; DATA[2]     ; 13.719 ; 13.719 ; 13.719 ; 13.719 ;
; _CS        ; DATA[4]     ; 12.826 ; 12.826 ; 12.826 ; 12.826 ;
; _CS        ; DATA[5]     ; 15.280 ; 14.955 ; 14.955 ; 15.280 ;
; _CS        ; DATA[6]     ; 14.548 ; 14.223 ; 14.223 ; 14.548 ;
; _CS        ; DATA[7]     ; 14.831 ; 14.506 ; 14.506 ; 14.831 ;
; _CS        ; DATA[8]     ;        ; 14.396 ; 14.396 ;        ;
; _CS        ; _LED_RD     ; 12.419 ;        ;        ; 12.419 ;
; _CS        ; _LED_WR     ; 12.617 ;        ;        ; 12.617 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[3]    ; DATA[0]     ; 7.608 ; 7.485 ; 7.485 ; 7.608 ;
; ADDR[3]    ; DATA[1]     ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; ADDR[3]    ; DATA[2]     ; 7.345 ; 7.284 ; 7.284 ; 7.345 ;
; ADDR[3]    ; DATA[4]     ; 7.086 ; 7.150 ; 7.150 ; 7.086 ;
; ADDR[3]    ; DATA[5]     ; 7.433 ; 7.430 ; 7.430 ; 7.433 ;
; ADDR[3]    ; DATA[6]     ; 7.223 ; 7.220 ; 7.220 ; 7.223 ;
; ADDR[3]    ; DATA[7]     ; 7.402 ; 7.399 ; 7.399 ; 7.402 ;
; ADDR[3]    ; DATA[8]     ; 7.545 ;       ;       ; 7.545 ;
; ADDR[4]    ; DATA[0]     ; 7.270 ;       ;       ; 7.270 ;
; ADDR[4]    ; DATA[1]     ; 7.145 ; 7.145 ; 7.145 ; 7.145 ;
; ADDR[4]    ; DATA[2]     ; 7.130 ; 7.130 ; 7.130 ; 7.130 ;
; ADDR[4]    ; DATA[4]     ; 6.935 ; 6.935 ; 6.935 ; 6.935 ;
; ADDR[4]    ; DATA[5]     ; 7.215 ;       ;       ; 7.215 ;
; ADDR[4]    ; DATA[6]     ; 7.005 ;       ;       ; 7.005 ;
; ADDR[4]    ; DATA[7]     ; 7.184 ;       ;       ; 7.184 ;
; ADDR[4]    ; DATA[8]     ;       ; 7.330 ; 7.330 ;       ;
; ADDR[5]    ; DATA[0]     ; 7.643 ; 7.406 ; 7.406 ; 7.643 ;
; ADDR[5]    ; DATA[1]     ; 7.518 ; 7.274 ; 7.274 ; 7.518 ;
; ADDR[5]    ; DATA[2]     ; 7.082 ; 7.503 ; 7.503 ; 7.082 ;
; ADDR[5]    ; DATA[4]     ; 7.308 ; 6.884 ; 6.884 ; 7.308 ;
; ADDR[5]    ; DATA[5]     ; 7.588 ; 7.231 ; 7.231 ; 7.588 ;
; ADDR[5]    ; DATA[6]     ; 7.378 ; 7.021 ; 7.021 ; 7.378 ;
; ADDR[5]    ; DATA[7]     ; 7.557 ; 7.200 ; 7.200 ; 7.557 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.703 ; 7.703 ;       ;
; ADDR[6]    ; DATA[0]     ; 7.767 ; 7.673 ; 7.673 ; 7.767 ;
; ADDR[6]    ; DATA[1]     ; 7.642 ; 7.541 ; 7.541 ; 7.642 ;
; ADDR[6]    ; DATA[2]     ; 7.349 ; 7.627 ; 7.627 ; 7.349 ;
; ADDR[6]    ; DATA[4]     ; 7.432 ; 7.151 ; 7.151 ; 7.432 ;
; ADDR[6]    ; DATA[5]     ; 7.712 ; 7.498 ; 7.498 ; 7.712 ;
; ADDR[6]    ; DATA[6]     ; 7.502 ; 7.288 ; 7.288 ; 7.502 ;
; ADDR[6]    ; DATA[7]     ; 7.681 ; 7.467 ; 7.467 ; 7.681 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.827 ; 7.827 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 7.054 ;       ;       ; 7.054 ;
; INTA       ; _INT        ;       ; 3.329 ; 3.329 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 7.271 ;       ;       ; 7.271 ;
; R_W        ; DATA[0]     ; 5.047 ; 7.663 ; 7.663 ; 5.047 ;
; R_W        ; DATA[1]     ; 4.915 ; 7.538 ; 7.538 ; 4.915 ;
; R_W        ; DATA[2]     ; 7.523 ; 4.723 ; 4.723 ; 7.523 ;
; R_W        ; DATA[4]     ; 4.525 ; 7.328 ; 7.328 ; 4.525 ;
; R_W        ; DATA[5]     ; 4.872 ; 7.608 ; 7.608 ; 4.872 ;
; R_W        ; DATA[6]     ; 4.662 ; 7.398 ; 7.398 ; 4.662 ;
; R_W        ; DATA[7]     ; 4.841 ; 7.577 ; 7.577 ; 4.841 ;
; R_W        ; DATA[8]     ; 7.723 ;       ;       ; 7.723 ;
; R_W        ; _LED_RD     ;       ; 6.515 ; 6.515 ;       ;
; R_W        ; _LED_WR     ; 6.561 ;       ;       ; 6.561 ;
; _AS        ; DATA[0]     ; 5.574 ; 5.482 ; 5.482 ; 5.574 ;
; _AS        ; DATA[1]     ; 5.449 ; 5.350 ; 5.350 ; 5.449 ;
; _AS        ; DATA[2]     ; 5.158 ; 5.434 ; 5.434 ; 5.158 ;
; _AS        ; DATA[4]     ; 5.239 ; 4.960 ; 4.960 ; 5.239 ;
; _AS        ; DATA[5]     ; 5.519 ; 5.307 ; 5.307 ; 5.519 ;
; _AS        ; DATA[6]     ; 5.309 ; 5.097 ; 5.097 ; 5.309 ;
; _AS        ; DATA[7]     ; 5.488 ; 5.276 ; 5.276 ; 5.488 ;
; _AS        ; DATA[8]     ;       ; 5.634 ; 5.634 ;       ;
; _AS        ; _LED_RD     ; 7.328 ;       ;       ; 7.328 ;
; _AS        ; _LED_WR     ; 7.378 ;       ;       ; 7.378 ;
; _CS        ; DATA[0]     ; 5.128 ; 5.037 ; 5.037 ; 5.128 ;
; _CS        ; DATA[1]     ; 5.003 ; 4.905 ; 4.905 ; 5.003 ;
; _CS        ; DATA[2]     ; 4.713 ; 4.988 ; 4.988 ; 4.713 ;
; _CS        ; DATA[4]     ; 4.793 ; 4.515 ; 4.515 ; 4.793 ;
; _CS        ; DATA[5]     ; 5.073 ; 4.862 ; 4.862 ; 5.073 ;
; _CS        ; DATA[6]     ; 4.863 ; 4.652 ; 4.652 ; 4.863 ;
; _CS        ; DATA[7]     ; 5.042 ; 4.831 ; 4.831 ; 5.042 ;
; _CS        ; DATA[8]     ;       ; 5.188 ; 5.188 ;       ;
; _CS        ; _LED_RD     ; 4.790 ;       ;       ; 4.790 ;
; _CS        ; _LED_WR     ; 4.840 ;       ;       ; 4.840 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
; ADDR[2]                                                               ; ADDR[2]                   ; 2        ; 2        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; ADDR[2]                   ; 2        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; ADDR[2]                   ; 2        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; CPU_SM:u_CPU_SM|DECFIFO   ; 40       ; 5        ; 0        ; 0        ;
; SCLK                                                                  ; CPU_SM:u_CPU_SM|DECFIFO   ; 8        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; CPU_SM:u_CPU_SM|INCNI     ; 6        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; CPU_SM:u_CPU_SM|INCNO     ; 6        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; CPU_SM:u_CPU_SM|PAS       ; 224      ; 0        ; 0        ; 0        ;
; LHW                                                                   ; CPU_SM:u_CPU_SM|PAS       ; 128      ; 0        ; 0        ; 0        ;
; LLW                                                                   ; CPU_SM:u_CPU_SM|PAS       ; 128      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; LHW                       ; 384      ; 0        ; 0        ; 0        ;
; SCLK                                                                  ; LHW                       ; 136      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; LLW                       ; 384      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|PDS                                                   ; LLW                       ; 0        ; 128      ; 0        ; 0        ;
; SCLK                                                                  ; LLW                       ; 416      ; 0        ; 0        ; 0        ;
; ADDR[2]                                                               ; SCLK                      ; 182      ; 28       ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK                      ; 111      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK                      ; 0        ; 0        ; 1        ; 1        ;
; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK                      ; 0        ; 0        ; 1        ; 1        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK                      ; 0        ; 0        ; 3        ; 3        ;
; SCLK                                                                  ; SCLK                      ; 2076     ; 142      ; 2        ; 3        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK                      ; 186      ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK                      ; 1        ; 1        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK                      ; 4        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK                      ; 4        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK                      ; 46       ; 46       ; 0        ; 0        ;
; ADDR[2]                                                               ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2        ; 1        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3        ; 0        ; 0        ; 0        ;
; SCLK                                                                  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0        ; 0        ; 2        ; 0        ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
; ADDR[2]                                                               ; ADDR[2]                   ; 2        ; 2        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; ADDR[2]                   ; 2        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; ADDR[2]                   ; 2        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; CPU_SM:u_CPU_SM|DECFIFO   ; 40       ; 5        ; 0        ; 0        ;
; SCLK                                                                  ; CPU_SM:u_CPU_SM|DECFIFO   ; 8        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; CPU_SM:u_CPU_SM|INCNI     ; 6        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; CPU_SM:u_CPU_SM|INCNO     ; 6        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; CPU_SM:u_CPU_SM|PAS       ; 224      ; 0        ; 0        ; 0        ;
; LHW                                                                   ; CPU_SM:u_CPU_SM|PAS       ; 128      ; 0        ; 0        ; 0        ;
; LLW                                                                   ; CPU_SM:u_CPU_SM|PAS       ; 128      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; LHW                       ; 384      ; 0        ; 0        ; 0        ;
; SCLK                                                                  ; LHW                       ; 136      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; LLW                       ; 384      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|PDS                                                   ; LLW                       ; 0        ; 128      ; 0        ; 0        ;
; SCLK                                                                  ; LLW                       ; 416      ; 0        ; 0        ; 0        ;
; ADDR[2]                                                               ; SCLK                      ; 182      ; 28       ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK                      ; 111      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK                      ; 0        ; 0        ; 1        ; 1        ;
; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK                      ; 0        ; 0        ; 1        ; 1        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK                      ; 0        ; 0        ; 3        ; 3        ;
; SCLK                                                                  ; SCLK                      ; 2076     ; 142      ; 2        ; 3        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK                      ; 186      ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK                      ; 1        ; 1        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK                      ; 4        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK                      ; 4        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK                      ; 46       ; 46       ; 0        ; 0        ;
; ADDR[2]                                                               ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2        ; 1        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3        ; 0        ; 0        ; 0        ;
; SCLK                                                                  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0        ; 0        ; 2        ; 0        ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                          ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; ADDR[2]                 ; ADDR[2]                                                               ; 2        ; 2        ; 1        ; 1        ;
; SCLK                    ; ADDR[2]                                                               ; 1        ; 0        ; 0        ; 0        ;
; ADDR[2]                 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0        ; 0        ; 1        ; 1        ;
; SCLK                    ; SCLK                                                                  ; 0        ; 11       ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 1        ; 1        ; 0        ; 0        ;
; SCLK                    ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; 1        ; 0        ; 0        ; 0        ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                           ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; ADDR[2]                 ; ADDR[2]                                                               ; 2        ; 2        ; 1        ; 1        ;
; SCLK                    ; ADDR[2]                                                               ; 1        ; 0        ; 0        ; 0        ;
; ADDR[2]                 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0        ; 0        ; 1        ; 1        ;
; SCLK                    ; SCLK                                                                  ; 0        ; 11       ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 1        ; 1        ; 0        ; 0        ;
; SCLK                    ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; 1        ; 0        ; 0        ; 0        ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 49    ; 49   ;
; Unconstrained Input Port Paths  ; 518   ; 518  ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 360   ; 360  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 23 10:22:16 2022
Info: Command: quartus_sta RESDMAC -c RESDMAC
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RESDMAC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|DECFIFO CPU_SM:u_CPU_SM|DECFIFO
    Info (332105): create_clock -period 1.000 -name SCLK SCLK
    Info (332105): create_clock -period 1.000 -name registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|RDFIFO_d SCSI_SM:u_SCSI_SM|RDFIFO_d
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|RIFIFO_d SCSI_SM:u_SCSI_SM|RIFIFO_d
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|STATE[0] SCSI_SM:u_SCSI_SM|STATE[0]
    Info (332105): create_clock -period 1.000 -name ADDR[2] ADDR[2]
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|PAS CPU_SM:u_CPU_SM|PAS
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|INCNO CPU_SM:u_CPU_SM|INCNO
    Info (332105): create_clock -period 1.000 -name LLW LLW
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|INCNI CPU_SM:u_CPU_SM|INCNI
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|INCBO_o SCSI_SM:u_SCSI_SM|INCBO_o
    Info (332105): create_clock -period 1.000 -name LHW LHW
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|PDS CPU_SM:u_CPU_SM|PDS
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|nLS2CPU SCSI_SM:u_SCSI_SM|nLS2CPU
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.313
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.313      -287.262 SCLK 
    Info (332119):    -4.809        -4.809 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):    -4.103      -368.983 LLW 
    Info (332119):    -3.806      -112.334 CPU_SM:u_CPU_SM|PAS 
    Info (332119):    -2.259        -2.259 SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (332119):    -2.182      -137.505 LHW 
    Info (332119):    -1.840        -7.637 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -0.516        -0.555 CPU_SM:u_CPU_SM|INCNO 
    Info (332119):    -0.486        -0.748 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):    -0.077        -0.120 ADDR[2] 
Info (332146): Worst-case hold slack is -4.545
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.545        -4.545 ADDR[2] 
    Info (332119):    -2.790        -9.210 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -2.595       -27.157 SCLK 
    Info (332119):     0.268         0.000 LHW 
    Info (332119):     0.499         0.000 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):     0.499         0.000 CPU_SM:u_CPU_SM|INCNO 
    Info (332119):     0.499         0.000 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):     0.928         0.000 CPU_SM:u_CPU_SM|PAS 
    Info (332119):     1.136         0.000 LLW 
    Info (332119):     2.768         0.000 SCSI_SM:u_SCSI_SM|nLS2CPU 
Info (332146): Worst-case recovery slack is -3.081
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.081        -3.081 SCSI_SM:u_SCSI_SM|RIFIFO_d 
    Info (332119):    -1.844        -1.844 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
    Info (332119):    -1.842       -14.400 SCLK 
    Info (332119):     0.047         0.000 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):     0.254         0.000 ADDR[2] 
Info (332146): Worst-case removal slack is -0.870
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.870        -1.440 ADDR[2] 
    Info (332119):     0.187         0.000 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):     0.801         0.000 SCLK 
    Info (332119):     2.078         0.000 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
    Info (332119):     3.815         0.000 SCSI_SM:u_SCSI_SM|RIFIFO_d 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -89.497 SCLK 
    Info (332119):    -1.777       -18.101 ADDR[2] 
    Info (332119):    -0.742      -189.952 LHW 
    Info (332119):    -0.742      -189.952 LLW 
    Info (332119):    -0.742       -47.488 CPU_SM:u_CPU_SM|PAS 
    Info (332119):    -0.742       -23.744 CPU_SM:u_CPU_SM|PDS 
    Info (332119):    -0.742        -7.420 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -0.742        -4.452 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):    -0.742        -4.452 CPU_SM:u_CPU_SM|INCNO 
    Info (332119):    -0.742        -2.968 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):    -0.742        -1.484 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):    -0.742        -1.484 SCSI_SM:u_SCSI_SM|RIFIFO_d 
    Info (332119):    -0.742        -1.484 SCSI_SM:u_SCSI_SM|STATE[0] 
    Info (332119):    -0.742        -1.484 SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (332119):    -0.742        -1.484 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.499       -56.449 SCLK 
    Info (332119):    -1.130        -1.130 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):    -1.051       -69.176 LLW 
    Info (332119):    -0.864        -0.864 SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (332119):    -0.383        -2.257 LHW 
    Info (332119):    -0.306        -6.309 CPU_SM:u_CPU_SM|PAS 
    Info (332119):     0.084         0.000 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):     0.466         0.000 ADDR[2] 
    Info (332119):     0.494         0.000 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):     0.500         0.000 CPU_SM:u_CPU_SM|INCNO 
Info (332146): Worst-case hold slack is -1.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.580        -1.580 ADDR[2] 
    Info (332119):    -1.385        -5.530 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -1.355       -20.862 SCLK 
    Info (332119):    -0.012        -0.012 LHW 
    Info (332119):     0.097         0.000 CPU_SM:u_CPU_SM|PAS 
    Info (332119):     0.215         0.000 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):     0.215         0.000 CPU_SM:u_CPU_SM|INCNO 
    Info (332119):     0.215         0.000 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):     0.263         0.000 LLW 
    Info (332119):     1.656         0.000 SCSI_SM:u_SCSI_SM|nLS2CPU 
Info (332146): Worst-case recovery slack is -0.728
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.728        -0.728 SCSI_SM:u_SCSI_SM|RIFIFO_d 
    Info (332119):    -0.441        -0.441 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
    Info (332119):    -0.432        -3.608 SCLK 
    Info (332119):     0.348         0.000 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):     0.410         0.000 ADDR[2] 
Info (332146): Worst-case removal slack is -0.125
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.125        -0.280 ADDR[2] 
    Info (332119):     0.032         0.000 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):     0.821         0.000 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
    Info (332119):     0.920         0.000 SCLK 
    Info (332119):     1.608         0.000 SCSI_SM:u_SCSI_SM|RIFIFO_d 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -60.380 SCLK 
    Info (332119):    -1.222       -12.222 ADDR[2] 
    Info (332119):    -0.500      -128.000 LHW 
    Info (332119):    -0.500      -128.000 LLW 
    Info (332119):    -0.500       -32.000 CPU_SM:u_CPU_SM|PAS 
    Info (332119):    -0.500       -16.000 CPU_SM:u_CPU_SM|PDS 
    Info (332119):    -0.500        -5.000 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -0.500        -3.000 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):    -0.500        -3.000 CPU_SM:u_CPU_SM|INCNO 
    Info (332119):    -0.500        -2.000 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):    -0.500        -1.000 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):    -0.500        -1.000 SCSI_SM:u_SCSI_SM|RIFIFO_d 
    Info (332119):    -0.500        -1.000 SCSI_SM:u_SCSI_SM|STATE[0] 
    Info (332119):    -0.500        -1.000 SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (332119):    -0.500        -1.000 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 507 megabytes
    Info: Processing ended: Fri Dec 23 10:22:17 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


