# TrabalhoFinal
# üè† Projeto: Sistema de Alarme Residencial  
**Integrantes:**  Gabriel Saccol e Gilberto Morales  

---

## üéØ Objetivo do Circuito
O objetivo deste projeto √© desenvolver, em **VHDL utilizando o Vivado**, um **sistema de alarme residencial digital** capaz de representar tr√™s estados principais de opera√ß√£o:  
1. **Desativado** ‚Äì o sistema est√° inativo, sem monitoramento;  
2. **Ativado** ‚Äì o sistema est√° em vigil√¢ncia, pronto para detectar invas√µes;  
3. **Disparado** ‚Äì o alarme √© acionado ap√≥s a detec√ß√£o de uma invas√£o.  

O projeto busca aplicar conceitos de **M√°quinas de Estados Finitos (FSM)**, **portas l√≥gicas**, **flip-flops** e **simula√ß√£o digital**, simulando o comportamento de um sistema de seguran√ßa real.

---

## üß† Diagrama de Estados (FSM)
A FSM (Finite State Machine) do sistema possui **tr√™s estados** principais e **transi√ß√µes controladas por sinais de entrada**:

       +-------------------+
       |                   |
       |   [S1] DESATIVADO |
       |                   |
       +---------+---------+
                 |
         (bot√£o ligar)
                 v
       +-------------------+
       |                   |
       |   [S2] ATIVADO    |
       |                   |
       +---------+---------+
                 |
         (sensor = 1)
                 v
       +-------------------+
       |                   |
       |   [S3] DISPARADO  |
       |                   |
       +---------+---------+
                 |
         (bot√£o reset)
                 v
       +-------------------+
       |   DESATIVADO      |
       +-------------------+


---

## ‚öôÔ∏è Explica√ß√£o do Funcionamento Passo a Passo

1. **Estado Desativado (S1)**  
   - O sistema inicia neste estado.  
   - O alarme est√° inativo.  
   - Ao pressionar o **bot√£o de ativar**, o sistema muda para o estado **Ativado**.  

2. **Estado Ativado (S2)**  
   - O alarme est√° monitorando o ambiente.  
   - Caso o **sensor** detecte uma presen√ßa (sinal = ‚Äò1‚Äô), o estado muda para **Disparado**.  
   - Caso contr√°rio, permanece **Ativado**.  

3. **Estado Disparado (S3)**  
   - O alarme √© acionado (sa√≠da = ‚Äò1‚Äô).  
   - Para desligar o alarme, √© necess√°rio pressionar o **bot√£o de reset**, retornando ao estado **Desativado**.  

---

## üíª Estrutura do Reposit√≥rio

---

## üß© Funcionamento Interno (Descri√ß√£o T√©cnica)
- **Entradas:**  
  - `clk`: sinal de clock.  
  - `reset`: retorna o sistema ao estado desativado.  
  - `ativar`: ativa o sistema.  
  - `sensor`: sinal de detec√ß√£o.  

- **Sa√≠das:**  
  - `alarme`: indica se o alarme est√° disparado (1 = ligado, 0 = desligado).  
  - `estado`: mostra o estado atual (00 = desativado, 01 = ativado, 10 = disparado).  

- **Tecnologia usada:** VHDL (linguagem de descri√ß√£o de hardware)  
- **Software:** Xilinx Vivado 2015.1  

---

## C√≥digo VHDL 

       -- alarme.vhd
       library ieee;
       use ieee.std_logic_1164.all;

       entity alarme is
    port (
        clk    : in  std_logic;
        reset  : in  std_logic;  -- reset ass√≠ncrono ativo em '1' -> volta para DESATIVADO
        ativar : in  std_logic;  -- bot√£o para ativar vigil√¢ncia
        sensor : in  std_logic;  -- detector (1 = presen√ßa detectada)
        alarme : out std_logic;  -- 1 = alarme disparado
        estado : out std_logic_vector(1 downto 0) -- 00=desativado, 01=ativado, 10=disparado
    );
       end entity;

       architecture rtl of alarme is

    -- codifica√ß√£o dos estados
    constant S_DES : std_logic_vector(1 downto 0) := "00";
    constant S_ATV : std_logic_vector(1 downto 0) := "01";
    constant S_DIS : std_logic_vector(1 downto 0) := "10";

    signal cur_state, next_state : std_logic_vector(1 downto 0);

       begin

    ------------------------------------------------------------------------
    -- Processo de registro (flip-flops) com reset ass√≠ncrono
    ------------------------------------------------------------------------
    proc_reg : process(clk, reset)
    begin
        if reset = '1' then
            cur_state <= S_DES;

        elsif rising_edge(clk) then
            cur_state <= next_state;
        end if;
    end process;

    ------------------------------------------------------------------------
    -- L√≥gica de pr√≥xima condi√ß√£o (combinacional)
    ------------------------------------------------------------------------
    proc_next : process(cur_state, ativar, sensor)
    begin
        case cur_state is

            when S_DES =>
                if ativar = '1' then
                    next_state <= S_ATV;
                else
                    next_state <= S_DES;
                end if;

            when S_ATV =>
                if sensor = '1' then
                    next_state <= S_DIS;
                else
                    next_state <= S_ATV;
                end if;

            when S_DIS =>
                -- permanece em disparado at√© o reset ass√≠ncrono
                next_state <= S_DIS;

            when others =>
                next_state <= S_DES;

        end case;
    end process;

    ------------------------------------------------------------------------
    -- Sa√≠das
    ------------------------------------------------------------------------
    alarme <= '1' when cur_state = S_DIS else '0';
    estado <= cur_state;

       end architecture;



## üßæ Conclus√£o

Durante o desenvolvimento deste projeto, foi poss√≠vel compreender de forma pr√°tica:
- A implementa√ß√£o de **m√°quinas de estados** em VHDL;  
- O uso de **simula√ß√µes digitais** para validar o comportamento do sistema;  
- A import√¢ncia da **organiza√ß√£o do projeto no Vivado**;  
- A rela√ß√£o entre **entradas, estados e sa√≠das** em sistemas digitais.  

### üß† Aprendizados
- Controle de estados em VHDL e uso de processos s√≠ncronos.  
- Depura√ß√£o de sinais usando **waveform simulation**.  
- Estrutura√ß√£o de um projeto digital completo no Vivado.

### ‚ö†Ô∏è Dificuldades
- Ajuste correto do **clock** na simula√ß√£o.  
- Interpreta√ß√£o das formas de onda.  
- Entendimento inicial da transi√ß√£o de estados com base nas entradas.

### Obrigado Professor!
---

