entity teste_downto is
    port (
        input_bus : in  std_logic_vector(7 downto 0);
        output_bus: out std_logic_vector(0 to 7) -- Inversão de direção
    );
end downto;

architecture behavioral of teste_downto is
begin
    output_bus <= input_bus; -- Teste: o bit 7 vai para o 0 ou permanece 7?
end behavioral;