#Pipeline_MIPS #ISA #CPU 

- Pipelining and ISA Design
	- MIPS ISA is designed with pipelining in mind
	- ISA affects the complexity of the pipeline implementation
  
- 모든 명령어가 32bits (4bytes) 
	- RISC라서 명령어 크기 고정됨. Instruction Fetch 편함. PC가 가리키는 값으로부터 word를 읽어오면 됨.  
	- cf) CISC 인 x86 은 명령어 길이가 1~17 bytes 로 다양해서 pipeline 구현 시 하드웨어 복잡. 

- Regular instruction formats (R, I, J -types)  
	- 명령어 format이 규칙적이라서 ID(decode)와 레지스터 접근(읽기)을 동시에 한 사이클 이내에 가능.  
	- Fetch 후에 바로 레지스터 접근

- Load/Store addressing  
	- 메모리 접근은 load/store를 통해서만 가능 (EX 단계에서 주소 계산, MEM 단계에서 메모리 접근) 
	- 모든 명령어를 한 사이클 이내에 수행 가능 (명령어 1개에 ALU 최대 1개 필요) 

- Alignment of memory operands in memory  
	- 읽고 쓰려는 모든 data는 4의 배수 주소에 정렬되게 함으로써  
       한 사이클에 lw/sw 가능하게 함. (걸쳐있으면 두번에 나눠서 해야하므로)