verilog work "D:/Documentos/XILINXPROYECTOS/aluparc/netgen/par/rightshifter_timesim.v"
vhdl work "rshifsim.vhw"
verilog work "D:/PROGRAMAS/Xilinxs/verilog/src/glbl.v"
