{"patent_id": "10-2022-0121838", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0042944", "출원번호": "10-2022-0121838", "발명의 명칭": "프로세스-인-메모리 소자, 이를 포함하는 뉴로모픽 컴퓨팅 장치 및 이의 제조 방법", "출원인": "아주대학교산학협력단", "발명자": "서형탁"}}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "반도체 채널층;상기 반도체 채널층의 일측에 배치된 소스 전극;상기 소스 전극과 이격되어 상기 반도체 채널층의 타측에 배치된 드레인 전극;상기 반도체 채널층 상에 배치되고, 전압에 따른 비휘발성 잔류 분극 특성을 갖는 강유전체 재료를 포함하는 강유전층; 및상기 강유전층 상에 배치된 게이트 전극;을 포함하는,프로세스-인-메모리 소자."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 반도체 채널층은 TiOx, TaOx, VOx, Ti-VOx, Hf-VOx 및 NbOx를 포함하는 군에서 선택된 하나 이상의 물질을포함하는,프로세스-인-메모리 소자."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 강유전층은 HfO2, HfZrO, NiTiOx 및 BiTiOx를 포함하는 군에서 선택된 하나 이상의 물질을 포함하는,프로세스-인-메모리 소자."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 반도체 채널층의 두께는 1 내지 10 nm인,프로세스-인-메모리 소자."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 강유전층의 두께는 1 내지 10 nm인,프로세스-인-메모리 소자."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 게이트 전극에 인가되는 전압에 의해 상기 강유전층의 분극 또는 탈분극이 발생하고, 상기 강유전층의 분극 상태에 의해 상기 반도체 채널층의 저항값이 변화하는,프로세스-인-메모리 소자."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "공개특허 10-2024-0042944-3-제6항에 있어서,상기 게이트 전극에 인가되는 전압을 변화하는 시점으로부터 1 내지 20 ns 후에 상기 반도체 채널층의 저항값이변화하는,프로세스-인-메모리 소자."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "반도체 채널층; 상기 반도체 채널층의 일측에 배치된 소스 전극; 상기 소스 전극과 이격되어 상기 반도체 채널층의 타측에 배치된 드레인 전극; 상기 반도체 채널층 상에 배치되고, 전압에 따른 비휘발성 잔류 분극 특성을갖는 강유전체 재료를 포함하는 강유전층; 및 상기 강유전층 상에 배치된 게이트 전극;을 포함하는, 하나 이상의 프로세스-인-메모리 소자;상기 각 프로세스-인-메모리 소자의 각 소스 전극의 적어도 일부에 전기적으로 연결된 입력부;상기 각 프로세스-인-메모리 소자의 각 드레인 전극의 적어도 일부에 전기적으로 연결된 출력부; 및상기 각 프로세스-인-메모리 소자의 각 게이트 전극 및 상기 입력부의 적어도 일부에 전기적으로 연결된제어부;를 포함하는,뉴로모픽 컴퓨팅 장치."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 반도체 채널층은 TiOx, TaOx, VOx, Ti-VOx, Hf-VOx 및 NbOx를 포함하는 군에서 선택된 하나 이상의 물질을포함하고,상기 강유전층은 HfO2, HfZrO, NiTiOx 및 BiTiOx를 포함하는 군에서 선택된 하나 이상의 물질을 포함하는,뉴로모픽 컴퓨팅 장치."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "반도체 채널층을 형성하는 제1 단계;상기 반도체 채널층의 일측에 제1 전극을 형성하고, 상기 제1 전극과 이격되어 상기 반도체 채널층의 타측에 제2 전극을 형성하는 제2 단계;상기 반도체 채널층 상에 전압에 따른 비휘발성 잔류 분극의 특성을 갖는 강유전체 재료를 포함하는 강유전층을형성하는 제3 단계; 및상기 강유전층 상에 게이트 전극을 형성하는 제4 단계;를 포함하는,프로세스-인-메모리 소자 제조 방법."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,상기 반도체 채널층은 TiOx, TaOx, VOx, Ti-VOx, Hf-VOx 및 NbOx를 포함하는 군에서 선택된 하나 이상의 물질을포함하여 형성하는,프로세스-인-메모리 소자 제조 방법."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 강유전층은 HfO2, HfZrO, NiTiOx 및 BiTiOx를 포함하는 군에서 선택된 하나 이상의 물질을 포함하여 형성하는,공개특허 10-2024-0042944-4-프로세스-인-메모리 소자 제조 방법."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 강유전층은 원자층 증착 공정(atomic layer deposition), 물리 기상 증착법(physical vapor deposition),스퍼터링(sputtering) 및 펄스 레이저 증착(pulsed laser deposition)을 포함하는 군에서 선택된 하나 이상의방법으로 형성하는,프로세스-인-메모리 소자 제조 방법."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,상기 반도체 채널층의 두께는 1 내지 10 nm이 되도록 형성하는,프로세스-인-메모리 소자 제조 방법."}
{"patent_id": "10-2022-0121838", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,상기 강유전층의 두께는 1 내지 10 nm이 되도록 형성하는,프로세스-인-메모리 소자 제조 방법."}
{"patent_id": "10-2022-0121838", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "프로세스-인-메모리 소자, 이를 포함하는 뉴로모픽 컴퓨팅 장치 및 이의 제조 방법가 개시된다. 상기 프로세스- 인-메모리 소자는 반도체 채널층; 상기 반도체 채널층의 일측에 배치된 소스 전극; 상기 소스 전극과 이격되어 상기 반도체 채널층의 타측에 배치된 드레인 전극; 상기 반도체 채널층 상에 배치되고, 강유전체 재료를 포함하 는 강유전층; 및 상기 강유전층 상에 배치된 게이트 전극;을 포함할 수 있다."}
{"patent_id": "10-2022-0121838", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 프로세스-인-메모리 소자, 이를 포함하는 뉴로모픽 컴퓨팅 장치 및 이의 제조 방법에 관한 것이다."}
{"patent_id": "10-2022-0121838", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "차세대 집적회로 반도체 소자는 기존 디지털 연산을 위한 폰노이만 (von-Neumann) 기반 연산에서 벗어나서 빅데 이터 처리와 인공지능형 기능의 효율적 기능을 저전력 초고속으로 구현하기 위해 인메모리(in-memory)형태 연산 이 필요하며 혁신적인 소재 플랫폼 도입과 소자 개념의 구현이 요구된다. 현재 집적회로 기술에서는 소자 노드 크기가 15~18 나노미터 수준의 전하 저장 기반 플래시 메모리가 고속 데이터 저장에 사용되며 소자 미세화를 통 해 노드의 크기를 계속해서 줄이고 있지만 최근 그 집적화 속도는 미세화 공정 난이도 증가로 인해 현저히 정체 되어 왔다. 특히, DRAM (Dynamic Random-Access Memory)은 IoT 활용 소자의 핵심 구성 요소이지만 휘발성 메모 리로서 DRAM에 저장된 데이터는 시스템이 꺼지면 정보가 손실이 되므로 인메모리 처리가 불가능하다. 플래시 (NAND) 메모리는 다른종류의 메모리에 비해 비휘발성이라는 장점이 있어 전원이 꺼진 상태에서 도 데이터를 보 존할 수 있으나 낸드 플래시 메모리는 속도, 내구성, 전력 측면에서 한계로 인해 궁극적 인 데이터 저장 및 처 리 기술이라고 볼 수 없다. 또한 DRAM 과 NAND 플래시 메모리는 모두 전하의 형태로 정보를 저장하며 소자 크기 가 감소함에 따라 저장된 전하의 양이 줄어들고(누출), 정보를 유지하고 읽는 능력과 전반적인 작동 효율이 저 하된다. 전반적으로 5G 네트워크 및 인공지능 기계 학습과 같은 기술 발전은 그 어느 때보다 초고속 및 훨씬 더 데이터 집약적인 요구 사항의 개발을 요구하며, 이에 개념적으로 새로운 유형의 메모리 개발이 요구된다. 정보 를 저장된 위치에서 처리하는 프로세스-인-메모리 (PIM) 개념은 아키텍처 병목 현상을 우회하는 수단으로 제시 되고 있으며 이 기술을 사용하면 메모리와 처리 장치 간의 빈번한 데이터 전송을 피하거나 최소화 할 수 있으므 로 데이터 대기 시간이 감소하고 에너지 효율성이 향상될 수 있다."}
{"patent_id": "10-2022-0121838", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 목적은 데이터 대기 시간이 감소하고 에너지 효율성이 향상될 수 있는 프로세스-인-메모리 소자를 제공하는 것이다.본 발명의 다른 목적은 상기 프로세스-인-메모리 소자를 포함하는 뉴로모픽 컴퓨팅 장치를 제공하는 것이다. 본 발명의 또 다른 목적은 상기 프로세스-인-메모리 소자의 제조 방법을 제공하는 것이다."}
{"patent_id": "10-2022-0121838", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시예에 따른 프로세스-인-메모리 소자는 반도체 채널층; 상기 반도체 채널층의 일측에 배치된 소스 전극; 상기 소스 전극과 이격되어 상기 반도체 채널층의 타측에 배치된 드레인 전극; 상기 반도체 채널층 상에 배치되고, 전압에 따른 비휘발성 잔류 분극 특성을 갖는 강유전체 재료를 포함하는 강유전층; 및 상기 강유전층 상에 배치된 게이트 전극;을 포함할 수 있다. 일 실시예에 있어서, 상기 반도체 채널층은 TiOx, TaOx, VOx, Ti-VOx, Hf-VOx 및 NbOx를 포함하는 군에서 선택된 하나 이상의 물질을 포함할 수 있다. 일 실시예에 있어서, 상기 강유전층은 HfO2, HfZrO, NiTiOx 및 BiTiOx를 포함하는 군에서 선택된 하나 이상의 물 질을 포함할 수 있다. 일 실시예에 있어서, 상기 반도체 채널층의 두께는 약 1 내지 10 nm 일 수 있다. 일 실시예에 있어서, 상기 강유전층의 두께는 약 1 내지 10 nm 일 수 있다. 일 실시예에 있어서, 상기 게이트 전극에 인가되는 전압에 의해 상기 강유전층의 분극 또는 탈분극이 발생하고, 상기 강유전층의 분극 상태에 의해 상기 반도체 채널층의 저항값이 변화할 수 있다. 일 실시예에 있어서, 상기 게이트 전극에 인가되는 전압을 변화하는 시점으로부터 약 1 내지 20 ns 후에 상기 반도체 채널층의 저항값이 변화할 수 있다. 본 발명의 실시예에 따른 뉴로모픽 컴퓨팅 장치는 반도체 채널층; 상기 반도체 채널층의 일측에 배치된 소스 전 극; 상기 소스 전극과 이격되어 상기 반도체 채널층의 타측에 배치된 드레인 전극; 상기 반도체 채널층 상에 배 치되고, 전압에 따른 비휘발성 잔류 분극 특성을 갖는 강유전체 재료를 포함하는 강유전층; 및 상기 강유전층 상에 배치된 게이트 전극;을 포함하는, 하나 이상의 프로세스-인-메모리 소자; 상기 각 프로세스-인-메모리 소 자의 각 소스 전극의 적어도 일부에 전기적으로 연결된 입력부; 상기 각 프로세스-인-메모리 소자의 각 드레인 전극의 적어도 일부에 전기적으로 연결된 출력부; 및 상기 각 프로세스-인-메모리 소자의 각 게이트 전극 및 상 기 입력부의 적어도 일부에 전기적으로 연결된 제어부;를 포함할 수 있다. 일 실시예에 있어서, 상기 반도체 채널층은 TiOx, TaOx, VOx, Ti-VOx, Hf-VOx 및 NbOx를 포함하는 군에서 선택된 하나 이상의 물질을 포함할 수 있다. 일 실시예에 있어서, 상기 강유전층은 HfO2, HfZrO, NiTiOx 및 BiTiOx를 포함하는 군에서 선택된 하나 이상의 물 질을 포함할 수 있다. 본 발명의 실시예에 따른 프로세스-인-메모리 소자 제조 방법은 반도체 채널층을 형성하는 제1 단계; 상기 반도 체 채널층의 일측에 제1 전극을 형성하고, 상기 제1 전극과 이격되어 상기 반도체 채널층의 타측에 제2 전극을 형성하는 제2 단계; 상기 반도체 채널층 상에 전압에 따른 비휘발성 잔류 분극의 특성을 갖는 강유전체 재료를 포함하는 강유전층을 형성하는 제3 단계; 및 상기 강유전층 상에 게이트 전극을 형성하는 제4 단계;를 포함할 수 있다. 일 실시예에 있어서, 상기 반도체 채널층은 TiOx, TaOx, VOx, Ti-VOx, Hf-VOx 및 NbOx를 포함하는 군에서 선택된 하나 이상의 물질을 포함하여 형성할 수 있다. 일 실시예에 있어서, 상기 강유전층은 HfO2, HfZrO, NiTiOx 및 BiTiOx를 포함하는 군에서 선택된 하나 이상의 물 질을 포함하여 형성할 수 있다. 일 실시예에 있어서, 상기 강유전층은 원자층 증착 공정(atomic layer deposition), 물리 기상 증착법 (physical vapor deposition), 스퍼터링(sputtering) 및 펄스 레이저 증착(pulsed laser deposition)을 포함하 는 군에서 선택된 하나 이상의 방법으로 형성할 수 있다. 일 실시예에 있어서, 상기 반도체 채널층의 두께는 약 1 내지 10 nm이 되도록 형성할 수 있다. 일 실시예에 있어서, 상기 강유전층의 두께는 약 1 내지 10 nm이 되도록 형성할 수 있다."}
{"patent_id": "10-2022-0121838", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예에 따른 프로세스-인-메모리 소자는 본 발명의 실시예에 따른 뉴로모픽 컴퓨팅 장치는 본 발명의 실시예에 따른 프로세스-인-메모리 소자 제조 방법은"}
{"patent_id": "10-2022-0121838", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있 고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함 되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부 호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하 기 위하여 실제보다 확대하여 도시한 것이다. 본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, \"포함 하다\" 또는 \"가지다\" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소 또는 이 들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일 반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의 미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적 인 의미로 해석되지 않는다. 도 1은 본 발명의 실시예에 따른 프로세스-인-메모리 소자를 개략적으로 나타낸 도면이다. 도 1을 참조하면, 본 발명의 실시예에 따른 프로세스-인-메모리 소자는 반도체 채널층; 상기 반도체 채 널층의 일측에 배치된 소스 전극(20S); 상기 소스 전극(20S)과 이격되어 상기 반도체 채널층의 타측에 배치된 드레인 전극(20D); 상기 반도체 채널층 상에 배치되고, 전압에 따른 비휘발성 잔류 분극 특성을 갖 는 강유전체 재료를 포함하는 강유전층; 및 상기 강유전층 상에 배치된 게이트 전극(20G);을 포함할 수 있다. 상기 반도체 채널층은 본 발명의 실시예에 따른 프로세스-인-메모리 소자에서 상기 소스 전극(20S)과 상 기 드레인 전극(20D) 사이에 전도성 통로를 제공할 수 있는 부재이며, 반도체 특성을 가지는 재료를 포함할 수 있다. 상기 반도체 채널층은 전압 펄스 가했을 때 저항 상태에 변화가 발생하여 정보를 기록할 수 있으며, 그 정보를 리딩(reading)할 수 있는 물질을 포함할 수 있다. 상기와 같은 기능을 수행하는 알려진 모든 물질이 상기 반도체 채널층에 포함될 수 있으며, 비제한적인 예시는 TiOx, TaOx, VOx, Ti-VOx, Hf-VOx 및 NbOx를 포 함한다. 일 실시예에 있어서, 상기 반도체 채널층은 TiOx, TaOx, VOx, Ti-VOx, Hf-VOx 및 NbOx를 포함하는 군에서 선택된 하나 이상의 물질을 포함할 수 있다. 일 실시예에 있어서, 상기 반도체 채널층의 두께는 약 1 내지 10 nm 일 수 있다. 상기 강유전층은 전압에 따른 비휘발성 잔류 분극 특성을 갖는 강유전체 재료를 포함할 수 있는 부재로, 본 명세서의 문맥에서 \"강유전성\"은 외부 전기장 없이도 스스로 분극 상태를 가질 수 있고, 외부 전기장에 의해 분 극 상태가 변화할 수 있는 성질을 의미하며, \"강유전층\" 또는 \"강유전체\"는 강유전성을 가진 물질 또는 부재를 의미한다. 본 명세서의 문맥에서 \"전압에 따른 비휘발성 잔류 분극 특성\"이란, 인가된 전압에 따라 분극이 발생 하고, 인가된 전압을 더 이상 인가하지 않아도 유의한 기간 동안 분극이 잔존하는 특성을 의미한다. 여기서, 상기 게이트 전극(20G)은 상기 강유전층에 전기장을 인가할 수 있는데, 상기 게이트 전극(20G)을 통해 인가되는 전기장을 제어함으로써, 상기 강유전층의 분극 상태를 제어하고, 상기 강유전층은 상기 채널층에 산화-환원 프로세스를 유도할 수 있다. 상기 산화-환원 프로세스를 통해 상기 채널층에 산화- 환원 현상이 발생할 수 있다. 본 명세서의 문맥에서, \"산화-환원\" 또는 \"산화-환원 프로세스\"가 \"채널\" 또는 \" 채널층\"과 함께 사용될 때, 상기 산화-환원 현상은 금속 이온과 불완전 결합을 하는 산소 음이온이 전압에 의해 전기 화학적으로 상기 금속 이온과 결합(산화) 또는 분리(환원)하는 방식으로 이동하는 현상을 의미할 수 있다. 상기와 같은 기능을 수행하는 알려진 모든 물질이 상기 강유전층에 포함될 수 있으며, 비제한적인 예시는 HfO2, HfZrO, NiTiOx 및 BiTiOx를 포함한다. 일 실시예에 있어서, 상기 강유전층은 HfO2, HfZrO, NiTiOx 및 BiTiOx를 포함하는 군에서 선택된 하나 이상의 물질을 포함할 수 있다. 일 실시예에 있어서, 상기 강유전층(3 0)의 두께는 약 1 내지 10 nm 일 수 있다. 일 실시예에 있어서, 상기 게이트 전극(20G)에 인가되는 전압에 의해 상기 강유전층의 분극 또는 탈분극이 발생하고, 상기 강유전층의 분극 상태에 의해 상기 반도체 채널층의 저항값이 변화할 수 있다. 상기와 같은 제어를 수행할 때, 상기 게이트 전극(20G)에 의해 인가되는 전압으로 신호를 입력하고, 이에 의해 변화한 상기 반도체 채널층의 저항값을 상기 소스 전극(20S) 및 상기 드레인 전극(20D) 사이에서 측정하여 신호를 출력하는데, 상기 입력된 신호와 출력되는 신호의 시간 차이는 본 발명의 실시예에 따른 프로세스-인-메모리 소 자의 성능을 결정할 수 있다. 일 실시예에 있어서, 상기 게이트 전극(20G)에 인가되는 전압을 변화하는 시점 으로부터 약 1 내지 20 ns 후에 상기 반도체 채널층의 저항값이 변화할 수 있다. 도 2는 본 발명의 실시예에 따른 뉴로모픽 컴퓨팅 장치의 단순화 된 일 실시예를 개략적으로 나타낸 도면이다. 도 2를 참조하면, 본 발명의 실시예에 따른 뉴로모픽 컴퓨팅 장치는 하나 이상의 프로세스-인-메모리 소자 (1'); 상기 각 프로세스-인-메모리 소자(1')의 각 소스 전극의 적어도 일부에 전기적으로 연결된 입력부; 상기 각 프로세스-인-메모리 소자의 각 드레인 전극의 적어도 일부에 전기적으로 연결된 출력부; 및 상기 각 프로세스-인-메모리 소자의 각 게이트 전극 및 상기 입력부의 적어도 일부에 전기적으로 연결된 제어부 ;를 포함할 수 있다. 본 발명의 실시예에 따른 뉴로모픽 컴퓨팅 장치에 관한 설명은 상술된 본 발명의 실시예에 따른 프로세스-인 -메모리 소자에 관한 설명에서 동일하거나 유사한 구성에 대해 동일하거나 유사하게 적용될 수 있다. 따라서 상기 프로세스-인-메모리 소자(1')는 그 전부 또는 일부가 각각 상술된 본 발명의 실시예에 따른 프로세스-인- 메모리 소자일 수 있다. 따라서, 상기 프로세스-인-메모리 소자(1')는 반도체 채널층; 상기 반도체 채널층의 일측에 배치된 소스 전극; 상기 소스 전극과 이격되어 상기 반도체 채널층의 타측에 배치된 드레인 전극; 상기 반도체 채널층 상에 배치되고, 전압에 따른 비휘발성 잔류 분극 특성을 갖는 강유전체 재료를 포함하는 강유전 층; 및 상기 강유전층 상에 배치된 게이트 전극;을 포함하는, 프로세스-인-메모리 소자 일 수 있다. 나아가, 일 실시예에 있어서, 상기 반도체 채널층은 TiOx, TaOx, VOx, Ti-VOx, Hf-VOx 및 NbOx를 포함하는 군에서 선택된 하나 이상의 물질을 포함할 수 있다. 또한, 일 실시예에 있어서, 상기 강유전층은 HfO2, HfZrO, NiTiOx 및 BiTiOx를 포함하는 군에서 선택된 하나 이상의 물질을 포함할 수 있다. 상기 입력부는 상기 각 프로세스-인-메모리 소자(1')의 소스 전극에 전기적 신호를 입력하는 부재이며, 상 기 출력부는 상기 각 프로세스-인-메모리 소자(1')의 드레인 전극으로부터 전기적 신호를 출력받는 부재이 다. 또한, 상기 제어부는 상기 각 프로세스-인-메모리 소자(1')에 포함된 반도체 채널층의 저항값을 제어하 고, 상기 입력부의 모드(mode)를 제어할 수 있는 부재이다. 도 2에 표시된 연결 관계 및 부재의 개수 및 배 치는 이해를 위해 예시적으로 도시되었으며, 상기 연결 관계 및 부재의 개수 및 배치는 본 발명의 범위를 제한 하지 않는다. 도 3은 본 발명의 실시예에 따른 프로세스-인-메모리 소자 제조 방법을 나타낸 흐름도이다. 도 3을 참조하면, 본 발명의 실시예에 따른 프로세스-인-메모리 소자 제조 방법은 반도체 채널층을 형성하 는 제1 단계(S110); 상기 반도체 채널층의 일측에 제1 전극을 형성하고, 상기 제1 전극과 이격되어 상기 반도체채널층의 타측에 제2 전극을 형성하는 제2 단계(S120); 상기 반도체 채널층 상에 강유전체 재료를 포함하는 강 유전층을 형성하는 제3 단계(S130); 및 상기 강유전층 상에 게이트 전극을 형성하는 제4 단계(S140);를 포함할 수 있다. 본 발명의 실시예에 따른 프로세스-인-메모리 소자 제조 방법에 관한 설명은 상술된 본 발명의 실시예에 따른 프로세스-인-메모리 소자 또는 상술된 본 발명의 실시예에 따른 뉴로모픽 컴퓨팅 장치에 관한 설명 에서 동일하거나 유사한 구성에 대해 동일하거나 유사하게 적용될 수 있다. 따라서 상기 반도체 채널층 상에 강 유전체 재료를 포함하는 강유전층을 형성하는 제3 단계(S130)에서 상기 강유전체 재료는 전압에 따른 비휘발성 잔류 분극의 특성을 갖는 강유전체 재료일 수 있다. 나아가, 일 실시예에 있어서, 일 실시예에 있어서, 상기 반도체 채널층은 TiOx, TaOx, VOx, Ti-VOx, Hf-VOx 및 NbOx를 포함하는 군에서 선택된 하나 이상의 물질을 포함하여 형성할 수 있다. 또한, 일 실시예에 있어서, 상기 강유전층은 HfO2, HfZrO, NiTiOx 및 BiTiOx를 포함하는 군에서 선택된 하나 이상의 물질을 포함하여 형성할 수 있다. 또한, 일 실시예에 있어서, 상기 반도체 채널층의 두께는 약 1 내지 10 nm이 되도록 형성할 수 있고, 일 실시예 에 있어서, 상기 강유전층의 두께는 약 1 내지 10 nm이 되도록 형성할 수 있다. 상기와 같이 강유전층을 형성하 기 위해 알려진 방법이 사용될 수 있으며, 비제한적인 예시는 원자층 증착 공정(atomic layer deposition), 물 리 기상 증착법(physical vapor deposition), 스퍼터링(sputtering) 및 펄스 레이저 증착(pulsed laser deposition)을 포함한다. 일 실시예에 있어서, 상기 강유전층은 원자층 증착 공정(atomic layer deposition), 물리 기상 증착법(physical vapor deposition), 스퍼터링(sputtering) 및 펄스 레이저 증착(pulsed laser deposition)을 포함하는 군에서 선택된 하나 이상의 방법으로 형성할 수 있다. 이하 본 발명의 실시예에 대해 상술한다. 다만, 하기에 기재된 실시예는 본 발명의 일부 실시 형태에 불과한 것으로서, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 프로세스-인-메모리 소자의 제조 SiO2/Si 기판 상에 TiO2를 포함하는 반도체 채널층을 원자층 증착 공정(atomic layer deposition)으로 형성하였 다. 상기 반도체 채널층 상에 Au/Cr을 포함하는 소스 전극 및 드레인 전극을 이격하여 형성하고, HfO2를 포함하 는 강유전층을 원자층 증착 공정(atomic layer deposition)을 통해 10 nm 두께로 형성하였다. 상기 강유전층 상 에 Au/Cr을 포함하는 게이트 전극을 형성하여, 본 발명의 실시예에 따른 프로세스-인-메모리 소자를 제조하였다. 게이팅 유도 산화 환원 과정을 통한 스위칭 제조된 프로세스-인-메모리 소자의 전류-전압 곡선을 도 4에 도시한다. 도 4를 참조하면, 전류-전압(Ids-Vds) 곡 선에서 Ids는 게이트에 단일 전압 펄스를 적용하고 읽기 전압에서 Ids는 오프 상태에서 낮았고(~10-11A) 온 상태에 서 적절하게 증가하여 (~10-6A) 결과적으로 105보다 높은 온/오프 비율이 나타남을 확인할 수 있다. 이러한 스위 칭 상태는 비휘발성 특성을 유지하며 각 다치 로직 상태에서 학습 강화 및 약화가 가능한 뉴로모픽 특성까지 확 보할 수 있다. 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특 허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다."}
{"patent_id": "10-2022-0121838", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 실시예에 따른 프로세스-인-메모리 소자를 개략적으로 나타낸 도면이다. 도 2는 본 발명의 실시예에 따른 뉴로모픽 컴퓨팅 장치의 단순화 된 일 실시예를 개략적으로 나타낸 도면이다. 도 3은 본 발명의 실시예에 따른 프로세스-인-메모리 소자 제조 방법을 나타낸 흐름도이다. 도 4는 본 발명의 실험예에 따른 실험 결과를 나타낸 도면이다."}
