# The Instability of Ti Salicide in 0.25µm Logic with High-Voltage Integration:  
## A Historical Case Study and Its Educational Implications

---

# 1. Introduction

半導体産業の技術進化は、微細化や性能向上だけでなく、**経済性や市場競争**にも強く左右されてきた。  
世代移行の過渡期には、次世代ノードの高コスト化を回避するため、既存ノード（レガシーノード）の再利用が選択されることがある。  
しかし、その背後には **潜在的な技術的不安定性や歩留まりリスク** が存在する。  

本研究では、0.25µm世代で導入された **Tiサリサイド (TiSi₂)** の不安定性に焦点を当てる。  
当時これはゲートおよびソース/ドレインの低抵抗化を狙った先端技術であったが、以下の課題を抱えていた。  

- 相転移不完全性（C49→C54転移は 700–750℃[^1] の狭い温度レンジに依存）  
- 細線効果（線幅 0.25µm 付近以下で C54化が困難[^2]）  
- Boron や As との相互作用（拡散吸収により局所高抵抗スポット生成）  
- プロセスマージンの狭さ  

これらが製品不良や歩留まり悪化を引き起こし、量産の安定性を大きく損なった。  

本研究の目的は、この事例を**歴史的に記録**するとともに、**技術安定性と経済合理性のトレードオフ構造**を抽出し、工学教育に応用することである。

[^1]: JSSC, 1997: "Phase transformation behavior of TiSi₂ in sub-0.25µm technologies"  
[^2]: IEDM, 1998: "Line-width dependence of C49 to C54 transition in TiSi₂"  

---

# 2. Historical Background: 0.25µm vs 0.18µm

## 2.1 0.5µm〜0.35µm世代
- 0.5µm：Polyゲート主流 → ゲート抵抗が高く性能制約  
- 0.35µm：WSiゲート導入、RC遅延改善  
  - ただし同極ゲート方式（NMOS/PMOSともn⁺ポリ）  
  - NMOSは良好だが、PMOSは埋め込みチャネルで性能向上が限定的  

## 2.2 0.25µm世代
- **異極ゲート方式**（NMOSにn⁺、PMOSにp⁺）採用 → PMOSも表面チャネル化  
- **Tiサリサイド導入**  
  - C49→C54転移不全、細線効果、不純物吸収による高抵抗化  
  - アニール条件ウィンドウ狭小（±20℃程度）  
  - 結果：量産安定性に課題を残した  

## 2.3 0.18µm世代
- **Coサリサイド (CoSi₂)** 採用 → 相転移不要、線幅依存性小、量産安定化  
- STI・CMP 導入によるプロセス複雑化  
- OPC必須化でマスクコスト増加（1枚あたり従来比 2〜3倍[^3]）  
- 技術的には安定だが、**製造コスト大幅上昇**  

[^3]: SPIE, 2000: "Impact of OPC on mask cost at 0.18µm node"

## 2.4 市場背景
- 2000年前後：白黒パッシブ型LCDが主流 → **0.35µmで十分対応**  
- 次世代：カラーaTFTアクティブ型LCDが台頭 → 画素数増加で高速・大規模メモリ必須 → **0.25µm必要**  
- Samsung参入によりLCDドライバー価格は年率10〜15%下落[^4]  
- 各社は安定な0.18µmを回避し、**安価な0.25µm延命**を選択  

[^4]: DisplaySearch, 2001: "Global LCD Driver IC Market Trends"

## 2.5 まとめ
- **0.35µm**：白黒LCD用、安定、性能限界  
- **0.25µm**：カラーLCD用、性能改善するが不安定  
- **0.18µm**：技術的に安定だが高コスト  
→ **市場圧力により不安定でも0.25µmが延命採用**

---

# 3. Case Study: 1Mbit SRAM with 30V Mixed Logic

## 3.1 製品背景
- aTFTカラーパネル向けLCDドライバーIC  
- 30V高耐圧トランジスタ + 3.3Vロジック混載  
- 内蔵：1Mbit SRAMマクロ（フレームバッファ/ラインメモリ）  
- コスト競争激化 → **0.25µmを採用せざるを得なかった**

## 3.2 不具合現象
- 量産でランダムビット不良顕在化  
- アドレス依存性なし → 偶発セル不良  
- 冗長なし（組込みSRAM文化） → 単一ビット不良でもチップ全体が不合格  

## 3.3 開発制約
- 0.25µmはレガシー化 → 工程改善リソース不足  
- SRAMマクロに冗長を入れない設計慣行  
- カラーパネル普及に合わせ短納期 → 工程最適化不十分  

## 3.4 物理的原因
- Halo Boronがサイドウォール下でTiに取り込まれ、C54転移を阻害  
- 一部領域でC49相残存 → 局所高抵抗スポット化  
- 欠陥密度 λ ≈ 0.3/chip → 歩留まり Y₀ ≈ 74%  
- 暫定改善後 λ ≈ 0.1/chip → 歩留まり Y₀ ≈ 90%  

## 3.5 本事例の意義
- **設計文化とプロセスマターの複合要因**  
- **レガシーノード再利用リスク**  
- **偶発不良は設計レビューでは救えない**

---

# 4. Analysis of Failure and Review Limitations

- **技術要因**：Tiサリサイド相転移不全、B吸収による高抵抗スポット  
- **設計要因**：冗長なしSRAM文化 → 脆弱性増大  
- **経済要因**：0.18µmは高コスト → 0.25µm延命  
- **市場要因**：Samsung参入による急速な価格下落  

### 対策
- **暫定**：サイドウォールエッチ緩和 → λ 0.3 → 0.1 に改善  
- **恒久**：ランプアニール条件最適化 → C54相安定化（720±20℃, 30s）  
- → デバイス特性再取得（Vth, Rs 変動）  

**まとめ**：プロセスマターは設計レビューでは捕捉不可。解決は工程条件改善と世代交代に依存した。

---

# 5. Educational Application and Universality

## 5.1 教材化の方法
- **因果関係図**：プロセス→デバイス→SRAM→歩留まり→市場圧力  
- **比較表**：0.25µm vs 0.18µm（安価だが不安定 vs 安定だが高コスト）  
- **演習問題**  
  - Q1. なぜ0.25µmが延命されたのかを技術・市場両面から論ぜよ。（40点）  
  - Q2. 冗長を持たないSRAM設計のメリットとリスクを評価せよ。（30点）  
  - Q3. 偶発不良が設計レビューで捕捉できない理由を説明せよ。（30点）  

### 模範解答の方向性
- Q1: 0.18µmはコスト高、Samsung参入で価格下落 → 0.25µm延命。  
- Q2: 面積効率↑、コスト↓、しかし歩留まり脆弱。  
- Q3: ランダム性依存 → 形式レビューは無力。統計的工程制御が必須。  

## 5.2 普遍性
- **FD-SOI 28nm**：FinFETより性能劣るが低コストで延命  
- **40nm BCD**：微細化より高耐圧・低コストを優先し長期利用  
- → 「技術安定性 vs 経済性」のトレードオフは現在も存在  

---

# 6. Conclusion

- **歴史的教訓**  
  - レガシーノードは「潜在的リスク」を内包  
  - 技術合理性だけでなく、経済性・市場競争が選択を決める  

- **教育的意義**  
  - 成功事例だけでなく失敗事例を教材化することで、現実の意思決定を学べる  

- **展望**  
  - 他のレガシープロセス事例（WSi, STI, CMP）と体系化  
  - 工学教育における「失敗から学ぶ文化」確立  
  - 現代のFD-SOIやBCD継続利用にも適用可能な教訓  

**結語**  
0.25µm世代のTiサリサイド不安定性は、技術・設計文化・経済・市場が複雑に絡み合って顕在化した。  
本事例は、**「レガシーノード延命には必ずリスクが伴う」**ことを示す歴史的証拠であり、未来の技術選択に向けた教育的資産である。

---
