module test_module ports() {
    if (WIDTH > 8) {
//        wire extra_signal: sync(clk, rst) bool;
    }

    // test
    if (false) {
    }

    // derp
}
