<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:35.2435</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7033467</applicationNumber><claimCount>11</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.11.11</openDate><openNumber>10-2024-0160627</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.10.07</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1368</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세한 크기의 트랜지스터를 포함하는 반도체 장치를 제공한다. 트랜지스터와, 제 1 절연층과, 제 2 절연층을 포함하는 반도체 장치이다. 트랜지스터는 제 1 반도체층과, 제 1 도전층과, 제 1 절연층을 개재(介在)하여 제 1 도전층과 중첩되는 영역을 갖는 제 2 도전층과, 제 3 도전층과, 제 3 절연층을 포함한다. 제 2 도전층 및 제 1 절연층은 제 1 도전층에 도달하는 제 1 개구를 갖는다. 제 1 반도체층은 제 2 도전층의 상면 및 측면, 제 1 절연층의 측면, 그리고 제 1 도전층의 상면과 접한다. 제 3 절연층은 제 1 절연층, 제 1 반도체층, 및 제 2 도전층 위에 제공된다. 제 3 도전층은 제 3 절연층 위에 제공된다. 제 2 절연층은 제 3 도전층 및 제 3 절연층 위에 제공된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.09.21</internationOpenDate><internationOpenNumber>WO2023175436</internationOpenNumber><internationalApplicationDate>2023.03.06</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/052049</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 절연층과, 제 2 절연층을 포함하고,상기 제 1 트랜지스터는 제 1 반도체층과, 제 1 도전층과, 상기 제 1 절연층을 개재(介在)하여 상기 제 1 도전층과 중첩되는 영역을 갖는 제 2 도전층과, 제 3 도전층과, 제 3 절연층을 포함하고,상기 제 2 도전층 및 상기 제 1 절연층은 상기 제 1 도전층에 도달하는 제 1 개구를 갖고,상기 제 1 반도체층은 상기 제 2 도전층의 상면 및 측면, 상기 제 1 절연층의 측면, 그리고 상기 제 1 도전층의 상면과 접하고,상기 제 3 절연층은 상기 제 1 절연층, 상기 제 1 반도체층, 및 상기 제 2 도전층 위에 제공되고,상기 제 3 도전층은 상기 제 3 절연층 위에 제공되고,상기 제 2 절연층은 상기 제 3 도전층 및 상기 제 3 절연층 위에 제공되고,상기 제 2 트랜지스터는 제 2 반도체층과, 상기 제 2 도전층과, 상기 제 2 절연층 및 상기 제 3 절연층을 개재하여 상기 제 2 도전층과 중첩되는 영역을 갖는 제 4 도전층과, 제 5 도전층과, 제 4 절연층을 포함하고,상기 제 4 도전층, 상기 제 2 절연층, 및 상기 제 3 절연층은 상기 제 2 도전층에 도달하는 제 2 개구를 갖고,상기 제 2 반도체층은 상기 제 4 도전층의 상면 및 측면, 상기 제 2 절연층의 측면, 상기 제 3 절연층의 측면, 그리고 상기 제 2 도전층의 상면과 접하고,상기 제 4 절연층은 상기 제 2 반도체층 위에 제공되고,상기 제 5 도전층은 상기 제 4 절연층 위에 제공되고,상기 제 1 절연층은 제 5 절연층과, 상기 제 5 절연층 위의 제 6 절연층의 적층 구조를 갖고,상기 제 6 절연층은 상기 제 5 절연층보다 막 밀도가 높은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 절연층과, 제 2 절연층을 포함하고,상기 제 1 트랜지스터는 제 1 반도체층과, 제 1 도전층과, 상기 제 1 절연층을 개재하여 상기 제 1 도전층과 중첩되는 영역을 갖는 제 2 도전층과, 제 3 도전층과, 제 3 절연층을 포함하고,상기 제 2 도전층 및 상기 제 1 절연층은 상기 제 1 도전층에 도달하는 제 1 개구를 갖고,상기 제 1 반도체층은 상기 제 2 도전층의 상면 및 측면, 상기 제 1 절연층의 측면, 그리고 상기 제 1 도전층의 상면과 접하고,상기 제 3 절연층은 상기 제 1 절연층, 상기 제 1 반도체층, 및 상기 제 2 도전층 위에 제공되고,상기 제 3 도전층은 상기 제 3 절연층 위에 제공되고,상기 제 2 절연층은 상기 제 3 도전층 및 상기 제 3 절연층 위에 제공되고,상기 제 2 트랜지스터는 제 2 반도체층과, 상기 제 2 도전층과, 상기 제 2 절연층 및 상기 제 3 절연층을 개재하여 상기 제 2 도전층과 중첩되는 영역을 갖는 제 4 도전층과, 제 5 도전층과, 제 4 절연층을 포함하고,상기 제 4 도전층, 상기 제 2 절연층, 및 상기 제 3 절연층은 상기 제 2 도전층에 도달하는 제 2 개구를 갖고,상기 제 2 반도체층은 상기 제 4 도전층의 상면 및 측면, 상기 제 2 절연층의 측면, 상기 제 3 절연층의 측면, 그리고 상기 제 2 도전층의 상면과 접하고,상기 제 4 절연층은 상기 제 2 반도체층 위에 제공되고,상기 제 5 도전층은 상기 제 4 절연층 위에 제공되고,상기 제 1 절연층은 제 5 절연층과, 상기 제 5 절연층 위의 제 6 절연층의 적층 구조를 갖고,상기 제 6 절연층은 상기 제 5 절연층보다 질소의 함유량이 많은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 절연층과, 제 2 절연층을 포함하고,상기 제 1 트랜지스터는 제 1 반도체층과, 제 1 도전층과, 상기 제 1 절연층을 개재하여 상기 제 1 도전층과 중첩되는 영역을 갖는 제 2 도전층과, 제 3 도전층과, 제 3 절연층을 포함하고,상기 제 2 도전층 및 상기 제 1 절연층은 상기 제 1 도전층에 도달하는 제 1 개구를 갖고,상기 제 1 반도체층은 상기 제 2 도전층의 상면 및 측면, 상기 제 1 절연층의 측면, 그리고 상기 제 1 도전층의 상면과 접하고,상기 제 3 절연층은 상기 제 1 절연층, 상기 제 1 반도체층, 및 상기 제 2 도전층 위에 제공되고,상기 제 3 도전층은 상기 제 3 절연층 위에 제공되고,상기 제 2 절연층은 상기 제 3 도전층 및 상기 제 3 절연층 위에 제공되고,상기 제 2 트랜지스터는 제 2 반도체층과, 상기 제 3 도전층과, 상기 제 2 절연층을 개재하여 상기 제 3 도전층과 중첩되는 영역을 갖는 제 4 도전층과, 제 5 도전층과, 제 4 절연층을 포함하고,상기 제 4 도전층 및 상기 제 2 절연층은 상기 제 3 도전층에 도달하는 제 2 개구를 갖고,상기 제 2 반도체층은 상기 제 4 도전층의 상면 및 측면, 상기 제 2 절연층의 측면, 그리고 상기 제 3 도전층의 상면과 접하고,상기 제 4 절연층은 상기 제 2 반도체층 위에 제공되고,상기 제 5 도전층은 상기 제 4 절연층 위에 제공되고,상기 제 1 절연층은 제 5 절연층과, 상기 제 5 절연층 위의 제 6 절연층의 적층 구조를 갖고,상기 제 6 절연층은 상기 제 5 절연층보다 막 밀도가 높은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 절연층과, 제 2 절연층을 포함하고,상기 제 1 트랜지스터는 제 1 반도체층과, 제 1 도전층과, 상기 제 1 절연층을 개재하여 상기 제 1 도전층과 중첩되는 영역을 갖는 제 2 도전층과, 제 3 도전층과, 제 3 절연층을 포함하고,상기 제 2 도전층 및 상기 제 1 절연층은 상기 제 1 도전층에 도달하는 제 1 개구를 갖고,상기 제 1 반도체층은 상기 제 2 도전층의 상면 및 측면, 상기 제 1 절연층의 측면, 그리고 상기 제 1 도전층의 상면과 접하고,상기 제 3 절연층은 상기 제 1 절연층, 상기 제 1 반도체층, 및 상기 제 2 도전층 위에 제공되고,상기 제 3 도전층은 상기 제 3 절연층 위에 제공되고,상기 제 2 절연층은 상기 제 3 도전층 및 상기 제 3 절연층 위에 제공되고,상기 제 2 트랜지스터는 제 2 반도체층과, 상기 제 3 도전층과, 상기 제 2 절연층을 개재하여 상기 제 3 도전층과 중첩되는 영역을 갖는 제 4 도전층과, 제 5 도전층과, 제 4 절연층을 포함하고,상기 제 4 도전층 및 상기 제 2 절연층은 상기 제 3 도전층에 도달하는 제 2 개구를 갖고,상기 제 2 반도체층은 상기 제 4 도전층의 상면 및 측면, 상기 제 2 절연층의 측면, 그리고 상기 제 3 도전층의 상면과 접하고,상기 제 4 절연층은 상기 제 2 반도체층 위에 제공되고,상기 제 5 도전층은 상기 제 4 절연층 위에 제공되고,상기 제 1 절연층은 제 5 절연층과, 상기 제 5 절연층 위의 제 6 절연층의 적층 구조를 갖고,상기 제 6 절연층은 상기 제 5 절연층보다 질소의 함유량이 많은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 1 절연층은 제 7 절연층을 포함하고,상기 제 7 절연층은 상기 제 5 절연층과 상기 제 1 도전층 사이에 위치하고,상기 제 7 절연층은 상기 제 5 절연층보다 막 밀도가 높은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 1 절연층은 제 7 절연층을 포함하고,상기 제 7 절연층은 상기 제 5 절연층과 상기 제 1 도전층 사이에 위치하고,상기 제 7 절연층은 상기 제 5 절연층보다 질소의 함유량이 많은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 1 절연층의 막 두께는 0.01μm 이상 3μm 미만인, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 1 도전층은 산화물 도전체를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 1 도전층은 제 6 도전층과, 상기 제 6 도전층 위의 제 7 도전층을 포함하고,상기 제 7 도전층은 제 3 개구를 갖고,상기 제 1 반도체층은 상기 제 3 개구를 통하여 상기 제 6 도전층과 접하는 영역을 갖고,상기 제 6 도전층은 산화물 도전체를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층은 각각 인듐을 포함하고,상기 제 2 반도체층은 포함되는 모든 금속 원소의 원자수의 합에 대한 상기 인듐의 원자수의 비율이 상기 제 1 반도체층보다 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층은 각각 인듐을 포함하고,상기 제 1 반도체층은 포함되는 모든 금속 원소의 원자수의 합에 대한 상기 인듐의 원자수의 비율이 상기 제 2 반도체층보다 높은, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 도치...</address><code> </code><country> </country><engName>HOSAKA, Yasuharu</engName><name>호사카 야스하루</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>SHIMA, Yukinori</engName><name>시마 유키노리</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>JINTYOU, Masami</engName><name>진쵸 마사미</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>NAKADA, Masataka</engName><name>나카다 마사타카</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KOEZUKA, Junichi</engName><name>고에즈카 준이치</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>OKAZAKI, Kenichi</engName><name>오카자키 겐이치</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.03.18</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-044442</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.03.24</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-049086</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.10.07</receiptDate><receiptNumber>1-1-2024-1089543-33</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.10.21</receiptDate><receiptNumber>1-5-2024-0169600-62</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247033467.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f23b655bf20cbb3633c9c9e441666c054822edcbf4fd0c754e6efeb1de033673073a89e75e69fd951807ad3e0ec102b52e2e2692d05050fa</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf002077c29e94db139a285cf19e988fa800ef3611cd771c97a76b080957e675e5c7635bc9bba0f2cae2d4edd7b06c6125a671d16e8ff23dff</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>