<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:43.2543</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.03.04</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7033406</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>3차원 메모리 어레이를 위한 다중 교각 구조 및 트렌치</inventionTitle><inventionTitleEng> </inventionTitleEng><openDate>2025.11.13</openDate><openNumber>10-2025-0160489</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.02</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.10.02</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>H10N 70/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 70/20</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 3차원 메모리 어레이를 위한 다중 교각 구조 및 트렌치를 위한 방법, 시스템 및 디바이스가 설명된다. 메모리 디바이스의 제조 동작은 트렌치를 형성하고, 이어서 트렌치 사이에 제1 수평 방향, 제2 수평 방향 또는 양쪽 모두로 연장되는 여러 유형의 교각[pier] 구조물을 형성하는 것을 포함할 수 있다. 예를 들어, 트렌치는 하나 이상의 행과 하나 이상의 열로 연장되는 격자형 구조로 배열될 수 있다. 제1 유형 교각의 한 세트는 각각의 트렌치를 따라 형성될 수 있고, 제2 유형 교각의 한 세트는 제1 수평 방향으로 인접한 트렌치들 사이에 형성될 수 있으며, 제3 유형 교각의 한 세트는 제2 수평 방향으로 인접한 트렌치들 사이에 형성될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate>2024.03.04</internationalApplicationDate><internationalApplicationNumber>PCT/US2024/018300</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법에 있어서,기판 위에 층들의 스택을 증착하는 단계로서, 상기 층들의 스택은 제1 유전체 물질과 제2 물질의 층들을 포함하는, 단계;상기 층들의 스택을 통해 복수의 트렌치를 형성하는 단계로서, 상기 복수의 트렌치 중 각각의 트렌치는 제1 방향을 따라 연장되는, 단계;상기 복수의 트렌치 중 각각의 트렌치를 따라 상기 제1 방향으로, 적어도 부분적으로 상기 복수의 트렌치에 각각의 제3 유전체 물질 부분을 증착하는 것에 기초하여 복수의 제1 유전체 교각[pier]을 형성하는 단계;상기 복수의 트렌치 중 제1 위치의 제1 트렌치와 상기 복수의 트렌치 중 제2 위치의 제2 트렌치 사이에 제2 방향으로 연장되는 제2 유전체 교각을 형성하는 단계로서, 적어도 부분적으로 상기 층들의 스택에 제4 유전체 물질 부분을 증착하는 것에 기초하여 상기 제2 위치는 상기 제1 위치에서부터 상기 제2 방향으로 길이만큼 변위되는, 단계;적어도 부분적으로 상기 제1 유전체 물질의 층들 사이의 복수의 공극에 하나 이상의 제1 전도성 물질을 증착하는 것에 기초하여 복수의 액세스 라인을 형성하는 단계;적어도 부분적으로 상기 복수의 공극에 메모리 물질을 증착하는 것에 기초하여, 제2 방향을 따라 상기 복수의 액세스 라인과 전기적으로 결합되는 복수의 메모리 셀을 형성하는 단계; 및적어도 부분적으로 상기 복수의 트렌치에 하나 이상의 제2 전도성 물질을 증착하는 것에 기초하여, 상기 제2 방향을 따라 상기 복수의 메모리 셀과 전기적으로 결합되는 복수의 전도성 기둥을 상기 복수의 트렌치 중 각각의 트렌치를 따라 형성하는 단계를 포함하는 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 위치의 상기 제1 트렌치와 상기 복수의 트렌치 중 제3 위치의 제3 트렌치 사이에 상기 제1 방향으로 연장되는 제3 유전체 교각을 형성하는 단계를 더 포함하되, 상기 제3 위치는 적어도 부분적으로 상기 층들의 스택에 제5 유전체 물질 부분을 증착하는 것에 기초하여, 상기 제1 방향으로 제2 길이만큼 상기 제1 위치에서부터 변위되는, 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제2 길이는 상기 길이보다 짧은, 방법.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 복수의 트렌치에 제4 물질을 증착하는 단계;적어도 부분적으로 상기 제4 물질의 제1 부분을 제거하는 것에 기초하여 복수의 제1 캐비티, 제2 캐비티 및 제3 캐비티를 포토 마스크를 사용하여 형성하는 단계; 및적어도 부분적으로 상기 복수의 제1 캐비티, 제2 캐비티 및 제3 캐비티 각각에 동일한 유전체 물질을 증착하는 것에 기초하여 상기 복수의 제1 유전체 교각, 제2 유전체 교각 및 제3 유전체 교각을 형성하는 단계를 더 포함하되, 상기 각각의 제3 유전체 물질 부분, 제4 유전체 물질 부분 및 제5 유전체 물질 부분은 각각 상기 동일한 유전체 물질을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 복수의 제1 캐비티 중 각각의 제1 캐비티를 형성하는 단계는, 상기 제2 방향을 따라 상기 제1 캐비티의 제1 측면에 있는 상기 층들의 스택의 각각의 제1 측벽과 상기 제2 방향을 따라 상기 제1 캐비티의 제2 측면에 있는 상기 층들의 스택의 각각의 제2 측벽을 노출시키고,상기 복수의 제1 유전체 교각을 형성하는 단계는 각각의 제1 캐비티에 상기 각각의 제3 물질 부분을 상기 각각의 제1 측벽 및 상기 각각의 제2 측벽과 접촉하도록 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,적어도 부분적으로 상기 복수의 제1 유전체 교각에 인접한 상기 제4 물질의 제2 부분을 제거하는 것에 기초하여 복수의 제2 캐비티를 형성하는 단계; 및적어도 부분적으로 상기 복수의 제2 캐비티에 상기 하나 이상의 제2 전도성 물질을 증착하는 것에 기초하여 상기 복수의 전도성 기둥을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서, 상기 제4 물질은 상기 제2 물질과 동일한, 방법.</claim></claimInfo><claimInfo><claim>8. 제4항에 있어서, 상기 제4 물질은 상기 제1 유전체 물질 및 상기 제2 물질과 다른, 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 복수의 제1 유전체 교각을 형성한 후 적어도 부분적으로 상기 제2 물질의 층들을 제거하는 것에 기초하여 상기 제1 유전체 물질의 층들 사이에 상기 복수의 공극을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 메모리 물질을 증착하는 단계 전에, 상기 복수의 액세스 라인과 접촉하도록 제1 전도성 배리어 물질을 증착하는 단계로서, 상기 메모리 물질을 증착하는 단계는 상기 제1 전도성 배리어 물질과 접촉하도록 상기 메모리 물질을 증착하는 단계를 포함하는, 단계; 및상기 메모리 물질을 증착하는 단계 후에, 상기 메모리 물질과 접촉하도록 제2 전도성 배리어 물질을 증착하는 단계를 더 포함하되, 상기 하나 이상의 제2 전도성 물질을 증착하는 단계는 상기 제2 전도성 배리어 물질과 접촉하도록 상기 하나 이상의 제2 전도성 물질 중 하나를 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 제1 유전체 물질은 산화물을 포함하고,상기 제2 물질은 질화물을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 제3 유전체 물질은 상기 제1 유전체 물질과 동일한, 방법.</claim></claimInfo><claimInfo><claim>13. 장치로서,기판에 대해 제1 방향을 따라 분포된 복수의 제1 유전체 부분;상기 제1 방향을 따라 분포된 복수의 제2 유전체 부분;상기 제1 방향을 따라 상기 복수의 제1 유전체 부분 중 제1 유전체 부분들 사이에 있는 복수의 제1 액세스 라인 부분—각각의 제1 액세스 라인 부분은 제2 방향을 따라 연장됨—;상기 제1 방향을 따라 상기 복수의 제2 유전체 부분 중 제2 유전체 부분들 사이에 있는 복수의 제2 액세스 라인 부분—각각의 제2 액세스 라인 부분은 상기 제2 방향을 따라 연장됨—;상기 제2 방향을 따라 분포되고 상기 복수의 제1 유전체 부분 및 상기 복수의 제2 유전체 부분과 접촉하는 복수의 제1 유전체 교각;제3 방향에서 제1 위치에, 상기 복수의 제1 유전체 부분과 상기 복수의 제2 유전체 부분 사이에 상기 제2 방향을 따라 분포된 복수의 전도성 기둥;상기 제3 방향에서 제2 위치에, 상기 제1 방향을 따라 분포된 상기 복수의 제2 유전체 부분과 복수의 제3 유전체 부분 사이에 상기 제2 방향을 따라 분포된 복수의 제2 전도성 기둥;상기 제2 방향에서 제3 위치에 상기 제3 방향을 따라 분포된 복수의 제2 유전체 교각으로서, 상기 복수의 제2 유전체 교각 중 각각의 제2 유전체 교각은 상기 복수의 전도성 기둥 중 각각의 제1 전도성 기둥과 상기 복수의 제2 전도성 기둥 중 각각의 제2 전도성 기둥 사이에서 연장되는, 교각;상기 제1 방향을 따라 상기 복수의 제1 유전체 부분 중 제1 유전체 부분들 사이에, 그리고 상기 제3 방향을 따라 상기 복수의 전도성 기둥과 상기 복수의 제1 액세스 라인 부분 사이에 있는 복수의 제1 메모리 셀; 및상기 제1 방향을 따라 상기 복수의 제2 유전체 부분 중 제2 유전체 부분들 사이에, 그리고 상기 제3 방향을 따라 상기 복수의 전도성 기둥과 상기 복수의 제2 액세스 라인 부분 사이에 있는 복수의 제2 메모리 셀을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 복수의 제1 유전체 부분과 상기 복수의 제2 유전체 부분 사이에 연장되는 복수의 제1 워드 라인을 갖는 제1 워드 라인 콤(comb)으로서, 상기 복수의 제1 워드 라인은 상기 복수의 제1 액세스 라인 부분을 포함하는, 제1 워드 라인 콤; 및상기 복수의 제2 유전체 부분과 상기 복수의 제3 유전체 부분 사이에 연장되는 복수의 제2 워드 라인을 갖는 제2 워드 라인 콤을 더 포함하되, 상기 복수의 제2 워드 라인은 상기 복수의 제2 액세스 라인 부분을 포함하고, 상기 복수의 제2 워드 라인은 상기 복수의 제1 워드 라인과 교차 배열되는, 장치.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서,상기 제2 방향을 따라 분포되고 상기 복수의 제1 유전체 부분 및 상기 복수의 제2 유전체 부분과 접촉하는 하나 이상의 제3 유전체 교각을 더 포함하되, 상기 제2 방향에서 상기 하나 이상의 제3 유전체 교각 각각의 길이는 상기 제2 방향에서 상기 복수의 제1 유전체 교각 각각의 길이보다 긴, 장치.</claim></claimInfo><claimInfo><claim>16. 제13항에 있어서, 상기 제3 방향에서 상기 복수의 제2 유전체 교각 각각의 길이는 상기 제3 방향에서 상기 복수의 제1 유전체 교각 각각의 길이보다 긴, 장치.</claim></claimInfo><claimInfo><claim>17. 제13항에 있어서, 상기 복수의 전도성 기둥의 측벽은 상기 제1 유전체 부분과 상기 제2 유전체 부분 사이의 트렌치 벽을 따라 상기 제3 방향으로 정렬되는, 장치.</claim></claimInfo><claimInfo><claim>18. 제13항에 있어서, 상기 복수의 제1 유전체 부분, 상기 복수의 제2 유전체 부분, 상기 복수의 제1 유전체 교각 및 상기 복수의 제2 유전체 교각은 동일한 유전체 물질을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>19. 제13항에 있어서,상기 복수의 제1 메모리 셀과 상기 복수의 제1 액세스 라인 부분 사이에 있는 복수의 제1 배리어 물질 부분;상기 복수의 제1 메모리 셀과 상기 복수의 전도성 기둥 사이에 있는 복수의 제2 배리어 물질 부분;상기 복수의 제2 메모리 셀과 상기 복수의 제2 액세스 라인 부분 사이에 있는 복수의 제3 배리어 물질 부분; 및상기 복수의 제2 메모리 셀과 상기 복수의 전도성 기둥 사이에 있는 복수의 제4 배리어 물질 부분을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>20. 공정을 통해 형성된 장치에 있어서, 상기 공정은기판 위에 층들의 스택을 증착하는 단계로서, 상기 층들의 스택은 제1 유전체 물질과 제2 물질의 층들을 포함하는, 단계;상기 층들의 스택을 통해 복수의 트렌치를 형성하는 단계로서, 상기 복수의 트렌치 중 각각의 트렌치는 제1 방향을 따라 연장되는, 단계; 상기 복수의 트렌치 중 각각의 트렌치를 따라 상기 제1 방향으로, 적어도 부분적으로 상기 복수의 트렌치에 각각의 제3 유전체 물질 부분을 증착하는 것에 기초하여 복수의 제1 유전체 교각을 형성하는 단계;상기 복수의 트렌치 중 제1 위치의 제1 트렌치와 상기 복수의 트렌치 중 제2 위치의 제2 트렌치 사이에 제2 방향으로 연장되는 제2 유전체 교각을 형성하는 단계로서, 적어도 부분적으로 상기 층들의 스택에 제4 유전체 물질 부분을 증착하는 것에 기초하여 상기 제2 위치는 상기 제1 위치에서부터 상기 제2 방향으로 길이만큼 변위되는, 단계;적어도 부분적으로 상기 제1 유전체 물질의 층들 사이의 복수의 공극에 하나 이상의 제1 전도성 물질을 증착하는 것에 기초하여 복수의 액세스 라인을 형성하는 단계;적어도 부분적으로 상기 복수의 공극에 메모리 물질을 증착하는 것에 기초하여, 제2 방향을 따라 상기 복수의 액세스 라인과 전기적으로 결합되는 복수의 메모리 셀을 형성하는 단계; 및적어도 부분적으로 상기 복수의 트렌치에 하나 이상의 제2 전도성 물질을 증착하는 것에 기초하여, 상기 제2 방향을 따라 상기 복수의 메모리 셀과 전기적으로 결합되는 복수의 전도성 기둥을 상기 복수의 트렌치 중 각각의 트렌치를 따라 형성하는 단계를 포함하는, 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>이탈리아</country><engName>PELLIZZER, Fabio</engName><name>펠리쩌, 파비오</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>미국</country><engName>MEYER, Russell, L.</engName><name>마이어, 러셀, 엘.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>미국</country><engName>RUSSELL, Stephen, W.</engName><name>러셀, 스테픈, 더블유.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>이탈리아</country><engName>FRATIN, Lorenzo</engName><name>프라틴, 로렌조</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.03.13</priorityApplicationDate><priorityApplicationNumber>63/451,837</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.03.01</priorityApplicationDate><priorityApplicationNumber>18/593,671</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.10.02</receiptDate><receiptNumber>1-1-2025-1126632-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.10.02</receiptDate><receiptNumber>1-1-2025-1126976-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.10.13</receiptDate><receiptNumber>1-5-2025-0169404-54</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257033406.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e7f8f40b21920a1b2ce5fa711f47814f8f21747a76e4452bb659b1c652fde0d136702f371cbfcc5a56c2fd7aece3a097ec813a53b5f4e0f7</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe749ab8b2582ebbb413dcdaa6b6046b3c9b1ebcaae4673ee947f137cdff7a67d1d025384b596da499e3f74d3dba4a8e1f6277ddd6492a0d6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>