TimeQuest Timing Analyzer report for Penelope
Wed Nov 09 20:01:50 2011
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'C122_clk'
 13. Slow Model Setup: '_10MHZ'
 14. Slow Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 15. Slow Model Hold: 'C122_clk'
 16. Slow Model Hold: '_10MHZ'
 17. Slow Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 18. Slow Model Recovery: 'C122_clk'
 19. Slow Model Removal: 'C122_clk'
 20. Slow Model Minimum Pulse Width: 'C122_clk'
 21. Slow Model Minimum Pulse Width: '_10MHZ'
 22. Slow Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'C122_clk'
 39. Fast Model Setup: '_10MHZ'
 40. Fast Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 41. Fast Model Hold: 'C122_clk'
 42. Fast Model Hold: '_10MHZ'
 43. Fast Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 44. Fast Model Recovery: 'C122_clk'
 45. Fast Model Removal: 'C122_clk'
 46. Fast Model Minimum Pulse Width: 'C122_clk'
 47. Fast Model Minimum Pulse Width: '_10MHZ'
 48. Fast Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Propagation Delay
 54. Minimum Propagation Delay
 55. Output Enable Times
 56. Minimum Output Enable Times
 57. Output Disable Times
 58. Minimum Output Disable Times
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Progagation Delay
 65. Minimum Progagation Delay
 66. Setup Transfers
 67. Hold Transfers
 68. Recovery Transfers
 69. Removal Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages
 74. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Penelope                                                        ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C8Q208C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Penelope.sdc  ; OK     ; Wed Nov 09 20:01:46 2011 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------+-------------------------------+
; Clock Name                ; Type      ; Period  ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source   ; Targets                       ;
+---------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------+-------------------------------+
; _10MHZ                    ; Base      ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;          ; { _10MHZ }                    ;
; C122_clk                  ; Base      ; 8.138   ; 122.88 MHz ; 0.000 ; 4.069   ;            ;           ;             ;       ;        ;           ;            ;          ;          ;          ; { C122_clk }                  ;
; clk_lrclk_gen:clrgen|BCLK ; Generated ; 325.520 ; 3.07 MHz   ; 0.000 ; 162.760 ;            ; 40        ; 1           ;       ;        ;           ;            ; false    ; C122_clk ; C122_clk ; { clk_lrclk_gen:clrgen|BCLK } ;
+---------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------+-------------------------------+


+-----------------------------------------------------------------+
; Slow Model Fmax Summary                                         ;
+------------+-----------------+---------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note ;
+------------+-----------------+---------------------------+------+
; 75.36 MHz  ; 75.36 MHz       ; C122_clk                  ;      ;
; 165.73 MHz ; 165.73 MHz      ; clk_lrclk_gen:clrgen|BCLK ;      ;
; 298.42 MHz ; 298.42 MHz      ; _10MHZ                    ;      ;
+------------+-----------------+---------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; C122_clk                  ; -5.131  ; -264.257      ;
; _10MHZ                    ; 96.649  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 319.486 ; 0.000         ;
+---------------------------+---------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C122_clk                  ; 0.499 ; 0.000         ;
; _10MHZ                    ; 0.499 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 0.499 ; 0.000         ;
+---------------------------+-------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; C122_clk ; 3.264 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; C122_clk ; 4.608 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; C122_clk                  ; 1.300   ; 0.000         ;
; _10MHZ                    ; 48.758  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 161.518 ; 0.000         ;
+---------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'C122_clk'                                                                                               ;
+--------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -5.131 ; C122_frequency_HZ[18] ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.898     ;
; -5.131 ; C122_frequency_HZ[19] ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.898     ;
; -5.131 ; C122_frequency_HZ[20] ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.898     ;
; -5.131 ; C122_frequency_HZ[21] ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.898     ;
; -5.131 ; C122_frequency_HZ[22] ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.898     ;
; -5.131 ; C122_frequency_HZ[23] ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.898     ;
; -5.131 ; C122_frequency_HZ[24] ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.898     ;
; -5.045 ; C122_frequency_HZ[18] ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.812     ;
; -5.045 ; C122_frequency_HZ[19] ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.812     ;
; -5.045 ; C122_frequency_HZ[20] ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.812     ;
; -5.045 ; C122_frequency_HZ[21] ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.812     ;
; -5.045 ; C122_frequency_HZ[22] ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.812     ;
; -5.045 ; C122_frequency_HZ[23] ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.812     ;
; -5.045 ; C122_frequency_HZ[24] ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.812     ;
; -4.959 ; C122_frequency_HZ[18] ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.726     ;
; -4.959 ; C122_frequency_HZ[19] ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.726     ;
; -4.959 ; C122_frequency_HZ[20] ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.726     ;
; -4.959 ; C122_frequency_HZ[21] ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.726     ;
; -4.959 ; C122_frequency_HZ[22] ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.726     ;
; -4.959 ; C122_frequency_HZ[23] ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.726     ;
; -4.959 ; C122_frequency_HZ[24] ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.726     ;
; -4.885 ; C122_frequency_HZ[0]  ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.652     ;
; -4.885 ; C122_frequency_HZ[1]  ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.652     ;
; -4.873 ; C122_frequency_HZ[18] ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.640     ;
; -4.873 ; C122_frequency_HZ[19] ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.640     ;
; -4.873 ; C122_frequency_HZ[20] ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.640     ;
; -4.873 ; C122_frequency_HZ[21] ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.640     ;
; -4.873 ; C122_frequency_HZ[22] ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.640     ;
; -4.873 ; C122_frequency_HZ[23] ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.640     ;
; -4.873 ; C122_frequency_HZ[24] ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.640     ;
; -4.799 ; C122_frequency_HZ[0]  ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.566     ;
; -4.799 ; C122_frequency_HZ[1]  ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.566     ;
; -4.796 ; C122_frequency_HZ[2]  ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.563     ;
; -4.796 ; C122_frequency_HZ[3]  ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.563     ;
; -4.796 ; C122_frequency_HZ[4]  ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.563     ;
; -4.796 ; C122_frequency_HZ[5]  ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.563     ;
; -4.796 ; C122_frequency_HZ[6]  ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.563     ;
; -4.796 ; C122_frequency_HZ[7]  ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.563     ;
; -4.796 ; C122_frequency_HZ[8]  ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.563     ;
; -4.796 ; C122_frequency_HZ[9]  ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.563     ;
; -4.796 ; C122_frequency_HZ[10] ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.563     ;
; -4.732 ; C122_frequency_HZ[25] ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.499     ;
; -4.713 ; C122_frequency_HZ[0]  ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.480     ;
; -4.713 ; C122_frequency_HZ[1]  ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.480     ;
; -4.710 ; C122_frequency_HZ[2]  ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.477     ;
; -4.710 ; C122_frequency_HZ[3]  ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.477     ;
; -4.710 ; C122_frequency_HZ[4]  ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.477     ;
; -4.710 ; C122_frequency_HZ[5]  ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.477     ;
; -4.710 ; C122_frequency_HZ[6]  ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.477     ;
; -4.710 ; C122_frequency_HZ[7]  ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.477     ;
; -4.710 ; C122_frequency_HZ[8]  ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.477     ;
; -4.710 ; C122_frequency_HZ[9]  ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.477     ;
; -4.710 ; C122_frequency_HZ[10] ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.477     ;
; -4.683 ; C122_frequency_HZ[18] ; C122_phase_word[27] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.450     ;
; -4.683 ; C122_frequency_HZ[19] ; C122_phase_word[27] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.450     ;
; -4.683 ; C122_frequency_HZ[20] ; C122_phase_word[27] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.450     ;
; -4.683 ; C122_frequency_HZ[21] ; C122_phase_word[27] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.450     ;
; -4.683 ; C122_frequency_HZ[22] ; C122_phase_word[27] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.450     ;
; -4.683 ; C122_frequency_HZ[23] ; C122_phase_word[27] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.450     ;
; -4.683 ; C122_frequency_HZ[24] ; C122_phase_word[27] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.450     ;
; -4.646 ; C122_frequency_HZ[25] ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.413     ;
; -4.627 ; C122_frequency_HZ[0]  ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.394     ;
; -4.627 ; C122_frequency_HZ[1]  ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.394     ;
; -4.624 ; C122_frequency_HZ[2]  ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.391     ;
; -4.624 ; C122_frequency_HZ[3]  ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.391     ;
; -4.624 ; C122_frequency_HZ[4]  ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.391     ;
; -4.624 ; C122_frequency_HZ[5]  ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.391     ;
; -4.624 ; C122_frequency_HZ[6]  ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.391     ;
; -4.624 ; C122_frequency_HZ[7]  ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.391     ;
; -4.624 ; C122_frequency_HZ[8]  ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.391     ;
; -4.624 ; C122_frequency_HZ[9]  ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.391     ;
; -4.624 ; C122_frequency_HZ[10] ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.391     ;
; -4.597 ; C122_frequency_HZ[18] ; C122_phase_word[26] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.364     ;
; -4.597 ; C122_frequency_HZ[19] ; C122_phase_word[26] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.364     ;
; -4.597 ; C122_frequency_HZ[20] ; C122_phase_word[26] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.364     ;
; -4.597 ; C122_frequency_HZ[21] ; C122_phase_word[26] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.364     ;
; -4.597 ; C122_frequency_HZ[22] ; C122_phase_word[26] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.364     ;
; -4.597 ; C122_frequency_HZ[23] ; C122_phase_word[26] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.364     ;
; -4.597 ; C122_frequency_HZ[24] ; C122_phase_word[26] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.364     ;
; -4.560 ; C122_frequency_HZ[25] ; C122_phase_word[29] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.327     ;
; -4.543 ; C122_frequency_HZ[11] ; C122_phase_word[31] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.310     ;
; -4.538 ; C122_frequency_HZ[2]  ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.305     ;
; -4.538 ; C122_frequency_HZ[3]  ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.305     ;
; -4.538 ; C122_frequency_HZ[4]  ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.305     ;
; -4.538 ; C122_frequency_HZ[5]  ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.305     ;
; -4.538 ; C122_frequency_HZ[6]  ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.305     ;
; -4.538 ; C122_frequency_HZ[7]  ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.305     ;
; -4.538 ; C122_frequency_HZ[8]  ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.305     ;
; -4.538 ; C122_frequency_HZ[9]  ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.305     ;
; -4.538 ; C122_frequency_HZ[10] ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.305     ;
; -4.511 ; C122_frequency_HZ[18] ; C122_phase_word[25] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.278     ;
; -4.511 ; C122_frequency_HZ[19] ; C122_phase_word[25] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.278     ;
; -4.511 ; C122_frequency_HZ[20] ; C122_phase_word[25] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.278     ;
; -4.511 ; C122_frequency_HZ[21] ; C122_phase_word[25] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.278     ;
; -4.511 ; C122_frequency_HZ[22] ; C122_phase_word[25] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.278     ;
; -4.511 ; C122_frequency_HZ[23] ; C122_phase_word[25] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.278     ;
; -4.511 ; C122_frequency_HZ[24] ; C122_phase_word[25] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.278     ;
; -4.474 ; C122_frequency_HZ[25] ; C122_phase_word[28] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.241     ;
; -4.457 ; C122_frequency_HZ[11] ; C122_phase_word[30] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.224     ;
; -4.437 ; C122_frequency_HZ[0]  ; C122_phase_word[27] ; C122_clk     ; C122_clk    ; 8.138        ; -0.411     ; 12.204     ;
+--------+-----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: '_10MHZ'                                                                                                                                         ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 96.649 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.391      ;
; 96.718 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.322      ;
; 96.733 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.307      ;
; 96.733 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.307      ;
; 96.802 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.238      ;
; 96.817 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.223      ;
; 96.853 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.187      ;
; 96.853 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.187      ;
; 96.853 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.187      ;
; 96.853 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.187      ;
; 96.899 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.141      ;
; 96.901 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.139      ;
; 96.933 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.107      ;
; 96.934 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.106      ;
; 96.934 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.106      ;
; 96.934 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.106      ;
; 96.934 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.106      ;
; 96.935 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.105      ;
; 96.970 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.070      ;
; 96.972 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.068      ;
; 96.983 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.057      ;
; 97.056 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.984      ;
; 97.083 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.957      ;
; 97.148 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.892      ;
; 97.148 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.892      ;
; 97.148 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.892      ;
; 97.148 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.892      ;
; 97.152 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.888      ;
; 97.256 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.784      ;
; 97.314 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.726      ;
; 97.314 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.726      ;
; 97.314 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.726      ;
; 97.314 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.726      ;
; 97.325 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.715      ;
; 97.428 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.612      ;
; 97.509 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.531      ;
; 97.723 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.317      ;
; 97.884 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.156      ;
; 97.889 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.151      ;
; 97.965 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.075      ;
; 98.047 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.993      ;
; 98.084 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.956      ;
; 98.351 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.689      ;
; 98.351 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.689      ;
; 98.351 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.689      ;
; 98.351 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.689      ;
; 98.352 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.688      ;
; 98.507 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.533      ;
; 98.537 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.503      ;
; 98.546 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.494      ;
; 98.968 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.072      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                   ;
+---------+-----------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 319.486 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 6.067      ;
; 319.550 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 6.003      ;
; 319.944 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 5.609      ;
; 319.946 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 5.607      ;
; 319.962 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 5.599      ;
; 319.964 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 5.597      ;
; 319.966 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.594      ;
; 319.967 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.593      ;
; 319.967 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.593      ;
; 319.990 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 5.563      ;
; 319.992 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 5.561      ;
; 319.992 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 5.561      ;
; 320.008 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 5.545      ;
; 320.010 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 5.543      ;
; 320.026 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 5.535      ;
; 320.028 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 5.533      ;
; 320.030 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.530      ;
; 320.031 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.529      ;
; 320.031 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.529      ;
; 320.042 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.518      ;
; 320.043 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.517      ;
; 320.054 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.509      ;
; 320.054 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 5.499      ;
; 320.056 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 5.497      ;
; 320.056 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 5.497      ;
; 320.106 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.454      ;
; 320.107 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.453      ;
; 320.118 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.445      ;
; 320.314 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|MOSI       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.249      ;
; 320.377 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 5.184      ;
; 320.377 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 5.184      ;
; 320.380 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.183      ;
; 320.381 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.182      ;
; 320.381 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.182      ;
; 320.441 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 5.120      ;
; 320.441 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 5.120      ;
; 320.444 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.119      ;
; 320.445 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.118      ;
; 320.445 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 5.118      ;
; 320.452 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 5.109      ;
; 320.516 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 5.045      ;
; 320.654 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.011     ; 4.895      ;
; 320.664 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|MOSI       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.899      ;
; 320.679 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[2] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.881      ;
; 320.700 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 4.862      ;
; 320.702 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 4.860      ;
; 320.764 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 4.798      ;
; 320.765 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.798      ;
; 320.765 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.798      ;
; 320.765 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.798      ;
; 320.766 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.797      ;
; 320.766 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 4.796      ;
; 320.769 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.794      ;
; 320.813 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|bit_cnt[2] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.747      ;
; 320.829 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.734      ;
; 320.829 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.734      ;
; 320.829 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.734      ;
; 320.830 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.733      ;
; 320.833 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 4.730      ;
; 320.877 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.684      ;
; 320.879 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.682      ;
; 320.901 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.659      ;
; 320.902 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.658      ;
; 320.903 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.657      ;
; 320.941 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.620      ;
; 320.943 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.618      ;
; 320.956 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[2] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.002     ; 4.602      ;
; 320.968 ; ADC:ADC_SPI|bit_cnt[1]      ; ADC:ADC_SPI|bit_cnt[2] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.002     ; 4.590      ;
; 321.083 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[1] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 4.479      ;
; 321.105 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.455      ;
; 321.106 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.454      ;
; 321.107 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.453      ;
; 321.112 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.011     ; 4.437      ;
; 321.114 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.011     ; 4.435      ;
; 321.130 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 4.427      ;
; 321.132 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 4.425      ;
; 321.134 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 4.422      ;
; 321.135 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 4.421      ;
; 321.135 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 4.421      ;
; 321.158 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.011     ; 4.391      ;
; 321.160 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.011     ; 4.389      ;
; 321.160 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.011     ; 4.389      ;
; 321.192 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|MOSI       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 4.370      ;
; 321.210 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 4.346      ;
; 321.211 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.004     ; 4.345      ;
; 321.215 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.008     ; 4.337      ;
; 321.217 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|bit_cnt[1] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 4.345      ;
; 321.222 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.337      ;
; 321.222 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.008     ; 4.330      ;
; 321.226 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.008     ; 4.326      ;
; 321.231 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 4.333      ;
; 321.232 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 4.332      ;
; 321.240 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.008     ; 4.312      ;
; 321.247 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.008     ; 4.305      ;
; 321.251 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.008     ; 4.301      ;
; 321.295 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 4.269      ;
; 321.296 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 4.268      ;
; 321.311 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.008     ; 4.241      ;
; 321.312 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.008     ; 4.240      ;
; 321.313 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.008     ; 4.239      ;
+---------+-----------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'C122_clk'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.499 ; NWire_xmit:P_MIC|iack           ; NWire_xmit:P_MIC|iack           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:P_MIC|NW_state~3     ; NWire_xmit:P_MIC|NW_state~3     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; C122_rst_cnt[10]                ; C122_rst_cnt[10]                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:P_MIC|dly_cnt[25]    ; NWire_xmit:P_MIC|dly_cnt[25]    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:lrgen|LRCLK       ; clk_lrclk_gen:lrgen|LRCLK       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; C122_rst_cnt[0]                 ; C122_rst_cnt[0]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:CCrcv|TB_state~4      ; NWire_rcv:CCrcv|TB_state~4      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:CCrcv|TB_state~3      ; NWire_rcv:CCrcv|TB_state~3      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:P_MIC|dly_cnt[0]     ; NWire_xmit:P_MIC|dly_cnt[0]     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:clrgen|LRCLK      ; clk_lrclk_gen:clrgen|LRCLK      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; counter[0]                      ; counter[0]                      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_div:TLVCLK|clk_out          ; clk_div:TLVCLK|clk_out          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_div:TLVCLK|cnt[2]           ; clk_div:TLVCLK|cnt[2]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_div:TLVCLK|cnt[0]           ; clk_div:TLVCLK|cnt[0]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_div:TLVCLK|cnt[1]           ; clk_div:TLVCLK|cnt[1]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:ser_no|iack          ; NWire_xmit:ser_no|iack          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:ser_no|NW_state~3    ; NWire_xmit:ser_no|NW_state~3    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:IQPWM|TB_state~2      ; NWire_rcv:IQPWM|TB_state~2      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:IQPWM|TB_state~4      ; NWire_rcv:IQPWM|TB_state~4      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|TLV_state~2        ; I2S_xmit:IQD|TLV_state~2        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|TLV_state~3        ; I2S_xmit:IQD|TLV_state~3        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|TLV_state~4        ; I2S_xmit:IQD|TLV_state~4        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|bit_count[3]       ; I2S_xmit:IQD|bit_count[3]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|bit_count[0]       ; I2S_xmit:IQD|bit_count[0]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|bit_count[1]       ; I2S_xmit:IQD|bit_count[1]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|bit_count[2]       ; I2S_xmit:IQD|bit_count[2]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|data[0]            ; I2S_xmit:IQD|data[0]            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:P_MIC|id[15]         ; NWire_xmit:P_MIC|id[15]         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:ser_no|id[40]        ; NWire_xmit:ser_no|id[40]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; osc_80khz                       ; osc_80khz                       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|obit               ; I2S_xmit:IQD|obit               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:clrgen|BCLK       ; clk_lrclk_gen:clrgen|BCLK       ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.304     ; 0.805      ;
; 0.499 ; clk_lrclk_gen:clrgen|BCLK       ; clk_lrclk_gen:clrgen|BCLK       ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.304     ; 0.805      ;
; 0.735 ; NWire_rcv:CCrcv|rdata[29]       ; NWire_rcv:CCrcv|rdata[28]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; temp1[11]                       ; C122_AIN1[11]                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; NWire_rcv:IQPWM|rdata[0]        ; NWire_rcv:IQPWM|idata[0]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.042      ;
; 0.738 ; cpl_cordic:cordic_inst|Z[16][2] ; cpl_cordic:cordic_inst|Z[17][2] ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.044      ;
; 0.739 ; NWire_rcv:CCrcv|idata[42]       ; OC[5]                           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; temp2[8]                        ; C122_AIN2[8]                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; cicint:cic_I|section_out9[50]   ; cicint:cic_I|section_out9[50]   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; NWire_rcv:CCrcv|rdata[13]       ; NWire_rcv:CCrcv|rdata[12]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; temp1[1]                        ; C122_AIN1[1]                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; cicint:cic_I|section_out10[61]  ; cicint:cic_I|section_out10[61]  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; cicint:cic_Q|section_out7[30]   ; cicint:cic_Q|section_out7[30]   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:CCrcv|rdata[32]       ; NWire_rcv:CCrcv|rdata[31]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; I2S_rcv:PJD|xData[26]           ; C122_mic_data[10]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:CCrcv|idata[37]       ; OC[0]                           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:ser_no|id[5]         ; NWire_xmit:ser_no|id[4]         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; temp1[0]                        ; C122_AIN1[0]                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:ser_no|id[23]        ; NWire_xmit:ser_no|id[22]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; NWire_rcv:CCrcv|rdata[75]       ; NWire_rcv:CCrcv|rdata[74]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:CCrcv|rdata[11]       ; NWire_rcv:CCrcv|rdata[10]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:CCrcv|rdata[45]       ; NWire_rcv:CCrcv|rdata[44]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:P_MIC|id[7]          ; NWire_xmit:P_MIC|id[6]          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; I2S_rcv:PJD|xData[24]           ; C122_mic_data[8]                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; I2S_rcv:PJD|xData[27]           ; C122_mic_data[11]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:CCrcv|idata[38]       ; OC[1]                           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; C122_Power_out[3]               ; NWire_xmit:ser_no|id[27]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; NWire_rcv:CCrcv|DB_LEN[0][10]   ; NWire_rcv:CCrcv|DB_LEN[1][10]   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:IQPWM|rdata[8]        ; NWire_rcv:IQPWM|rdata[7]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:P_MIC|id[4]          ; NWire_xmit:P_MIC|id[3]          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; I2S_rcv:PJD|xData[30]           ; C122_mic_data[14]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:ser_no|id[4]         ; NWire_xmit:ser_no|id[3]         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; NWire_rcv:CCrcv|DB_LEN[1][0]    ; NWire_rcv:CCrcv|DB_LEN[2][0]    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; cpl_cordic:cordic_inst|Z[15][0] ; cpl_cordic:cordic_inst|Z[16][0] ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:IQPWM|DB_LEN[1][6]    ; NWire_rcv:IQPWM|DB_LEN[2][6]    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; C122_cic_i[2]                   ; cicint:cic_I|input_register[2]  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:IQPWM|rdata[2]        ; NWire_rcv:IQPWM|idata[2]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:CCrcv|rdata[16]       ; NWire_rcv:CCrcv|rdata[15]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; temp1[9]                        ; C122_AIN1[9]                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_xmit:P_MIC|irdy           ; NWire_xmit:P_MIC|iack           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; NWire_rcv:CCrcv|DB_LEN[0][1]    ; NWire_rcv:CCrcv|DB_LEN[1][1]    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:CCrcv|rdata[84]       ; NWire_rcv:CCrcv|rdata[83]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:CCrcv|rdata[48]       ; NWire_rcv:CCrcv|idata[48]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:CCrcv|rdata[59]       ; NWire_rcv:CCrcv|rdata[58]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:IQPWM|rdata[14]       ; NWire_rcv:IQPWM|idata[14]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:IQPWM|rdata[29]       ; NWire_rcv:IQPWM|rdata[28]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:IQPWM|d0              ; NWire_rcv:IQPWM|d1              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:IQPWM|rdata[6]        ; NWire_rcv:IQPWM|rdata[5]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:IQPWM|rdata[4]        ; NWire_rcv:IQPWM|idata[4]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:IQPWM|rdata[1]        ; NWire_rcv:IQPWM|idata[1]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; I2S_rcv:PJD|temp_data[13]       ; I2S_rcv:PJD|temp_data[14]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; I2S_rcv:PJD|d1                  ; I2S_rcv:PJD|d2                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_xmit:ser_no|id[17]        ; NWire_xmit:ser_no|id[16]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_xmit:ser_no|id[19]        ; NWire_xmit:ser_no|id[18]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; C122_Power_out[7]               ; NWire_xmit:ser_no|id[31]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; temp[9]                         ; C122_Power_out[9]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; cpl_cordic:cordic_inst|Z[9][0]  ; cpl_cordic:cordic_inst|Z[10][0] ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; cpl_cordic:cordic_inst|Z[8][0]  ; cpl_cordic:cordic_inst|Z[9][0]  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; cpl_cordic:cordic_inst|Z[7][3]  ; cpl_cordic:cordic_inst|Z[8][3]  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; cpl_cordic:cordic_inst|Z[3][0]  ; cpl_cordic:cordic_inst|Z[4][0]  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; NWire_rcv:CCrcv|rdata[58]       ; NWire_rcv:CCrcv|idata[58]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; NWire_rcv:CCrcv|rdata[59]       ; NWire_rcv:CCrcv|idata[59]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; NWire_rcv:IQPWM|rdata[10]       ; NWire_rcv:IQPWM|rdata[9]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; NWire_rcv:IQPWM|rdata[6]        ; NWire_rcv:IQPWM|idata[6]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; NWire_rcv:IQPWM|rdata[19]       ; NWire_rcv:IQPWM|idata[19]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; NWire_rcv:IQPWM|rdata[4]        ; NWire_rcv:IQPWM|rdata[3]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; NWire_rcv:CCrcv|rdata[22]       ; NWire_rcv:CCrcv|rdata[21]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; NWire_rcv:CCrcv|rdata[26]       ; NWire_rcv:CCrcv|rdata[25]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; I2S_rcv:PJD|lr1                 ; I2S_rcv:PJD|xlrclk              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
+-------+---------------------------------+---------------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: '_10MHZ'                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.805      ;
; 0.766 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.072      ;
; 1.188 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.494      ;
; 1.197 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.503      ;
; 1.227 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.533      ;
; 1.382 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.688      ;
; 1.383 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.689      ;
; 1.383 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.689      ;
; 1.383 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.689      ;
; 1.383 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.689      ;
; 1.384 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.690      ;
; 1.650 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.956      ;
; 1.686 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.992      ;
; 1.687 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.993      ;
; 1.687 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.993      ;
; 1.687 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.993      ;
; 1.687 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.993      ;
; 1.688 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.994      ;
; 1.845 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.151      ;
; 1.849 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.155      ;
; 1.850 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.156      ;
; 1.850 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.156      ;
; 1.850 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.156      ;
; 1.851 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.157      ;
; 1.935 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.241      ;
; 2.000 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.306      ;
; 2.011 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.317      ;
; 2.186 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.492      ;
; 2.190 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.496      ;
; 2.225 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.531      ;
; 2.306 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.612      ;
; 2.401 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.707      ;
; 2.419 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.725      ;
; 2.420 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.726      ;
; 2.420 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.726      ;
; 2.420 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.726      ;
; 2.421 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.727      ;
; 2.567 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.873      ;
; 2.585 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.891      ;
; 2.586 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.892      ;
; 2.586 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.892      ;
; 2.587 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.893      ;
; 2.663 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.969      ;
; 2.749 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.055      ;
; 2.800 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.106      ;
; 2.800 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.106      ;
; 2.800 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.106      ;
; 2.800 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.106      ;
; 2.880 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.186      ;
; 2.881 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.187      ;
; 2.882 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.188      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                       ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.499 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[0]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[3]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|bit_cnt[1]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[8]       ; ADC:ADC_SPI|temp_5[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|SCLK            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[4]       ; ADC:ADC_SPI|temp_5[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[5]       ; ADC:ADC_SPI|temp_5[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[6]       ; ADC:ADC_SPI|temp_5[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[7]       ; ADC:ADC_SPI|temp_5[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[3]       ; ADC:ADC_SPI|temp_5[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[2]       ; ADC:ADC_SPI|temp_5[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[0]       ; ADC:ADC_SPI|temp_5[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[1]       ; ADC:ADC_SPI|temp_5[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[9]       ; ADC:ADC_SPI|temp_5[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[10]      ; ADC:ADC_SPI|temp_5[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[11]      ; ADC:ADC_SPI|temp_5[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|MOSI            ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|nCS             ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[0]       ; ADC:ADC_SPI|temp_2[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[2]       ; ADC:ADC_SPI|temp_2[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[1]       ; ADC:ADC_SPI|temp_2[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[3]       ; ADC:ADC_SPI|temp_2[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[4]       ; ADC:ADC_SPI|temp_2[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[5]       ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[6]       ; ADC:ADC_SPI|temp_2[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[7]       ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[8]       ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[9]       ; ADC:ADC_SPI|temp_2[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[10]      ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[11]      ; ADC:ADC_SPI|temp_2[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[0]       ; ADC:ADC_SPI|temp_1[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[1]       ; ADC:ADC_SPI|temp_1[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[2]       ; ADC:ADC_SPI|temp_1[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[3]       ; ADC:ADC_SPI|temp_1[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[4]       ; ADC:ADC_SPI|temp_1[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[5]       ; ADC:ADC_SPI|temp_1[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[6]       ; ADC:ADC_SPI|temp_1[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[7]       ; ADC:ADC_SPI|temp_1[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[8]       ; ADC:ADC_SPI|temp_1[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[9]       ; ADC:ADC_SPI|temp_1[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[10]      ; ADC:ADC_SPI|temp_1[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[11]      ; ADC:ADC_SPI|temp_1[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; ADC:ADC_SPI|temp_5[1]       ; ADC:ADC_SPI|AIN5[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; ADC:ADC_SPI|temp_1[11]      ; ADC:ADC_SPI|AIN1[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.040      ;
; 0.739 ; ADC:ADC_SPI|temp_5[0]       ; ADC:ADC_SPI|AIN5[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.045      ;
; 0.748 ; ADC:ADC_SPI|temp_2[6]       ; ADC:ADC_SPI|AIN2[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.054      ;
; 0.772 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.078      ;
; 0.782 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.088      ;
; 0.782 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.088      ;
; 0.782 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.088      ;
; 0.784 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.090      ;
; 0.787 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|bit_cnt[0]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.093      ;
; 0.788 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.094      ;
; 0.790 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.096      ;
; 0.793 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.099      ;
; 0.907 ; ADC:ADC_SPI|temp_5[2]       ; ADC:ADC_SPI|AIN5[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.213      ;
; 1.044 ; ADC:ADC_SPI|temp_2[1]       ; ADC:ADC_SPI|AIN2[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.349      ;
; 1.048 ; ADC:ADC_SPI|temp_2[10]      ; ADC:ADC_SPI|AIN2[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.008     ; 1.346      ;
; 1.182 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.488      ;
; 1.187 ; ADC:ADC_SPI|temp_5[4]       ; ADC:ADC_SPI|AIN5[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.494      ;
; 1.194 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.500      ;
; 1.195 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.501      ;
; 1.195 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.501      ;
; 1.202 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.508      ;
; 1.209 ; ADC:ADC_SPI|temp_5[8]       ; ADC:ADC_SPI|AIN5[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.008      ; 1.523      ;
; 1.220 ; ADC:ADC_SPI|temp_5[10]      ; ADC:ADC_SPI|AIN5[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.525      ;
; 1.246 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.552      ;
; 1.249 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.555      ;
; 1.251 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.557      ;
; 1.363 ; ADC:ADC_SPI|temp_1[5]       ; ADC:ADC_SPI|AIN1[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 1.660      ;
; 1.369 ; ADC:ADC_SPI|temp_1[1]       ; ADC:ADC_SPI|AIN1[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.003      ; 1.678      ;
; 1.376 ; ADC:ADC_SPI|temp_1[0]       ; ADC:ADC_SPI|AIN1[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.003      ; 1.685      ;
; 1.398 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.004      ; 1.708      ;
; 1.428 ; ADC:ADC_SPI|temp_1[10]      ; ADC:ADC_SPI|AIN1[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.013      ; 1.747      ;
; 1.430 ; ADC:ADC_SPI|temp_2[2]       ; ADC:ADC_SPI|AIN2[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.013      ; 1.749      ;
; 1.435 ; ADC:ADC_SPI|temp_5[3]       ; ADC:ADC_SPI|AIN5[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.008      ; 1.749      ;
; 1.437 ; ADC:ADC_SPI|temp_2[3]       ; ADC:ADC_SPI|AIN2[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.012      ; 1.755      ;
; 1.438 ; ADC:ADC_SPI|temp_1[9]       ; ADC:ADC_SPI|AIN1[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.010     ; 1.734      ;
; 1.439 ; ADC:ADC_SPI|temp_2[4]       ; ADC:ADC_SPI|AIN2[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 1.736      ;
; 1.440 ; ADC:ADC_SPI|temp_1[6]       ; ADC:ADC_SPI|AIN1[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.008     ; 1.738      ;
; 1.440 ; ADC:ADC_SPI|temp_1[7]       ; ADC:ADC_SPI|AIN1[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 1.737      ;
; 1.451 ; ADC:ADC_SPI|temp_1[4]       ; ADC:ADC_SPI|AIN1[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 1.748      ;
; 1.453 ; ADC:ADC_SPI|temp_2[9]       ; ADC:ADC_SPI|AIN2[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.017      ; 1.776      ;
; 1.454 ; ADC:ADC_SPI|temp_1[8]       ; ADC:ADC_SPI|AIN1[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.008     ; 1.752      ;
; 1.455 ; ADC:ADC_SPI|temp_2[5]       ; ADC:ADC_SPI|AIN2[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.017      ; 1.778      ;
; 1.456 ; ADC:ADC_SPI|temp_2[11]      ; ADC:ADC_SPI|AIN2[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.007     ; 1.755      ;
; 1.456 ; ADC:ADC_SPI|temp_1[2]       ; ADC:ADC_SPI|AIN1[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.007     ; 1.755      ;
; 1.460 ; ADC:ADC_SPI|temp_2[7]       ; ADC:ADC_SPI|AIN2[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.018      ; 1.784      ;
; 1.475 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.781      ;
; 1.535 ; ADC:ADC_SPI|temp_1[3]       ; ADC:ADC_SPI|AIN1[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.007     ; 1.834      ;
; 1.587 ; ADC:ADC_SPI|temp_5[11]      ; ADC:ADC_SPI|AIN5[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.016      ; 1.909      ;
; 1.595 ; ADC:ADC_SPI|temp_5[6]       ; ADC:ADC_SPI|AIN5[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.008      ; 1.909      ;
; 1.596 ; ADC:ADC_SPI|temp_5[7]       ; ADC:ADC_SPI|AIN5[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.009      ; 1.911      ;
; 1.603 ; ADC:ADC_SPI|temp_5[9]       ; ADC:ADC_SPI|AIN5[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.008      ; 1.917      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'C122_clk'                                                                                            ;
+-------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 3.264 ; C122_rst  ; C122_out_q[2]~4_OTERM227         ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; C122_out_q[1]~2_OTERM229         ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|output_register[7]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|output_register[0]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.034      ; 4.948      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[0]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[7]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.034      ; 4.948      ;
; 3.264 ; C122_rst  ; C122_out_q[5]~10_OTERM221        ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; C122_out_q[4]~8_OTERM223         ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[2]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[9]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; C122_out_q[3]~6_OTERM225         ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[8]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.034      ; 4.948      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[1]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; C122_out_q[0]~0_OTERM231         ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[46]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 4.935      ;
; 3.264 ; C122_rst  ; C122_out_q[15]~30_OTERM201       ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; C122_out_q[13]~26_OTERM205       ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; C122_out_q[14]~28_OTERM203       ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; C122_out_q[11]~22_OTERM209       ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; C122_out_q[12]~24_OTERM207       ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; C122_out_q[10]~20_OTERM211       ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; C122_out_q[9]~18_OTERM213        ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; C122_out_q[8]~16_OTERM215        ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; C122_out_q[7]~14_OTERM217        ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; C122_out_q[6]~12_OTERM219        ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[5]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[12] ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[4]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[11] ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[55]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[48]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[48]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[55]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[3]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[10] ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[47]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[47]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[54]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[53]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[46]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[53]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[15] ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[13] ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[14] ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; cicint:cic_I|output_register[6]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.033      ; 4.947      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[51]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[58]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[51]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[58]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[50]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[57]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[50]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[57]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[49]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[56]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[49]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[56]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[54]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out9[46]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[61]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[59]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[59]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[61]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[60]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[60]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[52]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.940      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[52]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out9[50]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out9[48]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out9[48]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out9[50]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out9[47]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out9[47]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out9[46]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out9[45]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[45]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 4.935      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out9[49]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out9[49]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out9[45]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[45]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out8[40]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 4.933      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out9[44]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[44]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 4.935      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out8[40]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.008      ; 4.922      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[44]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out9[44]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[43]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 4.935      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out9[43]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[43]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out9[43]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out7[30]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.013      ; 4.927      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out9[42]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[42]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 4.935      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out7[30]    ; C122_clk     ; C122_clk    ; 8.138        ; -0.011     ; 4.903      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out9[42]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out10[42]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.932      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out8[39]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 4.933      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out10[41]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 4.935      ;
; 3.264 ; C122_rst  ; cicint:cic_I|section_out9[41]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 4.939      ;
; 3.264 ; C122_rst  ; cicint:cic_Q|section_out8[39]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.008      ; 4.922      ;
+-------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'C122_clk'                                                                                             ;
+-------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 4.608 ; C122_rst  ; C122_out_q[2]~4_OTERM227         ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; C122_out_q[1]~2_OTERM229         ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|output_register[7]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|output_register[0]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 4.948      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[0]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[7]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 4.948      ;
; 4.608 ; C122_rst  ; C122_out_q[5]~10_OTERM221        ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; C122_out_q[4]~8_OTERM223         ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[2]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[9]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; C122_out_q[3]~6_OTERM225         ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[8]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.034      ; 4.948      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[1]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; C122_out_q[0]~0_OTERM231         ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[46]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 4.935      ;
; 4.608 ; C122_rst  ; C122_out_q[15]~30_OTERM201       ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; C122_out_q[13]~26_OTERM205       ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; C122_out_q[14]~28_OTERM203       ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; C122_out_q[11]~22_OTERM209       ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; C122_out_q[12]~24_OTERM207       ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; C122_out_q[10]~20_OTERM211       ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; C122_out_q[9]~18_OTERM213        ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; C122_out_q[8]~16_OTERM215        ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; C122_out_q[7]~14_OTERM217        ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; C122_out_q[6]~12_OTERM219        ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[5]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[12] ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[4]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[11] ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[55]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[48]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[48]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[55]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[3]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[10] ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[47]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[47]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[54]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[53]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[46]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[53]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[15] ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[13] ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[14] ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; cicint:cic_I|output_register[6]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.033      ; 4.947      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[51]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[58]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[51]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[58]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[50]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[57]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[50]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[57]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[49]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[56]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[49]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[56]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[54]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out9[46]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[61]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[59]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[59]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[61]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[60]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[60]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[52]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.940      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[52]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out9[50]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out9[48]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out9[48]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out9[50]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out9[47]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out9[47]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out9[46]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out9[45]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[45]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 4.935      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out9[49]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out9[49]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out9[45]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[45]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out8[40]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 4.933      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out9[44]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[44]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 4.935      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out8[40]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.008      ; 4.922      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[44]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out9[44]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[43]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 4.935      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out9[43]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[43]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out9[43]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out7[30]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.013      ; 4.927      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out9[42]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[42]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 4.935      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out7[30]    ; C122_clk     ; C122_clk    ; 0.000        ; -0.011     ; 4.903      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out9[42]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out10[42]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.932      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out8[39]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 4.933      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out10[41]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 4.935      ;
; 4.608 ; C122_rst  ; cicint:cic_I|section_out9[41]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 4.939      ;
; 4.608 ; C122_rst  ; cicint:cic_Q|section_out8[39]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.008      ; 4.922      ;
+-------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'C122_clk'                                                                            ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[0]               ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[0]               ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[0]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[0]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[10]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[10]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[10]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[10]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[11]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[11]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[11]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[11]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[12]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[12]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[12]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[12]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[13]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[13]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[13]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[13]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[14]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[14]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[14]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[14]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[15]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[15]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[15]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[15]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[16]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[16]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[16]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[16]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[17]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[17]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[17]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[17]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[18]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[18]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[18]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[18]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[19]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[19]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[19]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[19]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[1]               ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[1]               ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[1]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[1]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[20]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[20]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[20]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[20]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[21]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[21]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[21]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[21]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[22]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[22]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[22]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[22]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[23]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[23]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[23]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[23]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[24]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[24]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[24]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[24]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[25]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[25]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[25]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[25]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[26]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[26]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[26]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[26]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[27]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[27]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[27]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[27]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[28]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[28]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[28]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[28]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[29]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[29]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[29]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[29]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[2]               ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[2]               ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[2]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[2]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[30]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[30]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[30]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[30]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[31]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[31]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[31]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[31]~_Duplicate_1 ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '_10MHZ'                                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; _10MHZ|combout                           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; _10MHZ|combout                           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; ext_10MHZ|datain                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; ext_10MHZ|datain                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference|combout                        ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference|combout                        ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference|datac                          ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference|datac                          ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 97.059 ; 100.000      ; 2.941          ; Port Rate        ; _10MHZ ; Rise       ; _10MHZ                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                                       ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[11] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[11] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[12] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[12] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[13] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[13] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[14] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[14] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[15] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[15] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~2     ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~2     ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~3     ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~3     ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~4     ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~4     ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[0]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[0]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[10]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[10]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[11]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[11]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[1]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[1]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[2]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[2]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[3]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[3]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[4]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[4]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[5]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[5]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[6]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[6]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[7]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[7]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[8]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[8]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[9]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[9]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[0]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[0]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[10]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[10]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[11]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[11]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[1]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[1]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[2]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[2]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[3]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[3]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[4]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[4]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[5]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[5]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[6]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[6]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[7]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[7]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[8]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[8]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[9]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[9]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[0]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[0]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[10]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[10]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[11]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[11]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[1]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[1]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[2]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[2]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[3]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[3]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[4]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[4]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[5]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[5]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[6]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[6]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[7]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[7]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[8]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[8]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[9]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[9]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|MOSI            ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|MOSI            ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|SCLK            ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|SCLK            ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[0]      ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[0]      ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[1]      ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[1]      ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[2]      ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[2]      ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[3]      ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[3]      ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+------------+-------+-------+------------+---------------------------+
; C19          ; C122_clk   ; 4.700 ; 4.700 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; 5.058 ; 5.058 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; 5.338 ; 5.338 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; 6.788 ; 6.788 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+--------------+------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+------------+--------+--------+------------+---------------------------+
; C19          ; C122_clk   ; -4.434 ; -4.434 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; -4.792 ; -4.792 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; -5.072 ; -5.072 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; -4.461 ; -4.461 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+----------------+------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+------------+--------+--------+------------+---------------------------+
; A5             ; C122_clk   ; 11.099 ; 11.099 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 10.655 ; 10.655 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 9.430  ; 9.430  ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 8.154  ; 8.154  ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 10.141 ; 10.141 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 8.275  ; 8.275  ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 10.467 ; 10.467 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 12.638 ; 12.638 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 8.722  ; 8.722  ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 9.983  ; 9.983  ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 9.738  ; 9.738  ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 9.899  ; 9.899  ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 9.289  ; 9.289  ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 8.863  ; 8.863  ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 8.953  ; 8.953  ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 8.904  ; 8.904  ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 8.829  ; 8.829  ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 8.852  ; 8.852  ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 8.857  ; 8.857  ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 12.638 ; 12.638 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 9.279  ; 9.279  ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 9.279  ; 9.279  ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 8.924  ; 8.924  ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 8.931  ; 8.931  ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 8.567  ; 8.567  ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 8.581  ; 8.581  ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 8.559  ; 8.559  ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 8.581  ; 8.581  ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 8.165  ; 8.165  ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 7.838  ; 7.838  ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 7.842  ; 7.842  ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 7.849  ; 7.849  ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 7.864  ; 7.864  ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 8.229  ; 8.229  ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 8.252  ; 8.252  ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 14.492 ; 14.492 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 6.618  ; 6.618  ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 6.618  ; 6.618  ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 12.978 ; 12.978 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 11.928 ; 11.928 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 14.122 ; 14.122 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 14.082 ; 14.082 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 15.713 ; 15.713 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 15.072 ; 15.072 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 17.303 ; 17.303 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 8.550  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 11.869 ; 11.869 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;        ; 8.550  ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+----------------+------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+------------+--------+--------+------------+---------------------------+
; A5             ; C122_clk   ; 10.670 ; 10.670 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 10.199 ; 10.199 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 9.430  ; 9.430  ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 8.154  ; 8.154  ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 10.141 ; 10.141 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 8.275  ; 8.275  ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 9.525  ; 9.525  ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 10.064 ; 10.064 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 8.722  ; 8.722  ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 9.983  ; 9.983  ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 9.738  ; 9.738  ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 9.899  ; 9.899  ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 9.289  ; 9.289  ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 8.863  ; 8.863  ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 8.953  ; 8.953  ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 8.904  ; 8.904  ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 8.829  ; 8.829  ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 8.852  ; 8.852  ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 8.857  ; 8.857  ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 10.064 ; 10.064 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 7.838  ; 7.838  ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 9.279  ; 9.279  ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 8.924  ; 8.924  ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 8.931  ; 8.931  ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 8.567  ; 8.567  ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 8.581  ; 8.581  ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 8.559  ; 8.559  ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 8.581  ; 8.581  ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 8.165  ; 8.165  ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 7.838  ; 7.838  ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 7.842  ; 7.842  ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 7.849  ; 7.849  ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 7.864  ; 7.864  ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 8.229  ; 8.229  ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 8.252  ; 8.252  ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 14.492 ; 14.492 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 6.618  ; 6.618  ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 6.618  ; 6.618  ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 12.978 ; 12.978 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 11.928 ; 11.928 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 12.140 ; 12.140 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 11.760 ; 11.760 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 12.147 ; 12.147 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 11.729 ; 11.729 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 13.442 ; 13.442 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 8.550  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 11.869 ; 11.869 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;        ; 8.550  ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PTT        ; PTT_in      ; 10.828 ; 10.828 ; 10.828 ; 10.828 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PTT        ; PTT_in      ; 10.828 ; 10.828 ; 10.828 ; 10.828 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 7.383 ;      ; Rise       ; C122_clk        ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 7.383 ;      ; Rise       ; C122_clk        ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 7.383     ;           ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 7.383     ;           ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; C122_clk                  ; 3.488   ; 0.000         ;
; _10MHZ                    ; 98.915  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 323.646 ; 0.000         ;
+---------------------------+---------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C122_clk                  ; 0.215 ; 0.000         ;
; _10MHZ                    ; 0.215 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 0.215 ; 0.000         ;
+---------------------------+-------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; C122_clk ; 6.013 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; C122_clk ; 2.005 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; C122_clk                  ; 2.050   ; 0.000         ;
; _10MHZ                    ; 49.000  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 161.760 ; 0.000         ;
+---------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'C122_clk'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 3.488 ; cpl_cordic:cordic_inst|rounded_I[4]  ; DAC[4]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.613      ;
; 3.489 ; cpl_cordic:cordic_inst|rounded_I[1]  ; DAC[1]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.612      ;
; 3.489 ; cpl_cordic:cordic_inst|rounded_I[5]  ; DAC[5]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.612      ;
; 3.491 ; cpl_cordic:cordic_inst|rounded_I[6]  ; DAC[6]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.610      ;
; 3.502 ; cpl_cordic:cordic_inst|rounded_I[7]  ; DAC[7]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.599      ;
; 3.502 ; cpl_cordic:cordic_inst|rounded_I[12] ; DAC[12]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.599      ;
; 3.503 ; cpl_cordic:cordic_inst|rounded_I[9]  ; DAC[9]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.598      ;
; 3.508 ; cpl_cordic:cordic_inst|rounded_I[8]  ; DAC[8]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.593      ;
; 3.512 ; PTT_out                              ; DAC[10]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.589      ;
; 3.515 ; PTT_out                              ; DAC[2]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.586      ;
; 3.528 ; PTT_out                              ; DAC[0]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.573      ;
; 3.528 ; PTT_out                              ; DAC[3]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.573      ;
; 3.553 ; cpl_cordic:cordic_inst|rounded_I[10] ; DAC[10]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.548      ;
; 3.553 ; cpl_cordic:cordic_inst|rounded_I[3]  ; DAC[3]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.548      ;
; 3.555 ; cpl_cordic:cordic_inst|rounded_I[2]  ; DAC[2]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.546      ;
; 3.555 ; cpl_cordic:cordic_inst|rounded_I[0]  ; DAC[0]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.546      ;
; 3.572 ; PTT_out                              ; DAC[5]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.529      ;
; 3.572 ; PTT_out                              ; DAC[8]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.529      ;
; 3.573 ; PTT_out                              ; DAC[9]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.528      ;
; 3.574 ; PTT_out                              ; DAC[4]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.527      ;
; 3.574 ; PTT_out                              ; DAC[1]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.527      ;
; 3.576 ; PTT_out                              ; DAC[12]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.525      ;
; 3.579 ; PTT_out                              ; DAC[6]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.522      ;
; 3.586 ; PTT_out                              ; DAC[7]~reg0                    ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.515      ;
; 3.589 ; cpl_cordic:cordic_inst|rounded_I[11] ; DAC[11]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.512      ;
; 3.589 ; cpl_cordic:cordic_inst|rounded_I[13] ; DAC[13]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.512      ;
; 3.616 ; PTT_out                              ; DAC[11]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.485      ;
; 3.616 ; PTT_out                              ; DAC[13]~reg0                   ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.485      ;
; 4.533 ; cicint:cic_Q|Add3~2_OTERM277         ; cicint:cic_Q|section_out6[19]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 3.662      ;
; 4.568 ; cicint:cic_Q|Add3~2_OTERM277         ; cicint:cic_Q|section_out6[18]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 3.627      ;
; 4.662 ; cicint:cic_Q|Add3~2_OTERM277         ; cicint:cic_Q|section_out6[17]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 3.533      ;
; 4.697 ; cicint:cic_Q|Add3~2_OTERM277         ; cicint:cic_Q|section_out6[16]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 3.498      ;
; 4.725 ; cicint:cic_I|Add3~8_OTERM309         ; cicint:cic_I|section_out6[19]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.436      ;
; 4.732 ; cicint:cic_Q|Add3~2_OTERM277         ; cicint:cic_Q|section_out6[15]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 3.463      ;
; 4.760 ; cicint:cic_I|Add3~8_OTERM309         ; cicint:cic_I|section_out6[18]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.401      ;
; 4.767 ; cicint:cic_Q|Add3~2_OTERM277         ; cicint:cic_Q|section_out6[14]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 3.428      ;
; 4.767 ; cicint:cic_I|Add3~0_OTERM317         ; cicint:cic_I|section_out6[19]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.394      ;
; 4.802 ; C122_frequency_HZ[0]                 ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.323      ;
; 4.802 ; cicint:cic_Q|Add3~2_OTERM277         ; cicint:cic_Q|section_out6[13]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 3.393      ;
; 4.802 ; cicint:cic_I|Add3~0_OTERM317         ; cicint:cic_I|section_out6[18]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.359      ;
; 4.802 ; C122_frequency_HZ[1]                 ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.323      ;
; 4.803 ; cicint:cic_I|Add3~2_OTERM315         ; cicint:cic_I|section_out6[19]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.358      ;
; 4.814 ; cicint:cic_Q|section_out9[2]         ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.037      ; 3.393      ;
; 4.829 ; cicint:cic_Q|section_out9[0]         ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.037      ; 3.378      ;
; 4.837 ; C122_frequency_HZ[0]                 ; C122_phase_word[30]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.288      ;
; 4.837 ; cicint:cic_Q|Add3~2_OTERM277         ; cicint:cic_Q|section_out6[12]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 3.358      ;
; 4.837 ; C122_frequency_HZ[1]                 ; C122_phase_word[30]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.288      ;
; 4.838 ; cicint:cic_I|Add3~2_OTERM315         ; cicint:cic_I|section_out6[18]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.323      ;
; 4.849 ; cicint:cic_Q|section_out9[2]         ; cicint:cic_Q|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; 0.037      ; 3.358      ;
; 4.853 ; cicint:cic_Q|diff4[0]                ; cicint:cic_Q|section_out6[19]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.017     ; 3.300      ;
; 4.857 ; cicint:cic_Q|Add3~0_OTERM279         ; cicint:cic_Q|section_out6[19]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.017     ; 3.296      ;
; 4.861 ; cicint:cic_Q|Add3~4_OTERM275         ; cicint:cic_Q|section_out6[19]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 3.334      ;
; 4.864 ; cicint:cic_Q|section_out9[0]         ; cicint:cic_Q|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; 0.037      ; 3.343      ;
; 4.872 ; C122_frequency_HZ[0]                 ; C122_phase_word[29]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.253      ;
; 4.872 ; cicint:cic_Q|Add3~2_OTERM277         ; cicint:cic_Q|section_out6[11]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 3.323      ;
; 4.872 ; C122_frequency_HZ[1]                 ; C122_phase_word[29]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.253      ;
; 4.876 ; cicint:cic_Q|section_out9[1]         ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.037      ; 3.331      ;
; 4.884 ; cicint:cic_Q|section_out9[2]         ; cicint:cic_Q|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; 0.037      ; 3.323      ;
; 4.888 ; cicint:cic_Q|diff4[0]                ; cicint:cic_Q|section_out6[18]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.017     ; 3.265      ;
; 4.890 ; C122_frequency_HZ[18]                ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.233      ;
; 4.890 ; C122_frequency_HZ[19]                ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.233      ;
; 4.890 ; C122_frequency_HZ[20]                ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.233      ;
; 4.892 ; cicint:cic_Q|Add3~0_OTERM279         ; cicint:cic_Q|section_out6[18]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.017     ; 3.261      ;
; 4.896 ; cicint:cic_Q|Add3~4_OTERM275         ; cicint:cic_Q|section_out6[18]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 3.299      ;
; 4.897 ; cicint:cic_I|Add3~4_OTERM313         ; cicint:cic_I|section_out6[19]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.264      ;
; 4.899 ; cicint:cic_Q|section_out9[0]         ; cicint:cic_Q|section_out10[59] ; C122_clk     ; C122_clk    ; 8.138        ; 0.037      ; 3.308      ;
; 4.900 ; cicint:cic_Q|diff4[1]                ; cicint:cic_Q|section_out6[19]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.017     ; 3.253      ;
; 4.904 ; C122_frequency_HZ[21]                ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.219      ;
; 4.904 ; C122_frequency_HZ[22]                ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.219      ;
; 4.904 ; C122_frequency_HZ[23]                ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.219      ;
; 4.904 ; C122_frequency_HZ[24]                ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.219      ;
; 4.905 ; cicint:cic_I|Add3~8_OTERM309         ; cicint:cic_I|section_out6[17]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.256      ;
; 4.907 ; C122_frequency_HZ[0]                 ; C122_phase_word[28]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.218      ;
; 4.907 ; C122_frequency_HZ[1]                 ; C122_phase_word[28]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.218      ;
; 4.909 ; C122_frequency_HZ[2]                 ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.216      ;
; 4.909 ; C122_frequency_HZ[3]                 ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.216      ;
; 4.911 ; cicint:cic_Q|section_out9[1]         ; cicint:cic_Q|section_out10[60] ; C122_clk     ; C122_clk    ; 8.138        ; 0.037      ; 3.296      ;
; 4.915 ; cicint:cic_Q|section_out9[4]         ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.037      ; 3.292      ;
; 4.918 ; C122_frequency_HZ[4]                 ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.207      ;
; 4.918 ; C122_frequency_HZ[5]                 ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.207      ;
; 4.918 ; C122_frequency_HZ[6]                 ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.207      ;
; 4.918 ; C122_frequency_HZ[7]                 ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.207      ;
; 4.918 ; C122_frequency_HZ[8]                 ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.207      ;
; 4.918 ; C122_frequency_HZ[9]                 ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.207      ;
; 4.918 ; C122_frequency_HZ[10]                ; C122_phase_word[31]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.207      ;
; 4.919 ; cicint:cic_Q|section_out9[2]         ; cicint:cic_Q|section_out10[58] ; C122_clk     ; C122_clk    ; 8.138        ; 0.037      ; 3.288      ;
; 4.925 ; C122_frequency_HZ[18]                ; C122_phase_word[30]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.198      ;
; 4.925 ; C122_frequency_HZ[19]                ; C122_phase_word[30]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.198      ;
; 4.925 ; C122_frequency_HZ[20]                ; C122_phase_word[30]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.198      ;
; 4.932 ; cicint:cic_I|Add3~4_OTERM313         ; cicint:cic_I|section_out6[18]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.229      ;
; 4.934 ; cicint:cic_Q|section_out9[0]         ; cicint:cic_Q|section_out10[58] ; C122_clk     ; C122_clk    ; 8.138        ; 0.037      ; 3.273      ;
; 4.935 ; cicint:cic_Q|diff4[1]                ; cicint:cic_Q|section_out6[18]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.017     ; 3.218      ;
; 4.938 ; cicint:cic_Q|section_out9[3]         ; cicint:cic_Q|section_out10[61] ; C122_clk     ; C122_clk    ; 8.138        ; 0.037      ; 3.269      ;
; 4.939 ; C122_frequency_HZ[21]                ; C122_phase_word[30]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.184      ;
; 4.939 ; C122_frequency_HZ[22]                ; C122_phase_word[30]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.184      ;
; 4.939 ; C122_frequency_HZ[23]                ; C122_phase_word[30]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.184      ;
; 4.939 ; C122_frequency_HZ[24]                ; C122_phase_word[30]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.047     ; 3.184      ;
; 4.940 ; cicint:cic_I|Add3~8_OTERM309         ; cicint:cic_I|section_out6[16]  ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.221      ;
; 4.944 ; C122_frequency_HZ[2]                 ; C122_phase_word[30]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.181      ;
; 4.944 ; C122_frequency_HZ[3]                 ; C122_phase_word[30]            ; C122_clk     ; C122_clk    ; 8.138        ; -0.045     ; 3.181      ;
+-------+--------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: '_10MHZ'                                                                                                                                         ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 98.915 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.117      ;
; 98.942 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.090      ;
; 98.948 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.084      ;
; 98.952 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.080      ;
; 98.973 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.059      ;
; 98.973 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.059      ;
; 98.974 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.058      ;
; 98.974 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.058      ;
; 98.975 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.057      ;
; 98.975 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.057      ;
; 99.001 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.031      ;
; 99.001 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.031      ;
; 99.001 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.031      ;
; 99.002 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.030      ;
; 99.002 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.030      ;
; 99.003 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.029      ;
; 99.014 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.018      ;
; 99.016 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.016      ;
; 99.035 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.997      ;
; 99.041 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.991      ;
; 99.043 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.989      ;
; 99.047 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.985      ;
; 99.047 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.985      ;
; 99.047 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.985      ;
; 99.048 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.984      ;
; 99.048 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.984      ;
; 99.062 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.970      ;
; 99.074 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.958      ;
; 99.105 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.927      ;
; 99.119 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.913      ;
; 99.119 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.913      ;
; 99.120 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.912      ;
; 99.120 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.912      ;
; 99.132 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.900      ;
; 99.173 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.859      ;
; 99.201 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.831      ;
; 99.247 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.785      ;
; 99.310 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.722      ;
; 99.311 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.721      ;
; 99.319 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.713      ;
; 99.337 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.695      ;
; 99.383 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.649      ;
; 99.437 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.595      ;
; 99.437 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.595      ;
; 99.438 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.594      ;
; 99.438 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.594      ;
; 99.439 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.593      ;
; 99.504 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.528      ;
; 99.505 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.527      ;
; 99.513 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.519      ;
; 99.628 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.404      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                   ;
+---------+-----------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 323.646 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.901      ;
; 323.665 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.882      ;
; 323.766 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.781      ;
; 323.769 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.778      ;
; 323.785 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.762      ;
; 323.788 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.759      ;
; 323.803 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.744      ;
; 323.804 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.743      ;
; 323.804 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.743      ;
; 323.814 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.738      ;
; 323.815 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.737      ;
; 323.816 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.736      ;
; 323.819 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.734      ;
; 323.821 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.732      ;
; 323.822 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.725      ;
; 323.823 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.724      ;
; 323.823 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.724      ;
; 323.828 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.724      ;
; 323.829 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.723      ;
; 323.833 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.719      ;
; 323.834 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.718      ;
; 323.835 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.717      ;
; 323.838 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.715      ;
; 323.840 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.713      ;
; 323.847 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.705      ;
; 323.848 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.704      ;
; 323.851 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.705      ;
; 323.870 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.686      ;
; 323.919 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.637      ;
; 323.919 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.637      ;
; 323.919 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.637      ;
; 323.938 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.615      ;
; 323.938 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.615      ;
; 323.938 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.618      ;
; 323.938 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.618      ;
; 323.938 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.618      ;
; 323.940 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|MOSI       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.005      ; 1.617      ;
; 323.942 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.611      ;
; 323.957 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.596      ;
; 323.957 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.596      ;
; 323.961 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.592      ;
; 324.000 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.011     ; 1.541      ;
; 324.016 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.540      ;
; 324.017 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.539      ;
; 324.017 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.539      ;
; 324.018 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.538      ;
; 324.019 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[2] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.533      ;
; 324.019 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.537      ;
; 324.021 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|MOSI       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.005      ; 1.536      ;
; 324.032 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.523      ;
; 324.034 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.521      ;
; 324.035 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.521      ;
; 324.036 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.520      ;
; 324.036 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.520      ;
; 324.037 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.519      ;
; 324.038 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.004      ; 1.518      ;
; 324.051 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.504      ;
; 324.053 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.502      ;
; 324.059 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.494      ;
; 324.061 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.492      ;
; 324.061 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.492      ;
; 324.062 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.491      ;
; 324.064 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.488      ;
; 324.066 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.486      ;
; 324.066 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.486      ;
; 324.075 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|bit_cnt[2] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.477      ;
; 324.081 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[2] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 1.468      ;
; 324.120 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.011     ; 1.421      ;
; 324.120 ; ADC:ADC_SPI|bit_cnt[1]      ; ADC:ADC_SPI|bit_cnt[2] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 1.429      ;
; 324.123 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.011     ; 1.418      ;
; 324.128 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.424      ;
; 324.130 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.422      ;
; 324.130 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.422      ;
; 324.136 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[1] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.419      ;
; 324.146 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.400      ;
; 324.146 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.400      ;
; 324.148 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.006      ; 1.410      ;
; 324.148 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.398      ;
; 324.149 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.006      ; 1.409      ;
; 324.157 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.011     ; 1.384      ;
; 324.158 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.011     ; 1.383      ;
; 324.158 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.011     ; 1.383      ;
; 324.167 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.006      ; 1.391      ;
; 324.168 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.378      ;
; 324.168 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.006      ; 1.390      ;
; 324.169 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.377      ;
; 324.169 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|MOSI       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.386      ;
; 324.170 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_1[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.376      ;
; 324.170 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_1[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.376      ;
; 324.170 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_1[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.376      ;
; 324.170 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_1[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.381      ;
; 324.172 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_1[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.374      ;
; 324.173 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.374      ;
; 324.175 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.005     ; 1.372      ;
; 324.178 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_5[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.368      ;
; 324.179 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_5[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.367      ;
; 324.182 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.364      ;
; 324.182 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_5[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.364      ;
; 324.183 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|temp_5[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.006     ; 1.363      ;
; 324.192 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|bit_cnt[1] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.363      ;
+---------+-----------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'C122_clk'                                                                                                                                    ;
+-------+----------------------------------+----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.215 ; NWire_xmit:P_MIC|iack            ; NWire_xmit:P_MIC|iack            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:P_MIC|NW_state~3      ; NWire_xmit:P_MIC|NW_state~3      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C122_rst_cnt[10]                 ; C122_rst_cnt[10]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:P_MIC|dly_cnt[25]     ; NWire_xmit:P_MIC|dly_cnt[25]     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:lrgen|LRCLK        ; clk_lrclk_gen:lrgen|LRCLK        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C122_rst_cnt[0]                  ; C122_rst_cnt[0]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:CCrcv|TB_state~4       ; NWire_rcv:CCrcv|TB_state~4       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:CCrcv|TB_state~3       ; NWire_rcv:CCrcv|TB_state~3       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:P_MIC|dly_cnt[0]      ; NWire_xmit:P_MIC|dly_cnt[0]      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:clrgen|LRCLK       ; clk_lrclk_gen:clrgen|LRCLK       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter[0]                       ; counter[0]                       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:TLVCLK|clk_out           ; clk_div:TLVCLK|clk_out           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:TLVCLK|cnt[2]            ; clk_div:TLVCLK|cnt[2]            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:TLVCLK|cnt[0]            ; clk_div:TLVCLK|cnt[0]            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:TLVCLK|cnt[1]            ; clk_div:TLVCLK|cnt[1]            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:ser_no|iack           ; NWire_xmit:ser_no|iack           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:ser_no|NW_state~3     ; NWire_xmit:ser_no|NW_state~3     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:IQPWM|TB_state~2       ; NWire_rcv:IQPWM|TB_state~2       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:IQPWM|TB_state~4       ; NWire_rcv:IQPWM|TB_state~4       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|TLV_state~2         ; I2S_xmit:IQD|TLV_state~2         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|TLV_state~3         ; I2S_xmit:IQD|TLV_state~3         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|TLV_state~4         ; I2S_xmit:IQD|TLV_state~4         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|bit_count[3]        ; I2S_xmit:IQD|bit_count[3]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|bit_count[0]        ; I2S_xmit:IQD|bit_count[0]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|bit_count[1]        ; I2S_xmit:IQD|bit_count[1]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|bit_count[2]        ; I2S_xmit:IQD|bit_count[2]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|data[0]             ; I2S_xmit:IQD|data[0]             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:P_MIC|id[15]          ; NWire_xmit:P_MIC|id[15]          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:ser_no|id[40]         ; NWire_xmit:ser_no|id[40]         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; osc_80khz                        ; osc_80khz                        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|obit                ; I2S_xmit:IQD|obit                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:clrgen|BCLK        ; clk_lrclk_gen:clrgen|BCLK        ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.141     ; 0.367      ;
; 0.215 ; clk_lrclk_gen:clrgen|BCLK        ; clk_lrclk_gen:clrgen|BCLK        ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.141     ; 0.367      ;
; 0.237 ; NWire_rcv:IQPWM|rdata[0]         ; NWire_rcv:IQPWM|idata[0]         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_rcv:CCrcv|rdata[13]        ; NWire_rcv:CCrcv|rdata[12]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_rcv:CCrcv|rdata[29]        ; NWire_rcv:CCrcv|rdata[28]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; temp1[11]                        ; C122_AIN1[11]                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; cpl_cordic:cordic_inst|Z[16][2]  ; cpl_cordic:cordic_inst|Z[17][2]  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:CCrcv|rdata[75]        ; NWire_rcv:CCrcv|rdata[74]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; cicint:cic_I|section_out10[61]   ; cicint:cic_I|section_out10[61]   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; cicint:cic_I|section_out9[50]    ; cicint:cic_I|section_out9[50]    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; cicint:cic_Q|section_out7[30]    ; cicint:cic_Q|section_out7[30]    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; I2S_rcv:PJD|xData[26]            ; C122_mic_data[10]                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:CCrcv|idata[37]        ; OC[0]                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; NWire_rcv:CCrcv|DB_LEN[0][10]    ; NWire_rcv:CCrcv|DB_LEN[1][10]    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:CCrcv|DB_LEN[1][0]     ; NWire_rcv:CCrcv|DB_LEN[2][0]     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:IQPWM|rdata[8]         ; NWire_rcv:IQPWM|rdata[7]         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:CCrcv|rdata[11]        ; NWire_rcv:CCrcv|rdata[10]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:CCrcv|rdata[32]        ; NWire_rcv:CCrcv|rdata[31]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; I2S_rcv:PJD|temp_data[13]        ; I2S_rcv:PJD|temp_data[14]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:P_MIC|id[7]           ; NWire_xmit:P_MIC|id[6]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; I2S_rcv:PJD|xData[27]            ; C122_mic_data[11]                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:CCrcv|idata[38]        ; OC[1]                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:CCrcv|idata[42]        ; OC[5]                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:ser_no|id[5]          ; NWire_xmit:ser_no|id[4]          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; temp2[8]                         ; C122_AIN2[8]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; temp1[0]                         ; C122_AIN1[0]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; temp1[1]                         ; C122_AIN1[1]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:ser_no|id[23]         ; NWire_xmit:ser_no|id[22]         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; NWire_rcv:CCrcv|DB_LEN[0][8]     ; NWire_rcv:CCrcv|DB_LEN[1][8]     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:CCrcv|DB_LEN[0][9]     ; NWire_rcv:CCrcv|DB_LEN[1][9]     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:CCrcv|DB_LEN[0][1]     ; NWire_rcv:CCrcv|DB_LEN[1][1]     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:CCrcv|rdata[85]        ; NWire_rcv:CCrcv|rdata[84]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:CCrcv|rdata[48]        ; NWire_rcv:CCrcv|idata[48]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; cicint:cic_Q|section_out9[50]    ; cicint:cic_Q|section_out9[50]    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:IQPWM|rdata[29]        ; NWire_rcv:IQPWM|rdata[28]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:IQPWM|DB_LEN[1][6]     ; NWire_rcv:IQPWM|DB_LEN[2][6]     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; C122_cic_i[2]                    ; cicint:cic_I|input_register[2]   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:IQPWM|rdata[2]         ; NWire_rcv:IQPWM|idata[2]         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:IQPWM|rdata[1]         ; NWire_rcv:IQPWM|idata[1]         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:CCrcv|rdata[45]        ; NWire_rcv:CCrcv|rdata[44]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_MIC|id[4]           ; NWire_xmit:P_MIC|id[3]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; I2S_rcv:PJD|xData[24]            ; C122_mic_data[8]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; I2S_rcv:PJD|xData[30]            ; C122_mic_data[14]                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:ser_no|id[4]          ; NWire_xmit:ser_no|id[3]          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; temp2[10]                        ; C122_AIN2[10]                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:ser_no|id[17]         ; NWire_xmit:ser_no|id[16]         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; C122_Power_out[3]                ; NWire_xmit:ser_no|id[27]         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; C122_Power_out[7]                ; NWire_xmit:ser_no|id[31]         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; clk_lrclk_gen:clrgen|BCLK        ; I2S_rcv:PJD|bc0                  ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.141     ; 0.392      ;
; 0.240 ; clk_lrclk_gen:clrgen|BCLK        ; I2S_rcv:PJD|bc0                  ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.141     ; 0.392      ;
; 0.241 ; NWire_rcv:CCrcv|rdata[86]        ; NWire_rcv:CCrcv|idata[86]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:CCrcv|DB_LEN[0][11]    ; NWire_rcv:CCrcv|DB_LEN[1][11]    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:CCrcv|DB_LEN[0][3]     ; NWire_rcv:CCrcv|DB_LEN[1][3]     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:CCrcv|DB_LEN[0][0]     ; NWire_rcv:CCrcv|DB_LEN[1][0]     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; cpl_cordic:cordic_inst|Z[9][0]   ; cpl_cordic:cordic_inst|Z[10][0]  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; cpl_cordic:cordic_inst|Z[8][0]   ; cpl_cordic:cordic_inst|Z[9][0]   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; cpl_cordic:cordic_inst|Z[7][0]   ; cpl_cordic:cordic_inst|Z[8][0]   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:CCrcv|rdata[84]        ; NWire_rcv:CCrcv|rdata[83]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:CCrcv|rdata[66]        ; NWire_rcv:CCrcv|idata[66]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; cpl_cordic:cordic_inst|phase[31] ; cpl_cordic:cordic_inst|phase[31] ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:CCrcv|rdata[69]        ; NWire_rcv:CCrcv|rdata[68]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:CCrcv|rdata[58]        ; NWire_rcv:CCrcv|idata[58]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:CCrcv|rdata[59]        ; NWire_rcv:CCrcv|idata[59]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:CCrcv|rdata[59]        ; NWire_rcv:CCrcv|rdata[58]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; cicint:cic_Q|section_out10[61]   ; cicint:cic_Q|section_out10[61]   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; cicint:cic_I|Add3~36_OTERM281    ; cicint:cic_I|diff4[19]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:IQPWM|rdata[14]        ; NWire_rcv:IQPWM|idata[14]        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:IQPWM|tb_cnt[14]       ; NWire_rcv:IQPWM|tb_cnt[14]       ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; C122_cic_i[8]                    ; cicint:cic_I|input_register[8]   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
+-------+----------------------------------+----------------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: '_10MHZ'                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.404      ;
; 0.367 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.519      ;
; 0.375 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.528      ;
; 0.441 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.593      ;
; 0.442 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.594      ;
; 0.442 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.594      ;
; 0.443 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.595      ;
; 0.443 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.595      ;
; 0.443 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.595      ;
; 0.497 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.649      ;
; 0.561 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.713      ;
; 0.567 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.722      ;
; 0.616 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.768      ;
; 0.633 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.785      ;
; 0.633 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.785      ;
; 0.660 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.812      ;
; 0.662 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.814      ;
; 0.679 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.831      ;
; 0.707 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.859      ;
; 0.746 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.898      ;
; 0.759 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.911      ;
; 0.760 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.912      ;
; 0.760 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.912      ;
; 0.761 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.913      ;
; 0.761 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.913      ;
; 0.796 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.948      ;
; 0.808 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.960      ;
; 0.827 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.979      ;
; 0.831 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.983      ;
; 0.832 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.984      ;
; 0.833 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.985      ;
; 0.833 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.985      ;
; 0.878 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.030      ;
; 0.878 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.030      ;
; 0.879 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.031      ;
; 0.879 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.031      ;
; 0.895 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.047      ;
; 0.907 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.059      ;
; 0.907 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.059      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                       ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[0]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[3]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|bit_cnt[1]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[8]       ; ADC:ADC_SPI|temp_5[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|SCLK            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[4]       ; ADC:ADC_SPI|temp_5[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[5]       ; ADC:ADC_SPI|temp_5[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[6]       ; ADC:ADC_SPI|temp_5[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[7]       ; ADC:ADC_SPI|temp_5[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[3]       ; ADC:ADC_SPI|temp_5[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[2]       ; ADC:ADC_SPI|temp_5[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[0]       ; ADC:ADC_SPI|temp_5[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[1]       ; ADC:ADC_SPI|temp_5[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[9]       ; ADC:ADC_SPI|temp_5[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[10]      ; ADC:ADC_SPI|temp_5[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[11]      ; ADC:ADC_SPI|temp_5[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|MOSI            ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|nCS             ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[0]       ; ADC:ADC_SPI|temp_2[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[2]       ; ADC:ADC_SPI|temp_2[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[1]       ; ADC:ADC_SPI|temp_2[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[3]       ; ADC:ADC_SPI|temp_2[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[4]       ; ADC:ADC_SPI|temp_2[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[5]       ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[6]       ; ADC:ADC_SPI|temp_2[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[7]       ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[8]       ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[9]       ; ADC:ADC_SPI|temp_2[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[10]      ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[11]      ; ADC:ADC_SPI|temp_2[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[0]       ; ADC:ADC_SPI|temp_1[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[1]       ; ADC:ADC_SPI|temp_1[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[2]       ; ADC:ADC_SPI|temp_1[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[3]       ; ADC:ADC_SPI|temp_1[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[4]       ; ADC:ADC_SPI|temp_1[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[5]       ; ADC:ADC_SPI|temp_1[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[6]       ; ADC:ADC_SPI|temp_1[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[7]       ; ADC:ADC_SPI|temp_1[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[8]       ; ADC:ADC_SPI|temp_1[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[9]       ; ADC:ADC_SPI|temp_1[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[10]      ; ADC:ADC_SPI|temp_1[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[11]      ; ADC:ADC_SPI|temp_1[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; ADC:ADC_SPI|temp_1[11]      ; ADC:ADC_SPI|AIN1[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; ADC:ADC_SPI|temp_5[1]       ; ADC:ADC_SPI|AIN5[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; ADC:ADC_SPI|temp_5[0]       ; ADC:ADC_SPI|AIN5[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.391      ;
; 0.243 ; ADC:ADC_SPI|temp_2[6]       ; ADC:ADC_SPI|AIN2[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.395      ;
; 0.253 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.405      ;
; 0.258 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.410      ;
; 0.258 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.410      ;
; 0.258 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.411      ;
; 0.259 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.412      ;
; 0.261 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|bit_cnt[0]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.413      ;
; 0.263 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.415      ;
; 0.321 ; ADC:ADC_SPI|temp_2[1]       ; ADC:ADC_SPI|AIN2[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 0.472      ;
; 0.329 ; ADC:ADC_SPI|temp_5[2]       ; ADC:ADC_SPI|AIN5[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC:ADC_SPI|temp_2[10]      ; ADC:ADC_SPI|AIN2[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.008     ; 0.473      ;
; 0.369 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.524      ;
; 0.382 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.537      ;
; 0.400 ; ADC:ADC_SPI|temp_5[4]       ; ADC:ADC_SPI|AIN5[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 0.553      ;
; 0.411 ; ADC:ADC_SPI|temp_1[1]       ; ADC:ADC_SPI|AIN1[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.003      ; 0.566      ;
; 0.412 ; ADC:ADC_SPI|temp_5[8]       ; ADC:ADC_SPI|AIN5[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.007      ; 0.571      ;
; 0.414 ; ADC:ADC_SPI|temp_1[0]       ; ADC:ADC_SPI|AIN1[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.003      ; 0.569      ;
; 0.418 ; ADC:ADC_SPI|temp_5[10]      ; ADC:ADC_SPI|AIN5[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 0.569      ;
; 0.423 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.004      ; 0.579      ;
; 0.438 ; ADC:ADC_SPI|temp_2[2]       ; ADC:ADC_SPI|AIN2[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.013      ; 0.603      ;
; 0.438 ; ADC:ADC_SPI|temp_1[5]       ; ADC:ADC_SPI|AIN1[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.008     ; 0.582      ;
; 0.438 ; ADC:ADC_SPI|temp_1[10]      ; ADC:ADC_SPI|AIN1[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.013      ; 0.603      ;
; 0.439 ; ADC:ADC_SPI|temp_5[3]       ; ADC:ADC_SPI|AIN5[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.007      ; 0.598      ;
; 0.445 ; ADC:ADC_SPI|temp_2[3]       ; ADC:ADC_SPI|AIN2[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.011      ; 0.608      ;
; 0.445 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.597      ;
; 0.446 ; ADC:ADC_SPI|temp_1[6]       ; ADC:ADC_SPI|AIN1[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.006     ; 0.592      ;
; 0.448 ; ADC:ADC_SPI|temp_2[4]       ; ADC:ADC_SPI|AIN2[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.008     ; 0.592      ;
; 0.449 ; ADC:ADC_SPI|temp_1[7]       ; ADC:ADC_SPI|AIN1[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.008     ; 0.593      ;
; 0.449 ; ADC:ADC_SPI|temp_1[9]       ; ADC:ADC_SPI|AIN1[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 0.592      ;
; 0.452 ; ADC:ADC_SPI|temp_2[9]       ; ADC:ADC_SPI|AIN2[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.015      ; 0.619      ;
; 0.453 ; ADC:ADC_SPI|temp_1[2]       ; ADC:ADC_SPI|AIN1[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.006     ; 0.599      ;
; 0.453 ; ADC:ADC_SPI|temp_1[4]       ; ADC:ADC_SPI|AIN1[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.008     ; 0.597      ;
; 0.454 ; ADC:ADC_SPI|temp_2[7]       ; ADC:ADC_SPI|AIN2[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.017      ; 0.623      ;
; 0.454 ; ADC:ADC_SPI|temp_2[11]      ; ADC:ADC_SPI|AIN2[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.006     ; 0.600      ;
; 0.454 ; ADC:ADC_SPI|temp_1[8]       ; ADC:ADC_SPI|AIN1[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.006     ; 0.600      ;
; 0.455 ; ADC:ADC_SPI|temp_2[5]       ; ADC:ADC_SPI|AIN2[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.015      ; 0.622      ;
; 0.525 ; ADC:ADC_SPI|temp_5[6]       ; ADC:ADC_SPI|AIN5[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.007      ; 0.684      ;
; 0.525 ; ADC:ADC_SPI|temp_5[7]       ; ADC:ADC_SPI|AIN5[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.008      ; 0.685      ;
; 0.526 ; ADC:ADC_SPI|temp_5[11]      ; ADC:ADC_SPI|AIN5[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.013      ; 0.691      ;
; 0.531 ; ADC:ADC_SPI|temp_5[9]       ; ADC:ADC_SPI|AIN5[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.007      ; 0.690      ;
; 0.532 ; ADC:ADC_SPI|temp_1[3]       ; ADC:ADC_SPI|AIN1[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.006     ; 0.678      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'C122_clk'                                                                                            ;
+-------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 6.013 ; C122_rst  ; C122_out_q[2]~4_OTERM227         ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; C122_out_q[1]~2_OTERM229         ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|output_register[7]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|output_register[0]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.036      ; 2.193      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[0]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[7]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.036      ; 2.193      ;
; 6.013 ; C122_rst  ; C122_out_q[5]~10_OTERM221        ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; C122_out_q[4]~8_OTERM223         ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[2]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[9]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; C122_out_q[3]~6_OTERM225         ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[8]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.036      ; 2.193      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[1]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; C122_out_q[0]~0_OTERM231         ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[46]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 2.182      ;
; 6.013 ; C122_rst  ; C122_out_q[15]~30_OTERM201       ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; C122_out_q[13]~26_OTERM205       ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; C122_out_q[14]~28_OTERM203       ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; C122_out_q[11]~22_OTERM209       ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; C122_out_q[12]~24_OTERM207       ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; C122_out_q[10]~20_OTERM211       ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; C122_out_q[9]~18_OTERM213        ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; C122_out_q[8]~16_OTERM215        ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; C122_out_q[7]~14_OTERM217        ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; C122_out_q[6]~12_OTERM219        ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[5]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[12] ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[4]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[11] ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[55]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[48]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[48]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[55]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[3]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[10] ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[47]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[47]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[54]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[53]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[46]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[53]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[15] ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[13] ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[14] ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; cicint:cic_I|output_register[6]  ; C122_clk     ; C122_clk    ; 8.138        ; 0.035      ; 2.192      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[51]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[58]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[51]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[58]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[50]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[57]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[50]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[57]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[49]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[56]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[49]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[56]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[54]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out9[46]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 2.185      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[61]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[59]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[59]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[61]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[60]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[60]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[52]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 2.186      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[52]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 2.184      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out9[50]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out9[48]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out9[48]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 2.185      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out9[50]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 2.185      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out9[47]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 2.185      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out9[47]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out9[46]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out9[45]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 2.185      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[45]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 2.182      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out9[49]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 2.185      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out9[49]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out9[45]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[45]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out8[40]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 2.179      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out9[44]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 2.185      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[44]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 2.182      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out8[40]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.012      ; 2.169      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[44]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out9[44]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[43]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 2.182      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out9[43]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 2.185      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[43]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out9[43]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out7[30]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.016      ; 2.173      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out9[42]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 2.185      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[42]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 2.182      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out7[30]    ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 2.148      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out9[42]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out10[42]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.020      ; 2.177      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out8[39]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 2.179      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out10[41]   ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 2.182      ;
; 6.013 ; C122_rst  ; cicint:cic_I|section_out9[41]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 2.185      ;
; 6.013 ; C122_rst  ; cicint:cic_Q|section_out8[39]    ; C122_clk     ; C122_clk    ; 8.138        ; 0.012      ; 2.169      ;
+-------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'C122_clk'                                                                                             ;
+-------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.005 ; C122_rst  ; C122_out_q[2]~4_OTERM227         ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; C122_out_q[1]~2_OTERM229         ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|output_register[7]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|output_register[0]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.036      ; 2.193      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[0]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[7]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.036      ; 2.193      ;
; 2.005 ; C122_rst  ; C122_out_q[5]~10_OTERM221        ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; C122_out_q[4]~8_OTERM223         ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[2]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[9]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; C122_out_q[3]~6_OTERM225         ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[8]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.036      ; 2.193      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[1]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; C122_out_q[0]~0_OTERM231         ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[46]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 2.182      ;
; 2.005 ; C122_rst  ; C122_out_q[15]~30_OTERM201       ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; C122_out_q[13]~26_OTERM205       ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; C122_out_q[14]~28_OTERM203       ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; C122_out_q[11]~22_OTERM209       ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; C122_out_q[12]~24_OTERM207       ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; C122_out_q[10]~20_OTERM211       ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; C122_out_q[9]~18_OTERM213        ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; C122_out_q[8]~16_OTERM215        ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; C122_out_q[7]~14_OTERM217        ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; C122_out_q[6]~12_OTERM219        ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[5]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[12] ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[4]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[11] ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[55]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[48]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[48]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[55]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[3]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[10] ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[47]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[47]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[54]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[53]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[46]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[53]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[15] ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[13] ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[14] ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; cicint:cic_I|output_register[6]  ; C122_clk     ; C122_clk    ; 0.000        ; 0.035      ; 2.192      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[51]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[58]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[51]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[58]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[50]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[57]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[50]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[57]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[49]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[56]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[49]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[56]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[54]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out9[46]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 2.185      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[61]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[59]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[59]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[61]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[60]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[60]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[52]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 2.186      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[52]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 2.184      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out9[50]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out9[48]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out9[48]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 2.185      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out9[50]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 2.185      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out9[47]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 2.185      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out9[47]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out9[46]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out9[45]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 2.185      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[45]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 2.182      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out9[49]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 2.185      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out9[49]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out9[45]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[45]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out8[40]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 2.179      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out9[44]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 2.185      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[44]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 2.182      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out8[40]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.012      ; 2.169      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[44]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out9[44]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[43]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 2.182      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out9[43]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 2.185      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[43]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out9[43]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out7[30]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.016      ; 2.173      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out9[42]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 2.185      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[42]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 2.182      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out7[30]    ; C122_clk     ; C122_clk    ; 0.000        ; -0.009     ; 2.148      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out9[42]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out10[42]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.020      ; 2.177      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out8[39]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 2.179      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out10[41]   ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 2.182      ;
; 2.005 ; C122_rst  ; cicint:cic_I|section_out9[41]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 2.185      ;
; 2.005 ; C122_rst  ; cicint:cic_Q|section_out8[39]    ; C122_clk     ; C122_clk    ; 0.000        ; 0.012      ; 2.169      ;
+-------+-----------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'C122_clk'                                                                            ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[0]               ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[0]               ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[0]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[0]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[10]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[10]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[10]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[10]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[11]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[11]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[11]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[11]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[12]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[12]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[12]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[12]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[13]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[13]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[13]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[13]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[14]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[14]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[14]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[14]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[15]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[15]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[15]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[15]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[16]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[16]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[16]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[16]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[17]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[17]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[17]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[17]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[18]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[18]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[18]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[18]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[19]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[19]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[19]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[19]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[1]               ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[1]               ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[1]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[1]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[20]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[20]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[20]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[20]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[21]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[21]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[21]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[21]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[22]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[22]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[22]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[22]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[23]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[23]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[23]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[23]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[24]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[24]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[24]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[24]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[25]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[25]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[25]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[25]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[26]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[26]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[26]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[26]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[27]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[27]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[27]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[27]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[28]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[28]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[28]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[28]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[29]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[29]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[29]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[29]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[2]               ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[2]               ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[2]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[2]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[30]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[30]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[30]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[30]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[31]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[31]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[31]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[31]~_Duplicate_1 ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '_10MHZ'                                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; _10MHZ|combout                           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; _10MHZ|combout                           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; ext_10MHZ|datain                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; ext_10MHZ|datain                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference|combout                        ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference|combout                        ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference|datac                          ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference|datac                          ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 97.620 ; 100.000      ; 2.380          ; Port Rate        ; _10MHZ ; Rise       ; _10MHZ                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                                       ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[11] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[11] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[12] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[12] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[13] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[13] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[14] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[14] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[15] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[15] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~2     ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~2     ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~3     ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~3     ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~4     ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~4     ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[0]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[0]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[10]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[10]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[11]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[11]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[1]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[1]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[2]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[2]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[3]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[3]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[4]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[4]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[5]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[5]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[6]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[6]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[7]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[7]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[8]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[8]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[9]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[9]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[0]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[0]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[10]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[10]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[11]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[11]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[1]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[1]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[2]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[2]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[3]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[3]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[4]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[4]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[5]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[5]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[6]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[6]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[7]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[7]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[8]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[8]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[9]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[9]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[0]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[0]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[10]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[10]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[11]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[11]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[1]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[1]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[2]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[2]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[3]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[3]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[4]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[4]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[5]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[5]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[6]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[6]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[7]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[7]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[8]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[8]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[9]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[9]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|MOSI            ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|MOSI            ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|SCLK            ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|SCLK            ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[0]      ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[0]      ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[1]      ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[1]      ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[2]      ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[2]      ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[3]      ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[3]      ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+------------+-------+-------+------------+---------------------------+
; C19          ; C122_clk   ; 2.151 ; 2.151 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; 2.241 ; 2.241 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; 2.391 ; 2.391 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; 2.408 ; 2.408 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+--------------+------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+------------+--------+--------+------------+---------------------------+
; C19          ; C122_clk   ; -2.031 ; -2.031 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; -2.121 ; -2.121 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; -2.271 ; -2.271 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; -1.676 ; -1.676 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+----------------+------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+------------+-------+-------+------------+---------------------------+
; A5             ; C122_clk   ; 4.610 ; 4.610 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 4.620 ; 4.620 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 4.259 ; 4.259 ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 3.815 ; 3.815 ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 4.440 ; 4.440 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 3.800 ; 3.800 ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 4.520 ; 4.520 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 5.292 ; 5.292 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 4.035 ; 4.035 ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 4.533 ; 4.533 ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 4.463 ; 4.463 ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 4.429 ; 4.429 ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 4.127 ; 4.127 ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 3.981 ; 3.981 ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 4.016 ; 4.016 ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 3.993 ; 3.993 ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 3.956 ; 3.956 ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 3.973 ; 3.973 ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 3.974 ; 3.974 ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 5.292 ; 5.292 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 4.146 ; 4.146 ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 4.146 ; 4.146 ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 4.044 ; 4.044 ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 4.051 ; 4.051 ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 3.941 ; 3.941 ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 3.949 ; 3.949 ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 3.934 ; 3.934 ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 3.942 ; 3.942 ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 3.798 ; 3.798 ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 3.720 ; 3.720 ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 3.722 ; 3.722 ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 3.730 ; 3.730 ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 3.738 ; 3.738 ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 3.849 ; 3.849 ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 3.861 ; 3.861 ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 5.888 ; 5.888 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.938 ; 2.938 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.938 ; 2.938 ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 5.713 ; 5.713 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 5.492 ; 5.492 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 6.139 ; 6.139 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 6.139 ; 6.139 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 6.612 ; 6.612 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 6.433 ; 6.433 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 7.037 ; 7.037 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 3.926 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 5.449 ; 5.449 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;       ; 3.926 ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+----------------+------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+------------+-------+-------+------------+---------------------------+
; A5             ; C122_clk   ; 4.492 ; 4.492 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 4.474 ; 4.474 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 4.259 ; 4.259 ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 3.815 ; 3.815 ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 4.440 ; 4.440 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 3.800 ; 3.800 ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 4.225 ; 4.225 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 4.434 ; 4.434 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 4.035 ; 4.035 ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 4.533 ; 4.533 ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 4.463 ; 4.463 ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 4.429 ; 4.429 ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 4.127 ; 4.127 ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 3.981 ; 3.981 ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 4.016 ; 4.016 ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 3.993 ; 3.993 ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 3.956 ; 3.956 ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 3.973 ; 3.973 ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 3.974 ; 3.974 ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 4.434 ; 4.434 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 3.720 ; 3.720 ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 4.146 ; 4.146 ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 4.044 ; 4.044 ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 4.051 ; 4.051 ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 3.941 ; 3.941 ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 3.949 ; 3.949 ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 3.934 ; 3.934 ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 3.942 ; 3.942 ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 3.798 ; 3.798 ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 3.720 ; 3.720 ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 3.722 ; 3.722 ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 3.730 ; 3.730 ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 3.738 ; 3.738 ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 3.849 ; 3.849 ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 3.861 ; 3.861 ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 5.888 ; 5.888 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.938 ; 2.938 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.938 ; 2.938 ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 5.713 ; 5.713 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 5.492 ; 5.492 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 5.574 ; 5.574 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 5.498 ; 5.498 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 5.573 ; 5.573 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 5.466 ; 5.466 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 5.869 ; 5.869 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 3.926 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 5.449 ; 5.449 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;       ; 3.926 ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PTT        ; PTT_in      ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PTT        ; PTT_in      ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.565 ;      ; Rise       ; C122_clk        ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.565 ;      ; Rise       ; C122_clk        ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.565     ;           ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.565     ;           ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+----------------------------+----------+-------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack           ; -5.131   ; 0.215 ; 3.264    ; 2.005   ; 1.300               ;
;  C122_clk                  ; -5.131   ; 0.215 ; 3.264    ; 2.005   ; 1.300               ;
;  _10MHZ                    ; 96.649   ; 0.215 ; N/A      ; N/A     ; 48.758              ;
;  clk_lrclk_gen:clrgen|BCLK ; 319.486  ; 0.215 ; N/A      ; N/A     ; 161.518             ;
; Design-wide TNS            ; -264.257 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  C122_clk                  ; -264.257 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  _10MHZ                    ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk_lrclk_gen:clrgen|BCLK ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+------------+-------+-------+------------+---------------------------+
; C19          ; C122_clk   ; 4.700 ; 4.700 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; 5.058 ; 5.058 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; 5.338 ; 5.338 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; 6.788 ; 6.788 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+--------------+------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+------------+--------+--------+------------+---------------------------+
; C19          ; C122_clk   ; -2.031 ; -2.031 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; -2.121 ; -2.121 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; -2.271 ; -2.271 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; -1.676 ; -1.676 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+----------------+------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+------------+--------+--------+------------+---------------------------+
; A5             ; C122_clk   ; 11.099 ; 11.099 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 10.655 ; 10.655 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 9.430  ; 9.430  ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 8.154  ; 8.154  ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 10.141 ; 10.141 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 8.275  ; 8.275  ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 10.467 ; 10.467 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 12.638 ; 12.638 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 8.722  ; 8.722  ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 9.983  ; 9.983  ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 9.738  ; 9.738  ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 9.899  ; 9.899  ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 9.289  ; 9.289  ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 8.863  ; 8.863  ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 8.953  ; 8.953  ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 8.904  ; 8.904  ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 8.829  ; 8.829  ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 8.852  ; 8.852  ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 8.857  ; 8.857  ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 12.638 ; 12.638 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 9.279  ; 9.279  ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 9.279  ; 9.279  ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 8.924  ; 8.924  ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 8.931  ; 8.931  ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 8.567  ; 8.567  ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 8.581  ; 8.581  ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 8.559  ; 8.559  ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 8.581  ; 8.581  ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 8.165  ; 8.165  ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 7.838  ; 7.838  ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 7.842  ; 7.842  ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 7.849  ; 7.849  ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 7.864  ; 7.864  ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 8.229  ; 8.229  ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 8.252  ; 8.252  ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 14.492 ; 14.492 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 6.618  ; 6.618  ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 6.618  ; 6.618  ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 12.978 ; 12.978 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 11.928 ; 11.928 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 14.122 ; 14.122 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 14.082 ; 14.082 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 15.713 ; 15.713 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 15.072 ; 15.072 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 17.303 ; 17.303 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 8.550  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 11.869 ; 11.869 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;        ; 8.550  ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+----------------+------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+------------+-------+-------+------------+---------------------------+
; A5             ; C122_clk   ; 4.492 ; 4.492 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 4.474 ; 4.474 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 4.259 ; 4.259 ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 3.815 ; 3.815 ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 4.440 ; 4.440 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 3.800 ; 3.800 ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 4.225 ; 4.225 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 4.434 ; 4.434 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 4.035 ; 4.035 ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 4.533 ; 4.533 ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 4.463 ; 4.463 ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 4.429 ; 4.429 ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 4.127 ; 4.127 ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 3.981 ; 3.981 ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 4.016 ; 4.016 ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 3.993 ; 3.993 ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 3.956 ; 3.956 ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 3.973 ; 3.973 ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 3.974 ; 3.974 ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 4.434 ; 4.434 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 3.720 ; 3.720 ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 4.146 ; 4.146 ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 4.044 ; 4.044 ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 4.051 ; 4.051 ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 3.941 ; 3.941 ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 3.949 ; 3.949 ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 3.934 ; 3.934 ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 3.942 ; 3.942 ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 3.798 ; 3.798 ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 3.720 ; 3.720 ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 3.722 ; 3.722 ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 3.730 ; 3.730 ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 3.738 ; 3.738 ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 3.849 ; 3.849 ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 3.861 ; 3.861 ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 5.888 ; 5.888 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.938 ; 2.938 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.938 ; 2.938 ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 5.713 ; 5.713 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 5.492 ; 5.492 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 5.574 ; 5.574 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 5.498 ; 5.498 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 5.573 ; 5.573 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 5.466 ; 5.466 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 5.869 ; 5.869 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 3.926 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 5.449 ; 5.449 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;       ; 3.926 ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PTT        ; PTT_in      ; 10.828 ; 10.828 ; 10.828 ; 10.828 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PTT        ; PTT_in      ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; _10MHZ                    ; _10MHZ                    ; 77       ; 0        ; 0        ; 0        ;
; C122_clk                  ; C122_clk                  ; 352463   ; 0        ; 28       ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; C122_clk                  ; 38       ; 2        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 871      ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; _10MHZ                    ; _10MHZ                    ; 77       ; 0        ; 0        ; 0        ;
; C122_clk                  ; C122_clk                  ; 352463   ; 0        ; 28       ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; C122_clk                  ; 38       ; 2        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 871      ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C122_clk   ; C122_clk ; 675      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C122_clk   ; C122_clk ; 675      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 114   ; 114  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 09 20:01:44 2011
Info: Command: quartus_sta Penelope -c Penelope
Info: qsta_default_script.tcl version: #1
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'Penelope.sdc'
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.131
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.131      -264.257 C122_clk 
    Info:    96.649         0.000 _10MHZ 
    Info:   319.486         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 C122_clk 
    Info:     0.499         0.000 _10MHZ 
    Info:     0.499         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case recovery slack is 3.264
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.264         0.000 C122_clk 
Info: Worst-case removal slack is 4.608
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.608         0.000 C122_clk 
Info: Worst-case minimum pulse width slack is 1.300
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.300         0.000 C122_clk 
    Info:    48.758         0.000 _10MHZ 
    Info:   161.518         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Worst-case setup slack is 3.488
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.488         0.000 C122_clk 
    Info:    98.915         0.000 _10MHZ 
    Info:   323.646         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 C122_clk 
    Info:     0.215         0.000 _10MHZ 
    Info:     0.215         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case recovery slack is 6.013
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     6.013         0.000 C122_clk 
Info: Worst-case removal slack is 2.005
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.005         0.000 C122_clk 
Info: Worst-case minimum pulse width slack is 2.050
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.050         0.000 C122_clk 
    Info:    49.000         0.000 _10MHZ 
    Info:   161.760         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Generated suppressed messages file C:/HPSDR/trunk/Penelope_V1.6/Penelope.sta.smsg
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 233 megabytes
    Info: Processing ended: Wed Nov 09 20:01:50 2011
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in C:/HPSDR/trunk/Penelope_V1.6/Penelope.sta.smsg.


