clk 1 std_logic bool
rst 1 std_logic sc_logic
xt_rsc_0_0_adra 10 std_logic_vector sc_lv
xt_rsc_0_0_da 32 std_logic_vector sc_lv
xt_rsc_0_0_wea 1 std_logic sc_logic
xt_rsc_0_0_qa 32 std_logic_vector sc_lv
xt_rsc_0_0_adrb 10 std_logic_vector sc_lv
xt_rsc_0_0_db 32 std_logic_vector sc_lv
xt_rsc_0_0_web 1 std_logic sc_logic
xt_rsc_0_0_qb 32 std_logic_vector sc_lv
xt_rsc_triosy_0_0_lz 1 std_logic sc_logic
xt_rsc_0_1_adra 10 std_logic_vector sc_lv
xt_rsc_0_1_da 32 std_logic_vector sc_lv
xt_rsc_0_1_wea 1 std_logic sc_logic
xt_rsc_0_1_qa 32 std_logic_vector sc_lv
xt_rsc_0_1_adrb 10 std_logic_vector sc_lv
xt_rsc_0_1_db 32 std_logic_vector sc_lv
xt_rsc_0_1_web 1 std_logic sc_logic
xt_rsc_0_1_qb 32 std_logic_vector sc_lv
xt_rsc_triosy_0_1_lz 1 std_logic sc_logic
xt_rsc_0_2_adra 10 std_logic_vector sc_lv
xt_rsc_0_2_da 32 std_logic_vector sc_lv
xt_rsc_0_2_wea 1 std_logic sc_logic
xt_rsc_0_2_qa 32 std_logic_vector sc_lv
xt_rsc_0_2_adrb 10 std_logic_vector sc_lv
xt_rsc_0_2_db 32 std_logic_vector sc_lv
xt_rsc_0_2_web 1 std_logic sc_logic
xt_rsc_0_2_qb 32 std_logic_vector sc_lv
xt_rsc_triosy_0_2_lz 1 std_logic sc_logic
xt_rsc_0_3_adra 10 std_logic_vector sc_lv
xt_rsc_0_3_da 32 std_logic_vector sc_lv
xt_rsc_0_3_wea 1 std_logic sc_logic
xt_rsc_0_3_qa 32 std_logic_vector sc_lv
xt_rsc_0_3_adrb 10 std_logic_vector sc_lv
xt_rsc_0_3_db 32 std_logic_vector sc_lv
xt_rsc_0_3_web 1 std_logic sc_logic
xt_rsc_0_3_qb 32 std_logic_vector sc_lv
xt_rsc_triosy_0_3_lz 1 std_logic sc_logic
p_rsc_dat 32 std_logic_vector sc_lv
p_rsc_triosy_lz 1 std_logic sc_logic
r_rsc_dat 32 std_logic_vector sc_lv
r_rsc_triosy_lz 1 std_logic sc_logic
twiddle_rsc_0_0_radr 10 std_logic_vector sc_lv
twiddle_rsc_0_0_q 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_0_lz 1 std_logic sc_logic
twiddle_rsc_0_1_radr 10 std_logic_vector sc_lv
twiddle_rsc_0_1_q 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_1_lz 1 std_logic sc_logic
twiddle_rsc_0_2_radr 10 std_logic_vector sc_lv
twiddle_rsc_0_2_q 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_2_lz 1 std_logic sc_logic
twiddle_rsc_0_3_radr 10 std_logic_vector sc_lv
twiddle_rsc_0_3_q 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_3_lz 1 std_logic sc_logic
twiddle_h_rsc_0_0_radr 10 std_logic_vector sc_lv
twiddle_h_rsc_0_0_q 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_0_lz 1 std_logic sc_logic
twiddle_h_rsc_0_1_radr 10 std_logic_vector sc_lv
twiddle_h_rsc_0_1_q 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_1_lz 1 std_logic sc_logic
twiddle_h_rsc_0_2_radr 10 std_logic_vector sc_lv
twiddle_h_rsc_0_2_q 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_2_lz 1 std_logic sc_logic
twiddle_h_rsc_0_3_radr 10 std_logic_vector sc_lv
twiddle_h_rsc_0_3_q 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_3_lz 1 std_logic sc_logic
