# VLSI_PROYECTO_II

### Parte 1. Estimación de retardo y consumo promedio de potencia

Diseñar un circuito CMOS estático para calcular $F=(A+B)(C+D)$ con el menor retardo posible. Cada entrada puede tener un máximo de de 30$\lambda$ de ancho de transistor. La salida debe manejar una carga equivalente a 500$\lambda$ de ancho de transistor. Seleccionar tamaños de transistores para lograr el menor retardo posible.

**Compuerta compleja**

Para la estimación del retardo de la compuerta compleja se realizaron los cálculos basados en la teoría de esfuerzo lógico.

![](https://documents.lucid.app/documents/8c1695a0-176d-422f-902b-6a6f997d5b2a/pages/0_0?a=264&x=-756&y=997&w=693&h=407&store=1&accept=image%2F*&auth=LCA%2077f1af4be923fe34dd71be41ee03438211cef9378e3b25ba482486fbd455ace8-ts%3D1729208874)

