TimeQuest Timing Analyzer report for Penelope
Sun Aug 14 20:09:54 2011
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'C122_clk'
 13. Slow Model Setup: '_10MHZ'
 14. Slow Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 15. Slow Model Hold: 'C122_clk'
 16. Slow Model Hold: '_10MHZ'
 17. Slow Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 18. Slow Model Recovery: 'C122_clk'
 19. Slow Model Removal: 'C122_clk'
 20. Slow Model Minimum Pulse Width: 'C122_clk'
 21. Slow Model Minimum Pulse Width: '_10MHZ'
 22. Slow Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'C122_clk'
 39. Fast Model Setup: '_10MHZ'
 40. Fast Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 41. Fast Model Hold: 'C122_clk'
 42. Fast Model Hold: '_10MHZ'
 43. Fast Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 44. Fast Model Recovery: 'C122_clk'
 45. Fast Model Removal: 'C122_clk'
 46. Fast Model Minimum Pulse Width: 'C122_clk'
 47. Fast Model Minimum Pulse Width: '_10MHZ'
 48. Fast Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Propagation Delay
 54. Minimum Propagation Delay
 55. Output Enable Times
 56. Minimum Output Enable Times
 57. Output Disable Times
 58. Minimum Output Disable Times
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Progagation Delay
 65. Minimum Progagation Delay
 66. Setup Transfers
 67. Hold Transfers
 68. Recovery Transfers
 69. Removal Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages
 74. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Penelope                                                        ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C8Q208C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Penelope.sdc  ; OK     ; Sun Aug 14 20:09:49 2011 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------+-------------------------------+
; Clock Name                ; Type      ; Period  ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source   ; Targets                       ;
+---------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------+-------------------------------+
; _10MHZ                    ; Base      ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;          ; { _10MHZ }                    ;
; C122_clk                  ; Base      ; 8.138   ; 122.88 MHz ; 0.000 ; 4.069   ;            ;           ;             ;       ;        ;           ;            ;          ;          ;          ; { C122_clk }                  ;
; clk_lrclk_gen:clrgen|BCLK ; Generated ; 325.520 ; 3.07 MHz   ; 0.000 ; 162.760 ;            ; 40        ; 1           ;       ;        ;           ;            ; false    ; C122_clk ; C122_clk ; { clk_lrclk_gen:clrgen|BCLK } ;
+---------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------+-------------------------------+


+-----------------------------------------------------------------+
; Slow Model Fmax Summary                                         ;
+------------+-----------------+---------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note ;
+------------+-----------------+---------------------------+------+
; 117.18 MHz ; 117.18 MHz      ; C122_clk                  ;      ;
; 189.86 MHz ; 189.86 MHz      ; clk_lrclk_gen:clrgen|BCLK ;      ;
; 289.94 MHz ; 289.94 MHz      ; _10MHZ                    ;      ;
+------------+-----------------+---------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; C122_clk                  ; -0.396  ; -1.293        ;
; _10MHZ                    ; 96.551  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 320.253 ; 0.000         ;
+---------------------------+---------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C122_clk                  ; 0.499 ; 0.000         ;
; _10MHZ                    ; 0.499 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 0.499 ; 0.000         ;
+---------------------------+-------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; C122_clk ; 4.038 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; C122_clk ; 3.834 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; C122_clk                  ; 1.300   ; 0.000         ;
; _10MHZ                    ; 48.758  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 161.518 ; 0.000         ;
+---------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'C122_clk'                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.396 ; cicint:cic_I|section_out7[0]_OTERM1417                                       ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.567      ;
; -0.310 ; cicint:cic_I|section_out7[0]_OTERM1417                                       ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.481      ;
; -0.245 ; cicint:cic_I|section_out6[6]_OTERM27                                         ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.416      ;
; -0.239 ; cicint:cic_I|section_out6[1]_OTERM37                                         ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.410      ;
; -0.224 ; cicint:cic_I|section_out7[0]_OTERM1417                                       ; cicint:cic_I|section_out8[38]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.395      ;
; -0.180 ; cicint:cic_I|section_out6[2]_OTERM35                                         ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.351      ;
; -0.159 ; cicint:cic_I|section_out6[6]_OTERM27                                         ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.330      ;
; -0.153 ; cicint:cic_I|section_out6[1]_OTERM37                                         ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.324      ;
; -0.149 ; cicint:cic_I|section_out7[3]_OTERM1411                                       ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.320      ;
; -0.148 ; cicint:cic_I|section_out6[9]_OTERM21                                         ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.319      ;
; -0.138 ; cicint:cic_I|section_out7[0]_OTERM1417                                       ; cicint:cic_I|section_out8[37]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.309      ;
; -0.112 ; cicint:cic_I|section_out6[3]_OTERM33                                         ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.283      ;
; -0.094 ; cicint:cic_I|section_out6[2]_OTERM35                                         ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.265      ;
; -0.087 ; cicint:cic_Q|section_out9[3]~57_OTERM2677                                    ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 8.259      ;
; -0.073 ; cicint:cic_I|section_out6[6]_OTERM27                                         ; cicint:cic_I|section_out8[38]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.244      ;
; -0.071 ; cicint:cic_I|section_out6[4]_OTERM31                                         ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.242      ;
; -0.067 ; cicint:cic_I|section_out6[1]_OTERM37                                         ; cicint:cic_I|section_out8[38]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.238      ;
; -0.063 ; cicint:cic_I|section_out7[3]_OTERM1411                                       ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.234      ;
; -0.062 ; cicint:cic_I|section_out6[0]_OTERM39                                         ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.233      ;
; -0.062 ; cicint:cic_I|section_out6[9]_OTERM21                                         ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.233      ;
; -0.059 ; cicint:cic_I|section_out9[3]                                                 ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 8.228      ;
; -0.052 ; cicint:cic_I|section_out7[0]_OTERM1417                                       ; cicint:cic_I|section_out8[36]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.223      ;
; -0.026 ; cpl_cordic:cordic_inst|phase[0]_OTERM961~_Duplicate                          ; cpl_cordic:cordic_inst|Y[0][7]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.006      ; 8.210      ;
; -0.026 ; cicint:cic_I|section_out6[3]_OTERM33                                         ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.197      ;
; -0.022 ; cpl_cordic:cordic_inst|phase[1]_OTERM963                                     ; cpl_cordic:cordic_inst|Y[0][7]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.012      ; 8.212      ;
; -0.008 ; cicint:cic_I|section_out7[4]_OTERM1409                                       ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.179      ;
; -0.008 ; cicint:cic_I|section_out6[2]_OTERM35                                         ; cicint:cic_I|section_out8[38]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.179      ;
; -0.001 ; cicint:cic_Q|section_out9[3]~57_OTERM2677                                    ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 8.173      ;
; 0.009  ; cpl_cordic:cordic_inst|phase[2]_OTERM965                                     ; cpl_cordic:cordic_inst|Y[0][7]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.012      ; 8.181      ;
; 0.013  ; cicint:cic_I|section_out6[6]_OTERM27                                         ; cicint:cic_I|section_out8[37]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.158      ;
; 0.015  ; cicint:cic_I|section_out6[4]_OTERM31                                         ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.156      ;
; 0.015  ; cpl_cordic:cordic_inst|phase[1]_OTERM957                                     ; cpl_cordic:cordic_inst|Y[0][7]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.016      ; 8.179      ;
; 0.019  ; cicint:cic_I|section_out6[1]_OTERM37                                         ; cicint:cic_I|section_out8[37]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.152      ;
; 0.020  ; cicint:cic_I|section_out10[0]                                                ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 8.149      ;
; 0.023  ; cicint:cic_I|section_out7[3]_OTERM1411                                       ; cicint:cic_I|section_out8[38]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.148      ;
; 0.024  ; cicint:cic_I|section_out6[0]_OTERM39                                         ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.147      ;
; 0.024  ; cicint:cic_I|section_out6[9]_OTERM21                                         ; cicint:cic_I|section_out8[38]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.147      ;
; 0.026  ; cicint:cic_Q|section_out10[0]~62_OTERM2807                                   ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.003     ; 8.149      ;
; 0.027  ; cicint:cic_I|section_out9[3]                                                 ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 8.142      ;
; 0.031  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[3]~6_OTERM1083_OTERM1209  ; cpl_cordic:cordic_inst|phase[31]_OTERM1023   ; C122_clk     ; C122_clk    ; 8.138        ; -0.041     ; 8.106      ;
; 0.036  ; cicint:cic_I|section_out7[1]_OTERM1415                                       ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.135      ;
; 0.057  ; cicint:cic_I|section_out9[4]                                                 ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 8.112      ;
; 0.060  ; cicint:cic_I|section_out6[3]_OTERM33                                         ; cicint:cic_I|section_out8[38]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.111      ;
; 0.061  ; cicint:cic_I|section_out6[5]_OTERM29                                         ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.110      ;
; 0.072  ; cicint:cic_I|section_out7[2]_OTERM1413                                       ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.099      ;
; 0.078  ; cicint:cic_I|section_out7[4]_OTERM1409                                       ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.093      ;
; 0.078  ; cicint:cic_I|section_out6[2]_OTERM35                                         ; cicint:cic_I|section_out8[37]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.093      ;
; 0.085  ; cicint:cic_Q|section_out9[3]~57_OTERM2677                                    ; cicint:cic_Q|section_out10[59]~180_OTERM2689 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 8.087      ;
; 0.091  ; cicint:cic_I|section_out9[1]                                                 ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 8.078      ;
; 0.097  ; cicint:cic_Q|section_out9[1]~53_OTERM2681                                    ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 8.075      ;
; 0.099  ; cicint:cic_I|section_out6[6]_OTERM27                                         ; cicint:cic_I|section_out8[36]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.072      ;
; 0.099  ; cpl_cordic:cordic_inst|phase[3]_OTERM967                                     ; cpl_cordic:cordic_inst|Y[0][7]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.012      ; 8.091      ;
; 0.101  ; cicint:cic_I|section_out6[4]_OTERM31                                         ; cicint:cic_I|section_out8[38]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.070      ;
; 0.105  ; cicint:cic_I|section_out6[1]_OTERM37                                         ; cicint:cic_I|section_out8[36]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.066      ;
; 0.106  ; cicint:cic_I|section_out10[0]                                                ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 8.063      ;
; 0.109  ; cicint:cic_I|section_out7[3]_OTERM1411                                       ; cicint:cic_I|section_out8[37]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.062      ;
; 0.110  ; cicint:cic_I|section_out6[0]_OTERM39                                         ; cicint:cic_I|section_out8[38]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.061      ;
; 0.110  ; cicint:cic_I|section_out6[9]_OTERM21                                         ; cicint:cic_I|section_out8[37]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.061      ;
; 0.110  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[0]~0_OTERM1089_OTERM1179  ; cpl_cordic:cordic_inst|phase[31]_OTERM1023   ; C122_clk     ; C122_clk    ; 8.138        ; -0.041     ; 8.027      ;
; 0.112  ; cicint:cic_Q|section_out10[0]~62_OTERM2807                                   ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 8.138        ; -0.003     ; 8.063      ;
; 0.113  ; cicint:cic_I|section_out9[3]                                                 ; cicint:cic_I|section_out10[59]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 8.056      ;
; 0.117  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[3]~6_OTERM1083_OTERM1209  ; cpl_cordic:cordic_inst|phase[30]_OTERM1021   ; C122_clk     ; C122_clk    ; 8.138        ; -0.041     ; 8.020      ;
; 0.122  ; cicint:cic_I|section_out7[1]_OTERM1415                                       ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.049      ;
; 0.138  ; cicint:cic_I|section_out7[0]_OTERM1417                                       ; cicint:cic_I|section_out8[35]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.033      ;
; 0.143  ; cicint:cic_I|section_out9[4]                                                 ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 8.026      ;
; 0.146  ; cicint:cic_I|section_out6[3]_OTERM33                                         ; cicint:cic_I|section_out8[37]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.025      ;
; 0.147  ; cicint:cic_I|section_out6[5]_OTERM29                                         ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.024      ;
; 0.148  ; cicint:cic_I|section_out9[0]                                                 ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 8.021      ;
; 0.149  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[0]~0_OTERM1089_OTERM1215  ; cpl_cordic:cordic_inst|phase[31]_OTERM1023   ; C122_clk     ; C122_clk    ; 8.138        ; -0.041     ; 7.988      ;
; 0.158  ; cicint:cic_I|section_out7[2]_OTERM1413                                       ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.013      ;
; 0.158  ; cicint:cic_Q|section_out9[0]~51_OTERM2683                                    ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 8.014      ;
; 0.164  ; cicint:cic_I|section_out7[4]_OTERM1409                                       ; cicint:cic_I|section_out8[38]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.007      ;
; 0.164  ; cicint:cic_I|section_out6[2]_OTERM35                                         ; cicint:cic_I|section_out8[36]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 8.007      ;
; 0.170  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[4]~8_OTERM1081_OTERM1171  ; cpl_cordic:cordic_inst|phase[31]_OTERM1023   ; C122_clk     ; C122_clk    ; 8.138        ; -0.041     ; 7.967      ;
; 0.171  ; cicint:cic_Q|section_out9[3]~57_OTERM2677                                    ; cicint:cic_Q|section_out10[58]~178_OTERM2691 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 8.001      ;
; 0.177  ; cicint:cic_I|section_out9[1]                                                 ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 7.992      ;
; 0.183  ; cicint:cic_Q|section_out9[1]~53_OTERM2681                                    ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 7.989      ;
; 0.187  ; cicint:cic_I|section_out6[4]_OTERM31                                         ; cicint:cic_I|section_out8[37]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 7.984      ;
; 0.188  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[1]~2_OTERM1087_OTERM1213  ; cpl_cordic:cordic_inst|phase[31]_OTERM1023   ; C122_clk     ; C122_clk    ; 8.138        ; -0.041     ; 7.949      ;
; 0.192  ; cicint:cic_I|section_out10[0]                                                ; cicint:cic_I|section_out10[59]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 7.977      ;
; 0.195  ; cicint:cic_I|section_out7[3]_OTERM1411                                       ; cicint:cic_I|section_out8[36]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 7.976      ;
; 0.196  ; cicint:cic_I|section_out6[0]_OTERM39                                         ; cicint:cic_I|section_out8[37]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 7.975      ;
; 0.196  ; cicint:cic_I|section_out6[9]_OTERM21                                         ; cicint:cic_I|section_out8[36]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 7.975      ;
; 0.196  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[0]~0_OTERM1089_OTERM1179  ; cpl_cordic:cordic_inst|phase[30]_OTERM1021   ; C122_clk     ; C122_clk    ; 8.138        ; -0.041     ; 7.941      ;
; 0.198  ; cicint:cic_Q|section_out10[0]~62_OTERM2807                                   ; cicint:cic_Q|section_out10[59]~180_OTERM2689 ; C122_clk     ; C122_clk    ; 8.138        ; -0.003     ; 7.977      ;
; 0.199  ; cicint:cic_I|section_out9[3]                                                 ; cicint:cic_I|section_out10[58]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 7.970      ;
; 0.203  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[3]~6_OTERM1083_OTERM1209  ; cpl_cordic:cordic_inst|phase[29]_OTERM1019   ; C122_clk     ; C122_clk    ; 8.138        ; -0.041     ; 7.934      ;
; 0.203  ; lpm_mult:Mult0|mult_7ct:auto_generated|add9_result[5]~10_OTERM1079_OTERM1205 ; cpl_cordic:cordic_inst|phase[31]_OTERM1023   ; C122_clk     ; C122_clk    ; 8.138        ; -0.041     ; 7.934      ;
; 0.208  ; cicint:cic_I|section_out7[1]_OTERM1415                                       ; cicint:cic_I|section_out8[38]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 7.963      ;
; 0.211  ; cpl_cordic:cordic_inst|phase[4]_OTERM969                                     ; cpl_cordic:cordic_inst|Y[0][7]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.017      ; 7.984      ;
; 0.219  ; cpl_cordic:cordic_inst|phase[0]_OTERM961~_Duplicate                          ; cpl_cordic:cordic_inst|Y[0][6]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.007      ; 7.966      ;
; 0.220  ; cpl_cordic:cordic_inst|phase[0]_OTERM961~_Duplicate                          ; cpl_cordic:cordic_inst|X[0][6]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.007      ; 7.965      ;
; 0.223  ; cpl_cordic:cordic_inst|phase[1]_OTERM963                                     ; cpl_cordic:cordic_inst|Y[0][6]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.013      ; 7.968      ;
; 0.224  ; cicint:cic_I|section_out7[0]_OTERM1417                                       ; cicint:cic_I|section_out8[34]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 7.947      ;
; 0.224  ; cpl_cordic:cordic_inst|phase[1]_OTERM963                                     ; cpl_cordic:cordic_inst|X[0][6]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.013      ; 7.967      ;
; 0.226  ; cpl_cordic:cordic_inst|phase[0]_OTERM961~_Duplicate                          ; cpl_cordic:cordic_inst|X[0][7]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.007      ; 7.959      ;
; 0.226  ; cicint:cic_I|section_out9[2]                                                 ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 7.943      ;
; 0.229  ; cicint:cic_Q|section_out9[2]~55_OTERM2679                                    ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 7.943      ;
; 0.229  ; cicint:cic_I|section_out9[4]                                                 ; cicint:cic_I|section_out10[59]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 7.940      ;
; 0.230  ; cpl_cordic:cordic_inst|phase[1]_OTERM963                                     ; cpl_cordic:cordic_inst|X[0][7]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.013      ; 7.961      ;
+--------+------------------------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: '_10MHZ'                                                                                                                                         ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 96.551 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.489      ;
; 96.551 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.489      ;
; 96.645 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.395      ;
; 96.758 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.282      ;
; 96.841 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.199      ;
; 96.855 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.185      ;
; 96.855 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.185      ;
; 96.861 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.179      ;
; 96.862 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.178      ;
; 96.864 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.176      ;
; 96.864 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.176      ;
; 96.874 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.166      ;
; 96.994 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.046      ;
; 97.036 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.004      ;
; 97.039 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 3.001      ;
; 97.090 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.950      ;
; 97.090 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.950      ;
; 97.149 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.891      ;
; 97.152 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.888      ;
; 97.165 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.875      ;
; 97.168 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.872      ;
; 97.168 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.872      ;
; 97.209 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.831      ;
; 97.232 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.808      ;
; 97.235 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.805      ;
; 97.268 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.772      ;
; 97.268 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.772      ;
; 97.292 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.748      ;
; 97.322 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.718      ;
; 97.400 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.640      ;
; 97.403 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.637      ;
; 97.405 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.635      ;
; 97.485 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.555      ;
; 97.550 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.490      ;
; 97.550 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.490      ;
; 97.578 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.462      ;
; 97.581 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.459      ;
; 97.789 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.251      ;
; 97.860 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.180      ;
; 97.861 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.179      ;
; 97.863 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.177      ;
; 97.863 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.177      ;
; 97.977 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.063      ;
; 98.024 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.016      ;
; 98.038 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 2.002      ;
; 98.202 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.838      ;
; 98.345 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.695      ;
; 98.483 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.557      ;
; 98.518 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.522      ;
; 98.544 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.496      ;
; 98.964 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.076      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                        ;
+---------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 320.253 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 5.306      ;
; 320.255 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 5.304      ;
; 320.256 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 5.303      ;
; 320.257 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 5.302      ;
; 320.315 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.245      ;
; 320.317 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.243      ;
; 320.318 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.242      ;
; 320.319 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 5.241      ;
; 320.552 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 5.007      ;
; 320.660 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.900      ;
; 320.661 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.899      ;
; 320.662 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.898      ;
; 320.666 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.894      ;
; 320.677 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.882      ;
; 320.677 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.882      ;
; 320.678 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.881      ;
; 320.678 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.881      ;
; 320.679 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.880      ;
; 320.679 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.881      ;
; 320.680 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.880      ;
; 320.681 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.879      ;
; 320.682 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.878      ;
; 320.683 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.877      ;
; 320.691 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.870      ;
; 320.692 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.869      ;
; 320.694 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.867      ;
; 320.722 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.839      ;
; 320.723 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.838      ;
; 320.724 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.837      ;
; 320.728 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.833      ;
; 320.739 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.821      ;
; 320.739 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.821      ;
; 320.740 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.820      ;
; 320.740 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.820      ;
; 320.741 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.819      ;
; 320.749 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 4.813      ;
; 320.750 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 4.812      ;
; 320.753 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.808      ;
; 320.754 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.807      ;
; 320.759 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.800      ;
; 320.765 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.794      ;
; 320.765 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.794      ;
; 320.766 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.793      ;
; 320.821 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.739      ;
; 320.827 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.733      ;
; 320.827 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.733      ;
; 320.828 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.732      ;
; 320.845 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.714      ;
; 320.882 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_address[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.679      ;
; 320.882 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.679      ;
; 320.882 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.679      ;
; 320.882 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.679      ;
; 320.882 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.679      ;
; 320.884 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN5[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.677      ;
; 320.884 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN5[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.677      ;
; 320.884 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN5[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.677      ;
; 320.884 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN5[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.677      ;
; 320.884 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN1[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.677      ;
; 320.897 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.662      ;
; 320.899 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.660      ;
; 320.900 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.659      ;
; 320.901 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.658      ;
; 320.912 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.647      ;
; 320.917 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|bit_cnt[0]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.643      ;
; 320.931 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.628      ;
; 320.946 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.613      ;
; 320.948 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.611      ;
; 320.949 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.610      ;
; 320.950 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.609      ;
; 321.002 ; ADC:ADC_SPI|bit_cnt[1]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.558      ;
; 321.039 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.521      ;
; 321.050 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.510      ;
; 321.075 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.484      ;
; 321.076 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.484      ;
; 321.077 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.482      ;
; 321.078 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.481      ;
; 321.078 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.481      ;
; 321.079 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.480      ;
; 321.106 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.453      ;
; 321.107 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.452      ;
; 321.108 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.451      ;
; 321.109 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.450      ;
; 321.117 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.443      ;
; 321.118 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.442      ;
; 321.120 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.440      ;
; 321.164 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.395      ;
; 321.175 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.386      ;
; 321.176 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 4.385      ;
; 321.179 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.381      ;
; 321.180 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_5[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 4.380      ;
; 321.203 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_address[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.356      ;
; 321.203 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.356      ;
; 321.203 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.356      ;
; 321.203 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.356      ;
; 321.203 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.356      ;
; 321.205 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|AIN5[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.354      ;
; 321.205 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|AIN5[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.354      ;
; 321.205 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|AIN5[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.354      ;
; 321.205 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|AIN5[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.354      ;
; 321.205 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|AIN1[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 4.354      ;
+---------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'C122_clk'                                                                                                                                                      ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.499 ; NWire_xmit:P_MIC|iack                     ; NWire_xmit:P_MIC|iack                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:P_MIC|NW_state~3               ; NWire_xmit:P_MIC|NW_state~3               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; C122_rst_cnt[10]                          ; C122_rst_cnt[10]                          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:P_MIC|dly_cnt[25]              ; NWire_xmit:P_MIC|dly_cnt[25]              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:lrgen|LRCLK                 ; clk_lrclk_gen:lrgen|LRCLK                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; C122_rst_cnt[0]                           ; C122_rst_cnt[0]                           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:clrgen|LRCLK                ; clk_lrclk_gen:clrgen|LRCLK                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; counter[0]                                ; counter[0]                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_div:TLVCLK|clk_out                    ; clk_div:TLVCLK|clk_out                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_div:TLVCLK|cnt[1]                     ; clk_div:TLVCLK|cnt[1]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_div:TLVCLK|cnt[0]                     ; clk_div:TLVCLK|cnt[0]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_div:TLVCLK|cnt[2]                     ; clk_div:TLVCLK|cnt[2]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:ser_no|NW_state~2              ; NWire_xmit:ser_no|NW_state~2              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:ser_no|NW_state~3              ; NWire_xmit:ser_no|NW_state~3              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:ser_no|NW_state~4              ; NWire_xmit:ser_no|NW_state~4              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:ser_no|iack                    ; NWire_xmit:ser_no|iack                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:IQPWM|TB_state~4                ; NWire_rcv:IQPWM|TB_state~4                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:IQPWM|tb_width[7]               ; NWire_rcv:IQPWM|tb_width[7]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:IQPWM|tb_width[8]               ; NWire_rcv:IQPWM|tb_width[8]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:IQPWM|rdata[9]                  ; NWire_rcv:IQPWM|rdata[9]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:IQPWM|rdata[25]                 ; NWire_rcv:IQPWM|rdata[25]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:IQPWM|rdata[24]                 ; NWire_rcv:IQPWM|rdata[24]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:p_ser|data_cnt[0]               ; NWire_rcv:p_ser|data_cnt[0]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:p_ser|data_cnt[1]               ; NWire_rcv:p_ser|data_cnt[1]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:p_ser|TB_state~2                ; NWire_rcv:p_ser|TB_state~2                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|TLV_state~2                  ; I2S_xmit:IQD|TLV_state~2                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|TLV_state~3                  ; I2S_xmit:IQD|TLV_state~3                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|TLV_state~4                  ; I2S_xmit:IQD|TLV_state~4                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|bit_count[3]                 ; I2S_xmit:IQD|bit_count[3]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|bit_count[0]                 ; I2S_xmit:IQD|bit_count[0]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|bit_count[1]                 ; I2S_xmit:IQD|bit_count[1]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|bit_count[2]                 ; I2S_xmit:IQD|bit_count[2]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|data[0]                      ; I2S_xmit:IQD|data[0]                      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:P_MIC|id[15]                   ; NWire_xmit:P_MIC|id[15]                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:ser_no|id[39]                  ; NWire_xmit:ser_no|id[39]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; osc_80khz                                 ; osc_80khz                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:IQD|obit                         ; I2S_xmit:IQD|obit                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.304     ; 0.805      ;
; 0.499 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.304     ; 0.805      ;
; 0.732 ; temp[9]                                   ; C122_Power_out[9]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.038      ;
; 0.733 ; NWire_rcv:IQPWM|d0                        ; NWire_rcv:IQPWM|d1                        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.039      ;
; 0.734 ; cpl_cordic:cordic_inst|Z[16][1]           ; cpl_cordic:cordic_inst|Z[17][2]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; cpl_cordic:cordic_inst|Z[9][0]            ; cpl_cordic:cordic_inst|Z[10][0]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; temp2[6]                                  ; C122_AIN2[6]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; I2S_rcv:PJD|d1                            ; I2S_rcv:PJD|d2                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; NWire_rcv:CCrcv|idata[21]                 ; C122_clock_select[3]                      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; temp2[2]                                  ; C122_AIN2[2]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; temp1[3]                                  ; C122_AIN1[3]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; NWire_rcv:CCrcv|d0                        ; NWire_rcv:CCrcv|d1                        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; cpl_cordic:cordic_inst|Z[7][1]            ; cpl_cordic:cordic_inst|Z[8][1]            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; temp[7]                                   ; C122_Power_out[7]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.043      ;
; 0.738 ; I2S_rcv:PJD|d0                            ; I2S_rcv:PJD|d1                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.044      ;
; 0.739 ; cpl_cordic:cordic_inst|Z[8][2]            ; cpl_cordic:cordic_inst|Z[9][2]            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; cpl_cordic:cordic_inst|Z[8][0]            ; cpl_cordic:cordic_inst|Z[9][0]            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; I2S_rcv:PJD|temp_data[15]                 ; I2S_rcv:PJD|xData[31]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; NWire_xmit:ser_no|data_cnt[5]             ; NWire_xmit:ser_no|data_cnt[5]             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; cicint:cic_I|section_out9[50]             ; cicint:cic_I|section_out9[50]             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; NWire_xmit:ser_no|id[33]                  ; NWire_xmit:ser_no|id[32]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; NWire_xmit:ser_no|bcnt[12]                ; NWire_xmit:ser_no|bcnt[12]                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:CCrcv|rdata[37]                 ; NWire_rcv:CCrcv|rdata[36]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; cicint:cic_I|section_out7[30]_OTERM1357   ; cicint:cic_I|section_out7[30]_OTERM1357   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:IQPWM|d3                        ; NWire_rcv:IQPWM|rdata[31]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:IQPWM|idata[10]                 ; I2S_xmit:IQD|last_data[10]                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; I2S_rcv:PJD|temp_data[5]                  ; I2S_rcv:PJD|xData[21]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; temp2[8]                                  ; C122_AIN2[8]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; temp2[9]                                  ; C122_AIN2[9]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; NWire_rcv:CCrcv|rdata[48]                 ; NWire_rcv:CCrcv|rdata[47]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; C122_cic_q[13]                            ; cicint:cic_Q|input_register[13]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:p_ser|d0                        ; NWire_rcv:p_ser|d1                        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:CCrcv|idata[58]                 ; PTT_out                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; temp1[4]                                  ; C122_AIN1[4]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; temp[2]                                   ; C122_Power_out[2]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:ser_no|id[37]                  ; NWire_xmit:ser_no|id[36]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:ser_no|id[38]                  ; NWire_xmit:ser_no|id[37]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; C122_cic_i[15]                            ; cicint:cic_I|input_register[15]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:IQPWM|rdata[30]                 ; NWire_rcv:IQPWM|rdata[29]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:IQPWM|rdata[28]                 ; NWire_rcv:IQPWM|rdata[27]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:IQPWM|rdata[7]                  ; NWire_rcv:IQPWM|rdata[6]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:IQPWM|DB_LEN[0][9]              ; NWire_rcv:IQPWM|DB_LEN[1][9]              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:CCrcv|idata[13]                 ; OC[2]                                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; temp1[1]                                  ; C122_AIN1[1]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; temp[0]                                   ; C122_Power_out[0]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; NWire_rcv:CCrcv|data_cnt[5]               ; NWire_rcv:CCrcv|data_cnt[5]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:IQPWM|d1                        ; NWire_rcv:IQPWM|d2                        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:IQPWM|rdata[20]                 ; NWire_rcv:IQPWM|idata[20]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:IQPWM|rdata[2]                  ; NWire_rcv:IQPWM|idata[2]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; temp2[4]                                  ; C122_AIN2[4]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; temp[3]                                   ; C122_Power_out[3]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; cpl_cordic:cordic_inst|phase[31]_OTERM937 ; cpl_cordic:cordic_inst|phase[31]_OTERM937 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:p_ser|d2                        ; NWire_rcv:p_ser|DBrise                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_rcv:IQPWM|idata[7]                  ; I2S_xmit:IQD|last_data[7]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; I2S_rcv:PJD|temp_data[1]                  ; I2S_rcv:PJD|temp_data[2]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; NWire_xmit:P_MIC|id[5]                    ; NWire_xmit:P_MIC|id[4]                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; temp1[6]                                  ; C122_AIN1[6]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; clk_lrclk_gen:clrgen|BCLK                 ; I2S_rcv:PJD|bc0                           ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.304     ; 1.051      ;
; 0.745 ; clk_lrclk_gen:clrgen|BCLK                 ; I2S_rcv:PJD|bc0                           ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.304     ; 1.051      ;
; 0.746 ; NWire_rcv:CCrcv|rdata[19]                 ; NWire_rcv:CCrcv|rdata[18]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; NWire_rcv:CCrcv|rdata[20]                 ; NWire_rcv:CCrcv|rdata[19]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; I2S_rcv:PJD|temp_data[1]                  ; I2S_rcv:PJD|xData[17]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; temp[5]                                   ; C122_Power_out[5]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 1.052      ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: '_10MHZ'                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.805      ;
; 0.770 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.076      ;
; 1.190 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.496      ;
; 1.216 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.522      ;
; 1.251 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.557      ;
; 1.389 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.695      ;
; 1.389 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.695      ;
; 1.391 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.697      ;
; 1.392 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.698      ;
; 1.532 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.838      ;
; 1.696 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.002      ;
; 1.702 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.008      ;
; 1.702 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.008      ;
; 1.710 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.016      ;
; 1.757 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.063      ;
; 1.759 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.065      ;
; 1.760 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.066      ;
; 1.819 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.125      ;
; 1.823 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.129      ;
; 1.871 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.177      ;
; 1.871 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.177      ;
; 1.873 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.179      ;
; 1.874 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.180      ;
; 1.936 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.242      ;
; 1.945 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.251      ;
; 1.953 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.259      ;
; 2.070 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.376      ;
; 2.070 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.376      ;
; 2.153 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.459      ;
; 2.153 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.459      ;
; 2.155 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.461      ;
; 2.184 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.490      ;
; 2.244 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.550      ;
; 2.246 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.552      ;
; 2.246 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.552      ;
; 2.249 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.555      ;
; 2.331 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.637      ;
; 2.331 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.637      ;
; 2.333 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.639      ;
; 2.334 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.640      ;
; 2.349 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.655      ;
; 2.466 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.772      ;
; 2.469 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.775      ;
; 2.566 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.872      ;
; 2.568 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.874      ;
; 2.569 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 2.875      ;
; 2.870 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.176      ;
; 2.870 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.176      ;
; 2.873 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.179      ;
; 2.879 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.185      ;
; 3.183 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 3.489      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                       ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.499 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[0]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[3]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|bit_cnt[1]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[8]       ; ADC:ADC_SPI|temp_5[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|SCLK            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[4]       ; ADC:ADC_SPI|temp_5[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[5]       ; ADC:ADC_SPI|temp_5[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[6]       ; ADC:ADC_SPI|temp_5[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[7]       ; ADC:ADC_SPI|temp_5[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[3]       ; ADC:ADC_SPI|temp_5[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[2]       ; ADC:ADC_SPI|temp_5[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[0]       ; ADC:ADC_SPI|temp_5[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[1]       ; ADC:ADC_SPI|temp_5[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[9]       ; ADC:ADC_SPI|temp_5[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[10]      ; ADC:ADC_SPI|temp_5[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_5[11]      ; ADC:ADC_SPI|temp_5[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|MOSI            ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|nCS             ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[0]       ; ADC:ADC_SPI|temp_2[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[1]       ; ADC:ADC_SPI|temp_2[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[2]       ; ADC:ADC_SPI|temp_2[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[3]       ; ADC:ADC_SPI|temp_2[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[4]       ; ADC:ADC_SPI|temp_2[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[5]       ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[6]       ; ADC:ADC_SPI|temp_2[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[7]       ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[8]       ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[10]      ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[9]       ; ADC:ADC_SPI|temp_2[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_2[11]      ; ADC:ADC_SPI|temp_2[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[0]       ; ADC:ADC_SPI|temp_1[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[1]       ; ADC:ADC_SPI|temp_1[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[2]       ; ADC:ADC_SPI|temp_1[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[4]       ; ADC:ADC_SPI|temp_1[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[3]       ; ADC:ADC_SPI|temp_1[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[5]       ; ADC:ADC_SPI|temp_1[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[6]       ; ADC:ADC_SPI|temp_1[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[7]       ; ADC:ADC_SPI|temp_1[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[8]       ; ADC:ADC_SPI|temp_1[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[9]       ; ADC:ADC_SPI|temp_1[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[10]      ; ADC:ADC_SPI|temp_1[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC:ADC_SPI|temp_1[11]      ; ADC:ADC_SPI|temp_1[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; ADC:ADC_SPI|temp_1[9]       ; ADC:ADC_SPI|AIN1[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; ADC:ADC_SPI|temp_5[3]       ; ADC:ADC_SPI|AIN5[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.041      ;
; 0.758 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.064      ;
; 0.802 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.108      ;
; 0.806 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.112      ;
; 0.806 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.112      ;
; 0.808 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.114      ;
; 0.893 ; ADC:ADC_SPI|temp_1[4]       ; ADC:ADC_SPI|AIN1[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.199      ;
; 0.893 ; ADC:ADC_SPI|temp_1[5]       ; ADC:ADC_SPI|AIN1[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.199      ;
; 0.893 ; ADC:ADC_SPI|temp_1[6]       ; ADC:ADC_SPI|AIN1[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.199      ;
; 0.902 ; ADC:ADC_SPI|temp_5[0]       ; ADC:ADC_SPI|AIN5[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; ADC:ADC_SPI|temp_5[2]       ; ADC:ADC_SPI|AIN5[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.209      ;
; 0.906 ; ADC:ADC_SPI|temp_5[7]       ; ADC:ADC_SPI|AIN5[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.212      ;
; 0.957 ; ADC:ADC_SPI|temp_5[10]      ; ADC:ADC_SPI|AIN5[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.264      ;
; 1.043 ; ADC:ADC_SPI|temp_1[10]      ; ADC:ADC_SPI|AIN1[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.350      ;
; 1.044 ; ADC:ADC_SPI|temp_5[1]       ; ADC:ADC_SPI|AIN5[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.351      ;
; 1.058 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|SCLK            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.365      ;
; 1.182 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.488      ;
; 1.198 ; ADC:ADC_SPI|temp_2[11]      ; ADC:ADC_SPI|AIN2[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.004     ; 1.500      ;
; 1.222 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.528      ;
; 1.223 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.529      ;
; 1.223 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.529      ;
; 1.226 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.532      ;
; 1.244 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.550      ;
; 1.244 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.550      ;
; 1.246 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.552      ;
; 1.403 ; ADC:ADC_SPI|temp_5[9]       ; ADC:ADC_SPI|AIN5[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.710      ;
; 1.410 ; ADC:ADC_SPI|temp_1[7]       ; ADC:ADC_SPI|AIN1[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.003      ; 1.719      ;
; 1.432 ; ADC:ADC_SPI|temp_1[11]      ; ADC:ADC_SPI|AIN1[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 1.740      ;
; 1.436 ; ADC:ADC_SPI|temp_2[2]       ; ADC:ADC_SPI|AIN2[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.004     ; 1.738      ;
; 1.445 ; ADC:ADC_SPI|temp_1[0]       ; ADC:ADC_SPI|AIN1[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.004     ; 1.747      ;
; 1.448 ; ADC:ADC_SPI|temp_1[2]       ; ADC:ADC_SPI|AIN1[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.004     ; 1.750      ;
; 1.450 ; ADC:ADC_SPI|temp_2[5]       ; ADC:ADC_SPI|AIN2[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 1.747      ;
; 1.457 ; ADC:ADC_SPI|temp_1[3]       ; ADC:ADC_SPI|AIN1[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 1.760      ;
; 1.459 ; ADC:ADC_SPI|temp_2[0]       ; ADC:ADC_SPI|AIN2[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 1.756      ;
; 1.461 ; ADC:ADC_SPI|temp_2[7]       ; ADC:ADC_SPI|AIN2[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 1.758      ;
; 1.462 ; ADC:ADC_SPI|temp_2[6]       ; ADC:ADC_SPI|AIN2[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 1.759      ;
; 1.462 ; ADC:ADC_SPI|temp_2[9]       ; ADC:ADC_SPI|AIN2[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 1.759      ;
; 1.466 ; ADC:ADC_SPI|temp_2[4]       ; ADC:ADC_SPI|AIN2[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 1.763      ;
; 1.467 ; ADC:ADC_SPI|temp_1[1]       ; ADC:ADC_SPI|AIN1[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 1.770      ;
; 1.495 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.002     ; 1.799      ;
; 1.498 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.002     ; 1.802      ;
; 1.498 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.002     ; 1.802      ;
; 1.535 ; ADC:ADC_SPI|bit_cnt[1]      ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.841      ;
; 1.537 ; ADC:ADC_SPI|temp_1[8]       ; ADC:ADC_SPI|AIN1[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.003      ; 1.846      ;
; 1.539 ; ADC:ADC_SPI|temp_2[10]      ; ADC:ADC_SPI|AIN2[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 1.842      ;
; 1.552 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.858      ;
; 1.557 ; ADC:ADC_SPI|temp_5[8]       ; ADC:ADC_SPI|AIN5[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 1.865      ;
; 1.562 ; ADC:ADC_SPI|temp_5[4]       ; ADC:ADC_SPI|AIN5[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.869      ;
; 1.573 ; ADC:ADC_SPI|temp_5[5]       ; ADC:ADC_SPI|AIN5[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 1.881      ;
; 1.574 ; ADC:ADC_SPI|temp_5[6]       ; ADC:ADC_SPI|AIN5[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 1.882      ;
; 1.579 ; ADC:ADC_SPI|temp_2[1]       ; ADC:ADC_SPI|AIN2[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 1.887      ;
; 1.590 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.896      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'C122_clk'                                                                                                        ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~6_OTERM805       ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 4.159      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~4_OTERM807       ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 4.159      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~8_OTERM803       ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 4.159      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~10_OTERM801      ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 4.159      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~2_OTERM809       ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 4.159      ;
; 4.038 ; C122_rst  ; cicint:cic_I|output_register[7]              ; C122_clk     ; C122_clk    ; 8.138        ; 0.013      ; 4.153      ;
; 4.038 ; C122_rst  ; cicint:cic_I|output_register[0]              ; C122_clk     ; C122_clk    ; 8.138        ; 0.013      ; 4.153      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|output_register[0]              ; C122_clk     ; C122_clk    ; 8.138        ; 0.013      ; 4.153      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|output_register[7]              ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~32_OTERM779      ; C122_clk     ; C122_clk    ; 8.138        ; 0.014      ; 4.154      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~30_OTERM781      ; C122_clk     ; C122_clk    ; 8.138        ; 0.014      ; 4.154      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~28_OTERM783      ; C122_clk     ; C122_clk    ; 8.138        ; 0.014      ; 4.154      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~26_OTERM785      ; C122_clk     ; C122_clk    ; 8.138        ; 0.014      ; 4.154      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~24_OTERM787      ; C122_clk     ; C122_clk    ; 8.138        ; 0.014      ; 4.154      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~22_OTERM789      ; C122_clk     ; C122_clk    ; 8.138        ; 0.014      ; 4.154      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~20_OTERM791      ; C122_clk     ; C122_clk    ; 8.138        ; 0.014      ; 4.154      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~18_OTERM793      ; C122_clk     ; C122_clk    ; 8.138        ; 0.014      ; 4.154      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~16_OTERM795      ; C122_clk     ; C122_clk    ; 8.138        ; 0.014      ; 4.154      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~12_OTERM799      ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 4.159      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~14_OTERM797      ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 4.159      ;
; 4.038 ; C122_rst  ; C122_out_i[3]~6_OTERM733                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~6_OTERM773       ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; C122_out_q[3]~6_OTERM529                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~4_OTERM775       ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; C122_out_i[2]~4_OTERM735                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; C122_out_q[2]~4_OTERM531                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; C122_out_i[4]~8_OTERM731                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~8_OTERM771       ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; C122_out_q[4]~8_OTERM527                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~10_OTERM769      ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; C122_out_i[5]~10_OTERM729                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; C122_out_q[5]~10_OTERM525                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; C122_out_q[1]~2_OTERM533                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; C122_out_i[1]~2_OTERM737                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~2_OTERM777       ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[46]~154_OTERM2715 ; C122_clk     ; C122_clk    ; 8.138        ; 0.030      ; 4.170      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[53]~168_OTERM2701 ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.166      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~32_OTERM747      ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 4.162      ;
; 4.038 ; C122_rst  ; C122_out_i[15]~30_OTERM709                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~34_OTERM745      ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 4.162      ;
; 4.038 ; C122_rst  ; C122_out_q[15]~30_OTERM505                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~30_OTERM749      ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 4.162      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~28_OTERM751      ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 4.162      ;
; 4.038 ; C122_rst  ; C122_out_i[14]~28_OTERM711                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; C122_out_q[14]~28_OTERM507                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; C122_out_i[13]~26_OTERM713                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~26_OTERM753      ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 4.162      ;
; 4.038 ; C122_rst  ; C122_out_q[13]~26_OTERM509                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~24_OTERM755      ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 4.162      ;
; 4.038 ; C122_rst  ; C122_out_i[12]~24_OTERM715                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; C122_out_q[12]~24_OTERM511                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~22_OTERM757      ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 4.162      ;
; 4.038 ; C122_rst  ; C122_out_i[11]~22_OTERM717                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; C122_out_q[11]~22_OTERM513                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~20_OTERM759      ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 4.162      ;
; 4.038 ; C122_rst  ; C122_out_i[10]~20_OTERM719                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; C122_out_q[10]~20_OTERM515                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~18_OTERM761      ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 4.162      ;
; 4.038 ; C122_rst  ; C122_out_i[9]~18_OTERM721                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; C122_out_q[9]~18_OTERM517                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; C122_out_i[8]~16_OTERM723                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~16_OTERM763      ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; C122_out_q[8]~16_OTERM519                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~12_OTERM767      ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; C122_out_i[6]~12_OTERM727                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; C122_out_q[6]~12_OTERM523                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; C122_out_i[7]~14_OTERM725                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.015      ; 4.155      ;
; 4.038 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~14_OTERM765      ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; C122_out_q[7]~14_OTERM521                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 4.158      ;
; 4.038 ; C122_rst  ; C122_out_i[0]~0_OTERM739                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.017      ; 4.157      ;
; 4.038 ; C122_rst  ; C122_out_q[0]~0_OTERM535                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 4.162      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[53]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[46]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 4.168      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[49]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[56]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[56]~174_OTERM2695 ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.166      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[49]~160_OTERM2709 ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.166      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[48]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[55]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[55]~172_OTERM2697 ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.166      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[48]~158_OTERM2711 ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.166      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[57]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[50]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[57]~176_OTERM2693 ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.166      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[50]~162_OTERM2707 ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.166      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[51]~164_OTERM2705 ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.166      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[58]~178_OTERM2691 ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.166      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[58]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[51]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[54]~170_OTERM2699 ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.166      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[47]~156_OTERM2713 ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.166      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[47]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[54]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out9[46]~143_OTERM2591  ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 4.167      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out9[50]~151_OTERM2583  ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 4.167      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.166      ;
; 4.038 ; C122_rst  ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 8.138        ; 0.026      ; 4.166      ;
; 4.038 ; C122_rst  ; cicint:cic_I|section_out10[59]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.023      ; 4.163      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'C122_clk'                                                                                                         ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~6_OTERM805       ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 4.159      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~4_OTERM807       ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 4.159      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~8_OTERM803       ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 4.159      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~10_OTERM801      ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 4.159      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~2_OTERM809       ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 4.159      ;
; 3.834 ; C122_rst  ; cicint:cic_I|output_register[7]              ; C122_clk     ; C122_clk    ; 0.000        ; 0.013      ; 4.153      ;
; 3.834 ; C122_rst  ; cicint:cic_I|output_register[0]              ; C122_clk     ; C122_clk    ; 0.000        ; 0.013      ; 4.153      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|output_register[0]              ; C122_clk     ; C122_clk    ; 0.000        ; 0.013      ; 4.153      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|output_register[7]              ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~32_OTERM779      ; C122_clk     ; C122_clk    ; 0.000        ; 0.014      ; 4.154      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~30_OTERM781      ; C122_clk     ; C122_clk    ; 0.000        ; 0.014      ; 4.154      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~28_OTERM783      ; C122_clk     ; C122_clk    ; 0.000        ; 0.014      ; 4.154      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~26_OTERM785      ; C122_clk     ; C122_clk    ; 0.000        ; 0.014      ; 4.154      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~24_OTERM787      ; C122_clk     ; C122_clk    ; 0.000        ; 0.014      ; 4.154      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~22_OTERM789      ; C122_clk     ; C122_clk    ; 0.000        ; 0.014      ; 4.154      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~20_OTERM791      ; C122_clk     ; C122_clk    ; 0.000        ; 0.014      ; 4.154      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~18_OTERM793      ; C122_clk     ; C122_clk    ; 0.000        ; 0.014      ; 4.154      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~16_OTERM795      ; C122_clk     ; C122_clk    ; 0.000        ; 0.014      ; 4.154      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~12_OTERM799      ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 4.159      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~14_OTERM797      ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 4.159      ;
; 3.834 ; C122_rst  ; C122_out_i[3]~6_OTERM733                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~6_OTERM773       ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; C122_out_q[3]~6_OTERM529                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~4_OTERM775       ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; C122_out_i[2]~4_OTERM735                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; C122_out_q[2]~4_OTERM531                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; C122_out_i[4]~8_OTERM731                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~8_OTERM771       ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; C122_out_q[4]~8_OTERM527                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~10_OTERM769      ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; C122_out_i[5]~10_OTERM729                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; C122_out_q[5]~10_OTERM525                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; C122_out_q[1]~2_OTERM533                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; C122_out_i[1]~2_OTERM737                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~2_OTERM777       ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[46]~154_OTERM2715 ; C122_clk     ; C122_clk    ; 0.000        ; 0.030      ; 4.170      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[53]~168_OTERM2701 ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.166      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~32_OTERM747      ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 4.162      ;
; 3.834 ; C122_rst  ; C122_out_i[15]~30_OTERM709                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~34_OTERM745      ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 4.162      ;
; 3.834 ; C122_rst  ; C122_out_q[15]~30_OTERM505                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~30_OTERM749      ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 4.162      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~28_OTERM751      ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 4.162      ;
; 3.834 ; C122_rst  ; C122_out_i[14]~28_OTERM711                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; C122_out_q[14]~28_OTERM507                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; C122_out_i[13]~26_OTERM713                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~26_OTERM753      ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 4.162      ;
; 3.834 ; C122_rst  ; C122_out_q[13]~26_OTERM509                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~24_OTERM755      ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 4.162      ;
; 3.834 ; C122_rst  ; C122_out_i[12]~24_OTERM715                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; C122_out_q[12]~24_OTERM511                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~22_OTERM757      ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 4.162      ;
; 3.834 ; C122_rst  ; C122_out_i[11]~22_OTERM717                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; C122_out_q[11]~22_OTERM513                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~20_OTERM759      ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 4.162      ;
; 3.834 ; C122_rst  ; C122_out_i[10]~20_OTERM719                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; C122_out_q[10]~20_OTERM515                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~18_OTERM761      ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 4.162      ;
; 3.834 ; C122_rst  ; C122_out_i[9]~18_OTERM721                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; C122_out_q[9]~18_OTERM517                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; C122_out_i[8]~16_OTERM723                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~16_OTERM763      ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; C122_out_q[8]~16_OTERM519                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~12_OTERM767      ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; C122_out_i[6]~12_OTERM727                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; C122_out_q[6]~12_OTERM523                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; C122_out_i[7]~14_OTERM725                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.015      ; 4.155      ;
; 3.834 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~14_OTERM765      ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; C122_out_q[7]~14_OTERM521                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 4.158      ;
; 3.834 ; C122_rst  ; C122_out_i[0]~0_OTERM739                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.017      ; 4.157      ;
; 3.834 ; C122_rst  ; C122_out_q[0]~0_OTERM535                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 4.162      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[53]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[46]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 4.168      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[49]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[56]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[56]~174_OTERM2695 ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.166      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[49]~160_OTERM2709 ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.166      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[48]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[55]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[55]~172_OTERM2697 ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.166      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[48]~158_OTERM2711 ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.166      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[57]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[50]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[57]~176_OTERM2693 ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.166      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[50]~162_OTERM2707 ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.166      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[51]~164_OTERM2705 ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.166      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[58]~178_OTERM2691 ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.166      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[58]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[51]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[54]~170_OTERM2699 ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.166      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[47]~156_OTERM2713 ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.166      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[47]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[54]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out9[46]~143_OTERM2591  ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 4.167      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out9[50]~151_OTERM2583  ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 4.167      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.166      ;
; 3.834 ; C122_rst  ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 0.000        ; 0.026      ; 4.166      ;
; 3.834 ; C122_rst  ; cicint:cic_I|section_out10[59]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.023      ; 4.163      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'C122_clk'                                                                            ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[0]               ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[0]               ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[0]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[0]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[10]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[10]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[10]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[10]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[11]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[11]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[11]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[11]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[12]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[12]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[12]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[12]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[13]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[13]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[13]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[13]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[14]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[14]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[14]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[14]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[15]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[15]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[15]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[15]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[16]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[16]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[16]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[16]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[17]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[17]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[17]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[17]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[18]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[18]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[18]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[18]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[19]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[19]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[19]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[19]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[1]               ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[1]               ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[1]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[1]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[20]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[20]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[20]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[20]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[21]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[21]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[21]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[21]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[22]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[22]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[22]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[22]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[23]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[23]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[23]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[23]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[24]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[24]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[24]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[24]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[25]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[25]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[25]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[25]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[26]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[26]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[26]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[26]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[27]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[27]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[27]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[27]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[28]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[28]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[28]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[28]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[29]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[29]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[29]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[29]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[2]               ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[2]               ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[2]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[2]~_Duplicate_1  ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[30]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[30]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[30]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[30]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[31]              ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[31]              ;
; 1.300 ; 4.069        ; 2.769          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[31]~_Duplicate_1 ;
; 1.300 ; 4.069        ; 2.769          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[31]~_Duplicate_1 ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '_10MHZ'                                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; _10MHZ|combout                           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; _10MHZ|combout                           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; ext_10MHZ|datain                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; ext_10MHZ|datain                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference|combout                        ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference|combout                        ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference|datab                          ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference|datab                          ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 97.059 ; 100.000      ; 2.941          ; Port Rate        ; _10MHZ ; Rise       ; _10MHZ                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                                       ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[11] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[11] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[12] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[12] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[13] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[13] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[14] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[14] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[15] ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[15] ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~2     ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~2     ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~3     ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~3     ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~4     ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~4     ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[0]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[0]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[10]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[10]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[11]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[11]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[1]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[1]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[2]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[2]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[3]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[3]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[4]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[4]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[5]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[5]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[6]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[6]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[7]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[7]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[8]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[8]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[9]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[9]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[0]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[0]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[10]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[10]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[11]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[11]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[1]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[1]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[2]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[2]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[3]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[3]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[4]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[4]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[5]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[5]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[6]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[6]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[7]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[7]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[8]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[8]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[9]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[9]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[0]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[0]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[10]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[10]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[11]        ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[11]        ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[1]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[1]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[2]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[2]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[3]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[3]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[4]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[4]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[5]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[5]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[6]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[6]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[7]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[7]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[8]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[8]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[9]         ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[9]         ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|MOSI            ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|MOSI            ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|SCLK            ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|SCLK            ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[0]      ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[0]      ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[1]      ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[1]      ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[2]      ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[2]      ;
; 161.518 ; 162.760      ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[3]      ;
; 161.518 ; 162.760      ; 1.242          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[3]      ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+------------+-------+-------+------------+---------------------------+
; C18          ; C122_clk   ; 4.852 ; 4.852 ; Rise       ; C122_clk                  ;
; C19          ; C122_clk   ; 4.643 ; 4.643 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; 4.899 ; 4.899 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; 5.447 ; 5.447 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; 5.081 ; 5.081 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+--------------+------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+------------+--------+--------+------------+---------------------------+
; C18          ; C122_clk   ; -4.586 ; -4.586 ; Rise       ; C122_clk                  ;
; C19          ; C122_clk   ; -4.377 ; -4.377 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; -4.633 ; -4.633 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; -5.181 ; -5.181 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; -3.294 ; -3.294 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+----------------+------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+------------+--------+--------+------------+---------------------------+
; A5             ; C122_clk   ; 10.800 ; 10.800 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 14.028 ; 14.028 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 9.230  ; 9.230  ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 11.284 ; 11.284 ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 12.261 ; 12.261 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 8.716  ; 8.716  ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 10.018 ; 10.018 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 10.711 ; 10.711 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 8.319  ; 8.319  ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 9.748  ; 9.748  ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 9.449  ; 9.449  ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 9.629  ; 9.629  ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 8.352  ; 8.352  ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 8.701  ; 8.701  ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 9.119  ; 9.119  ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 8.344  ; 8.344  ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 8.730  ; 8.730  ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 8.725  ; 8.725  ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 8.038  ; 8.038  ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 10.711 ; 10.711 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 8.934  ; 8.934  ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 8.921  ; 8.921  ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 8.934  ; 8.934  ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 8.927  ; 8.927  ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 8.209  ; 8.209  ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 8.225  ; 8.225  ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 8.461  ; 8.461  ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 8.626  ; 8.626  ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 7.829  ; 7.829  ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 7.858  ; 7.858  ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 7.876  ; 7.876  ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 7.851  ; 7.851  ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 8.234  ; 8.234  ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 8.245  ; 8.245  ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 8.240  ; 8.240  ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 15.216 ; 15.216 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 5.904  ; 5.904  ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 5.904  ; 5.904  ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 13.323 ; 13.323 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 11.714 ; 11.714 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 13.339 ; 13.339 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 13.314 ; 13.314 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 14.159 ; 14.159 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 14.037 ; 14.037 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 16.896 ; 16.896 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 8.620  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 11.988 ; 11.988 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;        ; 8.620  ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+----------------+------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+------------+--------+--------+------------+---------------------------+
; A5             ; C122_clk   ; 10.050 ; 10.050 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 11.582 ; 11.582 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 9.230  ; 9.230  ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 11.284 ; 11.284 ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 12.261 ; 12.261 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 8.716  ; 8.716  ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 8.179  ; 8.179  ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 9.702  ; 9.702  ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 8.319  ; 8.319  ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 9.748  ; 9.748  ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 9.449  ; 9.449  ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 9.629  ; 9.629  ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 8.352  ; 8.352  ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 8.701  ; 8.701  ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 9.119  ; 9.119  ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 8.344  ; 8.344  ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 8.730  ; 8.730  ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 8.725  ; 8.725  ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 8.038  ; 8.038  ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 9.702  ; 9.702  ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 7.829  ; 7.829  ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 8.921  ; 8.921  ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 8.934  ; 8.934  ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 8.927  ; 8.927  ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 8.209  ; 8.209  ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 8.225  ; 8.225  ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 8.461  ; 8.461  ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 8.626  ; 8.626  ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 7.829  ; 7.829  ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 7.858  ; 7.858  ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 7.876  ; 7.876  ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 7.851  ; 7.851  ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 8.234  ; 8.234  ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 8.245  ; 8.245  ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 8.240  ; 8.240  ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 15.216 ; 15.216 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 5.904  ; 5.904  ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 5.904  ; 5.904  ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 13.323 ; 13.323 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 11.714 ; 11.714 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 11.325 ; 11.325 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 11.337 ; 11.337 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 11.251 ; 11.251 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 11.240 ; 11.240 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 13.007 ; 13.007 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 8.620  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 11.988 ; 11.988 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;        ; 8.620  ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PTT        ; PTT_in      ; 10.876 ; 10.876 ; 10.876 ; 10.876 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PTT        ; PTT_in      ; 10.876 ; 10.876 ; 10.876 ; 10.876 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 8.516 ;      ; Rise       ; C122_clk        ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 8.516 ;      ; Rise       ; C122_clk        ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 8.516     ;           ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 8.516     ;           ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; C122_clk                  ; 3.197   ; 0.000         ;
; _10MHZ                    ; 98.854  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 323.880 ; 0.000         ;
+---------------------------+---------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; C122_clk                  ; 0.215 ; 0.000         ;
; _10MHZ                    ; 0.215 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 0.215 ; 0.000         ;
+---------------------------+-------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; C122_clk ; 6.351 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; C122_clk ; 1.667 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; C122_clk                  ; 2.050   ; 0.000         ;
; _10MHZ                    ; 49.000  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK ; 161.760 ; 0.000         ;
+---------------------------+---------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'C122_clk'                                                                                                                                            ;
+-------+--------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.197 ; PTT_out                                    ; DAC[0]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.898      ;
; 3.197 ; PTT_out                                    ; DAC[1]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.898      ;
; 3.197 ; PTT_out                                    ; DAC[6]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.898      ;
; 3.197 ; PTT_out                                    ; DAC[11]~reg0                                 ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.898      ;
; 3.197 ; PTT_out                                    ; DAC[12]~reg0                                 ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.898      ;
; 3.197 ; PTT_out                                    ; DAC[13]~reg0                                 ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.898      ;
; 3.198 ; PTT_out                                    ; DAC[2]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.897      ;
; 3.198 ; PTT_out                                    ; DAC[7]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.897      ;
; 3.199 ; PTT_out                                    ; DAC[8]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.896      ;
; 3.199 ; PTT_out                                    ; DAC[9]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.896      ;
; 3.199 ; PTT_out                                    ; DAC[10]~reg0                                 ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.896      ;
; 3.201 ; PTT_out                                    ; DAC[5]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.894      ;
; 3.248 ; PTT_out                                    ; DAC[3]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.847      ;
; 3.248 ; PTT_out                                    ; DAC[4]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; -0.006     ; 0.847      ;
; 3.493 ; cpl_cordic:cordic_inst|rounded_I[6]        ; DAC[6]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.608      ;
; 3.493 ; cpl_cordic:cordic_inst|rounded_I[11]       ; DAC[11]~reg0                                 ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.608      ;
; 3.509 ; cpl_cordic:cordic_inst|rounded_I[2]        ; DAC[2]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.592      ;
; 3.516 ; cpl_cordic:cordic_inst|rounded_I[5]        ; DAC[5]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.585      ;
; 3.534 ; cpl_cordic:cordic_inst|rounded_I[9]        ; DAC[9]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.567      ;
; 3.622 ; cpl_cordic:cordic_inst|rounded_I[7]        ; DAC[7]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.479      ;
; 3.623 ; cpl_cordic:cordic_inst|rounded_I[10]       ; DAC[10]~reg0                                 ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.478      ;
; 3.625 ; cpl_cordic:cordic_inst|rounded_I[8]        ; DAC[8]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.476      ;
; 3.627 ; cpl_cordic:cordic_inst|rounded_I[0]        ; DAC[0]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.474      ;
; 3.629 ; cpl_cordic:cordic_inst|rounded_I[1]        ; DAC[1]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.472      ;
; 3.629 ; cpl_cordic:cordic_inst|rounded_I[12]       ; DAC[12]~reg0                                 ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.472      ;
; 3.635 ; cpl_cordic:cordic_inst|rounded_I[13]       ; DAC[13]~reg0                                 ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.466      ;
; 3.709 ; cpl_cordic:cordic_inst|rounded_I[4]        ; DAC[4]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.392      ;
; 3.710 ; cpl_cordic:cordic_inst|rounded_I[3]        ; DAC[3]~reg0                                  ; C122_clk     ; C122_clk    ; 4.069        ; 0.000      ; 0.391      ;
; 4.925 ; cicint:cic_I|section_out10[0]              ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.236      ;
; 4.925 ; cicint:cic_Q|section_out9[3]~57_OTERM2677  ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.238      ;
; 4.928 ; cicint:cic_Q|section_out10[0]~62_OTERM2807 ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 3.236      ;
; 4.936 ; cicint:cic_I|section_out9[3]               ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.225      ;
; 4.944 ; cicint:cic_I|section_out9[0]               ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.217      ;
; 4.950 ; cicint:cic_Q|section_out9[0]~51_OTERM2683  ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.213      ;
; 4.952 ; cicint:cic_I|section_out9[1]               ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.209      ;
; 4.955 ; cicint:cic_Q|section_out9[1]~53_OTERM2681  ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.208      ;
; 4.960 ; cicint:cic_I|section_out10[0]              ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.201      ;
; 4.960 ; cicint:cic_Q|section_out9[3]~57_OTERM2677  ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.203      ;
; 4.963 ; cicint:cic_Q|section_out10[0]~62_OTERM2807 ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 3.201      ;
; 4.971 ; cicint:cic_I|section_out9[3]               ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.190      ;
; 4.975 ; cicint:cic_I|section_out9[4]               ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.186      ;
; 4.979 ; cicint:cic_I|section_out9[0]               ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.182      ;
; 4.985 ; cicint:cic_Q|section_out9[0]~51_OTERM2683  ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.178      ;
; 4.987 ; cicint:cic_I|section_out9[1]               ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.174      ;
; 4.990 ; cicint:cic_Q|section_out9[1]~53_OTERM2681  ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.173      ;
; 4.995 ; cicint:cic_I|section_out10[0]              ; cicint:cic_I|section_out10[59]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.166      ;
; 4.995 ; cicint:cic_Q|section_out9[3]~57_OTERM2677  ; cicint:cic_Q|section_out10[59]~180_OTERM2689 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.168      ;
; 4.998 ; cicint:cic_Q|section_out10[0]~62_OTERM2807 ; cicint:cic_Q|section_out10[59]~180_OTERM2689 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 3.166      ;
; 5.000 ; cicint:cic_I|section_out9[2]               ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.161      ;
; 5.000 ; cicint:cic_Q|section_out9[2]~55_OTERM2679  ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.163      ;
; 5.006 ; cicint:cic_I|section_out9[3]               ; cicint:cic_I|section_out10[59]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.155      ;
; 5.010 ; cicint:cic_I|section_out9[4]               ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.151      ;
; 5.014 ; cicint:cic_I|section_out9[0]               ; cicint:cic_I|section_out10[59]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.147      ;
; 5.020 ; cicint:cic_Q|section_out9[0]~51_OTERM2683  ; cicint:cic_Q|section_out10[59]~180_OTERM2689 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.143      ;
; 5.022 ; cicint:cic_I|section_out9[1]               ; cicint:cic_I|section_out10[59]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.139      ;
; 5.025 ; cicint:cic_Q|section_out9[1]~53_OTERM2681  ; cicint:cic_Q|section_out10[59]~180_OTERM2689 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.138      ;
; 5.030 ; cicint:cic_Q|section_out9[3]~57_OTERM2677  ; cicint:cic_Q|section_out10[58]~178_OTERM2691 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.133      ;
; 5.030 ; cicint:cic_I|section_out10[0]              ; cicint:cic_I|section_out10[58]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.131      ;
; 5.033 ; cicint:cic_Q|section_out10[0]~62_OTERM2807 ; cicint:cic_Q|section_out10[58]~178_OTERM2691 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 3.131      ;
; 5.035 ; cicint:cic_I|section_out9[2]               ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.126      ;
; 5.035 ; cicint:cic_Q|section_out9[2]~55_OTERM2679  ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.128      ;
; 5.041 ; cicint:cic_I|section_out9[3]               ; cicint:cic_I|section_out10[58]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.120      ;
; 5.045 ; cicint:cic_I|section_out9[4]               ; cicint:cic_I|section_out10[59]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.116      ;
; 5.049 ; cicint:cic_I|section_out9[0]               ; cicint:cic_I|section_out10[58]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.112      ;
; 5.055 ; cicint:cic_Q|section_out9[0]~51_OTERM2683  ; cicint:cic_Q|section_out10[58]~178_OTERM2691 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.108      ;
; 5.056 ; cicint:cic_I|section_out10[1]              ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.105      ;
; 5.057 ; cicint:cic_I|section_out9[1]               ; cicint:cic_I|section_out10[58]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.104      ;
; 5.059 ; cicint:cic_Q|section_out10[1]~64_OTERM2805 ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 3.105      ;
; 5.060 ; cicint:cic_Q|section_out9[1]~53_OTERM2681  ; cicint:cic_Q|section_out10[58]~178_OTERM2691 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.103      ;
; 5.065 ; cicint:cic_I|section_out10[0]              ; cicint:cic_I|section_out10[57]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.096      ;
; 5.065 ; cicint:cic_Q|section_out9[3]~57_OTERM2677  ; cicint:cic_Q|section_out10[57]~176_OTERM2693 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.098      ;
; 5.068 ; cicint:cic_Q|section_out10[0]~62_OTERM2807 ; cicint:cic_Q|section_out10[57]~176_OTERM2693 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 3.096      ;
; 5.070 ; cicint:cic_I|section_out9[2]               ; cicint:cic_I|section_out10[59]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.091      ;
; 5.070 ; cicint:cic_Q|section_out9[2]~55_OTERM2679  ; cicint:cic_Q|section_out10[59]~180_OTERM2689 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.093      ;
; 5.075 ; cicint:cic_Q|section_out9[4]~59_OTERM2675  ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.088      ;
; 5.076 ; cicint:cic_I|section_out9[3]               ; cicint:cic_I|section_out10[57]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.085      ;
; 5.078 ; cicint:cic_I|section_out10[2]              ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.083      ;
; 5.080 ; cicint:cic_I|section_out9[4]               ; cicint:cic_I|section_out10[58]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.081      ;
; 5.081 ; cicint:cic_Q|section_out10[2]~66_OTERM2803 ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 3.083      ;
; 5.084 ; cicint:cic_I|section_out9[0]               ; cicint:cic_I|section_out10[57]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.077      ;
; 5.087 ; cicint:cic_I|section_out7[0]_OTERM1417     ; cicint:cic_I|section_out8[40]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.076      ;
; 5.090 ; cicint:cic_Q|section_out9[0]~51_OTERM2683  ; cicint:cic_Q|section_out10[57]~176_OTERM2693 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.073      ;
; 5.091 ; cicint:cic_I|section_out10[1]              ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.070      ;
; 5.092 ; cicint:cic_I|section_out9[1]               ; cicint:cic_I|section_out10[57]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.069      ;
; 5.094 ; cicint:cic_Q|section_out10[1]~64_OTERM2805 ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 3.070      ;
; 5.095 ; cicint:cic_Q|section_out9[1]~53_OTERM2681  ; cicint:cic_Q|section_out10[57]~176_OTERM2693 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.068      ;
; 5.100 ; cicint:cic_I|section_out10[0]              ; cicint:cic_I|section_out10[56]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.061      ;
; 5.100 ; cicint:cic_Q|section_out9[3]~57_OTERM2677  ; cicint:cic_Q|section_out10[56]~174_OTERM2695 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.063      ;
; 5.103 ; cicint:cic_Q|section_out10[0]~62_OTERM2807 ; cicint:cic_Q|section_out10[56]~174_OTERM2695 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 3.061      ;
; 5.105 ; cicint:cic_I|section_out9[2]               ; cicint:cic_I|section_out10[58]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.056      ;
; 5.105 ; cicint:cic_Q|section_out9[2]~55_OTERM2679  ; cicint:cic_Q|section_out10[58]~178_OTERM2691 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.058      ;
; 5.107 ; cicint:cic_I|section_out9[5]               ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.054      ;
; 5.110 ; cicint:cic_Q|section_out9[5]~61_OTERM2673  ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.053      ;
; 5.110 ; cicint:cic_Q|section_out9[4]~59_OTERM2675  ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.053      ;
; 5.111 ; cicint:cic_I|section_out9[3]               ; cicint:cic_I|section_out10[56]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.050      ;
; 5.113 ; cicint:cic_I|section_out10[2]              ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.048      ;
; 5.115 ; cicint:cic_I|section_out9[4]               ; cicint:cic_I|section_out10[57]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.046      ;
; 5.116 ; cicint:cic_Q|section_out10[2]~66_OTERM2803 ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 8.138        ; -0.006     ; 3.048      ;
; 5.119 ; cicint:cic_I|section_out9[0]               ; cicint:cic_I|section_out10[56]               ; C122_clk     ; C122_clk    ; 8.138        ; -0.009     ; 3.042      ;
; 5.122 ; cicint:cic_I|section_out7[0]_OTERM1417     ; cicint:cic_I|section_out8[39]                ; C122_clk     ; C122_clk    ; 8.138        ; -0.007     ; 3.041      ;
+-------+--------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: '_10MHZ'                                                                                                                                         ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 98.854 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.178      ;
; 98.854 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.178      ;
; 98.915 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.117      ;
; 98.924 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.108      ;
; 98.924 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.108      ;
; 98.966 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.066      ;
; 98.972 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.060      ;
; 98.973 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.059      ;
; 98.974 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.058      ;
; 98.974 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.058      ;
; 98.981 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.051      ;
; 98.981 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.051      ;
; 98.996 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.036      ;
; 99.011 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.021      ;
; 99.014 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.018      ;
; 99.016 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 1.016      ;
; 99.042 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.990      ;
; 99.043 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.989      ;
; 99.044 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.988      ;
; 99.044 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.988      ;
; 99.060 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.972      ;
; 99.060 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.972      ;
; 99.062 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.970      ;
; 99.067 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.965      ;
; 99.079 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.953      ;
; 99.092 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.940      ;
; 99.099 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.933      ;
; 99.101 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.931      ;
; 99.101 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.931      ;
; 99.119 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.913      ;
; 99.130 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.902      ;
; 99.170 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.862      ;
; 99.173 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.859      ;
; 99.173 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.859      ;
; 99.178 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.854      ;
; 99.180 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.852      ;
; 99.195 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.837      ;
; 99.265 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.767      ;
; 99.291 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.741      ;
; 99.292 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.740      ;
; 99.293 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.739      ;
; 99.293 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.739      ;
; 99.299 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.733      ;
; 99.322 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.710      ;
; 99.358 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.674      ;
; 99.401 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.631      ;
; 99.430 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.602      ;
; 99.493 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.539      ;
; 99.494 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.538      ;
; 99.512 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.520      ;
; 99.626 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 100.000      ; 0.000      ; 0.406      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                        ;
+---------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 323.880 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN5[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.674      ;
; 323.880 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN5[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.674      ;
; 323.880 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN5[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.674      ;
; 323.880 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN5[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.674      ;
; 323.880 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN1[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.674      ;
; 323.883 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_address[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.669      ;
; 323.883 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.669      ;
; 323.883 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.669      ;
; 323.883 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.669      ;
; 323.883 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.669      ;
; 323.901 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.651      ;
; 323.903 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.649      ;
; 323.905 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.647      ;
; 323.908 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.644      ;
; 323.921 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.631      ;
; 323.923 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.629      ;
; 323.925 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.627      ;
; 323.928 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.624      ;
; 324.001 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|AIN5[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.550      ;
; 324.001 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|AIN5[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.550      ;
; 324.001 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|AIN5[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.550      ;
; 324.001 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|AIN5[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.550      ;
; 324.001 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|AIN1[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.001     ; 1.550      ;
; 324.004 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_address[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 1.545      ;
; 324.004 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 1.545      ;
; 324.004 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 1.545      ;
; 324.004 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 1.545      ;
; 324.004 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.003     ; 1.545      ;
; 324.007 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.545      ;
; 324.007 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.545      ;
; 324.020 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN2[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 1.525      ;
; 324.020 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN2[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 1.525      ;
; 324.020 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN2[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 1.525      ;
; 324.020 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN2[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 1.525      ;
; 324.020 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN2[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.007     ; 1.525      ;
; 324.027 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|bit_cnt[0]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.525      ;
; 324.027 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.527      ;
; 324.028 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.526      ;
; 324.030 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.524      ;
; 324.035 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.519      ;
; 324.041 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.513      ;
; 324.041 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.513      ;
; 324.041 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.513      ;
; 324.042 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.512      ;
; 324.042 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.512      ;
; 324.047 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.507      ;
; 324.048 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.506      ;
; 324.050 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.504      ;
; 324.050 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.504      ;
; 324.052 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.502      ;
; 324.053 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_2[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.501      ;
; 324.054 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.500      ;
; 324.054 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.500      ;
; 324.055 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.499      ;
; 324.056 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.498      ;
; 324.057 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.497      ;
; 324.060 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.494      ;
; 324.061 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.493      ;
; 324.061 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.493      ;
; 324.061 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.493      ;
; 324.062 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.492      ;
; 324.062 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.492      ;
; 324.063 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.489      ;
; 324.065 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.487      ;
; 324.067 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.485      ;
; 324.068 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.486      ;
; 324.068 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.486      ;
; 324.069 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.486      ;
; 324.069 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|temp_1[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.485      ;
; 324.070 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.482      ;
; 324.071 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.003      ; 1.484      ;
; 324.071 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.481      ;
; 324.072 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.482      ;
; 324.073 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_5[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.481      ;
; 324.073 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.479      ;
; 324.073 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_2[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.481      ;
; 324.075 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.477      ;
; 324.078 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.474      ;
; 324.088 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.466      ;
; 324.088 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.466      ;
; 324.089 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|temp_1[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.002      ; 1.465      ;
; 324.104 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.448      ;
; 324.112 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.440      ;
; 324.112 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.440      ;
; 324.127 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN2[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.008     ; 1.417      ;
; 324.127 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN2[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.008     ; 1.417      ;
; 324.127 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN2[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.008     ; 1.417      ;
; 324.129 ; ADC:ADC_SPI|bit_cnt[1]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.423      ;
; 324.130 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.422      ;
; 324.138 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN2[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.002     ; 1.412      ;
; 324.138 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN2[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.002     ; 1.412      ;
; 324.138 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN2[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.002     ; 1.412      ;
; 324.138 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN1[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.002     ; 1.412      ;
; 324.138 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN1[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.002     ; 1.412      ;
; 324.138 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN1[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.002     ; 1.412      ;
; 324.138 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN1[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.002     ; 1.412      ;
; 324.138 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.414      ;
; 324.139 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|AIN1[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.001      ; 1.414      ;
; 324.140 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; 0.000      ; 1.412      ;
; 324.141 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|AIN2[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 325.520      ; -0.010     ; 1.401      ;
+---------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'C122_clk'                                                                                                                                                      ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.215 ; NWire_xmit:P_MIC|iack                     ; NWire_xmit:P_MIC|iack                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:P_MIC|NW_state~3               ; NWire_xmit:P_MIC|NW_state~3               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C122_rst_cnt[10]                          ; C122_rst_cnt[10]                          ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:P_MIC|dly_cnt[25]              ; NWire_xmit:P_MIC|dly_cnt[25]              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:lrgen|LRCLK                 ; clk_lrclk_gen:lrgen|LRCLK                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C122_rst_cnt[0]                           ; C122_rst_cnt[0]                           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:clrgen|LRCLK                ; clk_lrclk_gen:clrgen|LRCLK                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter[0]                                ; counter[0]                                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:TLVCLK|clk_out                    ; clk_div:TLVCLK|clk_out                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:TLVCLK|cnt[1]                     ; clk_div:TLVCLK|cnt[1]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:TLVCLK|cnt[0]                     ; clk_div:TLVCLK|cnt[0]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:TLVCLK|cnt[2]                     ; clk_div:TLVCLK|cnt[2]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:ser_no|NW_state~2              ; NWire_xmit:ser_no|NW_state~2              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:ser_no|NW_state~3              ; NWire_xmit:ser_no|NW_state~3              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:ser_no|NW_state~4              ; NWire_xmit:ser_no|NW_state~4              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:ser_no|iack                    ; NWire_xmit:ser_no|iack                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:IQPWM|TB_state~4                ; NWire_rcv:IQPWM|TB_state~4                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:IQPWM|tb_width[7]               ; NWire_rcv:IQPWM|tb_width[7]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:IQPWM|tb_width[8]               ; NWire_rcv:IQPWM|tb_width[8]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:IQPWM|rdata[9]                  ; NWire_rcv:IQPWM|rdata[9]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:IQPWM|rdata[25]                 ; NWire_rcv:IQPWM|rdata[25]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:IQPWM|rdata[24]                 ; NWire_rcv:IQPWM|rdata[24]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:p_ser|data_cnt[0]               ; NWire_rcv:p_ser|data_cnt[0]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:p_ser|data_cnt[1]               ; NWire_rcv:p_ser|data_cnt[1]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:p_ser|TB_state~2                ; NWire_rcv:p_ser|TB_state~2                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|TLV_state~2                  ; I2S_xmit:IQD|TLV_state~2                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|TLV_state~3                  ; I2S_xmit:IQD|TLV_state~3                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|TLV_state~4                  ; I2S_xmit:IQD|TLV_state~4                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|bit_count[3]                 ; I2S_xmit:IQD|bit_count[3]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|bit_count[0]                 ; I2S_xmit:IQD|bit_count[0]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|bit_count[1]                 ; I2S_xmit:IQD|bit_count[1]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|bit_count[2]                 ; I2S_xmit:IQD|bit_count[2]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|data[0]                      ; I2S_xmit:IQD|data[0]                      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:P_MIC|id[15]                   ; NWire_xmit:P_MIC|id[15]                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:ser_no|id[39]                  ; NWire_xmit:ser_no|id[39]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; osc_80khz                                 ; osc_80khz                                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:IQD|obit                         ; I2S_xmit:IQD|obit                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.141     ; 0.367      ;
; 0.215 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK                 ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.141     ; 0.367      ;
; 0.235 ; temp[9]                                   ; C122_Power_out[9]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; cpl_cordic:cordic_inst|Z[16][1]           ; cpl_cordic:cordic_inst|Z[17][2]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; NWire_rcv:IQPWM|d0                        ; NWire_rcv:IQPWM|d1                        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; temp2[6]                                  ; C122_AIN2[6]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; cpl_cordic:cordic_inst|Z[9][0]            ; cpl_cordic:cordic_inst|Z[10][0]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; I2S_rcv:PJD|d1                            ; I2S_rcv:PJD|d2                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_rcv:CCrcv|idata[21]                 ; C122_clock_select[3]                      ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; temp2[2]                                  ; C122_AIN2[2]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; temp1[3]                                  ; C122_AIN1[3]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; temp[7]                                   ; C122_Power_out[7]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; NWire_rcv:CCrcv|d0                        ; NWire_rcv:CCrcv|d1                        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:ser_no|data_cnt[5]             ; NWire_xmit:ser_no|data_cnt[5]             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:ser_no|bcnt[12]                ; NWire_xmit:ser_no|bcnt[12]                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; cpl_cordic:cordic_inst|Z[7][1]            ; cpl_cordic:cordic_inst|Z[8][1]            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:CCrcv|rdata[48]                 ; NWire_rcv:CCrcv|rdata[47]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:CCrcv|rdata[37]                 ; NWire_rcv:CCrcv|rdata[36]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; cicint:cic_I|section_out9[50]             ; cicint:cic_I|section_out9[50]             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:IQPWM|idata[10]                 ; I2S_xmit:IQD|last_data[10]                ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; I2S_rcv:PJD|d0                            ; I2S_rcv:PJD|d1                            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; I2S_rcv:PJD|temp_data[5]                  ; I2S_rcv:PJD|xData[21]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; cpl_cordic:cordic_inst|Z[8][0]            ; cpl_cordic:cordic_inst|Z[9][0]            ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; cicint:cic_I|section_out7[30]_OTERM1357   ; cicint:cic_I|section_out7[30]_OTERM1357   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; C122_cic_i[15]                            ; cicint:cic_I|input_register[15]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; C122_cic_q[13]                            ; cicint:cic_Q|input_register[13]           ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:IQPWM|d3                        ; NWire_rcv:IQPWM|rdata[31]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:IQPWM|rdata[30]                 ; NWire_rcv:IQPWM|rdata[29]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:IQPWM|rdata[28]                 ; NWire_rcv:IQPWM|rdata[27]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:IQPWM|rdata[7]                  ; NWire_rcv:IQPWM|rdata[6]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:IQPWM|DB_LEN[0][9]              ; NWire_rcv:IQPWM|DB_LEN[1][9]              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:p_ser|d0                        ; NWire_rcv:p_ser|d1                        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; I2S_rcv:PJD|temp_data[15]                 ; I2S_rcv:PJD|xData[31]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; temp2[8]                                  ; C122_AIN2[8]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; temp2[9]                                  ; C122_AIN2[9]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; temp[2]                                   ; C122_Power_out[2]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:ser_no|id[33]                  ; NWire_xmit:ser_no|id[32]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:ser_no|id[38]                  ; NWire_xmit:ser_no|id[37]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; NWire_rcv:CCrcv|data_cnt[5]               ; NWire_rcv:CCrcv|data_cnt[5]               ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:IQPWM|d1                        ; NWire_rcv:IQPWM|d2                        ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:IQPWM|DB_LEN[0][10]             ; NWire_rcv:IQPWM|DB_LEN[1][10]             ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:IQPWM|rdata[20]                 ; NWire_rcv:IQPWM|idata[20]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:CCrcv|rdata[20]                 ; NWire_rcv:CCrcv|rdata[19]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:IQPWM|idata[7]                  ; I2S_xmit:IQD|last_data[7]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:CCrcv|idata[58]                 ; PTT_out                                   ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:CCrcv|idata[13]                 ; OC[2]                                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; temp1[1]                                  ; C122_AIN1[1]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; temp1[4]                                  ; C122_AIN1[4]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:ser_no|id[37]                  ; NWire_xmit:ser_no|id[36]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; clk_lrclk_gen:clrgen|BCLK                 ; I2S_rcv:PJD|bc0                           ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.141     ; 0.392      ;
; 0.240 ; clk_lrclk_gen:clrgen|BCLK                 ; I2S_rcv:PJD|bc0                           ; clk_lrclk_gen:clrgen|BCLK ; C122_clk    ; 0.000        ; -0.141     ; 0.392      ;
; 0.241 ; C122_frequency_HZ[1]~_Duplicate_2         ; C122_last_freq[1]                         ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:CCrcv|rdata[50]                 ; NWire_rcv:CCrcv|rdata[49]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; cpl_cordic:cordic_inst|phase[31]_OTERM937 ; cpl_cordic:cordic_inst|phase[31]_OTERM937 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:IQPWM|rdata[2]                  ; NWire_rcv:IQPWM|idata[2]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:IQPWM|DB_LEN[2][1]              ; NWire_rcv:IQPWM|DB_LEN[3][1]              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:p_ser|d2                        ; NWire_rcv:p_ser|DBrise                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_rcv:CCrcv|rdata[19]                 ; NWire_rcv:CCrcv|rdata[18]                 ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; I2S_rcv:PJD|temp_data[1]                  ; I2S_rcv:PJD|temp_data[2]                  ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; I2S_rcv:PJD|temp_data[1]                  ; I2S_rcv:PJD|xData[17]                     ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NWire_xmit:P_MIC|id[5]                    ; NWire_xmit:P_MIC|id[4]                    ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; temp2[4]                                  ; C122_AIN2[4]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; temp1[6]                                  ; C122_AIN1[6]                              ; C122_clk                  ; C122_clk    ; 0.000        ; 0.000      ; 0.393      ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: '_10MHZ'                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.406      ;
; 0.368 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.520      ;
; 0.386 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.539      ;
; 0.450 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.602      ;
; 0.450 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.604      ;
; 0.479 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.631      ;
; 0.522 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[1] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.674      ;
; 0.554 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.706      ;
; 0.557 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.710      ;
; 0.570 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; oddClockDivider:refClockDivider|count[1] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.722      ;
; 0.581 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.734      ;
; 0.583 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.735      ;
; 0.587 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.741      ;
; 0.615 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.767      ;
; 0.617 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.769      ;
; 0.624 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.776      ;
; 0.674 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.826      ;
; 0.676 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.828      ;
; 0.680 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.832      ;
; 0.685 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|clk_o    ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.837      ;
; 0.700 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.852      ;
; 0.700 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.852      ;
; 0.701 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.853      ;
; 0.701 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.853      ;
; 0.701 ; oddClockDivider:refClockDivider|count[0] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.853      ;
; 0.707 ; oddClockDivider:refClockDivider|count[6] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.859      ;
; 0.722 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.874      ;
; 0.765 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.917      ;
; 0.770 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.922      ;
; 0.779 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.931      ;
; 0.780 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.932      ;
; 0.781 ; oddClockDivider:refClockDivider|count[3] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.933      ;
; 0.783 ; oddClockDivider:refClockDivider|count[2] ; oddClockDivider:refClockDivider|count[6] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.935      ;
; 0.823 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[5] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.975      ;
; 0.836 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.988      ;
; 0.838 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 0.990      ;
; 0.906 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[4] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.058      ;
; 0.906 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[0] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.058      ;
; 0.908 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[2] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.060      ;
; 0.956 ; oddClockDivider:refClockDivider|count[4] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.108      ;
; 1.026 ; oddClockDivider:refClockDivider|count[5] ; oddClockDivider:refClockDivider|count[3] ; _10MHZ       ; _10MHZ      ; 0.000        ; 0.000      ; 1.178      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                       ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[0]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|bit_cnt[2]      ; ADC:ADC_SPI|bit_cnt[2]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|bit_cnt[3]      ; ADC:ADC_SPI|bit_cnt[3]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|bit_cnt[1]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[8]       ; ADC:ADC_SPI|temp_5[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|SCLK            ; ADC:ADC_SPI|SCLK            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[4]       ; ADC:ADC_SPI|temp_5[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[5]       ; ADC:ADC_SPI|temp_5[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[6]       ; ADC:ADC_SPI|temp_5[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[7]       ; ADC:ADC_SPI|temp_5[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[3]       ; ADC:ADC_SPI|temp_5[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[2]       ; ADC:ADC_SPI|temp_5[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[0]       ; ADC:ADC_SPI|temp_5[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[1]       ; ADC:ADC_SPI|temp_5[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[9]       ; ADC:ADC_SPI|temp_5[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[10]      ; ADC:ADC_SPI|temp_5[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_5[11]      ; ADC:ADC_SPI|temp_5[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|MOSI            ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|nCS             ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[0]       ; ADC:ADC_SPI|temp_2[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[1]       ; ADC:ADC_SPI|temp_2[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[2]       ; ADC:ADC_SPI|temp_2[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[3]       ; ADC:ADC_SPI|temp_2[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[4]       ; ADC:ADC_SPI|temp_2[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[5]       ; ADC:ADC_SPI|temp_2[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[6]       ; ADC:ADC_SPI|temp_2[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[7]       ; ADC:ADC_SPI|temp_2[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[8]       ; ADC:ADC_SPI|temp_2[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[10]      ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[9]       ; ADC:ADC_SPI|temp_2[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_2[11]      ; ADC:ADC_SPI|temp_2[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[0]       ; ADC:ADC_SPI|temp_1[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[1]       ; ADC:ADC_SPI|temp_1[1]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[2]       ; ADC:ADC_SPI|temp_1[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[4]       ; ADC:ADC_SPI|temp_1[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[3]       ; ADC:ADC_SPI|temp_1[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[5]       ; ADC:ADC_SPI|temp_1[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[6]       ; ADC:ADC_SPI|temp_1[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[7]       ; ADC:ADC_SPI|temp_1[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[8]       ; ADC:ADC_SPI|temp_1[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[9]       ; ADC:ADC_SPI|temp_1[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[10]      ; ADC:ADC_SPI|temp_1[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC:ADC_SPI|temp_1[11]      ; ADC:ADC_SPI|temp_1[11]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; ADC:ADC_SPI|temp_1[9]       ; ADC:ADC_SPI|AIN1[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; ADC:ADC_SPI|temp_5[3]       ; ADC:ADC_SPI|AIN5[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.389      ;
; 0.246 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|MOSI            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.398      ;
; 0.268 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.420      ;
; 0.272 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.424      ;
; 0.272 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.424      ;
; 0.273 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.425      ;
; 0.308 ; ADC:ADC_SPI|temp_5[10]      ; ADC:ADC_SPI|AIN5[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 0.461      ;
; 0.321 ; ADC:ADC_SPI|temp_1[10]      ; ADC:ADC_SPI|AIN1[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.473      ;
; 0.323 ; ADC:ADC_SPI|temp_5[1]       ; ADC:ADC_SPI|AIN5[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; ADC:ADC_SPI|temp_1[4]       ; ADC:ADC_SPI|AIN1[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC:ADC_SPI|temp_1[5]       ; ADC:ADC_SPI|AIN1[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC:ADC_SPI|temp_1[6]       ; ADC:ADC_SPI|AIN1[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.476      ;
; 0.327 ; ADC:ADC_SPI|temp_5[0]       ; ADC:ADC_SPI|AIN5[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|SCLK            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 0.480      ;
; 0.328 ; ADC:ADC_SPI|temp_5[2]       ; ADC:ADC_SPI|AIN5[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.480      ;
; 0.332 ; ADC:ADC_SPI|temp_5[7]       ; ADC:ADC_SPI|AIN5[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.484      ;
; 0.362 ; ADC:ADC_SPI|ADC_state~2     ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.379 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; ADC:ADC_SPI|ADC_address[11] ; ADC:ADC_SPI|ADC_address[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; ADC:ADC_SPI|ADC_address[12] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.533      ;
; 0.385 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.537      ;
; 0.388 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; ADC:ADC_SPI|ADC_address[13] ; ADC:ADC_SPI|ADC_address[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.540      ;
; 0.409 ; ADC:ADC_SPI|temp_2[11]      ; ADC:ADC_SPI|AIN2[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 0.558      ;
; 0.426 ; ADC:ADC_SPI|temp_5[9]       ; ADC:ADC_SPI|AIN5[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 0.579      ;
; 0.430 ; ADC:ADC_SPI|temp_1[7]       ; ADC:ADC_SPI|AIN1[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 0.584      ;
; 0.442 ; ADC:ADC_SPI|temp_1[11]      ; ADC:ADC_SPI|AIN1[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.003      ; 0.597      ;
; 0.445 ; ADC:ADC_SPI|temp_2[2]       ; ADC:ADC_SPI|AIN2[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 0.594      ;
; 0.447 ; ADC:ADC_SPI|temp_1[0]       ; ADC:ADC_SPI|AIN1[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 0.596      ;
; 0.448 ; ADC:ADC_SPI|temp_1[2]       ; ADC:ADC_SPI|AIN1[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 0.597      ;
; 0.457 ; ADC:ADC_SPI|temp_2[5]       ; ADC:ADC_SPI|AIN2[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.008     ; 0.601      ;
; 0.461 ; ADC:ADC_SPI|temp_1[3]       ; ADC:ADC_SPI|AIN1[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.004     ; 0.609      ;
; 0.463 ; ADC:ADC_SPI|temp_2[7]       ; ADC:ADC_SPI|AIN2[7]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.008     ; 0.607      ;
; 0.468 ; ADC:ADC_SPI|temp_1[1]       ; ADC:ADC_SPI|AIN1[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.004     ; 0.616      ;
; 0.469 ; ADC:ADC_SPI|temp_2[0]       ; ADC:ADC_SPI|AIN2[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 0.612      ;
; 0.469 ; ADC:ADC_SPI|temp_2[9]       ; ADC:ADC_SPI|AIN2[9]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 0.612      ;
; 0.470 ; ADC:ADC_SPI|temp_2[4]       ; ADC:ADC_SPI|AIN2[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 0.613      ;
; 0.470 ; ADC:ADC_SPI|temp_2[6]       ; ADC:ADC_SPI|AIN2[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.009     ; 0.613      ;
; 0.473 ; ADC:ADC_SPI|ADC_state~3     ; ADC:ADC_SPI|ADC_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.625      ;
; 0.478 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 0.627      ;
; 0.480 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|ADC_state~2     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 0.629      ;
; 0.480 ; ADC:ADC_SPI|ADC_state~4     ; ADC:ADC_SPI|nCS             ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.003     ; 0.629      ;
; 0.498 ; ADC:ADC_SPI|bit_cnt[0]      ; ADC:ADC_SPI|bit_cnt[1]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.650      ;
; 0.502 ; ADC:ADC_SPI|temp_1[8]       ; ADC:ADC_SPI|AIN1[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.002      ; 0.656      ;
; 0.510 ; ADC:ADC_SPI|bit_cnt[1]      ; ADC:ADC_SPI|temp_2[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.662      ;
; 0.514 ; ADC:ADC_SPI|temp_5[8]       ; ADC:ADC_SPI|AIN5[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 0.667      ;
; 0.515 ; ADC:ADC_SPI|temp_5[4]       ; ADC:ADC_SPI|AIN5[4]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 0.668      ;
; 0.521 ; ADC:ADC_SPI|temp_5[5]       ; ADC:ADC_SPI|AIN5[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 0.674      ;
; 0.521 ; ADC:ADC_SPI|temp_5[6]       ; ADC:ADC_SPI|AIN5[6]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 0.674      ;
; 0.523 ; ADC:ADC_SPI|temp_2[1]       ; ADC:ADC_SPI|AIN2[1]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 0.676      ;
; 0.530 ; ADC:ADC_SPI|temp_5[11]      ; ADC:ADC_SPI|AIN5[11]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.004      ; 0.686      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'C122_clk'                                                                                                        ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~6_OTERM805       ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 1.841      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~4_OTERM807       ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 1.841      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~8_OTERM803       ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 1.841      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~10_OTERM801      ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 1.841      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~2_OTERM809       ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 1.841      ;
; 6.351 ; C122_rst  ; cicint:cic_I|output_register[7]              ; C122_clk     ; C122_clk    ; 8.138        ; 0.016      ; 1.835      ;
; 6.351 ; C122_rst  ; cicint:cic_I|output_register[0]              ; C122_clk     ; C122_clk    ; 8.138        ; 0.016      ; 1.835      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|output_register[0]              ; C122_clk     ; C122_clk    ; 8.138        ; 0.016      ; 1.835      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|output_register[7]              ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~32_OTERM779      ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 1.837      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~30_OTERM781      ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 1.837      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~28_OTERM783      ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 1.837      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~26_OTERM785      ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 1.837      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~24_OTERM787      ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 1.837      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~22_OTERM789      ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 1.837      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~20_OTERM791      ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 1.837      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~18_OTERM793      ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 1.837      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~16_OTERM795      ; C122_clk     ; C122_clk    ; 8.138        ; 0.018      ; 1.837      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~12_OTERM799      ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 1.841      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~14_OTERM797      ; C122_clk     ; C122_clk    ; 8.138        ; 0.022      ; 1.841      ;
; 6.351 ; C122_rst  ; C122_out_i[3]~6_OTERM733                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~6_OTERM773       ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; C122_out_q[3]~6_OTERM529                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~4_OTERM775       ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; C122_out_i[2]~4_OTERM735                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; C122_out_q[2]~4_OTERM531                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; C122_out_i[4]~8_OTERM731                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~8_OTERM771       ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; C122_out_q[4]~8_OTERM527                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~10_OTERM769      ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; C122_out_i[5]~10_OTERM729                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; C122_out_q[5]~10_OTERM525                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; C122_out_q[1]~2_OTERM533                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; C122_out_i[1]~2_OTERM737                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~2_OTERM777       ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[46]~154_OTERM2715 ; C122_clk     ; C122_clk    ; 8.138        ; 0.031      ; 1.850      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[53]~168_OTERM2701 ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~32_OTERM747      ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; C122_out_i[15]~30_OTERM709                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~34_OTERM745      ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; C122_out_q[15]~30_OTERM505                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~30_OTERM749      ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~28_OTERM751      ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; C122_out_i[14]~28_OTERM711                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; C122_out_q[14]~28_OTERM507                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; C122_out_i[13]~26_OTERM713                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~26_OTERM753      ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; C122_out_q[13]~26_OTERM509                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~24_OTERM755      ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; C122_out_i[12]~24_OTERM715                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; C122_out_q[12]~24_OTERM511                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~22_OTERM757      ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; C122_out_i[11]~22_OTERM717                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; C122_out_q[11]~22_OTERM513                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~20_OTERM759      ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; C122_out_i[10]~20_OTERM719                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; C122_out_q[10]~20_OTERM515                   ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~18_OTERM761      ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; C122_out_i[9]~18_OTERM721                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; C122_out_q[9]~18_OTERM517                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; C122_out_i[8]~16_OTERM723                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~16_OTERM763      ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; C122_out_q[8]~16_OTERM519                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~12_OTERM767      ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; C122_out_i[6]~12_OTERM727                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; C122_out_q[6]~12_OTERM523                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; C122_out_i[7]~14_OTERM725                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~14_OTERM765      ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; C122_out_q[7]~14_OTERM521                    ; C122_clk     ; C122_clk    ; 8.138        ; 0.021      ; 1.840      ;
; 6.351 ; C122_rst  ; C122_out_i[0]~0_OTERM739                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.019      ; 1.838      ;
; 6.351 ; C122_rst  ; C122_out_q[0]~0_OTERM535                     ; C122_clk     ; C122_clk    ; 8.138        ; 0.027      ; 1.846      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[53]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[46]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.030      ; 1.849      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[49]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[56]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[56]~174_OTERM2695 ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[49]~160_OTERM2709 ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[48]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[55]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[55]~172_OTERM2697 ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[48]~158_OTERM2711 ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[57]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[50]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[57]~176_OTERM2693 ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[50]~162_OTERM2707 ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[51]~164_OTERM2705 ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[58]~178_OTERM2691 ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[58]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[51]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[54]~170_OTERM2699 ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[47]~156_OTERM2713 ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[47]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[54]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out9[46]~143_OTERM2591  ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 1.848      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out9[50]~151_OTERM2583  ; C122_clk     ; C122_clk    ; 8.138        ; 0.029      ; 1.848      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 8.138        ; 0.028      ; 1.847      ;
; 6.351 ; C122_rst  ; cicint:cic_I|section_out10[59]               ; C122_clk     ; C122_clk    ; 8.138        ; 0.025      ; 1.844      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'C122_clk'                                                                                                         ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~6_OTERM805       ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 1.841      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~4_OTERM807       ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 1.841      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~8_OTERM803       ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 1.841      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~10_OTERM801      ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 1.841      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~2_OTERM809       ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 1.841      ;
; 1.667 ; C122_rst  ; cicint:cic_I|output_register[7]              ; C122_clk     ; C122_clk    ; 0.000        ; 0.016      ; 1.835      ;
; 1.667 ; C122_rst  ; cicint:cic_I|output_register[0]              ; C122_clk     ; C122_clk    ; 0.000        ; 0.016      ; 1.835      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|output_register[0]              ; C122_clk     ; C122_clk    ; 0.000        ; 0.016      ; 1.835      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|output_register[7]              ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~32_OTERM779      ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 1.837      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~30_OTERM781      ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 1.837      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~28_OTERM783      ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 1.837      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~26_OTERM785      ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 1.837      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~24_OTERM787      ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 1.837      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~22_OTERM789      ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 1.837      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~20_OTERM791      ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 1.837      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~18_OTERM793      ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 1.837      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~16_OTERM795      ; C122_clk     ; C122_clk    ; 0.000        ; 0.018      ; 1.837      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~12_OTERM799      ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 1.841      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add0~14_OTERM797      ; C122_clk     ; C122_clk    ; 0.000        ; 0.022      ; 1.841      ;
; 1.667 ; C122_rst  ; C122_out_i[3]~6_OTERM733                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~6_OTERM773       ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; C122_out_q[3]~6_OTERM529                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~4_OTERM775       ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; C122_out_i[2]~4_OTERM735                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; C122_out_q[2]~4_OTERM531                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; C122_out_i[4]~8_OTERM731                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~8_OTERM771       ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; C122_out_q[4]~8_OTERM527                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~10_OTERM769      ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; C122_out_i[5]~10_OTERM729                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; C122_out_q[5]~10_OTERM525                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; C122_out_q[1]~2_OTERM533                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; C122_out_i[1]~2_OTERM737                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~2_OTERM777       ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[46]~154_OTERM2715 ; C122_clk     ; C122_clk    ; 0.000        ; 0.031      ; 1.850      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[53]~168_OTERM2701 ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~32_OTERM747      ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; C122_out_i[15]~30_OTERM709                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~34_OTERM745      ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; C122_out_q[15]~30_OTERM505                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~30_OTERM749      ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~28_OTERM751      ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; C122_out_i[14]~28_OTERM711                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; C122_out_q[14]~28_OTERM507                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; C122_out_i[13]~26_OTERM713                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~26_OTERM753      ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; C122_out_q[13]~26_OTERM509                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~24_OTERM755      ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; C122_out_i[12]~24_OTERM715                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; C122_out_q[12]~24_OTERM511                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~22_OTERM757      ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; C122_out_i[11]~22_OTERM717                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; C122_out_q[11]~22_OTERM513                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~20_OTERM759      ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; C122_out_i[10]~20_OTERM719                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; C122_out_q[10]~20_OTERM515                   ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~18_OTERM761      ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; C122_out_i[9]~18_OTERM721                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; C122_out_q[9]~18_OTERM517                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; C122_out_i[8]~16_OTERM723                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~16_OTERM763      ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; C122_out_q[8]~16_OTERM519                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~12_OTERM767      ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; C122_out_i[6]~12_OTERM727                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; C122_out_q[6]~12_OTERM523                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; C122_out_i[7]~14_OTERM725                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; cpl_cordic:cordic_inst|Add3~14_OTERM765      ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; C122_out_q[7]~14_OTERM521                    ; C122_clk     ; C122_clk    ; 0.000        ; 0.021      ; 1.840      ;
; 1.667 ; C122_rst  ; C122_out_i[0]~0_OTERM739                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.019      ; 1.838      ;
; 1.667 ; C122_rst  ; C122_out_q[0]~0_OTERM535                     ; C122_clk     ; C122_clk    ; 0.000        ; 0.027      ; 1.846      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[53]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[46]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.030      ; 1.849      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[49]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[56]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[56]~174_OTERM2695 ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[49]~160_OTERM2709 ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[48]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[55]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[55]~172_OTERM2697 ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[48]~158_OTERM2711 ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[57]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[50]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[57]~176_OTERM2693 ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[50]~162_OTERM2707 ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[51]~164_OTERM2705 ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[58]~178_OTERM2691 ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[58]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[51]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[54]~170_OTERM2699 ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[47]~156_OTERM2713 ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[47]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[54]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out9[46]~143_OTERM2591  ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 1.848      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out9[50]~151_OTERM2583  ; C122_clk     ; C122_clk    ; 0.000        ; 0.029      ; 1.848      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[61]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[60]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[61]~184_OTERM2685 ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cicint:cic_Q|section_out10[60]~182_OTERM2687 ; C122_clk     ; C122_clk    ; 0.000        ; 0.028      ; 1.847      ;
; 1.667 ; C122_rst  ; cicint:cic_I|section_out10[59]               ; C122_clk     ; C122_clk    ; 0.000        ; 0.025      ; 1.844      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'C122_clk'                                                                            ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[0]               ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[0]               ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[0]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[0]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[10]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[10]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[10]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[10]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[11]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[11]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[11]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[11]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[12]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[12]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[12]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[12]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[13]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[13]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[13]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[13]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[14]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[14]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[14]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[14]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[15]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[15]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[15]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[15]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[16]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[16]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[16]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[16]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[17]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[17]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[17]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[17]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[18]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[18]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[18]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[18]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[19]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[19]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[19]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[19]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[1]               ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[1]               ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[1]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[1]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[20]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[20]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[20]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[20]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[21]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[21]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[21]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[21]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[22]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[22]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[22]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[22]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[23]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[23]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[23]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[23]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[24]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[24]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[24]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[24]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[25]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[25]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[25]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[25]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[26]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[26]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[26]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[26]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[27]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[27]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[27]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[27]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[28]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[28]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[28]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[28]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[29]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[29]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[29]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[29]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[2]               ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[2]               ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[2]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[2]~_Duplicate_1  ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[30]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[30]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[30]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[30]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[31]              ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[31]              ;
; 2.050 ; 4.069        ; 2.019          ; High Pulse Width ; C122_clk ; Rise       ; C122_frequency_HZ[31]~_Duplicate_1 ;
; 2.050 ; 4.069        ; 2.019          ; Low Pulse Width  ; C122_clk ; Rise       ; C122_frequency_HZ[31]~_Duplicate_1 ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '_10MHZ'                                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|clk_o    ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[0] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[1] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[2] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[3] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[4] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[5] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; oddClockDivider:refClockDivider|count[6] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; _10MHZ|combout                           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; _10MHZ|combout                           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; ext_10MHZ|datain                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; ext_10MHZ|datain                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|clk_o|clk                ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[0]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[1]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[2]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[3]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[4]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[5]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; refClockDivider|count[6]|clk             ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference|combout                        ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference|combout                        ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference|datab                          ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference|datab                          ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference~clkctrl|inclk[0]               ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; _10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; _10MHZ ; Rise       ; reference~clkctrl|outclk                 ;
; 97.620 ; 100.000      ; 2.380          ; Port Rate        ; _10MHZ ; Rise       ; _10MHZ                                   ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                                       ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[11] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[11] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[12] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[12] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[13] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[13] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[14] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[14] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[15] ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_address[15] ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~2     ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~2     ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~3     ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~3     ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~4     ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|ADC_state~4     ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[0]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[0]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[10]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[10]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[11]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[11]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[1]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[1]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[2]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[2]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[3]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[3]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[4]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[4]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[5]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[5]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[6]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[6]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[7]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[7]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[8]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[8]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[9]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN1[9]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[0]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[0]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[10]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[10]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[11]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[11]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[1]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[1]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[2]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[2]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[3]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[3]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[4]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[4]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[5]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[5]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[6]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[6]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[7]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[7]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[8]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[8]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[9]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN2[9]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[0]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[0]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[10]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[10]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[11]        ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[11]        ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[1]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[1]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[2]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[2]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[3]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[3]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[4]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[4]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[5]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[5]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[6]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[6]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[7]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[7]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[8]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[8]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[9]         ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|AIN5[9]         ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|MOSI            ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|MOSI            ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|SCLK            ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|SCLK            ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[0]      ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[0]      ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[1]      ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[1]      ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[2]      ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[2]      ;
; 161.760 ; 162.760      ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[3]      ;
; 161.760 ; 162.760      ; 1.000          ; Low Pulse Width  ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; ADC:ADC_SPI|bit_cnt[3]      ;
+---------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+------------+-------+-------+------------+---------------------------+
; C18          ; C122_clk   ; 2.123 ; 2.123 ; Rise       ; C122_clk                  ;
; C19          ; C122_clk   ; 2.093 ; 2.093 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; 2.155 ; 2.155 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; 2.447 ; 2.447 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; 1.802 ; 1.802 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+--------------+------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+------------+--------+--------+------------+---------------------------+
; C18          ; C122_clk   ; -2.003 ; -2.003 ; Rise       ; C122_clk                  ;
; C19          ; C122_clk   ; -1.973 ; -1.973 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; -2.035 ; -2.035 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; -2.327 ; -2.327 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; -1.245 ; -1.245 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+----------------+------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+------------+-------+-------+------------+---------------------------+
; A5             ; C122_clk   ; 4.698 ; 4.698 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 5.603 ; 5.603 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 4.210 ; 4.210 ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 4.827 ; 4.827 ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 5.093 ; 5.093 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 3.961 ; 3.961 ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 4.366 ; 4.366 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 4.610 ; 4.610 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 3.913 ; 3.913 ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 4.329 ; 4.329 ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 4.233 ; 4.233 ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 4.263 ; 4.263 ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 3.774 ; 3.774 ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 3.881 ; 3.881 ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 4.081 ; 4.081 ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 3.751 ; 3.751 ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 3.893 ; 3.893 ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 3.890 ; 3.890 ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 3.682 ; 3.682 ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 4.610 ; 4.610 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 4.095 ; 4.095 ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 4.042 ; 4.042 ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 4.048 ; 4.048 ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 4.049 ; 4.049 ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 3.828 ; 3.828 ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 3.840 ; 3.840 ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 3.986 ; 3.986 ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 4.095 ; 4.095 ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 3.706 ; 3.706 ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 3.731 ; 3.731 ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 3.743 ; 3.743 ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 3.733 ; 3.733 ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 3.849 ; 3.849 ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 3.858 ; 3.858 ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 3.856 ; 3.856 ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 6.063 ; 6.063 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.703 ; 2.703 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.703 ; 2.703 ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 5.807 ; 5.807 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 5.371 ; 5.371 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 5.865 ; 5.865 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 5.875 ; 5.875 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 6.099 ; 6.099 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 6.035 ; 6.035 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 7.045 ; 7.045 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 3.966 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 5.490 ; 5.490 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;       ; 3.966 ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+----------------+------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+------------+-------+-------+------------+---------------------------+
; A5             ; C122_clk   ; 4.449 ; 4.449 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 4.930 ; 4.930 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 4.210 ; 4.210 ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 4.827 ; 4.827 ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 5.093 ; 5.093 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 3.961 ; 3.961 ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 3.776 ; 3.776 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 4.284 ; 4.284 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 3.913 ; 3.913 ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 4.329 ; 4.329 ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 4.233 ; 4.233 ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 4.263 ; 4.263 ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 3.774 ; 3.774 ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 3.881 ; 3.881 ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 4.081 ; 4.081 ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 3.751 ; 3.751 ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 3.893 ; 3.893 ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 3.890 ; 3.890 ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 3.682 ; 3.682 ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 4.284 ; 4.284 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 3.706 ; 3.706 ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 4.042 ; 4.042 ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 4.048 ; 4.048 ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 4.049 ; 4.049 ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 3.828 ; 3.828 ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 3.840 ; 3.840 ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 3.986 ; 3.986 ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 4.095 ; 4.095 ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 3.706 ; 3.706 ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 3.731 ; 3.731 ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 3.743 ; 3.743 ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 3.733 ; 3.733 ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 3.849 ; 3.849 ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 3.858 ; 3.858 ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 3.856 ; 3.856 ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 6.063 ; 6.063 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.703 ; 2.703 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.703 ; 2.703 ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 5.807 ; 5.807 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 5.371 ; 5.371 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 5.241 ; 5.241 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 5.251 ; 5.251 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 5.232 ; 5.232 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 5.222 ; 5.222 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 5.848 ; 5.848 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 3.966 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 5.490 ; 5.490 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;       ; 3.966 ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PTT        ; PTT_in      ; 5.316 ; 5.316 ; 5.316 ; 5.316 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PTT        ; PTT_in      ; 5.316 ; 5.316 ; 5.316 ; 5.316 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.922 ;      ; Rise       ; C122_clk        ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.922 ;      ; Rise       ; C122_clk        ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.922     ;           ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ext_10MHZ ; C122_clk   ; 3.922     ;           ; Rise       ; C122_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+----------------------------+---------+-------+----------+---------+---------------------+
; Clock                      ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack           ; -0.396  ; 0.215 ; 4.038    ; 1.667   ; 1.300               ;
;  C122_clk                  ; -0.396  ; 0.215 ; 4.038    ; 1.667   ; 1.300               ;
;  _10MHZ                    ; 96.551  ; 0.215 ; N/A      ; N/A     ; 48.758              ;
;  clk_lrclk_gen:clrgen|BCLK ; 320.253 ; 0.215 ; N/A      ; N/A     ; 161.518             ;
; Design-wide TNS            ; -1.293  ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  C122_clk                  ; -1.293  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  _10MHZ                    ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk_lrclk_gen:clrgen|BCLK ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+------------+-------+-------+------------+---------------------------+
; C18          ; C122_clk   ; 4.852 ; 4.852 ; Rise       ; C122_clk                  ;
; C19          ; C122_clk   ; 4.643 ; 4.643 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; 4.899 ; 4.899 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; 5.447 ; 5.447 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; 5.081 ; 5.081 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+--------------+------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+------------+--------+--------+------------+---------------------------+
; C18          ; C122_clk   ; -2.003 ; -2.003 ; Rise       ; C122_clk                  ;
; C19          ; C122_clk   ; -1.973 ; -1.973 ; Rise       ; C122_clk                  ;
; CC           ; C122_clk   ; -2.035 ; -2.035 ; Rise       ; C122_clk                  ;
; TLV320_CDOUT ; C122_clk   ; -2.327 ; -2.327 ; Rise       ; C122_clk                  ;
; ADCMISO      ; C122_clk   ; -1.245 ; -1.245 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
+--------------+------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+----------------+------------+--------+--------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+----------------+------------+--------+--------+------------+---------------------------+
; A5             ; C122_clk   ; 10.800 ; 10.800 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 14.028 ; 14.028 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 9.230  ; 9.230  ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 11.284 ; 11.284 ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 12.261 ; 12.261 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 8.716  ; 8.716  ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 10.018 ; 10.018 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 10.711 ; 10.711 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 8.319  ; 8.319  ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 9.748  ; 9.748  ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 9.449  ; 9.449  ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 9.629  ; 9.629  ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 8.352  ; 8.352  ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 8.701  ; 8.701  ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 9.119  ; 9.119  ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 8.344  ; 8.344  ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 8.730  ; 8.730  ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 8.725  ; 8.725  ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 8.038  ; 8.038  ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 10.711 ; 10.711 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 8.934  ; 8.934  ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 8.921  ; 8.921  ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 8.934  ; 8.934  ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 8.927  ; 8.927  ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 8.209  ; 8.209  ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 8.225  ; 8.225  ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 8.461  ; 8.461  ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 8.626  ; 8.626  ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 7.829  ; 7.829  ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 7.858  ; 7.858  ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 7.876  ; 7.876  ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 7.851  ; 7.851  ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 8.234  ; 8.234  ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 8.245  ; 8.245  ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 8.240  ; 8.240  ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 15.216 ; 15.216 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 5.904  ; 5.904  ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 5.904  ; 5.904  ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 13.323 ; 13.323 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 11.714 ; 11.714 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 13.339 ; 13.339 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 13.314 ; 13.314 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 14.159 ; 14.159 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 14.037 ; 14.037 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 16.896 ; 16.896 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 8.620  ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 11.988 ; 11.988 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;        ; 8.620  ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+----------------+------------+-------+-------+------------+---------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+----------------+------------+-------+-------+------------+---------------------------+
; A5             ; C122_clk   ; 4.449 ; 4.449 ; Rise       ; C122_clk                  ;
; A11            ; C122_clk   ; 4.930 ; 4.930 ; Rise       ; C122_clk                  ;
; C22            ; C122_clk   ; 4.210 ; 4.210 ; Rise       ; C122_clk                  ;
; DAC_ALC        ; C122_clk   ; 4.827 ; 4.827 ; Rise       ; C122_clk                  ;
; FPGA_PLL       ; C122_clk   ; 5.093 ; 5.093 ; Rise       ; C122_clk                  ;
; FPGA_PTT       ; C122_clk   ; 3.961 ; 3.961 ; Rise       ; C122_clk                  ;
; LED7           ; C122_clk   ; 3.776 ; 3.776 ; Rise       ; C122_clk                  ;
; LVDSTXE        ; C122_clk   ; 4.284 ; 4.284 ; Rise       ; C122_clk                  ;
; TLV320_CDIN    ; C122_clk   ; 3.913 ; 3.913 ; Rise       ; C122_clk                  ;
; TLV320_CLRCIN  ; C122_clk   ; 4.329 ; 4.329 ; Rise       ; C122_clk                  ;
; TLV320_CLRCOUT ; C122_clk   ; 4.233 ; 4.233 ; Rise       ; C122_clk                  ;
; TLV320_CMCLK   ; C122_clk   ; 4.263 ; 4.263 ; Rise       ; C122_clk                  ;
; USEROUT0       ; C122_clk   ; 3.774 ; 3.774 ; Rise       ; C122_clk                  ;
; USEROUT1       ; C122_clk   ; 3.881 ; 3.881 ; Rise       ; C122_clk                  ;
; USEROUT2       ; C122_clk   ; 4.081 ; 4.081 ; Rise       ; C122_clk                  ;
; USEROUT3       ; C122_clk   ; 3.751 ; 3.751 ; Rise       ; C122_clk                  ;
; USEROUT4       ; C122_clk   ; 3.893 ; 3.893 ; Rise       ; C122_clk                  ;
; USEROUT5       ; C122_clk   ; 3.890 ; 3.890 ; Rise       ; C122_clk                  ;
; USEROUT6       ; C122_clk   ; 3.682 ; 3.682 ; Rise       ; C122_clk                  ;
; nLVDSRXE       ; C122_clk   ; 4.284 ; 4.284 ; Rise       ; C122_clk                  ;
; DAC[*]         ; C122_clk   ; 3.706 ; 3.706 ; Fall       ; C122_clk                  ;
;  DAC[0]        ; C122_clk   ; 4.042 ; 4.042 ; Fall       ; C122_clk                  ;
;  DAC[1]        ; C122_clk   ; 4.048 ; 4.048 ; Fall       ; C122_clk                  ;
;  DAC[2]        ; C122_clk   ; 4.049 ; 4.049 ; Fall       ; C122_clk                  ;
;  DAC[3]        ; C122_clk   ; 3.828 ; 3.828 ; Fall       ; C122_clk                  ;
;  DAC[4]        ; C122_clk   ; 3.840 ; 3.840 ; Fall       ; C122_clk                  ;
;  DAC[5]        ; C122_clk   ; 3.986 ; 3.986 ; Fall       ; C122_clk                  ;
;  DAC[6]        ; C122_clk   ; 4.095 ; 4.095 ; Fall       ; C122_clk                  ;
;  DAC[7]        ; C122_clk   ; 3.706 ; 3.706 ; Fall       ; C122_clk                  ;
;  DAC[8]        ; C122_clk   ; 3.731 ; 3.731 ; Fall       ; C122_clk                  ;
;  DAC[9]        ; C122_clk   ; 3.743 ; 3.743 ; Fall       ; C122_clk                  ;
;  DAC[10]       ; C122_clk   ; 3.733 ; 3.733 ; Fall       ; C122_clk                  ;
;  DAC[11]       ; C122_clk   ; 3.849 ; 3.849 ; Fall       ; C122_clk                  ;
;  DAC[12]       ; C122_clk   ; 3.858 ; 3.858 ; Fall       ; C122_clk                  ;
;  DAC[13]       ; C122_clk   ; 3.856 ; 3.856 ; Fall       ; C122_clk                  ;
; FPGA_PLL       ; _10MHZ     ; 6.063 ; 6.063 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.703 ; 2.703 ; Rise       ; _10MHZ                    ;
; ext_10MHZ      ; _10MHZ     ; 2.703 ; 2.703 ; Fall       ; _10MHZ                    ;
; ADCCLK         ; C122_clk   ; 5.807 ; 5.807 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; ADCMOSI        ; C122_clk   ; 5.371 ; 5.371 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED2           ; C122_clk   ; 5.241 ; 5.241 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED3           ; C122_clk   ; 5.251 ; 5.251 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED4           ; C122_clk   ; 5.232 ; 5.232 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED5           ; C122_clk   ; 5.222 ; 5.222 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; LED6           ; C122_clk   ; 5.848 ; 5.848 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ; 3.966 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; nADCCS         ; C122_clk   ; 5.490 ; 5.490 ; Rise       ; clk_lrclk_gen:clrgen|BCLK ;
; TLV320_CBCLK   ; C122_clk   ;       ; 3.966 ; Fall       ; clk_lrclk_gen:clrgen|BCLK ;
+----------------+------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; PTT        ; PTT_in      ; 10.876 ; 10.876 ; 10.876 ; 10.876 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; PTT        ; PTT_in      ; 5.316 ; 5.316 ; 5.316 ; 5.316 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; _10MHZ                    ; _10MHZ                    ; 77       ; 0        ; 0        ; 0        ;
; C122_clk                  ; C122_clk                  ; 218491   ; 0        ; 28       ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; C122_clk                  ; 38       ; 2        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 871      ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; _10MHZ                    ; _10MHZ                    ; 77       ; 0        ; 0        ; 0        ;
; C122_clk                  ; C122_clk                  ; 218491   ; 0        ; 28       ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; C122_clk                  ; 38       ; 2        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 871      ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C122_clk   ; C122_clk ; 763      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C122_clk   ; C122_clk ; 763      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 117   ; 117  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 14 20:09:47 2011
Info: Command: quartus_sta Penelope -c Penelope
Info: qsta_default_script.tcl version: #4
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'Penelope.sdc'
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.396
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.396        -1.293 C122_clk 
    Info:    96.551         0.000 _10MHZ 
    Info:   320.253         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 C122_clk 
    Info:     0.499         0.000 _10MHZ 
    Info:     0.499         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case recovery slack is 4.038
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.038         0.000 C122_clk 
Info: Worst-case removal slack is 3.834
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.834         0.000 C122_clk 
Info: Worst-case minimum pulse width slack is 1.300
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.300         0.000 C122_clk 
    Info:    48.758         0.000 _10MHZ 
    Info:   161.518         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Worst-case setup slack is 3.197
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.197         0.000 C122_clk 
    Info:    98.854         0.000 _10MHZ 
    Info:   323.880         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 C122_clk 
    Info:     0.215         0.000 _10MHZ 
    Info:     0.215         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: Worst-case recovery slack is 6.351
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     6.351         0.000 C122_clk 
Info: Worst-case removal slack is 1.667
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.667         0.000 C122_clk 
Info: Worst-case minimum pulse width slack is 2.050
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.050         0.000 C122_clk 
    Info:    49.000         0.000 _10MHZ 
    Info:   161.760         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Generated suppressed messages file C:/HPSDR/trunk/Penelope V1.4/Penelope.sta.smsg
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 229 megabytes
    Info: Processing ended: Sun Aug 14 20:09:54 2011
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in C:/HPSDR/trunk/Penelope V1.4/Penelope.sta.smsg.


