### 价值很高

【riscv】`core/rv32i`　很完全的实现

【Fabien-Chouteau_Ada-PicoRV32-example】在一个文件内`hardware/picore32.v`专家级实现



【khperez_chronosRV32I】学生实现，代码分类很精致

【Evensgn_RISC-V-CPU】很清楚的学生实现

【Anirudh-Iruvanti_RISC-V-Processor】带详细的数据通路图，已转移

【allencho1222_riscv_verilog】很清晰的实现





### 价值一般

【ataradov_riscv】主要内容几乎都在一个文件里`rtl/riscv_core.v`　

【TimerChen_CPU_RISC-V】资料貌似有用，代码有点乱

【UsedToBe97_RISC-V】无文档的实现

【xiantongma_cs61c_riscv】无文档实现

【physical-computation_Sail-RV32I-common】无文档实现

【akhileshsreedharan_5-stage-piplined-RISC-V-processor】仅有一个高清datapath的无文档实现，实现指令有限

【bloaryth_cpu-risc-v】学生实现，文档过于简化

【bkueffle_RISC-V-Multicore】学生实现，文档过于简单，指令图已经存储

【Lyk98_Computer-Architecture-CPU】学生实现，文档过于简单，指令图已经存储

【soodoshll_leseriscV】学生实现，文档过于简单

【fox6666_RISC_V-pipeline】无文档实现

【nawawy_RISC-V-Processor】无文档实现

【ziyuwan_risc-v-cpu】学生实现，只有很简化的datapath图



### 未下载

【过于专业化】https://github.com/cliffordwolf/picorv32

【64Bit】https://github.com/AleksandarKostovic/Riscy-SoC

【内容多，无文档】https://github.com/aswaterman/trainwreck

【貌似没写完】https://github.com/luiserox/Noname

【没经过完全测试，无文档，未模块化】https://github.com/skibo/RiscVToo







