# 单指令周期处理器

为了确保指令的前后顺序和因果关系，在前一条指令执行结束后再执行下一条指令。

- 一条指令至少需要一个时钟周期：需要CLK来驱动PC++；
- 为了让指令都在1个时钟周期内完成，只能降低clk频率，让时钟周期=耗时最长的指令所需的时间；

![image](https://github.com/ingangi/blog/blob/master/img/single_circle_cpu.jpeg)

# 流水线指令处理器

一个时钟周期内，不同的部件处理多条指令的不同阶段。

时钟周期可以减小，不再是最慢的整条指令时间，而是最慢的某个步骤的时间，比如取指令。这样CPU频率就可以升高了。

![image](https://github.com/ingangi/blog/blob/master/img/pipeline_cpu.jpeg)

将指令拆分的粒度决定了是几级的流水线：

- “取指令-译码-执行”：3级流水线
- “取指令-译码-ALU计算-内存访问-数据写回”：5级流水线

> 现代的CPU，已经到了14级流水线。

## 流水线的性能瓶颈

![image](https://github.com/ingangi/blog/blob/master/img/pipeline_cost.jpeg)

- overheads：每一个流水线阶段完成后，都要将输出写到**流水线寄存器**里；
- 流水线级数越深，overheads的时间占用的比例将越大；
- 更深的流水线需要更多的电路，功耗也会上升；
- 更深的流水线处理**冒险**(hazard，指令间的依赖)更复杂，效率反而受影响；

[Modern Microprocessors:A 90-Minute Guide](http://www.lighterra.com/papers/modernmicroprocessors/)