to its high/low resistance switching characteristics. 
In the second year, further electrical properties and 
characteristics will be investigated, which including 
using current-voltage (I-V) measurement as changing 
pulse width at different temperatures to characterize 
trapping and de-trapping mechanisms, using IETS to 
extract the characteristics of defects in the 
dielectrics, and material analysis such as TEM and 
XPS to indicate the chemical bonding of the 
materials. Meanwhile, the mechanisms of switching 
between high and low resistances will be studied 
based on these analysis results. Due to the 
compatibility with traditional CMOS process, RRAM 
will become one of the most attractive candidates for 
next generation non-volatile memories. The 
fabrication technology proposed in this project has 
the advantages of process simplicity, low cost and 
low energy consumption, which not only will make the 
research about RRAM more powerful in Taiwan, but also 
will correspond to the trend of green energy devices 
and carbon reduction nowadays. 
英文關鍵詞： Anodic Oxidation, Electromagnetic Thermal Oxidation, 
RRAM 
 
 2
目錄 
 
1.中文摘要 …………………………………………………………………     3 
 
2.英文摘要 …………………………………………………………………     4 
 
3.報告內容 …………………………………………………………………     5 
3-1 前言    ………………………………………………………………       5 
3-2 研究目的  ………………………………………………………………       5 
3-3 文獻討論  ………………………………………………………………       6 
3-4 研究方法  ………………………………………………………………       6 
3-5 結果討論  ………………………………………………………………       6 
 
4.參考文獻  …………………………………………………………………     13 
 
5.成果自評   …………………………………………………………………     14 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 4
2. 英文摘要  (Abstract) 
This project is for individual applicators and will last for two years. In this work, based on experiences of 
the compensation technique of ultra-thin oxide in DI water using anodic oxidation and the charge trapping flash 
memory fabrication using high-k dielectrics, I proposes a method of low cost and low energy consumption to 
fabricate novel non-volatile resistive random access memory (RRAM) the first time, which containing: (1) 
anodic oxidation technique at low temperature, and (2) electromagnetic thermal oxidation technique. In the first 
year, this project will try to oxidize different kinds of transition metal candidates pre-deposited on Pt bottom 
electrodes using anodic and electromagnetic oxidation method, among which, best metal oxides and oxidation 
conditions for RRAM usage will be selected according to its high/low resistance switching characteristics. In 
the second year, further electrical properties and characteristics will be investigated, which including using 
current-voltage (I-V) measurement as changing pulse width at different temperatures to characterize trapping 
and de-trapping mechanisms, using IETS to extract the characteristics of defects in the dielectrics, and material 
analysis such as TEM and XPS to indicate the chemical bonding of the materials. Meanwhile, the mechanisms 
of switching between high and low resistances will be studied based on these analysis results. Due to the 
compatibility with traditional CMOS process, RRAM will become one of the most attractive candidates for 
next generation non-volatile memories. The fabrication technology proposed in this project has the advantages 
of process simplicity, low cost and low energy consumption, which not only will make the research about 
RRAM more powerful in Taiwan, but also will correspond to the trend of green energy devices and carbon 
reduction nowadays.  
 
Index- Anodic Oxidation, Electromagnetic Thermal Oxidation, RRAM 
 
 
 
 
 
 
 
 
 
 
 
 
 6
其介電層是直接由底電極的金屬氧化而得，因此可以相信底電極與介電層之間的介面特性會遠好於以沉
積的方式所得到之電阻式記憶體。我們將利用這方法，深入研究各種不同的過鍍金屬氧化層應用於電阻
式記憶體時的特性，包含其電流-電壓特性、電阻轉換特性、以及穩定度特性。 
 
3-3 文獻探討： 
自從 2002 年日本 Sharp 公司在 IEDM 發表用 Pr0.7Ca0.3MnO3 來做電阻式記憶體的論文之後，電阻式
記憶體的研究已經成為了研究下一世代記憶體元件的顯學。在近幾年每年都有相當多與電阻式記憶體相
關的論文收入於 IEDM 國際研討會的論文集內。不論是國內的台積電、工研院、國家奈米實驗室、清華
大學及交通大學，或是日本的 Fujitzu、ULVAC、韓國的 Samsung、美國的 Spansion、IBM、荷蘭的 Philips、
以及許多國外的學術單位，都競相投入了與電阻式記憶體相關的研究，也都有相關的論文發表。但如同
之前所述，絕大多數的電阻式記憶體，都是用原子層沉積及濺鍍法這兩種方式來沉積產生電阻切換的絕
緣層，目前尚未見到使用陽極氧化法或是電磁波熱氧化法來製作此絕緣層的研究發表發表於國際期刊之
上。 
 
3-4 研究方法： 
本計畫原預計以低成本低耗能的製程方式，來製備新型態非揮發性電阻式記憶體元件。然而因經費
及人手限制，在原計畫上進展並不順利。為了將研究繼續進行下去，因此本人與台灣的半導體大廠合作，
在 28奈米製程技術下，將其所製得之 high-k/metal gate 元件分別在 400oC 及 450oC 的溫度下，置於氧
氣及氮氣中進行熱退火處理。我們將此經過不同熱退火處理之元件，經過一連串的電性及穩定度量測，
並獲得相當好之成果。介紹如下： 
 
3-5 結果與討論： 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 1 The ID-VG curves for all nMOSFETs samples with various PMA conditions 
 
 
 
-1.5 -1.0 -0.5 0.0 0.5 1.0 1.5
10-14
10-13
10-12
10-11
1x10-10
1x10-9
1x10-8
1x10-7
1x10-6
1x10-5
1x10-4
1x10-3
1x10-2
nMOSFET
W: 10 um
L: 10 um
 No PMA
 400oC O
2 
PMA
 400oC N
2 
PMA
 450oC O
2
 PMA
 450oC N
2
 PMA
I D
 (A
)
V
G
 - V
t
 (V)
 
 
 8
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 5. The ID-VG curves after 15 minutes constant voltage stress for nMOSFETs. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 6. The ID degradations versus constant voltage stress time for nMOSFETs. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 7. The gate leakage current variation of fresh and stressed samples extracted at VT. The inset the IG-VG 
curves of 450oC, N2 annealed sample before and after stress for nMOSFETs. 
-0.2 0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6
0.0
0.5
1.0
1.5
2.0 NMOS
W: 10 um
L: 10 um
V
G
 = V
t
 + 1
Square: NO PMA
Circle: 400OC O
2
 PMA
Triangle: 400OC N
2
 PMA
Solid: Fresh Device
Open: After 15 minutes
           CVS@V
T
+1.5V
I D
(m
A
)
V
D
 (V)
0 5 10 15
0
5
10
15
20
25
nFET
CVS @ V=V
T
+1.5V
 
 
I D
 D
eg
ra
da
tio
n 
(%
)
Stress Time (minutes)
 No PMA
 400OC O
2
 PMA
 400OC N
2
 PMA
 450OC O
2
 PMA
 450OC N
2
 PMA
0 3 6 9 12 15
0.0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
-1.5 -1.0 -0.5 0.0 0.5 1.0 1.5
10-14
10-13
10-12
10-11
1x10-10
1x10-9
1x10-8
1x10-7
1x10-6
1x10-5
1x10-4
1x10-3
1x10-2
1x10-1
1x100  Flash Device
 After 15 mins Stress
stress @ V
G
 = V
T
 + 1.5 V
450oC N
2
 PMA
 
 
I G
 (
A
)
V
G
 (V)
G
at
e 
L
ea
ka
g
e 
V
ar
ia
tio
n
 @
 V
T 
(%
)
Stress Time (min)
 W/O Annealing
 O
2
 400oC
 N
2
 400oC
 O
2
 450oC
 N
2
 450oC
 10
 
 
 
 
 
 
 
 
 
 
 
Fig. 12. The C-V curves with VFB normalization for pMOSFETs. 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 13 The IG-VG curves for samples with various PMA treatments for pMOSFETs. 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 14. Vt shift with various PMA condition for pMOSFETs. 
-2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
2.0
2.2
2.4
f = 1MHz
PMOS
W = 10 um
L = 1 um
V
G
-V
FB
 (V)
G
at
e 
C
ap
ac
ita
nc
e 
(p
F)  No PMA 400C O
2
 PMA
 400C N
2
 PMA
 450C O
2
 PMA
 450C N
2
 PMA 
 
 
-1 0 1
10-11
10-10
10-9
1x10-8
1x10-7
1x10-6
1x10-5
1x10-4
1x10-3
1x10-2
1x10-1
1x100
1x101
1x102
1x103
pMOSFET
W/L=10um/1um
 No PMA
 400C O
2
 PMA
 400C N
2
 PMA
 450C O
2
 PMA
 450C N
2
 PMA 
 
 
G
at
e 
Le
ak
ag
e 
C
ur
re
nt
 (A
/c
m
2 )
Gate Voltage (V)
-2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
2.0
2.2
2.4
f = 1MHz
PMOS
W = 10 um
L = 1 um
V
G
-V
FB
 (V)
G
at
e 
C
ap
ac
ita
nc
e 
(p
F)  No PMA 400C O
2
 PMA
 400C N
2
 PMA
 450C O2 PMA
 450C N
2
 PMA 
 
 
 12
 
 
 
 
 
 
 
 
 
 
Fig. 18. Band diagram of IG-VG curve in accumulation region for pMOSFETs. 
 
 
 
 
 
 
 
 
 
 
 
Fig. 19. Band diagram of IG-VG curve in depletion and weak inversion region for pMOSFETs. 
 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 20. Band diagram of IG-VG curve in strong inversion region for pMOSFETs. 
 
Gate
HfO2
I.L.
Si
After Stress
Vo
2+
 14
5. 成果自評 
在此計劃中，我們完成的工作項目及具體成果如下： 
1) 我們已建立28nm之high-k/ metal gate金氧半電晶體所需之各類相關電性量測方面，一半導體參數量測
實驗室：有(1)探針座(probe station) 可變溫(-50 ~ 200oC) (2)HP4156、4284等可從事元件特性(如IV, CV
等)量測之設備。因此相關電晶體的電性(如截止電壓Vt、飽和電流Idsat、、漏電流leakage等)均已完成。 
2) 本計畫已完成不同程度退火之金氧半電晶體的電性比較(如截止電壓Vt、飽和電流Idsat、漏電流leakage
等)，也完成經過constant voltage stress之後之電性量測及比較。 
3) 依元件量測之結果，分析經過CVS之28nm之high-k/ metal gate元件閘極氧化層缺陷機制。並建立元件
缺陷模型，做為28nm以下元件製程技術之參考。 
4) 已完成評估 oxygen annealing 製程對 high-k/metal gate 金氧半電晶體的影響。 
 
此計畫共發表了五篇論文，其中包含了2篇期刊論文及三篇研討會論文，研究成果相當豐碩。 
其發表如下： 
 
1. Yi-Lin Yang, Wenqi Zhang, Chi-Yun Cheng, Wen-Kuan Yeh “The Improvement of Reliability of 
High-k/Metal Gate pMOSFET Device with Various PMA Conditions,” Active and Passive Electronic 
Components, Vol. 2012, Article ID 872494, doi:10.1155/2012/872494. (EI) 
2. Yi-Lin Yang, Wenqi Zhang, Chi-Yun Cheng, Yi-Ping Huang, Pin-Tseng Chen, Chia-Wei Hsu, Li-Kong 
Chin, Chien-Ting Lin, Che-Hua Hsu, Chien-Ming Lai and Wen-Kuan Yeh, “Reliability Improvement of 
28nm High-k/Metal Gate-Last MOSFET using Appropriate Oxygen Annealing,” IEEE Electron Device 
Letters, Vol. , No.8, PP. 1183-1185, Aug. 2012 (SCI, IF=2.849) 
3. Y.L. Yang, Y.P. Huang, P.T. Chen, W.Q. Zhang, C.Y. Cheng, L.K. Chin, C.W. Hsu, and W.K. Yeh, 
“Reliability Improvement of 28nm Gate Last High-k/Metal Gate Device with Oxygen Annealing,” 
International Electron Device and Material Symposium, Taipei, Nov. 2011 
4. Yi-Lin Yang, Wenqi Zhang, Chi-Yun Cheng, Yi-Ping Huang, Pin-Tseng Chen, Li-Kong Chin, Chia-Wei 
Hsu, and Wen-Kuan Yeh, “Reliability Improvement of 28nm High-k/Metal Gate Device by Using 
Oxygen Annealing”, International Symposium on Integrated Functionalities, Hong kong, Jun. 2012 
5. Wenqi Zhang, Jhe-Hao Chang, Yen-Hsin Chen, Yi-Lin Yang, Chun-Ming Lai, Shi-Hao Wang, Li-Kong 
Chin and Wen-Kuan Yeh, “Impact of Doping Concentration on Device Characteristic and Reliability in 
Ultra-Thin-Body and BOX (UTBB) MOSFETs”, International Electron Device and Material Symposium, 
Kaohsiung, Nov. 2012 (傑出論文獎 ) 
 
3. Lead-free Ferroelectric Ceramics and Thin Films/Piezoelectric Materials and Devices 
(including Sensors and Transducers, Energy Harvesting and Microwave Devices etc. ) 
4. Two Dimensional System - Materials and Devices (2DEG, Superlattices, Graphene, Graphene 
Oxide, MoS2, etc.) 
5. Oxide-based Energy Conversion Materials and Devices 
6. Dielectric Materials and Device Applications (Super-capacitors  for Energy Storage, 
High-Frequency Devices, Nanoscale CMOS, and other devices) 
7. Theory and Simulation 
8. Materials and Devices for Biomedical Applications and Biosensors 
     我投稿的論文海報報告於 6 月 20 日的下午進行，整個會場的參觀者與報告
者相當熱絡的討論研究成果。我除了將自己的研究介紹給與會的學者，也觀摩了
其他學者之研究，在討論中除了拓展了人際關係，也拓展了其他領域的知識 
 
二、與會心得 
參與這次國際會議，除了拓展人際關係，增加專業知識，也就近參訪了香港
理工大學及香港大學，除了了解這兩所國際知名大學之教學及研究環境，並從中
觀察台灣在教學及研究上不足之處，是相當難得的經驗。 
    在與外國學者交流的過程中，語言能力為相當重要的一環。平均來說，無論
是在英文的聽力及口語上，香港的學者都較台灣的學者來得優異。雖然在研究成
果上，台灣並不遜色，但卻無法明確的將之表達出來。這也是台灣需要加強的地
方。 
 
三、考察參觀活動(無是項活動者省略) 
無 
 
四、建議 
在與國外學者的交流中，可知其研究人力及經費都相當充裕，因此能夠專心
的投入研究。這是我第一次以研究主持人的身份參與國際會議。很感謝國科會的
補助，讓我能夠參加此非常有價值且重要之國際會議，但也希望國家在研究經費
的補助上，能夠更加寬裕。 
 
五、攜回資料名稱及內容 
1. 大會論文摘要集 (本次會議論文投稿是以摘要為主) 
2. 相關書目與資料 
3. 相關廠商資料 
 
 
100年度專題研究計畫研究成果彙整表 
計畫主持人：楊宜霖 計畫編號：100-2221-E-017-002- 
計畫名稱：電阻式記憶體之低能耗製程技術開發(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 1 100% 
篇 
獲得 IEDMS 2012
傑出論文獎 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 2 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
□達成目標 
■未達成目標（請說明，以 100字為限） 
□實驗失敗 
■因故實驗中斷 
□其他原因 
說明： 
因經費及人手限制，在原計畫上進展並不順利。為了將研究繼續進行下去，因此本人與台
灣的半導體大廠合作，在 28奈米製程技術下，將其所製得之 high-k/metal gate 元件分別在
400oC 及 450oC 的溫度下，置於氧氣及氮氣中進行熱退火處理。我們將此經過不同熱退火處理
之元件，經過一連串的電性及穩定度量測，並獲得相當好之成果。 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
1.IEEE Electron Device Letters, Vol. , No.8, PP. 1183, Aug. 2012.   
2.Active and Passive Electronic Components, Vol. 2012, Article ID  872494.   
3.International Electron Device and Material Symposium, Taipei, Nov. 2011.   
4.International Symposium on Integrated Functionalities, Hong kong, Jun. 2012. 
5.International Electron Device and Material Symposium, Kaohsiung, Nov. 2012.
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
(1).我們已建立 28nm 之 high-k/ metal gate 金氧半電晶體所需之各類相關電性量測方
面，一半導體參數量測實驗室：有(1)探針座(probe station) 可變溫(-50 ~ 200oC) 
(2)HP4156、4284 等可從事元件特性(如 IV, CV 等)量測之設備。因此相關電晶體的電性(如
截止電壓 Vt、飽和電流 Issat、漏電流 leakage 等)均已完成。 
(2).本計畫已完成不同程度退火之金氧半電晶體的電性比較(如截止電壓 Vt、飽和電流
Idsat、漏電流 leakage 等)，也完成經過 constant voltage stress 之後之電性量測及比
較。 
(3).依元件量測之結果，分析經過 CVS 之 28nm 之 high-k/ metal gate 元件閘極氧化層缺
陷機制。並建立元件缺陷模型，做為 28nm 以下元件製程技術之參考。 
(4).已完成評估 oxygen annealing 製程對 high-k/metal gate金氧半電晶體的影響。 
