== Сигналы ввода-вывода

|===
| Название сигнала | Разрядность      | Описание     
| aclk_i           | 1                | Тактовый сигнал AXI4-Lite              
| aresetn_i        | 1                | Сигнал асинхронного сброса 
| ch_i             | 2 * CH_PAIRS_NUM | Входные каналы таймера     
| ch_o             | 2 * CH_PAIRS_NUM | Выходные каналы таймера    
| etr_i            | 1                | Внешнее событие            
| trg_o            | 1                | Выходной триггер 
3+| AR
| arready_i        | 1                | Входной сигнал ready
| arvalid_o        | 1                | Выходной сигнал valid
| arradr_i         |                  | Входной адрес чтения
3+| R
| rready_i         | 1                | Входной сигнал ready
| rvalid_o         | 1                | Выходной сигнал valid
| rdata_i          | 16               | Входные данные
| rresp_o          | 2                | Сигнал ответа
3+| AW
| awvalid_o        | 1                | Входной сигнал valid
| awready_o        | 1                | Выходной сигнал ready
| awaddr_i         |                  | Входной адрес записи
3+| W
| wvalid_o         | 1                | Выходной сигнал valid 
| wready_i         | 1                | Входной сигнал ready
| wdata_i          | 16               | Записываемые данные
3+| B 
| bvalid_o         | 1                | 
| bready_i         | 1                | 
| bresp_o          | 2                |
|===


Таймер тактируется тем же тактовым сигналом, что и memory-mapped регистры, то есть тактовым сигналом интерфейса AXI4-Lite.
Все внешние асинхронные сигналы пересинхронизируются с таковыми сигналом AXI4-Lite 