Timing Analyzer report for integer_multiplier
Fri May 21 18:07:53 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clock'
 22. Slow 1200mV 0C Model Hold: 'clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clock'
 30. Fast 1200mV 0C Model Hold: 'clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; integer_multiplier                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 440.53 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -1.270 ; -21.351            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -32.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                   ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.270 ; add_operand2[0]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.063     ; 2.202      ;
; -1.157 ; next_state.INITIALIZE      ; load_reg[3]                ; clock        ; clock       ; 1.000        ; -0.428     ; 1.724      ;
; -1.157 ; next_state.INITIALIZE      ; load_reg[2]                ; clock        ; clock       ; 1.000        ; -0.428     ; 1.724      ;
; -1.157 ; next_state.INITIALIZE      ; load_reg[1]                ; clock        ; clock       ; 1.000        ; -0.428     ; 1.724      ;
; -1.157 ; next_state.INITIALIZE      ; load_reg[0]                ; clock        ; clock       ; 1.000        ; -0.428     ; 1.724      ;
; -1.146 ; next_state.ADD             ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.065     ; 2.076      ;
; -1.122 ; add_operand2[0]            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.063     ; 2.054      ;
; -1.114 ; add_operand2[1]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.063     ; 2.046      ;
; -1.082 ; add_operand1[0]            ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.063     ; 2.014      ;
; -1.042 ; add_operand1[1]            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.974      ;
; -1.040 ; add_operand2[0]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.266      ; 2.301      ;
; -1.029 ; next_state.SHIFT_AND_COUNT ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.959      ;
; -1.027 ; add_operand1[2]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.959      ;
; -1.003 ; add_operand1[0]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.935      ;
; -0.961 ; add_operand2[2]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.893      ;
; -0.947 ; next_state.DONE            ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.877      ;
; -0.947 ; next_state.DONE            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.877      ;
; -0.947 ; next_state.DONE            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.877      ;
; -0.947 ; next_state.DONE            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.877      ;
; -0.897 ; add_operand1[0]            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.829      ;
; -0.884 ; add_operand2[1]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.266      ; 2.145      ;
; -0.878 ; next_state.IDLE            ; load_reg[3]                ; clock        ; clock       ; 1.000        ; -0.428     ; 1.445      ;
; -0.878 ; next_state.IDLE            ; load_reg[2]                ; clock        ; clock       ; 1.000        ; -0.428     ; 1.445      ;
; -0.878 ; next_state.IDLE            ; load_reg[1]                ; clock        ; clock       ; 1.000        ; -0.428     ; 1.445      ;
; -0.878 ; next_state.IDLE            ; load_reg[0]                ; clock        ; clock       ; 1.000        ; -0.428     ; 1.445      ;
; -0.863 ; add_operand1[3]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.795      ;
; -0.855 ; add_operand1[1]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.787      ;
; -0.837 ; next_state.TEST            ; shift_reg[0]               ; clock        ; clock       ; 1.000        ; -0.064     ; 1.768      ;
; -0.837 ; next_state.TEST            ; shift_reg[1]               ; clock        ; clock       ; 1.000        ; -0.064     ; 1.768      ;
; -0.837 ; next_state.TEST            ; shift_reg[2]               ; clock        ; clock       ; 1.000        ; -0.064     ; 1.768      ;
; -0.837 ; next_state.TEST            ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.064     ; 1.768      ;
; -0.810 ; add_operand2[0]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.742      ;
; -0.801 ; load_reg[3]                ; add_operand1[3]            ; clock        ; clock       ; 1.000        ; -0.041     ; 1.755      ;
; -0.797 ; add_operand1[2]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.266      ; 2.058      ;
; -0.773 ; add_operand1[0]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.266      ; 2.034      ;
; -0.772 ; shift_reg[4]               ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.062     ; 1.705      ;
; -0.731 ; add_operand2[2]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.266      ; 1.992      ;
; -0.726 ; add_operand1[2]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.658      ;
; -0.710 ; next_state.TEST            ; count[0]                   ; clock        ; clock       ; 1.000        ; -0.064     ; 1.641      ;
; -0.706 ; add_operand2[1]            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.638      ;
; -0.702 ; next_state.DONE            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.264      ; 1.961      ;
; -0.686 ; next_state.TEST            ; count[1]                   ; clock        ; clock       ; 1.000        ; -0.064     ; 1.617      ;
; -0.684 ; next_state.TEST            ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.614      ;
; -0.684 ; next_state.TEST            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.614      ;
; -0.684 ; next_state.TEST            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.614      ;
; -0.684 ; next_state.TEST            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.614      ;
; -0.683 ; next_state.TEST            ; add_operand1[3]            ; clock        ; clock       ; 1.000        ; -0.065     ; 1.613      ;
; -0.683 ; next_state.TEST            ; add_operand1[2]            ; clock        ; clock       ; 1.000        ; -0.065     ; 1.613      ;
; -0.683 ; next_state.TEST            ; add_operand1[1]            ; clock        ; clock       ; 1.000        ; -0.065     ; 1.613      ;
; -0.683 ; next_state.TEST            ; add_operand1[0]            ; clock        ; clock       ; 1.000        ; -0.065     ; 1.613      ;
; -0.683 ; next_state.TEST            ; add_operand2[0]            ; clock        ; clock       ; 1.000        ; -0.065     ; 1.613      ;
; -0.683 ; next_state.TEST            ; add_operand2[1]            ; clock        ; clock       ; 1.000        ; -0.065     ; 1.613      ;
; -0.683 ; next_state.TEST            ; add_operand2[2]            ; clock        ; clock       ; 1.000        ; -0.065     ; 1.613      ;
; -0.683 ; next_state.TEST            ; add_operand2[3]            ; clock        ; clock       ; 1.000        ; -0.065     ; 1.613      ;
; -0.655 ; next_state.DONE            ; shift_reg[0]               ; clock        ; clock       ; 1.000        ; -0.064     ; 1.586      ;
; -0.655 ; next_state.DONE            ; shift_reg[1]               ; clock        ; clock       ; 1.000        ; -0.064     ; 1.586      ;
; -0.655 ; next_state.DONE            ; shift_reg[2]               ; clock        ; clock       ; 1.000        ; -0.064     ; 1.586      ;
; -0.655 ; next_state.DONE            ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.064     ; 1.586      ;
; -0.654 ; add_operand2[1]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.586      ;
; -0.632 ; next_state.INITIALIZE      ; shift_reg[2]               ; clock        ; clock       ; 1.000        ; -0.405     ; 1.222      ;
; -0.632 ; next_state.INITIALIZE      ; next_state.TEST            ; clock        ; clock       ; 1.000        ; -0.405     ; 1.222      ;
; -0.632 ; next_state.INITIALIZE      ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.405     ; 1.222      ;
; -0.627 ; next_state.INITIALIZE      ; shift_reg[0]               ; clock        ; clock       ; 1.000        ; -0.405     ; 1.217      ;
; -0.627 ; next_state.INITIALIZE      ; shift_reg[1]               ; clock        ; clock       ; 1.000        ; -0.405     ; 1.217      ;
; -0.625 ; add_operand1[1]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.266      ; 1.886      ;
; -0.625 ; shift_reg[0]               ; add_operand1[3]            ; clock        ; clock       ; 1.000        ; -0.065     ; 1.555      ;
; -0.596 ; add_operand2[0]            ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.528      ;
; -0.543 ; add_operand1[0]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.475      ;
; -0.528 ; next_state.DONE            ; count[0]                   ; clock        ; clock       ; 1.000        ; -0.064     ; 1.459      ;
; -0.526 ; next_state.ADD             ; shift_reg[0]               ; clock        ; clock       ; 1.000        ; -0.064     ; 1.457      ;
; -0.526 ; next_state.ADD             ; shift_reg[1]               ; clock        ; clock       ; 1.000        ; -0.064     ; 1.457      ;
; -0.526 ; next_state.ADD             ; shift_reg[2]               ; clock        ; clock       ; 1.000        ; -0.064     ; 1.457      ;
; -0.526 ; next_state.ADD             ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.064     ; 1.457      ;
; -0.504 ; next_state.DONE            ; count[1]                   ; clock        ; clock       ; 1.000        ; -0.064     ; 1.435      ;
; -0.479 ; next_state.SHIFT_AND_COUNT ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.409      ;
; -0.472 ; add_operand1[3]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.266      ; 1.733      ;
; -0.470 ; next_state.SHIFT_AND_COUNT ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.400      ;
; -0.439 ; next_state.TEST            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.264      ; 1.698      ;
; -0.399 ; next_state.ADD             ; count[0]                   ; clock        ; clock       ; 1.000        ; -0.064     ; 1.330      ;
; -0.395 ; add_operand1[1]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.327      ;
; -0.386 ; add_operand2[3]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.266      ; 1.647      ;
; -0.375 ; next_state.ADD             ; count[1]                   ; clock        ; clock       ; 1.000        ; -0.064     ; 1.306      ;
; -0.344 ; shift_reg[8]               ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.406     ; 0.933      ;
; -0.260 ; next_state.ADD             ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.190      ;
; -0.235 ; next_state.ADD             ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.165      ;
; -0.199 ; next_state.SHIFT_AND_COUNT ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.129      ;
; -0.199 ; next_state.ADD             ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.065     ; 1.129      ;
; -0.190 ; shift_reg[0]               ; add_operand1[1]            ; clock        ; clock       ; 1.000        ; -0.065     ; 1.120      ;
; -0.187 ; shift_reg[0]               ; add_operand1[0]            ; clock        ; clock       ; 1.000        ; -0.065     ; 1.117      ;
; -0.176 ; add_operand2[3]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.108      ;
; -0.164 ; next_state.SHIFT_AND_COUNT ; next_state.TEST            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.095      ;
; -0.161 ; next_state.SHIFT_AND_COUNT ; count[0]                   ; clock        ; clock       ; 1.000        ; -0.064     ; 1.092      ;
; -0.158 ; shift_reg[6]               ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.063     ; 1.090      ;
; -0.137 ; next_state.SHIFT_AND_COUNT ; count[1]                   ; clock        ; clock       ; 1.000        ; -0.064     ; 1.068      ;
; -0.122 ; load_reg[2]                ; add_operand1[2]            ; clock        ; clock       ; 1.000        ; -0.041     ; 1.076      ;
; -0.106 ; next_state.ADD             ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.264      ; 1.365      ;
; -0.103 ; next_state.SHIFT_AND_COUNT ; next_state.DONE            ; clock        ; clock       ; 1.000        ; -0.064     ; 1.034      ;
; -0.085 ; next_state.ADD             ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 1.000        ; -0.064     ; 1.016      ;
; -0.069 ; next_state.TEST            ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 1.000        ; -0.064     ; 1.000      ;
; -0.063 ; shift_reg[2]               ; shift_reg[1]               ; clock        ; clock       ; 1.000        ; -0.064     ; 0.994      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                   ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; shift_reg[8]               ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; next_state.IDLE            ; next_state.IDLE            ; clock        ; clock       ; 0.000        ; 0.077      ; 0.577      ;
; 0.356 ; count[0]                   ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; count[1]                   ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.362 ; next_state.IDLE            ; next_state.INITIALIZE      ; clock        ; clock       ; 0.000        ; 0.077      ; 0.596      ;
; 0.383 ; count[0]                   ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.604      ;
; 0.387 ; count[0]                   ; next_state.DONE            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.608      ;
; 0.408 ; shift_reg[0]               ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 0.000        ; 0.064      ; 0.629      ;
; 0.413 ; shift_reg[0]               ; next_state.ADD             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.634      ;
; 0.482 ; count[1]                   ; next_state.TEST            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.703      ;
; 0.485 ; count[1]                   ; next_state.DONE            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.706      ;
; 0.504 ; shift_reg[7]               ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.724      ;
; 0.507 ; shift_reg[5]               ; shift_reg[4]               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.727      ;
; 0.519 ; next_state.DONE            ; next_state.IDLE            ; clock        ; clock       ; 0.000        ; 0.405      ; 1.081      ;
; 0.535 ; shift_reg[4]               ; add_operand2[0]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.755      ;
; 0.543 ; shift_reg[5]               ; add_operand2[1]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.763      ;
; 0.543 ; shift_reg[7]               ; add_operand2[3]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.763      ;
; 0.544 ; next_state.SHIFT_AND_COUNT ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; 0.064      ; 0.765      ;
; 0.544 ; next_state.SHIFT_AND_COUNT ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; 0.064      ; 0.765      ;
; 0.548 ; next_state.SHIFT_AND_COUNT ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; 0.064      ; 0.769      ;
; 0.548 ; next_state.SHIFT_AND_COUNT ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; 0.064      ; 0.769      ;
; 0.558 ; shift_reg[1]               ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; 0.064      ; 0.779      ;
; 0.559 ; shift_reg[3]               ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; 0.064      ; 0.780      ;
; 0.564 ; shift_reg[0]               ; add_operand1[2]            ; clock        ; clock       ; 0.000        ; 0.062      ; 0.783      ;
; 0.572 ; shift_reg[2]               ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; 0.064      ; 0.793      ;
; 0.576 ; load_reg[1]                ; add_operand1[1]            ; clock        ; clock       ; 0.000        ; 0.085      ; 0.818      ;
; 0.579 ; next_state.ADD             ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 0.000        ; 0.064      ; 0.800      ;
; 0.582 ; load_reg[0]                ; add_operand1[0]            ; clock        ; clock       ; 0.000        ; 0.085      ; 0.824      ;
; 0.600 ; next_state.TEST            ; next_state.ADD             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.821      ;
; 0.625 ; next_state.SHIFT_AND_COUNT ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.846      ;
; 0.626 ; next_state.SHIFT_AND_COUNT ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.847      ;
; 0.627 ; next_state.SHIFT_AND_COUNT ; next_state.DONE            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.848      ;
; 0.648 ; add_operand2[2]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.868      ;
; 0.650 ; next_state.ADD             ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.405      ; 1.212      ;
; 0.653 ; count[0]                   ; next_state.TEST            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.874      ;
; 0.664 ; next_state.TEST            ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 0.000        ; 0.064      ; 0.885      ;
; 0.677 ; next_state.SHIFT_AND_COUNT ; next_state.TEST            ; clock        ; clock       ; 0.000        ; 0.064      ; 0.898      ;
; 0.679 ; shift_reg[6]               ; add_operand2[2]            ; clock        ; clock       ; 0.000        ; 0.063      ; 0.899      ;
; 0.689 ; load_reg[2]                ; add_operand1[2]            ; clock        ; clock       ; 0.000        ; 0.085      ; 0.931      ;
; 0.721 ; shift_reg[6]               ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.941      ;
; 0.754 ; add_operand2[3]            ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.974      ;
; 0.754 ; shift_reg[0]               ; add_operand1[0]            ; clock        ; clock       ; 0.000        ; 0.062      ; 0.973      ;
; 0.755 ; shift_reg[0]               ; add_operand1[1]            ; clock        ; clock       ; 0.000        ; 0.062      ; 0.974      ;
; 0.771 ; next_state.INITIALIZE      ; load_reg[0]                ; clock        ; clock       ; 0.000        ; -0.288     ; 0.640      ;
; 0.772 ; next_state.INITIALIZE      ; load_reg[3]                ; clock        ; clock       ; 0.000        ; -0.288     ; 0.641      ;
; 0.772 ; next_state.INITIALIZE      ; load_reg[1]                ; clock        ; clock       ; 0.000        ; -0.288     ; 0.641      ;
; 0.774 ; next_state.INITIALIZE      ; load_reg[2]                ; clock        ; clock       ; 0.000        ; -0.288     ; 0.643      ;
; 0.794 ; next_state.ADD             ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.013      ;
; 0.795 ; next_state.ADD             ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.014      ;
; 0.800 ; next_state.SHIFT_AND_COUNT ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.019      ;
; 0.818 ; next_state.ADD             ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.037      ;
; 0.855 ; add_operand2[3]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.406      ; 1.418      ;
; 0.925 ; shift_reg[8]               ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; -0.266     ; 0.816      ;
; 0.932 ; next_state.ADD             ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.064      ; 1.153      ;
; 0.933 ; next_state.ADD             ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.064      ; 1.154      ;
; 0.953 ; next_state.TEST            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.405      ; 1.515      ;
; 0.971 ; add_operand1[1]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.191      ;
; 0.997 ; next_state.SHIFT_AND_COUNT ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.216      ;
; 1.010 ; next_state.SHIFT_AND_COUNT ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.229      ;
; 1.011 ; add_operand1[3]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.406      ; 1.574      ;
; 1.031 ; next_state.SHIFT_AND_COUNT ; shift_reg[4]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.250      ;
; 1.056 ; next_state.DONE            ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.064      ; 1.277      ;
; 1.057 ; next_state.DONE            ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.064      ; 1.278      ;
; 1.088 ; add_operand1[0]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.308      ;
; 1.143 ; add_operand2[1]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.363      ;
; 1.146 ; add_operand1[1]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.406      ; 1.709      ;
; 1.156 ; add_operand2[0]            ; shift_reg[4]               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.376      ;
; 1.164 ; shift_reg[0]               ; add_operand1[3]            ; clock        ; clock       ; 0.000        ; 0.062      ; 1.383      ;
; 1.165 ; next_state.DONE            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.405      ; 1.727      ;
; 1.189 ; add_operand2[2]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.406      ; 1.752      ;
; 1.196 ; next_state.INITIALIZE      ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; -0.264     ; 1.089      ;
; 1.196 ; next_state.INITIALIZE      ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; -0.264     ; 1.089      ;
; 1.196 ; next_state.INITIALIZE      ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; -0.264     ; 1.089      ;
; 1.196 ; next_state.INITIALIZE      ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; -0.264     ; 1.089      ;
; 1.199 ; next_state.INITIALIZE      ; next_state.TEST            ; clock        ; clock       ; 0.000        ; -0.264     ; 1.092      ;
; 1.214 ; next_state.TEST            ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.064      ; 1.435      ;
; 1.215 ; next_state.TEST            ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.064      ; 1.436      ;
; 1.219 ; add_operand1[2]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.439      ;
; 1.220 ; next_state.ADD             ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; 0.064      ; 1.441      ;
; 1.220 ; next_state.ADD             ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; 0.064      ; 1.441      ;
; 1.220 ; next_state.ADD             ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; 0.064      ; 1.441      ;
; 1.220 ; next_state.ADD             ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; 0.064      ; 1.441      ;
; 1.247 ; add_operand2[1]            ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.467      ;
; 1.261 ; shift_reg[4]               ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; 0.065      ; 1.483      ;
; 1.263 ; add_operand1[0]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.406      ; 1.826      ;
; 1.306 ; add_operand2[0]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.526      ;
; 1.318 ; add_operand1[2]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.406      ; 1.881      ;
; 1.318 ; add_operand2[1]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.406      ; 1.881      ;
; 1.319 ; add_operand1[3]            ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.539      ;
; 1.344 ; next_state.DONE            ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; 0.064      ; 1.565      ;
; 1.344 ; next_state.DONE            ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; 0.064      ; 1.565      ;
; 1.344 ; next_state.DONE            ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; 0.064      ; 1.565      ;
; 1.344 ; next_state.DONE            ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; 0.064      ; 1.565      ;
; 1.374 ; add_operand1[1]            ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.063      ; 1.594      ;
; 1.377 ; next_state.TEST            ; shift_reg[4]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.596      ;
; 1.377 ; next_state.TEST            ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.596      ;
; 1.377 ; next_state.TEST            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.596      ;
; 1.377 ; next_state.TEST            ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.596      ;
; 1.382 ; load_reg[3]                ; add_operand1[3]            ; clock        ; clock       ; 0.000        ; 0.085      ; 1.624      ;
; 1.406 ; next_state.TEST            ; add_operand1[3]            ; clock        ; clock       ; 0.000        ; 0.062      ; 1.625      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 495.05 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.020 ; -16.554           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -32.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                    ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.020 ; add_operand2[0]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.958      ;
; -0.950 ; next_state.INITIALIZE      ; load_reg[3]                ; clock        ; clock       ; 1.000        ; -0.394     ; 1.551      ;
; -0.950 ; next_state.INITIALIZE      ; load_reg[2]                ; clock        ; clock       ; 1.000        ; -0.394     ; 1.551      ;
; -0.950 ; next_state.INITIALIZE      ; load_reg[1]                ; clock        ; clock       ; 1.000        ; -0.394     ; 1.551      ;
; -0.950 ; next_state.INITIALIZE      ; load_reg[0]                ; clock        ; clock       ; 1.000        ; -0.394     ; 1.551      ;
; -0.915 ; next_state.ADD             ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.851      ;
; -0.894 ; add_operand2[0]            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.832      ;
; -0.884 ; add_operand2[1]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.822      ;
; -0.855 ; add_operand1[0]            ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.793      ;
; -0.837 ; next_state.SHIFT_AND_COUNT ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.773      ;
; -0.827 ; add_operand1[1]            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.765      ;
; -0.806 ; add_operand2[0]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.248      ; 2.049      ;
; -0.805 ; add_operand1[2]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.743      ;
; -0.791 ; add_operand1[0]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.729      ;
; -0.748 ; next_state.DONE            ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.684      ;
; -0.748 ; next_state.DONE            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.684      ;
; -0.748 ; next_state.DONE            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.684      ;
; -0.748 ; next_state.DONE            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.684      ;
; -0.745 ; add_operand2[2]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.683      ;
; -0.705 ; next_state.IDLE            ; load_reg[3]                ; clock        ; clock       ; 1.000        ; -0.394     ; 1.306      ;
; -0.705 ; next_state.IDLE            ; load_reg[2]                ; clock        ; clock       ; 1.000        ; -0.394     ; 1.306      ;
; -0.705 ; next_state.IDLE            ; load_reg[1]                ; clock        ; clock       ; 1.000        ; -0.394     ; 1.306      ;
; -0.705 ; next_state.IDLE            ; load_reg[0]                ; clock        ; clock       ; 1.000        ; -0.394     ; 1.306      ;
; -0.696 ; add_operand1[0]            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.634      ;
; -0.670 ; add_operand2[1]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.248      ; 1.913      ;
; -0.654 ; add_operand1[1]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.592      ;
; -0.653 ; add_operand1[3]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.591      ;
; -0.648 ; next_state.TEST            ; shift_reg[0]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.586      ;
; -0.648 ; next_state.TEST            ; shift_reg[1]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.586      ;
; -0.648 ; next_state.TEST            ; shift_reg[2]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.586      ;
; -0.648 ; next_state.TEST            ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.586      ;
; -0.620 ; add_operand2[0]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.558      ;
; -0.616 ; load_reg[3]                ; add_operand1[3]            ; clock        ; clock       ; 1.000        ; -0.036     ; 1.575      ;
; -0.591 ; add_operand1[2]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.248      ; 1.834      ;
; -0.578 ; shift_reg[4]               ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.055     ; 1.518      ;
; -0.577 ; add_operand1[0]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.248      ; 1.820      ;
; -0.531 ; add_operand2[2]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.248      ; 1.774      ;
; -0.528 ; add_operand2[1]            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.466      ;
; -0.528 ; add_operand1[2]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.466      ;
; -0.525 ; next_state.TEST            ; count[0]                   ; clock        ; clock       ; 1.000        ; -0.057     ; 1.463      ;
; -0.523 ; next_state.TEST            ; add_operand1[3]            ; clock        ; clock       ; 1.000        ; -0.059     ; 1.459      ;
; -0.523 ; next_state.TEST            ; add_operand1[2]            ; clock        ; clock       ; 1.000        ; -0.059     ; 1.459      ;
; -0.523 ; next_state.TEST            ; add_operand1[1]            ; clock        ; clock       ; 1.000        ; -0.059     ; 1.459      ;
; -0.523 ; next_state.TEST            ; add_operand1[0]            ; clock        ; clock       ; 1.000        ; -0.059     ; 1.459      ;
; -0.523 ; next_state.TEST            ; add_operand2[0]            ; clock        ; clock       ; 1.000        ; -0.059     ; 1.459      ;
; -0.523 ; next_state.TEST            ; add_operand2[1]            ; clock        ; clock       ; 1.000        ; -0.059     ; 1.459      ;
; -0.523 ; next_state.TEST            ; add_operand2[2]            ; clock        ; clock       ; 1.000        ; -0.059     ; 1.459      ;
; -0.523 ; next_state.TEST            ; add_operand2[3]            ; clock        ; clock       ; 1.000        ; -0.059     ; 1.459      ;
; -0.523 ; next_state.TEST            ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.459      ;
; -0.523 ; next_state.TEST            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.459      ;
; -0.523 ; next_state.TEST            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.459      ;
; -0.523 ; next_state.TEST            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.459      ;
; -0.522 ; next_state.DONE            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.246      ; 1.763      ;
; -0.505 ; next_state.TEST            ; count[1]                   ; clock        ; clock       ; 1.000        ; -0.057     ; 1.443      ;
; -0.493 ; next_state.DONE            ; shift_reg[0]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.431      ;
; -0.493 ; next_state.DONE            ; shift_reg[1]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.431      ;
; -0.493 ; next_state.DONE            ; shift_reg[2]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.431      ;
; -0.493 ; next_state.DONE            ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.431      ;
; -0.484 ; add_operand2[1]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.422      ;
; -0.472 ; next_state.INITIALIZE      ; shift_reg[2]               ; clock        ; clock       ; 1.000        ; -0.372     ; 1.095      ;
; -0.472 ; next_state.INITIALIZE      ; next_state.TEST            ; clock        ; clock       ; 1.000        ; -0.372     ; 1.095      ;
; -0.471 ; next_state.INITIALIZE      ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.372     ; 1.094      ;
; -0.467 ; next_state.INITIALIZE      ; shift_reg[0]               ; clock        ; clock       ; 1.000        ; -0.372     ; 1.090      ;
; -0.467 ; next_state.INITIALIZE      ; shift_reg[1]               ; clock        ; clock       ; 1.000        ; -0.372     ; 1.090      ;
; -0.453 ; shift_reg[0]               ; add_operand1[3]            ; clock        ; clock       ; 1.000        ; -0.059     ; 1.389      ;
; -0.440 ; add_operand1[1]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.248      ; 1.683      ;
; -0.426 ; add_operand2[0]            ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.364      ;
; -0.391 ; add_operand1[0]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.329      ;
; -0.375 ; next_state.ADD             ; shift_reg[0]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.313      ;
; -0.375 ; next_state.ADD             ; shift_reg[1]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.313      ;
; -0.375 ; next_state.ADD             ; shift_reg[2]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.313      ;
; -0.375 ; next_state.ADD             ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.313      ;
; -0.370 ; next_state.DONE            ; count[0]                   ; clock        ; clock       ; 1.000        ; -0.057     ; 1.308      ;
; -0.350 ; next_state.DONE            ; count[1]                   ; clock        ; clock       ; 1.000        ; -0.057     ; 1.288      ;
; -0.315 ; next_state.SHIFT_AND_COUNT ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.251      ;
; -0.303 ; add_operand1[3]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.248      ; 1.546      ;
; -0.298 ; next_state.SHIFT_AND_COUNT ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.234      ;
; -0.297 ; next_state.TEST            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.246      ; 1.538      ;
; -0.254 ; add_operand1[1]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.057     ; 1.192      ;
; -0.252 ; next_state.ADD             ; count[0]                   ; clock        ; clock       ; 1.000        ; -0.057     ; 1.190      ;
; -0.232 ; next_state.ADD             ; count[1]                   ; clock        ; clock       ; 1.000        ; -0.057     ; 1.170      ;
; -0.226 ; add_operand2[3]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.248      ; 1.469      ;
; -0.203 ; shift_reg[8]               ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.374     ; 0.824      ;
; -0.119 ; next_state.ADD             ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.055      ;
; -0.091 ; next_state.ADD             ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.027      ;
; -0.067 ; next_state.SHIFT_AND_COUNT ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.059     ; 1.003      ;
; -0.063 ; next_state.ADD             ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.059     ; 0.999      ;
; -0.057 ; shift_reg[0]               ; add_operand1[1]            ; clock        ; clock       ; 1.000        ; -0.059     ; 0.993      ;
; -0.053 ; shift_reg[0]               ; add_operand1[0]            ; clock        ; clock       ; 1.000        ; -0.059     ; 0.989      ;
; -0.049 ; add_operand2[3]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.057     ; 0.987      ;
; -0.036 ; next_state.SHIFT_AND_COUNT ; next_state.TEST            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.974      ;
; -0.032 ; next_state.SHIFT_AND_COUNT ; count[0]                   ; clock        ; clock       ; 1.000        ; -0.057     ; 0.970      ;
; -0.024 ; shift_reg[6]               ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.057     ; 0.962      ;
; -0.011 ; next_state.SHIFT_AND_COUNT ; count[1]                   ; clock        ; clock       ; 1.000        ; -0.057     ; 0.949      ;
; 0.003  ; load_reg[2]                ; add_operand1[2]            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.956      ;
; 0.023  ; next_state.SHIFT_AND_COUNT ; next_state.DONE            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.915      ;
; 0.027  ; next_state.ADD             ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.246      ; 1.214      ;
; 0.037  ; next_state.ADD             ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 1.000        ; -0.057     ; 0.901      ;
; 0.049  ; next_state.TEST            ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 1.000        ; -0.057     ; 0.889      ;
; 0.052  ; shift_reg[6]               ; add_operand2[2]            ; clock        ; clock       ; 1.000        ; -0.057     ; 0.886      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                    ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; shift_reg[8]               ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; next_state.IDLE            ; next_state.IDLE            ; clock        ; clock       ; 0.000        ; 0.069      ; 0.511      ;
; 0.310 ; count[0]                   ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; count[1]                   ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.322 ; next_state.IDLE            ; next_state.INITIALIZE      ; clock        ; clock       ; 0.000        ; 0.069      ; 0.535      ;
; 0.340 ; count[0]                   ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.541      ;
; 0.349 ; count[0]                   ; next_state.DONE            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.550      ;
; 0.362 ; shift_reg[0]               ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 0.000        ; 0.057      ; 0.563      ;
; 0.373 ; shift_reg[0]               ; next_state.ADD             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.574      ;
; 0.427 ; count[1]                   ; next_state.TEST            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.628      ;
; 0.436 ; count[1]                   ; next_state.DONE            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.637      ;
; 0.453 ; shift_reg[7]               ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.654      ;
; 0.455 ; shift_reg[5]               ; shift_reg[4]               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.656      ;
; 0.462 ; next_state.DONE            ; next_state.IDLE            ; clock        ; clock       ; 0.000        ; 0.372      ; 0.978      ;
; 0.478 ; next_state.SHIFT_AND_COUNT ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.679      ;
; 0.481 ; next_state.SHIFT_AND_COUNT ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.682      ;
; 0.481 ; shift_reg[4]               ; add_operand2[0]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.682      ;
; 0.484 ; next_state.SHIFT_AND_COUNT ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.685      ;
; 0.484 ; next_state.SHIFT_AND_COUNT ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.685      ;
; 0.488 ; shift_reg[5]               ; add_operand2[1]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.689      ;
; 0.488 ; shift_reg[7]               ; add_operand2[3]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.689      ;
; 0.500 ; shift_reg[1]               ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.701      ;
; 0.502 ; shift_reg[3]               ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.703      ;
; 0.513 ; shift_reg[2]               ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.714      ;
; 0.516 ; shift_reg[0]               ; add_operand1[2]            ; clock        ; clock       ; 0.000        ; 0.055      ; 0.715      ;
; 0.520 ; next_state.ADD             ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 0.000        ; 0.057      ; 0.721      ;
; 0.529 ; load_reg[1]                ; add_operand1[1]            ; clock        ; clock       ; 0.000        ; 0.077      ; 0.750      ;
; 0.534 ; load_reg[0]                ; add_operand1[0]            ; clock        ; clock       ; 0.000        ; 0.077      ; 0.755      ;
; 0.538 ; next_state.TEST            ; next_state.ADD             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.739      ;
; 0.553 ; next_state.SHIFT_AND_COUNT ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.754      ;
; 0.556 ; next_state.SHIFT_AND_COUNT ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.757      ;
; 0.559 ; next_state.SHIFT_AND_COUNT ; next_state.DONE            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.760      ;
; 0.574 ; add_operand2[2]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.775      ;
; 0.584 ; count[0]                   ; next_state.TEST            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.785      ;
; 0.593 ; next_state.ADD             ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.372      ; 1.109      ;
; 0.602 ; next_state.SHIFT_AND_COUNT ; next_state.TEST            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.803      ;
; 0.608 ; next_state.TEST            ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 0.000        ; 0.057      ; 0.809      ;
; 0.615 ; shift_reg[6]               ; add_operand2[2]            ; clock        ; clock       ; 0.000        ; 0.057      ; 0.816      ;
; 0.632 ; load_reg[2]                ; add_operand1[2]            ; clock        ; clock       ; 0.000        ; 0.077      ; 0.853      ;
; 0.651 ; shift_reg[6]               ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.852      ;
; 0.677 ; add_operand2[3]            ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.057      ; 0.878      ;
; 0.687 ; shift_reg[0]               ; add_operand1[0]            ; clock        ; clock       ; 0.000        ; 0.055      ; 0.886      ;
; 0.689 ; shift_reg[0]               ; add_operand1[1]            ; clock        ; clock       ; 0.000        ; 0.055      ; 0.888      ;
; 0.703 ; next_state.INITIALIZE      ; load_reg[1]                ; clock        ; clock       ; 0.000        ; -0.269     ; 0.578      ;
; 0.705 ; next_state.INITIALIZE      ; load_reg[3]                ; clock        ; clock       ; 0.000        ; -0.269     ; 0.580      ;
; 0.705 ; next_state.INITIALIZE      ; load_reg[0]                ; clock        ; clock       ; 0.000        ; -0.269     ; 0.580      ;
; 0.706 ; next_state.INITIALIZE      ; load_reg[2]                ; clock        ; clock       ; 0.000        ; -0.269     ; 0.581      ;
; 0.716 ; next_state.ADD             ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.915      ;
; 0.716 ; next_state.ADD             ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.915      ;
; 0.728 ; next_state.SHIFT_AND_COUNT ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.927      ;
; 0.734 ; next_state.ADD             ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.933      ;
; 0.775 ; add_operand2[3]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.374      ; 1.293      ;
; 0.833 ; next_state.ADD             ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.057      ; 1.034      ;
; 0.834 ; next_state.ADD             ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.057      ; 1.035      ;
; 0.855 ; next_state.TEST            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.372      ; 1.371      ;
; 0.855 ; shift_reg[8]               ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; -0.248     ; 0.751      ;
; 0.871 ; add_operand1[1]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.072      ;
; 0.913 ; next_state.SHIFT_AND_COUNT ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.055      ; 1.112      ;
; 0.923 ; next_state.SHIFT_AND_COUNT ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.055      ; 1.122      ;
; 0.928 ; add_operand1[3]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.374      ; 1.446      ;
; 0.940 ; next_state.DONE            ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.057      ; 1.141      ;
; 0.941 ; next_state.DONE            ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.057      ; 1.142      ;
; 0.944 ; next_state.SHIFT_AND_COUNT ; shift_reg[4]               ; clock        ; clock       ; 0.000        ; 0.055      ; 1.143      ;
; 0.976 ; add_operand1[0]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.177      ;
; 1.023 ; add_operand2[1]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.224      ;
; 1.044 ; add_operand1[1]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.374      ; 1.562      ;
; 1.049 ; next_state.DONE            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.372      ; 1.565      ;
; 1.057 ; add_operand2[0]            ; shift_reg[4]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.258      ;
; 1.060 ; shift_reg[0]               ; add_operand1[3]            ; clock        ; clock       ; 0.000        ; 0.055      ; 1.259      ;
; 1.084 ; add_operand2[2]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.374      ; 1.602      ;
; 1.086 ; next_state.TEST            ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.057      ; 1.287      ;
; 1.087 ; next_state.TEST            ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.057      ; 1.288      ;
; 1.102 ; next_state.ADD             ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.303      ;
; 1.102 ; next_state.ADD             ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.303      ;
; 1.102 ; next_state.ADD             ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.303      ;
; 1.102 ; next_state.ADD             ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.303      ;
; 1.109 ; add_operand1[2]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.310      ;
; 1.110 ; next_state.INITIALIZE      ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; -0.246     ; 1.008      ;
; 1.110 ; next_state.INITIALIZE      ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; -0.246     ; 1.008      ;
; 1.111 ; next_state.INITIALIZE      ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; -0.246     ; 1.009      ;
; 1.111 ; next_state.INITIALIZE      ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; -0.246     ; 1.009      ;
; 1.114 ; next_state.INITIALIZE      ; next_state.TEST            ; clock        ; clock       ; 0.000        ; -0.246     ; 1.012      ;
; 1.143 ; add_operand2[1]            ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.344      ;
; 1.149 ; add_operand1[0]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.374      ; 1.667      ;
; 1.158 ; shift_reg[4]               ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; 0.059      ; 1.361      ;
; 1.179 ; add_operand2[0]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.380      ;
; 1.196 ; add_operand2[1]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.374      ; 1.714      ;
; 1.201 ; add_operand1[3]            ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.402      ;
; 1.202 ; add_operand1[2]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.374      ; 1.720      ;
; 1.209 ; next_state.DONE            ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.410      ;
; 1.209 ; next_state.DONE            ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.410      ;
; 1.209 ; next_state.DONE            ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.410      ;
; 1.209 ; next_state.DONE            ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.410      ;
; 1.247 ; add_operand1[1]            ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.057      ; 1.448      ;
; 1.255 ; next_state.TEST            ; shift_reg[4]               ; clock        ; clock       ; 0.000        ; 0.055      ; 1.454      ;
; 1.255 ; next_state.TEST            ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.055      ; 1.454      ;
; 1.255 ; next_state.TEST            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.055      ; 1.454      ;
; 1.255 ; next_state.TEST            ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.055      ; 1.454      ;
; 1.274 ; load_reg[3]                ; add_operand1[3]            ; clock        ; clock       ; 0.000        ; 0.077      ; 1.495      ;
; 1.282 ; next_state.TEST            ; add_operand1[3]            ; clock        ; clock       ; 0.000        ; 0.055      ; 1.481      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.265 ; -1.968            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -33.991                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                    ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.265 ; add_operand2[0]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.036     ; 1.216      ;
; -0.252 ; next_state.ADD             ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.037     ; 1.202      ;
; -0.232 ; add_operand2[0]            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.036     ; 1.183      ;
; -0.214 ; add_operand1[0]            ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.036     ; 1.165      ;
; -0.205 ; next_state.INITIALIZE      ; load_reg[3]                ; clock        ; clock       ; 1.000        ; -0.237     ; 0.955      ;
; -0.205 ; next_state.INITIALIZE      ; load_reg[2]                ; clock        ; clock       ; 1.000        ; -0.237     ; 0.955      ;
; -0.205 ; next_state.INITIALIZE      ; load_reg[1]                ; clock        ; clock       ; 1.000        ; -0.237     ; 0.955      ;
; -0.205 ; next_state.INITIALIZE      ; load_reg[0]                ; clock        ; clock       ; 1.000        ; -0.237     ; 0.955      ;
; -0.181 ; add_operand1[1]            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.036     ; 1.132      ;
; -0.173 ; add_operand2[1]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.036     ; 1.124      ;
; -0.165 ; add_operand2[0]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.145      ; 1.297      ;
; -0.152 ; next_state.SHIFT_AND_COUNT ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.037     ; 1.102      ;
; -0.132 ; add_operand1[2]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.036     ; 1.083      ;
; -0.107 ; add_operand1[0]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.036     ; 1.058      ;
; -0.104 ; add_operand1[0]            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.036     ; 1.055      ;
; -0.093 ; add_operand2[2]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.036     ; 1.044      ;
; -0.088 ; next_state.DONE            ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.037     ; 1.038      ;
; -0.088 ; next_state.DONE            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.037     ; 1.038      ;
; -0.088 ; next_state.DONE            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.037     ; 1.038      ;
; -0.088 ; next_state.DONE            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.037     ; 1.038      ;
; -0.073 ; add_operand2[1]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.145      ; 1.205      ;
; -0.049 ; shift_reg[4]               ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.035     ; 1.001      ;
; -0.049 ; add_operand1[3]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.036     ; 1.000      ;
; -0.037 ; load_reg[3]                ; add_operand1[3]            ; clock        ; clock       ; 1.000        ; -0.024     ; 1.000      ;
; -0.032 ; add_operand1[2]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.145      ; 1.164      ;
; -0.029 ; next_state.IDLE            ; load_reg[3]                ; clock        ; clock       ; 1.000        ; -0.237     ; 0.779      ;
; -0.029 ; next_state.IDLE            ; load_reg[2]                ; clock        ; clock       ; 1.000        ; -0.237     ; 0.779      ;
; -0.029 ; next_state.IDLE            ; load_reg[1]                ; clock        ; clock       ; 1.000        ; -0.237     ; 0.779      ;
; -0.029 ; next_state.IDLE            ; load_reg[0]                ; clock        ; clock       ; 1.000        ; -0.237     ; 0.779      ;
; -0.027 ; add_operand1[1]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.978      ;
; -0.020 ; next_state.TEST            ; shift_reg[0]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.971      ;
; -0.020 ; next_state.TEST            ; shift_reg[1]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.971      ;
; -0.020 ; next_state.TEST            ; shift_reg[2]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.971      ;
; -0.020 ; next_state.TEST            ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.971      ;
; -0.016 ; add_operand2[0]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.967      ;
; -0.007 ; add_operand1[0]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.145      ; 1.139      ;
; 0.006  ; add_operand2[1]            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.945      ;
; 0.007  ; add_operand2[2]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.145      ; 1.125      ;
; 0.022  ; add_operand1[2]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.929      ;
; 0.041  ; next_state.DONE            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.144      ; 1.090      ;
; 0.046  ; next_state.INITIALIZE      ; next_state.TEST            ; clock        ; clock       ; 1.000        ; -0.224     ; 0.717      ;
; 0.047  ; next_state.INITIALIZE      ; shift_reg[2]               ; clock        ; clock       ; 1.000        ; -0.224     ; 0.716      ;
; 0.047  ; next_state.TEST            ; count[0]                   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.904      ;
; 0.047  ; next_state.INITIALIZE      ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.224     ; 0.716      ;
; 0.049  ; next_state.INITIALIZE      ; shift_reg[0]               ; clock        ; clock       ; 1.000        ; -0.224     ; 0.714      ;
; 0.050  ; next_state.INITIALIZE      ; shift_reg[1]               ; clock        ; clock       ; 1.000        ; -0.224     ; 0.713      ;
; 0.058  ; next_state.TEST            ; add_operand1[3]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; next_state.TEST            ; add_operand1[2]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; next_state.TEST            ; add_operand1[1]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; next_state.TEST            ; add_operand1[0]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; next_state.TEST            ; add_operand2[0]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; next_state.TEST            ; add_operand2[1]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; next_state.TEST            ; add_operand2[2]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; next_state.TEST            ; add_operand2[3]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.892      ;
; 0.062  ; add_operand2[0]            ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.889      ;
; 0.063  ; next_state.TEST            ; count[1]                   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.888      ;
; 0.067  ; next_state.TEST            ; shift_reg[4]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.883      ;
; 0.067  ; next_state.TEST            ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.883      ;
; 0.067  ; next_state.TEST            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.883      ;
; 0.067  ; next_state.TEST            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.883      ;
; 0.073  ; add_operand1[1]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.145      ; 1.059      ;
; 0.076  ; add_operand2[1]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.875      ;
; 0.090  ; next_state.DONE            ; shift_reg[0]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.861      ;
; 0.090  ; next_state.DONE            ; shift_reg[1]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.861      ;
; 0.090  ; next_state.DONE            ; shift_reg[2]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.861      ;
; 0.090  ; next_state.DONE            ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.861      ;
; 0.096  ; shift_reg[0]               ; add_operand1[3]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.854      ;
; 0.142  ; add_operand1[0]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.809      ;
; 0.149  ; add_operand1[3]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.145      ; 0.983      ;
; 0.152  ; next_state.SHIFT_AND_COUNT ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.798      ;
; 0.156  ; next_state.SHIFT_AND_COUNT ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.794      ;
; 0.157  ; next_state.DONE            ; count[0]                   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.794      ;
; 0.161  ; next_state.ADD             ; shift_reg[0]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.790      ;
; 0.161  ; next_state.ADD             ; shift_reg[1]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.790      ;
; 0.161  ; next_state.ADD             ; shift_reg[2]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.790      ;
; 0.161  ; next_state.ADD             ; shift_reg[3]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.790      ;
; 0.173  ; next_state.DONE            ; count[1]                   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.778      ;
; 0.196  ; next_state.TEST            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.144      ; 0.935      ;
; 0.197  ; add_operand2[3]            ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.145      ; 0.935      ;
; 0.222  ; add_operand1[1]            ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.729      ;
; 0.228  ; next_state.ADD             ; count[0]                   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.723      ;
; 0.234  ; shift_reg[8]               ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.225     ; 0.528      ;
; 0.244  ; next_state.ADD             ; count[1]                   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.707      ;
; 0.288  ; next_state.ADD             ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.662      ;
; 0.302  ; next_state.ADD             ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.648      ;
; 0.313  ; next_state.SHIFT_AND_COUNT ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.637      ;
; 0.321  ; next_state.ADD             ; shift_reg[6]               ; clock        ; clock       ; 1.000        ; -0.037     ; 0.629      ;
; 0.327  ; shift_reg[0]               ; add_operand1[1]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.623      ;
; 0.328  ; shift_reg[0]               ; add_operand1[0]            ; clock        ; clock       ; 1.000        ; -0.037     ; 0.622      ;
; 0.342  ; next_state.SHIFT_AND_COUNT ; next_state.TEST            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.609      ;
; 0.344  ; shift_reg[6]               ; shift_reg[5]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.607      ;
; 0.345  ; next_state.ADD             ; shift_reg[8]               ; clock        ; clock       ; 1.000        ; 0.144      ; 0.786      ;
; 0.347  ; add_operand2[3]            ; shift_reg[7]               ; clock        ; clock       ; 1.000        ; -0.036     ; 0.604      ;
; 0.349  ; next_state.SHIFT_AND_COUNT ; count[0]                   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.602      ;
; 0.356  ; load_reg[2]                ; add_operand1[2]            ; clock        ; clock       ; 1.000        ; -0.024     ; 0.607      ;
; 0.360  ; next_state.SHIFT_AND_COUNT ; count[1]                   ; clock        ; clock       ; 1.000        ; -0.036     ; 0.591      ;
; 0.376  ; next_state.SHIFT_AND_COUNT ; next_state.DONE            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.575      ;
; 0.393  ; next_state.ADD             ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 1.000        ; -0.036     ; 0.558      ;
; 0.401  ; next_state.TEST            ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 1.000        ; -0.036     ; 0.550      ;
; 0.405  ; count[0]                   ; next_state.TEST            ; clock        ; clock       ; 1.000        ; -0.036     ; 0.546      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                    ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; shift_reg[8]               ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; next_state.IDLE            ; next_state.IDLE            ; clock        ; clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; count[0]                   ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count[1]                   ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.195 ; next_state.IDLE            ; next_state.INITIALIZE      ; clock        ; clock       ; 0.000        ; 0.044      ; 0.323      ;
; 0.201 ; count[0]                   ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; count[0]                   ; next_state.DONE            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.322      ;
; 0.217 ; shift_reg[0]               ; next_state.ADD             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.337      ;
; 0.220 ; shift_reg[0]               ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 0.000        ; 0.036      ; 0.340      ;
; 0.259 ; count[1]                   ; next_state.DONE            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.379      ;
; 0.260 ; count[1]                   ; next_state.TEST            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.380      ;
; 0.269 ; shift_reg[5]               ; shift_reg[4]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; shift_reg[7]               ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.389      ;
; 0.278 ; shift_reg[4]               ; add_operand2[0]            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; next_state.DONE            ; next_state.IDLE            ; clock        ; clock       ; 0.000        ; 0.224      ; 0.587      ;
; 0.283 ; shift_reg[5]               ; add_operand2[1]            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.403      ;
; 0.283 ; shift_reg[7]               ; add_operand2[3]            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.403      ;
; 0.292 ; shift_reg[0]               ; add_operand1[2]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.411      ;
; 0.295 ; next_state.SHIFT_AND_COUNT ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; next_state.SHIFT_AND_COUNT ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; next_state.SHIFT_AND_COUNT ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; next_state.SHIFT_AND_COUNT ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.300 ; shift_reg[1]               ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; shift_reg[3]               ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.420      ;
; 0.307 ; load_reg[1]                ; add_operand1[1]            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.439      ;
; 0.308 ; shift_reg[2]               ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; load_reg[0]                ; add_operand1[0]            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.442      ;
; 0.311 ; next_state.ADD             ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 0.000        ; 0.036      ; 0.431      ;
; 0.325 ; next_state.TEST            ; next_state.ADD             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.445      ;
; 0.338 ; add_operand2[2]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.458      ;
; 0.339 ; next_state.SHIFT_AND_COUNT ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.459      ;
; 0.340 ; next_state.SHIFT_AND_COUNT ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.460      ;
; 0.342 ; next_state.SHIFT_AND_COUNT ; next_state.DONE            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.462      ;
; 0.348 ; next_state.ADD             ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.656      ;
; 0.349 ; shift_reg[6]               ; add_operand2[2]            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.469      ;
; 0.349 ; next_state.TEST            ; next_state.SHIFT_AND_COUNT ; clock        ; clock       ; 0.000        ; 0.036      ; 0.469      ;
; 0.352 ; count[0]                   ; next_state.TEST            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.472      ;
; 0.369 ; load_reg[2]                ; add_operand1[2]            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.501      ;
; 0.373 ; next_state.SHIFT_AND_COUNT ; next_state.TEST            ; clock        ; clock       ; 0.000        ; 0.036      ; 0.493      ;
; 0.382 ; shift_reg[6]               ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.502      ;
; 0.397 ; shift_reg[0]               ; add_operand1[0]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.516      ;
; 0.398 ; add_operand2[3]            ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.518      ;
; 0.398 ; shift_reg[0]               ; add_operand1[1]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.517      ;
; 0.414 ; next_state.INITIALIZE      ; load_reg[1]                ; clock        ; clock       ; 0.000        ; -0.157     ; 0.341      ;
; 0.414 ; next_state.ADD             ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.533      ;
; 0.415 ; next_state.ADD             ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.534      ;
; 0.416 ; next_state.INITIALIZE      ; load_reg[3]                ; clock        ; clock       ; 0.000        ; -0.157     ; 0.343      ;
; 0.416 ; next_state.INITIALIZE      ; load_reg[2]                ; clock        ; clock       ; 0.000        ; -0.157     ; 0.343      ;
; 0.417 ; next_state.INITIALIZE      ; load_reg[0]                ; clock        ; clock       ; 0.000        ; -0.157     ; 0.344      ;
; 0.420 ; next_state.SHIFT_AND_COUNT ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.539      ;
; 0.428 ; next_state.ADD             ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.547      ;
; 0.449 ; add_operand2[3]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.225      ; 0.758      ;
; 0.501 ; shift_reg[8]               ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; -0.145     ; 0.440      ;
; 0.507 ; add_operand1[1]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.627      ;
; 0.515 ; next_state.ADD             ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.635      ;
; 0.517 ; next_state.ADD             ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.637      ;
; 0.528 ; add_operand1[3]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.225      ; 0.837      ;
; 0.529 ; next_state.SHIFT_AND_COUNT ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.648      ;
; 0.536 ; next_state.TEST            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.844      ;
; 0.537 ; next_state.SHIFT_AND_COUNT ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.656      ;
; 0.548 ; next_state.SHIFT_AND_COUNT ; shift_reg[4]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.667      ;
; 0.574 ; add_operand1[0]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.694      ;
; 0.583 ; next_state.DONE            ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.703      ;
; 0.585 ; next_state.DONE            ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.705      ;
; 0.598 ; add_operand1[1]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.225      ; 0.907      ;
; 0.603 ; add_operand2[1]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.723      ;
; 0.614 ; shift_reg[0]               ; add_operand1[3]            ; clock        ; clock       ; 0.000        ; 0.035      ; 0.733      ;
; 0.620 ; add_operand2[2]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.225      ; 0.929      ;
; 0.626 ; add_operand2[0]            ; shift_reg[4]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.746      ;
; 0.640 ; add_operand1[2]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.760      ;
; 0.651 ; next_state.DONE            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.959      ;
; 0.657 ; next_state.INITIALIZE      ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; -0.144     ; 0.597      ;
; 0.657 ; next_state.INITIALIZE      ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; -0.144     ; 0.597      ;
; 0.659 ; next_state.INITIALIZE      ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; -0.144     ; 0.599      ;
; 0.659 ; next_state.INITIALIZE      ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; -0.144     ; 0.599      ;
; 0.660 ; next_state.INITIALIZE      ; next_state.TEST            ; clock        ; clock       ; 0.000        ; -0.144     ; 0.600      ;
; 0.664 ; next_state.TEST            ; count[0]                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.784      ;
; 0.665 ; add_operand1[0]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.225      ; 0.974      ;
; 0.666 ; next_state.TEST            ; count[1]                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.786      ;
; 0.668 ; next_state.ADD             ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.788      ;
; 0.668 ; next_state.ADD             ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.788      ;
; 0.668 ; next_state.ADD             ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.788      ;
; 0.668 ; next_state.ADD             ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.788      ;
; 0.680 ; add_operand2[1]            ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.800      ;
; 0.686 ; add_operand2[0]            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.806      ;
; 0.687 ; add_operand1[2]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.225      ; 0.996      ;
; 0.694 ; add_operand2[1]            ; shift_reg[8]               ; clock        ; clock       ; 0.000        ; 0.225      ; 1.003      ;
; 0.697 ; shift_reg[4]               ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.818      ;
; 0.697 ; add_operand1[3]            ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.817      ;
; 0.722 ; add_operand1[1]            ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.842      ;
; 0.731 ; load_reg[3]                ; add_operand1[3]            ; clock        ; clock       ; 0.000        ; 0.048      ; 0.863      ;
; 0.736 ; next_state.DONE            ; shift_reg[0]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.856      ;
; 0.736 ; next_state.DONE            ; shift_reg[1]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.856      ;
; 0.736 ; next_state.DONE            ; shift_reg[2]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.856      ;
; 0.736 ; next_state.DONE            ; shift_reg[3]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.856      ;
; 0.743 ; next_state.TEST            ; shift_reg[4]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.862      ;
; 0.743 ; next_state.TEST            ; shift_reg[5]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.862      ;
; 0.743 ; next_state.TEST            ; shift_reg[6]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.862      ;
; 0.743 ; next_state.TEST            ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.862      ;
; 0.744 ; add_operand2[2]            ; shift_reg[7]               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.864      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.270  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -1.270  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -21.351 ; 0.0   ; 0.0      ; 0.0     ; -33.991             ;
;  clock           ; -21.351 ; 0.000 ; N/A      ; N/A     ; -33.991             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; product[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; multiplier[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; multiplier[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; multiplier[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; multiplier[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; multiplicand[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; multiplicand[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; multiplicand[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; multiplicand[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; product[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; product[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; product[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 135      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 135      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; multiplicand[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplicand[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplicand[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplicand[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplier[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplier[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplier[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplier[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; multiplicand[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplicand[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplicand[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplicand[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplier[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplier[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplier[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; multiplier[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; product[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri May 21 18:07:50 2021
Info: Command: quartus_sta integer_multiplier -c integer_multiplier
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'integer_multiplier.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.270
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.270             -21.351 clock 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.020
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.020             -16.554 clock 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.265
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.265              -1.968 clock 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.991 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4768 megabytes
    Info: Processing ended: Fri May 21 18:07:53 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


