# Generated by Yosys 0.18+10 (git sha1 56342c003, gcc 11.4.0-1ubuntu1~22.04 -fPIC -Os)

.model and2
.inputs a b clk reset
.outputs c Q
.names $false
.names $true
1
.names $undef
.subckt dffre C=clk D=$abc$256$li0_li0 E=$true Q=a_reg R=$true 
.subckt dffre C=clk D=$abc$256$li1_li1 E=$true Q=b_reg R=$true 
.subckt dffre C=clk D=$abc$256$li2_li2 E=$true Q=c R=$true 
.names b_reg a_reg reset $abc$256$li2_li2
 1 1 0 1
.names b reset $abc$256$li1_li1
 1 0 1
.names a reset $abc$256$li0_li0
 1 0 1
.names b Q a Q
 0 1 0 1
 0 1 1 1
 1 0 1 1
 1 1 1 1
.end
