Fitter report for CV_8052
Tue Feb 16 15:07:11 2016
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Feb 16 15:07:11 2016       ;
; Quartus Prime Version           ; 15.1.0 Build 185 10/21/2015 SJ Lite Edition ;
; Revision Name                   ; CV_8052                                     ;
; Top-level Entity Name           ; CV_8052                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,975 / 18,480 ( 11 % )                     ;
; Total registers                 ; 1818                                        ;
; Total pins                      ; 136 / 224 ( 61 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 843,866 / 3,153,920 ( 27 % )                ;
; Total RAM Blocks                ; 107 / 308 ( 35 % )                          ;
; Total DSP Blocks                ; 1 / 66 ( 2 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 4 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Auto Delay Chains                                                          ; Off                                   ; On                                    ;
; Fitter Effort                                                              ; Fast Fit                              ; Auto Fit                              ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CV_PLL:pll_33_MHz|CV_PLL_0002:cv_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; RstIn~inputCLKENA0                                                                                                                                                                                                                                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; TCK~inputCLKENA0                                                                                                                                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; T51:core51|ACC[0]                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AX               ;                       ;
; T51:core51|ACC[0]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|ACC[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; T51:core51|ACC[1]                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AX               ;                       ;
; T51:core51|ACC[1]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|ACC[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; T51:core51|ACC[2]                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AX               ;                       ;
; T51:core51|ACC[2]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|ACC[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; T51:core51|ACC[3]                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AX               ;                       ;
; T51:core51|ACC[3]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|ACC[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; T51:core51|ACC[4]                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AX               ;                       ;
; T51:core51|ACC[4]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|ACC[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; T51:core51|ACC[5]                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AX               ;                       ;
; T51:core51|ACC[5]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|ACC[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; T51:core51|ACC[6]                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AX               ;                       ;
; T51:core51|ACC[6]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|ACC[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; T51:core51|ACC[7]                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AX               ;                       ;
; T51:core51|ACC[7]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|ACC[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; T51:core51|B[0]                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; T51:core51|B[0]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|B[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; T51:core51|B[1]                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; T51:core51|B[1]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|B[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; T51:core51|B[2]                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; T51:core51|B[2]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|B[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; T51:core51|B[3]                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; T51:core51|B[3]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|B[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; T51:core51|B[4]                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; T51:core51|B[4]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|B[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; T51:core51|B[5]                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; T51:core51|B[5]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|B[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; T51:core51|B[6]                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; T51:core51|B[6]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|B[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; T51:core51|B[7]                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Mul_Q[0]                                                                                                                                                                                                                                                                                                                          ; AY               ;                       ;
; T51:core51|B[7]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; T51:core51|B[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; Boot_flag                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Boot_flag~DUPLICATE                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; CV_Debug:BPctrl|BPA[11]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CV_Debug:BPctrl|BPA[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CV_Debug:BPctrl|Break_State2                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CV_Debug:BPctrl|Break_State2~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; CV_Debug:BPctrl|Rep_Add_r[1]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CV_Debug:BPctrl|Rep_Add_r[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; CV_Debug:BPctrl|Rep_Add_r[6]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CV_Debug:BPctrl|Rep_Add_r[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; CV_Debug:BPctrl|Rep_Add_r[10]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CV_Debug:BPctrl|Rep_Add_r[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; CV_PortIO:LCD_Data_Port|Port_Output[1]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CV_PortIO:LCD_Data_Port|Port_Output[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; CV_PortIO:tp0|Port_Output[0]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CV_PortIO:tp0|Port_Output[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; CV_PortIO:tp0|Port_Output[1]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CV_PortIO:tp0|Port_Output[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; CV_PortIO:tp0|Port_Output[2]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CV_PortIO:tp0|Port_Output[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; CV_PortIO:tp0|Port_Output[7]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CV_PortIO:tp0|Port_Output[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; CV_PortIO:tp1|Port_Output[0]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CV_PortIO:tp1|Port_Output[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; CV_PortIO:tp1|Port_Output[5]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CV_PortIO:tp1|Port_Output[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; CV_PortIO:tp3|Port_Output[1]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CV_PortIO:tp3|Port_Output[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; IO_Addr_r[4]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IO_Addr_r[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; IO_Addr_r[6]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IO_Addr_r[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|address_reg_a[0]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|address_reg_a[0]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; Replace_flag                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Replace_flag~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|address_reg_a[0]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|address_reg_a[0]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|address_reg_a[1]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|address_reg_a[1]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|crc_reg[0]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|crc_reg[0]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_counter:bit_counter|cntr_88i:auto_generated|counter_reg_bit[2]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_counter:bit_counter|cntr_88i:auto_generated|counter_reg_bit[2]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_counter:bit_counter|cntr_88i:auto_generated|counter_reg_bit[10]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_counter:bit_counter|cntr_88i:auto_generated|counter_reg_bit[10]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0|shift_taps_ma31:auto_generated|cntr_bof:cntr1|counter_reg_bit[5]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0|shift_taps_ma31:auto_generated|cntr_bof:cntr1|counter_reg_bit[5]~DUPLICATE                                                                                                  ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0|shift_taps_ma31:auto_generated|cntr_bof:cntr1|counter_reg_bit[9]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0|shift_taps_ma31:auto_generated|cntr_bof:cntr1|counter_reg_bit[9]~DUPLICATE                                                                                                  ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0|shift_taps_ma31:auto_generated|cntr_bof:cntr1|counter_reg_bit[12]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0|shift_taps_ma31:auto_generated|cntr_bof:cntr1|counter_reg_bit[12]~DUPLICATE                                                                                                 ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_8of:cntr1|counter_reg_bit[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_8of:cntr1|counter_reg_bit[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_8of:cntr1|counter_reg_bit[1]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_8of:cntr1|counter_reg_bit[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_8of:cntr1|counter_reg_bit[7]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_8of:cntr1|counter_reg_bit[7]~DUPLICATE                                                                                                     ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_8of:cntr1|counter_reg_bit[8]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_8of:cntr1|counter_reg_bit[8]~DUPLICATE                                                                                                     ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_8of:cntr1|counter_reg_bit[10]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_8of:cntr1|counter_reg_bit[10]~DUPLICATE                                                                                                    ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated|cntr_0of:cntr1|counter_reg_bit[5]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated|cntr_0of:cntr1|counter_reg_bit[5]~DUPLICATE                                                                                               ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated|cntr_0of:cntr1|counter_reg_bit[10]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated|cntr_0of:cntr1|counter_reg_bit[10]~DUPLICATE                                                                                              ;                  ;                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:powerful_reg|dffs[0]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:powerful_reg|dffs[0]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; T51:core51|DPH0[1]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPH0[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|DPH0[6]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPH0[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|DPH0[7]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPH0[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|DPH1[1]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPH1[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|DPH1[3]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPH1[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|DPH1[4]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPH1[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|DPH1[7]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPH1[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|DPL0[4]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPL0[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|DPL0[5]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPL0[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|DPL0[6]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPL0[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|DPL1[3]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPL1[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|DPL1[4]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPL1[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|DPL1[6]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPL1[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|DPL1[7]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|DPL1[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|FCycle[0]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|FCycle[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; T51:core51|FCycle[1]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|FCycle[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; T51:core51|HPInt                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|HPInt~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; T51:core51|IP[6]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|IP[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; T51:core51|IPending                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|IPending~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51:core51|Inst1[0]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|Inst1[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51:core51|Inst1[1]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|Inst1[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51:core51|Inst1[2]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|Inst1[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51:core51|Inst1[3]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|Inst1[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51:core51|Inst1[5]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|Inst1[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51:core51|Inst1[6]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|Inst1[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51:core51|Inst2[4]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|Inst2[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51:core51|Inst2[7]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|Inst2[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51:core51|Inst[4]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|Inst[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|Inst[5]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|Inst[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|Inst[6]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|Inst[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51:core51|PC[0]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|PC[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; T51:core51|PC[4]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|PC[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; T51:core51|PC[8]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|PC[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; T51:core51|PC[9]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|PC[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; T51:core51|PC[10]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|PC[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; T51:core51|PC[13]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|PC[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; T51:core51|PC[15]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|PC[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; T51:core51|PSW[7]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|PSW[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; T51:core51|SP[0]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|SP[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; T51:core51|SP[7]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|SP[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; T51:core51|T51_ALU:alu|Do_A_CLR                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|Do_A_CLR~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; T51:core51|T51_ALU:alu|Do_A_MOV                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|Do_A_MOV~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; T51:core51|T51_ALU:alu|Do_A_ORL                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|Do_A_ORL~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; T51:core51|T51_ALU:alu|Do_A_RLC                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|Do_A_RLC~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; T51:core51|T51_ALU:alu|Do_A_RR                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|Do_A_RR~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; T51:core51|T51_ALU:alu|Do_A_RRC                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|Do_A_RRC~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; T51:core51|T51_ALU:alu|Do_A_XRL                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|Do_A_XRL~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; T51:core51|T51_ALU:alu|Do_I_ANL                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|Do_I_ANL~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; T51:core51|T51_ALU:alu|Do_I_Imm                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|Do_I_Imm~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; T51:core51|T51_ALU:alu|Do_I_XRL                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|Do_I_XRL~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; T51:core51|T51_ALU:alu|MOV_Op[1]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|MOV_Op[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; T51:core51|T51_ALU:alu|T51_MD:md|Tmp1[10]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Tmp1[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; T51:core51|T51_ALU:alu|T51_MD:md|Tmp1[12]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_ALU:alu|T51_MD:md|Tmp1[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; T51:core51|T51_RAM:\Generic_MODEL:ram|Din_r_i[0]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_RAM:\Generic_MODEL:ram|Din_r_i[0]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; T51:core51|T51_RAM:\Generic_MODEL:ram|Din_r_i[1]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|T51_RAM:\Generic_MODEL:ram|Din_r_i[1]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; T51:core51|break_in_progress                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51:core51|break_in_progress~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; T51_Glue:glue51|IE[7]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Glue:glue51|IE[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; T51_Glue:glue51|TCON[1]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Glue:glue51|TCON[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; T51_Glue:glue51|TCON[4]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Glue:glue51|TCON[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; T51_Port:FLASH_Command_Port|Port_Output[0]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Port:FLASH_Command_Port|Port_Output[0]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; T51_Port:LCD_Command_Port|Port_Output[3]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Port:LCD_Command_Port|Port_Output[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; T51_Port:thex0|Port_Output[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Port:thex0|Port_Output[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; T51_Port:thex0|Port_Output[6]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Port:thex0|Port_Output[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; T51_Port:thex1|Port_Output[0]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Port:thex1|Port_Output[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; T51_Port:thex3|Port_Output[4]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Port:thex3|Port_Output[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; T51_Port:thex3|Port_Output[5]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Port:thex3|Port_Output[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; T51_Port:thex5|Port_Output[0]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Port:thex5|Port_Output[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; T51_Port:tledr0|Port_Output[0]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Port:tledr0|Port_Output[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; T51_Port:tledr0|Port_Output[1]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Port:tledr0|Port_Output[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; T51_Port:tledr0|Port_Output[2]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Port:tledr0|Port_Output[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; T51_Port:tledr0|Port_Output[5]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Port:tledr0|Port_Output[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; T51_Port:tledr1|Port_Output[1]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_Port:tledr1|Port_Output[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; T51_TC01:tc01|Cnt0[2]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Cnt0[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; T51_TC01:tc01|Cnt0[5]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Cnt0[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; T51_TC01:tc01|Cnt0[8]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Cnt0[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; T51_TC01:tc01|Cnt0[9]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Cnt0[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; T51_TC01:tc01|Cnt0[13]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Cnt0[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; T51_TC01:tc01|Cnt0[15]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Cnt0[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; T51_TC01:tc01|Cnt1[0]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Cnt1[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; T51_TC01:tc01|Cnt1[5]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Cnt1[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; T51_TC01:tc01|Cnt1[7]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Cnt1[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; T51_TC01:tc01|Cnt1[11]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Cnt1[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; T51_TC01:tc01|Cnt1[12]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Cnt1[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; T51_TC01:tc01|Cnt1[13]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Cnt1[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; T51_TC01:tc01|Cnt1[15]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Cnt1[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; T51_TC01:tc01|Tick0                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC01:tc01|Tick0~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51_TC2:tc2|Cnt[0]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51_TC2:tc2|Cnt[2]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51_TC2:tc2|Cnt[3]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51_TC2:tc2|Cnt[8]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Cnt[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51_TC2:tc2|Cnt[12]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Cnt[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51_TC2:tc2|Cnt[13]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Cnt[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51_TC2:tc2|Cnt[15]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Cnt[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51_TC2:tc2|Cpt[1]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Cpt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51_TC2:tc2|Cpt[4]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Cpt[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; T51_TC2:tc2|Cpt[13]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Cpt[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51_TC2:tc2|Cpt[14]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Cpt[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; T51_TC2:tc2|Prescaler[0]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Prescaler[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; T51_TC2:tc2|Prescaler[1]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Prescaler[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; T51_TC2:tc2|Tick                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_TC2:tc2|Tick~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; T51_UART:uart|Baud_Cnt[1]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|Baud_Cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; T51_UART:uart|Baud_Cnt[2]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|Baud_Cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; T51_UART:uart|Bit_Phase[3]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|Bit_Phase[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; T51_UART:uart|Prescaler[0]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|Prescaler[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; T51_UART:uart|Prescaler[2]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|Prescaler[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; T51_UART:uart|RX_Bit_Cnt[0]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|RX_Bit_Cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; T51_UART:uart|RX_Bit_Cnt[1]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|RX_Bit_Cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; T51_UART:uart|RX_Bit_Cnt[2]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|RX_Bit_Cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; T51_UART:uart|RX_ShiftReg[7]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|RX_ShiftReg[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; T51_UART:uart|RX_ShiftReg[8]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|RX_ShiftReg[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; T51_UART:uart|SCON[0]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|SCON[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; T51_UART:uart|TX_Bit_Cnt[1]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|TX_Bit_Cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; T51_UART:uart|TX_Bit_Cnt[2]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|TX_Bit_Cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; T51_UART:uart|TX_Tick                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; T51_UART:uart|TX_Tick~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|empty_dff                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|empty_dff~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|cntr_2h7:usedw_counter|counter_reg_bit[3]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|cntr_2h7:usedw_counter|counter_reg_bit[3]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|cntr_2h7:usedw_counter|counter_reg_bit[4]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|cntr_2h7:usedw_counter|counter_reg_bit[4]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|wrreq_delaya[1]                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|wrreq_delaya[1]~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; USB_BLASTER:JTAG_ctrl|RX_FIFO_State2[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; USB_BLASTER:JTAG_ctrl|RX_FIFO_State2[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; USB_BLASTER:JTAG_ctrl|rCont[1]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; USB_BLASTER:JTAG_ctrl|rCont[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; USB_BLASTER:JTAG_ctrl|tCont[0]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; USB_BLASTER:JTAG_ctrl|tCont[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; USB_BLASTER:JTAG_ctrl|tCont[1]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; USB_BLASTER:JTAG_ctrl|tCont[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; USB_BLASTER:JTAG_ctrl|wrreq                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; USB_BLASTER:JTAG_ctrl|wrreq~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5318 ) ; 0.00 % ( 0 / 5318 )        ; 0.00 % ( 0 / 5318 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5318 ) ; 0.00 % ( 0 / 5318 )        ; 0.00 % ( 0 / 5318 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4987 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 309 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 22 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Source/CV_8052/CV_8052.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,975 / 18,480        ; 11 %  ;
; ALMs needed [=A-B+C]                                        ; 1,975                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,142 / 18,480        ; 12 %  ;
;         [a] ALMs used for LUT logic and registers           ; 604                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,314                 ;       ;
;         [c] ALMs used for registers                         ; 224                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 188 / 18,480          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 21 / 18,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 21                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 300 / 1,848           ; 16 %  ;
;     -- Logic LABs                                           ; 300                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,191                 ;       ;
;     -- 7 input functions                                    ; 24                    ;       ;
;     -- 6 input functions                                    ; 676                   ;       ;
;     -- 5 input functions                                    ; 605                   ;       ;
;     -- 4 input functions                                    ; 464                   ;       ;
;     -- <=3 input functions                                  ; 1,422                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 254                   ;       ;
; Dedicated logic registers                                   ; 1,818                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,654 / 36,960        ; 4 %   ;
;         -- Secondary logic registers                        ; 164 / 36,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,654                 ;       ;
;         -- Routing optimization registers                   ; 164                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 136 / 224             ; 61 %  ;
;     -- Clock pins                                           ; 7 / 9                 ; 78 %  ;
;     -- Dedicated input pins                                 ; 3 / 11                ; 27 %  ;
;                                                             ;                       ;       ;
; Global signals                                              ; 3                     ;       ;
; M10K blocks                                                 ; 107 / 308             ; 35 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 843,866 / 3,153,920   ; 27 %  ;
; Total block memory implementation bits                      ; 1,095,680 / 3,153,920 ; 35 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 1 / 66                ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global clocks                                               ; 3 / 16                ; 19 %  ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 1 / 1                 ; 100 % ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.3% / 7.1% / 7.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 22.8% / 22.8% / 22.6% ;       ;
; Maximum fan-out                                             ; 1273                  ;       ;
; Highest non-global fan-out                                  ; 716                   ;       ;
; Total fan-out                                               ; 22900                 ;       ;
; Average fan-out                                             ; 4.01                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1938 / 18480 ( 10 % ) ; 115 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1938                  ; 115                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2018 / 18480 ( 11 % ) ; 124 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 562                   ; 42                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1262                  ; 52                    ; 0                              ;
;         [c] ALMs used for registers                         ; 194                   ; 30                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 101 / 18480 ( < 1 % ) ; 10 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 21 / 18480 ( < 1 % )  ; 1 / 18480 ( < 1 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 21                    ; 1                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                   ; Low                            ;
;                                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 283 / 1848 ( 15 % )   ; 19 / 1848 ( 1 % )     ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 283                   ; 19                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3024                  ; 167                   ; 0                              ;
;     -- 7 input functions                                    ; 22                    ; 2                     ; 0                              ;
;     -- 6 input functions                                    ; 647                   ; 29                    ; 0                              ;
;     -- 5 input functions                                    ; 576                   ; 29                    ; 0                              ;
;     -- 4 input functions                                    ; 437                   ; 27                    ; 0                              ;
;     -- <=3 input functions                                  ; 1342                  ; 80                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 218                   ; 36                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                       ;                                ;
;         -- Primary logic registers                          ; 1512 / 36960 ( 4 % )  ; 142 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 162 / 36960 ( < 1 % ) ; 2 / 36960 ( < 1 % )   ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                       ;                                ;
;         -- Design implementation registers                  ; 1512                  ; 142                   ; 0                              ;
;         -- Routing optimization registers                   ; 162                   ; 2                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
;                                                             ;                       ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                                    ; 134                   ; 0                     ; 2                              ;
; I/O registers                                               ; 0                     ; 0                     ; 0                              ;
; Total block memory bits                                     ; 843866                ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 1095680               ; 0                     ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 107 / 308 ( 34 % )    ; 0 / 308 ( 0 % )       ; 0 / 308 ( 0 % )                ;
; DSP block                                                   ; 1 / 66 ( 1 % )        ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; ASMI block                                                  ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )       ; 2 / 104 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 0 / 36 ( 0 % )        ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                       ;                                ;
; Connections                                                 ;                       ;                       ;                                ;
;     -- Input Connections                                    ; 3336                  ; 223                   ; 8                              ;
;     -- Registered Input Connections                         ; 2718                  ; 150                   ; 0                              ;
;     -- Output Connections                                   ; 90                    ; 424                   ; 3053                           ;
;     -- Registered Output Connections                        ; 15                    ; 423                   ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Internal Connections                                        ;                       ;                       ;                                ;
;     -- Total Connections                                    ; 24228                 ; 1659                  ; 3105                           ;
;     -- Registered Connections                               ; 12195                 ; 1228                  ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; External Connections                                        ;                       ;                       ;                                ;
;     -- Top                                                  ; 96                    ; 458                   ; 2872                           ;
;     -- sld_hub:auto_hub                                     ; 458                   ; 0                     ; 189                            ;
;     -- hard_block:auto_generated_inst                       ; 2872                  ; 189                   ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Partition Interface                                         ;                       ;                       ;                                ;
;     -- Input Ports                                          ; 93                    ; 151                   ; 13                             ;
;     -- Output Ports                                         ; 94                    ; 169                   ; 15                             ;
;     -- Bidir Ports                                          ; 48                    ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Registered Ports                                            ;                       ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 99                    ; 0                              ;
;                                                             ;                       ;                       ;                                ;
; Port Connectivity                                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 11                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 49                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 4                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 108                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 113                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 108                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50    ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; INT0        ; G13   ; 7A       ; 38           ; 45           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; INT1        ; G12   ; 7A       ; 34           ; 45           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]      ; U7    ; 3A       ; 10           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]      ; W9    ; 3A       ; 11           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]      ; M7    ; 3A       ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]      ; M6    ; 3A       ; 14           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LEDR0_in[0] ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LEDR0_in[1] ; V13   ; 4A       ; 33           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LEDR0_in[2] ; T13   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LEDR0_in[3] ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LEDR0_in[4] ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LEDR0_in[5] ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LEDR0_in[6] ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LEDR0_in[7] ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LEDR1_in[0] ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LEDR1_in[1] ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RXD         ; T22   ; 5A       ; 54           ; 15           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RstIn       ; P22   ; 5A       ; 54           ; 16           ; 54           ; 988                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; T0          ; T19   ; 5A       ; 54           ; 14           ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; T1          ; T20   ; 5A       ; 54           ; 14           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; T2          ; T17   ; 5A       ; 54           ; 14           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; T2EX        ; T15   ; 5A       ; 54           ; 15           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TCK         ; R17   ; 5A       ; 54           ; 16           ; 20           ; 29                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TCS         ; R15   ; 5A       ; 54           ; 15           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TDI         ; P18   ; 5A       ; 54           ; 17           ; 54           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; FL_CE_N      ; K17   ; 5B       ; 54           ; 20           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FL_OE_N      ; L19   ; 5B       ; 54           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FL_RST_N     ; L18   ; 5B       ; 54           ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FL_WE_N      ; L17   ; 5B       ; 54           ; 20           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0_out[0]  ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0_out[1]  ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0_out[2]  ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0_out[3]  ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0_out[4]  ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0_out[5]  ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0_out[6]  ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1_out[0]  ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1_out[1]  ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1_out[2]  ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1_out[3]  ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1_out[4]  ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1_out[5]  ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1_out[6]  ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2_out[0]  ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2_out[1]  ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2_out[2]  ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2_out[3]  ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2_out[4]  ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2_out[5]  ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2_out[6]  ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3_out[0]  ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3_out[1]  ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3_out[2]  ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3_out[3]  ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3_out[4]  ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3_out[5]  ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3_out[6]  ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4_out[0]  ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4_out[1]  ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4_out[2]  ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4_out[3]  ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4_out[4]  ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4_out[5]  ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4_out[6]  ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5_out[0]  ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5_out[1]  ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5_out[2]  ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5_out[3]  ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5_out[4]  ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5_out[5]  ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5_out[6]  ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_EN       ; M20   ; 5B       ; 54           ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_ON       ; R21   ; 5A       ; 54           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_RS       ; M21   ; 5B       ; 54           ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_RW       ; N21   ; 5B       ; 54           ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR0_out[0] ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR0_out[1] ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR0_out[2] ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR0_out[3] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR0_out[4] ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR0_out[5] ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR0_out[6] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR0_out[7] ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR1_out[0] ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR1_out[1] ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TDO          ; K19   ; 7A       ; 52           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TXD          ; R22   ; 5A       ; 54           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------+
; FL_DQ[0]    ; N20   ; 5B       ; 54           ; 18           ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:Flash_Data_Port|Port_Mode[0] (inverted) ;
; FL_DQ[1]    ; N19   ; 5B       ; 54           ; 19           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:Flash_Data_Port|Port_Mode[1] (inverted) ;
; FL_DQ[2]    ; M22   ; 5B       ; 54           ; 19           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:Flash_Data_Port|Port_Mode[2] (inverted) ;
; FL_DQ[3]    ; P19   ; 5A       ; 54           ; 17           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:Flash_Data_Port|Port_Mode[3] (inverted) ;
; FL_DQ[4]    ; L22   ; 5B       ; 54           ; 19           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:Flash_Data_Port|Port_Mode[4] (inverted) ;
; FL_DQ[5]    ; P17   ; 5A       ; 54           ; 17           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:Flash_Data_Port|Port_Mode[5] (inverted) ;
; FL_DQ[6]    ; P16   ; 5A       ; 54           ; 17           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:Flash_Data_Port|Port_Mode[6] (inverted) ;
; FL_DQ[7]    ; M18   ; 5B       ; 54           ; 19           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:Flash_Data_Port|Port_Mode[7] (inverted) ;
; LCD_DATA[0] ; N16   ; 5B       ; 54           ; 18           ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:LCD_Data_Port|Port_Mode[0] (inverted)   ;
; LCD_DATA[1] ; B16   ; 7A       ; 52           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:LCD_Data_Port|Port_Mode[1] (inverted)   ;
; LCD_DATA[2] ; M16   ; 5B       ; 54           ; 18           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:LCD_Data_Port|Port_Mode[2] (inverted)   ;
; LCD_DATA[3] ; C16   ; 7A       ; 52           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:LCD_Data_Port|Port_Mode[3] (inverted)   ;
; LCD_DATA[4] ; D17   ; 7A       ; 50           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:LCD_Data_Port|Port_Mode[4] (inverted)   ;
; LCD_DATA[5] ; K20   ; 7A       ; 52           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:LCD_Data_Port|Port_Mode[5] (inverted)   ;
; LCD_DATA[6] ; K21   ; 5B       ; 54           ; 21           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:LCD_Data_Port|Port_Mode[6] (inverted)   ;
; LCD_DATA[7] ; K22   ; 5B       ; 54           ; 21           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:LCD_Data_Port|Port_Mode[7] (inverted)   ;
; P0[0]       ; H16   ; 7A       ; 44           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp0|Port_Mode[0] (inverted)             ;
; P0[1]       ; A12   ; 7A       ; 36           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp0|Port_Mode[1] (inverted)             ;
; P0[2]       ; H15   ; 7A       ; 44           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp0|Port_Mode[2] (inverted)             ;
; P0[3]       ; B12   ; 7A       ; 36           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp0|Port_Mode[3] (inverted)             ;
; P0[4]       ; A13   ; 7A       ; 42           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp0|Port_Mode[4] (inverted)             ;
; P0[5]       ; B13   ; 7A       ; 42           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp0|Port_Mode[5] (inverted)             ;
; P0[6]       ; C13   ; 7A       ; 36           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp0|Port_Mode[6] (inverted)             ;
; P0[7]       ; D13   ; 7A       ; 36           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp0|Port_Mode[7] (inverted)             ;
; P1[0]       ; G18   ; 7A       ; 48           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp1|Port_Mode[0] (inverted)             ;
; P1[1]       ; G17   ; 7A       ; 50           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp1|Port_Mode[1] (inverted)             ;
; P1[2]       ; H18   ; 7A       ; 48           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp1|Port_Mode[2] (inverted)             ;
; P1[3]       ; J18   ; 7A       ; 48           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp1|Port_Mode[3] (inverted)             ;
; P1[4]       ; J19   ; 7A       ; 48           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp1|Port_Mode[4] (inverted)             ;
; P1[5]       ; G11   ; 7A       ; 38           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp1|Port_Mode[5] (inverted)             ;
; P1[6]       ; H10   ; 7A       ; 40           ; 45           ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp1|Port_Mode[6] (inverted)             ;
; P1[7]       ; J11   ; 7A       ; 40           ; 45           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp1|Port_Mode[7] (inverted)             ;
; P2[0]       ; H14   ; 7A       ; 42           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp2|Port_Mode[0] (inverted)             ;
; P2[1]       ; A15   ; 7A       ; 46           ; 45           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp2|Port_Mode[1] (inverted)             ;
; P2[2]       ; J13   ; 7A       ; 42           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp2|Port_Mode[2] (inverted)             ;
; P2[3]       ; L8    ; 7A       ; 34           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp2|Port_Mode[3] (inverted)             ;
; P2[4]       ; A14   ; 7A       ; 46           ; 45           ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp2|Port_Mode[4] (inverted)             ;
; P2[5]       ; B15   ; 7A       ; 43           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp2|Port_Mode[5] (inverted)             ;
; P2[6]       ; C15   ; 7A       ; 43           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp2|Port_Mode[6] (inverted)             ;
; P2[7]       ; E14   ; 7A       ; 40           ; 45           ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp2|Port_Mode[7] (inverted)             ;
; P3[0]       ; E15   ; 7A       ; 46           ; 45           ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp3|Port_Mode[0] (inverted)             ;
; P3[1]       ; E16   ; 7A       ; 50           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp3|Port_Mode[1] (inverted)             ;
; P3[2]       ; F14   ; 7A       ; 43           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp3|Port_Mode[2] (inverted)             ;
; P3[3]       ; F15   ; 7A       ; 46           ; 45           ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp3|Port_Mode[3] (inverted)             ;
; P3[4]       ; F13   ; 7A       ; 40           ; 45           ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp3|Port_Mode[4] (inverted)             ;
; P3[5]       ; F12   ; 7A       ; 38           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp3|Port_Mode[5] (inverted)             ;
; P3[6]       ; G16   ; 7A       ; 50           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp3|Port_Mode[6] (inverted)             ;
; P3[7]       ; G15   ; 7A       ; 43           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CV_PortIO:tp3|Port_Mode[7] (inverted)             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 12 / 16 ( 75 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 4 / 16 ( 25 % )   ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 32 ( 16 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 46 / 48 ( 96 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 15 / 16 ( 94 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 39 / 48 ( 81 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 0 / 32 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------+-------------------------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; P0[1]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A13      ; 230        ; 7A       ; P0[4]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 218        ; 7A       ; P2[4]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ; 216        ; 7A       ; P2[1]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR0_out[1]                                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR0_out[0]                                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; HEX2_out[2]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; LEDR0_in[7]                                     ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; LEDR0_in[6]                                     ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; LEDR0_in[4]                                     ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1_out[5]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1_out[3]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1_out[2]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1_out[0]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0_out[6]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0                          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; LEDR1_in[1]                                     ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; LEDR1_in[0]                                     ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; LEDR0_in[5]                                     ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2_out[1]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1_out[4]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1_out[1]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2_out[6]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2_out[5]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; P0[3]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 228        ; 7A       ; P0[5]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; P2[5]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ; 204        ; 7A       ; LCD_DATA[1]                                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5_out[4]                                     ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5_out[5]                                     ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; P0[6]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; P2[6]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ; 206        ; 7A       ; LCD_DATA[3]                                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C17      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; P0[7]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; LCD_DATA[4]                                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; P2[7]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E15      ; 215        ; 7A       ; P3[0]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E16      ; 209        ; 7A       ; P3[1]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ;            ;          ; DNU                                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; P3[5]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F13      ; 233        ; 7A       ; P3[4]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 226        ; 7A       ; P3[2]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 217        ; 7A       ; P3[3]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; P1[5]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 245        ; 7A       ; INT1                                            ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 237        ; 7A       ; INT0                                            ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; P3[7]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 210        ; 7A       ; P3[6]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G17      ; 208        ; 7A       ; P1[1]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ; 211        ; 7A       ; P1[0]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G19      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; P1[6]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; P2[0]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 221        ; 7A       ; P0[2]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ; 219        ; 7A       ; P0[0]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; P1[2]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; P1[7]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J12      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; P2[2]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; P1[3]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J19      ; 212        ; 7A       ; P1[4]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J20      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; FL_CE_N                                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; TDO                                             ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K20      ; 203        ; 7A       ; LCD_DATA[5]                                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K21      ; 183        ; 5B       ; LCD_DATA[6]                                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ; 185        ; 5B       ; LCD_DATA[7]                                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L1       ; 21         ; 2A       ; LEDR1_out[1]                                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR1_out[0]                                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; P2[3]                                           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L9       ;            ;          ; DNU                                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; FL_WE_N                                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; FL_RST_N                                        ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; FL_OE_N                                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; FL_DQ[4]                                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M1       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; altera_reserved_tdo                             ; output ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; M6       ; 70         ; 3A       ; KEY[3]                                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; HEX5_out[1]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                                        ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; LCD_DATA[2]                                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; FL_DQ[7]                                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; LCD_EN                                          ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M21      ; 181        ; 5B       ; LCD_RS                                          ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; FL_DQ[2]                                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; LEDR0_out[5]                                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR0_out[4]                                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; HEX5_out[0]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; LCD_DATA[0]                                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N17      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; FL_DQ[1]                                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; FL_DQ[0]                                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ; 173        ; 5B       ; LCD_RW                                          ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N22      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; altera_reserved_tms                             ; input  ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; HEX4_out[6]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5_out[3]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; FL_DQ[6]                                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P17      ; 169        ; 5A       ; FL_DQ[5]                                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P18      ; 168        ; 5A       ; TDI                                             ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P19      ; 166        ; 5A       ; FL_DQ[3]                                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RstIn                                           ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; TCS                                             ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; TCK                                             ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; LCD_ON                                          ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R22      ; 160        ; 5A       ; TXD                                             ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; LEDR0_in[3]                                     ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; LEDR0_in[2]                                     ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5_out[2]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; T2EX                                            ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; T2                                              ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T18      ; 155        ; 5A       ; ~ALTERA_INIT_DONE~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; N               ; no       ; Off          ;
; T19      ; 154        ; 5A       ; T0                                              ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; T1                                              ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T21      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RXD                                             ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; LEDR0_out[7]                                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR0_out[6]                                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; LEDR0_in[0]                                     ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4_out[4]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4_out[3]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3_out[4]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4_out[0]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0_out[0]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1_out[6]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; altera_reserved_tck                             ; input  ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; LEDR0_in[1]                                     ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2_out[4]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; HEX3_out[3]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3_out[5]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3_out[6]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4_out[2]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0_out[1]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR0_out[2]                                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; altera_reserved_tdi                             ; input  ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; KEY[1]                                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3_out[1]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5_out[6]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0_out[3]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0_out[2]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR0_out[3]                                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2_out[3]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4_out[5]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3_out[0]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3_out[2]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2_out[0]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4_out[1]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0_out[5]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0_out[4]                                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                 ;                           ;
+-----------------------------------------------------------------------------------------------------------------+---------------------------+
; CV_PLL:pll_33_MHz|CV_PLL_0002:cv_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                                 ; Fractional PLL            ;
;     -- PLL Location                                                                                             ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                  ; none                      ;
;     -- PLL Bandwidth                                                                                            ; Auto                      ;
;         -- PLL Bandwidth Range                                                                                  ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                                ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                               ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                        ; 400.0 MHz                 ;
;     -- PLL Operation Mode                                                                                       ; Direct                    ;
;     -- PLL Freq Min Lock                                                                                        ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                        ; 100.000000 MHz            ;
;     -- PLL Enable                                                                                               ; On                        ;
;     -- PLL Fractional Division                                                                                  ; 0 / 4294967296            ;
;     -- M Counter                                                                                                ; 8                         ;
;     -- N Counter                                                                                                ; 1                         ;
;     -- PLL Refclk Select                                                                                        ;                           ;
;             -- PLL Refclk Select Location                                                                       ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                               ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                               ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                  ; N/A                       ;
;             -- CORECLKIN source                                                                                 ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                               ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                ; N/A                       ;
;             -- RXIQCLKIN source                                                                                 ; N/A                       ;
;             -- CLKIN(0) source                                                                                  ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                                  ; N/A                       ;
;             -- CLKIN(2) source                                                                                  ; N/A                       ;
;             -- CLKIN(3) source                                                                                  ; N/A                       ;
;     -- PLL Output Counter                                                                                       ;                           ;
;         -- CV_PLL:pll_33_MHz|CV_PLL_0002:cv_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                           ; 33.333333 MHz             ;
;             -- Output Clock Location                                                                            ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                           ; Off                       ;
;             -- Duty Cycle                                                                                       ; 50.0000                   ;
;             -- Phase Shift                                                                                      ; 0.000000 degrees          ;
;             -- C Counter                                                                                        ; 12                        ;
;             -- C Counter PH Mux PRST                                                                            ; 0                         ;
;             -- C Counter PRST                                                                                   ; 1                         ;
;                                                                                                                 ;                           ;
+-----------------------------------------------------------------------------------------------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                 ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |CV_8052                                                                                                                                ; 1975.0 (224.0)       ; 2140.5 (226.1)                   ; 186.5 (8.4)                                       ; 21.0 (6.3)                       ; 0.0 (0.0)            ; 3191 (367)          ; 1818 (29)                 ; 0 (0)         ; 843866            ; 107   ; 1          ; 136  ; 0            ; |CV_8052                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |CV_Debug:BPctrl|                                                                                                                    ; 74.2 (68.5)          ; 73.1 (67.4)                      ; 0.1 (0.1)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 104 (95)            ; 78 (76)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |CV_8052|CV_Debug:BPctrl                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |CV_DPRAM:BreakPointRam|                                                                                                          ; 5.7 (0.0)            ; 5.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |CV_8052|CV_Debug:BPctrl|CV_DPRAM:BreakPointRam                                                                                                                                                                                                                                                                                                     ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 5.7 (0.0)            ; 5.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |CV_8052|CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram_gu12:auto_generated|                                                                                            ; 5.7 (0.7)            ; 5.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 2 (2)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |CV_8052|CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component|altsyncram_gu12:auto_generated                                                                                                                                                                                                                                      ; work         ;
;                |decode_11a:rden_decode_b|                                                                                               ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component|altsyncram_gu12:auto_generated|decode_11a:rden_decode_b                                                                                                                                                                                                             ; work         ;
;                |decode_8la:decode2|                                                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component|altsyncram_gu12:auto_generated|decode_8la:decode2                                                                                                                                                                                                                   ; work         ;
;                |mux_hfb:mux3|                                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component|altsyncram_gu12:auto_generated|mux_hfb:mux3                                                                                                                                                                                                                         ; work         ;
;    |CV_PLL:pll_33_MHz|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|CV_PLL:pll_33_MHz                                                                                                                                                                                                                                                                                                                          ; cv_pll       ;
;       |CV_PLL_0002:cv_pll_inst|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|CV_PLL:pll_33_MHz|CV_PLL_0002:cv_pll_inst                                                                                                                                                                                                                                                                                                  ; CV_PLL       ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|CV_PLL:pll_33_MHz|CV_PLL_0002:cv_pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                          ; work         ;
;    |CV_PortIO:Flash_Data_Port|                                                                                                          ; 6.0 (6.0)            ; 6.2 (6.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|CV_PortIO:Flash_Data_Port                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |CV_PortIO:LCD_Data_Port|                                                                                                            ; 5.8 (5.8)            ; 6.0 (6.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|CV_PortIO:LCD_Data_Port                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |CV_PortIO:tp0|                                                                                                                      ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|CV_PortIO:tp0                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |CV_PortIO:tp1|                                                                                                                      ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|CV_PortIO:tp1                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |CV_PortIO:tp2|                                                                                                                      ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|CV_PortIO:tp2                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |CV_PortIO:tp3|                                                                                                                      ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|CV_PortIO:tp3                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |Memory_Control:memctrl|                                                                                                             ; 4.4 (4.4)            ; 4.3 (4.3)                        ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Memory_Control:memctrl                                                                                                                                                                                                                                                                                                                     ; work         ;
;    |ROM52:rom|                                                                                                                          ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |CV_8052|ROM52:rom                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |CV_8052|ROM52:rom|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altsyncram_qqe1:auto_generated|                                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |CV_8052|ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;    |SSRAM2:ram1b|                                                                                                                       ; 53.2 (0.0)           ; 57.5 (0.0)                       ; 4.8 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 78 (0)              ; 47 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram1b                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 53.2 (0.0)           ; 57.5 (0.0)                       ; 4.8 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 78 (0)              ; 47 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram1b|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                               ; work         ;
;          |altsyncram_ibj1:auto_generated|                                                                                               ; 53.2 (0.0)           ; 57.5 (0.0)                       ; 4.8 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 78 (0)              ; 47 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated                                                                                                                                                                                                                                                                ; work         ;
;             |altsyncram_lre2:altsyncram1|                                                                                               ; 17.6 (0.7)           ; 17.5 (1.7)                       ; 0.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 24 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1                                                                                                                                                                                                                                    ; work         ;
;                |decode_11a:rden_decode_a|                                                                                               ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_11a:rden_decode_a                                                                                                                                                                                                           ; work         ;
;                |decode_8la:decode4|                                                                                                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode4                                                                                                                                                                                                                 ; work         ;
;                |decode_8la:decode5|                                                                                                     ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5                                                                                                                                                                                                                 ; work         ;
;                |mux_ofb:mux6|                                                                                                           ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|mux_ofb:mux6                                                                                                                                                                                                                       ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 34.9 (25.4)          ; 40.0 (28.5)                      ; 5.5 (3.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 54 (37)             ; 43 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                      ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 9.5 (9.5)            ; 11.5 (11.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                   ; work         ;
;    |SSRAM2:ram2b|                                                                                                                       ; 55.4 (0.0)           ; 59.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 79 (0)              ; 49 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram2b                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 55.4 (0.0)           ; 59.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 79 (0)              ; 49 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram2b|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                               ; work         ;
;          |altsyncram_8cj1:auto_generated|                                                                                               ; 55.4 (0.0)           ; 59.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 79 (0)              ; 49 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated                                                                                                                                                                                                                                                                ; work         ;
;             |altsyncram_lre2:altsyncram1|                                                                                               ; 17.9 (1.5)           ; 18.0 (1.8)                       ; 0.5 (0.5)                                         ; 0.4 (0.1)                        ; 0.0 (0.0)            ; 24 (0)              ; 6 (6)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1                                                                                                                                                                                                                                    ; work         ;
;                |decode_11a:rden_decode_a|                                                                                               ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_11a:rden_decode_a                                                                                                                                                                                                           ; work         ;
;                |decode_8la:decode4|                                                                                                     ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode4                                                                                                                                                                                                                 ; work         ;
;                |decode_8la:decode5|                                                                                                     ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5                                                                                                                                                                                                                 ; work         ;
;                |mux_ofb:mux6|                                                                                                           ; 7.6 (7.6)            ; 7.7 (7.7)                        ; 0.3 (0.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|mux_ofb:mux6                                                                                                                                                                                                                       ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 37.5 (24.9)          ; 41.0 (28.5)                      ; 4.0 (4.0)                                         ; 0.5 (0.4)                        ; 0.0 (0.0)            ; 55 (37)             ; 43 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                      ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 12.6 (12.6)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 18 (18)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                   ; work         ;
;    |SSRAM2:ram3b|                                                                                                                       ; 31.2 (0.0)           ; 38.3 (0.0)                       ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 42 (0)                    ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram3b                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 31.2 (0.0)           ; 38.3 (0.0)                       ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 42 (0)                    ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram3b|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                               ; work         ;
;          |altsyncram_jbj1:auto_generated|                                                                                               ; 31.2 (0.0)           ; 38.3 (0.0)                       ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 42 (0)                    ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated                                                                                                                                                                                                                                                                ; work         ;
;             |altsyncram_bre2:altsyncram1|                                                                                               ; 1.7 (0.7)            ; 2.3 (0.8)                        ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (2)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|altsyncram_bre2:altsyncram1                                                                                                                                                                                                                                    ; work         ;
;                |decode_5la:decode4|                                                                                                     ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|altsyncram_bre2:altsyncram1|decode_5la:decode4                                                                                                                                                                                                                 ; work         ;
;                |decode_5la:decode5|                                                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|altsyncram_bre2:altsyncram1|decode_5la:decode5                                                                                                                                                                                                                 ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 29.5 (19.5)          ; 36.0 (26.0)                      ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (36)             ; 40 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                      ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                   ; work         ;
;    |Serial_Flash:SPI_FLASH|                                                                                                             ; 183.7 (0.0)          ; 269.0 (0.0)                      ; 87.0 (0.0)                                        ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 309 (0)             ; 353 (0)                   ; 0 (0)         ; 12378             ; 3     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |altserial_flash_loader:altserial_flash_loader_component|                                                                         ; 183.7 (9.3)          ; 269.0 (10.2)                     ; 87.0 (1.2)                                        ; 1.7 (0.3)                        ; 0.0 (0.0)            ; 309 (14)            ; 353 (0)                   ; 0 (0)         ; 12378             ; 3     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component                                                                                                                                                                                                                                                             ; work         ;
;          |alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|                                                                        ; 174.4 (79.2)         ; 258.8 (82.6)                     ; 85.8 (4.7)                                        ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 295 (122)           ; 353 (30)                  ; 0 (0)         ; 12378             ; 3     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced                                                                                                                                                                                                       ; work         ;
;             |lpm_counter:bit_counter|                                                                                                   ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_counter:bit_counter                                                                                                                                                                               ; work         ;
;                |cntr_88i:auto_generated|                                                                                                ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_counter:bit_counter|cntr_88i:auto_generated                                                                                                                                                       ; work         ;
;             |lpm_shiftreg:aai_data_reg|                                                                                                 ; 1.8 (1.8)            ; 11.2 (11.2)                      ; 9.3 (9.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:aai_data_reg                                                                                                                                                                             ; work         ;
;             |lpm_shiftreg:aai_write_reg|                                                                                                ; 0.2 (0.2)            ; 24.0 (24.0)                      ; 23.8 (23.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:aai_write_reg                                                                                                                                                                            ; work         ;
;             |lpm_shiftreg:crc_shifter|                                                                                                  ; 28.3 (0.0)           ; 28.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 43 (0)                    ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter                                                                                                                                                                              ; work         ;
;                |altshift_taps:dffs_rtl_0|                                                                                               ; 28.3 (0.0)           ; 28.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 43 (0)                    ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0                                                                                                                                                     ; work         ;
;                   |shift_taps_ma31:auto_generated|                                                                                      ; 28.3 (8.0)           ; 28.5 (8.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (16)             ; 43 (14)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0|shift_taps_ma31:auto_generated                                                                                                                      ; work         ;
;                      |altsyncram_bpc1:altsyncram4|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0|shift_taps_ma31:auto_generated|altsyncram_bpc1:altsyncram4                                                                                          ; work         ;
;                      |cntr_bof:cntr1|                                                                                                   ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0|shift_taps_ma31:auto_generated|cntr_bof:cntr1                                                                                                       ; work         ;
;                      |cntr_v7h:cntr5|                                                                                                   ; 13.7 (13.7)          ; 14.0 (14.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0|shift_taps_ma31:auto_generated|cntr_v7h:cntr5                                                                                                       ; work         ;
;             |lpm_shiftreg:data_reg|                                                                                                     ; 27.0 (0.0)           ; 28.0 (0.5)                       ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 43 (1)                    ; 0 (0)         ; 2079              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg                                                                                                                                                                                 ; work         ;
;                |altshift_taps:dffs_rtl_0|                                                                                               ; 27.0 (0.0)           ; 27.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 42 (0)                    ; 0 (0)         ; 2079              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0                                                                                                                                                        ; work         ;
;                   |shift_taps_ka31:auto_generated|                                                                                      ; 27.0 (9.7)           ; 27.5 (10.0)                      ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (19)             ; 42 (13)                   ; 0 (0)         ; 2079              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated                                                                                                                         ; work         ;
;                      |altsyncram_5pc1:altsyncram5|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2079              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|altsyncram_5pc1:altsyncram5                                                                                             ; work         ;
;                      |cntr_8of:cntr1|                                                                                                   ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_8of:cntr1                                                                                                          ; work         ;
;                      |cntr_s7h:cntr6|                                                                                                   ; 9.8 (9.8)            ; 10.0 (10.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_s7h:cntr6                                                                                                          ; work         ;
;             |lpm_shiftreg:data_speed_reg|                                                                                               ; 27.0 (0.0)           ; 28.5 (0.5)                       ; 1.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 40 (1)                    ; 0 (0)         ; 2107              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg                                                                                                                                                                           ; work         ;
;                |altshift_taps:dffs_rtl_0|                                                                                               ; 27.0 (0.0)           ; 28.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 39 (0)                    ; 0 (0)         ; 2107              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0                                                                                                                                                  ; work         ;
;                   |shift_taps_ca31:auto_generated|                                                                                      ; 27.0 (10.5)          ; 28.0 (11.0)                      ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (20)             ; 39 (13)                   ; 0 (0)         ; 2107              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated                                                                                                                   ; work         ;
;                      |altsyncram_loc1:altsyncram5|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2107              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated|altsyncram_loc1:altsyncram5                                                                                       ; work         ;
;                      |cntr_0of:cntr1|                                                                                                   ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated|cntr_0of:cntr1                                                                                                    ; work         ;
;                      |cntr_k7h:cntr6|                                                                                                   ; 9.5 (9.5)            ; 10.0 (10.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated|cntr_k7h:cntr6                                                                                                    ; work         ;
;             |lpm_shiftreg:en4b_reg|                                                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:en4b_reg                                                                                                                                                                                 ; work         ;
;             |lpm_shiftreg:ncso_reg|                                                                                                     ; 0.7 (0.7)            ; 3.0 (3.0)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:ncso_reg                                                                                                                                                                                 ; work         ;
;             |lpm_shiftreg:opcode_reg|                                                                                                   ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:opcode_reg                                                                                                                                                                               ; work         ;
;             |lpm_shiftreg:powerful_reg|                                                                                                 ; 0.0 (0.0)            ; 2.5 (2.5)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:powerful_reg                                                                                                                                                                             ; work         ;
;             |lpm_shiftreg:rdi_reg|                                                                                                      ; 0.5 (0.5)            ; 15.8 (15.8)                      ; 15.3 (15.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:rdi_reg                                                                                                                                                                                  ; work         ;
;             |lpm_shiftreg:rsiid_reg|                                                                                                    ; 0.2 (0.2)            ; 19.7 (19.7)                      ; 19.5 (19.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:rsiid_reg                                                                                                                                                                                ; work         ;
;             |lpm_shiftreg:rstatus_reg|                                                                                                  ; 0.5 (0.5)            ; 6.4 (6.4)                        ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:rstatus_reg                                                                                                                                                                              ; work         ;
;    |T51:core51|                                                                                                                         ; 791.5 (551.8)        ; 816.3 (572.5)                    ; 33.5 (27.8)                                       ; 8.7 (7.1)                        ; 0.0 (0.0)            ; 1256 (894)          ; 399 (254)                 ; 0 (0)         ; 4096              ; 2     ; 1          ; 0    ; 0            ; |CV_8052|T51:core51                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |T51_ALU:alu|                                                                                                                     ; 224.1 (181.5)        ; 227.4 (184.1)                    ; 4.8 (3.7)                                         ; 1.6 (1.1)                        ; 0.0 (0.0)            ; 336 (274)           ; 125 (61)                  ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |CV_8052|T51:core51|T51_ALU:alu                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |T51_MD:md|                                                                                                                    ; 42.6 (42.6)          ; 43.3 (43.3)                      ; 1.2 (1.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 62 (62)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |CV_8052|T51:core51|T51_ALU:alu|T51_MD:md                                                                                                                                                                                                                                                                                                           ; work         ;
;       |T51_RAM:\Generic_MODEL:ram|                                                                                                      ; 15.6 (15.6)          ; 16.4 (16.4)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 20 (20)                   ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |CV_8052|T51:core51|T51_RAM:\Generic_MODEL:ram                                                                                                                                                                                                                                                                                                      ; work         ;
;          |altsyncram:IRAMA_rtl_0|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|T51:core51|T51_RAM:\Generic_MODEL:ram|altsyncram:IRAMA_rtl_0                                                                                                                                                                                                                                                                               ; work         ;
;             |altsyncram_tbr1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|T51:core51|T51_RAM:\Generic_MODEL:ram|altsyncram:IRAMA_rtl_0|altsyncram_tbr1:auto_generated                                                                                                                                                                                                                                                ; work         ;
;          |altsyncram:IRAMA_rtl_1|                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|T51:core51|T51_RAM:\Generic_MODEL:ram|altsyncram:IRAMA_rtl_1                                                                                                                                                                                                                                                                               ; work         ;
;             |altsyncram_tbr1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|T51:core51|T51_RAM:\Generic_MODEL:ram|altsyncram:IRAMA_rtl_1|altsyncram_tbr1:auto_generated                                                                                                                                                                                                                                                ; work         ;
;    |T51_Glue:glue51|                                                                                                                    ; 69.1 (69.1)          ; 77.8 (77.8)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 135 (135)           ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Glue:glue51                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |T51_Port:FLASH_ADD0_Port|                                                                                                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:FLASH_ADD0_Port                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |T51_Port:FLASH_ADD1_Port|                                                                                                           ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:FLASH_ADD1_Port                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |T51_Port:FLASH_ADD2_Port|                                                                                                           ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:FLASH_ADD2_Port                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |T51_Port:FLASH_Command_Port|                                                                                                        ; 4.0 (4.0)            ; 4.2 (4.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:FLASH_Command_Port                                                                                                                                                                                                                                                                                                                ; work         ;
;    |T51_Port:LCD_Command_Port|                                                                                                          ; 4.2 (4.2)            ; 4.7 (4.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:LCD_Command_Port                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |T51_Port:thex0|                                                                                                                     ; 4.6 (4.6)            ; 4.7 (4.7)                        ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:thex0                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |T51_Port:thex1|                                                                                                                     ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:thex1                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |T51_Port:thex2|                                                                                                                     ; 4.2 (4.2)            ; 4.3 (4.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:thex2                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |T51_Port:thex3|                                                                                                                     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:thex3                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |T51_Port:thex4|                                                                                                                     ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:thex4                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |T51_Port:thex5|                                                                                                                     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:thex5                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |T51_Port:thex6|                                                                                                                     ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:thex6                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |T51_Port:thex7|                                                                                                                     ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:thex7                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |T51_Port:tkey|                                                                                                                      ; 4.8 (4.8)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:tkey                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |T51_Port:tledr0|                                                                                                                    ; 4.8 (4.8)            ; 5.3 (5.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:tledr0                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |T51_Port:tledr1|                                                                                                                    ; 4.2 (4.2)            ; 4.3 (4.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:tledr1                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |T51_Port:tledr2|                                                                                                                    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_Port:tledr2                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |T51_TC01:tc01|                                                                                                                      ; 87.8 (87.8)          ; 89.8 (89.8)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 147 (147)           ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_TC01:tc01                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |T51_TC2:tc2|                                                                                                                        ; 36.2 (36.2)          ; 37.6 (37.6)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_TC2:tc2                                                                                                                                                                                                                                                                                                                                ; work         ;
;    |T51_UART:uart|                                                                                                                      ; 56.3 (56.3)          ; 60.8 (60.8)                      ; 4.8 (4.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 91 (91)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|T51_UART:uart                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |USB_BLASTER:JTAG_ctrl|                                                                                                              ; 90.0 (32.8)          ; 100.7 (40.2)                     ; 10.7 (7.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 153 (47)            ; 154 (62)                  ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |CV_Fifo:RXFIFO|                                                                                                                  ; 29.5 (0.0)           ; 30.7 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 45 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO                                                                                                                                                                                                                                                                                                       ; work         ;
;          |scfifo:scfifo_component|                                                                                                      ; 29.5 (0.0)           ; 30.7 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 45 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component                                                                                                                                                                                                                                                                               ; work         ;
;             |scfifo_56c1:auto_generated|                                                                                                ; 29.5 (2.0)           ; 30.7 (2.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (3)              ; 45 (1)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated                                                                                                                                                                                                                                                    ; work         ;
;                |a_dpfifo_1o91:dpfifo|                                                                                                   ; 27.5 (14.5)          ; 28.7 (15.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (24)             ; 44 (18)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo                                                                                                                                                                                                                               ; work         ;
;                   |altsyncram_fhn1:FIFOram|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram                                                                                                                                                                                                       ; work         ;
;                   |cntr_2h7:usedw_counter|                                                                                              ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|cntr_2h7:usedw_counter                                                                                                                                                                                                        ; work         ;
;                   |cntr_lgb:rd_ptr_msb|                                                                                                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|cntr_lgb:rd_ptr_msb                                                                                                                                                                                                           ; work         ;
;                   |cntr_mgb:wr_ptr|                                                                                                     ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|cntr_mgb:wr_ptr                                                                                                                                                                                                               ; work         ;
;       |CV_Fifo:TXFIFO|                                                                                                                  ; 27.7 (0.0)           ; 29.8 (0.0)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 47 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO                                                                                                                                                                                                                                                                                                       ; work         ;
;          |scfifo:scfifo_component|                                                                                                      ; 27.7 (0.0)           ; 29.8 (0.0)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 47 (0)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component                                                                                                                                                                                                                                                                               ; work         ;
;             |scfifo_56c1:auto_generated|                                                                                                ; 27.7 (2.0)           ; 29.8 (2.0)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (3)              ; 47 (1)                    ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated                                                                                                                                                                                                                                                    ; work         ;
;                |a_dpfifo_1o91:dpfifo|                                                                                                   ; 25.7 (12.7)          ; 27.8 (14.8)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (24)             ; 46 (18)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo                                                                                                                                                                                                                               ; work         ;
;                   |altsyncram_fhn1:FIFOram|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram                                                                                                                                                                                                       ; work         ;
;                   |cntr_2h7:usedw_counter|                                                                                              ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|cntr_2h7:usedw_counter                                                                                                                                                                                                        ; work         ;
;                   |cntr_lgb:rd_ptr_msb|                                                                                                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|cntr_lgb:rd_ptr_msb                                                                                                                                                                                                           ; work         ;
;                   |cntr_mgb:wr_ptr|                                                                                                     ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|cntr_mgb:wr_ptr                                                                                                                                                                                                               ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 110.5 (0.5)          ; 123.0 (0.5)                      ; 13.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 167 (1)             ; 144 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 110.0 (0.0)          ; 122.5 (0.0)                      ; 13.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 166 (0)             ; 144 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 110.0 (0.0)          ; 122.5 (0.0)                      ; 13.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 166 (0)             ; 144 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 110.0 (1.8)          ; 122.5 (3.8)                      ; 13.0 (2.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 166 (2)             ; 144 (8)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 108.2 (0.0)          ; 118.7 (0.0)                      ; 11.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 136 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 108.2 (84.2)         ; 118.7 (92.9)                     ; 11.0 (9.3)                                        ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 164 (126)           ; 136 (105)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 12.5 (12.5)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.5 (10.5)          ; 13.3 (13.3)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CV_8052|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX0_out[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX0_out[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX0_out[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX0_out[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX0_out[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX0_out[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX0_out[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX1_out[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX1_out[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX1_out[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX1_out[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX1_out[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX1_out[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX1_out[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX2_out[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX2_out[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX2_out[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX2_out[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX2_out[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX2_out[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX2_out[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX3_out[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX3_out[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX3_out[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX3_out[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX3_out[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX3_out[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX3_out[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX4_out[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX4_out[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX4_out[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX4_out[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX4_out[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX4_out[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX4_out[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX5_out[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX5_out[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX5_out[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX5_out[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX5_out[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX5_out[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HEX5_out[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LEDR0_out[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LEDR0_out[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LEDR0_out[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LEDR0_out[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LEDR0_out[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LEDR0_out[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LEDR0_out[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LEDR0_out[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LEDR1_out[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LEDR1_out[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; TXD          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FL_RST_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FL_WE_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FL_OE_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FL_CE_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; TDO          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LCD_RW       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LCD_EN       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LCD_RS       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LCD_ON       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P0[0]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P0[1]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P0[2]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P0[3]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P0[4]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P0[5]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P0[6]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P0[7]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P1[0]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P1[1]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P1[2]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P1[3]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P1[4]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P1[5]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P1[6]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P1[7]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P2[0]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P2[1]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P2[2]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P2[3]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P2[4]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P2[5]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P2[6]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P2[7]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P3[0]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P3[1]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P3[2]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P3[3]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P3[4]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P3[5]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P3[6]        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; P3[7]        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FL_DQ[0]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FL_DQ[1]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FL_DQ[2]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FL_DQ[3]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FL_DQ[4]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FL_DQ[5]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FL_DQ[6]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; FL_DQ[7]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LCD_DATA[0]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LCD_DATA[1]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LCD_DATA[2]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LCD_DATA[3]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LCD_DATA[4]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LCD_DATA[5]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LCD_DATA[6]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LCD_DATA[7]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; RstIn        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TCK          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR0_in[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR1_in[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR0_in[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR1_in[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR0_in[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR0_in[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR0_in[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR0_in[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR0_in[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR0_in[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TCS          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; INT0         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RXD          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; INT1         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T1           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T0           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T2EX         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T2           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TDI          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                        ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+
; P0[0]                                                                                                   ;                   ;         ;
;      - IO_RData~10                                                                                      ; 0                 ; 0       ;
; P0[1]                                                                                                   ;                   ;         ;
;      - IO_RData~65                                                                                      ; 1                 ; 0       ;
; P0[2]                                                                                                   ;                   ;         ;
;      - IO_RData~99                                                                                      ; 0                 ; 0       ;
; P0[3]                                                                                                   ;                   ;         ;
;      - IO_RData~130                                                                                     ; 0                 ; 0       ;
; P0[4]                                                                                                   ;                   ;         ;
;      - IO_RData~163                                                                                     ; 1                 ; 0       ;
; P0[5]                                                                                                   ;                   ;         ;
;      - IO_RData~193                                                                                     ; 0                 ; 0       ;
; P0[6]                                                                                                   ;                   ;         ;
;      - IO_RData~220                                                                                     ; 0                 ; 0       ;
; P0[7]                                                                                                   ;                   ;         ;
;      - IO_RData~255                                                                                     ; 1                 ; 0       ;
; P1[0]                                                                                                   ;                   ;         ;
;      - IO_RData~12                                                                                      ; 1                 ; 0       ;
; P1[1]                                                                                                   ;                   ;         ;
;      - IO_RData~67                                                                                      ; 0                 ; 0       ;
; P1[2]                                                                                                   ;                   ;         ;
;      - IO_RData~101                                                                                     ; 1                 ; 0       ;
; P1[3]                                                                                                   ;                   ;         ;
;      - IO_RData~132                                                                                     ; 1                 ; 0       ;
; P1[4]                                                                                                   ;                   ;         ;
;      - IO_RData~165                                                                                     ; 0                 ; 0       ;
; P1[5]                                                                                                   ;                   ;         ;
;      - IO_RData~195                                                                                     ; 0                 ; 0       ;
; P1[6]                                                                                                   ;                   ;         ;
;      - IO_RData~222                                                                                     ; 1                 ; 0       ;
; P1[7]                                                                                                   ;                   ;         ;
;      - IO_RData~257                                                                                     ; 0                 ; 0       ;
; P2[0]                                                                                                   ;                   ;         ;
;      - IO_RData~15                                                                                      ; 1                 ; 0       ;
; P2[1]                                                                                                   ;                   ;         ;
;      - IO_RData~72                                                                                      ; 0                 ; 0       ;
; P2[2]                                                                                                   ;                   ;         ;
;      - IO_RData~103                                                                                     ; 1                 ; 0       ;
; P2[3]                                                                                                   ;                   ;         ;
;      - IO_RData~134                                                                                     ; 0                 ; 0       ;
; P2[4]                                                                                                   ;                   ;         ;
;      - IO_RData~167                                                                                     ; 1                 ; 0       ;
; P2[5]                                                                                                   ;                   ;         ;
;      - IO_RData~197                                                                                     ; 1                 ; 0       ;
; P2[6]                                                                                                   ;                   ;         ;
;      - IO_RData~227                                                                                     ; 1                 ; 0       ;
; P2[7]                                                                                                   ;                   ;         ;
;      - IO_RData~259                                                                                     ; 1                 ; 0       ;
; P3[0]                                                                                                   ;                   ;         ;
;      - IO_RData~18                                                                                      ; 0                 ; 0       ;
; P3[1]                                                                                                   ;                   ;         ;
;      - IO_RData~73                                                                                      ; 1                 ; 0       ;
; P3[2]                                                                                                   ;                   ;         ;
;      - IO_RData~104                                                                                     ; 1                 ; 0       ;
; P3[3]                                                                                                   ;                   ;         ;
;      - IO_RData~135                                                                                     ; 1                 ; 0       ;
; P3[4]                                                                                                   ;                   ;         ;
;      - IO_RData~168                                                                                     ; 0                 ; 0       ;
; P3[5]                                                                                                   ;                   ;         ;
;      - IO_RData~198                                                                                     ; 1                 ; 0       ;
; P3[6]                                                                                                   ;                   ;         ;
;      - IO_RData~228                                                                                     ; 1                 ; 0       ;
; P3[7]                                                                                                   ;                   ;         ;
;      - IO_RData~260                                                                                     ; 0                 ; 0       ;
; FL_DQ[0]                                                                                                ;                   ;         ;
;      - IO_RData~56                                                                                      ; 1                 ; 0       ;
; FL_DQ[1]                                                                                                ;                   ;         ;
;      - IO_RData~92                                                                                      ; 1                 ; 0       ;
; FL_DQ[2]                                                                                                ;                   ;         ;
;      - IO_RData~123                                                                                     ; 1                 ; 0       ;
; FL_DQ[3]                                                                                                ;                   ;         ;
;      - IO_RData~155                                                                                     ; 1                 ; 0       ;
; FL_DQ[4]                                                                                                ;                   ;         ;
;      - IO_RData~186                                                                                     ; 1                 ; 0       ;
; FL_DQ[5]                                                                                                ;                   ;         ;
;      - IO_RData~215                                                                                     ; 0                 ; 0       ;
; FL_DQ[6]                                                                                                ;                   ;         ;
;      - IO_RData~248                                                                                     ; 1                 ; 0       ;
; FL_DQ[7]                                                                                                ;                   ;         ;
;      - IO_RData~278                                                                                     ; 0                 ; 0       ;
; LCD_DATA[0]                                                                                             ;                   ;         ;
;      - IO_RData~49                                                                                      ; 1                 ; 0       ;
; LCD_DATA[1]                                                                                             ;                   ;         ;
;      - IO_RData~89                                                                                      ; 0                 ; 0       ;
; LCD_DATA[2]                                                                                             ;                   ;         ;
;      - IO_RData~120                                                                                     ; 0                 ; 0       ;
; LCD_DATA[3]                                                                                             ;                   ;         ;
;      - IO_RData~151                                                                                     ; 1                 ; 0       ;
; LCD_DATA[4]                                                                                             ;                   ;         ;
;      - IO_RData~183                                                                                     ; 1                 ; 0       ;
; LCD_DATA[5]                                                                                             ;                   ;         ;
;      - IO_RData~212                                                                                     ; 1                 ; 0       ;
; LCD_DATA[6]                                                                                             ;                   ;         ;
;      - IO_RData~244                                                                                     ; 1                 ; 0       ;
; LCD_DATA[7]                                                                                             ;                   ;         ;
;      - IO_RData~275                                                                                     ; 1                 ; 0       ;
; RstIn                                                                                                   ;                   ;         ;
;      - T51:core51|T51_RAM:\Generic_MODEL:ram|fwdToA                                                     ; 1                 ; 0       ;
;      - USB_BLASTER:JTAG_ctrl|process_7~0                                                                ; 1                 ; 0       ;
;      - T51:core51|T51_RAM:\Generic_MODEL:ram|fwdToB                                                     ; 1                 ; 0       ;
;      - T51_TC2:tc2|E_r[1]                                                                               ; 1                 ; 0       ;
;      - T51_TC2:tc2|E_r[0]                                                                               ; 1                 ; 0       ;
;      - USB_BLASTER:JTAG_ctrl|RXD_r[0]~0                                                                 ; 1                 ; 0       ;
;      - USB_BLASTER:JTAG_ctrl|process_2~0                                                                ; 1                 ; 0       ;
;      - CV_PLL:pll_33_MHz|CV_PLL_0002:cv_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
;      - RstIn~inputCLKENA0                                                                               ; 1                 ; 0       ;
; TCK                                                                                                     ;                   ;         ;
;      - TCK~inputCLKENA0                                                                                 ; 0                 ; 0       ;
; LEDR0_in[0]                                                                                             ;                   ;         ;
;      - IO_RData~33                                                                                      ; 0                 ; 0       ;
; LEDR1_in[0]                                                                                             ;                   ;         ;
;      - IO_RData~32                                                                                      ; 1                 ; 0       ;
; KEY[0]                                                                                                  ;                   ;         ;
;      - IO_RData~42                                                                                      ; 1                 ; 0       ;
; CLOCK_50                                                                                                ;                   ;         ;
; LEDR0_in[1]                                                                                             ;                   ;         ;
;      - IO_RData~79                                                                                      ; 1                 ; 0       ;
; LEDR1_in[1]                                                                                             ;                   ;         ;
;      - IO_RData~82                                                                                      ; 0                 ; 0       ;
; KEY[1]                                                                                                  ;                   ;         ;
;      - IO_RData~85                                                                                      ; 1                 ; 0       ;
; LEDR0_in[2]                                                                                             ;                   ;         ;
;      - IO_RData~111                                                                                     ; 0                 ; 0       ;
; KEY[2]                                                                                                  ;                   ;         ;
;      - IO_RData~118                                                                                     ; 1                 ; 0       ;
; LEDR0_in[3]                                                                                             ;                   ;         ;
;      - IO_RData~142                                                                                     ; 1                 ; 0       ;
; KEY[3]                                                                                                  ;                   ;         ;
;      - IO_RData~148                                                                                     ; 0                 ; 0       ;
; LEDR0_in[4]                                                                                             ;                   ;         ;
;      - IO_RData~175                                                                                     ; 1                 ; 0       ;
; LEDR0_in[5]                                                                                             ;                   ;         ;
;      - IO_RData~205                                                                                     ; 1                 ; 0       ;
; LEDR0_in[6]                                                                                             ;                   ;         ;
;      - IO_RData~236                                                                                     ; 1                 ; 0       ;
; LEDR0_in[7]                                                                                             ;                   ;         ;
;      - IO_RData~267                                                                                     ; 0                 ; 0       ;
; TCS                                                                                                     ;                   ;         ;
;      - IO_RData~271                                                                                     ; 0                 ; 0       ;
; INT0                                                                                                    ;                   ;         ;
;      - T51_TC01:tc01|I0_r[0]                                                                            ; 0                 ; 0       ;
;      - T51_Glue:glue51|Int0_r[0]~0                                                                      ; 0                 ; 0       ;
; RXD                                                                                                     ;                   ;         ;
;      - T51_UART:uart|Samples~1                                                                          ; 1                 ; 0       ;
; INT1                                                                                                    ;                   ;         ;
;      - T51_TC01:tc01|I1_r[0]                                                                            ; 0                 ; 0       ;
;      - T51_Glue:glue51|Int1_r[0]~0                                                                      ; 0                 ; 0       ;
; T1                                                                                                      ;                   ;         ;
;      - T51_TC01:tc01|T1_r[0]                                                                            ; 1                 ; 0       ;
; T0                                                                                                      ;                   ;         ;
;      - T51_TC01:tc01|T0_r[0]                                                                            ; 1                 ; 0       ;
; T2EX                                                                                                    ;                   ;         ;
;      - T51_TC2:tc2|E_r[0]                                                                               ; 1                 ; 0       ;
; T2                                                                                                      ;                   ;         ;
;      - T51_TC2:tc2|T_r[0]                                                                               ; 0                 ; 0       ;
; TDI                                                                                                     ;                   ;         ;
;      - USB_BLASTER:JTAG_ctrl|RXD[0]~0                                                                   ; 1                 ; 0       ;
;      - USB_BLASTER:JTAG_ctrl|RXD[5]~1                                                                   ; 1                 ; 0       ;
;      - USB_BLASTER:JTAG_ctrl|RXD[1]~2                                                                   ; 1                 ; 0       ;
;      - USB_BLASTER:JTAG_ctrl|RXD[2]~3                                                                   ; 1                 ; 0       ;
;      - USB_BLASTER:JTAG_ctrl|RXD[3]~4                                                                   ; 1                 ; 0       ;
;      - USB_BLASTER:JTAG_ctrl|RXD[4]~5                                                                   ; 1                 ; 0       ;
;      - USB_BLASTER:JTAG_ctrl|RXD[6]~6                                                                   ; 1                 ; 0       ;
;      - USB_BLASTER:JTAG_ctrl|RXD[7]~7                                                                   ; 1                 ; 0       ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                  ; Fan-Out ; Usage                                  ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component|altsyncram_gu12:auto_generated|decode_11a:rden_decode_b|w_anode483w[2]                                                                                                                                                                                                              ; MLABCELL_X37_Y24_N27      ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component|altsyncram_gu12:auto_generated|decode_11a:rden_decode_b|w_anode497w[2]~0                                                                                                                                                                                                            ; MLABCELL_X37_Y24_N18      ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component|altsyncram_gu12:auto_generated|decode_11a:rden_decode_b|w_anode497w[2]~1                                                                                                                                                                                                            ; MLABCELL_X37_Y24_N54      ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component|altsyncram_gu12:auto_generated|decode_11a:rden_decode_b|w_anode497w[2]~2                                                                                                                                                                                                            ; MLABCELL_X37_Y24_N57      ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component|altsyncram_gu12:auto_generated|decode_8la:decode2|w_anode445w[2]                                                                                                                                                                                                                    ; MLABCELL_X37_Y24_N21      ; 1       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component|altsyncram_gu12:auto_generated|decode_8la:decode2|w_anode458w[2]                                                                                                                                                                                                                    ; MLABCELL_X37_Y24_N48      ; 1       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component|altsyncram_gu12:auto_generated|decode_8la:decode2|w_anode466w[2]                                                                                                                                                                                                                    ; MLABCELL_X37_Y24_N51      ; 1       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component|altsyncram_gu12:auto_generated|decode_8la:decode2|w_anode474w[2]                                                                                                                                                                                                                    ; MLABCELL_X37_Y24_N24      ; 1       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; CV_PLL:pll_33_MHz|CV_PLL_0002:cv_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                           ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 1266    ; Clock                                  ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CV_PortIO:Flash_Data_Port|Port_Mode[0]                                                                                                                                                                                                                                                                                                                     ; FF_X50_Y20_N1             ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:Flash_Data_Port|Port_Mode[1]                                                                                                                                                                                                                                                                                                                     ; FF_X41_Y20_N37            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:Flash_Data_Port|Port_Mode[2]                                                                                                                                                                                                                                                                                                                     ; FF_X41_Y20_N52            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:Flash_Data_Port|Port_Mode[3]                                                                                                                                                                                                                                                                                                                     ; FF_X50_Y20_N28            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:Flash_Data_Port|Port_Mode[4]                                                                                                                                                                                                                                                                                                                     ; FF_X50_Y20_N37            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:Flash_Data_Port|Port_Mode[5]                                                                                                                                                                                                                                                                                                                     ; FF_X45_Y20_N31            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:Flash_Data_Port|Port_Mode[6]                                                                                                                                                                                                                                                                                                                     ; FF_X50_Y20_N40            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:Flash_Data_Port|Port_Mode[7]                                                                                                                                                                                                                                                                                                                     ; FF_X41_Y20_N49            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:LCD_Data_Port|Port_Mode[0]                                                                                                                                                                                                                                                                                                                       ; FF_X41_Y19_N52            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:LCD_Data_Port|Port_Mode[1]                                                                                                                                                                                                                                                                                                                       ; FF_X48_Y23_N37            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:LCD_Data_Port|Port_Mode[2]                                                                                                                                                                                                                                                                                                                       ; FF_X48_Y23_N49            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:LCD_Data_Port|Port_Mode[3]                                                                                                                                                                                                                                                                                                                       ; FF_X48_Y23_N40            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:LCD_Data_Port|Port_Mode[4]                                                                                                                                                                                                                                                                                                                       ; FF_X48_Y23_N10            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:LCD_Data_Port|Port_Mode[5]                                                                                                                                                                                                                                                                                                                       ; FF_X48_Y23_N7             ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:LCD_Data_Port|Port_Mode[6]                                                                                                                                                                                                                                                                                                                       ; FF_X41_Y21_N49            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:LCD_Data_Port|Port_Mode[7]                                                                                                                                                                                                                                                                                                                       ; FF_X41_Y19_N49            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp0|Port_Mode[0]                                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y37_N4             ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp0|Port_Mode[1]                                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y33_N11            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp0|Port_Mode[2]                                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y37_N49            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp0|Port_Mode[3]                                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y33_N25            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp0|Port_Mode[4]                                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y37_N7             ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp0|Port_Mode[5]                                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y37_N10            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp0|Port_Mode[6]                                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y33_N7             ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp0|Port_Mode[7]                                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y33_N29            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp1|Port_Mode[0]                                                                                                                                                                                                                                                                                                                                 ; FF_X41_Y33_N34            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp1|Port_Mode[1]                                                                                                                                                                                                                                                                                                                                 ; FF_X41_Y33_N16            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp1|Port_Mode[2]                                                                                                                                                                                                                                                                                                                                 ; FF_X41_Y33_N56            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp1|Port_Mode[3]                                                                                                                                                                                                                                                                                                                                 ; FF_X41_Y33_N58            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp1|Port_Mode[4]                                                                                                                                                                                                                                                                                                                                 ; FF_X41_Y33_N13            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp1|Port_Mode[5]                                                                                                                                                                                                                                                                                                                                 ; FF_X41_Y33_N31            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp1|Port_Mode[6]                                                                                                                                                                                                                                                                                                                                 ; FF_X41_Y33_N50            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp1|Port_Mode[7]                                                                                                                                                                                                                                                                                                                                 ; FF_X41_Y33_N52            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp2|Port_Mode[0]                                                                                                                                                                                                                                                                                                                                 ; FF_X40_Y33_N4             ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp2|Port_Mode[1]                                                                                                                                                                                                                                                                                                                                 ; FF_X40_Y33_N19            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp2|Port_Mode[2]                                                                                                                                                                                                                                                                                                                                 ; FF_X41_Y37_N34            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp2|Port_Mode[3]                                                                                                                                                                                                                                                                                                                                 ; FF_X41_Y37_N7             ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp2|Port_Mode[4]                                                                                                                                                                                                                                                                                                                                 ; FF_X41_Y37_N19            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp2|Port_Mode[5]                                                                                                                                                                                                                                                                                                                                 ; FF_X40_Y33_N22            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp2|Port_Mode[6]                                                                                                                                                                                                                                                                                                                                 ; FF_X40_Y33_N1             ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp2|Port_Mode[7]                                                                                                                                                                                                                                                                                                                                 ; FF_X41_Y37_N5             ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp3|Port_Mode[0]                                                                                                                                                                                                                                                                                                                                 ; FF_X40_Y33_N8             ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp3|Port_Mode[1]                                                                                                                                                                                                                                                                                                                                 ; FF_X40_Y33_N25            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp3|Port_Mode[2]                                                                                                                                                                                                                                                                                                                                 ; FF_X40_Y33_N37            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp3|Port_Mode[3]                                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y33_N40            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp3|Port_Mode[4]                                                                                                                                                                                                                                                                                                                                 ; FF_X40_Y33_N41            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp3|Port_Mode[5]                                                                                                                                                                                                                                                                                                                                 ; FF_X40_Y33_N29            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp3|Port_Mode[6]                                                                                                                                                                                                                                                                                                                                 ; FF_X40_Y33_N55            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CV_PortIO:tp3|Port_Mode[7]                                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y33_N37            ; 2       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; RAM_Addr_r[13]                                                                                                                                                                                                                                                                                                                                             ; FF_X28_Y26_N1             ; 37      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; RstIn                                                                                                                                                                                                                                                                                                                                                      ; PIN_P22                   ; 980     ; Async. clear                           ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; RstIn                                                                                                                                                                                                                                                                                                                                                      ; PIN_P22                   ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_11a:rden_decode_a|w_anode483w[2]~0                                                                                                                                                                                                          ; LABCELL_X26_Y20_N12       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_11a:rden_decode_a|w_anode497w[2]~0                                                                                                                                                                                                          ; LABCELL_X26_Y20_N18       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_11a:rden_decode_a|w_anode497w[2]~1                                                                                                                                                                                                          ; LABCELL_X26_Y20_N27       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_11a:rden_decode_a|w_anode497w[2]~2                                                                                                                                                                                                          ; LABCELL_X26_Y20_N30       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode4|w_anode445w[2]~0                                                                                                                                                                                                                ; LABCELL_X26_Y20_N57       ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode4|w_anode458w[2]~0                                                                                                                                                                                                                ; LABCELL_X26_Y20_N54       ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode4|w_anode466w[2]~0                                                                                                                                                                                                                ; LABCELL_X26_Y20_N21       ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode4|w_anode474w[2]~0                                                                                                                                                                                                                ; LABCELL_X26_Y20_N24       ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode445w[2]                                                                                                                                                                                                                  ; MLABCELL_X9_Y6_N12        ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode445w[2]~0                                                                                                                                                                                                                ; LABCELL_X16_Y6_N48        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode458w[2]                                                                                                                                                                                                                  ; MLABCELL_X9_Y6_N18        ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode458w[2]~0                                                                                                                                                                                                                ; LABCELL_X16_Y6_N51        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode466w[2]                                                                                                                                                                                                                  ; MLABCELL_X9_Y6_N21        ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode466w[2]~0                                                                                                                                                                                                                ; LABCELL_X16_Y6_N54        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode474w[2]                                                                                                                                                                                                                  ; MLABCELL_X9_Y6_N24        ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode474w[2]~0                                                                                                                                                                                                                ; LABCELL_X16_Y6_N57        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                          ; MLABCELL_X9_Y6_N48        ; 4       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                          ; MLABCELL_X9_Y6_N54        ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                          ; LABCELL_X10_Y8_N18        ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                                          ; LABCELL_X10_Y8_N0         ; 16      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~0                                                                                                                                                                                                                                ; LABCELL_X10_Y8_N39        ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]~2                                                                                                                                                                                                                                ; LABCELL_X10_Y8_N57        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~2                                                                                                                                                                                      ; MLABCELL_X9_Y6_N0         ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~0                                                                                                                                                                                 ; LABCELL_X7_Y5_N45         ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_11a:rden_decode_a|w_anode483w[2]~0                                                                                                                                                                                                          ; LABCELL_X26_Y20_N9        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_11a:rden_decode_a|w_anode497w[2]~0                                                                                                                                                                                                          ; LABCELL_X26_Y20_N42       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_11a:rden_decode_a|w_anode497w[2]~1                                                                                                                                                                                                          ; LABCELL_X26_Y20_N51       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_11a:rden_decode_a|w_anode497w[2]~2                                                                                                                                                                                                          ; LABCELL_X26_Y20_N0        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode4|w_anode445w[2]~0                                                                                                                                                                                                                ; LABCELL_X26_Y20_N6        ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode4|w_anode458w[2]~0                                                                                                                                                                                                                ; LABCELL_X26_Y20_N45       ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode4|w_anode466w[2]~0                                                                                                                                                                                                                ; LABCELL_X26_Y20_N48       ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode4|w_anode474w[2]~0                                                                                                                                                                                                                ; LABCELL_X26_Y20_N33       ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode445w[2]                                                                                                                                                                                                                  ; LABCELL_X5_Y10_N0         ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode445w[2]~0                                                                                                                                                                                                                ; LABCELL_X5_Y10_N33        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode458w[2]                                                                                                                                                                                                                  ; LABCELL_X5_Y10_N12        ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode458w[2]~0                                                                                                                                                                                                                ; LABCELL_X5_Y10_N51        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode466w[2]                                                                                                                                                                                                                  ; LABCELL_X5_Y10_N15        ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode466w[2]~0                                                                                                                                                                                                                ; LABCELL_X6_Y10_N51        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode474w[2]                                                                                                                                                                                                                  ; LABCELL_X5_Y10_N24        ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|decode_8la:decode5|w_anode474w[2]~0                                                                                                                                                                                                                ; LABCELL_X6_Y10_N57        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                          ; LABCELL_X5_Y10_N18        ; 4       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                          ; LABCELL_X5_Y10_N21        ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                                          ; LABCELL_X1_Y10_N18        ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                                          ; LABCELL_X5_Y10_N6         ; 17      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~0                                                                                                                                                                                                                                ; LABCELL_X1_Y10_N3         ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]~2                                                                                                                                                                                                                                ; LABCELL_X1_Y10_N57        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~3                                                                                                                                                                                      ; LABCELL_X6_Y3_N9          ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~1                                                                                                                                                                                 ; LABCELL_X5_Y10_N42        ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|altsyncram_bre2:altsyncram1|decode_5la:decode4|eq_node[0]                                                                                                                                                                                                                      ; LABCELL_X20_Y16_N0        ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|altsyncram_bre2:altsyncram1|decode_5la:decode4|eq_node[1]~0                                                                                                                                                                                                                    ; LABCELL_X26_Y20_N15       ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|altsyncram_bre2:altsyncram1|decode_5la:decode5|eq_node[0]~1                                                                                                                                                                                                                    ; LABCELL_X6_Y5_N27         ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|altsyncram_bre2:altsyncram1|decode_5la:decode5|eq_node[1]~0                                                                                                                                                                                                                    ; LABCELL_X6_Y5_N24         ; 8       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                          ; LABCELL_X6_Y3_N6          ; 4       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                          ; LABCELL_X6_Y5_N48         ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                                          ; LABCELL_X6_Y5_N51         ; 15      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                                                                                                                                                                                                 ; FF_X4_Y2_N41              ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]~0                                                                                                                                                                                                                               ; LABCELL_X6_Y5_N30         ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]~2                                                                                                                                                                                                                                ; LABCELL_X6_Y5_N57         ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~2                                                                                                                                                                                      ; LABCELL_X2_Y3_N42         ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~1                                                                                                                                                                                 ; LABCELL_X2_Y3_N45         ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|always5~2                                                                                                                                                                                                             ; LABCELL_X2_Y9_N24         ; 17      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|always5~3                                                                                                                                                                                                             ; LABCELL_X2_Y9_N27         ; 17      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|comb~0                                                                                                                                                                                                                ; LABCELL_X1_Y12_N45        ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|comb~1                                                                                                                                                                                                                ; LABCELL_X1_Y12_N48        ; 40      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|comb~10                                                                                                                                                                                                               ; MLABCELL_X4_Y9_N45        ; 48      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|comb~11                                                                                                                                                                                                               ; LABCELL_X2_Y10_N30        ; 24      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|comb~12                                                                                                                                                                                                               ; LABCELL_X2_Y10_N42        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|comb~2                                                                                                                                                                                                                ; LABCELL_X1_Y12_N15        ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|comb~3                                                                                                                                                                                                                ; MLABCELL_X4_Y8_N54        ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|comb~4                                                                                                                                                                                                                ; MLABCELL_X4_Y9_N36        ; 31      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|comb~5                                                                                                                                                                                                                ; MLABCELL_X4_Y12_N9        ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|comb~6                                                                                                                                                                                                                ; MLABCELL_X4_Y9_N42        ; 29      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|comb~7                                                                                                                                                                                                                ; LABCELL_X1_Y11_N15        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|comb~8                                                                                                                                                                                                                ; MLABCELL_X4_Y10_N0        ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|comb~9                                                                                                                                                                                                                ; MLABCELL_X4_Y10_N15       ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|crc_reg[0]~0                                                                                                                                                                                                          ; MLABCELL_X4_Y9_N12        ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0|shift_taps_ma31:auto_generated|cntr_v7h:cntr5|counter_reg_bit0~0                                                                                                    ; MLABCELL_X4_Y9_N21        ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0|shift_taps_ma31:auto_generated|dffe6                                                                                                                                ; FF_X2_Y5_N43              ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_8of:cntr1|cout_actual                                                                                                              ; LABCELL_X2_Y6_N48         ; 17      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|cntr_s7h:cntr6|counter_reg_bit0~0                                                                                                       ; MLABCELL_X4_Y10_N54       ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|dffe7                                                                                                                                   ; FF_X2_Y7_N1               ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated|cntr_0of:cntr1|cout_actual                                                                                                        ; LABCELL_X5_Y4_N51         ; 14      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated|cntr_k7h:cntr6|counter_reg_bit0~0                                                                                                 ; MLABCELL_X4_Y9_N57        ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated|dffe7                                                                                                                             ; FF_X4_Y9_N49              ; 1       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|powerful_io3_reg~0                                                                                                                                                                                                    ; MLABCELL_X4_Y12_N18       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|reset                                                                                                                                                                                                                 ; FF_X1_Y11_N29             ; 203     ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|sdrs_reg                                                                                                                                                                                                              ; FF_X5_Y8_N43              ; 14      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|dclkin_int                                                                                                                                                                                                                                                                  ; LABCELL_X10_Y16_N18       ; 1       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; T51:core51|ACC[0]~6                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X17_Y22_N51       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|B[7]~1                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X14_Y21_N51       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|DPH0[6]~2                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X26_Y24_N36       ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|DPH1[1]~2                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X26_Y24_N48       ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|DPL0[4]~2                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X26_Y24_N39       ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|DPL1[1]~3                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X26_Y24_N51       ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|Equal16~2                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X24_Y20_N36       ; 39      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|ICall                                                                                                                                                                                                                                                                                                                                           ; FF_X26_Y23_N8             ; 25      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; T51:core51|Inst1[0]~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X26_Y23_N39       ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|Inst2[0]~1                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X26_Y23_N36       ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|Inst[0]~2                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X26_Y23_N24       ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|Int_Trig_r[6]~2                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X37_Y29_N54      ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|Mem_Wr                                                                                                                                                                                                                                                                                                                                          ; FF_X36_Y22_N40            ; 4       ; Write enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|OPC[13]~0                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X31_Y20_N27       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|ROM_Addr[13]~13                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X29_Y22_N39       ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|ROM_Addr[14]~103                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y26_N54       ; 16      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; T51:core51|SP[7]~6                                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X37_Y22_N45      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|T51_ALU:alu|T51_MD:md|Div_Q[1]~2                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y20_N45       ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|T51_ALU:alu|T51_MD:md|Tmp1[11]~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y20_N6        ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|T51_ALU:alu|T51_MD:md|process_1~8                                                                                                                                                                                                                                                                                                               ; LABCELL_X14_Y22_N18       ; 29      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                        ;
; T51:core51|process_3~1                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X26_Y23_N18       ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; T51:core51|process_9~3                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X35_Y23_N57       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|xxx_flag                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X26_Y22_N0        ; 66      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51:core51|xxx_flag~1                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y23_N12       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~10                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y20_N42      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~11                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y20_N45      ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~14                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y25_N54      ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~16                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X44_Y27_N39       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~18                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X44_Y20_N0        ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~2                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X40_Y19_N33       ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~20                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y29_N12      ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~22                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X41_Y26_N0        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~24                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y26_N18       ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~27                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y26_N27       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~29                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X37_Y19_N18      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~31                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X39_Y26_N27       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~34                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y25_N30      ; 12      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~35                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X41_Y26_N9        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~36                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X21_Y25_N51       ; 11      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~38                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y25_N33      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~39                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y26_N33       ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~4                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X40_Y18_N3        ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~40                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X41_Y26_N42       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~41                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y29_N51      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~43                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y25_N45      ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~44                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y25_N21      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~45                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y25_N18      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~46                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y29_N27      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~47                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y25_N57      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~48                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y29_N30      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~49                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y25_N6       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~5                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X40_Y18_N42       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~53                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X44_Y27_N42       ; 11      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~54                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y26_N33      ; 11      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~55                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y29_N39      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~56                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X39_Y26_N36       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~57                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X37_Y19_N21      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~58                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X37_Y19_N33      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~59                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y25_N27      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~6                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X40_Y18_N18       ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~60                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X37_Y19_N9       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~61                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X39_Y26_N42       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~62                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y25_N24      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~63                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y26_N30       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~64                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X40_Y18_N21       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~65                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y29_N42      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~66                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y19_N0       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~67                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X44_Y20_N3        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~68                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X44_Y27_N36       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~69                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y25_N42      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~70                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y20_N57       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~71                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y20_N54       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~72                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X37_Y19_N51      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~73                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y24_N6        ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~74                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X39_Y26_N51       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~75                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X41_Y26_N51       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_Glue:glue51|Equal9~76                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y26_N9        ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_TC01:tc01|Cnt0[13]~16                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y22_N54      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_TC01:tc01|Cnt0[7]~6                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X41_Y24_N0        ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_TC01:tc01|Cnt0[9]~3                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X45_Y24_N24      ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_TC01:tc01|Cnt1[10]~4                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X42_Y24_N27      ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_TC01:tc01|Cnt1[15]~15                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X42_Y24_N45      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_TC01:tc01|Cnt1[5]~2                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X42_Y24_N33      ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_TC2:tc2|Cnt[12]~2                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X41_Y27_N42       ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_TC2:tc2|Cnt[5]~4                                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X42_Y27_N57      ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_TC2:tc2|Cpt[11]~0                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X42_Y27_N45      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_TC2:tc2|Cpt[4]~1                                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X42_Y27_N54      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_UART:uart|Bit_Phase[2]~0                                                                                                                                                                                                                                                                                                                               ; LABCELL_X44_Y23_N51       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_UART:uart|RX_ShiftReg~3                                                                                                                                                                                                                                                                                                                                ; LABCELL_X44_Y23_N57       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_UART:uart|SBUF~0                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X43_Y23_N39       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; T51_UART:uart|SCON~0                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X44_Y23_N54       ; 15      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; T51_UART:uart|TX_ShiftReg[1]~2                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X45_Y22_N54      ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; TCK                                                                                                                                                                                                                                                                                                                                                        ; PIN_R17                   ; 29      ; Clock                                  ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|_~5                                                                                                                                                                                                                                           ; LABCELL_X44_Y21_N54       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|_~6                                                                                                                                                                                                                                           ; LABCELL_X48_Y25_N12       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|pulse_ram_output~0                                                                                                                                                                                                                            ; LABCELL_X48_Y25_N6        ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|valid_wreq                                                                                                                                                                                                                                    ; LABCELL_X48_Y25_N15       ; 22      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|_~4                                                                                                                                                                                                                                           ; LABCELL_X44_Y19_N57       ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|_~6                                                                                                                                                                                                                                           ; MLABCELL_X45_Y19_N24      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|pulse_ram_output~2                                                                                                                                                                                                                            ; MLABCELL_X45_Y19_N30      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|valid_wreq                                                                                                                                                                                                                                    ; LABCELL_X44_Y19_N45       ; 24      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; USB_BLASTER:JTAG_ctrl|RXD_r[0]~0                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X42_Y21_N21      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; USB_BLASTER:JTAG_ctrl|process_2~0                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X42_Y21_N57      ; 6       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; USB_BLASTER:JTAG_ctrl|process_7~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X43_Y21_N21       ; 7       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y4_N3             ; 713     ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y4_N3             ; 33      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X5_Y2_N53              ; 82      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~4                      ; LABCELL_X1_Y6_N9          ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                           ; FF_X5_Y2_N44              ; 42      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_tdo_mux_proc~0                        ; LABCELL_X2_Y2_N33         ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X6_Y4_N54         ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~3                           ; LABCELL_X6_Y3_N36         ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                             ; FF_X6_Y6_N8               ; 19      ; Async. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                           ; LABCELL_X6_Y3_N12         ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                             ; FF_X6_Y6_N26              ; 9       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                             ; FF_X6_Y7_N32              ; 20      ; Async. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~13                          ; LABCELL_X6_Y3_N39         ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][3]                             ; FF_X6_Y7_N50              ; 8       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]                             ; FF_X6_Y4_N2               ; 18      ; Async. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~20                          ; LABCELL_X6_Y3_N15         ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][3]                             ; FF_X6_Y4_N44              ; 8       ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~1                             ; LABCELL_X1_Y5_N30         ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~8                             ; LABCELL_X5_Y2_N45         ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1              ; LABCELL_X1_Y6_N15         ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                ; LABCELL_X6_Y3_N18         ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~1                    ; LABCELL_X6_Y3_N51         ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                    ; LABCELL_X5_Y3_N51         ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~11                   ; LABCELL_X5_Y3_N54         ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~18                   ; LABCELL_X6_Y3_N48         ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2      ; LABCELL_X1_Y6_N12         ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~0 ; LABCELL_X1_Y5_N45         ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X2_Y2_N47              ; 15      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X5_Y2_N41              ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X6_Y3_N44              ; 66      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]        ; FF_X5_Y2_N2               ; 37      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X6_Y2_N54         ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X6_Y2_N32              ; 66      ; Async. clear, Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X6_Y3_N54         ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                  ;
+----------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                             ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; CV_PLL:pll_33_MHz|CV_PLL_0002:cv_pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 1266    ; Global Clock         ; GCLK6            ; --                        ;
; RstIn                                                                            ; PIN_P22                   ; 980     ; Global Clock         ; GCLK9            ; --                        ;
; TCK                                                                              ; PIN_R17                   ; 29      ; Global Clock         ; GCLK10           ; --                        ;
+----------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------+
; Non-Global High Fan-Out Signals        ;
+------------------------------+---------+
; Name                         ; Fan-Out ;
+------------------------------+---------+
; altera_internal_jtag~TCKUTAP ; 716     ;
+------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                      ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; CV_Debug:BPctrl|CV_DPRAM:BreakPointRam|altsyncram:altsyncram_component|altsyncram_gu12:auto_generated|ALTSYNCRAM                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 32768        ; 1            ; 32768        ; 1            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 32768                       ; 1                           ; 32768                       ; 1                           ; 32768               ; 4           ; 0          ; CV_Zeros.mif                             ; M10K_X38_Y25_N0, M10K_X46_Y24_N0, M10K_X38_Y24_N0, M10K_X38_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; ROM              ; Single Clock ; 16384        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 16384                       ; 8                           ; --                          ; --                          ; 131072              ; 16          ; 0          ; CV_Boot_SPI.mif                          ; M10K_X30_Y19_N0, M10K_X30_Y23_N0, M10K_X38_Y23_N0, M10K_X30_Y22_N0, M10K_X30_Y20_N0, M10K_X22_Y23_N0, M10K_X30_Y26_N0, M10K_X22_Y24_N0, M10K_X38_Y20_N0, M10K_X30_Y27_N0, M10K_X38_Y21_N0, M10K_X30_Y25_N0, M10K_X30_Y24_N0, M10K_X38_Y22_N0, M10K_X30_Y21_N0, M10K_X38_Y19_N0                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ALTSYNCRAM                                                                                                                                              ; AUTO ; True Dual Port   ; Dual Clocks  ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0          ; None                                     ; M10K_X30_Y17_N0, M10K_X22_Y7_N0, M10K_X30_Y16_N0, M10K_X30_Y14_N0, M10K_X38_Y8_N0, M10K_X30_Y7_N0, M10K_X38_Y6_N0, M10K_X30_Y6_N0, M10K_X38_Y11_N0, M10K_X30_Y12_N0, M10K_X30_Y10_N0, M10K_X30_Y11_N0, M10K_X30_Y18_N0, M10K_X30_Y8_N0, M10K_X38_Y7_N0, M10K_X38_Y13_N0, M10K_X38_Y15_N0, M10K_X30_Y13_N0, M10K_X22_Y16_N0, M10K_X38_Y14_N0, M10K_X22_Y15_N0, M10K_X22_Y8_N0, M10K_X30_Y15_N0, M10K_X30_Y9_N0, M10K_X22_Y5_N0, M10K_X22_Y9_N0, M10K_X22_Y6_N0, M10K_X30_Y5_N0, M10K_X22_Y12_N0, M10K_X22_Y10_N0, M10K_X22_Y11_N0, M10K_X22_Y14_N0  ; Don't care           ; New data        ; New data        ; No - Unsupported Mode                       ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ALTSYNCRAM                                                                                                                                              ; AUTO ; True Dual Port   ; Dual Clocks  ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0          ; None                                     ; M10K_X3_Y13_N0, M10K_X3_Y15_N0, M10K_X11_Y10_N0, M10K_X3_Y20_N0, M10K_X22_Y17_N0, M10K_X22_Y19_N0, M10K_X11_Y22_N0, M10K_X22_Y18_N0, M10K_X11_Y16_N0, M10K_X11_Y20_N0, M10K_X11_Y21_N0, M10K_X22_Y20_N0, M10K_X3_Y14_N0, M10K_X11_Y11_N0, M10K_X11_Y9_N0, M10K_X3_Y11_N0, M10K_X3_Y18_N0, M10K_X3_Y21_N0, M10K_X3_Y22_N0, M10K_X11_Y19_N0, M10K_X11_Y13_N0, M10K_X11_Y14_N0, M10K_X3_Y16_N0, M10K_X11_Y15_N0, M10K_X11_Y18_N0, M10K_X3_Y19_N0, M10K_X11_Y23_N0, M10K_X3_Y17_N0, M10K_X22_Y13_N0, M10K_X22_Y21_N0, M10K_X11_Y12_N0, M10K_X11_Y17_N0 ; Don't care           ; New data        ; New data        ; No - Unsupported Mode                       ;
; SSRAM2:ram3b|altsyncram:altsyncram_component|altsyncram_jbj1:auto_generated|altsyncram_bre2:altsyncram1|ALTSYNCRAM                                                                                                                                              ; AUTO ; True Dual Port   ; Dual Clocks  ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16          ; 0          ; None                                     ; M10K_X11_Y2_N0, M10K_X22_Y2_N0, M10K_X3_Y8_N0, M10K_X3_Y9_N0, M10K_X11_Y4_N0, M10K_X11_Y3_N0, M10K_X3_Y7_N0, M10K_X3_Y3_N0, M10K_X11_Y6_N0, M10K_X11_Y5_N0, M10K_X11_Y7_N0, M10K_X11_Y8_N0, M10K_X22_Y3_N0, M10K_X11_Y1_N0, M10K_X3_Y2_N0, M10K_X3_Y1_N0                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; No - Unsupported Mode                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:crc_shifter|altshift_taps:dffs_rtl_0|shift_taps_ma31:auto_generated|altsyncram_bpc1:altsyncram4|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 1            ; 8192         ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 8192                        ; 1                           ; 8192                        ; 1                           ; 8192                ; 1           ; 0          ; None                                     ; M10K_X3_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_reg|altshift_taps:dffs_rtl_0|shift_taps_ka31:auto_generated|altsyncram_5pc1:altsyncram5|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 2079         ; 1            ; 2079         ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 2079   ; 2079                        ; 1                           ; 2079                        ; 1                           ; 2079                ; 1           ; 0          ; None                                     ; M10K_X3_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated|altsyncram_loc1:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2107         ; 1            ; 2107         ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 2107   ; 2107                        ; 1                           ; 2107                        ; 1                           ; 2107                ; 1           ; 0          ; None                                     ; M10K_X3_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; T51:core51|T51_RAM:\Generic_MODEL:ram|altsyncram:IRAMA_rtl_0|altsyncram_tbr1:auto_generated|ALTSYNCRAM                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0          ; db/CV_8052.ram0_T51_RAM_847c76c8.hdl.mif ; M10K_X22_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; T51:core51|T51_RAM:\Generic_MODEL:ram|altsyncram:IRAMA_rtl_1|altsyncram_tbr1:auto_generated|ALTSYNCRAM                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0          ; db/CV_8052.ram0_T51_RAM_847c76c8.hdl.mif ; M10K_X22_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                                     ; M10K_X46_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                                     ; M10K_X46_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 9x9                 ; 1           ;
; Total number of DSP blocks      ; 1           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 1           ;
+---------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------+-----------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                       ; Mode            ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------------+-----------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; T51:core51|T51_ALU:alu|T51_MD:md|Mult0~mac ; Independent 9x9 ; DSP_X15_Y21_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------------------------+-----------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+---------------------------------------------------------+
; Routing Usage Summary                                   ;
+------------------------------+--------------------------+
; Routing Resource Type        ; Usage                    ;
+------------------------------+--------------------------+
; Block interconnects          ; 10,063 / 140,056 ( 7 % ) ;
; C12 interconnects            ; 295 / 6,048 ( 5 % )      ;
; C2 interconnects             ; 3,938 / 54,648 ( 7 % )   ;
; C4 interconnects             ; 2,414 / 25,920 ( 9 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )           ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )           ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )           ;
; Direct links                 ; 447 / 140,056 ( < 1 % )  ;
; Global clocks                ; 3 / 16 ( 19 % )          ;
; Local interconnects          ; 1,209 / 36,960 ( 3 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )           ;
; R14 interconnects            ; 386 / 5,984 ( 6 % )      ;
; R14/C12 interconnect drivers ; 552 / 9,504 ( 6 % )      ;
; R3 interconnects             ; 4,821 / 60,192 ( 8 % )   ;
; R6 interconnects             ; 7,590 / 127,072 ( 6 % )  ;
; Spine clocks                 ; 9 / 120 ( 8 % )          ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )        ;
+------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011 ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018 ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 136          ; 0            ; 136          ; 0            ; 0            ; 140       ; 136          ; 0            ; 140       ; 140       ; 140       ; 0            ; 0            ; 0            ; 0            ; 140       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 140          ; 4            ; 140          ; 140          ; 0         ; 4            ; 140          ; 0         ; 0         ; 0         ; 140          ; 140          ; 140          ; 140          ; 0         ; 140          ; 140          ; 140          ; 140          ; 140          ; 140          ; 140          ; 140          ; 140          ; 140          ; 140          ; 140          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX0_out[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0_out[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0_out[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0_out[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0_out[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0_out[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0_out[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1_out[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1_out[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1_out[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1_out[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1_out[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1_out[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1_out[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2_out[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2_out[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2_out[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2_out[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2_out[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2_out[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2_out[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3_out[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3_out[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3_out[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3_out[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3_out[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3_out[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3_out[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4_out[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4_out[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4_out[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4_out[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4_out[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4_out[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4_out[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5_out[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5_out[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5_out[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5_out[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5_out[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5_out[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5_out[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_out[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_out[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_out[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_out[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_out[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_out[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_out[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_out[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR1_out[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR1_out[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TXD                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FL_RST_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FL_WE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FL_OE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FL_CE_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TDO                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_RW              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_EN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_RS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_ON              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P0[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P1[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P1[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P1[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P1[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P1[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P1[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P1[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P1[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P2[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P2[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P2[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P2[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P2[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P2[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P2[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P2[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P3[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P3[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P3[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P3[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P3[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P3[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P3[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; P3[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FL_DQ[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FL_DQ[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FL_DQ[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FL_DQ[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FL_DQ[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FL_DQ[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FL_DQ[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FL_DQ[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RstIn               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TCK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_in[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR1_in[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_in[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR1_in[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_in[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_in[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_in[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_in[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_in[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR0_in[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TCS                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; INT0                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RXD                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; INT1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T1                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T0                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T2EX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T2                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TDI                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; On                          ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; Off                         ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                     ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                               ; Destination Clock(s)                                                          ; Delay Added in ns ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
; altera_reserved_tck                                                           ; altera_reserved_tck                                                           ; 1260.0            ;
; pll_33_MHz|cv_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; pll_33_MHz|cv_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 81.5              ;
; altera_reserved_tck,I/O                                                       ; altera_reserved_tck                                                           ; 36.7              ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                              ; Destination Register                                                                                                                                                                                                                                                                                                         ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|empty_dff                                                                                                                                                                                                       ; USB_BLASTER:JTAG_ctrl|TDO                                                                                                                                                                                                                                                                                                    ; 3.094             ;
; USB_BLASTER:JTAG_ctrl|CMD[2]                                                                                                                                                                                                                                                                                                 ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                                                                                                                                                                               ; 3.072             ;
; USB_BLASTER:JTAG_ctrl|RXD_r[0]                                                                                                                                                                                                                                                                                               ; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|ram_block1a0~porta_datain_reg0                                                                                                                                                          ; 2.781             ;
; USB_BLASTER:JTAG_ctrl|RXD_r[7]                                                                                                                                                                                                                                                                                               ; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|ram_block1a7~porta_datain_reg0                                                                                                                                                          ; 2.781             ;
; USB_BLASTER:JTAG_ctrl|RXD_r[6]                                                                                                                                                                                                                                                                                               ; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|ram_block1a6~porta_datain_reg0                                                                                                                                                          ; 2.781             ;
; USB_BLASTER:JTAG_ctrl|RXD_r[4]                                                                                                                                                                                                                                                                                               ; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|ram_block1a4~porta_datain_reg0                                                                                                                                                          ; 2.777             ;
; USB_BLASTER:JTAG_ctrl|RXD_r[2]                                                                                                                                                                                                                                                                                               ; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|ram_block1a2~porta_datain_reg0                                                                                                                                                          ; 2.777             ;
; USB_BLASTER:JTAG_ctrl|RXD_r[3]                                                                                                                                                                                                                                                                                               ; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|ram_block1a3~porta_datain_reg0                                                                                                                                                          ; 2.774             ;
; USB_BLASTER:JTAG_ctrl|RXD_r[1]                                                                                                                                                                                                                                                                                               ; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|ram_block1a1~porta_datain_reg0                                                                                                                                                          ; 2.762             ;
; USB_BLASTER:JTAG_ctrl|RXD_r[5]                                                                                                                                                                                                                                                                                               ; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|ram_block1a5~porta_datain_reg0                                                                                                                                                          ; 2.687             ;
; USB_BLASTER:JTAG_ctrl|CMD[3]                                                                                                                                                                                                                                                                                                 ; USB_BLASTER:JTAG_ctrl|CMD[1]                                                                                                                                                                                                                                                                                                 ; 2.530             ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|q_b[5]                                                                                                                                                                                  ; USB_BLASTER:JTAG_ctrl|TDO                                                                                                                                                                                                                                                                                                    ; 2.447             ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|q_b[7]                                                                                                                                                                                  ; USB_BLASTER:JTAG_ctrl|TDO                                                                                                                                                                                                                                                                                                    ; 2.400             ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|q_b[3]                                                                                                                                                                                  ; USB_BLASTER:JTAG_ctrl|TDO                                                                                                                                                                                                                                                                                                    ; 2.187             ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|q_b[1]                                                                                                                                                                                  ; USB_BLASTER:JTAG_ctrl|TDO                                                                                                                                                                                                                                                                                                    ; 2.098             ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|q_b[6]                                                                                                                                                                                  ; USB_BLASTER:JTAG_ctrl|TDO                                                                                                                                                                                                                                                                                                    ; 1.927             ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|q_b[4]                                                                                                                                                                                  ; USB_BLASTER:JTAG_ctrl|TDO                                                                                                                                                                                                                                                                                                    ; 1.893             ;
; USB_BLASTER:JTAG_ctrl|CMD[1]                                                                                                                                                                                                                                                                                                 ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.815             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3] ; 1.812             ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:opcode_reg|dffs[6]                                                                                                                                                         ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|reset                                                                                                                                                                                   ; 1.743             ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:TXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|q_b[0]                                                                                                                                                                                  ; USB_BLASTER:JTAG_ctrl|TDO                                                                                                                                                                                                                                                                                                    ; 1.667             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3] ; 1.642             ;
; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated|cntr_0of:cntr1|counter_reg_bit[3]                                                                   ; Serial_Flash:SPI_FLASH|altserial_flash_loader:altserial_flash_loader_component|alt_sfl_enhanced:\ENHANCED_PGM_QUAD:sfl_inst_enhanced|lpm_shiftreg:data_speed_reg|altshift_taps:dffs_rtl_0|shift_taps_ca31:auto_generated|dffe3a[1]                                                                                           ; 1.540             ;
; RstIn                                                                                                                                                                                                                                                                                                                        ; USB_BLASTER:JTAG_ctrl|rCont[0]                                                                                                                                                                                                                                                                                               ; 1.536             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ram_block1a13~porta_address_reg0                                                                                                                                                                                                                    ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ram_block1a5~porta_address_reg0                                                                                                                                                                                                                     ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; T51:core51|Old_Mem_B[5]                                                                                                                                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ram_block1a12~porta_address_reg0                                                                                                                                                                                                                    ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ram_block1a4~porta_address_reg0                                                                                                                                                                                                                     ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ram_block1a11~porta_address_reg0                                                                                                                                                                                                                    ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ram_block1a3~porta_address_reg0                                                                                                                                                                                                                     ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ram_block1a14~porta_address_reg0                                                                                                                                                                                                                    ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ram_block1a6~porta_address_reg0                                                                                                                                                                                                                     ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ram_block1a8~porta_address_reg0                                                                                                                                                                                                                     ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ram_block1a0~porta_address_reg0                                                                                                                                                                                                                     ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; T51:core51|Old_Mem_B[0]                                                                                                                                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; T51:core51|Old_Mem_B[6]                                                                                                                                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ram_block1a9~porta_address_reg0                                                                                                                                                                                                                     ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                     ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; USB_BLASTER:JTAG_ctrl|CV_Fifo:RXFIFO|scfifo:scfifo_component|scfifo_56c1:auto_generated|a_dpfifo_1o91:dpfifo|altsyncram_fhn1:FIFOram|q_b[1]                                                                                                                                                                                  ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; USB_BLASTER:JTAG_ctrl|JCNT[1]                                                                                                                                                                                                                                                                                                ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|address_reg_a[0]                                                                                                                                                                                                                                    ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; ROM52:rom|altsyncram:altsyncram_component|altsyncram_qqe1:auto_generated|ram_block1a10~porta_address_reg0                                                                                                                                                                                                                    ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; T51:core51|Old_Mem_B[4]                                                                                                                                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; Boot_flag                                                                                                                                                                                                                                                                                                                    ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; Replace_flag                                                                                                                                                                                                                                                                                                                 ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a5~porta_datain_reg0                                                                                                                                                                                       ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a5~porta_we_reg                                                                                                                                                                                            ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a13~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a13~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a21~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a21~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a6~porta_datain_reg0                                                                                                                                                                                       ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a6~porta_we_reg                                                                                                                                                                                            ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a14~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a14~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a22~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a22~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; T51:core51|Old_Mem_B[3]                                                                                                                                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a0~porta_datain_reg0                                                                                                                                                                                       ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a0~porta_we_reg                                                                                                                                                                                            ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a8~porta_datain_reg0                                                                                                                                                                                       ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a8~porta_we_reg                                                                                                                                                                                            ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a16~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a16~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a1~porta_datain_reg0                                                                                                                                                                                       ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a1~porta_we_reg                                                                                                                                                                                            ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a9~porta_datain_reg0                                                                                                                                                                                       ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a9~porta_we_reg                                                                                                                                                                                            ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a17~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a17~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a25~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a25~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a24~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a24~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a0~porta_datain_reg0                                                                                                                                                                                       ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a0~porta_we_reg                                                                                                                                                                                            ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a8~porta_datain_reg0                                                                                                                                                                                       ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a8~porta_we_reg                                                                                                                                                                                            ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a16~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a16~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a1~porta_datain_reg0                                                                                                                                                                                       ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a1~porta_we_reg                                                                                                                                                                                            ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a9~porta_datain_reg0                                                                                                                                                                                       ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a9~porta_we_reg                                                                                                                                                                                            ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a17~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a17~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a25~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a25~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a24~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram2b|altsyncram:altsyncram_component|altsyncram_8cj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a24~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; T51:core51|T51_RAM:\Generic_MODEL:ram|Din_r_i[6]                                                                                                                                                                                                                                                                             ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a2~porta_datain_reg0                                                                                                                                                                                       ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a2~porta_we_reg                                                                                                                                                                                            ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a10~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a10~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a18~porta_datain_reg0                                                                                                                                                                                      ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a18~porta_we_reg                                                                                                                                                                                           ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a3~porta_datain_reg0                                                                                                                                                                                       ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
; SSRAM2:ram1b|altsyncram:altsyncram_component|altsyncram_ibj1:auto_generated|altsyncram_lre2:altsyncram1|ram_block3a3~porta_we_reg                                                                                                                                                                                            ; T51:core51|SFR_RData_r[1]                                                                                                                                                                                                                                                                                                    ; 1.534             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (119006): Selected device 5CEBA4F23C7 for design "CV_8052"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_INIT_DONE~ is reserved at location T18
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): CV_PLL:pll_33_MHz|CV_PLL_0002:cv_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1172 fanout uses global clock CLKCTRL_G6
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): RstIn~inputCLKENA0 with 857 fanout uses global clock CLKCTRL_G10
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): TCK~inputCLKENA0 with 26 fanout uses global clock CLKCTRL_G11
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'CV_8052.sdc'
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pll_33_MHz|cv_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_33_MHz|cv_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_33_MHz|cv_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
    Info (332111):    2.500 pll_33_MHz|cv_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   30.000 pll_33_MHz|cv_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):  100.000          TCK
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type DSP block
    Extra Info (176220): Created 16 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:18
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:51
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:52
Info (170193): Fitter routing operations beginning
Info (170089): 1e+03 ns of routing delay (approximately 1.3% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X0_Y0 to location X10_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:39
Info (11888): Total time spent on timing analysis during the Fitter is 46.19 seconds.
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file C:/Source/CV_8052/CV_8052.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 1935 megabytes
    Info: Processing ended: Tue Feb 16 15:07:14 2016
    Info: Elapsed time: 00:03:36
    Info: Total CPU time (on all processors): 00:04:55


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Source/CV_8052/CV_8052.fit.smsg.


