Fitter report for ProcessadorMIPS
Wed Dec 09 00:43:27 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Dec 09 00:43:27 2020       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; ProcessadorMIPS                             ;
; Top-level Entity Name           ; ProcessadorMIPS                             ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 371 / 18,480 ( 2 % )                        ;
; Total registers                 ; 565                                         ;
; Total pins                      ; 47 / 224 ( 21 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 4,096 / 3,153,920 ( < 1 % )                 ;
; Total RAM Blocks                ; 3 / 308 ( < 1 % )                           ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.4%      ;
;     Processor 3            ;   3.3%      ;
;     Processor 4            ;   3.2%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                            ; Action          ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                                         ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[37]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[38]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[39]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[40]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[41]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[42]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[43]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[44]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[45]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[46]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[47]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[48]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[49]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[50]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[51]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a14 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[52]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a15 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[53]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a16 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[54]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a17 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[55]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a18 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[56]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a19 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[57]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a20 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[58]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a21 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[59]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a22 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[60]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a23 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[61]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a24 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[62]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a25 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[63]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a26 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[64]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a27 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[65]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a28 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[66]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a29 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[67]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a30 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[68]  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ram_block1a31 ; PORTBDATAOUT     ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[2]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[2]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[4]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[4]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[6]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[6]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[8]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[8]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[24]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[24]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[41]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[41]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[47]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[47]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[49]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[49]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[50]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[50]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[52]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[52]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[55]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[55]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[60]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[60]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[62]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[62]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[68]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[68]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[72]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[72]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[74]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[74]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[75]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[75]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[76]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[76]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[79]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[79]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[82]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[82]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[86]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[86]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[87]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[87]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[88]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[88]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[91]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[91]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[93]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[93]~DUPLICATE                                  ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[102]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[102]~DUPLICATE                                 ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[140]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[140]~DUPLICATE                                 ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[148]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[148]~DUPLICATE                                 ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[149]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[149]~DUPLICATE                                 ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[150]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[150]~DUPLICATE                                 ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[151]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[151]~DUPLICATE                                 ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[153]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[153]~DUPLICATE                                 ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[154]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[154]~DUPLICATE                                 ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[155]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[155]~DUPLICATE                                 ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[4]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[4]~DUPLICATE                                   ;                  ;                       ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[103] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[103]~DUPLICATE                                ;                  ;                       ;
+-----------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                               ;
+------------------+-----------------+--------------+--------------+---------------+----------------+
; Name             ; Ignored Entity  ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source ;
+------------------+-----------------+--------------+--------------+---------------+----------------+
; Location         ;                 ;              ; FPGA_RESET_N ; PIN_P22       ; QSF Assignment ;
; Location         ;                 ;              ; KEY[2]       ; PIN_M7        ; QSF Assignment ;
; Location         ;                 ;              ; KEY[3]       ; PIN_M6        ; QSF Assignment ;
; Location         ;                 ;              ; LEDR[0]      ; PIN_AA2       ; QSF Assignment ;
; Location         ;                 ;              ; LEDR[1]      ; PIN_AA1       ; QSF Assignment ;
; Location         ;                 ;              ; LEDR[2]      ; PIN_W2        ; QSF Assignment ;
; Location         ;                 ;              ; LEDR[3]      ; PIN_Y3        ; QSF Assignment ;
; Location         ;                 ;              ; LEDR[4]      ; PIN_N2        ; QSF Assignment ;
; Location         ;                 ;              ; LEDR[5]      ; PIN_N1        ; QSF Assignment ;
; Location         ;                 ;              ; LEDR[6]      ; PIN_U2        ; QSF Assignment ;
; Location         ;                 ;              ; LEDR[7]      ; PIN_U1        ; QSF Assignment ;
; Location         ;                 ;              ; LEDR[8]      ; PIN_L2        ; QSF Assignment ;
; Location         ;                 ;              ; LEDR[9]      ; PIN_L1        ; QSF Assignment ;
; Location         ;                 ;              ; SW[2]        ; PIN_T13       ; QSF Assignment ;
; Location         ;                 ;              ; SW[3]        ; PIN_T12       ; QSF Assignment ;
; Location         ;                 ;              ; SW[4]        ; PIN_AA15      ; QSF Assignment ;
; Location         ;                 ;              ; SW[5]        ; PIN_AB15      ; QSF Assignment ;
; Location         ;                 ;              ; SW[6]        ; PIN_AA14      ; QSF Assignment ;
; Location         ;                 ;              ; SW[7]        ; PIN_AA13      ; QSF Assignment ;
; Location         ;                 ;              ; SW[8]        ; PIN_AB13      ; QSF Assignment ;
; Location         ;                 ;              ; SW[9]        ; PIN_AB12      ; QSF Assignment ;
; Current Strength ; ProcessadorMIPS ;              ; LEDR         ; DEFAULT       ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; FPGA_RESET_N ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; KEY[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; KEY[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; LEDR[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; LEDR[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; LEDR[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; LEDR[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; LEDR[4]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; LEDR[5]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; LEDR[6]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; LEDR[7]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; LEDR[8]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; LEDR[9]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; SW[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; SW[3]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; SW[4]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; SW[5]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; SW[6]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; SW[7]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; SW[8]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; ProcessadorMIPS ;              ; SW[9]        ; 3.3-V LVTTL   ; QSF Assignment ;
; Slew Rate        ; ProcessadorMIPS ;              ; LEDR         ; 1             ; QSF Assignment ;
+------------------+-----------------+--------------+--------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1340 ) ; 0.00 % ( 0 / 1340 )        ; 0.00 % ( 0 / 1340 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1340 ) ; 0.00 % ( 0 / 1340 )        ; 0.00 % ( 0 / 1340 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1340 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/output_files/ProcessadorMIPS.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 371 / 18,480          ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 371                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 455 / 18,480          ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 180                   ;       ;
;         [b] ALMs used for LUT logic                         ; 192                   ;       ;
;         [c] ALMs used for registers                         ; 83                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 84 / 18,480           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18,480            ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 0                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 53 / 1,848            ; 3 %   ;
;     -- Logic LABs                                           ; 53                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 653                   ;       ;
;     -- 7 input functions                                    ; 1                     ;       ;
;     -- 6 input functions                                    ; 155                   ;       ;
;     -- 5 input functions                                    ; 160                   ;       ;
;     -- 4 input functions                                    ; 70                    ;       ;
;     -- <=3 input functions                                  ; 267                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 23                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 565                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 525 / 36,960          ; 1 %   ;
;         -- Secondary logic registers                        ; 40 / 36,960           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 529                   ;       ;
;         -- Routing optimization registers                   ; 36                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 47 / 224              ; 21 %  ;
;     -- Clock pins                                           ; 4 / 9                 ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 3 / 308               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 4,096 / 3,153,920     ; < 1 % ;
; Total block memory implementation bits                      ; 30,720 / 3,153,920    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global signals                                              ; 0                     ;       ;
;     -- Global clocks                                        ; 0 / 16                ; 0 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.4% / 1.5% / 1.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 24.2% / 25.1% / 21.4% ;       ;
; Maximum fan-out                                             ; 569                   ;       ;
; Highest non-global fan-out                                  ; 569                   ;       ;
; Total fan-out                                               ; 3898                  ;       ;
; Average fan-out                                             ; 2.91                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 371 / 18480 ( 2 % )  ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 371                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 455 / 18480 ( 2 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 180                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 192                  ; 0                              ;
;         [c] ALMs used for registers                         ; 83                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 84 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18480 ( 0 % )    ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 53 / 1848 ( 3 % )    ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 53                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 653                  ; 0                              ;
;     -- 7 input functions                                    ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 155                  ; 0                              ;
;     -- 5 input functions                                    ; 160                  ; 0                              ;
;     -- 4 input functions                                    ; 70                   ; 0                              ;
;     -- <=3 input functions                                  ; 267                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 23                   ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 525 / 36960 ( 1 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 40 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 529                  ; 0                              ;
;         -- Routing optimization registers                   ; 36                   ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                              ;
; I/O pins                                                    ; 47                   ; 0                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 4096                 ; 0                              ;
; Total block memory implementation bits                      ; 30720                ; 0                              ;
; M10K block                                                  ; 3 / 308 ( < 1 % )    ; 0 / 308 ( 0 % )                ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 0                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                    ; 0                              ;
;     -- Output Connections                                   ; 0                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 3909                 ; 0                              ;
;     -- Registered Connections                               ; 1296                 ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 5                    ; 0                              ;
;     -- Output Ports                                         ; 42                   ; 0                              ;
;     -- Bidir Ports                                          ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; U7    ; 3A       ; 10           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; W9    ; 3A       ; 11           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]    ; U13   ; 4A       ; 33           ; 0            ; 40           ; 78                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; V13   ; 4A       ; 33           ; 0            ; 57           ; 78                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 2 / 16 ( 13 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 2 / 16 ( 13 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 38 / 48 ( 79 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; Compilation Hierarchy Node                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                        ; Entity Name                 ; Library Name ;
+------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; |ProcessadorMIPS                               ; 371.0 (42.7)         ; 454.5 (47.9)                     ; 83.5 (5.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 653 (79)            ; 565 (0)                   ; 0 (0)         ; 4096              ; 3     ; 0          ; 47   ; 0            ; |ProcessadorMIPS                                                                                                                           ; ProcessadorMIPS             ; work         ;
;    |Fluxo_Dados:fluxo_dados|                   ; 294.2 (8.2)          ; 371.6 (8.5)                      ; 77.4 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 518 (31)            ; 564 (0)                   ; 0 (0)         ; 4096              ; 3     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados                                                                                                   ; Fluxo_Dados                 ; work         ;
;       |RAMMIPS:RAM|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|RAMMIPS:RAM                                                                                       ; RAMMIPS                     ; work         ;
;          |altsyncram:memRAM_rtl_0|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0                                                               ; altsyncram                  ; work         ;
;             |altsyncram_4hv1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated                                ; altsyncram_4hv1             ; work         ;
;       |ROMMIPS:ROM|                            ; 9.7 (9.7)            ; 10.5 (10.5)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ROMMIPS:ROM                                                                                       ; ROMMIPS                     ; work         ;
;       |UC_ULA:UC_ULA|                          ; 6.4 (6.4)            ; 6.6 (6.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|UC_ULA:UC_ULA                                                                                     ; UC_ULA                      ; work         ;
;       |ULA:ULA|                                ; 90.3 (17.0)          ; 90.3 (17.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 189 (47)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA                                                                                           ; ULA                         ; work         ;
;          |ULA1bit:ula0|                        ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula0                                                                              ; ULA1bit                     ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula0|muxGenerico4x1:mux_ula                                                       ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula0|somadorCompleto:soma_sub                                                     ; somadorCompleto             ; work         ;
;          |ULA1bit:ula1|                        ; 1.4 (0.0)            ; 1.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula1                                                                              ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula1|muxGenerico2x1_1bit:mux_inverteB                                             ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula1|muxGenerico4x1:mux_ula                                                       ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula1|somadorCompleto:soma_sub                                                     ; somadorCompleto             ; work         ;
;          |ULA1bit:ula10|                       ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula10                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula10|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula10|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula10|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula11|                       ; 2.2 (0.0)            ; 2.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula11                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula11|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula11|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula11|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula12|                       ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula12                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula12|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula12|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;          |ULA1bit:ula13|                       ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula13                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula13|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula13|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula13|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula14|                       ; 2.8 (0.0)            ; 3.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula14                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula14|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula14|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula14|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula15|                       ; 2.7 (0.0)            ; 2.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula15                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula15|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula15|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula15|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula16|                       ; 1.8 (0.0)            ; 1.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula16                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula16|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula16|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula16|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula17|                       ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula17                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula17|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula17|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;          |ULA1bit:ula18|                       ; 2.5 (0.0)            ; 2.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula18                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula18|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula18|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;          |ULA1bit:ula19|                       ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula19                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula19|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula19|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula19|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula2|                        ; 3.5 (0.0)            ; 4.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula2                                                                              ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula2|muxGenerico2x1_1bit:mux_inverteB                                             ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 2.7 (2.7)            ; 3.5 (3.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula2|muxGenerico4x1:mux_ula                                                       ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula2|somadorCompleto:soma_sub                                                     ; somadorCompleto             ; work         ;
;          |ULA1bit:ula20|                       ; 2.5 (0.0)            ; 2.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula20                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula20|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula20|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula20|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula21|                       ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula21                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula21|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula21|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula21|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula22|                       ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula22                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula22|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula22|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;          |ULA1bit:ula23|                       ; 2.9 (0.0)            ; 2.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula23                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula23|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula23|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula23|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula24|                       ; 3.0 (0.0)            ; 3.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula24                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula24|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula24|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula24|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula25|                       ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula25                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula25|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula25|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula25|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula26|                       ; 2.7 (0.0)            ; 3.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula26                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula26|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula26|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula26|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula27|                       ; 1.1 (0.0)            ; 1.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula27                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula27|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula27|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula27|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula28|                       ; 2.2 (0.0)            ; 2.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula28                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula28|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula28|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula28|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula29|                       ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula29                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula29|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula29|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula29|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula3|                        ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula3                                                                              ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula3|muxGenerico2x1_1bit:mux_inverteB                                             ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula3|muxGenerico4x1:mux_ula                                                       ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula3|somadorCompleto:soma_sub                                                     ; somadorCompleto             ; work         ;
;          |ULA1bit:ula30|                       ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula30                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula30|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula30|muxGenerico4x1:mux_ula                                                      ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula30|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula31|                       ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula31                                                                             ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula31|muxGenerico2x1_1bit:mux_inverteB                                            ; muxGenerico2x1_1bit         ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula31|somadorCompleto:soma_sub                                                    ; somadorCompleto             ; work         ;
;          |ULA1bit:ula4|                        ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula4                                                                              ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula4|muxGenerico2x1_1bit:mux_inverteB                                             ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula4|muxGenerico4x1:mux_ula                                                       ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula4|somadorCompleto:soma_sub                                                     ; somadorCompleto             ; work         ;
;          |ULA1bit:ula5|                        ; 1.8 (0.0)            ; 1.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula5                                                                              ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula5|muxGenerico2x1_1bit:mux_inverteB                                             ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula5|muxGenerico4x1:mux_ula                                                       ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula5|somadorCompleto:soma_sub                                                     ; somadorCompleto             ; work         ;
;          |ULA1bit:ula6|                        ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula6                                                                              ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula6|muxGenerico2x1_1bit:mux_inverteB                                             ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula6|muxGenerico4x1:mux_ula                                                       ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula6|somadorCompleto:soma_sub                                                     ; somadorCompleto             ; work         ;
;          |ULA1bit:ula7|                        ; 0.7 (0.0)            ; 0.9 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula7                                                                              ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula7|muxGenerico2x1_1bit:mux_inverteB                                             ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula7|muxGenerico4x1:mux_ula                                                       ; muxGenerico4x1              ; work         ;
;          |ULA1bit:ula8|                        ; 2.9 (0.0)            ; 2.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula8                                                                              ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula8|muxGenerico2x1_1bit:mux_inverteB                                             ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula8|muxGenerico4x1:mux_ula                                                       ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula8|somadorCompleto:soma_sub                                                     ; somadorCompleto             ; work         ;
;          |ULA1bit:ula9|                        ; 3.2 (0.0)            ; 3.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula9                                                                              ; ULA1bit                     ; work         ;
;             |muxGenerico2x1_1bit:mux_inverteB| ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula9|muxGenerico2x1_1bit:mux_inverteB                                             ; muxGenerico2x1_1bit         ; work         ;
;             |muxGenerico4x1:mux_ula|           ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula9|muxGenerico4x1:mux_ula                                                       ; muxGenerico4x1              ; work         ;
;             |somadorCompleto:soma_sub|         ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|ULA:ULA|ULA1bit:ula9|somadorCompleto:soma_sub                                                     ; somadorCompleto             ; work         ;
;       |bancoRegistradoresArqRegReg:bancoRegs|  ; 39.3 (39.3)          ; 83.0 (83.0)                      ; 43.7 (43.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 136 (136)           ; 149 (149)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs                                                             ; bancoRegistradoresArqRegReg ; work         ;
;          |altsyncram:registrador_rtl_0|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0                                ; altsyncram                  ; work         ;
;             |altsyncram_h8q1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated ; altsyncram_h8q1             ; work         ;
;          |altsyncram:registrador_rtl_1|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1                                ; altsyncram                  ; work         ;
;             |altsyncram_h8q1:auto_generated|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated ; altsyncram_h8q1             ; work         ;
;       |muxGenerico2x1:mux_rt_imediato|         ; 9.2 (9.2)            ; 9.4 (9.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|muxGenerico2x1:mux_rt_imediato                                                                    ; muxGenerico2x1              ; work         ;
;       |muxGenerico3x1:mux_PC|                  ; 17.9 (17.9)          ; 17.9 (17.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|muxGenerico3x1:mux_PC                                                                             ; muxGenerico3x1              ; work         ;
;       |muxGenerico3x1:mux_ULA_mem|             ; 13.9 (13.9)          ; 18.6 (18.6)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|muxGenerico3x1:mux_ULA_mem                                                                        ; muxGenerico3x1              ; work         ;
;       |muxGenerico3x1:mux_rt_rd|               ; 1.3 (1.3)            ; 1.4 (1.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|muxGenerico3x1:mux_rt_rd                                                                          ; muxGenerico3x1              ; work         ;
;       |registradorGenerico:PC_entity|          ; 9.8 (9.8)            ; 9.9 (9.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity                                                                     ; registradorGenerico         ; work         ;
;       |registradorGenerico:regEXMEM1|          ; 15.2 (15.2)          ; 32.5 (32.5)                      ; 17.3 (17.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 104 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|registradorGenerico:regEXMEM1                                                                     ; registradorGenerico         ; work         ;
;       |registradorGenerico:regIDEX1|           ; 31.1 (31.1)          ; 38.0 (38.0)                      ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 148 (148)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1                                                                      ; registradorGenerico         ; work         ;
;       |registradorGenerico:regIFID1|           ; 13.2 (13.2)          ; 14.4 (14.4)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 54 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1                                                                      ; registradorGenerico         ; work         ;
;       |registradorGenerico:regMEMWB1|          ; 12.0 (12.0)          ; 22.9 (22.9)                      ; 10.8 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 73 (73)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1                                                                     ; registradorGenerico         ; work         ;
;       |somaConstante:PC_Soma_Constante|        ; 7.5 (7.5)            ; 7.8 (7.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|Fluxo_Dados:fluxo_dados|somaConstante:PC_Soma_Constante                                                                   ; somaConstante               ; work         ;
;    |UnidadeControle:UC|                        ; 3.6 (3.6)            ; 3.6 (3.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|UnidadeControle:UC                                                                                                        ; UnidadeControle             ; work         ;
;    |conversorHex7Seg:display0|                 ; 6.2 (6.2)            ; 6.5 (6.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|conversorHex7Seg:display0                                                                                                 ; conversorHex7Seg            ; work         ;
;    |conversorHex7Seg:display1|                 ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|conversorHex7Seg:display1                                                                                                 ; conversorHex7Seg            ; work         ;
;    |conversorHex7Seg:display2|                 ; 4.0 (4.0)            ; 5.0 (5.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|conversorHex7Seg:display2                                                                                                 ; conversorHex7Seg            ; work         ;
;    |conversorHex7Seg:display3|                 ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|conversorHex7Seg:display3                                                                                                 ; conversorHex7Seg            ; work         ;
;    |conversorHex7Seg:display4|                 ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|conversorHex7Seg:display4                                                                                                 ; conversorHex7Seg            ; work         ;
;    |conversorHex7Seg:display5|                 ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|conversorHex7Seg:display5                                                                                                 ; conversorHex7Seg            ; work         ;
;    |edgeDetector:detectorSub0|                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ProcessadorMIPS|edgeDetector:detectorSub0                                                                                                 ; edgeDetector                ; work         ;
+------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; KEY[1]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; KEY[1]                                    ;                   ;         ;
; SW[0]                                     ;                   ;         ;
;      - to_display[1]~0                    ; 1                 ; 0       ;
;      - to_display[1]~1                    ; 1                 ; 0       ;
;      - to_display[1]~2                    ; 1                 ; 0       ;
;      - to_display[0]~3                    ; 1                 ; 0       ;
;      - to_display[3]~4                    ; 1                 ; 0       ;
;      - to_display[2]~5                    ; 1                 ; 0       ;
;      - to_display[0]~6                    ; 1                 ; 0       ;
;      - to_display[0]~7                    ; 1                 ; 0       ;
;      - to_display[0]~8                    ; 1                 ; 0       ;
;      - to_display[1]~9                    ; 1                 ; 0       ;
;      - to_display[3]~10                   ; 1                 ; 0       ;
;      - to_display[3]~11                   ; 1                 ; 0       ;
;      - to_display[3]~12                   ; 1                 ; 0       ;
;      - to_display[5]~13                   ; 1                 ; 0       ;
;      - to_display[5]~14                   ; 1                 ; 0       ;
;      - to_display[5]~15                   ; 1                 ; 0       ;
;      - to_display[4]~16                   ; 1                 ; 0       ;
;      - to_display[7]~17                   ; 1                 ; 0       ;
;      - to_display[6]~18                   ; 1                 ; 0       ;
;      - to_display[5]~19                   ; 1                 ; 0       ;
;      - to_display[4]~20                   ; 1                 ; 0       ;
;      - to_display[4]~21                   ; 1                 ; 0       ;
;      - to_display[4]~22                   ; 1                 ; 0       ;
;      - to_display[7]~23                   ; 1                 ; 0       ;
;      - to_display[7]~24                   ; 1                 ; 0       ;
;      - to_display[7]~25                   ; 1                 ; 0       ;
;      - to_display[9]~26                   ; 1                 ; 0       ;
;      - to_display[9]~27                   ; 1                 ; 0       ;
;      - to_display[9]~28                   ; 1                 ; 0       ;
;      - to_display[8]~29                   ; 1                 ; 0       ;
;      - to_display[11]~30                  ; 1                 ; 0       ;
;      - to_display[10]~31                  ; 1                 ; 0       ;
;      - to_display[9]~32                   ; 1                 ; 0       ;
;      - to_display[8]~33                   ; 1                 ; 0       ;
;      - to_display[8]~34                   ; 1                 ; 0       ;
;      - to_display[8]~35                   ; 1                 ; 0       ;
;      - to_display[11]~36                  ; 1                 ; 0       ;
;      - to_display[11]~37                  ; 1                 ; 0       ;
;      - to_display[11]~38                  ; 1                 ; 0       ;
;      - to_display[13]~39                  ; 1                 ; 0       ;
;      - to_display[13]~40                  ; 1                 ; 0       ;
;      - to_display[13]~41                  ; 1                 ; 0       ;
;      - to_display[12]~42                  ; 1                 ; 0       ;
;      - to_display[15]~43                  ; 1                 ; 0       ;
;      - to_display[14]~44                  ; 1                 ; 0       ;
;      - to_display[15]~45                  ; 1                 ; 0       ;
;      - to_display[15]~46                  ; 1                 ; 0       ;
;      - to_display[15]~47                  ; 1                 ; 0       ;
;      - to_display[13]~48                  ; 1                 ; 0       ;
;      - to_display[12]~49                  ; 1                 ; 0       ;
;      - to_display[12]~50                  ; 1                 ; 0       ;
;      - to_display[12]~51                  ; 1                 ; 0       ;
;      - to_display[17]~52                  ; 1                 ; 0       ;
;      - to_display[17]~53                  ; 1                 ; 0       ;
;      - to_display[17]~54                  ; 1                 ; 0       ;
;      - to_display[16]~55                  ; 1                 ; 0       ;
;      - to_display[19]~56                  ; 1                 ; 0       ;
;      - to_display[18]~57                  ; 1                 ; 0       ;
;      - to_display[16]~58                  ; 1                 ; 0       ;
;      - to_display[16]~59                  ; 1                 ; 0       ;
;      - to_display[16]~60                  ; 1                 ; 0       ;
;      - to_display[17]~61                  ; 1                 ; 0       ;
;      - to_display[19]~62                  ; 1                 ; 0       ;
;      - to_display[19]~63                  ; 1                 ; 0       ;
;      - to_display[19]~64                  ; 1                 ; 0       ;
;      - to_display[21]~65                  ; 1                 ; 0       ;
;      - to_display[21]~66                  ; 1                 ; 0       ;
;      - to_display[21]~67                  ; 1                 ; 0       ;
;      - to_display[20]~68                  ; 1                 ; 0       ;
;      - to_display[23]~69                  ; 1                 ; 0       ;
;      - to_display[22]~70                  ; 1                 ; 0       ;
;      - to_display[21]~71                  ; 1                 ; 0       ;
;      - to_display[20]~72                  ; 1                 ; 0       ;
;      - to_display[20]~73                  ; 1                 ; 0       ;
;      - to_display[20]~74                  ; 1                 ; 0       ;
;      - to_display[23]~75                  ; 1                 ; 0       ;
;      - to_display[23]~76                  ; 1                 ; 0       ;
;      - to_display[23]~77                  ; 1                 ; 0       ;
; SW[1]                                     ;                   ;         ;
;      - to_display[1]~0                    ; 1                 ; 0       ;
;      - to_display[1]~1                    ; 1                 ; 0       ;
;      - to_display[1]~2                    ; 1                 ; 0       ;
;      - to_display[0]~3                    ; 1                 ; 0       ;
;      - to_display[3]~4                    ; 1                 ; 0       ;
;      - to_display[2]~5                    ; 1                 ; 0       ;
;      - to_display[0]~6                    ; 1                 ; 0       ;
;      - to_display[0]~7                    ; 1                 ; 0       ;
;      - to_display[0]~8                    ; 1                 ; 0       ;
;      - to_display[1]~9                    ; 1                 ; 0       ;
;      - to_display[3]~10                   ; 1                 ; 0       ;
;      - to_display[3]~11                   ; 1                 ; 0       ;
;      - to_display[3]~12                   ; 1                 ; 0       ;
;      - to_display[5]~13                   ; 1                 ; 0       ;
;      - to_display[5]~14                   ; 1                 ; 0       ;
;      - to_display[5]~15                   ; 1                 ; 0       ;
;      - to_display[4]~16                   ; 1                 ; 0       ;
;      - to_display[7]~17                   ; 1                 ; 0       ;
;      - to_display[6]~18                   ; 1                 ; 0       ;
;      - to_display[5]~19                   ; 1                 ; 0       ;
;      - to_display[4]~20                   ; 1                 ; 0       ;
;      - to_display[4]~21                   ; 1                 ; 0       ;
;      - to_display[4]~22                   ; 1                 ; 0       ;
;      - to_display[7]~23                   ; 1                 ; 0       ;
;      - to_display[7]~24                   ; 1                 ; 0       ;
;      - to_display[7]~25                   ; 1                 ; 0       ;
;      - to_display[9]~26                   ; 1                 ; 0       ;
;      - to_display[9]~27                   ; 1                 ; 0       ;
;      - to_display[9]~28                   ; 1                 ; 0       ;
;      - to_display[8]~29                   ; 1                 ; 0       ;
;      - to_display[11]~30                  ; 1                 ; 0       ;
;      - to_display[10]~31                  ; 1                 ; 0       ;
;      - to_display[9]~32                   ; 1                 ; 0       ;
;      - to_display[8]~33                   ; 1                 ; 0       ;
;      - to_display[8]~34                   ; 1                 ; 0       ;
;      - to_display[8]~35                   ; 1                 ; 0       ;
;      - to_display[11]~36                  ; 1                 ; 0       ;
;      - to_display[11]~37                  ; 1                 ; 0       ;
;      - to_display[11]~38                  ; 1                 ; 0       ;
;      - to_display[13]~39                  ; 1                 ; 0       ;
;      - to_display[13]~40                  ; 1                 ; 0       ;
;      - to_display[13]~41                  ; 1                 ; 0       ;
;      - to_display[12]~42                  ; 1                 ; 0       ;
;      - to_display[15]~43                  ; 1                 ; 0       ;
;      - to_display[14]~44                  ; 1                 ; 0       ;
;      - to_display[15]~45                  ; 1                 ; 0       ;
;      - to_display[15]~46                  ; 1                 ; 0       ;
;      - to_display[15]~47                  ; 1                 ; 0       ;
;      - to_display[13]~48                  ; 1                 ; 0       ;
;      - to_display[12]~49                  ; 1                 ; 0       ;
;      - to_display[12]~50                  ; 1                 ; 0       ;
;      - to_display[12]~51                  ; 1                 ; 0       ;
;      - to_display[17]~52                  ; 1                 ; 0       ;
;      - to_display[17]~53                  ; 1                 ; 0       ;
;      - to_display[17]~54                  ; 1                 ; 0       ;
;      - to_display[16]~55                  ; 1                 ; 0       ;
;      - to_display[19]~56                  ; 1                 ; 0       ;
;      - to_display[18]~57                  ; 1                 ; 0       ;
;      - to_display[16]~58                  ; 1                 ; 0       ;
;      - to_display[16]~59                  ; 1                 ; 0       ;
;      - to_display[16]~60                  ; 1                 ; 0       ;
;      - to_display[17]~61                  ; 1                 ; 0       ;
;      - to_display[19]~62                  ; 1                 ; 0       ;
;      - to_display[19]~63                  ; 1                 ; 0       ;
;      - to_display[19]~64                  ; 1                 ; 0       ;
;      - to_display[21]~65                  ; 1                 ; 0       ;
;      - to_display[21]~66                  ; 1                 ; 0       ;
;      - to_display[21]~67                  ; 1                 ; 0       ;
;      - to_display[20]~68                  ; 1                 ; 0       ;
;      - to_display[23]~69                  ; 1                 ; 0       ;
;      - to_display[22]~70                  ; 1                 ; 0       ;
;      - to_display[21]~71                  ; 1                 ; 0       ;
;      - to_display[20]~72                  ; 1                 ; 0       ;
;      - to_display[20]~73                  ; 1                 ; 0       ;
;      - to_display[20]~74                  ; 1                 ; 0       ;
;      - to_display[23]~75                  ; 1                 ; 0       ;
;      - to_display[23]~76                  ; 1                 ; 0       ;
;      - to_display[23]~77                  ; 1                 ; 0       ;
; KEY[0]                                    ;                   ;         ;
;      - edgeDetector:detectorSub0|saida    ; 1                 ; 0       ;
;      - edgeDetector:detectorSub0|saidaQ~0 ; 1                 ; 0       ;
; CLOCK_50                                  ;                   ;         ;
;      - edgeDetector:detectorSub0|saidaQ   ; 1                 ; 0       ;
+-------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                            ;
+-----------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                            ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                        ; PIN_M9             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Fluxo_Dados:fluxo_dados|muxGenerico3x1:mux_PC|saida_MUX[22]~1   ; LABCELL_X41_Y6_N33 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[3]   ; FF_X41_Y8_N14      ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[7]   ; FF_X40_Y7_N44      ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[101] ; FF_X37_Y7_N43      ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; UnidadeControle:UC|Equal14~0                                    ; LABCELL_X43_Y6_N9  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; UnidadeControle:UC|Equal5~0                                     ; LABCELL_X43_Y6_N6  ; 2       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; edgeDetector:detectorSub0|saida                                 ; LABCELL_X39_Y6_N30 ; 567     ; Clock                      ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------+
; Non-Global High Fan-Out Signals           ;
+---------------------------------+---------+
; Name                            ; Fan-Out ;
+---------------------------------+---------+
; edgeDetector:detectorSub0|saida ; 569     ;
+---------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------------------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                                  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------------------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Fluxo_Dados:fluxo_dados|RAMMIPS:RAM|altsyncram:memRAM_rtl_0|altsyncram_4hv1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048 ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 1           ; 0     ; db/ProcessadorMIPS.ram0_RAMMIPS_abb6a4b.hdl.mif                      ; M10K_X38_Y4_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif ; M10K_X38_Y5_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; db/ProcessadorMIPS.ram0_bancoRegistradoresArqRegReg_fdb8a76e.hdl.mif ; M10K_X38_Y6_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------------------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 1,843 / 140,056 ( 1 % ) ;
; C12 interconnects            ; 6 / 6,048 ( < 1 % )     ;
; C2 interconnects             ; 844 / 54,648 ( 2 % )    ;
; C4 interconnects             ; 407 / 25,920 ( 2 % )    ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 91 / 140,056 ( < 1 % )  ;
; Global clocks                ; 0 / 16 ( 0 % )          ;
; Local interconnects          ; 243 / 36,960 ( < 1 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 70 / 5,984 ( 1 % )      ;
; R14/C12 interconnect drivers ; 72 / 9,504 ( < 1 % )    ;
; R3 interconnects             ; 988 / 60,192 ( 2 % )    ;
; R6 interconnects             ; 1,352 / 127,072 ( 1 % ) ;
; Spine clocks                 ; 0 / 120 ( 0 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 47        ; 0            ; 47        ; 0            ; 0            ; 47        ; 47        ; 0            ; 47        ; 47        ; 42           ; 0            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 47           ; 0         ; 47           ; 47           ; 0         ; 0         ; 47           ; 0         ; 0         ; 5            ; 47           ; 47           ; 47           ; 47           ; 5            ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; KEY[0]          ; KEY[0]               ; 362.2             ;
; KEY[0]          ; KEY[0],I/O           ; 14.8              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                            ; Destination Register                                                                                                                                      ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; KEY[0]                                                                                     ; edgeDetector:detectorSub0|saidaQ                                                                                                                          ; 3.047             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[9]  ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[81]                                                                                             ; 1.116             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[3]  ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[62]                                                                                             ; 1.114             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[2]  ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[81]                                                                                             ; 1.083             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[0]  ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[81]                                                                                             ; 1.072             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[5]  ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[81]                                                                                             ; 1.064             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[2]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[5]                                                                                              ; 1.059             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[5]                               ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[7]                                                                                             ; 1.053             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[5]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[4]                                                                                              ; 1.043             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[3]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[14]                                                                                             ; 1.038             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[4]                               ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[6]                                                                                             ; 1.034             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[6]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[4]                                                                                              ; 1.034             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[3]                               ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[5]                                                                                             ; 1.034             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[1]  ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[81]                                                                                             ; 1.033             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[14]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[16]                                                                                            ; 1.033             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[98]                             ; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ram_block1a29~porta_datain_reg0 ; 1.032             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[6]  ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[81]                                                                                             ; 1.030             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[60] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[66]                                                                                             ; 1.030             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[103]                            ; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_0|altsyncram_h8q1:auto_generated|ram_block1a29~porta_datain_reg0 ; 1.025             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[3]  ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[81]                                                                                             ; 1.023             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[4]  ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[81]                                                                                             ; 1.023             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[7]  ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[81]                                                                                             ; 1.023             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[8]                               ; Fluxo_Dados:fluxo_dados|registradorGenerico:regEXMEM1|DOUT[3]                                                                                             ; 1.021             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[62] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[99]                                                                                             ; 1.017             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[74] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[105]                                                                                            ; 1.014             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[72] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[104]                                                                                            ; 1.014             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[56] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[96]                                                                                             ; 1.013             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[68] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[70]                                                                                             ; 1.005             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[46] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[59]                                                                                             ; 1.001             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[64] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[100]                                                                                            ; 1.001             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[48] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[60]                                                                                             ; 0.997             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[2]                               ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[4]                                                                                             ; 0.996             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[95]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[21]                                                                                            ; 0.995             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[34] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[53]                                                                                             ; 0.989             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[46] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[91]                                                                                             ; 0.984             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[56] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[64]                                                                                             ; 0.977             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[52] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[62]                                                                                             ; 0.977             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[66] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[69]                                                                                             ; 0.976             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[32] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[84]                                                                                             ; 0.976             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[14] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[43]                                                                                             ; 0.973             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regMEMWB1|DOUT[75]                             ; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|altsyncram:registrador_rtl_1|altsyncram_h8q1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.971             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[50] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[93]                                                                                             ; 0.971             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[50] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[61]                                                                                             ; 0.967             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[44] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[90]                                                                                             ; 0.967             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[24] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[80]                                                                                             ; 0.965             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[16] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[76]                                                                                             ; 0.965             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[38] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[87]                                                                                             ; 0.965             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[66] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[101]                                                                                            ; 0.965             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[28] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[82]                                                                                             ; 0.964             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[70] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[71]                                                                                             ; 0.961             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[48] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[92]                                                                                             ; 0.959             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[52] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[94]                                                                                             ; 0.959             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[58] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[97]                                                                                             ; 0.959             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[34] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[85]                                                                                             ; 0.959             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[58] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[65]                                                                                             ; 0.958             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[7]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[5]                                                                                              ; 0.958             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[32] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[52]                                                                                             ; 0.956             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[96]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[22]                                                                                            ; 0.954             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[72] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[72]                                                                                             ; 0.953             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[8]  ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[81]                                                                                             ; 0.949             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[70] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[103]                                                                                            ; 0.948             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[85]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[11]                                                                                            ; 0.947             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[82]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[8]                                                                                             ; 0.947             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[67]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:regEXMEM1|DOUT[63]                                                                                            ; 0.944             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[64] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[68]                                                                                             ; 0.943             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[40] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[56]                                                                                             ; 0.938             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[45] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[59]                                                                                             ; 0.936             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[4]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[28]                                                                                             ; 0.929             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[30] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[51]                                                                                             ; 0.922             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[45] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[91]                                                                                             ; 0.919             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[29] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[83]                                                                                             ; 0.919             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[27] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[50]                                                                                             ; 0.919             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[38] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[55]                                                                                             ; 0.918             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[25]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[84]                                                                                             ; 0.914             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[51] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[62]                                                                                             ; 0.912             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[55] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[64]                                                                                             ; 0.912             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[49] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[93]                                                                                             ; 0.906             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[49] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[61]                                                                                             ; 0.902             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[89]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[15]                                                                                            ; 0.900             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[86]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[12]                                                                                            ; 0.900             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[124]                             ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[19]                                                                                            ; 0.899             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[126]                             ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[20]                                                                                            ; 0.898             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[51] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[94]                                                                                             ; 0.894             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[57] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[97]                                                                                             ; 0.894             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[65] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[101]                                                                                            ; 0.894             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[33] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[85]                                                                                             ; 0.894             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[27] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[82]                                                                                             ; 0.894             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[57] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[65]                                                                                             ; 0.893             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[67] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[70]                                                                                             ; 0.888             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[39] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[88]                                                                                             ; 0.886             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[18] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[45]                                                                                             ; 0.886             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[75]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[1]                                                                                             ; 0.883             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[24]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[84]                                                                                             ; 0.881             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[59] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[66]                                                                                             ; 0.880             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[53] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[63]                                                                                             ; 0.878             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[107]                             ; Fluxo_Dados:fluxo_dados|registradorGenerico:PC_entity|DOUT[1]                                                                                             ; 0.878             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[23]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[84]                                                                                             ; 0.877             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_1_bypass[67] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[102]                                                                                            ; 0.873             ;
; Fluxo_Dados:fluxo_dados|bancoRegistradoresArqRegReg:bancoRegs|registrador_rtl_0_bypass[19] ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[46]                                                                                             ; 0.873             ;
; Fluxo_Dados:fluxo_dados|registradorGenerico:regIFID1|DOUT[21]                              ; Fluxo_Dados:fluxo_dados|registradorGenerico:regIDEX1|DOUT[84]                                                                                             ; 0.872             ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "ProcessadorMIPS"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcessadorMIPS.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type Block RAM
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "FPGA_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:10
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X33_Y0 to location X43_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 3.95 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:11
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/output_files/ProcessadorMIPS.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 25 warnings
    Info: Peak virtual memory: 6305 megabytes
    Info: Processing ended: Wed Dec 09 00:43:28 2020
    Info: Elapsed time: 00:01:07
    Info: Total CPU time (on all processors): 00:02:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/giova/OneDrive/Documentos/Insper/6_semestre/DesignComp/DesComp/MIPS/output_files/ProcessadorMIPS.fit.smsg.


