TimeQuest Timing Analyzer report for datapath
Tue Nov 29 21:27:27 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; datapath                                                          ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 5      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 234.74 MHz ; 234.74 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.260 ; -27.774            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.440 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -23.560                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                               ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.260 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.182     ; 4.096      ;
; -3.260 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.182     ; 4.096      ;
; -3.259 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.182     ; 4.095      ;
; -3.259 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.182     ; 4.095      ;
; -2.974 ; datapath:u1|dividend[7] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.945      ;
; -2.974 ; datapath:u1|dividend[7] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.945      ;
; -2.973 ; datapath:u1|dividend[7] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.944      ;
; -2.973 ; datapath:u1|dividend[7] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.944      ;
; -2.859 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.182     ; 3.695      ;
; -2.859 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.182     ; 3.695      ;
; -2.858 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.182     ; 3.694      ;
; -2.858 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.182     ; 3.694      ;
; -2.801 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 3.795      ;
; -2.772 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.182     ; 3.608      ;
; -2.772 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.182     ; 3.608      ;
; -2.771 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.182     ; 3.607      ;
; -2.771 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.182     ; 3.607      ;
; -2.714 ; datapath:u1|dividend[3] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.208     ; 3.524      ;
; -2.714 ; datapath:u1|dividend[3] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.208     ; 3.524      ;
; -2.713 ; datapath:u1|dividend[3] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.208     ; 3.523      ;
; -2.713 ; datapath:u1|dividend[3] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.208     ; 3.523      ;
; -2.655 ; datapath:u1|dividend[7] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.670      ;
; -2.621 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.182     ; 3.457      ;
; -2.621 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.182     ; 3.457      ;
; -2.620 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.182     ; 3.456      ;
; -2.620 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.182     ; 3.456      ;
; -2.490 ; datapath:u1|dividend[4] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.461      ;
; -2.490 ; datapath:u1|dividend[4] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.461      ;
; -2.489 ; datapath:u1|dividend[4] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.460      ;
; -2.489 ; datapath:u1|dividend[4] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.460      ;
; -2.383 ; datapath:u1|dividend[5] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.354      ;
; -2.383 ; datapath:u1|dividend[5] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.354      ;
; -2.382 ; datapath:u1|dividend[5] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.353      ;
; -2.382 ; datapath:u1|dividend[5] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.353      ;
; -2.382 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 3.376      ;
; -2.352 ; datapath:u1|dividend[6] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.323      ;
; -2.352 ; datapath:u1|dividend[6] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.323      ;
; -2.351 ; datapath:u1|dividend[3] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.306      ;
; -2.351 ; datapath:u1|dividend[6] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.322      ;
; -2.351 ; datapath:u1|dividend[6] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.322      ;
; -2.252 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 3.246      ;
; -2.031 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.024     ; 3.025      ;
; -1.997 ; datapath:u1|dividend[4] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 3.012      ;
; -1.880 ; datapath:u1|dividend[5] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.895      ;
; -1.876 ; datapath:u1|dividend[6] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 2.891      ;
; -1.618 ; controller:u2|state     ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; 0.250      ; 2.886      ;
; -1.618 ; controller:u2|state     ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; 0.250      ; 2.886      ;
; -1.618 ; controller:u2|state     ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; 0.250      ; 2.886      ;
; -1.618 ; controller:u2|state     ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; 0.250      ; 2.886      ;
; -1.615 ; controller:u2|state     ; datapath:u1|divisor[3]  ; clk          ; clk         ; 1.000        ; 0.322      ; 2.955      ;
; -1.615 ; controller:u2|state     ; datapath:u1|divisor[2]  ; clk          ; clk         ; 1.000        ; 0.322      ; 2.955      ;
; -1.615 ; controller:u2|state     ; datapath:u1|divisor[1]  ; clk          ; clk         ; 1.000        ; 0.322      ; 2.955      ;
; -1.615 ; controller:u2|state     ; datapath:u1|divisor[0]  ; clk          ; clk         ; 1.000        ; 0.322      ; 2.955      ;
; -1.306 ; controller:u2|state     ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; 0.354      ; 2.678      ;
; -1.267 ; controller:u2|state     ; datapath:u1|dividend[1] ; clk          ; clk         ; 1.000        ; 0.346      ; 2.631      ;
; -1.267 ; controller:u2|state     ; datapath:u1|dividend[2] ; clk          ; clk         ; 1.000        ; 0.346      ; 2.631      ;
; -1.267 ; controller:u2|state     ; datapath:u1|dividend[3] ; clk          ; clk         ; 1.000        ; 0.346      ; 2.631      ;
; -1.214 ; controller:u2|state     ; datapath:u1|sign        ; clk          ; clk         ; 1.000        ; 0.306      ; 2.538      ;
; -1.206 ; datapath:u1|dividend[0] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.166      ;
; -0.898 ; datapath:u1|dividend[0] ; datapath:u1|dividend[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 1.837      ;
; -0.235 ; controller:u2|state     ; controller:u2|count[0]  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.206      ;
; -0.180 ; controller:u2|count[1]  ; controller:u2|count[0]  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.151      ;
; -0.169 ; datapath:u1|dividend[1] ; datapath:u1|dividend[2] ; clk          ; clk         ; 1.000        ; -0.050     ; 1.137      ;
; -0.127 ; controller:u2|count[1]  ; controller:u2|state     ; clk          ; clk         ; 1.000        ; -0.047     ; 1.098      ;
; -0.119 ; controller:u2|count[0]  ; controller:u2|state     ; clk          ; clk         ; 1.000        ; -0.047     ; 1.090      ;
; -0.098 ; controller:u2|count[0]  ; controller:u2|count[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.069      ;
; -0.006 ; datapath:u1|dividend[2] ; datapath:u1|dividend[3] ; clk          ; clk         ; 1.000        ; -0.050     ; 0.974      ;
; 0.100  ; controller:u2|state     ; controller:u2|count[1]  ; clk          ; clk         ; 1.000        ; -0.047     ; 0.871      ;
; 0.210  ; controller:u2|count[0]  ; controller:u2|count[0]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.765      ;
; 0.210  ; controller:u2|state     ; controller:u2|state     ; clk          ; clk         ; 1.000        ; -0.043     ; 0.765      ;
; 0.241  ; controller:u2|count[1]  ; controller:u2|count[1]  ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; datapath:u1|sign        ; datapath:u1|sign        ; clk          ; clk         ; 1.000        ; -0.043     ; 0.734      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; controller:u2|count[1]  ; controller:u2|count[1]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; controller:u2|count[0]  ; controller:u2|count[0]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; controller:u2|state     ; controller:u2|state     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; datapath:u1|sign        ; datapath:u1|sign        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.515 ; controller:u2|state     ; controller:u2|count[1]  ; clk          ; clk         ; 0.000        ; 0.047      ; 0.748      ;
; 0.605 ; datapath:u1|dividend[2] ; datapath:u1|dividend[3] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.841      ;
; 0.677 ; controller:u2|count[1]  ; controller:u2|count[0]  ; clk          ; clk         ; 0.000        ; 0.047      ; 0.910      ;
; 0.682 ; controller:u2|count[0]  ; controller:u2|count[1]  ; clk          ; clk         ; 0.000        ; 0.047      ; 0.915      ;
; 0.693 ; datapath:u1|dividend[1] ; datapath:u1|dividend[2] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.929      ;
; 0.699 ; controller:u2|count[1]  ; controller:u2|state     ; clk          ; clk         ; 0.000        ; 0.047      ; 0.932      ;
; 0.701 ; controller:u2|count[0]  ; controller:u2|state     ; clk          ; clk         ; 0.000        ; 0.047      ; 0.934      ;
; 0.761 ; controller:u2|state     ; controller:u2|count[0]  ; clk          ; clk         ; 0.000        ; 0.047      ; 0.994      ;
; 0.804 ; controller:u2|state     ; datapath:u1|dividend[2] ; clk          ; clk         ; 0.000        ; 0.550      ; 1.540      ;
; 0.867 ; datapath:u1|dividend[6] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.047      ; 1.100      ;
; 1.077 ; controller:u2|state     ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.558      ; 1.821      ;
; 1.079 ; controller:u2|state     ; datapath:u1|dividend[3] ; clk          ; clk         ; 0.000        ; 0.550      ; 1.815      ;
; 1.086 ; datapath:u1|dividend[4] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.047      ; 1.319      ;
; 1.111 ; datapath:u1|dividend[5] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.047      ; 1.344      ;
; 1.145 ; datapath:u1|dividend[3] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.011      ; 1.342      ;
; 1.239 ; datapath:u1|dividend[7] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.216      ; 1.641      ;
; 1.385 ; datapath:u1|dividend[0] ; datapath:u1|dividend[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.634      ;
; 1.531 ; controller:u2|state     ; datapath:u1|dividend[1] ; clk          ; clk         ; 0.000        ; 0.550      ; 2.267      ;
; 1.553 ; datapath:u1|dividend[6] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.216      ; 1.955      ;
; 1.613 ; controller:u2|state     ; datapath:u1|sign        ; clk          ; clk         ; 0.000        ; 0.507      ; 2.306      ;
; 1.647 ; datapath:u1|dividend[0] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.891      ;
; 1.690 ; controller:u2|state     ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.449      ; 2.325      ;
; 1.691 ; controller:u2|state     ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.449      ; 2.326      ;
; 1.691 ; controller:u2|state     ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.449      ; 2.326      ;
; 1.691 ; controller:u2|state     ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.449      ; 2.326      ;
; 1.733 ; datapath:u1|dividend[7] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.047      ; 1.966      ;
; 1.777 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.998      ;
; 1.791 ; datapath:u1|dividend[5] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.216      ; 2.193      ;
; 1.811 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.032      ;
; 1.830 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.051      ;
; 1.841 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.062      ;
; 1.857 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.078      ;
; 1.874 ; datapath:u1|dividend[4] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.216      ; 2.276      ;
; 1.944 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.090      ; 2.220      ;
; 1.975 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.196      ;
; 1.978 ; datapath:u1|dividend[3] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 2.243      ;
; 1.980 ; datapath:u1|dividend[3] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.011      ; 2.177      ;
; 1.980 ; datapath:u1|dividend[7] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.047      ; 2.213      ;
; 1.981 ; datapath:u1|dividend[7] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.047      ; 2.214      ;
; 1.981 ; datapath:u1|dividend[7] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.047      ; 2.214      ;
; 2.001 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.222      ;
; 2.014 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.090      ; 2.290      ;
; 2.019 ; datapath:u1|dividend[4] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.047      ; 2.252      ;
; 2.045 ; datapath:u1|dividend[4] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.047      ; 2.278      ;
; 2.049 ; datapath:u1|dividend[5] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.047      ; 2.282      ;
; 2.081 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.302      ;
; 2.082 ; datapath:u1|dividend[6] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.047      ; 2.315      ;
; 2.083 ; datapath:u1|dividend[6] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.047      ; 2.316      ;
; 2.083 ; datapath:u1|dividend[6] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.047      ; 2.316      ;
; 2.106 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.090      ; 2.382      ;
; 2.143 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.364      ;
; 2.144 ; datapath:u1|dividend[3] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.011      ; 2.341      ;
; 2.151 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.372      ;
; 2.165 ; controller:u2|state     ; datapath:u1|divisor[3]  ; clk          ; clk         ; 0.000        ; 0.524      ; 2.875      ;
; 2.165 ; controller:u2|state     ; datapath:u1|divisor[2]  ; clk          ; clk         ; 0.000        ; 0.524      ; 2.875      ;
; 2.165 ; controller:u2|state     ; datapath:u1|divisor[1]  ; clk          ; clk         ; 0.000        ; 0.524      ; 2.875      ;
; 2.165 ; controller:u2|state     ; datapath:u1|divisor[0]  ; clk          ; clk         ; 0.000        ; 0.524      ; 2.875      ;
; 2.170 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.391      ;
; 2.170 ; datapath:u1|dividend[3] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.011      ; 2.367      ;
; 2.179 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.090      ; 2.455      ;
; 2.236 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.457      ;
; 2.271 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.492      ;
; 2.404 ; datapath:u1|dividend[4] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.047      ; 2.637      ;
; 2.408 ; datapath:u1|dividend[5] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.047      ; 2.641      ;
; 2.408 ; datapath:u1|dividend[5] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.047      ; 2.641      ;
; 2.502 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.723      ;
; 2.502 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.723      ;
; 2.552 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.773      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|divisor[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|divisor[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|divisor[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|divisor[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|sign        ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[4] ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[5] ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[6] ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[7] ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[0] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[1] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[2] ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[3] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|divisor[0]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|divisor[1]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|divisor[2]  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|divisor[3]  ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|sign        ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|count[0]  ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|count[1]  ;
; 0.281  ; 0.469        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state     ;
; 0.311  ; 0.531        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|count[0]  ;
; 0.311  ; 0.531        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|count[1]  ;
; 0.311  ; 0.531        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state     ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|sign        ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|divisor[0]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|divisor[1]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|divisor[2]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|divisor[3]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[1] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[2] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[3] ;
; 0.343  ; 0.563        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[0] ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[4] ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[5] ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[6] ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[7] ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[4]|clk      ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[5]|clk      ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[6]|clk      ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[7]|clk      ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[0]|clk      ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[1]|clk      ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[2]|clk      ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[3]|clk      ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|divisor[0]|clk       ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|divisor[1]|clk       ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|divisor[2]|clk       ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|divisor[3]|clk       ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|sign|clk             ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|count[0]|clk         ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|count[1]|clk         ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i             ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|count[0]|clk         ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|count[1]|clk         ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state|clk            ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|sign|clk             ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|divisor[0]|clk       ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|divisor[1]|clk       ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|divisor[2]|clk       ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|divisor[3]|clk       ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[1]|clk      ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[2]|clk      ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[3]|clk      ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[0]|clk      ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[4]|clk      ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[5]|clk      ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[6]|clk      ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[7]|clk      ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 2.099 ; 2.479 ; Rise       ; clk             ;
; start     ; clk        ; 2.117 ; 2.433 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 2.165 ; 2.472 ; Rise       ; clk             ;
;  word1[0] ; clk        ; 1.987 ; 2.341 ; Rise       ; clk             ;
;  word1[1] ; clk        ; 1.747 ; 2.085 ; Rise       ; clk             ;
;  word1[2] ; clk        ; 0.775 ; 1.146 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 0.617 ; 0.958 ; Rise       ; clk             ;
;  word1[4] ; clk        ; 1.710 ; 2.039 ; Rise       ; clk             ;
;  word1[5] ; clk        ; 1.372 ; 1.680 ; Rise       ; clk             ;
;  word1[6] ; clk        ; 1.723 ; 2.039 ; Rise       ; clk             ;
;  word1[7] ; clk        ; 2.165 ; 2.472 ; Rise       ; clk             ;
; word2[*]  ; clk        ; 1.241 ; 1.561 ; Rise       ; clk             ;
;  word2[0] ; clk        ; 1.083 ; 1.417 ; Rise       ; clk             ;
;  word2[1] ; clk        ; 0.698 ; 1.035 ; Rise       ; clk             ;
;  word2[2] ; clk        ; 1.036 ; 1.369 ; Rise       ; clk             ;
;  word2[3] ; clk        ; 1.241 ; 1.561 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.575 ; -1.910 ; Rise       ; clk             ;
; start     ; clk        ; -0.095 ; -0.433 ; Rise       ; clk             ;
; word1[*]  ; clk        ; -0.158 ; -0.477 ; Rise       ; clk             ;
;  word1[0] ; clk        ; -1.383 ; -1.697 ; Rise       ; clk             ;
;  word1[1] ; clk        ; -1.258 ; -1.583 ; Rise       ; clk             ;
;  word1[2] ; clk        ; -0.311 ; -0.658 ; Rise       ; clk             ;
;  word1[3] ; clk        ; -0.158 ; -0.477 ; Rise       ; clk             ;
;  word1[4] ; clk        ; -1.230 ; -1.546 ; Rise       ; clk             ;
;  word1[5] ; clk        ; -0.906 ; -1.202 ; Rise       ; clk             ;
;  word1[6] ; clk        ; -1.242 ; -1.546 ; Rise       ; clk             ;
;  word1[7] ; clk        ; -1.184 ; -1.501 ; Rise       ; clk             ;
; word2[*]  ; clk        ; -0.254 ; -0.578 ; Rise       ; clk             ;
;  word2[0] ; clk        ; -0.624 ; -0.945 ; Rise       ; clk             ;
;  word2[1] ; clk        ; -0.254 ; -0.578 ; Rise       ; clk             ;
;  word2[2] ; clk        ; -0.578 ; -0.899 ; Rise       ; clk             ;
;  word2[3] ; clk        ; -0.606 ; -0.919 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; quotient[*]   ; clk        ; 15.038 ; 14.975 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 13.438 ; 13.398 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 10.820 ; 10.924 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 14.958 ; 14.804 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 15.038 ; 14.975 ; Rise       ; clk             ;
; ready         ; clk        ; 9.679  ; 9.637  ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 14.139 ; 14.010 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 14.139 ; 14.010 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 10.370 ; 10.460 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 12.558 ; 12.509 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 10.311 ; 10.277 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; quotient[*]   ; clk        ; 9.620  ; 9.683  ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 12.938 ; 12.897 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 9.620  ; 9.683  ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 13.591 ; 13.407 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 13.586 ; 13.467 ; Rise       ; clk             ;
; ready         ; clk        ; 9.274  ; 9.262  ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 9.936  ; 9.902  ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 13.613 ; 13.488 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 9.993  ; 10.077 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 12.093 ; 12.044 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 9.936  ; 9.902  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; reset      ; ready       ;    ; 10.375 ; 10.641 ;    ;
+------------+-------------+----+--------+--------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; reset      ; ready       ;    ; 10.007 ; 10.261 ;    ;
+------------+-------------+----+--------+--------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 258.87 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.863 ; -23.921           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.387 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -23.560                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.863 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.715      ;
; -2.863 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.715      ;
; -2.862 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.714      ;
; -2.862 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.714      ;
; -2.603 ; datapath:u1|dividend[7] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.579      ;
; -2.603 ; datapath:u1|dividend[7] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.579      ;
; -2.602 ; datapath:u1|dividend[7] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.578      ;
; -2.602 ; datapath:u1|dividend[7] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.578      ;
; -2.500 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.352      ;
; -2.500 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.352      ;
; -2.499 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.351      ;
; -2.499 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.351      ;
; -2.454 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.452      ;
; -2.442 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.294      ;
; -2.442 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.294      ;
; -2.441 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.293      ;
; -2.441 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.293      ;
; -2.388 ; datapath:u1|dividend[3] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.192     ; 3.215      ;
; -2.388 ; datapath:u1|dividend[3] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.192     ; 3.215      ;
; -2.387 ; datapath:u1|dividend[3] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.192     ; 3.214      ;
; -2.387 ; datapath:u1|dividend[3] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.192     ; 3.214      ;
; -2.326 ; datapath:u1|dividend[7] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 3.341      ;
; -2.281 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.133      ;
; -2.281 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.133      ;
; -2.280 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.132      ;
; -2.280 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.167     ; 3.132      ;
; -2.199 ; datapath:u1|dividend[4] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.175      ;
; -2.199 ; datapath:u1|dividend[4] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.175      ;
; -2.198 ; datapath:u1|dividend[4] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.174      ;
; -2.198 ; datapath:u1|dividend[4] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.174      ;
; -2.078 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.021     ; 3.076      ;
; -2.068 ; datapath:u1|dividend[6] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.044      ;
; -2.068 ; datapath:u1|dividend[6] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.044      ;
; -2.067 ; datapath:u1|dividend[6] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.043      ;
; -2.067 ; datapath:u1|dividend[6] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.043      ;
; -2.065 ; datapath:u1|dividend[5] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.041      ;
; -2.065 ; datapath:u1|dividend[5] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.041      ;
; -2.064 ; datapath:u1|dividend[5] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.040      ;
; -2.064 ; datapath:u1|dividend[5] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.043     ; 3.040      ;
; -2.036 ; datapath:u1|dividend[3] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.997      ;
; -1.906 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.021     ; 2.904      ;
; -1.713 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.021     ; 2.711      ;
; -1.712 ; datapath:u1|dividend[4] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 2.727      ;
; -1.607 ; datapath:u1|dividend[6] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 2.622      ;
; -1.589 ; datapath:u1|dividend[5] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.004     ; 2.604      ;
; -1.448 ; controller:u2|state     ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; 0.233      ; 2.700      ;
; -1.448 ; controller:u2|state     ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; 0.233      ; 2.700      ;
; -1.448 ; controller:u2|state     ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; 0.233      ; 2.700      ;
; -1.448 ; controller:u2|state     ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; 0.233      ; 2.700      ;
; -1.388 ; controller:u2|state     ; datapath:u1|divisor[3]  ; clk          ; clk         ; 1.000        ; 0.298      ; 2.705      ;
; -1.388 ; controller:u2|state     ; datapath:u1|divisor[2]  ; clk          ; clk         ; 1.000        ; 0.298      ; 2.705      ;
; -1.388 ; controller:u2|state     ; datapath:u1|divisor[1]  ; clk          ; clk         ; 1.000        ; 0.298      ; 2.705      ;
; -1.388 ; controller:u2|state     ; datapath:u1|divisor[0]  ; clk          ; clk         ; 1.000        ; 0.298      ; 2.705      ;
; -1.111 ; controller:u2|state     ; datapath:u1|dividend[1] ; clk          ; clk         ; 1.000        ; 0.321      ; 2.451      ;
; -1.111 ; controller:u2|state     ; datapath:u1|dividend[2] ; clk          ; clk         ; 1.000        ; 0.321      ; 2.451      ;
; -1.111 ; controller:u2|state     ; datapath:u1|dividend[3] ; clk          ; clk         ; 1.000        ; 0.321      ; 2.451      ;
; -1.098 ; controller:u2|state     ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; 0.329      ; 2.446      ;
; -1.010 ; controller:u2|state     ; datapath:u1|sign        ; clk          ; clk         ; 1.000        ; 0.281      ; 2.310      ;
; -0.969 ; datapath:u1|dividend[0] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 1.934      ;
; -0.714 ; datapath:u1|dividend[0] ; datapath:u1|dividend[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.659      ;
; -0.108 ; controller:u2|state     ; controller:u2|count[0]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.082      ;
; -0.059 ; controller:u2|count[1]  ; controller:u2|count[0]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.033      ;
; -0.050 ; datapath:u1|dividend[1] ; datapath:u1|dividend[2] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.023      ;
; -0.014 ; controller:u2|count[1]  ; controller:u2|state     ; clk          ; clk         ; 1.000        ; -0.045     ; 0.988      ;
; -0.006 ; controller:u2|count[0]  ; controller:u2|state     ; clk          ; clk         ; 1.000        ; -0.045     ; 0.980      ;
; 0.017  ; controller:u2|count[0]  ; controller:u2|count[1]  ; clk          ; clk         ; 1.000        ; -0.045     ; 0.957      ;
; 0.094  ; datapath:u1|dividend[2] ; datapath:u1|dividend[3] ; clk          ; clk         ; 1.000        ; -0.046     ; 0.879      ;
; 0.185  ; controller:u2|state     ; controller:u2|count[1]  ; clk          ; clk         ; 1.000        ; -0.045     ; 0.789      ;
; 0.297  ; controller:u2|count[0]  ; controller:u2|count[0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.683      ;
; 0.297  ; controller:u2|state     ; controller:u2|state     ; clk          ; clk         ; 1.000        ; -0.039     ; 0.683      ;
; 0.321  ; controller:u2|count[1]  ; controller:u2|count[1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; datapath:u1|sign        ; datapath:u1|sign        ; clk          ; clk         ; 1.000        ; -0.039     ; 0.659      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; controller:u2|count[1]  ; controller:u2|count[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; controller:u2|count[0]  ; controller:u2|count[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; controller:u2|state     ; controller:u2|state     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; datapath:u1|sign        ; datapath:u1|sign        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.461 ; controller:u2|state     ; controller:u2|count[1]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.677      ;
; 0.552 ; datapath:u1|dividend[2] ; datapath:u1|dividend[3] ; clk          ; clk         ; 0.000        ; 0.046      ; 0.769      ;
; 0.615 ; controller:u2|count[1]  ; controller:u2|count[0]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.831      ;
; 0.619 ; controller:u2|count[0]  ; controller:u2|count[1]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.835      ;
; 0.633 ; datapath:u1|dividend[1] ; datapath:u1|dividend[2] ; clk          ; clk         ; 0.000        ; 0.046      ; 0.850      ;
; 0.639 ; controller:u2|count[1]  ; controller:u2|state     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.855      ;
; 0.640 ; controller:u2|count[0]  ; controller:u2|state     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.856      ;
; 0.690 ; controller:u2|state     ; controller:u2|count[0]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.906      ;
; 0.725 ; controller:u2|state     ; datapath:u1|dividend[2] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.408      ;
; 0.802 ; datapath:u1|dividend[6] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.043      ; 1.016      ;
; 0.960 ; controller:u2|state     ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.520      ; 1.651      ;
; 0.983 ; datapath:u1|dividend[4] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.043      ; 1.197      ;
; 0.984 ; controller:u2|state     ; datapath:u1|dividend[3] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.667      ;
; 1.005 ; datapath:u1|dividend[5] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.043      ; 1.219      ;
; 1.037 ; datapath:u1|dividend[3] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.012      ; 1.220      ;
; 1.144 ; datapath:u1|dividend[7] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.200      ; 1.515      ;
; 1.278 ; datapath:u1|dividend[0] ; datapath:u1|dividend[1] ; clk          ; clk         ; 0.000        ; 0.058      ; 1.507      ;
; 1.388 ; controller:u2|state     ; datapath:u1|dividend[1] ; clk          ; clk         ; 0.000        ; 0.512      ; 2.071      ;
; 1.429 ; datapath:u1|dividend[6] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.200      ; 1.800      ;
; 1.466 ; controller:u2|state     ; datapath:u1|sign        ; clk          ; clk         ; 0.000        ; 0.470      ; 2.107      ;
; 1.521 ; datapath:u1|dividend[0] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.746      ;
; 1.524 ; controller:u2|state     ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.420      ; 2.115      ;
; 1.524 ; controller:u2|state     ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.420      ; 2.115      ;
; 1.525 ; controller:u2|state     ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.420      ; 2.116      ;
; 1.525 ; controller:u2|state     ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.420      ; 2.116      ;
; 1.582 ; datapath:u1|dividend[7] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.043      ; 1.796      ;
; 1.602 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.808      ;
; 1.625 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.831      ;
; 1.635 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.841      ;
; 1.646 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.852      ;
; 1.649 ; datapath:u1|dividend[5] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.200      ; 2.020      ;
; 1.662 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.868      ;
; 1.717 ; datapath:u1|dividend[4] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.200      ; 2.088      ;
; 1.762 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.085      ; 2.018      ;
; 1.764 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.035      ; 1.970      ;
; 1.798 ; datapath:u1|dividend[7] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.043      ; 2.012      ;
; 1.798 ; datapath:u1|dividend[7] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.043      ; 2.012      ;
; 1.799 ; datapath:u1|dividend[7] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.043      ; 2.013      ;
; 1.800 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.006      ;
; 1.813 ; datapath:u1|dividend[3] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.012      ; 1.996      ;
; 1.813 ; datapath:u1|dividend[4] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.043      ; 2.027      ;
; 1.825 ; datapath:u1|dividend[3] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.074      ; 2.070      ;
; 1.825 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.085      ; 2.081      ;
; 1.862 ; datapath:u1|dividend[4] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.043      ; 2.076      ;
; 1.866 ; datapath:u1|dividend[5] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.043      ; 2.080      ;
; 1.872 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.078      ;
; 1.903 ; datapath:u1|dividend[6] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.043      ; 2.117      ;
; 1.903 ; datapath:u1|dividend[6] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.043      ; 2.117      ;
; 1.904 ; datapath:u1|dividend[6] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.043      ; 2.118      ;
; 1.914 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.120      ;
; 1.917 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.085      ; 2.173      ;
; 1.920 ; datapath:u1|dividend[3] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.012      ; 2.103      ;
; 1.934 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.140      ;
; 1.952 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.158      ;
; 1.959 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.085      ; 2.215      ;
; 1.967 ; datapath:u1|dividend[3] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.012      ; 2.150      ;
; 1.981 ; controller:u2|state     ; datapath:u1|divisor[3]  ; clk          ; clk         ; 0.000        ; 0.487      ; 2.639      ;
; 1.981 ; controller:u2|state     ; datapath:u1|divisor[2]  ; clk          ; clk         ; 0.000        ; 0.487      ; 2.639      ;
; 1.981 ; controller:u2|state     ; datapath:u1|divisor[1]  ; clk          ; clk         ; 0.000        ; 0.487      ; 2.639      ;
; 1.981 ; controller:u2|state     ; datapath:u1|divisor[0]  ; clk          ; clk         ; 0.000        ; 0.487      ; 2.639      ;
; 1.997 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.203      ;
; 2.026 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.232      ;
; 2.180 ; datapath:u1|dividend[4] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.043      ; 2.394      ;
; 2.217 ; datapath:u1|dividend[5] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.043      ; 2.431      ;
; 2.217 ; datapath:u1|dividend[5] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.043      ; 2.431      ;
; 2.265 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.471      ;
; 2.265 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.471      ;
; 2.281 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 2.487      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|divisor[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|divisor[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|divisor[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|divisor[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|sign        ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|count[0]  ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|count[1]  ;
; 0.207  ; 0.425        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state     ;
; 0.214  ; 0.432        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|sign        ;
; 0.219  ; 0.437        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[1] ;
; 0.219  ; 0.437        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[2] ;
; 0.219  ; 0.437        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[3] ;
; 0.220  ; 0.438        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|divisor[0]  ;
; 0.220  ; 0.438        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|divisor[1]  ;
; 0.220  ; 0.438        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|divisor[2]  ;
; 0.220  ; 0.438        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|divisor[3]  ;
; 0.225  ; 0.443        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[0] ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[4] ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[5] ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[6] ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[7] ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[4] ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[5] ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[6] ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[7] ;
; 0.365  ; 0.551        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[0] ;
; 0.371  ; 0.557        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[1] ;
; 0.371  ; 0.557        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[2] ;
; 0.371  ; 0.557        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[3] ;
; 0.371  ; 0.557        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|divisor[0]  ;
; 0.371  ; 0.557        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|divisor[1]  ;
; 0.371  ; 0.557        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|divisor[2]  ;
; 0.371  ; 0.557        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|divisor[3]  ;
; 0.376  ; 0.562        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|sign        ;
; 0.382  ; 0.568        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|count[0]  ;
; 0.382  ; 0.568        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|count[1]  ;
; 0.382  ; 0.568        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o             ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|count[0]|clk         ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|count[1]|clk         ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state|clk            ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|sign|clk             ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[1]|clk      ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[2]|clk      ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[3]|clk      ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|divisor[0]|clk       ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|divisor[1]|clk       ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|divisor[2]|clk       ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|divisor[3]|clk       ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[0]|clk      ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[4]|clk      ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[5]|clk      ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[6]|clk      ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i             ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[4]|clk      ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[5]|clk      ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[6]|clk      ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[7]|clk      ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[0]|clk      ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[1]|clk      ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[2]|clk      ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[3]|clk      ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|divisor[0]|clk       ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|divisor[1]|clk       ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|divisor[2]|clk       ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|divisor[3]|clk       ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|sign|clk             ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|count[0]|clk         ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|count[1]|clk         ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state|clk            ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 1.752 ; 1.973 ; Rise       ; clk             ;
; start     ; clk        ; 1.780 ; 1.944 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 1.836 ; 1.976 ; Rise       ; clk             ;
;  word1[0] ; clk        ; 1.662 ; 1.848 ; Rise       ; clk             ;
;  word1[1] ; clk        ; 1.438 ; 1.633 ; Rise       ; clk             ;
;  word1[2] ; clk        ; 0.531 ; 0.785 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 0.379 ; 0.615 ; Rise       ; clk             ;
;  word1[4] ; clk        ; 1.398 ; 1.602 ; Rise       ; clk             ;
;  word1[5] ; clk        ; 1.089 ; 1.270 ; Rise       ; clk             ;
;  word1[6] ; clk        ; 1.413 ; 1.601 ; Rise       ; clk             ;
;  word1[7] ; clk        ; 1.836 ; 1.976 ; Rise       ; clk             ;
; word2[*]  ; clk        ; 0.968 ; 1.175 ; Rise       ; clk             ;
;  word2[0] ; clk        ; 0.819 ; 1.039 ; Rise       ; clk             ;
;  word2[1] ; clk        ; 0.459 ; 0.697 ; Rise       ; clk             ;
;  word2[2] ; clk        ; 0.776 ; 0.995 ; Rise       ; clk             ;
;  word2[3] ; clk        ; 0.968 ; 1.175 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.277 ; -1.465 ; Rise       ; clk             ;
; start     ; clk        ; 0.096  ; -0.134 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 0.033  ; -0.184 ; Rise       ; clk             ;
;  word1[0] ; clk        ; -1.107 ; -1.270 ; Rise       ; clk             ;
;  word1[1] ; clk        ; -0.997 ; -1.183 ; Rise       ; clk             ;
;  word1[2] ; clk        ; -0.111 ; -0.348 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 0.033  ; -0.184 ; Rise       ; clk             ;
;  word1[4] ; clk        ; -0.966 ; -1.160 ; Rise       ; clk             ;
;  word1[5] ; clk        ; -0.669 ; -0.841 ; Rise       ; clk             ;
;  word1[6] ; clk        ; -0.980 ; -1.159 ; Rise       ; clk             ;
;  word1[7] ; clk        ; -0.926 ; -1.117 ; Rise       ; clk             ;
; word2[*]  ; clk        ; -0.061 ; -0.287 ; Rise       ; clk             ;
;  word2[0] ; clk        ; -0.406 ; -0.615 ; Rise       ; clk             ;
;  word2[1] ; clk        ; -0.061 ; -0.287 ; Rise       ; clk             ;
;  word2[2] ; clk        ; -0.365 ; -0.574 ; Rise       ; clk             ;
;  word2[3] ; clk        ; -0.389 ; -0.590 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; quotient[*]   ; clk        ; 13.918 ; 13.579 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 12.461 ; 12.146 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 9.976  ; 9.936  ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 13.879 ; 13.444 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 13.918 ; 13.579 ; Rise       ; clk             ;
; ready         ; clk        ; 8.775  ; 8.884  ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 13.146 ; 12.704 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 13.146 ; 12.704 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 9.587  ; 9.487  ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 11.624 ; 11.364 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 9.518  ; 9.339  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; quotient[*]   ; clk        ; 8.837  ; 8.793  ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 11.979 ; 11.676 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 8.837  ; 8.793  ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 12.584 ; 12.162 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 12.554 ; 12.208 ; Rise       ; clk             ;
; ready         ; clk        ; 8.393  ; 8.517  ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 9.154  ; 8.981  ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 12.639 ; 12.215 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 9.221  ; 9.124  ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 11.176 ; 10.925 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 9.154  ; 8.981  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 9.397 ; 9.396 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 9.049 ; 9.044 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.066 ; -6.597            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.201 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -22.224                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.066 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.981      ;
; -1.065 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.065 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.980      ;
; -1.064 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.979      ;
; -0.936 ; datapath:u1|dividend[7] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.917      ;
; -0.935 ; datapath:u1|dividend[7] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.916      ;
; -0.935 ; datapath:u1|dividend[7] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.916      ;
; -0.934 ; datapath:u1|dividend[7] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.915      ;
; -0.866 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.781      ;
; -0.865 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.780      ;
; -0.865 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.780      ;
; -0.864 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.779      ;
; -0.822 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.737      ;
; -0.821 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.736      ;
; -0.821 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.736      ;
; -0.820 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.735      ;
; -0.816 ; datapath:u1|dividend[3] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.105     ; 1.718      ;
; -0.816 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.809      ;
; -0.815 ; datapath:u1|dividend[3] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.105     ; 1.717      ;
; -0.815 ; datapath:u1|dividend[3] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.105     ; 1.717      ;
; -0.814 ; datapath:u1|dividend[3] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.105     ; 1.716      ;
; -0.746 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.661      ;
; -0.746 ; datapath:u1|dividend[7] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.750      ;
; -0.745 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.660      ;
; -0.745 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.660      ;
; -0.744 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.659      ;
; -0.656 ; datapath:u1|dividend[4] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.637      ;
; -0.655 ; datapath:u1|dividend[4] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.636      ;
; -0.655 ; datapath:u1|dividend[4] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.636      ;
; -0.654 ; datapath:u1|dividend[4] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.635      ;
; -0.641 ; datapath:u1|dividend[5] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.622      ;
; -0.640 ; datapath:u1|dividend[5] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.621      ;
; -0.640 ; datapath:u1|dividend[5] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.621      ;
; -0.639 ; datapath:u1|dividend[5] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.620      ;
; -0.620 ; datapath:u1|dividend[3] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.593      ;
; -0.604 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.597      ;
; -0.586 ; datapath:u1|dividend[6] ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.567      ;
; -0.585 ; datapath:u1|dividend[6] ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.566      ;
; -0.585 ; datapath:u1|dividend[6] ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.566      ;
; -0.584 ; datapath:u1|dividend[6] ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; -0.026     ; 1.565      ;
; -0.560 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.553      ;
; -0.447 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.440      ;
; -0.405 ; datapath:u1|dividend[4] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.409      ;
; -0.377 ; datapath:u1|dividend[5] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.381      ;
; -0.342 ; datapath:u1|dividend[6] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.003     ; 1.346      ;
; -0.307 ; controller:u2|state     ; datapath:u1|dividend[5] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.461      ;
; -0.307 ; controller:u2|state     ; datapath:u1|dividend[6] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.461      ;
; -0.307 ; controller:u2|state     ; datapath:u1|dividend[7] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.461      ;
; -0.307 ; controller:u2|state     ; datapath:u1|dividend[4] ; clk          ; clk         ; 1.000        ; 0.147      ; 1.461      ;
; -0.270 ; controller:u2|state     ; datapath:u1|divisor[3]  ; clk          ; clk         ; 1.000        ; 0.183      ; 1.460      ;
; -0.270 ; controller:u2|state     ; datapath:u1|divisor[2]  ; clk          ; clk         ; 1.000        ; 0.183      ; 1.460      ;
; -0.270 ; controller:u2|state     ; datapath:u1|divisor[1]  ; clk          ; clk         ; 1.000        ; 0.183      ; 1.460      ;
; -0.270 ; controller:u2|state     ; datapath:u1|divisor[0]  ; clk          ; clk         ; 1.000        ; 0.183      ; 1.460      ;
; -0.128 ; controller:u2|state     ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; 0.198      ; 1.333      ;
; -0.121 ; controller:u2|state     ; datapath:u1|dividend[1] ; clk          ; clk         ; 1.000        ; 0.196      ; 1.324      ;
; -0.121 ; controller:u2|state     ; datapath:u1|dividend[2] ; clk          ; clk         ; 1.000        ; 0.196      ; 1.324      ;
; -0.121 ; controller:u2|state     ; datapath:u1|dividend[3] ; clk          ; clk         ; 1.000        ; 0.196      ; 1.324      ;
; -0.082 ; datapath:u1|dividend[0] ; datapath:u1|dividend[0] ; clk          ; clk         ; 1.000        ; -0.029     ; 1.060      ;
; -0.078 ; controller:u2|state     ; datapath:u1|sign        ; clk          ; clk         ; 1.000        ; 0.179      ; 1.264      ;
; 0.098  ; datapath:u1|dividend[0] ; datapath:u1|dividend[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.871      ;
; 0.400  ; controller:u2|state     ; controller:u2|count[0]  ; clk          ; clk         ; 1.000        ; -0.025     ; 0.582      ;
; 0.434  ; controller:u2|count[1]  ; controller:u2|count[0]  ; clk          ; clk         ; 1.000        ; -0.025     ; 0.548      ;
; 0.441  ; datapath:u1|dividend[1] ; datapath:u1|dividend[2] ; clk          ; clk         ; 1.000        ; -0.025     ; 0.541      ;
; 0.456  ; controller:u2|count[1]  ; controller:u2|state     ; clk          ; clk         ; 1.000        ; -0.025     ; 0.526      ;
; 0.461  ; controller:u2|count[0]  ; controller:u2|state     ; clk          ; clk         ; 1.000        ; -0.025     ; 0.521      ;
; 0.468  ; controller:u2|count[0]  ; controller:u2|count[1]  ; clk          ; clk         ; 1.000        ; -0.025     ; 0.514      ;
; 0.525  ; datapath:u1|dividend[2] ; datapath:u1|dividend[3] ; clk          ; clk         ; 1.000        ; -0.025     ; 0.457      ;
; 0.573  ; controller:u2|state     ; controller:u2|count[1]  ; clk          ; clk         ; 1.000        ; -0.025     ; 0.409      ;
; 0.626  ; controller:u2|count[0]  ; controller:u2|count[0]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.359      ;
; 0.626  ; controller:u2|state     ; controller:u2|state     ; clk          ; clk         ; 1.000        ; -0.022     ; 0.359      ;
; 0.635  ; controller:u2|count[1]  ; controller:u2|count[1]  ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
; 0.635  ; datapath:u1|sign        ; datapath:u1|sign        ; clk          ; clk         ; 1.000        ; -0.022     ; 0.350      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; controller:u2|count[1]  ; controller:u2|count[1]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; controller:u2|count[0]  ; controller:u2|count[0]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; controller:u2|state     ; controller:u2|state     ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; datapath:u1|sign        ; datapath:u1|sign        ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.242 ; controller:u2|state     ; controller:u2|count[1]  ; clk          ; clk         ; 0.000        ; 0.025      ; 0.351      ;
; 0.275 ; datapath:u1|dividend[2] ; datapath:u1|dividend[3] ; clk          ; clk         ; 0.000        ; 0.025      ; 0.384      ;
; 0.309 ; controller:u2|count[1]  ; controller:u2|count[0]  ; clk          ; clk         ; 0.000        ; 0.025      ; 0.418      ;
; 0.311 ; controller:u2|count[0]  ; controller:u2|count[1]  ; clk          ; clk         ; 0.000        ; 0.025      ; 0.420      ;
; 0.320 ; controller:u2|count[1]  ; controller:u2|state     ; clk          ; clk         ; 0.000        ; 0.025      ; 0.429      ;
; 0.320 ; controller:u2|count[0]  ; controller:u2|state     ; clk          ; clk         ; 0.000        ; 0.025      ; 0.429      ;
; 0.320 ; datapath:u1|dividend[1] ; datapath:u1|dividend[2] ; clk          ; clk         ; 0.000        ; 0.025      ; 0.429      ;
; 0.347 ; controller:u2|state     ; datapath:u1|dividend[2] ; clk          ; clk         ; 0.000        ; 0.298      ; 0.729      ;
; 0.353 ; controller:u2|state     ; controller:u2|count[0]  ; clk          ; clk         ; 0.000        ; 0.025      ; 0.462      ;
; 0.389 ; datapath:u1|dividend[6] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.026      ; 0.499      ;
; 0.472 ; controller:u2|state     ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.300      ; 0.856      ;
; 0.475 ; controller:u2|state     ; datapath:u1|dividend[3] ; clk          ; clk         ; 0.000        ; 0.298      ; 0.857      ;
; 0.482 ; datapath:u1|dividend[4] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.026      ; 0.592      ;
; 0.497 ; datapath:u1|dividend[5] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.026      ; 0.607      ;
; 0.517 ; datapath:u1|dividend[3] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.005      ; 0.606      ;
; 0.565 ; datapath:u1|dividend[7] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.107      ; 0.756      ;
; 0.615 ; datapath:u1|dividend[0] ; datapath:u1|dividend[1] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.733      ;
; 0.666 ; controller:u2|state     ; datapath:u1|dividend[1] ; clk          ; clk         ; 0.000        ; 0.298      ; 1.048      ;
; 0.696 ; datapath:u1|dividend[6] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.107      ; 0.887      ;
; 0.746 ; datapath:u1|dividend[0] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.029      ; 0.859      ;
; 0.747 ; controller:u2|state     ; datapath:u1|sign        ; clk          ; clk         ; 0.000        ; 0.280      ; 1.111      ;
; 0.757 ; controller:u2|state     ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.247      ; 1.088      ;
; 0.757 ; controller:u2|state     ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.247      ; 1.088      ;
; 0.757 ; controller:u2|state     ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.247      ; 1.088      ;
; 0.757 ; controller:u2|state     ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.247      ; 1.088      ;
; 0.784 ; datapath:u1|dividend[7] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.026      ; 0.894      ;
; 0.801 ; datapath:u1|dividend[5] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.107      ; 0.992      ;
; 0.805 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.018      ; 0.907      ;
; 0.829 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.018      ; 0.931      ;
; 0.834 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.018      ; 0.936      ;
; 0.837 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.018      ; 0.939      ;
; 0.852 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.018      ; 0.954      ;
; 0.852 ; datapath:u1|dividend[4] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.107      ; 1.043      ;
; 0.900 ; datapath:u1|dividend[7] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.010      ;
; 0.900 ; datapath:u1|dividend[7] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.010      ;
; 0.900 ; datapath:u1|dividend[7] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.010      ;
; 0.901 ; datapath:u1|dividend[3] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.005      ; 0.990      ;
; 0.901 ; datapath:u1|dividend[3] ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.038      ; 1.023      ;
; 0.911 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.039      ;
; 0.914 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.018      ; 1.016      ;
; 0.914 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.042      ;
; 0.920 ; datapath:u1|dividend[4] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.030      ;
; 0.924 ; datapath:u1|dividend[5] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.034      ;
; 0.927 ; datapath:u1|dividend[4] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.037      ;
; 0.931 ; datapath:u1|divisor[3]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.018      ; 1.033      ;
; 0.934 ; datapath:u1|dividend[6] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.044      ;
; 0.934 ; datapath:u1|dividend[6] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.044      ;
; 0.934 ; datapath:u1|dividend[6] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.044      ;
; 0.962 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.090      ;
; 0.965 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.018      ; 1.067      ;
; 0.977 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.018      ; 1.079      ;
; 0.988 ; datapath:u1|dividend[3] ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.005      ; 1.077      ;
; 0.992 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[6] ; clk          ; clk         ; 0.000        ; 0.018      ; 1.094      ;
; 0.992 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.018      ; 1.094      ;
; 0.995 ; datapath:u1|dividend[3] ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.005      ; 1.084      ;
; 1.020 ; controller:u2|state     ; datapath:u1|divisor[3]  ; clk          ; clk         ; 0.000        ; 0.285      ; 1.389      ;
; 1.020 ; controller:u2|state     ; datapath:u1|divisor[2]  ; clk          ; clk         ; 0.000        ; 0.285      ; 1.389      ;
; 1.020 ; controller:u2|state     ; datapath:u1|divisor[1]  ; clk          ; clk         ; 0.000        ; 0.285      ; 1.389      ;
; 1.020 ; controller:u2|state     ; datapath:u1|divisor[0]  ; clk          ; clk         ; 0.000        ; 0.285      ; 1.389      ;
; 1.024 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[0] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.152      ;
; 1.044 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.018      ; 1.146      ;
; 1.059 ; datapath:u1|divisor[0]  ; datapath:u1|dividend[7] ; clk          ; clk         ; 0.000        ; 0.018      ; 1.161      ;
; 1.074 ; datapath:u1|dividend[4] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.184      ;
; 1.087 ; datapath:u1|dividend[5] ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.197      ;
; 1.087 ; datapath:u1|dividend[5] ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.197      ;
; 1.141 ; datapath:u1|divisor[1]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.018      ; 1.243      ;
; 1.155 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[4] ; clk          ; clk         ; 0.000        ; 0.018      ; 1.257      ;
; 1.155 ; datapath:u1|divisor[2]  ; datapath:u1|dividend[5] ; clk          ; clk         ; 0.000        ; 0.018      ; 1.257      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|state     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|dividend[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|divisor[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|divisor[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|divisor[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|divisor[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|sign        ;
; -0.207 ; -0.023       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[0] ;
; -0.199 ; -0.015       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[1] ;
; -0.199 ; -0.015       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[2] ;
; -0.199 ; -0.015       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[3] ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|divisor[0]  ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|divisor[1]  ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|divisor[2]  ;
; -0.197 ; -0.013       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|divisor[3]  ;
; -0.189 ; -0.005       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[4] ;
; -0.189 ; -0.005       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[5] ;
; -0.189 ; -0.005       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[6] ;
; -0.189 ; -0.005       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|dividend[7] ;
; -0.188 ; -0.004       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|sign        ;
; -0.164 ; 0.020        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|count[0]  ;
; -0.164 ; 0.020        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|count[1]  ;
; -0.164 ; 0.020        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state     ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[0]|clk      ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[1]|clk      ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[2]|clk      ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[3]|clk      ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|divisor[0]|clk       ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|divisor[1]|clk       ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|divisor[2]|clk       ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|divisor[3]|clk       ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[4]|clk      ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[5]|clk      ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[6]|clk      ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|dividend[7]|clk      ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|sign|clk             ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|count[0]|clk         ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|count[1]|clk         ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i             ;
; 0.760  ; 0.976        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|count[0]  ;
; 0.760  ; 0.976        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|count[1]  ;
; 0.760  ; 0.976        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state     ;
; 0.782  ; 0.998        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|sign        ;
; 0.784  ; 1.000        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[4] ;
; 0.784  ; 1.000        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[5] ;
; 0.784  ; 1.000        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[6] ;
; 0.784  ; 1.000        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[7] ;
; 0.792  ; 1.008        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|divisor[0]  ;
; 0.792  ; 1.008        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|divisor[1]  ;
; 0.792  ; 1.008        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|divisor[2]  ;
; 0.792  ; 1.008        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|divisor[3]  ;
; 0.793  ; 1.009        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[1] ;
; 0.793  ; 1.009        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[2] ;
; 0.793  ; 1.009        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[3] ;
; 0.801  ; 1.017        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|dividend[0] ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o             ;
; 0.982  ; 0.982        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|count[0]|clk         ;
; 0.982  ; 0.982        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|count[1]|clk         ;
; 0.982  ; 0.982        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state|clk            ;
; 1.004  ; 1.004        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|sign|clk             ;
; 1.006  ; 1.006        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[4]|clk      ;
; 1.006  ; 1.006        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[5]|clk      ;
; 1.006  ; 1.006        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[6]|clk      ;
; 1.006  ; 1.006        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[7]|clk      ;
; 1.014  ; 1.014        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|divisor[0]|clk       ;
; 1.014  ; 1.014        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|divisor[1]|clk       ;
; 1.014  ; 1.014        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|divisor[2]|clk       ;
; 1.014  ; 1.014        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|divisor[3]|clk       ;
; 1.015  ; 1.015        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[1]|clk      ;
; 1.015  ; 1.015        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[2]|clk      ;
; 1.015  ; 1.015        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[3]|clk      ;
; 1.023  ; 1.023        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|dividend[0]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 1.113 ; 1.784 ; Rise       ; clk             ;
; start     ; clk        ; 1.076 ; 1.677 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 1.139 ; 1.766 ; Rise       ; clk             ;
;  word1[0] ; clk        ; 1.039 ; 1.679 ; Rise       ; clk             ;
;  word1[1] ; clk        ; 0.915 ; 1.537 ; Rise       ; clk             ;
;  word1[2] ; clk        ; 0.495 ; 1.081 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 0.408 ; 0.983 ; Rise       ; clk             ;
;  word1[4] ; clk        ; 0.938 ; 1.553 ; Rise       ; clk             ;
;  word1[5] ; clk        ; 0.744 ; 1.336 ; Rise       ; clk             ;
;  word1[6] ; clk        ; 0.941 ; 1.549 ; Rise       ; clk             ;
;  word1[7] ; clk        ; 1.139 ; 1.766 ; Rise       ; clk             ;
; word2[*]  ; clk        ; 0.713 ; 1.279 ; Rise       ; clk             ;
;  word2[0] ; clk        ; 0.627 ; 1.209 ; Rise       ; clk             ;
;  word2[1] ; clk        ; 0.443 ; 0.990 ; Rise       ; clk             ;
;  word2[2] ; clk        ; 0.604 ; 1.179 ; Rise       ; clk             ;
;  word2[3] ; clk        ; 0.713 ; 1.279 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.852 ; -1.501 ; Rise       ; clk             ;
; start     ; clk        ; -0.127 ; -0.681 ; Rise       ; clk             ;
; word1[*]  ; clk        ; -0.183 ; -0.745 ; Rise       ; clk             ;
;  word1[0] ; clk        ; -0.748 ; -1.365 ; Rise       ; clk             ;
;  word1[1] ; clk        ; -0.675 ; -1.287 ; Rise       ; clk             ;
;  word1[2] ; clk        ; -0.267 ; -0.839 ; Rise       ; clk             ;
;  word1[3] ; clk        ; -0.183 ; -0.745 ; Rise       ; clk             ;
;  word1[4] ; clk        ; -0.700 ; -1.307 ; Rise       ; clk             ;
;  word1[5] ; clk        ; -0.514 ; -1.099 ; Rise       ; clk             ;
;  word1[6] ; clk        ; -0.702 ; -1.303 ; Rise       ; clk             ;
;  word1[7] ; clk        ; -0.668 ; -1.269 ; Rise       ; clk             ;
; word2[*]  ; clk        ; -0.222 ; -0.764 ; Rise       ; clk             ;
;  word2[0] ; clk        ; -0.399 ; -0.974 ; Rise       ; clk             ;
;  word2[1] ; clk        ; -0.222 ; -0.764 ; Rise       ; clk             ;
;  word2[2] ; clk        ; -0.377 ; -0.946 ; Rise       ; clk             ;
;  word2[3] ; clk        ; -0.384 ; -0.954 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; quotient[*]   ; clk        ; 7.574 ; 8.035 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 6.736 ; 7.196 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 5.537 ; 5.757 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 7.574 ; 8.001 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 7.566 ; 8.035 ; Rise       ; clk             ;
; ready         ; clk        ; 5.029 ; 4.787 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 7.106 ; 7.599 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 7.106 ; 7.599 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 5.228 ; 5.525 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 6.342 ; 6.741 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 5.187 ; 5.450 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; quotient[*]   ; clk        ; 4.846 ; 5.043 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 6.487 ; 6.928 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 4.846 ; 5.043 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 6.801 ; 7.198 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 6.816 ; 7.229 ; Rise       ; clk             ;
; ready         ; clk        ; 4.820 ; 4.603 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 4.999 ; 5.251 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 6.843 ; 7.317 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 5.038 ; 5.324 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 6.107 ; 6.491 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 4.999 ; 5.251 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 5.280 ; 6.086 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 5.093 ; 5.884 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.260  ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.260  ; 0.201 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -27.774 ; 0.0   ; 0.0      ; 0.0     ; -23.56              ;
;  clk             ; -27.774 ; 0.000 ; N/A      ; N/A     ; -23.560             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 2.099 ; 2.479 ; Rise       ; clk             ;
; start     ; clk        ; 2.117 ; 2.433 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 2.165 ; 2.472 ; Rise       ; clk             ;
;  word1[0] ; clk        ; 1.987 ; 2.341 ; Rise       ; clk             ;
;  word1[1] ; clk        ; 1.747 ; 2.085 ; Rise       ; clk             ;
;  word1[2] ; clk        ; 0.775 ; 1.146 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 0.617 ; 0.983 ; Rise       ; clk             ;
;  word1[4] ; clk        ; 1.710 ; 2.039 ; Rise       ; clk             ;
;  word1[5] ; clk        ; 1.372 ; 1.680 ; Rise       ; clk             ;
;  word1[6] ; clk        ; 1.723 ; 2.039 ; Rise       ; clk             ;
;  word1[7] ; clk        ; 2.165 ; 2.472 ; Rise       ; clk             ;
; word2[*]  ; clk        ; 1.241 ; 1.561 ; Rise       ; clk             ;
;  word2[0] ; clk        ; 1.083 ; 1.417 ; Rise       ; clk             ;
;  word2[1] ; clk        ; 0.698 ; 1.035 ; Rise       ; clk             ;
;  word2[2] ; clk        ; 1.036 ; 1.369 ; Rise       ; clk             ;
;  word2[3] ; clk        ; 1.241 ; 1.561 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.852 ; -1.465 ; Rise       ; clk             ;
; start     ; clk        ; 0.096  ; -0.134 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 0.033  ; -0.184 ; Rise       ; clk             ;
;  word1[0] ; clk        ; -0.748 ; -1.270 ; Rise       ; clk             ;
;  word1[1] ; clk        ; -0.675 ; -1.183 ; Rise       ; clk             ;
;  word1[2] ; clk        ; -0.111 ; -0.348 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 0.033  ; -0.184 ; Rise       ; clk             ;
;  word1[4] ; clk        ; -0.700 ; -1.160 ; Rise       ; clk             ;
;  word1[5] ; clk        ; -0.514 ; -0.841 ; Rise       ; clk             ;
;  word1[6] ; clk        ; -0.702 ; -1.159 ; Rise       ; clk             ;
;  word1[7] ; clk        ; -0.668 ; -1.117 ; Rise       ; clk             ;
; word2[*]  ; clk        ; -0.061 ; -0.287 ; Rise       ; clk             ;
;  word2[0] ; clk        ; -0.399 ; -0.615 ; Rise       ; clk             ;
;  word2[1] ; clk        ; -0.061 ; -0.287 ; Rise       ; clk             ;
;  word2[2] ; clk        ; -0.365 ; -0.574 ; Rise       ; clk             ;
;  word2[3] ; clk        ; -0.384 ; -0.590 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; quotient[*]   ; clk        ; 15.038 ; 14.975 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 13.438 ; 13.398 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 10.820 ; 10.924 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 14.958 ; 14.804 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 15.038 ; 14.975 ; Rise       ; clk             ;
; ready         ; clk        ; 9.679  ; 9.637  ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 14.139 ; 14.010 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 14.139 ; 14.010 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 10.370 ; 10.460 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 12.558 ; 12.509 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 10.311 ; 10.277 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; quotient[*]   ; clk        ; 4.846 ; 5.043 ; Rise       ; clk             ;
;  quotient[0]  ; clk        ; 6.487 ; 6.928 ; Rise       ; clk             ;
;  quotient[1]  ; clk        ; 4.846 ; 5.043 ; Rise       ; clk             ;
;  quotient[2]  ; clk        ; 6.801 ; 7.198 ; Rise       ; clk             ;
;  quotient[3]  ; clk        ; 6.816 ; 7.229 ; Rise       ; clk             ;
; ready         ; clk        ; 4.820 ; 4.603 ; Rise       ; clk             ;
; remainder[*]  ; clk        ; 4.999 ; 5.251 ; Rise       ; clk             ;
;  remainder[0] ; clk        ; 6.843 ; 7.317 ; Rise       ; clk             ;
;  remainder[1] ; clk        ; 5.038 ; 5.324 ; Rise       ; clk             ;
;  remainder[2] ; clk        ; 6.107 ; 6.491 ; Rise       ; clk             ;
;  remainder[3] ; clk        ; 4.999 ; 5.251 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; reset      ; ready       ;    ; 10.375 ; 10.641 ;    ;
+------------+-------------+----+--------+--------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 5.093 ; 5.884 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; quotient[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; quotient[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainder[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainder[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainder[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; remainder[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word2[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word2[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word2[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word2[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; quotient[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; quotient[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; quotient[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; quotient[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; remainder[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; remainder[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; remainder[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; remainder[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; quotient[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; quotient[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; quotient[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; quotient[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; remainder[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; remainder[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; remainder[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; remainder[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; quotient[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; quotient[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; quotient[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; quotient[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; remainder[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; remainder[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; remainder[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; remainder[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 484      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 484      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 29 21:27:22 2022
Info: Command: quartus_sta datapath -c datapath
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.260
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.260       -27.774 clk 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.440         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -23.560 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.863
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.863       -23.921 clk 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.387         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -23.560 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.066
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.066        -6.597 clk 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.201         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -22.224 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4655 megabytes
    Info: Processing ended: Tue Nov 29 21:27:27 2022
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:00


