# âœ… Code Modules

Esta secciÃ³n contiene mÃ³dulos de diseÃ±o digital que han sido desarrollados, verificados y probados con Ã©xito. La idea es construir una pequeÃ±a biblioteca reutilizable que puedas integrar fÃ¡cilmente en futuros proyectos personales o profesionales.

## ğŸ“¦ MÃ³dulos Disponibles

### ğŸ”¹ UART Transmitter (uart_tx)

MÃ³dulo secuencial que transmite datos en serie utilizando el protocolo UART.

âœ”ï¸ Verificado mediante testbench con estÃ­mulos de distintos baud rates, tamaÃ±os de tramas y valores transmitidos.

ğŸ§ª Estado: Probado en HW real utilizando un FTDI conectado al ordenador.

ğŸ“ [CÃ³digo fuente](uart/source/uart_tx.v)

ğŸ“ [Testbench](uart/test/uart_tb.v) 

ğŸ“Œ Instancia:

```verilog
uart_tx # (
    .p_preescaler(), /* clock preescaler to set baudrate */
    .p_data_buffer() /* number of bytes to send */
) uart_tx (
    .clk(), 
    .rst(), /* synchronous reset */
    .ip_data(), /* data to send */
    .i_dv(), /* input data valid */
    .o_ready(), /* module ready to accept new data */
    .o_tx() /* uart transmission line */
);
```

### ğŸ”¹ UART Receiver (uart_rx)

MÃ³dulo secuencial que recibe datos en serie utilizando el protocolo UART.

âœ”ï¸ Verificado mediante testbench con estÃ­mulos de distintos baud rates, tamaÃ±os de tramas y valores transmitidos.

ğŸ§ª Estado: Probado en HW real utilizando un FTDI conectado al ordenador.

ğŸ“ [CÃ³digo fuente](uart/source/uart_rx.v)

ğŸ“ [Testbench](uart/test/uart_tb.v) 

ğŸ“Œ Instancia:

```verilog
uart_rx #(
    .p_preescaler(), /* Prescaler for baudrate */
    .p_data_buffer() /* Indicates number of bytes to receive */
) uart_rx (
    .clk(), /* Input clock */
    .rst(), /* Input reset */
    .i_rx(),	/* Input rx pin */
    .orp_data(),	/* Parallel data port */
    .or_dv() /* New data available in data port */ 
);
```