<?xml version="1.0" encoding="UTF-8" ?>

<CLASS>
<className>	MultStream	</className>
<METHOD>
	<methodName>	multStream	</methodName>
	<totalPhaseNum>11	</totalPhaseNum>
	<totalStageNum>6	</totalStageNum>
	<totalStepNum>9	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!---->	</exprInStage>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1538216244	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multStream_i_9	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1392270322	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	905484142	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	905484142	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;64<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1402851952	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp1	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1402851952	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	509796851	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multStream_i_9	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1392270322	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	1843406874	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp2	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1843406874	</componentID>
							<type>	int	</type>
							<value>	64	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp2&nbsp;=&nbsp;32'sh00000040&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	4	</stepNum>
				<minCriticalPath>	4	</minCriticalPath>
				<exprInStage>	<!--a[i]&nbsp;=&nbsp;i&nbsp;+&nbsp;3<br>b[i]&nbsp;=&nbsp;i&nbsp;+&nbsp;7<br>++i<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	392756049	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp4	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1833668312	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multStream_a_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	2072985334	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multStream_i_9	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1392270322	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	2037303257	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	2037303257	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1476572631	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multStream_i_9	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1392270322	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	435184485	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	435184485	</componentID>
									<type>	int	</type>
									<value>	3	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp6&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1963821360	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp7	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1269426777	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multStream_b_7_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	5808094	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multStream_i_9	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1392270322	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	979871743	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	979871743	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1799779405	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multStream_i_9	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1392270322	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1585291840	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp9	</destSignalName>
									<priority>	4	</priority>
									<minPathToEnd>	4	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1585291840	</componentID>
									<type>	int	</type>
									<value>	7	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp9&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	170346551	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multStream_i_9	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1392270322	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	2072985334,1476572631,5808094,1799779405	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	418781206	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp10	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	418781206	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1151818023	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multStream_i_9	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1392270322	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1187918503	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1187918503	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	190813762	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp11	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1833668312	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<dependence>	392756049	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multStream_a_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	813812963	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multStream_i_9	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	1392270322	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	170346551	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	431121398	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	431121398	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	247511208	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multStream_i_9	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1392270322	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	170346551	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	245048617	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	245048617	</componentID>
									<type>	int	</type>
									<value>	3	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp6&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1805954620	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp14	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1269426777	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<dependence>	1963821360	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multStream_b_7_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	145431642	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multStream_i_9	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	1392270322	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	170346551	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	433216808	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	433216808	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1105328726	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multStream_i_9	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1392270322	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	170346551	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1526351332	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp9	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1526351332	</componentID>
									<type>	int	</type>
									<value>	7	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp9&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1694673509	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multStream_i_9	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1392270322	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	813812963,247511208,145431642,1105328726	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	302055602	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp10	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	302055602	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2144644953	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multStream_i_9	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1392270322	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	170346551	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1682193823	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1682193823	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1009370406	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp18	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1833668312	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<dependence>	190813762	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multStream_a_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1515085989	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multStream_i_9	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1392270322	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1694673509	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1336614644	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1336614644	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1803374088	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multStream_i_9	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1392270322	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1694673509	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1871586905	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1871586905	</componentID>
									<type>	int	</type>
									<value>	3	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp6&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1568134726	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp21	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1269426777	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<dependence>	1805954620	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multStream_b_7_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1721023898	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multStream_i_9	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1392270322	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1694673509	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	791412243	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	791412243	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1899342230	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multStream_i_9	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1392270322	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1694673509	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2047930602	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp9	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	2047930602	</componentID>
									<type>	int	</type>
									<value>	7	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp9&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1849217345	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multStream_i_9	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1392270322	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1515085989,1803374088,1721023898,1899342230	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1412578031	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp10	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1412578031	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	767249432	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multStream_i_9	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1392270322	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1694673509	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1669387036	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1669387036	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	514065997	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp25	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1833668312	</componentID>
					<variableName>	a	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	6	</variableID>
					<dependence>	1009370406	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multStream_a_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	580499698	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multStream_i_9	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1392270322	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1849217345	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	440215965	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp5	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	440215965	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	628559840	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multStream_i_9	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1392270322	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1849217345	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	733171287	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp6	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	733171287	</componentID>
									<type>	int	</type>
									<value>	3	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp6&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	148654123	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp28	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1269426777	</componentID>
					<variableName>	b	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	7	</variableID>
					<dependence>	1568134726	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multStream_b_7_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	906363800	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_multStream_i_9	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1392270322	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	9	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1849217345	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1154878429	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp8	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1154878429	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1084554617	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multStream_i_9	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1392270322	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1849217345	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	268252183	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp9	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	268252183	</componentID>
									<type>	int	</type>
									<value>	7	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp9&nbsp;=&nbsp;32'sh00000007&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	946264628	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_multStream_i_9	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1392270322	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	9	</variableID>
					<isRead>	false	</isRead>
					<dependence>	580499698,628559840,906363800,1084554617	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1753196761	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp10	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1753196761	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	354841640	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_multStream_i_9	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1392270322	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	9	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1849217345	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	261355761	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	261355761	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_multStream_i_9&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	9	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	2	</stepNum>
				<minCriticalPath>	2	</minCriticalPath>
				<exprInStage>	<!--typeB(a,&nbsp;b,&nbsp;result)<br>-->	</exprInStage>
				<MethodInv>
					<nodeID>	1002217012	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	1	</endStep>
					<destType>	void	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	none	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1547077263	</componentID>
					<defClass>	MultStream	</defClass>
					<objName>	this	</objName>
					<caleeName>	typeB	</caleeName>
					<arg>
						<VariableAccess>
							<nodeID>	2143045012	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1833668312	</componentID>
							<variableName>	a	</variableName>
							<type>	int	</type>
							<variableID>	6	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_a_6_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multStream_a_6_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	561789200	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1269426777	</componentID>
							<variableName>	b	</variableName>
							<type>	int	</type>
							<variableID>	7	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_b_7_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multStream_b_7_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<arg>
						<VariableAccess>
							<nodeID>	1652972188	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	none	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1655106124	</componentID>
							<variableName>	result	</variableName>
							<type>	int	</type>
							<variableID>	8	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_result_8_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_result_8_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_multStream_result_8_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_multStream_result_8_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</arg>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</MethodInv>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>@JRThrashUnroll(loopVariableName&nbsp;=&nbsp;&quot;i&quot;,&nbsp;unrollNum&nbsp;=&nbsp;4,&nbsp;unrollType&nbsp;=&nbsp;JRThrashUnroll.simple)<br>public&nbsp;void&nbsp;multStream(int[]&nbsp;a,&nbsp;int[]&nbsp;b,&nbsp;int[]&nbsp;result)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;i;<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(i&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;64;&nbsp;++i)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;a[i]&nbsp;=&nbsp;i&nbsp;+&nbsp;3;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;b[i]&nbsp;=&nbsp;i&nbsp;+&nbsp;7;<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>&nbsp;&nbsp;&nbsp;&nbsp;typeB(a,&nbsp;b,&nbsp;result);<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	typeA	</methodName>
	<totalPhaseNum>10	</totalPhaseNum>
	<totalStageNum>5	</totalStageNum>
	<totalStepNum>14	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!---->	</exprInStage>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;=&nbsp;0<br>j&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1012946477	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeA_i_13	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1488569170	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	13	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	197552640	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	197552640	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	257502218	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeA_j_14	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	660229221	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	424513298	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	424513298	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_j_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;64<br>-->	</exprInStage>
				<Binary>
					<nodeID>	854324152	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp32	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	854324152	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	550358822	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeA_i_13	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1488569170	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	13	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	668653725	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp33	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	668653725	</componentID>
							<type>	int	</type>
							<value>	64	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp33&nbsp;=&nbsp;32'sh00000040&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	11	</stepNum>
				<minCriticalPath>	11	</minCriticalPath>
				<exprInStage>	<!--result[j]&nbsp;=&nbsp;a[i]&nbsp;*&nbsp;b[i]<br>++i<br>++j<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	281231324	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp36	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	43355421	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	12	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_result_12_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_result_12_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_result_12_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeA_result_12_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	677604414	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeA_j_14	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	660229221	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	14	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_j_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	704994683	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp37	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	391606057	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1833105591	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp38	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1205268075	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_a_10_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_a_10_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_a_10_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeA_a_10_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1874778021	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeA_i_13	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1488569170	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	13	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1514130163	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp39	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	304432591	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_b_11_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_b_11_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_b_11_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeA_b_11_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1292509783	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeA_i_13	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1488569170	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	13	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1414833476	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeA_i_13	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	1488569170	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	13	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1874778021,1292509783	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	19807901	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp40	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	19807901	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	51426822	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeA_i_13	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1488569170	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	13	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1042171260	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1042171260	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	895741888	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeA_j_14	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	660229221	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	677604414	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	873546146	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp41	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	873546146	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1491864930	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeA_j_14	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	660229221	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_j_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1902299785	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1902299785	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_j_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	215949959	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp42	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	43355421	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	12	</variableID>
					<dependence>	281231324	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_result_12_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_result_12_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_result_12_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeA_result_12_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	223597483	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeA_j_14	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	660229221	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	14	</variableID>
							<isRead>	true	</isRead>
							<dependence>	895741888	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_j_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	2053998178	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp37	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	391606057	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	747752121	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp38	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1205268075	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_a_10_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_a_10_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_a_10_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeA_a_10_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	395595403	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeA_i_13	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1488569170	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	13	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1414833476	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	162567109	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp39	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	304432591	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_b_11_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_b_11_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_b_11_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeA_b_11_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	666201979	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeA_i_13	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1488569170	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	13	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1414833476	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	2024409242	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeA_i_13	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	1488569170	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	13	</variableID>
					<isRead>	false	</isRead>
					<dependence>	395595403,666201979	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1662710873	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp40	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1662710873	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2124427747	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeA_i_13	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1488569170	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	13	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1414833476	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1194028807	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1194028807	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1954961681	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeA_j_14	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	660229221	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	223597483	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	541173467	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp41	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	541173467	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	909214824	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeA_j_14	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	660229221	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	895741888	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_j_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1827398563	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1827398563	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_j_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1924012594	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp48	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	43355421	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	12	</variableID>
					<dependence>	215949959	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_result_12_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_result_12_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_result_12_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeA_result_12_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	70910832	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeA_j_14	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	660229221	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	14	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1954961681	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_j_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	2092412986	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp37	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	391606057	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	2140336077	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp38	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1205268075	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_a_10_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_a_10_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_a_10_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeA_a_10_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	129875242	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeA_i_13	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	1488569170	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	13	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2024409242	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	969806942	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp39	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	304432591	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_b_11_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_b_11_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_b_11_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeA_b_11_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	144393464	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeA_i_13	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	1488569170	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	13	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2024409242	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	164428338	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeA_i_13	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	1488569170	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	13	</variableID>
					<isRead>	false	</isRead>
					<dependence>	129875242,144393464	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1883106724	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp40	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	1883106724	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1908204429	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeA_i_13	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1488569170	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	13	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2024409242	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	671053905	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	671053905	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1966350938	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeA_j_14	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	660229221	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	70910832	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	834371283	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp41	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	834371283	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	209938471	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeA_j_14	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	660229221	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1954961681	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_j_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	120250076	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	120250076	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_j_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	260915505	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp54	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	43355421	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	12	</variableID>
					<dependence>	1924012594	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_result_12_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_result_12_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_result_12_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeA_result_12_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	45285361	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeA_j_14	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	660229221	</componentID>
							<variableName>	j	</variableName>
							<type>	int	</type>
							<variableID>	14	</variableID>
							<isRead>	true	</isRead>
							<dependence>	1966350938	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_j_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	901851289	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp37	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	391606057	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	475033697	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp38	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1205268075	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	10	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_a_10_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_a_10_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_a_10_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeA_a_10_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1694629580	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeA_i_13	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1488569170	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	13	</variableID>
											<isRead>	true	</isRead>
											<dependence>	164428338	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1711224546	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp39	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	304432591	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	11	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_b_11_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_b_11_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeA_b_11_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeA_b_11_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1449943998	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeA_i_13	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1488569170	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	13	</variableID>
											<isRead>	true	</isRead>
											<dependence>	164428338	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1711831877	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeA_i_13	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1488569170	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	13	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1694629580,1449943998	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	919937880	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp40	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	919937880	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1661174407	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeA_i_13	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1488569170	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	13	</variableID>
									<isRead>	true	</isRead>
									<dependence>	164428338	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2070847449	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	2070847449	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_i_13&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	465608414	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeA_j_14	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	660229221	</componentID>
					<variableName>	j	</variableName>
					<type>	int	</type>
					<variableID>	14	</variableID>
					<isRead>	false	</isRead>
					<dependence>	45285361	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	50204430	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp41	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	50204430	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1972265386	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeA_j_14	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	660229221	</componentID>
									<variableName>	j	</variableName>
									<type>	int	</type>
									<variableID>	14	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1966350938	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_j_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1454251057	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1454251057	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeA_j_14&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>@JRThrashUnroll(loopVariableName&nbsp;=&nbsp;&quot;i&quot;,&nbsp;unrollNum&nbsp;=&nbsp;4,&nbsp;unrollType&nbsp;=&nbsp;JRThrashUnroll.simple)<br>private&nbsp;void&nbsp;typeA(int[]&nbsp;a,&nbsp;int[]&nbsp;b,&nbsp;int[]&nbsp;result)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;i;<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;j;<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(i&nbsp;=&nbsp;0,&nbsp;j&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;64;&nbsp;++i,&nbsp;++j)&nbsp;result[j]&nbsp;=&nbsp;a[i]&nbsp;*&nbsp;b[i];<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	typeB	</methodName>
	<totalPhaseNum>10	</totalPhaseNum>
	<totalStageNum>6	</totalStageNum>
	<totalStepNum>15	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!---->	</exprInStage>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1086128492	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_i_18	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	950565544	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	18	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	1024247975	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1024247975	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

			<Stage>
				<stageID>	1	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--copy0_i&nbsp;=&nbsp;i<br>copy1_i&nbsp;=&nbsp;i<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	306801473	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_copy0_i_31	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	304120264	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	31	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<VariableAccess>
							<nodeID>	338197188	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeB_i_18	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	950565544	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	18	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy0_i_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1838408754	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_copy1_i_32	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	141215442	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	32	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<VariableAccess>
							<nodeID>	438503759	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeB_i_18	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	950565544	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	18	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy1_i_32&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;64<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1916284656	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp60	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1916284656	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	1183959333	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeB_i_18	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	950565544	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	18	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	221036629	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp61	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	221036629	</componentID>
							<type>	int	</type>
							<value>	64	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp61&nbsp;=&nbsp;32'sh00000040&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	11	</stepNum>
				<minCriticalPath>	11	</minCriticalPath>
				<exprInStage>	<!--result[i]&nbsp;=&nbsp;a[i]&nbsp;*&nbsp;b[i]<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	1963397940	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp63	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	595457778	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	17	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_result_17_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_result_17_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_result_17_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeB_result_17_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	585079826	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeB_i_18	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	950565544	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	18	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1178356682	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp64	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	109015969	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_1	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	427840092	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp65	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	933176088	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_a_15_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_a_15_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_a_15_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeB_a_15_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	817436975	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeB_copy1_i_32	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	141215442	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	32	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy1_i_32&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1210348966	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp66	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1369967178	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_b_16_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_b_16_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_b_16_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeB_b_16_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1866181159	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeB_copy0_i_31	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	304120264	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	31	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy0_i_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	908074878	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_copy0_i_31	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	304120264	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	31	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1866181159	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1995678964	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp67	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	1995678964	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1976749102	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeB_copy0_i_31	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	304120264	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	31	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy0_i_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1650138224	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1650138224	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy0_i_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1269313410	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_copy1_i_32	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	141215442	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	32	</variableID>
					<isRead>	false	</isRead>
					<dependence>	817436975	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	247932572	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp68	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	247932572	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	884462424	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeB_copy1_i_32	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	141215442	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	32	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy1_i_32&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	278155634	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	278155634	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy1_i_32&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2037324766	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_i_18	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	950565544	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	18	</variableID>
					<isRead>	false	</isRead>
					<dependence>	585079826	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1838074394	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp69	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1838074394	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	964077863	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeB_i_18	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	950565544	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	18	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	492526826	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	492526826	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1496389044	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp70	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	595457778	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	17	</variableID>
					<dependence>	1963397940	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_result_17_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_result_17_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_result_17_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeB_result_17_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	629672491	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeB_i_18	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	950565544	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	18	</variableID>
							<isRead>	true	</isRead>
							<dependence>	2037324766	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	106143821	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp64	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	109015969	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_1	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1547772537	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp65	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	933176088	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_a_15_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_a_15_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_a_15_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeB_a_15_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	943613248	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeB_copy1_i_32	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	141215442	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	32	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1269313410	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy1_i_32&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	141126041	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp66	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1369967178	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_b_16_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_b_16_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_b_16_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeB_b_16_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1083424799	</nodeID>
											<startStep>	1	</startStep>
											<endStep>	1	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeB_copy0_i_31	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	304120264	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	31	</variableID>
											<isRead>	true	</isRead>
											<dependence>	908074878	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy0_i_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	606753880	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_copy0_i_31	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	304120264	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	31	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1083424799	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1460105204	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp67	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	1460105204	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	692529359	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeB_copy0_i_31	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	304120264	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	31	</variableID>
									<isRead>	true	</isRead>
									<dependence>	908074878	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy0_i_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	2127053620	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	2127053620	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy0_i_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	229919731	</nodeID>
					<startStep>	1	</startStep>
					<endStep>	1	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_copy1_i_32	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	141215442	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	32	</variableID>
					<isRead>	false	</isRead>
					<dependence>	943613248	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	937837964	</nodeID>
							<startStep>	1	</startStep>
							<endStep>	1	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp68	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	937837964	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1860175615	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	1	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeB_copy1_i_32	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	141215442	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	32	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1269313410	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy1_i_32&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	904628279	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	904628279	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy1_i_32&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	2050748040	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_i_18	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	950565544	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	18	</variableID>
					<isRead>	false	</isRead>
					<dependence>	629672491	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1957257577	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp69	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1957257577	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	473591893	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeB_i_18	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	950565544	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	18	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2037324766	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1084549869	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1084549869	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	188452547	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp77	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	595457778	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	17	</variableID>
					<dependence>	1496389044	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_result_17_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_result_17_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_result_17_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeB_result_17_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1931061751	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeB_i_18	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	950565544	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	18	</variableID>
							<isRead>	true	</isRead>
							<dependence>	2050748040	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	434491946	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp64	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	109015969	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_1	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1061736622	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp65	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	933176088	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_a_15_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_a_15_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_a_15_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeB_a_15_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1165783031	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeB_copy1_i_32	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	141215442	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	32	</variableID>
											<isRead>	true	</isRead>
											<dependence>	229919731	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy1_i_32&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1822090436	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp66	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1369967178	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_b_16_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_b_16_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_b_16_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeB_b_16_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	757151632	</nodeID>
											<startStep>	2	</startStep>
											<endStep>	2	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeB_copy0_i_31	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	304120264	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	31	</variableID>
											<isRead>	true	</isRead>
											<dependence>	606753880	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy0_i_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1606870549	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_copy0_i_31	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	304120264	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	31	</variableID>
					<isRead>	false	</isRead>
					<dependence>	757151632	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2066456018	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp67	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	2066456018	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1820755242	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeB_copy0_i_31	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	304120264	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	31	</variableID>
									<isRead>	true	</isRead>
									<dependence>	606753880	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy0_i_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1938866191	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1938866191	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy0_i_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	607212559	</nodeID>
					<startStep>	2	</startStep>
					<endStep>	2	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_copy1_i_32	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	141215442	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	32	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1165783031	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	579188569	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	2	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp68	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	579188569	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2026390979	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeB_copy1_i_32	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	141215442	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	32	</variableID>
									<isRead>	true	</isRead>
									<dependence>	229919731	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy1_i_32&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	610026280	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	610026280	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy1_i_32&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	624757182	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_i_18	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	950565544	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	18	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1931061751	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1246407691	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp69	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1246407691	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1818569799	</nodeID>
									<startStep>	9	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeB_i_18	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	950565544	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	18	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2050748040	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1715347689	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1715347689	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	2028131695	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp84	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	595457778	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	17	</variableID>
					<dependence>	188452547	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_result_17_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_result_17_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_result_17_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeB_result_17_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1948952681	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeB_i_18	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	950565544	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	18	</variableID>
							<isRead>	true	</isRead>
							<dependence>	624757182	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	479641876	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp64	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	109015969	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_1	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1834882741	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp65	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	933176088	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	15	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_a_15_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_a_15_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_a_15_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeB_a_15_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1009057067	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeB_copy1_i_32	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	141215442	</componentID>
											<variableName>	copy1_i	</variableName>
											<type>	int	</type>
											<variableID>	32	</variableID>
											<isRead>	true	</isRead>
											<dependence>	607212559	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy1_i_32&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	543764710	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp66	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1369967178	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	16	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_b_16_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_b_16_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeB_b_16_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeB_b_16_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1510562985	</nodeID>
											<startStep>	3	</startStep>
											<endStep>	3	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeB_copy0_i_31	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	304120264	</componentID>
											<variableName>	copy0_i	</variableName>
											<type>	int	</type>
											<variableID>	31	</variableID>
											<isRead>	true	</isRead>
											<dependence>	1606870549	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy0_i_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	480414061	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_copy0_i_31	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	304120264	</componentID>
					<variableName>	copy0_i	</variableName>
					<type>	int	</type>
					<variableID>	31	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1510562985	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1928094154	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp67	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1928094154	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	2097696695	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeB_copy0_i_31	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	304120264	</componentID>
									<variableName>	copy0_i	</variableName>
									<type>	int	</type>
									<variableID>	31	</variableID>
									<isRead>	true	</isRead>
									<dependence>	1606870549	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy0_i_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	749320066	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	749320066	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy0_i_31&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	978243254	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_copy1_i_32	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	141215442	</componentID>
					<variableName>	copy1_i	</variableName>
					<type>	int	</type>
					<variableID>	32	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1009057067	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	199568546	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp68	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	199568546	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1926579655	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeB_copy1_i_32	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	141215442	</componentID>
									<variableName>	copy1_i	</variableName>
									<type>	int	</type>
									<variableID>	32	</variableID>
									<isRead>	true	</isRead>
									<dependence>	607212559	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy1_i_32&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	265832119	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	265832119	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_copy1_i_32&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<VariableAccess>
					<nodeID>	1074438273	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeB_i_18	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	950565544	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	18	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1948952681	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2041550335	</nodeID>
							<startStep>	10	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp69	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	2041550335	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1990252226	</nodeID>
									<startStep>	10	</startStep>
									<endStep>	10	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeB_i_18	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	950565544	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	18	</variableID>
									<isRead>	true	</isRead>
									<dependence>	624757182	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	963876710	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	963876710	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeB_i_18&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>@JRThrashUnroll(loopVariableName&nbsp;=&nbsp;&quot;i&quot;,&nbsp;unrollNum&nbsp;=&nbsp;4,&nbsp;unrollType&nbsp;=&nbsp;JRThrashUnroll.copyLoopVar)<br>private&nbsp;void&nbsp;typeB(int[]&nbsp;a,&nbsp;int[]&nbsp;b,&nbsp;int[]&nbsp;result)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;i;<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(i&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;64;&nbsp;++i)&nbsp;result[i]&nbsp;=&nbsp;a[i]&nbsp;*&nbsp;b[i];<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	typeC	</methodName>
	<totalPhaseNum>10	</totalPhaseNum>
	<totalStageNum>5	</totalStageNum>
	<totalStepNum>14	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!---->	</exprInStage>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1406715649	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeC_i_22	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1022442920	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	22	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	34013146	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	34013146	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;64<br>-->	</exprInStage>
				<Binary>
					<nodeID>	428294720	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp91	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	428294720	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	2131657943	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeC_i_22	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1022442920	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	22	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	305365100	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp92	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	305365100	</componentID>
							<type>	int	</type>
							<value>	64	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp92&nbsp;=&nbsp;32'sh00000040&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	11	</stepNum>
				<minCriticalPath>	11	</minCriticalPath>
				<exprInStage>	<!--result[i]&nbsp;=&nbsp;a[i]&nbsp;*&nbsp;b[i]<br>++i<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	1932803017	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp95	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1782662197	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	21	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_result_21_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_result_21_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_result_21_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeC_result_21_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1659185682	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeC_i_22	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1022442920	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	22	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	546561740	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp96	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	109015969	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_1	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	858601079	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp97	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1565710560	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	19	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_a_19_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_a_19_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_a_19_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeC_a_19_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1780255229	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeC_i_22	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1022442920	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	22	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	2007463799	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp98	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	328491776	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	20	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_b_20_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_b_20_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_b_20_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeC_b_20_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1928306442	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeC_i_22	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1022442920	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	22	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1370653817	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp99	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	1782662197	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	21	</variableID>
					<dependence>	1932803017	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_result_21_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_result_21_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_result_21_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeC_result_21_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	521620950	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp100	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	521620950	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	855059596	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeC_i_22	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1022442920	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	22	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	26064248	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	26064248	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	2122635795	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp96	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	109015969	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_1	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1141462601	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp97	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1565710560	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	19	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_a_19_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_a_19_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_a_19_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeC_a_19_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1090516356	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp100	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1090516356	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1682951794	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_typeC_i_22	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1022442920	</componentID>
													<variableName>	i	</variableName>
													<type>	int	</type>
													<variableID>	22	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	863687121	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	863687121	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1147472574	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp98	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	328491776	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	20	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_b_20_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_b_20_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_b_20_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeC_b_20_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1168401158	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp100	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1168401158	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	727794338	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_typeC_i_22	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1022442920	</componentID>
													<variableName>	i	</variableName>
													<type>	int	</type>
													<variableID>	22	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	2120069101	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	2120069101	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	952709483	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp106	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1782662197	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	21	</variableID>
					<dependence>	1370653817	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_result_21_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_result_21_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_result_21_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeC_result_21_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	550208749	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp107	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	550208749	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	293860461	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeC_i_22	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1022442920	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	22	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1847863574	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp108	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1847863574	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp108&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	134585304	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp96	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	109015969	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_1	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	674924037	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp97	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1565710560	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	19	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_a_19_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_a_19_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_a_19_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeC_a_19_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	439666405	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp107	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	439666405	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	2129523155	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_typeC_i_22	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1022442920	</componentID>
													<variableName>	i	</variableName>
													<type>	int	</type>
													<variableID>	22	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	933205183	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp108	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	933205183	</componentID>
													<type>	int	</type>
													<value>	2	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp108&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1306436640	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp98	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	328491776	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	20	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_b_20_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_b_20_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_b_20_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeC_b_20_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1407801552	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp107	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	1407801552	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	2093345465	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_typeC_i_22	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1022442920	</componentID>
													<variableName>	i	</variableName>
													<type>	int	</type>
													<variableID>	22	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	632641454	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp108	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	632641454	</componentID>
													<type>	int	</type>
													<value>	2	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp108&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	613381081	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp116	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1782662197	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	21	</variableID>
					<dependence>	952709483	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_result_21_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_result_21_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_result_21_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeC_result_21_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1174322767	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp117	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1174322767	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1468029039	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeC_i_22	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1022442920	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	22	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	724438090	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp118	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	724438090	</componentID>
									<type>	int	</type>
									<value>	3	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp118&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1546183787	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp96	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	109015969	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_1	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	11295762	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp97	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1565710560	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	19	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_a_19_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_a_19_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_a_19_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeC_a_19_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	869310998	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp117	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	869310998	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1178692845	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_typeC_i_22	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1022442920	</componentID>
													<variableName>	i	</variableName>
													<type>	int	</type>
													<variableID>	22	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1901485987	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp118	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1901485987	</componentID>
													<type>	int	</type>
													<value>	3	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp118&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1570832502	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp98	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	328491776	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	20	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_b_20_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_b_20_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeC_b_20_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeC_b_20_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1965388543	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp117	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	1965388543	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1839267694	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_typeC_i_22	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1022442920	</componentID>
													<variableName>	i	</variableName>
													<type>	int	</type>
													<variableID>	22	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1692518140	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp118	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1692518140	</componentID>
													<type>	int	</type>
													<value>	3	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp118&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	583990818	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeC_i_22	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1022442920	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	22	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1659185682,1780255229,1928306442,855059596,1682951794,727794338,293860461,2129523155,2093345465,1468029039,1178692845,1839267694	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1133411336	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp126	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1133411336	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1064375262	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeC_i_22	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1022442920	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	22	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	416248924	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp127	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	416248924	</componentID>
									<type>	int	</type>
									<value>	4	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp127&nbsp;=&nbsp;32'sh00000004&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeC_i_22&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>@JRThrashUnroll(loopVariableName&nbsp;=&nbsp;&quot;i&quot;,&nbsp;unrollNum&nbsp;=&nbsp;4,&nbsp;unrollType&nbsp;=&nbsp;JRThrashUnroll.modifyLoopVar)<br>private&nbsp;void&nbsp;typeC(int[]&nbsp;a,&nbsp;int[]&nbsp;b,&nbsp;int[]&nbsp;result)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;i;<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(i&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;64;&nbsp;++i)&nbsp;result[i]&nbsp;=&nbsp;a[i]&nbsp;*&nbsp;b[i];<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	typeD	</methodName>
	<totalPhaseNum>10	</totalPhaseNum>
	<totalStageNum>5	</totalStageNum>
	<totalStepNum>15	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!---->	</exprInStage>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1541427389	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeD_i_26	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1674893162	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	26	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	713728858	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	713728858	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;64<br>-->	</exprInStage>
				<Binary>
					<nodeID>	1944747911	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp128	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1944747911	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	677032837	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeD_i_26	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1674893162	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	26	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	1522529653	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp129	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1522529653	</componentID>
							<type>	int	</type>
							<value>	64	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp129&nbsp;=&nbsp;32'sh00000040&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	6	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--++i<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1888223966	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeD_i_26	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	1674893162	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	26	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	2014344843	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp130	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	2014344843	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	14081346	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeD_i_26	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1674893162	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	26	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	441981052	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp131	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	441981052	</componentID>
									<type>	int	</type>
									<value>	4	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp131&nbsp;=&nbsp;32'sh00000004&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	11	</stepNum>
				<minCriticalPath>	11	</minCriticalPath>
				<exprInStage>	<!--result[i]&nbsp;=&nbsp;a[i]&nbsp;*&nbsp;b[i]<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	229605991	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp132	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	2107260725	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	25	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_result_25_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_result_25_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_result_25_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeD_result_25_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	430698751	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeD_i_26	</destSignalName>
							<priority>	4	</priority>
							<minPathToEnd>	4	</minPathToEnd>
							<fastestStepForAlap>	7	</fastestStepForAlap>
							<componentID>	1674893162	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	26	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1275605961	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp133	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	391606057	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1734017667	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp134	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	134355832	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	23	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_a_23_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_a_23_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_a_23_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeD_a_23_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1113155427	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeD_i_26	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1674893162	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	26	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	2073212572	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp135	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1561525029	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	24	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_b_24_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_b_24_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_b_24_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeD_b_24_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	153512416	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeD_i_26	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	1674893162	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	26	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	955315665	</nodeID>
					<startStep>	8	</startStep>
					<endStep>	8	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp136	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	2107260725	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	25	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_result_25_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_result_25_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_result_25_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeD_result_25_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1402636683	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp137	</destSignalName>
							<priority>	3	</priority>
							<minPathToEnd>	3	</minPathToEnd>
							<fastestStepForAlap>	8	</fastestStepForAlap>
							<componentID>	1402636683	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1186738062	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeD_i_26	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1674893162	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	26	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1825978345	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	3	</priority>
									<minPathToEnd>	3	</minPathToEnd>
									<fastestStepForAlap>	8	</fastestStepForAlap>
									<componentID>	1825978345	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1676728785	</nodeID>
							<startStep>	3	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp133	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	391606057	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1500273561	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp134	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	134355832	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	23	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_a_23_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_a_23_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_a_23_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeD_a_23_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	1492240300	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp137	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	1492240300	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1768692434	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_typeD_i_26	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1674893162	</componentID>
													<variableName>	i	</variableName>
													<type>	int	</type>
													<variableID>	26	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	945096464	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	945096464	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1447217236	</nodeID>
									<startStep>	1	</startStep>
									<endStep>	3	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp135	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1561525029	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	24	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_b_24_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_b_24_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_b_24_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeD_b_24_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	980299530	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp137	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	980299530	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	399660926	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_typeD_i_26	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1674893162	</componentID>
													<variableName>	i	</variableName>
													<type>	int	</type>
													<variableID>	26	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1919819113	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_intOne	</destSignalName>
													<priority>	10	</priority>
													<minPathToEnd>	10	</minPathToEnd>
													<fastestStepForAlap>	1	</fastestStepForAlap>
													<componentID>	1919819113	</componentID>
													<type>	int	</type>
													<value>	1	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	458036016	</nodeID>
					<startStep>	9	</startStep>
					<endStep>	9	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp143	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	2107260725	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	25	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_result_25_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_result_25_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_result_25_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeD_result_25_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1629930064	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp144	</destSignalName>
							<priority>	2	</priority>
							<minPathToEnd>	2	</minPathToEnd>
							<fastestStepForAlap>	9	</fastestStepForAlap>
							<componentID>	1629930064	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	933184516	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeD_i_26	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	1674893162	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	26	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	959086371	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp145	</destSignalName>
									<priority>	2	</priority>
									<minPathToEnd>	2	</minPathToEnd>
									<fastestStepForAlap>	9	</fastestStepForAlap>
									<componentID>	959086371	</componentID>
									<type>	int	</type>
									<value>	2	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp145&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	352383015	</nodeID>
							<startStep>	4	</startStep>
							<endStep>	9	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp133	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	391606057	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1888918326	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp134	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	134355832	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	23	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_a_23_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_a_23_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_a_23_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeD_a_23_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	799551481	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp144	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	799551481	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1256561888	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_typeD_i_26	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1674893162	</componentID>
													<variableName>	i	</variableName>
													<type>	int	</type>
													<variableID>	26	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	681467018	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp145	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	681467018	</componentID>
													<type>	int	</type>
													<value>	2	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp145&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	885882075	</nodeID>
									<startStep>	2	</startStep>
									<endStep>	4	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp135	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1561525029	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	24	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_b_24_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_b_24_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_b_24_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeD_b_24_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	515909874	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp144	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	515909874	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	1505769379	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_typeD_i_26	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1674893162	</componentID>
													<variableName>	i	</variableName>
													<type>	int	</type>
													<variableID>	26	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1518656605	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp145	</destSignalName>
													<priority>	9	</priority>
													<minPathToEnd>	9	</minPathToEnd>
													<fastestStepForAlap>	2	</fastestStepForAlap>
													<componentID>	1518656605	</componentID>
													<type>	int	</type>
													<value>	2	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp145&nbsp;=&nbsp;32'sh00000002&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<ArrayAccess>
					<nodeID>	1218415640	</nodeID>
					<startStep>	10	</startStep>
					<endStep>	10	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp153	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	2107260725	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	25	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_result_25_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_result_25_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_result_25_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeD_result_25_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<Binary>
							<nodeID>	1655087335	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp154	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1655087335	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	697159754	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeD_i_26	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	1674893162	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	26	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	493207446	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp155	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	493207446	</componentID>
									<type>	int	</type>
									<value>	3	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp155&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	50667502	</nodeID>
							<startStep>	5	</startStep>
							<endStep>	10	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp133	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	391606057	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1165181902	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp134	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	134355832	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	23	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_a_23_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_a_23_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_a_23_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeD_a_23_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	308849921	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp154	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	308849921	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	372647448	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_typeD_i_26	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1674893162	</componentID>
													<variableName>	i	</variableName>
													<type>	int	</type>
													<variableID>	26	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	1023343884	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp155	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1023343884	</componentID>
													<type>	int	</type>
													<value>	3	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp155&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	144129565	</nodeID>
									<startStep>	3	</startStep>
									<endStep>	5	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp135	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1561525029	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	24	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_b_24_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_b_24_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeD_b_24_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeD_b_24_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<Binary>
											<nodeID>	24045139	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp154	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	24045139	</componentID>
											<op>	+	</op>
											<ipcore>	notUsed	</ipcore>
											<leftNode>
												<VariableAccess>
													<nodeID>	399725537	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	r_typeD_i_26	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	1674893162	</componentID>
													<variableName>	i	</variableName>
													<type>	int	</type>
													<variableID>	26	</variableID>
													<isRead>	true	</isRead>
													<dependence>		</dependence>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeD_i_26&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</VariableAccess>
											</leftNode>

											<rightNode>
												<Literal>
													<nodeID>	858252543	</nodeID>
													<startStep>	0	</startStep>
													<endStep>	0	</endStep>
													<destType>	int	</destType>
													<destTypeIsReg>	false	</destTypeIsReg>
													<destSignalName>	w_sys_tmp155	</destSignalName>
													<priority>	8	</priority>
													<minPathToEnd>	8	</minPathToEnd>
													<fastestStepForAlap>	3	</fastestStepForAlap>
													<componentID>	858252543	</componentID>
													<type>	int	</type>
													<value>	3	</value>
													<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp155&nbsp;=&nbsp;32'sh00000003&nbsp;&nbsp;&nbsp;&nbsp;--></component>
												</Literal>
											</rightNode>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</Binary>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>@JRThrashUnroll(loopVariableName&nbsp;=&nbsp;&quot;i&quot;,&nbsp;unrollNum&nbsp;=&nbsp;4,&nbsp;unrollType&nbsp;=&nbsp;JRThrashUnroll.modifyLoopVar_IndependentIterator)<br>private&nbsp;void&nbsp;typeD(int[]&nbsp;a,&nbsp;int[]&nbsp;b,&nbsp;int[]&nbsp;result)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;i;<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(i&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;64;&nbsp;++i)&nbsp;result[i]&nbsp;=&nbsp;a[i]&nbsp;*&nbsp;b[i];<br>}--></exprInMethod>
</METHOD>

<METHOD>
	<methodName>	typeE	</methodName>
	<totalPhaseNum>10	</totalPhaseNum>
	<totalStageNum>5	</totalStageNum>
	<totalStepNum>32	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!---->	</exprInStage>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	2833302	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeE_i_30	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	374666480	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	30	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	597476356	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	597476356	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	5	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;64<br>-->	</exprInStage>
				<Binary>
					<nodeID>	151581920	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp163	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	151581920	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	721724098	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeE_i_30	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	374666480	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	30	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	1029276830	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp164	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1029276830	</componentID>
							<type>	int	</type>
							<value>	64	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp164&nbsp;=&nbsp;32'sh00000040&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	29	</stepNum>
				<minCriticalPath>	11	</minCriticalPath>
				<exprInStage>	<!--result[i]&nbsp;=&nbsp;a[i]&nbsp;*&nbsp;b[i]<br>++i<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	1074905225	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp166	</destSignalName>
					<priority>	4	</priority>
					<minPathToEnd>	4	</minPathToEnd>
					<fastestStepForAlap>	7	</fastestStepForAlap>
					<componentID>	1299678011	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	29	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_result_29_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_result_29_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_result_29_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeE_result_29_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1632157240	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeE_i_30	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	374666480	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	30	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	780138526	</nodeID>
							<startStep>	2	</startStep>
							<endStep>	7	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp167	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	391606057	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1858109549	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp168	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	539995369	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	27	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_a_27_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_a_27_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_a_27_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeE_a_27_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	436274561	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeE_i_30	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	374666480	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	30	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	957375869	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	2	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp169	</destSignalName>
									<priority>	11	</priority>
									<minPathToEnd>	11	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	1668746959	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	28	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_b_28_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_b_28_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_b_28_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeE_b_28_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	493710093	</nodeID>
											<startStep>	0	</startStep>
											<endStep>	0	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	r_typeE_i_30	</destSignalName>
											<priority>	11	</priority>
											<minPathToEnd>	11	</minPathToEnd>
											<fastestStepForAlap>	0	</fastestStepForAlap>
											<componentID>	374666480	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	30	</variableID>
											<isRead>	true	</isRead>
											<dependence>		</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	2056204690	</nodeID>
					<startStep>	7	</startStep>
					<endStep>	7	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeE_i_30	</destSignalName>
					<priority>	10	</priority>
					<minPathToEnd>	10	</minPathToEnd>
					<fastestStepForAlap>	1	</fastestStepForAlap>
					<componentID>	374666480	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	30	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1632157240,436274561,493710093	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1325377306	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp170	</destSignalName>
							<priority>	10	</priority>
							<minPathToEnd>	10	</minPathToEnd>
							<fastestStepForAlap>	1	</fastestStepForAlap>
							<componentID>	1325377306	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1915995258	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeE_i_30	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	374666480	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	30	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	615014441	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	615014441	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	708916876	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp171	</destSignalName>
					<priority>	3	</priority>
					<minPathToEnd>	3	</minPathToEnd>
					<fastestStepForAlap>	8	</fastestStepForAlap>
					<componentID>	1299678011	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	29	</variableID>
					<dependence>	1074905225	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_result_29_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_result_29_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_result_29_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeE_result_29_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	526661376	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeE_i_30	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	374666480	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	30	</variableID>
							<isRead>	true	</isRead>
							<dependence>	2056204690	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	1817637145	</nodeID>
							<startStep>	9	</startStep>
							<endStep>	14	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp167	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	391606057	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1072617440	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp168	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	539995369	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	27	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_a_27_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_a_27_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_a_27_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeE_a_27_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1503581162	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp174	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	374666480	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	30	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2056204690	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	1248515485	</nodeID>
									<startStep>	7	</startStep>
									<endStep>	9	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp169	</destSignalName>
									<priority>	10	</priority>
									<minPathToEnd>	10	</minPathToEnd>
									<fastestStepForAlap>	1	</fastestStepForAlap>
									<componentID>	1668746959	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	28	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_b_28_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_b_28_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_b_28_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeE_b_28_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	737041558	</nodeID>
											<startStep>	7	</startStep>
											<endStep>	7	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp174	</destSignalName>
											<priority>	10	</priority>
											<minPathToEnd>	10	</minPathToEnd>
											<fastestStepForAlap>	1	</fastestStepForAlap>
											<componentID>	374666480	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	30	</variableID>
											<isRead>	true	</isRead>
											<dependence>	2056204690	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	771789410	</nodeID>
					<startStep>	14	</startStep>
					<endStep>	14	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeE_i_30	</destSignalName>
					<priority>	9	</priority>
					<minPathToEnd>	9	</minPathToEnd>
					<fastestStepForAlap>	2	</fastestStepForAlap>
					<componentID>	374666480	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	30	</variableID>
					<isRead>	false	</isRead>
					<dependence>	526661376,1503581162,737041558	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	663385990	</nodeID>
							<startStep>	8	</startStep>
							<endStep>	8	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp170	</destSignalName>
							<priority>	9	</priority>
							<minPathToEnd>	9	</minPathToEnd>
							<fastestStepForAlap>	2	</fastestStepForAlap>
							<componentID>	663385990	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1940722353	</nodeID>
									<startStep>	8	</startStep>
									<endStep>	8	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeE_i_30	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	374666480	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	30	</variableID>
									<isRead>	true	</isRead>
									<dependence>	2056204690	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1738956235	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1738956235	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1532489622	</nodeID>
					<startStep>	21	</startStep>
					<endStep>	21	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp178	</destSignalName>
					<priority>	2	</priority>
					<minPathToEnd>	2	</minPathToEnd>
					<fastestStepForAlap>	9	</fastestStepForAlap>
					<componentID>	1299678011	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	29	</variableID>
					<dependence>	708916876	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_result_29_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_result_29_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_result_29_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeE_result_29_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1781698483	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeE_i_30	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	374666480	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	30	</variableID>
							<isRead>	true	</isRead>
							<dependence>	771789410	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	494430013	</nodeID>
							<startStep>	16	</startStep>
							<endStep>	21	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp167	</destSignalName>
							<priority>	7	</priority>
							<minPathToEnd>	7	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	391606057	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1270998248	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	16	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp168	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	539995369	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	27	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_a_27_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_a_27_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_a_27_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeE_a_27_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	647717427	</nodeID>
											<startStep>	14	</startStep>
											<endStep>	14	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp174	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	374666480	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	30	</variableID>
											<isRead>	true	</isRead>
											<dependence>	771789410	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	592188946	</nodeID>
									<startStep>	14	</startStep>
									<endStep>	16	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp169	</destSignalName>
									<priority>	9	</priority>
									<minPathToEnd>	9	</minPathToEnd>
									<fastestStepForAlap>	2	</fastestStepForAlap>
									<componentID>	1668746959	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	28	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_b_28_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_b_28_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_b_28_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeE_b_28_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1480395224	</nodeID>
											<startStep>	14	</startStep>
											<endStep>	14	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp174	</destSignalName>
											<priority>	9	</priority>
											<minPathToEnd>	9	</minPathToEnd>
											<fastestStepForAlap>	2	</fastestStepForAlap>
											<componentID>	374666480	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	30	</variableID>
											<isRead>	true	</isRead>
											<dependence>	771789410	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	256995626	</nodeID>
					<startStep>	21	</startStep>
					<endStep>	21	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeE_i_30	</destSignalName>
					<priority>	8	</priority>
					<minPathToEnd>	8	</minPathToEnd>
					<fastestStepForAlap>	3	</fastestStepForAlap>
					<componentID>	374666480	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	30	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1781698483,647717427,1480395224	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	735872065	</nodeID>
							<startStep>	15	</startStep>
							<endStep>	15	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp170	</destSignalName>
							<priority>	8	</priority>
							<minPathToEnd>	8	</minPathToEnd>
							<fastestStepForAlap>	3	</fastestStepForAlap>
							<componentID>	735872065	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	443473382	</nodeID>
									<startStep>	15	</startStep>
									<endStep>	15	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeE_i_30	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	374666480	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	30	</variableID>
									<isRead>	true	</isRead>
									<dependence>	771789410	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	1688876184	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1688876184	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
				<ArrayAccess>
					<nodeID>	1650662089	</nodeID>
					<startStep>	28	</startStep>
					<endStep>	28	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp185	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	1299678011	</componentID>
					<variableName>	result	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	29	</variableID>
					<dependence>	1532489622	</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_result_29_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_result_29_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_result_29_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeE_result_29_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1483977877	</nodeID>
							<startStep>	22	</startStep>
							<endStep>	22	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_typeE_i_30	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	374666480	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	30	</variableID>
							<isRead>	true	</isRead>
							<dependence>	256995626	</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<Binary>
							<nodeID>	341102481	</nodeID>
							<startStep>	23	</startStep>
							<endStep>	28	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp167	</destSignalName>
							<priority>	6	</priority>
							<minPathToEnd>	6	</minPathToEnd>
							<fastestStepForAlap>	5	</fastestStepForAlap>
							<componentID>	391606057	</componentID>
							<op>	*	</op>
							<ipcore>	Multint_inst_0	</ipcore>
							<leftNode>
								<ArrayAccess>
									<nodeID>	1275544324	</nodeID>
									<startStep>	21	</startStep>
									<endStep>	23	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp168	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	539995369	</componentID>
									<variableName>	a	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	27	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_a_27_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_a_27_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_a_27_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeE_a_27_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1891689114	</nodeID>
											<startStep>	21	</startStep>
											<endStep>	21	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp174	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	374666480	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	30	</variableID>
											<isRead>	true	</isRead>
											<dependence>	256995626	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</leftNode>

							<rightNode>
								<ArrayAccess>
									<nodeID>	123545163	</nodeID>
									<startStep>	21	</startStep>
									<endStep>	23	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_tmp169	</destSignalName>
									<priority>	8	</priority>
									<minPathToEnd>	8	</minPathToEnd>
									<fastestStepForAlap>	3	</fastestStepForAlap>
									<componentID>	1668746959	</componentID>
									<variableName>	b	</variableName>
									<isRead>	true	</isRead>
									<type>	int	</type>
									<variableID>	28	</variableID>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_b_28_addr&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_b_28_r_w&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;&nbsp;:&nbsp;r_typeE_b_28_datain&nbsp;&nbsp;&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_typeE_b_28_dataout&nbsp;&nbsp;&nbsp;&nbsp;--></component>
									<offset>
										<VariableAccess>
											<nodeID>	1954351539	</nodeID>
											<startStep>	21	</startStep>
											<endStep>	21	</endStep>
											<destType>	int	</destType>
											<destTypeIsReg>	false	</destTypeIsReg>
											<destSignalName>	w_sys_tmp174	</destSignalName>
											<priority>	8	</priority>
											<minPathToEnd>	8	</minPathToEnd>
											<fastestStepForAlap>	3	</fastestStepForAlap>
											<componentID>	374666480	</componentID>
											<variableName>	i	</variableName>
											<type>	int	</type>
											<variableID>	30	</variableID>
											<isRead>	true	</isRead>
											<dependence>	256995626	</dependence>
											<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
										</VariableAccess>
									</offset>
								</ArrayAccess>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IPcore&nbsp;:&nbsp;Multint_inst_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
				</ArrayAccess>
				<VariableAccess>
					<nodeID>	1023935108	</nodeID>
					<startStep>	28	</startStep>
					<endStep>	28	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_typeE_i_30	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	10	</fastestStepForAlap>
					<componentID>	374666480	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	30	</variableID>
					<isRead>	false	</isRead>
					<dependence>	1483977877,1891689114,1954351539	</dependence>
					<assignNode>
						<Binary>
							<nodeID>	1490896745	</nodeID>
							<startStep>	22	</startStep>
							<endStep>	22	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp170	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	10	</fastestStepForAlap>
							<componentID>	1490896745	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	662400019	</nodeID>
									<startStep>	22	</startStep>
									<endStep>	22	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_typeE_i_30	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	374666480	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	30	</variableID>
									<isRead>	true	</isRead>
									<dependence>	256995626	</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	401893285	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	10	</fastestStepForAlap>
									<componentID>	401893285	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_typeE_i_30&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>@JRThrashUnroll(loopVariableName&nbsp;=&nbsp;&quot;i&quot;,&nbsp;unrollNum&nbsp;=&nbsp;4,&nbsp;unrollType&nbsp;=&nbsp;JRThrashUnroll.simple)<br>private&nbsp;void&nbsp;typeE(int[]&nbsp;a,&nbsp;int[]&nbsp;b,&nbsp;int[]&nbsp;result)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;i;<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(i&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;64;&nbsp;++i)&nbsp;result[i]&nbsp;=&nbsp;a[i]&nbsp;*&nbsp;b[i];<br>}--></exprInMethod>
</METHOD>

	</CLASS>
