module gatelogic(a,b,s,z);

output z;
input a,b,s;
wire n1,n2,n3;

not (n1,s);
and (n2,a,s), (n3,b,n1);
or (z,n2,n3);

endmodule
