Classic Timing Analyzer report for traffic_one
Wed May 09 16:32:44 2018
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                ;
+------------------------------+-------+---------------+----------------------------------+-------------------------------+-----------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                          ; To                    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------------------------+-----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.804 ns                         ; echo                          ; trigger:U2|count[3]   ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 11.481 ns                        ; prototype:U3|current_state.s3 ; rob_b[2]              ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 3.143 ns                         ; rst                           ; prototype:U3|count[1] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 221.78 MHz ( period = 4.509 ns ) ; trigger:U2|count[12]          ; trigger:U2|count[3]   ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                               ;                       ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------------------------+-----------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                    ; To                      ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[0]     ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[5]     ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[4]     ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[6]     ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[7]     ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[12]    ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[13]    ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[9]     ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[10]    ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[11]    ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[8]     ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[2]     ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[1]     ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; trigger:U2|count[12]    ; trigger:U2|count[3]     ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[0]     ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[5]     ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[4]     ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[6]     ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[7]     ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[12]    ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[13]    ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[9]     ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[10]    ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[11]    ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[8]     ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[2]     ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[1]     ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; trigger:U2|count[13]    ; trigger:U2|count[3]     ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 237.36 MHz ( period = 4.213 ns )                    ; clock_hz:U1|counter[0]  ; clock_hz:U1|counter[24] ; clk        ; clk      ; None                        ; None                      ; 3.988 ns                ;
; N/A                                     ; 244.56 MHz ( period = 4.089 ns )                    ; clock_hz:U1|counter[6]  ; clock_hz:U1|counter[24] ; clk        ; clk      ; None                        ; None                      ; 3.875 ns                ;
; N/A                                     ; 250.94 MHz ( period = 3.985 ns )                    ; clock_hz:U1|counter[0]  ; clock_hz:U1|counter[31] ; clk        ; clk      ; None                        ; None                      ; 3.762 ns                ;
; N/A                                     ; 252.65 MHz ( period = 3.958 ns )                    ; clock_hz:U1|counter[1]  ; clock_hz:U1|counter[24] ; clk        ; clk      ; None                        ; None                      ; 3.735 ns                ;
; N/A                                     ; 255.49 MHz ( period = 3.914 ns )                    ; clock_hz:U1|counter[0]  ; clock_hz:U1|counter[30] ; clk        ; clk      ; None                        ; None                      ; 3.691 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[0]     ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[5]     ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[4]     ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[6]     ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[7]     ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[12]    ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[13]    ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[9]     ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[10]    ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[11]    ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[8]     ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[2]     ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[1]     ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.67 MHz ( period = 3.896 ns )                    ; trigger:U2|count[5]     ; trigger:U2|count[3]     ; clk        ; clk      ; None                        ; None                      ; 3.682 ns                ;
; N/A                                     ; 256.87 MHz ( period = 3.893 ns )                    ; clock_hz:U1|counter[2]  ; clock_hz:U1|counter[24] ; clk        ; clk      ; None                        ; None                      ; 3.670 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[0]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[5]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[4]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[6]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[7]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[12]    ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[13]    ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[9]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[10]    ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[11]    ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[8]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[2]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[1]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.60 MHz ( period = 3.867 ns )                    ; trigger:U2|echoCurrent  ; trigger:U2|count[3]     ; clk        ; clk      ; None                        ; None                      ; 3.652 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[0]     ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[5]     ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[4]     ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[6]     ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[7]     ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[12]    ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[13]    ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[9]     ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[10]    ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[11]    ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[8]     ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[2]     ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[1]     ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; trigger:U2|count[4]     ; trigger:U2|count[3]     ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; clock_hz:U1|counter[6]  ; clock_hz:U1|counter[31] ; clk        ; clk      ; None                        ; None                      ; 3.649 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; clock_hz:U1|counter[3]  ; clock_hz:U1|counter[24] ; clk        ; clk      ; None                        ; None                      ; 3.631 ns                ;
; N/A                                     ; 259.67 MHz ( period = 3.851 ns )                    ; clock_hz:U1|counter[1]  ; clock_hz:U1|counter[22] ; clk        ; clk      ; None                        ; None                      ; 3.631 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; clock_hz:U1|counter[1]  ; clock_hz:U1|counter[19] ; clk        ; clk      ; None                        ; None                      ; 3.630 ns                ;
; N/A                                     ; 259.81 MHz ( period = 3.849 ns )                    ; clock_hz:U1|counter[1]  ; clock_hz:U1|counter[20] ; clk        ; clk      ; None                        ; None                      ; 3.629 ns                ;
; N/A                                     ; 259.81 MHz ( period = 3.849 ns )                    ; clock_hz:U1|counter[1]  ; clock_hz:U1|counter[21] ; clk        ; clk      ; None                        ; None                      ; 3.629 ns                ;
; N/A                                     ; 260.01 MHz ( period = 3.846 ns )                    ; clock_hz:U1|counter[0]  ; clock_hz:U1|counter[19] ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 260.21 MHz ( period = 3.843 ns )                    ; clock_hz:U1|counter[0]  ; clock_hz:U1|counter[29] ; clk        ; clk      ; None                        ; None                      ; 3.620 ns                ;
; N/A                                     ; 261.10 MHz ( period = 3.830 ns )                    ; clock_hz:U1|counter[0]  ; clock_hz:U1|counter[22] ; clk        ; clk      ; None                        ; None                      ; 3.608 ns                ;
; N/A                                     ; 263.85 MHz ( period = 3.790 ns )                    ; clock_hz:U1|counter[6]  ; clock_hz:U1|counter[30] ; clk        ; clk      ; None                        ; None                      ; 3.578 ns                ;
; N/A                                     ; 265.11 MHz ( period = 3.772 ns )                    ; clock_hz:U1|counter[0]  ; clock_hz:U1|counter[28] ; clk        ; clk      ; None                        ; None                      ; 3.549 ns                ;
; N/A                                     ; 265.46 MHz ( period = 3.767 ns )                    ; clock_hz:U1|counter[0]  ; clock_hz:U1|counter[21] ; clk        ; clk      ; None                        ; None                      ; 3.545 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[0]     ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[5]     ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[4]     ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[6]     ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[7]     ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[12]    ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[13]    ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[9]     ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[10]    ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[11]    ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[8]     ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[2]     ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[1]     ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; trigger:U2|echoPrev     ; trigger:U2|count[3]     ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 266.60 MHz ( period = 3.751 ns )                    ; clock_hz:U1|counter[4]  ; clock_hz:U1|counter[24] ; clk        ; clk      ; None                        ; None                      ; 3.528 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[0]     ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[5]     ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[4]     ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[6]     ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[7]     ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[12]    ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[13]    ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[9]     ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[10]    ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[11]    ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[8]     ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[2]     ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[1]     ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; trigger:U2|count[6]     ; trigger:U2|count[3]     ; clk        ; clk      ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 268.10 MHz ( period = 3.730 ns )                    ; clock_hz:U1|counter[1]  ; clock_hz:U1|counter[31] ; clk        ; clk      ; None                        ; None                      ; 3.509 ns                ;
; N/A                                     ; 268.10 MHz ( period = 3.730 ns )                    ; clock_hz:U1|counter[2]  ; clock_hz:U1|counter[22] ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.17 MHz ( period = 3.729 ns )                    ; clock_hz:U1|counter[2]  ; clock_hz:U1|counter[19] ; clk        ; clk      ; None                        ; None                      ; 3.509 ns                ;
; N/A                                     ; 268.24 MHz ( period = 3.728 ns )                    ; clock_hz:U1|counter[2]  ; clock_hz:U1|counter[20] ; clk        ; clk      ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.24 MHz ( period = 3.728 ns )                    ; clock_hz:U1|counter[2]  ; clock_hz:U1|counter[21] ; clk        ; clk      ; None                        ; None                      ; 3.508 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[0]     ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[5]     ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[4]     ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[6]     ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[7]     ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[12]    ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[13]    ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[9]     ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[10]    ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[11]    ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[8]     ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[2]     ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[1]     ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.53 MHz ( period = 3.724 ns )                    ; trigger:U2|count[3]     ; trigger:U2|count[3]     ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A                                     ; 268.67 MHz ( period = 3.722 ns )                    ; clock_hz:U1|counter[6]  ; clock_hz:U1|counter[19] ; clk        ; clk      ; None                        ; None                      ; 3.511 ns                ;
; N/A                                     ; 268.89 MHz ( period = 3.719 ns )                    ; clock_hz:U1|counter[6]  ; clock_hz:U1|counter[29] ; clk        ; clk      ; None                        ; None                      ; 3.507 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[0]     ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[5]     ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[4]     ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[6]     ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[7]     ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[12]    ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[13]    ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[9]     ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[10]    ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[11]    ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[8]     ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[2]     ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[1]     ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; trigger:U2|count[1]     ; trigger:U2|count[3]     ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 269.32 MHz ( period = 3.713 ns )                    ; clock_hz:U1|counter[1]  ; clock_hz:U1|counter[14] ; clk        ; clk      ; None                        ; None                      ; 3.493 ns                ;
; N/A                                     ; 269.32 MHz ( period = 3.713 ns )                    ; clock_hz:U1|counter[1]  ; clock_hz:U1|counter[18] ; clk        ; clk      ; None                        ; None                      ; 3.493 ns                ;
; N/A                                     ; 269.40 MHz ( period = 3.712 ns )                    ; clock_hz:U1|counter[5]  ; clock_hz:U1|counter[24] ; clk        ; clk      ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 269.83 MHz ( period = 3.706 ns )                    ; clock_hz:U1|counter[6]  ; clock_hz:U1|counter[22] ; clk        ; clk      ; None                        ; None                      ; 3.495 ns                ;
; N/A                                     ; 270.20 MHz ( period = 3.701 ns )                    ; clock_hz:U1|counter[0]  ; clock_hz:U1|counter[27] ; clk        ; clk      ; None                        ; None                      ; 3.478 ns                ;
; N/A                                     ; 270.71 MHz ( period = 3.694 ns )                    ; clock_hz:U1|counter[0]  ; clock_hz:U1|counter[20] ; clk        ; clk      ; None                        ; None                      ; 3.472 ns                ;
; N/A                                     ; 271.15 MHz ( period = 3.688 ns )                    ; clock_hz:U1|counter[10] ; clock_hz:U1|counter[22] ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.22 MHz ( period = 3.687 ns )                    ; clock_hz:U1|counter[10] ; clock_hz:U1|counter[19] ; clk        ; clk      ; None                        ; None                      ; 3.467 ns                ;
; N/A                                     ; 271.30 MHz ( period = 3.686 ns )                    ; clock_hz:U1|counter[10] ; clock_hz:U1|counter[20] ; clk        ; clk      ; None                        ; None                      ; 3.466 ns                ;
; N/A                                     ; 271.30 MHz ( period = 3.686 ns )                    ; clock_hz:U1|counter[10] ; clock_hz:U1|counter[21] ; clk        ; clk      ; None                        ; None                      ; 3.466 ns                ;
; N/A                                     ; 271.44 MHz ( period = 3.684 ns )                    ; clock_hz:U1|counter[0]  ; clock_hz:U1|counter[18] ; clk        ; clk      ; None                        ; None                      ; 3.462 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[0]     ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[5]     ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[4]     ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[6]     ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[7]     ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[12]    ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[13]    ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[9]     ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[10]    ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[11]    ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[8]     ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[2]     ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[1]     ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; trigger:U2|count[9]     ; trigger:U2|count[3]     ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 272.85 MHz ( period = 3.665 ns )                    ; clock_hz:U1|counter[2]  ; clock_hz:U1|counter[31] ; clk        ; clk      ; None                        ; None                      ; 3.444 ns                ;
; N/A                                     ; 273.30 MHz ( period = 3.659 ns )                    ; clock_hz:U1|counter[1]  ; clock_hz:U1|counter[30] ; clk        ; clk      ; None                        ; None                      ; 3.438 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[0]     ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[5]     ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[4]     ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[6]     ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[7]     ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[12]    ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[13]    ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[9]     ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[10]    ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[11]    ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[8]     ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[2]     ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[1]     ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; trigger:U2|count[10]    ; trigger:U2|count[3]     ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; clock_hz:U1|counter[11] ; clock_hz:U1|counter[24] ; clk        ; clk      ; None                        ; None                      ; 3.443 ns                ;
; N/A                                     ; 273.45 MHz ( period = 3.657 ns )                    ; clock_hz:U1|counter[4]  ; clock_hz:U1|counter[22] ; clk        ; clk      ; None                        ; None                      ; 3.437 ns                ;
; N/A                                     ; 273.52 MHz ( period = 3.656 ns )                    ; clock_hz:U1|counter[4]  ; clock_hz:U1|counter[19] ; clk        ; clk      ; None                        ; None                      ; 3.436 ns                ;
; N/A                                     ; 273.60 MHz ( period = 3.655 ns )                    ; clock_hz:U1|counter[4]  ; clock_hz:U1|counter[20] ; clk        ; clk      ; None                        ; None                      ; 3.435 ns                ;
; N/A                                     ; 273.60 MHz ( period = 3.655 ns )                    ; clock_hz:U1|counter[4]  ; clock_hz:U1|counter[21] ; clk        ; clk      ; None                        ; None                      ; 3.435 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; clock_hz:U1|counter[6]  ; clock_hz:U1|counter[28] ; clk        ; clk      ; None                        ; None                      ; 3.436 ns                ;
; N/A                                     ; 274.50 MHz ( period = 3.643 ns )                    ; clock_hz:U1|counter[6]  ; clock_hz:U1|counter[21] ; clk        ; clk      ; None                        ; None                      ; 3.432 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                         ;                         ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------+
; tsu                                                                                 ;
+-------+--------------+------------+------+-------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To                            ; To Clock ;
+-------+--------------+------------+------+-------------------------------+----------+
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[0]           ; clk      ;
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[5]           ; clk      ;
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[4]           ; clk      ;
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[6]           ; clk      ;
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[7]           ; clk      ;
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[12]          ; clk      ;
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[13]          ; clk      ;
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[9]           ; clk      ;
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[10]          ; clk      ;
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[11]          ; clk      ;
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[8]           ; clk      ;
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[2]           ; clk      ;
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[1]           ; clk      ;
; N/A   ; None         ; 5.804 ns   ; echo ; trigger:U2|count[3]           ; clk      ;
; N/A   ; None         ; 5.572 ns   ; echo ; trigger:U2|sendTrig           ; clk      ;
; N/A   ; None         ; 3.914 ns   ; echo ; trigger:U2|echoCurrent        ; clk      ;
; N/A   ; None         ; 1.482 ns   ; echo ; prototype:U3|count[0]         ; clk      ;
; N/A   ; None         ; 1.482 ns   ; echo ; prototype:U3|count[4]         ; clk      ;
; N/A   ; None         ; 1.482 ns   ; echo ; prototype:U3|count[3]         ; clk      ;
; N/A   ; None         ; 1.482 ns   ; echo ; prototype:U3|count[2]         ; clk      ;
; N/A   ; None         ; 1.482 ns   ; echo ; prototype:U3|count[1]         ; clk      ;
; N/A   ; None         ; 0.838 ns   ; echo ; prototype:U3|current_state.s3 ; clk      ;
; N/A   ; None         ; 0.809 ns   ; echo ; prototype:U3|current_state.s0 ; clk      ;
; N/A   ; None         ; 0.807 ns   ; echo ; prototype:U3|current_state.s4 ; clk      ;
; N/A   ; None         ; 0.806 ns   ; echo ; prototype:U3|current_state.s1 ; clk      ;
; N/A   ; None         ; 0.804 ns   ; echo ; prototype:U3|current_state.s2 ; clk      ;
; N/A   ; None         ; -2.913 ns  ; rst  ; prototype:U3|count[0]         ; clk      ;
; N/A   ; None         ; -2.913 ns  ; rst  ; prototype:U3|count[4]         ; clk      ;
; N/A   ; None         ; -2.913 ns  ; rst  ; prototype:U3|count[3]         ; clk      ;
; N/A   ; None         ; -2.913 ns  ; rst  ; prototype:U3|count[2]         ; clk      ;
; N/A   ; None         ; -2.913 ns  ; rst  ; prototype:U3|count[1]         ; clk      ;
+-------+--------------+------------+------+-------------------------------+----------+


+-------------------------------------------------------------------------------------------+
; tco                                                                                       ;
+-------+--------------+------------+-------------------------------+----------+------------+
; Slack ; Required tco ; Actual tco ; From                          ; To       ; From Clock ;
+-------+--------------+------------+-------------------------------+----------+------------+
; N/A   ; None         ; 11.481 ns  ; prototype:U3|current_state.s3 ; rob_b[2] ; clk        ;
; N/A   ; None         ; 11.006 ns  ; prototype:U3|current_state.s4 ; rob_b[2] ; clk        ;
; N/A   ; None         ; 10.901 ns  ; prototype:U3|current_state.s0 ; rob_a[2] ; clk        ;
; N/A   ; None         ; 10.784 ns  ; prototype:U3|current_state.s1 ; rob_a[2] ; clk        ;
; N/A   ; None         ; 10.643 ns  ; prototype:U3|current_state.s1 ; rob_a[1] ; clk        ;
; N/A   ; None         ; 10.641 ns  ; prototype:U3|current_state.s4 ; rob_b[1] ; clk        ;
; N/A   ; None         ; 10.633 ns  ; prototype:U3|current_state.s3 ; rob_b[0] ; clk        ;
; N/A   ; None         ; 10.620 ns  ; prototype:U3|current_state.s0 ; rob_a[0] ; clk        ;
; N/A   ; None         ; 7.065 ns   ; trigger:U2|trig               ; trig     ; clk        ;
+-------+--------------+------------+-------------------------------+----------+------------+


+-------------------------------------------------------------------------------------------+
; th                                                                                        ;
+---------------+-------------+-----------+------+-------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To                            ; To Clock ;
+---------------+-------------+-----------+------+-------------------------------+----------+
; N/A           ; None        ; 3.143 ns  ; rst  ; prototype:U3|count[0]         ; clk      ;
; N/A           ; None        ; 3.143 ns  ; rst  ; prototype:U3|count[4]         ; clk      ;
; N/A           ; None        ; 3.143 ns  ; rst  ; prototype:U3|count[3]         ; clk      ;
; N/A           ; None        ; 3.143 ns  ; rst  ; prototype:U3|count[2]         ; clk      ;
; N/A           ; None        ; 3.143 ns  ; rst  ; prototype:U3|count[1]         ; clk      ;
; N/A           ; None        ; -0.574 ns ; echo ; prototype:U3|current_state.s2 ; clk      ;
; N/A           ; None        ; -0.576 ns ; echo ; prototype:U3|current_state.s1 ; clk      ;
; N/A           ; None        ; -0.577 ns ; echo ; prototype:U3|current_state.s4 ; clk      ;
; N/A           ; None        ; -0.579 ns ; echo ; prototype:U3|current_state.s0 ; clk      ;
; N/A           ; None        ; -0.608 ns ; echo ; prototype:U3|current_state.s3 ; clk      ;
; N/A           ; None        ; -1.252 ns ; echo ; prototype:U3|count[0]         ; clk      ;
; N/A           ; None        ; -1.252 ns ; echo ; prototype:U3|count[4]         ; clk      ;
; N/A           ; None        ; -1.252 ns ; echo ; prototype:U3|count[3]         ; clk      ;
; N/A           ; None        ; -1.252 ns ; echo ; prototype:U3|count[2]         ; clk      ;
; N/A           ; None        ; -1.252 ns ; echo ; prototype:U3|count[1]         ; clk      ;
; N/A           ; None        ; -3.684 ns ; echo ; trigger:U2|echoCurrent        ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[0]           ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[5]           ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[4]           ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[6]           ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[7]           ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[12]          ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[13]          ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[9]           ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[10]          ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[11]          ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[8]           ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[2]           ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[1]           ; clk      ;
; N/A           ; None        ; -5.238 ns ; echo ; trigger:U2|count[3]           ; clk      ;
; N/A           ; None        ; -5.342 ns ; echo ; trigger:U2|sendTrig           ; clk      ;
+---------------+-------------+-----------+------+-------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed May 09 16:32:43 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off traffic_one -c traffic_one --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clock_hz:U1|temp" as buffer
Info: Clock "clk" has Internal fmax of 221.78 MHz between source register "trigger:U2|count[12]" and destination register "trigger:U2|count[0]" (period= 4.509 ns)
    Info: + Longest register to register delay is 4.295 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X57_Y35_N27; Fanout = 4; REG Node = 'trigger:U2|count[12]'
        Info: 2: + IC(0.727 ns) + CELL(0.242 ns) = 0.969 ns; Loc. = LCCOMB_X59_Y35_N24; Fanout = 1; COMB Node = 'trigger:U2|Equal0~3'
        Info: 3: + IC(1.107 ns) + CELL(0.420 ns) = 2.496 ns; Loc. = LCCOMB_X59_Y35_N26; Fanout = 3; COMB Node = 'trigger:U2|Equal0~4'
        Info: 4: + IC(0.668 ns) + CELL(0.393 ns) = 3.557 ns; Loc. = LCCOMB_X57_Y35_N30; Fanout = 14; COMB Node = 'trigger:U2|count[6]~35'
        Info: 5: + IC(0.228 ns) + CELL(0.510 ns) = 4.295 ns; Loc. = LCFF_X57_Y35_N3; Fanout = 4; REG Node = 'trigger:U2|count[0]'
        Info: Total cell delay = 1.565 ns ( 36.44 % )
        Info: Total interconnect delay = 2.730 ns ( 63.56 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.688 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 50; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.034 ns) + CELL(0.537 ns) = 2.688 ns; Loc. = LCFF_X57_Y35_N3; Fanout = 4; REG Node = 'trigger:U2|count[0]'
            Info: Total cell delay = 1.536 ns ( 57.14 % )
            Info: Total interconnect delay = 1.152 ns ( 42.86 % )
        Info: - Longest clock path from clock "clk" to source register is 2.688 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 50; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.034 ns) + CELL(0.537 ns) = 2.688 ns; Loc. = LCFF_X57_Y35_N27; Fanout = 4; REG Node = 'trigger:U2|count[12]'
            Info: Total cell delay = 1.536 ns ( 57.14 % )
            Info: Total interconnect delay = 1.152 ns ( 42.86 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "trigger:U2|count[0]" (data pin = "echo", clock pin = "clk") is 5.804 ns
    Info: + Longest pin to register delay is 8.528 ns
        Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_N18; Fanout = 9; PIN Node = 'echo'
        Info: 2: + IC(5.424 ns) + CELL(0.275 ns) = 6.551 ns; Loc. = LCCOMB_X58_Y35_N22; Fanout = 1; COMB Node = 'trigger:U2|count[6]~33'
        Info: 3: + IC(0.445 ns) + CELL(0.393 ns) = 7.389 ns; Loc. = LCCOMB_X57_Y35_N0; Fanout = 2; COMB Node = 'trigger:U2|count[6]~34'
        Info: 4: + IC(0.252 ns) + CELL(0.149 ns) = 7.790 ns; Loc. = LCCOMB_X57_Y35_N30; Fanout = 14; COMB Node = 'trigger:U2|count[6]~35'
        Info: 5: + IC(0.228 ns) + CELL(0.510 ns) = 8.528 ns; Loc. = LCFF_X57_Y35_N3; Fanout = 4; REG Node = 'trigger:U2|count[0]'
        Info: Total cell delay = 2.179 ns ( 25.55 % )
        Info: Total interconnect delay = 6.349 ns ( 74.45 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.688 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 50; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.034 ns) + CELL(0.537 ns) = 2.688 ns; Loc. = LCFF_X57_Y35_N3; Fanout = 4; REG Node = 'trigger:U2|count[0]'
        Info: Total cell delay = 1.536 ns ( 57.14 % )
        Info: Total interconnect delay = 1.152 ns ( 42.86 % )
Info: tco from clock "clk" to destination pin "rob_b[2]" through register "prototype:U3|current_state.s3" is 11.481 ns
    Info: + Longest clock path from clock "clk" to source register is 6.683 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(1.371 ns) + CELL(0.787 ns) = 3.157 ns; Loc. = LCFF_X19_Y11_N29; Fanout = 2; REG Node = 'clock_hz:U1|temp'
        Info: 3: + IC(1.939 ns) + CELL(0.000 ns) = 5.096 ns; Loc. = CLKCTRL_G1; Fanout = 10; COMB Node = 'clock_hz:U1|temp~clkctrl'
        Info: 4: + IC(1.050 ns) + CELL(0.537 ns) = 6.683 ns; Loc. = LCFF_X64_Y2_N9; Fanout = 5; REG Node = 'prototype:U3|current_state.s3'
        Info: Total cell delay = 2.323 ns ( 34.76 % )
        Info: Total interconnect delay = 4.360 ns ( 65.24 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 4.548 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X64_Y2_N9; Fanout = 5; REG Node = 'prototype:U3|current_state.s3'
        Info: 2: + IC(0.525 ns) + CELL(0.420 ns) = 0.945 ns; Loc. = LCCOMB_X63_Y2_N8; Fanout = 1; COMB Node = 'prototype:U3|r2~0'
        Info: 3: + IC(0.815 ns) + CELL(2.788 ns) = 4.548 ns; Loc. = PIN_W19; Fanout = 0; PIN Node = 'rob_b[2]'
        Info: Total cell delay = 3.208 ns ( 70.54 % )
        Info: Total interconnect delay = 1.340 ns ( 29.46 % )
Info: th for register "prototype:U3|count[0]" (data pin = "rst", clock pin = "clk") is 3.143 ns
    Info: + Longest clock path from clock "clk" to destination register is 6.683 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(1.371 ns) + CELL(0.787 ns) = 3.157 ns; Loc. = LCFF_X19_Y11_N29; Fanout = 2; REG Node = 'clock_hz:U1|temp'
        Info: 3: + IC(1.939 ns) + CELL(0.000 ns) = 5.096 ns; Loc. = CLKCTRL_G1; Fanout = 10; COMB Node = 'clock_hz:U1|temp~clkctrl'
        Info: 4: + IC(1.050 ns) + CELL(0.537 ns) = 6.683 ns; Loc. = LCFF_X64_Y2_N17; Fanout = 4; REG Node = 'prototype:U3|count[0]'
        Info: Total cell delay = 2.323 ns ( 34.76 % )
        Info: Total interconnect delay = 4.360 ns ( 65.24 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 3.806 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N25; Fanout = 2; PIN Node = 'rst'
        Info: 2: + IC(1.464 ns) + CELL(0.275 ns) = 2.738 ns; Loc. = LCCOMB_X63_Y2_N12; Fanout = 5; COMB Node = 'prototype:U3|count[4]~11'
        Info: 3: + IC(0.408 ns) + CELL(0.660 ns) = 3.806 ns; Loc. = LCFF_X64_Y2_N17; Fanout = 4; REG Node = 'prototype:U3|count[0]'
        Info: Total cell delay = 1.934 ns ( 50.81 % )
        Info: Total interconnect delay = 1.872 ns ( 49.19 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 229 megabytes
    Info: Processing ended: Wed May 09 16:32:44 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


