INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/HA.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity HA
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/FA.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity FA
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ADD16b.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity ADD16b
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/XOR16b.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity XOR16b
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/SUS16b.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity SUS16b
WARNING: [VRFC 10-280] actual for formal port word2 is neither a static name nor a globally static expression [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:55]
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity ShiftR16b
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity ShiftL16b
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/OR16b.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity OR16b
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/NOT16b.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity NOT16b
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/AND16b.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity AND16b
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/CU.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity CU
ERROR: [VRFC 10-1471] type error near ijeq ; current type std_logic; expected type boolean [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/CU.vhd:116]
ERROR: [VRFC 10-91] condjump is not declared [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/CU.vhd:116]
ERROR: [VRFC 10-91] condjump is not declared [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/CU.vhd:130]
ERROR: [VRFC 10-2123] 0 definitions of operator "and" match here [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/CU.vhd:130]
ERROR: [VRFC 10-1504] unit behavioral ignored due to previous errors [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/CU.vhd:46]
INFO: [VRFC 10-240] VHDL file C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 2/Proyecto Base.srcs/sources_1/new/CU.vhd ignored due to errors
