積體電路製作流程

Reported ： 台北工程部
Date : Oct. 1st 2017

Agenda
• 流程概述

• IC設計 (IC Design)
• 光罩製作 (Mask Making)

• 晶圓製造 (Wafer Manufacture)
• 晶圓加工 (Wafer Fabrication)
• 導線架製造 (Lead Frame Making)
• IC封裝 (Assembly Process)
• IC測試 (Final Test Process)

流程概述
IC前段製程
IC設計
‧ 系統設計
‧ 邏輯設計
‧ 實體設計

光罩製作

晶圓加工

晶圓製造

‧ 金屬濺鍍
‧ 光阻塗佈
‧ 電子束刻寫
‧ 化學顯影
‧ 蝕刻技術
‧ 光阻去除

‧ 氧化
‧ 微影
‧ 蝕刻
‧ 注入
‧ 濺鍍
‧ 晶片針測

‧ 長晶
‧ 切片
‧ 邊緣研磨
‧ 研磨與蝕刻
‧ 退火
‧ 拋光

IC封裝
IC測試

出貨

‧ 電氣特性檢測
‧ 高溫晶片通電檢測
‧ 外觀檢測
‧ 可靠度測試

‧ 晶圓切割
‧ 篩選
‧ 黏晶
‧ 焊線
‧ 封膠
‧ 剪切成型
‧ 印字

IC後段製程
導線架
‧ 蝕刻
‧ 沖壓

IC設計 (IC Design)
功能模擬

規格制定
System
Specification

邏輯模擬

功能及架構設計
Functional /
Architecture Design

定義行為模式

以HDL描述

邏輯設計 (Front-End)
RTL及邏輯設計
RTL & Logic
Synthesis
以邏輯線路呈現

電
路
分
析

系統設計
系統設計、邏輯設計、實體設計
在電腦上用EDA /
CAD設計工具進行

電路設計
Circuit Design

實體設計(Back-End)

Layout設計
Physical Synthesis
※ EDA: Electronic Design Automatic 電子設計自動化
※ CAD: Computer Aided Design 電腦輔助設計

驗
證

光罩製作 (Mask Making)
為什麼需要光罩？光罩是IC線路設計圖(Layout)的幾何縮小版，使用
電子束(直徑大小約1um)在石英片上刻劃，再以光罩當成媒介，進行
圖形轉移把光罩上的圖形製作在矽晶圓上。就像沖洗照片時，利用底
片將影像複製至相片上。
用電子束曝光
設備製作光罩

Layout設計 → 光罩製作
洗
印
設計圖
Design

玻璃板
Glass Base

光罩
Photo Mask
< http://zh.wikipedia.org/ >

晶圓製造 (Wafer Manufacture)
晶圓(Wafer)是指矽半導體積體電路製作所用的矽晶片，由於其形狀為

圓形，故稱為晶圓。晶圓是生產積體電路所用的載體，一般意義晶圓
多指單晶矽圓片。
晶圓按其直徑分為4英吋、5英吋、6英吋、8英吋等規格，近來發展出

12英吋甚至研發更大規格（14英吋、15英吋、16英吋、20英吋以上等
）。晶圓越大，同一圓片上可生產的IC就越多，可降低成本；但對材
料技術和生產技術的要求更高，
如同切很薄的火腿
片一样切片

例如均勻度等等的問題。一般認

為矽晶圓的直徑越大，代表著這
晶圓的過程當中，良品率是很重
要的條件。

＊ 閃閃發光 ＊

CUT

座晶圓廠有更好的技術，在生產
單晶矽

晶片

研磨

＊
＊

晶圓加工 (Wafer Fabrication)
Oxidation

Lithography

Etching

Implantation

Sputtering

氧化

微影

蝕刻

注入

濺鍍

曝光
顯影

離子注入

氣體
沖洗

塗抹光阻

顯像
注入

擴散離子

氧化
薄膜形成

鋁

氧化, 塗抹光阻

和洗印相片相同

去除不要的
薄膜部分

將擴散離子注
入積體電路板

在走線部分
貼上金屬

Probe Test
積體電路晶片檢查
晶
片
針
測

包裝

分類
積體電路板
油墨机

積體電路板容器

放大圖

用探針對每一塊晶片
進行電性檢查

在不合格的晶片上
做記號

自動包裝積體電路，並裝
入積體電路板容器

導線架製造 (Lead Frame Making)
IC導線架(Lead Frame)又稱為引線架或花架，為IC的骨幹，扮演IC與
PCB之間的介面角色，是半導體中的關鍵金屬元件。
導線架材料主要有鐵鎳合金(因鎳含量佔42%，也稱為42合金)及銅系合
金(無氧銅、脫氧銅)。前者所佔使用比率約為20%，後者約80%。導線
架生產方式又分蝕刻加工及沖壓加工兩種。
導線架

PQFP包裝截面圖

導線架

CSP導線架示意圖
導線架

< http://en.wikipedia.org/ >
< http://leadframe.sdi.com.tw/index.php >

IC封裝 (Assembly Process)

晶圓切割

黏晶

焊線

將晶片貼在導線架
(Lead Frame)上

將晶片與導線架的
內引腳連接起來

篩選

NG

分割為一個一個
的晶片

OK

區分合格品與不
合格品

封膠

剪切成型

印字

ｳｴﾊ

用樹脂保護晶片

切割IC引腳並彎曲
成型

印上產品名稱

IC測試 (Final Test Process)
電器特性檢測
IC

高溫晶片通電檢測

測試用板

高溫晶片通電檢測用板

IC
Handler
測試機

區分合格品與不合格品

IC

外觀檢測

烤箱

再次選出不合格品

可靠度測試

Lead Scanner

CCD相機

通過目測與測量儀器檢查IC的
外觀，選出不合格品

高溫晶片通電檢測用板
高溫保存測試
加速壽命測試
PCBT測試
對IC實施以上四種測試
，以確保產品的品質

出貨

預知詳情請洽…

FAE team
蕭翔文 - Alvin

alvin@aeneas.com.tw

葉昇晏 - Allen

allen.ye@aeneas.com.tw (02)8797-4259 #635

許哲維 - Leon

leon@aeneas.com.tw

(02)8797-4259 #636

王立文 - Leo

leo@aeneas.com.tw

(02)8797-4259 #720

李柏翰 - Jesper

jesper@aeneas.com.tw

(02)8797-4259 #639

(02)8797-4259 #628

高士軒 - Johnson johnson@aeneas.com.tw (02)8797-4259 #637

