Fitter report for top
Mon Nov 18 18:47:31 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Nov 18 18:47:31 2019      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; top                                        ;
; Top-level Entity Name              ; top                                        ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 560 / 22,320 ( 3 % )                       ;
;     Total combinational functions  ; 548 / 22,320 ( 2 % )                       ;
;     Dedicated logic registers      ; 211 / 22,320 ( < 1 % )                     ;
; Total registers                    ; 211                                        ;
; Total pins                         ; 21 / 154 ( 14 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; o_seg_enb[0] ; Missing drive strength and slew rate ;
; o_seg_enb[1] ; Missing drive strength and slew rate ;
; o_seg_enb[2] ; Missing drive strength and slew rate ;
; o_seg_enb[3] ; Missing drive strength and slew rate ;
; o_seg_enb[4] ; Missing drive strength and slew rate ;
; o_seg_enb[5] ; Missing drive strength and slew rate ;
; o_seg_dp     ; Missing drive strength and slew rate ;
; o_seg[0]     ; Missing drive strength and slew rate ;
; o_seg[1]     ; Missing drive strength and slew rate ;
; o_seg[2]     ; Missing drive strength and slew rate ;
; o_seg[3]     ; Missing drive strength and slew rate ;
; o_seg[4]     ; Missing drive strength and slew rate ;
; o_seg[5]     ; Missing drive strength and slew rate ;
; o_seg[6]     ; Missing drive strength and slew rate ;
; o_alarm      ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 821 ) ; 0.00 % ( 0 / 821 )         ; 0.00 % ( 0 / 821 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 821 ) ; 0.00 % ( 0 / 821 )         ; 0.00 % ( 0 / 821 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 811 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/SM-PC/Desktop/project1810918/project08/output_files/top.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 560 / 22,320 ( 3 % )   ;
;     -- Combinational with no register       ; 349                    ;
;     -- Register only                        ; 12                     ;
;     -- Combinational with a register        ; 199                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 98                     ;
;     -- 3 input functions                    ; 127                    ;
;     -- <=2 input functions                  ; 323                    ;
;     -- Register only                        ; 12                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 278                    ;
;     -- arithmetic mode                      ; 270                    ;
;                                             ;                        ;
; Total registers*                            ; 211 / 23,018 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 211 / 22,320 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 46 / 1,395 ( 3 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 21 / 154 ( 14 % )      ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 9                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 9 / 20 ( 45 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 2%           ;
; Maximum fan-out                             ; 203                    ;
; Highest non-global fan-out                  ; 203                    ;
; Total fan-out                               ; 2250                   ;
; Average fan-out                             ; 2.71                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 560 / 22320 ( 3 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 349                   ; 0                              ;
;     -- Register only                        ; 12                    ; 0                              ;
;     -- Combinational with a register        ; 199                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 98                    ; 0                              ;
;     -- 3 input functions                    ; 127                   ; 0                              ;
;     -- <=2 input functions                  ; 323                   ; 0                              ;
;     -- Register only                        ; 12                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 278                   ; 0                              ;
;     -- arithmetic mode                      ; 270                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 211                   ; 0                              ;
;     -- Dedicated logic registers            ; 211 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 46 / 1395 ( 3 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 21                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 9 / 24 ( 37 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2245                  ; 5                              ;
;     -- Registered Connections               ; 587                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 6                     ; 0                              ;
;     -- Output Ports                         ; 15                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk   ; R8    ; 3        ; 27           ; 0            ; 21           ; 166                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_sw0 ; C9    ; 7        ; 31           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_sw1 ; D9    ; 7        ; 31           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_sw2 ; E11   ; 7        ; 45           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_sw3 ; E10   ; 7        ; 45           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n ; J15   ; 5        ; 53           ; 14           ; 0            ; 203                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; o_alarm      ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[0]     ; R12   ; 4        ; 36           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[1]     ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[2]     ; R13   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[3]     ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[4]     ; T14   ; 4        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[5]     ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[6]     ; F13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_dp     ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_enb[0] ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_enb[1] ; N12   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_enb[2] ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_enb[3] ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_enb[4] ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_enb[5] ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO        ; rst_n                   ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; i_sw0                   ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO        ; i_sw1                   ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; o_alarm                 ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 13 / 20 ( 65 % ) ; 2.5V          ; --           ;
; 5        ; 1 / 18 ( 6 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 13 ( 15 % )  ; 2.5V          ; --           ;
; 7        ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 8        ; 1 / 24 ( 4 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; o_alarm                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; i_sw0                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; i_sw1                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; i_sw3                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; i_sw2                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; o_seg[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; o_seg_enb[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; o_seg_enb[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; o_seg_enb[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; o_seg_enb[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; o_seg_enb[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; o_seg[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; o_seg[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; o_seg_enb[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; o_seg_dp                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; o_seg[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; o_seg[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; o_seg[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; o_seg[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                       ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                      ; 560 (0)     ; 211 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 21   ; 0            ; 349 (0)      ; 12 (0)            ; 199 (0)          ; |top                                                                                                                                      ; work         ;
;    |buzz:buzz_u_buzz|                     ; 150 (23)    ; 71 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (18)      ; 3 (2)             ; 68 (3)           ; |top|buzz:buzz_u_buzz                                                                                                                     ; work         ;
;       |nco:u_nco_bit|                     ; 45 (45)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 32 (32)          ; |top|buzz:buzz_u_buzz|nco:u_nco_bit                                                                                                       ; work         ;
;       |nco:u_nco_buzz|                    ; 82 (82)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 33 (33)          ; |top|buzz:buzz_u_buzz|nco:u_nco_buzz                                                                                                      ; work         ;
;    |controller:controller_u_controller|   ; 114 (17)    ; 78 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (13)      ; 8 (2)             ; 70 (2)           ; |top|controller:controller_u_controller                                                                                                   ; work         ;
;       |debounce:u0_debounce|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|controller:controller_u_controller|debounce:u0_debounce                                                                              ; work         ;
;       |debounce:u1_debounce|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|controller:controller_u_controller|debounce:u1_debounce                                                                              ; work         ;
;       |debounce:u2_debounce|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top|controller:controller_u_controller|debounce:u2_debounce                                                                              ; work         ;
;       |debounce:u3_debounce|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|controller:controller_u_controller|debounce:u3_debounce                                                                              ; work         ;
;       |nco:u0_nco|                        ; 45 (45)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 32 (32)          ; |top|controller:controller_u_controller|nco:u0_nco                                                                                        ; work         ;
;       |nco:u1_nco|                        ; 44 (44)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 33 (33)          ; |top|controller:controller_u_controller|nco:u1_nco                                                                                        ; work         ;
;    |double_fig_sep:double_fig_sep_u0_dfs| ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u0_dfs                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_hhm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;                |alt_u_div_64f:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_k9m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;                |alt_u_div_64f:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider ; work         ;
;    |double_fig_sep:double_fig_sep_u1_dfs| ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u1_dfs                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_hhm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;                |alt_u_div_64f:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_k9m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider                       ; work         ;
;                |alt_u_div_64f:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |top|double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider ; work         ;
;    |fnd_dec:fnd_dec_u0_fnd_dec|           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|fnd_dec:fnd_dec_u0_fnd_dec                                                                                                           ; work         ;
;    |fnd_dec:fnd_dec_u1_fnd_dec|           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|fnd_dec:fnd_dec_u1_fnd_dec                                                                                                           ; work         ;
;    |fnd_dec:fnd_dec_u2_fnd_dec|           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|fnd_dec:fnd_dec_u2_fnd_dec                                                                                                           ; work         ;
;    |fnd_dec:fnd_dec_u3_fnd_dec|           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|fnd_dec:fnd_dec_u3_fnd_dec                                                                                                           ; work         ;
;    |led_disp:led_disp_u_led_disp|         ; 75 (30)     ; 36 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (27)      ; 1 (0)             ; 35 (3)           ; |top|led_disp:led_disp_u_led_disp                                                                                                         ; work         ;
;       |nco:u_nco|                         ; 45 (45)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 32 (32)          ; |top|led_disp:led_disp_u_led_disp|nco:u_nco                                                                                               ; work         ;
;    |minsec:minsec_u_minsec|               ; 67 (34)     ; 26 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (33)      ; 0 (0)             ; 26 (1)           ; |top|minsec:minsec_u_minsec                                                                                                               ; work         ;
;       |hms_cnt:u_hms_cnt_alarm_min|       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |top|minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min                                                                                   ; work         ;
;       |hms_cnt:u_hms_cnt_alarm_sec|       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |top|minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec                                                                                   ; work         ;
;       |hms_cnt:u_hms_cnt_min|             ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |top|minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min                                                                                         ; work         ;
;       |hms_cnt:u_hms_cnt_sec|             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |top|minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec                                                                                         ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; o_seg_enb[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_enb[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_enb[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_enb[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_enb[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_enb[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_dp     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_alarm      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst_n        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_sw2        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_sw0        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_sw3        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_sw1        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                              ;
+-------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                           ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------+-------------------+---------+
; rst_n                                                                         ;                   ;         ;
;      - minsec:minsec_u_minsec|o_alarm                                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|cnt_common_node[0]                        ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|cnt_common_node[1]                        ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|cnt_common_node[2]                        ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                       ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|o_gen_clk                              ; 0                 ; 6       ;
;      - controller:controller_u_controller|o_mode[1]                           ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[5]              ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[5]        ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[4]              ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[4]        ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[3]              ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[3]        ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[2]              ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[2]        ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[1]              ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[1]        ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[0]              ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[0]        ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[5]              ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[5]        ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[4]              ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[4]        ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[3]              ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[3]        ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[2]              ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[2]        ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[1]              ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[1]        ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[0]              ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[0]        ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[0]                          ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[1]                          ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[2]                          ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[3]                          ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[4]                          ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[5]                          ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[6]                          ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[7]                          ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[8]                          ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[9]                          ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[10]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[11]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[12]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[13]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[14]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[15]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[16]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[17]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[18]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[19]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[20]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[21]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[22]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[23]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[24]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[25]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[26]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[27]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[28]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[29]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[30]                         ; 0                 ; 6       ;
;      - led_disp:led_disp_u_led_disp|nco:u_nco|cnt[31]                         ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[31]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[30]                                ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[0]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[1]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[2]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[3]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[4]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[5]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[6]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[7]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[8]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[9]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[10]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[11]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[12]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[13]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[14]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[15]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[16]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[17]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[18]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[19]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[20]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[21]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[22]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[23]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[24]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[25]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[26]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[27]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[28]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[29]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[30]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|cnt[31]                  ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[29]                                ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[0]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[1]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[2]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[3]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[4]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[5]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[6]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[7]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[8]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[9]                   ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[10]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[11]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[12]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[13]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[14]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[15]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[16]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[17]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[18]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[19]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[20]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[21]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[22]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[23]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[24]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[25]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[26]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[27]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[28]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[29]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[30]                  ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|cnt[31]                  ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[28]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[27]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[26]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[25]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[24]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[23]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[22]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[21]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[20]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[19]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[18]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[17]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[16]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[15]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[14]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[13]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[12]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|cnt[0]                                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|cnt[1]                                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|cnt[2]                                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|cnt[3]                                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|cnt[4]                                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[11]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[10]                                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[0]                                  ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[1]                                  ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[2]                                  ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[3]                                  ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[4]                                  ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[5]                                  ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[6]                                  ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[7]                                  ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[8]                                  ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[9]                                  ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[10]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[11]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[12]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[13]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[14]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[15]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[16]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[17]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[18]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[19]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[20]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[21]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[22]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[23]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[24]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[25]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[26]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[27]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[28]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[29]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[30]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|cnt[31]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[9]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[8]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[7]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[6]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[5]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[4]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[3]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[2]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[1]                                 ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[0]                                 ; 0                 ; 6       ;
;      - controller:controller_u_controller|o_mode[0]                           ; 0                 ; 6       ;
;      - controller:controller_u_controller|o_alarm_en                          ; 0                 ; 6       ;
;      - controller:controller_u_controller|o_position                          ; 0                 ; 6       ;
;      - minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_max_hit                 ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u1_nco|o_gen_clk                ; 0                 ; 6       ;
;      - buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                               ; 0                 ; 6       ;
;      - controller:controller_u_controller|nco:u0_nco|o_gen_clk                ; 0                 ; 6       ;
; clk                                                                           ;                   ;         ;
; i_sw2                                                                         ;                   ;         ;
;      - controller:controller_u_controller|debounce:u2_debounce|dly1_sw~feeder ; 0                 ; 6       ;
; i_sw0                                                                         ;                   ;         ;
;      - controller:controller_u_controller|debounce:u0_debounce|dly1_sw~feeder ; 0                 ; 6       ;
; i_sw3                                                                         ;                   ;         ;
;      - controller:controller_u_controller|debounce:u3_debounce|dly1_sw~feeder ; 0                 ; 6       ;
; i_sw1                                                                         ;                   ;         ;
;      - controller:controller_u_controller|debounce:u1_debounce|dly1_sw~feeder ; 0                 ; 6       ;
+-------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                             ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; buzz:buzz_u_buzz|LessThan0~0                                   ; LCCOMB_X10_Y16_N28 ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buzz:buzz_u_buzz|WideOr4~1                                     ; LCCOMB_X10_Y16_N6  ; 5       ; Latch enable ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; buzz:buzz_u_buzz|nco:u_nco_bit|LessThan0~10                    ; LCCOMB_X28_Y16_N30 ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                       ; FF_X28_Y16_N7      ; 6       ; Clock        ; no     ; --                   ; --               ; --                        ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~62                   ; LCCOMB_X8_Y15_N30  ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk                                                            ; PIN_R8             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                                            ; PIN_R8             ; 165     ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; controller:controller_u_controller|Mux0                        ; LCCOMB_X29_Y12_N24 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; controller:controller_u_controller|Mux0                        ; LCCOMB_X29_Y12_N24 ; 6       ; Clock        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; controller:controller_u_controller|Mux1                        ; LCCOMB_X29_Y12_N8  ; 6       ; Clock        ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; controller:controller_u_controller|debounce:u0_debounce|o_sw   ; LCCOMB_X30_Y12_N14 ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; controller:controller_u_controller|debounce:u1_debounce|o_sw   ; LCCOMB_X30_Y12_N28 ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; controller:controller_u_controller|debounce:u3_debounce|o_sw   ; LCCOMB_X30_Y12_N30 ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; controller:controller_u_controller|nco:u0_nco|LessThan0~10     ; LCCOMB_X25_Y23_N18 ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; controller:controller_u_controller|nco:u0_nco|o_gen_clk        ; FF_X25_Y23_N11     ; 7       ; Clock        ; no     ; --                   ; --               ; --                        ;
; controller:controller_u_controller|nco:u0_nco|o_gen_clk        ; FF_X25_Y23_N11     ; 3       ; Clock        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; controller:controller_u_controller|nco:u1_nco|LessThan0~10     ; LCCOMB_X21_Y16_N30 ; 33      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; controller:controller_u_controller|o_alarm_min_clk             ; LCCOMB_X29_Y12_N28 ; 6       ; Clock        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; controller:controller_u_controller|o_alarm_sec_clk             ; LCCOMB_X29_Y12_N18 ; 6       ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; controller:controller_u_controller|o_mode[1]                   ; FF_X29_Y12_N31     ; 20      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; led_disp:led_disp_u_led_disp|nco:u_nco|LessThan0~10            ; LCCOMB_X41_Y8_N30  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk               ; FF_X41_Y8_N1       ; 3       ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; minsec:minsec_u_minsec|Mux12~0                                 ; LCCOMB_X29_Y12_N6  ; 12      ; Latch enable ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|LessThan0~1 ; LCCOMB_X34_Y11_N22 ; 6       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|LessThan0~1 ; LCCOMB_X32_Y11_N28 ; 6       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|LessThan0~1       ; LCCOMB_X36_Y11_N6  ; 6       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|LessThan0~1       ; LCCOMB_X31_Y11_N22 ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rst_n                                                          ; PIN_J15            ; 203     ; Async. clear ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                         ;
+---------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                    ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; buzz:buzz_u_buzz|WideOr4~1                              ; LCCOMB_X10_Y16_N6  ; 5       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; clk                                                     ; PIN_R8             ; 165     ; 41                                   ; Global Clock         ; GCLK18           ; --                        ;
; controller:controller_u_controller|Mux0                 ; LCCOMB_X29_Y12_N24 ; 6       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; controller:controller_u_controller|Mux1                 ; LCCOMB_X29_Y12_N8  ; 6       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; controller:controller_u_controller|nco:u0_nco|o_gen_clk ; FF_X25_Y23_N11     ; 3       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; controller:controller_u_controller|o_alarm_min_clk      ; LCCOMB_X29_Y12_N28 ; 6       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; controller:controller_u_controller|o_alarm_sec_clk      ; LCCOMB_X29_Y12_N18 ; 6       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk        ; FF_X41_Y8_N1       ; 3       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; minsec:minsec_u_minsec|Mux12~0                          ; LCCOMB_X29_Y12_N6  ; 12      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+---------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                           ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; rst_n~input                                                                                                                                                    ; 203     ;
; controller:controller_u_controller|nco:u0_nco|LessThan0~10                                                                                                     ; 33      ;
; buzz:buzz_u_buzz|nco:u_nco_bit|LessThan0~10                                                                                                                    ; 33      ;
; controller:controller_u_controller|nco:u1_nco|LessThan0~10                                                                                                     ; 33      ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~62                                                                                                                   ; 33      ;
; led_disp:led_disp_u_led_disp|nco:u_nco|LessThan0~10                                                                                                            ; 32      ;
; led_disp:led_disp_u_led_disp|cnt_common_node[1]                                                                                                                ; 26      ;
; controller:controller_u_controller|o_mode[1]                                                                                                                   ; 20      ;
; led_disp:led_disp_u_led_disp|cnt_common_node[0]                                                                                                                ; 19      ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[4]~6 ; 17      ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[4]~6 ; 17      ;
; led_disp:led_disp_u_led_disp|cnt_common_node[2]                                                                                                                ; 16      ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[5]~8 ; 15      ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[5]~8 ; 15      ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[4]~6 ; 10      ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[4]~6 ; 10      ;
; controller:controller_u_controller|o_mode[0]                                                                                                                   ; 9       ;
; minsec:minsec_u_minsec|o_sec[0]                                                                                                                                ; 8       ;
; minsec:minsec_u_minsec|o_min[0]                                                                                                                                ; 8       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[5]~8 ; 8       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[5]~8 ; 8       ;
; minsec:minsec_u_minsec|o_sec[2]                                                                                                                                ; 7       ;
; minsec:minsec_u_minsec|o_sec[3]                                                                                                                                ; 7       ;
; minsec:minsec_u_minsec|o_sec[4]                                                                                                                                ; 7       ;
; minsec:minsec_u_minsec|o_min[2]                                                                                                                                ; 7       ;
; minsec:minsec_u_minsec|o_min[3]                                                                                                                                ; 7       ;
; minsec:minsec_u_minsec|o_min[4]                                                                                                                                ; 7       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|LessThan0~1                                                                                                       ; 7       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[28]~32           ; 7       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[27]~31           ; 7       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[26]~30           ; 7       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[28]~32           ; 7       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[27]~31           ; 7       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[26]~30           ; 7       ;
; buzz:buzz_u_buzz|cnt[4]                                                                                                                                        ; 7       ;
; buzz:buzz_u_buzz|cnt[3]                                                                                                                                        ; 7       ;
; buzz:buzz_u_buzz|cnt[2]                                                                                                                                        ; 7       ;
; buzz:buzz_u_buzz|cnt[1]                                                                                                                                        ; 7       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[5]~8 ; 7       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[5]~8 ; 7       ;
; minsec:minsec_u_minsec|o_sec[1]                                                                                                                                ; 6       ;
; minsec:minsec_u_minsec|o_min[1]                                                                                                                                ; 6       ;
; controller:controller_u_controller|nco:u0_nco|o_gen_clk                                                                                                        ; 6       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                                                                                                                       ; 6       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|LessThan0~1                                                                                                 ; 6       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|LessThan0~1                                                                                                       ; 6       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|LessThan0~1                                                                                                 ; 6       ;
; buzz:buzz_u_buzz|cnt[0]                                                                                                                                        ; 6       ;
; minsec:minsec_u_minsec|o_sec[5]                                                                                                                                ; 5       ;
; minsec:minsec_u_minsec|o_min[5]                                                                                                                                ; 5       ;
; buzz:buzz_u_buzz|LessThan0~0                                                                                                                                   ; 5       ;
; controller:controller_u_controller|o_position                                                                                                                  ; 5       ;
; buzz:buzz_u_buzz|nco_num[12]                                                                                                                                   ; 4       ;
; buzz:buzz_u_buzz|nco_num[13]                                                                                                                                   ; 4       ;
; controller:controller_u_controller|debounce:u2_debounce|dly1_sw                                                                                                ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[0]                                                                                                      ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[0]                                                                                                ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[1]                                                                                                      ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[1]                                                                                                ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[2]                                                                                                      ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[2]                                                                                                ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[3]                                                                                                      ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[3]                                                                                                ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[4]                                                                                                      ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[4]                                                                                                ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[5]                                                                                                      ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[5]                                                                                                ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[2]                                                                                                      ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[2]                                                                                                ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[3]                                                                                                      ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[3]                                                                                                ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[4]                                                                                                      ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[4]                                                                                                ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[5]                                                                                                      ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[5]                                                                                                ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[1]                                                                                                      ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[1]                                                                                                ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[0]                                                                                                      ; 4       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[0]                                                                                                ; 4       ;
; buzz:buzz_u_buzz|nco_num[8]                                                                                                                                    ; 3       ;
; buzz:buzz_u_buzz|nco_num[14]                                                                                                                                   ; 3       ;
; buzz:buzz_u_buzz|nco_num[15]                                                                                                                                   ; 3       ;
; controller:controller_u_controller|nco:u1_nco|o_gen_clk                                                                                                        ; 3       ;
; controller:controller_u_controller|debounce:u2_debounce|dly2_sw                                                                                                ; 3       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[5]~8 ; 3       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[5]~8 ; 3       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[22]~34           ; 2       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[22]~34           ; 2       ;
; controller:controller_u_controller|debounce:u1_debounce|dly1_sw                                                                                                ; 2       ;
; controller:controller_u_controller|debounce:u3_debounce|dly1_sw                                                                                                ; 2       ;
; controller:controller_u_controller|debounce:u0_debounce|o_sw                                                                                                   ; 2       ;
; controller:controller_u_controller|debounce:u0_debounce|dly1_sw                                                                                                ; 2       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_max_hit                                                                                                         ; 2       ;
; controller:controller_u_controller|o_sec_clk~0                                                                                                                 ; 2       ;
; buzz:buzz_u_buzz|WideOr6~1                                                                                                                                     ; 2       ;
; buzz:buzz_u_buzz|WideOr3~2                                                                                                                                     ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|LessThan0~9                                                                                                             ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|LessThan0~4                                                                                                             ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|LessThan0~3                                                                                                             ; 2       ;
; controller:controller_u_controller|o_alarm_en                                                                                                                  ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|o_gen_clk                                                                                                                      ; 2       ;
; minsec:minsec_u_minsec|o_alarm                                                                                                                                 ; 2       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[21]~29           ; 2       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[21]~28           ; 2       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[22]~27           ; 2       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[21]~29           ; 2       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[21]~28           ; 2       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[22]~27           ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[31]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[30]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[29]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[28]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[27]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[26]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[25]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[24]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[23]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[22]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[21]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[20]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[19]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[18]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[13]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[12]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[7]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[6]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[5]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[4]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[3]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[2]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[1]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[0]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[11]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[10]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[9]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[8]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[17]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[16]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[15]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u0_nco|cnt[14]                                                                                                          ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[23]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[22]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[16]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[15]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[14]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[13]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[12]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[11]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[10]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[9]                                                                                                                          ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[4]                                                                                                                          ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[3]                                                                                                                          ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[2]                                                                                                                          ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[1]                                                                                                                          ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[0]                                                                                                                          ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[8]                                                                                                                          ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[7]                                                                                                                          ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[6]                                                                                                                          ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[5]                                                                                                                          ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[20]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[19]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[21]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[18]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[17]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[31]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[30]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[29]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[28]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[27]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[26]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[25]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[24]                                                                                                                         ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[24]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[23]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[22]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[21]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[20]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[19]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[18]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[17]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[16]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[15]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[10]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[9]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[8]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[7]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[6]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[5]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[4]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[3]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[2]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[1]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[0]                                                                                                           ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[14]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[13]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[12]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[11]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[31]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[30]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[29]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[28]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[27]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[26]                                                                                                          ; 2       ;
; controller:controller_u_controller|nco:u1_nco|cnt[25]                                                                                                          ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[27]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[26]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[25]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[24]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[23]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[22]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[21]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[20]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[19]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[18]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[17]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[16]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[15]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[14]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[13]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[12]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[31]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[30]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[29]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[28]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[11]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[10]                                                                                                                 ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[9]                                                                                                                  ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[5]                                                                                                                  ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[4]                                                                                                                  ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[3]                                                                                                                  ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[2]                                                                                                                  ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[1]                                                                                                                  ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[0]                                                                                                                  ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[8]                                                                                                                  ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[7]                                                                                                                  ; 2       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[6]                                                                                                                  ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[0]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[1]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[2]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[3]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[4]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[5]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[6]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[7]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[8]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[9]                                                                                                                         ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[10]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[11]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[12]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[13]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[14]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[15]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[16]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[17]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[18]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[19]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[20]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[21]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[22]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[23]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[24]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[25]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[26]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[27]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[28]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[29]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[30]                                                                                                                        ; 2       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[31]                                                                                                                        ; 2       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[2]~2 ; 2       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[1]~0 ; 2       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[2]~2 ; 2       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[1]~0 ; 2       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[2]~2 ; 2       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[1]~0 ; 2       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[2]~2 ; 2       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[1]~0 ; 2       ;
; i_sw1~input                                                                                                                                                    ; 1       ;
; i_sw3~input                                                                                                                                                    ; 1       ;
; i_sw0~input                                                                                                                                                    ; 1       ;
; i_sw2~input                                                                                                                                                    ; 1       ;
; clk~input                                                                                                                                                      ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_max_hit~0                                                                                                       ; 1       ;
; controller:controller_u_controller|o_position~0                                                                                                                ; 1       ;
; controller:controller_u_controller|o_alarm_en~0                                                                                                                ; 1       ;
; buzz:buzz_u_buzz|WideOr1~1                                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|WideOr1~0                                                                                                                                     ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[22]~31           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[23]~30           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[23]~33           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[22]~31           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[23]~30           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[23]~33           ; 1       ;
; controller:controller_u_controller|nco:u0_nco|o_gen_clk~0                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u0_nco|LessThan0~9                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u0_nco|LessThan0~8                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u0_nco|LessThan0~7                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u0_nco|LessThan0~6                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u0_nco|LessThan0~5                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u0_nco|LessThan0~4                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u0_nco|LessThan0~3                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u0_nco|LessThan0~2                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u0_nco|LessThan0~1                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u0_nco|LessThan0~0                                                                                                      ; 1       ;
; controller:controller_u_controller|debounce:u1_debounce|o_sw                                                                                                   ; 1       ;
; controller:controller_u_controller|debounce:u1_debounce|dly2_sw                                                                                                ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk~0                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|LessThan0~9                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|LessThan0~8                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|LessThan0~7                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|LessThan0~6                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|LessThan0~5                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|LessThan0~4                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|LessThan0~3                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|LessThan0~2                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|LessThan0~1                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|LessThan0~0                                                                                                                     ; 1       ;
; controller:controller_u_controller|nco:u1_nco|o_gen_clk~0                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u1_nco|LessThan0~9                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u1_nco|LessThan0~8                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u1_nco|LessThan0~7                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u1_nco|LessThan0~6                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u1_nco|LessThan0~5                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u1_nco|LessThan0~4                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u1_nco|LessThan0~3                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u1_nco|LessThan0~2                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u1_nco|LessThan0~1                                                                                                      ; 1       ;
; controller:controller_u_controller|nco:u1_nco|LessThan0~0                                                                                                      ; 1       ;
; controller:controller_u_controller|debounce:u3_debounce|o_sw                                                                                                   ; 1       ;
; controller:controller_u_controller|debounce:u3_debounce|dly2_sw                                                                                                ; 1       ;
; controller:controller_u_controller|Mux0                                                                                                                        ; 1       ;
; controller:controller_u_controller|Mux0~1                                                                                                                      ; 1       ;
; controller:controller_u_controller|Mux0~0                                                                                                                      ; 1       ;
; controller:controller_u_controller|o_sec_clk~1                                                                                                                 ; 1       ;
; controller:controller_u_controller|debounce:u0_debounce|dly2_sw                                                                                                ; 1       ;
; controller:controller_u_controller|Mux1~1                                                                                                                      ; 1       ;
; controller:controller_u_controller|Mux1~0                                                                                                                      ; 1       ;
; controller:controller_u_controller|o_min_clk~0                                                                                                                 ; 1       ;
; buzz:buzz_u_buzz|WideOr6~0                                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|WideOr3~1                                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|WideOr3~0                                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|WideOr4~0                                                                                                                                     ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|LessThan0~0                                                                                                       ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|LessThan0~0                                                                                                 ; 1       ;
; controller:controller_u_controller|o_mode~0                                                                                                                    ; 1       ;
; controller:controller_u_controller|Add0~0                                                                                                                      ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|LessThan0~0                                                                                                       ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|LessThan0~0                                                                                                 ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk~0                                                                                                             ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|LessThan0~8                                                                                                             ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|LessThan0~7                                                                                                             ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|LessThan0~6                                                                                                             ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|LessThan0~5                                                                                                             ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|LessThan0~2                                                                                                             ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|LessThan0~1                                                                                                             ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|LessThan0~0                                                                                                             ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|o_gen_clk~0                                                                                                                    ; 1       ;
; minsec:minsec_u_minsec|o_alarm~8                                                                                                                               ; 1       ;
; minsec:minsec_u_minsec|o_alarm~7                                                                                                                               ; 1       ;
; minsec:minsec_u_minsec|o_alarm~6                                                                                                                               ; 1       ;
; minsec:minsec_u_minsec|o_alarm~5                                                                                                                               ; 1       ;
; minsec:minsec_u_minsec|o_alarm~4                                                                                                                               ; 1       ;
; minsec:minsec_u_minsec|o_alarm~3                                                                                                                               ; 1       ;
; minsec:minsec_u_minsec|o_alarm~2                                                                                                                               ; 1       ;
; minsec:minsec_u_minsec|o_alarm~1                                                                                                                               ; 1       ;
; minsec:minsec_u_minsec|o_alarm~0                                                                                                                               ; 1       ;
; minsec:minsec_u_minsec|Mux6~0                                                                                                                                  ; 1       ;
; minsec:minsec_u_minsec|Mux7~0                                                                                                                                  ; 1       ;
; minsec:minsec_u_minsec|Mux8~0                                                                                                                                  ; 1       ;
; minsec:minsec_u_minsec|Mux9~0                                                                                                                                  ; 1       ;
; minsec:minsec_u_minsec|Mux10~0                                                                                                                                 ; 1       ;
; minsec:minsec_u_minsec|Mux11~0                                                                                                                                 ; 1       ;
; minsec:minsec_u_minsec|Mux0~0                                                                                                                                  ; 1       ;
; minsec:minsec_u_minsec|Mux3~0                                                                                                                                  ; 1       ;
; minsec:minsec_u_minsec|Mux4~0                                                                                                                                  ; 1       ;
; minsec:minsec_u_minsec|Mux5~0                                                                                                                                  ; 1       ;
; minsec:minsec_u_minsec|Mux1~0                                                                                                                                  ; 1       ;
; minsec:minsec_u_minsec|Mux2~0                                                                                                                                  ; 1       ;
; led_disp:led_disp_u_led_disp|cnt_common_node~2                                                                                                                 ; 1       ;
; led_disp:led_disp_u_led_disp|cnt_common_node~1                                                                                                                 ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|cnt_common_node~0                                                                                                                 ; 1       ;
; buzz:buzz_u_buzz|o_buzz                                                                                                                                        ; 1       ;
; led_disp:led_disp_u_led_disp|Mux1~2                                                                                                                            ; 1       ;
; led_disp:led_disp_u_led_disp|Mux1~1                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u2_fnd_dec|WideOr0~0                                                                                                                           ; 1       ;
; led_disp:led_disp_u_led_disp|Mux1~0                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u1_fnd_dec|WideOr0~0                                                                                                                           ; 1       ;
; fnd_dec:fnd_dec_u0_fnd_dec|WideOr0~0                                                                                                                           ; 1       ;
; fnd_dec:fnd_dec_u3_fnd_dec|WideOr0~0                                                                                                                           ; 1       ;
; led_disp:led_disp_u_led_disp|Mux2~2                                                                                                                            ; 1       ;
; led_disp:led_disp_u_led_disp|Mux2~1                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u2_fnd_dec|WideOr1~0                                                                                                                           ; 1       ;
; led_disp:led_disp_u_led_disp|Mux2~0                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u1_fnd_dec|WideOr1~0                                                                                                                           ; 1       ;
; fnd_dec:fnd_dec_u3_fnd_dec|WideOr1~0                                                                                                                           ; 1       ;
; fnd_dec:fnd_dec_u0_fnd_dec|WideOr1~0                                                                                                                           ; 1       ;
; led_disp:led_disp_u_led_disp|Mux3~2                                                                                                                            ; 1       ;
; led_disp:led_disp_u_led_disp|Mux3~1                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u2_fnd_dec|WideOr2~0                                                                                                                           ; 1       ;
; led_disp:led_disp_u_led_disp|Mux3~0                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u1_fnd_dec|WideOr2~0                                                                                                                           ; 1       ;
; fnd_dec:fnd_dec_u0_fnd_dec|WideOr2~0                                                                                                                           ; 1       ;
; fnd_dec:fnd_dec_u3_fnd_dec|WideOr2~0                                                                                                                           ; 1       ;
; led_disp:led_disp_u_led_disp|Mux4~2                                                                                                                            ; 1       ;
; led_disp:led_disp_u_led_disp|Mux4~1                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u2_fnd_dec|WideOr3~0                                                                                                                           ; 1       ;
; led_disp:led_disp_u_led_disp|Mux4~0                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u1_fnd_dec|WideOr3~0                                                                                                                           ; 1       ;
; fnd_dec:fnd_dec_u3_fnd_dec|WideOr3~0                                                                                                                           ; 1       ;
; fnd_dec:fnd_dec_u0_fnd_dec|WideOr3~0                                                                                                                           ; 1       ;
; led_disp:led_disp_u_led_disp|Mux5~2                                                                                                                            ; 1       ;
; led_disp:led_disp_u_led_disp|Mux5~1                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u2_fnd_dec|WideOr4~0                                                                                                                           ; 1       ;
; led_disp:led_disp_u_led_disp|Mux5~0                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u1_fnd_dec|WideOr4~0                                                                                                                           ; 1       ;
; fnd_dec:fnd_dec_u0_fnd_dec|WideOr4~0                                                                                                                           ; 1       ;
; fnd_dec:fnd_dec_u3_fnd_dec|WideOr4~0                                                                                                                           ; 1       ;
; led_disp:led_disp_u_led_disp|Mux6~2                                                                                                                            ; 1       ;
; led_disp:led_disp_u_led_disp|Mux6~1                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u2_fnd_dec|WideOr5~0                                                                                                                           ; 1       ;
; led_disp:led_disp_u_led_disp|Mux6~0                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u1_fnd_dec|WideOr5~0                                                                                                                           ; 1       ;
; fnd_dec:fnd_dec_u3_fnd_dec|WideOr5~0                                                                                                                           ; 1       ;
; fnd_dec:fnd_dec_u0_fnd_dec|WideOr5~0                                                                                                                           ; 1       ;
; led_disp:led_disp_u_led_disp|Mux7~2                                                                                                                            ; 1       ;
; led_disp:led_disp_u_led_disp|Mux7~1                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u2_fnd_dec|WideOr6~0                                                                                                                           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[20]~29           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[20]~28           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[21]~27           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[21]~26           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[22]~25           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[23]~24           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[15]~23           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[15]~22           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[16]~21           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[16]~20           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[17]~19           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[17]~18           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[18]~17           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[18]~16           ; 1       ;
; led_disp:led_disp_u_led_disp|Mux7~0                                                                                                                            ; 1       ;
; fnd_dec:fnd_dec_u1_fnd_dec|WideOr6~0                                                                                                                           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[23]~26           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[20]~25           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[20]~24           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[15]~23           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[15]~22           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[16]~21           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[16]~20           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[17]~19           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[17]~18           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[18]~17           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[18]~16           ; 1       ;
; fnd_dec:fnd_dec_u0_fnd_dec|WideOr6~0                                                                                                                           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[20]~29           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[20]~28           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[21]~27           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[21]~26           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[22]~25           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[23]~24           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[15]~23           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[15]~22           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[16]~21           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[16]~20           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[17]~19           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[17]~18           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[18]~17           ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[18]~16           ; 1       ;
; fnd_dec:fnd_dec_u3_fnd_dec|WideOr6~0                                                                                                                           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[23]~26           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[20]~25           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[20]~24           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[15]~23           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[15]~22           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[16]~21           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[16]~20           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[17]~19           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[17]~18           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[18]~17           ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|StageOut[18]~16           ; 1       ;
; led_disp:led_disp_u_led_disp|Decoder0~5                                                                                                                        ; 1       ;
; led_disp:led_disp_u_led_disp|Decoder0~4                                                                                                                        ; 1       ;
; led_disp:led_disp_u_led_disp|Decoder0~3                                                                                                                        ; 1       ;
; led_disp:led_disp_u_led_disp|Decoder0~2                                                                                                                        ; 1       ;
; led_disp:led_disp_u_led_disp|Decoder0~1                                                                                                                        ; 1       ;
; led_disp:led_disp_u_led_disp|Decoder0~0                                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[31]~94                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[30]~93                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[30]~92                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[29]~91                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[29]~90                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[28]~89                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[28]~88                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[27]~87                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[27]~86                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[26]~85                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[26]~84                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[25]~83                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[25]~82                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[24]~81                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[24]~80                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[23]~79                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[23]~78                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[22]~77                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[22]~76                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[21]~75                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[21]~74                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[20]~73                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[20]~72                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[19]~71                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[19]~70                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[18]~69                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[18]~68                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[17]~67                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[17]~66                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[16]~65                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[16]~64                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[15]~63                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[15]~62                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[14]~61                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[14]~60                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[13]~59                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[13]~58                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[12]~57                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[12]~56                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[11]~55                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[11]~54                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[10]~53                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[10]~52                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[9]~51                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[9]~50                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[8]~49                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[8]~48                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[7]~47                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[7]~46                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[6]~45                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[6]~44                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[5]~43                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[5]~42                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[4]~41                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[4]~40                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[3]~39                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[3]~38                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[2]~37                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[2]~36                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[1]~35                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[1]~34                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[0]~33                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u0_nco|cnt[0]~32                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[31]~94                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[30]~93                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[30]~92                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[29]~91                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[29]~90                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[28]~89                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[28]~88                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[27]~87                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[27]~86                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[26]~85                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[26]~84                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[25]~83                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[25]~82                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[24]~81                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[24]~80                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[23]~79                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[23]~78                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[22]~77                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[22]~76                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[21]~75                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[21]~74                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[20]~73                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[20]~72                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[19]~71                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[19]~70                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[18]~69                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[18]~68                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[17]~67                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[17]~66                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[16]~65                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[16]~64                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[15]~63                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[15]~62                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[14]~61                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[14]~60                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[13]~59                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[13]~58                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[12]~57                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[12]~56                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[11]~55                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[11]~54                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[10]~53                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[10]~52                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[9]~51                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[9]~50                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[8]~49                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[8]~48                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[7]~47                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[7]~46                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[6]~45                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[6]~44                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[5]~43                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[5]~42                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[4]~41                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[4]~40                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[3]~39                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[3]~38                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[2]~37                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[2]~36                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[1]~35                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[1]~34                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[0]~33                                                                                                                       ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[0]~32                                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[31]~94                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[30]~93                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[30]~92                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[29]~91                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[29]~90                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[28]~89                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[28]~88                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[27]~87                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[27]~86                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[26]~85                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[26]~84                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[25]~83                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[25]~82                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[24]~81                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[24]~80                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[23]~79                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[23]~78                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[22]~77                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[22]~76                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[21]~75                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[21]~74                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[20]~73                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[20]~72                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[19]~71                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[19]~70                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[18]~69                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[18]~68                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[17]~67                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[17]~66                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[16]~65                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[16]~64                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[15]~63                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[15]~62                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[14]~61                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[14]~60                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[13]~59                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[13]~58                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[12]~57                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[12]~56                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[11]~55                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[11]~54                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[10]~53                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[10]~52                                                                                                       ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[9]~51                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[9]~50                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[8]~49                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[8]~48                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[7]~47                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[7]~46                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[6]~45                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[6]~44                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[5]~43                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[5]~42                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[4]~41                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[4]~40                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[3]~39                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[3]~38                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[2]~37                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[2]~36                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[1]~35                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[1]~34                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[0]~33                                                                                                        ; 1       ;
; controller:controller_u_controller|nco:u1_nco|cnt[0]~32                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|cnt[4]~13                                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|cnt[3]~12                                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|cnt[3]~11                                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|cnt[2]~10                                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|cnt[2]~9                                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|cnt[1]~8                                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|cnt[1]~7                                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|cnt[0]~6                                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|cnt[0]~5                                                                                                                                      ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[31]~94                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[30]~93                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[30]~92                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[29]~91                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[29]~90                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[28]~89                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[28]~88                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[27]~87                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[27]~86                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[26]~85                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[26]~84                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[25]~83                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[25]~82                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[24]~81                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[24]~80                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[23]~79                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[23]~78                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[22]~77                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[22]~76                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[21]~75                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[21]~74                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[20]~73                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[20]~72                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[19]~71                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[19]~70                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[18]~69                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[18]~68                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[17]~67                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[17]~66                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[16]~65                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[16]~64                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[15]~63                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[15]~62                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[14]~61                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[14]~60                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[13]~59                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[13]~58                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[12]~57                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[12]~56                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[11]~55                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[11]~54                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[10]~53                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[10]~52                                                                                                              ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[9]~51                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[9]~50                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[8]~49                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[8]~48                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[7]~47                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[7]~46                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[6]~45                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[6]~44                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[5]~43                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[5]~42                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[4]~41                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[4]~40                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[3]~39                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[3]~38                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[2]~37                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[2]~36                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[1]~35                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[1]~34                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[0]~33                                                                                                               ; 1       ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[0]~32                                                                                                               ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[31]~94                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[30]~93                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[30]~92                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[29]~91                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[29]~90                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[28]~89                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[28]~88                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[27]~87                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[27]~86                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[26]~85                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[26]~84                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[25]~83                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[25]~82                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[24]~81                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[24]~80                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[23]~79                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[23]~78                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[22]~77                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[22]~76                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[21]~75                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[21]~74                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[20]~73                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[20]~72                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[19]~71                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[19]~70                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[18]~69                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[18]~68                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[17]~67                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[17]~66                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[16]~65                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[16]~64                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[15]~63                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[15]~62                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[14]~61                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[14]~60                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[13]~59                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[13]~58                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[12]~57                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[12]~56                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[11]~55                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[11]~54                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[10]~53                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[10]~52                                                                                                                     ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[9]~51                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[9]~50                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[8]~49                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[8]~48                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[7]~47                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[7]~46                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[6]~45                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[6]~44                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[5]~43                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[5]~42                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[4]~41                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[4]~40                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[3]~39                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[3]~38                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[2]~37                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[2]~36                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[1]~35                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[1]~34                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[0]~33                                                                                                                      ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|cnt[0]~32                                                                                                                      ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[5]~16                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[4]~15                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[4]~14                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[3]~13                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[3]~12                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[2]~11                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[2]~10                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[1]~9                                                                                                    ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[1]~8                                                                                                    ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[0]~7                                                                                                    ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[0]~6                                                                                                    ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[5]~16                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[4]~15                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[4]~14                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[3]~13                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[3]~12                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[2]~11                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[2]~10                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[1]~9                                                                                              ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[1]~8                                                                                              ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[0]~7                                                                                              ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[0]~6                                                                                              ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[5]~16                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[4]~15                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[4]~14                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[3]~13                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[3]~12                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[2]~11                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[2]~10                                                                                                   ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[5]~16                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[4]~15                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[4]~14                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[3]~13                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[3]~12                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[2]~11                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[2]~10                                                                                             ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[1]~9                                                                                                    ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[1]~8                                                                                                    ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[1]~9                                                                                              ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[1]~8                                                                                              ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[0]~7                                                                                                    ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[0]~6                                                                                                    ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[0]~7                                                                                              ; 1       ;
; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_min|o_hms_cnt[0]~6                                                                                              ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~61                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~59                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~57                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~55                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~53                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~51                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~49                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~47                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~45                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~43                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~41                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~39                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~37                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~35                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~33                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~31                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~29                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~27                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~25                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~23                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~21                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~19                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~17                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~15                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~13                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~11                                                                                                                   ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~9                                                                                                                    ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~7                                                                                                                    ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~5                                                                                                                    ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~3                                                                                                                    ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|LessThan0~1                                                                                                                    ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~32                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~31                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~30                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~29                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~28                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~27                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~26                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~25                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~24                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~23                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~22                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~21                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~20                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~19                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~18                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~17                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~16                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~15                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~14                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~13                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~12                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~11                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~10                                                                                                                        ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~9                                                                                                                         ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~8                                                                                                                         ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~7                                                                                                                         ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~6                                                                                                                         ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~5                                                                                                                         ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~4                                                                                                                         ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~3                                                                                                                         ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~2                                                                                                                         ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~1                                                                                                                         ; 1       ;
; buzz:buzz_u_buzz|nco:u_nco_buzz|Add0~0                                                                                                                         ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[4]~7 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[3]~5 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[2]~3 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[1]~1 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[4]~7 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[3]~5 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[3]~4 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[2]~3 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[2]~2 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[1]~1 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[1]~0 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[3]~5 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[3]~4 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[2]~3 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[1]~1 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[4]~7 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[3]~5 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[3]~4 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[2]~3 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[2]~2 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[1]~1 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[1]~0 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[4]~7 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[3]~5 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[3]~4 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[2]~3 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[2]~2 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[1]~1 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[1]~0 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[3]~5 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[3]~4 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[2]~3 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[1]~1 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[4]~7 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[3]~5 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[2]~3 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[1]~1 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[4]~7 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[3]~5 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[3]~4 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[2]~3 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[2]~2 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[1]~1 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[1]~0 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[3]~5 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[3]~4 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[2]~3 ; 1       ;
; double_fig_sep:double_fig_sep_u0_dfs|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[1]~1 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[4]~7 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[3]~5 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[3]~4 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[2]~3 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[2]~2 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[1]~1 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_5_result_int[1]~0 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[4]~7 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[3]~5 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[3]~4 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[2]~3 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[2]~2 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[1]~1 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_4_result_int[1]~0 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[3]~5 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[3]~4 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[2]~3 ; 1       ;
; double_fig_sep:double_fig_sep_u1_dfs|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider|add_sub_3_result_int[1]~1 ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 483 / 71,559 ( < 1 % ) ;
; C16 interconnects     ; 17 / 2,597 ( < 1 % )   ;
; C4 interconnects      ; 189 / 46,848 ( < 1 % ) ;
; Direct links          ; 174 / 71,559 ( < 1 % ) ;
; Global clocks         ; 9 / 20 ( 45 % )        ;
; Local interconnects   ; 385 / 24,624 ( 2 % )   ;
; R24 interconnects     ; 10 / 2,496 ( < 1 % )   ;
; R4 interconnects      ; 231 / 62,424 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.17) ; Number of LABs  (Total = 46) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 3                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 3                            ;
; 12                                          ; 3                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 4                            ;
; 16                                          ; 23                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.37) ; Number of LABs  (Total = 46) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 25                           ;
; 1 Clock                            ; 22                           ;
; 1 Sync. clear                      ; 12                           ;
; 2 Clocks                           ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.76) ; Number of LABs  (Total = 46) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 6                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 7                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 8                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.43) ; Number of LABs  (Total = 46) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 7                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 2                            ;
; 6                                               ; 1                            ;
; 7                                               ; 9                            ;
; 8                                               ; 1                            ;
; 9                                               ; 3                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 10                           ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.52) ; Number of LABs  (Total = 46) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 7                            ;
; 4                                           ; 7                            ;
; 5                                           ; 4                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 6                            ;
; 9                                           ; 2                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 4                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 1                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 1                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 2                            ;
; 32                                          ; 1                            ;
; 33                                          ; 0                            ;
; 34                                          ; 0                            ;
; 35                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 21        ; 0            ; 21        ; 0            ; 0            ; 21        ; 21        ; 0            ; 21        ; 21        ; 0            ; 15           ; 0            ; 0            ; 6            ; 0            ; 15           ; 6            ; 0            ; 0            ; 0            ; 15           ; 0            ; 0            ; 0            ; 0            ; 0            ; 21        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 21           ; 0         ; 21           ; 21           ; 0         ; 0         ; 21           ; 0         ; 0         ; 21           ; 6            ; 21           ; 21           ; 15           ; 21           ; 6            ; 15           ; 21           ; 21           ; 21           ; 6            ; 21           ; 21           ; 21           ; 21           ; 21           ; 0         ; 21           ; 21           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; o_seg_enb[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_enb[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_enb[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_enb[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_enb[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_enb[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_dp           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_alarm            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sw2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sw0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sw3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sw1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                         ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; Source Clock(s)                                                 ; Destination Clock(s)                                            ; Delay Added in ns ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; controller:controller_u_controller|debounce:u0_debounce|dly1_sw ; controller:controller_u_controller|o_mode[0]                    ; 11.0              ;
; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; buzz:buzz_u_buzz|cnt[0]                                         ; 8.5               ;
; clk                                                             ; clk                                                             ; 5.3               ;
; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 4.4               ;
; controller:controller_u_controller|debounce:u0_debounce|dly1_sw ; controller:controller_u_controller|debounce:u0_debounce|dly1_sw ; 1.4               ;
; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 1.3               ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                         ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; Source Register                                                 ; Destination Register                                            ; Delay Added in ns ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 1.796             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 1.744             ;
; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 1.738             ;
; buzz:buzz_u_buzz|cnt[0]                                         ; buzz:buzz_u_buzz|nco:u_nco_buzz|o_gen_clk                       ; 1.489             ;
; controller:controller_u_controller|debounce:u3_debounce|dly1_sw ; minsec:minsec_u_minsec|o_alarm                                  ; 1.464             ;
; controller:controller_u_controller|debounce:u1_debounce|dly1_sw ; minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_alarm_sec|o_hms_cnt[5] ; 1.464             ;
; controller:controller_u_controller|debounce:u0_debounce|dly1_sw ; minsec:minsec_u_minsec|o_sec[5]                                 ; 1.464             ;
; controller:controller_u_controller|o_mode[1]                    ; minsec:minsec_u_minsec|o_sec[5]                                 ; 1.160             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[30]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[29]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[28]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[31]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[26]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[25]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[24]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[23]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[22]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[21]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[20]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[19]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[18]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[17]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[16]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[15]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[14]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[13]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[12]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[11]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[10]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[9]                   ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[8]                   ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[7]                   ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[5]                   ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[4]                   ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[3]                   ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[2]                   ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[1]                   ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[0]                   ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[27]                  ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; led_disp:led_disp_u_led_disp|nco:u_nco|cnt[6]                   ; led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk                ; 0.898             ;
; controller:controller_u_controller|nco:u0_nco|cnt[30]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[29]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[28]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[27]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[26]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[25]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[24]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[23]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[22]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[21]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[20]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[19]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[18]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[17]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[16]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[15]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[14]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[13]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[12]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[11]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[10]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[9]            ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[8]            ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[7]            ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[6]            ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[5]            ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[4]            ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[3]            ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[2]            ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[1]            ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[0]            ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; controller:controller_u_controller|nco:u0_nco|cnt[31]           ; controller:controller_u_controller|nco:u0_nco|o_gen_clk         ; 0.869             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[30]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[29]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[28]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[27]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[26]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[25]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[24]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[31]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[22]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[21]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[20]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[19]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[18]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[17]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[16]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[15]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[14]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[13]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[12]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[11]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[10]                          ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[9]                           ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[8]                           ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[7]                           ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[6]                           ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[5]                           ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[4]                           ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
; buzz:buzz_u_buzz|nco:u_nco_bit|cnt[3]                           ; buzz:buzz_u_buzz|nco:u_nco_bit|o_gen_clk                        ; 0.859             ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "top"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 17 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: controller_u_controller|Mux0~0  from: datac  to: combout
    Info (332098): Cell: controller_u_controller|Mux1~0  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node controller:controller_u_controller|nco:u1_nco|o_gen_clk
Info (176353): Automatically promoted node minsec:minsec_u_minsec|Mux12~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node controller:controller_u_controller|Mux0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node minsec:minsec_u_minsec|hms_cnt:u_hms_cnt_sec|o_max_hit
Info (176353): Automatically promoted node controller:controller_u_controller|Mux1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node controller:controller_u_controller|o_alarm_min_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node controller:controller_u_controller|o_alarm_sec_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node buzz:buzz_u_buzz|WideOr4~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node controller:controller_u_controller|nco:u0_nco|o_gen_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node controller:controller_u_controller|debounce:u0_debounce|dly2_sw
        Info (176357): Destination node controller:controller_u_controller|debounce:u2_debounce|dly2_sw
        Info (176357): Destination node controller:controller_u_controller|debounce:u2_debounce|dly1_sw
        Info (176357): Destination node controller:controller_u_controller|debounce:u3_debounce|dly2_sw
        Info (176357): Destination node controller:controller_u_controller|debounce:u1_debounce|dly2_sw
        Info (176357): Destination node controller:controller_u_controller|nco:u0_nco|o_gen_clk~0
Info (176353): Automatically promoted node led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node led_disp:led_disp_u_led_disp|nco:u_nco|o_gen_clk~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X32_Y0 to location X42_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.48 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/SM-PC/Desktop/project1810918/project08/output_files/top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5014 megabytes
    Info: Processing ended: Mon Nov 18 18:47:32 2019
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/SM-PC/Desktop/project1810918/project08/output_files/top.fit.smsg.


