loop stability, smaller area, and better jitter 
performance, so it is often preferred to the PLL. 
Generally, DLL can be classified into two categories, 
analog DLL (ADLL) and digital DLL (DDLL). Compared 
with the ADLL, the DDLL has acceptable phase error 
and clock jitter characteristics but has a shorter 
locking time, smaller chip area, power consumption 
and standby current. Moreover, the digital DLL is 
less process-variation sensitive, and can be migrated 
easily to future process technologies [1]–[3].  
Therefore, we achieve two digital DLLs in this 
project. First, a fast-locking DLL with multiphase 
outputs is proposed. The chip is fabricated using a 
0.35 μm standard CMOS process with a 3.3-V supply 
voltage. The measurement results showed that the 
proposed DLL can operate correctly with input clock 
frequency varying from 145 MHz to 245 MHz. When the 
DLL is locked, it can generate four-phase clock 
signals within a single clock cycle. At 180 MHz, the 
measured root-mean-square jitter and peak-to-peak 
jitter are 10 ps and 70 ps, respectively. The total 
power consumption of the DLL is 15 mW, and the chip 
active area is 0.086 mm^2. Moreover, the locking time 
is less than 30 clock cycles. 
The structure of the second proposed DLL is designed 
in TSMC 90nm CMOS Process with a 1 V supply voltage. 
The simulation results showed that the proposed DLL 
can operate correctly with input clock frequency 
varying from 100 MHz to 500 MHz. When the DLL is 
locked, it can generate eight-phase clock signals 
within a single clock cycle. The simulated peak-to-
peak jitter at 100 MHz is 60 ps and at 500 MHz is 4 
ps, and the power consumption is 7.8 mW at 500 MHz. 
英文關鍵詞： Digital DLL, Multiphase Outputs, Wide-Range 
Operation. 
 
 1
行政院國家科學委員會專題研究計畫成果報告 
具多重相位輸出之寬頻全數位延遲鎖定迴路研製 
A Wide-Range All-Digital DLL with Multiphase Outputs 
計畫編號：NSC 99－2218－E－017－001－ 
執行期間：99 年 10 月 01 日 至 100 年 09 月 30 日 
計畫主持人：羅有龍 國立高雄師範大學 電子工程學系 助理教授 
 
一、中文摘要 
近年來，隨著 CMOS 製程的演進，系統
操作速度的提升，且將越多不同的電路整合在
一個系統中，並朝向單晶片系統(SoC)設計發
展，因此，系統及電路中時脈抖動與相位誤差
的問題將越來越嚴重，進而影響系統的效能，
甚至造成系統誤動作。因此，廣泛地利用鎖相
迴路(Phase-Locked Loop, PLL)或延遲鎖定迴
路(Delay-Locked Loop)克服時脈上的問題。由
於，延遲鎖定迴路在設計難易度、晶片面積、
系統穩定度及時脈抖動等特性較鎖相迴路來
的佳，若解決系統與子電路同步之問題，延遲
鎖定迴路將是較佳的選擇，而延遲鎖定迴路又
可分為數位式以及類比式的延遲鎖定迴路兩
類，由於數位式架構在鎖定時間、抗雜訊能
力、抗製程變異能力、功率消耗及晶片面積等
特性都較類比式的架構來的佳 [1]–[3]。 
因此，此計畫陸續提出兩種數位式延遲鎖
定迴路之架構，第一個電路為快速鎖定且具多
重相位輸出之數位延遲鎖定迴路，採用 
TSMC 0.35 μm 2P4M CMOS 製程來實現，整
體電路操作電壓為 3.3V，由量測結果可知，
操作頻率範圍為 145 MHz~245 MHz，其鎖定
時間最大為 30 個週期，當輸入頻率為 180 
MHz時，靜態相位誤差為 20.1 ps，峰對峰值
時脈抖動量為 70 ps，消耗功率為 15 mW，晶
片面積為 0.57×0.15 mm2 。當電路鎖定後，每
一個週期內能產生 4個均勻的相位輸出。 
第二個電路為具多重相位輸出之寬頻全
數位延遲鎖定迴路，採用 TSMC 90 nm CMOS 
製程來實現，由模擬結果可知，操作在 1 V
時，其操作頻率範圍可達 100 MHz~500 
MHz，鎖定後可在一個週期產生八組平均等份
之相位輸出，而其峰對峰值時脈抖動量在 100 
MHz時為 60 ps，而在 500 MHz時為 4 ps，則
消耗功率在 500 MHz時為 7.8 mW。 
關鍵詞: 數位延遲鎖定迴路、多相位輸出、寬
頻操作 
Abstract 
Recently, technology industry is turned 
toward system on chip (SoC) design, as SoC 
complexity increases and process comes soon, 
the delay opposite upgrade, so accurate clock is 
necessary in IC design. Because of the PVTL 
variations, that often occur phase or clock skew 
in different sub-circuit, result in clock 
asynchronous and let system have error 
condition, therefore, before main clock into 
sub-circuit, usually use phase locked loop (PLL) 
or delay locked loop (DLL) for phase calibration, 
then all sub-circuits in the chip will 
synchronization. Because the DLL comes with 
simplicity in design, has higher loop stability, 
smaller area, and better jitter performance, so it 
is often preferred to the PLL. Generally, DLL 
can be classified into two categories, analog 
DLL (ADLL) and digital DLL (DDLL). 
Compared with the ADLL, the DDLL has 
acceptable phase error and clock jitter 
characteristics but has a shorter locking time, 
smaller chip area, power consumption and 
 3
率是落於高頻或低頻的頻段中，以達到寬頻的
功能，之後也採用粗/細調迴路，來減少鎖定
時間及降低相位誤差。 
3.2快速鎖定且具多重相位輸出之數位延遲鎖
定迴路架構 
圖一為此計畫中所設計的快速鎖定且具
多重相位輸出之數位延遲鎖定迴路的架構
圖，主要是由初始電路 (Initial Circuit, IC)、粗
調迴路 (Coarse Tune Loop, CT loop)、細調迴
路 (Fine Tune Loop, FT loop)以及混合訊號控
制延遲線 (Mixed-Mode-Controlled Delay Line, 
DCDL) 等四個區塊所組成。 
架構中的粗調迴路是由相位比較器 
(Phase Comparator, PC)、連續漸近式暫存器控
制 器  (Successive Approximation Register 
Controller, SAR Controller)所組成；而細調迴
路則由相位偵測單元 (Phase Detection Unit, 
PDU)、上下數計數器 (Up/Dn Counter) 及數
位類比轉換器 (Digital Analog Converter, DAC) 
所組成，其中，相位偵測單元包含相位偵測器 
(Phase Detector, PD)、時序控制單元 (Timing 
Control Unit, TCU) 和細調控制電路  (Fine 
Tune Control Circuit, FTCC)。 
3.2.1 初始電路 (Initial Circuit, IC)  
為了避免錯誤鎖定 (False Lock)，利用初
始電路產生一個脈波，即 Start 訊號，將子電
路初始值設定在中間值，並在電路中加入重置 
(Reset) 訊號，當電路無法正常動作時，可透
過此訊號 (Reset) 重新設定電路的初始值，使
電路恢復正常運作。 
3.2.2 粗調迴路 (Coarse Tune Loop, CT loop) 
粗調迴路 (Coarse Tune Loop, CTL) 是由
相位比較器、連續漸近式暫存器控制器所組
成。先由相位比較器判斷回授訊號與參考訊號
之間的相位差，使連續漸近式暫存器進行計
數，產生數位控制碼以供延遲線使用。以下將
介紹粗調迴路的細部電路。 
A. 相位比較器 (Phase Comparator, PC) 
相位比較器的電路架構，如圖二所示。利
用緩衝器 (Buffer) 控制兩個 DFF，產生不同
的取樣時間，此時間差形成一個鎖定偵測窗口 
(Lock Detecting Window)。當 Ref_clk 落於
Window 之外，且 B 和 C 同時取樣到 High，
 
圖一 具快速鎖定且多重相位輸出之數位延
遲鎖定迴路的架構圖 圖三 3-bit連續漸近式暫存器電路架構 
 
圖二 相位比較器架構圖 
圖四 三位元 SAR演算流程圖 
 5
輸出 Up_F為 Low、Dn_F為 High，使 Counter
進入下數狀態；若 PD 產生 Up 訊號及 Dn 訊
號，則細調控制電路的輸出 Up_F及 Dn_F皆
為 High，使 Counter不計數。 
D. 上下數計數器 (Up/Dn Counter) 
本論文採用五位元計數器，初始值由初始
電路設定為 01000。當細調控制電路的輸出訊
號 Up_F為 High且 Dn_F為 Low時，計數器
將以二進制方式向上遞增數位碼；若輸出訊號
Up_F為 Low且 Dn_F為 High時，此時計數器
將以二進制方式向下遞減數位碼；若 Up_F及
Dn_F皆為 Low則計數器停止計數。再將計數
器的五位元輸出碼傳送到數位類比轉換器當
輸入碼，以產生不同的電壓值。 
E. 數 位 類 比 轉 換 器  (Digital Analog 
Converter, DAC) 
計數器所產生的輸出碼，利用五位元的
DAC以二進制權重 (Binary weight) 控制法，
將數位碼轉換為微量變化的電壓值，並利用此
電壓控制延遲線中細調的開關電阻，產生不同
的 RC延遲時間。此電路在設計時，需搭配延
遲線一起模擬，當計數器的控制碼改變時，數
位控制延遲線的延遲時間也有變化產生，才能
得到真正的細調解析度 (Resolution)。 
3.2.4 混 合 訊 號 控 制 延 遲 線 
(Mixed-Mode-Controlled Delay Line, DCDL) 
本論文之混合訊號控制延遲線架構圖，如
圖五所示。利用反相閘搭配開關和 MOS 電
容，產生不同的 RC延遲時間。延遲線由四級
相同的延遲元件 (Delay Element, DE) 組合而
成，可產生四個相位輸出，而每個延遲元件中
又由兩個延遲單元  (Delay Cell, DC) 所組
成。動態延遲單元 (Dynamic Delay Cell, DDC)
是由粗調迴路中三位元 SAR 電路的輸出訊號
C[2:0]來控制，以 Binary Weight方法控制DDC
的三組粗調開關 (C0~C2)，來大量的增加或減
少延遲時間，之後再由細調迴路中 DAC產生
的類比電壓 (VF) 控制 DDC 的一組細調開關
(MF)，來微量的改變延遲時間；另一為固定延
遲單元 (Fixed Delay Cell, FDC)，以提升驅動
能力並推動下一級延遲元件。 
數位控制延遲線在佈局時，必須注意每一
級延遲元件對稱性的問題，才能使 DCDL 有
較佳的線性度。延遲線越線性，才能避免多相
位輸出的時脈抖動變化太大，相對的，每個相
位才能準確的相差 90度。 
3.3 具多重相位輸出之寬頻全數位延遲鎖定迴
路架構 
本計畫中所採用的多重相位輸出之寬頻
全數位延遲鎖定迴路架構圖如圖六所示，由相
位偵測器(Phase Detector, PD)、死區控制機制
 
圖五 混合訊號控制延遲線架構圖 
 
圖六 具多重相位輸出之寬頻全數位延遲鎖
定迴路架構圖 
 7
圖八為數位控制延遲線，是由八級的
Delay Cells構成，每級的 Delay Cell 是由具有
頻段控制的 Current Starved Inverter 及
Coarse-Tune Loadings、Fine-Tune Loadings與
Outside-Tune Loading所組成，Current Starved 
Inverter的 PMOS與 NMOS是根據 TDC的判
斷，由其輸出頻段控制訊號 S 來控制其開
關，而決定是否要加大電流，提升整體操作頻
率，其 Coarse-Tune Loadings 的控制來自於
CCU的輸出碼，而 Fine-Tune Loadings的控制
來自於 FCU的輸出碼，在設計上，Coarse-Tune 
Loadings的負載值較 Fine-Tune Loadings來的
大，另外 Outside-Tune Loading 是在 ADDLL
鎖定後，可由使用者外部控制來微調回授訊號
的延遲時間。 
3.4模擬與量測結果 
在本小節中將呈現第一個快速鎖定且具
多重相位輸出之數位延遲鎖定迴路架構的量
測結果以及第二個具多重相位輸出之寬頻全
數位延遲鎖定迴路架構的模擬結果，其已完成
Pre-Layout Simulation 及 Post-Layout 
Simulation並將在未來完成下線。 
3.4.1 快速鎖定且具多重相位輸出之數位延遲
鎖定迴路架構之量測結果 
圖九為輸入頻率 180 MHz 之模擬鎖定時序
圖；可看出其經過 19 個週期後整體迴路鎖
定；圖十為晶片照相圖，其核心面積為 0.086 
mm2；圖十一、圖十二和圖十三分別為為輸入
頻率 180 MHz 時的量測鎖定圖、反相相位圖
和時脈抖動量圖，可看出其峰對峰時脈抖動量
為 70 ps；消耗功率則為 15mW。表一為量測
 
圖十三 輸入頻率 180 MHz之時脈抖動量圖
圖九 快速鎖定且具多重相位輸出之數位延
遲鎖定迴路頻率180 MHz之模擬鎖定時序圖
 
圖十 快速鎖定且具多重相位輸出之數位延
遲鎖定迴路晶片照相圖 
 
圖十二 輸入頻率 180 MHz之反相相位圖 
 
圖十一 輸入頻率 180 MHz 之鎖定圖 
 9
之模擬結果與其它參考文獻之比較如表二所
示，由表中可看出本架構具有較多的相位輸
出，時脈抖動量較參考文獻[11]及[12]佳且功
率消耗較參考文獻[12]小。 
四、結論與討論 
本研究計畫依序提出兩種架構來實現全
數位延遲鎖定迴路，第一個電路主要是驗證所
提出的粗調/細調迴路的機制是否可行，電路
實測結果跟模擬大致相符，具有快速鎖定、低
相位差與多相位輸出的特性。而由於第一個電
路是採用 0.35 μm 製程，量測頻率範圍只有 
145 MHz~245 MHz，因此，在第二個電路則採
用 90 nm 製程，保留第一個電路 Dual-Loop
的設計概念，提出一TDC的電路並改善DCDL
的架構使操作的頻率可以更廣，其模擬結果，
操作頻率可以為 100 MHz~500 MHz，且峰對
峰時脈抖動量都小於 1%的輸入週期，具有低
抖動的特性，且在一個週期內可以產生八個均
勻的相位輸出。 
五、主要參考文獻 
[1] L. Wang, L. Liu, and H. Chen, “An 
implementation of fast-locking and 
wide-range 11-bit reversible SAR DLL,” 
IEEE Trans. Circuits and Systems II, vol. 
57, no. 6, pp. 421–425, June 2010. 
[2] R. J. Yang, and S.I. Liu, “A 2.5 GHz 
all-digital delay-locked loop in 0.13 μm 
CMOS technology,” IEEE J. Solid-State 
Circuits, vol. 42, no. 11, pp. 2338-2347, 
Nov. 2007. 
[3] G. K. Dehng, J. M. Hsu, C. Y. Yang, and S. 
I. Liu, “Clock-deskew buffer using a 
SAR-controlled delay-locked loop,” IEEE J. 
Solid-State Circuits, vol. 35, no. 8, pp. 
1128–1136, Aug. 2000. 
[4] Y. J. Jeon, J. H. Lee, H. C. Lee, K. W. Jin, 
K. S. Min, J. Y. Chung, and H. J. Park, “A 
66-333-MHz 12-mW register-controlled 
DLL with a single delay line and 
adaptive-duty-cycle clock dividers for 
production DDR SDRAMs,” IEEE J. 
Solid-State Circuits, vol. 39, no. 11, pp. 
2087–2092, Nov. 2004. 
[5] K. Minami, M. Mizuno, H. Yamaguchi, T. 
Nakano, Y. Matsushima, Y. Sumi, T. Sato, 
H. Yamashida, and M. Yamashina, “A 
1-GHz Portable Digital Delay-Locked 
Loop with Infinite Phase Capture Ranges,” 
IEICE Trans. on Electronics, vol. E84-C, 
pp. 220–228, Feb. 2001. 
表二、具多重相位輸出之寬頻全數位延遲鎖定迴路效能比較表 
 [1] [11] [12] This Work II 
Process 0.13μm 0.13μm 0.13μm 90nm 
Supply Voltage 1.2V 1.2V 1.7V-1.9V 1V 
Operating 
Frequency Range 30MHz~1GHz 333MHz~1GHz 200MHz~333MHz 100MHz~500MHz
Multiphase X 5 X 8 
Jitter (pk-pk) 60ps@30MHz (*0.18 %) 
20.3ps@333MHz 
(*0.68 %) 
88ps@200MHz 
(*1.76 %) 
4ps@500MHz 
(*0.2 %) 
Power 
Consumption 
1.5mW@ 
30MHz 
5.2mW@ 
1GHz 
21.4mW@ 
333MHz 
7.8mW@ 
500MHz 
Core Area 0.02mm2 X 0.254mm2 0.056mm2 
%100
T_ck
pk)-(pkJitter  is pk)-(pkJitter  ofequation  The* ×  
 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：100年07月22日 
計畫編號 NSC 99－2218－E－017－001－ 
計畫名稱 具多重相位輸出之寬頻全數位延遲鎖定迴路研製 
出國人員
姓名 羅有龍 
服務機構
及職稱 
國立高雄師範大學電子工程學系
助理教授 
會議時間 
100 年 6 月 20 日
至 
100 年 6 月 22 日 
會議地點 中國大陸-南昌 
會議名稱 電氣與電子工程國際會議 
International Conference on Electric and Electronics 
發表論文
題目 
高性能、低功率互補式金氧半導體輸出驅動器設計 
The High-Performance and Low-Power CMOS Output Driver Design 
一、參加會議經過 
2011 「International Conference on Electric and Electronics」於中國大陸南昌舉
辦，會議時間為 100 年 6/20~6/22，會議地點在南昌大學的International Academic 
Exchange Center 。該會議主要探討議題涵蓋很廣，分別有電路與系統設計、通訊系
統、計算機理論、控制系統、電力系統及訊號處理等等。 
該會議全部安排口頭報告議程(Oral Sessions)，參與的學者來自世界各地，其中
以亞洲學者居多，也有一些業界人士前來發表新的技術，會議中也安排三場的 Plenary 
Speech，由產、學、研各界的學者發表許多目前嶄新的技術與未來趨勢的分析，對個
人日後的研究方向有很大的助益。 
行程規劃如下： 
 1
 3
率，當 Power Supply 有±10%的變異時，頻率的改變只有 0.41%，而對於溫度的變化
也只有 8.2ppm/℃，因此可以取代 Off-Chip 的振盪器，有效地降低成本。 
在此次的會議中個人除了主要聽取電路設計相關的論文外，也聽取了元件、生
醫、無線網路與訊號處理等相關議程，除了激發個人對電路設計的靈感外，也讓個
人思考如何運用本身的研究專長能進一步進行跨領域的整合與合作，該次會議讓個
人增廣見聞，獲益良多。 
此外，由於這次是個人第一次前往中國大陸，看到中國大陸各方面軟硬體進步
神速，雖然在某些領域的研究或許尚不及台灣，但是他們在 IC 設計及半導體方面表
現出強烈的企圖心，使個人覺得我們必須要不斷地精進技術，並進行跨領域合作，
方可以保持領先的優勢。 
 
三、考察參觀活動(無是項活動者略) 
四、建議 
無 
五、攜回資料名稱及內容 
攜回資料為 Proceeding 論文集，包含全部發表的論文。 
六、其他 
感謝行政院國家科學委員會補助經費，讓個人能夠順利參與此次非常有意義的
國際會議。 
 
 
Abstract. There are many important points for high-speed CMOS integrated 
circuit, such as switching speed, power dissipation and full-swing of voltage. In 
this paper, a group of high performance and low-power bootstrapped CMOS 
drivers are designed in order to reduce power consumption and enhance the 
speed of switch for driving a large load, where the drivers will reduce the power 
consumption by using bootstrap manipulate conditional to input statistics. 
Moreover, the low swing bootstrapped feedback controlled split path (LBFS) is 
conducted to reduce the dynamic power dissipation and limiting the voltage 
swing of gate of the output stage. Finally, the charge transfer feedback 
controlled split path (CRFS) CMOS buffer is used to restitute and pull down the 
gate voltage for reducing power consumption and line noise. According to the 
HSPICE simulation results, the proposed drivers of the CMOS driver are 
reduced by 20%~40 compared to the conventional design.  
Keywords: CMOS buffer, Bootstrapped driver, low-power driver, feedback-
controlled 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：羅有龍 計畫編號：99-2218-E-017-001- 
計畫名稱：具多重相位輸出之寬頻全數位延遲鎖定迴路研製 
量化 
成果項目 
實際已達
成數（被接
受或已發
表） 
預期總達成
數(含實際
已達成數)
本計畫
實際貢
獻百分
比 
單位 
備註（質化說明：如數
個計畫共同成果、成
果列為該期刊之封面
故事...等） 
期刊論文 0 0 100%  
研究報告 /技術報
告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告 /技術報
告 0 0 100%  
國外 論文著作 
研討會論文 2 2 100% 
篇 
[1] Yu-Lung Lo, 
Pei-Yuan Chou, Wei-Jen 
Chen, and Shu-Fen 
Tsai, ’A Fast-Locking 
Digital Delay-Locked 
Loop with Multiphase 
Outputs Using 
Mixed-Mode-Controlled 
Delay Line,’ has been 
accepted by IEEE 
International 
Symposium on Computer, 
Consumer and Control 
2012 (EI)
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 □未發表之文稿 ■撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
(1) 學術成就:  
儘管傳統的類比式延遲鎖定迴路在相位誤差、時脈抖動方面表現較佳，是因為在控制延遲
線時，類比式是連續的，而數位式是將延遲時間量化，所以會有量化誤差，因此，相位誤
差及時脈抖動表現上較差。然而，數位式延遲鎖定迴路跟類比式延遲鎖定迴路相比，其優
點分別為：對 PVTL 變異影響較小，及較低的 Standby Currents，除此之外，數位延遲鎖
定迴路同時具有較短的鎖定時間及較小的晶片面積等特性，且易於跟其它電路整合在一個
系統中，況且隨著製程越來越先進，電源電壓越來越低，也意味著類比電路無法輕易地使
電晶體操作在飽和區，因此，數位式延遲鎖定迴路的優勢將會更顯著。此計畫提出兩種的
數位式延遲鎖定迴路的架構，可以應用在單晶片系統設計或高速的介面傳輸電路及記憶體
積體電路上，此外，已將本計畫部份研究成果發表於國際研討會論文，並將繼續整理本計
畫的其它研究結果投稿至相關期刊或研討會。 
(2) 技術創新:  
以數位控制方式設計延遲鎖定迴路，並利用粗調/細調迴路的機制，提升鎖定速度並改善
相位誤差及時脈抖動的性能，同時使用數位時間轉換器的電路搭配改良的數位控制延遲線
來實現寬頻操作及多重相位輸出等特性。 
(3) 社會影響:  
本計畫的研究成果具有一定之實際應用價值，透由該研究成果希冀提升國內 IC 設計公司
在高速介面傳輸電路設計的能力。 
