1.V2.4版本修改记录:
（1） adc接口设计中，去除了ramp波检测，同步检测的模块，保留了快拍模块；
（2） adc接口设计中，去除了跨时钟域的fifo，改用一个FF做跨时钟域的数据交换，但是在ADC_Interface.ucf文件中限定了该ff的位置，使其距离管脚最近；
（3） 去除了动态调节iodelay的模块，改用固定设置的方式，在include目录中增加了一个iodelay_value.v，用于设定固定的IODELAY值； 
（4） 修改了以太网的约束文件；（主要是管脚的iodelay值的设置，默认的ucf文件是针对xilinx平台的）
（5） 在fpga.ucf文件中，加入了一些跨时钟域的约束；（默认约束过紧，会导ise布局布线困难，有timing error）
（6） 根据ADC各个管脚到fpga的走线长度，修改了fpga.ucf文件中offset约束的值；（之前所有的offset使用的同样的值，那是针对等长布线设计的）
（7） ddc模块中的fifo长度由1024改为16，节省资源(采用的distributed ram,不占用bram资源）;
（8） 实例化了多个ms_gen模块放到了各模块中；（之前只实例化了一个该模块，接到所有需要的模块）
建议：
（1） 同步检测在上位机完成，可以设计一个专门的python程，完成快拍+检测是否同步的功能，然后嵌到现在的python设计中去；
（2） 确认频谱中300M有异常频谱的问题；
（3） 确认DDC频率处有一根谱线的问题；
（4） 确认千兆网数据传输的问题（先用wireshark抓一下看看，确认是fpga端还是软件端的问题）；
（5） 目前iodelay的值采用的固定设置的方式，如果手头上有多套设备，请在各个设备测试，确认使用该delay值是否稳定；

2. V2.4.1版本修改记录：
（1）在PRE_DIGITAL_GAIN和AFT_DIGITAL_GAIN模块中实例化了ms_gen模块，用于触发最大值检测模块
