+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; ALU_FPGA|ALU_SRA_IS_ZERO                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[0].f|OR    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[0].f|AND_B ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[0].f|AND_A ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[0].f|NOT   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[0].f       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[1].f|OR    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[1].f|AND_B ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[1].f|AND_A ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[1].f|NOT   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[1].f       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[2].f|OR    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[2].f|AND_B ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[2].f|AND_A ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[2].f|NOT   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[0].generate_muxes_sr[2].f       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[0].f|OR    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[0].f|AND_B ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[0].f|AND_A ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[0].f|NOT   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[0].f       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[1].f|OR    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[1].f|AND_B ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[1].f|AND_A ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[1].f|NOT   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[1].f       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[2].f|OR    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[2].f|AND_B ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[2].f|AND_A ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[2].f|NOT   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[1].generate_muxes_sr[2].f       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[0].f|OR    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[0].f|AND_B ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[0].f|AND_A ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[0].f|NOT   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[0].f       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[1].f|OR    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[1].f|AND_B ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[1].f|AND_A ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[1].f|NOT   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[1].f       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[2].f|OR    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[2].f|AND_B ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[2].f|AND_A ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[2].f|NOT   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC|generate_shift_right[2].generate_muxes_sr[2].f       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_ARITHMETIC                                                      ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[0].f|OR         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[0].f|AND_B      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[0].f|AND_A      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[0].f|NOT        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[0].f            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[1].f|OR         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[1].f|AND_B      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[1].f|AND_A      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[1].f|NOT        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[1].f            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[2].f|OR         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[2].f|AND_B      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[2].f|AND_A      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[2].f|NOT        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[0].generate_muxes_sr[2].f            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[0].f|OR         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[0].f|AND_B      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[0].f|AND_A      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[0].f|NOT        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[0].f            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[1].f|OR         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[1].f|AND_B      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[1].f|AND_A      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[1].f|NOT        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[1].f            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[2].f|OR         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[2].f|AND_B      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[2].f|AND_A      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[2].f|NOT        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[1].generate_muxes_sr[2].f            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[0].f|OR         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[0].f|AND_B      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[0].f|AND_A      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[0].f|NOT        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[0].f            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[1].f|OR         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[1].f|AND_B      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[1].f|AND_A      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[1].f|NOT        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[1].f            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[2].f|OR         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[2].f|AND_B      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[2].f|AND_A      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[2].f|NOT        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC|generate_shift_right[2].generate_muxes_sr[2].f            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_RIGHT_LOGIC                                                           ; 7     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_SHIFT_LEFT_IS_ZERO                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[0].f|OR                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[0].f|AND_B             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[0].f|AND_A             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[0].f|NOT               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[0].f                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[1].f|OR                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[1].f|AND_B             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[1].f|AND_A             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[1].f|NOT               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[1].f                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[2].f|OR                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[2].f|AND_B             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[2].f|AND_A             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[2].f|NOT               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[0].generate_muxes_sl[2].f                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[0].f|OR                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[0].f|AND_B             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[0].f|AND_A             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[0].f|NOT               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[0].f                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[1].f|OR                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[1].f|AND_B             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[1].f|AND_A             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[1].f|NOT               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[1].f                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[2].f|OR                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[2].f|AND_B             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[2].f|AND_A             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[2].f|NOT               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[1].generate_muxes_sl[2].f                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[0].f|OR                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[0].f|AND_B             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[0].f|AND_A             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[0].f|NOT               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[0].f                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[1].f|OR                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[1].f|AND_B             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[1].f|AND_A             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[1].f|NOT               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[1].f                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[2].f|OR                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[2].f|AND_B             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[2].f|AND_A             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[2].f|NOT               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT|generate_shift_right[2].generate_muxes_sl[2].f                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SHIFTING_LEFT                                                                  ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|XOR                                                                            ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|OR                                                                             ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|AND                                                                            ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|NOT                                                                            ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_SUBT_IS_ZERO                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[2].f|OP5                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[2].f|OP4                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[2].f|OP3                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[2].f|OP2                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[2].f|OP1                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[2].f                                           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[1].f|OP5                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[1].f|OP4                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[1].f|OP3                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[1].f|OP2                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[1].f|OP1                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[1].f                                           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[0].f|OP5                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[0].f|OP4                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[0].f|OP3                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[0].f|OP2                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[0].f|OP1                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION|generate_full_adder[0].f                                           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|SUBTRACTION                                                                    ; 7     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|GATE_NOT_COMPLEMENT                                                            ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_SUM_IS_ZERO                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[2].f|OP5                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[2].f|OP4                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[2].f|OP3                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[2].f|OP2                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[2].f|OP1                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[2].f                                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[1].f|OP5                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[1].f|OP4                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[1].f|OP3                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[1].f|OP2                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[1].f|OP1                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[1].f                                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[0].f|OP5                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[0].f|OP4                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[0].f|OP3                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[0].f|OP2                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[0].f|OP1                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL|generate_full_adder[0].f                                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA|ALU_ADDER_FULL                                                                 ; 7     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALU_FPGA                                                                                ; 10    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
