
## 特性

* 支持全双工/半双工
* 支持主/从模式
* i2s更适合立体声系统，通过时分复用i2s也可以支持多声道

## 三个信号

提供时钟（SCK 和 WS）的设备为主设备

i2s 没有地址或设备选择机制，在 i2s 总线上，只能同时存在一个主设备和发送设备

主设备可以是发送设备，也可以是接收设备，或是协调发送设备和接收设备的其它控制设备

i2s 定义的三根信号线：

* 串行始终信号 SCLK （也叫位时钟信号 BCLK）
* 左右声道选择信号 WS （也叫帧时钟 LRCLK）
* 数据信号 SD

![20240910181354](https://cdn.jsdelivr.net/gh/24849748/PicBed/ob/20240910181354.png)


### SD

Serial Data，数据以二进制补码形式传输，MSB 高位先传，如果接收字长比规定短，空出来的补 0

### WS

Word Select，也叫帧时钟 LRCLK
WS 的频率应该等于声音采用率
为 0 表示左声道，为 1 表示右声道

### SCLK

Serial clock，也叫位时钟信号 BCLK。由 Master 产生

假设 48k 24bit 双声道的数据，SCLK = 48kHz * 16bit * 2 = 1.536 MHz



## Master Clock

一些应用场景中，codec 可能需要 MCU 提供MCLK，相当于给 codec 提供晶振时钟

## 格式

根据 SD 相对于 LRCLK 和 SCLK 的位置不同，分为：
* i2s 标准格式，飞利浦定义的
* 左对齐，较少使用
* 右对齐，日本格式、普通格式


