Fitter report for C5_NIOSII_SPI_SLVSEC
Wed Oct 02 16:40:29 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Oct 02 16:40:29 2019       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; C5_NIOSII_SPI_SLVSEC                        ;
; Top-level Entity Name           ; C5_NIOSII_SPI_SLVSEC_TOP                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,809 / 41,910 ( 4 % )                      ;
; Total registers                 ; 2987                                        ;
; Total pins                      ; 28 / 314 ( 9 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,112,960 / 5,662,720 ( 20 % )              ;
; Total RAM Blocks                ; 144 / 553 ( 26 % )                          ;
; Total DSP Blocks                ; 3 / 112 ( 3 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.7%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[16]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[17]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[17]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[18]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[18]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[19]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[19]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[20]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[20]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[21]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[21]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[22]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[22]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[23]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[23]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[24]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[24]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[25]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[25]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[26]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[26]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[27]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[27]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[28]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[28]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[29]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[29]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[30]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[30]~SCLR_LUT                                                                                                                                                                                                                                                                                                                                    ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[31]~_Duplicate_1                                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_spi_control_port_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_spi_control_port_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:laser_dlp_xtrig_controller_0_avms_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:laser_dlp_xtrig_controller_0_avms_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:spi_mm_bridge|cmd_address[2]                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:spi_mm_bridge|cmd_address[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:spi_mm_bridge|cmd_address[3]                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:spi_mm_bridge|cmd_address[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:spi_mm_bridge|cmd_address[4]                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:spi_mm_bridge|cmd_address[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|read                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|read~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|av_waitrequest~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_mm_bridge_s0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_mm_bridge_s0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_mm_bridge_s0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_mm_bridge_s0_agent_rsp_fifo|mem_used[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:xtrig_mm_bridge_s0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:xtrig_mm_bridge_s0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:xtrig_mm_bridge_s0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:xtrig_mm_bridge_s0_agent_rsp_fifo|mem_used[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:xtrig_mm_bridge_s0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:xtrig_mm_bridge_s0_agent_rsp_fifo|mem_used[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:xtrig_mm_bridge_s0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:xtrig_mm_bridge_s0_agent_rsp_fifo|mem_used[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[19]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[19]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|has_pending_responses                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|has_pending_responses~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|has_pending_responses                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|has_pending_responses~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_005|saved_grant[0]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_005|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_ctrl_ld_bypass                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_ctrl_ld_bypass~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_data_ram_ld_align_sign_bit                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_data_ram_ld_align_sign_bit~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_fill_has_started                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_fill_has_started~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_wb_rd_addr_offset[1]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_wb_rd_addr_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_wb_wr_active~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[1]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_active~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_done                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_done~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_offset[1]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_exc_break                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_exc_break~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_inst_result[1]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_inst_result[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_ld_align_sh16                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_ld_align_sh16~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_mem_baddr[5]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_mem_baddr[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_mem_baddr[8]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_mem_baddr[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_mem_baddr[11]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_mem_baddr[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_mem_byte_en[3]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_mem_byte_en[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_pipe_flush_waddr[4]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_pipe_flush_waddr[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_br_taken_waddr_partial[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_br_taken_waddr_partial[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_br_taken_waddr_partial[6]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_br_taken_waddr_partial[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw[22]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw[24]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw_valid                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw_valid~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_pc[0]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_pc[3]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_pc[9]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_pc[12]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_pc[14]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_pc[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_pc[16]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_pc[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_bht_data[1]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_bht_data[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_extra_pc[2]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_extra_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_iw[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_iw[1]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_iw[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_iw[6]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_iw[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_iw[13]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_iw[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_iw[16]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_iw[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_logic_op[0]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_logic_op[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_logic_op[1]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_logic_op[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_pc[0]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_pc[3]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_pc[11]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_pc[13]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_pc[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[28]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src1[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[1]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[2]                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[15]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[19]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[19]~_Duplicate_1DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|F_pc[0]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|F_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|F_pc[3]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|F_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|F_pc[4]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|F_pc[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|F_pc[7]                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|F_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|F_pc[10]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|F_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|F_pc[13]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|F_pc[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_alu_result[3]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_alu_result[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_ctrl_jmp_indirect~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_dst_regnum[0]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_dst_regnum[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_dst_regnum[2]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_dst_regnum[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_dst_regnum[4]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_dst_regnum[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_mem_byte_en[1]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_mem_byte_en[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_norm_intr_req                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_norm_intr_req~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_pc_plus_one[0]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_pc_plus_one[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_pc_plus_one[15]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_pc_plus_one[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_regnum_b_cmp_D                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_regnum_b_cmp_D~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_st_data[0]                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_st_data[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_st_data[12]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_st_data[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|W_debug_mode                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|W_debug_mode~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|address[0]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|address[0]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|address[6]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|address[6]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|MonAReg[3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|MonAReg[3]~DUPLICATE                                                                        ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~DUPLICATE                                                                        ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[1]~DUPLICATE                                                                        ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[5]~DUPLICATE                                                                        ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[7]~DUPLICATE                                                                        ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|waitrequest                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|waitrequest~DUPLICATE                                                                       ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|read                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|read~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|write                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|write~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|writedata[0]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|writedata[0]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_line_field[0]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_line_field[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_line_field[1]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_line_field[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_line_field[2]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_line_field[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_line_field[3]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_line_field[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_line_field[5]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_line_field[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_offset_field[2]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_offset_field[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_tag_field[0]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_tag_field[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_tag_field[1]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_tag_field[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_tag_field[5]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_tag_field[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_readdata_d1[20]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_readdata_d1[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_writedata[1]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_writedata[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|i_read                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|i_read~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_ap_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_ap_offset[2]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_ap_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_initial_offset[0]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_initial_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_line[6]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_line[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_tag[3]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_tag[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_tag[4]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_tag[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_tag[6]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_tag[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_timer_0:timer_0|internal_counter[13]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_timer_0:timer_0|internal_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|RRDY                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|RRDY~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|endofpacketvalue_reg[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|endofpacketvalue_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|shift_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|shift_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|shift_reg[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|shift_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|slowcount[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|slowcount[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|state[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|state[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|current_state.STATE1                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|current_state.STATE1~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|current_state.STATE2                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|current_state.STATE2~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|timeout_count_ff[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|timeout_count_ff[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|timeout_count_ff[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|timeout_count_ff[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|timeout_count_ff[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|timeout_count_ff[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|timeout_count_ff[15]                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|timeout_count_ff[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|timeout_count_ff[23]                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|timeout_count_ff[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit0_dlp_en                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit0_dlp_en~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit3_blue_laser_en                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit3_blue_laser_en~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[4]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[9]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|current_state.STATE2                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|current_state.STATE2~DUPLICATE                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|sm_num_xtrig_pulse[6]                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|sm_num_xtrig_pulse[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[14]                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|xtrig_cycle_done                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|xtrig_cycle_done~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[2]                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[4]                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[0]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[1]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[1]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[3]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[3]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|counter_reg_bit[0]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                      ;
+------------------+--------------------------+--------------+------------+---------------+----------------+
; Name             ; Ignored Entity           ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+------------------+--------------------------+--------------+------------+---------------+----------------+
; Current Strength ; C5_NIOSII_SPI_SLVSEC_TOP ;              ; KEY        ; 16MA          ; QSF Assignment ;
; Current Strength ; C5_NIOSII_SPI_SLVSEC_TOP ;              ; LED        ; 16MA          ; QSF Assignment ;
+------------------+--------------------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6017 ) ; 0.00 % ( 0 / 6017 )        ; 0.00 % ( 0 / 6017 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6017 ) ; 0.00 % ( 0 / 6017 )        ; 0.00 % ( 0 / 6017 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5209 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 239 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 548 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 21 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/00_workspace/FPGA/FPGA_workspace/DE10_Nano/C5_NIOSII_SPI_SLVSEC/output_files/C5_NIOSII_SPI_SLVSEC.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,809 / 41,910        ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 1,809                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,139 / 41,910        ; 5 %   ;
;         [a] ALMs used for LUT logic and registers           ; 828                   ;       ;
;         [b] ALMs used for LUT logic                         ; 767                   ;       ;
;         [c] ALMs used for registers                         ; 544                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 347 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 17 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 15                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 291 / 4,191           ; 7 %   ;
;     -- Logic LABs                                           ; 291                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,729                 ;       ;
;     -- 7 input functions                                    ; 25                    ;       ;
;     -- 6 input functions                                    ; 630                   ;       ;
;     -- 5 input functions                                    ; 533                   ;       ;
;     -- 4 input functions                                    ; 475                   ;       ;
;     -- <=3 input functions                                  ; 1,066                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 527                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,987                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,743 / 83,820        ; 3 %   ;
;         -- Secondary logic registers                        ; 244 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,796                 ;       ;
;         -- Routing optimization registers                   ; 191                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 28 / 314              ; 9 %   ;
;     -- Clock pins                                           ; 4 / 8                 ; 50 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 144 / 553             ; 26 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,112,960 / 5,662,720 ; 20 %  ;
; Total block memory implementation bits                      ; 1,474,560 / 5,662,720 ; 26 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 3 / 112               ; 3 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.1% / 3.1% / 3.0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 31.6% / 31.9% / 30.6% ;       ;
; Maximum fan-out                                             ; 2700                  ;       ;
; Highest non-global fan-out                                  ; 1671                  ;       ;
; Total fan-out                                               ; 26432                 ;       ;
; Average fan-out                                             ; 4.09                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                   ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1564 / 41910 ( 4 % )  ; 90 / 41910 ( < 1 % )  ; 155 / 41910 ( < 1 % )          ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1564                  ; 90                    ; 155                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1835 / 41910 ( 4 % )  ; 98 / 41910 ( < 1 % )  ; 208 / 41910 ( < 1 % )          ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 729                   ; 35                    ; 65                             ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 671                   ; 41                    ; 55                             ; 0                              ;
;         [c] ALMs used for registers                         ; 435                   ; 22                    ; 88                             ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                     ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 287 / 41910 ( < 1 % ) ; 9 / 41910 ( < 1 % )   ; 54 / 41910 ( < 1 % )           ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 16 / 41910 ( < 1 % )  ; 1 / 41910 ( < 1 % )   ; 1 / 41910 ( < 1 % )            ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                     ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 1                     ; 1                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 15                    ; 0                     ; 0                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                                             ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 251 / 4191 ( 6 % )    ; 16 / 4191 ( < 1 % )   ; 30 / 4191 ( < 1 % )            ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 251                   ; 16                    ; 30                             ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 2387                  ; 127                   ; 215                            ; 0                              ;
;     -- 7 input functions                                    ; 22                    ; 2                     ; 1                              ; 0                              ;
;     -- 6 input functions                                    ; 544                   ; 26                    ; 60                             ; 0                              ;
;     -- 5 input functions                                    ; 479                   ; 26                    ; 28                             ; 0                              ;
;     -- 4 input functions                                    ; 434                   ; 18                    ; 23                             ; 0                              ;
;     -- <=3 input functions                                  ; 908                   ; 55                    ; 103                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 382                   ; 35                    ; 110                            ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                       ;                                ;                                ;
;         -- Primary logic registers                          ; 2326 / 83820 ( 3 % )  ; 112 / 83820 ( < 1 % ) ; 305 / 83820 ( < 1 % )          ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 207 / 83820 ( < 1 % ) ; 6 / 83820 ( < 1 % )   ; 31 / 83820 ( < 1 % )           ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                       ;                                ;                                ;
;         -- Design implementation registers                  ; 2354                  ; 112                   ; 330                            ; 0                              ;
;         -- Routing optimization registers                   ; 179                   ; 6                     ; 6                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
;                                                             ;                       ;                       ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                                    ; 26                    ; 0                     ; 0                              ; 2                              ;
; I/O registers                                               ; 0                     ; 0                     ; 0                              ; 0                              ;
; Total block memory bits                                     ; 1112320               ; 0                     ; 640                            ; 0                              ;
; Total block memory implementation bits                      ; 1464320               ; 0                     ; 10240                          ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 143 / 553 ( 25 % )    ; 0 / 553 ( 0 % )       ; 1 / 553 ( < 1 % )              ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 3 / 112 ( 2 % )       ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )                ; 3 / 116 ( 2 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )                 ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                       ;                                ;                                ;
; Connections                                                 ;                       ;                       ;                                ;                                ;
;     -- Input Connections                                    ; 3027                  ; 181                   ; 593                            ; 1                              ;
;     -- Registered Input Connections                         ; 2723                  ; 126                   ; 361                            ; 0                              ;
;     -- Output Connections                                   ; 18                    ; 416                   ; 35                             ; 3333                           ;
;     -- Registered Output Connections                        ; 6                     ; 416                   ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Internal Connections                                        ;                       ;                       ;                                ;                                ;
;     -- Total Connections                                    ; 25316                 ; 1399                  ; 2225                           ; 3391                           ;
;     -- Registered Connections                               ; 13554                 ; 1083                  ; 1129                           ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; External Connections                                        ;                       ;                       ;                                ;                                ;
;     -- Top                                                  ; 0                     ; 205                   ; 10                             ; 2830                           ;
;     -- sld_hub:auto_hub                                     ; 205                   ; 22                    ; 210                            ; 160                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 10                    ; 210                   ; 64                             ; 344                            ;
;     -- hard_block:auto_generated_inst                       ; 2830                  ; 160                   ; 344                            ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Partition Interface                                         ;                       ;                       ;                                ;                                ;
;     -- Input Ports                                          ; 45                    ; 111                   ; 84                             ; 6                              ;
;     -- Output Ports                                         ; 26                    ; 128                   ; 25                             ; 12                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Registered Ports                                            ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                     ; 12                             ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 68                    ; 11                             ; 0                              ;
;                                                             ;                       ;                       ;                                ;                                ;
; Port Connectivity                                           ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 2                     ; 28                             ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 45                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                     ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 84                    ; 9                              ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 89                    ; 23                             ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 76                    ; 13                             ; 0                              ;
+-------------------------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; FPGA_CLK_50 ; V11   ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]      ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 132                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]      ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SPI_MISO    ; AG28  ; 4A       ; 86           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]       ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]       ; W24   ; 5B       ; 89           ; 25           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]       ; W21   ; 5B       ; 89           ; 23           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]       ; W20   ; 5B       ; 89           ; 23           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; B_LASER    ; AH21  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DLP_EN     ; AF22  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; INCK_EN    ; AE19  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]     ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]     ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]     ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]     ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]     ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]     ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]     ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]     ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; REG_1V2_EN ; AG19  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; REG_1V8_EN ; AG18  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; REG_3V3_EN ; AF18  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R_LASER    ; AH23  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SPI_MOSI   ; AE25  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SPI_SCLK   ; AA15  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SPI_SS_n   ; Y15   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; XCLR       ; AG15  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; XTRIG      ; AG20  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 14 / 68 ( 21 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 9 / 16 ( 56 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 4 / 7 ( 57 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 6 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; SPI_SCLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; INCK_EN                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; SPI_MOSI                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE26     ; 214        ; 5A             ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; REG_3V3_EN                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; DLP_EN                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; XCLR                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; REG_1V8_EN                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 174        ; 4A             ; REG_1V2_EN                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 177        ; 4A             ; XTRIG                           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; SPI_MISO                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; B_LASER                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 190        ; 4A             ; R_LASER                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; FPGA_CLK_50                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; SPI_SS_n                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 221        ; 5A             ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------+
; I/O Assignment Warnings        ;
+------------+-------------------+
; Pin Name   ; Reason            ;
+------------+-------------------+
; LED[0]     ; Missing slew rate ;
; LED[1]     ; Missing slew rate ;
; LED[2]     ; Missing slew rate ;
; LED[3]     ; Missing slew rate ;
; LED[4]     ; Missing slew rate ;
; LED[5]     ; Missing slew rate ;
; LED[6]     ; Missing slew rate ;
; LED[7]     ; Missing slew rate ;
; SPI_MOSI   ; Missing slew rate ;
; SPI_SCLK   ; Missing slew rate ;
; SPI_SS_n   ; Missing slew rate ;
; REG_1V2_EN ; Missing slew rate ;
; REG_1V8_EN ; Missing slew rate ;
; REG_3V3_EN ; Missing slew rate ;
; INCK_EN    ; Missing slew rate ;
; XCLR       ; Missing slew rate ;
; B_LASER    ; Missing slew rate ;
; R_LASER    ; Missing slew rate ;
; DLP_EN     ; Missing slew rate ;
; XTRIG      ; Missing slew rate ;
+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                                                    ;                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                                                                    ; Integer PLL               ;
;     -- PLL Location                                                                                                                                ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                                     ; none                      ;
;     -- PLL Bandwidth                                                                                                                               ; Auto                      ;
;         -- PLL Bandwidth Range                                                                                                                     ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                                                                   ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                                                  ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                                                           ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                                                                          ; Direct                    ;
;     -- PLL Freq Min Lock                                                                                                                           ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                                                           ; 133.333333 MHz            ;
;     -- PLL Enable                                                                                                                                  ; On                        ;
;     -- PLL Fractional Division                                                                                                                     ; N/A                       ;
;     -- M Counter                                                                                                                                   ; 12                        ;
;     -- N Counter                                                                                                                                   ; 2                         ;
;     -- PLL Refclk Select                                                                                                                           ;                           ;
;             -- PLL Refclk Select Location                                                                                                          ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                  ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                                                                  ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                                                     ; N/A                       ;
;             -- CORECLKIN source                                                                                                                    ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                                                                  ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                                                   ; N/A                       ;
;             -- RXIQCLKIN source                                                                                                                    ; N/A                       ;
;             -- CLKIN(0) source                                                                                                                     ; FPGA_CLK_50~input         ;
;             -- CLKIN(1) source                                                                                                                     ; N/A                       ;
;             -- CLKIN(2) source                                                                                                                     ; N/A                       ;
;             -- CLKIN(3) source                                                                                                                     ; N/A                       ;
;     -- PLL Output Counter                                                                                                                          ;                           ;
;         -- c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                                              ; 100.0 MHz                 ;
;             -- Output Clock Location                                                                                                               ; PLLOUTPUTCOUNTER_X0_Y8_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                              ; On                        ;
;             -- Duty Cycle                                                                                                                          ; 50.0000                   ;
;             -- Phase Shift                                                                                                                         ; 0.000000 degrees          ;
;             -- C Counter                                                                                                                           ; 3                         ;
;             -- C Counter PH Mux PRST                                                                                                               ; 0                         ;
;             -- C Counter PRST                                                                                                                      ; 1                         ;
;         -- c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                                              ; 1.0 MHz                   ;
;             -- Output Clock Location                                                                                                               ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                              ; Off                       ;
;             -- Duty Cycle                                                                                                                          ; 50.0000                   ;
;             -- Phase Shift                                                                                                                         ; 0.000000 degrees          ;
;             -- C Counter                                                                                                                           ; 300                       ;
;             -- C Counter PH Mux PRST                                                                                                               ; 0                         ;
;             -- C Counter PRST                                                                                                                      ; 1                         ;
;                                                                                                                                                    ;                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------+
; Compilation Hierarchy Node                                                                                                                                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Entity Name                                                             ; Library Name         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------+
; |C5_NIOSII_SPI_SLVSEC_TOP                                                                                                                                          ; 1808.5 (0.5)         ; 2138.5 (0.5)                     ; 346.5 (0.0)                                       ; 16.5 (0.0)                       ; 0.0 (0.0)            ; 2729 (1)            ; 2987 (0)                  ; 0 (0)         ; 1112960           ; 144   ; 3          ; 28   ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; C5_NIOSII_SPI_SLVSEC_TOP                                                ; work                 ;
;    |c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|                                                                                                                   ; 1563.5 (0.0)         ; 1833.5 (0.0)                     ; 285.5 (0.0)                                       ; 15.5 (0.0)                       ; 0.0 (0.0)            ; 2386 (0)            ; 2533 (0)                  ; 0 (0)         ; 1112320           ; 143   ; 3          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; c5_niosii_spi_slvsec                                                    ; c5_niosii_spi_slvsec ;
;       |altera_reset_controller:rst_controller|                                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_reset_controller                                                 ; c5_niosii_spi_slvsec ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_synchronizer                                               ; c5_niosii_spi_slvsec ;
;       |c5_niosii_spi_slvsec_mm_interconnect_0:mm_interconnect_0|                                                                                                   ; 1.2 (0.0)            ; 8.1 (0.0)                        ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; c5_niosii_spi_slvsec_mm_interconnect_0                                  ; c5_niosii_spi_slvsec ;
;          |altera_merlin_slave_translator:spi_spi_control_port_translator|                                                                                          ; 1.2 (1.2)            ; 8.1 (8.1)                        ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_spi_control_port_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                          ; c5_niosii_spi_slvsec ;
;       |c5_niosii_spi_slvsec_mm_interconnect_1:mm_interconnect_1|                                                                                                   ; 2.3 (0.0)            ; 2.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; c5_niosii_spi_slvsec_mm_interconnect_1                                  ; c5_niosii_spi_slvsec ;
;          |altera_merlin_slave_translator:laser_dlp_xtrig_controller_0_avms_translator|                                                                             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:laser_dlp_xtrig_controller_0_avms_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                          ; c5_niosii_spi_slvsec ;
;       |c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|                                                                                                                 ; 1387.6 (0.0)         ; 1615.5 (0.0)                     ; 243.3 (0.0)                                       ; 15.5 (0.0)                       ; 0.0 (0.0)            ; 2088 (0)            ; 2168 (0)                  ; 0 (0)         ; 1112320           ; 143   ; 3          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; c5_niosii_spi_slvsec_niosii_cpu                                         ; c5_niosii_spi_slvsec ;
;          |altera_avalon_mm_bridge:spi_mm_bridge|                                                                                                                   ; 21.3 (21.3)          ; 25.7 (25.7)                      ; 4.5 (4.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:spi_mm_bridge                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_mm_bridge                                                 ; c5_niosii_spi_slvsec ;
;          |altera_avalon_mm_bridge:xtrig_mm_bridge|                                                                                                                 ; 24.0 (24.0)          ; 38.7 (38.7)                      ; 14.7 (14.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:xtrig_mm_bridge                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_mm_bridge                                                 ; c5_niosii_spi_slvsec ;
;          |altera_reset_controller:rst_controller|                                                                                                                  ; 3.0 (2.5)            ; 8.1 (4.8)                        ; 5.1 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                                                 ; c5_niosii_spi_slvsec ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                                       ; 0.5 (0.5)            ; 2.0 (2.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                                               ; c5_niosii_spi_slvsec ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                           ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                                               ; c5_niosii_spi_slvsec ;
;          |altera_reset_controller:rst_controller_001|                                                                                                              ; 0.0 (0.0)            ; 1.7 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                                                 ; c5_niosii_spi_slvsec ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                           ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                                               ; c5_niosii_spi_slvsec ;
;          |c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|                                                                                                 ; 59.8 (15.5)          ; 74.6 (17.3)                      ; 14.9 (1.8)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 115 (33)            ; 114 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0                             ; c5_niosii_spi_slvsec ;
;             |alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|                                                                      ; 20.0 (20.0)          ; 31.5 (31.5)                      ; 11.7 (11.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 34 (34)             ; 54 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; alt_jtag_atlantic                                                       ; work                 ;
;             |c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|                                        ; 12.1 (0.0)           ; 12.6 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                                                                                                                                   ; c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r                    ; c5_niosii_spi_slvsec ;
;                |scfifo:rfifo|                                                                                                                                      ; 12.1 (0.0)           ; 12.6 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                                                                      ; scfifo                                                                  ; work                 ;
;                   |scfifo_3291:auto_generated|                                                                                                                     ; 12.1 (0.0)           ; 12.6 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                                                                                                           ; scfifo_3291                                                             ; work                 ;
;                      |a_dpfifo_5771:dpfifo|                                                                                                                        ; 12.1 (0.0)           ; 12.6 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                                                                                                      ; a_dpfifo_5771                                                           ; work                 ;
;                         |a_fefifo_7cf:fifo_state|                                                                                                                  ; 6.1 (3.1)            ; 6.6 (3.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                              ; a_fefifo_7cf                                                            ; work                 ;
;                            |cntr_vg7:count_usedw|                                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                                                                                                         ; cntr_vg7                                                                ; work                 ;
;                         |altsyncram_7pu1:FIFOram|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                                                                                                              ; altsyncram_7pu1                                                         ; work                 ;
;                         |cntr_jgb:rd_ptr_count|                                                                                                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                                                                                                                ; cntr_jgb                                                                ; work                 ;
;                         |cntr_jgb:wr_ptr|                                                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                                                                                                      ; cntr_jgb                                                                ; work                 ;
;             |c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|                                        ; 12.3 (0.0)           ; 13.2 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                                                                                                                                   ; c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w                    ; c5_niosii_spi_slvsec ;
;                |scfifo:wfifo|                                                                                                                                      ; 12.3 (0.0)           ; 13.2 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                                                                      ; scfifo                                                                  ; work                 ;
;                   |scfifo_3291:auto_generated|                                                                                                                     ; 12.3 (0.0)           ; 13.2 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                                                                                                           ; scfifo_3291                                                             ; work                 ;
;                      |a_dpfifo_5771:dpfifo|                                                                                                                        ; 12.3 (0.0)           ; 13.2 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                                                                                                      ; a_dpfifo_5771                                                           ; work                 ;
;                         |a_fefifo_7cf:fifo_state|                                                                                                                  ; 6.3 (3.2)            ; 7.2 (4.2)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 12 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                              ; a_fefifo_7cf                                                            ; work                 ;
;                            |cntr_vg7:count_usedw|                                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                                                                                                         ; cntr_vg7                                                                ; work                 ;
;                         |altsyncram_7pu1:FIFOram|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                                                                                                              ; altsyncram_7pu1                                                         ; work                 ;
;                         |cntr_jgb:rd_ptr_count|                                                                                                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                                                                                                                ; cntr_jgb                                                                ; work                 ;
;                         |cntr_jgb:wr_ptr|                                                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                                                                                                      ; cntr_jgb                                                                ; work                 ;
;          |c5_niosii_spi_slvsec_niosii_cpu_key:key|                                                                                                                 ; 2.7 (2.7)            ; 3.2 (3.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_key:key                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; c5_niosii_spi_slvsec_niosii_cpu_key                                     ; c5_niosii_spi_slvsec ;
;          |c5_niosii_spi_slvsec_niosii_cpu_led:led|                                                                                                                 ; 5.1 (5.1)            ; 6.7 (6.7)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_led:led                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; c5_niosii_spi_slvsec_niosii_cpu_led                                     ; c5_niosii_spi_slvsec ;
;          |c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|                                                                                     ; 199.2 (0.0)          ; 212.9 (0.0)                      ; 15.0 (0.0)                                        ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 401 (0)             ; 205 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0                       ; c5_niosii_spi_slvsec ;
;             |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                                                   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                   ; c5_niosii_spi_slvsec ;
;             |altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|                                                                                                          ; 2.4 (2.4)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                                   ; c5_niosii_spi_slvsec ;
;             |altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|                                                                                                          ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                                   ; c5_niosii_spi_slvsec ;
;             |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                                                    ; 4.7 (4.7)            ; 4.8 (4.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                                   ; c5_niosii_spi_slvsec ;
;             |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                                             ; 4.2 (4.2)            ; 4.3 (4.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                                   ; c5_niosii_spi_slvsec ;
;             |altera_avalon_sc_fifo:spi_mm_bridge_s0_agent_rsp_fifo|                                                                                                ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_mm_bridge_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                                   ; c5_niosii_spi_slvsec ;
;             |altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|                                                                                                           ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                                   ; c5_niosii_spi_slvsec ;
;             |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                                                      ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                                   ; c5_niosii_spi_slvsec ;
;             |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                                                      ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                                   ; c5_niosii_spi_slvsec ;
;             |altera_avalon_sc_fifo:xtrig_mm_bridge_s0_agent_rsp_fifo|                                                                                              ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:xtrig_mm_bridge_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                                   ; c5_niosii_spi_slvsec ;
;             |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                                            ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_master_agent                                              ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_agent:key_s1_agent|                                                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                               ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                                         ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                               ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_agent:onchip_memory2_0_s1_agent|                                                                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                                               ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_agent:spi_mm_bridge_s0_agent|                                                                                                     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:spi_mm_bridge_s0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                                               ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_agent:sw_s1_agent|                                                                                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sw_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                               ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                                               ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                                               ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_agent:xtrig_mm_bridge_s0_agent|                                                                                                   ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:xtrig_mm_bridge_s0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                                               ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                                              ; 8.5 (8.5)            ; 9.3 (9.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                          ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_translator:key_s1_translator|                                                                                                     ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                          ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_translator:led_s1_translator|                                                                                                     ; 5.4 (5.4)            ; 5.8 (5.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                          ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                                               ; 9.0 (9.0)            ; 12.0 (12.0)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                          ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                                          ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_translator:sw_s1_translator|                                                                                                      ; 4.0 (4.0)            ; 4.6 (4.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                                          ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                                                 ; 2.9 (2.9)            ; 3.2 (3.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                                          ; c5_niosii_spi_slvsec ;
;             |altera_merlin_slave_translator:timer_0_s1_translator|                                                                                                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                                          ; c5_niosii_spi_slvsec ;
;             |altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|                                                                                       ; 12.5 (12.5)          ; 12.6 (12.6)                      ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_traffic_limiter                                           ; c5_niosii_spi_slvsec ;
;             |altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|                                                                                ; 4.4 (4.4)            ; 4.6 (4.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_traffic_limiter                                           ; c5_niosii_spi_slvsec ;
;             |c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                ; 12.0 (12.0)          ; 15.2 (15.2)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                               ; c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_demux             ; c5_niosii_spi_slvsec ;
;             |c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                        ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                       ; c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_demux_001         ; c5_niosii_spi_slvsec ;
;             |c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                            ; 17.2 (15.0)          ; 17.2 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 6 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                                                                                                                                                                                                                           ; c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002           ; c5_niosii_spi_slvsec ;
;                |altera_merlin_arbitrator:arb|                                                                                                                      ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                                                ; c5_niosii_spi_slvsec ;
;             |c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_005|                                                                            ; 25.3 (23.7)          ; 26.2 (24.2)                      ; 0.8 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (55)             ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_005                                                                                                                                                                                                                                                                                                                                                                                                                                           ; c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002           ; c5_niosii_spi_slvsec ;
;                |altera_merlin_arbitrator:arb|                                                                                                                      ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                                                ; c5_niosii_spi_slvsec ;
;             |c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_router:router|                                                                                      ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_router                ; c5_niosii_spi_slvsec ;
;             |c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_router_001:router_001|                                                                              ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                                                                                                                                             ; c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_router_001            ; c5_niosii_spi_slvsec ;
;             |c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_rsp_demux_002:rsp_demux_002|                                                                        ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_rsp_demux_002:rsp_demux_002                                                                                                                                                                                                                                                                                                                                                                                                                                       ; c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_rsp_demux_002         ; c5_niosii_spi_slvsec ;
;             |c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_rsp_demux_002:rsp_demux_005|                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_rsp_demux_002:rsp_demux_005                                                                                                                                                                                                                                                                                                                                                                                                                                       ; c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_rsp_demux_002         ; c5_niosii_spi_slvsec ;
;             |c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                    ; 24.8 (24.8)          ; 28.5 (28.5)                      ; 4.2 (4.2)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 66 (66)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_rsp_mux               ; c5_niosii_spi_slvsec ;
;             |c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                            ; 6.7 (6.7)            ; 7.5 (7.5)                        ; 1.1 (1.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                           ; c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_rsp_mux_001           ; c5_niosii_spi_slvsec ;
;          |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|                                                                                               ; 1017.1 (0.0)         ; 1185.9 (0.0)                     ; 182.1 (0.0)                                       ; 13.4 (0.0)                       ; 0.0 (0.0)            ; 1455 (0)            ; 1646 (0)                  ; 0 (0)         ; 62720             ; 13    ; 3          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0                            ; c5_niosii_spi_slvsec ;
;             |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|                                                                                                 ; 1017.1 (887.8)       ; 1185.9 (1019.4)                  ; 182.1 (144.5)                                     ; 13.4 (12.9)                      ; 0.0 (0.0)            ; 1455 (1282)         ; 1646 (1364)               ; 0 (0)         ; 62720             ; 13    ; 3          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu                        ; c5_niosii_spi_slvsec ;
;                |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht                                                                                                                                                                                                                                                                                                                                                         ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht_module             ; c5_niosii_spi_slvsec ;
;                   |altsyncram:the_altsyncram|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                               ; altsyncram                                                              ; work                 ;
;                      |altsyncram_pdj1:auto_generated|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated                                                                                                                                                                                                                                                                                                ; altsyncram_pdj1                                                         ; work                 ;
;                |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_data_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_data|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_data_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_data                                                                                                                                                                                                                                                                                                                                                 ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_data_module         ; c5_niosii_spi_slvsec ;
;                   |altsyncram:the_altsyncram|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_data_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                       ; altsyncram                                                              ; work                 ;
;                      |altsyncram_4kl1:auto_generated|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_data_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated                                                                                                                                                                                                                                                                                        ; altsyncram_4kl1                                                         ; work                 ;
;                |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_tag_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_tag|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_tag_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_tag                                                                                                                                                                                                                                                                                                                                                   ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_tag_module          ; c5_niosii_spi_slvsec ;
;                   |altsyncram:the_altsyncram|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_tag_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                         ; altsyncram                                                              ; work                 ;
;                      |altsyncram_3pi1:auto_generated|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_tag_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_3pi1:auto_generated                                                                                                                                                                                                                                                                                          ; altsyncram_3pi1                                                         ; work                 ;
;                |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_victim_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_victim|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_victim_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_victim                                                                                                                                                                                                                                                                                                                                             ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_victim_module       ; c5_niosii_spi_slvsec ;
;                   |altsyncram:the_altsyncram|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_victim_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                              ; work                 ;
;                      |altsyncram_baj1:auto_generated|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_victim_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated                                                                                                                                                                                                                                                                                    ; altsyncram_baj1                                                         ; work                 ;
;                |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_data_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_data|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_data_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_data                                                                                                                                                                                                                                                                                                                                                 ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_data_module         ; c5_niosii_spi_slvsec ;
;                   |altsyncram:the_altsyncram|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_data_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                       ; altsyncram                                                              ; work                 ;
;                      |altsyncram_spj1:auto_generated|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_data_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated                                                                                                                                                                                                                                                                                        ; altsyncram_spj1                                                         ; work                 ;
;                |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_tag_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_tag|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1920              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_tag_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_tag                                                                                                                                                                                                                                                                                                                                                   ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_tag_module          ; c5_niosii_spi_slvsec ;
;                   |altsyncram:the_altsyncram|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1920              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_tag_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                         ; altsyncram                                                              ; work                 ;
;                      |altsyncram_rgj1:auto_generated|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1920              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_tag_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rgj1:auto_generated                                                                                                                                                                                                                                                                                          ; altsyncram_rgj1                                                         ; work                 ;
;                |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell                                                                                                                                                                                                                                                                                                                                                ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell              ; c5_niosii_spi_slvsec ;
;                   |altera_mult_add:the_altmult_add_p1|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                                                                                                             ; altera_mult_add                                                         ; work                 ;
;                      |altera_mult_add_37p2:auto_generated|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated                                                                                                                                                                                                                                                                         ; altera_mult_add_37p2                                                    ; work                 ;
;                         |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                                                ; altera_mult_add_rtl                                                     ; work                 ;
;                            |ama_multiplier_function:multiplier_block|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                                                       ; ama_multiplier_function                                                 ; work                 ;
;                   |altera_mult_add:the_altmult_add_p2|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                                                                                                             ; altera_mult_add                                                         ; work                 ;
;                      |altera_mult_add_37p2:auto_generated|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated                                                                                                                                                                                                                                                                         ; altera_mult_add_37p2                                                    ; work                 ;
;                         |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                                                ; altera_mult_add_rtl                                                     ; work                 ;
;                            |ama_multiplier_function:multiplier_block|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                                                       ; ama_multiplier_function                                                 ; work                 ;
;                   |altera_mult_add:the_altmult_add_p3|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                                                                                                             ; altera_mult_add                                                         ; work                 ;
;                      |altera_mult_add_37p2:auto_generated|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated                                                                                                                                                                                                                                                                         ; altera_mult_add_37p2                                                    ; work                 ;
;                         |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                                                ; altera_mult_add_rtl                                                     ; work                 ;
;                            |ama_multiplier_function:multiplier_block|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                                                       ; ama_multiplier_function                                                 ; work                 ;
;                |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|                         ; 129.3 (30.8)         ; 166.5 (32.1)                     ; 37.7 (1.3)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 173 (7)             ; 282 (85)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                                                                                                ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci              ; c5_niosii_spi_slvsec ;
;                   |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|  ; 37.1 (0.0)           ; 58.5 (0.0)                       ; 21.8 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                                                                  ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper    ; c5_niosii_spi_slvsec ;
;                      |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk| ; 4.4 (3.6)            ; 23.7 (22.3)                      ; 19.3 (18.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk     ; c5_niosii_spi_slvsec ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                     ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                                                 ; work                 ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                                 ; work                 ;
;                      |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|       ; 31.0 (30.7)          ; 33.5 (31.9)                      ; 2.8 (1.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck                                                            ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck        ; c5_niosii_spi_slvsec ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                     ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                                                 ; work                 ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                     ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                                 ; work                 ;
;                      |sld_virtual_jtag_basic:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_phy|                                                     ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_phy                                                                                                          ; sld_virtual_jtag_basic                                                  ; work                 ;
;                   |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_avalon_reg:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_avalon_reg|        ; 4.7 (4.7)            ; 5.8 (5.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_avalon_reg:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                                                        ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_avalon_reg       ; c5_niosii_spi_slvsec ;
;                   |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_break:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_break|          ; 0.3 (0.3)            ; 16.0 (16.0)                      ; 15.7 (15.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_break:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                                                          ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_break        ; c5_niosii_spi_slvsec ;
;                   |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_debug:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_debug|          ; 4.5 (4.3)            ; 5.0 (4.4)                        ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_debug:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                                                          ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_debug        ; c5_niosii_spi_slvsec ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                         ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_debug:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                      ; altera_std_synchronizer                                                 ; work                 ;
;                   |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|                ; 49.3 (49.3)          ; 49.1 (49.1)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 82 (82)             ; 55 (55)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                                                                ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem           ; c5_niosii_spi_slvsec ;
;                      |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ociram_sp_ram_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ociram_sp_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ociram_sp_ram_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ociram_sp_ram_module   ; c5_niosii_spi_slvsec ;
;                         |altsyncram:the_altsyncram|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ociram_sp_ram_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                                              ; work                 ;
;                            |altsyncram_qid1:auto_generated|                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ociram_sp_ram_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                                         ; work                 ;
;                |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_a_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_a|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_a_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                                                                                                 ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_a_module ; c5_niosii_spi_slvsec ;
;                   |altsyncram:the_altsyncram|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_a_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                       ; altsyncram                                                              ; work                 ;
;                      |altsyncram_voi1:auto_generated|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_a_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated                                                                                                                                                                                                                                                                        ; altsyncram_voi1                                                         ; work                 ;
;                |c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_b_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_b|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_b_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                                                                                                 ; c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_b_module ; c5_niosii_spi_slvsec ;
;                   |altsyncram:the_altsyncram|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_b_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                       ; altsyncram                                                              ; work                 ;
;                      |altsyncram_voi1:auto_generated|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_b_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated                                                                                                                                                                                                                                                                        ; altsyncram_voi1                                                         ; work                 ;
;          |c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0:onchip_memory2_0|                                                                                       ; 29.9 (0.7)           ; 32.0 (0.7)                       ; 2.5 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 37 (1)              ; 2 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0                        ; c5_niosii_spi_slvsec ;
;             |altsyncram:the_altsyncram|                                                                                                                            ; 28.9 (0.0)           ; 31.3 (0.0)                       ; 2.8 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                                              ; work                 ;
;                |altsyncram_etp1:auto_generated|                                                                                                                    ; 28.9 (0.5)           ; 31.3 (0.8)                       ; 2.8 (0.3)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (2)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_etp1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram_etp1                                                         ; work                 ;
;                   |decode_8la:decode3|                                                                                                                             ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_etp1:auto_generated|decode_8la:decode3                                                                                                                                                                                                                                                                                                                                                                                                                                           ; decode_8la                                                              ; work                 ;
;                   |mux_5hb:mux2|                                                                                                                                   ; 26.4 (26.4)          ; 29.3 (29.3)                      ; 3.3 (3.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_etp1:auto_generated|mux_5hb:mux2                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; mux_5hb                                                                 ; work                 ;
;          |c5_niosii_spi_slvsec_niosii_cpu_sw:sw|                                                                                                                   ; 1.8 (1.8)            ; 1.9 (1.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_sw:sw                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; c5_niosii_spi_slvsec_niosii_cpu_sw                                      ; c5_niosii_spi_slvsec ;
;          |c5_niosii_spi_slvsec_niosii_cpu_timer_0:timer_0|                                                                                                         ; 23.7 (23.7)          ; 24.3 (24.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; c5_niosii_spi_slvsec_niosii_cpu_timer_0                                 ; c5_niosii_spi_slvsec ;
;       |c5_niosii_spi_slvsec_pll_0:pll_0|                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; c5_niosii_spi_slvsec_pll_0                                              ; c5_niosii_spi_slvsec ;
;          |altera_pll:altera_pll_i|                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_pll                                                              ; work                 ;
;       |c5_niosii_spi_slvsec_spi:spi|                                                                                                                               ; 48.2 (48.2)          ; 65.2 (65.2)                      ; 17.0 (17.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 126 (126)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; c5_niosii_spi_slvsec_spi                                                ; c5_niosii_spi_slvsec ;
;       |camera_poweron_sequence_sm:imx421_poweron_0|                                                                                                                ; 24.5 (24.5)          ; 26.5 (26.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; camera_poweron_sequence_sm                                              ; c5_niosii_spi_slvsec ;
;       |laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|                                                                                               ; 99.7 (36.0)          ; 114.2 (46.3)                     ; 14.5 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 163 (38)            ; 160 (117)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; laser_dlp_xtrig_controller_avms                                         ; c5_niosii_spi_slvsec ;
;          |laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|                                                                                                 ; 63.7 (63.7)          ; 67.8 (67.8)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (125)           ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; laser_dlp_xtrig_controller                                              ; c5_niosii_spi_slvsec ;
;    |sld_hub:auto_hub|                                                                                                                                              ; 90.0 (0.5)           ; 97.0 (0.5)                       ; 7.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 127 (1)             ; 118 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; sld_hub                                                                 ; altera_sld           ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|                            ; 89.5 (0.0)           ; 96.5 (0.0)                       ; 7.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 118 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; alt_sld_fab_with_jtag_input                                             ; altera_sld           ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                                                      ; 89.5 (0.0)           ; 96.5 (0.0)                       ; 7.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 118 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_sld_fab                                                             ; alt_sld_fab          ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                                                  ; 89.5 (1.7)           ; 96.5 (3.5)                       ; 7.5 (2.0)                                         ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 126 (1)             ; 118 (7)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; alt_sld_fab_alt_sld_fab                                                 ; alt_sld_fab          ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                                                       ; 87.8 (0.0)           ; 93.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 125 (0)             ; 111 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                                                                                                                                                                                                            ; alt_sld_fab_alt_sld_fab_sldfabric                                       ; alt_sld_fab          ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                                                   ; 87.8 (65.9)          ; 93.0 (70.2)                      ; 5.5 (4.4)                                         ; 0.3 (0.2)                        ; 0.0 (0.0)            ; 125 (87)            ; 111 (81)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                                                                                                                                                                                               ; sld_jtag_hub                                                            ; work                 ;
;                      |sld_rom_sr:hub_info_reg|                                                                                                                     ; 11.7 (11.7)          ; 12.5 (12.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                       ; sld_rom_sr                                                              ; work                 ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                                                   ; 10.2 (10.2)          ; 10.3 (10.3)                      ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                     ; sld_shadow_jsm                                                          ; altera_sld           ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                                                ; 154.5 (1.5)          ; 207.5 (4.2)                      ; 53.5 (2.7)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 215 (2)             ; 336 (10)                  ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; sld_signaltap                                                           ; work                 ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                                                      ; 153.0 (0.0)          ; 203.3 (0.0)                      ; 50.8 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 213 (0)             ; 326 (0)                   ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; sld_signaltap_impl                                                      ; work                 ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                                                  ; 153.0 (46.5)         ; 203.3 (60.1)                     ; 50.8 (13.7)                                       ; 0.5 (0.1)                        ; 0.0 (0.0)            ; 213 (68)            ; 326 (95)                  ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; sld_signaltap_implb                                                     ; work                 ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                                                       ; 8.9 (8.3)            ; 21.1 (20.4)                      ; 12.2 (12.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altdpram                                                                ; work                 ;
;                |lpm_decode:wdecoder|                                                                                                                               ; 0.6 (0.0)            ; 0.7 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; lpm_decode                                                              ; work                 ;
;                   |decode_vnf:auto_generated|                                                                                                                      ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; decode_vnf                                                              ; work                 ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram                                                              ; work                 ;
;                |altsyncram_g884:auto_generated|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g884:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram_g884                                                         ; work                 ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                                                       ; 0.8 (0.8)            ; 2.8 (2.8)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; lpm_shiftreg                                                            ; work                 ;
;             |lpm_shiftreg:status_register|                                                                                                                         ; 9.0 (9.0)            ; 9.2 (9.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; lpm_shiftreg                                                            ; work                 ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                                              ; 2.5 (2.5)            ; 7.5 (7.5)                        ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; serial_crc_16                                                           ; work                 ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                                           ; 33.2 (33.2)          ; 38.7 (38.7)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; sld_buffer_manager                                                      ; work                 ;
;             |sld_ela_control:ela_control|                                                                                                                          ; 5.8 (0.5)            ; 16.8 (0.5)                       ; 11.2 (0.2)                                        ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (1)               ; 42 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; sld_ela_control                                                         ; work                 ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                                           ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; lpm_shiftreg                                                            ; work                 ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                                            ; 1.8 (0.0)            ; 11.3 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; sld_ela_basic_multi_level_trigger                                       ; work                 ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                                                     ; -1.8 (-1.8)          ; 5.7 (5.7)                        ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                                                                                                                                                                                                                                                                                                      ; lpm_shiftreg                                                            ; work                 ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                                                 ; 3.6 (0.0)            ; 5.7 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                                                                                                                                                                                                                                                                                                                  ; sld_mbpmg                                                               ; work                 ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                                                       ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                                                                                                                                                                                                                                                                            ; sld_sbpmg                                                               ; work                 ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                                                                                                                                                                                                                                                                                                            ; sld_sbpmg                                                               ; work                 ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                                                       ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                                                                                                                                                                                                                                                                                                            ; sld_sbpmg                                                               ; work                 ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                                                       ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                                                                                                                                                                                                                                                                                                            ; sld_sbpmg                                                               ; work                 ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                                                       ; 0.7 (0.7)            ; 1.6 (1.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                                                                                                                                                                                                                                                                                                            ; sld_sbpmg                                                               ; work                 ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                                                     ; 2.3 (1.0)            ; 3.8 (1.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 12 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; sld_ela_trigger_flow_mgr                                                ; work                 ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                                                        ; 1.3 (1.3)            ; 2.8 (2.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                                                                                                                                                                                                                  ; lpm_shiftreg                                                            ; work                 ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                                                     ; 33.3 (4.5)           ; 33.5 (5.0)                       ; 0.3 (0.5)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 36 (9)              ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; sld_offload_buffer_mgr                                                  ; work                 ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                                                         ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                                                                                                                                                                                                                                                                                         ; lpm_counter                                                             ; work                 ;
;                   |cntr_e7i:auto_generated|                                                                                                                        ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_e7i:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                 ; cntr_e7i                                                                ; work                 ;
;                |lpm_counter:read_pointer_counter|                                                                                                                  ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; lpm_counter                                                             ; work                 ;
;                   |cntr_4vi:auto_generated|                                                                                                                        ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                          ; cntr_4vi                                                                ; work                 ;
;                |lpm_counter:status_advance_pointer_counter|                                                                                                        ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                                                                                                                                                                                                                                                                                        ; lpm_counter                                                             ; work                 ;
;                   |cntr_09i:auto_generated|                                                                                                                        ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                ; cntr_09i                                                                ; work                 ;
;                |lpm_counter:status_read_pointer_counter|                                                                                                           ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                                                                                                                                                                                                                                                                                           ; lpm_counter                                                             ; work                 ;
;                   |cntr_kri:auto_generated|                                                                                                                        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                   ; cntr_kri                                                                ; work                 ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                                                  ; 7.6 (7.6)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; lpm_shiftreg                                                            ; work                 ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                                                   ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; lpm_shiftreg                                                            ; work                 ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                                                ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                                                                                                                                                                                                                                                                                ; lpm_shiftreg                                                            ; work                 ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                                                ; 13.0 (13.0)          ; 13.7 (13.7)                      ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 20 (20)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |C5_NIOSII_SPI_SLVSEC_TOP|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; sld_rom_sr                                                              ; work                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+----------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LED[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SPI_MOSI    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SPI_SCLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SPI_SS_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; REG_1V2_EN  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; REG_1V8_EN  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; REG_3V3_EN  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; INCK_EN     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; XCLR        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_LASER     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R_LASER     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DLP_EN      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; XTRIG       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SPI_MISO    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                         ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[0]                                                                                                                                                                                                                      ;                   ;         ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit3_blue_laser_en                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|b_laser_en                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|r_laser_en                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|dlp_en                                              ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|xtrig                                               ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|sm_num_xtrig_pulse[6]                               ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|sm_num_xtrig_pulse[0]                               ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|sm_num_xtrig_pulse[1]                               ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|sm_num_xtrig_pulse[2]                               ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|sm_num_xtrig_pulse[3]                               ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|sm_num_xtrig_pulse[4]                               ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|sm_num_xtrig_pulse[5]                               ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|sm_num_xtrig_pulse[7]                               ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[0]                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[2]                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[3]                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[6]                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[7]                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[8]                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[12]                                ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[13]                                ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[1]                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[14]                                ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[9]                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[5]                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[4]                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[10]                                ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[11]                                ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[15]                                ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|current_state.STATE4                                ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|current_state.STATE0                                ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit2_red_laser_en                                                                                           ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit0_dlp_en                                                                                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|current_state.STATE2                                ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|current_state.STATE3                                ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit1_xtrig_en                                                                                               ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[15]                                                                                     ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[8]                                                                                      ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[11]                                                                                     ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[10]                                                                                     ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[9]                                                                                      ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[1]                                                                                      ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[0]                                                                                      ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[3]                                                                                      ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[2]                                                                                      ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[5]                                                                                      ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[4]                                                                                      ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[7]                                                                                      ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[6]                                                                                      ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[14]                                                                                     ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[13]                                                                                     ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_exposure_time[12]                                                                                     ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit4_xtrig_mode                                                                                             ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|xtrig_cycle_done                                    ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|current_state.STATE1                                ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[15]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[1]                                                                                           ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[0]                                                                                           ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[3]                                                                                           ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[2]                                                                                           ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[5]                                                                                           ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[4]                                                                                           ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[7]                                                                                           ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[6]                                                                                           ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[9]                                                                                           ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[11]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[10]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[8]                                                                                           ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[14]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[13]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[12]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|diff_data_xtrig_delay_time[15]~1                                                                            ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|num_xtrig_pulse[7]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|num_xtrig_pulse[2]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|num_xtrig_pulse[1]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|num_xtrig_pulse[0]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|num_xtrig_pulse[4]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|num_xtrig_pulse[3]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|num_xtrig_pulse[6]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|num_xtrig_pulse[5]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|diff_dlp_xtrig_delay[15]~1                                                                                  ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[15]                                                                                        ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[15]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[1]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[1]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[0]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[0]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[3]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[3]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[2]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[2]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[5]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[5]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[4]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[4]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[7]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[7]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[6]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[6]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[9]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[9]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[11]                                                                                        ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[11]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[10]                                                                                        ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[10]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[8]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[8]                                                                                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[14]                                                                                        ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[14]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[13]                                                                                        ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[13]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[12]                                                                                        ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|data_write_time[12]                                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit5_xtrig_cycle_start                                                                                      ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller|merged_reset~0                                                                         ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                                  ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_ff[14]~DUPLICATE                      ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|sm_num_xtrig_pulse[6]~DUPLICATE                     ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit3_blue_laser_en~DUPLICATE                                                                                ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit0_dlp_en~DUPLICATE                                                                                       ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|current_state.STATE2~DUPLICATE                      ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|xtrig_cycle_done~DUPLICATE                          ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[4]~DUPLICATE                                                                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|dlp_delay_time[9]~DUPLICATE                                                                                 ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[2]~DUPLICATE                                                                               ; 0                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|xtrig_delay_time[4]~DUPLICATE                                                                               ; 0                 ; 0       ;
; FPGA_CLK_50                                                                                                                                                                                                                 ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                      ;                   ;         ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_key:key|d1_data_in                                                                            ; 1                 ; 0       ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_key:key|read_mux_out~0                                                                        ; 1                 ; 0       ;
; SW[0]                                                                                                                                                                                                                       ;                   ;         ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_sw:sw|read_mux_out[0]                                                                         ; 1                 ; 0       ;
; SW[1]                                                                                                                                                                                                                       ;                   ;         ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_sw:sw|read_mux_out[1]                                                                         ; 0                 ; 0       ;
; SW[2]                                                                                                                                                                                                                       ;                   ;         ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_sw:sw|read_mux_out[2]                                                                         ; 1                 ; 0       ;
; SW[3]                                                                                                                                                                                                                       ;                   ;         ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_sw:sw|read_mux_out[3]                                                                         ; 0                 ; 0       ;
; SPI_MISO                                                                                                                                                                                                                    ;                   ;         ;
;      - c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|MISO_reg~0                                                                                                                                  ; 0                 ; 0       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Location                  ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; PIN_AH17                  ; 132     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; JTAG_X0_Y2_N3             ; 401     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; JTAG_X0_Y2_N3             ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X36_Y7_N56             ; 202     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:spi_mm_bridge|cmd_waitrequest~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X25_Y11_N48      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:spi_mm_bridge|use_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X30_Y9_N32             ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:spi_mm_bridge|wait_rise                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y9_N21       ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:xtrig_mm_bridge|cmd_waitrequest~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y9_N42       ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:xtrig_mm_bridge|use_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X33_Y12_N8             ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_avalon_mm_bridge:xtrig_mm_bridge|wait_rise                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y11_N6        ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X28_Y13_N26            ; 166     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X18_Y12_N33       ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X18_Y10_N26            ; 131     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X18_Y10_N20            ; 1670    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X17_Y7_N57        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X24_Y11_N41            ; 44      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X8_Y6_N21        ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X8_Y6_N33        ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X8_Y6_N30        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                                                                                                                                            ; LABCELL_X22_Y7_N0         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                                                                                            ; LABCELL_X19_Y7_N36        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y7_N30        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X22_Y7_N26             ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y9_N39       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X17_Y7_N54        ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X23_Y7_N20             ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X22_Y7_N3         ; 14      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_led:led|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y9_N15       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X22_Y8_N18        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y11_N12      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_mm_bridge_s0_agent_rsp_fifo|mem_used[3]~3                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X29_Y9_N42        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:xtrig_mm_bridge_s0_agent_rsp_fifo|mem_used[3]~3                                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X24_Y7_N9         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|pending_response_count[2]~0                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X24_Y8_N54        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|save_dest_id~0                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y8_N15        ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y11_N3        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y11_N18      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y11_N24      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y11_N51       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_005|update_grant~1                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X25_Y11_N39      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_rd_addr_cnt[3]~0                                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X24_Y13_N54       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X24_Y13_N18       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[1]~1                                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X24_Y13_N21       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[2]~0                                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X23_Y10_N18       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X25_Y13_N2             ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X27_Y15_N22            ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X23_Y14_N3        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_inst_result[12]~2                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y15_N18       ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_inst_result[23]~3                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y16_N51       ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X29_Y16_N38            ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X23_Y13_N14            ; 848     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X24_Y14_N42       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X19_Y15_N42       ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|Add10~1                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X27_Y21_N54       ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X18_Y18_N21       ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X15_Y18_N14            ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y13_N45       ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X22_Y18_N2             ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|D_src1_hazard_E                                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X16_Y19_N9        ; 45      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X23_Y19_N26            ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_src2[5]~2                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y19_N15       ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|E_st_data[23]~5                                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y15_N33       ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|Equal313~0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X16_Y19_N18       ; 45      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X17_Y19_N18       ; 170     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X23_Y19_N6        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X22_Y15_N36       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_ctrl_dc_index_nowb_inv                                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X28_Y13_N20            ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_ctrl_ld                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X27_Y16_N50            ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|M_exc_break~0                                                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y15_N33       ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X23_Y14_N51       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                                                                       ; FF_X28_Y10_N53            ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X16_Y9_N37             ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LABCELL_X19_Y12_N42       ; 16      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X17_Y9_N42        ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X18_Y12_N42       ; 36      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X16_Y9_N32             ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[32]~14                    ; LABCELL_X17_Y9_N54        ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[32]~17                    ; MLABCELL_X15_Y10_N15      ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[36]~21                    ; MLABCELL_X15_Y10_N30      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[6]~10                     ; LABCELL_X12_Y10_N21       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[6]~9                      ; LABCELL_X12_Y10_N48       ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir                                                          ; LABCELL_X16_Y9_N48        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_avalon_reg:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                          ; LABCELL_X19_Y9_N0         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_break:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[12]~0                                                                                                                                                        ; LABCELL_X17_Y9_N48        ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_break:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[12]~1                                                                                                                                                        ; LABCELL_X17_Y9_N18        ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                                                                     ; LABCELL_X19_Y12_N51       ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[13]~6                                                                                                                                                                    ; LABCELL_X19_Y10_N54       ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[17]~10                                                                                                                                                                   ; LABCELL_X18_Y12_N21       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                                                 ; LABCELL_X13_Y10_N21       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                                                                   ; LABCELL_X19_Y10_N15       ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_offset_field[2]~1                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y9_N6         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_writedata[31]~0                                                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X22_Y10_N24       ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|dc_data_wr_port_en~0                                                                                                                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X25_Y13_N24      ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|dc_tag_wr_port_en~0                                                                                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y13_N48      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X27_Y9_N12        ; 5       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X21_Y14_N10            ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_ap_cnt[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X24_Y11_N54       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y15_N42       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X13_Y15_N0        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y15_N9        ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X13_Y15_N45       ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_etp1:auto_generated|decode_8la:decode3|w_anode1075w[2]                                                                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X25_Y11_N51      ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_etp1:auto_generated|decode_8la:decode3|w_anode1088w[2]~0                                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y9_N18       ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_etp1:auto_generated|decode_8la:decode3|w_anode1096w[2]~0                                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y9_N48       ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_etp1:auto_generated|decode_8la:decode3|w_anode1104w[2]~0                                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X25_Y11_N6       ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y9_N18        ; 132     ; Read enable                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X22_Y22_N21       ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; PLLOUTPUTCOUNTER_X0_Y8_N1 ; 2692    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 43      ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|always11~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X34_Y6_N54       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|always6~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y8_N36        ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|control_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X30_Y9_N33        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y8_N0         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|shift_reg[5]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y6_N33       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|shift_reg~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X33_Y6_N0         ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X30_Y8_N45        ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|transaction_primed                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X34_Y6_N59             ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_spi:spi|write_tx_holding~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X29_Y6_N27        ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X52_Y7_N39       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|current_state.DISABLE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X53_Y8_N44             ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|camera_poweron_sequence_sm:imx421_poweron_0|timeout_count_reset~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X52_Y7_N51       ; 37      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y11_N3        ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|diff_data_xtrig_delay_time[15]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X40_Y11_N0        ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|diff_data_xtrig_delay_time[15]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X40_Y11_N18       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|diff_dlp_xtrig_delay[15]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y11_N51       ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|diff_dlp_xtrig_delay[15]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y11_N21       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|always9~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X37_Y9_N42        ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|current_state.STATE0                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X36_Y9_N26             ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|sm_num_xtrig_pulse[6]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y9_N39       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|timeout_count_reset~0                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y11_N54       ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                                                                                                                                                                                         ; FF_X9_Y6_N35              ; 89      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                                                                                                                                                                                                                                                                                                            ; LABCELL_X10_Y6_N27        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                                              ; LABCELL_X10_Y6_N36        ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                 ; FF_X9_Y6_N8               ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X9_Y6_N54         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                                                                                                                                                                                                                                                                                                                 ; LABCELL_X9_Y8_N21         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~10                                                                                                                                                                                                                                                                                                                ; LABCELL_X9_Y8_N24         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                                                                                                                                                                                                                                                                                                                   ; FF_X9_Y8_N35              ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                                                                                                                                                                                                                                                                                                                   ; FF_X9_Y8_N20              ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~5                                                                                                                                                                                                                                                                                                                   ; LABCELL_X10_Y6_N39        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]~6                                                                                                                                                                                                                                                                                                                   ; LABCELL_X10_Y6_N18        ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1                                                                                                                                                                                                                                                                                                    ; LABCELL_X10_Y6_N57        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                                                                                                                                                                                                                                                                                      ; LABCELL_X16_Y7_N54        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X9_Y6_N15         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                                                                                                                                                                                                                                                                          ; LABCELL_X16_Y7_N9         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~8                                                                                                                                                                                                                                                                                                          ; LABCELL_X16_Y7_N6         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                                                                                                                            ; LABCELL_X13_Y8_N21        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~0                                                                                                                                                                                                                                                                                       ; LABCELL_X10_Y6_N54        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                              ; FF_X13_Y6_N53             ; 17      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                             ; FF_X13_Y6_N26             ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                              ; FF_X16_Y7_N41             ; 84      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                              ; FF_X10_Y6_N47             ; 72      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X13_Y6_N48        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                             ; FF_X13_Y6_N44             ; 79      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X13_Y8_N18        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X11_Y5_N54        ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X11_Y5_N48        ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X7_Y8_N17              ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X11_Y5_N53             ; 5       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X7_Y8_N27         ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y5_N51        ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X7_Y8_N3          ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X7_Y8_N57         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X11_Y8_N32             ; 116     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X15_Y7_N15       ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X7_Y8_N48         ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X10_Y7_N18        ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X10_Y7_N15        ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X13_Y5_N57        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X11_Y7_N57        ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X12_Y6_N57        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X8_Y4_N57        ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_e7i:auto_generated|cout_actual                                                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X8_Y4_N18        ; 3       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X12_Y6_N3         ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y7_N36        ; 2       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X7_Y8_N6          ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X8_Y4_N3         ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X8_Y4_N42        ; 2       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X12_Y6_N51        ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y6_N0         ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X10_Y4_N6         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X11_Y6_N0         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X15_Y7_N0        ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[9]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X7_Y8_N12         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X7_Y8_N18         ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X7_Y8_N42         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y7_N12        ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                        ; JTAG_X0_Y2_N3             ; 401     ; Global Clock         ; GCLK1            ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y8_N1 ; 2692    ; Global Clock         ; GCLK4            ; --                        ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 43      ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                              ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|altera_reset_controller:rst_controller|r_sync_rst                                                                          ; 1671    ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|A_mem_stall ; 848     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                 ; M10K_X5_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w:the_c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                 ; M10K_X5_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1           ; 0     ; None                                                 ; M10K_X14_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_data_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0     ; None                                                 ; M10K_X26_Y14_N0, M10K_X26_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_tag_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_3pi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 10           ; 64           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 640     ; 64                          ; 10                          ; 64                          ; 10                          ; 640                 ; 1           ; 0     ; None                                                 ; M10K_X26_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_victim_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0     ; None                                                 ; M10K_X26_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_data_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None                                                 ; M10K_X14_Y18_N0, M10K_X14_Y19_N0, M10K_X14_Y16_N0, M10K_X14_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_tag_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rgj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 15           ; 128          ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 1920    ; 128                         ; 15                          ; 128                         ; 15                          ; 1920                ; 1           ; 0     ; None                                                 ; M10K_X14_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_ocimem|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ociram_sp_ram_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                                                 ; M10K_X14_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_a_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                 ; M10K_X26_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_b_module:c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                                                 ; M10K_X26_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_etp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                             ; AUTO ; Single Port      ; Single Clock ; 32768        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1048576 ; 32768                       ; 32                          ; --                          ; --                          ; 1048576             ; 128         ; 0     ; c5_niosii_spi_slvsec_niosii_cpu_onchip_memory2_0.hex ; M10K_X41_Y25_N0, M10K_X49_Y19_N0, M10K_X26_Y25_N0, M10K_X38_Y27_N0, M10K_X38_Y10_N0, M10K_X49_Y1_N0, M10K_X38_Y4_N0, M10K_X38_Y2_N0, M10K_X38_Y12_N0, M10K_X49_Y16_N0, M10K_X49_Y9_N0, M10K_X38_Y15_N0, M10K_X41_Y13_N0, M10K_X41_Y12_N0, M10K_X58_Y11_N0, M10K_X49_Y11_N0, M10K_X26_Y20_N0, M10K_X49_Y8_N0, M10K_X41_Y23_N0, M10K_X26_Y27_N0, M10K_X5_Y8_N0, M10K_X5_Y9_N0, M10K_X14_Y5_N0, M10K_X5_Y7_N0, M10K_X58_Y10_N0, M10K_X41_Y20_N0, M10K_X49_Y17_N0, M10K_X38_Y22_N0, M10K_X41_Y5_N0, M10K_X49_Y6_N0, M10K_X26_Y8_N0, M10K_X41_Y6_N0, M10K_X26_Y26_N0, M10K_X14_Y12_N0, M10K_X14_Y24_N0, M10K_X14_Y26_N0, M10K_X41_Y16_N0, M10K_X41_Y18_N0, M10K_X41_Y8_N0, M10K_X38_Y14_N0, M10K_X26_Y22_N0, M10K_X14_Y8_N0, M10K_X49_Y20_N0, M10K_X26_Y9_N0, M10K_X38_Y24_N0, M10K_X58_Y12_N0, M10K_X41_Y22_N0, M10K_X41_Y24_N0, M10K_X14_Y23_N0, M10K_X26_Y17_N0, M10K_X14_Y11_N0, M10K_X5_Y11_N0, M10K_X5_Y12_N0, M10K_X14_Y7_N0, M10K_X5_Y10_N0, M10K_X5_Y13_N0, M10K_X26_Y21_N0, M10K_X58_Y13_N0, M10K_X38_Y23_N0, M10K_X26_Y23_N0, M10K_X41_Y14_N0, M10K_X49_Y10_N0, M10K_X38_Y16_N0, M10K_X49_Y15_N0, M10K_X38_Y9_N0, M10K_X41_Y9_N0, M10K_X38_Y11_N0, M10K_X41_Y11_N0, M10K_X38_Y26_N0, M10K_X41_Y19_N0, M10K_X38_Y25_N0, M10K_X41_Y21_N0, M10K_X49_Y13_N0, M10K_X58_Y9_N0, M10K_X49_Y5_N0, M10K_X58_Y14_N0, M10K_X49_Y18_N0, M10K_X38_Y19_N0, M10K_X41_Y17_N0, M10K_X38_Y18_N0, M10K_X5_Y14_N0, M10K_X38_Y21_N0, M10K_X14_Y20_N0, M10K_X26_Y16_N0, M10K_X14_Y9_N0, M10K_X14_Y13_N0, M10K_X14_Y2_N0, M10K_X14_Y1_N0, M10K_X38_Y5_N0, M10K_X26_Y6_N0, M10K_X41_Y4_N0, M10K_X41_Y3_N0, M10K_X41_Y15_N0, M10K_X38_Y20_N0, M10K_X38_Y13_N0, M10K_X38_Y17_N0, M10K_X26_Y5_N0, M10K_X26_Y7_N0, M10K_X14_Y4_N0, M10K_X14_Y3_N0, M10K_X26_Y24_N0, M10K_X14_Y21_N0, M10K_X14_Y22_N0, M10K_X14_Y25_N0, M10K_X41_Y7_N0, M10K_X49_Y7_N0, M10K_X58_Y8_N0, M10K_X38_Y7_N0, M10K_X49_Y14_N0, M10K_X49_Y12_N0, M10K_X38_Y8_N0, M10K_X58_Y7_N0, M10K_X14_Y6_N0, M10K_X26_Y4_N0, M10K_X5_Y5_N0, M10K_X26_Y3_N0, M10K_X41_Y10_N0, M10K_X38_Y1_N0, M10K_X49_Y4_N0, M10K_X41_Y1_N0, M10K_X38_Y6_N0, M10K_X38_Y3_N0, M10K_X49_Y3_N0, M10K_X41_Y2_N0, M10K_X26_Y12_N0, M10K_X26_Y1_N0, M10K_X26_Y2_N0, M10K_X26_Y11_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g884:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 5            ; 128          ; 5            ; yes                    ; no                      ; yes                    ; no                      ; 640     ; 128                         ; 5                           ; 128                         ; 5                           ; 640                 ; 1           ; 0     ; None                                                 ; M10K_X5_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 3           ;
; Total number of DSP blocks      ; 3           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X20_Y20_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X20_Y16_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X20_Y18_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 9,834 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 197 / 13,420 ( 1 % )    ;
; C2 interconnects                            ; 3,531 / 119,108 ( 3 % ) ;
; C4 interconnects                            ; 1,929 / 56,300 ( 3 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 593 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 3 / 16 ( 19 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,315 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 377 / 12,676 ( 3 % )    ;
; R14/C12 interconnect drivers                ; 432 / 20,720 ( 2 % )    ;
; R3 interconnects                            ; 4,334 / 130,992 ( 3 % ) ;
; R6 interconnects                            ; 6,457 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 8 / 360 ( 2 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 28           ; 0            ; 28           ; 0            ; 0            ; 32        ; 28           ; 0            ; 32        ; 32        ; 23           ; 0            ; 0            ; 0            ; 0            ; 23           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 32           ; 4            ; 32           ; 32           ; 0         ; 4            ; 32           ; 0         ; 0         ; 9            ; 32           ; 32           ; 32           ; 32           ; 9            ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPI_MOSI            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPI_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPI_SS_n            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; REG_1V2_EN          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; REG_1V8_EN          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; REG_3V3_EN          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; INCK_EN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; XCLR                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_LASER             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_LASER             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DLP_EN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; XTRIG               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK_50         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPI_MISO            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                 ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                     ; Destination Clock(s)                                                                ; Delay Added in ns ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tck                                                                 ; altera_reserved_tck                                                                 ; 666.0             ;
; altera_reserved_tck,I/O                                                             ; altera_reserved_tck                                                                 ; 413.3             ;
; u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 376.4             ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 7.688             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 7.688             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 7.688             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                                             ; 7.636             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                                             ; 7.636             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                                             ; 7.636             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                                                                                                                                                                                                                                                             ; 4.535             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]                                                                                                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                                                                                                                                                                                                                                                             ; 4.535             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                                                                                                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                                                                                                                                                                                                                                                             ; 4.535             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                                                                                                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                                                                                                                                                                                                                                                             ; 4.535             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                                                                                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                                                                                                                                                                                                                                                             ; 4.535             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                                                                                                                                                                                                                                                             ; 4.535             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                                                                                                                                                                                                                                                             ; 4.535             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                                                                                                                                                                                                                                                             ; 4.535             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                                                                                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                                                                                                                                                                                                                                                             ; 4.535             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                                                                                                                                                                                                                                                             ; 4.535             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                                                                                                                                                                   ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 3.520             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 3.520             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                                                   ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 3.520             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                                                                                                                                                             ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 3.520             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 3.520             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                                                                                                                                                                                                                                                        ; 3.485             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                                                                                                                                                                                                                                        ; 3.425             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                                                                                                                                                                                                                                        ; 3.425             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                                                                                                                                                                                                                                        ; 3.425             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|DRsize.100                                                   ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[35] ; 3.339             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[36]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[35] ; 3.339             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                                                                                                                                                                                                                                                                                              ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[31] ; 1.643             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|d_address_tag_field[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                         ; 1.554             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit2_red_laser_en                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|r_laser_en                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 1.527             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit1_xtrig_en                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|current_state.STATE4                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 1.503             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit3_blue_laser_en                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|current_state.STATE4                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 1.486             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit0_dlp_en                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|current_state.STATE4                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 1.448             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|bit5_xtrig_cycle_start                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|laser_dlp_xtrig_controller_avms:laser_dlp_xtrig_controller_0|laser_dlp_xtrig_controller:u_laser_dlp_xtrig_controller|xtrig_cycle_start_sync                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 1.430             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                                                                                                                                                                                                                ; 1.337             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                                                                                                                                                                                                                ; 1.336             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                                                                                                                                                               ; 1.336             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 1.335             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[35]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[35] ; 1.335             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                                                                                                                                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                       ; 1.334             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                                                                                                                                                                                                                                                                                                                   ; 1.333             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 1.332             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                                                                                                                                                                                                                                                         ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                                                                                                 ; 1.332             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                   ; 1.327             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_e7i:auto_generated|counter_reg_bit[1]                                                                                                                                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4]                                                                                                                                                                                                                                                                                                                                                                                       ; 1.327             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_e7i:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4]                                                                                                                                                                                                                                                                                                                                                                                       ; 1.327             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                                                                                                                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                       ; 1.327             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|count[0]                                                                                                                                                                                                                                                                                                                                                                                    ; 1.314             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                                                                                                                                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                       ; 1.314             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[3]                                                                                                                                                                                                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                                                                                                                                                                                                                                                                                                                   ; 1.311             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                   ; 1.297             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                                                                                                                                                                                                                ; 1.297             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[0]  ; 1.296             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 1.295             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                                                                                                                                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                       ; 1.295             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                                                                                                                                                                                                                        ; 1.285             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                                                                                                                                                                                                                        ; 1.285             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 1.282             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 1.282             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 1.282             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                                                                       ; 1.282             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                                                                                                                                                 ; 1.281             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                                                                                                 ; 1.272             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[14]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[13] ; 1.272             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                   ; 1.271             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                                                                                                                                                                                                        ; 1.269             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                                                                                                                                                                                                                      ; 1.268             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                                                                       ; 1.268             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                                                                                                        ; 1.268             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[37]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[36] ; 1.268             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                                                                                                                        ; 1.267             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 1.267             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 1.267             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 1.267             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[15]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[14] ; 1.267             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[12]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[11] ; 1.267             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[10]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[9]  ; 1.267             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                                                                                      ; 1.267             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                                                                                                                                                 ; 1.266             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:c5_niosii_spi_slvsec_niosii_cpu_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                                                                                    ; 1.261             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 1.259             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                                                                                                                                                                                                                ; 1.259             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                                                                                                                                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                       ; 1.259             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                       ; 1.259             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[11]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[10] ; 1.257             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[13]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[12] ; 1.257             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[1]                                                                                                                                                                                                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                                                                                                                                                                                                                                                                                                                   ; 1.256             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 1.253             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                                                                                                                                                                                                                      ; 1.253             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                                                                                                                                                                                                                                                                                      ; 1.253             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                                        ; 1.253             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[9]                                                        ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[8]  ; 1.251             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|DRsize.000                                                   ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[0]  ; 1.250             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[20]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[19] ; 1.246             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[6]                                                        ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[5]  ; 1.246             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[18]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[17] ; 1.246             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[28]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[27] ; 1.243             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[30]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[29] ; 1.243             ;
; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[26]                                                       ; c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_niosii_cpu:niosii_cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0:nios2_gen2_0|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu:cpu|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_nios2_oci|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_wrapper|c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck:the_c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu_debug_slave_tck|sr[25] ; 1.243             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                                                                       ; 1.243             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "C5_NIOSII_SPI_SLVSEC"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 2891 fanout uses global clock CLKCTRL_G4
    Info (11162): c5_niosii_spi_slvsec:u_c5_niosii_spi_slvsec|c5_niosii_spi_slvsec_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 39 fanout uses global clock CLKCTRL_G6
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 393 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'c5_niosii_spi_slvsec.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 300 -duty_cycle 50.00 -name {u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'c5_niosii_spi_slvsec/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c5_niosii_spi_slvsec/synthesis/submodules/c5_niosii_spi_slvsec_niosii_cpu_nios2_gen2_0_cpu.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):   20.000  FPGA_CLK_50
    Info (332111):    3.333 u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111): 1000.000 u_c5_niosii_spi_slvsec|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 80 registers into blocks of type DSP block
    Extra Info (176220): Created 16 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:42
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:56
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:21
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:39
Info (11888): Total time spent on timing analysis during the Fitter is 32.49 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:52
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/00_workspace/FPGA/FPGA_workspace/DE10_Nano/C5_NIOSII_SPI_SLVSEC/output_files/C5_NIOSII_SPI_SLVSEC.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 6440 megabytes
    Info: Processing ended: Wed Oct 02 16:40:37 2019
    Info: Elapsed time: 00:05:49
    Info: Total CPU time (on all processors): 00:10:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/00_workspace/FPGA/FPGA_workspace/DE10_Nano/C5_NIOSII_SPI_SLVSEC/output_files/C5_NIOSII_SPI_SLVSEC.fit.smsg.


