本设计算上共有7个模块，时钟周期为8
设计期间先后解决了很多问题
（算数单元优先级不清楚时要加括号、
状态寄存器的Z在运算结果不是0的时候是0，不是保持原状态、
PCL和PATCH确实有用，当目标sfr为PCL时，是需要跳转的、
目标SFR为00单元时是在间接寻址，此时04h内存储的才是要寻址单元的地址）
有些东西还没有设计，比如状态寄存器的进借位标志C、半借位标志DC、
PCL中的BTFSS\BTFSC\INCFSZ\DECFSZ都没设计，因为不知道此时该长条还是该短跳
引脚只设计了输出功能，输入功能和输出始终暂时都没有设计
最大的问题是本设计中的指令运行时间与PIC的运行时间不一样，所以延时时间不好设置
（可设置X为100，Y为38或374试试，因为所需所及单元远高于我FPGA内部的存储单元数量，所以我没法用实物进行下一步的实验）